Fitter report for Proyecto
Mon Jun 09 14:33:36 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 09 14:33:36 2014         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; Proyecto                                      ;
; Top-level Entity Name              ; main                                          ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C70F896C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 11,968 / 68,416 ( 17 % )                      ;
;     Total combinational functions  ; 9,949 / 68,416 ( 15 % )                       ;
;     Dedicated logic registers      ; 6,140 / 68,416 ( 9 % )                        ;
; Total registers                    ; 6278                                          ;
; Total pins                         ; 132 / 622 ( 21 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 239,905 / 1,152,000 ( 21 % )                  ;
; Embedded Multiplier 9-bit elements ; 11 / 300 ( 4 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[16]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[17]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[18]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[19]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[20]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[21]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[22]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[23]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[24]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[25]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[26]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[27]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[28]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[29]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[30]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src1[31]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                            ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[0]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[0]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[1]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[1]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[2]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[2]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[3]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[3]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[4]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[4]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[5]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[5]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[5]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[5]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[6]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[6]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[7]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[7]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[8]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[8]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[9]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[9]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[10]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[10]                                                                                                                                                                                                ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[11]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[11]                                                                                                                                                                                                ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[12]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_addr[12]                                                                                                                                                                                                ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_bank[0]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_ba[0]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_bank[1]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_ba[1]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[0]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_we_n                                                                                                                                                                                                    ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[0]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[0]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[1]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_cas_n                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[1]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[1]~_Duplicate_1                                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[1]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[2]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_ras_n                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[2]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[2]~_Duplicate_1                                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[2]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[3]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_cs_n                                                                                                                                                                                                    ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_cmd[3]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[0]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[0]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[0]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[0]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[1]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[1]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[1]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[1]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[2]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[2]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[2]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[2]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[3]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[3]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[3]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[3]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[4]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[4]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[4]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[4]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[5]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[5]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[5]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[5]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[6]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[6]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[6]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[6]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[7]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[7]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[7]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[7]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[8]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[8]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[8]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[8]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[9]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[9]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[9]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[9]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[10]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[10]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[10]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[10]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[11]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[11]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[11]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[11]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[12]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[12]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[12]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[12]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[13]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[13]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[13]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[13]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[14]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[14]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[14]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[14]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[15]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dq[15]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[15]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_data[15]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_dqm[0]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dqm[0]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_dqm[1]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_0_wire_dqm[1]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[0]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_1                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[1]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_1                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_2                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[2]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_2                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_3                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[3]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_3                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_4                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[4]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_4                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_5                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[5]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_5                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_6                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[6]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_6                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_7                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[7]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_7                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_8                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[8]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_8                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_9                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[9]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_9                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_10                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[10]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_10                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_11                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[11]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_11                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_12                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[12]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_12                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_13                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[13]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_13                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_14                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[14]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_14                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|oe~_Duplicate_15                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_0_wire_dq[15]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[0]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[0]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[1]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[1]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[2]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[2]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[3]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[3]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[4]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[4]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[5]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[5]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[6]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[6]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[7]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[7]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[8]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[8]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[9]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[9]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[10]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[10]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[11]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[11]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[12]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[12]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[13]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[13]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[14]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[14]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[15]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_0_wire_dq[15]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[0]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[0]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[1]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[1]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[2]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[2]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[3]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[3]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[4]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[4]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[5]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[5]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[5]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[5]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[6]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[6]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[7]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[7]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[8]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[8]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[9]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[9]                                                                                                                                                                                                 ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[10]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[10]                                                                                                                                                                                                ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[11]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[11]                                                                                                                                                                                                ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[12]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_addr[12]                                                                                                                                                                                                ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_bank[0]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_ba[0]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_bank[1]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_ba[1]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[0]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_we_n                                                                                                                                                                                                    ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[0]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[0]~_Duplicate_1                                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[0]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[1]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_cas_n                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[1]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[1]~_Duplicate_1                                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[1]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[2]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_ras_n                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[2]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[2]~_Duplicate_1                                                                                                                                                           ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[2]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[3]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_cs_n                                                                                                                                                                                                    ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_cmd[3]                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                      ;                  ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[0]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[0]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[0]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[0]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[1]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[1]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[1]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[1]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[2]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[2]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[2]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[2]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[3]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[3]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[3]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[3]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[4]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[4]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[4]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[4]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[5]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[5]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[5]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[5]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[6]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[6]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[6]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[6]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[7]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[7]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[7]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[7]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[8]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[8]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[8]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[8]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[9]                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[9]                                                                                                                                                                                                   ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[9]                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[9]~_Duplicate_1                                                                                                                                                          ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[10]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[10]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[10]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[10]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[11]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[11]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[11]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[11]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[12]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[12]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[12]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[12]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[13]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[13]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[13]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[13]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[14]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[14]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[14]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[14]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[15]                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dq[15]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[15]                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_data[15]~_Duplicate_1                                                                                                                                                         ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_dqm[0]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dqm[0]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_dqm[1]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_1_wire_dqm[1]                                                                                                                                                                                                  ; DATAIN           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[0]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_1                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_1                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[1]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_1                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_2                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_2                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[2]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_2                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_3                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_3                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[3]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_3                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_4                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_4                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[4]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_4                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_5                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_5                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[5]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_5                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_6                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_6                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[6]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_6                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_7                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_7                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[7]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_7                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_8                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_8                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[8]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_8                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_9                                                                                                                                                                 ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_9                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[9]                                                                                                                                                                                                   ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_9                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_10                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_10                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[10]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_10                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_11                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_11                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[11]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_11                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_12                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_12                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[12]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_12                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_13                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_13                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[13]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_13                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_14                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_14                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[14]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_14                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_15                                                                                                                                                                ; REGOUT           ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|oe~_Duplicate_15                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_1_wire_dq[15]                                                                                                                                                                                                  ; OE               ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[0]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[0]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[1]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[1]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[2]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[2]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[3]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[3]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[4]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[4]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[5]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[5]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[6]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[6]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[7]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[7]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[8]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[8]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[9]                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[9]                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[10]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[10]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[11]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[11]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[12]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[12]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[13]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[13]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[14]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[14]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|za_data[15]                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; sdram_1_wire_dq[15]                                                                                                                                                                                                  ; COMBOUT          ;                       ;
+----------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                           ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Proyecto_sdram_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Proyecto_sdram_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 16817 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 16817 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 16422   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 191     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 199     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Nueva_carpeta/Proyecto_v3.0/output_files/Proyecto.pin.


+------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                        ;
+---------------------------------------------+--------------------------------------------------------+
; Resource                                    ; Usage                                                  ;
+---------------------------------------------+--------------------------------------------------------+
; Total logic elements                        ; 11,968 / 68,416 ( 17 % )                               ;
;     -- Combinational with no register       ; 5828                                                   ;
;     -- Register only                        ; 2019                                                   ;
;     -- Combinational with a register        ; 4121                                                   ;
;                                             ;                                                        ;
; Logic element usage by number of LUT inputs ;                                                        ;
;     -- 4 input functions                    ; 4354                                                   ;
;     -- 3 input functions                    ; 3582                                                   ;
;     -- <=2 input functions                  ; 2013                                                   ;
;     -- Register only                        ; 2019                                                   ;
;                                             ;                                                        ;
; Logic elements by mode                      ;                                                        ;
;     -- normal mode                          ; 8324                                                   ;
;     -- arithmetic mode                      ; 1625                                                   ;
;                                             ;                                                        ;
; Total registers*                            ; 6,278 / 70,234 ( 9 % )                                 ;
;     -- Dedicated logic registers            ; 6,140 / 68,416 ( 9 % )                                 ;
;     -- I/O registers                        ; 138 / 1,818 ( 8 % )                                    ;
;                                             ;                                                        ;
; Total LABs:  partially or completely used   ; 895 / 4,276 ( 21 % )                                   ;
; User inserted logic elements                ; 0                                                      ;
; Virtual pins                                ; 0                                                      ;
; I/O pins                                    ; 132 / 622 ( 21 % )                                     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                         ;
; Global signals                              ; 16                                                     ;
; M4Ks                                        ; 73 / 250 ( 29 % )                                      ;
; Total block memory bits                     ; 239,905 / 1,152,000 ( 21 % )                           ;
; Total block memory implementation bits      ; 336,384 / 1,152,000 ( 29 % )                           ;
; Embedded Multiplier 9-bit elements          ; 11 / 300 ( 4 % )                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                         ;
; Global clocks                               ; 16 / 16 ( 100 % )                                      ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                          ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%                                           ;
; Peak interconnect usage (total/H/V)         ; 37% / 39% / 38%                                        ;
; Maximum fan-out node                        ; pll:u0|altpll:altpll_component|_clk0~clkctrl           ;
; Maximum fan-out                             ; 4662                                                   ;
; Highest non-global fan-out signal           ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|process_0~1 ;
; Highest non-global fan-out                  ; 845                                                    ;
; Total fan-out                               ; 58849                                                  ;
; Average fan-out                             ; 3.31                                                   ;
+---------------------------------------------+--------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                       ;                                ;
; Total logic elements                        ; 11713 / 68416 ( 17 % ) ; 122 / 68416 ( < 1 % ) ; 133 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 5721                   ; 50                    ; 57                    ; 0                              ;
;     -- Register only                        ; 2001                   ; 6                     ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 3991                   ; 66                    ; 64                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 4260                   ; 41                    ; 53                    ; 0                              ;
;     -- 3 input functions                    ; 3510                   ; 29                    ; 43                    ; 0                              ;
;     -- <=2 input functions                  ; 1942                   ; 46                    ; 25                    ; 0                              ;
;     -- Register only                        ; 2001                   ; 6                     ; 12                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                       ;                                ;
;     -- normal mode                          ; 8095                   ; 112                   ; 117                   ; 0                              ;
;     -- arithmetic mode                      ; 1617                   ; 4                     ; 4                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Total registers                             ; 6130                   ; 72                    ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 5992 / 68416 ( 8 % )   ; 72 / 68416 ( < 1 % )  ; 76 / 68416 ( < 1 % )  ; 0 / 68416 ( 0 % )              ;
;     -- I/O registers                        ; 138                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 867 / 4276 ( 20 % )    ; 17 / 4276 ( < 1 % )   ; 15 / 4276 ( < 1 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                        ;                       ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 132                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 11 / 300 ( 3 % )       ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 239905                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 336384                 ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 73 / 250 ( 29 % )      ; 0 / 250 ( 0 % )       ; 0 / 250 ( 0 % )       ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 9 / 20 ( 45 % )        ; 3 / 20 ( 15 % )       ; 2 / 20 ( 10 % )       ; 2 / 20 ( 10 % )                ;
;                                             ;                        ;                       ;                       ;                                ;
; Connections                                 ;                        ;                       ;                       ;                                ;
;     -- Input Connections                    ; 4907                   ; 64                    ; 118                   ; 1                              ;
;     -- Registered Input Connections         ; 4729                   ; 38                    ; 83                    ; 0                              ;
;     -- Output Connections                   ; 217                    ; 5                     ; 107                   ; 4761                           ;
;     -- Registered Output Connections        ; 3                      ; 4                     ; 106                   ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 58170                  ; 544                   ; 770                   ; 4764                           ;
;     -- Registered Connections               ; 22536                  ; 310                   ; 488                   ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; External Connections                        ;                        ;                       ;                       ;                                ;
;     -- Top                                  ; 102                    ; 52                    ; 208                   ; 4762                           ;
;     -- pzdyqx:nabboc                        ; 52                     ; 0                     ; 17                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 208                    ; 17                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4762                   ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                       ;                                ;
;     -- Input Ports                          ; 30                     ; 10                    ; 22                    ; 1                              ;
;     -- Output Ports                         ; 90                     ; 4                     ; 39                    ; 2                              ;
;     -- Bidir Ports                          ; 44                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 5                     ; 2                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 3                     ; 29                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                     ; 8                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                     ; 20                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK_50        ; AD15  ; 7        ; 49           ; 0            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_reset_n ; T29   ; 6        ; 95           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM0_CLK                               ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM1_CLK                               ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON                                ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON                                  ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]                                ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]                                ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK                                 ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]                                ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]                                ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]                                ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]                                ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC                                ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_0_external_E                        ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_0_external_RS                       ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_0_external_RW                       ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[0]                    ; AA4   ; 1        ; 0            ; 14           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[10]                   ; Y8    ; 1        ; 0            ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[11]                   ; AE4   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[12]                   ; AF4   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[1]                    ; AA5   ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[2]                    ; AA6   ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[3]                    ; AB5   ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[4]                    ; AB7   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[5]                    ; AC4   ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[6]                    ; AC5   ; 1        ; 0            ; 6            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[7]                    ; AC6   ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[8]                    ; AD4   ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_addr[9]                    ; AC7   ; 1        ; 0            ; 2            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_ba[0]                      ; AA9   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_ba[1]                      ; AA10  ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_cas_n                      ; W10   ; 1        ; 0            ; 13           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_cke                        ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_cs_n                       ; Y10   ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_dqm[0]                     ; V9    ; 1        ; 0            ; 16           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_dqm[1]                     ; AB6   ; 1        ; 0            ; 7            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_ras_n                      ; Y9    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_0_wire_we_n                       ; W9    ; 1        ; 0            ; 13           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[0]                    ; T5    ; 1        ; 0            ; 24           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[10]                   ; T4    ; 1        ; 0            ; 24           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[11]                   ; Y4    ; 1        ; 0            ; 17           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[12]                   ; Y7    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[1]                    ; T6    ; 1        ; 0            ; 24           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[2]                    ; U4    ; 1        ; 0            ; 20           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[3]                    ; U6    ; 1        ; 0            ; 20           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[4]                    ; U7    ; 1        ; 0            ; 20           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[5]                    ; V7    ; 1        ; 0            ; 16           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[6]                    ; V8    ; 1        ; 0            ; 16           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[7]                    ; W4    ; 1        ; 0            ; 18           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[8]                    ; W7    ; 1        ; 0            ; 12           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_addr[9]                    ; W8    ; 1        ; 0            ; 13           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_ba[0]                      ; T7    ; 1        ; 0            ; 24           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_ba[1]                      ; T8    ; 1        ; 0            ; 22           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_cas_n                      ; N8    ; 2        ; 0            ; 35           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_cke                        ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_cs_n                       ; P9    ; 2        ; 0            ; 34           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_dqm[0]                     ; M10   ; 2        ; 0            ; 37           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_dqm[1]                     ; U8    ; 1        ; 0            ; 21           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_ras_n                      ; N9    ; 2        ; 0            ; 34           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_1_wire_we_n                       ; M9    ; 2        ; 0            ; 41           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_DEN         ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_HD          ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[0]  ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[10] ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[11] ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[12] ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[13] ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[14] ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[15] ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[16] ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[17] ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[18] ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[19] ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[1]  ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[20] ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[21] ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[22] ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[23] ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[2]  ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[3]  ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[4]  ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[5]  ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[6]  ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[7]  ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[8]  ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_RGB_OUT[9]  ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video_sync_generator_0_sync_VD          ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------+---------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                ; Output Enable Group ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------+---------------------+
; PS2_KBCLK              ; F24   ; 4        ; 93           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|ps2:ps2_0|state.host_to_device_0                                        ; -                   ;
; PS2_KBDAT              ; E24   ; 4        ; 93           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|ps2:ps2_0|state.host_to_device_1                                        ; -                   ;
; PS2_MSCLK              ; D26   ; 4        ; 91           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|ps2:ps2_1|state.host_to_device_0                                        ; -                   ;
; PS2_MSDAT              ; D25   ; 4        ; 82           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|ps2:ps2_1|state.host_to_device_1                                        ; -                   ;
; lcd_0_external_data[0] ; E1    ; 2        ; 0            ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[1] ; E3    ; 2        ; 0            ; 46           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[2] ; D2    ; 2        ; 0            ; 45           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[3] ; D3    ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[4] ; C1    ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[5] ; C2    ; 2        ; 0            ; 45           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[6] ; C3    ; 2        ; 0            ; 46           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; lcd_0_external_data[7] ; B2    ; 2        ; 0            ; 46           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0] (inverted) ; -                   ;
; sdram_0_wire_dq[0]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[10]    ; AF2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[11]    ; AF3   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[12]    ; AG2   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[13]    ; AG3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[14]    ; AH1   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[15]    ; AH2   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[1]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[2]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[3]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[4]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[5]     ; AD3   ; 1        ; 0            ; 10           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[6]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[7]     ; AE2   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[8]     ; AE3   ; 1        ; 0            ; 4            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_0_wire_dq[9]     ; AF1   ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                      ; -                   ;
; sdram_1_wire_dq[0]     ; U1    ; 1        ; 0            ; 23           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[10]    ; Y3    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[11]    ; AA1   ; 1        ; 0            ; 15           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[12]    ; AA2   ; 1        ; 0            ; 15           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[13]    ; AA3   ; 1        ; 0            ; 14           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[14]    ; AB1   ; 1        ; 0            ; 14           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[15]    ; AB2   ; 1        ; 0            ; 14           ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[1]     ; U2    ; 1        ; 0            ; 23           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[2]     ; U3    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[3]     ; V2    ; 1        ; 0            ; 19           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[4]     ; V3    ; 1        ; 0            ; 19           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[5]     ; W1    ; 1        ; 0            ; 19           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[6]     ; W2    ; 1        ; 0            ; 19           ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[7]     ; W3    ; 1        ; 0            ; 18           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[8]     ; Y1    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
; sdram_1_wire_dq[9]     ; Y2    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                      ; -                   ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 71 / 85 ( 84 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 79 ( 28 % ) ; 3.3V          ; --           ;
; 3        ; 12 / 72 ( 17 % ) ; 3.3V          ; --           ;
; 4        ; 27 / 74 ( 36 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 85 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 81 ( 1 % )   ; 3.3V          ; --           ;
; 7        ; 1 / 74 ( 1 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; video_sync_generator_0_sync_RGB_OUT[8]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; video_sync_generator_0_sync_RGB_OUT[11]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; video_sync_generator_0_sync_RGB_OUT[15]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; video_sync_generator_0_sync_RGB_OUT[0]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; video_sync_generator_0_sync_RGB_OUT[5]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 532        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; sdram_1_wire_dq[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; sdram_1_wire_dq[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; sdram_1_wire_dq[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; sdram_0_wire_addr[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; sdram_0_wire_addr[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; sdram_0_wire_addr[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; sdram_0_wire_cke                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; sdram_0_wire_ba[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; sdram_0_wire_ba[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; sdram_1_wire_dq[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; sdram_1_wire_dq[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; sdram_0_wire_addr[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; sdram_0_wire_dqm[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; sdram_0_wire_addr[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 224        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 280        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; sdram_0_wire_dq[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; sdram_0_wire_dq[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; sdram_0_wire_dq[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; sdram_0_wire_addr[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; sdram_0_wire_addr[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; sdram_0_wire_addr[7]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; sdram_0_wire_addr[9]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 231        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; sdram_0_wire_dq[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; sdram_0_wire_dq[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; sdram_0_wire_dq[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; sdram_0_wire_addr[8]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; DRAM0_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 202        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 210        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 222        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 244        ; 7        ; CLK_50                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 271        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ; 326        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; sdram_0_wire_dq[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; sdram_0_wire_dq[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; sdram_0_wire_dq[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; sdram_0_wire_addr[11]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 255        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 290        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; sdram_0_wire_dq[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; sdram_0_wire_dq[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; sdram_0_wire_dq[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 165        ; 1        ; sdram_0_wire_addr[12]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 200        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 203        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 264        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 269        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; sdram_0_wire_dq[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; sdram_0_wire_dq[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG14     ; 232        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG17     ; 254        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; sdram_0_wire_dq[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; sdram_0_wire_dq[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ; 211        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; lcd_0_external_data[7]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; video_sync_generator_0_sync_RGB_OUT[10]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; video_sync_generator_0_sync_RGB_OUT[13]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; video_sync_generator_0_sync_RGB_OUT[14]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; video_sync_generator_0_sync_RGB_OUT[1]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; video_sync_generator_0_sync_RGB_OUT[3]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; video_sync_generator_0_sync_RGB_OUT[4]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 531        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; lcd_0_external_data[4]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; lcd_0_external_data[5]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; lcd_0_external_data[6]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; video_sync_generator_0_sync_RGB_OUT[9]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; video_sync_generator_0_sync_RGB_OUT[12]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; video_sync_generator_0_sync_DEN          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; video_sync_generator_0_sync_RGB_OUT[2]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; video_sync_generator_0_sync_RGB_OUT[6]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 520        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; lcd_0_external_data[2]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; lcd_0_external_data[3]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 537        ; 4        ; video_sync_generator_0_sync_RGB_OUT[7]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 519        ; 4        ; video_sync_generator_0_sync_RGB_OUT[17]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; PS2_MSDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 494        ; 4        ; PS2_MSCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 495        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; lcd_0_external_data[0]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; lcd_0_external_E                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; lcd_0_external_data[1]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 530        ; 4        ; video_sync_generator_0_sync_RGB_OUT[22]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 506        ; 4        ; video_sync_generator_0_sync_RGB_OUT[16]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; lcd_0_external_RS                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; lcd_0_external_RW                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 533        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 529        ; 4        ; video_sync_generator_0_sync_RGB_OUT[21]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; DRAM1_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 521        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; video_sync_generator_0_sync_RGB_OUT[23]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; video_sync_generator_0_sync_RGB_OUT[19]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H19      ; 524        ; 4        ; video_sync_generator_0_sync_VD           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; video_sync_generator_0_sync_RGB_OUT[20]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; video_sync_generator_0_sync_RGB_OUT[18]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ; 523        ; 4        ; video_sync_generator_0_sync_HD           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 57         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 61         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; sdram_1_wire_cke                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 65         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 67         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; sdram_1_wire_we_n                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 48         ; 2        ; sdram_1_wire_dqm[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 69         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 71         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 58         ; 2        ; sdram_1_wire_cas_n                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 63         ; 2        ; sdram_1_wire_ras_n                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 76         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 73         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 74         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 70         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; sdram_1_wire_cs_n                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; sdram_1_wire_addr[10]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 92         ; 1        ; sdram_1_wire_addr[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 89         ; 1        ; sdram_1_wire_addr[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 90         ; 1        ; sdram_1_wire_ba[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 97         ; 1        ; sdram_1_wire_ba[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; reset_reset_n                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; sdram_1_wire_dq[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 94         ; 1        ; sdram_1_wire_dq[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 102        ; 1        ; sdram_1_wire_dq[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 103        ; 1        ; sdram_1_wire_addr[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; sdram_1_wire_addr[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 101        ; 1        ; sdram_1_wire_addr[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 99         ; 1        ; sdram_1_wire_dqm[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; sdram_1_wire_dq[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 105        ; 1        ; sdram_1_wire_dq[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; sdram_1_wire_addr[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 117        ; 1        ; sdram_1_wire_addr[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ; 116        ; 1        ; sdram_0_wire_dqm[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; sdram_1_wire_dq[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 107        ; 1        ; sdram_1_wire_dq[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 109        ; 1        ; sdram_1_wire_dq[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 110        ; 1        ; sdram_1_wire_addr[7]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; sdram_1_wire_addr[8]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 129        ; 1        ; sdram_1_wire_addr[9]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 126        ; 1        ; sdram_0_wire_we_n                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 127        ; 1        ; sdram_0_wire_cas_n                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; sdram_1_wire_dq[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; sdram_1_wire_dq[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; sdram_1_wire_dq[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; sdram_1_wire_addr[11]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; sdram_1_wire_addr[12]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; sdram_0_wire_addr[10]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; sdram_0_wire_ras_n                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; sdram_0_wire_cs_n                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+----------------------------------+------------------------------------+
; Name                             ; pll:u0|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------+
; SDC pin name                     ; u0|altpll_component|pll            ;
; PLL mode                         ; Normal                             ;
; Compensate clock                 ; clock0                             ;
; Compensated input/output pins    ; --                                 ;
; Self reset on gated loss of lock ; Off                                ;
; Gate lock counter                ; --                                 ;
; Input frequency 0                ; 50.0 MHz                           ;
; Input frequency 1                ; --                                 ;
; Nominal PFD frequency            ; 50.0 MHz                           ;
; Nominal VCO frequency            ; 800.0 MHz                          ;
; VCO post scale                   ; --                                 ;
; VCO multiply                     ; --                                 ;
; VCO divide                       ; --                                 ;
; Freq min lock                    ; 31.25 MHz                          ;
; Freq max lock                    ; 62.5 MHz                           ;
; M VCO Tap                        ; 0                                  ;
; M Initial                        ; 1                                  ;
; M value                          ; 16                                 ;
; N value                          ; 1                                  ;
; Preserve PLL counter order       ; Off                                ;
; PLL location                     ; PLL_4                              ;
; Inclk0 signal                    ; CLK_50                             ;
; Inclk1 signal                    ; --                                 ;
; Inclk0 signal type               ; Dedicated Pin                      ;
; Inclk1 signal type               ; --                                 ;
+----------------------------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                  ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; pll:u0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; u0|altpll_component|pll|clk[0] ;
; pll:u0|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 32            ; 16/16 Even ; 1       ; 0       ; u0|altpll_component|pll|clk[1] ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |main                                                                                                                                                                ; 11968 (2)   ; 6140 (0)                  ; 138 (138)     ; 239905      ; 73   ; 11           ; 1       ; 5         ; 132  ; 0            ; 5828 (2)     ; 2019 (0)          ; 4121 (0)         ; |main                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;    |Proyecto:u1|                                                                                                                                                     ; 11711 (0)   ; 5992 (0)                  ; 0 (0)         ; 239905      ; 73   ; 11           ; 1       ; 5         ; 0    ; 0            ; 5719 (0)     ; 2001 (0)          ; 3991 (0)         ; |main|Proyecto:u1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |Proyecto_addr_router:addr_router|                                                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |Proyecto_addr_router_001:addr_router_001|                                                                                                                     ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 15 (15)          ; |main|Proyecto:u1|Proyecto_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |Proyecto_addr_router_002:addr_router_002|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_addr_router_002:addr_router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |Proyecto_cmd_xbar_demux:cmd_xbar_demux|                                                                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |Proyecto_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                                                               ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_001|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_009|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_009                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_011|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_011                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_cmd_xbar_demux_002:rsp_xbar_demux|                                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|                                                                                                                       ; 52 (48)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (22)      ; 2 (2)             ; 26 (24)          ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|                                                                                                                       ; 71 (68)     ; 6 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (36)      ; 0 (0)             ; 34 (31)          ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|                                                                                                                       ; 57 (53)     ; 6 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (9)       ; 2 (2)             ; 44 (42)          ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |Proyecto_cmd_xbar_mux:cmd_xbar_mux|                                                                                                                           ; 53 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (44)      ; 0 (0)             ; 8 (5)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|                                                                                                                   ; 70 (62)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (26)      ; 0 (0)             ; 39 (35)          ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                              ; 9 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 4 (3)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |altera_merlin_arb_adder:adder|                                                                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|                                                                                                                   ; 101 (95)    ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (57)      ; 3 (2)             ; 37 (36)          ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |Proyecto_lcd_0:lcd_0|                                                                                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_lcd_0:lcd_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |Proyecto_nios2_qsys_0:nios2_qsys_0|                                                                                                                           ; 2637 (2265) ; 1602 (1416)               ; 0 (0)         ; 64256       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1002 (849)   ; 451 (396)         ; 1184 (1020)      ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                |altsyncram_eeh1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_29f1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |Proyecto_nios2_qsys_0_dc_tag_module:Proyecto_nios2_qsys_0_dc_tag|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_tag_module:Proyecto_nios2_qsys_0_dc_tag                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_tag_module:Proyecto_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_c3h1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_tag_module:Proyecto_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram|altsyncram_c3h1:auto_generated                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |Proyecto_nios2_qsys_0_dc_victim_module:Proyecto_nios2_qsys_0_dc_victim|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_victim_module:Proyecto_nios2_qsys_0_dc_victim                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_victim_module:Proyecto_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_victim_module:Proyecto_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |Proyecto_nios2_qsys_0_ic_data_module:Proyecto_nios2_qsys_0_ic_data|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_data_module:Proyecto_nios2_qsys_0_ic_data                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_data_module:Proyecto_nios2_qsys_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_qed1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_data_module:Proyecto_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |Proyecto_nios2_qsys_0_ic_tag_module:Proyecto_nios2_qsys_0_ic_tag|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_tag_module:Proyecto_nios2_qsys_0_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_tag_module:Proyecto_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_nqh1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_tag_module:Proyecto_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_nqh1:auto_generated                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mult_add_4cr2:auto_generated|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                                                                                                                                                                                      ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mult_add_6cr2:auto_generated|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                                                                                                                                                                                      ;              ;
;          |Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|                                                                                       ; 295 (38)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (6)       ; 55 (0)            ; 163 (32)         ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|                                                    ; 146 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 53 (0)            ; 43 (0)           ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                                          ;              ;
;                |Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|                                                   ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 46 (43)           ; 3 (2)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk                                                                                                                                                                                                        ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                   ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                   ;              ;
;                |Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|                                                         ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 7 (3)             ; 40 (40)          ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck                                                                                                                                                                                                              ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                         ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                          ;              ;
;                |sld_virtual_jtag_basic:Proyecto_nios2_qsys_0_jtag_debug_module_phy|                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Proyecto_nios2_qsys_0_jtag_debug_module_phy                                                                                                                                                                                                                                       ;              ;
;             |Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg|                                                                      ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                            ;              ;
;             |Proyecto_nios2_qsys_0_nios2_oci_break:the_Proyecto_nios2_qsys_0_nios2_oci_break|                                                                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_break:the_Proyecto_nios2_qsys_0_nios2_oci_break                                                                                                                                                                                                                                                                                                                              ;              ;
;             |Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|                                                                        ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 6 (6)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                                                                                                                                                                              ;              ;
;             |Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|                                                                              ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 43 (43)          ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component                                                                                                                                                                                                                     ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                           ;              ;
;                      |altsyncram_iq82:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_iq82:auto_generated                                                                                                                                                            ;              ;
;          |Proyecto_nios2_qsys_0_register_bank_a_module:Proyecto_nios2_qsys_0_register_bank_a|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_a_module:Proyecto_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_a_module:Proyecto_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_esg1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_a_module:Proyecto_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_esg1:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |Proyecto_nios2_qsys_0_register_bank_b_module:Proyecto_nios2_qsys_0_register_bank_b|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_b_module:Proyecto_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_b_module:Proyecto_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_fsg1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_b_module:Proyecto_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_fsg1:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |Proyecto_nios2_qsys_0_test_bench:the_Proyecto_nios2_qsys_0_test_bench|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_test_bench:the_Proyecto_nios2_qsys_0_test_bench                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_add_sub:Add17|                                                                                                                                         ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 1 (0)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add17                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |add_sub_8ri:auto_generated|                                                                                                                             ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |Proyecto_onchip_memory2_0:onchip_memory2_0|                                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_32d1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_32d1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |Proyecto_onchip_memory2_1:onchip_memory2_1|                                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_onchip_memory2_1:onchip_memory2_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altsyncram:the_altsyncram|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_7uc1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_7uc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |Proyecto_rsp_xbar_demux_004:rsp_xbar_demux_004|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|Proyecto_rsp_xbar_demux_004:rsp_xbar_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_rsp_xbar_demux_013:rsp_xbar_demux_013|                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_rsp_xbar_demux_013:rsp_xbar_demux_013                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |Proyecto_rsp_xbar_mux:rsp_xbar_mux_002|                                                                                                                       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |main|Proyecto:u1|Proyecto_rsp_xbar_mux:rsp_xbar_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |Proyecto_rsp_xbar_mux:rsp_xbar_mux|                                                                                                                           ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |main|Proyecto:u1|Proyecto_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |Proyecto_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                                                                   ; 192 (192)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 107 (107)        ; |main|Proyecto:u1|Proyecto_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |Proyecto_sdram_0:sdram_0|                                                                                                                                     ; 344 (230)   ; 213 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (107)    ; 74 (14)           ; 139 (109)        ; |main|Proyecto:u1|Proyecto_sdram_0:sdram_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|                                                                               ; 116 (116)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 60 (60)           ; 32 (32)          ; |main|Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |Proyecto_sdram_0:sdram_1|                                                                                                                                     ; 283 (178)   ; 176 (86)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (92)     ; 70 (16)           ; 106 (69)         ; |main|Proyecto:u1|Proyecto_sdram_0:sdram_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|                                                                               ; 106 (106)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 54 (54)           ; 37 (37)          ; |main|Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |Proyecto_sgdma_0:sgdma_0|                                                                                                                                     ; 1030 (7)    ; 749 (3)                   ; 0 (0)         ; 1019        ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (4)      ; 275 (0)           ; 474 (3)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|                                                                                                         ; 519 (0)     ; 465 (0)                   ; 0 (0)         ; 87          ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 151 (0)           ; 314 (0)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|                              ; 198 (198)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 46 (46)           ; 126 (126)        ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0                                                                                                                                                                                                                                                                                                                ;              ;
;             |descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|                                        ; 276 (222)   ; 248 (209)                 ; 0 (0)         ; 87          ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (12)      ; 103 (85)          ; 146 (125)        ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0                                                                                                                                                                                                                                                                                                                          ;              ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                  ; 12 (0)      ; 6 (0)                     ; 0 (0)         ; 27          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 2 (0)             ; 4 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                       ;              ;
;                   |shift_taps_rvm:auto_generated|                                                                                                                    ; 12 (4)      ; 6 (3)                     ; 0 (0)         ; 27          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 2 (2)             ; 4 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram_f461:altsyncram4|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 27          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4                                                                                                                                                                                                                             ;              ;
;                      |cntr_74h:cntr5|                                                                                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|cntr_74h:cntr5                                                                                                                                                                                                                                          ;              ;
;                      |cntr_kkf:cntr1|                                                                                                                                ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|cntr_kkf:cntr1                                                                                                                                                                                                                                          ;              ;
;                |altshift_taps:desc_assembler_rtl_1|                                                                                                                  ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 28          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 3 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1                                                                                                                                                                                                                                                                                       ;              ;
;                   |shift_taps_81n:auto_generated|                                                                                                                    ; 6 (1)       ; 4 (1)                     ; 0 (0)         ; 28          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 3 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram_6ta1:altsyncram2|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2                                                                                                                                                                                                                             ;              ;
;                      |cntr_94h:cntr3|                                                                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|cntr_94h:cntr3                                                                                                                                                                                                                                          ;              ;
;                      |cntr_ikf:cntr1|                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|cntr_ikf:cntr1                                                                                                                                                                                                                                          ;              ;
;                |altshift_taps:desc_assembler_rtl_2|                                                                                                                  ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 3 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2                                                                                                                                                                                                                                                                                       ;              ;
;                   |shift_taps_svm:auto_generated|                                                                                                                    ; 6 (1)       ; 4 (1)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 3 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram_ata1:altsyncram2|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2                                                                                                                                                                                                                             ;              ;
;                      |cntr_94h:cntr3|                                                                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|cntr_94h:cntr3                                                                                                                                                                                                                                          ;              ;
;                      |cntr_ikf:cntr1|                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|cntr_ikf:cntr1                                                                                                                                                                                                                                          ;              ;
;                |descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo| ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo                                                                                                                                                                      ;              ;
;                   |scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|                                                   ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo                                                                       ;              ;
;                      |a_fffifo:subfifo|                                                                                                                              ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ;              ;
;                         |a_fefifo:fifo_state|                                                                                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ;              ;
;                         |lpm_counter:rd_ptr|                                                                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ;              ;
;                            |cntr_e6f:auto_generated|                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_e6f:auto_generated           ;              ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ;              ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ;              ;
;                         |lpm_ff:output_buffer|                                                                                                                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ;              ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ;              ;
;                            |mux_rmc:auto_generated|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rmc:auto_generated ;              ;
;             |descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|                                      ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 43 (43)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0                                                                                                                                                                                                                                                                                                                        ;              ;
;          |Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|                                                                                                      ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo_g531:auto_generated|                                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated                                                                                                                                                                                                                                                                                                                                               ;              ;
;                   |a_dpfifo_nb31:dpfifo|                                                                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |altsyncram_hpd1:FIFOram|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|altsyncram_hpd1:FIFOram                                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_ajb:wr_ptr|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|cntr_ajb:wr_ptr                                                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_mj7:usedw_counter|                                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|cntr_mj7:usedw_counter                                                                                                                                                                                                                                                                                                   ;              ;
;          |Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|                                                                                     ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 43 (43)           ; 2 (2)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|                                                                                 ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|                                                                                            ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                |a_fffifo:subfifo|                                                                                                                                    ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_fefifo:fifo_state|                                                                                                                              ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_e6f:auto_generated|                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_e6f:auto_generated                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:output_buffer|                                                                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                    ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                       ;              ;
;                      |mux_9oc:auto_generated|                                                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_9oc:auto_generated                                                                                                                                                                                                                                                                                ;              ;
;          |Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|                                                                                                       ; 336 (336)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 44 (44)           ; 91 (91)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|                                                                                               ; 61 (28)     ; 52 (28)                   ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 17 (17)           ; 35 (11)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|                                                                      ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 24 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|                                                                                            ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 24 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                     ;              ;
;                   |scfifo_3o31:auto_generated|                                                                                                                       ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 24 (0)           ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated                                                                                                                                                                                                                                                          ;              ;
;                      |a_dpfifo_au31:dpfifo|                                                                                                                          ; 33 (19)     ; 24 (10)                   ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 24 (10)          ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo                                                                                                                                                                                                                                     ;              ;
;                         |altsyncram_7qd1:FIFOram|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|altsyncram_7qd1:FIFOram                                                                                                                                                                                                             ;              ;
;                         |cntr_djb:rd_ptr_msb|                                                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|cntr_djb:rd_ptr_msb                                                                                                                                                                                                                 ;              ;
;                         |cntr_ejb:wr_ptr|                                                                                                                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|cntr_ejb:wr_ptr                                                                                                                                                                                                                     ;              ;
;                         |cntr_qj7:usedw_counter|                                                                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|cntr_qj7:usedw_counter                                                                                                                                                                                                              ;              ;
;          |Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|                                                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|                                                                                            ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo_1431:auto_generated|                                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated                                                                                                                                                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_8a31:dpfifo|                                                                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo                                                                                                                                                                                                                                                                                                      ;              ;
;                      |altsyncram_jmd1:FIFOram|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|altsyncram_jmd1:FIFOram                                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_ajb:wr_ptr|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|cntr_ajb:wr_ptr                                                                                                                                                                                                                                                                                      ;              ;
;                      |cntr_mj7:usedw_counter|                                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|cntr_mj7:usedw_counter                                                                                                                                                                                                                                                                               ;              ;
;       |Proyecto_timer_0:timer_0|                                                                                                                                     ; 36 (36)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 22 (22)          ; |main|Proyecto:u1|Proyecto_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_dc_fifo:dc_fifo_0|                                                                                                                              ; 85 (66)     ; 68 (48)                   ; 0 (0)         ; 400         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 47 (34)           ; 21 (21)          ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                                                            ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altera_std_synchronizer:sync[1].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altera_std_synchronizer:sync[2].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altera_std_synchronizer:sync[3].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altera_std_synchronizer:sync[4].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                                                           ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_std_synchronizer:sync[1].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_std_synchronizer:sync[2].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_std_synchronizer:sync[3].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_std_synchronizer:sync[4].u|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |altsyncram:mem_rtl_0|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 400         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_8rc1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 400         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_mm_bridge:mm_bridge_0|                                                                                                                          ; 161 (161)   ; 159 (159)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 76 (76)           ; 83 (83)          ; |main|Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                               ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                 ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 8 (8)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                    ; 349 (349)   ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 155 (155)         ; 175 (175)        ; |main|Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                      ; 29 (29)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 17 (17)          ; |main|Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                               ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |main|Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                 ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 9 (9)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                               ; 95 (95)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 27 (27)           ; 46 (46)          ; |main|Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                        ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 73 (73)           ; 97 (97)          ; |main|Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                          ; 52 (52)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 37 (37)          ; |main|Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                          ; 100 (100)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 12 (12)           ; 73 (73)          ; |main|Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                                                         ; 38 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 25 (0)            ; 11 (0)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 38 (34)     ; 36 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (24)           ; 11 (9)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                                                         ; 123 (0)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 83 (0)            ; 39 (0)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 123 (119)   ; 122 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 83 (80)           ; 39 (38)          ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                                                         ; 93 (0)      ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 46 (0)            ; 47 (0)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 93 (89)     ; 92 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 46 (43)           ; 47 (47)          ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                                                         ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 48 (0)            ; 22 (0)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 72 (69)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 48 (45)           ; 22 (22)          ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                                                         ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 10 (6)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (2)             ; 4 (4)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                                                         ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 41 (0)            ; 29 (0)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 41 (38)           ; 29 (29)          ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                                                         ; 26 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 7 (0)             ; 17 (0)           ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 26 (22)     ; 24 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (3)             ; 17 (17)          ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                                             ; 102 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 92 (0)            ; 8 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                  ; 102 (98)    ; 100 (96)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 92 (89)           ; 8 (7)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_video_sync_generator:video_sync_generator_0|                                                                                                    ; 68 (68)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 25 (25)           ; 22 (22)          ; |main|Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |main|Proyecto:u1|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_burst_adapter:burst_adapter_002|                                                                                                                ; 140 (0)     ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 7 (0)             ; 61 (0)           ; |main|Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                                                  ; 140 (139)   ; 67 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 7 (7)             ; 61 (60)          ; |main|Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |altera_merlin_burst_adapter_min:the_min|                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_burst_adapter_min:the_min                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_master_translator:gpu_0_data_master_translator|                                                                                                 ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_master_translator:sgdma_0_m_read_translator|                                                                                                    ; 62 (62)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 34 (34)          ; |main|Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|                                                                      ; 14 (5)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 0 (0)             ; 5 (1)            ; |main|Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                                             ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |main|Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent|                                                                  ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:lcd_0_control_slave_translator_avalon_universal_slave_0_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:lcd_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent|                                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |main|Proyecto:u1|altera_merlin_slave_agent:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|altera_merlin_slave_agent:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|                                                                               ; 13 (10)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (9)       ; 0 (0)             ; 3 (1)            ; |main|Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|                                                                               ; 30 (4)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (4)       ; 0 (0)             ; 11 (0)           ; |main|Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                                             ; 26 (26)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 11 (11)          ; |main|Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_agent:sgdma_0_csr_translator_avalon_universal_slave_0_agent|                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:sgdma_0_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:gpu_0_control_slave_translator|                                                                                                ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; |main|Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:gpu_0_instruction_slave_translator|                                                                                            ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:lcd_0_control_slave_translator|                                                                                                ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 15 (15)          ; |main|Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                                                                     ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; |main|Proyecto:u1|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:onchip_memory2_1_s1_translator|                                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |main|Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_1_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:ps2_0_avalon_slave_translator|                                                                                                 ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 6 (6)            ; |main|Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:ps2_1_avalon_slave_translator|                                                                                                 ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; |main|Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:sgdma_0_csr_translator|                                                                                                        ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 27 (27)          ; |main|Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                                                         ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 4 (4)            ; |main|Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                                                                         ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |main|Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                                                                    ; 38 (38)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 22 (22)          ; |main|Proyecto:u1|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_traffic_limiter:limiter_002|                                                                                                                    ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                                                                        ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |main|Proyecto:u1|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                                                                ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |main|Proyecto:u1|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_width_adapter:width_adapter_002|                                                                                                                ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |main|Proyecto:u1|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_width_adapter:width_adapter_003|                                                                                                                ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |main|Proyecto:u1|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_width_adapter:width_adapter_004|                                                                                                                ; 58 (58)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 23 (23)           ; 28 (28)          ; |main|Proyecto:u1|altera_merlin_width_adapter:width_adapter_004                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_width_adapter:width_adapter_005|                                                                                                                ; 49 (49)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 32 (32)          ; |main|Proyecto:u1|altera_merlin_width_adapter:width_adapter_005                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                                                                                    ; 78 (78)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 10 (10)           ; 35 (35)          ; |main|Proyecto:u1|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |main|Proyecto:u1|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |main|Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_reset_controller:rst_controller_002|                                                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |main|Proyecto:u1|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |main|Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_reset_controller:rst_controller|                                                                                                                       ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 2 (0)            ; |main|Proyecto:u1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |main|Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |gpu:gpu_0|                                                                                                                                                    ; 4331 (128)  ; 1018 (116)                ; 0 (0)         ; 133270      ; 35   ; 7            ; 1       ; 3         ; 0    ; 0            ; 3283 (8)     ; 234 (60)          ; 814 (53)         ; |main|Proyecto:u1|gpu:gpu_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altsyncram:memory_rtl_0|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altsyncram_rgi1:auto_generated|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |core:u0|                                                                                                                                                   ; 4211 (457)  ; 902 (132)                 ; 0 (0)         ; 2198        ; 3    ; 7            ; 1       ; 3         ; 0    ; 0            ; 3275 (302)   ; 174 (28)          ; 762 (129)        ; |main|Proyecto:u1|gpu:gpu_0|core:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altshift_taps:instruction_1_rtl_0|                                                                                                                      ; 16 (0)      ; 7 (0)                     ; 0 (0)         ; 150         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 7 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |shift_taps_e1n:auto_generated|                                                                                                                       ; 16 (1)      ; 7 (1)                     ; 0 (0)         ; 150         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 7 (1)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                   |altsyncram_mta1:altsyncram2|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 150         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |cntr_e4h:cntr3|                                                                                                                                   ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|cntr_e4h:cntr3                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |cntr_okf:cntr1|                                                                                                                                   ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|cntr_okf:cntr1                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |fadd_fsub:u3|                                                                                                                                           ; 624 (404)   ; 75 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 549 (357)    ; 1 (1)             ; 74 (46)          ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                |add_sub:u0|                                                                                                                                          ; 220 (220)   ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (192)    ; 0 (0)             ; 28 (28)          ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |fcomp_fmin_fmax:u6|                                                                                                                                     ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fcomp_fmin_fmax:u6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |fdiv:u5|                                                                                                                                                ; 1527 (116)  ; 539 (45)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 985 (66)     ; 107 (2)           ; 435 (59)         ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |div:u0|                                                                                                                                              ; 1413 (1413) ; 494 (494)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 919 (919)    ; 105 (105)         ; 389 (389)        ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |fmul:u4|                                                                                                                                                ; 194 (132)   ; 69 (42)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 125 (90)     ; 0 (0)             ; 69 (42)          ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mul:u0|                                                                                                                                              ; 62 (7)      ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (6)       ; 0 (0)             ; 27 (1)           ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |lpm_mult:Mult0|                                                                                                                                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 26 (0)           ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |mult_p8t:auto_generated|                                                                                                                       ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 26 (26)          ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |fmulp2:u2|                                                                                                                                              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 3 (3)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;             |ftou16:u9|                                                                                                                                              ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;             |ftou32:u10|                                                                                                                                             ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |ftou8:u8|                                                                                                                                               ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|ftou8:u8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |portc_tristate_bridge:u14|                                                                                                                              ; 649 (649)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 606 (606)    ; 0 (0)             ; 43 (43)          ; |main|Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;             |registers:u0|                                                                                                                                           ; 146 (146)   ; 80 (80)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 38 (38)           ; 47 (47)          ; |main|Proyecto:u1|gpu:gpu_0|core:u0|registers:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                |altsyncram:regs_rtl_0|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |altsyncram_37i1:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |altsyncram:regs_rtl_1|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |altsyncram_37i1:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |trunc_round_ceil_floor:u7|                                                                                                                              ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;             |u16tof:u12|                                                                                                                                             ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |u32tof:u13|                                                                                                                                             ; 142 (142)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (141)    ; 0 (0)             ; 1 (1)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |u8tof:u11|                                                                                                                                              ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |main|Proyecto:u1|gpu:gpu_0|core:u0|u8tof:u11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |ps2:ps2_0|                                                                                                                                                    ; 101 (101)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 20 (20)           ; 40 (40)          ; |main|Proyecto:u1|ps2:ps2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |ps2:ps2_1|                                                                                                                                                    ; 98 (98)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 20 (20)           ; 40 (40)          ; |main|Proyecto:u1|ps2:ps2_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;    |pll:u0|                                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|pll:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |altpll:altpll_component|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|pll:u0|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |pzdyqx:nabboc|                                                                                                                                                   ; 122 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 6 (0)             ; 66 (0)           ; |main|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                                                 ; 122 (11)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (2)       ; 6 (2)             ; 66 (7)           ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |CJQJ5354:TWMW7206|                                                                                                                                         ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|                                                                                               ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |CJQJ5354:AJQA6937|                                                                                                                                      ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |PZMU7345:HHRH5434|                                                                                                                                         ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |VELJ8121:JDCF0099|                                                                                                                                         ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 5 (5)            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;    |sld_hub:auto_hub|                                                                                                                                                ; 133 (90)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (42)      ; 12 (11)           ; 64 (39)          ; |main|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                      ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |main|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |main|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+-----------------------------------------+----------+---------------+---------------+-----------------------+-----------+
; Name                                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+-----------------------------------------+----------+---------------+---------------+-----------------------+-----------+
; sdram_0_wire_dq[0]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[1]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[2]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[3]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[4]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[5]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[6]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[7]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[8]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[9]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[10]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[11]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[12]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[13]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[14]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_dq[15]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; lcd_0_external_data[0]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[1]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[2]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[3]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[4]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[5]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[6]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; lcd_0_external_data[7]                  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; PS2_KBCLK                               ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; PS2_KBDAT                               ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; PS2_MSCLK                               ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; PS2_MSDAT                               ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; sdram_1_wire_dq[0]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[1]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[2]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[3]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[4]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[5]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[6]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[7]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[8]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[9]                      ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[10]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[11]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[12]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[13]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[14]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_1_wire_dq[15]                     ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; sdram_0_wire_addr[0]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[1]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[2]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[3]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[4]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[5]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[6]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[7]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[8]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[9]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[10]                   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[11]                   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_addr[12]                   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_ba[0]                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_ba[1]                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_dqm[0]                     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_dqm[1]                     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_ras_n                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_cas_n                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_cke                        ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM0_CLK                               ; Output   ; --            ; --            ; --                    ; --        ;
; sdram_0_wire_we_n                       ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_0_wire_cs_n                       ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; lcd_0_external_RW                       ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_0_external_E                        ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_0_external_RS                       ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON                                  ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON                                ; Output   ; --            ; --            ; --                    ; --        ;
; sdram_1_wire_addr[0]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[1]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[2]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[3]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[4]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[5]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[6]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[7]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[8]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[9]                    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[10]                   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[11]                   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_addr[12]                   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_ba[0]                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_ba[1]                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_dqm[0]                     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_dqm[1]                     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_ras_n                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_cas_n                      ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_cke                        ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM1_CLK                               ; Output   ; --            ; --            ; --                    ; --        ;
; sdram_1_wire_we_n                       ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; sdram_1_wire_cs_n                       ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; video_sync_generator_0_sync_RGB_OUT[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[10] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[11] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[12] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[13] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[14] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[15] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[16] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[17] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[18] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[19] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[20] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[21] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[22] ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_RGB_OUT[23] ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]                                ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]                                ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]                                ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]                                ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]                                ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]                                ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK                                 ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_DEN         ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_HD          ; Output   ; --            ; --            ; --                    ; --        ;
; video_sync_generator_0_sync_VD          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC                                ; Output   ; --            ; --            ; --                    ; --        ;
; CLK_50                                  ; Input    ; --            ; --            ; --                    ; --        ;
; reset_reset_n                           ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
+-----------------------------------------+----------+---------------+---------------+-----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_0_wire_dq[0]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[1]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[2]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[3]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[4]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[5]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[6]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[7]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[8]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[9]                                                                                  ;                   ;         ;
; sdram_0_wire_dq[10]                                                                                 ;                   ;         ;
; sdram_0_wire_dq[11]                                                                                 ;                   ;         ;
; sdram_0_wire_dq[12]                                                                                 ;                   ;         ;
; sdram_0_wire_dq[13]                                                                                 ;                   ;         ;
; sdram_0_wire_dq[14]                                                                                 ;                   ;         ;
; sdram_0_wire_dq[15]                                                                                 ;                   ;         ;
; lcd_0_external_data[0]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[0] ; 1                 ; 6       ;
; lcd_0_external_data[1]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[1] ; 0                 ; 6       ;
; lcd_0_external_data[2]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[2] ; 0                 ; 6       ;
; lcd_0_external_data[3]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[3] ; 0                 ; 6       ;
; lcd_0_external_data[4]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[4] ; 0                 ; 6       ;
; lcd_0_external_data[5]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[5] ; 0                 ; 6       ;
; lcd_0_external_data[6]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[6] ; 0                 ; 6       ;
; lcd_0_external_data[7]                                                                              ;                   ;         ;
;      - Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[7] ; 0                 ; 6       ;
; PS2_KBCLK                                                                                           ;                   ;         ;
;      - Proyecto:u1|ps2:ps2_0|coe_clock_reg[0]~0                                                     ; 0                 ; 6       ;
; PS2_KBDAT                                                                                           ;                   ;         ;
;      - Proyecto:u1|ps2:ps2_0|coe_data_reg~0                                                         ; 1                 ; 6       ;
; PS2_MSCLK                                                                                           ;                   ;         ;
;      - Proyecto:u1|ps2:ps2_1|coe_clock_reg[0]~0                                                     ; 1                 ; 6       ;
; PS2_MSDAT                                                                                           ;                   ;         ;
;      - Proyecto:u1|ps2:ps2_1|coe_data_reg~0                                                         ; 0                 ; 6       ;
; sdram_1_wire_dq[0]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[1]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[2]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[3]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[4]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[5]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[6]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[7]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[8]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[9]                                                                                  ;                   ;         ;
; sdram_1_wire_dq[10]                                                                                 ;                   ;         ;
; sdram_1_wire_dq[11]                                                                                 ;                   ;         ;
; sdram_1_wire_dq[12]                                                                                 ;                   ;         ;
; sdram_1_wire_dq[13]                                                                                 ;                   ;         ;
; sdram_1_wire_dq[14]                                                                                 ;                   ;         ;
; sdram_1_wire_dq[15]                                                                                 ;                   ;         ;
; CLK_50                                                                                              ;                   ;         ;
; reset_reset_n                                                                                       ;                   ;         ;
;      - Proyecto:u1|altera_reset_controller:rst_controller|merged_reset~0                            ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AD15           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AD15           ; 1379    ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y22_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y22_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y22_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y26_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y23_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y26_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y30_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y30_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y24_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y24_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y23_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y22_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y28_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y29_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y28_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_en                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y32_N6  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y28_N26 ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y30_N22 ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y32_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                             ; LCFF_X36_Y32_N27   ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCFF_X36_Y32_N5    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y33_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCFF_X44_Y31_N21   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCFF_X43_Y31_N27   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCFF_X42_Y34_N21   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y29_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y33_N10 ; 744     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCFF_X45_Y36_N21   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Add8~5                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y36_N2  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCFF_X42_Y37_N23   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y33_N0  ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y34_N20 ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X41_Y33_N29   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X39_Y33_N15   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_stall                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y34_N24 ; 176     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y38_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCFF_X41_Y34_N23   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCFF_X43_Y38_N17   ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCFF_X49_Y36_N7    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                                                                                                                                                        ; LCFF_X18_Y32_N21   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                         ; LCCOMB_X23_Y30_N26 ; 14      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                       ; LCCOMB_X22_Y32_N4  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                                                         ; LCCOMB_X22_Y32_N20 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                                                                     ; LCCOMB_X22_Y32_N26 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                            ; LCFF_X18_Y32_N19   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|sr[19]~21                                                                                                                                                          ; LCCOMB_X20_Y29_N12 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|sr[36]~33                                                                                                                                                          ; LCCOMB_X20_Y31_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|sr[6]~13                                                                                                                                                           ; LCCOMB_X20_Y31_N0  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Proyecto_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                         ; LCCOMB_X20_Y31_N26 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Proyecto_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                                                                                                                                                         ; LCCOMB_X18_Y32_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y30_N24 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonDReg[0]~13                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y29_N22 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonDReg[26]~20                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y29_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonWr                                                                                                                                                                                                                                                                                    ; LCFF_X22_Y29_N7    ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|comb~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N14 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|always140~0                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y33_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X35_Y29_N3    ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                                                                                                                                                                                                                                                                              ; LCFF_X34_Y28_N5    ; 42      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[2]~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y28_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[13]~25                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y28_N30 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y30_N22 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y31_N2  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X1_Y25_N18  ; 1428    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X32_Y29_N7    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y33_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y36_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y36_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y34_N26 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[6]~5                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y34_N20 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y34_N28 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y24_N8  ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_onchip_memory2_1:onchip_memory2_1|wren~1                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y26_N26 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_rsp_xbar_demux_004:rsp_xbar_demux_004|src2_valid                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y24_N28 ; 91      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y18_N20 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y18_N6  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Selector27~6                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y16_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Selector34~4                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y16_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Selector92~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y16_N0  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|WideOr16~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y16_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|active_rnw~2                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y16_N10 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X1_Y12_N16  ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|f_select                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y16_N0  ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X14_Y16_N11   ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X4_Y19_N6   ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X4_Y19_N0   ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Selector27~6                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y19_N4   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Selector34~3                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y20_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Selector92~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X4_Y17_N26  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|WideOr16~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X2_Y21_N8   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|active_rnw~2                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y19_N12  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X1_Y19_N20  ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|f_select                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X2_Y19_N20  ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.000000010                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X3_Y19_N11    ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|always2~0                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y25_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|clear_run~2                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y26_N4  ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[11]~27                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y26_N0  ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                      ; LCCOMB_X23_Y26_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                    ; LCCOMB_X26_Y26_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|do_restart                                                                                                                                                                                                                                                           ; LCFF_X24_Y27_N23   ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|Equal1~0                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y24_N18 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|cntr_74h:cntr5|counter_reg_bit11a[0]~0                                                                                                                                                                        ; LCCOMB_X20_Y28_N18 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6                                                                                                                                                                                                         ; LCFF_X20_Y28_N1    ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|cntr_94h:cntr3|counter_reg_bit7a[1]~0                                                                                                                                                                         ; LCCOMB_X16_Y28_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4                                                                                                                                                                                                         ; LCFF_X16_Y27_N3    ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|cntr_94h:cntr3|counter_reg_bit7a[1]~0                                                                                                                                                                         ; LCCOMB_X18_Y28_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4                                                                                                                                                                                                         ; LCFF_X18_Y28_N13   ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|always10~1                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y26_N14 ; 79      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg_en                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y25_N16 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_read                                                                                                                                                                                                                                                           ; LCFF_X22_Y24_N5    ; 72      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X20_Y22_N26 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X20_Y23_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X20_Y22_N0  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|controlbitsfifo_rdreq                                                                                                                                                                                                                                                        ; LCFF_X20_Y24_N25   ; 24      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|_~1                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y22_N14 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y22_N10 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y22_N26 ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                              ; LCFF_X13_Y23_N1    ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X20_Y22_N14 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y24_N0  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y25_N30 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|Equal1~5                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X9_Y25_N26  ; 61      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[27]~32                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y23_N8  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                              ; LCFF_X9_Y25_N11    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[5]~4                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y25_N8   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[6]                                                                                                                                                                                                                                                                                                                                                                              ; LCFF_X8_Y25_N23    ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_posted~0                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X9_Y24_N28  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[0]~1                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y27_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[13]~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y25_N18 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[5]~2                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y25_N24 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|transactions_in_queue[2]~16                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y24_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|transactions_left_to_post[0]~4                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y24_N2  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|_~10                                                                                                                                                                                      ; LCCOMB_X11_Y28_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|_~9                                                                                                                                                                                       ; LCCOMB_X54_Y40_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|valid_rreq~0                                                                                                                                                                              ; LCCOMB_X52_Y43_N20 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|valid_wreq                                                                                                                                                                                ; LCCOMB_X11_Y28_N22 ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|_~5                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y24_N2  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|valid_rreq                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y24_N12 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|valid_wreq                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y24_N16 ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y24_N28 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y24_N8  ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y22_N0  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCFF_X26_Y31_N27   ; 740     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Proyecto:u1|Proyecto_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y28_N24 ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|Proyecto_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y28_N22 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|internal_out_ready~6                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y43_N2  ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X52_Y43_N0  ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|cmd_waitrequest~2                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y22_N6  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|wait_rise                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y22_N18 ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y31_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y31_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][49]                                                                                                                                                                                                                                                                                                                                                                   ; LCFF_X31_Y32_N29   ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y24_N16 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y19_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y19_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y19_N28 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y22_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y21_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y21_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y21_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~2                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y22_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y29_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y24_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y26_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y26_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y20_N2  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N4    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N10   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N16   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N18   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N8    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N6    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N24   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N2    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y10_N20  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y20_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y20_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y20_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y20_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y20_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y20_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]~4                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y20_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y23_N14  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y23_N26  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y23_N18  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y23_N8   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y23_N6   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y23_N2   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                           ; LCFF_X6_Y22_N5     ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]~2                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y23_N22  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y23_N6   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y30_N10 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y22_N30 ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y22_N28 ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~5                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y24_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y28_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y31_N12 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y26_N16 ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y46_N26 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|always1~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y20_N14  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|comb~1                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y20_N28  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_addr_reg[5]~23                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X9_Y20_N30  ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_ready~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y20_N18  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|subburst_bytes_remaining~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y20_N10  ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|always1~0                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y23_N28 ; 57      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y31_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y31_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y26_N26 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y20_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y20_N20 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X7_Y23_N24  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y23_N4   ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_agent:sgdma_0_csr_translator_avalon_universal_slave_0_agent|m0_read~3                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y26_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|av_write                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y27_N18 ; 34      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[6]~19                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y27_N30 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_1_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                                                                                                                                  ; LCFF_X34_Y30_N31   ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|always1~2                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y28_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y28_N16 ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y28_N12 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y34_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter|internal_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y34_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter|response_accepted~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y29_N26 ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]~3                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y31_N0  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[9]~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y31_N24 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X32_Y31_N19   ; 23      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_003|always9~2                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y31_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|address_reg[1]~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y20_N6   ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y20_N28  ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X11_Y19_N23   ; 76      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter|byteen_reg[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y20_N8  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCFF_X36_Y22_N15   ; 75      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                             ; LCFF_X54_Y44_N17   ; 94      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                             ; LCFF_X94_Y26_N3    ; 1191    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                 ; LCFF_X1_Y25_N17    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                 ; LCFF_X1_Y25_N17    ; 1579    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X94_Y26_N16 ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|address_1[1]~5                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X59_Y22_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|cntr_e4h:cntr3|counter_reg_bit9a[2]~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y26_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                                                                                                                                                                                                                                                                                                                                                                   ; LCFF_X59_Y26_N15   ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|pc~20                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y23_N26 ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|process_2~0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y21_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|process_5~1                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y22_N24 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~98                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y21_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y24_N10 ; 845     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|process_0~2                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y21_N16 ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|instruction[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCFF_X43_Y21_N23   ; 82      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|memory~85                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X49_Y27_N16 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|gpu:gpu_0|memory~99                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y24_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|bits[1]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y31_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|data[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y30_N4  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y29_N20 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|process_0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y29_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|process_0~3                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y29_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|shift[5]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y30_N2  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|state.host_to_device_0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCFF_X51_Y30_N29   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|state.host_to_device_1                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCFF_X51_Y30_N31   ; 5       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_0|stop_error~1                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y30_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|bits[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y33_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|data[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y33_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y29_N22 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|process_0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y29_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|process_0~3                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y29_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|shift[4]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y32_N2  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|state.host_to_device_0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCFF_X30_Y34_N25   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|state.host_to_device_1                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCFF_X30_Y34_N15   ; 5       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Proyecto:u1|ps2:ps2_1|stop_error~1                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y33_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y26_N0     ; 23      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y26_N0     ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; JTAG_X1_Y26_N0     ; 123     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; JTAG_X1_Y26_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; JTAG_X1_Y26_N0     ; 5       ; Async. clear, Clock                                ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pll:u0|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_4              ; 4622    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pll:u0|altpll:altpll_component|_clk1                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_4              ; 99      ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCFF_X14_Y30_N17   ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                                                                                                                                                                                                                                                  ; LCFF_X93_Y27_N31   ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_0                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X75_Y36_N1    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_1                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X76_Y36_N29   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_2                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X76_Y32_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_3                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X76_Y32_N17   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_4                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X83_Y27_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_5                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X83_Y27_N13   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_6                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X90_Y27_N17   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X94_Y26_N1    ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X94_Y26_N6  ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X75_Y36_N14 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y30_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y31_N18 ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X14_Y29_N29   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCFF_X14_Y29_N7    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y29_N16 ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCFF_X23_Y31_N13   ; 31      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y29_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y29_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X13_Y31_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCFF_X12_Y29_N25   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y28_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y29_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y29_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~6                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y28_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~7                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y28_N14  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~8                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y28_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCFF_X12_Y28_N21   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCFF_X12_Y28_N15   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCFF_X12_Y28_N9    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCFF_X11_Y29_N23   ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y28_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCFF_X12_Y28_N19   ; 26      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLK_50                                                                                                                                    ; PIN_AD15           ; 1379    ; Global Clock         ; GCLK13           ; --                        ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                          ; LCCOMB_X1_Y25_N18  ; 1428    ; Global Clock         ; GCLK0            ; --                        ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                              ; LCFF_X26_Y31_N27   ; 740     ; Global Clock         ; GCLK8            ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X94_Y26_N3    ; 1191    ; Global Clock         ; GCLK5            ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; LCFF_X1_Y25_N17    ; 1579    ; Global Clock         ; GCLK3            ; --                        ;
; Proyecto:u1|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; LCCOMB_X94_Y26_N16 ; 9       ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                            ; JTAG_X1_Y26_N0     ; 23      ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                              ; JTAG_X1_Y26_N0     ; 123     ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                           ; JTAG_X1_Y26_N0     ; 5       ; Global Clock         ; GCLK9            ; --                        ;
; pll:u0|altpll:altpll_component|_clk0                                                                                                      ; PLL_4              ; 4622    ; Global Clock         ; GCLK15           ; --                        ;
; pll:u0|altpll:altpll_component|_clk1                                                                                                      ; PLL_4              ; 99      ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7                         ; LCFF_X94_Y26_N1    ; 20      ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0                         ; LCCOMB_X94_Y26_N6  ; 17      ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                     ; LCCOMB_X20_Y31_N18 ; 9       ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                  ; LCFF_X23_Y31_N13   ; 31      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                       ; LCFF_X12_Y28_N21   ; 12      ; Global Clock         ; GCLK12           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 845     ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 744     ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_stall                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 177     ;
; Proyecto:u1|gpu:gpu_0|instruction[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 103     ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                                                                                                                                                                                                           ; 97      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                                                                                                                                                                                                           ; 97      ;
; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                       ; 94      ;
; Proyecto:u1|Proyecto_rsp_xbar_demux_004:rsp_xbar_demux_004|src2_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 92      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~37                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 86      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 85      ;
; Proyecto:u1|gpu:gpu_0|instruction[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 82      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|always10~1                                                                                                                                                                                                                                                                                                               ; 79      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|always10~0                                                                                                                                                                                                                                                                                                               ; 79      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 77      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 76      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 75      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 73      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_read                                                                                                                                                                                                                                                                                                     ; 72      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[23]~67                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 69      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 68      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 68      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 67      ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|cmd_waitrequest~2                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 64      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                                                                                                               ; 64      ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 63      ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|wait_rise                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 62      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|Equal1~5                                                                                                                                                                                                                                                                                                                                                                                                                               ; 61      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 61      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 61      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                                                                        ; 59      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|Add2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 59      ;
; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 57      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 56      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 54      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 54      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|Add2~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 54      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 54      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 53      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 52      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 52      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 52      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[4]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 51      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[0][21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 50      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 50      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 50      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                                                                                                                                                                                                               ; 49      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                                                                                                                                                                                                               ; 49      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                                                                                                                                                                                       ; 49      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[23]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 48      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[23]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 48      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_src2_reg[24]~31                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 48      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_src2_reg[24]~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 48      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_read                                                                                                                                                                                                                                                                                                                                                                                                                            ; 48      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                                                                            ; 48      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|address_reg[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 46      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 46      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                                                        ; 45      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 45      ;
; Proyecto:u1|gpu:gpu_0|core:u0|pc~20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 44      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[10][6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 44      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[31]~80                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 44      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                                                                        ; 44      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|rd_address                                                                                                                                                                                                                                                                                                                                                                                                     ; 44      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|rd_address                                                                                                                                                                                                                                                                                                                                                                                                     ; 44      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 43      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 43      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|active_rnw~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 43      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 43      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 43      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|active_rnw~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 43      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|Add2~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 42      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 42      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_en_d1                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 41      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter|byteen_reg[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 41      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 41      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                                                                                                                                                                                       ; 41      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 40      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                                                      ; 39      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 39      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Proyecto_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                                                                   ; 39      ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                                                                          ; 39      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 39      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_pc[16]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 38      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_pc[16]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 37      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 37      ;
; Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 37      ;
; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 37      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|Add2~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 37      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~56                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 36      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 36      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 36      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_011|src0_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 36      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|clear_run~2                                                                                                                                                                                                                                                                                                    ; 35      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 35      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10|Add0~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 35      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[42]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[43]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[44]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[45]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[46]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[47]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[48]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[49]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|av_write                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                                                                                                   ; 34      ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; Proyecto:u1|Proyecto_rsp_xbar_demux_004:rsp_xbar_demux_004|src0_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 34      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 34      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 33      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_read_read_r                                                                                                                                                                                                                                                                                         ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|shift_calc_aux1~28                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~72                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~66                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~60                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~54                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~48                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~42                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~36                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[2][5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[2][4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|norm_intr_req                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 33      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 33      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_logic                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.000000010                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_009|src0_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 33      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 33      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonAReg[10]                                                                                                                                                                                                                                                                                                                        ; 33      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~5                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                                                              ; 32      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                                                                ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[0][20]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; Proyecto:u1|altera_merlin_slave_agent:sgdma_0_csr_translator_avalon_universal_slave_0_agent|m0_read~3                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[0][22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; Proyecto:u1|gpu:gpu_0|memory~99                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~98                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; Proyecto:u1|gpu:gpu_0|memory~85                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_ctrl_mem                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_fill_bit                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|jdo[36]                                                                                                                                                                                                ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|jdo[37]                                                                                                                                                                                                ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[31]~45                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_logic_op[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_logic_op[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_alu_result~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Add8~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Add8~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|y.exponent[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 31      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|shift_calc_aux1~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 31      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|y.fraction[8]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 31      ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|always1~0                                                                                                                                                                                                                                                                                                                                                                                    ; 31      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 31      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|init_done                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 31      ;
; Proyecto:u1|gpu:gpu_0|core:u0|process_5~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 30      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonDReg[0]~13                                                                                                                                                                                                                                                                                                                      ; 30      ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_WR_CONTINUE_SUBBURST                                                                                                                                                                                                                                                                                                                                                                ; 30      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 30      ;
; Proyecto:u1|gpu:gpu_0|instruction[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 30      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~33                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 29      ;
; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|internal_out_ready~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 29      ;
; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|end_begintransfer                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 29      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10|Add0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 29      ;
; Proyecto:u1|gpu:gpu_0|instruction[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 29      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~43                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 28      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2|x1_c.exponent_and_reduce~2                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub_sel[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[11]~27                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|readdata[18]~5                                                                                                                                                                                                                                                                                                                                                                                               ; 27      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add4~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add3~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add7~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add6~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[20][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add10~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add9~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[17][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add13~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add12~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[14][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add16~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add15~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[11][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add19~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add18~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[8][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add22~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add21~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[5][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add1~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add0~48                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|Add24~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[2][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 26      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|ShiftRight0~11                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|ShiftLeft0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|y_1[1][24]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_crst                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|shift_calc_aux1~23                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 26      ;
; Proyecto:u1|Proyecto_rsp_xbar_demux_013:rsp_xbar_demux_013|src0_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_break                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 26      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 26      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 26      ;
; Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_1_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                                                                                                                                                                            ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a5                                                                                                                                                                                                                                                                                                                                                                                          ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10|Add0~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 26      ;
; Proyecto:u1|gpu:gpu_0|instruction[27]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 26      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|to_pfloat~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 25      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|y~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 25      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 25      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 25      ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_addr_reg[5]~23                                                                                                                                                                                                                                                                                                                                                                         ; 25      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 25      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|refresh_request                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 25      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|refresh_request                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 25      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 25      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction1_1[23]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction1_1[23]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|y.exponent[5]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 24      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|y.exponent[5]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 24      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[13]~25                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 24      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|shift_calc_aux1~20                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie_1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 24      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[31]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 24      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 24      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|i_addr[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 24      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                                                  ; 24      ;
; Proyecto:u1|gpu:gpu_0|instruction[26]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 24      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|ShiftLeft0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 23      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 23      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~40                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 23      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 23      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|f_select                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 23      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|f_select                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 22      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 22      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[22]~104                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 22      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 22      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~88                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 22      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~76                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 22      ;
; Proyecto:u1|ps2:ps2_1|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 22      ;
; Proyecto:u1|ps2:ps2_0|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 22      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 22      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[27]~64                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~80                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 21      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~74                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 21      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~46                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 21      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~38                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 21      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 21      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 21      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 21      ;
; Proyecto:u1|ps2:ps2_1|state.host_to_device_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 21      ;
; Proyecto:u1|ps2:ps2_0|state.host_to_device_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 21      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|saved_grant[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 21      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fcomp_fmin_fmax:u6|LessThan0~14                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 21      ;
; Proyecto:u1|gpu:gpu_0|core:u0|address_1[31]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 21      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                                                          ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|shift_calc_aux1~36                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 20      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|do_restart                                                                                                                                                                                                                                                                                                     ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~58                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~65                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2|x1_c.exponent_or_reduce~1                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|y~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[17]~49                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~90                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~86                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~82                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[27]~32                                                                                                                                                                                                                                                                                                                                                                                                                  ; 20      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_005|always10~0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~50                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~48                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~42                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 20      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 20      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                                                                                                          ; 20      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.000000001                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 20      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]                                                                                                                                                                                                                                                                                                                                                                                                                      ; 20      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.000000001                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 20      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fcomp_fmin_fmax:u6|LessThan1~44                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|y~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 19      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fcomp_fmin_fmax:u6|Equal0~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[28]~78                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[29]~75                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[26]~73                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[24]~71                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[25]~69                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[22]~37                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~84                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~78                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~70                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~66                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~64                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~54                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~44                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|WideOr9~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 19      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|WideOr9~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 19      ;
; Proyecto:u1|gpu:gpu_0|core:u0|address_1[28]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|Equal3~4                                                                                                                                                                                                                                                                                                                                                                                                                               ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[26]~60                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[30]~61                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[4]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~72                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|sr[19]~21                                                                                                                                                                                                    ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~68                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~60                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~56                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~52                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_src2_hazard_E                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_002:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add1~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|Add0~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; Proyecto:u1|gpu:gpu_0|core:u0|address_1[27]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 18      ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 17      ;
; Proyecto:u1|Proyecto_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; Proyecto:u1|Proyecto_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~59                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|y~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[21]~27                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|y~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                                                                                                                                                                                               ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~62                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~58                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[5]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[0]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_valid_from_E                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|Add0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|address_1[29]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; Proyecto:u1|gpu:gpu_0|core:u0|address_1[30]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 17      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|always2~0                                                                                                                                                                                                                                                                                                      ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|gpu:gpu_0|core:u0|process_2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|Proyecto_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|single_transfer                                                                                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|shift_calc_aux1~26                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[9]~57                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[1]~43                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[0]~40                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[17]~23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; Proyecto:u1|Proyecto_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~25                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 16      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|sr~19                                                                                                                                                                                                        ; 16      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|valid_wreq                                                                                                                                                                                                                          ; 16      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[3]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[15]~14                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[3]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; Proyecto:u1|gpu:gpu_0|instruction[30]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 16      ;
; Proyecto:u1|gpu:gpu_0|instruction[28]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 16      ;
; Proyecto:u1|gpu:gpu_0|instruction[31]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 16      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2|x1_c.infinity                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|Add3~73                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 15      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[5]~2                                                                                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                                                                                                                                                        ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|x2_c[0].exponent_or_reduce~0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[10]~55                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[5]~53                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[20]~51                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[2]~46                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[16]~35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[18]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[8]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 15      ;
; Proyecto:u1|Proyecto_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~12                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 15      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|transactions_left_to_post[0]~4                                                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                                    ; 15      ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[0]~1                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_src2[30]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 15      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                                                                 ; 15      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[2]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|pending~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; Proyecto:u1|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|pending~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 15      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10|Add0~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; Proyecto:u1|gpu:gpu_0|instruction[29]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 15      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                                           ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[23]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[23]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 14      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[13]~0                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 14      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[22]~80                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~77                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10|LessThan0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|u16[10]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[3]~49                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[14]~33                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[12]~31                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[19]~29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[15]~25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[13]~21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[11]~19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[7]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[4]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 14      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|valid_rreq~0                                                                                                                                                                                                                        ; 14      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 14      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 14      ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 14      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 14      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_sysclk:the_Proyecto_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                                                   ; 14      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[7]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 14      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[6]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 14      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[4]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 14      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Equal0~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_addr[8]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 14      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_addr[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 14      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add1~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|LAFY5161[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 13      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[22]~181                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~57                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2|x1_c.fraction_or_reduce~7                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[6]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_1_bypass[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 13      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[4]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 13      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[3]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 13      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|Proyecto_nios2_qsys_0_jtag_debug_module_tck:the_Proyecto_nios2_qsys_0_jtag_debug_module_tck|sr[6]~13                                                                                                                                                                                                     ; 13      ;
; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_write                                                                                                                                                                                                                                                                                                 ; 13      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Selector92~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                      ; 13      ;
; Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 13      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 13      ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Selector92~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add1~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add0~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|Add0~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_e6f:auto_generated|safe_q[0]                                                                                                                                                                                                                                                                                ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|shift_calc_aux1~35                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|shift_calc_aux1~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u8tof:u11|shift_calc_aux3~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[30]~60                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|dataa[30]~58                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_1_bypass[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                                                                                                         ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[4]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[4]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|i_state.000                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|i_state.101                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.000001000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][80]                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~10                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.000001000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add1~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[9]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[8]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src2[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg_en                                                                                                                                                                                                                                                                                                              ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|ShiftLeft0~92                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[8]~279                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[8]~276                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[22]~164                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[22]~152                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|u16[5]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u8tof:u11|shift_calc_aux3~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~63                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou8:u8|u8[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~52                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_src2_imm[30]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_read~2                                                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|comb~1                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Equal171~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|src_payload~1                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_RD_BEGIN_SUBBURST                                                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|i_state.011                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.100000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_byteenable[0]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.100000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|suppress~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|Add1~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; Proyecto:u1|gpu:gpu_0|instruction[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; Proyecto:u1|gpu:gpu_0|instruction[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; Proyecto:u1|gpu:gpu_0|instruction[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[11]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[10]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; Proyecto:u1|ps2:ps2_0|data[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou8:u8|ShiftRight0~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2|x1_c.nan                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[18]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|shift_calc_aux1~26                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|LessThan0~3                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_posted~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ie[0][5]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|in_ready~0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_e6f:auto_generated|safe_q[0] ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[25]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[24]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[17]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[16]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add0~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou8:u8|Add0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|abs_x1_l_abs_x2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|ShiftRight0~75                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[9]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[8]~280                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|ShiftLeft0~5                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u32tof:u13|y~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~55                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[29]~54                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; Proyecto:u1|gpu:gpu_0|instruction[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|u16[12]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; Proyecto:u1|ps2:ps2_1|shift[4]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; Proyecto:u1|ps2:ps2_0|shift[5]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Proyecto:u1|ps2:ps2_1|Equal1~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|ps2:ps2_1|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|ps2:ps2_1|coe_clock_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|ps2:ps2_0|Equal1~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|ps2:ps2_0|coe_clock_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[5]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Equal171~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_addr_reg[1]                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_endofpacket~2                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_burst_adapter_min:the_min|result[1]                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|i_state.010                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.010000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|m_state.000000100                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_want_fill                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|Proyecto_addr_router_001:addr_router_001|Equal12~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Proyecto:u1|Proyecto_addr_router_001:addr_router_001|Equal10~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.010000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|m_state.000000100                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[31]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[30]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[29]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[28]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[27]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[26]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[23]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[22]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[21]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[20]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[19]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[18]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add1~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[15]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[14]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[13]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_writedata[12]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                                                                                                                         ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                                                                                                                                         ; 9       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal9~1                                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_data[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|ps2:ps2_1|data[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|y~39                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|y~39                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|LessThan0~4                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[27]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[19]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[28]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[20]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[29]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[30]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[31]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[24]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[17]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[26]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[18]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[16]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; Proyecto:u1|ps2:ps2_0|process_0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|ps2:ps2_1|process_0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|y.exponent[5]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|y~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|shift_calc_aux1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[47]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[46]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[45]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[44]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[43]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[42]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[41]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[40]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[39]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_004:cmd_xbar_mux_004|src_data[38]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|process_4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|Mux2~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[8]~290                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[15]~273                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|ShiftLeft0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fcomp_fmin_fmax:u6|x1_x2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[21]~69                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Mux1~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|a~32                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|a~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|a~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmulp2:u2|to_pfloat~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|u16[11]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_pass2                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_pass3                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_pass1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_pass0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|ps2:ps2_1|coe_clock_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Proyecto:u1|ps2:ps2_0|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; Proyecto:u1|ps2:ps2_0|coe_clock_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[0]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Equal276~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Equal171~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_data_reg[50]                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_ready~0                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|altera_merlin_traffic_limiter:limiter|cmd_sink_ready~0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_1|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|always140~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; Proyecto:u1|Proyecto_addr_router:addr_router|Equal1~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|av_begintransfer~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|transactions_in_queue[0]                                                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|d1_subburst_bytes_remaining[2]                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|d1_subburst_bytes_remaining[3]                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|d1_subburst_bytes_remaining[4]                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|d1_subburst_bytes_remaining[5]                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo:the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq                                           ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|ShiftRight0~74                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[8]~37                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|ShiftRight0~31                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[10]~34                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[19]~27                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[20]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[17]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|fraction2_1[15]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_burstwrap[0]                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[5]~499                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|source_stream_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[6]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|Equal1~0                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|control_reg[18]                                                                                                                                                                                                                                                                                                ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[8]~284                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[8]~282                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[15]~84                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|u16[10]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u8tof:u11|Mux1~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Mux0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|a~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|wec[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|portc_tristate_bridge:u14|odatac[26]~59                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou32:u10|ShiftRight0~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|ftou16:u9|u16[11]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|k~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|k~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|k~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|u16[10]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|u16[9]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|u16tof:u12|u16[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|Proyecto_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~13                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|out_data[8]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_iw[0]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_iw[2]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|F_iw[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|ps2:ps2_0|state.host_to_device_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[6]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|d1_sink0_endofpacket                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Proyecto:u1|altera_merlin_slave_agent:sdram_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1]                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_cmd_xbar_mux_013:cmd_xbar_mux_013|WideOr1                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_desc_address_fifo:the_Proyecto_sgdma_0_desc_address_fifo|scfifo:Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                                                                                                                                      ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|i_count[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[20]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_cmd_xbar_demux_001:cmd_xbar_demux_001|src4_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_jtag_debug_module_wrapper:the_Proyecto_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Proyecto_nios2_qsys_0_jtag_debug_module_phy|virtual_state_cdr                                                                                                                                                                                                                     ; 7       ;
; Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[6]~19                                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[6]~18                                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[17]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[18]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[19]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[20]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[24]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[26]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_alu_result[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Proyecto:u1|Proyecto_addr_router_001:addr_router_001|Equal7~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|Proyecto_addr_router_001:addr_router_001|Equal3~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|Add2~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][18]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|gpu:gpu_0|core:u0|trunc_round_ceil_floor:u7|Add0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_state[1]                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_line_field[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; Proyecto_nios2_qsys_0_bht_ram.mif                 ; M4K_X37_Y38                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                              ; M4K_X37_Y28, M4K_X37_Y29, M4K_X37_Y27, M4K_X37_Y30                                                                                                                                                                                                                                                                                                                                                                             ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_tag_module:Proyecto_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram|altsyncram_c3h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; Proyecto_nios2_qsys_0_dc_tag_ram.mif              ; M4K_X37_Y31                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_victim_module:Proyecto_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                              ; M4K_X37_Y32                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_data_module:Proyecto_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                              ; M4K_X37_Y37, M4K_X37_Y35, M4K_X55_Y37, M4K_X55_Y35, M4K_X37_Y36, M4K_X55_Y36, M4K_X37_Y33, M4K_X55_Y34                                                                                                                                                                                                                                                                                                                         ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_ic_tag_module:Proyecto_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_nqh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944   ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; Proyecto_nios2_qsys_0_ic_tag_ram.mif              ; M4K_X37_Y34                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_ocimem:the_Proyecto_nios2_qsys_0_nios2_ocimem|Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:Proyecto_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_iq82:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; Proyecto_nios2_qsys_0_ociram_default_contents.mif ; M4K_X17_Y30, M4K_X17_Y31                                                                                                                                                                                                                                                                                                                                                                                                       ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_a_module:Proyecto_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_esg1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; Proyecto_nios2_qsys_0_rf_ram_a.mif                ; M4K_X55_Y33                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_register_bank_b_module:Proyecto_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_fsg1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; Proyecto_nios2_qsys_0_rf_ram_b.mif                ; M4K_X55_Y32                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_32d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; Proyecto_onchip_memory2_0.hex                     ; M4K_X17_Y21, M4K_X37_Y20, M4K_X17_Y22, M4K_X17_Y24, M4K_X17_Y20, M4K_X37_Y23, M4K_X37_Y21, M4K_X37_Y22                                                                                                                                                                                                                                                                                                                         ;
; Proyecto:u1|Proyecto_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_7uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; Proyecto_onchip_memory2_1.hex                     ; M4K_X37_Y25, M4K_X37_Y24                                                                                                                                                                                                                                                                                                                                                                                                       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 3                           ; 9                           ; 3                           ; 9                           ; 27                  ; 1    ; None                                              ; M4K_X17_Y29                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 14           ; 2            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 28     ; 2                           ; 14                          ; 2                           ; 14                          ; 28                  ; 1    ; None                                              ; M4K_X17_Y27                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 16           ; 2            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1    ; None                                              ; M4K_X17_Y28                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_fifo:the_Proyecto_sgdma_0_command_fifo|scfifo:Proyecto_sgdma_0_command_fifo_command_fifo|scfifo_g531:auto_generated|a_dpfifo_nb31:dpfifo|altsyncram_hpd1:FIFOram|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 42                          ; 2                           ; 42                          ; 84                  ; 2    ; None                                              ; M4K_X17_Y26, M4K_X17_Y25                                                                                                                                                                                                                                                                                                                                                                                                       ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo:the_Proyecto_sgdma_0_m_readfifo_m_readfifo|scfifo:Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|scfifo_3o31:auto_generated|a_dpfifo_au31:dpfifo|altsyncram_7qd1:FIFOram|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 1    ; None                                              ; M4K_X55_Y40                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_status_token_fifo:the_Proyecto_sgdma_0_status_token_fifo|scfifo:Proyecto_sgdma_0_status_token_fifo_status_token_fifo|scfifo_1431:auto_generated|a_dpfifo_8a31:dpfifo|altsyncram_jmd1:FIFOram|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                                              ; M4K_X17_Y23                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 25           ; 16           ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 400    ; 16                          ; 25                          ; 16                          ; 25                          ; 400                 ; 1    ; None                                              ; M4K_X55_Y43                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; None                                              ; M4K_X64_Y27, M4K_X64_Y19, M4K_X84_Y28, M4K_X64_Y25, M4K_X64_Y29, M4K_X84_Y29, M4K_X64_Y28, M4K_X84_Y23, M4K_X84_Y22, M4K_X55_Y27, M4K_X55_Y30, M4K_X84_Y27, M4K_X64_Y23, M4K_X64_Y24, M4K_X84_Y25, M4K_X84_Y24, M4K_X55_Y21, M4K_X55_Y29, M4K_X55_Y18, M4K_X64_Y20, M4K_X84_Y21, M4K_X64_Y21, M4K_X64_Y18, M4K_X64_Y30, M4K_X55_Y19, M4K_X55_Y25, M4K_X64_Y22, M4K_X55_Y20, M4K_X55_Y24, M4K_X64_Y26, M4K_X84_Y26, M4K_X55_Y26 ;
; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 25           ; 6            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 150    ; 6                           ; 25                          ; 6                           ; 25                          ; 150                 ; 1    ; None                                              ; M4K_X55_Y28                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                              ; M4K_X55_Y22                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                              ; M4K_X55_Y23                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 5           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 11          ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X46_Y31_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_mult_cell:the_Proyecto_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X46_Y30_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_out8                                                                                                                            ; Simple Multiplier (9-bit)  ; DSPOUT_X46_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult7                                                                                                                        ;                            ; DSPMULT_X46_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_out6                                                                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult5                                                                                                                        ;                            ; DSPMULT_X46_Y25_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_out4                                                                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult3                                                                                                                        ;                            ; DSPMULT_X46_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|w385w[0]                                                                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Proyecto:u1|gpu:gpu_0|core:u0|fmul:u4|mul:u0|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult1                                                                                                                        ;                            ; DSPMULT_X46_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 19,190 / 197,592 ( 10 % ) ;
; C16 interconnects          ; 196 / 6,270 ( 3 % )       ;
; C4 interconnects           ; 9,324 / 123,120 ( 8 % )   ;
; Direct links               ; 3,356 / 197,592 ( 2 % )   ;
; Global clocks              ; 16 / 16 ( 100 % )         ;
; Local interconnects        ; 5,281 / 68,416 ( 8 % )    ;
; R24 interconnects          ; 484 / 5,926 ( 8 % )       ;
; R4 interconnects           ; 12,329 / 167,484 ( 7 % )  ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.37) ; Number of LABs  (Total = 895) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 29                            ;
; 3                                           ; 15                            ;
; 4                                           ; 11                            ;
; 5                                           ; 16                            ;
; 6                                           ; 21                            ;
; 7                                           ; 6                             ;
; 8                                           ; 18                            ;
; 9                                           ; 12                            ;
; 10                                          ; 22                            ;
; 11                                          ; 26                            ;
; 12                                          ; 28                            ;
; 13                                          ; 45                            ;
; 14                                          ; 34                            ;
; 15                                          ; 59                            ;
; 16                                          ; 532                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.34) ; Number of LABs  (Total = 895) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 567                           ;
; 1 Clock                            ; 722                           ;
; 1 Clock enable                     ; 447                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 89                            ;
; 2 Async. clears                    ; 77                            ;
; 2 Clock enables                    ; 133                           ;
; 2 Clocks                           ; 36                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.49) ; Number of LABs  (Total = 895) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 18                            ;
; 3                                            ; 9                             ;
; 4                                            ; 19                            ;
; 5                                            ; 7                             ;
; 6                                            ; 15                            ;
; 7                                            ; 9                             ;
; 8                                            ; 8                             ;
; 9                                            ; 8                             ;
; 10                                           ; 15                            ;
; 11                                           ; 13                            ;
; 12                                           ; 13                            ;
; 13                                           ; 9                             ;
; 14                                           ; 25                            ;
; 15                                           ; 34                            ;
; 16                                           ; 99                            ;
; 17                                           ; 36                            ;
; 18                                           ; 37                            ;
; 19                                           ; 39                            ;
; 20                                           ; 42                            ;
; 21                                           ; 38                            ;
; 22                                           ; 36                            ;
; 23                                           ; 42                            ;
; 24                                           ; 54                            ;
; 25                                           ; 33                            ;
; 26                                           ; 45                            ;
; 27                                           ; 37                            ;
; 28                                           ; 41                            ;
; 29                                           ; 21                            ;
; 30                                           ; 39                            ;
; 31                                           ; 21                            ;
; 32                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.15) ; Number of LABs  (Total = 895) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 33                            ;
; 2                                                ; 36                            ;
; 3                                                ; 25                            ;
; 4                                                ; 29                            ;
; 5                                                ; 36                            ;
; 6                                                ; 42                            ;
; 7                                                ; 39                            ;
; 8                                                ; 89                            ;
; 9                                                ; 70                            ;
; 10                                               ; 76                            ;
; 11                                               ; 74                            ;
; 12                                               ; 58                            ;
; 13                                               ; 69                            ;
; 14                                               ; 46                            ;
; 15                                               ; 52                            ;
; 16                                               ; 68                            ;
; 17                                               ; 15                            ;
; 18                                               ; 6                             ;
; 19                                               ; 5                             ;
; 20                                               ; 7                             ;
; 21                                               ; 6                             ;
; 22                                               ; 2                             ;
; 23                                               ; 5                             ;
; 24                                               ; 4                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.33) ; Number of LABs  (Total = 895) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 9                             ;
; 3                                            ; 14                            ;
; 4                                            ; 18                            ;
; 5                                            ; 17                            ;
; 6                                            ; 23                            ;
; 7                                            ; 13                            ;
; 8                                            ; 13                            ;
; 9                                            ; 19                            ;
; 10                                           ; 27                            ;
; 11                                           ; 24                            ;
; 12                                           ; 26                            ;
; 13                                           ; 33                            ;
; 14                                           ; 41                            ;
; 15                                           ; 33                            ;
; 16                                           ; 32                            ;
; 17                                           ; 33                            ;
; 18                                           ; 36                            ;
; 19                                           ; 39                            ;
; 20                                           ; 42                            ;
; 21                                           ; 26                            ;
; 22                                           ; 22                            ;
; 23                                           ; 23                            ;
; 24                                           ; 24                            ;
; 25                                           ; 21                            ;
; 26                                           ; 26                            ;
; 27                                           ; 31                            ;
; 28                                           ; 42                            ;
; 29                                           ; 48                            ;
; 30                                           ; 39                            ;
; 31                                           ; 39                            ;
; 32                                           ; 49                            ;
; 33                                           ; 5                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Jun 09 14:32:06 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Proyecto -c Proyecto
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "Proyecto"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:u0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:u0|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:u0|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity MDCK2395
        Info (332166): set_disable_timing [get_cells -hierarchical LJMV0916_0]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_0]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_1]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_2]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_3]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_4]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_5]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_6]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_7]
        Info (332166): set_disable_timing [get_cells -hierarchical WCRO7487_0]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Proyecto.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {u0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_component|pll|clk[0]} {u0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|altpll_component|pll|clk[1]} {u0|altpll_component|pll|clk[1]}
Info (332104): Reading SDC File: 'Proyecto/synthesis/submodules/altera_reset_controller.sdc'
Warning (332174): Ignored filter at altera_reset_controller.sdc(18): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn could not be matched with a pin
Warning (332049): Ignored set_false_path at altera_reset_controller.sdc(18): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -compatibility_mode -nocase *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn]
Info (332104): Reading SDC File: 'Proyecto/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'Proyecto/synthesis/submodules/Proyecto_nios2_qsys_0.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       CLK_50
    Info (332111):   10.000 u0|altpll_component|pll|clk[0]
    Info (332111):   40.000 u0|altpll_component|pll|clk[1]
Info (176353): Automatically promoted node CLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node pll:u0|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node pll:u0|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info (176353): Automatically promoted node Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_0|active_rnw~2
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_0|active_cs_n~0
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_1|active_rnw~2
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_1|active_cs_n~0
        Info (176357): Destination node Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|jtag_break~0
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_0|i_refs[2]
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_0|i_refs[1]
        Info (176357): Destination node Proyecto:u1|Proyecto_sdram_0:sdram_0|i_refs[0]
Info (176353): Automatically promoted node Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node Proyecto:u1|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 138 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 102 register duplicates
Warning (15064): PLL "pll:u0|altpll:altpll_component|pll" output port clk[0] feeds output pin "DRAM0_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:u0|altpll:altpll_component|pll" output port clk[0] feeds output pin "DRAM1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:u0|altpll:altpll_component|pll" output port clk[1] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:45
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X36_Y26 to location X47_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 130 output pins without output pin load capacitance assignment
    Info (306007): Pin "sdram_0_wire_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_DEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_HD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_VD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 623 megabytes
    Info: Processing ended: Mon Jun 09 14:33:39 2014
    Info: Elapsed time: 00:01:33
    Info: Total CPU time (on all processors): 00:01:33


