tms_version 5 [Tool:	VERILOG-XL	08.20.001-p]
verilog_options 

 -1 /h/nkurin0a/Latch.run1/testfixture.template 
-2 2 1 21 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 4 23 13 305 0 6 364 7 4 59 11 1 
-2 7 38 9 308 0 4 364 6 1 59 7 1 
-2 9 48 13 318 0 3 364 5 3 44 8 1 364 10 1 59 11 1 
-2 13 64 23 364 0 5 364 6 3 40 9 1 364 10 1 44 11 1 364 13 3 44 16 1 364 18 1 41 19 1 59 20 1 
-2 16 90 15 96 0 1 550 1 5 364 7 7 
-2 19 186 33 96 2 1 553 3 7 366 11 21
 -7 testfixture.verilog 
-2 8 107 8 297 0 7 
-2 9 115 7 270 0 5 
-2 11 123 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 12 138 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 13 151 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 14 170 16 35 3 1 363 4 1 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 15 186 18 35 3 1 363 4 1 364 6 3 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 16 204 16 35 3 1 363 4 1 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 17 220 16 35 3 1 363 4 1 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 18 236 18 35 3 1 363 4 1 364 6 3 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 19 254 16 35 3 1 363 4 1 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 20 270 18 35 3 1 363 4 1 364 6 3 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 21 288 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 22 307 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 23 324 16 35 3 1 363 4 1 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 24 340 18 35 3 1 363 4 1 364 6 3 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 25 358 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 26 377 16 35 3 1 363 4 1 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 27 393 15 35 3 1 363 4 1 365 6 7 59 13 1 
-2 30 410 5 280 0 3
 -8  
-2 20 219 7 96 0 1 552 1 5 
-2 22 227 16 96 0 1 550 1 5 364 7 8 
-2 28 358 17 96 0 1 550 1 5 364 7 9 
-2 33 492 11 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v 
-2 3 43 19 305 0 6 364 7 3 40 11 1 364 12 1 44 13 1 364 15 1 41 16 1 59 17 1 
-2 4 62 14 310 4 6 364 11 1 59 12 1 
-2 5 76 13 299 4 5 364 10 1 59 11 1 
-2 7 90 12 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 41 9 1 59 10 1 
-2 9 103 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v 
-2 3 45 24 305 0 6 364 7 5 40 13 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 4 69 14 310 4 6 364 11 1 59 12 1 
-2 5 83 13 299 4 5 364 10 1 59 11 1 
-2 6 96 13 299 4 5 364 10 1 59 11 1 
-2 8 110 18 295 0 4 40 5 1 364 7 1 44 8 1 364 10 1 44 11 1 364 13 1 41 15 1 59 16 1 
-2 10 129 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nor2/functional/verilog.v 
-2 3 44 23 305 0 6 364 7 4 40 12 1 364 13 1 44 14 1 364 16 1 44 17 1 364 19 1 41 20 1 59 21 1 
-2 4 67 14 310 4 6 364 11 1 59 12 1 
-2 5 81 13 299 4 5 364 10 1 59 11 1 
-2 6 94 13 299 4 5 364 10 1 59 11 1 
-2 8 108 15 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 44 9 1 364 11 1 41 12 1 59 13 1 
-2 10 124 10 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v 
-2 3 49 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 70 28 305 0 6 364 7 5 40 13 1 364 15 1 44 16 1 364 18 3 44 21 1 364 23 1 41 25 1 59 26 1 
-2 7 99 11 299 2 5 364 8 1 59 9 1 
-2 8 110 12 310 2 6 364 9 1 59 10 1 
-2 9 122 13 299 2 5 364 8 3 59 11 1 
-2 10 135 11 308 2 4 364 7 2 59 9 1 
-2 11 146 15 308 2 4 364 7 1 44 8 1 364 9 1 44 10 1 364 11 2 59 13 1 
-2 12 161 13 308 2 4 364 7 4 59 11 1 
-2 14 175 27 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 4 44 16 1 364 17 3 41 20 1 59 21 1 
-2 15 202 20 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 2 44 14 1 364 15 2 41 17 1 59 18 1 
-2 16 222 22 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 1 44 13 1 364 14 1 44 15 1 364 16 3 41 19 1 59 20 1 
-2 17 244 24 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 1 44 13 1 364 14 2 44 16 1 364 17 4 41 21 1 59 22 1 
-2 18 268 19 295 2 3 364 6 3 40 9 1 364 10 2 44 12 1 364 13 1 44 14 1 364 15 1 41 16 1 59 17 1 
-2 19 287 19 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 1 44 13 1 364 14 2 41 16 1 59 17 1 
-2 21 307 10 283 0 9
 -1 ihnl/cds0/netlist 
-2 4 142 22 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 6 165 25 305 0 6 364 7 4 40 12 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 22 1 59 23 1 
-2 7 190 11 310 0 6 364 8 1 59 9 1 
-2 9 202 13 299 0 5 364 7 1 44 8 1 364 10 1 59 11 1 
-2 12 217 9 257 0 7 
-2 13 226 51 353 4 9 364 14 11 61 27 1 366 29 20 59 49 1 
-2 14 277 37 353 4 9 364 14 12 61 27 1 366 29 6 59 35 1 
-2 15 314 42 353 4 9 364 14 12 61 27 1 366 29 11 59 40 1 
-2 16 356 11 258 0 10 
-2 18 368 24 364 0 5 364 6 2 40 9 1 364 11 4 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 19 392 19 364 0 3 364 4 2 40 7 1 364 9 1 44 10 1 364 12 4 41 16 1 59 17 1 
-2 21 412 10 283 0 9
 -3
test test 0 0 0 0 0 /h/nkurin0a/Latch.run1/testfixture.template
test.top Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
nor2 nor2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nor2/functional/verilog.v
and2 and2 NCSU_Digital_Parts and2 schematic 0 0 ihnl/cds0/netlist
and2.I1 nand2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v
and2.I0 inv 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v
 -4 -4
-5 -5
-6 test
Q 22
Clk 33
top 95
D 33
-6 inv
Y 20
Y 22
A 19
A 22
-6 nand2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 nor2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 Latch
Q 20
Q 22
Clk 19
Clk 22
Clk_ 22
R 22
QR 22
n2 53
n0 53
n1 53
no0 48
a1 46
a0 46
D 19
D 22
L 22
Q_ 22
-6 and2
Y 20
Y 22
CDS_LIBNAME 39
I1 95
I0 95
A 19
A 22
B 19
B 22
CDS_CELLNAME 39
net9 22
CDS_VIEWNAME 39
