0.6
2019.1
May 24 2019
15:06:07
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sim_1/new/fd_tb.v,1565704924,verilog,,,,testbench_d,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sim_1/new/tb1.v,1565716792,verilog,,,,testbench_system_timing,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/FD.v,1565703391,verilog,,C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/delay.v,,FD,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/FDCE.v,1565715262,verilog,,C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/FDSE.v,,FDCE,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/FDSE.v,1565715242,verilog,,C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sim_1/new/tb1.v,,FDSE,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/Stages.v,1565714552,verilog,,C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sim_1/new/tb1.v,,Stages,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/delay.v,1565705005,verilog,,C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sim_1/new/fd_tb.v,,delay,,,,,,,,
C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sources_1/new/system_timing.v,1565708330,verilog,,C:/Users/nczempin/git/fpga/Basys-3-GPIO-2018.2-3/vivado_proj/Basys-3-GPIO.srcs/sim_1/new/tb1.v,,system_timing,,,,,,,,
