TimeQuest Timing Analyzer report for CPUDesignProject
Mon Apr 03 15:52:32 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'reg_32_bit:IR|q[29]'
 13. Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|BAout'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|present_state.addi5_1481'
 16. Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|present_state.add3_1991'
 17. Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|present_state.add5_1971'
 18. Slow 1200mV 85C Model Setup: 'rst'
 19. Slow 1200mV 85C Model Hold: 'rst'
 20. Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|BAout'
 21. Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|present_state.add5_1971'
 22. Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|present_state.addi5_1481'
 23. Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|present_state.add3_1991'
 24. Slow 1200mV 85C Model Hold: 'reg_32_bit:IR|q[29]'
 25. Slow 1200mV 85C Model Hold: 'clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|BAout'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'rst'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add3_1991'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add5_1971'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.addi5_1481'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'reg_32_bit:IR|q[29]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'reg_32_bit:IR|q[29]'
 45. Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|BAout'
 46. Slow 1200mV 0C Model Setup: 'clk'
 47. Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.addi5_1481'
 48. Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add3_1991'
 49. Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add5_1971'
 50. Slow 1200mV 0C Model Setup: 'rst'
 51. Slow 1200mV 0C Model Hold: 'rst'
 52. Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|BAout'
 53. Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add5_1971'
 54. Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add3_1991'
 55. Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.addi5_1481'
 56. Slow 1200mV 0C Model Hold: 'reg_32_bit:IR|q[29]'
 57. Slow 1200mV 0C Model Hold: 'clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|BAout'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'rst'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add3_1991'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add5_1971'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.addi5_1481'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'reg_32_bit:IR|q[29]'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Slow 1200mV 0C Model Metastability Report
 70. Fast 1200mV 0C Model Setup Summary
 71. Fast 1200mV 0C Model Hold Summary
 72. Fast 1200mV 0C Model Recovery Summary
 73. Fast 1200mV 0C Model Removal Summary
 74. Fast 1200mV 0C Model Minimum Pulse Width Summary
 75. Fast 1200mV 0C Model Setup: 'reg_32_bit:IR|q[29]'
 76. Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|BAout'
 77. Fast 1200mV 0C Model Setup: 'clk'
 78. Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.addi5_1481'
 79. Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add3_1991'
 80. Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add5_1971'
 81. Fast 1200mV 0C Model Setup: 'rst'
 82. Fast 1200mV 0C Model Hold: 'rst'
 83. Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|BAout'
 84. Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add5_1971'
 85. Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.addi5_1481'
 86. Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add3_1991'
 87. Fast 1200mV 0C Model Hold: 'reg_32_bit:IR|q[29]'
 88. Fast 1200mV 0C Model Hold: 'clk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'rst'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|BAout'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add3_1991'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.addi5_1481'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add5_1971'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'reg_32_bit:IR|q[29]'
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Fast 1200mV 0C Model Metastability Report
101. Multicorner Timing Analysis Summary
102. Setup Times
103. Hold Times
104. Clock to Output Times
105. Minimum Clock to Output Times
106. Board Trace Model Assignments
107. Input Transition Times
108. Slow Corner Signal Integrity Metrics
109. Fast Corner Signal Integrity Metrics
110. Setup Transfers
111. Hold Transfers
112. Report TCCS
113. Report RSKM
114. Unconstrained Paths
115. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; CPUDesignProject                                                   ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; Clock Name                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; clk                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                               ;
; control_unit:controlUnit|BAout                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:controlUnit|BAout }                    ;
; control_unit:controlUnit|present_state.add3_1991  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:controlUnit|present_state.add3_1991 }  ;
; control_unit:controlUnit|present_state.add5_1971  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:controlUnit|present_state.add5_1971 }  ;
; control_unit:controlUnit|present_state.addi5_1481 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:controlUnit|present_state.addi5_1481 } ;
; reg_32_bit:IR|q[29]                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg_32_bit:IR|q[29] }                               ;
; rst                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+-----------+-----------------+---------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                        ; Note ;
+-----------+-----------------+---------------------------------------------------+------+
; 43.69 MHz ; 43.69 MHz       ; control_unit:controlUnit|BAout                    ;      ;
; 53.71 MHz ; 53.71 MHz       ; rst                                               ;      ;
; 59.23 MHz ; 59.23 MHz       ; control_unit:controlUnit|present_state.addi5_1481 ;      ;
; 68.11 MHz ; 68.11 MHz       ; control_unit:controlUnit|present_state.add5_1971  ;      ;
; 72.65 MHz ; 72.65 MHz       ; control_unit:controlUnit|present_state.add3_1991  ;      ;
; 141.0 MHz ; 141.0 MHz       ; reg_32_bit:IR|q[29]                               ;      ;
; 153.4 MHz ; 153.4 MHz       ; clk                                               ;      ;
+-----------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+---------------------------------------------------+----------+---------------+
; Clock                                             ; Slack    ; End Point TNS ;
+---------------------------------------------------+----------+---------------+
; reg_32_bit:IR|q[29]                               ; -174.119 ; -11681.121    ;
; control_unit:controlUnit|BAout                    ; -19.803  ; -584.346      ;
; clk                                               ; -13.193  ; -9067.331     ;
; control_unit:controlUnit|present_state.addi5_1481 ; -12.601  ; -933.832      ;
; control_unit:controlUnit|present_state.add3_1991  ; -11.756  ; -901.606      ;
; control_unit:controlUnit|present_state.add5_1971  ; -11.642  ; -912.658      ;
; rst                                               ; -8.994   ; -536.523      ;
+---------------------------------------------------+----------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; rst                                               ; -10.673 ; -427.213      ;
; control_unit:controlUnit|BAout                    ; -9.520  ; -268.566      ;
; control_unit:controlUnit|present_state.add5_1971  ; -5.762  ; -61.573       ;
; control_unit:controlUnit|present_state.addi5_1481 ; -5.663  ; -58.715       ;
; control_unit:controlUnit|present_state.add3_1991  ; -5.640  ; -83.648       ;
; reg_32_bit:IR|q[29]                               ; -5.017  ; -38.126       ;
; clk                                               ; 0.193   ; 0.000         ;
+---------------------------------------------------+---------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; control_unit:controlUnit|BAout                    ; -6.391 ; -2203.597     ;
; rst                                               ; -3.290 ; -954.368      ;
; clk                                               ; -3.201 ; -1222.215     ;
; control_unit:controlUnit|present_state.add3_1991  ; -0.168 ; -1.087        ;
; control_unit:controlUnit|present_state.add5_1971  ; -0.011 ; -0.011        ;
; control_unit:controlUnit|present_state.addi5_1481 ; 0.152  ; 0.000         ;
; reg_32_bit:IR|q[29]                               ; 0.244  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reg_32_bit:IR|q[29]'                                                                                                              ;
+----------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+
; Slack    ; From Node                        ; To Node           ; Launch Clock                   ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+
; -174.119 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.779     ; 164.725    ;
; -174.087 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.476     ; 164.996    ;
; -173.871 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.474     ; 164.782    ;
; -173.683 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.475     ; 164.593    ;
; -173.665 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.772     ; 164.276    ;
; -173.633 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.469     ; 164.547    ;
; -173.417 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.467     ; 164.333    ;
; -173.403 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.483     ; 164.305    ;
; -173.383 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.543     ; 164.725    ;
; -173.351 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.240     ; 164.996    ;
; -173.229 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.468     ; 164.144    ;
; -173.172 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.772     ; 163.783    ;
; -173.140 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.469     ; 164.054    ;
; -173.135 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.238     ; 164.782    ;
; -173.124 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.930     ; 163.716    ;
; -173.108 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.481     ; 164.012    ;
; -173.100 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.467     ; 164.018    ;
; -173.092 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.627     ; 163.987    ;
; -172.976 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.943     ; 163.565    ;
; -172.962 ; mux_32_to_1:BusMux|BusMuxOut[11] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.863     ; 163.484    ;
; -172.949 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.476     ; 163.856    ;
; -172.947 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.239     ; 164.593    ;
; -172.944 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.640     ; 163.836    ;
; -172.929 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.536     ; 164.276    ;
; -172.929 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.941     ; 163.520    ;
; -172.924 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.467     ; 163.840    ;
; -172.916 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.772     ; 163.528    ;
; -172.897 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.233     ; 164.547    ;
; -172.897 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.638     ; 163.791    ;
; -172.884 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.469     ; 163.799    ;
; -172.876 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.625     ; 163.773    ;
; -172.821 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.650     ; 163.593    ;
; -172.789 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.347     ; 163.864    ;
; -172.754 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.475     ; 163.664    ;
; -172.751 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.940     ; 163.342    ;
; -172.744 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.929     ; 163.347    ;
; -172.741 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.924     ; 163.351    ;
; -172.736 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.468     ; 163.651    ;
; -172.728 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.638     ; 163.622    ;
; -172.719 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.637     ; 163.613    ;
; -172.712 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.626     ; 163.618    ;
; -172.709 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.621     ; 163.622    ;
; -172.697 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.485     ; 163.597    ;
; -172.688 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.626     ; 163.584    ;
; -172.684 ; mux_32_to_1:BusMux|BusMuxOut[15] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.497     ; 163.572    ;
; -172.681 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.231     ; 164.333    ;
; -172.681 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.636     ; 163.577    ;
; -172.668 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.467     ; 163.585    ;
; -172.667 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.247     ; 164.305    ;
; -172.657 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.484     ; 163.558    ;
; -172.654 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.474     ; 163.563    ;
; -172.646 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.460     ; 163.569    ;
; -172.645 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.755     ; 163.274    ;
; -172.645 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.752     ; 163.278    ;
; -172.640 ; mux_32_to_1:BusMux|BusMuxOut[17] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.497     ; 163.528    ;
; -172.628 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.938     ; 163.224    ;
; -172.613 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.452     ; 163.545    ;
; -172.613 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.449     ; 163.549    ;
; -172.596 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.635     ; 163.495    ;
; -172.573 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.345     ; 163.650    ;
; -172.571 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.943     ; 163.345    ;
; -172.540 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.639     ; 163.433    ;
; -172.539 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.640     ; 163.616    ;
; -172.508 ; mux_32_to_1:BusMux|BusMuxOut[11] ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.856     ; 163.035    ;
; -172.503 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.635     ; 163.399    ;
; -172.496 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.624     ; 163.404    ;
; -172.493 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.232     ; 164.144    ;
; -172.493 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.637     ; 163.388    ;
; -172.493 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.619     ; 163.408    ;
; -172.480 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[29] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.929     ; 163.083    ;
; -172.480 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.468     ; 163.396    ;
; -172.468 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.929     ; 163.071    ;
; -172.456 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.476     ; 163.363    ;
; -172.451 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[11] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.947     ; 163.035    ;
; -172.448 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[29] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.626     ; 163.354    ;
; -172.436 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.536     ; 163.783    ;
; -172.436 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.626     ; 163.342    ;
; -172.421 ; mux_32_to_1:BusMux|BusMuxOut[14] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.478     ; 163.328    ;
; -172.419 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[11] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.644     ; 163.306    ;
; -172.408 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.634     ; 163.296    ;
; -172.404 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.233     ; 164.054    ;
; -172.397 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.450     ; 163.331    ;
; -172.397 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.447     ; 163.335    ;
; -172.388 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.694     ; 163.716    ;
; -172.385 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.346     ; 163.461    ;
; -172.380 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.633     ; 163.281    ;
; -172.372 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.245     ; 164.012    ;
; -172.367 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[25] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.773     ; 162.979    ;
; -172.364 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.231     ; 164.018    ;
; -172.356 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.391     ; 163.987    ;
; -172.335 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[25] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.470     ; 163.250    ;
; -172.323 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.638     ; 163.402    ;
; -172.321 ; mux_32_to_1:BusMux|BusMuxOut[10] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.477     ; 163.229    ;
; -172.315 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.636     ; 163.210    ;
; -172.308 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.625     ; 163.215    ;
; -172.305 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.620     ; 163.219    ;
; -172.300 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.468     ; 163.215    ;
; -172.260 ; mux_32_to_1:BusMux|BusMuxOut[12] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.477     ; 163.168    ;
; -172.260 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.647     ; 163.145    ;
; -172.258 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[6]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.920     ; 162.861    ;
+----------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|BAout'                                                                                                                                                 ;
+---------+------------------------------------+----------------------------------+---------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                          ; Launch Clock                                      ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+----------------------------------+---------------------------------------------------+--------------------------------+--------------+------------+------------+
; -19.803 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.269     ; 18.040     ;
; -19.665 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.249     ; 16.722     ;
; -19.219 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.279     ; 17.481     ;
; -19.159 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.222     ; 17.605     ;
; -19.157 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.123     ; 18.040     ;
; -19.085 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.270     ; 17.369     ;
; -19.019 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.103     ; 16.722     ;
; -19.003 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.265     ; 17.226     ;
; -18.975 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.269     ; 17.195     ;
; -18.939 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.259     ; 17.321     ;
; -18.760 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.222     ; 17.052     ;
; -18.650 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.088     ; 16.884     ;
; -18.573 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.133     ; 17.481     ;
; -18.566 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.269     ; 16.952     ;
; -18.552 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.262     ; 16.956     ;
; -18.535 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.267     ; 16.798     ;
; -18.514 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.268     ; 16.769     ;
; -18.513 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.076     ; 17.605     ;
; -18.485 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.270     ; 16.870     ;
; -18.444 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.280     ; 16.804     ;
; -18.439 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.124     ; 17.369     ;
; -18.357 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.119     ; 17.226     ;
; -18.330 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.229     ; 16.756     ;
; -18.329 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.123     ; 17.195     ;
; -18.293 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.113     ; 17.321     ;
; -18.270 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.120     ; 16.824     ;
; -18.216 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.249     ; 16.264     ;
; -18.200 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.220     ; 16.506     ;
; -18.151 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.261     ; 16.407     ;
; -18.117 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.412      ; 20.035     ;
; -18.114 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.076     ; 17.052     ;
; -18.004 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.942     ; 16.884     ;
; -17.926 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.272     ; 16.207     ;
; -17.920 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.123     ; 16.952     ;
; -17.906 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.116     ; 16.956     ;
; -17.905 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.278     ; 16.267     ;
; -17.894 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.119     ; 16.449     ;
; -17.889 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.121     ; 16.798     ;
; -17.868 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.122     ; 16.769     ;
; -17.862 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.432      ; 18.600     ;
; -17.858 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.271     ; 16.130     ;
; -17.839 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.124     ; 16.870     ;
; -17.798 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.134     ; 16.804     ;
; -17.749 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.908     ; 16.347     ;
; -17.714 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.369      ; 17.589     ;
; -17.689 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.459      ; 19.816     ;
; -17.684 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.083     ; 16.756     ;
; -17.663 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.529      ; 17.698     ;
; -17.624 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.974     ; 16.824     ;
; -17.586 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.102     ; 16.157     ;
; -17.570 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.103     ; 16.264     ;
; -17.554 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.074     ; 16.506     ;
; -17.548 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.519     ; 16.535     ;
; -17.545 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.389      ; 16.240     ;
; -17.533 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.402      ; 19.476     ;
; -17.533 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.416      ; 19.437     ;
; -17.505 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.115     ; 16.407     ;
; -17.494 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.549      ; 16.349     ;
; -17.477 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.529      ; 17.512     ;
; -17.471 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.558      ; 20.035     ;
; -17.442 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.439      ; 19.549     ;
; -17.434 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.499     ; 15.241     ;
; -17.376 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.422      ; 19.439     ;
; -17.345 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.392      ; 19.243     ;
; -17.308 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.549      ; 16.163     ;
; -17.289 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.412      ; 19.190     ;
; -17.286 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.413      ; 19.222     ;
; -17.286 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.396      ; 19.170     ;
; -17.280 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.126     ; 16.207     ;
; -17.259 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.132     ; 16.267     ;
; -17.259 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.411      ; 19.224     ;
; -17.248 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.973     ; 16.449     ;
; -17.216 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.578      ; 18.600     ;
; -17.212 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -1.125     ; 16.130     ;
; -17.142 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.412      ; 17.860     ;
; -17.130 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.359      ; 17.030     ;
; -17.129 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.402      ; 19.172     ;
; -17.127 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.263     ; 15.406     ;
; -17.103 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.762     ; 16.347     ;
; -17.096 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.412      ; 19.163     ;
; -17.079 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.519      ; 17.139     ;
; -17.074 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.459      ; 19.047     ;
; -17.068 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 0.515      ; 17.589     ;
; -17.045 ; control_unit:controlUnit|Cout      ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 1.826      ; 18.377     ;
; -17.043 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.605      ; 19.816     ;
; -17.041 ; control_unit:controlUnit|HIout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.364      ; 16.911     ;
; -17.039 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.393      ; 18.955     ;
; -17.033 ; control_unit:controlUnit|Grb       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|BAout ; 0.500        ; 3.023      ; 19.562     ;
; -17.017 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 0.675      ; 17.698     ;
; -17.015 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.411      ; 19.081     ;
; -17.015 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.392      ; 18.896     ;
; -17.007 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.382      ; 18.930     ;
; -16.987 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.416      ; 17.071     ;
; -16.964 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.529     ; 15.976     ;
; -16.964 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.593      ; 18.879     ;
; -16.942 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.368      ; 16.864     ;
; -16.940 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.956     ; 16.157     ;
; -16.928 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.472     ; 16.124     ;
; -16.902 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.373     ; 16.535     ;
; -16.902 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.576      ; 17.146     ;
+---------+------------------------------------+----------------------------------+---------------------------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                             ;
+---------+----------------------------------+-------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                   ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+-------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -13.193 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:MDR|q[24]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.090    ; 2.594      ;
; -13.048 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[2] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.703      ;
; -13.048 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[5] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.703      ;
; -13.042 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[6] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.697      ;
; -13.041 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:HI_reg|q[11]                   ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.992    ; 2.540      ;
; -13.022 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:MAR|q[3]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.097    ; 2.416      ;
; -13.019 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:MDR|q[1]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.394    ; 2.116      ;
; -13.017 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:MDR|q[30]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.617    ; 2.891      ;
; -13.012 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R14|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.994    ; 2.509      ;
; -13.012 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.667      ;
; -13.012 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[4] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.667      ;
; -13.011 ; mux_32_to_1:BusMux|BusMuxOut[28] ; reg_32_bit:HI_reg|q[28]                   ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.782    ; 2.720      ;
; -13.011 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.666      ;
; -12.994 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.836    ; 2.649      ;
; -12.991 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:MAR|q[0]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.098    ; 2.384      ;
; -12.990 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R6|q[17]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.660    ; 2.821      ;
; -12.978 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R0|q[1]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.900    ; 2.569      ;
; -12.922 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:MDR|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.478    ; 1.935      ;
; -12.921 ; mux_32_to_1:BusMux|BusMuxOut[30] ; IncPC_32_bit:PC_reg|newPC[30]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.645    ; 2.767      ;
; -12.913 ; mux_32_to_1:BusMux|BusMuxOut[26] ; reg_32_bit:IR|q[26]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.740    ; 2.664      ;
; -12.908 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:HI_reg|q[1]                    ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.948    ; 2.451      ;
; -12.900 ; mux_32_to_1:BusMux|BusMuxOut[28] ; reg_32_bit:IR|q[28]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.281    ; 2.110      ;
; -12.900 ; mux_32_to_1:BusMux|BusMuxOut[22] ; reg_32_bit:IR|q[22]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.741    ; 2.650      ;
; -12.889 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:MAR|q[1]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.401    ; 1.979      ;
; -12.865 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:LO_reg|q[1]                    ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.905    ; 2.451      ;
; -12.848 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R1|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.626    ; 2.713      ;
; -12.834 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:MDR|q[21]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.280    ; 2.045      ;
; -12.827 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:Y|q[0]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.082    ; 2.236      ;
; -12.819 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; reg_32_bit:MDR|q[8]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.090    ; 2.220      ;
; -12.811 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:Y|q[1]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.389    ; 1.913      ;
; -12.811 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; reg_32_bit:MAR|q[7]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.107    ; 2.195      ;
; -12.799 ; mux_32_to_1:BusMux|BusMuxOut[29] ; reg_32_bit:IR|q[29]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.141    ; 2.149      ;
; -12.794 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R0|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.600    ; 2.685      ;
; -12.784 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[2] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.703      ;
; -12.784 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[5] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.703      ;
; -12.781 ; mux_32_to_1:BusMux|BusMuxOut[27] ; reg_32_bit:IR|q[27]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.157    ; 2.115      ;
; -12.778 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[6] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.697      ;
; -12.775 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R9|q[2]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.615    ; 2.651      ;
; -12.773 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:MDR|q[6]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.099    ; 2.165      ;
; -12.768 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R15|q[1]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.402    ; 1.857      ;
; -12.761 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:Y|q[17]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.637    ; 2.615      ;
; -12.748 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.667      ;
; -12.748 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[4] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.667      ;
; -12.747 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.666      ;
; -12.743 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R13|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.038    ; 2.196      ;
; -12.740 ; mux_32_to_1:BusMux|BusMuxOut[13] ; reg_32_bit:IR|q[13]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.105    ; 2.126      ;
; -12.736 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R5|q[2]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.575    ; 2.652      ;
; -12.734 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R15|q[12]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.599    ; 2.626      ;
; -12.730 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:MAR|q[5]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.096    ; 2.125      ;
; -12.730 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -11.072    ; 2.649      ;
; -12.726 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:R13|q[0]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.093    ; 2.124      ;
; -12.719 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R10|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.055    ; 2.155      ;
; -12.718 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:HI_reg|q[21]                   ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.801    ; 2.408      ;
; -12.712 ; mux_32_to_1:BusMux|BusMuxOut[20] ; reg_32_bit:IR|q[20]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.633    ; 2.570      ;
; -12.704 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R7|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.999    ; 2.196      ;
; -12.696 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:IR|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.583    ; 2.604      ;
; -12.695 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R9|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.034    ; 2.152      ;
; -12.685 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:Y|q[3]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.628    ; 2.548      ;
; -12.678 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:MDR|q[5]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.089    ; 2.080      ;
; -12.663 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R15|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.002    ; 2.152      ;
; -12.651 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R3|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.991    ; 2.151      ;
; -12.647 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R6|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.639    ; 2.499      ;
; -12.647 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:IR|q[21]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.773    ; 2.365      ;
; -12.645 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 2.004      ;
; -12.645 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[4] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 2.004      ;
; -12.643 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 2.002      ;
; -12.641 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R1|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.613    ; 2.519      ;
; -12.636 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[6] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 1.995      ;
; -12.634 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R11|q[24]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.640    ; 2.485      ;
; -12.634 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 1.993      ;
; -12.632 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R2|q[17]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.624    ; 2.499      ;
; -12.628 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R9|q[30]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.072    ; 2.047      ;
; -12.614 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:IR|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.653    ; 2.452      ;
; -12.613 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:MAR|q[6]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.106    ; 1.998      ;
; -12.611 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; reg_32_bit:MAR|q[8]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.097    ; 2.005      ;
; -12.608 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R2|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.604    ; 2.495      ;
; -12.605 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[5] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 1.964      ;
; -12.604 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R6|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.604    ; 2.491      ;
; -12.604 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[2] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.132    ; 1.963      ;
; -12.600 ; mux_32_to_1:BusMux|BusMuxOut[24] ; IncPC_32_bit:PC_reg|newPC[24]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.653    ; 2.438      ;
; -12.593 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R0|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.973    ; 2.111      ;
; -12.592 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; IncPC_32_bit:PC_reg|newPC[3]              ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.651    ; 2.432      ;
; -12.592 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:MAR|q[2]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.105    ; 1.978      ;
; -12.591 ; mux_32_to_1:BusMux|BusMuxOut[23] ; IncPC_32_bit:PC_reg|newPC[23]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.655    ; 2.427      ;
; -12.589 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:IR|q[3]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.623    ; 2.457      ;
; -12.584 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:MDR|q[23]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.621    ; 2.454      ;
; -12.582 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:MDR|q[2]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.098    ; 1.975      ;
; -12.579 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R6|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.651    ; 2.419      ;
; -12.562 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; reg_32_bit:MAR|q[4]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.103    ; 1.950      ;
; -12.550 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R9|q[17]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.668    ; 2.373      ;
; -12.544 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R7|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.574    ; 2.461      ;
; -12.543 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:Y|q[11]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.016    ; 2.018      ;
; -12.542 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:Y|q[6]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.101    ; 1.932      ;
; -12.542 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:R13|q[3]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.609    ; 2.424      ;
; -12.540 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R5|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -11.046    ; 1.985      ;
; -12.540 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R0|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.631    ; 2.400      ;
; -12.536 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; seven_seg_display_out:display2|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.835    ; 2.192      ;
; -12.535 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; seven_seg_display_out:display2|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.835    ; 2.191      ;
; -12.535 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; seven_seg_display_out:display2|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.835    ; 2.191      ;
; -12.531 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:Y|q[5]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.627    ; 2.395      ;
+---------+----------------------------------+-------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                                                                                   ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -12.601 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -9.198     ; 3.438      ;
; -11.738 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.900     ; 2.630      ;
; -11.577 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.987     ; 2.625      ;
; -11.341 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -9.196     ; 2.180      ;
; -11.255 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.365     ; 5.552      ;
; -11.224 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.644     ; 2.922      ;
; -11.218 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.710     ; 2.844      ;
; -11.133 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.856     ; 2.748      ;
; -11.131 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.898     ; 2.584      ;
; -11.117 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -8.144     ; 2.275      ;
; -11.095 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.647     ; 2.790      ;
; -11.092 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Grc                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.678     ; 2.425      ;
; -11.056 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.585     ; 2.812      ;
; -11.052 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.854     ; 2.648      ;
; -11.029 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.903     ; 2.476      ;
; -11.027 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.856     ; 2.645      ;
; -11.021 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.856     ; 2.646      ;
; -10.998 ; control_unit:controlUnit|present_state.jal4_1351   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.988     ; 2.045      ;
; -10.997 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.918     ; 2.541      ;
; -10.973 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.070     ; 3.438      ;
; -10.949 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.684     ; 2.542      ;
; -10.940 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.676     ; 2.545      ;
; -10.894 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.558     ; 2.671      ;
; -10.867 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.226     ; 5.104      ;
; -10.861 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.560     ; 2.986      ;
; -10.822 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.031     ; 3.826      ;
; -10.782 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.305     ; 2.957      ;
; -10.759 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.407     ; 4.387      ;
; -10.749 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.555     ; 2.653      ;
; -10.726 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.046     ; 4.022      ;
; -10.722 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.411     ; 4.346      ;
; -10.717 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.765     ; 3.987      ;
; -10.710 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.609     ; 4.136      ;
; -10.664 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.309     ; 2.829      ;
; -10.658 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.303     ; 2.827      ;
; -10.657 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.305     ; 2.828      ;
; -10.652 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.558     ; 2.568      ;
; -10.651 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.224     ; 5.068      ;
; -10.641 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.767     ; 3.909      ;
; -10.638 ; control_unit:controlUnit|present_state.sub4_1951   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.829     ; 3.844      ;
; -10.624 ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.165     ; 4.494      ;
; -10.623 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.047     ; 3.918      ;
; -10.610 ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.971     ; 3.674      ;
; -10.589 ; control_unit:controlUnit|present_state.shra4_1251  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.504     ; 4.120      ;
; -10.588 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.826     ; 3.797      ;
; -10.513 ; control_unit:controlUnit|present_state.div3_1891   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.392     ; 4.156      ;
; -10.510 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.157     ; 4.388      ;
; -10.507 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.504     ; 3.279      ;
; -10.502 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.858     ; 2.920      ;
; -10.495 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.702     ; 3.069      ;
; -10.463 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.116     ; 4.689      ;
; -10.462 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.828     ; 3.669      ;
; -10.454 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.413     ; 4.076      ;
; -10.440 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.820     ; 6.081      ;
; -10.419 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.767     ; 3.687      ;
; -10.415 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.545     ; 4.212      ;
; -10.393 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.506     ; 3.163      ;
; -10.389 ; control_unit:controlUnit|present_state.and4_1811   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.828     ; 3.596      ;
; -10.374 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.411     ; 4.305      ;
; -10.370 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.500     ; 3.146      ;
; -10.356 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.581     ; 2.308      ;
; -10.335 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.033     ; 3.337      ;
; -10.330 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.117     ; 4.555      ;
; -10.322 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.457     ; 3.900      ;
; -10.305 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.550     ; 3.031      ;
; -10.304 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.117     ; 4.529      ;
; -10.296 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.387     ; 2.944      ;
; -10.295 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.250     ; 3.321      ;
; -10.288 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.817     ; 4.813      ;
; -10.287 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.427     ; 4.202      ;
; -10.259 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.690     ; 3.911      ;
; -10.243 ; control_unit:controlUnit|present_state.ror4_1691   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.825     ; 3.453      ;
; -10.240 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.425     ; 4.157      ;
; -10.220 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.203     ; 4.477      ;
; -10.202 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.860     ; 2.618      ;
; -10.190 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.122     ; 6.539      ;
; -10.174 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.347     ; 4.241      ;
; -10.139 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.126     ; 2.289      ;
; -10.130 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.227     ; 4.366      ;
; -10.125 ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.850     ; 4.458      ;
; -10.119 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.027     ; 3.127      ;
; -10.103 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.687     ; 3.758      ;
; -10.096 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.551     ; 2.821      ;
; -10.071 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.547     ; 3.866      ;
; -10.046 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.486     ; 3.902      ;
; -10.037 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.488     ; 3.891      ;
; -10.021 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.691     ; 3.672      ;
; -10.009 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.427     ; 3.924      ;
; -9.991  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.030     ; 2.996      ;
; -9.980  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.860     ; 2.396      ;
; -9.971  ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.059     ; 2.599      ;
; -9.949  ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.859     ; 2.625      ;
; -9.948  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.693     ; 3.597      ;
; -9.937  ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.661     ; 4.109      ;
; -9.934  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.549     ; 2.661      ;
; -9.932  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.015     ; 3.750      ;
; -9.925  ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.859     ; 3.899      ;
; -9.921  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.285     ; 4.310      ;
; -9.909  ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.739     ; 3.205      ;
; -9.907  ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.629     ; 3.620      ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|present_state.add3_1991'                                                                                                                                                   ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -11.756 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.918     ; 2.630      ;
; -11.270 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.380     ; 5.552      ;
; -11.239 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.659     ; 2.922      ;
; -11.236 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.728     ; 2.844      ;
; -11.151 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.874     ; 2.748      ;
; -11.149 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.916     ; 2.584      ;
; -11.135 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -8.162     ; 2.275      ;
; -11.110 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.662     ; 2.790      ;
; -11.074 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.603     ; 2.812      ;
; -11.070 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.872     ; 2.648      ;
; -11.047 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.921     ; 2.476      ;
; -11.045 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.874     ; 2.645      ;
; -11.039 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.874     ; 2.646      ;
; -11.032 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZLowIn                         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -8.277     ; 2.934      ;
; -11.015 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.936     ; 2.541      ;
; -10.967 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.702     ; 2.542      ;
; -10.960 ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.704     ; 3.723      ;
; -10.959 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.719     ; 3.707      ;
; -10.958 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.694     ; 2.545      ;
; -10.952 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.719     ; 3.700      ;
; -10.912 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.576     ; 2.671      ;
; -10.885 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.244     ; 5.104      ;
; -10.879 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.578     ; 2.986      ;
; -10.842 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.701     ; 2.972      ;
; -10.835 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.701     ; 2.965      ;
; -10.824 ; control_unit:controlUnit|present_state.and5_1801   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.719     ; 2.936      ;
; -10.823 ; control_unit:controlUnit|present_state.shl5_1771   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.714     ; 2.940      ;
; -10.800 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.323     ; 2.957      ;
; -10.771 ; control_unit:controlUnit|present_state.mflo3_1331  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.883     ; 2.719      ;
; -10.767 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.573     ; 2.653      ;
; -10.751 ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.719     ; 3.499      ;
; -10.749 ; control_unit:controlUnit|present_state.ldi5_1561   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.703     ; 3.513      ;
; -10.741 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.061     ; 4.022      ;
; -10.727 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.860     ; 2.698      ;
; -10.690 ; control_unit:controlUnit|present_state.not4_1641   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.716     ; 2.805      ;
; -10.682 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.327     ; 2.829      ;
; -10.676 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.321     ; 2.827      ;
; -10.675 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.323     ; 2.828      ;
; -10.670 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.576     ; 2.568      ;
; -10.669 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.242     ; 5.068      ;
; -10.650 ; control_unit:controlUnit|present_state.in3_1321    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.882     ; 2.599      ;
; -10.638 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.062     ; 3.918      ;
; -10.634 ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.701     ; 2.764      ;
; -10.628 ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.718     ; 3.377      ;
; -10.627 ; control_unit:controlUnit|present_state.ori5_1421   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.702     ; 3.392      ;
; -10.620 ; control_unit:controlUnit|present_state.or5_1831    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.718     ; 2.733      ;
; -10.511 ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.700     ; 2.642      ;
; -10.493 ; control_unit:controlUnit|present_state.sub5_1941   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.714     ; 2.610      ;
; -10.478 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.858     ; 2.451      ;
; -10.478 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.131     ; 4.689      ;
; -10.455 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.835     ; 6.081      ;
; -10.430 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.560     ; 4.212      ;
; -10.425 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZHighIn                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.054     ; 4.402      ;
; -10.399 ; control_unit:controlUnit|present_state.and5_1801   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.737     ; 3.129      ;
; -10.391 ; control_unit:controlUnit|present_state.shl5_1771   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.732     ; 3.126      ;
; -10.389 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.426     ; 4.305      ;
; -10.374 ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.686     ; 2.519      ;
; -10.374 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.599     ; 2.308      ;
; -10.345 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.132     ; 4.555      ;
; -10.319 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.132     ; 4.529      ;
; -10.316 ; control_unit:controlUnit|present_state.neg4_1661   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.713     ; 2.434      ;
; -10.303 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.832     ; 4.813      ;
; -10.302 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.442     ; 4.202      ;
; -10.274 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.705     ; 3.911      ;
; -10.255 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.440     ; 4.157      ;
; -10.238 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.221     ; 4.477      ;
; -10.205 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.137     ; 6.539      ;
; -10.189 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.362     ; 4.241      ;
; -10.171 ; control_unit:controlUnit|present_state.or5_1831    ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.736     ; 2.902      ;
; -10.149 ; control_unit:controlUnit|present_state.ldi5_1561   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.685     ; 2.295      ;
; -10.135 ; control_unit:controlUnit|present_state.jal4_1351   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.650     ; 2.316      ;
; -10.118 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.702     ; 3.758      ;
; -10.086 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.562     ; 3.866      ;
; -10.061 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.501     ; 3.902      ;
; -10.052 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.503     ; 3.891      ;
; -10.044 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Grc                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.630     ; 2.425      ;
; -10.036 ; control_unit:controlUnit|present_state.sub5_1941   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.732     ; 2.771      ;
; -10.036 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.706     ; 3.672      ;
; -10.024 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.442     ; 3.924      ;
; -10.019 ; control_unit:controlUnit|present_state.ori5_1421   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.684     ; 2.166      ;
; -9.963  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.708     ; 3.597      ;
; -9.936  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.300     ; 4.310      ;
; -9.922  ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.644     ; 3.620      ;
; -9.913  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mflo3_1331       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.220     ; 3.911      ;
; -9.886  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.559     ; 3.669      ;
; -9.882  ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.559     ; 3.665      ;
; -9.860  ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.133     ; 4.069      ;
; -9.856  ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.452     ; 3.746      ;
; -9.852  ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.646     ; 3.548      ;
; -9.831  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.361     ; 3.929      ;
; -9.819  ; control_unit:controlUnit|present_state.br6_1381    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.659     ; 3.502      ;
; -9.805  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.055     ; 3.061      ;
; -9.796  ; control_unit:controlUnit|present_state.div3_1891   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.067     ; 4.071      ;
; -9.790  ; control_unit:controlUnit|present_state.sub4_1951   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.504     ; 3.628      ;
; -9.766  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.842     ; 3.382      ;
; -9.733  ; control_unit:controlUnit|present_state.br4_1401    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.467     ; 3.608      ;
; -9.706  ; control_unit:controlUnit|present_state.st4_1541    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.450     ; 3.598      ;
; -9.690  ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|Rin                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.599     ; 2.969      ;
; -9.684  ; control_unit:controlUnit|present_state.ror4_1691   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.500     ; 3.526      ;
; -9.683  ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|Rin                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.599     ; 2.962      ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:controlUnit|present_state.add5_1971'                                                                                                                                                   ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -11.642 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.804     ; 2.630      ;
; -11.371 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.095     ; 4.109      ;
; -11.366 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.449     ; 3.750      ;
; -11.359 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.293     ; 3.899      ;
; -11.257 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.097     ; 3.993      ;
; -11.241 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.091     ; 3.983      ;
; -11.226 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.141     ; 3.918      ;
; -11.159 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.841     ; 4.151      ;
; -11.128 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.548     ; 2.922      ;
; -11.123 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.451     ; 3.505      ;
; -11.122 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.614     ; 2.844      ;
; -11.037 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.760     ; 2.748      ;
; -11.035 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.802     ; 2.584      ;
; -11.021 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -8.048     ; 2.275      ;
; -11.017 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.142     ; 3.708      ;
; -11.003 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.717     ; 3.119      ;
; -10.999 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.551     ; 2.790      ;
; -10.960 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.489     ; 2.812      ;
; -10.956 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.758     ; 2.648      ;
; -10.933 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.807     ; 2.476      ;
; -10.931 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.760     ; 2.645      ;
; -10.925 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.760     ; 2.646      ;
; -10.901 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.451     ; 3.283      ;
; -10.901 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.822     ; 2.541      ;
; -10.855 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.140     ; 3.548      ;
; -10.853 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.588     ; 2.542      ;
; -10.844 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.580     ; 2.545      ;
; -10.798 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.462     ; 2.671      ;
; -10.784 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.711     ; 2.906      ;
; -10.771 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.130     ; 5.104      ;
; -10.765 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.464     ; 2.986      ;
; -10.686 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.209     ; 2.957      ;
; -10.656 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.714     ; 2.775      ;
; -10.653 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.459     ; 2.653      ;
; -10.630 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.950     ; 4.022      ;
; -10.574 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.571     ; 3.279      ;
; -10.569 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.925     ; 2.920      ;
; -10.568 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.213     ; 2.829      ;
; -10.562 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.769     ; 3.069      ;
; -10.562 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.207     ; 2.827      ;
; -10.561 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.209     ; 2.828      ;
; -10.556 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.462     ; 2.568      ;
; -10.555 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.128     ; 5.068      ;
; -10.527 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.951     ; 3.918      ;
; -10.460 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.573     ; 3.163      ;
; -10.437 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.567     ; 3.146      ;
; -10.372 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.617     ; 3.031      ;
; -10.367 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.020     ; 4.689      ;
; -10.362 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.317     ; 3.321      ;
; -10.344 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.724     ; 6.081      ;
; -10.319 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.449     ; 4.212      ;
; -10.278 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.315     ; 4.305      ;
; -10.269 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.927     ; 2.618      ;
; -10.260 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.485     ; 2.308      ;
; -10.258 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.346     ; 2.599      ;
; -10.256 ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.245     ; 3.039      ;
; -10.234 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.021     ; 4.555      ;
; -10.208 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.021     ; 4.529      ;
; -10.206 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.193     ; 2.289      ;
; -10.192 ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -5.917     ; 4.458      ;
; -10.192 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.721     ; 4.813      ;
; -10.191 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.331     ; 4.202      ;
; -10.188 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.423     ; 2.598      ;
; -10.163 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.618     ; 2.821      ;
; -10.163 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.594     ; 3.911      ;
; -10.144 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.329     ; 4.157      ;
; -10.124 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.107     ; 4.477      ;
; -10.094 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.026     ; 6.539      ;
; -10.078 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.251     ; 4.241      ;
; -10.072 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.245     ; 2.855      ;
; -10.047 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.927     ; 2.396      ;
; -10.044 ; control_unit:controlUnit|present_state.not3_1651   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.427     ; 2.450      ;
; -10.034 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.131     ; 4.366      ;
; -10.007 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.591     ; 3.758      ;
; -10.001 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.616     ; 2.661      ;
; -9.980  ; control_unit:controlUnit|present_state.st4_1541    ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.136     ; 2.872      ;
; -9.975  ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.451     ; 3.866      ;
; -9.972  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.187     ; 2.061      ;
; -9.959  ; control_unit:controlUnit|present_state.addi4_1491  ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.895     ; 3.092      ;
; -9.950  ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.390     ; 3.902      ;
; -9.941  ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.392     ; 3.891      ;
; -9.925  ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.595     ; 3.672      ;
; -9.913  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.331     ; 3.924      ;
; -9.900  ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.435     ; 2.298      ;
; -9.893  ; control_unit:controlUnit|present_state.br4_1401    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.952     ; 2.217      ;
; -9.852  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.597     ; 3.597      ;
; -9.832  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.190     ; 1.918      ;
; -9.825  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.189     ; 4.310      ;
; -9.811  ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.533     ; 3.620      ;
; -9.799  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mflo3_1331       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.106     ; 3.911      ;
; -9.775  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.448     ; 3.669      ;
; -9.771  ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.448     ; 3.665      ;
; -9.749  ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.022     ; 4.069      ;
; -9.745  ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.341     ; 3.746      ;
; -9.743  ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.967     ; 4.109      ;
; -9.741  ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.535     ; 3.548      ;
; -9.738  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.321     ; 3.750      ;
; -9.731  ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.165     ; 3.899      ;
; -9.722  ; control_unit:controlUnit|present_state.mul4_1921   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.433     ; 2.122      ;
; -9.720  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.250     ; 3.929      ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst'                                                                                                                                                          ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.994 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 1.000        ; -5.666     ; 2.630      ;
; -8.810 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 0.500        ; -4.982     ; 2.630      ;
; -8.762 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -5.692     ; 2.922      ;
; -8.705 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 1.000        ; -3.325     ; 5.552      ;
; -8.633 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -5.695     ; 2.790      ;
; -8.474 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 1.000        ; -5.476     ; 2.844      ;
; -8.389 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 1.000        ; -5.622     ; 2.748      ;
; -8.387 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 1.000        ; -5.664     ; 2.584      ;
; -8.373 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 1.000        ; -5.910     ; 2.275      ;
; -8.324 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 0.500        ; -2.444     ; 5.552      ;
; -8.312 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 1.000        ; -5.351     ; 2.812      ;
; -8.308 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 1.000        ; -5.620     ; 2.648      ;
; -8.293 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -4.723     ; 2.922      ;
; -8.290 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 0.500        ; -4.792     ; 2.844      ;
; -8.285 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 1.000        ; -5.669     ; 2.476      ;
; -8.283 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 1.000        ; -5.622     ; 2.645      ;
; -8.277 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 1.000        ; -5.622     ; 2.646      ;
; -8.264 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -4.094     ; 4.022      ;
; -8.253 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 1.000        ; -5.684     ; 2.541      ;
; -8.205 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 1.000        ; -5.450     ; 2.542      ;
; -8.205 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 0.500        ; -4.938     ; 2.748      ;
; -8.203 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 0.500        ; -4.980     ; 2.584      ;
; -8.196 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 1.000        ; -5.442     ; 2.545      ;
; -8.189 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 0.500        ; -5.226     ; 2.275      ;
; -8.164 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -4.726     ; 2.790      ;
; -8.161 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -4.095     ; 3.918      ;
; -8.150 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; rst         ; 1.000        ; -5.324     ; 2.671      ;
; -8.128 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 0.500        ; -4.667     ; 2.812      ;
; -8.124 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 0.500        ; -4.936     ; 2.648      ;
; -8.123 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; rst         ; 1.000        ; -2.992     ; 5.104      ;
; -8.117 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; rst         ; 1.000        ; -5.326     ; 2.986      ;
; -8.101 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 0.500        ; -4.985     ; 2.476      ;
; -8.099 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 0.500        ; -4.938     ; 2.645      ;
; -8.093 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 0.500        ; -4.938     ; 2.646      ;
; -8.069 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 0.500        ; -5.000     ; 2.541      ;
; -8.038 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; rst         ; 1.000        ; -5.071     ; 2.957      ;
; -8.021 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 0.500        ; -4.766     ; 2.542      ;
; -8.012 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 0.500        ; -4.758     ; 2.545      ;
; -8.005 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; rst         ; 1.000        ; -5.321     ; 2.653      ;
; -8.001 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.164     ; 4.689      ;
; -7.978 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; rst         ; 1.000        ; -1.868     ; 6.081      ;
; -7.966 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; rst         ; 0.500        ; -4.640     ; 2.671      ;
; -7.953 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.593     ; 4.212      ;
; -7.939 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; rst         ; 0.500        ; -2.308     ; 5.104      ;
; -7.933 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; rst         ; 0.500        ; -4.642     ; 2.986      ;
; -7.920 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; rst         ; 1.000        ; -5.075     ; 2.829      ;
; -7.914 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; rst         ; 1.000        ; -5.069     ; 2.827      ;
; -7.913 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; rst         ; 1.000        ; -5.071     ; 2.828      ;
; -7.912 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.459     ; 4.305      ;
; -7.908 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; rst         ; 1.000        ; -5.324     ; 2.568      ;
; -7.907 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; rst         ; 1.000        ; -2.990     ; 5.068      ;
; -7.868 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.165     ; 4.555      ;
; -7.854 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; rst         ; 0.500        ; -4.387     ; 2.957      ;
; -7.842 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.165     ; 4.529      ;
; -7.826 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.865     ; 4.813      ;
; -7.825 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.475     ; 4.202      ;
; -7.821 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; rst         ; 0.500        ; -4.637     ; 2.653      ;
; -7.797 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.738     ; 3.911      ;
; -7.795 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -3.125     ; 4.022      ;
; -7.778 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.473     ; 4.157      ;
; -7.736 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; rst         ; 0.500        ; -4.391     ; 2.829      ;
; -7.730 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; rst         ; 0.500        ; -4.385     ; 2.827      ;
; -7.729 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; rst         ; 0.500        ; -4.387     ; 2.828      ;
; -7.728 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; rst         ; 1.000        ; -1.170     ; 6.539      ;
; -7.724 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; rst         ; 0.500        ; -4.640     ; 2.568      ;
; -7.723 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; rst         ; 0.500        ; -2.306     ; 5.068      ;
; -7.712 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; rst         ; 1.000        ; -3.395     ; 4.241      ;
; -7.692 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -3.126     ; 3.918      ;
; -7.641 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.735     ; 3.758      ;
; -7.612 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; rst         ; 1.000        ; -5.347     ; 2.308      ;
; -7.609 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.595     ; 3.866      ;
; -7.584 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.534     ; 3.902      ;
; -7.575 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.536     ; 3.891      ;
; -7.559 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.739     ; 3.672      ;
; -7.547 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.475     ; 3.924      ;
; -7.532 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.195     ; 4.689      ;
; -7.509 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; rst         ; 0.500        ; -0.899     ; 6.081      ;
; -7.486 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.741     ; 3.597      ;
; -7.484 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.624     ; 4.212      ;
; -7.476 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; rst         ; 1.000        ; -2.969     ; 4.477      ;
; -7.459 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; rst         ; 1.000        ; -3.333     ; 4.310      ;
; -7.445 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.677     ; 3.620      ;
; -7.443 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.490     ; 4.305      ;
; -7.428 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; rst         ; 0.500        ; -4.663     ; 2.308      ;
; -7.409 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.592     ; 3.669      ;
; -7.405 ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.592     ; 3.665      ;
; -7.399 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.196     ; 4.555      ;
; -7.386 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; rst         ; 1.000        ; -2.993     ; 4.366      ;
; -7.383 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.166     ; 4.069      ;
; -7.379 ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.485     ; 3.746      ;
; -7.375 ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.679     ; 3.548      ;
; -7.373 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.196     ; 4.529      ;
; -7.366 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 0.500        ; -3.538     ; 2.630      ;
; -7.357 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.896     ; 4.813      ;
; -7.356 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.506     ; 4.202      ;
; -7.354 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; rst         ; 1.000        ; -3.394     ; 3.929      ;
; -7.342 ; control_unit:controlUnit|present_state.br6_1381    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.692     ; 3.502      ;
; -7.328 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; rst         ; 1.000        ; -4.088     ; 3.061      ;
; -7.328 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.769     ; 3.911      ;
; -7.319 ; control_unit:controlUnit|present_state.div3_1891   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.100     ; 4.071      ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst'                                                                                                                                                                                                ;
+---------+---------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                                 ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -10.673 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 12.298     ; 1.655      ;
; -10.310 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 12.298     ; 1.518      ;
; -8.682  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 10.170     ; 1.518      ;
; -8.552  ; reg_32_bit:IR|q[27]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 9.771      ; 1.259      ;
; -8.255  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 12.690     ; 4.726      ;
; -8.115  ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 9.771      ; 1.696      ;
; -8.045  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 10.170     ; 1.655      ;
; -7.928  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 12.532     ; 4.895      ;
; -7.656  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 12.690     ; 4.825      ;
; -7.512  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 12.506     ; 5.285      ;
; -7.295  ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 9.613      ; 2.358      ;
; -7.275  ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; rst         ; 0.000        ; 9.612      ; 2.377      ;
; -7.247  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 12.532     ; 5.076      ;
; -7.185  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 9.991      ; 2.836      ;
; -7.053  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 12.531     ; 5.769      ;
; -6.927  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 12.506     ; 5.370      ;
; -6.888  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 12.531     ; 5.434      ;
; -6.665  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 9.991      ; 2.856      ;
; -6.662  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.054     ; 3.683      ;
; -6.656  ; rst                                               ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; rst         ; 0.000        ; 12.368     ; 5.712      ;
; -6.566  ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.677      ; 2.141      ;
; -6.518  ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; rst         ; 0.000        ; 9.590      ; 3.112      ;
; -6.518  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.955      ; 3.728      ;
; -6.512  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.947      ; 3.726      ;
; -6.504  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.344     ; 4.131      ;
; -6.504  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.341     ; 4.128      ;
; -6.503  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.338     ; 4.126      ;
; -6.501  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.342     ; 4.132      ;
; -6.489  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 12.509     ; 6.311      ;
; -6.485  ; control_unit:controlUnit|present_state.and4_1811  ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.059      ; 1.604      ;
; -6.429  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 12.507     ; 6.369      ;
; -6.419  ; rst                                               ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; rst         ; 0.000        ; 12.350     ; 5.931      ;
; -6.402  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.078     ; 3.967      ;
; -6.365  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.050     ; 3.976      ;
; -6.339  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 12.507     ; 5.959      ;
; -6.336  ; rst                                               ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; rst         ; 0.000        ; 12.322     ; 5.986      ;
; -6.335  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 12.509     ; 5.965      ;
; -6.280  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.078     ; 4.089      ;
; -6.266  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.468      ; 3.493      ;
; -6.261  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.054     ; 3.584      ;
; -6.251  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.920      ; 3.960      ;
; -6.248  ; control_unit:controlUnit|present_state.ror4_1691  ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.044      ; 1.826      ;
; -6.215  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.344     ; 3.920      ;
; -6.211  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.342     ; 3.922      ;
; -6.211  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.338     ; 3.918      ;
; -6.211  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.341     ; 3.921      ;
; -6.200  ; control_unit:controlUnit|present_state.shr4_1751  ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.040      ; 1.870      ;
; -6.196  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.703      ; 3.798      ;
; -6.184  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.768      ; 3.875      ;
; -6.183  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.769      ; 3.877      ;
; -6.181  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.767      ; 3.877      ;
; -6.177  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.724      ; 3.838      ;
; -6.142  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.768      ; 3.917      ;
; -6.126  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.991      ; 4.156      ;
; -6.125  ; rst                                               ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; rst         ; 0.000        ; 12.333     ; 6.208      ;
; -6.120  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.718      ; 3.889      ;
; -6.104  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.722      ; 3.909      ;
; -6.039  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.081     ; 4.333      ;
; -6.028  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.562     ; 4.825      ;
; -6.019  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.076     ; 4.348      ;
; -6.001  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.078     ; 3.868      ;
; -5.986  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.078     ; 3.883      ;
; -5.981  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.955      ; 3.765      ;
; -5.975  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.947      ; 3.763      ;
; -5.937  ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; rst         ; 0.000        ; 12.336     ; 6.399      ;
; -5.932  ; rst                                               ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; rst         ; 0.000        ; 12.349     ; 6.417      ;
; -5.924  ; reg_32_bit:IR|q[27]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; -0.500       ; 7.643      ; 1.259      ;
; -5.879  ; rst                                               ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; rst         ; 0.000        ; 12.350     ; 6.471      ;
; -5.874  ; rst                                               ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; rst         ; -0.500       ; 12.368     ; 6.014      ;
; -5.873  ; control_unit:controlUnit|present_state.div5_1871  ; control_unit:controlUnit|present_state.div6_1861        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.878      ; 2.035      ;
; -5.848  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.050     ; 3.993      ;
; -5.840  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.769      ; 3.720      ;
; -5.840  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.768      ; 3.719      ;
; -5.839  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.767      ; 3.719      ;
; -5.806  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.718      ; 3.703      ;
; -5.798  ; reg_32_bit:IR|q[31]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 9.120      ; 3.362      ;
; -5.791  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.081     ; 4.081      ;
; -5.774  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.703      ; 3.720      ;
; -5.759  ; control_unit:controlUnit|present_state.mul5_1911  ; control_unit:controlUnit|present_state.mul6_1901        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.067      ; 2.338      ;
; -5.748  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.468      ; 3.511      ;
; -5.743  ; rst                                               ; control_unit:controlUnit|present_state.or5_1831         ; rst                                               ; rst         ; 0.000        ; 12.367     ; 6.624      ;
; -5.743  ; rst                                               ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; rst         ; 0.000        ; 12.322     ; 6.579      ;
; -5.734  ; control_unit:controlUnit|present_state.andi4_1461 ; control_unit:controlUnit|present_state.andi5_1451       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.309      ; 2.605      ;
; -5.729  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.724      ; 3.786      ;
; -5.726  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.076     ; 4.141      ;
; -5.702  ; reg_32_bit:IR|q[30]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 9.120      ; 3.458      ;
; -5.699  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.722      ; 3.814      ;
; -5.696  ; rst                                               ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; rst         ; 0.000        ; 12.298     ; 6.602      ;
; -5.654  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.991      ; 4.128      ;
; -5.654  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.920      ; 4.057      ;
; -5.645  ; rst                                               ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; rst         ; -0.500       ; 12.350     ; 6.225      ;
; -5.627  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 10.562     ; 4.726      ;
; -5.624  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.768      ; 3.935      ;
; -5.619  ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 10.404     ; 5.076      ;
; -5.618  ; control_unit:controlUnit|present_state.ldi4_1571  ; control_unit:controlUnit|present_state.ldi5_1561        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.971      ; 2.383      ;
; -5.597  ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 8.208      ; 2.141      ;
; -5.589  ; control_unit:controlUnit|present_state.ori4_1431  ; control_unit:controlUnit|present_state.ori5_1421        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.918      ; 2.359      ;
; -5.582  ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; rst         ; -0.500       ; 8.193      ; 2.141      ;
; -5.535  ; rst                                               ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; rst         ; -0.500       ; 12.322     ; 6.307      ;
; -5.516  ; control_unit:controlUnit|present_state.and4_1811  ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 7.590      ; 1.604      ;
+---------+---------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|BAout'                                                                                                                          ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -9.520 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.025     ; 4.505      ;
; -9.459 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.412     ; 4.953      ;
; -9.418 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.789     ; 4.371      ;
; -9.378 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.176     ; 4.798      ;
; -9.293 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.328     ; 5.035      ;
; -9.182 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.092     ; 4.910      ;
; -9.174 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.025     ; 4.371      ;
; -9.134 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.412     ; 4.798      ;
; -9.030 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.036     ; 5.006      ;
; -9.026 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.027     ; 5.001      ;
; -9.020 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.027     ; 5.007      ;
; -8.949 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.800     ; 4.851      ;
; -8.938 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.328     ; 4.910      ;
; -8.924 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.030     ; 5.106      ;
; -8.899 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.791     ; 4.892      ;
; -8.893 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.791     ; 4.898      ;
; -8.869 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.794     ; 4.925      ;
; -8.853 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.032     ; 5.179      ;
; -8.821 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.024     ; 5.203      ;
; -8.804 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.789     ; 4.505      ;
; -8.756 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.030     ; 5.274      ;
; -8.749 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.024     ; 5.275      ;
; -8.746 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.788     ; 5.042      ;
; -8.743 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.176     ; 4.953      ;
; -8.740 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.796     ; 5.056      ;
; -8.736 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.788     ; 5.052      ;
; -8.734 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.181     ; 5.447      ;
; -8.721 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.945     ; 5.224      ;
; -8.705 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.036     ; 4.851      ;
; -8.663 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.794     ; 5.131      ;
; -8.655 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.027     ; 4.892      ;
; -8.649 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.027     ; 4.898      ;
; -8.642 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.214     ; 5.572      ;
; -8.625 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.030     ; 4.925      ;
; -8.594 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.978     ; 5.384      ;
; -8.587 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.024     ; 5.437      ;
; -8.578 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.788     ; 5.210      ;
; -8.577 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.092     ; 5.035      ;
; -8.502 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.024     ; 5.042      ;
; -8.496 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.032     ; 5.056      ;
; -8.492 ; reg_32_bit:MDR|q[9]            ; mux_32_to_1:BusMux|BusMuxOut[9]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.857     ; 2.395      ;
; -8.492 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.024     ; 5.052      ;
; -8.477 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.181     ; 5.224      ;
; -8.461 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.780     ; 5.319      ;
; -8.434 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.016     ; 5.582      ;
; -8.430 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.014     ; 5.584      ;
; -8.427 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.778     ; 5.351      ;
; -8.419 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.030     ; 5.131      ;
; -8.399 ; reg_32_bit:MDR|q[14]           ; mux_32_to_1:BusMux|BusMuxOut[14] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.868     ; 2.499      ;
; -8.377 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.788     ; 5.411      ;
; -8.377 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.790     ; 5.413      ;
; -8.352 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.026     ; 5.674      ;
; -8.351 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.024     ; 5.673      ;
; -8.350 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.214     ; 5.384      ;
; -8.343 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.797     ; 5.454      ;
; -8.334 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.024     ; 5.210      ;
; -8.314 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.800     ; 5.006      ;
; -8.310 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.791     ; 5.001      ;
; -8.304 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.791     ; 5.007      ;
; -8.289 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.033     ; 5.744      ;
; -8.263 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.023     ; 5.760      ;
; -8.254 ; reg_32_bit:R14|q[11]           ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.758     ; 2.534      ;
; -8.229 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.787     ; 5.558      ;
; -8.228 ; reg_32_bit:MDR|q[9]            ; mux_32_to_1:BusMux|BusMuxOut[9]  ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 11.093     ; 2.395      ;
; -8.217 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.016     ; 5.319      ;
; -8.208 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.794     ; 5.106      ;
; -8.183 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.014     ; 5.351      ;
; -8.150 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.964     ; 5.814      ;
; -8.137 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.796     ; 5.179      ;
; -8.136 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.200     ; 6.064      ;
; -8.135 ; reg_32_bit:MDR|q[14]           ; mux_32_to_1:BusMux|BusMuxOut[14] ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 11.104     ; 2.499      ;
; -8.133 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.024     ; 5.411      ;
; -8.133 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.026     ; 5.413      ;
; -8.105 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.788     ; 5.203      ;
; -8.099 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.033     ; 5.454      ;
; -8.096 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.067     ; 5.971      ;
; -8.059 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.831     ; 5.772      ;
; -8.040 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.794     ; 5.274      ;
; -8.033 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.788     ; 5.275      ;
; -8.018 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.945     ; 5.447      ;
; -7.990 ; reg_32_bit:R14|q[11]           ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 10.994     ; 2.534      ;
; -7.985 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.023     ; 5.558      ;
; -7.983 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.076     ; 6.093      ;
; -7.962 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.810     ; 5.848      ;
; -7.939 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.840     ; 5.901      ;
; -7.936 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.046     ; 6.110      ;
; -7.926 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.978     ; 5.572      ;
; -7.926 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.075     ; 6.149      ;
; -7.906 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.200     ; 5.814      ;
; -7.897 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.046     ; 6.149      ;
; -7.871 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.788     ; 5.437      ;
; -7.869 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.839     ; 5.970      ;
; -7.868 ; reg_32_bit:R8|q[1]             ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.681     ; 2.843      ;
; -7.841 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.810     ; 5.969      ;
; -7.815 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 14.067     ; 5.772      ;
; -7.771 ; reg_32_bit:MDR|q[1]            ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 11.158     ; 3.417      ;
; -7.769 ; reg_32_bit:R14|q[28]           ; mux_32_to_1:BusMux|BusMuxOut[28] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.536     ; 2.797      ;
; -7.768 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 14.034     ; 6.266      ;
; -7.757 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.790     ; 6.033      ;
; -7.728 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.798     ; 6.070      ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|present_state.add5_1971'                                                                                                                                                                                      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.762 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.260      ; 1.518      ;
; -5.125 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.260      ; 1.655      ;
; -3.126 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.670      ; 4.825      ;
; -3.022 ; reg_32_bit:IR|q[27]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.751      ; 1.259      ;
; -2.725 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.670      ; 4.726      ;
; -2.717 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.512      ; 5.076      ;
; -2.585 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.751      ; 1.696      ;
; -2.398 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.512      ; 4.895      ;
; -2.397 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.486      ; 5.370      ;
; -2.358 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.511      ; 5.434      ;
; -2.117 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.953      ; 2.856      ;
; -1.982 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.486      ; 5.285      ;
; -1.809 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.487      ; 5.959      ;
; -1.805 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.489      ; 5.965      ;
; -1.765 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.593      ; 2.358      ;
; -1.745 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.592      ; 2.377      ;
; -1.731 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.034      ; 3.584      ;
; -1.685 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.324      ; 3.920      ;
; -1.681 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.322      ; 3.922      ;
; -1.681 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.318      ; 3.918      ;
; -1.681 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.321      ; 3.921      ;
; -1.637 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.953      ; 2.836      ;
; -1.523 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.511      ; 5.769      ;
; -1.471 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.058      ; 3.868      ;
; -1.456 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.058      ; 3.883      ;
; -1.451 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.935      ; 3.765      ;
; -1.445 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.927      ; 3.763      ;
; -1.346 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.330      ; 6.014      ;
; -1.318 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.030      ; 3.993      ;
; -1.310 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.749      ; 3.720      ;
; -1.310 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.748      ; 3.719      ;
; -1.309 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.747      ; 3.719      ;
; -1.276 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.698      ; 3.703      ;
; -1.261 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.061      ; 4.081      ;
; -1.244 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.683      ; 3.720      ;
; -1.218 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.448      ; 3.511      ;
; -1.212 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.280      ; 2.088      ;
; -1.199 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.704      ; 3.786      ;
; -1.196 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 5.056      ; 4.141      ;
; -1.169 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.702      ; 3.814      ;
; -1.148 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.330      ; 5.712      ;
; -1.132 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.034      ; 3.683      ;
; -1.124 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.900      ; 4.057      ;
; -1.117 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.312      ; 6.225      ;
; -1.106 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.953      ; 4.128      ;
; -1.094 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.748      ; 3.935      ;
; -1.049 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.170      ; 2.141      ;
; -1.034 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.155      ; 2.141      ;
; -1.018 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.639      ; 2.141      ;
; -1.007 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.284      ; 6.307      ;
; -0.988 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.570      ; 3.112      ;
; -0.988 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.935      ; 3.728      ;
; -0.982 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.927      ; 3.726      ;
; -0.974 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.324      ; 4.131      ;
; -0.974 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.321      ; 4.128      ;
; -0.973 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.318      ; 4.126      ;
; -0.971 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.322      ; 4.132      ;
; -0.968 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.552      ; 1.604      ;
; -0.959 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.489      ; 6.311      ;
; -0.953 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.537      ; 1.604      ;
; -0.937 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.021      ; 1.604      ;
; -0.911 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.312      ; 5.931      ;
; -0.899 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.487      ; 6.369      ;
; -0.872 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.058      ; 3.967      ;
; -0.835 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.030      ; 3.976      ;
; -0.828 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.284      ; 5.986      ;
; -0.793 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.295      ; 6.532      ;
; -0.759 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.900      ; 2.141      ;
; -0.750 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.058      ; 4.089      ;
; -0.736 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.448      ; 3.493      ;
; -0.731 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.537      ; 1.826      ;
; -0.721 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.900      ; 3.960      ;
; -0.716 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.522      ; 1.826      ;
; -0.700 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.006      ; 1.826      ;
; -0.683 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.533      ; 1.870      ;
; -0.678 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.282      ; 1.604      ;
; -0.668 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.518      ; 1.870      ;
; -0.666 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.683      ; 3.798      ;
; -0.654 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.748      ; 3.875      ;
; -0.653 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.749      ; 3.877      ;
; -0.652 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.002      ; 1.870      ;
; -0.651 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.747      ; 3.877      ;
; -0.647 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.704      ; 3.838      ;
; -0.643 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.311      ; 6.698      ;
; -0.617 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.295      ; 6.208      ;
; -0.615 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.280      ; 2.185      ;
; -0.612 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.748      ; 3.917      ;
; -0.596 ; rst                                              ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.298      ; 6.732      ;
; -0.590 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.698      ; 3.889      ;
; -0.578 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.953      ; 4.156      ;
; -0.574 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.702      ; 3.909      ;
; -0.516 ; rst                                              ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.312      ; 6.826      ;
; -0.509 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.061      ; 4.333      ;
; -0.489 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 5.056      ; 4.348      ;
; -0.457 ; rst                                              ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.260      ; 6.833      ;
; -0.441 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.267      ; 1.826      ;
; -0.434 ; rst                                              ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.284      ; 6.880      ;
; -0.429 ; rst                                              ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.298      ; 6.399      ;
; -0.424 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.311      ; 6.417      ;
; -0.393 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.263      ; 1.870      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                                                                                                                      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -5.663 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.161      ; 1.518      ;
; -5.026 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.161      ; 1.655      ;
; -3.027 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.571      ; 4.825      ;
; -2.923 ; reg_32_bit:IR|q[27]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.652      ; 1.259      ;
; -2.626 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.571      ; 4.726      ;
; -2.618 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.413      ; 5.076      ;
; -2.486 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.652      ; 1.696      ;
; -2.299 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.413      ; 4.895      ;
; -2.298 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.387      ; 5.370      ;
; -2.259 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.412      ; 5.434      ;
; -2.018 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.854      ; 2.856      ;
; -1.883 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.387      ; 5.285      ;
; -1.710 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.388      ; 5.959      ;
; -1.706 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.390      ; 5.965      ;
; -1.666 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.494      ; 2.358      ;
; -1.646 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.493      ; 2.377      ;
; -1.632 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.935      ; 3.584      ;
; -1.586 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 5.225      ; 3.920      ;
; -1.582 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 5.223      ; 3.922      ;
; -1.582 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 5.219      ; 3.918      ;
; -1.582 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 5.222      ; 3.921      ;
; -1.538 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.854      ; 2.836      ;
; -1.424 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.412      ; 5.769      ;
; -1.372 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.959      ; 3.868      ;
; -1.366 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Grb                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.231      ; 2.885      ;
; -1.357 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.959      ; 3.883      ;
; -1.352 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.836      ; 3.765      ;
; -1.346 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.828      ; 3.763      ;
; -1.281 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.349      ; 2.088      ;
; -1.247 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.231      ; 6.014      ;
; -1.219 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.931      ; 3.993      ;
; -1.211 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.650      ; 3.720      ;
; -1.211 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.649      ; 3.719      ;
; -1.210 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.648      ; 3.719      ;
; -1.177 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.599      ; 3.703      ;
; -1.162 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.962      ; 4.081      ;
; -1.145 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.584      ; 3.720      ;
; -1.119 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.349      ; 3.511      ;
; -1.100 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.605      ; 3.786      ;
; -1.097 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.957      ; 4.141      ;
; -1.070 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.603      ; 3.814      ;
; -1.049 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.231      ; 5.712      ;
; -1.033 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.935      ; 3.683      ;
; -1.025 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.801      ; 4.057      ;
; -1.018 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.213      ; 6.225      ;
; -1.007 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.854      ; 4.128      ;
; -0.995 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.649      ; 3.935      ;
; -0.950 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.071      ; 2.141      ;
; -0.919 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.540      ; 2.141      ;
; -0.908 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.185      ; 6.307      ;
; -0.889 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.471      ; 3.112      ;
; -0.889 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.836      ; 3.728      ;
; -0.883 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.828      ; 3.726      ;
; -0.875 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 5.225      ; 4.131      ;
; -0.875 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 5.222      ; 4.128      ;
; -0.874 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 5.219      ; 4.126      ;
; -0.872 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 5.223      ; 4.132      ;
; -0.869 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.453      ; 1.604      ;
; -0.860 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.390      ; 6.311      ;
; -0.839 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.960      ; 2.141      ;
; -0.838 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.922      ; 1.604      ;
; -0.812 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.213      ; 5.931      ;
; -0.800 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.388      ; 6.369      ;
; -0.773 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.959      ; 3.967      ;
; -0.759 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.900      ; 2.141      ;
; -0.758 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.342      ; 1.604      ;
; -0.736 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.931      ; 3.976      ;
; -0.729 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.185      ; 5.986      ;
; -0.714 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Grb                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.231      ; 3.037      ;
; -0.694 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.196      ; 6.532      ;
; -0.684 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.349      ; 2.185      ;
; -0.678 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.282      ; 1.604      ;
; -0.651 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.959      ; 4.089      ;
; -0.637 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.349      ; 3.493      ;
; -0.632 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.438      ; 1.826      ;
; -0.622 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.801      ; 3.960      ;
; -0.601 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.907      ; 1.826      ;
; -0.584 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.434      ; 1.870      ;
; -0.567 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.584      ; 3.798      ;
; -0.555 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.649      ; 3.875      ;
; -0.554 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.650      ; 3.877      ;
; -0.553 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.903      ; 1.870      ;
; -0.552 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.648      ; 3.877      ;
; -0.548 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.605      ; 3.838      ;
; -0.544 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.212      ; 6.698      ;
; -0.521 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.327      ; 1.826      ;
; -0.518 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.196      ; 6.208      ;
; -0.513 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.649      ; 3.917      ;
; -0.491 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.599      ; 3.889      ;
; -0.479 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.854      ; 4.156      ;
; -0.475 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.603      ; 3.909      ;
; -0.473 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.323      ; 1.870      ;
; -0.441 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.267      ; 1.826      ;
; -0.417 ; rst                                              ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.213      ; 6.826      ;
; -0.410 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.962      ; 4.333      ;
; -0.393 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.263      ; 1.870      ;
; -0.390 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.957      ; 4.348      ;
; -0.358 ; rst                                              ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.161      ; 6.833      ;
; -0.335 ; rst                                              ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 7.185      ; 6.880      ;
; -0.325 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 7.212      ; 6.417      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:controlUnit|present_state.add3_1991'                                                                                                                                                                                        ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.640 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.158      ; 1.518      ;
; -5.023 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 7.158      ; 1.655      ;
; -3.785 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.863      ; 2.098      ;
; -3.668 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.001      ; 2.353      ;
; -3.601 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.001      ; 2.420      ;
; -3.260 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 5.863      ; 2.123      ;
; -3.170 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.001      ; 2.351      ;
; -3.074 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.001      ; 2.447      ;
; -3.048 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.358      ; 1.330      ;
; -3.043 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.843      ; 0.820      ;
; -3.006 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.550      ; 4.825      ;
; -2.902 ; reg_32_bit:IR|q[27]                                ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.631      ; 1.259      ;
; -2.879 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.356      ; 1.497      ;
; -2.820 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.436      ; 1.636      ;
; -2.787 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.702      ; 1.935      ;
; -2.737 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.844      ; 1.127      ;
; -2.732 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.223      ; 1.511      ;
; -2.692 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.358      ; 1.686      ;
; -2.605 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 7.550      ; 4.726      ;
; -2.597 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.392      ; 5.076      ;
; -2.512 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.247      ; 1.755      ;
; -2.510 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.842      ; 2.352      ;
; -2.465 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.631      ; 1.696      ;
; -2.443 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.842      ; 2.419      ;
; -2.351 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.863      ; 3.532      ;
; -2.278 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 7.392      ; 4.895      ;
; -2.238 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.391      ; 5.434      ;
; -2.187 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.781      ; 0.614      ;
; -2.094 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.323      ; 2.249      ;
; -2.074 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.374      ; 0.820      ;
; -2.059 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.359      ; 0.820      ;
; -2.056 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.866      ; 1.330      ;
; -2.038 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.848      ; 1.330      ;
; -2.007 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.842      ; 2.355      ;
; -1.995 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.851      ; 2.856      ;
; -1.963 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.263      ; 0.820      ;
; -1.942 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.752      ; 1.330      ;
; -1.911 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.842      ; 2.451      ;
; -1.887 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.864      ; 1.497      ;
; -1.869 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.846      ; 1.497      ;
; -1.851 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.967      ; 1.636      ;
; -1.836 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.952      ; 1.636      ;
; -1.820 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 5.863      ; 3.563      ;
; -1.818 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.233      ; 1.935      ;
; -1.803 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.218      ; 1.935      ;
; -1.773 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.750      ; 1.497      ;
; -1.768 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.375      ; 1.127      ;
; -1.763 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.754      ; 1.511      ;
; -1.753 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.360      ; 1.127      ;
; -1.748 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.739      ; 1.511      ;
; -1.740 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.856      ; 1.636      ;
; -1.707 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.122      ; 1.935      ;
; -1.700 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.866      ; 1.686      ;
; -1.689 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.367      ; 5.959      ;
; -1.685 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.369      ; 5.965      ;
; -1.682 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.848      ; 1.686      ;
; -1.657 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.264      ; 1.127      ;
; -1.652 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.643      ; 1.511      ;
; -1.645 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.473      ; 2.358      ;
; -1.625 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.472      ; 2.377      ;
; -1.611 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.914      ; 3.584      ;
; -1.586 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.752      ; 1.686      ;
; -1.573 ; control_unit:controlUnit|present_state.jal3_1361   ; control_unit:controlUnit|R_enableIn[15]                 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.071      ; 2.518      ;
; -1.565 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.204      ; 3.920      ;
; -1.561 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.202      ; 3.922      ;
; -1.561 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.198      ; 3.918      ;
; -1.561 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.201      ; 3.921      ;
; -1.543 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.778      ; 1.755      ;
; -1.535 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.851      ; 2.836      ;
; -1.528 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.763      ; 1.755      ;
; -1.476 ; control_unit:controlUnit|present_state.fetch0_2021 ; control_unit:controlUnit|PCout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.104      ; 2.648      ;
; -1.432 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.667      ; 1.755      ;
; -1.403 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 7.391      ; 5.769      ;
; -1.351 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.938      ; 3.868      ;
; -1.336 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.938      ; 3.883      ;
; -1.331 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.815      ; 3.765      ;
; -1.325 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.807      ; 3.763      ;
; -1.244 ; rst                                                ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.228      ; 6.014      ;
; -1.198 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.910      ; 3.993      ;
; -1.195 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.289      ; 0.614      ;
; -1.195 ; control_unit:controlUnit|present_state.fetch2_2001 ; control_unit:controlUnit|MDRout                         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.712      ; 1.537      ;
; -1.190 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.629      ; 3.720      ;
; -1.190 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.628      ; 3.719      ;
; -1.189 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.627      ; 3.719      ;
; -1.177 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.271      ; 0.614      ;
; -1.156 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.578      ; 3.703      ;
; -1.141 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.941      ; 4.081      ;
; -1.125 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.854      ; 2.249      ;
; -1.124 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.563      ; 3.720      ;
; -1.110 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.839      ; 2.249      ;
; -1.098 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.328      ; 3.511      ;
; -1.081 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.175      ; 0.614      ;
; -1.079 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.584      ; 3.786      ;
; -1.076 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.936      ; 4.141      ;
; -1.049 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.582      ; 3.814      ;
; -1.046 ; rst                                                ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 7.228      ; 5.712      ;
; -1.031 ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|MARin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.684      ; 2.673      ;
; -1.015 ; rst                                                ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 7.210      ; 6.225      ;
; -1.014 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.743      ; 2.249      ;
; -1.012 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.914      ; 3.683      ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reg_32_bit:IR|q[29]'                                                                                                                                                                                     ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock                                     ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+---------------------+--------------+------------+------------+
; -5.017 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; 0.000        ; 6.652      ; 1.655      ;
; -4.654 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; -0.500       ; 6.652      ; 1.518      ;
; -2.868 ; reg_32_bit:IR|q[27]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.097      ; 1.259      ;
; -2.551 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 7.016      ; 4.726      ;
; -2.431 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.097      ; 1.696      ;
; -2.224 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.858      ; 4.895      ;
; -1.972 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 7.016      ; 4.825      ;
; -1.808 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.832      ; 5.285      ;
; -1.611 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.939      ; 2.358      ;
; -1.591 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.in3_1321         ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.938      ; 2.377      ;
; -1.563 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.858      ; 5.076      ;
; -1.529 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; 0.000        ; 4.345      ; 2.836      ;
; -1.509 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[31]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.781      ; 4.533      ;
; -1.349 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.857      ; 5.769      ;
; -1.243 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.832      ; 5.370      ;
; -1.204 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.857      ; 5.434      ;
; -1.202 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[31]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 5.781      ; 4.360      ;
; -1.040 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.722      ; 5.712      ;
; -1.009 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; -0.500       ; 4.345      ; 2.856      ;
; -0.958 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.380      ; 3.683      ;
; -0.834 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.916      ; 3.112      ;
; -0.814 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.281      ; 3.728      ;
; -0.808 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.273      ; 3.726      ;
; -0.803 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.704      ; 5.931      ;
; -0.800 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.670      ; 4.131      ;
; -0.800 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.667      ; 4.128      ;
; -0.799 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.664      ; 4.126      ;
; -0.797 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.668      ; 4.132      ;
; -0.785 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.835      ; 6.311      ;
; -0.759 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.900      ; 2.141      ;
; -0.725 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.833      ; 6.369      ;
; -0.720 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.676      ; 5.986      ;
; -0.698 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.404      ; 3.967      ;
; -0.678 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.282      ; 1.604      ;
; -0.665 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[9]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.651      ; 5.247      ;
; -0.661 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.376      ; 3.976      ;
; -0.655 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.833      ; 5.959      ;
; -0.651 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.835      ; 5.965      ;
; -0.577 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.380      ; 3.584      ;
; -0.576 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.404      ; 4.089      ;
; -0.562 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.794      ; 3.493      ;
; -0.547 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.246      ; 3.960      ;
; -0.531 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.670      ; 3.920      ;
; -0.527 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.668      ; 3.922      ;
; -0.527 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.664      ; 3.918      ;
; -0.527 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.667      ; 3.921      ;
; -0.509 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.687      ; 6.208      ;
; -0.492 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.029      ; 3.798      ;
; -0.480 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.094      ; 3.875      ;
; -0.479 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.095      ; 3.877      ;
; -0.477 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.093      ; 3.877      ;
; -0.473 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.050      ; 3.838      ;
; -0.450 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.345      ; 4.156      ;
; -0.441 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.267      ; 1.826      ;
; -0.438 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.094      ; 3.917      ;
; -0.416 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.044      ; 3.889      ;
; -0.416 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[30]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.808      ; 5.653      ;
; -0.402 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[14]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.609      ; 5.468      ;
; -0.400 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.048      ; 3.909      ;
; -0.393 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.263      ; 1.870      ;
; -0.377 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[9]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 5.651      ; 5.055      ;
; -0.335 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.407      ; 4.333      ;
; -0.321 ; rst                                              ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.690      ; 6.399      ;
; -0.321 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[0]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.634      ; 5.574      ;
; -0.317 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.404      ; 3.868      ;
; -0.316 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.703      ; 6.417      ;
; -0.315 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 4.402      ; 4.348      ;
; -0.302 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.404      ; 3.883      ;
; -0.297 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.281      ; 3.765      ;
; -0.291 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.273      ; 3.763      ;
; -0.263 ; rst                                              ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.704      ; 6.471      ;
; -0.238 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.722      ; 6.014      ;
; -0.164 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.376      ; 3.993      ;
; -0.163 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[5]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.609      ; 5.707      ;
; -0.156 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.095      ; 3.720      ;
; -0.156 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.094      ; 3.719      ;
; -0.155 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.093      ; 3.719      ;
; -0.127 ; rst                                              ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.676      ; 6.579      ;
; -0.127 ; rst                                              ; control_unit:controlUnit|present_state.or5_1831         ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.721      ; 6.624      ;
; -0.122 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.044      ; 3.703      ;
; -0.114 ; reg_32_bit:IR|q[31]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.446      ; 3.362      ;
; -0.107 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.407      ; 4.081      ;
; -0.090 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.029      ; 3.720      ;
; -0.080 ; rst                                              ; control_unit:controlUnit|present_state.add4_1981        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 6.652      ; 6.602      ;
; -0.075 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[17]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.827      ; 6.013      ;
; -0.066 ; control_unit:controlUnit|present_state.div5_1871 ; control_unit:controlUnit|present_state.div6_1861        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.101      ; 2.035      ;
; -0.064 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 3.794      ; 3.511      ;
; -0.063 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[14]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 5.609      ; 5.327      ;
; -0.055 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[19]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 5.810      ; 6.016      ;
; -0.045 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.050      ; 3.786      ;
; -0.042 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.402      ; 4.141      ;
; -0.018 ; reg_32_bit:IR|q[30]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.446      ; 3.458      ;
; -0.017 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[30]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 5.808      ; 5.572      ;
; -0.015 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.048      ; 3.814      ;
; -0.009 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                              ; reg_32_bit:IR|q[29] ; -0.500       ; 6.704      ; 6.225      ;
; 0.002  ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.345      ; 4.128      ;
; 0.030  ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.246      ; 4.057      ;
; 0.048  ; control_unit:controlUnit|present_state.mul5_1911 ; control_unit:controlUnit|present_state.mul6_1901        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.290      ; 2.338      ;
; 0.059  ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; -0.500       ; 2.562      ; 2.141      ;
; 0.060  ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 4.094      ; 3.935      ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                            ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[17]                                                                               ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[29]                                                                               ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[7]                                                                                ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[23]                                                                               ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[31]                                                                               ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[16]                                                                               ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.193 ; rst                                       ; reg_32_bit:MDR|q[0]                                                                                ; rst          ; clk         ; 0.000        ; 3.529      ; 3.974      ;
; 0.422 ; rst                                       ; reg_32_bit:IR|q[7]                                                                                 ; rst          ; clk         ; 0.000        ; 3.541      ; 4.215      ;
; 0.427 ; reg_32_bit:MAR|q[7]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.153      ;
; 0.438 ; reg_32_bit:MAR|q[1]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.164      ;
; 0.459 ; reg_32_bit:MDR|q[6]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.479      ; 1.192      ;
; 0.464 ; reg_32_bit:MDR|q[8]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.479      ; 1.197      ;
; 0.465 ; reg_32_bit:MDR|q[1]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.479      ; 1.198      ;
; 0.470 ; reg_32_bit:MAR|q[6]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.196      ;
; 0.489 ; reg_32_bit:MAR|q[3]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.215      ;
; 0.504 ; seven_seg_display_out:display2|outputt[1] ; reg_32_bit:OutPort|q[9]                                                                            ; clk          ; clk         ; -0.500       ; 0.557      ; 0.793      ;
; 0.504 ; seven_seg_display_out:display2|outputt[4] ; reg_32_bit:OutPort|q[12]                                                                           ; clk          ; clk         ; -0.500       ; 0.557      ; 0.793      ;
; 0.504 ; seven_seg_display_out:display2|outputt[5] ; reg_32_bit:OutPort|q[13]                                                                           ; clk          ; clk         ; -0.500       ; 0.557      ; 0.793      ;
; 0.505 ; seven_seg_display_out:display2|outputt[3] ; reg_32_bit:OutPort|q[11]                                                                           ; clk          ; clk         ; -0.500       ; 0.557      ; 0.794      ;
; 0.506 ; seven_seg_display_out:display1|outputt[2] ; reg_32_bit:OutPort|q[2]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.794      ;
; 0.506 ; seven_seg_display_out:display1|outputt[6] ; reg_32_bit:OutPort|q[6]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.794      ;
; 0.506 ; seven_seg_display_out:display2|outputt[2] ; reg_32_bit:OutPort|q[10]                                                                           ; clk          ; clk         ; -0.500       ; 0.557      ; 0.795      ;
; 0.506 ; seven_seg_display_out:display2|outputt[6] ; reg_32_bit:OutPort|q[14]                                                                           ; clk          ; clk         ; -0.500       ; 0.557      ; 0.795      ;
; 0.507 ; seven_seg_display_out:display1|outputt[1] ; reg_32_bit:OutPort|q[1]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.795      ;
; 0.507 ; seven_seg_display_out:display1|outputt[3] ; reg_32_bit:OutPort|q[3]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.795      ;
; 0.507 ; seven_seg_display_out:display1|outputt[4] ; reg_32_bit:OutPort|q[4]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.795      ;
; 0.507 ; seven_seg_display_out:display1|outputt[5] ; reg_32_bit:OutPort|q[5]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.795      ;
; 0.508 ; seven_seg_display_out:display1|outputt[0] ; reg_32_bit:OutPort|q[0]                                                                            ; clk          ; clk         ; -0.500       ; 0.556      ; 0.796      ;
; 0.519 ; reg_32_bit:MAR|q[2]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.245      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[17]                                                                               ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[29]                                                                               ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[7]                                                                                ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[23]                                                                               ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[31]                                                                               ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[16]                                                                               ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.681 ; rst                                       ; reg_32_bit:MDR|q[0]                                                                                ; rst          ; clk         ; -0.500       ; 3.529      ; 3.962      ;
; 0.691 ; reg_32_bit:MAR|q[8]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.417      ;
; 0.703 ; seven_seg_display_out:display2|outputt[0] ; reg_32_bit:OutPort|q[8]                                                                            ; clk          ; clk         ; -0.500       ; 0.557      ; 0.992      ;
; 0.719 ; rst                                       ; reg_32_bit:IR|q[7]                                                                                 ; rst          ; clk         ; -0.500       ; 3.541      ; 4.012      ;
; 0.742 ; IncPC_32_bit:PC_reg|newPC[15]             ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.052      ;
; 0.742 ; IncPC_32_bit:PC_reg|newPC[3]              ; IncPC_32_bit:PC_reg|newPC[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.052      ;
; 0.742 ; IncPC_32_bit:PC_reg|newPC[13]             ; IncPC_32_bit:PC_reg|newPC[13]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.052      ;
; 0.742 ; IncPC_32_bit:PC_reg|newPC[11]             ; IncPC_32_bit:PC_reg|newPC[11]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.052      ;
; 0.743 ; IncPC_32_bit:PC_reg|newPC[5]              ; IncPC_32_bit:PC_reg|newPC[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.053      ;
; 0.743 ; IncPC_32_bit:PC_reg|newPC[1]              ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.053      ;
; 0.744 ; IncPC_32_bit:PC_reg|newPC[27]             ; IncPC_32_bit:PC_reg|newPC[27]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.053      ;
; 0.744 ; IncPC_32_bit:PC_reg|newPC[29]             ; IncPC_32_bit:PC_reg|newPC[29]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.053      ;
; 0.744 ; IncPC_32_bit:PC_reg|newPC[19]             ; IncPC_32_bit:PC_reg|newPC[19]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.053      ;
; 0.745 ; IncPC_32_bit:PC_reg|newPC[7]              ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.055      ;
; 0.745 ; IncPC_32_bit:PC_reg|newPC[9]              ; IncPC_32_bit:PC_reg|newPC[9]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.055      ;
; 0.745 ; IncPC_32_bit:PC_reg|newPC[6]              ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.055      ;
; 0.745 ; IncPC_32_bit:PC_reg|newPC[2]              ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.055      ;
; 0.745 ; IncPC_32_bit:PC_reg|newPC[17]             ; IncPC_32_bit:PC_reg|newPC[17]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.054      ;
; 0.745 ; IncPC_32_bit:PC_reg|newPC[21]             ; IncPC_32_bit:PC_reg|newPC[21]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.054      ;
; 0.746 ; IncPC_32_bit:PC_reg|newPC[16]             ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.055      ;
; 0.746 ; IncPC_32_bit:PC_reg|newPC[14]             ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.056      ;
; 0.746 ; IncPC_32_bit:PC_reg|newPC[12]             ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.056      ;
; 0.746 ; IncPC_32_bit:PC_reg|newPC[4]              ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.056      ;
; 0.746 ; IncPC_32_bit:PC_reg|newPC[31]             ; IncPC_32_bit:PC_reg|newPC[31]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.055      ;
; 0.747 ; IncPC_32_bit:PC_reg|newPC[25]             ; IncPC_32_bit:PC_reg|newPC[25]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.056      ;
; 0.747 ; IncPC_32_bit:PC_reg|newPC[8]              ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.057      ;
; 0.747 ; IncPC_32_bit:PC_reg|newPC[10]             ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.057      ;
; 0.747 ; IncPC_32_bit:PC_reg|newPC[18]             ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.056      ;
; 0.747 ; IncPC_32_bit:PC_reg|newPC[23]             ; IncPC_32_bit:PC_reg|newPC[23]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.056      ;
; 0.747 ; IncPC_32_bit:PC_reg|newPC[22]             ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.056      ;
; 0.748 ; IncPC_32_bit:PC_reg|newPC[28]             ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.057      ;
; 0.748 ; IncPC_32_bit:PC_reg|newPC[30]             ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.057      ;
; 0.748 ; IncPC_32_bit:PC_reg|newPC[20]             ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.057      ;
; 0.749 ; IncPC_32_bit:PC_reg|newPC[24]             ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.058      ;
; 0.749 ; IncPC_32_bit:PC_reg|newPC[26]             ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.058      ;
; 0.753 ; reg_32_bit:MDR|q[18]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.490      ;
; 0.766 ; reg_32_bit:MDR|q[9]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.490      ; 1.510      ;
; 0.767 ; IncPC_32_bit:PC_reg|newPC[0]              ; IncPC_32_bit:PC_reg|newPC[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.077      ;
; 0.771 ; reg_32_bit:MAR|q[8]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.504      ;
; 0.779 ; reg_32_bit:MAR|q[6]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.512      ;
; 0.782 ; reg_32_bit:MAR|q[2]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.515      ;
; 0.790 ; reg_32_bit:MAR|q[1]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.523      ;
; 0.791 ; reg_32_bit:MDR|q[21]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.472      ; 1.517      ;
; 0.795 ; reg_32_bit:MAR|q[3]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.528      ;
; 0.808 ; reg_32_bit:MAR|q[4]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.541      ;
; 0.810 ; reg_32_bit:MAR|q[7]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.543      ;
; 0.822 ; reg_32_bit:MDR|q[19]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.559      ;
; 0.842 ; reg_32_bit:MAR|q[5]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.575      ;
; 0.887 ; reg_32_bit:MDR|q[26]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.148      ;
; 0.891 ; reg_32_bit:MDR|q[27]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.152      ;
; 0.892 ; reg_32_bit:MDR|q[22]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.153      ;
; 0.898 ; reg_32_bit:MDR|q[16]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.160      ;
; 0.915 ; reg_32_bit:MDR|q[28]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.176      ;
; 0.915 ; reg_32_bit:MDR|q[17]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.177      ;
; 0.933 ; reg_32_bit:MDR|q[0]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.195      ;
; 0.944 ; reg_32_bit:MDR|q[30]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.205      ;
; 0.962 ; reg_32_bit:MDR|q[25]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.223      ;
; 0.976 ; reg_32_bit:MDR|q[20]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.237      ;
; 1.003 ; reg_32_bit:MAR|q[0]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.736      ;
; 1.054 ; reg_32_bit:MDR|q[24]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.472      ; 1.780      ;
; 1.060 ; reg_32_bit:MDR|q[2]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.479      ; 1.793      ;
; 1.071 ; reg_32_bit:MDR|q[11]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.479      ; 1.804      ;
; 1.097 ; IncPC_32_bit:PC_reg|newPC[1]              ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.407      ;
; 1.097 ; IncPC_32_bit:PC_reg|newPC[13]             ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.407      ;
; 1.097 ; IncPC_32_bit:PC_reg|newPC[11]             ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.407      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|BAout'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; -6.391 ; -6.391       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[1]  ;
; -6.386 ; -6.386       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[10]|datad       ;
; -6.386 ; -6.386       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[12]|datad       ;
; -6.386 ; -6.386       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[16]|datad       ;
; -6.386 ; -6.386       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[11] ;
; -6.386 ; -6.386       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[21] ;
; -6.384 ; -6.384       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[13]|datad       ;
; -6.384 ; -6.384       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[30]|datad       ;
; -6.384 ; -6.384       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[3]|datad        ;
; -6.384 ; -6.384       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[5]|datad        ;
; -6.383 ; -6.383       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[0]|datad        ;
; -6.383 ; -6.383       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[25]|datad       ;
; -6.383 ; -6.383       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[8]|datad        ;
; -6.383 ; -6.383       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[9]|datad        ;
; -6.383 ; -6.383       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[28] ;
; -6.382 ; -6.382       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[14]|datad       ;
; -6.382 ; -6.382       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[6]|datad        ;
; -6.382 ; -6.382       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[7]|datad        ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[19]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[20]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[23]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[24]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[27]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[29]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[31]|datad       ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[4]|datad        ;
; -6.381 ; -6.381       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[22] ;
; -6.380 ; -6.380       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[2]|datad        ;
; -6.380 ; -6.380       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[26] ;
; -6.378 ; -6.378       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[18]|datad       ;
; -6.377 ; -6.377       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[15]|datad       ;
; -6.377 ; -6.377       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[17]|datad       ;
; -6.376 ; -6.376       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[28]|datac       ;
; -6.375 ; -6.375       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[21]|datac       ;
; -6.374 ; -6.374       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[22]|datac       ;
; -6.373 ; -6.373       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[26]|datac       ;
; -6.373 ; -6.373       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[10] ;
; -6.373 ; -6.373       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[12] ;
; -6.373 ; -6.373       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[16] ;
; -6.372 ; -6.372       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[1]|datab        ;
; -6.371 ; -6.371       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[13] ;
; -6.371 ; -6.371       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[30] ;
; -6.371 ; -6.371       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[3]  ;
; -6.371 ; -6.371       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[5]  ;
; -6.370 ; -6.370       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[0]  ;
; -6.370 ; -6.370       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[25] ;
; -6.370 ; -6.370       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[8]  ;
; -6.370 ; -6.370       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[9]  ;
; -6.369 ; -6.369       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[14] ;
; -6.369 ; -6.369       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[6]  ;
; -6.369 ; -6.369       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[7]  ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[11]|dataa       ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[19] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[20] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[23] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[24] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[27] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[29] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[31] ;
; -6.368 ; -6.368       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[4]  ;
; -6.367 ; -6.367       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[2]  ;
; -6.365 ; -6.365       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[18] ;
; -6.364 ; -6.364       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[15] ;
; -6.364 ; -6.364       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[17] ;
; -6.363 ; -6.363       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0clkctrl|inclk[0]   ;
; -6.363 ; -6.363       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0clkctrl|outclk     ;
; -6.332 ; -6.332       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0|combout           ;
; -6.207 ; -6.207       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0|datad             ;
; -6.093 ; -6.093       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; encoder|WideOr0~2|combout        ;
; -6.068 ; -6.068       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[1]  ;
; -6.063 ; -6.063       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[10]|datad       ;
; -6.063 ; -6.063       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[12]|datad       ;
; -6.063 ; -6.063       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[16]|datad       ;
; -6.063 ; -6.063       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[11] ;
; -6.063 ; -6.063       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[21] ;
; -6.061 ; -6.061       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[13]|datad       ;
; -6.061 ; -6.061       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[30]|datad       ;
; -6.061 ; -6.061       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[3]|datad        ;
; -6.061 ; -6.061       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[5]|datad        ;
; -6.060 ; -6.060       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[0]|datad        ;
; -6.060 ; -6.060       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[25]|datad       ;
; -6.060 ; -6.060       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[8]|datad        ;
; -6.060 ; -6.060       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[9]|datad        ;
; -6.060 ; -6.060       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[28] ;
; -6.059 ; -6.059       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[14]|datad       ;
; -6.059 ; -6.059       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[6]|datad        ;
; -6.059 ; -6.059       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[7]|datad        ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[19]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[20]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[23]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[24]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[27]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[29]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[31]|datad       ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[4]|datad        ;
; -6.058 ; -6.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[22] ;
; -6.057 ; -6.057       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[2]|datad        ;
; -6.057 ; -6.057       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[26] ;
; -6.055 ; -6.055       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[18]|datad       ;
; -6.054 ; -6.054       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[15]|datad       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rst'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.290 ; -3.290       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch1_2011      ;
; -3.290 ; -3.290       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st6_1521         ;
; -3.252 ; -3.252       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch1_2011|datad             ;
; -3.252 ; -3.252       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st6_1521|datad                ;
; -3.249 ; -3.249       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch3_1271      ;
; -3.249 ; -3.249       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.jal4_1351        ;
; -3.248 ; -3.248       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.add4_1981        ;
; -3.245 ; -3.245       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br7_1231         ;
; -3.244 ; -3.244       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st7_1511         ;
; -3.243 ; -3.243       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div6_1861        ;
; -3.243 ; -3.243       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ldi5_1561        ;
; -3.243 ; -3.243       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul6_1901        ;
; -3.243 ; -3.243       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ori5_1421        ;
; -3.242 ; -3.242       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.addi5_1481       ;
; -3.242 ; -3.242       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.andi5_1451       ;
; -3.239 ; -3.239       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.rol5_1711        ;
; -3.239 ; -3.239       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ror5_1681        ;
; -3.239 ; -3.239       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shra5_1241       ;
; -3.238 ; -3.238       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shr5_1741        ;
; -3.237 ; -3.237       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.neg4_1661        ;
; -3.237 ; -3.237       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.not4_1641        ;
; -3.237 ; -3.237       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shl5_1771        ;
; -3.237 ; -3.237       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.sub5_1941        ;
; -3.236 ; -3.236       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.add5_1971        ;
; -3.236 ; -3.236       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.and5_1801        ;
; -3.236 ; -3.236       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.or5_1831         ;
; -3.225 ; -3.225       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld4_1621         ;
; -3.225 ; -3.225       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ldi4_1571        ;
; -3.224 ; -3.224       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld5_1611         ;
; -3.223 ; -3.223       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld6_1601         ;
; -3.211 ; -3.211       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch3_1271|datad             ;
; -3.211 ; -3.211       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.jal4_1351|datad               ;
; -3.210 ; -3.210       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.add4_1981|datad               ;
; -3.207 ; -3.207       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br7_1231|datad                ;
; -3.206 ; -3.206       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st7_1511|datad                ;
; -3.205 ; -3.205       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div6_1861|datad               ;
; -3.205 ; -3.205       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ldi5_1561|datad               ;
; -3.205 ; -3.205       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul6_1901|datad               ;
; -3.205 ; -3.205       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ori5_1421|datad               ;
; -3.204 ; -3.204       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.addi5_1481|datad              ;
; -3.204 ; -3.204       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.andi5_1451|datad              ;
; -3.201 ; -3.201       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.rol5_1711|datad               ;
; -3.201 ; -3.201       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ror5_1681|datad               ;
; -3.201 ; -3.201       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shra5_1241|datad              ;
; -3.200 ; -3.200       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shr5_1741|datad               ;
; -3.199 ; -3.199       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.neg4_1661|datad               ;
; -3.199 ; -3.199       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.not4_1641|datad               ;
; -3.199 ; -3.199       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shl5_1771|datad               ;
; -3.199 ; -3.199       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.sub5_1941|datad               ;
; -3.198 ; -3.198       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.add5_1971|datad               ;
; -3.198 ; -3.198       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.and5_1801|datad               ;
; -3.198 ; -3.198       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.or5_1831|datad                ;
; -3.196 ; -3.196       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st4_1541         ;
; -3.193 ; -3.193       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ror4_1691        ;
; -3.193 ; -3.193       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st5_1531         ;
; -3.192 ; -3.192       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.and4_1811        ;
; -3.192 ; -3.192       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld7_1591         ;
; -3.192 ; -3.192       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shl4_1781        ;
; -3.192 ; -3.192       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shr4_1751        ;
; -3.191 ; -3.191       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul5_1911        ;
; -3.189 ; -3.189       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul4_1921        ;
; -3.189 ; -3.189       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.sub4_1951        ;
; -3.188 ; -3.188       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div4_1881        ;
; -3.187 ; -3.187       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld4_1621|datad                ;
; -3.187 ; -3.187       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ldi4_1571|datad               ;
; -3.187 ; -3.187       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br4_1401         ;
; -3.187 ; -3.187       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br5_1391         ;
; -3.186 ; -3.186       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld5_1611|datad                ;
; -3.185 ; -3.185       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0clkctrl|inclk[0]                ;
; -3.185 ; -3.185       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0clkctrl|outclk                  ;
; -3.185 ; -3.185       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld6_1601|datad                ;
; -3.177 ; -3.177       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ori4_1431        ;
; -3.170 ; -3.170       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shra4_1251       ;
; -3.169 ; -3.169       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ori4_1431|datac               ;
; -3.159 ; -3.159       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div5_1871        ;
; -3.158 ; -3.158       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st4_1541|datad                ;
; -3.158 ; -3.158       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.or4_1841         ;
; -3.156 ; -3.156       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br6_1381         ;
; -3.155 ; -3.155       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ror4_1691|datad               ;
; -3.155 ; -3.155       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st5_1531|datad                ;
; -3.154 ; -3.154       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.and4_1811|datad               ;
; -3.154 ; -3.154       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld7_1591|datad                ;
; -3.154 ; -3.154       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shl4_1781|datad               ;
; -3.154 ; -3.154       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shr4_1751|datad               ;
; -3.153 ; -3.153       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul5_1911|datad               ;
; -3.153 ; -3.153       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.andi4_1461       ;
; -3.152 ; -3.152       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.addi4_1491       ;
; -3.151 ; -3.151       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div5_1871|datac               ;
; -3.151 ; -3.151       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul4_1921|datad               ;
; -3.151 ; -3.151       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.sub4_1951|datad               ;
; -3.150 ; -3.150       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div4_1881|datad               ;
; -3.150 ; -3.150       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.or4_1841|datac                ;
; -3.149 ; -3.149       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br4_1401|datad                ;
; -3.149 ; -3.149       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br5_1391|datad                ;
; -3.144 ; -3.144       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br6_1381|datac                ;
; -3.132 ; -3.132       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shra4_1251|datad              ;
; -3.119 ; -3.119       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch2_2001      ;
; -3.118 ; -3.118       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.reset_state_2031 ;
; -3.115 ; -3.115       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.andi4_1461|datad              ;
; -3.114 ; -3.114       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.addi4_1491|datad              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[11]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[13]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[17]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[19]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[21]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[23]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[25]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[27]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[29]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[31]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[5]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[9]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[10]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[11]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[12]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[13]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[14]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[15]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[16]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[17]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[18]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[19]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[20]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[21]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[22]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[23]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[24]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[25]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[26]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[27]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[28]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[29]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[30]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[31]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[8]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[9]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[10]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[11]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[12]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[13]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[14]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[15]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[16]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[17]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[18]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[19]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[20]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[21]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[22]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[23]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[24]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[25]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[26]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[27]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[28]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[29]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[30]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[31]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[6]                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add3_1991'                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+
; -0.168 ; -0.168       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|LOin           ;
; -0.150 ; -0.150       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|LOin|dataa                  ;
; -0.124 ; -0.124       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|Read|datac                  ;
; -0.113 ; -0.113       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|Read           ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MDRin          ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr117|combout           ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|MDRin|datac                 ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr117|datac             ;
; -0.050 ; -0.050       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|run            ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|run|datad                   ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr55|combout            ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108~4|combout         ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108~4|datac           ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55|datac              ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~1|combout          ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~3|combout          ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~0|combout          ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|HIout          ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZLowIn         ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~3|datac            ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|HIout|datad                 ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr107|datad             ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108|datad             ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZLowout        ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr68|datad              ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60|datad              ;
; 0.053  ; 0.053        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr100|dataa             ;
; 0.053  ; 0.053        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56~5|combout          ;
; 0.054  ; 0.054        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~1|datad            ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr100|combout           ;
; 0.056  ; 0.056        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr89|datad              ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr107|combout           ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr108|combout           ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZLowout|datad               ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr68|combout            ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr60|combout            ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56~5|dataa            ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr89|combout            ;
; 0.070  ; 0.070        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|ZLowIn|datad                ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr70|combout            ;
; 0.072  ; 0.072        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~0|dataa            ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr81~0|combout          ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr56|combout            ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr62|combout            ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70|datac              ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr81~0|datac            ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62|datac              ;
; 0.090  ; 0.090        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56|dataa              ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~2|combout          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ramWE          ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZHighIn        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|PCout|datac                 ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76|datad              ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~5|combout          ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ramWE|datad                 ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MARin          ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~4|dataa            ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|PCout          ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZHighIn|datad               ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~2|datad            ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62~7|combout          ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr76|combout            ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~4|combout          ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|MARin|datad                 ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~6|combout          ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MDRout         ;
; 0.158  ; 0.158        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|LOout          ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|InPortout      ;
; 0.164  ; 0.164        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|MDRout|datac                ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|R_enableIn[15] ;
; 0.168  ; 0.168        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~5|combout          ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|LOout|datad                 ;
; 0.173  ; 0.173        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|InPortout|datad             ;
; 0.176  ; 0.176        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr106|datad             ;
; 0.176  ; 0.176        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~5|datad            ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr83|datad              ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|R_enableIn[15]|datad        ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr105|datad             ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~1|combout         ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62~7|datab            ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|BAout|datac                 ;
; 0.189  ; 0.189        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr106|combout           ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr83|combout            ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|BAout          ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr105|combout           ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZHighout|datab              ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~6|datad            ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr97|combout            ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~0|combout         ;
; 0.205  ; 0.205        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr97|dataa              ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr114|combout           ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr91~6|combout          ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~5|dataa            ;
; 0.213  ; 0.213        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76~0|combout          ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114|dataa             ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~1|datad           ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr91~6|datac            ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZHighout       ;
; 0.239  ; 0.239        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~0|datad           ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76~0|dataa            ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add5_1971'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------+
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|LOin                       ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|LOin|dataa                              ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|PCin                       ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|PCin|datac                              ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Read|datac                              ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|Read                       ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MDRin                      ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr117|combout                       ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|MDRin|datac                             ;
; 0.073  ; 0.073        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr117|datac                         ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|run                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|run|datad                               ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr55|combout                        ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108~4|combout                     ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~3|combout                      ;
; 0.151  ; 0.151        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108~4|datac                       ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55|datac                          ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~3|datac                        ;
; 0.168  ; 0.168        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr68|datad                          ;
; 0.170  ; 0.170        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60|datad                          ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~1|combout                      ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr68|combout                        ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr60|combout                        ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~0|combout                      ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|HIout                      ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|HIout|datad                             ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr107|datad                         ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108|datad                         ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr100|combout                       ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr100|dataa                         ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56~5|combout                      ;
; 0.215  ; 0.215        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~1|datad                        ;
; 0.216  ; 0.216        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr89|datad                          ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr107|combout                       ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr108|combout                       ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56~5|dataa                        ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr78~6|dataa                        ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~2|combout                      ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~0|datad                        ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr88|combout                        ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr89|combout                        ;
; 0.234  ; 0.234        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr81~0|combout                      ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~2|datac                        ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr78~6|combout                      ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr56|combout                        ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr81~0|datac                        ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr76|datad                          ;
; 0.251  ; 0.251        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56|dataa                          ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|PCout|datac                             ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|IncPC|datac                             ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~5|combout                      ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MARin                      ;
; 0.260  ; 0.260        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~4|dataa                        ;
; 0.260  ; 0.260        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr88|datab                          ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|PCout                      ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr76|combout                        ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|IncPC                      ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~4|combout                      ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|MARin|datad                             ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MDRout                     ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|LOout                      ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector70~1|combout                    ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|InPortout                  ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|ramWE                      ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|MDRout|datac                            ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|Selector70~1|datac                      ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|LOout|datad                             ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|InPortout|datad                         ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr106|datad                         ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~5|datad                        ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|ramWE|datad                             ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr83|datad                          ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr105|datad                         ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr106|combout                       ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr83|combout                        ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr105|combout                       ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|R_enableIn[15]             ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.rol3_1731|datac           ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr85|datad                          ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|BAout|datac                             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|R_enableIn[15]|datad                    ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.rol3_1731    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr85|combout                        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|BAout                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector59~0|dataa                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector70~3|dataa                      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.fetch2a_1281|datac        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.rol4_1721|datac           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|ZHighout|datab                          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector70~3|combout                    ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.fetch2a_1281 ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr63~1|combout                      ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.rol4_1721    ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.shl3_1791|datac           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.shra3_1261|datac          ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr76~6|combout                      ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.sub3_1961|datac           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|ZHighout                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector59~0|combout                    ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.shra3_1261   ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------+
; 0.152 ; 0.152        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|LOin                      ;
; 0.179 ; 0.179        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|LOin|dataa                             ;
; 0.183 ; 0.183        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|PCin                      ;
; 0.191 ; 0.191        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|PCin|datac                             ;
; 0.205 ; 0.205        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Read|datac                             ;
; 0.216 ; 0.216        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|Read                      ;
; 0.216 ; 0.216        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.fetch1_2011 ;
; 0.216 ; 0.216        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st6_1521    ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|MDRin                     ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr117|combout                      ;
; 0.232 ; 0.232        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|MDRin|datac                            ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add3_1991   ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.out3_1311   ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.jr3_1371    ;
; 0.238 ; 0.238        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mflo3_1331  ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.in3_1321    ;
; 0.241 ; 0.241        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr117|datac                        ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.fetch1_2011|datad        ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.st6_1521|datad           ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.fetch3_1271 ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.jal4_1351   ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add4_1981   ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.br7_1231    ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st7_1511    ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.div6_1861   ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ldi5_1561   ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mul6_1901   ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ori5_1421   ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.andi5_1451  ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.rol5_1711   ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ror5_1681   ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shra5_1241  ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shr5_1741   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.neg4_1661   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.not4_1641   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shl5_1771   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.sub5_1941   ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add3_1991|datad          ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.out3_1311|datad          ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add5_1971   ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.and5_1801   ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.or5_1831    ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.jr3_1371|datad           ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.nop3_1301   ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.mflo3_1331|datad         ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.in3_1321|datad           ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.nop3_1301|datac          ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|run                       ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld4_1621    ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ldi4_1571   ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld5_1611    ;
; 0.283 ; 0.283        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld6_1601    ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|run|datad                              ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.fetch3_1271|datad        ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.jal4_1351|datad          ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Selector70~3clkctrl|inclk[0]           ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Selector70~3clkctrl|outclk             ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add4_1981|datad          ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.br7_1231|datad           ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.st7_1511|datad           ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.div6_1861|datad          ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ldi5_1561|datad          ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.mul6_1901|datad          ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ori5_1421|datad          ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.addi5_1481|datad         ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.andi5_1451|datad         ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.rol5_1711|datad          ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ror5_1681|datad          ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shra5_1241|datad         ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shr5_1741|datad          ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.neg4_1661|datad          ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.not4_1641|datad          ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shl5_1771|datad          ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.sub5_1941|datad          ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add5_1971|datad          ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.and5_1801|datad          ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.or5_1831|datad           ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr55|combout                       ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st4_1541    ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108~4|combout                    ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ror4_1691   ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shr4_1751   ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st5_1531    ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.and4_1811   ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld7_1591    ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shl4_1781   ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mul5_1911   ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60~3|combout                     ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mul4_1921   ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.sub4_1951   ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.div4_1881   ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108~4|datac                      ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ld4_1621|datad           ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ldi4_1571|datad          ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.br4_1401    ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.br5_1391    ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr55|datac                         ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ld5_1611|datad           ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Selector59~0clkctrl|inclk[0]           ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Selector59~0clkctrl|outclk             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reg_32_bit:IR|q[29]'                                                  ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------+
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[14]   ;
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[15]   ;
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[5]    ;
; 0.245 ; 0.245        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[8]    ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[12]   ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[11]   ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[21]   ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[63]   ;
; 0.248 ; 0.248        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[27]   ;
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[20]   ;
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[23]   ;
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[24]   ;
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[28]   ;
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[29]   ;
; 0.250 ; 0.250        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[1]    ;
; 0.250 ; 0.250        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[2]    ;
; 0.250 ; 0.250        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[9]    ;
; 0.251 ; 0.251        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[32]   ;
; 0.251 ; 0.251        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[33]   ;
; 0.251 ; 0.251        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[38]   ;
; 0.251 ; 0.251        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[39]   ;
; 0.251 ; 0.251        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[57]   ;
; 0.252 ; 0.252        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[0]    ;
; 0.252 ; 0.252        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[40]   ;
; 0.252 ; 0.252        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[41]   ;
; 0.252 ; 0.252        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[42]   ;
; 0.252 ; 0.252        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[6]    ;
; 0.253 ; 0.253        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[13]   ;
; 0.254 ; 0.254        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[4]    ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[47]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[48]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[49]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[50]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[51]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[52]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[53]   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[54]   ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[56]   ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[58]   ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[59]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[34]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[35]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[36]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[37]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[43]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[44]   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[45]   ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[46]   ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[55]   ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[60]   ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[61]   ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[62]   ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[7]    ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[17]   ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[3]    ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[7]|datac  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[17]|datac ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[14]|datad ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[15]|datad ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[5]|datad  ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[8]|datad  ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[12]|datad ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[3]|datac  ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[25]   ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[26]   ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[11]|datad ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[21]|datad ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[63]|datad ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[31]   ;
; 0.286 ; 0.286        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[27]|datad ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[30]   ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[20]|datad ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[23]|datad ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[24]|datad ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[28]|datad ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[29]|datad ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[18]   ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[19]   ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[1]|datad  ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[2]|datad  ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[9]|datad  ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[16]   ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[22]   ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[32]|datad ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[33]|datad ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[38]|datad ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[39]|datad ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[57]|datad ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[0]|datad  ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[40]|datad ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[41]|datad ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[42]|datad ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[6]|datad  ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[13]|datad ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[4]|datad  ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[25]|datac ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[26]|datac ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[31]|datac ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[47]|datad ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[48]|datad ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                    ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; rst       ; clk                                               ; 4.970 ; 4.867 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 4.618 ; 4.834 ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 4.507 ; 4.723 ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 4.603 ; 4.819 ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 5.087 ; 5.303 ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 2.651 ; 2.867 ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 1.682 ; 1.898 ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                       ;
+-----------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; rst       ; clk                                               ; -0.233 ; -0.221 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 1.516  ; 1.214  ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 1.618  ; 1.316  ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 1.519  ; 1.217  ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 1.010  ; 0.708  ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 6.656  ; 6.354  ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 4.528  ; 4.226  ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                        ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 9.974  ; 9.702  ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 8.824  ; 8.715  ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 9.974  ; 9.702  ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 9.068  ; 8.761  ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 8.550  ; 8.389  ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 8.945  ; 8.657  ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 8.945  ; 8.657  ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 8.605  ; 8.332  ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 8.079  ; 7.871  ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 7.844  ; 7.695  ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 7.847  ; 7.687  ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 8.785  ; 8.558  ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 7.857  ; 7.667  ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 8.257  ; 8.068  ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 8.630  ; 8.408  ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 7.895  ; 7.773  ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 8.255  ; 8.073  ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 8.564  ; 8.326  ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 8.538  ; 8.291  ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 8.197  ; 8.014  ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 7.547  ; 7.456  ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 8.519  ; 8.274  ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 21.660 ; 21.127 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 20.542 ; 20.098 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 18.737 ; 18.599 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 19.571 ; 19.307 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 19.071 ; 18.782 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 21.164 ; 20.704 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 20.864 ; 20.439 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 19.588 ; 19.515 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 18.274 ; 18.050 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 20.896 ; 20.552 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 17.987 ; 17.883 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 19.681 ; 19.287 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 18.292 ; 18.089 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 19.234 ; 18.886 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 21.660 ; 21.127 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 18.043 ; 17.780 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 20.016 ; 19.632 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 19.666 ; 19.563 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 20.589 ; 20.489 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 18.898 ; 18.580 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 18.103 ; 17.843 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 18.574 ; 18.289 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 18.459 ; 18.329 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 18.296 ; 18.159 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 18.797 ; 18.700 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 19.200 ; 18.832 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 19.414 ; 19.085 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 18.599 ; 18.302 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 18.410 ; 18.105 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 18.051 ; 17.855 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 18.286 ; 18.042 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 18.678 ; 18.419 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 19.812 ; 19.515 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 21.896 ; 21.363 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 20.778 ; 20.334 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 18.973 ; 18.835 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 19.807 ; 19.543 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 19.307 ; 19.018 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 21.400 ; 20.940 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 21.100 ; 20.675 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 19.824 ; 19.751 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 18.510 ; 18.286 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 21.132 ; 20.788 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 18.223 ; 18.119 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 19.917 ; 19.523 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 18.528 ; 18.325 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 19.470 ; 19.122 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 21.896 ; 21.363 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 18.279 ; 18.016 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 20.252 ; 19.868 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 19.902 ; 19.799 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 20.825 ; 20.725 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 19.134 ; 18.816 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 18.339 ; 18.079 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 18.810 ; 18.525 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 18.695 ; 18.565 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 18.532 ; 18.395 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 19.033 ; 18.936 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 19.436 ; 19.068 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 19.650 ; 19.321 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 18.835 ; 18.538 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 18.646 ; 18.341 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 18.287 ; 18.091 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 18.522 ; 18.278 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 18.914 ; 18.655 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 20.048 ; 19.751 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 12.732 ; 12.439 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 9.760  ; 9.467  ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 9.829  ; 9.536  ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 5.455  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 5.455  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;        ; 5.184  ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;        ; 5.184  ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 8.344  ; 8.187  ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 8.604  ; 8.498  ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 9.701  ; 9.437  ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 8.832  ; 8.535  ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 8.344  ; 8.187  ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 7.371  ; 7.281  ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 8.714  ; 8.434  ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 8.387  ; 8.122  ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 7.883  ; 7.679  ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 7.657  ; 7.511  ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 7.660  ; 7.503  ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 8.560  ; 8.339  ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 7.669  ; 7.484  ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 8.052  ; 7.867  ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 8.411  ; 8.195  ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 7.706  ; 7.585  ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 8.051  ; 7.873  ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 8.347  ; 8.116  ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 8.323  ; 8.082  ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 7.994  ; 7.815  ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 7.371  ; 7.281  ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 8.304  ; 8.066  ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 11.535 ; 11.325 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 13.982 ; 13.553 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 12.253 ; 12.118 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 13.056 ; 12.801 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 12.570 ; 12.289 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 14.577 ; 14.133 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 14.290 ; 13.879 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 13.073 ; 13.001 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 11.803 ; 11.585 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 14.321 ; 13.988 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 11.535 ; 11.434 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 13.156 ; 12.773 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 11.811 ; 11.613 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 12.725 ; 12.388 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 15.053 ; 14.539 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 11.581 ; 11.325 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 13.476 ; 13.104 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 13.197 ; 13.101 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 14.088 ; 13.996 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 12.402 ; 12.093 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 11.640 ; 11.387 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 12.093 ; 11.816 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 11.981 ; 11.853 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 11.833 ; 11.701 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 12.304 ; 12.208 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 12.693 ; 12.338 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 12.905 ; 12.588 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 12.120 ; 11.832 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 11.936 ; 11.640 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 11.588 ; 11.398 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 11.816 ; 11.579 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 12.199 ; 11.949 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 13.280 ; 12.992 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 11.389 ; 11.179 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 13.836 ; 13.407 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 12.107 ; 11.972 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 12.910 ; 12.655 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 12.424 ; 12.143 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 14.431 ; 13.987 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 14.144 ; 13.733 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 12.927 ; 12.855 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 11.657 ; 11.439 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 14.175 ; 13.842 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 11.389 ; 11.288 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 13.010 ; 12.627 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 11.665 ; 11.467 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 12.579 ; 12.242 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 14.907 ; 14.393 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 11.435 ; 11.179 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 13.330 ; 12.958 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 13.051 ; 12.955 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 13.942 ; 13.850 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 12.256 ; 11.947 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 11.494 ; 11.241 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 11.947 ; 11.670 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 11.835 ; 11.707 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 11.687 ; 11.555 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 12.158 ; 12.062 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 12.547 ; 12.192 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 12.759 ; 12.442 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 11.974 ; 11.686 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 11.790 ; 11.494 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 11.442 ; 11.252 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 11.670 ; 11.433 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 12.053 ; 11.803 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 13.134 ; 12.846 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 12.330 ; 12.047 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 9.474  ; 9.191  ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 9.541  ; 9.258  ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 5.335  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 5.335  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;        ; 5.072  ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;        ; 5.072  ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 45.58 MHz  ; 45.58 MHz       ; control_unit:controlUnit|BAout                    ;      ;
; 56.8 MHz   ; 56.8 MHz        ; rst                                               ;      ;
; 65.24 MHz  ; 65.24 MHz       ; control_unit:controlUnit|present_state.addi5_1481 ;      ;
; 73.67 MHz  ; 73.67 MHz       ; control_unit:controlUnit|present_state.add5_1971  ;      ;
; 77.58 MHz  ; 77.58 MHz       ; control_unit:controlUnit|present_state.add3_1991  ;      ;
; 151.06 MHz ; 151.06 MHz      ; reg_32_bit:IR|q[29]                               ;      ;
; 161.73 MHz ; 161.73 MHz      ; clk                                               ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+---------------------------------------------------+----------+---------------+
; Clock                                             ; Slack    ; End Point TNS ;
+---------------------------------------------------+----------+---------------+
; reg_32_bit:IR|q[29]                               ; -158.451 ; -10637.096    ;
; control_unit:controlUnit|BAout                    ; -18.491  ; -542.405      ;
; clk                                               ; -12.296  ; -8407.442     ;
; control_unit:controlUnit|present_state.addi5_1481 ; -11.459  ; -870.447      ;
; control_unit:controlUnit|present_state.add3_1991  ; -10.830  ; -836.718      ;
; control_unit:controlUnit|present_state.add5_1971  ; -10.745  ; -847.427      ;
; rst                                               ; -8.327   ; -501.587      ;
+---------------------------------------------------+----------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; rst                                               ; -9.727 ; -390.572      ;
; control_unit:controlUnit|BAout                    ; -8.816 ; -250.767      ;
; control_unit:controlUnit|present_state.add5_1971  ; -5.339 ; -59.166       ;
; control_unit:controlUnit|present_state.add3_1991  ; -5.248 ; -78.576       ;
; control_unit:controlUnit|present_state.addi5_1481 ; -5.195 ; -54.193       ;
; reg_32_bit:IR|q[29]                               ; -4.585 ; -33.484       ;
; clk                                               ; 0.309  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; control_unit:controlUnit|BAout                    ; -6.046 ; -2023.802     ;
; clk                                               ; -3.201 ; -1222.215     ;
; rst                                               ; -3.008 ; -870.516      ;
; control_unit:controlUnit|present_state.add3_1991  ; -0.648 ; -19.632       ;
; control_unit:controlUnit|present_state.add5_1971  ; -0.326 ; -3.054        ;
; control_unit:controlUnit|present_state.addi5_1481 ; -0.107 ; -0.337        ;
; reg_32_bit:IR|q[29]                               ; 0.222  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reg_32_bit:IR|q[29]'                                                                                                               ;
+----------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+
; Slack    ; From Node                        ; To Node           ; Launch Clock                   ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+
; -158.451 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.222     ; 149.701    ;
; -158.428 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.937     ; 149.963    ;
; -158.240 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.935     ; 149.777    ;
; -158.119 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.217     ; 149.372    ;
; -158.096 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.932     ; 149.634    ;
; -158.050 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.937     ; 149.585    ;
; -157.908 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.930     ; 149.448    ;
; -157.780 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.943     ; 149.309    ;
; -157.737 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.008     ; 149.701    ;
; -157.718 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.932     ; 149.256    ;
; -157.714 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.723     ; 149.963    ;
; -157.693 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.217     ; 148.946    ;
; -157.670 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.932     ; 149.208    ;
; -157.539 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.364     ; 148.774    ;
; -157.532 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.928     ; 149.076    ;
; -157.526 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.721     ; 149.777    ;
; -157.516 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.079     ; 149.036    ;
; -157.501 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.941     ; 149.032    ;
; -157.482 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.930     ; 149.022    ;
; -157.454 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.374     ; 148.686    ;
; -157.448 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.938     ; 148.980    ;
; -157.437 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.372     ; 148.671    ;
; -157.431 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.089     ; 148.948    ;
; -157.414 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.087     ; 148.933    ;
; -157.405 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.003     ; 149.372    ;
; -157.404 ; mux_32_to_1:BusMux|BusMuxOut[11] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.295     ; 148.581    ;
; -157.394 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.113     ; 148.795    ;
; -157.382 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.718     ; 149.634    ;
; -157.371 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.215     ; 148.627    ;
; -157.371 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.828     ; 149.057    ;
; -157.348 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.930     ; 148.889    ;
; -157.336 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.723     ; 149.585    ;
; -157.328 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.077     ; 148.850    ;
; -157.292 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.932     ; 148.830    ;
; -157.291 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.364     ; 148.535    ;
; -157.268 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.079     ; 148.797    ;
; -157.243 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.087     ; 148.762    ;
; -157.226 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.085     ; 148.747    ;
; -157.211 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.937     ; 148.746    ;
; -157.201 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.363     ; 148.444    ;
; -157.200 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.923     ; 148.747    ;
; -157.194 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.716     ; 149.448    ;
; -157.187 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.202     ; 148.456    ;
; -157.187 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.371     ; 148.421    ;
; -157.183 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.826     ; 148.871    ;
; -157.178 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.078     ; 148.706    ;
; -157.175 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.374     ; 148.573    ;
; -157.174 ; mux_32_to_1:BusMux|BusMuxOut[15] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.956     ; 148.690    ;
; -157.169 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.936     ; 148.703    ;
; -157.164 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.917     ; 148.718    ;
; -157.164 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.086     ; 148.683    ;
; -157.160 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.928     ; 148.703    ;
; -157.153 ; mux_32_to_1:BusMux|BusMuxOut[17] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.956     ; 148.669    ;
; -157.152 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.089     ; 148.835    ;
; -157.138 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.079     ; 148.658    ;
; -157.131 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.946     ; 148.657    ;
; -157.093 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.944     ; 148.621    ;
; -157.089 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.370     ; 148.327    ;
; -157.081 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.199     ; 148.354    ;
; -157.080 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.077     ; 148.611    ;
; -157.072 ; mux_32_to_1:BusMux|BusMuxOut[11] ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.290     ; 148.252    ;
; -157.066 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.729     ; 149.309    ;
; -157.066 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.085     ; 148.589    ;
; -157.058 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.914     ; 148.616    ;
; -157.053 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.089     ; 148.570    ;
; -157.036 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.087     ; 148.555    ;
; -157.022 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.938     ; 148.554    ;
; -157.004 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.718     ; 149.256    ;
; -156.993 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.828     ; 148.679    ;
; -156.990 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.076     ; 148.520    ;
; -156.979 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.003     ; 148.946    ;
; -156.976 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.915     ; 148.532    ;
; -156.976 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.084     ; 148.497    ;
; -156.970 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.930     ; 148.511    ;
; -156.967 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[11] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.377     ; 148.195    ;
; -156.964 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.087     ; 148.649    ;
; -156.956 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.718     ; 149.208    ;
; -156.944 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.363     ; 148.187    ;
; -156.944 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[11] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.092     ; 148.457    ;
; -156.921 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.078     ; 148.449    ;
; -156.916 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[29] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.364     ; 148.158    ;
; -156.916 ; mux_32_to_1:BusMux|BusMuxOut[14] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.937     ; 148.451    ;
; -156.893 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[29] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.079     ; 148.420    ;
; -156.890 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.079     ; 148.419    ;
; -156.879 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.932     ; 148.417    ;
; -156.878 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.083     ; 148.403    ;
; -156.870 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.912     ; 148.430    ;
; -156.868 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.085     ; 148.382    ;
; -156.842 ; mux_32_to_1:BusMux|BusMuxOut[15] ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.951     ; 148.361    ;
; -156.837 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[6]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.357     ; 148.080    ;
; -156.834 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[25] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.217     ; 148.089    ;
; -156.825 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -8.150     ; 148.774    ;
; -156.821 ; mux_32_to_1:BusMux|BusMuxOut[17] ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.951     ; 148.340    ;
; -156.818 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.714     ; 149.076    ;
; -156.814 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[6]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.072     ; 148.342    ;
; -156.811 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[25] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.932     ; 148.351    ;
; -156.802 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -7.865     ; 149.036    ;
; -156.800 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -8.078     ; 148.328    ;
; -156.799 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.941     ; 148.328    ;
; -156.798 ; mux_32_to_1:BusMux|BusMuxOut[10] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -7.931     ; 148.339    ;
+----------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|BAout'                                                                                                                                                  ;
+---------+------------------------------------+----------------------------------+---------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                          ; Launch Clock                                      ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+----------------------------------+---------------------------------------------------+--------------------------------+--------------+------------+------------+
; -18.491 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.058     ; 17.018     ;
; -18.287 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.033     ; 15.648     ;
; -17.949 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.064     ; 16.500     ;
; -17.836 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.016     ; 16.549     ;
; -17.785 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.852     ; 17.018     ;
; -17.747 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.052     ; 16.323     ;
; -17.731 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.048     ; 16.219     ;
; -17.681 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.058     ; 16.195     ;
; -17.594 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.039     ; 16.261     ;
; -17.581 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.827     ; 15.648     ;
; -17.466 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.016     ; 16.043     ;
; -17.355 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.888     ; 15.880     ;
; -17.295 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.051     ; 15.842     ;
; -17.252 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.055     ; 15.916     ;
; -17.243 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.858     ; 16.500     ;
; -17.175 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.057     ; 15.836     ;
; -17.167 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.051     ; 15.722     ;
; -17.131 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.297      ; 19.013     ;
; -17.130 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.810     ; 16.549     ;
; -17.121 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.065     ; 15.761     ;
; -17.080 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.045     ; 15.763     ;
; -17.048 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.920     ; 15.863     ;
; -17.041 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.846     ; 16.323     ;
; -17.025 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.842     ; 16.219     ;
; -16.978 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.019     ; 15.677     ;
; -16.975 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.852     ; 16.195     ;
; -16.946 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.033     ; 15.257     ;
; -16.900 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.014     ; 15.488     ;
; -16.888 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.833     ; 16.261     ;
; -16.792 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.322      ; 17.508     ;
; -16.779 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.044     ; 15.329     ;
; -16.760 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.810     ; 16.043     ;
; -16.649 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.682     ; 15.880     ;
; -16.649 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.339      ; 18.717     ;
; -16.644 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.919     ; 15.460     ;
; -16.633 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.054     ; 15.205     ;
; -16.603 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.060     ; 15.248     ;
; -16.600 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.334      ; 18.663     ;
; -16.589 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.845     ; 15.842     ;
; -16.589 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.291      ; 18.495     ;
; -16.546 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.849     ; 15.916     ;
; -16.544 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.307      ; 18.387     ;
; -16.528 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.059     ; 15.085     ;
; -16.501 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.536      ; 16.622     ;
; -16.495 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.302      ; 18.333     ;
; -16.488 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.665      ; 16.738     ;
; -16.469 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.851     ; 15.836     ;
; -16.461 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.845     ; 15.722     ;
; -16.425 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.503      ; 19.013     ;
; -16.423 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.292      ; 18.300     ;
; -16.415 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.859     ; 15.761     ;
; -16.414 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.713     ; 15.287     ;
; -16.386 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.902     ; 15.217     ;
; -16.380 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.336     ; 15.629     ;
; -16.374 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.839     ; 15.763     ;
; -16.342 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.714     ; 15.863     ;
; -16.321 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.297      ; 18.190     ;
; -16.309 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.316      ; 18.331     ;
; -16.301 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.664      ; 16.550     ;
; -16.272 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.813     ; 15.677     ;
; -16.260 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.311      ; 18.277     ;
; -16.258 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.303      ; 18.189     ;
; -16.240 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.827     ; 15.257     ;
; -16.231 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.561      ; 15.186     ;
; -16.218 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.690      ; 15.302     ;
; -16.196 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.311     ; 14.279     ;
; -16.194 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.808     ; 15.488     ;
; -16.165 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.304      ; 18.067     ;
; -16.159 ; control_unit:controlUnit|Grb       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|BAout ; 0.500        ; 2.806      ; 18.550     ;
; -16.155 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.286      ; 18.056     ;
; -16.145 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.317      ; 16.856     ;
; -16.140 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.292      ; 18.004     ;
; -16.116 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.299      ; 18.013     ;
; -16.106 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.339      ; 18.038     ;
; -16.086 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.528      ; 17.508     ;
; -16.073 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.838     ; 15.329     ;
; -16.065 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.300      ; 18.084     ;
; -16.031 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.689      ; 15.114     ;
; -16.016 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.295      ; 18.030     ;
; -15.995 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.467      ; 17.875     ;
; -15.992 ; control_unit:controlUnit|Cout      ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 1.771      ; 17.348     ;
; -15.988 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.298      ; 18.004     ;
; -15.959 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.530      ; 16.104     ;
; -15.946 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.659      ; 16.220     ;
; -15.943 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.545      ; 18.717     ;
; -15.939 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 2.293      ; 17.950     ;
; -15.938 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.713     ; 15.460     ;
; -15.927 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.848     ; 15.205     ;
; -15.904 ; control_unit:controlUnit|HIout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; 0.518      ; 16.007     ;
; -15.903 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|BAout ; 0.500        ; 1.530      ; 17.018     ;
; -15.897 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.854     ; 15.248     ;
; -15.894 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.540      ; 18.663     ;
; -15.883 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.497      ; 18.495     ;
; -15.838 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 2.513      ; 18.387     ;
; -15.838 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -0.342     ; 15.111     ;
; -15.828 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|BAout ; 0.500        ; 1.605      ; 17.018     ;
; -15.825 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 0.500        ; -1.046     ; 14.394     ;
; -15.822 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; -0.853     ; 15.085     ;
; -15.820 ; control_unit:controlUnit|Grb       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|BAout ; 0.500        ; 2.831      ; 17.045     ;
; -15.795 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout ; 1.000        ; 0.742      ; 16.622     ;
+---------+------------------------------------+----------------------------------+---------------------------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                              ;
+---------+----------------------------------+-------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                   ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+-------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -12.296 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:MDR|q[24]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.285    ; 2.503      ;
; -12.186 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[5] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.620      ;
; -12.186 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[6] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.620      ;
; -12.184 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[2] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.618      ;
; -12.160 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[4] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.594      ;
; -12.159 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.593      ;
; -12.159 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.593      ;
; -12.146 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.058    ; 2.580      ;
; -12.128 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R6|q[17]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.887     ; 2.733      ;
; -12.123 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:HI_reg|q[11]                   ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.192    ; 2.423      ;
; -12.121 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:MAR|q[3]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.297    ; 2.316      ;
; -12.115 ; mux_32_to_1:BusMux|BusMuxOut[28] ; reg_32_bit:HI_reg|q[28]                   ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.989     ; 2.618      ;
; -12.114 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:MDR|q[30]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.838     ; 2.768      ;
; -12.095 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:MDR|q[1]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.575    ; 2.012      ;
; -12.093 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R14|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.188    ; 2.397      ;
; -12.075 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:MAR|q[0]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.297    ; 2.270      ;
; -12.056 ; mux_32_to_1:BusMux|BusMuxOut[30] ; IncPC_32_bit:PC_reg|newPC[30]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.871     ; 2.677      ;
; -12.053 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R0|q[1]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.107    ; 2.438      ;
; -12.040 ; mux_32_to_1:BusMux|BusMuxOut[26] ; reg_32_bit:IR|q[26]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.963     ; 2.569      ;
; -12.022 ; mux_32_to_1:BusMux|BusMuxOut[22] ; reg_32_bit:IR|q[22]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.964     ; 2.550      ;
; -12.010 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:HI_reg|q[1]                    ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.160    ; 2.342      ;
; -11.993 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:MDR|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.648    ; 1.837      ;
; -11.979 ; mux_32_to_1:BusMux|BusMuxOut[28] ; reg_32_bit:IR|q[28]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.460    ; 2.011      ;
; -11.976 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R1|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.848     ; 2.620      ;
; -11.973 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:MAR|q[1]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.582    ; 1.883      ;
; -11.963 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:LO_reg|q[1]                    ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.113    ; 2.342      ;
; -11.927 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:Y|q[0]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.282    ; 2.137      ;
; -11.921 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:MDR|q[21]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.460    ; 1.953      ;
; -11.918 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R0|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.820     ; 2.590      ;
; -11.916 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; reg_32_bit:MDR|q[8]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.290    ; 2.118      ;
; -11.914 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R9|q[2]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.844     ; 2.562      ;
; -11.912 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:Y|q[1]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.570    ; 1.834      ;
; -11.903 ; mux_32_to_1:BusMux|BusMuxOut[29] ; reg_32_bit:IR|q[29]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.325    ; 2.070      ;
; -11.900 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[5] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.620      ;
; -11.900 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[6] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.620      ;
; -11.898 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:Y|q[17]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.866     ; 2.524      ;
; -11.898 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[2] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.618      ;
; -11.895 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; reg_32_bit:MAR|q[7]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.306    ; 2.081      ;
; -11.875 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R15|q[1]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.583    ; 1.784      ;
; -11.874 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R5|q[2]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.802     ; 2.564      ;
; -11.874 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[4] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.594      ;
; -11.873 ; mux_32_to_1:BusMux|BusMuxOut[27] ; reg_32_bit:IR|q[27]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.343    ; 2.022      ;
; -11.873 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.593      ;
; -11.873 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.593      ;
; -11.862 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:MDR|q[6]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.297    ; 2.057      ;
; -11.861 ; mux_32_to_1:BusMux|BusMuxOut[20] ; reg_32_bit:IR|q[20]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.870     ; 2.483      ;
; -11.860 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; seven_seg_display_out:display1|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 1.000        ; -10.272    ; 2.580      ;
; -11.842 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:MAR|q[5]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.295    ; 2.039      ;
; -11.838 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:IR|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.828     ; 2.502      ;
; -11.835 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R10|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.261    ; 2.066      ;
; -11.828 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R13|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.238    ; 2.082      ;
; -11.825 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:R13|q[0]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.292    ; 2.025      ;
; -11.823 ; mux_32_to_1:BusMux|BusMuxOut[13] ; reg_32_bit:IR|q[13]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.296    ; 2.019      ;
; -11.819 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:HI_reg|q[21]                   ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.014    ; 2.297      ;
; -11.806 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R15|q[12]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.816     ; 2.482      ;
; -11.799 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R9|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.235    ; 2.056      ;
; -11.795 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:Y|q[3]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.856     ; 2.431      ;
; -11.787 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R7|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.197    ; 2.082      ;
; -11.781 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:IR|q[21]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.996     ; 2.277      ;
; -11.767 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:MDR|q[5]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.288    ; 1.971      ;
; -11.763 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R6|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.860     ; 2.395      ;
; -11.752 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R3|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.188    ; 2.056      ;
; -11.751 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R1|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.831     ; 2.412      ;
; -11.748 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R15|q[11]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.201    ; 2.039      ;
; -11.748 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R11|q[24]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.864     ; 2.376      ;
; -11.742 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:IR|q[12]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.874     ; 2.360      ;
; -11.742 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.897      ;
; -11.742 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[4] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.897      ;
; -11.740 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.895      ;
; -11.738 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R2|q[17]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.851     ; 2.379      ;
; -11.738 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[6] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.893      ;
; -11.736 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.891      ;
; -11.734 ; mux_32_to_1:BusMux|BusMuxOut[24] ; IncPC_32_bit:PC_reg|newPC[24]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.878     ; 2.348      ;
; -11.734 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R2|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.828     ; 2.398      ;
; -11.718 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:MAR|q[6]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.304    ; 1.906      ;
; -11.717 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R6|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.875     ; 2.334      ;
; -11.715 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:MDR|q[23]                      ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.840     ; 2.367      ;
; -11.713 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R6|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.829     ; 2.376      ;
; -11.713 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[2] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.868      ;
; -11.713 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; seven_seg_display_out:display1|outputt[5] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.337    ; 1.868      ;
; -11.712 ; mux_32_to_1:BusMux|BusMuxOut[23] ; IncPC_32_bit:PC_reg|newPC[23]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.879     ; 2.325      ;
; -11.710 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; reg_32_bit:MAR|q[8]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.297    ; 1.905      ;
; -11.710 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R9|q[30]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.268    ; 1.934      ;
; -11.703 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; IncPC_32_bit:PC_reg|newPC[3]              ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.881     ; 2.314      ;
; -11.703 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:IR|q[3]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.848     ; 2.347      ;
; -11.693 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; reg_32_bit:MAR|q[4]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.301    ; 1.884      ;
; -11.689 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:MAR|q[2]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.303    ; 1.878      ;
; -11.685 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R9|q[17]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.896     ; 2.281      ;
; -11.677 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:MDR|q[2]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.296    ; 1.873      ;
; -11.672 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R0|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.167    ; 1.997      ;
; -11.672 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R0|q[24]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.856     ; 2.308      ;
; -11.666 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:IR|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.829     ; 2.329      ;
; -11.664 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:R13|q[3]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.835     ; 2.321      ;
; -11.653 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:Y|q[6]                         ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.297    ; 1.848      ;
; -11.647 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R7|q[23]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -9.802     ; 2.337      ;
; -11.647 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:Y|q[11]                        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.214    ; 1.925      ;
; -11.646 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R5|q[11]                       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.247    ; 1.891      ;
; -11.641 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; seven_seg_display_out:display2|outputt[0] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.057    ; 2.076      ;
; -11.641 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; seven_seg_display_out:display2|outputt[1] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.057    ; 2.076      ;
; -11.640 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; seven_seg_display_out:display2|outputt[3] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -10.057    ; 2.075      ;
+---------+----------------------------------+-------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                                                                                    ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -11.459 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.383     ; 3.184      ;
; -10.884 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.260     ; 2.493      ;
; -10.581 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.985     ; 5.319      ;
; -10.562 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.210     ; 2.460      ;
; -10.411 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.104     ; 2.734      ;
; -10.362 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.024     ; 2.770      ;
; -10.323 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.382     ; 2.049      ;
; -10.300 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.228     ; 2.621      ;
; -10.284 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.992     ; 2.686      ;
; -10.282 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.257     ; 2.465      ;
; -10.254 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.476     ; 2.176      ;
; -10.245 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.873     ; 4.916      ;
; -10.221 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.027     ; 2.626      ;
; -10.206 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.231     ; 2.508      ;
; -10.186 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.233     ; 2.508      ;
; -10.178 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.232     ; 2.506      ;
; -10.162 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.262     ; 2.339      ;
; -10.153 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.297     ; 2.400      ;
; -10.123 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.071     ; 2.428      ;
; -10.115 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -7.063     ; 2.432      ;
; -10.070 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Grc                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -7.898     ; 2.263      ;
; -10.053 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.948     ; 2.531      ;
; -10.034 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.951     ; 2.826      ;
; -10.033 ; control_unit:controlUnit|present_state.jal4_1351   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -8.212     ; 1.929      ;
; -10.033 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.871     ; 4.865      ;
; -9.981  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.715     ; 2.825      ;
; -9.934  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.620     ; 3.746      ;
; -9.928  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.942     ; 2.525      ;
; -9.919  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.630     ; 5.833      ;
; -9.902  ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.462     ; 3.548      ;
; -9.883  ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.892     ; 4.099      ;
; -9.866  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.949     ; 2.435      ;
; -9.865  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.719     ; 2.701      ;
; -9.861  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.714     ; 2.699      ;
; -9.859  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.716     ; 2.700      ;
; -9.836  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.621     ; 3.647      ;
; -9.827  ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.251     ; 3.184      ;
; -9.810  ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.894     ; 4.024      ;
; -9.797  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.217     ; 3.688      ;
; -9.779  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.218     ; 3.669      ;
; -9.772  ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.057     ; 3.823      ;
; -9.767  ; control_unit:controlUnit|present_state.sub4_1951   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.271     ; 3.604      ;
; -9.748  ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.402     ; 3.454      ;
; -9.734  ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.676     ; 4.166      ;
; -9.721  ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.268     ; 3.561      ;
; -9.705  ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.992     ; 3.069      ;
; -9.700  ; control_unit:controlUnit|present_state.shra4_1251  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.970     ; 3.838      ;
; -9.698  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.740     ; 4.390      ;
; -9.692  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.315     ; 2.733      ;
; -9.675  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.142     ; 3.965      ;
; -9.667  ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.155     ; 2.868      ;
; -9.629  ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.670     ; 4.067      ;
; -9.625  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.857     ; 4.308      ;
; -9.619  ; control_unit:controlUnit|present_state.div3_1891   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.857     ; 3.870      ;
; -9.614  ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.010     ; 4.036      ;
; -9.604  ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.995     ; 2.965      ;
; -9.598  ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.955     ; 6.193      ;
; -9.594  ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.269     ; 3.433      ;
; -9.592  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.219     ; 3.481      ;
; -9.580  ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.897     ; 3.791      ;
; -9.575  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -6.989     ; 2.190      ;
; -9.563  ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.745     ; 4.250      ;
; -9.562  ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.990     ; 2.928      ;
; -9.556  ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.741     ; 4.247      ;
; -9.553  ; control_unit:controlUnit|present_state.and4_1811   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.269     ; 3.392      ;
; -9.542  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.874     ; 4.211      ;
; -9.541  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.966     ; 4.033      ;
; -9.524  ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.768     ; 3.112      ;
; -9.495  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.804     ; 2.799      ;
; -9.484  ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.487     ; 4.429      ;
; -9.480  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.464     ; 3.124      ;
; -9.479  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.035     ; 3.876      ;
; -9.478  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.034     ; 3.876      ;
; -9.470  ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.022     ; 2.804      ;
; -9.457  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.279     ; 3.610      ;
; -9.452  ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.928     ; 3.632      ;
; -9.411  ; control_unit:controlUnit|present_state.ror4_1691   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.267     ; 3.252      ;
; -9.394  ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -5.461     ; 4.175      ;
; -9.392  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.316     ; 2.432      ;
; -9.361  ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.144     ; 3.649      ;
; -9.335  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mflo3_1331       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.856     ; 3.764      ;
; -9.331  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.914     ; 4.151      ;
; -9.326  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.562     ; 2.120      ;
; -9.301  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.276     ; 3.457      ;
; -9.299  ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.086     ; 3.645      ;
; -9.298  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.459     ; 2.947      ;
; -9.296  ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.023     ; 2.629      ;
; -9.280  ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.085     ; 3.627      ;
; -9.261  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.036     ; 3.657      ;
; -9.258  ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.279     ; 3.411      ;
; -9.239  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.281     ; 3.390      ;
; -9.205  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.317     ; 2.244      ;
; -9.192  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -4.965     ; 3.766      ;
; -9.179  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.462     ; 2.825      ;
; -9.171  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.141     ; 3.462      ;
; -9.165  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.627     ; 2.945      ;
; -9.165  ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.142     ; 3.455      ;
; -9.154  ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.217     ; 3.369      ;
; -9.145  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -6.021     ; 2.480      ;
; -9.130  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -5.408     ; 3.261      ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add3_1991'                                                                                                                                                    ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -10.830 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.206     ; 2.493      ;
; -10.526 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.930     ; 5.319      ;
; -10.357 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.050     ; 2.734      ;
; -10.307 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.969     ; 2.770      ;
; -10.246 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.174     ; 2.621      ;
; -10.230 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.938     ; 2.686      ;
; -10.228 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.203     ; 2.465      ;
; -10.200 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.422     ; 2.176      ;
; -10.191 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.819     ; 4.916      ;
; -10.166 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.972     ; 2.626      ;
; -10.157 ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.240     ; 3.447      ;
; -10.156 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZLowIn                         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.705     ; 2.688      ;
; -10.152 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.177     ; 2.508      ;
; -10.136 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.250     ; 3.416      ;
; -10.132 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.179     ; 2.508      ;
; -10.131 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.250     ; 3.411      ;
; -10.124 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.178     ; 2.506      ;
; -10.108 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.208     ; 2.339      ;
; -10.099 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.243     ; 2.400      ;
; -10.069 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.017     ; 2.428      ;
; -10.061 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -7.009     ; 2.432      ;
; -9.999  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.894     ; 2.531      ;
; -9.981  ; control_unit:controlUnit|present_state.ldi5_1561   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.240     ; 3.271      ;
; -9.980  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.897     ; 2.826      ;
; -9.979  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.817     ; 4.865      ;
; -9.962  ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.250     ; 3.242      ;
; -9.927  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.661     ; 2.825      ;
; -9.918  ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.082     ; 2.757      ;
; -9.913  ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.082     ; 2.752      ;
; -9.912  ; control_unit:controlUnit|present_state.and5_1801   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.099     ; 2.734      ;
; -9.910  ; control_unit:controlUnit|present_state.shl5_1771   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.095     ; 2.736      ;
; -9.879  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.565     ; 3.746      ;
; -9.874  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.888     ; 2.525      ;
; -9.866  ; control_unit:controlUnit|present_state.ori5_1421   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.238     ; 3.158      ;
; -9.865  ; control_unit:controlUnit|present_state.mflo3_1331  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.229     ; 2.557      ;
; -9.864  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.575     ; 5.833      ;
; -9.847  ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.249     ; 3.128      ;
; -9.812  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.895     ; 2.435      ;
; -9.811  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.665     ; 2.701      ;
; -9.809  ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.213     ; 2.517      ;
; -9.807  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.660     ; 2.699      ;
; -9.805  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.662     ; 2.700      ;
; -9.781  ; control_unit:controlUnit|present_state.not4_1641   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.096     ; 2.606      ;
; -9.781  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.566     ; 3.647      ;
; -9.750  ; control_unit:controlUnit|present_state.in3_1321    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.228     ; 2.443      ;
; -9.744  ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.082     ; 2.583      ;
; -9.740  ; control_unit:controlUnit|present_state.or5_1831    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.098     ; 2.563      ;
; -9.643  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.685     ; 4.390      ;
; -9.629  ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.081     ; 2.469      ;
; -9.626  ; control_unit:controlUnit|present_state.and5_1801   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.267     ; 2.889      ;
; -9.621  ; control_unit:controlUnit|present_state.sub5_1941   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.095     ; 2.447      ;
; -9.620  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.087     ; 3.965      ;
; -9.617  ; control_unit:controlUnit|present_state.shl5_1771   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.263     ; 2.884      ;
; -9.586  ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZHighIn                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -5.543     ; 4.147      ;
; -9.580  ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.212     ; 2.289      ;
; -9.571  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.803     ; 4.308      ;
; -9.559  ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.955     ; 4.036      ;
; -9.543  ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.900     ; 6.193      ;
; -9.521  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -6.935     ; 2.190      ;
; -9.508  ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.690     ; 4.250      ;
; -9.501  ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.686     ; 4.247      ;
; -9.486  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.911     ; 4.033      ;
; -9.474  ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.072     ; 2.323      ;
; -9.452  ; control_unit:controlUnit|present_state.neg4_1661   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.094     ; 2.279      ;
; -9.429  ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.432     ; 4.429      ;
; -9.424  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.980     ; 3.876      ;
; -9.423  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.979     ; 3.876      ;
; -9.407  ; control_unit:controlUnit|present_state.or5_1831    ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.266     ; 2.671      ;
; -9.402  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.224     ; 3.610      ;
; -9.306  ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.089     ; 3.649      ;
; -9.290  ; control_unit:controlUnit|present_state.jal4_1351   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.042     ; 2.169      ;
; -9.281  ; control_unit:controlUnit|present_state.sub5_1941   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -6.263     ; 2.548      ;
; -9.281  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mflo3_1331       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.802     ; 3.764      ;
; -9.276  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.859     ; 4.151      ;
; -9.258  ; control_unit:controlUnit|present_state.ldi5_1561   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.072     ; 2.107      ;
; -9.246  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.221     ; 3.457      ;
; -9.244  ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.031     ; 3.645      ;
; -9.225  ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.030     ; 3.627      ;
; -9.209  ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Grc                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.037     ; 2.263      ;
; -9.206  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.981     ; 3.657      ;
; -9.203  ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.224     ; 3.411      ;
; -9.184  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.226     ; 3.390      ;
; -9.137  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.910     ; 3.766      ;
; -9.136  ; control_unit:controlUnit|present_state.ori5_1421   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -7.070     ; 1.987      ;
; -9.116  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.086     ; 3.462      ;
; -9.110  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.572     ; 2.945      ;
; -9.110  ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.087     ; 3.455      ;
; -9.099  ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.162     ; 3.369      ;
; -9.075  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.353     ; 3.261      ;
; -9.068  ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.164     ; 3.336      ;
; -9.029  ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.985     ; 3.476      ;
; -9.022  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.ori4_1431        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.019     ; 3.420      ;
; -9.019  ; control_unit:controlUnit|present_state.br6_1381    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.174     ; 3.277      ;
; -9.010  ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.687     ; 3.755      ;
; -8.979  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.andi4_1461       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.358     ; 3.178      ;
; -8.977  ; control_unit:controlUnit|present_state.br4_1401    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.997     ; 3.412      ;
; -8.971  ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|present_state.st6_1521         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.350     ; 4.160      ;
; -8.970  ; control_unit:controlUnit|present_state.sub4_1951   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -5.033     ; 3.369      ;
; -8.952  ; control_unit:controlUnit|present_state.div3_1891   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.619     ; 3.765      ;
; -8.914  ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|present_state.shl4_1781        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -4.536     ; 4.110      ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add5_1971'                                                                                                                                                    ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -10.745 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.121     ; 2.493      ;
; -10.410 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.514     ; 3.820      ;
; -10.397 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.837     ; 3.484      ;
; -10.372 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.677     ; 3.619      ;
; -10.309 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.517     ; 3.716      ;
; -10.285 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.512     ; 3.697      ;
; -10.272 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.965     ; 2.734      ;
; -10.259 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.544     ; 3.639      ;
; -10.229 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.290     ; 3.863      ;
; -10.223 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.885     ; 2.770      ;
; -10.181 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.838     ; 3.267      ;
; -10.161 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.089     ; 2.621      ;
; -10.145 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.853     ; 2.686      ;
; -10.143 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.118     ; 2.465      ;
; -10.115 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.337     ; 2.176      ;
; -10.106 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.734     ; 4.916      ;
; -10.085 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.545     ; 3.464      ;
; -10.082 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.888     ; 2.626      ;
; -10.067 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.092     ; 2.508      ;
; -10.047 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.094     ; 2.508      ;
; -10.039 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.093     ; 2.506      ;
; -10.031 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.084     ; 2.871      ;
; -10.023 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.123     ; 2.339      ;
; -10.014 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -7.158     ; 2.400      ;
; -9.994  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.839     ; 3.079      ;
; -9.984  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.932     ; 2.428      ;
; -9.976  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.924     ; 2.432      ;
; -9.934  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.543     ; 3.315      ;
; -9.914  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.809     ; 2.531      ;
; -9.895  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.812     ; 2.826      ;
; -9.894  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.732     ; 4.865      ;
; -9.849  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.079     ; 2.694      ;
; -9.842  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.576     ; 2.825      ;
; -9.795  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.481     ; 3.746      ;
; -9.789  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.803     ; 2.525      ;
; -9.780  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.491     ; 5.833      ;
; -9.777  ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.064     ; 3.069      ;
; -9.764  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.387     ; 2.733      ;
; -9.739  ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.227     ; 2.868      ;
; -9.730  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -7.082     ; 2.572      ;
; -9.727  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.810     ; 2.435      ;
; -9.726  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.580     ; 2.701      ;
; -9.722  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.575     ; 2.699      ;
; -9.720  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.577     ; 2.700      ;
; -9.697  ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.482     ; 3.647      ;
; -9.676  ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.067     ; 2.965      ;
; -9.634  ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.062     ; 2.928      ;
; -9.596  ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -5.840     ; 3.112      ;
; -9.559  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.601     ; 4.390      ;
; -9.542  ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.094     ; 2.804      ;
; -9.536  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.003     ; 3.965      ;
; -9.486  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.718     ; 4.308      ;
; -9.475  ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.871     ; 4.036      ;
; -9.466  ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -5.533     ; 4.175      ;
; -9.464  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.388     ; 2.432      ;
; -9.459  ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.816     ; 6.193      ;
; -9.436  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -6.850     ; 2.190      ;
; -9.424  ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.606     ; 4.250      ;
; -9.417  ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.602     ; 4.247      ;
; -9.403  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.735     ; 4.211      ;
; -9.402  ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.667     ; 2.837      ;
; -9.402  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.827     ; 4.033      ;
; -9.398  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.634     ; 2.120      ;
; -9.368  ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.095     ; 2.629      ;
; -9.345  ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.348     ; 4.429      ;
; -9.340  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.896     ; 3.876      ;
; -9.339  ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.895     ; 3.876      ;
; -9.325  ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.620     ; 2.519      ;
; -9.318  ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.794     ; 2.448      ;
; -9.318  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.140     ; 3.610      ;
; -9.277  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.389     ; 2.244      ;
; -9.225  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.666     ; 2.661      ;
; -9.222  ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.005     ; 3.649      ;
; -9.217  ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.093     ; 2.480      ;
; -9.196  ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mflo3_1331       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.717     ; 3.764      ;
; -9.192  ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.775     ; 4.151      ;
; -9.182  ; control_unit:controlUnit|present_state.not3_1651   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.797     ; 2.309      ;
; -9.175  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.629     ; 1.902      ;
; -9.162  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.137     ; 3.457      ;
; -9.160  ; control_unit:controlUnit|present_state.br4_1401    ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.405     ; 2.111      ;
; -9.160  ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.947     ; 3.645      ;
; -9.141  ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.946     ; 3.627      ;
; -9.122  ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.897     ; 3.657      ;
; -9.120  ; control_unit:controlUnit|present_state.st4_1541    ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.551     ; 2.671      ;
; -9.119  ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.140     ; 3.411      ;
; -9.102  ; control_unit:controlUnit|present_state.addi4_1491  ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.347     ; 2.857      ;
; -9.100  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.142     ; 3.390      ;
; -9.078  ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.813     ; 2.189      ;
; -9.053  ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.826     ; 3.766      ;
; -9.047  ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -6.632     ; 1.771      ;
; -9.032  ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.002     ; 3.462      ;
; -9.026  ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.488     ; 2.945      ;
; -9.026  ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.003     ; 3.455      ;
; -9.015  ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.078     ; 3.369      ;
; -8.991  ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.269     ; 3.261      ;
; -8.984  ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.080     ; 3.336      ;
; -8.945  ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.901     ; 3.476      ;
; -8.938  ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.ori4_1431        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.935     ; 3.420      ;
; -8.935  ; control_unit:controlUnit|present_state.br6_1381    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -5.090     ; 3.277      ;
; -8.926  ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -4.603     ; 3.755      ;
+---------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst'                                                                                                                                                           ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.327 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 1.000        ; -5.213     ; 2.493      ;
; -8.303 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 0.500        ; -4.689     ; 2.493      ;
; -8.194 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 1.000        ; -3.108     ; 5.319      ;
; -8.054 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -5.226     ; 2.770      ;
; -7.999 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 0.500        ; -2.413     ; 5.319      ;
; -7.913 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -5.229     ; 2.626      ;
; -7.854 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 1.000        ; -5.057     ; 2.734      ;
; -7.830 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 0.500        ; -4.533     ; 2.734      ;
; -7.780 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -4.452     ; 2.770      ;
; -7.743 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 1.000        ; -5.181     ; 2.621      ;
; -7.727 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 1.000        ; -4.945     ; 2.686      ;
; -7.725 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 1.000        ; -5.210     ; 2.465      ;
; -7.719 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 0.500        ; -4.657     ; 2.621      ;
; -7.703 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 0.500        ; -4.421     ; 2.686      ;
; -7.701 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 0.500        ; -4.686     ; 2.465      ;
; -7.697 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 1.000        ; -5.429     ; 2.176      ;
; -7.688 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; rst         ; 1.000        ; -2.826     ; 4.916      ;
; -7.673 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 0.500        ; -4.905     ; 2.176      ;
; -7.664 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; rst         ; 0.500        ; -2.302     ; 4.916      ;
; -7.649 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 1.000        ; -5.184     ; 2.508      ;
; -7.639 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -4.455     ; 2.626      ;
; -7.629 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 1.000        ; -5.186     ; 2.508      ;
; -7.626 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.822     ; 3.746      ;
; -7.625 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 0.500        ; -4.660     ; 2.508      ;
; -7.621 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 1.000        ; -5.185     ; 2.506      ;
; -7.611 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; rst         ; 1.000        ; -1.832     ; 5.833      ;
; -7.605 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 1.000        ; -5.215     ; 2.339      ;
; -7.605 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 0.500        ; -4.662     ; 2.508      ;
; -7.597 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 0.500        ; -4.661     ; 2.506      ;
; -7.596 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 1.000        ; -5.250     ; 2.400      ;
; -7.581 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 0.500        ; -4.691     ; 2.339      ;
; -7.572 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 0.500        ; -4.726     ; 2.400      ;
; -7.566 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 1.000        ; -5.024     ; 2.428      ;
; -7.558 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 1.000        ; -5.016     ; 2.432      ;
; -7.542 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 0.500        ; -4.500     ; 2.428      ;
; -7.534 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 0.500        ; -4.492     ; 2.432      ;
; -7.528 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.823     ; 3.647      ;
; -7.496 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; rst         ; 1.000        ; -4.901     ; 2.531      ;
; -7.477 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; rst         ; 1.000        ; -4.904     ; 2.826      ;
; -7.476 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; rst         ; 1.000        ; -2.824     ; 4.865      ;
; -7.472 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; rst         ; 0.500        ; -4.377     ; 2.531      ;
; -7.453 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; rst         ; 0.500        ; -4.380     ; 2.826      ;
; -7.452 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; rst         ; 0.500        ; -2.300     ; 4.865      ;
; -7.424 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; rst         ; 1.000        ; -4.668     ; 2.825      ;
; -7.400 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; rst         ; 0.500        ; -4.144     ; 2.825      ;
; -7.390 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.942     ; 4.390      ;
; -7.371 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; rst         ; 1.000        ; -4.895     ; 2.525      ;
; -7.367 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.344     ; 3.965      ;
; -7.352 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -3.048     ; 3.746      ;
; -7.347 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; rst         ; 0.500        ; -4.371     ; 2.525      ;
; -7.337 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; rst         ; 0.500        ; -1.058     ; 5.833      ;
; -7.309 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; rst         ; 1.000        ; -4.902     ; 2.435      ;
; -7.308 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; rst         ; 1.000        ; -4.672     ; 2.701      ;
; -7.306 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.212     ; 4.036      ;
; -7.304 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; rst         ; 1.000        ; -4.667     ; 2.699      ;
; -7.302 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; rst         ; 1.000        ; -4.669     ; 2.700      ;
; -7.290 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; rst         ; 1.000        ; -1.157     ; 6.193      ;
; -7.285 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; rst         ; 0.500        ; -4.378     ; 2.435      ;
; -7.284 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; rst         ; 0.500        ; -4.148     ; 2.701      ;
; -7.280 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; rst         ; 0.500        ; -4.143     ; 2.699      ;
; -7.278 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; rst         ; 0.500        ; -4.145     ; 2.700      ;
; -7.255 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.947     ; 4.250      ;
; -7.254 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -3.049     ; 3.647      ;
; -7.248 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.943     ; 4.247      ;
; -7.233 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; rst         ; 1.000        ; -3.168     ; 4.033      ;
; -7.176 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.689     ; 4.429      ;
; -7.171 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.237     ; 3.876      ;
; -7.170 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.236     ; 3.876      ;
; -7.149 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.481     ; 3.610      ;
; -7.116 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.168     ; 4.390      ;
; -7.093 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.570     ; 3.965      ;
; -7.068 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; rst         ; 1.000        ; -2.810     ; 4.308      ;
; -7.053 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.346     ; 3.649      ;
; -7.044 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; rst         ; 0.500        ; -2.286     ; 4.308      ;
; -7.032 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.438     ; 4.036      ;
; -7.023 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.and4_1811        ; rst          ; rst         ; 1.000        ; -3.116     ; 4.151      ;
; -7.018 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; rst         ; 1.000        ; -4.942     ; 2.190      ;
; -7.016 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; rst         ; 0.500        ; -0.383     ; 6.193      ;
; -6.994 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; rst         ; 0.500        ; -4.418     ; 2.190      ;
; -6.993 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.478     ; 3.457      ;
; -6.991 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.288     ; 3.645      ;
; -6.985 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; rst         ; 1.000        ; -2.827     ; 4.211      ;
; -6.981 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.173     ; 4.250      ;
; -6.974 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.169     ; 4.247      ;
; -6.972 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.287     ; 3.627      ;
; -6.961 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; rst         ; 0.500        ; -2.303     ; 4.211      ;
; -6.959 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; rst         ; 0.500        ; -2.394     ; 4.033      ;
; -6.953 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.238     ; 3.657      ;
; -6.950 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.481     ; 3.411      ;
; -6.931 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.483     ; 3.390      ;
; -6.902 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.915     ; 4.429      ;
; -6.897 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.463     ; 3.876      ;
; -6.896 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.462     ; 3.876      ;
; -6.884 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; rst         ; 1.000        ; -3.167     ; 3.766      ;
; -6.875 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.707     ; 3.610      ;
; -6.863 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.343     ; 3.462      ;
; -6.857 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; rst         ; 1.000        ; -3.829     ; 2.945      ;
; -6.857 ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.344     ; 3.455      ;
; -6.846 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -3.419     ; 3.369      ;
; -6.822 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; rst         ; 1.000        ; -3.610     ; 3.261      ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst'                                                                                                                                                                                                ;
+--------+---------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                 ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -9.727 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 11.293     ; 1.596      ;
; -9.480 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 11.293     ; 1.343      ;
; -7.848 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 9.161      ; 1.343      ;
; -7.811 ; reg_32_bit:IR|q[27]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 8.925      ; 1.154      ;
; -7.490 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 11.633     ; 4.413      ;
; -7.454 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 8.925      ; 1.511      ;
; -7.206 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 11.482     ; 4.546      ;
; -7.095 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 9.161      ; 1.596      ;
; -6.952 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 11.633     ; 4.451      ;
; -6.807 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 11.463     ; 4.926      ;
; -6.683 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; rst         ; 0.000        ; 8.773      ; 2.130      ;
; -6.655 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 8.774      ; 2.159      ;
; -6.643 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 9.226      ; 2.613      ;
; -6.527 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 11.482     ; 4.725      ;
; -6.370 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 11.481     ; 4.881      ;
; -6.237 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 11.463     ; 4.996      ;
; -6.185 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 11.481     ; 5.566      ;
; -6.086 ; rst                                               ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; rst         ; 0.000        ; 11.352     ; 5.266      ;
; -6.085 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 9.226      ; 2.671      ;
; -6.051 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.260      ; 3.479      ;
; -5.986 ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.854      ; 1.898      ;
; -5.941 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.182      ; 3.511      ;
; -5.929 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.175      ; 3.516      ;
; -5.926 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; rst         ; 0.000        ; 8.758      ; 2.872      ;
; -5.892 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 11.465     ; 5.343      ;
; -5.886 ; control_unit:controlUnit|present_state.and4_1811  ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.302      ; 1.446      ;
; -5.882 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 11.466     ; 5.354      ;
; -5.878 ; rst                                               ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; rst         ; 0.000        ; 11.335     ; 5.457      ;
; -5.845 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.547      ; 3.972      ;
; -5.845 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.542      ; 3.967      ;
; -5.845 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.545      ; 3.970      ;
; -5.841 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.545      ; 3.974      ;
; -5.818 ; rst                                               ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; rst         ; 0.000        ; 11.311     ; 5.493      ;
; -5.811 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.547      ; 3.506      ;
; -5.809 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.542      ; 3.503      ;
; -5.808 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.545      ; 3.507      ;
; -5.808 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.545      ; 3.507      ;
; -5.782 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.257      ; 3.745      ;
; -5.780 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.301      ; 3.791      ;
; -5.749 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.260      ; 3.281      ;
; -5.722 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.753      ; 3.301      ;
; -5.701 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.140      ; 3.709      ;
; -5.678 ; control_unit:controlUnit|present_state.ror4_1691  ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.287      ; 1.639      ;
; -5.665 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 11.466     ; 6.071      ;
; -5.637 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.980      ; 3.613      ;
; -5.635 ; control_unit:controlUnit|present_state.shr4_1751  ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.284      ; 1.679      ;
; -5.632 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.302      ; 3.940      ;
; -5.611 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.940      ; 3.599      ;
; -5.608 ; rst                                               ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; rst         ; 0.000        ; 11.323     ; 5.715      ;
; -5.603 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.007      ; 3.674      ;
; -5.602 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.008      ; 3.676      ;
; -5.599 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.006      ; 3.677      ;
; -5.594 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.302      ; 3.478      ;
; -5.594 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.301      ; 3.477      ;
; -5.584 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.011      ; 3.697      ;
; -5.583 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 11.465     ; 6.152      ;
; -5.572 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.226      ; 3.924      ;
; -5.562 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.977      ; 3.685      ;
; -5.506 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.182      ; 3.446      ;
; -5.502 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.175      ; 3.443      ;
; -5.501 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 8.975      ; 3.744      ;
; -5.443 ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; rst         ; 0.000        ; 11.326     ; 5.883      ;
; -5.438 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 8.975      ; 3.307      ;
; -5.432 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.309      ; 4.147      ;
; -5.422 ; rst                                               ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; rst         ; 0.000        ; 11.334     ; 5.912      ;
; -5.419 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.309      ; 3.660      ;
; -5.417 ; rst                                               ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; rst         ; 0.000        ; 11.335     ; 5.918      ;
; -5.417 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.008      ; 3.361      ;
; -5.417 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.007      ; 3.360      ;
; -5.414 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.006      ; 3.362      ;
; -5.392 ; rst                                               ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; rst         ; -0.500       ; 11.352     ; 5.480      ;
; -5.388 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.300      ; 4.182      ;
; -5.364 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.257      ; 3.663      ;
; -5.361 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.300      ; 3.709      ;
; -5.351 ; control_unit:controlUnit|present_state.div5_1871  ; control_unit:controlUnit|present_state.div6_1861        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.135      ; 1.814      ;
; -5.342 ; reg_32_bit:IR|q[31]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 8.321      ; 3.019      ;
; -5.332 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 8.940      ; 3.378      ;
; -5.321 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 8.753      ; 3.202      ;
; -5.320 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 9.501      ; 4.451      ;
; -5.297 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 8.980      ; 3.453      ;
; -5.287 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 8.977      ; 3.460      ;
; -5.271 ; rst                                               ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; rst         ; 0.000        ; 11.311     ; 6.040      ;
; -5.267 ; reg_32_bit:IR|q[30]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 8.321      ; 3.094      ;
; -5.266 ; rst                                               ; control_unit:controlUnit|present_state.or5_1831         ; rst                                               ; rst         ; 0.000        ; 11.351     ; 6.085      ;
; -5.243 ; control_unit:controlUnit|present_state.mul5_1911  ; control_unit:controlUnit|present_state.mul6_1901        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.308      ; 2.095      ;
; -5.226 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.226      ; 3.770      ;
; -5.203 ; rst                                               ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; rst         ; 0.000        ; 11.293     ; 6.090      ;
; -5.193 ; control_unit:controlUnit|present_state.andi4_1461 ; control_unit:controlUnit|present_state.andi5_1451       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.530      ; 2.367      ;
; -5.189 ; rst                                               ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; rst         ; -0.500       ; 11.335     ; 5.666      ;
; -5.179 ; reg_32_bit:IR|q[27]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; -0.500       ; 6.793      ; 1.154      ;
; -5.176 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.011      ; 3.605      ;
; -5.171 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 9.140      ; 3.739      ;
; -5.149 ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; rst         ; -0.500       ; 7.517      ; 1.898      ;
; -5.126 ; control_unit:controlUnit|present_state.ldi4_1571  ; control_unit:controlUnit|present_state.ldi5_1561        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.222      ; 2.126      ;
; -5.104 ; control_unit:controlUnit|present_state.ori4_1431  ; control_unit:controlUnit|present_state.ori5_1421        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 7.187      ; 2.113      ;
; -5.094 ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 7.462      ; 1.898      ;
; -5.070 ; rst                                               ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; rst         ; -0.500       ; 11.311     ; 5.761      ;
; -5.058 ; reg_32_bit:IR|q[31]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 8.170      ; 3.152      ;
; -5.049 ; control_unit:controlUnit|present_state.and4_1811  ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; rst         ; -0.500       ; 6.965      ; 1.446      ;
; -5.010 ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; rst         ; -0.500       ; 7.378      ; 1.898      ;
+--------+---------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|BAout'                                                                                                                           ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -8.816 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.012     ; 4.196      ;
; -8.773 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.798     ; 4.025      ;
; -8.757 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.156     ; 4.399      ;
; -8.755 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.370     ; 4.615      ;
; -8.615 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.297     ; 4.682      ;
; -8.581 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.083     ; 4.502      ;
; -8.507 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.012     ; 4.025      ;
; -8.491 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.370     ; 4.399      ;
; -8.365 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.811     ; 4.446      ;
; -8.363 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.025     ; 4.662      ;
; -8.361 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.012     ; 4.651      ;
; -8.358 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.013     ; 4.655      ;
; -8.316 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.799     ; 4.483      ;
; -8.315 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.297     ; 4.502      ;
; -8.306 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.798     ; 4.492      ;
; -8.296 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.802     ; 4.506      ;
; -8.229 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.016     ; 4.787      ;
; -8.202 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.018     ; 4.816      ;
; -8.187 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.798     ; 4.611      ;
; -8.182 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.012     ; 4.830      ;
; -8.166 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.804     ; 4.638      ;
; -8.157 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.790     ; 4.633      ;
; -8.153 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.935     ; 4.782      ;
; -8.122 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.798     ; 4.196      ;
; -8.111 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.016     ; 4.905      ;
; -8.109 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.802     ; 4.693      ;
; -8.099 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.025     ; 4.446      ;
; -8.083 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.004     ; 4.921      ;
; -8.071 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.149     ; 5.078      ;
; -8.062 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.968     ; 4.906      ;
; -8.061 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.156     ; 4.615      ;
; -8.050 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.013     ; 4.483      ;
; -8.040 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.012     ; 4.492      ;
; -8.030 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.798     ; 4.768      ;
; -8.030 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.016     ; 4.506      ;
; -7.949 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.182     ; 5.233      ;
; -7.943 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.789     ; 4.846      ;
; -7.932 ; reg_32_bit:MDR|q[9]            ; mux_32_to_1:BusMux|BusMuxOut[9]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.078     ; 2.176      ;
; -7.921 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.083     ; 4.682      ;
; -7.921 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.012     ; 4.611      ;
; -7.907 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.012     ; 5.105      ;
; -7.900 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.018     ; 4.638      ;
; -7.891 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.004     ; 4.633      ;
; -7.887 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.149     ; 4.782      ;
; -7.873 ; reg_32_bit:MDR|q[14]           ; mux_32_to_1:BusMux|BusMuxOut[14] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.087     ; 2.244      ;
; -7.843 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.016     ; 4.693      ;
; -7.836 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.784     ; 4.948      ;
; -7.824 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.793     ; 4.969      ;
; -7.823 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.794     ; 4.971      ;
; -7.812 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.805     ; 4.993      ;
; -7.808 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.998     ; 5.190      ;
; -7.796 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.182     ; 4.906      ;
; -7.778 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.003     ; 5.225      ;
; -7.764 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.012     ; 4.768      ;
; -7.718 ; reg_32_bit:R14|q[11]           ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 9.974      ; 2.286      ;
; -7.708 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.796     ; 5.088      ;
; -7.705 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.007     ; 5.302      ;
; -7.705 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.008     ; 5.303      ;
; -7.677 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.003     ; 4.846      ;
; -7.669 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.811     ; 4.662      ;
; -7.667 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.798     ; 4.651      ;
; -7.664 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.799     ; 4.655      ;
; -7.654 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.954     ; 5.300      ;
; -7.646 ; reg_32_bit:MDR|q[9]            ; mux_32_to_1:BusMux|BusMuxOut[9]  ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 10.292     ; 2.176      ;
; -7.645 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.010     ; 5.365      ;
; -7.641 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.019     ; 5.378      ;
; -7.587 ; reg_32_bit:MDR|q[14]           ; mux_32_to_1:BusMux|BusMuxOut[14] ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 10.301     ; 2.244      ;
; -7.570 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.998     ; 4.948      ;
; -7.558 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.007     ; 4.969      ;
; -7.557 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.008     ; 4.971      ;
; -7.553 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.832     ; 5.279      ;
; -7.546 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.019     ; 4.993      ;
; -7.535 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.802     ; 4.787      ;
; -7.508 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.804     ; 4.816      ;
; -7.504 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.817     ; 5.313      ;
; -7.488 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.798     ; 4.830      ;
; -7.487 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.168     ; 5.681      ;
; -7.451 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.837     ; 5.386      ;
; -7.442 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.010     ; 5.088      ;
; -7.434 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.046     ; 5.612      ;
; -7.432 ; reg_32_bit:R14|q[11]           ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 10.188     ; 2.286      ;
; -7.429 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.836     ; 5.407      ;
; -7.417 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.802     ; 4.905      ;
; -7.407 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.817     ; 5.410      ;
; -7.394 ; reg_32_bit:R8|q[1]             ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 9.917      ; 2.553      ;
; -7.389 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.790     ; 4.921      ;
; -7.388 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.168     ; 5.300      ;
; -7.377 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.935     ; 5.078      ;
; -7.339 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.031     ; 5.692      ;
; -7.336 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.051     ; 5.715      ;
; -7.333 ; reg_32_bit:MDR|q[1]            ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.361     ; 3.058      ;
; -7.324 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.050     ; 5.726      ;
; -7.312 ; reg_32_bit:R14|q[28]           ; mux_32_to_1:BusMux|BusMuxOut[28] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 9.772      ; 2.490      ;
; -7.301 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 13.031     ; 5.730      ;
; -7.289 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.807     ; 5.518      ;
; -7.287 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 13.046     ; 5.279      ;
; -7.267 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 12.792     ; 5.525      ;
; -7.255 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 12.968     ; 5.233      ;
; -7.253 ; reg_32_bit:R8|q[4]             ; mux_32_to_1:BusMux|BusMuxOut[4]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 9.668      ; 2.445      ;
; -7.249 ; reg_32_bit:R8|q[11]            ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 10.014     ; 2.795      ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add5_1971'                                                                                                                                                                                       ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.339 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.662      ; 1.343      ;
; -4.586 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.662      ; 1.596      ;
; -2.829 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 7.020      ; 4.451      ;
; -2.688 ; reg_32_bit:IR|q[27]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.312      ; 1.154      ;
; -2.404 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.869      ; 4.725      ;
; -2.367 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 7.020      ; 4.413      ;
; -2.331 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.312      ; 1.511      ;
; -2.247 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.868      ; 4.881      ;
; -2.114 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.850      ; 4.996      ;
; -2.083 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.869      ; 4.546      ;
; -1.944 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.595      ; 2.671      ;
; -1.769 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.852      ; 5.343      ;
; -1.759 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.853      ; 5.354      ;
; -1.688 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.934      ; 3.506      ;
; -1.686 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.929      ; 3.503      ;
; -1.685 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.932      ; 3.507      ;
; -1.685 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.932      ; 3.507      ;
; -1.684 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.850      ; 4.926      ;
; -1.626 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.647      ; 3.281      ;
; -1.560 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.160      ; 2.130      ;
; -1.532 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.161      ; 2.159      ;
; -1.502 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.595      ; 2.613      ;
; -1.471 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.689      ; 3.478      ;
; -1.471 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.688      ; 3.477      ;
; -1.383 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.569      ; 3.446      ;
; -1.379 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.562      ; 3.443      ;
; -1.315 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.362      ; 3.307      ;
; -1.296 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.696      ; 3.660      ;
; -1.294 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.395      ; 3.361      ;
; -1.294 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.394      ; 3.360      ;
; -1.291 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.393      ; 3.362      ;
; -1.271 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.721      ; 5.480      ;
; -1.241 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.644      ; 3.663      ;
; -1.238 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.687      ; 3.709      ;
; -1.209 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.327      ; 3.378      ;
; -1.198 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.140      ; 3.202      ;
; -1.174 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.367      ; 3.453      ;
; -1.164 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.364      ; 3.460      ;
; -1.150 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.034      ; 1.904      ;
; -1.085 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.595      ; 3.770      ;
; -1.068 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.704      ; 5.666      ;
; -1.062 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.868      ; 5.566      ;
; -1.053 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.398      ; 3.605      ;
; -1.048 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 4.527      ; 3.739      ;
; -1.008 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.886      ; 1.898      ;
; -0.985 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.721      ; 5.266      ;
; -0.953 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.831      ; 1.898      ;
; -0.949 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.680      ; 5.761      ;
; -0.928 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.647      ; 3.479      ;
; -0.908 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.334      ; 1.446      ;
; -0.853 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.279      ; 1.446      ;
; -0.845 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.223      ; 1.898      ;
; -0.818 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.569      ; 3.511      ;
; -0.806 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.562      ; 3.516      ;
; -0.803 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.145      ; 2.872      ;
; -0.777 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.704      ; 5.457      ;
; -0.745 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.671      ; 1.446      ;
; -0.735 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.692      ; 5.987      ;
; -0.722 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.934      ; 3.972      ;
; -0.722 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.929      ; 3.967      ;
; -0.722 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.932      ; 3.970      ;
; -0.718 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.932      ; 3.974      ;
; -0.717 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.680      ; 5.493      ;
; -0.701 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.599      ; 1.898      ;
; -0.700 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.319      ; 1.639      ;
; -0.659 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.644      ; 3.745      ;
; -0.657 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.316      ; 1.679      ;
; -0.657 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.688      ; 3.791      ;
; -0.650 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.703      ; 6.083      ;
; -0.645 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.264      ; 1.639      ;
; -0.602 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.261      ; 1.679      ;
; -0.601 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.047      ; 1.446      ;
; -0.599 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.140      ; 3.301      ;
; -0.578 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.527      ; 3.709      ;
; -0.574 ; rst                                              ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.695      ; 6.151      ;
; -0.542 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.853      ; 6.071      ;
; -0.537 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.656      ; 1.639      ;
; -0.514 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.367      ; 3.613      ;
; -0.509 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.034      ; 2.045      ;
; -0.509 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.689      ; 3.940      ;
; -0.507 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.692      ; 5.715      ;
; -0.494 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.653      ; 1.679      ;
; -0.488 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.327      ; 3.599      ;
; -0.480 ; rst                                              ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.704      ; 6.254      ;
; -0.480 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.394      ; 3.674      ;
; -0.479 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.395      ; 3.676      ;
; -0.476 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.393      ; 3.677      ;
; -0.469 ; rst                                              ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.662      ; 6.223      ;
; -0.461 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.398      ; 3.697      ;
; -0.460 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.852      ; 6.152      ;
; -0.439 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.364      ; 3.685      ;
; -0.431 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.595      ; 3.924      ;
; -0.411 ; rst                                              ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 6.680      ; 6.299      ;
; -0.393 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.032      ; 1.639      ;
; -0.378 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 4.362      ; 3.744      ;
; -0.373 ; control_unit:controlUnit|present_state.div5_1871 ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.167      ; 1.814      ;
; -0.350 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.029      ; 1.679      ;
; -0.342 ; rst                                              ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.695      ; 5.883      ;
; -0.321 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 6.703      ; 5.912      ;
; -0.318 ; control_unit:controlUnit|present_state.div5_1871 ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.112      ; 1.814      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add3_1991'                                                                                                                                                                                         ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.248 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.591      ; 1.343      ;
; -4.515 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.591      ; 1.596      ;
; -3.366 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.298      ; 1.952      ;
; -3.332 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.473      ; 2.161      ;
; -3.260 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.473      ; 2.233      ;
; -2.869 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 5.298      ; 1.949      ;
; -2.839 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 5.473      ; 2.154      ;
; -2.740 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.931      ; 4.451      ;
; -2.700 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 5.473      ; 2.293      ;
; -2.673 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.859      ; 1.206      ;
; -2.599 ; reg_32_bit:IR|q[27]                                ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.223      ; 1.154      ;
; -2.534 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.249      ; 0.735      ;
; -2.518 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.857      ; 1.359      ;
; -2.344 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.803      ; 1.479      ;
; -2.337 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.058      ; 1.741      ;
; -2.336 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.858      ; 1.542      ;
; -2.315 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.780      ; 4.725      ;
; -2.289 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.429      ; 2.160      ;
; -2.278 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.931      ; 4.413      ;
; -2.257 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.251      ; 1.014      ;
; -2.256 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.602      ; 1.366      ;
; -2.242 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.223      ; 1.511      ;
; -2.217 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.429      ; 2.232      ;
; -2.158 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.779      ; 4.881      ;
; -2.064 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 5.298      ; 3.254      ;
; -2.055 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.630      ; 1.595      ;
; -1.994 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.780      ; 4.546      ;
; -1.853 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.524      ; 2.671      ;
; -1.806 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.359      ; 0.573      ;
; -1.795 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.481      ; 1.206      ;
; -1.792 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.429      ; 2.157      ;
; -1.741 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.427      ; 1.206      ;
; -1.697 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.912      ; 0.735      ;
; -1.692 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.707      ; 2.035      ;
; -1.680 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.763      ; 5.343      ;
; -1.670 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.764      ; 5.354      ;
; -1.656 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.342      ; 1.206      ;
; -1.653 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.429      ; 2.296      ;
; -1.642 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.857      ; 0.735      ;
; -1.640 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.479      ; 1.359      ;
; -1.599 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.845      ; 3.506      ;
; -1.597 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.840      ; 3.503      ;
; -1.596 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.843      ; 3.507      ;
; -1.596 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.843      ; 3.507      ;
; -1.586 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.425      ; 1.359      ;
; -1.558 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.773      ; 0.735      ;
; -1.537 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.558      ; 3.281      ;
; -1.516 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 5.298      ; 3.302      ;
; -1.507 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.466      ; 1.479      ;
; -1.501 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.340      ; 1.359      ;
; -1.500 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.721      ; 1.741      ;
; -1.471 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.071      ; 2.130      ;
; -1.458 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.480      ; 1.542      ;
; -1.452 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.411      ; 1.479      ;
; -1.445 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.666      ; 1.741      ;
; -1.443 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.072      ; 2.159      ;
; -1.431 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 4.524      ; 2.613      ;
; -1.420 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.914      ; 1.014      ;
; -1.419 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.265      ; 1.366      ;
; -1.404 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.426      ; 1.542      ;
; -1.382 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.600      ; 3.478      ;
; -1.382 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.599      ; 3.477      ;
; -1.368 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.327      ; 1.479      ;
; -1.365 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.859      ; 1.014      ;
; -1.364 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.210      ; 1.366      ;
; -1.361 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.582      ; 1.741      ;
; -1.325 ; control_unit:controlUnit|present_state.jal3_1361   ; control_unit:controlUnit|R_enableIn[15]                 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.569      ; 2.264      ;
; -1.319 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.341      ; 1.542      ;
; -1.294 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.480      ; 3.446      ;
; -1.290 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.473      ; 3.443      ;
; -1.281 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.775      ; 1.014      ;
; -1.280 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.126      ; 1.366      ;
; -1.243 ; control_unit:controlUnit|present_state.fetch0_2021 ; control_unit:controlUnit|PCout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.592      ; 2.369      ;
; -1.226 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.273      ; 3.307      ;
; -1.218 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.293      ; 1.595      ;
; -1.207 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.607      ; 3.660      ;
; -1.205 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.306      ; 3.361      ;
; -1.205 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.305      ; 3.360      ;
; -1.202 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.304      ; 3.362      ;
; -1.200 ; rst                                                ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.650      ; 5.480      ;
; -1.163 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.238      ; 1.595      ;
; -1.152 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.555      ; 3.663      ;
; -1.149 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.598      ; 3.709      ;
; -1.120 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.238      ; 3.378      ;
; -1.109 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.051      ; 3.202      ;
; -1.085 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.278      ; 3.453      ;
; -1.079 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.154      ; 1.595      ;
; -1.075 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.275      ; 3.460      ;
; -1.014 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.524      ; 3.770      ;
; -0.997 ; rst                                                ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.633      ; 5.666      ;
; -0.973 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.779      ; 5.566      ;
; -0.964 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.309      ; 3.605      ;
; -0.959 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 4.438      ; 3.739      ;
; -0.937 ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.815      ; 1.898      ;
; -0.928 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.981      ; 0.573      ;
; -0.920 ; control_unit:controlUnit|present_state.fetch2_2001 ; control_unit:controlUnit|MDRout                         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.268      ; 1.368      ;
; -0.914 ; rst                                                ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 6.650      ; 5.266      ;
; -0.878 ; rst                                                ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 6.609      ; 5.761      ;
; -0.874 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.927      ; 0.573      ;
; -0.855 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.370      ; 2.035      ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                                                                                                                       ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -5.195 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.518      ; 1.343      ;
; -4.442 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.518      ; 1.596      ;
; -2.685 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.876      ; 4.451      ;
; -2.544 ; reg_32_bit:IR|q[27]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.168      ; 1.154      ;
; -2.260 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.725      ; 4.725      ;
; -2.223 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.876      ; 4.413      ;
; -2.187 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.168      ; 1.511      ;
; -2.103 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.724      ; 4.881      ;
; -1.970 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.706      ; 4.996      ;
; -1.939 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.725      ; 4.546      ;
; -1.800 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.451      ; 2.671      ;
; -1.625 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.708      ; 5.343      ;
; -1.615 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.709      ; 5.354      ;
; -1.544 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.790      ; 3.506      ;
; -1.542 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.785      ; 3.503      ;
; -1.541 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.788      ; 3.507      ;
; -1.541 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.788      ; 3.507      ;
; -1.540 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.706      ; 4.926      ;
; -1.482 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.503      ; 3.281      ;
; -1.416 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.016      ; 2.130      ;
; -1.388 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.017      ; 2.159      ;
; -1.358 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.451      ; 2.613      ;
; -1.327 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.545      ; 3.478      ;
; -1.327 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.544      ; 3.477      ;
; -1.315 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Grb                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.920      ; 2.625      ;
; -1.239 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.425      ; 3.446      ;
; -1.235 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.418      ; 3.443      ;
; -1.225 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.109      ; 1.904      ;
; -1.171 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.218      ; 3.307      ;
; -1.152 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.552      ; 3.660      ;
; -1.150 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.251      ; 3.361      ;
; -1.150 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.250      ; 3.360      ;
; -1.147 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.249      ; 3.362      ;
; -1.127 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.577      ; 5.480      ;
; -1.097 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.500      ; 3.663      ;
; -1.094 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.543      ; 3.709      ;
; -1.065 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.183      ; 3.378      ;
; -1.054 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.996      ; 3.202      ;
; -1.030 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.223      ; 3.453      ;
; -1.020 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.220      ; 3.460      ;
; -0.941 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.451      ; 3.770      ;
; -0.924 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.560      ; 5.666      ;
; -0.918 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.724      ; 5.566      ;
; -0.909 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.254      ; 3.605      ;
; -0.904 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 4.383      ; 3.739      ;
; -0.841 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.577      ; 5.266      ;
; -0.809 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.687      ; 1.898      ;
; -0.805 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.536      ; 5.761      ;
; -0.784 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.503      ; 3.479      ;
; -0.725 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.603      ; 1.898      ;
; -0.709 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.135      ; 1.446      ;
; -0.701 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.599      ; 1.898      ;
; -0.701 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.079      ; 1.898      ;
; -0.674 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.425      ; 3.511      ;
; -0.662 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.418      ; 3.516      ;
; -0.659 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.001      ; 2.872      ;
; -0.633 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.560      ; 5.457      ;
; -0.625 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.051      ; 1.446      ;
; -0.601 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.047      ; 1.446      ;
; -0.601 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.527      ; 1.446      ;
; -0.594 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Grb                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.920      ; 2.846      ;
; -0.591 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.548      ; 5.987      ;
; -0.584 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.109      ; 2.045      ;
; -0.578 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.790      ; 3.972      ;
; -0.578 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.785      ; 3.967      ;
; -0.578 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.788      ; 3.970      ;
; -0.574 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.788      ; 3.974      ;
; -0.573 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.536      ; 5.493      ;
; -0.515 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.500      ; 3.745      ;
; -0.513 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.544      ; 3.791      ;
; -0.506 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.559      ; 6.083      ;
; -0.501 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.120      ; 1.639      ;
; -0.458 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.117      ; 1.679      ;
; -0.455 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.996      ; 3.301      ;
; -0.434 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.383      ; 3.709      ;
; -0.417 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.036      ; 1.639      ;
; -0.398 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.709      ; 6.071      ;
; -0.393 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.032      ; 1.639      ;
; -0.393 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.512      ; 1.639      ;
; -0.374 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.033      ; 1.679      ;
; -0.370 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.223      ; 3.613      ;
; -0.365 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.545      ; 3.940      ;
; -0.363 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.548      ; 5.715      ;
; -0.350 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.029      ; 1.679      ;
; -0.350 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.509      ; 1.679      ;
; -0.344 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.183      ; 3.599      ;
; -0.336 ; rst                                              ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.560      ; 6.254      ;
; -0.336 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.250      ; 3.674      ;
; -0.335 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.251      ; 3.676      ;
; -0.332 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.249      ; 3.677      ;
; -0.325 ; rst                                              ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.518      ; 6.223      ;
; -0.317 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.254      ; 3.697      ;
; -0.316 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.708      ; 6.152      ;
; -0.304 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|Rout                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.212      ; 2.928      ;
; -0.295 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.220      ; 3.685      ;
; -0.287 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.451      ; 3.924      ;
; -0.267 ; rst                                              ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 6.536      ; 6.299      ;
; -0.234 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 4.218      ; 3.744      ;
; -0.177 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 6.559      ; 5.912      ;
; -0.174 ; control_unit:controlUnit|present_state.div5_1871 ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.968      ; 1.814      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reg_32_bit:IR|q[29]'                                                                                                                                                                                       ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; -4.585 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; reg_32_bit:IR|q[29] ; 0.000        ; 6.161      ; 1.596      ;
; -4.338 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; reg_32_bit:IR|q[29] ; -0.500       ; 6.161      ; 1.343      ;
; -2.627 ; reg_32_bit:IR|q[27]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.751      ; 1.154      ;
; -2.286 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.459      ; 4.413      ;
; -2.270 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.751      ; 1.511      ;
; -2.002 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.308      ; 4.546      ;
; -1.768 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.459      ; 4.451      ;
; -1.603 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.289      ; 4.926      ;
; -1.501 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; reg_32_bit:IR|q[29] ; 0.000        ; 4.094      ; 2.613      ;
; -1.499 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.599      ; 2.130      ;
; -1.471 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.600      ; 2.159      ;
; -1.343 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.308      ; 4.725      ;
; -1.323 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[31]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.287      ; 4.204      ;
; -1.186 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.307      ; 4.881      ;
; -1.145 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[31]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 5.287      ; 3.902      ;
; -1.053 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.289      ; 4.996      ;
; -0.984 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.220      ; 5.266      ;
; -0.981 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.307      ; 5.566      ;
; -0.943 ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; reg_32_bit:IR|q[29] ; -0.500       ; 4.094      ; 2.671      ;
; -0.847 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.086      ; 3.479      ;
; -0.776 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.203      ; 5.457      ;
; -0.742 ; reg_32_bit:IR|q[28]                              ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.584      ; 2.872      ;
; -0.737 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.008      ; 3.511      ;
; -0.725 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.001      ; 3.516      ;
; -0.716 ; rst                                              ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.179      ; 5.493      ;
; -0.708 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.291      ; 5.343      ;
; -0.701 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 2.599      ; 1.898      ;
; -0.698 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.292      ; 5.354      ;
; -0.641 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.373      ; 3.972      ;
; -0.641 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.368      ; 3.967      ;
; -0.641 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.371      ; 3.970      ;
; -0.637 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.371      ; 3.974      ;
; -0.627 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.373      ; 3.506      ;
; -0.625 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.368      ; 3.503      ;
; -0.624 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.371      ; 3.507      ;
; -0.624 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.371      ; 3.507      ;
; -0.601 ; control_unit:controlUnit|present_state.and4_1811 ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 2.047      ; 1.446      ;
; -0.578 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.083      ; 3.745      ;
; -0.576 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.127      ; 3.791      ;
; -0.565 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.086      ; 3.281      ;
; -0.518 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.579      ; 3.301      ;
; -0.506 ; rst                                              ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.191      ; 5.715      ;
; -0.497 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.966      ; 3.709      ;
; -0.461 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.292      ; 6.071      ;
; -0.433 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.806      ; 3.613      ;
; -0.428 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.128      ; 3.940      ;
; -0.415 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[9]                                        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.162      ; 4.987      ;
; -0.410 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.094      ; 3.924      ;
; -0.410 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.128      ; 3.478      ;
; -0.410 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.127      ; 3.477      ;
; -0.407 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.766      ; 3.599      ;
; -0.399 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.833      ; 3.674      ;
; -0.398 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.834      ; 3.676      ;
; -0.395 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.832      ; 3.677      ;
; -0.393 ; control_unit:controlUnit|present_state.ror4_1691 ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 2.032      ; 1.639      ;
; -0.380 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.837      ; 3.697      ;
; -0.379 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.291      ; 6.152      ;
; -0.358 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.803      ; 3.685      ;
; -0.350 ; control_unit:controlUnit|present_state.shr4_1751 ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 2.029      ; 1.679      ;
; -0.342 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[30]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.311      ; 5.209      ;
; -0.341 ; rst                                              ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.194      ; 5.883      ;
; -0.322 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.008      ; 3.446      ;
; -0.320 ; rst                                              ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.202      ; 5.912      ;
; -0.318 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.001      ; 3.443      ;
; -0.315 ; rst                                              ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.203      ; 5.918      ;
; -0.297 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.801      ; 3.744      ;
; -0.285 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[9]                                        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 5.162      ; 4.637      ;
; -0.270 ; rst                                              ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.220      ; 5.480      ;
; -0.254 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.801      ; 3.307      ;
; -0.235 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.135      ; 3.660      ;
; -0.233 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.834      ; 3.361      ;
; -0.233 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.833      ; 3.360      ;
; -0.230 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.832      ; 3.362      ;
; -0.228 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.135      ; 4.147      ;
; -0.215 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[14]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.129      ; 5.154      ;
; -0.214 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[0]                                        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.148      ; 5.174      ;
; -0.184 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 4.126      ; 4.182      ;
; -0.180 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.083      ; 3.663      ;
; -0.177 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.126      ; 3.709      ;
; -0.169 ; rst                                              ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.179      ; 6.040      ;
; -0.164 ; rst                                              ; control_unit:controlUnit|present_state.or5_1831         ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.219      ; 6.085      ;
; -0.158 ; reg_32_bit:IR|q[31]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.147      ; 3.019      ;
; -0.148 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.766      ; 3.378      ;
; -0.137 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.579      ; 3.202      ;
; -0.113 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.806      ; 3.453      ;
; -0.103 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.803      ; 3.460      ;
; -0.101 ; rst                                              ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 6.161      ; 6.090      ;
; -0.084 ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 4.094      ; 3.770      ;
; -0.083 ; reg_32_bit:IR|q[30]                              ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; reg_32_bit:IR|q[29] ; 0.000        ; 3.147      ; 3.094      ;
; -0.076 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[30]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 5.311      ; 4.995      ;
; -0.067 ; rst                                              ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; reg_32_bit:IR|q[29] ; -0.500       ; 6.203      ; 5.666      ;
; -0.066 ; control_unit:controlUnit|present_state.div5_1871 ; control_unit:controlUnit|present_state.div6_1861        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 1.880      ; 1.814      ;
; -0.020 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[17]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.326      ; 5.546      ;
; -0.016 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[19]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.313      ; 5.537      ;
; -0.013 ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[5]                                        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 5.129      ; 5.356      ;
; -0.007 ; control_unit:controlUnit|present_state.rol4_1721 ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; reg_32_bit:IR|q[29] ; -0.500       ; 2.385      ; 1.898      ;
; 0.008  ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.837      ; 3.605      ;
; 0.013  ; reg_32_bit:IR|q[29]                              ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 3.966      ; 3.739      ;
; 0.038  ; reg_32_bit:IR|q[29]                              ; alu:the_alu|C[14]                                       ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; -0.500       ; 5.129      ; 4.927      ;
; 0.042  ; control_unit:controlUnit|present_state.mul5_1911 ; control_unit:controlUnit|present_state.mul6_1901        ; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29] ; 0.000        ; 2.053      ; 2.095      ;
+--------+--------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                             ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[17]                                                                               ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[29]                                                                               ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[7]                                                                                ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[23]                                                                               ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[31]                                                                               ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[16]                                                                               ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.309 ; rst                                       ; reg_32_bit:MDR|q[0]                                                                                ; rst          ; clk         ; 0.000        ; 3.279      ; 3.823      ;
; 0.418 ; reg_32_bit:MAR|q[7]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.064      ;
; 0.434 ; reg_32_bit:MAR|q[1]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.080      ;
; 0.459 ; reg_32_bit:MDR|q[6]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.111      ;
; 0.459 ; reg_32_bit:MDR|q[8]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.111      ;
; 0.465 ; reg_32_bit:MAR|q[6]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.111      ;
; 0.465 ; reg_32_bit:MDR|q[1]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.117      ;
; 0.480 ; reg_32_bit:MAR|q[3]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.126      ;
; 0.499 ; seven_seg_display_out:display2|outputt[4] ; reg_32_bit:OutPort|q[12]                                                                           ; clk          ; clk         ; -0.500       ; 0.522      ; 0.736      ;
; 0.499 ; seven_seg_display_out:display2|outputt[5] ; reg_32_bit:OutPort|q[13]                                                                           ; clk          ; clk         ; -0.500       ; 0.522      ; 0.736      ;
; 0.500 ; seven_seg_display_out:display1|outputt[2] ; reg_32_bit:OutPort|q[2]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.737      ;
; 0.500 ; seven_seg_display_out:display1|outputt[4] ; reg_32_bit:OutPort|q[4]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.737      ;
; 0.500 ; seven_seg_display_out:display1|outputt[5] ; reg_32_bit:OutPort|q[5]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.737      ;
; 0.500 ; seven_seg_display_out:display1|outputt[6] ; reg_32_bit:OutPort|q[6]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.737      ;
; 0.500 ; seven_seg_display_out:display2|outputt[1] ; reg_32_bit:OutPort|q[9]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.737      ;
; 0.500 ; seven_seg_display_out:display2|outputt[3] ; reg_32_bit:OutPort|q[11]                                                                           ; clk          ; clk         ; -0.500       ; 0.522      ; 0.737      ;
; 0.501 ; seven_seg_display_out:display1|outputt[0] ; reg_32_bit:OutPort|q[0]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.738      ;
; 0.501 ; seven_seg_display_out:display1|outputt[1] ; reg_32_bit:OutPort|q[1]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.738      ;
; 0.501 ; seven_seg_display_out:display1|outputt[3] ; reg_32_bit:OutPort|q[3]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.738      ;
; 0.501 ; seven_seg_display_out:display2|outputt[2] ; reg_32_bit:OutPort|q[10]                                                                           ; clk          ; clk         ; -0.500       ; 0.522      ; 0.738      ;
; 0.501 ; seven_seg_display_out:display2|outputt[6] ; reg_32_bit:OutPort|q[14]                                                                           ; clk          ; clk         ; -0.500       ; 0.522      ; 0.738      ;
; 0.510 ; reg_32_bit:MAR|q[2]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.156      ;
; 0.531 ; rst                                       ; reg_32_bit:IR|q[7]                                                                                 ; rst          ; clk         ; 0.000        ; 3.292      ; 4.058      ;
; 0.633 ; reg_32_bit:MAR|q[8]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.279      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[17]                                                                               ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[29]                                                                               ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[7]                                                                                ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[23]                                                                               ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[31]                                                                               ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[16]                                                                               ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.654 ; rst                                       ; reg_32_bit:MDR|q[0]                                                                                ; rst          ; clk         ; -0.500       ; 3.279      ; 3.668      ;
; 0.676 ; seven_seg_display_out:display2|outputt[0] ; reg_32_bit:OutPort|q[8]                                                                            ; clk          ; clk         ; -0.500       ; 0.522      ; 0.913      ;
; 0.688 ; IncPC_32_bit:PC_reg|newPC[15]             ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.971      ;
; 0.688 ; IncPC_32_bit:PC_reg|newPC[13]             ; IncPC_32_bit:PC_reg|newPC[13]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.971      ;
; 0.689 ; IncPC_32_bit:PC_reg|newPC[3]              ; IncPC_32_bit:PC_reg|newPC[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.972      ;
; 0.690 ; IncPC_32_bit:PC_reg|newPC[5]              ; IncPC_32_bit:PC_reg|newPC[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.973      ;
; 0.690 ; IncPC_32_bit:PC_reg|newPC[11]             ; IncPC_32_bit:PC_reg|newPC[11]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.973      ;
; 0.690 ; IncPC_32_bit:PC_reg|newPC[1]              ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.973      ;
; 0.691 ; IncPC_32_bit:PC_reg|newPC[29]             ; IncPC_32_bit:PC_reg|newPC[29]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.973      ;
; 0.691 ; IncPC_32_bit:PC_reg|newPC[19]             ; IncPC_32_bit:PC_reg|newPC[19]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.973      ;
; 0.692 ; IncPC_32_bit:PC_reg|newPC[6]              ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.975      ;
; 0.692 ; IncPC_32_bit:PC_reg|newPC[27]             ; IncPC_32_bit:PC_reg|newPC[27]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.974      ;
; 0.692 ; IncPC_32_bit:PC_reg|newPC[31]             ; IncPC_32_bit:PC_reg|newPC[31]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.974      ;
; 0.692 ; IncPC_32_bit:PC_reg|newPC[17]             ; IncPC_32_bit:PC_reg|newPC[17]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.974      ;
; 0.692 ; IncPC_32_bit:PC_reg|newPC[21]             ; IncPC_32_bit:PC_reg|newPC[21]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.974      ;
; 0.693 ; IncPC_32_bit:PC_reg|newPC[7]              ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.976      ;
; 0.693 ; IncPC_32_bit:PC_reg|newPC[9]              ; IncPC_32_bit:PC_reg|newPC[9]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.976      ;
; 0.694 ; IncPC_32_bit:PC_reg|newPC[14]             ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.977      ;
; 0.694 ; IncPC_32_bit:PC_reg|newPC[2]              ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.977      ;
; 0.694 ; IncPC_32_bit:PC_reg|newPC[22]             ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.976      ;
; 0.695 ; IncPC_32_bit:PC_reg|newPC[16]             ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.977      ;
; 0.695 ; IncPC_32_bit:PC_reg|newPC[25]             ; IncPC_32_bit:PC_reg|newPC[25]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.977      ;
; 0.695 ; IncPC_32_bit:PC_reg|newPC[12]             ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.978      ;
; 0.695 ; IncPC_32_bit:PC_reg|newPC[4]              ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.978      ;
; 0.695 ; IncPC_32_bit:PC_reg|newPC[23]             ; IncPC_32_bit:PC_reg|newPC[23]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.977      ;
; 0.695 ; reg_32_bit:MDR|q[18]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.351      ;
; 0.696 ; IncPC_32_bit:PC_reg|newPC[8]              ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 0.979      ;
; 0.696 ; IncPC_32_bit:PC_reg|newPC[10]             ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.979      ;
; 0.696 ; IncPC_32_bit:PC_reg|newPC[18]             ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.978      ;
; 0.696 ; IncPC_32_bit:PC_reg|newPC[30]             ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.978      ;
; 0.697 ; IncPC_32_bit:PC_reg|newPC[28]             ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.979      ;
; 0.697 ; IncPC_32_bit:PC_reg|newPC[20]             ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.979      ;
; 0.698 ; IncPC_32_bit:PC_reg|newPC[24]             ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.980      ;
; 0.698 ; IncPC_32_bit:PC_reg|newPC[26]             ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.980      ;
; 0.701 ; rst                                       ; reg_32_bit:IR|q[7]                                                                                 ; rst          ; clk         ; -0.500       ; 3.292      ; 3.728      ;
; 0.717 ; IncPC_32_bit:PC_reg|newPC[0]              ; IncPC_32_bit:PC_reg|newPC[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 1.000      ;
; 0.718 ; reg_32_bit:MDR|q[9]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.433      ; 1.381      ;
; 0.728 ; reg_32_bit:MAR|q[2]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.381      ;
; 0.734 ; reg_32_bit:MAR|q[6]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.387      ;
; 0.741 ; reg_32_bit:MAR|q[1]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.394      ;
; 0.743 ; reg_32_bit:MAR|q[8]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.396      ;
; 0.745 ; reg_32_bit:MDR|q[21]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.415      ; 1.390      ;
; 0.752 ; reg_32_bit:MAR|q[4]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.405      ;
; 0.758 ; reg_32_bit:MDR|q[19]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.414      ;
; 0.762 ; reg_32_bit:MAR|q[3]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.415      ;
; 0.778 ; reg_32_bit:MAR|q[7]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.431      ;
; 0.800 ; reg_32_bit:MAR|q[5]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.453      ;
; 0.841 ; reg_32_bit:MDR|q[26]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.046      ;
; 0.847 ; reg_32_bit:MDR|q[27]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.052      ;
; 0.848 ; reg_32_bit:MDR|q[22]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.053      ;
; 0.852 ; reg_32_bit:MDR|q[16]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; -0.024     ; 1.058      ;
; 0.867 ; reg_32_bit:MDR|q[28]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.072      ;
; 0.868 ; reg_32_bit:MDR|q[17]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; -0.024     ; 1.074      ;
; 0.883 ; reg_32_bit:MDR|q[0]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; -0.024     ; 1.089      ;
; 0.894 ; reg_32_bit:MDR|q[30]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.099      ;
; 0.907 ; reg_32_bit:MDR|q[25]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.112      ;
; 0.921 ; reg_32_bit:MDR|q[20]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.126      ;
; 0.925 ; reg_32_bit:MAR|q[0]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.578      ;
; 0.979 ; reg_32_bit:MDR|q[24]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.415      ; 1.624      ;
; 0.981 ; reg_32_bit:MDR|q[11]                      ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.633      ;
; 0.985 ; reg_32_bit:MDR|q[2]                       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.637      ;
; 1.009 ; IncPC_32_bit:PC_reg|newPC[0]              ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.088      ; 1.292      ;
; 1.010 ; IncPC_32_bit:PC_reg|newPC[13]             ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.293      ;
; 1.011 ; IncPC_32_bit:PC_reg|newPC[14]             ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.294      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|BAout'                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; -6.046 ; -6.046       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[1]  ;
; -6.038 ; -6.038       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[11] ;
; -6.020 ; -6.020       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[21] ;
; -6.019 ; -6.019       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[3]|datad        ;
; -6.018 ; -6.018       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[5]|datad        ;
; -6.018 ; -6.018       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[7]|datad        ;
; -6.018 ; -6.018       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[8]|datad        ;
; -6.017 ; -6.017       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[0]|datad        ;
; -6.017 ; -6.017       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[1]|datab        ;
; -6.017 ; -6.017       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[6]|datad        ;
; -6.017 ; -6.017       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[9]|datad        ;
; -6.016 ; -6.016       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[14]|datad       ;
; -6.016 ; -6.016       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[18]|datad       ;
; -6.016 ; -6.016       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[19]|datad       ;
; -6.016 ; -6.016       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[2]|datad        ;
; -6.016 ; -6.016       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[31]|datad       ;
; -6.016 ; -6.016       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[4]|datad        ;
; -6.015 ; -6.015       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[28] ;
; -6.014 ; -6.014       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[15]|datad       ;
; -6.014 ; -6.014       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[17]|datad       ;
; -6.014 ; -6.014       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[25]|datad       ;
; -6.013 ; -6.013       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[11]|dataa       ;
; -6.012 ; -6.012       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[30]|datad       ;
; -6.011 ; -6.011       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[16]|datad       ;
; -6.011 ; -6.011       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[3]  ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[10]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[12]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[20]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[23]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[24]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[27]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[29]|datad       ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[22] ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[26] ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[5]  ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[7]  ;
; -6.010 ; -6.010       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[8]  ;
; -6.009 ; -6.009       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[13]|datad       ;
; -6.009 ; -6.009       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[0]  ;
; -6.009 ; -6.009       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[6]  ;
; -6.009 ; -6.009       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[9]  ;
; -6.008 ; -6.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[14] ;
; -6.008 ; -6.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[18] ;
; -6.008 ; -6.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[19] ;
; -6.008 ; -6.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[2]  ;
; -6.008 ; -6.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[31] ;
; -6.008 ; -6.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[4]  ;
; -6.006 ; -6.006       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[21]|datac       ;
; -6.006 ; -6.006       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[28]|datac       ;
; -6.006 ; -6.006       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[15] ;
; -6.006 ; -6.006       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[17] ;
; -6.006 ; -6.006       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[25] ;
; -6.004 ; -6.004       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[30] ;
; -6.003 ; -6.003       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[16] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[10] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[12] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[20] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[23] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[24] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[27] ;
; -6.002 ; -6.002       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[29] ;
; -6.001 ; -6.001       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[22]|datac       ;
; -6.001 ; -6.001       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[26]|datac       ;
; -6.001 ; -6.001       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[13] ;
; -5.972 ; -5.972       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0clkctrl|inclk[0]   ;
; -5.972 ; -5.972       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0clkctrl|outclk     ;
; -5.924 ; -5.924       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|Mux32~0|combout           ;
; -5.861 ; -5.861       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[1]  ;
; -5.853 ; -5.853       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[11] ;
; -5.835 ; -5.835       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[21] ;
; -5.834 ; -5.834       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[3]|datad        ;
; -5.833 ; -5.833       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[5]|datad        ;
; -5.833 ; -5.833       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[7]|datad        ;
; -5.833 ; -5.833       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[8]|datad        ;
; -5.832 ; -5.832       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[0]|datad        ;
; -5.832 ; -5.832       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[1]|datab        ;
; -5.832 ; -5.832       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[6]|datad        ;
; -5.832 ; -5.832       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[9]|datad        ;
; -5.831 ; -5.831       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[14]|datad       ;
; -5.831 ; -5.831       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[18]|datad       ;
; -5.831 ; -5.831       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[19]|datad       ;
; -5.831 ; -5.831       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[2]|datad        ;
; -5.831 ; -5.831       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[31]|datad       ;
; -5.831 ; -5.831       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[4]|datad        ;
; -5.830 ; -5.830       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[28] ;
; -5.829 ; -5.829       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[15]|datad       ;
; -5.829 ; -5.829       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[17]|datad       ;
; -5.829 ; -5.829       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[25]|datad       ;
; -5.828 ; -5.828       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[11]|dataa       ;
; -5.827 ; -5.827       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[30]|datad       ;
; -5.826 ; -5.826       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[16]|datad       ;
; -5.826 ; -5.826       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[3]  ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[10]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[12]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[20]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[23]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[24]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[27]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[29]|datad       ;
; -5.825 ; -5.825       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[22] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[11]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[13]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[17]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[19]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[21]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[23]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[25]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[27]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[29]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[31]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[5]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[9]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[10]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[11]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[12]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[13]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[14]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[15]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[16]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[17]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[18]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[19]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[20]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[21]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[22]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[23]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[24]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[25]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[26]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[27]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[28]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[29]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[30]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[31]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[8]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[9]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[10]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[11]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[12]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[13]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[14]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[15]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[16]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[17]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[18]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[19]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[20]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[21]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[22]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[23]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[24]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[25]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[26]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[27]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[28]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[29]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[30]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[31]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[6]                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rst'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.008 ; -3.008       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch1_2011      ;
; -3.008 ; -3.008       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st6_1521         ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                                                     ;
; -2.962 ; -2.962       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch1_2011|datad             ;
; -2.962 ; -2.962       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st6_1521|datad                ;
; -2.943 ; -2.943       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br7_1231         ;
; -2.943 ; -2.943       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st7_1511         ;
; -2.942 ; -2.942       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div6_1861        ;
; -2.942 ; -2.942       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul6_1901        ;
; -2.939 ; -2.939       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.rol5_1711        ;
; -2.939 ; -2.939       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ror5_1681        ;
; -2.939 ; -2.939       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shr5_1741        ;
; -2.939 ; -2.939       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shra5_1241       ;
; -2.937 ; -2.937       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.add4_1981        ;
; -2.937 ; -2.937       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch3_1271      ;
; -2.937 ; -2.937       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.jal4_1351        ;
; -2.933 ; -2.933       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ori5_1421        ;
; -2.932 ; -2.932       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.addi5_1481       ;
; -2.932 ; -2.932       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.andi5_1451       ;
; -2.932 ; -2.932       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ldi5_1561        ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.add5_1971        ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.and5_1801        ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.neg4_1661        ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.not4_1641        ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.or5_1831         ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shl5_1771        ;
; -2.929 ; -2.929       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.sub5_1941        ;
; -2.927 ; -2.927       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld4_1621         ;
; -2.926 ; -2.926       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld5_1611         ;
; -2.926 ; -2.926       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ldi4_1571        ;
; -2.925 ; -2.925       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld6_1601         ;
; -2.918 ; -2.918       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st4_1541         ;
; -2.913 ; -2.913       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld7_1591         ;
; -2.907 ; -2.907       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st5_1531         ;
; -2.906 ; -2.906       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ori4_1431        ;
; -2.905 ; -2.905       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul4_1921        ;
; -2.904 ; -2.904       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div4_1881        ;
; -2.897 ; -2.897       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br7_1231|datad                ;
; -2.897 ; -2.897       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st7_1511|datad                ;
; -2.897 ; -2.897       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br5_1391         ;
; -2.896 ; -2.896       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div6_1861|datad               ;
; -2.896 ; -2.896       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul6_1901|datad               ;
; -2.896 ; -2.896       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.and4_1811        ;
; -2.896 ; -2.896       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br4_1401         ;
; -2.896 ; -2.896       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shr4_1751        ;
; -2.895 ; -2.895       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ror4_1691        ;
; -2.895 ; -2.895       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shl4_1781        ;
; -2.893 ; -2.893       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.rol5_1711|datad               ;
; -2.893 ; -2.893       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ror5_1681|datad               ;
; -2.893 ; -2.893       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shr5_1741|datad               ;
; -2.893 ; -2.893       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shra5_1241|datad              ;
; -2.892 ; -2.892       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.sub4_1951        ;
; -2.891 ; -2.891       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.add4_1981|datad               ;
; -2.891 ; -2.891       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch3_1271|datad             ;
; -2.891 ; -2.891       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.jal4_1351|datad               ;
; -2.891 ; -2.891       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul5_1911        ;
; -2.890 ; -2.890       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ori4_1431|datac               ;
; -2.887 ; -2.887       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ori5_1421|datad               ;
; -2.886 ; -2.886       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.addi5_1481|datad              ;
; -2.886 ; -2.886       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.andi5_1451|datad              ;
; -2.886 ; -2.886       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ldi5_1561|datad               ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.add5_1971|datad               ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.and5_1801|datad               ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.neg4_1661|datad               ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.not4_1641|datad               ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.or5_1831|datad                ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shl5_1771|datad               ;
; -2.883 ; -2.883       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.sub5_1941|datad               ;
; -2.881 ; -2.881       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld4_1621|datad                ;
; -2.880 ; -2.880       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld5_1611|datad                ;
; -2.880 ; -2.880       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ldi4_1571|datad               ;
; -2.879 ; -2.879       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld6_1601|datad                ;
; -2.874 ; -2.874       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shra4_1251       ;
; -2.872 ; -2.872       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st4_1541|datad                ;
; -2.872 ; -2.872       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div5_1871        ;
; -2.870 ; -2.870       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.or4_1841         ;
; -2.867 ; -2.867       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld7_1591|datad                ;
; -2.861 ; -2.861       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st5_1531|datad                ;
; -2.859 ; -2.859       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul4_1921|datad               ;
; -2.858 ; -2.858       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div4_1881|datad               ;
; -2.858 ; -2.858       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br6_1381         ;
; -2.856 ; -2.856       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div5_1871|datac               ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.or4_1841|datac                ;
; -2.851 ; -2.851       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br5_1391|datad                ;
; -2.850 ; -2.850       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0clkctrl|inclk[0]                ;
; -2.850 ; -2.850       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0clkctrl|outclk                  ;
; -2.850 ; -2.850       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.and4_1811|datad               ;
; -2.850 ; -2.850       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br4_1401|datad                ;
; -2.850 ; -2.850       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shr4_1751|datad               ;
; -2.849 ; -2.849       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ror4_1691|datad               ;
; -2.849 ; -2.849       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shl4_1781|datad               ;
; -2.846 ; -2.846       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.sub4_1951|datad               ;
; -2.845 ; -2.845       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul5_1911|datad               ;
; -2.845 ; -2.845       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.addi4_1491       ;
; -2.845 ; -2.845       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.andi4_1461       ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br6_1381|datac                ;
; -2.828 ; -2.828       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shra4_1251|datad              ;
; -2.823 ; -2.823       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch2_2001      ;
; -2.812 ; -2.812       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.reset_state_2031 ;
; -2.801 ; -2.801       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch2_2001|datac             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add3_1991'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+
; -0.648 ; -0.648       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|LOin           ;
; -0.620 ; -0.620       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|LOin|dataa                  ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|Read|datac                  ;
; -0.567 ; -0.567       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|Read           ;
; -0.566 ; -0.566       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr117|combout           ;
; -0.565 ; -0.565       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MDRin          ;
; -0.554 ; -0.554       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr117|datac             ;
; -0.549 ; -0.549       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|MDRin|datac                 ;
; -0.392 ; -0.392       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|run            ;
; -0.384 ; -0.384       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|run|datad                   ;
; -0.380 ; -0.380       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108~4|combout         ;
; -0.377 ; -0.377       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr55|combout            ;
; -0.364 ; -0.364       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108~4|datac           ;
; -0.363 ; -0.363       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55|datac              ;
; -0.339 ; -0.339       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr89|datad              ;
; -0.331 ; -0.331       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr89|combout            ;
; -0.302 ; -0.302       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~1|combout          ;
; -0.297 ; -0.297       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr56|combout            ;
; -0.294 ; -0.294       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|HIout          ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr100|combout           ;
; -0.287 ; -0.287       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr107|datad             ;
; -0.286 ; -0.286       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|HIout|datad                 ;
; -0.286 ; -0.286       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr100|dataa             ;
; -0.286 ; -0.286       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108|datad             ;
; -0.284 ; -0.284       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr81~0|combout          ;
; -0.281 ; -0.281       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56~5|combout          ;
; -0.279 ; -0.279       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr107|combout           ;
; -0.278 ; -0.278       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr108|combout           ;
; -0.277 ; -0.277       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~3|combout          ;
; -0.268 ; -0.268       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~0|combout          ;
; -0.268 ; -0.268       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr68|datad              ;
; -0.267 ; -0.267       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56|dataa              ;
; -0.266 ; -0.266       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60|datad              ;
; -0.262 ; -0.262       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr81~0|datac            ;
; -0.261 ; -0.261       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~3|datac            ;
; -0.260 ; -0.260       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr68|combout            ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr60|combout            ;
; -0.256 ; -0.256       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~1|datad            ;
; -0.254 ; -0.254       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56~5|dataa            ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZLowIn         ;
; -0.213 ; -0.213       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~0|dataa            ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ramWE          ;
; -0.200 ; -0.200       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ramWE|datad                 ;
; -0.199 ; -0.199       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZLowout        ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZLowout|datad               ;
; -0.183 ; -0.183       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr62|combout            ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|ZLowIn|datad                ;
; -0.169 ; -0.169       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62|datac              ;
; -0.166 ; -0.166       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MDRout         ;
; -0.165 ; -0.165       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~5|combout          ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr70|combout            ;
; -0.150 ; -0.150       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|MDRout|datac                ;
; -0.149 ; -0.149       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70|datac              ;
; -0.146 ; -0.146       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~2|combout          ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|PCout|datac                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~4|combout          ;
; -0.133 ; -0.133       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~4|dataa            ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|PCout          ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|LOout          ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|InPortout      ;
; -0.123 ; -0.123       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76|datad              ;
; -0.120 ; -0.120       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|R_enableIn[15] ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr106|datad             ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~5|datad            ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr83|datad              ;
; -0.118 ; -0.118       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|LOout|datad                 ;
; -0.118 ; -0.118       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr105|datad             ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|InPortout|datad             ;
; -0.115 ; -0.115       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr76|combout            ;
; -0.113 ; -0.113       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MARin          ;
; -0.112 ; -0.112       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|R_enableIn[15]|datad        ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr106|combout           ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr83|combout            ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr105|combout           ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|MARin|datad                 ;
; -0.100 ; -0.100       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~2|datad            ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|BAout|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62~7|combout          ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|BAout          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZHighout|datab              ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~6|combout          ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62~7|datab            ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr114|combout           ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~1|combout         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr97|combout            ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZHighout       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114|dataa             ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~5|combout          ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~6|datad            ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr97|dataa              ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr91~6|combout          ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~0|combout         ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~1|datad           ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr91~6|datac            ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70~5|dataa            ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZHighIn        ;
; 0.063  ; 0.063        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76~0|combout          ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZHighIn|datad               ;
; 0.075  ; 0.075        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~0|datad           ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76~6|combout          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add5_1971'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------------------+
; -0.326 ; -0.326       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|LOin                      ;
; -0.298 ; -0.298       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|LOin|dataa                             ;
; -0.259 ; -0.259       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Read|datac                             ;
; -0.245 ; -0.245       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|Read                      ;
; -0.244 ; -0.244       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr117|combout                      ;
; -0.243 ; -0.243       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MDRin                     ;
; -0.234 ; -0.234       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|PCin                      ;
; -0.232 ; -0.232       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr117|datac                        ;
; -0.227 ; -0.227       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|MDRin|datac                            ;
; -0.218 ; -0.218       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|PCin|datac                             ;
; -0.070 ; -0.070       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|run                       ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|run|datad                              ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108~4|combout                    ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr55|combout                       ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108~4|datac                      ;
; -0.041 ; -0.041       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55|datac                         ;
; -0.041 ; -0.041       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~3|combout                     ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr68|datad                         ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60|datad                         ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~3|datac                       ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr68|combout                       ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr60|combout                       ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr89|datad                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr89|combout                       ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~1|combout                     ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr100|combout                      ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr56|combout                       ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|HIout                     ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr107|datad                        ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|HIout|datad                            ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr100|dataa                        ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108|datad                        ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr81~0|combout                     ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56~5|combout                     ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr107|combout                      ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr108|combout                      ;
; 0.054  ; 0.054        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~0|combout                     ;
; 0.055  ; 0.055        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56|dataa                         ;
; 0.060  ; 0.060        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr81~0|datac                       ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr88|combout                       ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~1|datad                       ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56~5|dataa                       ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MDRout                    ;
; 0.071  ; 0.071        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~5|combout                     ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|MDRout|datac                           ;
; 0.090  ; 0.090        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~2|combout                     ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|PCout|datac                            ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55~0|datad                       ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~4|combout                     ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~4|dataa                       ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr78~6|combout                     ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr78~6|dataa                       ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~2|datac                       ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|PCout                     ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|LOout                     ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr88|datab                         ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|InPortout                 ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|ramWE                     ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr106|datad                        ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~5|datad                       ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr83|datad                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|LOout|datad                            ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr105|datad                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|InPortout|datad                        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|ramWE|datad                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MARin                     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr106|combout                      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr83|combout                       ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr105|combout                      ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|IncPC|datac                            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|MARin|datad                            ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr76|datad                         ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|IncPC                     ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr76|combout                       ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector70~1|combout                   ;
; 0.173  ; 0.173        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|Selector70~1|datac                     ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|R_enableIn[15]            ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|R_enableIn[15]|datad                   ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|BAout|datac                            ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|BAout                     ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr85|datad                         ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr85|combout                       ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|ZHighout|datab                         ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector70~3|dataa                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector59~0|dataa                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|ZHighout                  ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr63~1|combout                     ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.rol3_1731|datac          ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.fetch1_2011 ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.st6_1521    ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.in3_1321    ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.mflo3_1331  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.add3_1991   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.jr3_1371    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.out3_1311   ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Selector70~3|combout                   ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr76~6|combout                     ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.rol3_1731   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|IRin|datac                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.rol4_1721|datac          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------+
; -0.107 ; -0.107       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|LOin                      ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|LOin|dataa                             ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Read|datac                             ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|Read                      ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr117|combout                      ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|MDRin                     ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|PCin                      ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr117|datac                        ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|MDRin|datac                            ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|PCin|datac                             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.fetch1_2011 ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st6_1521    ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.in3_1321    ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mflo3_1331  ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add3_1991   ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.jr3_1371    ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.out3_1311   ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.nop3_1301   ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.fetch1_2011|datad        ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.st6_1521|datad           ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.in3_1321|datad           ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.mflo3_1331|datad         ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|run                       ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add3_1991|datad          ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.jr3_1371|datad           ;
; 0.155  ; 0.155        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.out3_1311|datad          ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|run|datad                              ;
; 0.161  ; 0.161        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108~4|combout                    ;
; 0.161  ; 0.161        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.nop3_1301|datac          ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr55|combout                       ;
; 0.164  ; 0.164        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|OutPort_enable            ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.br7_1231    ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st7_1511    ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.div6_1861   ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mul6_1901   ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.rol5_1711   ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ror5_1681   ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shr5_1741   ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shra5_1241  ;
; 0.173  ; 0.173        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add4_1981   ;
; 0.173  ; 0.173        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.fetch3_1271 ;
; 0.173  ; 0.173        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.jal4_1351   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108~4|datac                      ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ori5_1421   ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr55|datac                         ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60~3|combout                     ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.andi5_1451  ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ldi5_1561   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add5_1971   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.and5_1801   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.neg4_1661   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.not4_1641   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.or5_1831    ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shl5_1771   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.sub5_1941   ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld4_1621    ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld5_1611    ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ldi4_1571   ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld6_1601    ;
; 0.187  ; 0.187        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr68|datad                         ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60|datad                         ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|OutPort_enable|dataa                   ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st4_1541    ;
; 0.194  ; 0.194        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60~3|datac                       ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Selector70~3clkctrl|inclk[0]           ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Selector70~3clkctrl|outclk             ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr68|combout                       ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr60|combout                       ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ld7_1591    ;
; 0.202  ; 0.202        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr89|datad                         ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.st5_1531    ;
; 0.204  ; 0.204        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ori4_1431   ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mul4_1921   ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.div4_1881   ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr89|combout                       ;
; 0.213  ; 0.213        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.br7_1231|datad           ;
; 0.213  ; 0.213        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.st7_1511|datad           ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.br5_1391    ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.div6_1861|datad          ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.mul6_1901|datad          ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.and4_1811   ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.br4_1401    ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shr4_1751   ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.ror4_1691   ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.shl4_1781   ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.rol5_1711|datad          ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ror5_1681|datad          ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shr5_1741|datad          ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shra5_1241|datad         ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.sub4_1951   ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add4_1981|datad          ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.fetch3_1271|datad        ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.jal4_1351|datad          ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mul5_1911   ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ori4_1431|datac          ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ori5_1421|datad          ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.addi5_1481|datad         ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.andi5_1451|datad         ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ldi5_1561|datad          ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add5_1971|datad          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reg_32_bit:IR|q[29]'                                                                                   ;
+-------+--------------+----------------+------------------+---------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+---------------------+------------+-----------------------------------------------------+
; 0.222 ; 0.222        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.rol4_1721|datac           ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[33]                                   ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.fetch2a_1281|datac        ;
; 0.225 ; 0.225        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[4]                                    ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[13]                                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[39]                                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[57]                                   ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[50]                                   ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[56]                                   ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[58]                                   ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[59]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[34]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[35]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[36]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[37]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[43]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[44]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[47]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[48]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[49]                                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector70~2|combout                    ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[45]                                   ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[46]                                   ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[55]                                   ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[60]                                   ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[9]                                    ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[14]                                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[15]                                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[21]                                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[27]                                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[5]                                    ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[61]                                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[62]                                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[8]                                    ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[11]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[12]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[1]                                    ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[20]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[23]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[24]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[28]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[29]                                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[63]                                   ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[2]                                    ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[0]                                    ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[32]                                   ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[6]                                    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[38]                                   ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[40]                                   ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[41]                                   ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[42]                                   ;
; 0.237 ; 0.237        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[51]                                   ;
; 0.237 ; 0.237        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[52]                                   ;
; 0.237 ; 0.237        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[53]                                   ;
; 0.237 ; 0.237        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[54]                                   ;
; 0.239 ; 0.239        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.fetch2a_1281 ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector59~0|combout                    ;
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[3]                                    ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.rol4_1721    ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[17]                                   ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[7]                                    ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Rise       ; controlUnit|Selector70~2|dataa                      ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Rise       ; controlUnit|Selector59~0|datac                      ;
; 0.260 ; 0.260        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[3]|datac                                  ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[17]|datac                                 ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[7]|datac                                  ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[16]                                   ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[22]                                   ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[25]                                   ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[18]                                   ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[26]                                   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[19]                                   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[30]                                   ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; alu:the_alu|C[31]                                   ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[33]|datad                                 ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[4]|datad                                  ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[13]|datad                                 ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[39]|datad                                 ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[57]|datad                                 ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[50]|datad                                 ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[56]|datad                                 ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[58]|datad                                 ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[59]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[34]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[35]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[36]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[37]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[43]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[44]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[47]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[48]|datad                                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[49]|datad                                 ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[45]|datad                                 ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[46]|datad                                 ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[55]|datad                                 ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[60]|datad                                 ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[9]|datad                                  ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[14]|datad                                 ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[15]|datad                                 ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|C[21]|datad                                 ;
+-------+--------------+----------------+------------------+---------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                    ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; rst       ; clk                                               ; 4.689 ; 4.289 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 4.214 ; 4.323 ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 4.130 ; 4.239 ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 4.269 ; 4.378 ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 4.606 ; 4.715 ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 2.471 ; 2.580 ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 1.697 ; 1.806 ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                       ;
+-----------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; rst       ; clk                                               ; -0.349 ; -0.194 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 1.384  ; 1.170  ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 1.455  ; 1.241  ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 1.311  ; 1.097  ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 0.954  ; 0.740  ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 6.086  ; 5.872  ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 3.954  ; 3.740  ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                        ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 9.591  ; 9.021  ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 8.452  ; 8.205  ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 9.591  ; 9.021  ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 8.669  ; 8.220  ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 8.197  ; 7.908  ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 8.562  ; 8.149  ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 8.562  ; 8.149  ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 8.238  ; 7.874  ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 7.729  ; 7.459  ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 7.494  ; 7.303  ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 7.520  ; 7.255  ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 8.436  ; 8.029  ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 7.503  ; 7.257  ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 7.899  ; 7.586  ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 8.276  ; 7.910  ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 7.576  ; 7.336  ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 7.883  ; 7.631  ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 8.218  ; 7.834  ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 8.193  ; 7.802  ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 7.843  ; 7.561  ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 7.225  ; 7.054  ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 8.184  ; 7.778  ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 20.467 ; 19.654 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 19.388 ; 18.727 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 17.661 ; 17.384 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 18.450 ; 18.008 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 17.958 ; 17.557 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 19.974 ; 19.290 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 19.697 ; 19.042 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 18.452 ; 18.235 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 17.216 ; 16.863 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 19.707 ; 19.148 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 16.945 ; 16.709 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 18.537 ; 18.010 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 17.188 ; 16.948 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 18.086 ; 17.662 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 20.467 ; 19.654 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 16.975 ; 16.623 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 18.918 ; 18.302 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 18.580 ; 18.404 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 19.494 ; 19.231 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 17.806 ; 17.379 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 17.037 ; 16.696 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 17.490 ; 17.112 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 17.377 ; 17.100 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 17.212 ; 16.972 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 17.698 ; 17.467 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 18.103 ; 17.597 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 18.293 ; 17.829 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 17.519 ; 17.120 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 17.339 ; 16.928 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 16.962 ; 16.703 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 17.194 ; 16.880 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 17.595 ; 17.255 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 18.683 ; 18.199 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 20.681 ; 19.868 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 19.602 ; 18.941 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 17.875 ; 17.598 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 18.664 ; 18.222 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 18.172 ; 17.771 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 20.188 ; 19.504 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 19.911 ; 19.256 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 18.666 ; 18.449 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 17.430 ; 17.077 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 19.921 ; 19.362 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 17.159 ; 16.923 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 18.751 ; 18.224 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 17.402 ; 17.162 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 18.300 ; 17.876 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 20.681 ; 19.868 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 17.189 ; 16.837 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 19.132 ; 18.516 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 18.794 ; 18.618 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 19.708 ; 19.445 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 18.020 ; 17.593 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 17.251 ; 16.910 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 17.704 ; 17.326 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 17.591 ; 17.314 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 17.426 ; 17.186 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 17.912 ; 17.681 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 18.317 ; 17.811 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 18.507 ; 18.043 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 17.733 ; 17.334 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 17.553 ; 17.142 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 17.176 ; 16.917 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 17.408 ; 17.094 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 17.809 ; 17.469 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 18.897 ; 18.413 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 11.948 ; 11.447 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 9.285  ; 8.784  ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 9.360  ; 8.859  ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 5.361  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 5.361  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;        ; 4.932  ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;        ; 4.932  ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 8.006  ; 7.727  ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 8.250  ; 8.010  ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 9.336  ; 8.785  ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 8.451  ; 8.017  ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 8.006  ; 7.727  ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 7.065  ; 6.898  ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 8.347  ; 7.947  ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 8.036  ; 7.683  ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 7.548  ; 7.286  ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 7.322  ; 7.136  ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 7.347  ; 7.090  ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 8.226  ; 7.832  ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 7.330  ; 7.091  ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 7.711  ; 7.407  ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 8.074  ; 7.720  ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 7.402  ; 7.168  ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 7.697  ; 7.451  ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 8.018  ; 7.647  ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 7.994  ; 7.616  ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 7.658  ; 7.384  ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 7.065  ; 6.898  ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 7.985  ; 7.593  ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 11.025 ; 10.706 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 13.364 ; 12.727 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 11.713 ; 11.446 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 12.470 ; 12.044 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 11.991 ; 11.603 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 13.926 ; 13.266 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 13.659 ; 13.028 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 12.473 ; 12.263 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 11.276 ; 10.935 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 13.669 ; 13.129 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 11.025 ; 10.797 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 12.547 ; 12.038 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 11.246 ; 11.012 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 12.113 ; 11.703 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 14.399 ; 13.616 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 11.047 ; 10.706 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 12.912 ; 12.317 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 12.645 ; 12.479 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 13.528 ; 13.278 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 11.845 ; 11.431 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 11.106 ; 10.775 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 11.542 ; 11.176 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 11.433 ; 11.164 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 11.283 ; 11.052 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 11.740 ; 11.516 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 12.129 ; 11.641 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 12.319 ; 11.872 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 11.573 ; 11.188 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 11.398 ; 11.000 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 11.034 ; 10.782 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 11.257 ; 10.953 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 11.650 ; 11.322 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 12.686 ; 12.219 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 10.819 ; 10.500 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 13.158 ; 12.521 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 11.507 ; 11.240 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 12.264 ; 11.838 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 11.785 ; 11.397 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 13.720 ; 13.060 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 13.453 ; 12.822 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 12.267 ; 12.057 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 11.070 ; 10.729 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 13.463 ; 12.923 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 10.819 ; 10.591 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 12.341 ; 11.832 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 11.040 ; 10.806 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 11.907 ; 11.497 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 14.193 ; 13.410 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 10.841 ; 10.500 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 12.706 ; 12.111 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 12.439 ; 12.273 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 13.322 ; 13.072 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 11.639 ; 11.225 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 10.900 ; 10.569 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 11.336 ; 10.970 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 11.227 ; 10.958 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 11.077 ; 10.846 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 11.534 ; 11.310 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 11.923 ; 11.435 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 12.113 ; 11.666 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 11.367 ; 10.982 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 11.192 ; 10.794 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 10.828 ; 10.576 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 11.051 ; 10.747 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 11.444 ; 11.116 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 12.480 ; 12.013 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 11.576 ; 11.093 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 9.020  ; 8.537  ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 9.092  ; 8.609  ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 5.245  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 5.245  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;        ; 4.830  ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;        ; 4.830  ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; reg_32_bit:IR|q[29]                               ; -78.122 ; -5208.582     ;
; control_unit:controlUnit|BAout                    ; -8.441  ; -249.516      ;
; clk                                               ; -5.350  ; -3591.027     ;
; control_unit:controlUnit|present_state.addi5_1481 ; -5.285  ; -385.614      ;
; control_unit:controlUnit|present_state.add3_1991  ; -5.128  ; -373.053      ;
; control_unit:controlUnit|present_state.add5_1971  ; -5.060  ; -377.596      ;
; rst                                               ; -3.546  ; -193.985      ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; rst                                               ; -4.972 ; -196.771      ;
; control_unit:controlUnit|BAout                    ; -4.147 ; -117.656      ;
; control_unit:controlUnit|present_state.add5_1971  ; -2.612 ; -25.674       ;
; control_unit:controlUnit|present_state.addi5_1481 ; -2.594 ; -25.422       ;
; control_unit:controlUnit|present_state.add3_1991  ; -2.522 ; -35.359       ;
; reg_32_bit:IR|q[29]                               ; -2.396 ; -24.847       ;
; clk                                               ; -0.043 ; -0.301        ;
+---------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; -3.000 ; -881.060      ;
; rst                                               ; -3.000 ; -366.051      ;
; control_unit:controlUnit|BAout                    ; -2.463 ; -774.531      ;
; control_unit:controlUnit|present_state.add3_1991  ; 0.154  ; 0.000         ;
; control_unit:controlUnit|present_state.addi5_1481 ; 0.273  ; 0.000         ;
; control_unit:controlUnit|present_state.add5_1971  ; 0.277  ; 0.000         ;
; reg_32_bit:IR|q[29]                               ; 0.332  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reg_32_bit:IR|q[29]'                                                                                                              ;
+---------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node           ; Launch Clock                   ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+
; -78.122 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.428     ; 74.706     ;
; -77.973 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.544     ; 74.441     ;
; -77.953 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.423     ; 74.541     ;
; -77.897 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.425     ; 74.484     ;
; -77.828 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.427     ; 74.413     ;
; -77.824 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.429     ; 74.407     ;
; -77.804 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.539     ; 74.276     ;
; -77.758 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.486     ; 74.343     ;
; -77.732 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.423     ; 74.320     ;
; -77.728 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.420     ; 74.319     ;
; -77.689 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.427     ; 74.274     ;
; -77.659 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.422     ; 74.248     ;
; -77.655 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.424     ; 74.242     ;
; -77.649 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.490     ; 74.232     ;
; -77.636 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.427     ; 74.221     ;
; -77.613 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.489     ; 74.197     ;
; -77.609 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.602     ; 74.078     ;
; -77.583 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.539     ; 74.055     ;
; -77.579 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 74.167     ;
; -77.539 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.420     ; 74.131     ;
; -77.533 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.483     ; 74.121     ;
; -77.530 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.366     ; 74.199     ;
; -77.530 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.488     ; 74.115     ;
; -77.523 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.415     ; 74.120     ;
; -77.520 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.422     ; 74.109     ;
; -77.507 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.420     ; 74.098     ;
; -77.500 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.606     ; 73.967     ;
; -77.487 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -3.293     ; 74.706     ;
; -77.487 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.543     ; 73.956     ;
; -77.484 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.427     ; 74.069     ;
; -77.473 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.487     ; 74.059     ;
; -77.473 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.418     ; 74.066     ;
; -77.471 ; mux_32_to_1:BusMux|BusMuxOut[11] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.586     ; 73.897     ;
; -77.464 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 74.050     ;
; -77.464 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.605     ; 73.932     ;
; -77.460 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.487     ; 74.044     ;
; -77.450 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.430     ; 74.032     ;
; -77.448 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 74.036     ;
; -77.438 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.422     ; 74.027     ;
; -77.434 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.424     ; 74.021     ;
; -77.430 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.601     ; 73.902     ;
; -77.429 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 74.017     ;
; -77.424 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.487     ; 74.010     ;
; -77.422 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.490     ; 74.099     ;
; -77.411 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.424     ; 73.999     ;
; -77.388 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.486     ; 73.975     ;
; -77.381 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.482     ; 73.934     ;
; -77.381 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.604     ; 73.850     ;
; -77.374 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.531     ; 73.855     ;
; -77.370 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.432     ; 73.950     ;
; -77.370 ; mux_32_to_1:BusMux|BusMuxOut[9]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.415     ; 73.966     ;
; -77.367 ; mux_32_to_1:BusMux|BusMuxOut[14] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.424     ; 73.955     ;
; -77.366 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[29] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 73.954     ;
; -77.355 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.489     ; 73.939     ;
; -77.354 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.482     ; 73.945     ;
; -77.351 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.491     ; 73.933     ;
; -77.342 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.426     ; 73.928     ;
; -77.338 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -3.409     ; 74.441     ;
; -77.338 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.428     ; 73.922     ;
; -77.337 ; mux_32_to_1:BusMux|BusMuxOut[15] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.437     ; 73.912     ;
; -77.330 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[11] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.495     ; 73.907     ;
; -77.329 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[25] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.428     ; 73.913     ;
; -77.325 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[28] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 73.911     ;
; -77.324 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.603     ; 73.794     ;
; -77.324 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.534     ; 73.801     ;
; -77.319 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.488     ; 73.904     ;
; -77.318 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -3.288     ; 74.541     ;
; -77.315 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.422     ; 73.904     ;
; -77.315 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[12] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.490     ; 73.898     ;
; -77.309 ; mux_32_to_1:BusMux|BusMuxOut[17] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.437     ; 73.884     ;
; -77.305 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.363     ; 73.977     ;
; -77.305 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 73.893     ;
; -77.303 ; mux_32_to_1:BusMux|BusMuxOut[10] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.427     ; 73.888     ;
; -77.302 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[4]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.485     ; 73.889     ;
; -77.302 ; mux_32_to_1:BusMux|BusMuxOut[11] ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.581     ; 73.732     ;
; -77.299 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[16] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.422     ; 73.888     ;
; -77.299 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.601     ; 73.771     ;
; -77.298 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.412     ; 73.898     ;
; -77.293 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; alu:the_alu|C[6]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.482     ; 73.883     ;
; -77.285 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.484     ; 73.874     ;
; -77.281 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; alu:the_alu|C[22] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.425     ; 73.867     ;
; -77.281 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[24] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.486     ; 73.868     ;
; -77.280 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.601     ; 73.752     ;
; -77.275 ; mux_32_to_1:BusMux|BusMuxOut[12] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.427     ; 73.860     ;
; -77.273 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[8]  ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.606     ; 73.834     ;
; -77.262 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 1.000        ; -3.290     ; 74.484     ;
; -77.248 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[23] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.484     ; 73.837     ;
; -77.248 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[18] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.415     ; 73.844     ;
; -77.238 ; mux_32_to_1:BusMux|BusMuxOut[16] ; alu:the_alu|C[31] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.422     ; 73.828     ;
; -77.236 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.365     ; 73.906     ;
; -77.236 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.487     ; 73.822     ;
; -77.232 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[10] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.367     ; 73.900     ;
; -77.232 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[27] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.489     ; 73.816     ;
; -77.229 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.414     ; 73.827     ;
; -77.225 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; alu:the_alu|C[30] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.416     ; 73.821     ;
; -77.223 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[13] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.482     ; 73.814     ;
; -77.217 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; alu:the_alu|C[29] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.601     ; 73.689     ;
; -77.216 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[14] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.489     ; 73.800     ;
; -77.204 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; alu:the_alu|C[20] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.482     ; 73.795     ;
; -77.203 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; alu:the_alu|C[26] ; control_unit:controlUnit|BAout ; reg_32_bit:IR|q[29] ; 0.500        ; -3.426     ; 73.789     ;
+---------+----------------------------------+-------------------+--------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|BAout'                                                                                                                                                ;
+--------+------------------------------------+----------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                          ; Launch Clock                                     ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+
; -8.441 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.687     ; 7.271      ;
; -8.411 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.698     ; 7.774      ;
; -8.277 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.678     ; 7.741      ;
; -8.178 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.697     ; 7.538      ;
; -8.162 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.690     ; 7.602      ;
; -8.120 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.700     ; 7.498      ;
; -8.069 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.698     ; 7.423      ;
; -8.043 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.697     ; 7.431      ;
; -8.000 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.702     ; 7.427      ;
; -7.983 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.696     ; 7.423      ;
; -7.959 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.626     ; 7.321      ;
; -7.945 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.700     ; 7.316      ;
; -7.939 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.697     ; 7.378      ;
; -7.919 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.679     ; 7.306      ;
; -7.916 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.662     ; 7.271      ;
; -7.897 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.699     ; 7.271      ;
; -7.886 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.673     ; 7.774      ;
; -7.858 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.640     ; 7.367      ;
; -7.845 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.694     ; 7.293      ;
; -7.830 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.680     ; 7.286      ;
; -7.785 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.687     ; 7.066      ;
; -7.752 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.653     ; 7.741      ;
; -7.715 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.677     ; 7.111      ;
; -7.693 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.639     ; 7.203      ;
; -7.685 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.704     ; 7.109      ;
; -7.664 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.693     ; 7.038      ;
; -7.653 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.672     ; 7.538      ;
; -7.653 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.940      ; 8.654      ;
; -7.650 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.699     ; 7.035      ;
; -7.637 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.665     ; 7.602      ;
; -7.602 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.699     ; 6.982      ;
; -7.598 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.550     ; 7.116      ;
; -7.595 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.675     ; 7.498      ;
; -7.584 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.951      ; 8.052      ;
; -7.567 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.079     ; 7.005      ;
; -7.556 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.633     ; 7.071      ;
; -7.547 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.006      ; 7.070      ;
; -7.544 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.673     ; 7.423      ;
; -7.537 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.463     ; 6.591      ;
; -7.537 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.090     ; 7.508      ;
; -7.518 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.672     ; 7.431      ;
; -7.517 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.005     ; 7.573      ;
; -7.507 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.474     ; 7.094      ;
; -7.501 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.964      ; 8.607      ;
; -7.495 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.960      ; 8.597      ;
; -7.475 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.677     ; 7.427      ;
; -7.463 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.003      ; 6.983      ;
; -7.458 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.671     ; 7.423      ;
; -7.434 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.601     ; 7.321      ;
; -7.433 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.008     ; 7.486      ;
; -7.423 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.070     ; 7.495      ;
; -7.420 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.675     ; 7.316      ;
; -7.414 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.672     ; 7.378      ;
; -7.402 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.945      ; 8.404      ;
; -7.398 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.454     ; 7.086      ;
; -7.398 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.015      ; 7.555      ;
; -7.396 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.941      ; 8.394      ;
; -7.394 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[20] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.654     ; 7.306      ;
; -7.372 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.674     ; 7.271      ;
; -7.362 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.938      ; 8.378      ;
; -7.333 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.615     ; 7.367      ;
; -7.324 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.089     ; 7.292      ;
; -7.320 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.669     ; 7.293      ;
; -7.317 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.012      ; 7.471      ;
; -7.311 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.940      ; 8.303      ;
; -7.305 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.655     ; 7.286      ;
; -7.305 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.948      ; 8.383      ;
; -7.305 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.952      ; 8.387      ;
; -7.299 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.473     ; 6.883      ;
; -7.299 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.004     ; 7.352      ;
; -7.294 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.942      ; 8.307      ;
; -7.288 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.082     ; 7.336      ;
; -7.288 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.938      ; 8.297      ;
; -7.276 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.944      ; 8.281      ;
; -7.275 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.585     ; 6.614      ;
; -7.268 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.003      ; 7.401      ;
; -7.261 ; control_unit:controlUnit|HIout     ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.027     ; 6.751      ;
; -7.260 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.662     ; 7.066      ;
; -7.258 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.466     ; 6.922      ;
; -7.246 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.092     ; 7.232      ;
; -7.246 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.941      ; 8.272      ;
; -7.245 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.955      ; 7.717      ;
; -7.231 ; control_unit:controlUnit|HIout     ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.038     ; 7.254      ;
; -7.226 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.007     ; 7.297      ;
; -7.218 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.007     ; 7.268      ;
; -7.216 ; control_unit:controlUnit|PCout     ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.476     ; 6.818      ;
; -7.213 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.695     ; 6.596      ;
; -7.207 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.946      ; 8.289      ;
; -7.201 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 1.012      ; 8.201      ;
; -7.201 ; control_unit:controlUnit|Gra       ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.942      ; 8.279      ;
; -7.195 ; reg_32_bit:IR|q[18]                ; mux_32_to_1:BusMux|BusMuxOut[29] ; clk                                              ; control_unit:controlUnit|BAout ; 0.500        ; 1.400      ; 8.727      ;
; -7.195 ; control_unit:controlUnit|Cout      ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.680      ; 7.392      ;
; -7.195 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.090     ; 7.157      ;
; -7.190 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.652     ; 7.111      ;
; -7.190 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.942      ; 8.210      ;
; -7.186 ; control_unit:controlUnit|MDRout    ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.089     ; 7.182      ;
; -7.184 ; control_unit:controlUnit|LOout     ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.000      ; 7.314      ;
; -7.175 ; control_unit:controlUnit|InPortout ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; -0.005     ; 7.222      ;
; -7.168 ; control_unit:controlUnit|ZHighout  ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 1.000        ; -0.614     ; 7.203      ;
; -7.168 ; control_unit:controlUnit|Grc       ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|present_state.add3_1991 ; control_unit:controlUnit|BAout ; 0.500        ; 0.944      ; 8.164      ;
+--------+------------------------------------+----------------------------------+--------------------------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+--------+----------------------------------+-------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.350 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:MDR|q[24]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.633     ; 1.194      ;
; -5.263 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:MDR|q[30]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.451     ; 1.289      ;
; -5.260 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R15|q[12]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.436     ; 1.301      ;
; -5.245 ; mux_32_to_1:BusMux|BusMuxOut[28] ; reg_32_bit:IR|q[28]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.711     ; 1.011      ;
; -5.244 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:MAR|q[3]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.640     ; 1.081      ;
; -5.244 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:MDR|q[1]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.750     ; 0.971      ;
; -5.236 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R14|q[11]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.598     ; 1.115      ;
; -5.229 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R0|q[1]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.552     ; 1.154      ;
; -5.229 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:HI_reg|q[11]       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.600     ; 1.106      ;
; -5.229 ; mux_32_to_1:BusMux|BusMuxOut[28] ; reg_32_bit:HI_reg|q[28]       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.509     ; 1.197      ;
; -5.229 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R6|q[17]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.462     ; 1.244      ;
; -5.223 ; mux_32_to_1:BusMux|BusMuxOut[30] ; IncPC_32_bit:PC_reg|newPC[30] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.457     ; 1.243      ;
; -5.214 ; mux_32_to_1:BusMux|BusMuxOut[27] ; reg_32_bit:IR|q[27]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.664     ; 1.027      ;
; -5.211 ; mux_32_to_1:BusMux|BusMuxOut[13] ; reg_32_bit:IR|q[13]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.641     ; 1.047      ;
; -5.209 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; reg_32_bit:MDR|q[8]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.633     ; 1.053      ;
; -5.209 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R1|q[24]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.451     ; 1.235      ;
; -5.203 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:MDR|q[11]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.792     ; 0.888      ;
; -5.190 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:MAR|q[0]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.641     ; 1.026      ;
; -5.184 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:MDR|q[21]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.708     ; 0.953      ;
; -5.180 ; mux_32_to_1:BusMux|BusMuxOut[29] ; reg_32_bit:IR|q[29]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.652     ; 1.005      ;
; -5.172 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:MAR|q[1]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.757     ; 0.892      ;
; -5.165 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:Y|q[0]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.629     ; 1.013      ;
; -5.163 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:HI_reg|q[1]        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.572     ; 1.068      ;
; -5.163 ; mux_32_to_1:BusMux|BusMuxOut[22] ; reg_32_bit:IR|q[22]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.412     ; 1.228      ;
; -5.159 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:MDR|q[6]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.636     ; 1.000      ;
; -5.154 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R9|q[2]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.446     ; 1.185      ;
; -5.151 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:IR|q[12]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.456     ; 1.172      ;
; -5.149 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:LO_reg|q[1]        ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.556     ; 1.070      ;
; -5.142 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R5|q[2]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.432     ; 1.187      ;
; -5.140 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:R13|q[0]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.637     ; 0.980      ;
; -5.138 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R6|q[12]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.448     ; 1.167      ;
; -5.130 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:Y|q[1]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.750     ; 0.857      ;
; -5.128 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R0|q[12]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.438     ; 1.167      ;
; -5.127 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:Y|q[3]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.450     ; 1.154      ;
; -5.126 ; mux_32_to_1:BusMux|BusMuxOut[7]  ; reg_32_bit:MAR|q[7]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.645     ; 0.958      ;
; -5.119 ; mux_32_to_1:BusMux|BusMuxOut[26] ; reg_32_bit:IR|q[26]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.411     ; 1.185      ;
; -5.116 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:Y|q[17]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.454     ; 1.139      ;
; -5.113 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R1|q[12]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.445     ; 1.145      ;
; -5.112 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:MDR|q[5]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.631     ; 0.958      ;
; -5.111 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R13|q[11]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.615     ; 0.973      ;
; -5.107 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R11|q[24]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.451     ; 1.133      ;
; -5.104 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R9|q[30]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.627     ; 0.954      ;
; -5.101 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:MAR|q[5]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.638     ; 0.940      ;
; -5.100 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:IR|q[24]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.356     ; 1.221      ;
; -5.097 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R7|q[11]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.601     ; 0.973      ;
; -5.091 ; mux_32_to_1:BusMux|BusMuxOut[24] ; IncPC_32_bit:PC_reg|newPC[24] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.459     ; 1.109      ;
; -5.091 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R10|q[11]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.628     ; 0.940      ;
; -5.090 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R6|q[23]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.460     ; 1.107      ;
; -5.090 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:HI_reg|q[21]       ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.521     ; 1.046      ;
; -5.089 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R6|q[24]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.441     ; 1.125      ;
; -5.088 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R2|q[17]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.449     ; 1.116      ;
; -5.087 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R15|q[1]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.758     ; 0.806      ;
; -5.080 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R6|q[30]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.450     ; 1.107      ;
; -5.079 ; mux_32_to_1:BusMux|BusMuxOut[20] ; reg_32_bit:IR|q[20]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.375     ; 1.181      ;
; -5.078 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R15|q[11]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.605     ; 0.950      ;
; -5.078 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:MDR|q[23]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.448     ; 1.107      ;
; -5.072 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R2|q[23]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.441     ; 1.108      ;
; -5.071 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R9|q[11]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.616     ; 0.932      ;
; -5.070 ; mux_32_to_1:BusMux|BusMuxOut[23] ; IncPC_32_bit:PC_reg|newPC[23] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.461     ; 1.086      ;
; -5.066 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:MDR|q[2]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.635     ; 0.908      ;
; -5.065 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; IncPC_32_bit:PC_reg|newPC[3]  ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.457     ; 1.085      ;
; -5.065 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R14|q[30]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.436     ; 1.106      ;
; -5.064 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R7|q[23]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.433     ; 1.108      ;
; -5.064 ; mux_32_to_1:BusMux|BusMuxOut[6]  ; reg_32_bit:MAR|q[6]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.643     ; 0.898      ;
; -5.062 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R5|q[11]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.623     ; 0.916      ;
; -5.060 ; mux_32_to_1:BusMux|BusMuxOut[8]  ; reg_32_bit:MAR|q[8]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.640     ; 0.897      ;
; -5.057 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R0|q[11]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.594     ; 0.940      ;
; -5.057 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:MAR|q[2]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.642     ; 0.892      ;
; -5.055 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R3|q[11]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.600     ; 0.932      ;
; -5.051 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R5|q[23]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.460     ; 1.068      ;
; -5.048 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R11|q[30]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.452     ; 1.073      ;
; -5.047 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:IR|q[3]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.450     ; 1.074      ;
; -5.037 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R0|q[30]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.435     ; 1.079      ;
; -5.036 ; mux_32_to_1:BusMux|BusMuxOut[5]  ; reg_32_bit:Y|q[5]             ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.448     ; 1.065      ;
; -5.034 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R0|q[24]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.447     ; 1.064      ;
; -5.034 ; mux_32_to_1:BusMux|BusMuxOut[4]  ; reg_32_bit:MAR|q[4]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.640     ; 0.871      ;
; -5.034 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:IR|q[21]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.426     ; 1.085      ;
; -5.032 ; mux_32_to_1:BusMux|BusMuxOut[14] ; reg_32_bit:IR|q[14]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.448     ; 1.061      ;
; -5.032 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R2|q[30]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.436     ; 1.073      ;
; -5.031 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R7|q[24]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.448     ; 1.060      ;
; -5.030 ; mux_32_to_1:BusMux|BusMuxOut[3]  ; reg_32_bit:R13|q[3]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.442     ; 1.065      ;
; -5.030 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R11|q[17]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.462     ; 1.045      ;
; -5.024 ; mux_32_to_1:BusMux|BusMuxOut[1]  ; reg_32_bit:R1|q[1]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.562     ; 0.939      ;
; -5.020 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R9|q[17]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.467     ; 1.030      ;
; -5.019 ; mux_32_to_1:BusMux|BusMuxOut[22] ; reg_32_bit:R6|q[22]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.513     ; 0.983      ;
; -5.017 ; mux_32_to_1:BusMux|BusMuxOut[2]  ; reg_32_bit:R2|q[2]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.631     ; 0.863      ;
; -5.015 ; mux_32_to_1:BusMux|BusMuxOut[24] ; reg_32_bit:R15|q[24]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.434     ; 1.058      ;
; -5.014 ; mux_32_to_1:BusMux|BusMuxOut[12] ; reg_32_bit:R7|q[12]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.431     ; 1.060      ;
; -5.011 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R4|q[11]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.624     ; 0.864      ;
; -5.008 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:Y|q[11]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.609     ; 0.876      ;
; -5.004 ; mux_32_to_1:BusMux|BusMuxOut[30] ; reg_32_bit:R10|q[30]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.441     ; 1.040      ;
; -5.003 ; mux_32_to_1:BusMux|BusMuxOut[17] ; reg_32_bit:R3|q[17]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.451     ; 1.029      ;
; -5.001 ; mux_32_to_1:BusMux|BusMuxOut[16] ; reg_32_bit:R14|q[16]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.433     ; 1.045      ;
; -5.000 ; mux_32_to_1:BusMux|BusMuxOut[16] ; reg_32_bit:IR|q[16]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.351     ; 1.126      ;
; -4.998 ; mux_32_to_1:BusMux|BusMuxOut[11] ; reg_32_bit:R12|q[11]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.611     ; 0.864      ;
; -4.996 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:IR|q[23]           ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.358     ; 1.115      ;
; -4.995 ; mux_32_to_1:BusMux|BusMuxOut[0]  ; reg_32_bit:IR|q[0]            ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.451     ; 1.021      ;
; -4.994 ; mux_32_to_1:BusMux|BusMuxOut[26] ; IncPC_32_bit:PC_reg|newPC[26] ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.519     ; 0.952      ;
; -4.993 ; mux_32_to_1:BusMux|BusMuxOut[23] ; reg_32_bit:R10|q[23]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.443     ; 1.027      ;
; -4.993 ; mux_32_to_1:BusMux|BusMuxOut[21] ; reg_32_bit:R11|q[21]          ; control_unit:controlUnit|BAout ; clk         ; 0.500        ; -4.529     ; 0.941      ;
+--------+----------------------------------+-------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                                                                                   ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -5.285 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.899     ; 1.455      ;
; -5.175 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -4.289     ; 1.455      ;
; -5.075 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.695     ; 1.151      ;
; -4.820 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.414     ; 2.541      ;
; -4.810 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.613     ; 1.190      ;
; -4.810 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.556     ; 1.251      ;
; -4.804 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.799     ; 1.074      ;
; -4.795 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.694     ; 1.101      ;
; -4.781 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.819     ; 0.940      ;
; -4.754 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.655     ; 1.148      ;
; -4.751 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.660     ; 1.131      ;
; -4.751 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.699     ; 1.052      ;
; -4.741 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.664     ; 1.129      ;
; -4.739 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.897     ; 0.911      ;
; -4.737 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.553     ; 1.185      ;
; -4.734 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.662     ; 1.126      ;
; -4.730 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.697     ; 1.080      ;
; -4.705 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.558     ; 1.144      ;
; -4.694 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -4.189     ; 1.074      ;
; -4.690 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.594     ; 1.063      ;
; -4.682 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.588     ; 1.061      ;
; -4.667 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.514     ; 1.146      ;
; -4.648 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.516     ; 1.283      ;
; -4.629 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -4.287     ; 0.911      ;
; -4.614 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Grc                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.652     ; 1.021      ;
; -4.610 ; control_unit:controlUnit|present_state.jal4_1351   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.802     ; 0.877      ;
; -4.597 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.488     ; 1.152      ;
; -4.579 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.511     ; 1.132      ;
; -4.556 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.342     ; 1.267      ;
; -4.543 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.792     ; 1.748      ;
; -4.514 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.343     ; 1.223      ;
; -4.511 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.340     ; 1.224      ;
; -4.507 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.338     ; 1.220      ;
; -4.504 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|Grc                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -4.042     ; 1.021      ;
; -4.500 ; control_unit:controlUnit|present_state.jal4_1351   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -4.192     ; 0.877      ;
; -4.470 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.352     ; 2.164      ;
; -4.467 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.550     ; 1.003      ;
; -4.451 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.793     ; 1.655      ;
; -4.421 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -1.267     ; 3.204      ;
; -4.416 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.350     ; 2.191      ;
; -4.405 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.866     ; 1.608      ;
; -4.377 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -1.674     ; 2.741      ;
; -4.374 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.403     ; 1.997      ;
; -4.316 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.627     ; 1.686      ;
; -4.308 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.685     ; 1.692      ;
; -4.308 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.523     ; 1.782      ;
; -4.298 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.290     ; 2.005      ;
; -4.297 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.460     ; 1.834      ;
; -4.295 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.256     ; 1.608      ;
; -4.292 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.494     ; 1.867      ;
; -4.287 ; control_unit:controlUnit|present_state.sub4_1951   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.737     ; 1.619      ;
; -4.284 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -3.034     ; 1.319      ;
; -4.281 ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.792     ; 1.558      ;
; -4.278 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.966     ; 1.223      ;
; -4.278 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.584     ; 1.763      ;
; -4.270 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.499     ; 1.840      ;
; -4.268 ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.188     ; 2.224      ;
; -4.266 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.737     ; 1.598      ;
; -4.258 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.690     ; 1.637      ;
; -4.243 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.299     ; 1.941      ;
; -4.235 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.444     ; 1.788      ;
; -4.234 ; control_unit:controlUnit|present_state.shra4_1251  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.560     ; 1.743      ;
; -4.233 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.449     ; 1.781      ;
; -4.225 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.292     ; 1.930      ;
; -4.219 ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.371     ; 1.917      ;
; -4.203 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.723     ; 1.197      ;
; -4.198 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.075     ; 1.692      ;
; -4.198 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.624     ; 1.571      ;
; -4.193 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.738     ; 1.524      ;
; -4.188 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.129     ; 2.056      ;
; -4.186 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.629     ; 1.554      ;
; -4.185 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.305     ; 1.151      ;
; -4.184 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.537     ; 1.364      ;
; -4.183 ; control_unit:controlUnit|present_state.and4_1811   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.738     ; 1.514      ;
; -4.182 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -2.884     ; 1.867      ;
; -4.181 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.342     ; 1.882      ;
; -4.179 ; control_unit:controlUnit|present_state.div3_1891   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.496     ; 1.752      ;
; -4.177 ; control_unit:controlUnit|present_state.sub4_1951   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.127     ; 1.619      ;
; -4.177 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.870     ; 1.376      ;
; -4.174 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.424     ; 1.319      ;
; -4.174 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.526     ; 1.645      ;
; -4.171 ; control_unit:controlUnit|present_state.or4_1841    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.182     ; 1.558      ;
; -4.169 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.497     ; 1.669      ;
; -4.168 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.356     ; 1.223      ;
; -4.168 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -2.974     ; 1.763      ;
; -4.167 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.625     ; 1.539      ;
; -4.164 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.622     ; 1.259      ;
; -4.162 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.500     ; 1.731      ;
; -4.162 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.shl5_1771        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -1.356     ; 2.953      ;
; -4.162 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.802     ; 1.336      ;
; -4.160 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -2.889     ; 1.840      ;
; -4.158 ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -2.578     ; 2.224      ;
; -4.158 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.687     ; 1.540      ;
; -4.158 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.496     ; 1.659      ;
; -4.157 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.353     ; 1.850      ;
; -4.156 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.127     ; 1.598      ;
; -4.156 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.370     ; 1.855      ;
; -4.148 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Rout                           ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 1.000        ; -3.080     ; 1.637      ;
; -4.148 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.571     ; 1.294      ;
; -4.138 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.addi5_1481 ; 0.500        ; -2.400     ; 1.781      ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add3_1991'                                                                                                                                                   ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -5.128 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.748     ; 1.151      ;
; -4.877 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.471     ; 2.541      ;
; -4.867 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.613     ; 1.251      ;
; -4.863 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.666     ; 1.190      ;
; -4.848 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.747     ; 1.101      ;
; -4.834 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.872     ; 0.940      ;
; -4.807 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.708     ; 1.148      ;
; -4.804 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.713     ; 1.131      ;
; -4.804 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.752     ; 1.052      ;
; -4.794 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.717     ; 1.129      ;
; -4.790 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.606     ; 1.185      ;
; -4.787 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.715     ; 1.126      ;
; -4.783 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.750     ; 1.080      ;
; -4.762 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.615     ; 1.144      ;
; -4.743 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.647     ; 1.063      ;
; -4.735 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.641     ; 1.061      ;
; -4.720 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.567     ; 1.146      ;
; -4.701 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.569     ; 1.283      ;
; -4.650 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.541     ; 1.152      ;
; -4.632 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.564     ; 1.132      ;
; -4.609 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.395     ; 1.267      ;
; -4.600 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.849     ; 1.748      ;
; -4.567 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.396     ; 1.223      ;
; -4.564 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.393     ; 1.224      ;
; -4.560 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.391     ; 1.220      ;
; -4.523 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.405     ; 2.164      ;
; -4.520 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.603     ; 1.003      ;
; -4.508 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.850     ; 1.655      ;
; -4.478 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -1.324     ; 3.204      ;
; -4.469 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.403     ; 2.191      ;
; -4.440 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.651     ; 1.611      ;
; -4.440 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.651     ; 1.611      ;
; -4.434 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -1.731     ; 2.741      ;
; -4.431 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.460     ; 1.997      ;
; -4.419 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZLowIn                         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.336     ; 1.227      ;
; -4.416 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.152     ; 1.251      ;
; -4.416 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.152     ; 1.251      ;
; -4.410 ; control_unit:controlUnit|present_state.and5_1801   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.156     ; 1.241      ;
; -4.403 ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.643     ; 1.582      ;
; -4.402 ; control_unit:controlUnit|present_state.shl5_1771   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.152     ; 1.237      ;
; -4.384 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.224     ; 1.147      ;
; -4.383 ; control_unit:controlUnit|present_state.mflo3_1331  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.234     ; 1.136      ;
; -4.373 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.684     ; 1.686      ;
; -4.365 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.580     ; 1.782      ;
; -4.355 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.347     ; 2.005      ;
; -4.354 ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.651     ; 1.525      ;
; -4.354 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.517     ; 1.834      ;
; -4.335 ; control_unit:controlUnit|present_state.not4_1641   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.154     ; 1.168      ;
; -4.330 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.041     ; 1.611      ;
; -4.330 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.041     ; 1.611      ;
; -4.330 ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.152     ; 1.165      ;
; -4.326 ; control_unit:controlUnit|present_state.in3_1321    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.232     ; 1.081      ;
; -4.321 ; control_unit:controlUnit|present_state.or5_1831    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.155     ; 1.153      ;
; -4.319 ; control_unit:controlUnit|present_state.ldi5_1561   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.642     ; 1.499      ;
; -4.309 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZLowIn                         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.726     ; 1.227      ;
; -4.306 ; control_unit:controlUnit|present_state.rol5_1711   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.542     ; 1.251      ;
; -4.306 ; control_unit:controlUnit|present_state.ror5_1681   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.542     ; 1.251      ;
; -4.303 ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.650     ; 1.475      ;
; -4.300 ; control_unit:controlUnit|present_state.and5_1801   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.546     ; 1.241      ;
; -4.300 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.356     ; 1.941      ;
; -4.293 ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.033     ; 1.582      ;
; -4.292 ; control_unit:controlUnit|present_state.shl5_1771   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.542     ; 1.237      ;
; -4.292 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.501     ; 1.788      ;
; -4.290 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.506     ; 1.781      ;
; -4.282 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.349     ; 1.930      ;
; -4.279 ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.151     ; 1.115      ;
; -4.274 ; control_unit:controlUnit|present_state.jr3_1371    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.614     ; 1.147      ;
; -4.273 ; control_unit:controlUnit|present_state.mflo3_1331  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.624     ; 1.136      ;
; -4.267 ; control_unit:controlUnit|present_state.ori5_1421   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.641     ; 1.448      ;
; -4.266 ; control_unit:controlUnit|present_state.sub5_1941   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.152     ; 1.101      ;
; -4.255 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.681     ; 1.571      ;
; -4.254 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|ZHighIn                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.420     ; 1.902      ;
; -4.245 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.186     ; 2.056      ;
; -4.244 ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.041     ; 1.525      ;
; -4.243 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.686     ; 1.554      ;
; -4.242 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.222     ; 1.007      ;
; -4.238 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.358     ; 1.151      ;
; -4.234 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.395     ; 1.882      ;
; -4.231 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.583     ; 1.645      ;
; -4.226 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.554     ; 1.669      ;
; -4.225 ; control_unit:controlUnit|present_state.not4_1641   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.544     ; 1.168      ;
; -4.224 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.682     ; 1.539      ;
; -4.220 ; control_unit:controlUnit|present_state.shra5_1241  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.542     ; 1.165      ;
; -4.219 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.shl5_1771        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -1.413     ; 2.953      ;
; -4.219 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.859     ; 1.336      ;
; -4.216 ; control_unit:controlUnit|present_state.in3_1321    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.622     ; 1.081      ;
; -4.215 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.553     ; 1.659      ;
; -4.211 ; control_unit:controlUnit|present_state.or5_1831    ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.545     ; 1.153      ;
; -4.209 ; control_unit:controlUnit|present_state.ldi5_1561   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.032     ; 1.499      ;
; -4.198 ; control_unit:controlUnit|present_state.andi5_1451  ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.144     ; 1.041      ;
; -4.195 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.457     ; 1.781      ;
; -4.193 ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.040     ; 1.475      ;
; -4.183 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.503     ; 1.677      ;
; -4.170 ; control_unit:controlUnit|present_state.neg4_1661   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -3.151     ; 1.006      ;
; -4.169 ; control_unit:controlUnit|present_state.shr5_1741   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.541     ; 1.115      ;
; -4.157 ; control_unit:controlUnit|present_state.ori5_1421   ; control_unit:controlUnit|ZLowout                        ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.031     ; 1.448      ;
; -4.156 ; control_unit:controlUnit|present_state.sub5_1941   ; control_unit:controlUnit|Gra                            ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 1.000        ; -3.542     ; 1.101      ;
; -4.156 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.580     ; 1.573      ;
; -4.148 ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.580     ; 1.565      ;
; -4.146 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; control_unit:controlUnit|present_state.add3_1991 ; 0.500        ; -2.734     ; 1.455      ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:controlUnit|present_state.add5_1971'                                                                                                                                                   ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -5.060 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.680     ; 1.151      ;
; -4.795 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.598     ; 1.190      ;
; -4.795 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.541     ; 1.251      ;
; -4.780 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.679     ; 1.101      ;
; -4.766 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.804     ; 0.940      ;
; -4.739 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.640     ; 1.148      ;
; -4.736 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.645     ; 1.131      ;
; -4.736 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.684     ; 1.052      ;
; -4.726 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.649     ; 1.129      ;
; -4.722 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.538     ; 1.185      ;
; -4.719 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.647     ; 1.126      ;
; -4.715 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.682     ; 1.080      ;
; -4.690 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.543     ; 1.144      ;
; -4.675 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.579     ; 1.063      ;
; -4.667 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.573     ; 1.061      ;
; -4.652 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.499     ; 1.146      ;
; -4.633 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.501     ; 1.283      ;
; -4.614 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.961     ; 1.642      ;
; -4.584 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.860     ; 1.713      ;
; -4.582 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.473     ; 1.152      ;
; -4.576 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.775     ; 1.790      ;
; -4.568 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.809     ; 1.748      ;
; -4.564 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.496     ; 1.132      ;
; -4.548 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.770     ; 1.767      ;
; -4.545 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.146     ; 1.388      ;
; -4.541 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.327     ; 1.267      ;
; -4.529 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.776     ; 1.742      ;
; -4.528 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.777     ; 1.748      ;
; -4.514 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.966     ; 1.537      ;
; -4.504 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.351     ; 1.642      ;
; -4.499 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.328     ; 1.223      ;
; -4.496 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.325     ; 1.224      ;
; -4.492 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.323     ; 1.220      ;
; -4.487 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.811     ; 1.665      ;
; -4.474 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.250     ; 1.713      ;
; -4.466 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.165     ; 1.790      ;
; -4.462 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.646     ; 1.805      ;
; -4.458 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.199     ; 1.748      ;
; -4.455 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.337     ; 2.164      ;
; -4.452 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.141     ; 1.300      ;
; -4.452 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.535     ; 1.003      ;
; -4.438 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.160     ; 1.767      ;
; -4.436 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.778     ; 1.655      ;
; -4.435 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.536     ; 1.388      ;
; -4.419 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.166     ; 1.742      ;
; -4.414 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.963     ; 1.440      ;
; -4.410 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.807     ; 1.592      ;
; -4.406 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -1.252     ; 3.204      ;
; -4.404 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.356     ; 1.537      ;
; -4.401 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.144     ; 1.246      ;
; -4.401 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.335     ; 2.191      ;
; -4.377 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.201     ; 1.665      ;
; -4.362 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -1.659     ; 2.741      ;
; -4.359 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.388     ; 1.997      ;
; -4.355 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -3.043     ; 1.223      ;
; -4.352 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.036     ; 1.805      ;
; -4.342 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.531     ; 1.300      ;
; -4.304 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.353     ; 1.440      ;
; -4.301 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.612     ; 1.686      ;
; -4.300 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.197     ; 1.592      ;
; -4.293 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.508     ; 1.782      ;
; -4.291 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|Grb                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.534     ; 1.246      ;
; -4.283 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.275     ; 2.005      ;
; -4.282 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.445     ; 1.834      ;
; -4.254 ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.174     ; 2.224      ;
; -4.245 ; control_unit:controlUnit|present_state.out3_1311   ; control_unit:controlUnit|OutPort_enable                 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.433     ; 1.223      ;
; -4.228 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.284     ; 1.941      ;
; -4.220 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.429     ; 1.788      ;
; -4.218 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.434     ; 1.781      ;
; -4.210 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.277     ; 1.930      ;
; -4.189 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.709     ; 1.197      ;
; -4.183 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.609     ; 1.571      ;
; -4.173 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.114     ; 2.056      ;
; -4.171 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.614     ; 1.554      ;
; -4.170 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.523     ; 1.364      ;
; -4.170 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.290     ; 1.151      ;
; -4.166 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.in3_1321         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.327     ; 1.882      ;
; -4.159 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.511     ; 1.645      ;
; -4.154 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.482     ; 1.669      ;
; -4.152 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.610     ; 1.539      ;
; -4.150 ; control_unit:controlUnit|present_state.ror3_1701   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.608     ; 1.259      ;
; -4.147 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.shl5_1771        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -1.341     ; 2.953      ;
; -4.147 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.787     ; 1.336      ;
; -4.144 ; control_unit:controlUnit|present_state.halt3_1291  ; control_unit:controlUnit|run                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -2.564     ; 2.224      ;
; -4.143 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.481     ; 1.659      ;
; -4.142 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.add3_1991        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.338     ; 1.850      ;
; -4.134 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.557     ; 1.294      ;
; -4.123 ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|Cout                           ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.880     ; 1.311      ;
; -4.123 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.ld6_1601         ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.385     ; 1.781      ;
; -4.121 ; control_unit:controlUnit|present_state.shra3_1261  ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.524     ; 1.314      ;
; -4.120 ; control_unit:controlUnit|present_state.sub3_1961   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.518     ; 1.319      ;
; -4.113 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.894     ; 0.936      ;
; -4.111 ; control_unit:controlUnit|present_state.or3_1851    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.431     ; 1.677      ;
; -4.084 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.508     ; 1.573      ;
; -4.080 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.714     ; 1.083      ;
; -4.079 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -3.099     ; 1.197      ;
; -4.076 ; control_unit:controlUnit|present_state.ldi4_1571   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.508     ; 1.565      ;
; -4.074 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.addi4_1491       ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.662     ; 1.455      ;
; -4.061 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.ori4_1431        ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 0.500        ; -2.501     ; 1.548      ;
; -4.060 ; control_unit:controlUnit|present_state.shl3_1791   ; control_unit:controlUnit|Yin                            ; rst          ; control_unit:controlUnit|present_state.add5_1971 ; 1.000        ; -2.913     ; 1.364      ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst'                                                                                                                                                           ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.546 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 0.500        ; -2.176     ; 1.151      ;
; -3.446 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 0.500        ; -1.050     ; 2.541      ;
; -3.436 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 1.000        ; -2.566     ; 1.151      ;
; -3.436 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.192     ; 1.251      ;
; -3.331 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -2.194     ; 1.144      ;
; -3.326 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.582     ; 1.251      ;
; -3.291 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 1.000        ; -1.395     ; 2.541      ;
; -3.281 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 0.500        ; -2.094     ; 1.190      ;
; -3.266 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 0.500        ; -2.175     ; 1.101      ;
; -3.252 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 0.500        ; -2.300     ; 0.940      ;
; -3.225 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 0.500        ; -2.136     ; 1.148      ;
; -3.222 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 0.500        ; -2.141     ; 1.131      ;
; -3.222 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 0.500        ; -2.180     ; 1.052      ;
; -3.221 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -2.584     ; 1.144      ;
; -3.212 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 0.500        ; -2.145     ; 1.129      ;
; -3.208 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 0.500        ; -2.034     ; 1.185      ;
; -3.205 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 0.500        ; -2.143     ; 1.126      ;
; -3.201 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 0.500        ; -2.178     ; 1.080      ;
; -3.187 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shl3_1791        ; rst          ; rst         ; 0.500        ; -1.817     ; 1.151      ;
; -3.171 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 1.000        ; -2.484     ; 1.190      ;
; -3.169 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.428     ; 1.748      ;
; -3.161 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 0.500        ; -2.075     ; 1.063      ;
; -3.156 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 1.000        ; -2.565     ; 1.101      ;
; -3.153 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 0.500        ; -2.069     ; 1.061      ;
; -3.142 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 1.000        ; -2.690     ; 0.940      ;
; -3.138 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; rst         ; 0.500        ; -1.995     ; 1.146      ;
; -3.119 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; rst         ; 0.500        ; -1.997     ; 1.283      ;
; -3.115 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 1.000        ; -2.526     ; 1.148      ;
; -3.112 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 1.000        ; -2.531     ; 1.131      ;
; -3.112 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 1.000        ; -2.570     ; 1.052      ;
; -3.102 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 1.000        ; -2.535     ; 1.129      ;
; -3.098 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 1.000        ; -2.424     ; 1.185      ;
; -3.095 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 1.000        ; -2.533     ; 1.126      ;
; -3.091 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 1.000        ; -2.568     ; 1.080      ;
; -3.077 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.429     ; 1.655      ;
; -3.068 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; rst         ; 0.500        ; -1.969     ; 1.152      ;
; -3.059 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -1.818     ; 1.748      ;
; -3.051 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 1.000        ; -2.465     ; 1.063      ;
; -3.050 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; rst         ; 0.500        ; -1.992     ; 1.132      ;
; -3.047 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; rst         ; 0.500        ; 0.097      ; 3.204      ;
; -3.043 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 1.000        ; -2.459     ; 1.061      ;
; -3.028 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.or3_1851         ; rst          ; rst         ; 1.000        ; -2.385     ; 1.146      ;
; -3.027 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; rst         ; 0.500        ; -1.823     ; 1.267      ;
; -3.009 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shr3_1761        ; rst          ; rst         ; 1.000        ; -2.387     ; 1.283      ;
; -3.003 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; rst         ; 0.500        ; -0.310     ; 2.741      ;
; -3.000 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; rst         ; 0.500        ; -1.039     ; 1.997      ;
; -2.985 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; rst         ; 0.500        ; -1.824     ; 1.223      ;
; -2.982 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; rst         ; 0.500        ; -1.821     ; 1.224      ;
; -2.978 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; rst         ; 0.500        ; -1.819     ; 1.220      ;
; -2.967 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -1.819     ; 1.655      ;
; -2.958 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jal3_1361        ; rst          ; rst         ; 1.000        ; -2.359     ; 1.152      ;
; -2.942 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.263     ; 1.686      ;
; -2.941 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; rst         ; 0.500        ; -0.833     ; 2.164      ;
; -2.940 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.and3_1821        ; rst          ; rst         ; 1.000        ; -2.382     ; 1.132      ;
; -2.938 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; rst         ; 0.500        ; -2.031     ; 1.003      ;
; -2.937 ; control_unit:controlUnit|present_state.neg3_1671   ; control_unit:controlUnit|present_state.neg4_1661        ; rst          ; rst         ; 1.000        ; -0.293     ; 3.204      ;
; -2.936 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.add5_1971        ; rst          ; rst         ; 0.500        ; -0.540     ; 2.541      ;
; -2.934 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.159     ; 1.782      ;
; -2.926 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.682     ; 1.251      ;
; -2.924 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -0.926     ; 2.005      ;
; -2.923 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.096     ; 1.834      ;
; -2.922 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ror3_1701        ; rst          ; rst         ; 0.500        ; -1.735     ; 1.190      ;
; -2.917 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mul3_1931        ; rst          ; rst         ; 1.000        ; -2.213     ; 1.267      ;
; -2.907 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.shra3_1261       ; rst          ; rst         ; 0.500        ; -1.816     ; 1.101      ;
; -2.893 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|present_state.st7_1511         ; rst          ; rst         ; 1.000        ; -0.700     ; 2.741      ;
; -2.893 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.rol3_1731        ; rst          ; rst         ; 0.500        ; -1.941     ; 0.940      ;
; -2.890 ; control_unit:controlUnit|present_state.ld4_1621    ; control_unit:controlUnit|present_state.ld5_1611         ; rst          ; rst         ; 1.000        ; -1.429     ; 1.997      ;
; -2.887 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.jr3_1371         ; rst          ; rst         ; 0.500        ; -0.831     ; 2.191      ;
; -2.875 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.addi3_1501       ; rst          ; rst         ; 1.000        ; -2.214     ; 1.223      ;
; -2.872 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.andi3_1471       ; rst          ; rst         ; 1.000        ; -2.211     ; 1.224      ;
; -2.869 ; control_unit:controlUnit|present_state.br3_1411    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -0.935     ; 1.941      ;
; -2.868 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ori3_1441        ; rst          ; rst         ; 1.000        ; -2.209     ; 1.220      ;
; -2.866 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.br3_1411         ; rst          ; rst         ; 0.500        ; -1.777     ; 1.148      ;
; -2.863 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ld3_1631         ; rst          ; rst         ; 0.500        ; -1.782     ; 1.131      ;
; -2.863 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.sub3_1961        ; rst          ; rst         ; 0.500        ; -1.821     ; 1.052      ;
; -2.861 ; control_unit:controlUnit|present_state.shr3_1761   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.080     ; 1.788      ;
; -2.859 ; control_unit:controlUnit|present_state.and3_1821   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.085     ; 1.781      ;
; -2.853 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.st3_1551         ; rst          ; rst         ; 0.500        ; -1.786     ; 1.129      ;
; -2.851 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -0.928     ; 1.930      ;
; -2.849 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.neg3_1671        ; rst          ; rst         ; 0.500        ; -1.675     ; 1.185      ;
; -2.846 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.ldi3_1581        ; rst          ; rst         ; 0.500        ; -1.784     ; 1.126      ;
; -2.842 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.div3_1891        ; rst          ; rst         ; 0.500        ; -1.819     ; 1.080      ;
; -2.832 ; control_unit:controlUnit|present_state.andi3_1471  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -1.653     ; 1.686      ;
; -2.831 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.out3_1311        ; rst          ; rst         ; 1.000        ; -1.223     ; 2.164      ;
; -2.828 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.not3_1651        ; rst          ; rst         ; 1.000        ; -2.421     ; 1.003      ;
; -2.824 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -1.549     ; 1.782      ;
; -2.824 ; control_unit:controlUnit|present_state.addi3_1501  ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.260     ; 1.571      ;
; -2.821 ; control_unit:controlUnit|present_state.add4_1981   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.684     ; 1.144      ;
; -2.814 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -1.316     ; 2.005      ;
; -2.814 ; control_unit:controlUnit|present_state.rol3_1731   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -0.765     ; 2.056      ;
; -2.813 ; control_unit:controlUnit|present_state.div4_1881   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 1.000        ; -1.486     ; 1.834      ;
; -2.812 ; control_unit:controlUnit|present_state.ori3_1441   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.265     ; 1.554      ;
; -2.802 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.mfhi3_1341       ; rst          ; rst         ; 0.500        ; -1.716     ; 1.063      ;
; -2.800 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.162     ; 1.645      ;
; -2.795 ; control_unit:controlUnit|present_state.shr4_1751   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.133     ; 1.669      ;
; -2.794 ; control_unit:controlUnit|present_state.fetch3_1271 ; control_unit:controlUnit|present_state.halt3_1291       ; rst          ; rst         ; 0.500        ; -1.710     ; 1.061      ;
; -2.793 ; control_unit:controlUnit|present_state.mul3_1931   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.261     ; 1.539      ;
; -2.788 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|present_state.fetch2_2001      ; rst          ; rst         ; 0.500        ; -1.438     ; 1.336      ;
; -2.788 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.shl5_1771        ; rst          ; rst         ; 0.500        ; 0.008      ; 2.953      ;
; -2.784 ; control_unit:controlUnit|present_state.shl4_1781   ; control_unit:controlUnit|present_state.reset_state_2031 ; rst          ; rst         ; 0.500        ; -1.132     ; 1.659      ;
+--------+----------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                 ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -4.972 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 5.568      ; 0.626      ;
; -4.530 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 5.178      ; 0.678      ;
; -4.420 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 5.568      ; 0.678      ;
; -4.082 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 5.178      ; 0.626      ;
; -3.912 ; reg_32_bit:IR|q[27]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 4.394      ; 0.522      ;
; -3.820 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.738      ; 2.053      ;
; -3.761 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 4.394      ; 0.673      ;
; -3.689 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.678      ; 2.124      ;
; -3.548 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.665      ; 2.252      ;
; -3.534 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.676      ; 2.277      ;
; -3.425 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; rst         ; 0.000        ; 4.332      ; 0.947      ;
; -3.399 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.348      ; 2.084      ;
; -3.373 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 4.334      ; 1.001      ;
; -3.289 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.738      ; 2.084      ;
; -3.282 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.666      ; 2.519      ;
; -3.268 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.288      ; 2.155      ;
; -3.263 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.668      ; 2.540      ;
; -3.247 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 4.408      ; 1.191      ;
; -3.209 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.086      ; 0.907      ;
; -3.158 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.678      ; 2.155      ;
; -3.146 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.639      ; 1.628      ;
; -3.145 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.637      ; 1.627      ;
; -3.144 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.634      ; 1.625      ;
; -3.141 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.635      ; 1.629      ;
; -3.125 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.737      ; 0.642      ;
; -3.118 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.275      ; 2.292      ;
; -3.022 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.419      ; 1.532      ;
; -3.022 ; reg_32_bit:IR|q[27]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; -0.500       ; 4.004      ; 0.522      ;
; -3.019 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.734      ; 0.745      ;
; -3.011 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; rst         ; 0.000        ; 4.324      ; 1.353      ;
; -3.011 ; rst                                                 ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; rst         ; 0.000        ; 5.600      ; 2.589      ;
; -3.008 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.665      ; 2.292      ;
; -2.998 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.459      ; 1.596      ;
; -2.962 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.456      ; 1.629      ;
; -2.960 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.732      ; 0.802      ;
; -2.948 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.379      ; 1.566      ;
; -2.940 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.373      ; 1.568      ;
; -2.930 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.348      ; 2.053      ;
; -2.911 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.483      ; 1.707      ;
; -2.894 ; rst                                                 ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; rst         ; 0.000        ; 5.596      ; 2.702      ;
; -2.887 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 4.018      ; 1.161      ;
; -2.883 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.416      ; 1.668      ;
; -2.880 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.302      ; 1.557      ;
; -2.878 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.304      ; 1.561      ;
; -2.875 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.300      ; 1.560      ;
; -2.871 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; -0.500       ; 4.004      ; 0.673      ;
; -2.862 ; rst                                                 ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; rst         ; 0.000        ; 5.581      ; 2.719      ;
; -2.860 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.263      ; 1.538      ;
; -2.856 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.668      ; 0.842      ;
; -2.856 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.286      ; 2.565      ;
; -2.852 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.454      ; 1.737      ;
; -2.846 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.265      ; 1.554      ;
; -2.831 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.139      ; 1.443      ;
; -2.816 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.269      ; 1.588      ;
; -2.811 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.309      ; 1.633      ;
; -2.804 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.353      ; 1.684      ;
; -2.799 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.288      ; 2.124      ;
; -2.796 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.408      ; 1.747      ;
; -2.786 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.268      ; 1.617      ;
; -2.780 ; rst                                                 ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                               ; rst         ; 0.000        ; 5.586      ; 2.806      ;
; -2.777 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 4.408      ; 1.161      ;
; -2.769 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.739      ; 1.000      ;
; -2.765 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.873      ; 1.138      ;
; -2.746 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.676      ; 2.565      ;
; -2.724 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.699      ; 1.005      ;
; -2.721 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.705      ; 1.014      ;
; -2.713 ; reg_32_bit:IR|q[31]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 4.054      ; 1.381      ;
; -2.673 ; rst                                                 ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                               ; rst         ; 0.000        ; 5.588      ; 2.915      ;
; -2.663 ; reg_32_bit:IR|q[30]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; rst         ; 0.000        ; 4.054      ; 1.431      ;
; -2.658 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.275      ; 2.252      ;
; -2.654 ; rst                                                 ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                               ; rst         ; 0.000        ; 5.596      ; 2.942      ;
; -2.647 ; rst                                                 ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                               ; rst         ; 0.000        ; 5.595      ; 2.948      ;
; -2.644 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; rst         ; -0.500       ; 5.286      ; 2.277      ;
; -2.634 ; rst                                                 ; control_unit:controlUnit|present_state.add4_1981        ; rst                                               ; rst         ; 0.000        ; 5.568      ; 2.934      ;
; -2.634 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 3.511      ; 0.907      ;
; -2.586 ; control_unit:controlUnit|present_state.fetch2a_1281 ; control_unit:controlUnit|present_state.fetch3_1271      ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.057      ; 1.501      ;
; -2.582 ; reg_32_bit:IR|q[31]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 3.994      ; 1.452      ;
; -2.582 ; rst                                                 ; control_unit:controlUnit|present_state.or5_1831         ; rst                                               ; rst         ; 0.000        ; 5.599      ; 3.017      ;
; -2.577 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; rst         ; 0.000        ; 3.454      ; 0.907      ;
; -2.574 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.276      ; 2.837      ;
; -2.564 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 5.278      ; 2.849      ;
; -2.562 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; rst         ; 0.000        ; 3.439      ; 0.907      ;
; -2.550 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; 0.000        ; 3.162      ; 0.642      ;
; -2.549 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.249      ; 1.835      ;
; -2.549 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.247      ; 1.833      ;
; -2.547 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.244      ; 1.832      ;
; -2.544 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.245      ; 1.836      ;
; -2.541 ; rst                                                 ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                               ; rst         ; 0.000        ; 5.581      ; 3.040      ;
; -2.537 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 4.029      ; 1.627      ;
; -2.535 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; rst         ; -0.500       ; 3.942      ; 0.947      ;
; -2.532 ; reg_32_bit:IR|q[31]                                 ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; rst         ; 0.000        ; 3.992      ; 1.500      ;
; -2.532 ; reg_32_bit:IR|q[30]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 3.994      ; 1.502      ;
; -2.524 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; rst         ; -0.500       ; 3.901      ; 0.907      ;
; -2.493 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; rst         ; 0.000        ; 3.105      ; 0.642      ;
; -2.483 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; -0.500       ; 3.944      ; 1.001      ;
; -2.482 ; reg_32_bit:IR|q[27]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; rst         ; 0.000        ; 4.334      ; 1.892      ;
; -2.478 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; rst         ; 0.000        ; 3.090      ; 0.642      ;
; -2.470 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.989      ; 1.654      ;
; -2.467 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; rst         ; -0.500       ; 3.844      ; 0.907      ;
; -2.466 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; rst         ; 0.000        ; 3.983      ; 1.652      ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|BAout'                                                                                                                           ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.147 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.988      ; 1.841      ;
; -4.118 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.146      ; 2.028      ;
; -4.030 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.104      ; 2.074      ;
; -3.973 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.853      ; 1.880      ;
; -3.956 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.994      ; 2.038      ;
; -3.949 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.985      ; 2.036      ;
; -3.943 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.984      ; 2.041      ;
; -3.921 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.011      ; 2.090      ;
; -3.915 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.072      ;
; -3.864 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.969      ; 2.105      ;
; -3.857 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.989      ; 2.132      ;
; -3.856 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.131      ;
; -3.838 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.985      ; 2.147      ;
; -3.834 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.047      ; 2.213      ;
; -3.827 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.160      ;
; -3.780 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.849      ; 2.069      ;
; -3.777 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.062      ; 2.285      ;
; -3.775 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.850      ; 2.075      ;
; -3.775 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.212      ;
; -3.759 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.859      ; 2.100      ;
; -3.732 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.980      ; 2.248      ;
; -3.701 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.852      ; 2.151      ;
; -3.691 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.854      ; 2.163      ;
; -3.670 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.982      ; 2.312      ;
; -3.670 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.317      ;
; -3.668 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.989      ; 2.321      ;
; -3.666 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.990      ; 2.324      ;
; -3.655 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.852      ; 2.197      ;
; -3.646 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.852      ; 2.206      ;
; -3.632 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.850      ; 2.218      ;
; -3.628 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.912      ; 2.284      ;
; -3.628 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.988      ; 1.880      ;
; -3.606 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.985      ; 2.379      ;
; -3.605 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.055      ; 2.450      ;
; -3.587 ; reg_32_bit:MDR|q[9]            ; mux_32_to_1:BusMux|BusMuxOut[9]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.501      ; 0.944      ;
; -3.576 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 6.146      ; 2.090      ;
; -3.562 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.005      ; 2.443      ;
; -3.561 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.927      ; 2.366      ;
; -3.553 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.852      ; 2.299      ;
; -3.538 ; reg_32_bit:MDR|q[14]           ; mux_32_to_1:BusMux|BusMuxOut[14] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.506      ; 0.998      ;
; -3.532 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[0]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.853      ; 1.841      ;
; -3.525 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.008      ; 2.483      ;
; -3.519 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 6.104      ; 2.105      ;
; -3.511 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.997      ; 2.486      ;
; -3.503 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[11] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 6.011      ; 2.028      ;
; -3.500 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[9]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.845      ; 2.345      ;
; -3.482 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.007      ; 2.525      ;
; -3.477 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[16] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.847      ; 2.370      ;
; -3.476 ; reg_32_bit:R14|q[11]           ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.463      ; 1.017      ;
; -3.472 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.997      ; 2.525      ;
; -3.454 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[6]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.855      ; 2.401      ;
; -3.441 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[24] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.852      ; 2.411      ;
; -3.440 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[23] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.854      ; 2.414      ;
; -3.435 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.984      ; 2.069      ;
; -3.430 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.985      ; 2.075      ;
; -3.425 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.992      ; 2.567      ;
; -3.417 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[5]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.850      ; 2.433      ;
; -3.415 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[1]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.969      ; 2.074      ;
; -3.414 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.994      ; 2.100      ;
; -3.382 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[10] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.605      ;
; -3.375 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[30] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.985      ; 2.610      ;
; -3.356 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[25] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.870      ; 2.514      ;
; -3.356 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.987      ; 2.151      ;
; -3.346 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.989      ; 2.163      ;
; -3.343 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[28] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.920      ; 2.577      ;
; -3.341 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[18] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.859      ; 2.038      ;
; -3.334 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[19] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.850      ; 2.036      ;
; -3.328 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[14] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.849      ; 2.041      ;
; -3.310 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.987      ; 2.197      ;
; -3.301 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.987      ; 2.206      ;
; -3.300 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[4]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.852      ; 2.072      ;
; -3.298 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[27] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.873      ; 2.575      ;
; -3.287 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.985      ; 2.218      ;
; -3.283 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 6.047      ; 2.284      ;
; -3.279 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[17] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.862      ; 2.583      ;
; -3.278 ; reg_32_bit:R8|q[1]             ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.430      ; 1.182      ;
; -3.271 ; reg_32_bit:R8|q[4]             ; mux_32_to_1:BusMux|BusMuxOut[4]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.323      ; 1.082      ;
; -3.265 ; reg_32_bit:R14|q[28]           ; mux_32_to_1:BusMux|BusMuxOut[28] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.370      ; 1.135      ;
; -3.253 ; reg_32_bit:R8|q[13]            ; mux_32_to_1:BusMux|BusMuxOut[13] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.296      ; 1.073      ;
; -3.243 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[29] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.872      ; 2.629      ;
; -3.242 ; reg_32_bit:IR|q[4]             ; mux_32_to_1:BusMux|BusMuxOut[4]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.307      ; 1.095      ;
; -3.242 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[2]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.854      ; 2.132      ;
; -3.241 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.852      ; 2.131      ;
; -3.234 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[15] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.862      ; 2.628      ;
; -3.228 ; reg_32_bit:MDR|q[0]            ; mux_32_to_1:BusMux|BusMuxOut[0]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.312      ; 1.114      ;
; -3.223 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[13] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.850      ; 2.147      ;
; -3.222 ; reg_32_bit:R8|q[11]            ; mux_32_to_1:BusMux|BusMuxOut[11] ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.473      ; 1.281      ;
; -3.222 ; reg_32_bit:MDR|q[9]            ; mux_32_to_1:BusMux|BusMuxOut[9]  ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 4.636      ; 0.944      ;
; -3.219 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[26] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.912      ; 2.213      ;
; -3.216 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 6.062      ; 2.366      ;
; -3.213 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[12] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.987      ; 2.774      ;
; -3.212 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[31] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.852      ; 2.160      ;
; -3.208 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[3]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.987      ; 2.299      ;
; -3.207 ; reg_32_bit:MDR|q[1]            ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.615      ; 1.438      ;
; -3.193 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[7]  ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 5.857      ; 2.664      ;
; -3.173 ; reg_32_bit:MDR|q[14]           ; mux_32_to_1:BusMux|BusMuxOut[14] ; clk                            ; control_unit:controlUnit|BAout ; -0.500       ; 4.641      ; 0.998      ;
; -3.172 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[22] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; 0.000        ; 6.048      ; 2.876      ;
; -3.167 ; reg_32_bit:R11|q[1]            ; mux_32_to_1:BusMux|BusMuxOut[1]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.436      ; 1.299      ;
; -3.162 ; control_unit:controlUnit|BAout ; mux_32_to_1:BusMux|BusMuxOut[21] ; control_unit:controlUnit|BAout ; control_unit:controlUnit|BAout ; -0.500       ; 5.927      ; 2.285      ;
; -3.160 ; reg_32_bit:R14|q[8]            ; mux_32_to_1:BusMux|BusMuxOut[8]  ; clk                            ; control_unit:controlUnit|BAout ; 0.000        ; 4.314      ; 1.184      ;
+--------+--------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add5_1971'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.612 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.270      ; 0.678      ;
; -2.164 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.270      ; 0.626      ;
; -1.490 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.449      ; 2.084      ;
; -1.359 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.389      ; 2.155      ;
; -1.209 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.376      ; 2.292      ;
; -1.113 ; reg_32_bit:IR|q[27]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.105      ; 0.522      ;
; -1.021 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.449      ; 2.053      ;
; -0.969 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.110      ; 1.161      ;
; -0.962 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.105      ; 0.673      ;
; -0.947 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.387      ; 2.565      ;
; -0.890 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.389      ; 2.124      ;
; -0.749 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.376      ; 2.252      ;
; -0.735 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.387      ; 2.277      ;
; -0.716 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.603      ; 0.907      ;
; -0.665 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.377      ; 2.837      ;
; -0.659 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.546      ; 0.907      ;
; -0.655 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.379      ; 2.849      ;
; -0.640 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.350      ; 1.835      ;
; -0.640 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.348      ; 1.833      ;
; -0.638 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.345      ; 1.832      ;
; -0.635 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.346      ; 1.836      ;
; -0.632 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.254      ; 0.642      ;
; -0.628 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.130      ; 1.627      ;
; -0.626 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.043      ; 0.947      ;
; -0.575 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.197      ; 0.642      ;
; -0.574 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.045      ; 1.001      ;
; -0.561 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.090      ; 1.654      ;
; -0.560 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.467      ; 0.907      ;
; -0.557 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.084      ; 1.652      ;
; -0.530 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.410      ; 0.900      ;
; -0.526 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.251      ; 0.745      ;
; -0.513 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.127      ; 1.739      ;
; -0.501 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.170      ; 1.794      ;
; -0.488 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.167      ; 1.804      ;
; -0.483 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.377      ; 2.519      ;
; -0.476 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.118      ; 0.642      ;
; -0.469 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.194      ; 0.745      ;
; -0.467 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.249      ; 0.802      ;
; -0.466 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.015      ; 1.674      ;
; -0.465 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.013      ; 1.673      ;
; -0.464 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.379      ; 2.540      ;
; -0.463 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.011      ; 1.673      ;
; -0.449 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.976      ; 1.652      ;
; -0.439 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.110      ; 1.191      ;
; -0.434 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.020      ; 1.711      ;
; -0.434 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.980      ; 1.671      ;
; -0.429 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.064      ; 1.760      ;
; -0.427 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.850      ; 1.548      ;
; -0.412 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.194      ; 1.907      ;
; -0.410 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.192      ; 0.802      ;
; -0.405 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.979      ; 1.699      ;
; -0.402 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.110      ; 1.833      ;
; -0.401 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 1.788      ; 0.907      ;
; -0.400 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.974      ; 1.699      ;
; -0.375 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 2.165      ; 1.915      ;
; -0.370 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.115      ; 0.745      ;
; -0.363 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.185      ; 0.842      ;
; -0.347 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.350      ; 1.628      ;
; -0.346 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.348      ; 1.627      ;
; -0.345 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.345      ; 1.625      ;
; -0.342 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.346      ; 1.629      ;
; -0.317 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 1.439      ; 0.642      ;
; -0.311 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.113      ; 0.802      ;
; -0.306 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.128      ; 0.842      ;
; -0.276 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.256      ; 1.000      ;
; -0.272 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.390      ; 1.138      ;
; -0.243 ; rst                                                 ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.302      ; 2.589      ;
; -0.231 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.216      ; 1.005      ;
; -0.228 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.222      ; 1.014      ;
; -0.223 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.130      ; 1.532      ;
; -0.219 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.199      ; 1.000      ;
; -0.215 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.333      ; 1.138      ;
; -0.212 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.035      ; 1.353      ;
; -0.211 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 1.436      ; 0.745      ;
; -0.207 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.049      ; 0.842      ;
; -0.201 ; control_unit:controlUnit|present_state.st6_1521     ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 0.513      ; 0.332      ;
; -0.199 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.170      ; 1.596      ;
; -0.174 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.159      ; 1.005      ;
; -0.171 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.165      ; 1.014      ;
; -0.163 ; rst                                                 ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 3.302      ; 3.169      ;
; -0.163 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.167      ; 1.629      ;
; -0.152 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 1.434      ; 0.802      ;
; -0.149 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.090      ; 1.566      ;
; -0.141 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.084      ; 1.568      ;
; -0.126 ; rst                                                 ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.298      ; 2.702      ;
; -0.120 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.120      ; 1.000      ;
; -0.118 ; control_unit:controlUnit|present_state.st3_1551     ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 0.664      ; 0.566      ;
; -0.116 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.254      ; 1.138      ;
; -0.112 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.194      ; 1.707      ;
; -0.107 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 0.806      ; 0.719      ;
; -0.094 ; rst                                                 ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 3.283      ; 2.719      ;
; -0.093 ; control_unit:controlUnit|present_state.fetch2a_1281 ; control_unit:controlUnit|present_state.fetch3_1271      ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.574      ; 1.501      ;
; -0.084 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.127      ; 1.668      ;
; -0.081 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.013      ; 1.557      ;
; -0.079 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.015      ; 1.561      ;
; -0.076 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 2.011      ; 1.560      ;
; -0.075 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.080      ; 1.005      ;
; -0.072 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 1.086      ; 1.014      ;
; -0.071 ; control_unit:controlUnit|present_state.fetch1_2011  ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; 0.000        ; 0.514      ; 0.463      ;
; -0.061 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971 ; -0.500       ; 1.974      ; 1.538      ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.594 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.252      ; 0.678      ;
; -2.146 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.252      ; 0.626      ;
; -1.472 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.431      ; 2.084      ;
; -1.341 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.371      ; 2.155      ;
; -1.191 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.358      ; 2.292      ;
; -1.095 ; reg_32_bit:IR|q[27]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.087      ; 0.522      ;
; -1.003 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.431      ; 2.053      ;
; -0.951 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.092      ; 1.161      ;
; -0.944 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.087      ; 0.673      ;
; -0.929 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.369      ; 2.565      ;
; -0.872 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.371      ; 2.124      ;
; -0.731 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.358      ; 2.252      ;
; -0.717 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.369      ; 2.277      ;
; -0.698 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.585      ; 0.907      ;
; -0.647 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.359      ; 2.837      ;
; -0.637 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.361      ; 2.849      ;
; -0.626 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.513      ; 0.907      ;
; -0.622 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.332      ; 1.835      ;
; -0.622 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.330      ; 1.833      ;
; -0.620 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.327      ; 1.832      ;
; -0.617 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.328      ; 1.836      ;
; -0.614 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.236      ; 0.642      ;
; -0.610 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.112      ; 1.627      ;
; -0.608 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.025      ; 0.947      ;
; -0.560 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.467      ; 0.907      ;
; -0.556 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.027      ; 1.001      ;
; -0.543 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.072      ; 1.654      ;
; -0.542 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.164      ; 0.642      ;
; -0.539 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.066      ; 1.652      ;
; -0.516 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|Yin                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.396      ; 0.900      ;
; -0.515 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|Grb                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.831      ; 1.336      ;
; -0.508 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.233      ; 0.745      ;
; -0.495 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.109      ; 1.739      ;
; -0.483 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.152      ; 1.794      ;
; -0.476 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.118      ; 0.642      ;
; -0.470 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.149      ; 1.804      ;
; -0.465 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.359      ; 2.519      ;
; -0.449 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.231      ; 0.802      ;
; -0.448 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.997      ; 1.674      ;
; -0.447 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.995      ; 1.673      ;
; -0.446 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.361      ; 2.540      ;
; -0.445 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.993      ; 1.673      ;
; -0.436 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.161      ; 0.745      ;
; -0.431 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.958      ; 1.652      ;
; -0.421 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.092      ; 1.191      ;
; -0.416 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.002      ; 1.711      ;
; -0.416 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.962      ; 1.671      ;
; -0.411 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.046      ; 1.760      ;
; -0.409 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.832      ; 1.548      ;
; -0.394 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.176      ; 1.907      ;
; -0.387 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.961      ; 1.699      ;
; -0.384 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.092      ; 1.833      ;
; -0.383 ; control_unit:controlUnit|present_state.rol4_1721    ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.770      ; 0.907      ;
; -0.382 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.956      ; 1.699      ;
; -0.377 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.159      ; 0.802      ;
; -0.370 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.115      ; 0.745      ;
; -0.357 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 2.147      ; 1.915      ;
; -0.345 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.167      ; 0.842      ;
; -0.329 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.332      ; 1.628      ;
; -0.328 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.330      ; 1.627      ;
; -0.327 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.327      ; 1.625      ;
; -0.324 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.328      ; 1.629      ;
; -0.311 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.113      ; 0.802      ;
; -0.299 ; control_unit:controlUnit|present_state.and4_1811    ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.421      ; 0.642      ;
; -0.273 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.095      ; 0.842      ;
; -0.258 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.238      ; 1.000      ;
; -0.254 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.372      ; 1.138      ;
; -0.225 ; rst                                                 ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.284      ; 2.589      ;
; -0.213 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.198      ; 1.005      ;
; -0.210 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.204      ; 1.014      ;
; -0.207 ; control_unit:controlUnit|present_state.div5_1871    ; control_unit:controlUnit|present_state.div6_1861        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.049      ; 0.842      ;
; -0.205 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.112      ; 1.532      ;
; -0.194 ; reg_32_bit:IR|q[28]                                 ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.017      ; 1.353      ;
; -0.193 ; control_unit:controlUnit|present_state.ror4_1691    ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.418      ; 0.745      ;
; -0.187 ; control_unit:controlUnit|present_state.st6_1521     ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 0.499      ; 0.332      ;
; -0.186 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.166      ; 1.000      ;
; -0.182 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.300      ; 1.138      ;
; -0.181 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.152      ; 1.596      ;
; -0.145 ; rst                                                 ; control_unit:controlUnit|present_state.and5_1801        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 3.284      ; 3.169      ;
; -0.145 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.149      ; 1.629      ;
; -0.141 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.126      ; 1.005      ;
; -0.138 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.132      ; 1.014      ;
; -0.134 ; control_unit:controlUnit|present_state.shr4_1751    ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.416      ; 0.802      ;
; -0.131 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.072      ; 1.566      ;
; -0.123 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.066      ; 1.568      ;
; -0.120 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|present_state.mul6_1901        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.120      ; 1.000      ;
; -0.116 ; control_unit:controlUnit|present_state.andi4_1461   ; control_unit:controlUnit|present_state.andi5_1451       ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.254      ; 1.138      ;
; -0.108 ; rst                                                 ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.280      ; 2.702      ;
; -0.104 ; control_unit:controlUnit|present_state.st3_1551     ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 0.650      ; 0.566      ;
; -0.101 ; control_unit:controlUnit|present_state.add3_1991    ; control_unit:controlUnit|Grb                            ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.831      ; 1.250      ;
; -0.094 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.176      ; 1.707      ;
; -0.093 ; control_unit:controlUnit|present_state.mul5_1911    ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 0.792      ; 0.719      ;
; -0.076 ; rst                                                 ; control_unit:controlUnit|present_state.div6_1861        ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 3.265      ; 2.719      ;
; -0.075 ; control_unit:controlUnit|present_state.fetch2a_1281 ; control_unit:controlUnit|present_state.fetch3_1271      ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.556      ; 1.501      ;
; -0.075 ; control_unit:controlUnit|present_state.ldi4_1571    ; control_unit:controlUnit|present_state.ldi5_1561        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.080      ; 1.005      ;
; -0.072 ; control_unit:controlUnit|present_state.ori4_1431    ; control_unit:controlUnit|present_state.ori5_1421        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0.000        ; 1.086      ; 1.014      ;
; -0.066 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 2.109      ; 1.668      ;
; -0.063 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.995      ; 1.557      ;
; -0.061 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.997      ; 1.561      ;
; -0.058 ; reg_32_bit:IR|q[29]                                 ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; -0.500       ; 1.993      ; 1.560      ;
+--------+-----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:controlUnit|present_state.add3_1991'                                                                                                                                                                                         ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.522 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.200      ; 0.678      ;
; -2.094 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.200      ; 0.626      ;
; -1.815 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.659      ; 0.864      ;
; -1.659 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.639      ; 1.000      ;
; -1.645 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.639      ; 1.014      ;
; -1.554 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.866      ; 0.332      ;
; -1.471 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.017      ; 0.566      ;
; -1.460 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.159      ; 0.719      ;
; -1.424 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.867      ; 0.463      ;
; -1.411 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.370      ; 2.084      ;
; -1.402 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.013      ; 0.631      ;
; -1.401 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.239      ; 0.858      ;
; -1.375 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.984      ; 0.629      ;
; -1.348 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.088      ; 0.760      ;
; -1.326 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.015      ; 0.709      ;
; -1.288 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.659      ; 0.891      ;
; -1.280 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.310      ; 2.155      ;
; -1.178 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.639      ; 0.981      ;
; -1.163 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Rin                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.639      ; 0.996      ;
; -1.162 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.122      ; 0.980      ;
; -1.159 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.659      ; 1.520      ;
; -1.159 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.137      ; 0.998      ;
; -1.156 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.383      ; 0.247      ;
; -1.145 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.137      ; 1.012      ;
; -1.034 ; reg_32_bit:IR|q[27]                                ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.026      ; 0.522      ;
; -0.942 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.370      ; 2.053      ;
; -0.919 ; control_unit:controlUnit|present_state.fetch0_2021 ; control_unit:controlUnit|PCout                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.028      ; 1.129      ;
; -0.883 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.026      ; 0.673      ;
; -0.879 ; control_unit:controlUnit|present_state.add3_1991   ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.040      ; 1.161      ;
; -0.869 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.681      ; 0.332      ;
; -0.868 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.308      ; 2.565      ;
; -0.812 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.624      ; 0.332      ;
; -0.811 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.310      ; 2.124      ;
; -0.797 ; control_unit:controlUnit|present_state.st6_1521    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.609      ; 0.332      ;
; -0.788 ; control_unit:controlUnit|present_state.fetch2_2001 ; control_unit:controlUnit|MDRout                         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.409      ; 0.641      ;
; -0.784 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.830      ; 0.566      ;
; -0.775 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.974      ; 0.719      ;
; -0.762 ; control_unit:controlUnit|present_state.jal3_1361   ; control_unit:controlUnit|R_enableIn[15]                 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.872      ; 1.130      ;
; -0.739 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.682      ; 0.463      ;
; -0.731 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.777      ; 0.566      ;
; -0.718 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.917      ; 0.719      ;
; -0.716 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.054      ; 0.858      ;
; -0.716 ; control_unit:controlUnit|present_state.st3_1551    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.762      ; 0.566      ;
; -0.715 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.826      ; 0.631      ;
; -0.703 ; control_unit:controlUnit|present_state.mul5_1911   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.902      ; 0.719      ;
; -0.698 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|ZLowout                        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.659      ; 1.481      ;
; -0.690 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.799      ; 0.629      ;
; -0.682 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.625      ; 0.463      ;
; -0.674 ; control_unit:controlUnit|present_state.addi5_1481  ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.137      ; 0.983      ;
; -0.667 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.610      ; 0.463      ;
; -0.665 ; control_unit:controlUnit|present_state.fetch0_2021 ; control_unit:controlUnit|MARin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.094      ; 1.449      ;
; -0.663 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.903      ; 0.760      ;
; -0.662 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.773      ; 0.631      ;
; -0.659 ; control_unit:controlUnit|present_state.add5_1971   ; control_unit:controlUnit|Gra                            ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 2.137      ; 0.998      ;
; -0.659 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.997      ; 0.858      ;
; -0.656 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.308      ; 2.277      ;
; -0.648 ; control_unit:controlUnit|present_state.st5_1531    ; control_unit:controlUnit|MARin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.778      ; 1.150      ;
; -0.647 ; control_unit:controlUnit|present_state.ld3_1631    ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.758      ; 0.631      ;
; -0.644 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.982      ; 0.858      ;
; -0.639 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.828      ; 0.709      ;
; -0.633 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.742      ; 0.629      ;
; -0.618 ; control_unit:controlUnit|present_state.fetch1_2011 ; control_unit:controlUnit|Read                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.727      ; 0.629      ;
; -0.606 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.846      ; 0.760      ;
; -0.591 ; control_unit:controlUnit|present_state.div5_1871   ; control_unit:controlUnit|LOin                           ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.831      ; 0.760      ;
; -0.589 ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.476      ; 0.907      ;
; -0.586 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.775      ; 0.709      ;
; -0.586 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.298      ; 2.837      ;
; -0.576 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 3.300      ; 2.849      ;
; -0.574 ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.461      ; 0.907      ;
; -0.571 ; control_unit:controlUnit|present_state.ldi3_1581   ; control_unit:controlUnit|BAout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.760      ; 0.709      ;
; -0.561 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.271      ; 1.835      ;
; -0.561 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.269      ; 1.833      ;
; -0.560 ; control_unit:controlUnit|present_state.rol4_1721   ; control_unit:controlUnit|present_state.rol5_1711        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.467      ; 0.907      ;
; -0.559 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.266      ; 1.832      ;
; -0.556 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.267      ; 1.836      ;
; -0.549 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.051      ; 1.627      ;
; -0.547 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.in3_1321         ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.964      ; 0.947      ;
; -0.505 ; control_unit:controlUnit|present_state.and4_1811   ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.127      ; 0.642      ;
; -0.495 ; reg_32_bit:IR|q[28]                                ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.966      ; 1.001      ;
; -0.490 ; control_unit:controlUnit|present_state.and4_1811   ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.112      ; 0.642      ;
; -0.482 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.011      ; 1.654      ;
; -0.478 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.005      ; 1.652      ;
; -0.477 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.937      ; 0.980      ;
; -0.476 ; control_unit:controlUnit|present_state.and4_1811   ; control_unit:controlUnit|present_state.and5_1801        ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.118      ; 0.642      ;
; -0.469 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.196      ; 0.247      ;
; -0.434 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.048      ; 1.739      ;
; -0.425 ; control_unit:controlUnit|present_state.ld5_1611    ; control_unit:controlUnit|MARin                          ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.729      ; 1.324      ;
; -0.422 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.091      ; 1.794      ;
; -0.420 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.880      ; 0.980      ;
; -0.416 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.143      ; 0.247      ;
; -0.409 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 2.088      ; 1.804      ;
; -0.405 ; control_unit:controlUnit|present_state.ld6_1601    ; control_unit:controlUnit|MDRin                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.865      ; 0.980      ;
; -0.404 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.298      ; 2.519      ;
; -0.401 ; control_unit:controlUnit|present_state.mfhi3_1341  ; control_unit:controlUnit|HIout                          ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 1.128      ; 0.247      ;
; -0.399 ; control_unit:controlUnit|present_state.ror4_1691   ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.124      ; 0.745      ;
; -0.387 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.936      ; 1.674      ;
; -0.386 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.934      ; 1.673      ;
; -0.385 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; -0.500       ; 3.300      ; 2.540      ;
; -0.384 ; control_unit:controlUnit|present_state.ror4_1691   ; control_unit:controlUnit|present_state.ror5_1681        ; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.109      ; 0.745      ;
; -0.384 ; reg_32_bit:IR|q[29]                                ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991 ; 0.000        ; 1.932      ; 1.673      ;
+--------+----------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reg_32_bit:IR|q[29]'                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                 ; Launch Clock                                     ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+---------------------+--------------+------------+------------+
; -2.396 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; 0.000        ; 3.002      ; 0.626      ;
; -1.844 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add4_1981        ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; -0.500       ; 3.002      ; 0.678      ;
; -1.332 ; reg_32_bit:IR|q[27]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.824      ; 0.522      ;
; -1.220 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.168      ; 2.053      ;
; -1.181 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.824      ; 0.673      ;
; -1.089 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.108      ; 2.124      ;
; -0.964 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[31]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.667      ; 1.808      ;
; -0.948 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.095      ; 2.252      ;
; -0.934 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.106      ; 2.277      ;
; -0.845 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.in3_1321         ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.762      ; 0.947      ;
; -0.793 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.764      ; 1.001      ;
; -0.709 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.nop3_1301        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 3.168      ; 2.084      ;
; -0.682 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.out3_1311        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.096      ; 2.519      ;
; -0.671 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; 0.000        ; 1.842      ; 1.191      ;
; -0.663 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jr3_1371         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.098      ; 2.540      ;
; -0.586 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[9]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.620      ; 2.139      ;
; -0.578 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 3.108      ; 2.155      ;
; -0.560 ; control_unit:controlUnit|present_state.rol4_1721  ; control_unit:controlUnit|present_state.rol5_1711        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.467      ; 0.907      ;
; -0.546 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ori3_1441        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.069      ; 1.628      ;
; -0.545 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.andi3_1471       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.067      ; 1.627      ;
; -0.544 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi3_1501       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.064      ; 1.625      ;
; -0.541 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mul3_1931        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.065      ; 1.629      ;
; -0.476 ; control_unit:controlUnit|present_state.and4_1811  ; control_unit:controlUnit|present_state.and5_1801        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.118      ; 0.642      ;
; -0.475 ; rst                                               ; control_unit:controlUnit|present_state.and5_1801        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.034      ; 2.589      ;
; -0.436 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[30]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.681      ; 2.350      ;
; -0.431 ; reg_32_bit:IR|q[28]                               ; control_unit:controlUnit|present_state.jr3_1371         ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.754      ; 1.353      ;
; -0.428 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 3.095      ; 2.292      ;
; -0.422 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.not3_1651        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.849      ; 1.532      ;
; -0.418 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[14]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.602      ; 2.289      ;
; -0.398 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.and3_1821        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.889      ; 1.596      ;
; -0.381 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[0]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.612      ; 2.336      ;
; -0.370 ; control_unit:controlUnit|present_state.ror4_1691  ; control_unit:controlUnit|present_state.ror5_1681        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.115      ; 0.745      ;
; -0.362 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.or3_1851         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.886      ; 1.629      ;
; -0.362 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[31]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 2.667      ; 1.930      ;
; -0.358 ; rst                                               ; control_unit:controlUnit|present_state.ror5_1681        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.030      ; 2.702      ;
; -0.348 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.halt3_1291       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.809      ; 1.566      ;
; -0.340 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.mfhi3_1341       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.803      ; 1.568      ;
; -0.326 ; rst                                               ; control_unit:controlUnit|present_state.div6_1861        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.015      ; 2.719      ;
; -0.311 ; control_unit:controlUnit|present_state.shr4_1751  ; control_unit:controlUnit|present_state.shr5_1741        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.113      ; 0.802      ;
; -0.311 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.jal3_1361        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.913      ; 1.707      ;
; -0.294 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[17]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.691      ; 2.502      ;
; -0.289 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[5]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.602      ; 2.418      ;
; -0.283 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.neg3_1671        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.846      ; 1.668      ;
; -0.282 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[19]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.683      ; 2.506      ;
; -0.280 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ldi3_1581        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.732      ; 1.557      ;
; -0.278 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ld3_1631         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.734      ; 1.561      ;
; -0.275 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.st3_1551         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.730      ; 1.560      ;
; -0.262 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[7]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.681      ; 2.524      ;
; -0.260 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.sub3_1961        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.693      ; 1.538      ;
; -0.252 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shr3_1761        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.884      ; 1.737      ;
; -0.246 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.div3_1891        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.695      ; 1.554      ;
; -0.244 ; rst                                               ; control_unit:controlUnit|present_state.ori5_1421        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.020      ; 2.806      ;
; -0.240 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[22]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.672      ; 2.537      ;
; -0.231 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.rol3_1731        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.569      ; 1.443      ;
; -0.224 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[16]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.672      ; 2.553      ;
; -0.216 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shra3_1261       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.699      ; 1.588      ;
; -0.211 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.br3_1411         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.739      ; 1.633      ;
; -0.207 ; control_unit:controlUnit|present_state.div5_1871  ; control_unit:controlUnit|present_state.div6_1861        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.049      ; 0.842      ;
; -0.204 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.ror3_1701        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.783      ; 1.684      ;
; -0.201 ; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.reset_state_2031 ; control_unit:controlUnit|present_state.add3_1991 ; reg_32_bit:IR|q[29] ; -0.500       ; 1.842      ; 1.161      ;
; -0.200 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.reset_state_2031 ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.842      ; 1.747      ;
; -0.196 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[15]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.602      ; 2.511      ;
; -0.189 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[10]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.763      ; 2.679      ;
; -0.186 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.shl3_1791        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.698      ; 1.617      ;
; -0.184 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[3]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.710      ; 2.631      ;
; -0.183 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[26]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.669      ; 2.591      ;
; -0.172 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[18]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.678      ; 2.611      ;
; -0.166 ; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.in3_1321         ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; -0.500       ; 3.106      ; 2.565      ;
; -0.146 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[20]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.608      ; 2.567      ;
; -0.137 ; rst                                               ; control_unit:controlUnit|present_state.addi5_1481       ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.022      ; 2.915      ;
; -0.133 ; reg_32_bit:IR|q[31]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.484      ; 1.381      ;
; -0.126 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[25]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.667      ; 2.646      ;
; -0.120 ; control_unit:controlUnit|present_state.mul5_1911  ; control_unit:controlUnit|present_state.mul6_1901        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.120      ; 1.000      ;
; -0.118 ; rst                                               ; control_unit:controlUnit|present_state.rol5_1711        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.030      ; 2.942      ;
; -0.116 ; control_unit:controlUnit|present_state.andi4_1461 ; control_unit:controlUnit|present_state.andi5_1451       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.254      ; 1.138      ;
; -0.112 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[8]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.602      ; 2.595      ;
; -0.111 ; rst                                               ; control_unit:controlUnit|present_state.shr5_1741        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.029      ; 2.948      ;
; -0.098 ; rst                                               ; control_unit:controlUnit|present_state.add4_1981        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.002      ; 2.934      ;
; -0.087 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[21]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.597      ; 2.615      ;
; -0.083 ; reg_32_bit:IR|q[30]                               ; control_unit:controlUnit|present_state.nop3_1301        ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.484      ; 1.431      ;
; -0.075 ; control_unit:controlUnit|present_state.ldi4_1571  ; control_unit:controlUnit|present_state.ldi5_1561        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.080      ; 1.005      ;
; -0.072 ; control_unit:controlUnit|present_state.ori4_1431  ; control_unit:controlUnit|present_state.ori5_1421        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.086      ; 1.014      ;
; -0.052 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[23]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.606      ; 2.659      ;
; -0.046 ; rst                                               ; control_unit:controlUnit|present_state.or5_1831         ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.033      ; 3.017      ;
; -0.044 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[29]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.607      ; 2.668      ;
; -0.037 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[13]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.608      ; 2.676      ;
; -0.037 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[24]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.608      ; 2.676      ;
; -0.036 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[12]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.603      ; 2.672      ;
; -0.032 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[4]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.607      ; 2.680      ;
; -0.029 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[28]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.607      ; 2.683      ;
; -0.026 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[27]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.604      ; 2.683      ;
; -0.021 ; reg_32_bit:IR|q[28]                               ; alu:the_alu|C[31]                                       ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.323      ; 1.332      ;
; -0.008 ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[11]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.597      ; 2.694      ;
; -0.005 ; rst                                               ; control_unit:controlUnit|present_state.mul6_1901        ; rst                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 3.015      ; 3.040      ;
; -0.002 ; reg_32_bit:IR|q[31]                               ; control_unit:controlUnit|present_state.mflo3_1331       ; clk                                              ; reg_32_bit:IR|q[29] ; 0.000        ; 1.424      ; 1.452      ;
; 0.001  ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[2]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.605      ; 2.711      ;
; 0.002  ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[49]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.614      ; 2.721      ;
; 0.009  ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[48]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.613      ; 2.727      ;
; 0.011  ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[50]                                       ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.613      ; 2.729      ;
; 0.011  ; reg_32_bit:IR|q[29]                               ; alu:the_alu|C[1]                                        ; reg_32_bit:IR|q[29]                              ; reg_32_bit:IR|q[29] ; 0.000        ; 2.607      ; 2.723      ;
+--------+---------------------------------------------------+---------------------------------------------------------+--------------------------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.043 ; rst                           ; reg_32_bit:MDR|q[17]                                                                               ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; -0.043 ; rst                           ; reg_32_bit:MDR|q[29]                                                                               ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; -0.043 ; rst                           ; reg_32_bit:MDR|q[7]                                                                                ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; -0.043 ; rst                           ; reg_32_bit:MDR|q[23]                                                                               ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; -0.043 ; rst                           ; reg_32_bit:MDR|q[31]                                                                               ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; -0.043 ; rst                           ; reg_32_bit:MDR|q[16]                                                                               ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; -0.043 ; rst                           ; reg_32_bit:MDR|q[0]                                                                                ; rst          ; clk         ; 0.000        ; 1.597      ; 1.678      ;
; 0.044  ; rst                           ; reg_32_bit:IR|q[7]                                                                                 ; rst          ; clk         ; 0.000        ; 1.604      ; 1.772      ;
; 0.149  ; reg_32_bit:MAR|q[1]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.471      ;
; 0.151  ; reg_32_bit:MAR|q[7]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.473      ;
; 0.163  ; reg_32_bit:MDR|q[6]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.486      ;
; 0.167  ; reg_32_bit:MDR|q[1]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.490      ;
; 0.169  ; reg_32_bit:MAR|q[6]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.491      ;
; 0.173  ; reg_32_bit:MDR|q[8]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.496      ;
; 0.174  ; reg_32_bit:MAR|q[3]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.496      ;
; 0.190  ; reg_32_bit:MAR|q[2]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.512      ;
; 0.261  ; reg_32_bit:MAR|q[8]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.583      ;
; 0.284  ; reg_32_bit:MDR|q[18]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.612      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[15] ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[3]  ; IncPC_32_bit:PC_reg|newPC[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[13] ; IncPC_32_bit:PC_reg|newPC[13]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[5]  ; IncPC_32_bit:PC_reg|newPC[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[29] ; IncPC_32_bit:PC_reg|newPC[29]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[31] ; IncPC_32_bit:PC_reg|newPC[31]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297  ; IncPC_32_bit:PC_reg|newPC[1]  ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[7]  ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[6]  ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[11] ; IncPC_32_bit:PC_reg|newPC[11]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[27] ; IncPC_32_bit:PC_reg|newPC[27]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[17] ; IncPC_32_bit:PC_reg|newPC[17]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[19] ; IncPC_32_bit:PC_reg|newPC[19]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; IncPC_32_bit:PC_reg|newPC[21] ; IncPC_32_bit:PC_reg|newPC[21]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[16] ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[25] ; IncPC_32_bit:PC_reg|newPC[25]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[14] ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[9]  ; IncPC_32_bit:PC_reg|newPC[9]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[8]  ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[18] ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[23] ; IncPC_32_bit:PC_reg|newPC[23]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[2]  ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; IncPC_32_bit:PC_reg|newPC[22] ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[24] ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[12] ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[10] ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[4]  ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[28] ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[30] ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300  ; IncPC_32_bit:PC_reg|newPC[20] ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301  ; IncPC_32_bit:PC_reg|newPC[26] ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.428      ;
; 0.304  ; reg_32_bit:MAR|q[2]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.632      ;
; 0.306  ; reg_32_bit:MDR|q[9]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.639      ;
; 0.309  ; IncPC_32_bit:PC_reg|newPC[0]  ; IncPC_32_bit:PC_reg|newPC[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.436      ;
; 0.312  ; reg_32_bit:MAR|q[8]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.640      ;
; 0.313  ; reg_32_bit:MAR|q[1]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.641      ;
; 0.314  ; reg_32_bit:MAR|q[6]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.642      ;
; 0.318  ; reg_32_bit:MDR|q[19]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.646      ;
; 0.320  ; reg_32_bit:MAR|q[3]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.648      ;
; 0.324  ; reg_32_bit:MAR|q[4]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.652      ;
; 0.326  ; reg_32_bit:MDR|q[22]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.463      ;
; 0.326  ; reg_32_bit:MDR|q[27]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.463      ;
; 0.328  ; reg_32_bit:MAR|q[7]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.656      ;
; 0.330  ; reg_32_bit:MDR|q[16]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.032      ; 0.466      ;
; 0.331  ; reg_32_bit:MDR|q[21]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.213      ; 0.648      ;
; 0.331  ; reg_32_bit:MDR|q[26]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.468      ;
; 0.339  ; reg_32_bit:MDR|q[28]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.476      ;
; 0.342  ; reg_32_bit:MAR|q[5]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.670      ;
; 0.347  ; reg_32_bit:MDR|q[30]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.484      ;
; 0.349  ; reg_32_bit:MDR|q[0]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.032      ; 0.485      ;
; 0.349  ; reg_32_bit:MDR|q[17]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.032      ; 0.485      ;
; 0.358  ; reg_32_bit:MDR|q[25]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.495      ;
; 0.364  ; reg_32_bit:MDR|q[20]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.501      ;
; 0.406  ; rst                           ; reg_32_bit:IR|q[30]                                                                                ; rst          ; clk         ; 0.000        ; 1.746      ; 2.276      ;
; 0.416  ; reg_32_bit:MAR|q[0]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.744      ;
; 0.432  ; reg_32_bit:MDR|q[11]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.755      ;
; 0.438  ; rst                           ; reg_32_bit:IR|q[22]                                                                                ; rst          ; clk         ; 0.000        ; 1.697      ; 2.259      ;
; 0.438  ; rst                           ; reg_32_bit:IR|q[26]                                                                                ; rst          ; clk         ; 0.000        ; 1.697      ; 2.259      ;
; 0.439  ; rst                           ; reg_32_bit:IR|q[25]                                                                                ; rst          ; clk         ; 0.000        ; 1.697      ; 2.260      ;
; 0.440  ; rst                           ; reg_32_bit:IR|q[21]                                                                                ; rst          ; clk         ; 0.000        ; 1.697      ; 2.261      ;
; 0.440  ; rst                           ; reg_32_bit:IR|q[18]                                                                                ; rst          ; clk         ; 0.000        ; 1.697      ; 2.261      ;
; 0.444  ; reg_32_bit:MDR|q[2]           ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.767      ;
; 0.446  ; IncPC_32_bit:PC_reg|newPC[5]  ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446  ; IncPC_32_bit:PC_reg|newPC[13] ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446  ; IncPC_32_bit:PC_reg|newPC[1]  ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446  ; IncPC_32_bit:PC_reg|newPC[3]  ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446  ; IncPC_32_bit:PC_reg|newPC[29] ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.447  ; IncPC_32_bit:PC_reg|newPC[7]  ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447  ; IncPC_32_bit:PC_reg|newPC[17] ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447  ; IncPC_32_bit:PC_reg|newPC[21] ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447  ; IncPC_32_bit:PC_reg|newPC[11] ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447  ; IncPC_32_bit:PC_reg|newPC[27] ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447  ; IncPC_32_bit:PC_reg|newPC[19] ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.448  ; IncPC_32_bit:PC_reg|newPC[15] ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448  ; IncPC_32_bit:PC_reg|newPC[23] ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448  ; IncPC_32_bit:PC_reg|newPC[9]  ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448  ; IncPC_32_bit:PC_reg|newPC[25] ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.449  ; reg_32_bit:MDR|q[24]          ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.213      ; 0.766      ;
; 0.450  ; rst                           ; reg_32_bit:IR|q[31]                                                                                ; rst          ; clk         ; 0.000        ; 1.746      ; 2.320      ;
; 0.456  ; IncPC_32_bit:PC_reg|newPC[0]  ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.583      ;
; 0.456  ; IncPC_32_bit:PC_reg|newPC[6]  ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.583      ;
; 0.457  ; IncPC_32_bit:PC_reg|newPC[14] ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.584      ;
+--------+-------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[10]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[11]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[12]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[13]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[14]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[15]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[16]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[17]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[18]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[19]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[20]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[21]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[22]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[23]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[24]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[25]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[26]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[27]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[28]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[29]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[30]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[31]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[8]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IncPC_32_bit:PC_reg|newPC[9]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[20]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[21]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[22]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[23]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[24]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[25]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[26]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[27]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[28]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[29]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[30]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[31]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:HI_reg|q[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[16]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[17]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[18]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[19]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[20]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[21]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[22]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[23]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[24]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[25]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[26]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[27]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[28]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[29]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[30]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[31]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg_32_bit:IR|q[6]                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rst'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                                                     ;
; -1.598 ; -1.598       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0|combout                        ;
; -1.578 ; -1.578       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch2a_1281|datac            ;
; -1.577 ; -1.577       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.rol4_1721|datac               ;
; -1.575 ; -1.575       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch2a_1281     ;
; -1.574 ; -1.574       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.rol4_1721        ;
; -1.573 ; -1.573       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch0_2021      ;
; -1.569 ; -1.569       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch0_2021|datad             ;
; -1.560 ; -1.560       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shra4_1251       ;
; -1.556 ; -1.556       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shra4_1251|datad              ;
; -1.553 ; -1.553       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.reset_state_2031|datac        ;
; -1.550 ; -1.550       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.reset_state_2031 ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.andi4_1461       ;
; -1.548 ; -1.548       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch2_2001|datac             ;
; -1.548 ; -1.548       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.addi4_1491       ;
; -1.545 ; -1.545       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.andi4_1461|datad              ;
; -1.545 ; -1.545       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch2_2001      ;
; -1.544 ; -1.544       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.addi4_1491|datad              ;
; -1.543 ; -1.543       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld7_1591         ;
; -1.542 ; -1.542       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br4_1401         ;
; -1.542 ; -1.542       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld4_1621         ;
; -1.542 ; -1.542       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ldi4_1571        ;
; -1.542 ; -1.542       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st4_1541         ;
; -1.541 ; -1.541       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ori4_1431|datac               ;
; -1.541 ; -1.541       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br5_1391         ;
; -1.540 ; -1.540       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld5_1611         ;
; -1.540 ; -1.540       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st5_1531         ;
; -1.539 ; -1.539       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld7_1591|datad                ;
; -1.538 ; -1.538       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br4_1401|datad                ;
; -1.538 ; -1.538       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld4_1621|datad                ;
; -1.538 ; -1.538       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ldi4_1571|datad               ;
; -1.538 ; -1.538       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st4_1541|datad                ;
; -1.538 ; -1.538       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul4_1921        ;
; -1.538 ; -1.538       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ori4_1431        ;
; -1.537 ; -1.537       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br5_1391|datad                ;
; -1.537 ; -1.537       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div4_1881        ;
; -1.537 ; -1.537       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ld6_1601         ;
; -1.536 ; -1.536       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld5_1611|datad                ;
; -1.536 ; -1.536       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st5_1531|datad                ;
; -1.536 ; -1.536       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.and4_1811        ;
; -1.536 ; -1.536       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul5_1911        ;
; -1.536 ; -1.536       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shr4_1751        ;
; -1.535 ; -1.535       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shl4_1781        ;
; -1.535 ; -1.535       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.sub4_1951        ;
; -1.534 ; -1.534       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br6_1381|datac                ;
; -1.534 ; -1.534       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul4_1921|datad               ;
; -1.534 ; -1.534       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ror4_1691        ;
; -1.533 ; -1.533       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div4_1881|datad               ;
; -1.533 ; -1.533       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ld6_1601|datad                ;
; -1.532 ; -1.532       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.and4_1811|datad               ;
; -1.532 ; -1.532       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul5_1911|datad               ;
; -1.532 ; -1.532       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shr4_1751|datad               ;
; -1.531 ; -1.531       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shl4_1781|datad               ;
; -1.531 ; -1.531       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.sub4_1951|datad               ;
; -1.531 ; -1.531       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br6_1381         ;
; -1.530 ; -1.530       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ror4_1691|datad               ;
; -1.528 ; -1.528       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div5_1871|datac               ;
; -1.528 ; -1.528       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.or4_1841|datac                ;
; -1.525 ; -1.525       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div5_1871        ;
; -1.525 ; -1.525       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.or4_1841         ;
; -1.523 ; -1.523       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0clkctrl|inclk[0]                ;
; -1.523 ; -1.523       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|Selector59~0clkctrl|outclk                  ;
; -1.512 ; -1.512       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch1_2011      ;
; -1.512 ; -1.512       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st6_1521         ;
; -1.508 ; -1.508       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch1_2011|datad             ;
; -1.508 ; -1.508       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st6_1521|datad                ;
; -1.501 ; -1.501       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.add4_1981        ;
; -1.501 ; -1.501       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.fetch3_1271      ;
; -1.501 ; -1.501       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.st7_1511         ;
; -1.500 ; -1.500       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.br7_1231         ;
; -1.500 ; -1.500       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.jal4_1351        ;
; -1.498 ; -1.498       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.div6_1861        ;
; -1.498 ; -1.498       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.mul6_1901        ;
; -1.497 ; -1.497       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.add4_1981|datad               ;
; -1.497 ; -1.497       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.fetch3_1271|datad             ;
; -1.497 ; -1.497       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.st7_1511|datad                ;
; -1.497 ; -1.497       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ori5_1421        ;
; -1.497 ; -1.497       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.rol5_1711        ;
; -1.497 ; -1.497       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ror5_1681        ;
; -1.497 ; -1.497       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shr5_1741        ;
; -1.497 ; -1.497       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shra5_1241       ;
; -1.496 ; -1.496       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.br7_1231|datad                ;
; -1.496 ; -1.496       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.jal4_1351|datad               ;
; -1.496 ; -1.496       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.addi5_1481       ;
; -1.496 ; -1.496       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.andi5_1451       ;
; -1.496 ; -1.496       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.ldi5_1561        ;
; -1.495 ; -1.495       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.neg4_1661        ;
; -1.495 ; -1.495       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.not4_1641        ;
; -1.495 ; -1.495       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.or5_1831         ;
; -1.495 ; -1.495       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.shl5_1771        ;
; -1.495 ; -1.495       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.sub5_1941        ;
; -1.494 ; -1.494       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.div6_1861|datad               ;
; -1.494 ; -1.494       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.mul6_1901|datad               ;
; -1.494 ; -1.494       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.add5_1971        ;
; -1.494 ; -1.494       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; control_unit:controlUnit|present_state.and5_1801        ;
; -1.493 ; -1.493       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ori5_1421|datad               ;
; -1.493 ; -1.493       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.rol5_1711|datad               ;
; -1.493 ; -1.493       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.ror5_1681|datad               ;
; -1.493 ; -1.493       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shr5_1741|datad               ;
; -1.493 ; -1.493       ; 0.000          ; High Pulse Width ; rst   ; Fall       ; controlUnit|present_state.shra5_1241|datad              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|BAout'                                                                ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------+
; -2.463 ; -2.463       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[11] ;
; -2.457 ; -2.457       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[11]|dataa       ;
; -2.457 ; -2.457       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[1]  ;
; -2.455 ; -2.455       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[1]|datab        ;
; -2.454 ; -2.454       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[20] ;
; -2.454 ; -2.454       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[27] ;
; -2.454 ; -2.454       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[29] ;
; -2.452 ; -2.452       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[15] ;
; -2.452 ; -2.452       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[17] ;
; -2.451 ; -2.451       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[18] ;
; -2.451 ; -2.451       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[25] ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[22]|datac       ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[26]|datac       ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[13] ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[14] ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[2]  ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[31] ;
; -2.450 ; -2.450       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[4]  ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[21]|datac       ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[28]|datac       ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[0]  ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[10] ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[12] ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[19] ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[23] ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[24] ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[5]  ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[6]  ;
; -2.449 ; -2.449       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[7]  ;
; -2.448 ; -2.448       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[20]|datad       ;
; -2.448 ; -2.448       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[27]|datad       ;
; -2.448 ; -2.448       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[29]|datad       ;
; -2.448 ; -2.448       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[16] ;
; -2.448 ; -2.448       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[3]  ;
; -2.448 ; -2.448       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[8]  ;
; -2.447 ; -2.447       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[30] ;
; -2.447 ; -2.447       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[9]  ;
; -2.446 ; -2.446       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[15]|datad       ;
; -2.446 ; -2.446       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[17]|datad       ;
; -2.446 ; -2.446       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[22] ;
; -2.446 ; -2.446       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[26] ;
; -2.445 ; -2.445       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[18]|datad       ;
; -2.445 ; -2.445       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[25]|datad       ;
; -2.445 ; -2.445       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[28] ;
; -2.444 ; -2.444       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[13]|datad       ;
; -2.444 ; -2.444       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[14]|datad       ;
; -2.444 ; -2.444       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[2]|datad        ;
; -2.444 ; -2.444       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[31]|datad       ;
; -2.444 ; -2.444       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[4]|datad        ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[0]|datad        ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[10]|datad       ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[12]|datad       ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[19]|datad       ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[23]|datad       ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[24]|datad       ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[5]|datad        ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[6]|datad        ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[7]|datad        ;
; -2.443 ; -2.443       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; mux_32_to_1:BusMux|BusMuxOut[21] ;
; -2.442 ; -2.442       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[16]|datad       ;
; -2.442 ; -2.442       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[3]|datad        ;
; -2.442 ; -2.442       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[8]|datad        ;
; -2.441 ; -2.441       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[30]|datad       ;
; -2.441 ; -2.441       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Fall       ; BusMux|BusMuxOut[9]|datad        ;
; -2.432 ; -2.432       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[11] ;
; -2.426 ; -2.426       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[11]|dataa       ;
; -2.426 ; -2.426       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[1]  ;
; -2.424 ; -2.424       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[1]|datab        ;
; -2.423 ; -2.423       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[20] ;
; -2.423 ; -2.423       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[27] ;
; -2.423 ; -2.423       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[29] ;
; -2.421 ; -2.421       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[15] ;
; -2.421 ; -2.421       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[17] ;
; -2.420 ; -2.420       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[18] ;
; -2.420 ; -2.420       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[25] ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[22]|datac       ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[26]|datac       ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[13] ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[14] ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[2]  ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[31] ;
; -2.419 ; -2.419       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[4]  ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[21]|datac       ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[28]|datac       ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[0]  ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[10] ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[12] ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[19] ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[23] ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[24] ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[5]  ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[6]  ;
; -2.418 ; -2.418       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[7]  ;
; -2.417 ; -2.417       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[20]|datad       ;
; -2.417 ; -2.417       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[27]|datad       ;
; -2.417 ; -2.417       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; BusMux|BusMuxOut[29]|datad       ;
; -2.417 ; -2.417       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[16] ;
; -2.417 ; -2.417       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[3]  ;
; -2.417 ; -2.417       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[8]  ;
; -2.416 ; -2.416       ; 0.000          ; Low Pulse Width ; control_unit:controlUnit|BAout ; Rise       ; mux_32_to_1:BusMux|BusMuxOut[30] ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add3_1991'                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+
; 0.154 ; 0.154        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MDRin          ;
; 0.157 ; 0.157        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|MDRin|datac                 ;
; 0.179 ; 0.179        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr117|datac             ;
; 0.184 ; 0.184        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|LOin|dataa                  ;
; 0.184 ; 0.184        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr117|combout           ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|LOin           ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|Read           ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|Read|datac                  ;
; 0.207 ; 0.207        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr89|combout            ;
; 0.213 ; 0.213        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr89|datad              ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MDRout         ;
; 0.217 ; 0.217        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|MDRout|datac                ;
; 0.229 ; 0.229        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr106|combout           ;
; 0.229 ; 0.229        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr56|combout            ;
; 0.230 ; 0.230        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr105|combout           ;
; 0.230 ; 0.230        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr83|combout            ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr60|combout            ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr68|combout            ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56|dataa              ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~5|datad            ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr106|datad             ;
; 0.236 ; 0.236        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr105|datad             ;
; 0.236 ; 0.236        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr83|datad              ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60|datad              ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~5|combout          ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr68|datad              ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr81~0|combout          ;
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr81~0|datac            ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|InPortout|datad             ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|LOout|datad                 ;
; 0.250 ; 0.250        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ramWE|datad                 ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|InPortout      ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|LOout          ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr100|combout           ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~4|combout          ;
; 0.256 ; 0.256        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ramWE          ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~3|combout          ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~3|datac            ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr100|dataa             ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108~4|combout         ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56~5|combout          ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108~4|datac           ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55|datac              ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr107|combout           ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|PCout          ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr64~4|dataa            ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr108|combout           ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|PCout|datac                 ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr55|combout            ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr56~5|dataa            ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr107|datad             ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|IRin           ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr108|datad             ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|IRin|datac                  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|R_enableIn[15]|datad        ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|HIout|datad                 ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|MARin|datad                 ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|R_enableIn[15] ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|run|datad                   ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~1|datad            ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|HIout          ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|MARin          ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~1|combout          ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~2|datad            ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|run            ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr76|combout            ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~0|dataa            ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr60~2|combout          ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76|datad              ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr55~0|combout          ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|BAout          ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62|datac              ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|BAout|datac                 ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr62|combout            ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZLowout|datad               ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr103|datac             ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr114|combout           ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZLowout        ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr103|combout           ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114|dataa             ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62~7|datab            ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZHighout       ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|ZHighout|datab              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76~6|combout          ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr62~7|combout          ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|ZLowIn|datad                ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr91~6|datac            ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|ZLowIn         ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~1|datad           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr76~6|dataa            ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr70|datac              ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr91~6|combout          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~1|combout         ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr70|combout            ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~0|datad           ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|Cout|datad                  ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add3_1991 ; Fall       ; controlUnit|WideOr114~0|combout         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|WideOr97|combout            ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; controlUnit|Rin|dataa                   ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add3_1991 ; Rise       ; control_unit:controlUnit|Cout           ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.addi5_1481'                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------------------------+
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|MDRin                    ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|MDRin|datac                           ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|PCin                     ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr117|datac                       ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|PCin|datac                            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|LOin|dataa                            ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr117|combout                     ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|LOin                     ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|Read                     ;
; 0.324 ; 0.324        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|Read|datac                            ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr89|combout                      ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|MDRout                   ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|MDRout|datac                          ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr89|datad                        ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr106|combout                     ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr105|combout                     ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr83|combout                      ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr60|combout                      ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr68|combout                      ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr64~5|datad                      ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr106|datad                       ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr105|datad                       ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr56|combout                      ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr83|datad                        ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60|datad                        ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr64~5|combout                    ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr68|datad                        ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr56|dataa                        ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|InPortout|datad                       ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|LOout|datad                           ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr81~0|combout                    ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr81~0|datac                      ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|InPortout                ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|LOout                    ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr64~4|combout                    ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|ramWE|datad                           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60~3|combout                    ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr88|datab                        ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr88|combout                      ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr100|combout                     ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr60~3|datac                      ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|ramWE                    ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.nop3_1301  ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|PCout                    ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr64~4|dataa                      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.nop3_1301|datac         ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr100|dataa                       ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108~4|combout                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.mflo3_1331|datad        ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|PCout|datac                           ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.in3_1321|datad          ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.jr3_1371|datad          ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr56~5|combout                    ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add3_1991|datad         ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.out3_1311|datad         ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108~4|datac                     ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr55|datac                        ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|IRin                     ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr107|combout                     ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.mflo3_1331 ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr108|combout                     ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.in3_1321   ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.jr3_1371   ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|IRin|datac                            ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; control_unit:controlUnit|present_state.out3_1311  ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|WideOr55|combout                      ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr56~5|dataa                      ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|IncPC                    ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr107|datad                       ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr108|datad                       ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|IncPC|datac                           ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|MARin|datad                           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Fall       ; controlUnit|WideOr78~6|combout                    ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|OutPort_enable           ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|R_enableIn[15]|datad                  ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.add5_1971|datad         ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.and5_1801|datad         ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.not4_1641|datad         ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.neg4_1661|datad         ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.or5_1831|datad          ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shl5_1771|datad         ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.sub5_1941|datad         ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|MARin                    ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|HIout|datad                           ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.addi5_1481|datad        ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.andi5_1451|datad        ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ldi5_1561|datad         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ori5_1421|datad         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shr5_1741|datad         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|OutPort_enable|dataa                  ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ori3_1441|datad         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.rol5_1711|datad         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.ror5_1681|datad         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.shra5_1241|datad        ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.addi3_1501|datad        ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.andi3_1471|datad        ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.mul3_1931|datad         ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; control_unit:controlUnit|R_enableIn[15]           ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.addi5_1481 ; Rise       ; controlUnit|present_state.div6_1861|datad         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:controlUnit|present_state.add5_1971'                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------+
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MDRin                    ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|MDRin|datac                           ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|PCin                     ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr117|datac                       ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|PCin|datac                            ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|LOin|dataa                            ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr117|combout                     ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|LOin                     ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|Read                     ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|Read|datac                            ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr89|combout                      ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|MDRout                   ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|MDRout|datac                          ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr89|datad                        ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr106|combout                     ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr105|combout                     ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr83|combout                      ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr60|combout                      ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr68|combout                      ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~5|datad                      ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr106|datad                       ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr105|datad                       ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr56|combout                      ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr83|datad                        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60|datad                        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~5|combout                    ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr68|datad                        ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56|dataa                        ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|InPortout|datad                       ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|LOout|datad                           ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr81~0|combout                    ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr81~0|datac                      ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|InPortout                ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|LOout                    ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~4|combout                    ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|ramWE|datad                           ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~3|combout                    ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr88|datab                        ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr88|combout                      ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.nop3_1301  ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr100|combout                     ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr60~3|datac                      ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.nop3_1301|datac         ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|ramWE                    ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.mflo3_1331|datad        ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.in3_1321|datad          ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.jr3_1371|datad          ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.add3_1991|datad         ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.out3_1311|datad         ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|PCout                    ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.mflo3_1331 ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr64~4|dataa                      ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.in3_1321   ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.jr3_1371   ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr100|dataa                       ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.out3_1311  ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108~4|combout                   ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|PCout|datac                           ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56~5|combout                    ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108~4|datac                     ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr55|datac                        ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|IRin                     ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr107|combout                     ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr108|combout                     ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|IRin|datac                            ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|WideOr55|combout                      ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr56~5|dataa                      ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; control_unit:controlUnit|IncPC                    ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr107|datad                       ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.add5_1971|datad         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.and5_1801|datad         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.not4_1641|datad         ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.neg4_1661|datad         ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.or5_1831|datad          ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.shl5_1771|datad         ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.sub5_1941|datad         ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr108|datad                       ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.addi5_1481|datad        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.andi5_1451|datad        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.ldi5_1561|datad         ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.ori5_1421|datad         ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.shr5_1741|datad         ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|IncPC|datac                           ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|MARin|datad                           ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.ori3_1441|datad         ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.rol5_1711|datad         ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.ror5_1681|datad         ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.shra5_1241|datad        ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; controlUnit|WideOr78~6|combout                    ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.addi3_1501|datad        ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.andi3_1471|datad        ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.mul3_1931|datad         ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.div6_1861|datad         ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.mul6_1901|datad         ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.and5_1801  ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Fall       ; control_unit:controlUnit|present_state.not4_1641  ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|R_enableIn[15]|datad                  ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.br7_1231|datad          ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; control_unit:controlUnit|present_state.add5_1971 ; Rise       ; controlUnit|present_state.jal4_1351|datad         ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reg_32_bit:IR|q[29]'                                                                                       ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                  ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------+
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; controlUnit|Selector59~0|datac                          ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector59~0|combout                        ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.fetch2a_1281|datac            ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector70~2|combout                        ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.rol4_1721|datac               ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.fetch0_2021      ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.fetch2a_1281     ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.rol4_1721        ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; controlUnit|Selector70~2|dataa                          ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.fetch0_2021|datad             ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; controlUnit|Selector70~4|combout                        ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; controlUnit|Selector70~4|datac                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.shra4_1251       ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; the_alu|Mux64~0|datac                                   ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.shra4_1251|datad              ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; the_alu|Mux64~0|combout                                 ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.reset_state_2031|datac        ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.reset_state_2031 ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.addi4_1491       ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.andi4_1461       ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.fetch2_2001|datac             ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.addi4_1491|datad              ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.andi4_1461|datad              ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.fetch2_2001      ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ld4_1621         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ld7_1591         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ldi4_1571        ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.st4_1541         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.br4_1401         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.br5_1391         ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector70~3|datac                          ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ori4_1431|datac               ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ld5_1611         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.st5_1531         ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector70~3|combout                        ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ld4_1621|datad                ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ld7_1591|datad                ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ldi4_1571|datad               ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.st4_1541|datad                ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.mul4_1921        ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ori4_1431        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.br4_1401|datad                ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.br5_1391|datad                ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.div4_1881        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ld6_1601         ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.mul5_1911        ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ld5_1611|datad                ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.and4_1811        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.shl4_1781        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.shr4_1751        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.sub4_1951        ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.st5_1531|datad                ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ror4_1691        ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.br6_1381|datac                ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.mul4_1921|datad               ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.div4_1881|datad               ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ld6_1601|datad                ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.mul5_1911|datad               ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.and4_1811|datad               ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.shl4_1781|datad               ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.shr4_1751|datad               ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.sub4_1951|datad               ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.br6_1381         ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ror4_1691|datad               ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.div5_1871|datac               ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.or4_1841|datac                ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.div5_1871        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.or4_1841         ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector59~0clkctrl|inclk[0]                ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|Selector59~0clkctrl|outclk                  ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.rol3_1731|datac               ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.rol3_1731        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.fetch1_2011      ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.st6_1521         ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.fetch1_2011|datad             ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.st6_1521|datad                ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.div3_1891        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.add4_1981        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.neg3_1671        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.fetch3_1271      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ld3_1631         ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.st3_1551         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.br7_1231         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.jal4_1351        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ldi3_1581        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.not3_1651        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.st7_1511         ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.div3_1891|datad               ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.div6_1861        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.mul6_1901        ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.add4_1981|datad               ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.mfhi3_1341|datac              ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.sub3_1961|datac               ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.br3_1411         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.rol5_1711        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.ror5_1681        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; reg_32_bit:IR|q[29] ; Rise       ; control_unit:controlUnit|present_state.shra5_1241       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.fetch3_1271|datad             ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ld3_1631|datad                ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; reg_32_bit:IR|q[29] ; Fall       ; controlUnit|present_state.ror3_1701|datac               ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                    ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; rst       ; clk                                               ; 2.056 ; 2.782 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 2.119 ; 2.747 ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 2.047 ; 2.675 ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 2.062 ; 2.690 ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 2.304 ; 2.932 ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 1.088 ; 1.716 ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 0.188 ; 0.816 ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                      ;
+-----------+---------------------------------------------------+-------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+-------+--------+------------+---------------------------------------------------+
; rst       ; clk                                               ; 0.003 ; -0.506 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 0.643 ; 0.063  ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 0.713 ; 0.133  ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 0.695 ; 0.115  ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 0.445 ; -0.135 ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 3.011 ; 2.431  ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 2.621 ; 2.041  ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+-------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                      ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 4.550 ; 4.830 ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 4.181 ; 4.357 ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 4.550 ; 4.830 ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 4.218 ; 4.344 ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 4.114 ; 4.209 ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 4.102 ; 4.243 ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 4.102 ; 4.243 ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 3.972 ; 4.092 ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 3.757 ; 3.841 ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 3.675 ; 3.759 ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 3.652 ; 3.741 ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 4.018 ; 4.173 ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 3.669 ; 3.765 ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 3.832 ; 3.943 ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 3.982 ; 4.110 ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 3.706 ; 3.817 ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 3.861 ; 3.958 ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 3.946 ; 4.100 ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 3.935 ; 4.058 ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 3.815 ; 3.924 ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 3.542 ; 3.625 ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 3.905 ; 4.040 ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 9.417 ; 9.748 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 8.983 ; 9.230 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 8.258 ; 8.369 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 8.627 ; 8.824 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 8.354 ; 8.484 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 9.263 ; 9.535 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 9.096 ; 9.372 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 8.711 ; 8.902 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 7.975 ; 8.098 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 9.137 ; 9.422 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 7.928 ; 8.007 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 8.625 ; 8.780 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 8.009 ; 8.089 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 8.426 ; 8.597 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 9.417 ; 9.748 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 7.865 ; 7.932 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 8.725 ; 8.950 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 8.911 ; 9.098 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 9.258 ; 9.553 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 8.250 ; 8.370 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 7.892 ; 7.976 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 8.121 ; 8.238 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 8.088 ; 8.209 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 8.107 ; 8.184 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 8.251 ; 8.434 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 8.372 ; 8.520 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 8.541 ; 8.667 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 8.128 ; 8.234 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 8.048 ; 8.130 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 7.895 ; 7.979 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 8.024 ; 8.110 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 8.266 ; 8.330 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 8.621 ; 8.840 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 9.552 ; 9.883 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 9.118 ; 9.365 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 8.393 ; 8.504 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 8.762 ; 8.959 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 8.489 ; 8.619 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 9.398 ; 9.670 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 9.231 ; 9.507 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 8.846 ; 9.037 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 8.110 ; 8.233 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 9.272 ; 9.557 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 8.063 ; 8.142 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 8.760 ; 8.915 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 8.144 ; 8.224 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 8.561 ; 8.732 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 9.552 ; 9.883 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 8.000 ; 8.067 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 8.860 ; 9.085 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 9.046 ; 9.233 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 9.393 ; 9.688 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 8.385 ; 8.505 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 8.027 ; 8.111 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 8.256 ; 8.373 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 8.223 ; 8.344 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 8.242 ; 8.319 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 8.386 ; 8.569 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 8.507 ; 8.655 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 8.676 ; 8.802 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 8.263 ; 8.369 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 8.183 ; 8.265 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 8.030 ; 8.114 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 8.159 ; 8.245 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 8.401 ; 8.465 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 8.756 ; 8.975 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 5.894 ; 6.036 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 4.541 ; 4.683 ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 4.527 ; 4.669 ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 2.569 ;       ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 2.569 ;       ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;       ; 2.741 ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;       ; 2.741 ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                              ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 4.021 ; 4.112 ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 4.085 ; 4.253 ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 4.432 ; 4.700 ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 4.113 ; 4.234 ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 4.021 ; 4.112 ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 3.464 ; 3.544 ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 4.001 ; 4.136 ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 3.877 ; 3.991 ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 3.671 ; 3.751 ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 3.592 ; 3.672 ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 3.569 ; 3.655 ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 3.920 ; 4.069 ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 3.586 ; 3.678 ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 3.742 ; 3.848 ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 3.887 ; 4.010 ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 3.622 ; 3.728 ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 3.771 ; 3.863 ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 3.852 ; 3.999 ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 3.842 ; 3.959 ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 3.726 ; 3.830 ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 3.464 ; 3.544 ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 3.813 ; 3.942 ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 5.088 ; 5.151 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 6.163 ; 6.399 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 5.471 ; 5.577 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 5.826 ; 6.015 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 5.558 ; 5.682 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 6.430 ; 6.691 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 6.270 ; 6.535 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 5.907 ; 6.089 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 5.192 ; 5.310 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 6.309 ; 6.582 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 5.153 ; 5.228 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 5.818 ; 5.966 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 5.220 ; 5.296 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 5.626 ; 5.790 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 6.578 ; 6.895 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 5.088 ; 5.151 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 5.914 ; 6.129 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 6.129 ; 6.312 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 6.464 ; 6.752 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 5.458 ; 5.572 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 5.113 ; 5.193 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 5.334 ; 5.446 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 5.301 ; 5.417 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 5.328 ; 5.401 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 5.457 ; 5.632 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 5.575 ; 5.717 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 5.743 ; 5.863 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 5.343 ; 5.445 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 5.264 ; 5.343 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 5.115 ; 5.195 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 5.242 ; 5.324 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 5.479 ; 5.540 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 5.814 ; 6.024 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 5.063 ; 5.126 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 6.138 ; 6.374 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 5.446 ; 5.552 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 5.801 ; 5.990 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 5.533 ; 5.657 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 6.405 ; 6.666 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 6.245 ; 6.510 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 5.882 ; 6.064 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 5.167 ; 5.285 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 6.284 ; 6.557 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 5.128 ; 5.203 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 5.793 ; 5.941 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 5.195 ; 5.271 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 5.601 ; 5.765 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 6.553 ; 6.870 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 5.063 ; 5.126 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 5.889 ; 6.104 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 6.104 ; 6.287 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 6.439 ; 6.727 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 5.433 ; 5.547 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 5.088 ; 5.168 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 5.309 ; 5.421 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 5.276 ; 5.392 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 5.303 ; 5.376 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 5.432 ; 5.607 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 5.550 ; 5.692 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 5.718 ; 5.838 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 5.318 ; 5.420 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 5.239 ; 5.318 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 5.090 ; 5.170 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 5.217 ; 5.299 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 5.454 ; 5.515 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 5.789 ; 5.999 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 5.721 ; 5.857 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 4.421 ; 4.557 ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 4.407 ; 4.543 ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 2.519 ;       ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 2.519 ;       ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;       ; 2.683 ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;       ; 2.683 ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+----------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                              ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                   ; -174.119   ; -10.673  ; N/A      ; N/A     ; -6.391              ;
;  clk                                               ; -13.193    ; -0.043   ; N/A      ; N/A     ; -3.201              ;
;  control_unit:controlUnit|BAout                    ; -19.803    ; -9.520   ; N/A      ; N/A     ; -6.391              ;
;  control_unit:controlUnit|present_state.add3_1991  ; -11.756    ; -5.640   ; N/A      ; N/A     ; -0.648              ;
;  control_unit:controlUnit|present_state.add5_1971  ; -11.642    ; -5.762   ; N/A      ; N/A     ; -0.326              ;
;  control_unit:controlUnit|present_state.addi5_1481 ; -12.601    ; -5.663   ; N/A      ; N/A     ; -0.107              ;
;  reg_32_bit:IR|q[29]                               ; -174.119   ; -5.017   ; N/A      ; N/A     ; 0.222               ;
;  rst                                               ; -8.994     ; -10.673  ; N/A      ; N/A     ; -3.290              ;
; Design-wide TNS                                    ; -24617.417 ; -937.841 ; 0.0      ; 0.0     ; -4381.278           ;
;  clk                                               ; -9067.331  ; -0.301   ; N/A      ; N/A     ; -1222.215           ;
;  control_unit:controlUnit|BAout                    ; -584.346   ; -268.566 ; N/A      ; N/A     ; -2203.597           ;
;  control_unit:controlUnit|present_state.add3_1991  ; -901.606   ; -83.648  ; N/A      ; N/A     ; -19.632             ;
;  control_unit:controlUnit|present_state.add5_1971  ; -912.658   ; -61.573  ; N/A      ; N/A     ; -3.054              ;
;  control_unit:controlUnit|present_state.addi5_1481 ; -933.832   ; -58.715  ; N/A      ; N/A     ; -0.337              ;
;  reg_32_bit:IR|q[29]                               ; -11681.121 ; -38.126  ; N/A      ; N/A     ; 0.000               ;
;  rst                                               ; -536.523   ; -427.213 ; N/A      ; N/A     ; -954.368            ;
+----------------------------------------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                    ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; rst       ; clk                                               ; 4.970 ; 4.867 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 4.618 ; 4.834 ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 4.507 ; 4.723 ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 4.603 ; 4.819 ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 5.087 ; 5.303 ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 2.651 ; 2.867 ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 1.697 ; 1.898 ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                      ;
+-----------+---------------------------------------------------+-------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                        ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+---------------------------------------------------+-------+--------+------------+---------------------------------------------------+
; rst       ; clk                                               ; 0.003 ; -0.194 ; Rise       ; clk                                               ;
; rst       ; control_unit:controlUnit|present_state.add3_1991  ; 1.516 ; 1.214  ; Fall       ; control_unit:controlUnit|present_state.add3_1991  ;
; rst       ; control_unit:controlUnit|present_state.add5_1971  ; 1.618 ; 1.316  ; Fall       ; control_unit:controlUnit|present_state.add5_1971  ;
; rst       ; control_unit:controlUnit|present_state.addi5_1481 ; 1.519 ; 1.217  ; Fall       ; control_unit:controlUnit|present_state.addi5_1481 ;
; rst       ; reg_32_bit:IR|q[29]                               ; 1.010 ; 0.740  ; Rise       ; reg_32_bit:IR|q[29]                               ;
; rst       ; rst                                               ; 6.656 ; 6.354  ; Rise       ; rst                                               ;
; rst       ; rst                                               ; 4.528 ; 4.226  ; Fall       ; rst                                               ;
+-----------+---------------------------------------------------+-------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                        ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 9.974  ; 9.702  ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 8.824  ; 8.715  ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 9.974  ; 9.702  ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 9.068  ; 8.761  ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 8.550  ; 8.389  ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 8.945  ; 8.657  ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 8.945  ; 8.657  ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 8.605  ; 8.332  ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 8.079  ; 7.871  ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 7.844  ; 7.695  ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 7.847  ; 7.687  ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 8.785  ; 8.558  ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 7.857  ; 7.667  ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 8.257  ; 8.068  ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 8.630  ; 8.408  ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 7.895  ; 7.773  ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 8.255  ; 8.073  ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 8.564  ; 8.326  ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 8.538  ; 8.291  ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 8.197  ; 8.014  ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 7.547  ; 7.456  ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 8.519  ; 8.274  ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 21.660 ; 21.127 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 20.542 ; 20.098 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 18.737 ; 18.599 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 19.571 ; 19.307 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 19.071 ; 18.782 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 21.164 ; 20.704 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 20.864 ; 20.439 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 19.588 ; 19.515 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 18.274 ; 18.050 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 20.896 ; 20.552 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 17.987 ; 17.883 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 19.681 ; 19.287 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 18.292 ; 18.089 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 19.234 ; 18.886 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 21.660 ; 21.127 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 18.043 ; 17.780 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 20.016 ; 19.632 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 19.666 ; 19.563 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 20.589 ; 20.489 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 18.898 ; 18.580 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 18.103 ; 17.843 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 18.574 ; 18.289 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 18.459 ; 18.329 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 18.296 ; 18.159 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 18.797 ; 18.700 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 19.200 ; 18.832 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 19.414 ; 19.085 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 18.599 ; 18.302 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 18.410 ; 18.105 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 18.051 ; 17.855 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 18.286 ; 18.042 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 18.678 ; 18.419 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 19.812 ; 19.515 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 21.896 ; 21.363 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 20.778 ; 20.334 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 18.973 ; 18.835 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 19.807 ; 19.543 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 19.307 ; 19.018 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 21.400 ; 20.940 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 21.100 ; 20.675 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 19.824 ; 19.751 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 18.510 ; 18.286 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 21.132 ; 20.788 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 18.223 ; 18.119 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 19.917 ; 19.523 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 18.528 ; 18.325 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 19.470 ; 19.122 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 21.896 ; 21.363 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 18.279 ; 18.016 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 20.252 ; 19.868 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 19.902 ; 19.799 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 20.825 ; 20.725 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 19.134 ; 18.816 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 18.339 ; 18.079 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 18.810 ; 18.525 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 18.695 ; 18.565 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 18.532 ; 18.395 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 19.033 ; 18.936 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 19.436 ; 19.068 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 19.650 ; 19.321 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 18.835 ; 18.538 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 18.646 ; 18.341 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 18.287 ; 18.091 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 18.522 ; 18.278 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 18.914 ; 18.655 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 20.048 ; 19.751 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 12.732 ; 12.439 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 9.760  ; 9.467  ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 9.829  ; 9.536  ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 5.455  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 5.455  ;        ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;        ; 5.184  ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;        ; 5.184  ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                              ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port             ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; operation[*]          ; clk                                               ; 4.021 ; 4.112 ; Rise       ; clk                                               ;
;  operation[0]         ; clk                                               ; 4.085 ; 4.253 ; Rise       ; clk                                               ;
;  operation[1]         ; clk                                               ; 4.432 ; 4.700 ; Rise       ; clk                                               ;
;  operation[3]         ; clk                                               ; 4.113 ; 4.234 ; Rise       ; clk                                               ;
;  operation[4]         ; clk                                               ; 4.021 ; 4.112 ; Rise       ; clk                                               ;
; outport_data_out[*]   ; clk                                               ; 3.464 ; 3.544 ; Rise       ; clk                                               ;
;  outport_data_out[0]  ; clk                                               ; 4.001 ; 4.136 ; Rise       ; clk                                               ;
;  outport_data_out[1]  ; clk                                               ; 3.877 ; 3.991 ; Rise       ; clk                                               ;
;  outport_data_out[2]  ; clk                                               ; 3.671 ; 3.751 ; Rise       ; clk                                               ;
;  outport_data_out[3]  ; clk                                               ; 3.592 ; 3.672 ; Rise       ; clk                                               ;
;  outport_data_out[4]  ; clk                                               ; 3.569 ; 3.655 ; Rise       ; clk                                               ;
;  outport_data_out[5]  ; clk                                               ; 3.920 ; 4.069 ; Rise       ; clk                                               ;
;  outport_data_out[6]  ; clk                                               ; 3.586 ; 3.678 ; Rise       ; clk                                               ;
;  outport_data_out[7]  ; clk                                               ; 3.742 ; 3.848 ; Rise       ; clk                                               ;
;  outport_data_out[8]  ; clk                                               ; 3.887 ; 4.010 ; Rise       ; clk                                               ;
;  outport_data_out[9]  ; clk                                               ; 3.622 ; 3.728 ; Rise       ; clk                                               ;
;  outport_data_out[10] ; clk                                               ; 3.771 ; 3.863 ; Rise       ; clk                                               ;
;  outport_data_out[11] ; clk                                               ; 3.852 ; 3.999 ; Rise       ; clk                                               ;
;  outport_data_out[12] ; clk                                               ; 3.842 ; 3.959 ; Rise       ; clk                                               ;
;  outport_data_out[13] ; clk                                               ; 3.726 ; 3.830 ; Rise       ; clk                                               ;
;  outport_data_out[14] ; clk                                               ; 3.464 ; 3.544 ; Rise       ; clk                                               ;
;  outport_data_out[15] ; clk                                               ; 3.813 ; 3.942 ; Rise       ; clk                                               ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 5.088 ; 5.151 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 6.163 ; 6.399 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 5.471 ; 5.577 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 5.826 ; 6.015 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 5.558 ; 5.682 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 6.430 ; 6.691 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 6.270 ; 6.535 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 5.907 ; 6.089 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 5.192 ; 5.310 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 6.309 ; 6.582 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 5.153 ; 5.228 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 5.818 ; 5.966 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 5.220 ; 5.296 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 5.626 ; 5.790 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 6.578 ; 6.895 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 5.088 ; 5.151 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 5.914 ; 6.129 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 6.129 ; 6.312 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 6.464 ; 6.752 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 5.458 ; 5.572 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 5.113 ; 5.193 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 5.334 ; 5.446 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 5.301 ; 5.417 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 5.328 ; 5.401 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 5.457 ; 5.632 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 5.575 ; 5.717 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 5.743 ; 5.863 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 5.343 ; 5.445 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 5.264 ; 5.343 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 5.115 ; 5.195 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 5.242 ; 5.324 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 5.479 ; 5.540 ; Rise       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 5.814 ; 6.024 ; Rise       ; control_unit:controlUnit|BAout                    ;
; bus_contents[*]       ; control_unit:controlUnit|BAout                    ; 5.063 ; 5.126 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[0]      ; control_unit:controlUnit|BAout                    ; 6.138 ; 6.374 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[1]      ; control_unit:controlUnit|BAout                    ; 5.446 ; 5.552 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[2]      ; control_unit:controlUnit|BAout                    ; 5.801 ; 5.990 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[3]      ; control_unit:controlUnit|BAout                    ; 5.533 ; 5.657 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[4]      ; control_unit:controlUnit|BAout                    ; 6.405 ; 6.666 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[5]      ; control_unit:controlUnit|BAout                    ; 6.245 ; 6.510 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[6]      ; control_unit:controlUnit|BAout                    ; 5.882 ; 6.064 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[7]      ; control_unit:controlUnit|BAout                    ; 5.167 ; 5.285 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[8]      ; control_unit:controlUnit|BAout                    ; 6.284 ; 6.557 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[9]      ; control_unit:controlUnit|BAout                    ; 5.128 ; 5.203 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[10]     ; control_unit:controlUnit|BAout                    ; 5.793 ; 5.941 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[11]     ; control_unit:controlUnit|BAout                    ; 5.195 ; 5.271 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[12]     ; control_unit:controlUnit|BAout                    ; 5.601 ; 5.765 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[13]     ; control_unit:controlUnit|BAout                    ; 6.553 ; 6.870 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[14]     ; control_unit:controlUnit|BAout                    ; 5.063 ; 5.126 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[15]     ; control_unit:controlUnit|BAout                    ; 5.889 ; 6.104 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[16]     ; control_unit:controlUnit|BAout                    ; 6.104 ; 6.287 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[17]     ; control_unit:controlUnit|BAout                    ; 6.439 ; 6.727 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[18]     ; control_unit:controlUnit|BAout                    ; 5.433 ; 5.547 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[19]     ; control_unit:controlUnit|BAout                    ; 5.088 ; 5.168 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[20]     ; control_unit:controlUnit|BAout                    ; 5.309 ; 5.421 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[21]     ; control_unit:controlUnit|BAout                    ; 5.276 ; 5.392 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[22]     ; control_unit:controlUnit|BAout                    ; 5.303 ; 5.376 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[23]     ; control_unit:controlUnit|BAout                    ; 5.432 ; 5.607 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[24]     ; control_unit:controlUnit|BAout                    ; 5.550 ; 5.692 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[25]     ; control_unit:controlUnit|BAout                    ; 5.718 ; 5.838 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[26]     ; control_unit:controlUnit|BAout                    ; 5.318 ; 5.420 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[27]     ; control_unit:controlUnit|BAout                    ; 5.239 ; 5.318 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[28]     ; control_unit:controlUnit|BAout                    ; 5.090 ; 5.170 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[29]     ; control_unit:controlUnit|BAout                    ; 5.217 ; 5.299 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[30]     ; control_unit:controlUnit|BAout                    ; 5.454 ; 5.515 ; Fall       ; control_unit:controlUnit|BAout                    ;
;  bus_contents[31]     ; control_unit:controlUnit|BAout                    ; 5.789 ; 5.999 ; Fall       ; control_unit:controlUnit|BAout                    ;
; Run                   ; control_unit:controlUnit|present_state.add3_1991  ; 5.721 ; 5.857 ; Rise       ; control_unit:controlUnit|present_state.add3_1991  ;
; Run                   ; control_unit:controlUnit|present_state.add5_1971  ; 4.421 ; 4.557 ; Rise       ; control_unit:controlUnit|present_state.add5_1971  ;
; Run                   ; control_unit:controlUnit|present_state.addi5_1481 ; 4.407 ; 4.543 ; Rise       ; control_unit:controlUnit|present_state.addi5_1481 ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ; 2.519 ;       ; Rise       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ; 2.519 ;       ; Rise       ; reg_32_bit:IR|q[29]                               ;
; operation[*]          ; reg_32_bit:IR|q[29]                               ;       ; 2.683 ; Fall       ; reg_32_bit:IR|q[29]                               ;
;  operation[2]         ; reg_32_bit:IR|q[29]                               ;       ; 2.683 ; Fall       ; reg_32_bit:IR|q[29]                               ;
+-----------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outport_data_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outport_data_out[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_contents[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; operation[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; operation[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; operation[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; operation[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; operation[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Run                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; inport_data_in[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[8]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[9]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[10]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[11]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[12]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[13]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[14]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[15]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[16]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[17]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[18]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[19]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[20]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[21]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[22]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[23]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[24]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[25]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[26]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[27]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[28]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[29]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[30]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inport_data_in[31]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outport_data_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; bus_contents[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; bus_contents[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; operation[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; operation[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; operation[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; operation[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; operation[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; Run                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00853 V          ; 0.106 V                              ; 0.017 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00853 V         ; 0.106 V                             ; 0.017 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outport_data_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; outport_data_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; outport_data_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; outport_data_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outport_data_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; bus_contents[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; bus_contents[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; bus_contents[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bus_contents[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bus_contents[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; operation[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; operation[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; operation[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; operation[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; operation[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Run                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                           ;
+---------------------------------------------------+---------------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+--------------+--------------+----------+----------+
; clk                                               ; clk                                               ; 6754         ; 14           ; 0        ; 0        ;
; control_unit:controlUnit|BAout                    ; clk                                               ; 713          ; 713          ; 56       ; 56       ;
; control_unit:controlUnit|present_state.add3_1991  ; clk                                               ; 4923         ; 0            ; 0        ; 0        ;
; control_unit:controlUnit|present_state.add5_1971  ; clk                                               ; 2395         ; 0            ; 0        ; 0        ;
; control_unit:controlUnit|present_state.addi5_1481 ; clk                                               ; 4443         ; 0            ; 0        ; 0        ;
; reg_32_bit:IR|q[29]                               ; clk                                               ; 64           ; 0            ; 0        ; 0        ;
; rst                                               ; clk                                               ; 146          ; 146          ; 0        ; 0        ;
; clk                                               ; control_unit:controlUnit|BAout                    ; 3104624      ; 0            ; 3104624  ; 0        ;
; control_unit:controlUnit|BAout                    ; control_unit:controlUnit|BAout                    ; 283756       ; 283756       ; 283756   ; 283756   ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout                    ; 2290000      ; 0            ; 2290000  ; 0        ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|BAout                    ; 1227962      ; 0            ; 1227962  ; 0        ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|BAout                    ; 2518384      ; 0            ; 2518384  ; 0        ;
; clk                                               ; control_unit:controlUnit|present_state.add3_1991  ; 0            ; 0            ; 110      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991  ; 0            ; 144          ; 2        ; 132      ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991  ; 3            ; 147          ; 0        ; 130      ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991  ; 3            ; 147          ; 0        ; 130      ;
; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991  ; 144          ; 0            ; 158      ; 28       ;
; rst                                               ; control_unit:controlUnit|present_state.add3_1991  ; 144          ; 144          ; 240      ; 240      ;
; clk                                               ; control_unit:controlUnit|present_state.add5_1971  ; 0            ; 0            ; 114      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971  ; 2            ; 80           ; 2        ; 132      ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971  ; 0            ; 78           ; 0        ; 130      ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971  ; 0            ; 78           ; 0        ; 130      ;
; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971  ; 78           ; 0            ; 159      ; 29       ;
; rst                                               ; control_unit:controlUnit|present_state.add5_1971  ; 78           ; 78           ; 240      ; 240      ;
; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0            ; 0            ; 114      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 3            ; 114          ; 2        ; 132      ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0            ; 111          ; 0        ; 130      ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0            ; 111          ; 0        ; 130      ;
; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 111          ; 0            ; 159      ; 29       ;
; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 111          ; 111          ; 240      ; 240      ;
; clk                                               ; reg_32_bit:IR|q[29]                               ; > 2147483647 ; 0            ; 0        ; 0        ;
; control_unit:controlUnit|BAout                    ; reg_32_bit:IR|q[29]                               ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; reg_32_bit:IR|q[29]                               ; 2            ; 133          ; 0        ; 0        ;
; control_unit:controlUnit|present_state.add5_1971  ; reg_32_bit:IR|q[29]                               ; 0            ; 131          ; 0        ; 0        ;
; control_unit:controlUnit|present_state.addi5_1481 ; reg_32_bit:IR|q[29]                               ; 0            ; 131          ; 0        ; 0        ;
; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29]                               ; 503          ; 372          ; 0        ; 0        ;
; rst                                               ; reg_32_bit:IR|q[29]                               ; 242          ; 242          ; 0        ; 0        ;
; clk                                               ; rst                                               ; 228          ; 0            ; 228      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; rst                                               ; 4            ; 266          ; 4        ; 266      ;
; control_unit:controlUnit|present_state.add5_1971  ; rst                                               ; 0            ; 262          ; 0        ; 262      ;
; control_unit:controlUnit|present_state.addi5_1481 ; rst                                               ; 0            ; 262          ; 0        ; 262      ;
; reg_32_bit:IR|q[29]                               ; rst                                               ; 320          ; 58           ; 320      ; 58       ;
; rst                                               ; rst                                               ; 484          ; 484          ; 484      ; 484      ;
+---------------------------------------------------+---------------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+--------------+--------------+----------+----------+
; clk                                               ; clk                                               ; 6754         ; 14           ; 0        ; 0        ;
; control_unit:controlUnit|BAout                    ; clk                                               ; 713          ; 713          ; 56       ; 56       ;
; control_unit:controlUnit|present_state.add3_1991  ; clk                                               ; 4923         ; 0            ; 0        ; 0        ;
; control_unit:controlUnit|present_state.add5_1971  ; clk                                               ; 2395         ; 0            ; 0        ; 0        ;
; control_unit:controlUnit|present_state.addi5_1481 ; clk                                               ; 4443         ; 0            ; 0        ; 0        ;
; reg_32_bit:IR|q[29]                               ; clk                                               ; 64           ; 0            ; 0        ; 0        ;
; rst                                               ; clk                                               ; 146          ; 146          ; 0        ; 0        ;
; clk                                               ; control_unit:controlUnit|BAout                    ; 3104624      ; 0            ; 3104624  ; 0        ;
; control_unit:controlUnit|BAout                    ; control_unit:controlUnit|BAout                    ; 283756       ; 283756       ; 283756   ; 283756   ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|BAout                    ; 2290000      ; 0            ; 2290000  ; 0        ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|BAout                    ; 1227962      ; 0            ; 1227962  ; 0        ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|BAout                    ; 2518384      ; 0            ; 2518384  ; 0        ;
; clk                                               ; control_unit:controlUnit|present_state.add3_1991  ; 0            ; 0            ; 110      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add3_1991  ; 0            ; 144          ; 2        ; 132      ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add3_1991  ; 3            ; 147          ; 0        ; 130      ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add3_1991  ; 3            ; 147          ; 0        ; 130      ;
; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add3_1991  ; 144          ; 0            ; 158      ; 28       ;
; rst                                               ; control_unit:controlUnit|present_state.add3_1991  ; 144          ; 144          ; 240      ; 240      ;
; clk                                               ; control_unit:controlUnit|present_state.add5_1971  ; 0            ; 0            ; 114      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.add5_1971  ; 2            ; 80           ; 2        ; 132      ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.add5_1971  ; 0            ; 78           ; 0        ; 130      ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.add5_1971  ; 0            ; 78           ; 0        ; 130      ;
; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.add5_1971  ; 78           ; 0            ; 159      ; 29       ;
; rst                                               ; control_unit:controlUnit|present_state.add5_1971  ; 78           ; 78           ; 240      ; 240      ;
; clk                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 0            ; 0            ; 114      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; control_unit:controlUnit|present_state.addi5_1481 ; 3            ; 114          ; 2        ; 132      ;
; control_unit:controlUnit|present_state.add5_1971  ; control_unit:controlUnit|present_state.addi5_1481 ; 0            ; 111          ; 0        ; 130      ;
; control_unit:controlUnit|present_state.addi5_1481 ; control_unit:controlUnit|present_state.addi5_1481 ; 0            ; 111          ; 0        ; 130      ;
; reg_32_bit:IR|q[29]                               ; control_unit:controlUnit|present_state.addi5_1481 ; 111          ; 0            ; 159      ; 29       ;
; rst                                               ; control_unit:controlUnit|present_state.addi5_1481 ; 111          ; 111          ; 240      ; 240      ;
; clk                                               ; reg_32_bit:IR|q[29]                               ; > 2147483647 ; 0            ; 0        ; 0        ;
; control_unit:controlUnit|BAout                    ; reg_32_bit:IR|q[29]                               ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; reg_32_bit:IR|q[29]                               ; 2            ; 133          ; 0        ; 0        ;
; control_unit:controlUnit|present_state.add5_1971  ; reg_32_bit:IR|q[29]                               ; 0            ; 131          ; 0        ; 0        ;
; control_unit:controlUnit|present_state.addi5_1481 ; reg_32_bit:IR|q[29]                               ; 0            ; 131          ; 0        ; 0        ;
; reg_32_bit:IR|q[29]                               ; reg_32_bit:IR|q[29]                               ; 503          ; 372          ; 0        ; 0        ;
; rst                                               ; reg_32_bit:IR|q[29]                               ; 242          ; 242          ; 0        ; 0        ;
; clk                                               ; rst                                               ; 228          ; 0            ; 228      ; 0        ;
; control_unit:controlUnit|present_state.add3_1991  ; rst                                               ; 4            ; 266          ; 4        ; 266      ;
; control_unit:controlUnit|present_state.add5_1971  ; rst                                               ; 0            ; 262          ; 0        ; 262      ;
; control_unit:controlUnit|present_state.addi5_1481 ; rst                                               ; 0            ; 262          ; 0        ; 262      ;
; reg_32_bit:IR|q[29]                               ; rst                                               ; 320          ; 58           ; 320      ; 58       ;
; rst                                               ; rst                                               ; 484          ; 484          ; 484      ; 484      ;
+---------------------------------------------------+---------------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Apr 03 15:52:04 2023
Info: Command: quartus_sta CPUDesignProject -c CPUDesignProject
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 205 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPUDesignProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
    Info (332105): create_clock -period 1.000 -name control_unit:controlUnit|present_state.add3_1991 control_unit:controlUnit|present_state.add3_1991
    Info (332105): create_clock -period 1.000 -name control_unit:controlUnit|BAout control_unit:controlUnit|BAout
    Info (332105): create_clock -period 1.000 -name control_unit:controlUnit|present_state.add5_1971 control_unit:controlUnit|present_state.add5_1971
    Info (332105): create_clock -period 1.000 -name control_unit:controlUnit|present_state.addi5_1481 control_unit:controlUnit|present_state.addi5_1481
    Info (332105): create_clock -period 1.000 -name reg_32_bit:IR|q[29] reg_32_bit:IR|q[29]
Warning (332191): Clock target control_unit:controlUnit|present_state.add3_1991 of clock control_unit:controlUnit|present_state.add3_1991 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.add5_1971 of clock control_unit:controlUnit|present_state.add5_1971 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.addi5_1481 of clock control_unit:controlUnit|present_state.addi5_1481 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controlUnit|Selector59~0  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -174.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -174.119    -11681.121 reg_32_bit:IR|q[29] 
    Info (332119):   -19.803      -584.346 control_unit:controlUnit|BAout 
    Info (332119):   -13.193     -9067.331 clk 
    Info (332119):   -12.601      -933.832 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):   -11.756      -901.606 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):   -11.642      -912.658 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -8.994      -536.523 rst 
Info (332146): Worst-case hold slack is -10.673
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.673      -427.213 rst 
    Info (332119):    -9.520      -268.566 control_unit:controlUnit|BAout 
    Info (332119):    -5.762       -61.573 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -5.663       -58.715 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):    -5.640       -83.648 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):    -5.017       -38.126 reg_32_bit:IR|q[29] 
    Info (332119):     0.193         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -6.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.391     -2203.597 control_unit:controlUnit|BAout 
    Info (332119):    -3.290      -954.368 rst 
    Info (332119):    -3.201     -1222.215 clk 
    Info (332119):    -0.168        -1.087 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):    -0.011        -0.011 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):     0.152         0.000 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):     0.244         0.000 reg_32_bit:IR|q[29] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332191): Clock target control_unit:controlUnit|present_state.add3_1991 of clock control_unit:controlUnit|present_state.add3_1991 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.add5_1971 of clock control_unit:controlUnit|present_state.add5_1971 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.addi5_1481 of clock control_unit:controlUnit|present_state.addi5_1481 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controlUnit|Selector59~0  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -158.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -158.451    -10637.096 reg_32_bit:IR|q[29] 
    Info (332119):   -18.491      -542.405 control_unit:controlUnit|BAout 
    Info (332119):   -12.296     -8407.442 clk 
    Info (332119):   -11.459      -870.447 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):   -10.830      -836.718 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):   -10.745      -847.427 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -8.327      -501.587 rst 
Info (332146): Worst-case hold slack is -9.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.727      -390.572 rst 
    Info (332119):    -8.816      -250.767 control_unit:controlUnit|BAout 
    Info (332119):    -5.339       -59.166 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -5.248       -78.576 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):    -5.195       -54.193 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):    -4.585       -33.484 reg_32_bit:IR|q[29] 
    Info (332119):     0.309         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -6.046
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.046     -2023.802 control_unit:controlUnit|BAout 
    Info (332119):    -3.201     -1222.215 clk 
    Info (332119):    -3.008      -870.516 rst 
    Info (332119):    -0.648       -19.632 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):    -0.326        -3.054 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -0.107        -0.337 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):     0.222         0.000 reg_32_bit:IR|q[29] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332191): Clock target control_unit:controlUnit|present_state.add3_1991 of clock control_unit:controlUnit|present_state.add3_1991 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.add5_1971 of clock control_unit:controlUnit|present_state.add5_1971 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.addi5_1481 of clock control_unit:controlUnit|present_state.addi5_1481 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controlUnit|Selector59~0  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -78.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -78.122     -5208.582 reg_32_bit:IR|q[29] 
    Info (332119):    -8.441      -249.516 control_unit:controlUnit|BAout 
    Info (332119):    -5.350     -3591.027 clk 
    Info (332119):    -5.285      -385.614 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):    -5.128      -373.053 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):    -5.060      -377.596 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -3.546      -193.985 rst 
Info (332146): Worst-case hold slack is -4.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.972      -196.771 rst 
    Info (332119):    -4.147      -117.656 control_unit:controlUnit|BAout 
    Info (332119):    -2.612       -25.674 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):    -2.594       -25.422 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):    -2.522       -35.359 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):    -2.396       -24.847 reg_32_bit:IR|q[29] 
    Info (332119):    -0.043        -0.301 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -881.060 clk 
    Info (332119):    -3.000      -366.051 rst 
    Info (332119):    -2.463      -774.531 control_unit:controlUnit|BAout 
    Info (332119):     0.154         0.000 control_unit:controlUnit|present_state.add3_1991 
    Info (332119):     0.273         0.000 control_unit:controlUnit|present_state.addi5_1481 
    Info (332119):     0.277         0.000 control_unit:controlUnit|present_state.add5_1971 
    Info (332119):     0.332         0.000 reg_32_bit:IR|q[29] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4858 megabytes
    Info: Processing ended: Mon Apr 03 15:52:32 2023
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:26


