<DOC>
<DOCNO>
EP-0014330
</DOCNO>
<TEXT>
<DATE>
19800820
</DATE>
<IPC-CLASSIFICATIONS>
H04L-25/40 H04J-3/06 <main>H04L-7/04</main> 
</IPC-CLASSIFICATIONS>
<TITLE>
method and circuit arrangement for synchronizing data by means of synchronizing bits.
</TITLE>
<APPLICANT>
siemens agde<sep>siemens aktiengesellschaft berlin und munchen<sep>siemens aktiengesellschaftwittelsbacherplatz 280333 münchende<sep>siemens aktiengesellschaft  <sep>
</APPLICANT>
<INVENTOR>
markwitz wernhard dipl-ing<sep>markwitz, wernhard, dipl.-ing.<sep>markwitz, wernhard, dipl.-ing.thalkirchner strasse 107d-8000 münchen 70de<sep>markwitz, wernhard, dipl.-ing.<sep>markwitz, wernhard, dipl.-ing.thalkirchner strasse 107d-8000 münchen 70de<sep>
</INVENTOR>
<ABSTRACT>
1.  process for the synchronisation of data with the aid of synchronising bits wherein n synchronising bits in each case form mutually overlapping synchronising words which on the one hand signal the particular following synchronising bit and on the other hand signal consecutive instants of time ; in accordance with which bit combinations each composed of n bits, which are probably identical to the synchronising words, are stored consecutively in terms of time at the receiving end ; in accordance with which the probable following synchronising bit is determined on the basis of the bit combinations ; in accordance with which in a first phase the probable identity of the sequence of received synchronising bits and the sequence of probable synchronising bits is determined and in accordance with which in a second phase the synchronising instant of time is determined, characterised in that following the second phase (ph2) the first phase (ph1) is initiated if a bit combination (11111, 00000) does not represent a synchronising word (fig.  2). 
</ABSTRACT>
<DESCRIPTION>
verfahren zum synchronisieren vbn daten mit hilfe von synchronisierbits. die erfindung bezieht sich auf ein verfahren zum synchronisieren von daten mit hilfe von syncironisierbits, wobei je n synchronisierbits sich überlappende synchronisierwcrte bilden, die einerseits das jeweils folgende synchroni- sierbit und andererseits aufeinanderfolgende zeitpunkte signalisieren, wonach empfangsseitig zeitlich aufe9nancer- folgende bitkombinationen, bestehend aus je n bits gespel- chert werden, die wahrscheinlich den synchronisierworter gleichen, wonach aus den btkombinationen das wahrscheir.lic; ;z folgende synchronisierbit ermittelt wird, wonach in einer ersten phase die wahrscheinliche gleichheit der folge der empfangenen synchronisierbits und der folge der wahrschein- lichen synchronisierbits ermittelt wird und wonach in einer zweiten phase der synchronisierzeitpunkt ermittelt wird. die deutsche auslegeschrift 19 54 420 und eine entsprechen- de usa-patentanmeldlng vom 28. 2. 1969 mit der nummer 803 225 beziehen sich auf ein bekanntes verfahren zum syn chronisieren e=pfangsseitiger geräte. nach diesem bekannten verfahren wird einerseits eine binäre nachricht und andererseits eine folge von synchronisierbits über verschiedene kanäle übertragen. mit hilfe eines aus n speicherzellen bestehenden schieberegisters und mit hilfe einer paritätsstu- fe werden sendeseitig periodisch 2n-1 synchronisierbits der folge erzeugt. diese folge zeichnet sich dadurch aus, dass je n synchronisierbits sich überlappende synchronisierworte bilden, die einerseits das jeweils folgende synchronisierbit signalisieren und andererseits aufeinanderfolgende zeit punkte identifizieren. wenn derartige synchronisierbits übertragen werden, können auf der empfangs seite mit hilfe der synohronisierworte die synchronisierzeitpunkte ermittelt werden. fig. 1 zeigt eine gemäss der deutschen auslegeschrift 19 54 420 bekannte schaltungsanordnung zum empfang der synchroni- sierbits s. w;rend einer ersten phase ph1 gelangen diese synchrcnisierbits s über die gatter u1 und or1 in das schie beregister sr. dabei werden die synchronisierbits seriell mit dem 3ittakt in das schieberegister sr eingegeben. die ausgänge zweier zellen aieses schieberegisters sind an die paritätsstufe pa angeschlossen, die bei gleichheit der beiden eingangs zugeführten binärwerte ein 1-signal und bei ungleichheit der beiden eingangs zugefthrten binärwerte ein 0-signal abgibt. dieses schieberegister sr und diese parltätsstufe pa bilden einen generator, der einem entspre chenden sendeseitigen generator gleicht und der die folge der synchronisierbits erzeugt. wenn die sendeseitig erzeugte folge von synchronisierbits ungestört empfangen wird, dann gleicht die gemäss fic. 1 empfangene folge von synchronisierbits 5 jener bitfolge, die über den ausgang der pari tätsstufe pa abgegeben wird. wegen der zu erwartenden fehlerhaften bits unterscheiden sich die empfangenen synchronisierbits s. von den empfangs- seitig erzeugten synchronisierbits s'. im vergleicher vgl werden die empfangenen synchronisierbits s und die empfangs- seitig ermittelten synchronisierbits s' bitweise miteinander verglichen und bei gleichheit der beiden bits wird vorn vergleicher das vergleichssignal v' abgegeben, wogegen be ungleichheit der beiden bits das vergleichssignal v abge- geben wird. das flipflop ff signalisiert entweder die erste phase oi oder die zweite phase ph2. während der dauer der ersten phase ph1 sind die gatter ul, us, u6 durchlässig. auf diese weise wird, wie bereits beschrieben, die folge der synchro- nisierbits s dem schieberegister sr zugeführt. ausserdem wird das vergleichssignal v' über das gatter u5 dem zähler z1 zugeführt, dessen zählerstand dadurch um eine wiriei- erhöht wird. im gegensatz dazu wird das vergleichssigna v
</DESCRIPTION>
<CLAIMS>
   patentanscriiche    1. verfahren zum synchronisieren von daten mit hilfe von synchronisierbits, wobei je n synchronisierbits sich überlappende synchronisierworte bilden, die einerseits das jeweils folgende synchronisierbit und andererseits aufeinanderfolgende zeitpunkte signalisieren; wonach empfangsseitig zeitlich aufeinanderfolgend bitkombinationen, bestehend aus je n bits gespeichert werden, die wahrscheinlich den synchronisierworten gleichen; wonach aus den   bitkombinatio-    nen das wahrscheinlich folgende   synchronisierbit    ermittelt wird;  wonach in einer ersten phase die wahrscheinliche gleichheit der folge der empfangenen synchronisierbits und der folge der   wahrscheinlichen      synchronisierbits    ermittelt wird und wonach in einer zweiten phase der synchronisierzeitpunkt ermittelt wird, d a d u r c h g e k e n n 2 e i c h n e t, dass nach dem erreichen der zweiten phase   (ph2)    die erste phase   (pol)    eingeleitet wird, falls eine bitkombination (11111, 00000) kein synchronisierwort ist (fig. 2).      2. schal tungs anordnung    zur durchführung des verfahrens nach    anspruch 1 1, wonach die bitkombinationen in einem schiebere-    gister gespeichert werden, d a d u r c h g e k e n n z e i c h n e t, dass an die ausgänge des schieberegisters (sr) ein decodierer (dc3) angeschlossen ist, der beim auftreten einer bitkombination (11111, 00000) die kein synchronisierwort ist, ein decodiersignal abgibt, das die umschaltung von der zweiten phase   (ph2)    in die erste phase.   (phl)    bewirkt (fig. 2, 3).   3.   schaltungsanordnung    nach anspruch   2    d a d u r c h g e k e n n z e i c h n e t, dass der decodierer (dc3) einen festwertspeicher (rom) enthalt, der alle aus n bits gebildeten und kein   synchronisierwort    darstellenden bit  kombinationen speichert und nach aufruf der entsprechenden adressen über seine ausgänge abgibt, dass mit   hilfe    eines adressengebers (tg, zr) zwischen aufeinanderfolgenden synchronisierbits zeitlich nacheinander alle adressen der bitkombinationen erzeugt und an den festwertspeicher   (rom)    abgegeben werden, dass n vergleicher   (ex1    ex2, ex3,   ex4,   exs)    einerseits an die ausgänge des schieberegisters (sr) und andererseits an die ausgänge des festwertspeichers (rom) angeschlossen sind und dass die ausgänge der vergleicher mit einem gatter   (or3)    verbunden sind, über aessen ausgang das decodiersignal (d) abgegeben wird.   (fig.    4).  
</CLAIMS>
</TEXT>
</DOC>
