# 组合逻辑电路

## 定义
输出仅取决于当前输入、不依赖历史状态的数字电路，无记忆功能。由[[门电路]]按一定逻辑关系组合而成，没有反馈回路。常见组合电路包括[[编码器]]、[[译码器]]、[[数据选择器]]、[[加法器]]等。与[[时序逻辑电路]]相对，组合电路是无存储功能的即时响应电路。

## 核心内容
**特点**：
1. 输出只取决于当前输入
2. 无记忆功能（无反馈）
3. 无时钟信号
4. 用[[逻辑代数]]表达式描述

**分析步骤**：
1. 从输入到输出写出逻辑表达式
2. 化简表达式
3. 列真值表
4. 描述功能

**设计步骤**：
1. 根据功能列真值表
2. 写逻辑表达式（最小项或最大项）
3. 化简（代数法或[[卡诺图]]）
4. 画逻辑图
5. 检查[[竞争冒险]]

**常见组合电路**：
1. **[[编码器]]**（Encoder）：
   2^n个输入→n个输出
   将输入信号编码
   
2. **[[译码器]]**（Decoder）：
   n个输入→2^n个输出
   将代码翻译成信号
   
3. **[[多路选择器]]**（MUX）：
   多路数据选一路输出
   地址线选择通道
   
4. **[[加法器]]**：
   半加器：2输入，和、进位
   全加器：3输入（含进位输入）
   
5. **数值比较器**：
   比较两数大小关系
   
6. **奇偶校验器**：
   异或门级联

**化简方法**：
- 代数法
- [[卡诺图]]法
- Q-M法

**冒险现象**：
输入变化时产生的瞬间错误脉冲
需要通过增加冗余项消除

## 应用场景
数据编码/译码；多路数据选择；算术运算单元（ALU）；地址译码；数据分配；校验电路。

## 注意事项
- 无存储功能，需要[[触发器]]实现存储
- 设计时要考虑[[竞争冒险]]
- 化简要平衡速度和成本
- 实际电路有传输延迟

## 关联知识
与 [[门电路]]、[[逻辑代数]]、[[编码器]]、[[译码器]]、[[加法器]]、[[时序逻辑电路]] 相关。
