Timing Analyzer report for ROM_Demo
Tue Jun 07 10:35:47 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst50|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst50|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst50|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst50|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst50|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst50|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ROM_Demo                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; ClkDividerN:inst50|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst50|clkOut } ;
; CLOCK_50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                  ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                       ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 269.98 MHz ; 250.0 MHz       ; CLOCK_50                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 831.26 MHz ; 437.64 MHz      ; ClkDividerN:inst50|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -2.704 ; -69.272       ;
; ClkDividerN:inst50|clkOut ; -0.203 ; -0.397        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; ClkDividerN:inst50|clkOut ; 0.404 ; 0.000         ;
; CLOCK_50                  ; 0.424 ; 0.000         ;
+---------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -3.000 ; -37.695       ;
; ClkDividerN:inst50|clkOut ; -1.285 ; -5.140        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.704 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.619      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.692 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.640 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.127      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.556 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.474      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.550 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.465      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.537 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.024      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.524 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.442      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
; -2.511 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.429      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst50|clkOut'                                                                                                          ;
+--------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.203 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 1.122      ;
; -0.194 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 1.113      ;
; -0.182 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 1.101      ;
; 0.073  ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.846      ;
; 0.076  ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.843      ;
; 0.081  ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.838      ;
; 0.154  ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[0] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; Counter_4:inst2|s_count[3] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.079     ; 0.765      ;
+--------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst50|clkOut'                                                                                                          ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.404 ; Counter_4:inst2|s_count[3] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[0] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.674      ;
; 0.455 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.720      ;
; 0.457 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.722      ;
; 0.460 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.725      ;
; 0.663 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.928      ;
; 0.672 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.937      ;
; 0.678 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.079      ; 0.943      ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                  ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.708      ;
; 0.543 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.240      ;
; 0.555 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.252      ;
; 0.583 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.277      ;
; 0.642 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.648 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.649 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.657 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.671 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.368      ;
; 0.672 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.366      ;
; 0.672 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.366      ;
; 0.676 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.679 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.945      ;
; 0.784 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.478      ;
; 0.799 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.493      ;
; 0.822 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.088      ;
; 0.823 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.089      ;
; 0.826 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.092      ;
; 0.830 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.096      ;
; 0.830 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.527      ;
; 0.854 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.120      ;
; 0.903 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.600      ;
; 0.911 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.605      ;
; 0.942 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.639      ;
; 0.943 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.637      ;
; 0.960 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.969 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.671      ;
; 0.974 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.980 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.984 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.988 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.993 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 1.009 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.272      ;
; 1.038 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.732      ;
; 1.056 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.750      ;
; 1.058 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.755      ;
; 1.081 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.083 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.086 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.095 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.361      ;
; 1.098 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.361      ;
; 1.100 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.106 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.110 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.111 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.377      ;
; 1.114 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.380      ;
; 1.115 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.382      ;
; 1.119 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.126 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.823      ;
; 1.131 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.401      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                        ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 295.51 MHz ; 250.0 MHz       ; CLOCK_50                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 922.51 MHz ; 437.64 MHz      ; ClkDividerN:inst50|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -2.384 ; -60.902       ;
; ClkDividerN:inst50|clkOut ; -0.084 ; -0.160        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; ClkDividerN:inst50|clkOut ; 0.355 ; 0.000         ;
; CLOCK_50                  ; 0.384 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -3.000 ; -37.695       ;
; ClkDividerN:inst50|clkOut ; -1.285 ; -5.140        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                   ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.384 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.309      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.378 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.909      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.376 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.303      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.270 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.801      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.242 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.167      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.227 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.154      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.152      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.222 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
; -2.203 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.132      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst50|clkOut'                                                                                                           ;
+--------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.084 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 1.012      ;
; -0.076 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 1.004      ;
; -0.065 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.993      ;
; 0.159  ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.769      ;
; 0.163  ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.765      ;
; 0.167  ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.761      ;
; 0.245  ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[0] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; Counter_4:inst2|s_count[3] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.071     ; 0.683      ;
+--------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst50|clkOut'                                                                                                           ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.355 ; Counter_4:inst2|s_count[3] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[0] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.608      ;
; 0.411 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.653      ;
; 0.414 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.656      ;
; 0.417 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.606 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.848      ;
; 0.614 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.856      ;
; 0.618 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.071      ; 0.860      ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                   ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.643      ;
; 0.492 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.131      ;
; 0.493 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.132      ;
; 0.523 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.160      ;
; 0.585 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.592 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.594 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.233      ;
; 0.600 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.237      ;
; 0.601 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.241      ;
; 0.618 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.618 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.701 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.338      ;
; 0.712 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.349      ;
; 0.728 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.367      ;
; 0.760 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.003      ;
; 0.762 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.005      ;
; 0.764 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.007      ;
; 0.769 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.012      ;
; 0.789 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.032      ;
; 0.796 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.435      ;
; 0.812 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.449      ;
; 0.826 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.465      ;
; 0.839 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.476      ;
; 0.867 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.506      ;
; 0.872 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.875 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.880 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.884 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.908 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.149      ;
; 0.922 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.559      ;
; 0.932 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.571      ;
; 0.937 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.574      ;
; 0.971 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.974 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.982 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.985 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.226      ;
; 0.985 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.626      ;
; 0.988 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.230      ;
; 0.990 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.996 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.001 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.008 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.012 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.258      ;
; 1.013 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -0.760 ; -18.601       ;
; ClkDividerN:inst50|clkOut ; 0.409  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; ClkDividerN:inst50|clkOut ; 0.182 ; 0.000         ;
; CLOCK_50                  ; 0.191 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -3.000 ; -31.718       ;
; ClkDividerN:inst50|clkOut ; -1.000 ; -4.000        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                   ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.760 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.503      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.744 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.688      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.739 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.685      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.714 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.660      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.697 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.643      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.688 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.431      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.663 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.607      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
; -0.656 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.401      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst50|clkOut'                                                                                                          ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.409 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.537      ;
; 0.413 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.533      ;
; 0.422 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.524      ;
; 0.546 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.400      ;
; 0.550 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.396      ;
; 0.550 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.396      ;
; 0.587 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[0] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; Counter_4:inst2|s_count[3] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 1.000        ; -0.041     ; 0.359      ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst50|clkOut'                                                                                                           ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.182 ; Counter_4:inst2|s_count[3] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[0] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.207 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[1] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.332      ;
; 0.208 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.333      ;
; 0.210 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.335      ;
; 0.302 ; Counter_4:inst2|s_count[2] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.427      ;
; 0.308 ; Counter_4:inst2|s_count[1] ; Counter_4:inst2|s_count[2] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.433      ;
; 0.311 ; Counter_4:inst2|s_count[0] ; Counter_4:inst2|s_count[3] ; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 0.000        ; 0.041      ; 0.436      ;
+-------+----------------------------+----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                   ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.191 ; ClkDividerN:inst50|s_divCounter[25] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.325      ;
; 0.246 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.574      ;
; 0.256 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.584      ;
; 0.271 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.597      ;
; 0.292 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; ClkDividerN:inst50|s_divCounter[14] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.421      ;
; 0.300 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.309 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.311 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.436      ;
; 0.314 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.640      ;
; 0.317 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.645      ;
; 0.319 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.645      ;
; 0.368 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.493      ;
; 0.369 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.494      ;
; 0.371 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.496      ;
; 0.373 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.498      ;
; 0.373 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.699      ;
; 0.382 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.710      ;
; 0.383 ; ClkDividerN:inst50|s_divCounter[18] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.508      ;
; 0.386 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.712      ;
; 0.435 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.763      ;
; 0.440 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.766      ;
; 0.441 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.771      ;
; 0.444 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.569      ;
; 0.449 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.784      ;
; 0.456 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; ClkDividerN:inst50|s_divCounter[22] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.582      ;
; 0.458 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.786      ;
; 0.461 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.471 ; ClkDividerN:inst50|s_divCounter[12] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.594      ;
; 0.504 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.832      ;
; 0.507 ; ClkDividerN:inst50|s_divCounter[24] ; ClkDividerN:inst50|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.635      ;
; 0.507 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.507 ; ClkDividerN:inst50|s_divCounter[3]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; ClkDividerN:inst50|s_divCounter[9]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:inst50|s_divCounter[19] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst50|s_divCounter[7]  ; ClkDividerN:inst50|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst50|s_divCounter[5]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.510 ; ClkDividerN:inst50|s_divCounter[1]  ; ClkDividerN:inst50|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.635      ;
; 0.512 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; ClkDividerN:inst50|s_divCounter[11] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.637      ;
; 0.515 ; ClkDividerN:inst50|s_divCounter[13] ; ClkDividerN:inst50|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; ClkDividerN:inst50|s_divCounter[15] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; ClkDividerN:inst50|s_divCounter[21] ; ClkDividerN:inst50|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.845      ;
; 0.519 ; ClkDividerN:inst50|s_divCounter[10] ; ClkDividerN:inst50|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.642      ;
; 0.520 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.848      ;
; 0.520 ; ClkDividerN:inst50|s_divCounter[17] ; ClkDividerN:inst50|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; ClkDividerN:inst50|s_divCounter[8]  ; ClkDividerN:inst50|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; ClkDividerN:inst50|s_divCounter[23] ; ClkDividerN:inst50|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst50|s_divCounter[2]  ; ClkDividerN:inst50|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst50|s_divCounter[4]  ; ClkDividerN:inst50|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; ClkDividerN:inst50|s_divCounter[0]  ; ClkDividerN:inst50|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; ClkDividerN:inst50|s_divCounter[16] ; ClkDividerN:inst50|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; ClkDividerN:inst50|s_divCounter[6]  ; ClkDividerN:inst50|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; ClkDividerN:inst50|s_divCounter[20] ; ClkDividerN:inst50|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -2.704  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                  ; -2.704  ; 0.191 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst50|clkOut ; -0.203  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS            ; -69.669 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  CLOCK_50                  ; -69.272 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst50|clkOut ; -0.397  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                  ; CLOCK_50                  ; 1183     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                  ; CLOCK_50                  ; 1183     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------+
; Clock Status Summary                                                       ;
+---------------------------+---------------------------+------+-------------+
; Target                    ; Clock                     ; Type ; Status      ;
+---------------------------+---------------------------+------+-------------+
; CLOCK_50                  ; CLOCK_50                  ; Base ; Constrained ;
; ClkDividerN:inst50|clkOut ; ClkDividerN:inst50|clkOut ; Base ; Constrained ;
+---------------------------+---------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun 07 10:35:46 2022
Info: Command: quartus_sta ROM_Demo -c ROM_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROM_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst50|clkOut ClkDividerN:inst50|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.704
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.704             -69.272 CLOCK_50 
    Info (332119):    -0.203              -0.397 ClkDividerN:inst50|clkOut 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 ClkDividerN:inst50|clkOut 
    Info (332119):     0.424               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst50|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.384             -60.902 CLOCK_50 
    Info (332119):    -0.084              -0.160 ClkDividerN:inst50|clkOut 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 ClkDividerN:inst50|clkOut 
    Info (332119):     0.384               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst50|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.760
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.760             -18.601 CLOCK_50 
    Info (332119):     0.409               0.000 ClkDividerN:inst50|clkOut 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 ClkDividerN:inst50|clkOut 
    Info (332119):     0.191               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.718 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:inst50|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4853 megabytes
    Info: Processing ended: Tue Jun 07 10:35:47 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


