/* SPDX-License-Identifier: BSD-2-Clause */
//[File]            : wf_pse_top.h
//[Revision time]   : Mon Oct 30 23:00:38 2023
//[Description]     : This file is auto generated by CODA
//[Copyright]       : Copyright (C) 2023 Mediatek Incorportion. All rights reserved.
// remove HW description see https://wiki.mediatek.inc/display/WTKB/CODA+HW+description+separation


#ifndef __WF_PSE_TOP_REGS_H__
#define __WF_PSE_TOP_REGS_H__

#include "hal_common.h"

#ifdef __cplusplus
extern "C" {
#endif








#define WF_PSE_TOP_BASE                                        0x820c8000u

#define WF_PSE_TOP_GC_ADDR                                     (WF_PSE_TOP_BASE + 0x00u) 
#define WF_PSE_TOP_PBUF_CTRL_ADDR                              (WF_PSE_TOP_BASE + 0x04u) 
#define WF_PSE_TOP_INT_N9_EN_MASK_ADDR                         (WF_PSE_TOP_BASE + 0x08u) 
#define WF_PSE_TOP_INT_N9_ERR_MASK_ADDR                        (WF_PSE_TOP_BASE + 0x24u) 
#define WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR                       (WF_PSE_TOP_BASE + 0x28u) 
#define WF_PSE_TOP_INT_N9_STS_ADDR                             (WF_PSE_TOP_BASE + 0x30u) 
#define WF_PSE_TOP_INT_N9_ERR_STS_ADDR                         (WF_PSE_TOP_BASE + 0x34u) 
#define WF_PSE_TOP_INT_N9_ERR1_STS_ADDR                        (WF_PSE_TOP_BASE + 0x38u) 
#define WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR                       (WF_PSE_TOP_BASE + 0x40u) 
#define WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR                       (WF_PSE_TOP_BASE + 0x44u) 
#define WF_PSE_TOP_QUEUE_EMPTY_ADDR                            (WF_PSE_TOP_BASE + 0xB0u) 
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR                       (WF_PSE_TOP_BASE + 0xB4u) 
#define WF_PSE_TOP_PSE_LP_CTRL_ADDR                            (WF_PSE_TOP_BASE + 0xB8u) 
#define WF_PSE_TOP_QUEUE_EMPTY_1_ADDR                          (WF_PSE_TOP_BASE + 0xBCu) 
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_1_ADDR                     (WF_PSE_TOP_BASE + 0xC0u) 
#define WF_PSE_TOP_TO_N9_INT_ADDR                              (WF_PSE_TOP_BASE + 0xF0u) 
#define WF_PSE_TOP_GROUP_REFILL_CTRL_ADDR                      (WF_PSE_TOP_BASE + 0x108u) 
#define WF_PSE_TOP_FREEPG_START_END_ADDR                       (WF_PSE_TOP_BASE + 0x10Cu) 
#define WF_PSE_TOP_PG_HIF0_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x110u) 
#define WF_PSE_TOP_PG_HIF1_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x114u) 
#define WF_PSE_TOP_PG_CPU_GROUP_ADDR                           (WF_PSE_TOP_BASE + 0x118u) 
#define WF_PSE_TOP_PG_PLE_GROUP_ADDR                           (WF_PSE_TOP_BASE + 0x11Cu) 
#define WF_PSE_TOP_PG_PLE1_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x120u) 
#define WF_PSE_TOP_PG_LMAC0_GROUP_ADDR                         (WF_PSE_TOP_BASE + 0x124u) 
#define WF_PSE_TOP_PG_LMAC1_GROUP_ADDR                         (WF_PSE_TOP_BASE + 0x128u) 
#define WF_PSE_TOP_PG_LMAC2_GROUP_ADDR                         (WF_PSE_TOP_BASE + 0x12Cu) 
#define WF_PSE_TOP_PG_LMAC3_GROUP_ADDR                         (WF_PSE_TOP_BASE + 0x130u) 
#define WF_PSE_TOP_PG_MDP_GROUP_ADDR                           (WF_PSE_TOP_BASE + 0x134u) 
#define WF_PSE_TOP_PG_MDP1_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x138u) 
#define WF_PSE_TOP_PG_MDP2_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x13Cu) 
#define WF_PSE_TOP_PG_HIF2_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x140u) 
#define WF_PSE_TOP_PG_CPU1_GROUP_ADDR                          (WF_PSE_TOP_BASE + 0x148u) 
#define WF_PSE_TOP_HIF0_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x150u) 
#define WF_PSE_TOP_HIF1_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x154u) 
#define WF_PSE_TOP_CPU_PG_INFO_ADDR                            (WF_PSE_TOP_BASE + 0x158u) 
#define WF_PSE_TOP_PLE_PG_INFO_ADDR                            (WF_PSE_TOP_BASE + 0x15Cu) 
#define WF_PSE_TOP_PLE1_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x160u) 
#define WF_PSE_TOP_LMAC0_PG_INFO_ADDR                          (WF_PSE_TOP_BASE + 0x164u) 
#define WF_PSE_TOP_LMAC1_PG_INFO_ADDR                          (WF_PSE_TOP_BASE + 0x168u) 
#define WF_PSE_TOP_LMAC2_PG_INFO_ADDR                          (WF_PSE_TOP_BASE + 0x16Cu) 
#define WF_PSE_TOP_LMAC3_PG_INFO_ADDR                          (WF_PSE_TOP_BASE + 0x170u) 
#define WF_PSE_TOP_MDP_PG_INFO_ADDR                            (WF_PSE_TOP_BASE + 0x174u) 
#define WF_PSE_TOP_MDP1_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x178u) 
#define WF_PSE_TOP_MDP2_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x17Cu) 
#define WF_PSE_TOP_HIF2_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x180u) 
#define WF_PSE_TOP_MDP3_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x184u) 
#define WF_PSE_TOP_CPU1_PG_INFO_ADDR                           (WF_PSE_TOP_BASE + 0x188u) 
#define WF_PSE_TOP_FL_QUE_CTRL_0_ADDR                          (WF_PSE_TOP_BASE + 0x1B0u) 
#define WF_PSE_TOP_FL_QUE_CTRL_1_ADDR                          (WF_PSE_TOP_BASE + 0x1B4u) 
#define WF_PSE_TOP_FL_QUE_CTRL_2_ADDR                          (WF_PSE_TOP_BASE + 0x1B8u) 
#define WF_PSE_TOP_FL_QUE_CTRL_3_ADDR                          (WF_PSE_TOP_BASE + 0x1BCu) 
#define WF_PSE_TOP_FL_QUE_CTRL_4_ADDR                          (WF_PSE_TOP_BASE + 0x1C0u) 
#define WF_PSE_TOP_PL_QUE_CTRL_0_ADDR                          (WF_PSE_TOP_BASE + 0x1C4u) 
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_ADDR                        (WF_PSE_TOP_BASE + 0x1F0u) 
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_ADDR                        (WF_PSE_TOP_BASE + 0x1F4u) 
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_ADDR                       (WF_PSE_TOP_BASE + 0x1F8u) 
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_ADDR                        (WF_PSE_TOP_BASE + 0x200u) 
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_ADDR                      (WF_PSE_TOP_BASE + 0x208u) 
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_ADDR                      (WF_PSE_TOP_BASE + 0x20Cu) 
#define WF_PSE_TOP_RL_BUF_CTRL_0_ADDR                          (WF_PSE_TOP_BASE + 0x210u) 
#define WF_PSE_TOP_RL_BUF_CTRL_1_ADDR                          (WF_PSE_TOP_BASE + 0x214u) 
#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_ADDR                        (WF_PSE_TOP_BASE + 0x220u) 
#define WF_PSE_TOP_TIMEOUT_CTRL_ADDR                           (WF_PSE_TOP_BASE + 0x244u) 
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR                       (WF_PSE_TOP_BASE + 0x248u) 
#define WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR                         (WF_PSE_TOP_BASE + 0x24Cu) 
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR                     (WF_PSE_TOP_BASE + 0x250u) 
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR                     (WF_PSE_TOP_BASE + 0x254u) 
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR                     (WF_PSE_TOP_BASE + 0x258u) 
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR                     (WF_PSE_TOP_BASE + 0x280u) 
#define WF_PSE_TOP_PSE_SER_CTRL_ADDR                           (WF_PSE_TOP_BASE + 0x2A0u) 
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_ADDR                      (WF_PSE_TOP_BASE + 0x2B0u) 
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_ADDR                    (WF_PSE_TOP_BASE + 0x2B4u) 
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_ADDR                    (WF_PSE_TOP_BASE + 0x2BCu) 
#define WF_PSE_TOP_SRAM_MBIST_CTRL_ADDR                        (WF_PSE_TOP_BASE + 0x2D0u) 
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_ADDR                      (WF_PSE_TOP_BASE + 0x2D4u) 
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_ADDR                    (WF_PSE_TOP_BASE + 0x2D8u) 
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_ADDR                    (WF_PSE_TOP_BASE + 0x2E0u) 
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_ADDR                    (WF_PSE_TOP_BASE + 0x2E4u) 
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_ADDR                    (WF_PSE_TOP_BASE + 0x2E8u) 
#define WF_PSE_TOP_DBG_CTRL_ADDR                               (WF_PSE_TOP_BASE + 0x2ECu) 
#define WF_PSE_TOP_C_GET_FID_0_ADDR                            (WF_PSE_TOP_BASE + 0x310u) 
#define WF_PSE_TOP_C_GET_FID_1_ADDR                            (WF_PSE_TOP_BASE + 0x314u) 
#define WF_PSE_TOP_C_EN_QUEUE_0_ADDR                           (WF_PSE_TOP_BASE + 0x320u) 
#define WF_PSE_TOP_C_EN_QUEUE_1_ADDR                           (WF_PSE_TOP_BASE + 0x324u) 
#define WF_PSE_TOP_C_EN_QUEUE_2_ADDR                           (WF_PSE_TOP_BASE + 0x328u) 
#define WF_PSE_TOP_C_DE_QUEUE_0_ADDR                           (WF_PSE_TOP_BASE + 0x330u) 
#define WF_PSE_TOP_C_DE_QUEUE_1_ADDR                           (WF_PSE_TOP_BASE + 0x334u) 
#define WF_PSE_TOP_C_DE_QUEUE_2_ADDR                           (WF_PSE_TOP_BASE + 0x338u) 
#define WF_PSE_TOP_C_DE_QUEUE_3_ADDR                           (WF_PSE_TOP_BASE + 0x33Cu) 
#define WF_PSE_TOP_C_DE_QUEUE_4_ADDR                           (WF_PSE_TOP_BASE + 0x340u) 
#define WF_PSE_TOP_ALLOCATE_0_ADDR                             (WF_PSE_TOP_BASE + 0x350u) 
#define WF_PSE_TOP_ALLOCATE_1_ADDR                             (WF_PSE_TOP_BASE + 0x354u) 
#define WF_PSE_TOP_FREEPG_CNT_ADDR                             (WF_PSE_TOP_BASE + 0x3A0u) 
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_ADDR                       (WF_PSE_TOP_BASE + 0x3A4u) 
#define WF_PSE_TOP_FREEPG_CNT_1_ADDR                           (WF_PSE_TOP_BASE + 0x3A8u) 
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_ADDR                     (WF_PSE_TOP_BASE + 0x3ACu) 
#define WF_PSE_TOP_PSE_SEEK_CR_00_ADDR                         (WF_PSE_TOP_BASE + 0x3D0u) 
#define WF_PSE_TOP_PSE_SEEK_CR_01_ADDR                         (WF_PSE_TOP_BASE + 0x3D4u) 
#define WF_PSE_TOP_PSE_SEEK_CR_02_ADDR                         (WF_PSE_TOP_BASE + 0x3D8u) 
#define WF_PSE_TOP_PSE_SEEK_CR_03_ADDR                         (WF_PSE_TOP_BASE + 0x3DCu) 
#define WF_PSE_TOP_PSE_SEEK_CR_04_ADDR                         (WF_PSE_TOP_BASE + 0x3E0u) 
#define WF_PSE_TOP_PSE_SEEK_CR_05_ADDR                         (WF_PSE_TOP_BASE + 0x3E4u) 
#define WF_PSE_TOP_PSE_SEEK_CR_06_ADDR                         (WF_PSE_TOP_BASE + 0x3E8u) 
#define WF_PSE_TOP_PSE_SEEK_CR_07_ADDR                         (WF_PSE_TOP_BASE + 0x3ECu) 
#define WF_PSE_TOP_PSE_SEEK_CR_08_ADDR                         (WF_PSE_TOP_BASE + 0x3F0u) 
#define WF_PSE_TOP_PSE_SEEK_CR_09_ADDR                         (WF_PSE_TOP_BASE + 0x3F4u) 
#define WF_PSE_TOP_PSE_SEEK_CR_10_ADDR                         (WF_PSE_TOP_BASE + 0x3F8u) 
#define WF_PSE_TOP_PSE_SEEK_CR_11_ADDR                         (WF_PSE_TOP_BASE + 0x3FCu) 
#define WF_PSE_TOP_PAGE_SEC_CTRL_ADDR                          (WF_PSE_TOP_BASE + 0x404u) 
#define WF_PSE_TOP_PAGE_SEC_CTRL_1_ADDR                        (WF_PSE_TOP_BASE + 0x408u) 





#define WF_PSE_TOP_GC_GC_RSV1_ADDR                             WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_GC_RSV1_MASK                             0xFFF80000u                
#define WF_PSE_TOP_GC_GC_RSV1_SHFT                             19u
#define WF_PSE_TOP_GC_DIS_PSE_DYN_CKG_ADDR                     WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_DIS_PSE_DYN_CKG_MASK                     0x00040000u                
#define WF_PSE_TOP_GC_DIS_PSE_DYN_CKG_SHFT                     18u
#define WF_PSE_TOP_GC_GC_RSV0_ADDR                             WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_GC_RSV0_MASK                             0x00020000u                
#define WF_PSE_TOP_GC_GC_RSV0_SHFT                             17u
#define WF_PSE_TOP_GC_SRAM_MBIST_RESET_ADDR                    WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_SRAM_MBIST_RESET_MASK                    0x00010000u                
#define WF_PSE_TOP_GC_SRAM_MBIST_RESET_SHFT                    16u
#define WF_PSE_TOP_GC_LOGIC_PART_RESET_ADDR                    WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_LOGIC_PART_RESET_MASK                    0x00000010u                
#define WF_PSE_TOP_GC_LOGIC_PART_RESET_SHFT                    4u
#define WF_PSE_TOP_GC_INIT_DONE_ADDR                           WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_INIT_DONE_MASK                           0x00000004u                
#define WF_PSE_TOP_GC_INIT_DONE_SHFT                           2u
#define WF_PSE_TOP_GC_LOGIC_RESET_ADDR                         WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_LOGIC_RESET_MASK                         0x00000002u                
#define WF_PSE_TOP_GC_LOGIC_RESET_SHFT                         1u
#define WF_PSE_TOP_GC_ALL_RESET_ADDR                           WF_PSE_TOP_GC_ADDR
#define WF_PSE_TOP_GC_ALL_RESET_MASK                           0x00000001u                
#define WF_PSE_TOP_GC_ALL_RESET_SHFT                           0u


#define WF_PSE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_ADDR                WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_MASK                0x80000000u                
#define WF_PSE_TOP_PBUF_CTRL_PAGE_SIZE_CFG_SHFT                31u
#define WF_PSE_TOP_PBUF_CTRL_PBUF_PTC_SEL_ADDR                 WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_PBUF_PTC_SEL_MASK                 0x20000000u                
#define WF_PSE_TOP_PBUF_CTRL_PBUF_PTC_SEL_SHFT                 29u
#define WF_PSE_TOP_PBUF_CTRL_PBUF_PTC_EN_ADDR                  WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_PBUF_PTC_EN_MASK                  0x10000000u                
#define WF_PSE_TOP_PBUF_CTRL_PBUF_PTC_EN_SHFT                  28u
#define WF_PSE_TOP_PBUF_CTRL_PBUF_OFFSET_ADDR                  WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_PBUF_OFFSET_MASK                  0x07FE0000u                
#define WF_PSE_TOP_PBUF_CTRL_PBUF_OFFSET_SHFT                  17u
#define WF_PSE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_ADDR               WF_PSE_TOP_PBUF_CTRL_ADDR
#define WF_PSE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_MASK               0x00001FFFu                
#define WF_PSE_TOP_PBUF_CTRL_TOTAL_PAGE_NUM_SHFT               0u


#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q7_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q7_NE_MASK            0x04000000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q7_NE_SHFT            26u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q6_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q6_NE_MASK            0x02000000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q6_NE_SHFT            25u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q5_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q5_NE_MASK            0x01000000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q5_NE_SHFT            24u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q4_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q4_NE_MASK            0x00800000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q4_NE_SHFT            23u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q3_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q3_NE_MASK            0x00400000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q3_NE_SHFT            22u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q2_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q2_NE_MASK            0x00200000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q2_NE_SHFT            21u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q1_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q1_NE_MASK            0x00100000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q1_NE_SHFT            20u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q0_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q0_NE_MASK            0x00080000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q0_NE_SHFT            19u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_RAISE_ADDR     WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_RAISE_MASK     0x00040000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_RAISE_SHFT     18u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_FALL_ADDR      WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_FALL_MASK      0x00020000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_EMPTY_FALL_SHFT      17u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_ADDR           WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_MASK           0x00010000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_TOGGLE_INT_SHFT           16u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_ERROR_INT_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_ERROR_INT_MASK            0x00002000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_ERROR_INT_SHFT            13u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_ENQ_ADDR             WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_ENQ_MASK             0x00001000u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_LMAC_ENQ_SHFT             12u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q16_NE_ADDR           WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q16_NE_MASK           0x00000800u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q16_NE_SHFT           11u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q15_NE_ADDR           WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q15_NE_MASK           0x00000400u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q15_NE_SHFT           10u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q14_NE_ADDR           WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q14_NE_MASK           0x00000200u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q14_NE_SHFT           9u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q13_NE_ADDR           WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q13_NE_MASK           0x00000100u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_HIF_Q13_NE_SHFT           8u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q4_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q4_NE_MASK            0x00000010u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q4_NE_SHFT            4u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_MASK            0x00000008u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q3_NE_SHFT            3u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_MASK            0x00000004u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q2_NE_SHFT            2u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_MASK            0x00000002u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q1_NE_SHFT            1u
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_ADDR            WF_PSE_TOP_INT_N9_EN_MASK_ADDR
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_MASK            0x00000001u                
#define WF_PSE_TOP_INT_N9_EN_MASK_EN_CPU_Q0_NE_SHFT            0u


#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P7_ADDR WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P7_MASK 0x80000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P7_SHFT 31u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P6_ADDR WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P6_MASK 0x40000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_EN_ERR_P6_SHFT 30u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P5_ADDR    WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P5_MASK    0x20000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P5_SHFT    29u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P4_ADDR    WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P4_MASK    0x10000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P4_SHFT    28u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P3_ADDR    WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P3_MASK    0x08000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P3_SHFT    27u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_ADDR    WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_MASK    0x04000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P2_SHFT    26u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_ADDR    WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_MASK    0x02000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P1_SHFT    25u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_ADDR    WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_MASK    0x01000000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_DATA_OPER_ERR_P0_SHFT    24u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P6_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P6_MASK   0x00400000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P6_SHFT   22u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P5_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P5_MASK   0x00200000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P5_SHFT   21u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P4_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P4_MASK   0x00100000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P4_SHFT   20u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P3_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P3_MASK   0x00080000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P3_SHFT   19u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P2_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P2_MASK   0x00040000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P2_SHFT   18u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P1_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P1_MASK   0x00020000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P1_SHFT   17u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P0_ADDR   WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P0_MASK   0x00010000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_QUEUE_OPER_ERR_P0_SHFT   16u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P6_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P6_MASK         0x00004000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P6_SHFT         14u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P5_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P5_MASK         0x00002000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P5_SHFT         13u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P4_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P4_MASK         0x00001000u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P4_SHFT         12u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P3_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P3_MASK         0x00000800u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P3_SHFT         11u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_MASK         0x00000400u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P2_SHFT         10u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_MASK         0x00000200u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P1_SHFT         9u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_ADDR         WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_MASK         0x00000100u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_PAGE_UDF_P0_SHFT         8u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P6_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P6_MASK        0x00000040u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P6_SHFT        6u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P5_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P5_MASK        0x00000020u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P5_SHFT        5u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P4_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P4_MASK        0x00000010u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P4_SHFT        4u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P3_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P3_MASK        0x00000008u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P3_SHFT        3u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_MASK        0x00000004u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P2_SHFT        2u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_MASK        0x00000002u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P1_SHFT        1u
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_ADDR        WF_PSE_TOP_INT_N9_ERR_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_MASK        0x00000001u                
#define WF_PSE_TOP_INT_N9_ERR_MASK_EN_Q_CMD_ERR_P0_SHFT        0u


#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_QSTRTUT_ERR_ADDR     WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_QSTRTUT_ERR_MASK     0x00001000u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_QSTRTUT_ERR_SHFT     12u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FREE_HEAD_TAIL_ERR_ADDR WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FREE_HEAD_TAIL_ERR_MASK 0x00000800u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FREE_HEAD_TAIL_ERR_SHFT 11u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_DOUBLE_RLS_ERR_ADDR     WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_DOUBLE_RLS_ERR_MASK     0x00000400u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_DOUBLE_RLS_ERR_SHFT     10u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_PL_HANGEN__ERR_ADDR        WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_PL_HANGEN__ERR_MASK        0x00000200u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_PL_HANGEN__ERR_SHFT        9u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_HANG_ERR_ADDR        WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_HANG_ERR_MASK        0x00000100u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_FL_HANG_ERR_SHFT        8u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P6_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P6_MASK         0x00000040u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P6_SHFT         6u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P5_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P5_MASK         0x00000020u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P5_SHFT         5u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P4_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P4_MASK         0x00000010u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P4_SHFT         4u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P3_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P3_MASK         0x00000008u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P3_SHFT         3u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P2_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P2_MASK         0x00000004u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P2_SHFT         2u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P1_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P1_MASK         0x00000002u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P1_SHFT         1u
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P0_ADDR         WF_PSE_TOP_INT_N9_ERR1_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P0_MASK         0x00000001u                
#define WF_PSE_TOP_INT_N9_ERR1_MASK_EN_WDT_ERR_P0_SHFT         0u


#define WF_PSE_TOP_INT_N9_STS_HIF_Q7_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q7_NE_MASK                   0x04000000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q7_NE_SHFT                   26u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q6_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q6_NE_MASK                   0x02000000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q6_NE_SHFT                   25u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q5_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q5_NE_MASK                   0x01000000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q5_NE_SHFT                   24u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q4_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q4_NE_MASK                   0x00800000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q4_NE_SHFT                   23u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q3_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q3_NE_MASK                   0x00400000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q3_NE_SHFT                   22u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q2_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q2_NE_MASK                   0x00200000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q2_NE_SHFT                   21u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q1_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q1_NE_MASK                   0x00100000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q1_NE_SHFT                   20u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q0_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q0_NE_MASK                   0x00080000u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q0_NE_SHFT                   19u
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_RAISE_ADDR            WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_RAISE_MASK            0x00040000u                
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_RAISE_SHFT            18u
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_FALL_ADDR             WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_FALL_MASK             0x00020000u                
#define WF_PSE_TOP_INT_N9_STS_LMAC_EMPTY_FALL_SHFT             17u
#define WF_PSE_TOP_INT_N9_STS_DATA_TOGGLE_ADDR                 WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_DATA_TOGGLE_MASK                 0x00010000u                
#define WF_PSE_TOP_INT_N9_STS_DATA_TOGGLE_SHFT                 16u
#define WF_PSE_TOP_INT_N9_STS_ERROR_1_INT_ADDR                 WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_ERROR_1_INT_MASK                 0x00004000u                
#define WF_PSE_TOP_INT_N9_STS_ERROR_1_INT_SHFT                 14u
#define WF_PSE_TOP_INT_N9_STS_ERROR_INT_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_ERROR_INT_MASK                   0x00002000u                
#define WF_PSE_TOP_INT_N9_STS_ERROR_INT_SHFT                   13u
#define WF_PSE_TOP_INT_N9_STS_LMAC_ENQ_ADDR                    WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_LMAC_ENQ_MASK                    0x00001000u                
#define WF_PSE_TOP_INT_N9_STS_LMAC_ENQ_SHFT                    12u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q16_NE_ADDR                  WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q16_NE_MASK                  0x00000800u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q16_NE_SHFT                  11u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q15_NE_ADDR                  WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q15_NE_MASK                  0x00000400u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q15_NE_SHFT                  10u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q14_NE_ADDR                  WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q14_NE_MASK                  0x00000200u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q14_NE_SHFT                  9u
#define WF_PSE_TOP_INT_N9_STS_HIF_Q13_NE_ADDR                  WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_HIF_Q13_NE_MASK                  0x00000100u                
#define WF_PSE_TOP_INT_N9_STS_HIF_Q13_NE_SHFT                  8u
#define WF_PSE_TOP_INT_N9_STS_CPU_Q4_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q4_NE_MASK                   0x00000010u                
#define WF_PSE_TOP_INT_N9_STS_CPU_Q4_NE_SHFT                   4u
#define WF_PSE_TOP_INT_N9_STS_CPU_Q3_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q3_NE_MASK                   0x00000008u                
#define WF_PSE_TOP_INT_N9_STS_CPU_Q3_NE_SHFT                   3u
#define WF_PSE_TOP_INT_N9_STS_CPU_Q2_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q2_NE_MASK                   0x00000004u                
#define WF_PSE_TOP_INT_N9_STS_CPU_Q2_NE_SHFT                   2u
#define WF_PSE_TOP_INT_N9_STS_CPU_Q1_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q1_NE_MASK                   0x00000002u                
#define WF_PSE_TOP_INT_N9_STS_CPU_Q1_NE_SHFT                   1u
#define WF_PSE_TOP_INT_N9_STS_CPU_Q0_NE_ADDR                   WF_PSE_TOP_INT_N9_STS_ADDR
#define WF_PSE_TOP_INT_N9_STS_CPU_Q0_NE_MASK                   0x00000001u                
#define WF_PSE_TOP_INT_N9_STS_CPU_Q0_NE_SHFT                   0u


#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P7_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P7_MASK        0x80000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P7_SHFT        31u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P6_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P6_MASK        0x40000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P6_SHFT        30u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P5_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P5_MASK        0x20000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P5_SHFT        29u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P4_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P4_MASK        0x10000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P4_SHFT        28u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P3_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P3_MASK        0x08000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P3_SHFT        27u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_MASK        0x04000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P2_SHFT        26u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_MASK        0x02000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P1_SHFT        25u
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_ADDR        WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_MASK        0x01000000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_DATA_OPER_ERR_P0_SHFT        24u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P6_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P6_MASK       0x00400000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P6_SHFT       22u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P5_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P5_MASK       0x00200000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P5_SHFT       21u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P4_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P4_MASK       0x00100000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P4_SHFT       20u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P3_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P3_MASK       0x00080000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P3_SHFT       19u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P2_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P2_MASK       0x00040000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P2_SHFT       18u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P1_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P1_MASK       0x00020000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P1_SHFT       17u
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P0_ADDR       WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P0_MASK       0x00010000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_QUEUE_OPER_ERR_P0_SHFT       16u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P6_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P6_MASK             0x00004000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P6_SHFT             14u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P5_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P5_MASK             0x00002000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P5_SHFT             13u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P4_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P4_MASK             0x00001000u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P4_SHFT             12u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P3_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P3_MASK             0x00000800u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P3_SHFT             11u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_MASK             0x00000400u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P2_SHFT             10u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_MASK             0x00000200u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P1_SHFT             9u
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_ADDR             WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_MASK             0x00000100u                
#define WF_PSE_TOP_INT_N9_ERR_STS_PAGE_UDF_P0_SHFT             8u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P6_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P6_MASK            0x00000040u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P6_SHFT            6u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P5_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P5_MASK            0x00000020u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P5_SHFT            5u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P4_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P4_MASK            0x00000010u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P4_SHFT            4u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P3_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P3_MASK            0x00000008u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P3_SHFT            3u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_MASK            0x00000004u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P2_SHFT            2u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_MASK            0x00000002u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P1_SHFT            1u
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_ADDR            WF_PSE_TOP_INT_N9_ERR_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_MASK            0x00000001u                
#define WF_PSE_TOP_INT_N9_ERR_STS_Q_CMD_ERR_P0_SHFT            0u


#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_QSTRUCT_ERR_ADDR         WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_QSTRUCT_ERR_MASK         0x00001000u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_QSTRUCT_ERR_SHFT         12u
#define WF_PSE_TOP_INT_N9_ERR1_STS_FREE_HEAD_TAIL_ERR_ADDR     WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_FREE_HEAD_TAIL_ERR_MASK     0x00000800u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_FREE_HEAD_TAIL_ERR_SHFT     11u
#define WF_PSE_TOP_INT_N9_ERR1_STS_DOUBLE_RLS_ERR_ADDR         WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_DOUBLE_RLS_ERR_MASK         0x00000400u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_DOUBLE_RLS_ERR_SHFT         10u
#define WF_PSE_TOP_INT_N9_ERR1_STS_PL_HANG_ERR_ADDR            WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_PL_HANG_ERR_MASK            0x00000200u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_PL_HANG_ERR_SHFT            9u
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_HANG_ERR_ADDR            WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_HANG_ERR_MASK            0x00000100u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_FL_HANG_ERR_SHFT            8u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P6_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P6_MASK             0x00000040u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P6_SHFT             6u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P5_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P5_MASK             0x00000020u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P5_SHFT             5u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P4_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P4_MASK             0x00000010u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P4_SHFT             4u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P3_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P3_MASK             0x00000008u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P3_SHFT             3u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P2_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P2_MASK             0x00000004u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P2_SHFT             2u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P1_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P1_MASK             0x00000002u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P1_SHFT             1u
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P0_ADDR             WF_PSE_TOP_INT_N9_ERR1_STS_ADDR
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P0_MASK             0x00000001u                
#define WF_PSE_TOP_INT_N9_ERR1_STS_WDT_ERR_P0_SHFT             0u


#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV3_ADDR                  WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV3_MASK                  0xE0000000u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV3_SHFT                  29u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P3_ADDR WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P3_MASK 0x1F000000u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P3_SHFT 24u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV2_ADDR                  WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV2_MASK                  0x00E00000u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV2_SHFT                  21u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P2_ADDR WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P2_MASK 0x001F0000u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P2_SHFT 16u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV1_ADDR                  WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV1_MASK                  0x0000E000u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV1_SHFT                  13u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P1_ADDR WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P1_MASK 0x00001F00u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P1_SHFT 8u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV0_ADDR                  WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV0_MASK                  0x000000E0u                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_RSV0_SHFT                  5u
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P0_ADDR WF_PSE_TOP_INT_N9_ERR2_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P0_MASK 0x0000001Fu                
#define WF_PSE_TOP_INT_N9_ERR2_MASK_EN_DATA_OPER_ERR_TYPE_P0_SHFT 0u


#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV3_ADDR                  WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV3_MASK                  0xE0000000u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV3_SHFT                  29u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P7_ADDR WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P7_MASK 0x1F000000u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P7_SHFT 24u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV2_ADDR                  WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV2_MASK                  0x00E00000u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV2_SHFT                  21u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P6_ADDR WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P6_MASK 0x001F0000u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P6_SHFT 16u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV1_ADDR                  WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV1_MASK                  0x0000E000u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV1_SHFT                  13u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P5_ADDR WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P5_MASK 0x00001F00u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P5_SHFT 8u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV0_ADDR                  WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV0_MASK                  0x000000E0u                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_RSV0_SHFT                  5u
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P4_ADDR WF_PSE_TOP_INT_N9_ERR3_MASK_ADDR
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P4_MASK 0x0000001Fu                
#define WF_PSE_TOP_INT_N9_ERR3_MASK_EN_DATA_OPER_ERR_TYPE_P4_SHFT 0u


#define WF_PSE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_MASK                0x80000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_RLS_Q_EMTPY_SHFT                31u
#define WF_PSE_TOP_QUEUE_EMPTY_RLS2_Q_EMTPY_ADDR               WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_RLS2_Q_EMTPY_MASK               0x40000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_RLS2_Q_EMTPY_SHFT               30u
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q4_EMPTY_ADDR               WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q4_EMPTY_MASK               0x10000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q4_EMPTY_SHFT               28u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC1_QUEUE_EMPTY_ADDR     WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC1_QUEUE_EMPTY_MASK     0x08000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC1_QUEUE_EMPTY_SHFT     27u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC1_QUEUE_EMPTY_ADDR     WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC1_QUEUE_EMPTY_MASK     0x04000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC1_QUEUE_EMPTY_SHFT     26u
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX1_QUEUE_EMPTY_ADDR        WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX1_QUEUE_EMPTY_MASK        0x02000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX1_QUEUE_EMPTY_SHFT        25u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX1_QUEUE_EMPTY_ADDR        WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX1_QUEUE_EMPTY_MASK        0x01000000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX1_QUEUE_EMPTY_SHFT        24u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC_QUEUE_EMPTY_ADDR      WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC_QUEUE_EMPTY_MASK      0x00800000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RXIOC_QUEUE_EMPTY_SHFT      23u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC_QUEUE_EMPTY_ADDR      WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC_QUEUE_EMPTY_MASK      0x00400000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TXIOC_QUEUE_EMPTY_SHFT      22u
#define WF_PSE_TOP_QUEUE_EMPTY_SFD_PARK_QUEUE_EMPTY_ADDR       WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SFD_PARK_QUEUE_EMPTY_MASK       0x00200000u                
#define WF_PSE_TOP_QUEUE_EMPTY_SFD_PARK_QUEUE_EMPTY_SHFT       21u
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_RX_QUEUE_EMPTY_ADDR         WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_RX_QUEUE_EMPTY_MASK         0x00100000u                
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_RX_QUEUE_EMPTY_SHFT         20u
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX_QUEUE_EMPTY_ADDR         WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX_QUEUE_EMPTY_MASK         0x00080000u                
#define WF_PSE_TOP_QUEUE_EMPTY_SEC_TX_QUEUE_EMPTY_SHFT         19u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RX_QUEUE_EMPTY_ADDR         WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RX_QUEUE_EMPTY_MASK         0x00040000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_RX_QUEUE_EMPTY_SHFT         18u
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX_QUEUE_EMPTY_ADDR         WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX_QUEUE_EMPTY_MASK         0x00020000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MDP_TX_QUEUE_EMPTY_SHFT         17u
#define WF_PSE_TOP_QUEUE_EMPTY_LMAC_TX_QUEUE_EMPTY_ADDR        WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_LMAC_TX_QUEUE_EMPTY_MASK        0x00010000u                
#define WF_PSE_TOP_QUEUE_EMPTY_LMAC_TX_QUEUE_EMPTY_SHFT        16u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_7_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_7_EMPTY_MASK                0x00008000u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_7_EMPTY_SHFT                15u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_6_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_6_EMPTY_MASK                0x00004000u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_6_EMPTY_SHFT                14u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_5_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_5_EMPTY_MASK                0x00002000u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_5_EMPTY_SHFT                13u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_4_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_4_EMPTY_MASK                0x00001000u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_4_EMPTY_SHFT                12u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_3_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_3_EMPTY_MASK                0x00000800u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_3_EMPTY_SHFT                11u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_2_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_2_EMPTY_MASK                0x00000400u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_2_EMPTY_SHFT                10u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_1_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_1_EMPTY_MASK                0x00000200u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_1_EMPTY_SHFT                9u
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_0_EMPTY_ADDR                WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_0_EMPTY_MASK                0x00000100u                
#define WF_PSE_TOP_QUEUE_EMPTY_HIF_0_EMPTY_SHFT                8u
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_ADDR               WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_MASK               0x00000008u                
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q3_EMPTY_SHFT               3u
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_ADDR               WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_MASK               0x00000004u                
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q2_EMPTY_SHFT               2u
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_ADDR               WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_MASK               0x00000002u                
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q1_EMPTY_SHFT               1u
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_ADDR               WF_PSE_TOP_QUEUE_EMPTY_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_MASK               0x00000001u                
#define WF_PSE_TOP_QUEUE_EMPTY_CPU_Q0_EMPTY_SHFT               0u


#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_7_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_7_EMPTY_MASK_MASK      0x00008000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_7_EMPTY_MASK_SHFT      15u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_6_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_6_EMPTY_MASK_MASK      0x00004000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_6_EMPTY_MASK_SHFT      14u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_5_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_5_EMPTY_MASK_MASK      0x00002000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_5_EMPTY_MASK_SHFT      13u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_4_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_4_EMPTY_MASK_MASK      0x00001000u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_4_EMPTY_MASK_SHFT      12u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_3_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_3_EMPTY_MASK_MASK      0x00000800u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_3_EMPTY_MASK_SHFT      11u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_2_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_2_EMPTY_MASK_MASK      0x00000400u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_2_EMPTY_MASK_SHFT      10u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_1_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_1_EMPTY_MASK_MASK      0x00000200u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_1_EMPTY_MASK_SHFT      9u
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_0_EMPTY_MASK_ADDR      WF_PSE_TOP_QUEUE_EMPTY_MASK_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_0_EMPTY_MASK_MASK      0x00000100u                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_HIF_0_EMPTY_MASK_SHFT      8u


#define WF_PSE_TOP_PSE_LP_CTRL_MCU_COALEASCE_ADDR              WF_PSE_TOP_PSE_LP_CTRL_ADDR
#define WF_PSE_TOP_PSE_LP_CTRL_MCU_COALEASCE_MASK              0x00000200u                
#define WF_PSE_TOP_PSE_LP_CTRL_MCU_COALEASCE_SHFT              9u
#define WF_PSE_TOP_PSE_LP_CTRL_PSE2HIF_PSSS_EN_ADDR            WF_PSE_TOP_PSE_LP_CTRL_ADDR
#define WF_PSE_TOP_PSE_LP_CTRL_PSE2HIF_PSSS_EN_MASK            0x00000100u                
#define WF_PSE_TOP_PSE_LP_CTRL_PSE2HIF_PSSS_EN_SHFT            8u
#define WF_PSE_TOP_PSE_LP_CTRL_PSE_LP_WAKEUP_ADDR              WF_PSE_TOP_PSE_LP_CTRL_ADDR
#define WF_PSE_TOP_PSE_LP_CTRL_PSE_LP_WAKEUP_MASK              0x00000080u                
#define WF_PSE_TOP_PSE_LP_CTRL_PSE_LP_WAKEUP_SHFT              7u


#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_7_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_7_EMPTY_MASK              0x00800000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_7_EMPTY_SHFT              23u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_6_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_6_EMPTY_MASK              0x00400000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_6_EMPTY_SHFT              22u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_5_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_5_EMPTY_MASK              0x00200000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_5_EMPTY_SHFT              21u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_4_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_4_EMPTY_MASK              0x00100000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_4_EMPTY_SHFT              20u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_3_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_3_EMPTY_MASK              0x00080000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_3_EMPTY_SHFT              19u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_2_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_2_EMPTY_MASK              0x00040000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_2_EMPTY_SHFT              18u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_1_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_1_EMPTY_MASK              0x00020000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_1_EMPTY_SHFT              17u
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_0_EMPTY_ADDR              WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_0_EMPTY_MASK              0x00010000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_HIF_0_EMPTY_SHFT              16u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RXIOC3_QUEUE_EMPTY_ADDR   WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RXIOC3_QUEUE_EMPTY_MASK   0x00008000u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RXIOC3_QUEUE_EMPTY_SHFT   15u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RXIOC2_QUEUE_EMPTY_ADDR   WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RXIOC2_QUEUE_EMPTY_MASK   0x00000800u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RXIOC2_QUEUE_EMPTY_SHFT   11u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TXIOC2_QUEUE_EMPTY_ADDR   WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TXIOC2_QUEUE_EMPTY_MASK   0x00000400u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TXIOC2_QUEUE_EMPTY_SHFT   10u
#define WF_PSE_TOP_QUEUE_EMPTY_1_SEC_TX2_QUEUE_EMPTY_ADDR      WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_SEC_TX2_QUEUE_EMPTY_MASK      0x00000200u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_SEC_TX2_QUEUE_EMPTY_SHFT      9u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TX2_QUEUE_EMPTY_ADDR      WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TX2_QUEUE_EMPTY_MASK      0x00000100u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TX2_QUEUE_EMPTY_SHFT      8u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC3_QUEUE_EMPTY_ADDR  WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC3_QUEUE_EMPTY_MASK  0x00000080u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC3_QUEUE_EMPTY_SHFT  7u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC2_QUEUE_EMPTY_ADDR  WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC2_QUEUE_EMPTY_MASK  0x00000020u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC2_QUEUE_EMPTY_SHFT  5u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC2_QUEUE_EMPTY_ADDR  WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC2_QUEUE_EMPTY_MASK  0x00000010u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC2_QUEUE_EMPTY_SHFT  4u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC1_QUEUE_EMPTY_ADDR  WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC1_QUEUE_EMPTY_MASK  0x00000008u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC1_QUEUE_EMPTY_SHFT  3u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC1_QUEUE_EMPTY_ADDR  WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC1_QUEUE_EMPTY_MASK  0x00000004u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC1_QUEUE_EMPTY_SHFT  2u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC_QUEUE_EMPTY_ADDR   WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC_QUEUE_EMPTY_MASK   0x00000002u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_RDPIOC_QUEUE_EMPTY_SHFT   1u
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC_QUEUE_EMPTY_ADDR   WF_PSE_TOP_QUEUE_EMPTY_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC_QUEUE_EMPTY_MASK   0x00000001u                
#define WF_PSE_TOP_QUEUE_EMPTY_1_MDP_TDPIOC_QUEUE_EMPTY_SHFT   0u


#define WF_PSE_TOP_QUEUE_EMPTY_MASK_1_PSE_QUEUE_EMPTY_MASK_ADDR WF_PSE_TOP_QUEUE_EMPTY_MASK_1_ADDR
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_1_PSE_QUEUE_EMPTY_MASK_MASK 0xFFFFFFFFu                
#define WF_PSE_TOP_QUEUE_EMPTY_MASK_1_PSE_QUEUE_EMPTY_MASK_SHFT 0u


#define WF_PSE_TOP_TO_N9_INT_TOGGLE_ADDR                       WF_PSE_TOP_TO_N9_INT_ADDR
#define WF_PSE_TOP_TO_N9_INT_TOGGLE_MASK                       0x80000000u                
#define WF_PSE_TOP_TO_N9_INT_TOGGLE_SHFT                       31u
#define WF_PSE_TOP_TO_N9_INT_CR4_CMD_ADDR                      WF_PSE_TOP_TO_N9_INT_ADDR
#define WF_PSE_TOP_TO_N9_INT_CR4_CMD_MASK                      0x7FFFFFFFu                
#define WF_PSE_TOP_TO_N9_INT_CR4_CMD_SHFT                      0u


#define WF_PSE_TOP_GROUP_REFILL_CTRL_DIS_GROUP_REFILL_ADDR     WF_PSE_TOP_GROUP_REFILL_CTRL_ADDR
#define WF_PSE_TOP_GROUP_REFILL_CTRL_DIS_GROUP_REFILL_MASK     0x3FFF0000u                
#define WF_PSE_TOP_GROUP_REFILL_CTRL_DIS_GROUP_REFILL_SHFT     16u
#define WF_PSE_TOP_GROUP_REFILL_CTRL_GROUP_REFILL_PRI_ADDR     WF_PSE_TOP_GROUP_REFILL_CTRL_ADDR
#define WF_PSE_TOP_GROUP_REFILL_CTRL_GROUP_REFILL_PRI_MASK     0x00003FFFu                
#define WF_PSE_TOP_GROUP_REFILL_CTRL_GROUP_REFILL_PRI_SHFT     0u


#define WF_PSE_TOP_FREEPG_START_END_FREEPG_END_ADDR            WF_PSE_TOP_FREEPG_START_END_ADDR
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_END_MASK            0x1FFF0000u                
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_END_SHFT            16u
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_START_ADDR          WF_PSE_TOP_FREEPG_START_END_ADDR
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_START_MASK          0x00001FFFu                
#define WF_PSE_TOP_FREEPG_START_END_FREEPG_START_SHFT          0u


#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MAX_QUOTA_ADDR           WF_PSE_TOP_PG_HIF0_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MAX_QUOTA_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MAX_QUOTA_SHFT           16u
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MIN_QUOTA_ADDR           WF_PSE_TOP_PG_HIF0_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MIN_QUOTA_MASK           0x00001FFFu                
#define WF_PSE_TOP_PG_HIF0_GROUP_HIF0_MIN_QUOTA_SHFT           0u


#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MAX_QUOTA_ADDR           WF_PSE_TOP_PG_HIF1_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MAX_QUOTA_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MAX_QUOTA_SHFT           16u
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MIN_QUOTA_ADDR           WF_PSE_TOP_PG_HIF1_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MIN_QUOTA_MASK           0x00001FFFu                
#define WF_PSE_TOP_PG_HIF1_GROUP_HIF1_MIN_QUOTA_SHFT           0u


#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_ADDR             WF_PSE_TOP_PG_CPU_GROUP_ADDR
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_MASK             0x1FFF0000u                
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MAX_QUOTA_SHFT             16u
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_ADDR             WF_PSE_TOP_PG_CPU_GROUP_ADDR
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_MASK             0x00001FFFu                
#define WF_PSE_TOP_PG_CPU_GROUP_CPU_MIN_QUOTA_SHFT             0u


#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MAX_QUOTA_ADDR             WF_PSE_TOP_PG_PLE_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MAX_QUOTA_MASK             0x1FFF0000u                
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MAX_QUOTA_SHFT             16u
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MIN_QUOTA_ADDR             WF_PSE_TOP_PG_PLE_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MIN_QUOTA_MASK             0x00001FFFu                
#define WF_PSE_TOP_PG_PLE_GROUP_PLE_MIN_QUOTA_SHFT             0u


#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MAX_QUOTA_ADDR            WF_PSE_TOP_PG_PLE1_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MAX_QUOTA_MASK            0x1FFF0000u                
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MAX_QUOTA_SHFT            16u
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MIN_QUOTA_ADDR            WF_PSE_TOP_PG_PLE1_GROUP_ADDR
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MIN_QUOTA_MASK            0x00001FFFu                
#define WF_PSE_TOP_PG_PLE1_GROUP_PLE_MIN_QUOTA_SHFT            0u


#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MAX_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC0_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MAX_QUOTA_MASK         0x1FFF0000u                
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MAX_QUOTA_SHFT         16u
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MIN_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC0_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MIN_QUOTA_MASK         0x00001FFFu                
#define WF_PSE_TOP_PG_LMAC0_GROUP_LMAC0_MIN_QUOTA_SHFT         0u


#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MAX_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC1_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MAX_QUOTA_MASK         0x1FFF0000u                
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MAX_QUOTA_SHFT         16u
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MIN_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC1_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MIN_QUOTA_MASK         0x00001FFFu                
#define WF_PSE_TOP_PG_LMAC1_GROUP_LMAC1_MIN_QUOTA_SHFT         0u


#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MAX_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC2_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MAX_QUOTA_MASK         0x1FFF0000u                
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MAX_QUOTA_SHFT         16u
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MIN_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC2_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MIN_QUOTA_MASK         0x00001FFFu                
#define WF_PSE_TOP_PG_LMAC2_GROUP_LMAC2_MIN_QUOTA_SHFT         0u


#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MAX_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC3_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MAX_QUOTA_MASK         0x1FFF0000u                
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MAX_QUOTA_SHFT         16u
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MIN_QUOTA_ADDR         WF_PSE_TOP_PG_LMAC3_GROUP_ADDR
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MIN_QUOTA_MASK         0x00001FFFu                
#define WF_PSE_TOP_PG_LMAC3_GROUP_LMAC3_MIN_QUOTA_SHFT         0u


#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MAX_QUOTA_ADDR             WF_PSE_TOP_PG_MDP_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MAX_QUOTA_MASK             0x1FFF0000u                
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MAX_QUOTA_SHFT             16u
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MIN_QUOTA_ADDR             WF_PSE_TOP_PG_MDP_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MIN_QUOTA_MASK             0x00001FFFu                
#define WF_PSE_TOP_PG_MDP_GROUP_MDP_MIN_QUOTA_SHFT             0u


#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MAX_QUOTA_ADDR           WF_PSE_TOP_PG_MDP1_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MAX_QUOTA_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MAX_QUOTA_SHFT           16u
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MIN_QUOTA_ADDR           WF_PSE_TOP_PG_MDP1_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MIN_QUOTA_MASK           0x00001FFFu                
#define WF_PSE_TOP_PG_MDP1_GROUP_MDP1_MIN_QUOTA_SHFT           0u


#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MAX_QUOTA_ADDR           WF_PSE_TOP_PG_MDP2_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MAX_QUOTA_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MAX_QUOTA_SHFT           16u
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MIN_QUOTA_ADDR           WF_PSE_TOP_PG_MDP2_GROUP_ADDR
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MIN_QUOTA_MASK           0x00001FFFu                
#define WF_PSE_TOP_PG_MDP2_GROUP_MDP2_MIN_QUOTA_SHFT           0u


#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MAX_QUOTA_ADDR           WF_PSE_TOP_PG_HIF2_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MAX_QUOTA_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MAX_QUOTA_SHFT           16u
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MIN_QUOTA_ADDR           WF_PSE_TOP_PG_HIF2_GROUP_ADDR
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MIN_QUOTA_MASK           0x00001FFFu                
#define WF_PSE_TOP_PG_HIF2_GROUP_HIF2_MIN_QUOTA_SHFT           0u


#define WF_PSE_TOP_PG_CPU1_GROUP_CPU1_MAX_QUOTA_ADDR           WF_PSE_TOP_PG_CPU1_GROUP_ADDR
#define WF_PSE_TOP_PG_CPU1_GROUP_CPU1_MAX_QUOTA_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PG_CPU1_GROUP_CPU1_MAX_QUOTA_SHFT           16u
#define WF_PSE_TOP_PG_CPU1_GROUP_CPU1_MIN_QUOTA_ADDR           WF_PSE_TOP_PG_CPU1_GROUP_ADDR
#define WF_PSE_TOP_PG_CPU1_GROUP_CPU1_MIN_QUOTA_MASK           0x00001FFFu                
#define WF_PSE_TOP_PG_CPU1_GROUP_CPU1_MIN_QUOTA_SHFT           0u


#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_SRC_CNT_ADDR              WF_PSE_TOP_HIF0_PG_INFO_ADDR
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_RSV_CNT_ADDR              WF_PSE_TOP_HIF0_PG_INFO_ADDR
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_HIF0_PG_INFO_HIF0_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_SRC_CNT_ADDR              WF_PSE_TOP_HIF1_PG_INFO_ADDR
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_RSV_CNT_ADDR              WF_PSE_TOP_HIF1_PG_INFO_ADDR
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_HIF1_PG_INFO_HIF1_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_CPU_PG_INFO_CPU_SRC_CNT_ADDR                WF_PSE_TOP_CPU_PG_INFO_ADDR
#define WF_PSE_TOP_CPU_PG_INFO_CPU_SRC_CNT_MASK                0x1FFF0000u                
#define WF_PSE_TOP_CPU_PG_INFO_CPU_SRC_CNT_SHFT                16u
#define WF_PSE_TOP_CPU_PG_INFO_CPU_RSV_CNT_ADDR                WF_PSE_TOP_CPU_PG_INFO_ADDR
#define WF_PSE_TOP_CPU_PG_INFO_CPU_RSV_CNT_MASK                0x00001FFFu                
#define WF_PSE_TOP_CPU_PG_INFO_CPU_RSV_CNT_SHFT                0u


#define WF_PSE_TOP_PLE_PG_INFO_PLE_SRC_CNT_ADDR                WF_PSE_TOP_PLE_PG_INFO_ADDR
#define WF_PSE_TOP_PLE_PG_INFO_PLE_SRC_CNT_MASK                0x1FFF0000u                
#define WF_PSE_TOP_PLE_PG_INFO_PLE_SRC_CNT_SHFT                16u
#define WF_PSE_TOP_PLE_PG_INFO_PLE_RSV_CNT_ADDR                WF_PSE_TOP_PLE_PG_INFO_ADDR
#define WF_PSE_TOP_PLE_PG_INFO_PLE_RSV_CNT_MASK                0x00001FFFu                
#define WF_PSE_TOP_PLE_PG_INFO_PLE_RSV_CNT_SHFT                0u


#define WF_PSE_TOP_PLE1_PG_INFO_PLE_SRC_CNT_ADDR               WF_PSE_TOP_PLE1_PG_INFO_ADDR
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_SRC_CNT_MASK               0x1FFF0000u                
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_SRC_CNT_SHFT               16u
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_RSV_CNT_ADDR               WF_PSE_TOP_PLE1_PG_INFO_ADDR
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_RSV_CNT_MASK               0x00001FFFu                
#define WF_PSE_TOP_PLE1_PG_INFO_PLE_RSV_CNT_SHFT               0u


#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_SRC_CNT_ADDR            WF_PSE_TOP_LMAC0_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_SRC_CNT_MASK            0x1FFF0000u                
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_SRC_CNT_SHFT            16u
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_RSV_CNT_ADDR            WF_PSE_TOP_LMAC0_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_RSV_CNT_MASK            0x00001FFFu                
#define WF_PSE_TOP_LMAC0_PG_INFO_LMAC0_RSV_CNT_SHFT            0u


#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_SRC_CNT_ADDR            WF_PSE_TOP_LMAC1_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_SRC_CNT_MASK            0x1FFF0000u                
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_SRC_CNT_SHFT            16u
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_RSV_CNT_ADDR            WF_PSE_TOP_LMAC1_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_RSV_CNT_MASK            0x00001FFFu                
#define WF_PSE_TOP_LMAC1_PG_INFO_LMAC1_RSV_CNT_SHFT            0u


#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_SRC_CNT_ADDR            WF_PSE_TOP_LMAC2_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_SRC_CNT_MASK            0x1FFF0000u                
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_SRC_CNT_SHFT            16u
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_RSV_CNT_ADDR            WF_PSE_TOP_LMAC2_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_RSV_CNT_MASK            0x00001FFFu                
#define WF_PSE_TOP_LMAC2_PG_INFO_LMAC2_RSV_CNT_SHFT            0u


#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_SRC_CNT_ADDR            WF_PSE_TOP_LMAC3_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_SRC_CNT_MASK            0x1FFF0000u                
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_SRC_CNT_SHFT            16u
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_RSV_CNT_ADDR            WF_PSE_TOP_LMAC3_PG_INFO_ADDR
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_RSV_CNT_MASK            0x00001FFFu                
#define WF_PSE_TOP_LMAC3_PG_INFO_LMAC3_RSV_CNT_SHFT            0u


#define WF_PSE_TOP_MDP_PG_INFO_MDP_SRC_CNT_ADDR                WF_PSE_TOP_MDP_PG_INFO_ADDR
#define WF_PSE_TOP_MDP_PG_INFO_MDP_SRC_CNT_MASK                0x1FFF0000u                
#define WF_PSE_TOP_MDP_PG_INFO_MDP_SRC_CNT_SHFT                16u
#define WF_PSE_TOP_MDP_PG_INFO_MDP_RSV_CNT_ADDR                WF_PSE_TOP_MDP_PG_INFO_ADDR
#define WF_PSE_TOP_MDP_PG_INFO_MDP_RSV_CNT_MASK                0x00001FFFu                
#define WF_PSE_TOP_MDP_PG_INFO_MDP_RSV_CNT_SHFT                0u


#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_SRC_CNT_ADDR              WF_PSE_TOP_MDP1_PG_INFO_ADDR
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_RSV_CNT_ADDR              WF_PSE_TOP_MDP1_PG_INFO_ADDR
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_MDP1_PG_INFO_MDP1_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_SRC_CNT_ADDR              WF_PSE_TOP_MDP2_PG_INFO_ADDR
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_RSV_CNT_ADDR              WF_PSE_TOP_MDP2_PG_INFO_ADDR
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_MDP2_PG_INFO_MDP2_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_SRC_CNT_ADDR              WF_PSE_TOP_HIF2_PG_INFO_ADDR
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_RSV_CNT_ADDR              WF_PSE_TOP_HIF2_PG_INFO_ADDR
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_HIF2_PG_INFO_HIF2_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_MDP3_PG_INFO_MDP3_SRC_CNT_ADDR              WF_PSE_TOP_MDP3_PG_INFO_ADDR
#define WF_PSE_TOP_MDP3_PG_INFO_MDP3_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_MDP3_PG_INFO_MDP3_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_MDP3_PG_INFO_MDP3_RSV_CNT_ADDR              WF_PSE_TOP_MDP3_PG_INFO_ADDR
#define WF_PSE_TOP_MDP3_PG_INFO_MDP3_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_MDP3_PG_INFO_MDP3_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_CPU1_PG_INFO_CPU1_SRC_CNT_ADDR              WF_PSE_TOP_CPU1_PG_INFO_ADDR
#define WF_PSE_TOP_CPU1_PG_INFO_CPU1_SRC_CNT_MASK              0x1FFF0000u                
#define WF_PSE_TOP_CPU1_PG_INFO_CPU1_SRC_CNT_SHFT              16u
#define WF_PSE_TOP_CPU1_PG_INFO_CPU1_RSV_CNT_ADDR              WF_PSE_TOP_CPU1_PG_INFO_ADDR
#define WF_PSE_TOP_CPU1_PG_INFO_CPU1_RSV_CNT_MASK              0x00001FFFu                
#define WF_PSE_TOP_CPU1_PG_INFO_CPU1_RSV_CNT_SHFT              0u


#define WF_PSE_TOP_FL_QUE_CTRL_0_EXECUTE_ADDR                  WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_EXECUTE_MASK                  0x80000000u                
#define WF_PSE_TOP_FL_QUE_CTRL_0_EXECUTE_SHFT                  31u
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_ADDR                WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_MASK                0x7F000000u                
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_QID_SHFT                24u
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_ADDR                WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_MASK                0x00030000u                
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_PID_SHFT                16u
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_ADDR             WF_PSE_TOP_FL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_MASK             0x00000FFFu                
#define WF_PSE_TOP_FL_QUE_CTRL_0_Q_BUF_WLANID_SHFT             0u


#define WF_PSE_TOP_FL_QUE_CTRL_1_PREV_FID_ADDR                 WF_PSE_TOP_FL_QUE_CTRL_1_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_1_PREV_FID_MASK                 0x1FFF0000u                
#define WF_PSE_TOP_FL_QUE_CTRL_1_PREV_FID_SHFT                 16u
#define WF_PSE_TOP_FL_QUE_CTRL_1_NEXT_FID_ADDR                 WF_PSE_TOP_FL_QUE_CTRL_1_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_1_NEXT_FID_MASK                 0x00001FFFu                
#define WF_PSE_TOP_FL_QUE_CTRL_1_NEXT_FID_SHFT                 0u


#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_ADDR           WF_PSE_TOP_FL_QUE_CTRL_2_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_MASK           0x1FFF0000u                
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_TAIL_FID_SHFT           16u
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_ADDR           WF_PSE_TOP_FL_QUE_CTRL_2_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_MASK           0x00001FFFu                
#define WF_PSE_TOP_FL_QUE_CTRL_2_QUEUE_HEAD_FID_SHFT           0u


#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_ADDR            WF_PSE_TOP_FL_QUE_CTRL_3_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_MASK            0x00001FFFu                
#define WF_PSE_TOP_FL_QUE_CTRL_3_QUEUE_PKT_NUM_SHFT            0u


#define WF_PSE_TOP_FL_QUE_CTRL_4_FL_BUFFER_ADDR_ADDR           WF_PSE_TOP_FL_QUE_CTRL_4_ADDR
#define WF_PSE_TOP_FL_QUE_CTRL_4_FL_BUFFER_ADDR_MASK           0x00001FFFu                
#define WF_PSE_TOP_FL_QUE_CTRL_4_FL_BUFFER_ADDR_SHFT           0u


#define WF_PSE_TOP_PL_QUE_CTRL_0_EXECUTE_ADDR                  WF_PSE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_PL_QUE_CTRL_0_EXECUTE_MASK                  0x80000000u                
#define WF_PSE_TOP_PL_QUE_CTRL_0_EXECUTE_SHFT                  31u
#define WF_PSE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_ADDR           WF_PSE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_MASK           0x1FFF0000u                
#define WF_PSE_TOP_PL_QUE_CTRL_0_PL_BUFFER_ADDR_SHFT           16u
#define WF_PSE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_ADDR                WF_PSE_TOP_PL_QUE_CTRL_0_ADDR
#define WF_PSE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_MASK                0x00001FFFu                
#define WF_PSE_TOP_PL_QUE_CTRL_0_NEXT_PAGE_SHFT                0u


#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_SEL_ADDR      WF_PSE_TOP_PLE_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_SEL_MASK      0x001F0000u                
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_SEL_SHFT      16u
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_PKT_NUM_ADDR  WF_PSE_TOP_PLE_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_PKT_NUM_MASK  0x0000FFFFu                
#define WF_PSE_TOP_PLE_ENQ_PKT_NUM_PLE_ENQ_HIF_Q_PKT_NUM_SHFT  0u


#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_SEL_ADDR      WF_PSE_TOP_CPU_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_SEL_MASK      0x001F0000u                
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_SEL_SHFT      16u
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_PKT_NUM_ADDR  WF_PSE_TOP_CPU_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_PKT_NUM_MASK  0x0000FFFFu                
#define WF_PSE_TOP_CPU_ENQ_PKT_NUM_CPU_ENQ_HIF_Q_PKT_NUM_SHFT  0u


#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_SEL_ADDR    WF_PSE_TOP_LMAC_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_SEL_MASK    0x001F0000u                
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_SEL_SHFT    16u
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_PKT_NUM_ADDR WF_PSE_TOP_LMAC_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_PKT_NUM_MASK 0x0000FFFFu                
#define WF_PSE_TOP_LMAC_ENQ_PKT_NUM_LMAC_ENQ_HIF_Q_PKT_NUM_SHFT 0u


#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_SEL_ADDR      WF_PSE_TOP_MDP_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_SEL_MASK      0xFFFF0000u                
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_SEL_SHFT      16u
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_PKT_NUM_ADDR  WF_PSE_TOP_MDP_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_PKT_NUM_MASK  0x0000FFFFu                
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_MDP_ENQ_HIF_Q_PKT_NUM_SHFT  0u


#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_SEL_ADDR                WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_SEL_MASK                0xFFFF0000u                
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_SEL_SHFT                16u
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_PKT_NUM_ADDR            WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_ADDR
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_PKT_NUM_MASK            0x0000FFFFu                
#define WF_PSE_TOP_MDP_ENQ_PKT_NUM_1_Q_PKT_NUM_SHFT            0u


#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_HIF_ENQ_SEL_ADDR          WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_ADDR
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_HIF_ENQ_SEL_MASK          0x001F0000u                
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_HIF_ENQ_SEL_SHFT          16u
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_HIF_ENQ_PKT_NUM_ADDR      WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_ADDR
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_HIF_ENQ_PKT_NUM_MASK      0x0000FFFFu                
#define WF_PSE_TOP_HIF_ENQ_PKT_NUM_1_HIF_ENQ_PKT_NUM_SHFT      0u


#define WF_PSE_TOP_RL_BUF_CTRL_0_EXECUTE_ADDR                  WF_PSE_TOP_RL_BUF_CTRL_0_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_0_EXECUTE_MASK                  0x80000000u                
#define WF_PSE_TOP_RL_BUF_CTRL_0_EXECUTE_SHFT                  31u
#define WF_PSE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_ADDR           WF_PSE_TOP_RL_BUF_CTRL_0_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_MASK           0x00001FFFu                
#define WF_PSE_TOP_RL_BUF_CTRL_0_RELAY_BUF_ADDR_SHFT           0u


#define WF_PSE_TOP_RL_BUF_CTRL_1_RESV_GRP_ID_ADDR              WF_PSE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_1_RESV_GRP_ID_MASK              0xF0000000u                
#define WF_PSE_TOP_RL_BUF_CTRL_1_RESV_GRP_ID_SHFT              28u
#define WF_PSE_TOP_RL_BUF_CTRL_1_PKT_TAIL_PAGE_ADDR            WF_PSE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_1_PKT_TAIL_PAGE_MASK            0x07FFC000u                
#define WF_PSE_TOP_RL_BUF_CTRL_1_PKT_TAIL_PAGE_SHFT            14u
#define WF_PSE_TOP_RL_BUF_CTRL_1_PAGE_NUM_ADDR                 WF_PSE_TOP_RL_BUF_CTRL_1_ADDR
#define WF_PSE_TOP_RL_BUF_CTRL_1_PAGE_NUM_MASK                 0x000001FFu                
#define WF_PSE_TOP_RL_BUF_CTRL_1_PAGE_NUM_SHFT                 0u


#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_SEC_ENQ_SEL_ADDR            WF_PSE_TOP_SEC_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_SEC_ENQ_SEL_MASK            0x001F0000u                
#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_SEC_ENQ_SEL_SHFT            16u
#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_SEC_ENQ_PKT_NUM_ADDR        WF_PSE_TOP_SEC_ENQ_PKT_NUM_ADDR
#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_SEC_ENQ_PKT_NUM_MASK        0x0000FFFFu                
#define WF_PSE_TOP_SEC_ENQ_PKT_NUM_SEC_ENQ_PKT_NUM_SHFT        0u


#define WF_PSE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_ADDR            WF_PSE_TOP_TIMEOUT_CTRL_ADDR
#define WF_PSE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_MASK            0x00FF0000u                
#define WF_PSE_TOP_TIMEOUT_CTRL_APB_WD_TO_CTRL_SHFT            16u
#define WF_PSE_TOP_TIMEOUT_CTRL_FL_WD_TO_CTRL_ADDR             WF_PSE_TOP_TIMEOUT_CTRL_ADDR
#define WF_PSE_TOP_TIMEOUT_CTRL_FL_WD_TO_CTRL_MASK             0x000000FFu                
#define WF_PSE_TOP_TIMEOUT_CTRL_FL_WD_TO_CTRL_SHFT             0u


#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_ADDR   WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_MASK   0xFF000000u                
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_MACTX_IDLE_WD_TO_TH_SHFT   24u
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_ADDR    WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_MASK    0x00FF0000u                
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PORT_IDLE_WD_TO_TH_SHFT    16u
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_ADDR      WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_MASK      0x0000FF00u                
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_PL_IDLE_WD_TO_TH_SHFT      8u
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_ADDR      WF_PSE_TOP_FSM_IDLE_WD_CTRL_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_MASK      0x000000FFu                
#define WF_PSE_TOP_FSM_IDLE_WD_CTRL_FL_IDLE_WD_TO_TH_SHFT      0u


#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_ADDR        WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_MASK        0x00000200u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PL_IDLE_WD_TO_SHFT        9u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_ADDR        WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_MASK        0x00000100u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_FL_IDLE_WD_TO_SHFT        8u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_IDLE_WD_TO_ADDR     WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_IDLE_WD_TO_MASK     0x00000040u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_AMSDU_IDLE_WD_TO_SHFT     6u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PLE_IDLE_WD_TO_ADDR       WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PLE_IDLE_WD_TO_MASK       0x00000020u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_PLE_IDLE_WD_TO_SHFT       5u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_SEC_IDLE_WD_TO_ADDR       WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_SEC_IDLE_WD_TO_MASK       0x00000010u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_SEC_IDLE_WD_TO_SHFT       4u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_ADDR       WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_MASK       0x00000008u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_MDP_IDLE_WD_TO_SHFT       3u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_ADDR WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_MASK 0x00000004u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_LMAC_PORT_IDLE_WD_TO_SHFT 2u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_ADDR  WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_MASK  0x00000002u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_CPU_PORT_IDLE_WD_TO_SHFT  1u
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_ADDR  WF_PSE_TOP_FSM_IDLE_WD_EN_ADDR
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_MASK  0x00000001u                
#define WF_PSE_TOP_FSM_IDLE_WD_EN_EN_HIF_PORT_IDLE_WD_TO_SHFT  0u


#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_RX_PCIE_ACT_TH_ADDR WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_RX_PCIE_ACT_TH_MASK 0x1FFF0000u                
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_RX_PCIE_ACT_TH_SHFT 16u
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXCMD_BUF_VLD_TH_ADDR WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXCMD_BUF_VLD_TH_MASK 0x0000FF00u                
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXCMD_BUF_VLD_TH_SHFT 8u
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXS_BUF_VLD_TH_ADDR WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_ADDR
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXS_BUF_VLD_TH_MASK 0x000000FFu                
#define WF_PSE_TOP_PSE_WFDMA_BUF_CTRL_WFDMA_TXS_BUF_VLD_TH_SHFT 0u


#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BLOCK_MODE_ADDR      WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BLOCK_MODE_MASK      0x80000000u                
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BLOCK_MODE_SHFT      31u
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BYPASS_INVALID_FID_ADDR WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BYPASS_INVALID_FID_MASK 0x40000000u                
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_DIS_BYPASS_INVALID_FID_SHFT 30u
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_QUEUE_ACK_MODE_ADDR  WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_QUEUE_ACK_MODE_MASK  0x00000100u                
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_QUEUE_ACK_MODE_SHFT  8u
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_DOUBLE_RELEASE_MODE_ADDR WF_PSE_TOP_PSE_MISC_FUNC_CTRL_ADDR
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_DOUBLE_RELEASE_MODE_MASK 0x00000001u                
#define WF_PSE_TOP_PSE_MISC_FUNC_CTRL_PSE_DOUBLE_RELEASE_MODE_SHFT 0u


#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_EN_DCM_SRC_CNT_NONEMPTY_ADDR WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_EN_DCM_SRC_CNT_NONEMPTY_MASK 0x80000000u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_EN_DCM_SRC_CNT_NONEMPTY_SHFT 31u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PSE_SRAM_MBIST_DYN_CKG_ADDR WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PSE_SRAM_MBIST_DYN_CKG_MASK 0x40000000u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PSE_SRAM_MBIST_DYN_CKG_SHFT 30u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_SEC_DYN_CKG_ADDR     WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_SEC_DYN_CKG_MASK     0x00002000u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_SEC_DYN_CKG_SHFT     13u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_MDP_DYN_CKG_ADDR     WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_MDP_DYN_CKG_MASK     0x00001000u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_MDP_DYN_CKG_SHFT     12u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_ADDR     WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_MASK     0x00000800u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_DBG_DYN_CKG_SHFT     11u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_ADDR WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_MASK 0x00000400u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_WRAP_DYN_CKG_SHFT 10u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_ADDR     WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_MASK     0x00000200u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CSR_DYN_CKG_SHFT     9u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_ADDR      WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_MASK      0x00000040u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RL_DYN_CKG_SHFT      6u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_ADDR     WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_MASK     0x00000020u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_RLS_DYN_CKG_SHFT     5u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_WF_PLE_PORT_DYN_CKG_ADDR WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_WF_PLE_PORT_DYN_CKG_MASK 0x00000010u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_WF_PLE_PORT_DYN_CKG_SHFT 4u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_ADDR WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_MASK 0x00000008u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_HIF_PORT_DYN_CKG_SHFT 3u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_ADDR WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_MASK 0x00000004u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_CPU_PORT_DYN_CKG_SHFT 2u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_ADDR      WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_MASK      0x00000002u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_PL_DYN_CKG_SHFT      1u
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_ADDR      WF_PSE_TOP_PSE_MODULE_CKG_DIS_ADDR
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_MASK      0x00000001u                
#define WF_PSE_TOP_PSE_MODULE_CKG_DIS_DIS_FL_DYN_CKG_SHFT      0u


#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_FL_CTRL_WD_TO_ADDR       WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_FL_CTRL_WD_TO_MASK       0x00000004u                
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_FL_CTRL_WD_TO_SHFT       2u
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_APB_WD_TO_ADDR           WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_APB_WD_TO_MASK           0x00000002u                
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_APB_WD_TO_SHFT           1u
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_DEQ_EMPTY_QUEUE_ADDR     WF_PSE_TOP_PSE_INTER_ERR_FLAG_ADDR
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_DEQ_EMPTY_QUEUE_MASK     0x00000001u                
#define WF_PSE_TOP_PSE_INTER_ERR_FLAG_DEQ_EMPTY_QUEUE_SHFT     0u


#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_QUEUE_ADDR       WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_QUEUE_MASK       0x00200000u                
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_QUEUE_SHFT       21u
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_QUEUE_ADDR       WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_QUEUE_MASK       0x00100000u                
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_QUEUE_SHFT       20u
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_QUEUE_ADDR       WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_QUEUE_MASK       0x00080000u                
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_QUEUE_SHFT       19u
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_QUEUE_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_QUEUE_MASK        0x00040000u                
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_QUEUE_SHFT        18u
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_QUEUE_ADDR       WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_QUEUE_MASK       0x00020000u                
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_QUEUE_SHFT       17u
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_QUEUE_ADDR       WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_QUEUE_MASK       0x00010000u                
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_QUEUE_SHFT       16u
#define WF_PSE_TOP_PSE_SER_CTRL_RLS_SER_PAUSE_DATA_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_RLS_SER_PAUSE_DATA_MASK        0x00008000u                
#define WF_PSE_TOP_PSE_SER_CTRL_RLS_SER_PAUSE_DATA_SHFT        15u
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_DATA_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_DATA_MASK        0x00002000u                
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_DATA_SHFT        13u
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_DATA_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_DATA_MASK        0x00001000u                
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_DATA_SHFT        12u
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_DATA_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_DATA_MASK        0x00000800u                
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_DATA_SHFT        11u
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_DATA_ADDR         WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_DATA_MASK         0x00000400u                
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_DATA_SHFT         10u
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_DATA_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_DATA_MASK        0x00000200u                
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_DATA_SHFT        9u
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_DATA_ADDR        WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_DATA_MASK        0x00000100u                
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_DATA_SHFT        8u
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_ALLOCATE_ADDR    WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_ALLOCATE_MASK    0x00000020u                
#define WF_PSE_TOP_PSE_SER_CTRL_PLE_SER_PAUSE_ALLOCATE_SHFT    5u
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_ALLOCATE_ADDR    WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_ALLOCATE_MASK    0x00000010u                
#define WF_PSE_TOP_PSE_SER_CTRL_SEC_SER_PAUSE_ALLOCATE_SHFT    4u
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_ALLOCATE_ADDR    WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_ALLOCATE_MASK    0x00000008u                
#define WF_PSE_TOP_PSE_SER_CTRL_MDP_SER_PAUSE_ALLOCATE_SHFT    3u
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_ALLOCATE_ADDR     WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_ALLOCATE_MASK     0x00000004u                
#define WF_PSE_TOP_PSE_SER_CTRL_WF_SER_PAUSE_ALLOCATE_SHFT     2u
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_ALLOCATE_ADDR    WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_ALLOCATE_MASK    0x00000002u                
#define WF_PSE_TOP_PSE_SER_CTRL_CPU_SER_PAUSE_ALLOCATE_SHFT    1u
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_ALLOCATE_ADDR    WF_PSE_TOP_PSE_SER_CTRL_ADDR
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_ALLOCATE_MASK    0x00000001u                
#define WF_PSE_TOP_PSE_SER_CTRL_HIF_SER_PAUSE_ALLOCATE_SHFT    0u


#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_LOAD_ADDR        WF_PSE_TOP_PSE_MBIST_RP_FUSE_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_LOAD_MASK        0x00010000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_LOAD_SHFT        16u
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_SEL_ADDR         WF_PSE_TOP_PSE_MBIST_RP_FUSE_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_SEL_MASK         0x00008000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_REG_FUSE_SEL_SHFT         15u


#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_D_0_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_D_0_MASK 0xFFFF0000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_D_0_SHFT 16u
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_0_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_0_MASK 0x0000FFFFu                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_1_WF_UMAC_TOP_MBIST_PREFUSE_0_SHFT 0u


#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_D_1_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_D_1_MASK 0xFFFF0000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_D_1_SHFT 16u
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_1_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_1_MASK 0x0000FFFFu                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_2_WF_UMAC_TOP_MBIST_PREFUSE_1_SHFT 0u


#define WF_PSE_TOP_SRAM_MBIST_CTRL_MBIST_USE_DEFAULT_DELSEL_ADDR WF_PSE_TOP_SRAM_MBIST_CTRL_ADDR
#define WF_PSE_TOP_SRAM_MBIST_CTRL_MBIST_USE_DEFAULT_DELSEL_MASK 0x00000400u                
#define WF_PSE_TOP_SRAM_MBIST_CTRL_MBIST_USE_DEFAULT_DELSEL_SHFT 10u


#define WF_PSE_TOP_SRAM_MBIST_DELSEL_MBIST_DELSEL0_2_ADDR      WF_PSE_TOP_SRAM_MBIST_DELSEL_ADDR
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_MBIST_DELSEL0_2_MASK      0xFFFFFFFFu                
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_MBIST_DELSEL0_2_SHFT      0u


#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_MBIST_DELSEL3_ADDR      WF_PSE_TOP_SRAM_MBIST_DELSEL_1_ADDR
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_MBIST_DELSEL3_MASK      0xFFFFFFFFu                
#define WF_PSE_TOP_SRAM_MBIST_DELSEL_1_MBIST_DELSEL3_SHFT      0u


#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_D_3_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_D_3_MASK 0xFFFF0000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_D_3_SHFT 16u
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_3_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_3_MASK 0x0000FFFFu                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_3_WF_UMAC_TOP_MBIST_PREFUSE_3_SHFT 0u


#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_D_4_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_D_4_MASK 0xFFFF0000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_D_4_SHFT 16u
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_4_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_4_MASK 0x0000FFFFu                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_4_WF_UMAC_TOP_MBIST_PREFUSE_4_SHFT 0u


#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_D_5_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_D_5_MASK 0xFFFF0000u                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_D_5_SHFT 16u
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_5_ADDR WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_ADDR
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_5_MASK 0x0000FFFFu                
#define WF_PSE_TOP_PSE_MBIST_RP_FUSE_5_WF_UMAC_TOP_MBIST_PREFUSE_5_SHFT 0u


#define WF_PSE_TOP_DBG_CTRL_DBG_RSV1_ADDR                      WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV1_MASK                      0xFFFFFC00u                
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV1_SHFT                      10u
#define WF_PSE_TOP_DBG_CTRL_DBG_WF_TX_RD_VLD_SEL_ADDR          WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_WF_TX_RD_VLD_SEL_MASK          0x00000300u                
#define WF_PSE_TOP_DBG_CTRL_DBG_WF_TX_RD_VLD_SEL_SHFT          8u
#define WF_PSE_TOP_DBG_CTRL_DBG_SEC_TX_RD_VLD_SEL_ADDR         WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_SEC_TX_RD_VLD_SEL_MASK         0x000000C0u                
#define WF_PSE_TOP_DBG_CTRL_DBG_SEC_TX_RD_VLD_SEL_SHFT         6u
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV0_ADDR                      WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV0_MASK                      0x00000020u                
#define WF_PSE_TOP_DBG_CTRL_DBG_RSV0_SHFT                      5u
#define WF_PSE_TOP_DBG_CTRL_DBG_BN_SEL_ADDR                    WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_BN_SEL_MASK                    0x00000010u                
#define WF_PSE_TOP_DBG_CTRL_DBG_BN_SEL_SHFT                    4u
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_MSB_SEL_ADDR         WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_MSB_SEL_MASK         0x0000000Cu                
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_MSB_SEL_SHFT         2u
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_LSB_SEL_ADDR         WF_PSE_TOP_DBG_CTRL_ADDR
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_LSB_SEL_MASK         0x00000003u                
#define WF_PSE_TOP_DBG_CTRL_DBG_AHB_WDATA_LSB_SEL_SHFT         0u


#define WF_PSE_TOP_C_GET_FID_0_EXECUTE_ADDR                    WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_EXECUTE_MASK                    0x80000000u                
#define WF_PSE_TOP_C_GET_FID_0_EXECUTE_SHFT                    31u
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_QID_ADDR              WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_QID_MASK              0x7F000000u                
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_QID_SHFT              24u
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_TYPE_ADDR             WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_TYPE_MASK             0x000F0000u                
#define WF_PSE_TOP_C_GET_FID_0_GET_FRAME_TYPE_SHFT             16u
#define WF_PSE_TOP_C_GET_FID_0_QUEUE_FRAME_ID_ADDR             WF_PSE_TOP_C_GET_FID_0_ADDR
#define WF_PSE_TOP_C_GET_FID_0_QUEUE_FRAME_ID_MASK             0x0000FFFFu                
#define WF_PSE_TOP_C_GET_FID_0_QUEUE_FRAME_ID_SHFT             0u


#define WF_PSE_TOP_C_GET_FID_1_END_ADDR                        WF_PSE_TOP_C_GET_FID_1_ADDR
#define WF_PSE_TOP_C_GET_FID_1_END_MASK                        0x00008000u                
#define WF_PSE_TOP_C_GET_FID_1_END_SHFT                        15u
#define WF_PSE_TOP_C_GET_FID_1_GET_RETURN_FID_ADDR             WF_PSE_TOP_C_GET_FID_1_ADDR
#define WF_PSE_TOP_C_GET_FID_1_GET_RETURN_FID_MASK             0x00001FFFu                
#define WF_PSE_TOP_C_GET_FID_1_GET_RETURN_FID_SHFT             0u


#define WF_PSE_TOP_C_EN_QUEUE_0_EXECUTE_ADDR                   WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_EXECUTE_MASK                   0x80000000u                
#define WF_PSE_TOP_C_EN_QUEUE_0_EXECUTE_SHFT                   31u
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_QID_ADDR                   WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_QID_MASK                   0x7F000000u                
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_QID_SHFT                   24u
#define WF_PSE_TOP_C_EN_QUEUE_0_DELAY_ENQ_ADDR                 WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DELAY_ENQ_MASK                 0x00800000u                
#define WF_PSE_TOP_C_EN_QUEUE_0_DELAY_ENQ_SHFT                 23u
#define WF_PSE_TOP_C_EN_QUEUE_0_SUB_TYPE_ADDR                  WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_SUB_TYPE_MASK                  0x000F0000u                
#define WF_PSE_TOP_C_EN_QUEUE_0_SUB_TYPE_SHFT                  16u
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_PID_ADDR                   WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_PID_MASK                   0x0000C000u                
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_PID_SHFT                   14u
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_WLANID_ADDR                WF_PSE_TOP_C_EN_QUEUE_0_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_WLANID_MASK                0x00000FFFu                
#define WF_PSE_TOP_C_EN_QUEUE_0_DST_WLANID_SHFT                0u


#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_ADDR          WF_PSE_TOP_C_EN_QUEUE_1_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_MASK          0x1FFF0000u                
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_END_SHFT          16u
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_ADDR        WF_PSE_TOP_C_EN_QUEUE_1_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_MASK        0x00001FFFu                
#define WF_PSE_TOP_C_EN_QUEUE_1_CUR_LIST_FID_START_SHFT        0u


#define WF_PSE_TOP_C_EN_QUEUE_2_TARGET_FID_ADDR                WF_PSE_TOP_C_EN_QUEUE_2_ADDR
#define WF_PSE_TOP_C_EN_QUEUE_2_TARGET_FID_MASK                0x00001FFFu                
#define WF_PSE_TOP_C_EN_QUEUE_2_TARGET_FID_SHFT                0u


#define WF_PSE_TOP_C_DE_QUEUE_0_EXECUTE_ADDR                   WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_EXECUTE_MASK                   0x80000000u                
#define WF_PSE_TOP_C_DE_QUEUE_0_EXECUTE_SHFT                   31u
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_QID_ADDR                   WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_QID_MASK                   0x7F000000u                
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_QID_SHFT                   24u
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_VLD_ADDR                   WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_VLD_MASK                   0x00800000u                
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_VLD_SHFT                   23u
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_ADDR              WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_MASK              0x00700000u                
#define WF_PSE_TOP_C_DE_QUEUE_0_ENQ_SUB_TYPE_SHFT              20u
#define WF_PSE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_ADDR              WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_MASK              0x000F0000u                
#define WF_PSE_TOP_C_DE_QUEUE_0_DEQ_SUB_TYPE_SHFT              16u
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_PID_ADDR                   WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_PID_MASK                   0x0000C000u                
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_PID_SHFT                   14u
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_WLANID_ADDR                WF_PSE_TOP_C_DE_QUEUE_0_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_WLANID_MASK                0x00000FFFu                
#define WF_PSE_TOP_C_DE_QUEUE_0_SRC_WLANID_SHFT                0u


#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_ADDR          WF_PSE_TOP_C_DE_QUEUE_1_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_MASK          0x1FFF0000u                
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_END_SHFT          16u
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_ADDR        WF_PSE_TOP_C_DE_QUEUE_1_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_MASK        0x00001FFFu                
#define WF_PSE_TOP_C_DE_QUEUE_1_CUR_LIST_FID_START_SHFT        0u


#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_ADDR           WF_PSE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_MASK           0x7F000000u                
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_QID_SHFT           24u
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_ADDR           WF_PSE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_MASK           0x0000C000u                
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_PID_SHFT           14u
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_ADDR        WF_PSE_TOP_C_DE_QUEUE_2_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_MASK        0x00000FFFu                
#define WF_PSE_TOP_C_DE_QUEUE_2_DEQ_ENQ_DST_WLANID_SHFT        0u


#define WF_PSE_TOP_C_DE_QUEUE_3_BUSY_ADDR                      WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_BUSY_MASK                      0x80000000u                
#define WF_PSE_TOP_C_DE_QUEUE_3_BUSY_SHFT                      31u
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_ADDR              WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_MASK              0x1FFF0000u                
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_TAIL_FID_SHFT              16u
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_ADDR                 WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_MASK                 0x00008000u                
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_EMPTY_SHFT                 15u
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FDI_ADDR              WF_PSE_TOP_C_DE_QUEUE_3_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FDI_MASK              0x00001FFFu                
#define WF_PSE_TOP_C_DE_QUEUE_3_DEQ_HEAD_FDI_SHFT              0u


#define WF_PSE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_ADDR           WF_PSE_TOP_C_DE_QUEUE_4_ADDR
#define WF_PSE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_MASK           0x00001FFFu                
#define WF_PSE_TOP_C_DE_QUEUE_4_DEQ_ENQ_REF_FID_SHFT           0u


#define WF_PSE_TOP_ALLOCATE_0_EXECUTE_ADDR                     WF_PSE_TOP_ALLOCATE_0_ADDR
#define WF_PSE_TOP_ALLOCATE_0_EXECUTE_MASK                     0x80000000u                
#define WF_PSE_TOP_ALLOCATE_0_EXECUTE_SHFT                     31u
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_QID_ADDR                WF_PSE_TOP_ALLOCATE_0_ADDR
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_QID_MASK                0x001F0000u                
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_QID_SHFT                16u
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_ADDR       WF_PSE_TOP_ALLOCATE_0_ADDR
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_MASK       0x00003FFFu                
#define WF_PSE_TOP_ALLOCATE_0_ALLOCATE_FRAME_LENGTH_SHFT       0u


#define WF_PSE_TOP_ALLOCATE_1_EXECUTE_ADDR                     WF_PSE_TOP_ALLOCATE_1_ADDR
#define WF_PSE_TOP_ALLOCATE_1_EXECUTE_MASK                     0x80000000u                
#define WF_PSE_TOP_ALLOCATE_1_EXECUTE_SHFT                     31u
#define WF_PSE_TOP_ALLOCATE_1_ALLOCATE_FID_ADDR                WF_PSE_TOP_ALLOCATE_1_ADDR
#define WF_PSE_TOP_ALLOCATE_1_ALLOCATE_FID_MASK                0x00001FFFu                
#define WF_PSE_TOP_ALLOCATE_1_ALLOCATE_FID_SHFT                0u


#define WF_PSE_TOP_FREEPG_CNT_FFA_CNT_ADDR                     WF_PSE_TOP_FREEPG_CNT_ADDR
#define WF_PSE_TOP_FREEPG_CNT_FFA_CNT_MASK                     0x1FFF0000u                
#define WF_PSE_TOP_FREEPG_CNT_FFA_CNT_SHFT                     16u
#define WF_PSE_TOP_FREEPG_CNT_FREEPG_CNT_ADDR                  WF_PSE_TOP_FREEPG_CNT_ADDR
#define WF_PSE_TOP_FREEPG_CNT_FREEPG_CNT_MASK                  0x00001FFFu                
#define WF_PSE_TOP_FREEPG_CNT_FREEPG_CNT_SHFT                  0u


#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_ADDR           WF_PSE_TOP_FREEPG_HEAD_TAIL_ADDR
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_MASK           0x1FFF0000u                
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_TAIL_SHFT           16u
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_ADDR           WF_PSE_TOP_FREEPG_HEAD_TAIL_ADDR
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_MASK           0x00001FFFu                
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_FREEPG_HEAD_SHFT           0u


#define WF_PSE_TOP_FREEPG_CNT_1_FREEPG_CNT_1_ADDR              WF_PSE_TOP_FREEPG_CNT_1_ADDR
#define WF_PSE_TOP_FREEPG_CNT_1_FREEPG_CNT_1_MASK              0x00001FFFu                
#define WF_PSE_TOP_FREEPG_CNT_1_FREEPG_CNT_1_SHFT              0u


#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_FREEPG_TAIL_1_ADDR       WF_PSE_TOP_FREEPG_HEAD_TAIL_1_ADDR
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_FREEPG_TAIL_1_MASK       0x1FFF0000u                
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_FREEPG_TAIL_1_SHFT       16u
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_FREEPG_HEAD_1_ADDR       WF_PSE_TOP_FREEPG_HEAD_TAIL_1_ADDR
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_FREEPG_HEAD_1_MASK       0x00001FFFu                
#define WF_PSE_TOP_FREEPG_HEAD_TAIL_1_FREEPG_HEAD_1_SHFT       0u


#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ACC_LST_CS_ADDR          WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ACC_LST_CS_MASK          0x00070000u                
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ACC_LST_CS_SHFT          16u
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_DEQ_FL_CS_ADDR           WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_DEQ_FL_CS_MASK           0x0000F000u                
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_DEQ_FL_CS_SHFT           12u
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ENQ_FL_CS_ADDR           WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ENQ_FL_CS_MASK           0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_ENQ_FL_CS_SHFT           8u
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_CS_ADDR               WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_CS_MASK               0x000000F0u                
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_CS_SHFT               4u
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_ARB_CS_ADDR           WF_PSE_TOP_PSE_SEEK_CR_00_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_ARB_CS_MASK           0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_00_PSE_FL_ARB_CS_SHFT           0u


#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_DOP_CACHE_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_DOP_CACHE_CS_MASK    0xC0000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_DOP_CACHE_CS_SHFT    30u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_DOP_PBUF_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_DOP_PBUF_CS_MASK     0x38000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_DOP_PBUF_CS_SHFT     27u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_CS_ADDR              WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_CS_MASK              0x07000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_RLS_CS_SHFT              24u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_REFILL_CS_ADDR        WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_REFILL_CS_MASK        0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_REFILL_CS_SHFT        20u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_RLS_CS_ADDR           WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_RLS_CS_MASK           0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_RLS_CS_SHFT           16u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GBUF_CS_ADDR          WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GBUF_CS_MASK          0x00007000u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GBUF_CS_SHFT          12u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GNEXT_CS_ADDR         WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GNEXT_CS_MASK         0x00000100u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_GNEXT_CS_SHFT         8u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_INIT_CS_ADDR          WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_INIT_CS_MASK          0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_INIT_CS_SHFT          4u
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_ARB_CS_ADDR           WF_PSE_TOP_PSE_SEEK_CR_01_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_ARB_CS_MASK           0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_01_PSE_PL_ARB_CS_SHFT           0u


#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_CACHE_CS_ADDR WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_CACHE_CS_MASK 0x30000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_CACHE_CS_SHFT 28u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_PBUF_CS_ADDR  WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_PBUF_CS_MASK  0x07000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_RX_DOP_PBUF_CS_SHFT  24u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_ALLOCATE_CS_ADDR WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_ALLOCATE_CS_MASK 0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_ALLOCATE_CS_SHFT 20u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_PL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_PL_OCP_CS_MASK   0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_PL_OCP_CS_SHFT   16u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_RL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_RL_OCP_CS_MASK   0x00003000u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_RL_OCP_CS_SHFT   12u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_Q_OPER_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_Q_OPER_CS_MASK   0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_QOP_Q_OPER_CS_SHFT   8u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_CACHE_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_CACHE_CS_MASK    0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_CACHE_CS_SHFT    4u
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_PBUF_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_02_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_PBUF_CS_MASK     0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_02_PSE_HIF_DOP_PBUF_CS_SHFT     0u


#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_ALLOCATE_CS_ADDR WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_ALLOCATE_CS_MASK 0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_ALLOCATE_CS_SHFT 20u
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_PL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_PL_OCP_CS_MASK   0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_PL_OCP_CS_SHFT   16u
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_RL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_RL_OCP_CS_MASK   0x00003000u                
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_RL_OCP_CS_SHFT   12u
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_Q_OPER_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_Q_OPER_CS_MASK   0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_QOP_Q_OPER_CS_SHFT   8u
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_CACHE_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_CACHE_CS_MASK    0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_CACHE_CS_SHFT    4u
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_PBUF_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_03_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_PBUF_CS_MASK     0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_03_PSE_CPU_DOP_PBUF_CS_SHFT     0u


#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_ALLOCATE_CS_ADDR  WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_ALLOCATE_CS_MASK  0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_ALLOCATE_CS_SHFT  20u
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_PL_OCP_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_PL_OCP_CS_MASK    0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_PL_OCP_CS_SHFT    16u
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_RL_OCP_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_RL_OCP_CS_MASK    0x00003000u                
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_RL_OCP_CS_SHFT    12u
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_Q_OPER_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_Q_OPER_CS_MASK    0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_QOP_Q_OPER_CS_SHFT    8u
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_CACHE_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_CACHE_CS_MASK     0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_CACHE_CS_SHFT     4u
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_PBUF_CS_ADDR      WF_PSE_TOP_PSE_SEEK_CR_04_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_PBUF_CS_MASK      0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_04_PSE_WF_DOP_PBUF_CS_SHFT      0u


#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_ALLOCATE_CS_ADDR WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_ALLOCATE_CS_MASK 0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_ALLOCATE_CS_SHFT 20u
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_PL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_PL_OCP_CS_MASK   0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_PL_OCP_CS_SHFT   16u
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_RL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_RL_OCP_CS_MASK   0x00003000u                
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_RL_OCP_CS_SHFT   12u
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_Q_OPER_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_Q_OPER_CS_MASK   0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_QOP_Q_OPER_CS_SHFT   8u
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_CACHE_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_CACHE_CS_MASK    0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_CACHE_CS_SHFT    4u
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_PBUF_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_05_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_PBUF_CS_MASK     0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_05_PSE_MDP_DOP_PBUF_CS_SHFT     0u


#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_ALLOCATE_CS_ADDR WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_ALLOCATE_CS_MASK 0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_ALLOCATE_CS_SHFT 20u
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_PL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_PL_OCP_CS_MASK   0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_PL_OCP_CS_SHFT   16u
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_RL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_RL_OCP_CS_MASK   0x00003000u                
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_RL_OCP_CS_SHFT   12u
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_Q_OPER_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_Q_OPER_CS_MASK   0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_QOP_Q_OPER_CS_SHFT   8u
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_CACHE_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_CACHE_CS_MASK    0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_CACHE_CS_SHFT    4u
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_PBUF_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_06_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_PBUF_CS_MASK     0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_06_PSE_SEC_DOP_PBUF_CS_SHFT     0u


#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_ALLOCATE_CS_ADDR WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_ALLOCATE_CS_MASK 0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_ALLOCATE_CS_SHFT 20u
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_PL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_PL_OCP_CS_MASK   0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_PL_OCP_CS_SHFT   16u
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_RL_OCP_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_RL_OCP_CS_MASK   0x00003000u                
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_RL_OCP_CS_SHFT   12u
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_Q_OPER_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_Q_OPER_CS_MASK   0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_QOP_Q_OPER_CS_SHFT   8u
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_CACHE_CS_ADDR    WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_CACHE_CS_MASK    0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_CACHE_CS_SHFT    4u
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_PBUF_CS_ADDR     WF_PSE_TOP_PSE_SEEK_CR_07_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_PBUF_CS_MASK     0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_07_PSE_PLE_DOP_PBUF_CS_SHFT     0u


#define WF_PSE_TOP_PSE_SEEK_CR_08_APB_REQ_CS_ADDR              WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_APB_REQ_CS_MASK              0x00070000u                
#define WF_PSE_TOP_PSE_SEEK_CR_08_APB_REQ_CS_SHFT              16u
#define WF_PSE_TOP_PSE_SEEK_CR_08_ARB_REQ_CS_ADDR              WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_ARB_REQ_CS_MASK              0x00007000u                
#define WF_PSE_TOP_PSE_SEEK_CR_08_ARB_REQ_CS_SHFT              12u
#define WF_PSE_TOP_PSE_SEEK_CR_08_CPU_Q_OP_CS_ADDR             WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_CPU_Q_OP_CS_MASK             0x00000F00u                
#define WF_PSE_TOP_PSE_SEEK_CR_08_CPU_Q_OP_CS_SHFT             8u
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_CACHE_CS_ADDR  WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_CACHE_CS_MASK  0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_CACHE_CS_SHFT  4u
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_PBUF_CS_ADDR   WF_PSE_TOP_PSE_SEEK_CR_08_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_PBUF_CS_MASK   0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_08_PSE_AMSDU_DOP_PBUF_CS_SHFT   0u


#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_ERROR_ADDR        WF_PSE_TOP_PSE_SEEK_CR_09_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_ERROR_MASK        0x80000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_ERROR_SHFT        31u
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_FID_ADDR          WF_PSE_TOP_PSE_SEEK_CR_09_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_FID_MASK          0x1FFF0000u                
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_FID_SHFT          16u
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_GET_BUF_GID_ADDR  WF_PSE_TOP_PSE_SEEK_CR_09_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_GET_BUF_GID_MASK  0x0000000Fu                
#define WF_PSE_TOP_PSE_SEEK_CR_09_DOUBLE_RLS_GET_BUF_GID_SHFT  0u


#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_RLS_CS_ADDR              WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_RLS_CS_MASK              0x07000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_RLS_CS_SHFT              24u
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL_REFILL_CS_ADDR        WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL_REFILL_CS_MASK        0x00700000u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL_REFILL_CS_SHFT        20u
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_RLS_CS_ADDR          WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_RLS_CS_MASK          0x00030000u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_RLS_CS_SHFT          16u
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_GBUF_CS_ADDR         WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_GBUF_CS_MASK         0x00007000u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_GBUF_CS_SHFT         12u
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_GNEXT_CS_ADDR        WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_GNEXT_CS_MASK        0x00000100u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_GNEXT_CS_SHFT        8u
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL_INIT_CS_ADDR          WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL_INIT_CS_MASK          0x00000030u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL_INIT_CS_SHFT          4u
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_ARB_CS_ADDR          WF_PSE_TOP_PSE_SEEK_CR_10_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_ARB_CS_MASK          0x00000007u                
#define WF_PSE_TOP_PSE_SEEK_CR_10_PSE_PL1_ARB_CS_SHFT          0u


#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_SEL_ADDR                WF_PSE_TOP_PSE_SEEK_CR_11_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_SEL_MASK                0xF0000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_SEL_SHFT                28u
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_TYPE_ADDR WF_PSE_TOP_PSE_SEEK_CR_11_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_TYPE_MASK 0x07000000u                
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_TYPE_SHFT 24u
#define WF_PSE_TOP_PSE_SEEK_CR_11_RLS_PORT_DATA_OPER_ERROR_SEL_ADDR WF_PSE_TOP_PSE_SEEK_CR_11_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_11_RLS_PORT_DATA_OPER_ERROR_SEL_MASK 0x00300000u                
#define WF_PSE_TOP_PSE_SEEK_CR_11_RLS_PORT_DATA_OPER_ERROR_SEL_SHFT 20u
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_PXE_ADDR WF_PSE_TOP_PSE_SEEK_CR_11_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_PXE_MASK 0x0000E000u                
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_PXE_SHFT 13u
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_FID_ADDR WF_PSE_TOP_PSE_SEEK_CR_11_ADDR
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_FID_MASK 0x00001FFFu                
#define WF_PSE_TOP_PSE_SEEK_CR_11_PORT_DATA_OPER_ERROR_FID_SHFT 0u


#define WF_PSE_TOP_PAGE_SEC_CTRL_CPU_FREE_LINK_EN_ADDR         WF_PSE_TOP_PAGE_SEC_CTRL_ADDR
#define WF_PSE_TOP_PAGE_SEC_CTRL_CPU_FREE_LINK_EN_MASK         0x00000002u                
#define WF_PSE_TOP_PAGE_SEC_CTRL_CPU_FREE_LINK_EN_SHFT         1u
#define WF_PSE_TOP_PAGE_SEC_CTRL_RLS_ZERO_EN_ADDR              WF_PSE_TOP_PAGE_SEC_CTRL_ADDR
#define WF_PSE_TOP_PAGE_SEC_CTRL_RLS_ZERO_EN_MASK              0x00000001u                
#define WF_PSE_TOP_PAGE_SEC_CTRL_RLS_ZERO_EN_SHFT              0u


#define WF_PSE_TOP_PAGE_SEC_CTRL_1_CPU_PSE_AHB_CHECK_EN_ADDR   WF_PSE_TOP_PAGE_SEC_CTRL_1_ADDR
#define WF_PSE_TOP_PAGE_SEC_CTRL_1_CPU_PSE_AHB_CHECK_EN_MASK   0x00000001u                
#define WF_PSE_TOP_PAGE_SEC_CTRL_1_CPU_PSE_AHB_CHECK_EN_SHFT   0u

#ifdef __cplusplus
}
#endif

#endif // __WF_PSE_TOP_REGS_H__
