

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Sat Apr 15 16:43:12 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        threshold_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.44|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+---------+
    |   Latency  |  Interval  | Pipeline|
    | min |  max | min |  max |   Type  |
    +-----+------+-----+------+---------+
    |    1|  1088|    1|  1088|   none  |
    +-----+------+-----+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1050|  1050|        11|          1|          1|  1041|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1761|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     32|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      86|
|Register         |        -|      -|    2254|     103|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     32|    2830|    2590|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |                    Instance                   |                   Module                  | BRAM_18K| DSP48E|  FF | LUT |
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |threshold_kernel_mul_8ns_10ns_18_3_U15         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U16         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U17         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U18         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U19         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U20         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U21         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U22         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U23         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U24         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U25         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U26         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U27         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U28         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U29         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U30         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U31         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U32         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U33         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U34         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U35         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U36         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U37         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U38         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U39         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U40         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U41         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U42         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U43         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U44         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U45         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U46         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_sdiv_32ns_32ns_32_36_seq_U14  |threshold_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |threshold_kernel_srem_32ns_32ns_32_36_seq_U13  |threshold_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |Total                                          |                                           |        0|     32|  576|  640|
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_105_1_fu_2980_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_2_fu_3033_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_3_fu_3086_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_4_fu_3139_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_5_fu_3192_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_6_fu_3245_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_7_fu_3298_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_1_fu_2989_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_2_fu_3042_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_3_fu_3095_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_4_fu_3148_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_5_fu_3201_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_6_fu_3254_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_7_fu_3307_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_1_fu_2998_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_2_fu_3051_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_3_fu_3104_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_4_fu_3157_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_5_fu_3210_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_6_fu_3263_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_7_fu_3316_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_1_fu_3790_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_2_fu_3799_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_3_fu_3808_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_4_fu_3817_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_5_fu_3826_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_6_fu_3835_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_7_fu_3844_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_1_fu_2917_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_4_fu_2926_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_7_fu_2935_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_s_fu_3781_p2             |     +    |      0|  0|   4|           8|           8|
    |input_index_1_fu_989_p2         |     +    |      0|  0|  11|          11|           1|
    |output_index_1_cp_fu_4035_p2    |     +    |      0|  0|  14|          14|           9|
    |output_index_1_fu_1127_p2       |     +    |      0|  0|  14|          14|           9|
    |output_index_4_fu_1221_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_5_fu_1245_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_6_fu_1269_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_7_fu_1293_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_cp_fu_4006_p2      |     +    |      0|  0|  14|          14|           9|
    |p_1_fu_2616_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_2653_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_2690_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_2733_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_2776_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_2819_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_2862_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2506_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_2611_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_2648_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_2685_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_2728_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_2771_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_2814_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_2857_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2501_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_2985_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp11_fu_2994_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp12_fu_3786_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp15_fu_3029_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp16_fu_3038_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp17_fu_3047_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp18_fu_3795_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp21_fu_3082_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp22_fu_3091_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp23_fu_3100_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp24_fu_3804_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp27_fu_3135_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp28_fu_3144_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp29_fu_3153_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp30_fu_3813_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp33_fu_3188_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp34_fu_3197_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp35_fu_3206_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp36_fu_3822_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp39_fu_3241_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp3_fu_2913_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp40_fu_3250_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp41_fu_3259_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp42_fu_3831_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp45_fu_3294_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp46_fu_3303_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp47_fu_3312_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp48_fu_3840_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp4_fu_2922_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp5_fu_2931_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp6_fu_3777_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp9_fu_2976_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp_31_1_fu_1133_p2             |     +    |      0|  0|  14|          14|           8|
    |tmp_3_fu_1047_p2                |     +    |      0|  0|  14|          14|           9|
    |tmp_4_fu_1057_p2                |     +    |      0|  0|  14|          14|           9|
    |tmp_5_fu_975_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_6_fu_979_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_1079_p2               |     -    |      0|  0|  14|           8|          14|
    |p_neg_1_fu_1179_p2              |     -    |      0|  0|  16|           1|          16|
    |p_neg_t1_fu_1167_p2             |     -    |      0|  0|  14|           1|          14|
    |p_neg_t2_fu_1097_p2             |     -    |      0|  0|  14|           1|          14|
    |p_neg_t_1_fu_2576_p2            |     -    |      0|  0|  11|           1|          11|
    |p_neg_t_fu_1121_p2              |     -    |      0|  0|  11|           1|          11|
    |tmp_41_fu_1153_p2               |     -    |      0|  0|   6|           1|           6|
    |tmp_fu_953_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_969_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond1_1_fu_2970_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_2_fu_3023_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_3_fu_3076_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_4_fu_3129_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_5_fu_3182_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_6_fu_3235_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_7_fu_3288_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_fu_2907_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_3013_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_3019_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp19_fu_3066_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_2897_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_3072_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp25_fu_3119_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_3125_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_2903_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp31_fu_3172_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp32_fu_3178_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp37_fu_3225_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp38_fu_3231_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp43_fu_3278_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp44_fu_3284_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2959_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2965_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond6_fu_983_p2             |   icmp   |      0|  0|   4|          11|          11|
    |icmp1_fu_1073_p2                |   icmp   |      0|  0|   5|          13|           1|
    |icmp_fu_1041_p2                 |   icmp   |      0|  0|   3|           7|           1|
    |output_0_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_1_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_2_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_3_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_4_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_5_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_6_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_7_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |slt10_fu_2781_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_2786_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_2824_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_2829_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_2867_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_2872_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2516_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_2621_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2945_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_2658_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2663_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_2695_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2700_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_2738_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2743_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2511_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2521_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2526_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_32_1_fu_1139_p2             |   icmp   |      0|  0|   5|          14|           1|
    |tmp_54_1_fu_2626_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_2_fu_2668_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_3_fu_2705_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_4_fu_2748_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_5_fu_2791_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_6_fu_2834_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_7_fu_2877_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_1_fu_2955_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_2_fu_2673_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_3_fu_2710_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_4_fu_2753_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_5_fu_2796_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_6_fu_2839_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_7_fu_2882_p2             |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_4_cast_fu_2715_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_2758_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_6_cast_fu_2801_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_2844_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_tr_s_fu_1173_p2    |    or    |      0|  0|  24|          16|           1|
    |tmp_31_1_cast_fu_2531_p2        |    or    |      0|  0|   8|           6|           1|
    |i_1_fu_2555_p3                  |  select  |      0|  0|  14|           1|          14|
    |i_fu_2462_p3                    |  select  |      0|  0|  14|           1|          14|
    |stencil_buf_0_17_2_fu_2383_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_1_17_2_fu_2390_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_2_16_2_fu_2341_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_3_16_2_fu_2348_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_4_16_2_fu_2355_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_5_16_2_fu_2362_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_6_16_2_fu_2369_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_7_16_2_fu_2376_p3   |  select  |      0|  0|   8|           1|           8|
    |tmp_11_fu_2490_p3               |  select  |      0|  0|  11|           1|          11|
    |tmp_14_fu_2599_p3               |  select  |      0|  0|  11|           1|          11|
    |rev10_fu_3162_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_3167_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_3215_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_3220_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3268_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3273_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_2892_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2940_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2949_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_3003_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_3008_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_3056_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_3061_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_3109_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_3114_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_2887_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|1761|        2549|        2609|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+----+-----------+-----+-----------+
    |           Name           | LUT| Input Size| Bits| Total Bits|
    +--------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                 |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1   |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |   1|          2|    1|          2|
    |input_index_reg_920       |  11|          2|   11|         22|
    +--------------------------+----+-----------+-----+-----------+
    |Total                     |  86|         48|   15|         68|
    +--------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|   0|    1|          0|
    |assign_105_1_reg_5631             |   8|   0|    8|          0|
    |assign_105_2_reg_5650             |   8|   0|    8|          0|
    |assign_105_3_reg_5669             |   8|   0|    8|          0|
    |assign_105_4_reg_5688             |   8|   0|    8|          0|
    |assign_105_5_reg_5707             |   8|   0|    8|          0|
    |assign_105_6_reg_5726             |   8|   0|    8|          0|
    |assign_105_7_reg_5745             |   8|   0|    8|          0|
    |assign_107_1_reg_5895             |   8|   0|    8|          0|
    |assign_107_2_reg_5910             |   8|   0|    8|          0|
    |assign_107_3_reg_5925             |   8|   0|    8|          0|
    |assign_107_4_reg_5940             |   8|   0|    8|          0|
    |assign_107_5_reg_5955             |   8|   0|    8|          0|
    |assign_107_6_reg_5970             |   8|   0|    8|          0|
    |assign_107_7_reg_5985             |   8|   0|    8|          0|
    |assign_115_1_reg_5636             |   8|   0|    8|          0|
    |assign_115_2_reg_5655             |   8|   0|    8|          0|
    |assign_115_3_reg_5674             |   8|   0|    8|          0|
    |assign_115_4_reg_5693             |   8|   0|    8|          0|
    |assign_115_5_reg_5712             |   8|   0|    8|          0|
    |assign_115_6_reg_5731             |   8|   0|    8|          0|
    |assign_115_7_reg_5750             |   8|   0|    8|          0|
    |assign_116_1_reg_5900             |   8|   0|    8|          0|
    |assign_116_2_reg_5915             |   8|   0|    8|          0|
    |assign_116_3_reg_5930             |   8|   0|    8|          0|
    |assign_116_4_reg_5945             |   8|   0|    8|          0|
    |assign_116_5_reg_5960             |   8|   0|    8|          0|
    |assign_116_6_reg_5975             |   8|   0|    8|          0|
    |assign_116_7_reg_5990             |   8|   0|    8|          0|
    |assign_125_1_reg_5641             |   8|   0|    8|          0|
    |assign_125_2_reg_5660             |   8|   0|    8|          0|
    |assign_125_3_reg_5679             |   8|   0|    8|          0|
    |assign_125_4_reg_5698             |   8|   0|    8|          0|
    |assign_125_5_reg_5717             |   8|   0|    8|          0|
    |assign_125_6_reg_5736             |   8|   0|    8|          0|
    |assign_125_7_reg_5755             |   8|   0|    8|          0|
    |assign_126_1_reg_5905             |   8|   0|    8|          0|
    |assign_126_2_reg_5920             |   8|   0|    8|          0|
    |assign_126_3_reg_5935             |   8|   0|    8|          0|
    |assign_126_4_reg_5950             |   8|   0|    8|          0|
    |assign_126_5_reg_5965             |   8|   0|    8|          0|
    |assign_126_6_reg_5980             |   8|   0|    8|          0|
    |assign_126_7_reg_5995             |   8|   0|    8|          0|
    |assign_127_1_reg_6005             |   8|   0|    8|          0|
    |assign_127_2_reg_6010             |   8|   0|    8|          0|
    |assign_127_3_reg_6015             |   8|   0|    8|          0|
    |assign_127_4_reg_6020             |   8|   0|    8|          0|
    |assign_127_5_reg_6025             |   8|   0|    8|          0|
    |assign_127_6_reg_6030             |   8|   0|    8|          0|
    |assign_127_7_reg_6035             |   8|   0|    8|          0|
    |assign_128_1_reg_6085             |   8|   0|    8|          0|
    |assign_128_2_reg_6090             |   8|   0|    8|          0|
    |assign_128_3_reg_6095             |   8|   0|    8|          0|
    |assign_128_4_reg_6100             |   8|   0|    8|          0|
    |assign_128_5_reg_6105             |   8|   0|    8|          0|
    |assign_128_6_reg_6110             |   8|   0|    8|          0|
    |assign_128_7_reg_6115             |   8|   0|    8|          0|
    |assign_1_reg_5612                 |   8|   0|    8|          0|
    |assign_2_reg_5880                 |   8|   0|    8|          0|
    |assign_3_reg_6080                 |   8|   0|    8|          0|
    |assign_4_reg_5617                 |   8|   0|    8|          0|
    |assign_5_reg_5885                 |   8|   0|    8|          0|
    |assign_7_reg_5622                 |   8|   0|    8|          0|
    |assign_8_reg_5890                 |   8|   0|    8|          0|
    |assign_s_reg_6000                 |   8|   0|    8|          0|
    |exitcond6_reg_5073                |   1|   0|    1|          0|
    |icmp1_reg_5169                    |   1|   0|    1|          0|
    |icmp_reg_5145                     |   1|   0|    1|          0|
    |input_index_reg_920               |  11|   0|   11|          0|
    |or_cond1_1_reg_5627               |   1|   0|    1|          0|
    |or_cond1_2_reg_5646               |   1|   0|    1|          0|
    |or_cond1_3_reg_5665               |   1|   0|    1|          0|
    |or_cond1_4_reg_5684               |   1|   0|    1|          0|
    |or_cond1_5_reg_5703               |   1|   0|    1|          0|
    |or_cond1_6_reg_5722               |   1|   0|    1|          0|
    |or_cond1_7_reg_5741               |   1|   0|    1|          0|
    |or_cond1_reg_5608                 |   1|   0|    1|          0|
    |output_index_1_reg_5183           |  11|   0|   14|          3|
    |p_lshr_f_3_cast_reg_5211          |   8|   0|    8|          0|
    |p_lshr_f_4_cast_reg_5220          |   8|   0|    8|          0|
    |p_lshr_f_5_cast_reg_5229          |   8|   0|    8|          0|
    |p_lshr_f_6_cast_reg_5238          |   8|   0|    8|          0|
    |p_lshr_f_7_cast_reg_5247          |   8|   0|    8|          0|
    |p_neg_t1_reg_5193                 |  11|   0|   14|          3|
    |p_neg_t2_reg_5173                 |  11|   0|   14|          3|
    |p_neg_t_reg_5178                  |  11|   0|   11|          0|
    |q_1_reg_5472                      |  32|   0|   32|          0|
    |slt10_reg_5548                    |   1|   0|    1|          0|
    |slt11_reg_5553                    |   1|   0|    1|          0|
    |slt12_reg_5568                    |   1|   0|    1|          0|
    |slt13_reg_5573                    |   1|   0|    1|          0|
    |slt14_reg_5588                    |   1|   0|    1|          0|
    |slt15_reg_5593                    |   1|   0|    1|          0|
    |slt1_reg_5457                     |   1|   0|    1|          0|
    |slt2_reg_5478                     |   1|   0|    1|          0|
    |slt4_reg_5488                     |   1|   0|    1|          0|
    |slt5_reg_5493                     |   1|   0|    1|          0|
    |slt6_reg_5508                     |   1|   0|    1|          0|
    |slt7_reg_5513                     |   1|   0|    1|          0|
    |slt8_reg_5528                     |   1|   0|    1|          0|
    |slt9_reg_5533                     |   1|   0|    1|          0|
    |slt_reg_5452                      |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_170            |   8|   0|    8|          0|
    |stencil_buf_0_0_load_19_reg_5258  |   8|   0|    8|          0|
    |stencil_buf_0_0_load_reg_5252     |   8|   0|    8|          0|
    |stencil_buf_0_0_s_fu_166          |   8|   0|    8|          0|
    |stencil_buf_0_10_fu_210           |   8|   0|    8|          0|
    |stencil_buf_0_11_fu_214           |   8|   0|    8|          0|
    |stencil_buf_0_12_fu_218           |   8|   0|    8|          0|
    |stencil_buf_0_13_fu_222           |   8|   0|    8|          0|
    |stencil_buf_0_14_fu_226           |   8|   0|    8|          0|
    |stencil_buf_0_15_fu_230           |   8|   0|    8|          0|
    |stencil_buf_0_15_load_reg_5388    |   8|   0|    8|          0|
    |stencil_buf_0_17_2_reg_5441       |   8|   0|    8|          0|
    |stencil_buf_0_1_fu_174            |   8|   0|    8|          0|
    |stencil_buf_0_2_fu_178            |   8|   0|    8|          0|
    |stencil_buf_0_3_fu_182            |   8|   0|    8|          0|
    |stencil_buf_0_4_fu_186            |   8|   0|    8|          0|
    |stencil_buf_0_5_fu_190            |   8|   0|    8|          0|
    |stencil_buf_0_6_fu_194            |   8|   0|    8|          0|
    |stencil_buf_0_7_fu_198            |   8|   0|    8|          0|
    |stencil_buf_0_7_load_reg_5264     |   8|   0|    8|          0|
    |stencil_buf_0_8_fu_202            |   8|   0|    8|          0|
    |stencil_buf_0_8_load_reg_5269     |   8|   0|    8|          0|
    |stencil_buf_0_9_fu_206            |   8|   0|    8|          0|
    |stencil_buf_1_0_fu_238            |   8|   0|    8|          0|
    |stencil_buf_1_0_load_20_reg_5282  |   8|   0|    8|          0|
    |stencil_buf_1_0_load_reg_5275     |   8|   0|    8|          0|
    |stencil_buf_1_0_s_fu_234          |   8|   0|    8|          0|
    |stencil_buf_1_10_fu_278           |   8|   0|    8|          0|
    |stencil_buf_1_11_fu_282           |   8|   0|    8|          0|
    |stencil_buf_1_12_fu_286           |   8|   0|    8|          0|
    |stencil_buf_1_13_fu_290           |   8|   0|    8|          0|
    |stencil_buf_1_14_fu_294           |   8|   0|    8|          0|
    |stencil_buf_1_15_fu_298           |   8|   0|    8|          0|
    |stencil_buf_1_15_load_reg_5393    |   8|   0|    8|          0|
    |stencil_buf_1_17_2_reg_5447       |   8|   0|    8|          0|
    |stencil_buf_1_1_fu_242            |   8|   0|    8|          0|
    |stencil_buf_1_2_fu_246            |   8|   0|    8|          0|
    |stencil_buf_1_3_fu_250            |   8|   0|    8|          0|
    |stencil_buf_1_4_fu_254            |   8|   0|    8|          0|
    |stencil_buf_1_5_fu_258            |   8|   0|    8|          0|
    |stencil_buf_1_6_fu_262            |   8|   0|    8|          0|
    |stencil_buf_1_7_fu_266            |   8|   0|    8|          0|
    |stencil_buf_1_7_load_reg_5287     |   8|   0|    8|          0|
    |stencil_buf_1_8_fu_270            |   8|   0|    8|          0|
    |stencil_buf_1_8_load_reg_5293     |   8|   0|    8|          0|
    |stencil_buf_1_9_fu_274            |   8|   0|    8|          0|
    |stencil_buf_2_0_fu_306            |   8|   0|    8|          0|
    |stencil_buf_2_0_load_reg_5298     |   8|   0|    8|          0|
    |stencil_buf_2_0_s_fu_302          |   8|   0|    8|          0|
    |stencil_buf_2_10_fu_346           |   8|   0|    8|          0|
    |stencil_buf_2_11_fu_350           |   8|   0|    8|          0|
    |stencil_buf_2_12_fu_354           |   8|   0|    8|          0|
    |stencil_buf_2_13_fu_358           |   8|   0|    8|          0|
    |stencil_buf_2_14_fu_362           |   8|   0|    8|          0|
    |stencil_buf_2_16_2_reg_5399       |   8|   0|    8|          0|
    |stencil_buf_2_1_fu_310            |   8|   0|    8|          0|
    |stencil_buf_2_2_fu_314            |   8|   0|    8|          0|
    |stencil_buf_2_3_fu_318            |   8|   0|    8|          0|
    |stencil_buf_2_4_fu_322            |   8|   0|    8|          0|
    |stencil_buf_2_5_fu_326            |   8|   0|    8|          0|
    |stencil_buf_2_6_fu_330            |   8|   0|    8|          0|
    |stencil_buf_2_7_fu_334            |   8|   0|    8|          0|
    |stencil_buf_2_7_load_reg_5306     |   8|   0|    8|          0|
    |stencil_buf_2_8_fu_338            |   8|   0|    8|          0|
    |stencil_buf_2_9_fu_342            |   8|   0|    8|          0|
    |stencil_buf_3_0_fu_370            |   8|   0|    8|          0|
    |stencil_buf_3_0_load_reg_5313     |   8|   0|    8|          0|
    |stencil_buf_3_0_s_fu_366          |   8|   0|    8|          0|
    |stencil_buf_3_10_fu_410           |   8|   0|    8|          0|
    |stencil_buf_3_11_fu_414           |   8|   0|    8|          0|
    |stencil_buf_3_12_fu_418           |   8|   0|    8|          0|
    |stencil_buf_3_13_fu_422           |   8|   0|    8|          0|
    |stencil_buf_3_14_fu_426           |   8|   0|    8|          0|
    |stencil_buf_3_16_2_reg_5406       |   8|   0|    8|          0|
    |stencil_buf_3_1_fu_374            |   8|   0|    8|          0|
    |stencil_buf_3_2_fu_378            |   8|   0|    8|          0|
    |stencil_buf_3_3_fu_382            |   8|   0|    8|          0|
    |stencil_buf_3_4_fu_386            |   8|   0|    8|          0|
    |stencil_buf_3_5_fu_390            |   8|   0|    8|          0|
    |stencil_buf_3_6_fu_394            |   8|   0|    8|          0|
    |stencil_buf_3_7_fu_398            |   8|   0|    8|          0|
    |stencil_buf_3_7_load_reg_5321     |   8|   0|    8|          0|
    |stencil_buf_3_8_fu_402            |   8|   0|    8|          0|
    |stencil_buf_3_9_fu_406            |   8|   0|    8|          0|
    |stencil_buf_4_0_fu_434            |   8|   0|    8|          0|
    |stencil_buf_4_0_load_reg_5328     |   8|   0|    8|          0|
    |stencil_buf_4_0_s_fu_430          |   8|   0|    8|          0|
    |stencil_buf_4_10_fu_474           |   8|   0|    8|          0|
    |stencil_buf_4_11_fu_478           |   8|   0|    8|          0|
    |stencil_buf_4_12_fu_482           |   8|   0|    8|          0|
    |stencil_buf_4_13_fu_486           |   8|   0|    8|          0|
    |stencil_buf_4_14_fu_490           |   8|   0|    8|          0|
    |stencil_buf_4_16_2_reg_5413       |   8|   0|    8|          0|
    |stencil_buf_4_1_fu_438            |   8|   0|    8|          0|
    |stencil_buf_4_2_fu_442            |   8|   0|    8|          0|
    |stencil_buf_4_3_fu_446            |   8|   0|    8|          0|
    |stencil_buf_4_4_fu_450            |   8|   0|    8|          0|
    |stencil_buf_4_5_fu_454            |   8|   0|    8|          0|
    |stencil_buf_4_6_fu_458            |   8|   0|    8|          0|
    |stencil_buf_4_7_fu_462            |   8|   0|    8|          0|
    |stencil_buf_4_7_load_reg_5336     |   8|   0|    8|          0|
    |stencil_buf_4_8_fu_466            |   8|   0|    8|          0|
    |stencil_buf_4_9_fu_470            |   8|   0|    8|          0|
    |stencil_buf_5_0_fu_498            |   8|   0|    8|          0|
    |stencil_buf_5_0_load_reg_5343     |   8|   0|    8|          0|
    |stencil_buf_5_0_s_fu_494          |   8|   0|    8|          0|
    |stencil_buf_5_10_fu_538           |   8|   0|    8|          0|
    |stencil_buf_5_11_fu_542           |   8|   0|    8|          0|
    |stencil_buf_5_12_fu_546           |   8|   0|    8|          0|
    |stencil_buf_5_13_fu_550           |   8|   0|    8|          0|
    |stencil_buf_5_14_fu_554           |   8|   0|    8|          0|
    |stencil_buf_5_16_2_reg_5420       |   8|   0|    8|          0|
    |stencil_buf_5_1_fu_502            |   8|   0|    8|          0|
    |stencil_buf_5_2_fu_506            |   8|   0|    8|          0|
    |stencil_buf_5_3_fu_510            |   8|   0|    8|          0|
    |stencil_buf_5_4_fu_514            |   8|   0|    8|          0|
    |stencil_buf_5_5_fu_518            |   8|   0|    8|          0|
    |stencil_buf_5_6_fu_522            |   8|   0|    8|          0|
    |stencil_buf_5_7_fu_526            |   8|   0|    8|          0|
    |stencil_buf_5_7_load_reg_5351     |   8|   0|    8|          0|
    |stencil_buf_5_8_fu_530            |   8|   0|    8|          0|
    |stencil_buf_5_9_fu_534            |   8|   0|    8|          0|
    |stencil_buf_6_0_fu_562            |   8|   0|    8|          0|
    |stencil_buf_6_0_load_reg_5358     |   8|   0|    8|          0|
    |stencil_buf_6_0_s_fu_558          |   8|   0|    8|          0|
    |stencil_buf_6_10_fu_602           |   8|   0|    8|          0|
    |stencil_buf_6_11_fu_606           |   8|   0|    8|          0|
    |stencil_buf_6_12_fu_610           |   8|   0|    8|          0|
    |stencil_buf_6_13_fu_614           |   8|   0|    8|          0|
    |stencil_buf_6_14_fu_618           |   8|   0|    8|          0|
    |stencil_buf_6_16_2_reg_5427       |   8|   0|    8|          0|
    |stencil_buf_6_1_fu_566            |   8|   0|    8|          0|
    |stencil_buf_6_2_fu_570            |   8|   0|    8|          0|
    |stencil_buf_6_3_fu_574            |   8|   0|    8|          0|
    |stencil_buf_6_4_fu_578            |   8|   0|    8|          0|
    |stencil_buf_6_5_fu_582            |   8|   0|    8|          0|
    |stencil_buf_6_6_fu_586            |   8|   0|    8|          0|
    |stencil_buf_6_7_fu_590            |   8|   0|    8|          0|
    |stencil_buf_6_7_load_reg_5366     |   8|   0|    8|          0|
    |stencil_buf_6_8_fu_594            |   8|   0|    8|          0|
    |stencil_buf_6_9_fu_598            |   8|   0|    8|          0|
    |stencil_buf_7_0_fu_626            |   8|   0|    8|          0|
    |stencil_buf_7_0_load_reg_5373     |   8|   0|    8|          0|
    |stencil_buf_7_0_s_fu_622          |   8|   0|    8|          0|
    |stencil_buf_7_10_fu_666           |   8|   0|    8|          0|
    |stencil_buf_7_11_fu_670           |   8|   0|    8|          0|
    |stencil_buf_7_12_fu_674           |   8|   0|    8|          0|
    |stencil_buf_7_13_fu_678           |   8|   0|    8|          0|
    |stencil_buf_7_14_fu_682           |   8|   0|    8|          0|
    |stencil_buf_7_16_2_reg_5434       |   8|   0|    8|          0|
    |stencil_buf_7_1_fu_630            |   8|   0|    8|          0|
    |stencil_buf_7_2_fu_634            |   8|   0|    8|          0|
    |stencil_buf_7_3_fu_638            |   8|   0|    8|          0|
    |stencil_buf_7_4_fu_642            |   8|   0|    8|          0|
    |stencil_buf_7_5_fu_646            |   8|   0|    8|          0|
    |stencil_buf_7_6_fu_650            |   8|   0|    8|          0|
    |stencil_buf_7_7_fu_654            |   8|   0|    8|          0|
    |stencil_buf_7_7_load_reg_5381     |   8|   0|    8|          0|
    |stencil_buf_7_8_fu_658            |   8|   0|    8|          0|
    |stencil_buf_7_9_fu_662            |   8|   0|    8|          0|
    |tile_index_dim0_reg_5013          |  32|   0|   32|          0|
    |tile_index_dim1_reg_5019          |  32|   0|   32|          0|
    |tmp_12_reg_5462                   |   1|   0|    1|          0|
    |tmp_13_reg_5467                   |   1|   0|    1|          0|
    |tmp_18_reg_5082                   |   3|   0|    3|          0|
    |tmp_21_reg_5093                   |   1|   0|    1|          0|
    |tmp_28_reg_5198                   |  10|   0|   10|          0|
    |tmp_32_1_reg_5189                 |   1|   0|    1|          0|
    |tmp_3_reg_5149                    |  11|   0|   14|          3|
    |tmp_43_reg_5203                   |   1|   0|    1|          0|
    |tmp_44_reg_5207                   |   1|   0|    1|          0|
    |tmp_45_reg_5216                   |   1|   0|    1|          0|
    |tmp_46_reg_5225                   |   1|   0|    1|          0|
    |tmp_47_reg_5234                   |   1|   0|    1|          0|
    |tmp_48_reg_5243                   |   1|   0|    1|          0|
    |tmp_4_reg_5158                    |  11|   0|   14|          3|
    |tmp_54_1_reg_5483                 |   1|   0|    1|          0|
    |tmp_54_2_reg_5498                 |   1|   0|    1|          0|
    |tmp_54_3_reg_5518                 |   1|   0|    1|          0|
    |tmp_54_4_reg_5538                 |   1|   0|    1|          0|
    |tmp_54_5_reg_5558                 |   1|   0|    1|          0|
    |tmp_54_6_reg_5578                 |   1|   0|    1|          0|
    |tmp_54_7_reg_5598                 |   1|   0|    1|          0|
    |tmp_55_2_reg_5503                 |   1|   0|    1|          0|
    |tmp_55_3_reg_5523                 |   1|   0|    1|          0|
    |tmp_55_4_reg_5543                 |   1|   0|    1|          0|
    |tmp_55_5_reg_5563                 |   1|   0|    1|          0|
    |tmp_55_6_reg_5583                 |   1|   0|    1|          0|
    |tmp_55_7_reg_5603                 |   1|   0|    1|          0|
    |tmp_5_reg_5049                    |  32|   0|   32|          0|
    |tmp_6_reg_5061                    |  32|   0|   32|          0|
    |tmp_7_reg_5087                    |  11|   0|   14|          3|
    |tmp_reg_5025                      |  31|   0|   32|          1|
    |tmp_s_reg_5037                    |  31|   0|   32|          1|
    |icmp1_reg_5169                    |   0|   1|    1|          0|
    |icmp_reg_5145                     |   0|   1|    1|          0|
    |or_cond1_1_reg_5627               |   0|   1|    1|          0|
    |or_cond1_2_reg_5646               |   0|   1|    1|          0|
    |or_cond1_3_reg_5665               |   0|   1|    1|          0|
    |or_cond1_4_reg_5684               |   0|   1|    1|          0|
    |or_cond1_5_reg_5703               |   0|   1|    1|          0|
    |or_cond1_6_reg_5722               |   0|   1|    1|          0|
    |or_cond1_7_reg_5741               |   0|   1|    1|          0|
    |or_cond1_reg_5608                 |   0|   1|    1|          0|
    |stencil_buf_0_0_load_reg_5252     |   0|   8|    8|          0|
    |stencil_buf_1_0_load_reg_5275     |   0|   8|    8|          0|
    |stencil_buf_2_0_load_reg_5298     |   0|   8|    8|          0|
    |stencil_buf_3_0_load_reg_5313     |   0|   8|    8|          0|
    |stencil_buf_4_0_load_reg_5328     |   0|   8|    8|          0|
    |stencil_buf_5_0_load_reg_5343     |   0|   8|    8|          0|
    |stencil_buf_6_0_load_reg_5358     |   0|   8|    8|          0|
    |stencil_buf_7_0_load_reg_5373     |   0|   8|    8|          0|
    |tmp_32_1_reg_5189                 |   0|   1|    1|          0|
    |tmp_43_reg_5203                   |   0|   1|    1|          0|
    |tmp_44_reg_5207                   |   0|   1|    1|          0|
    |tmp_45_reg_5216                   |   0|   1|    1|          0|
    |tmp_46_reg_5225                   |   0|   1|    1|          0|
    |tmp_47_reg_5234                   |   0|   1|    1|          0|
    |tmp_48_reg_5243                   |   0|   1|    1|          0|
    |tmp_4_reg_5158                    |   0|  11|   14|          3|
    |tmp_7_reg_5087                    |   0|  11|   14|          3|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |2254| 103| 2383|         26|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-----+------------+--------------------------+--------------+
|         RTL Ports        | Dir | Bits|  Protocol  |       Source Object      |    C Type    |
+--------------------------+-----+-----+------------+--------------------------+--------------+
|ap_clk                    |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_rst                    |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_start                  |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_done                   | out |    1| ap_ctrl_hs |          compute         | return value |
|ap_idle                   | out |    1| ap_ctrl_hs |          compute         | return value |
|ap_ready                  | out |    1| ap_ctrl_hs |          compute         | return value |
|compute_flag              |  in |    1|   ap_none  |       compute_flag       |    scalar    |
|output_0_address0         | out |   10|  ap_memory |         output_0         |     array    |
|output_0_ce0              | out |    1|  ap_memory |         output_0         |     array    |
|output_0_we0              | out |    1|  ap_memory |         output_0         |     array    |
|output_0_d0               | out |    1|  ap_memory |         output_0         |     array    |
|output_1_address0         | out |   10|  ap_memory |         output_1         |     array    |
|output_1_ce0              | out |    1|  ap_memory |         output_1         |     array    |
|output_1_we0              | out |    1|  ap_memory |         output_1         |     array    |
|output_1_d0               | out |    1|  ap_memory |         output_1         |     array    |
|output_2_address0         | out |   10|  ap_memory |         output_2         |     array    |
|output_2_ce0              | out |    1|  ap_memory |         output_2         |     array    |
|output_2_we0              | out |    1|  ap_memory |         output_2         |     array    |
|output_2_d0               | out |    1|  ap_memory |         output_2         |     array    |
|output_3_address0         | out |   10|  ap_memory |         output_3         |     array    |
|output_3_ce0              | out |    1|  ap_memory |         output_3         |     array    |
|output_3_we0              | out |    1|  ap_memory |         output_3         |     array    |
|output_3_d0               | out |    1|  ap_memory |         output_3         |     array    |
|output_4_address0         | out |   10|  ap_memory |         output_4         |     array    |
|output_4_ce0              | out |    1|  ap_memory |         output_4         |     array    |
|output_4_we0              | out |    1|  ap_memory |         output_4         |     array    |
|output_4_d0               | out |    1|  ap_memory |         output_4         |     array    |
|output_5_address0         | out |   10|  ap_memory |         output_5         |     array    |
|output_5_ce0              | out |    1|  ap_memory |         output_5         |     array    |
|output_5_we0              | out |    1|  ap_memory |         output_5         |     array    |
|output_5_d0               | out |    1|  ap_memory |         output_5         |     array    |
|output_6_address0         | out |   10|  ap_memory |         output_6         |     array    |
|output_6_ce0              | out |    1|  ap_memory |         output_6         |     array    |
|output_6_we0              | out |    1|  ap_memory |         output_6         |     array    |
|output_6_d0               | out |    1|  ap_memory |         output_6         |     array    |
|output_7_address0         | out |   10|  ap_memory |         output_7         |     array    |
|output_7_ce0              | out |    1|  ap_memory |         output_7         |     array    |
|output_7_we0              | out |    1|  ap_memory |         output_7         |     array    |
|output_7_d0               | out |    1|  ap_memory |         output_7         |     array    |
|input_0_address0          | out |   10|  ap_memory |          input_0         |     array    |
|input_0_ce0               | out |    1|  ap_memory |          input_0         |     array    |
|input_0_q0                |  in |    8|  ap_memory |          input_0         |     array    |
|input_1_address0          | out |   10|  ap_memory |          input_1         |     array    |
|input_1_ce0               | out |    1|  ap_memory |          input_1         |     array    |
|input_1_q0                |  in |    8|  ap_memory |          input_1         |     array    |
|input_2_address0          | out |   10|  ap_memory |          input_2         |     array    |
|input_2_ce0               | out |    1|  ap_memory |          input_2         |     array    |
|input_2_q0                |  in |    8|  ap_memory |          input_2         |     array    |
|input_3_address0          | out |   10|  ap_memory |          input_3         |     array    |
|input_3_ce0               | out |    1|  ap_memory |          input_3         |     array    |
|input_3_q0                |  in |    8|  ap_memory |          input_3         |     array    |
|input_4_address0          | out |   10|  ap_memory |          input_4         |     array    |
|input_4_ce0               | out |    1|  ap_memory |          input_4         |     array    |
|input_4_q0                |  in |    8|  ap_memory |          input_4         |     array    |
|input_5_address0          | out |   10|  ap_memory |          input_5         |     array    |
|input_5_ce0               | out |    1|  ap_memory |          input_5         |     array    |
|input_5_q0                |  in |    8|  ap_memory |          input_5         |     array    |
|input_6_address0          | out |   10|  ap_memory |          input_6         |     array    |
|input_6_ce0               | out |    1|  ap_memory |          input_6         |     array    |
|input_6_q0                |  in |    8|  ap_memory |          input_6         |     array    |
|input_7_address0          | out |   10|  ap_memory |          input_7         |     array    |
|input_7_ce0               | out |    1|  ap_memory |          input_7         |     array    |
|input_7_q0                |  in |    8|  ap_memory |          input_7         |     array    |
|tile_index                |  in |   32|   ap_none  |        tile_index        |    scalar    |
|tile_num_dim0             |  in |   32|   ap_none  |       tile_num_dim0      |    scalar    |
|var_threshold_y_extent_0  |  in |   32|   ap_none  | var_threshold_y_extent_0 |    scalar    |
|var_threshold_y_extent_1  |  in |   32|   ap_none  | var_threshold_y_extent_1 |    scalar    |
|var_threshold_y_min_0     |  in |   32|   ap_none  |   var_threshold_y_min_0  |    scalar    |
|var_threshold_y_min_1     |  in |   32|   ap_none  |   var_threshold_y_min_1  |    scalar    |
+--------------------------+-----+-----+------------+--------------------------+--------------+

