# Lab09
- 練習SystemVerilog (比Verilog方便許多)
- 這次pattern在Lab10也會用到