m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/simulation/modelsim
valtsource_probe_top
Z1 !s110 1712649447
!i10b 1
!s100 Vm<SK`gfZU7Q6zE66<bH`1
IAI>6DK>C]9Wj7lcaVmMfm1
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1712641027
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/submodules/altsource_probe_top.v
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/submodules/altsource_probe_top.v
L0 14
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1712649447.000000
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/submodules/altsource_probe_top.v|
!s90 -reportprogress|300|-vlog01compat|-work|probe_pc|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/submodules|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/submodules/altsource_probe_top.v|
!i113 1
Z6 o-vlog01compat -work probe_pc
!s92 -vlog01compat -work probe_pc +incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/submodules
Z7 tCvgOpt 0
vprobe_pc
R1
!i10b 1
!s100 L_?e8GfIKTcljNQRoG1nZ1
Id;>>MDBd:=[OJenMn:7<e1
R2
R0
R3
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/probe_pc.v
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/probe_pc.v
L0 6
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/probe_pc.v|
!s90 -reportprogress|300|-vlog01compat|-work|probe_pc|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis/probe_pc.v|
!i113 1
R6
!s92 -vlog01compat -work probe_pc +incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/probe_pc/synthesis
R7
