# MIPS CPU Design

使用 Verilog HDL 实现的简易**单周期 CPU 设计**和**多周期 CPU 设计**。

中山大学计算机组成原理实验（2018年秋季），教师：何朝东。



# 目录说明

这些文件是从 Vivado 2018.1 的工程中提取的，仅保留了`.srcs`目录。

- MultiCycleCPU

  多周期 CPU 设计与实现。

- SingleCycleCPU

  单周期 CPU 设计与实现。

- hex_to_7seg

  这是一个子模块，作用是将十六进制数转换为可供七段数码管显示的编码。

