 2
一. 中文摘要 
本子計畫之結案報告的重點包含
可應用在以 CW laser 製作的 LTPS 
TFT、及 TFT-LCDs 資料驅動電路之新
型數位類比轉換器(DAC)、新型輸出緩
衝器(Output Buffer)以及可應用在資料
驅動電路/掃瞄驅動電路之新型電壓位
準轉換器(Level shifter)。經由模擬軟體
Hspice 將電路之特性最佳化，並實際
製作電路。由量測結果顯示，新型數
位類比轉換器的 INL/DNL 皆在 1 LSB
內，新型輸出緩衝器(Output Buffer)的
偏差電壓在中間灰階只有 0.064 mV，
新型電壓位準轉換器利用二極體連接
負載成功的將功率消耗減少。 
 
關鍵詞：薄膜電晶體液晶顯示器、驅
動電路、數位類比轉換器、輸出緩衝
器、電壓位準轉換器。 
 
Abstract 
The research topics include the 
driver circuits: digital to analog 
converter (DAC), output buffer for 
source drivers and level shifter for 
source/scan drivers with CW-laser 
crystallized LTPS TFT device for 
TFT-LCDs. We have designed, 
simulated, and manufactured the data 
drivers, then recorded the measurement 
results. We can see the measurement 
results, the INL/DNL of the novel DAC 
is within 1 LSB. The offset voltage of 
novel output buffer is limited in 0.064 
mV in middle gray-level. By utilizing 
diode-connected active loads, the power 
consumption of the proposed level 
shifter had been diminished 
successfully.  
 
Keywords : TFT-LCD、Digital to analog 
converter (DAC)、output buffer 、level 
shifter 、source driver、scan driver 
 
二. 報告內容 
研究目的： 
利用現有之LTPS模型參數來做驅
動電路之設計。利用電路設計之概
念，來補償低溫多晶矽製程變異較大
的缺點。本次報告以資料驅動電路為
主。經由模擬最佳化後，並由量測結
果來比較實作成果與電路模擬之差異
性。 
1. Digital to analog converter (DAC) 
    圖一為本次報告提出之數位類比
轉換器。本電路利用電阻並聯後可改
變電阻值之特性，利用開關控制並聯
電阻之數目而改變電阻值，電阻值一
改變，在電阻上之分壓也隨之改變，
進而取出數位訊號相對應之類比電壓
值，達成數位類比轉換功效。我們在
模擬時，輸出端掛上三級RC負載，每
個電阻值是1 kΩ，每個電容是5 pF。
圖二及圖三為本電路之DNL、INL之模
擬圖，由圖中可觀察出，DNL最差為
0.3，INL最差為0.5。 
 
 
圖一 新型8-bit數位類比轉換器 
 4
 
圖八 上升時間/下降時間之量測結果
(10 V VDD) 
-0.4
-0.3
-0.2
-0.1
0
0.1
0.2
0.3
0.4
0 8 16 24 32 40 48 56 64
Digital Code
D
N
L
 (L
SB
)
 
圖九 DNL 之量測結果(10V VDD) 
-0.8
-0.6
-0.4
-0.2
0
0.2
0.4
0 8 16 24 32 40 48 56 64
Digital Code
IN
L 
(L
SB
)
 
圖十 INL 之量測結果(10V VDD) 
 
由圖九、十我們可觀察出，DNL 值為
0.36 到 -0.34 LSB 而 INL 由 0.3 到 
-0.68 LSB。由量測結果我們可以看
到，我們提出的數位類比轉換器其
DNL 及 INL 皆在±1LSB 中。 
 
2. Buffer amplifier for source driver 
輸出緩衝器主要的功能為驅動面
板上的資料線以及畫素電路。在輸出
緩衝器之前為數位類比轉換器。  
如圖十一所示為輸出緩衝器電
路，主要功能是加強前端數位類比轉
換器之驅動能力，藉以推動後端面板
以及資料線之負載。 
 
本電路分成四個部份，偏壓電
路 、 互 補 型 折 疊 式 串 疊 放 大 器
(Folded-cascode)、差動輸入放大器
(Differential mode input amplifier )以及
Class-AB 輸出級。互補型折疊式串疊
放大器(Folded-cascode)具有高增益、
高輸入與輸出範圍 (ICMR、Output 
Swing)，Class-AB 輸出級具有高驅動
力與低功率消耗，而在兩級間再加一
差動輸入放大器 (Differential mode 
input amplifier )，可使增益以及共模互
斥比(CMRR)更高，藉以將偏差電壓
(Offset Voltage)縮小。 
 
圖十二為此電路之暫態分析模擬
圖，負載為五級的 RC，R 值為 1 KΩ，
C 值為 5 pF。上面為輸入波形，頻率
20 kHz，振幅 0- 5 V。下面的波形為輸
出波形，上升及下降時間皆為 0.59 
µs。而上升穩定時間為 3.43 µs。下降
穩定時間為 6.4 µs。 
 
圖十三為本電路之直流分析。由
圖十三我們可以看出，輸入電壓以及
輸出電壓幾乎重疊，可見本電路之偏
差電壓很小。圖十四為偏差電壓分析， 
取輸入電壓減去輸出電壓便可得到此
曲線。將電壓範圍分成三個部份來做
分析，分別是低灰階、中間灰階以及
高灰階。其各部份最大之偏差電壓分
別為-35.53 mV， 0.064 mV 以及 4.21 
mV。 
 
 6
 
圖十六  直流分析 (VDD=10 V) 
 
 
圖十七  偏差電壓 (VDD=10 V) 
 
最大偏差電壓在低灰階、中間灰階以
及高灰階三個部份分別為 -3.32 mV, 
-4.24 mV 及 50.99 mV。 
 
Measurement results of the output 
buffer 
 
    在將電路特性最佳化後，接著
layout 佈局，製作成晶片。以下為本次
晶片之量測結果。 
    圖十八為輸出緩衝器之晶片拍照
圖。本電路一共有六個接點，分別是
VDD、Vin+、Vin-、Vbias、Gnd、Vo。 
 
 
圖十八輸出緩衝器晶片圖 
 
圖十九為暫態分析之量測結果。
上面為輸入 20 kHz 的方波，VDD 為
10 V。由十九我們可看到，其輸出振
幅為 9.7 V。上升時間為 844 ns，下降
時間為 1.46 µs。 圖二十及圖二十一所
示為上升穩定時間及下降穩定時間。
分別是 3.20µs 及 4.56µs。圖二十二為
輸入 20 kHz 三角波之暫態分析，我們
可看出輸出波形只在接近 VSS 端有稍
微的失真。表一為輸出緩衝器各方面
的量測數據。 
 
圖十九 暫態分析量測結果 
 
 
圖二十 上升穩定時間 
 
Vout 
Vin 
Measuring line
 8
Vin+ Vout
M1 M2
M3 M4
M5
M6 M7
M8 M9
M10 M11
M12
M13 M14
M17
M18
CCRC
M15 M16
 
圖二十三 輸出緩衝器 II 
 
圖二十四 暫態分析 
 
圖二十五 直流分析 
 
圖二十六 偏差電壓 
 
3. Level shifter for data/scan driver 
一般而言，源極驅動電路裡面從
一開始接收數位訊號，將資料存入輸
入暫存器，經過移位暫存器 (Shift 
Register)的控制，然後依序存入栓鎖器
(Latch)， 但是因為數位資料是屬於較
低的電壓，而源極驅動電路是屬於比
較高電壓的驅動方式，所以我們必須
加入電壓位準轉換器，將電壓提升，
才能將高電壓的訊號輸入下一端的數
位類比轉換器(DAC)，以驅動下面的電
路。如圖二十七(a)所示。 
 
圖二十七  (a)資料驅動電路之電壓範
圍轉換 (b)掃瞄驅動電路吃電壓範圍
轉換 
 
 
圖二十八 電壓位準轉換器 
 10
 
圖三十二 電壓位準轉換器之晶片圖 
 
 
 
圖三十三 電壓範圍量測結果 
 
 
 
 
圖三十四 電壓範圍量測結果 
 
圖三十五電壓範圍量測結果 
 
五.結論 
 
    本子計畫結案報告完成了利用
CW laser 結晶法之 I-V 曲線所萃取出
的參數模型，將掃描驅動電路 (scan 
driver)及資料驅動電路(data driver)內
的各電路方塊設計完成。應用於資料
驅動電路之數位類比轉換器、輸出緩
衝器及可應用於資料/掃描驅動電路之
電壓位準轉換器已設計完成並得到量
測結果。其中新式數位類比轉換器，
利用開關控制並聯電阻之數目而改變
電阻值，我們在量測晶片時，其
DNL/INL 也都在 1LSB 以內。新式低
偏差電壓軌到軌之輸出緩衝器，其量
測值輸出振幅為 9.7 V。上升時間為
844 ns，下降時間為 1.46 µs。上升穩定
時間及下降穩定時間，分別是 3.20 µs
及 4.56 µs。而低功率消耗之電壓位準
轉換器，利用二極體連接負載來降低
功率消耗，在量測方面，其輸出電壓
範圍也可成功的應用在資料/掃描驅動
電路。
 
