---
title: 堆栈式 CMOS、背照式 CMOS 和传统 CMOS 传感器的区别
date: 2020-07-18 10:08:00
tags: [Sensor, ISP]
---

堆栈式 CMOS、背照式 CMOS 和传统 CMOS 传感器有何区别
<!--more-->


## sensor 结构技术
传统（前照式）CMOS、背照式（Back-illuminated）CMOS、堆叠式（Stacked）CMOS

## 工艺差异
最大最基础的差别就在于其结构。影响最终成像效果不仅仅靠CMOS，还需要考虑镜头以及拍照算法等。其实并不是越先进的结构也一定更好，这得看用了什么工艺（比如180nm沉浸式光刻还是500nm干刻）和技术（比如索尼“Exmor”每列并列独立的模拟CDS+数模转换+数字CDS的标志性的降噪读出回路）。

优异的工艺和技术可以使得即便不使用更新结构的CMOS，同样拥有更好的量子效率、固有热噪声、增益、满阱电荷、宽容度、灵敏度等关键型指标。在相同技术和工艺下，底大一级的确压死人。人类的进步就是在不断发现问题，解决问题。背照式以及堆栈式CMOS的出现，也是为了解决之前CMOS的种种问题。

## 一、传统（前照式）CMOS与背照式（Back-illuminated）CMOS

传统CMOS真正的名称应该是前照式CMOS。一般的CMOS像素都由以下几部分构成：片上透镜（microlenses）、彩色滤光片（On-chip color filters）、金属排线、光电二极管以及基板。



对比一下前照式和背照式的横剖对比图示：

![](https://img-blog.nos-eastchina1.126.net/PersonalPhoto/blog_sensor_bsi.jpg)


传统的CMOS是图中左边的“前照式”结构，当光线射入像素，经过了片上透镜和彩色滤光片后，先通过金属排线层，最后光线才被光电二极管接收。    大家都知道金属是不透光的，而且还会反光。所以，在金属排线这层光线就会被部分阻挡和反射掉，光电二极管吸收的光线能就只有刚进来的时候的`70％`或更少；而且这反射还有可能串扰旁边的像素，导致颜色失真。（目前中低档的CMOS排线层所用金属是比较廉价的铝（Al），铝对整个可见光波段（380～780nm）基本保持90％左右的反射率。）     

“背照式”CMOS的金属排线层和光电二极管的位置和“前照式”正好颠倒，光线几乎没有阻挡和干扰地就下到光电二极管，光线利用率极高，所以背照式CMOS传感器能更好的利用照射入的光线，在低照度环境下成像质量也就更好了。
    
    
![](https://img-blog.nos-eastchina1.126.net/PersonalPhoto/blog_sensor_bsi2.jpg)


### 二、背照式（Back-illuminated）与堆叠式（Stacked）    
堆叠式CMOS最先出现在索尼推出的移动终端用CMOS上，Exmor RS为其注册商标。    堆叠式出现的初衷其实不是为了减少整个镜头模组的体积，这个只是其附带好处而已。   CMOS的制作和CPU的制作类似，需要特殊的光刻机对硅晶圆进行蚀刻，形成像素区域（Pixel Section）和处理回路区域（Circuit Section）。像素区域就是种植像素的地方，而处理回路顾名思义，就是管理这一群像素的电路。


为了提高像素集合光的效率，需要引入光波导管。光波导管的干刻过程中，硅晶圆和像素区域会有损伤，此时则要进行一个叫做“退火（annealing process）”的热处理步骤，让硅晶圆和像素区域从损伤中恢复回来，这时候需要将整块CMOS加热。好了，问题来了，这么一热，同在一块晶圆上的处理回路肯定有一定的损伤了，原先已经“打造”好了的电容电阻值，经过退火后肯定改变了，这种损伤必定会对电信号读出有一定影响。这么一来，处理回路躺着都中枪，像素区域的“退火”是必须的。  

还有一个问题，索尼目前建有的移动终端用CMOS的制程是65纳米干刻，这个65纳米的工艺对于CMOS的像素区域的“种植”是完全足够的。但是处理回路区域的“打造”，65纳米是不够的，如果能有30纳米（实际提升至45nm制程）的工艺去打造电路，那么处理回路上的晶体管数量就几乎翻番，其对像素区域的“调教”也就会有质的飞跃，画质肯定相应变好。但因为是在同一块晶圆上制作，像素和回路区域需要在同一个制程下制作。处理回路：“怎么吃亏的总是我！”   如此鱼和熊掌不可兼得的事情，假如解决了多好！于是索尼的工程师打起了晶圆的基板 （BOSS登场）的主意。先来看这张结构图。原来处理回路是和像素区域在同一块晶圆上打造的。

![](https://img-blog.nos-eastchina1.126.net/PersonalPhoto/blog_sensor_bsi3.jpg)

那么不妨把处理回路放到那里去？

首先利用SOI和基板的热传导系数差异，通过加热将两者分开。   像素区域放到65纳米制程的机器上做，处理回路则放到制程更高（45nm）的机器上做。   然后在拼在一起，堆栈式CMOS也就这样诞生了。上边遇到的两个问题：  ①像素“退火”时回路区域躺着中枪。  ②在同一块晶圆上制作时的制程限制。均迎刃而解！      堆叠式不仅继承了背照式的优点（像素区域依然是背照式），还克服了其在制作上的限制与缺陷。由于处理回路的改善和进步，摄像头也将能提供更多的功能，比如说硬件HDR，慢动作拍摄等等。像素与处理回路分家的同时，摄像头的体积也会变得更小，但功能和性能却不减，反而更佳。像素区域（CMOS的尺寸）可以相应地增大，用来种植更多或者更大的像素。处理回路也会的到相应的优化（最重要不会在“退火”中枪了）。

---



参考：https://www.zhihu.com/question/23295693/answer/30214135


###[我的个人博客主页，欢迎访问](http://www.aomanhao.top/)
###[我的CSDN主页，欢迎访问](https://blog.csdn.net/Aoman_Hao)
###[我的GitHub主页，欢迎访问](https://github.com/AomanHao)


