module ltl2dba_C2 (
  input p_0,
  input p_1,
  input p_2,
  input p_3,
  input p_4,
  input p_5,
  input p_6,
  input p_7,
  input p_8,
  input p_9,
  input p_10,
  input p_11,
  input p_12,
  input p_13,
  input p_14,
  input p_15,
  input p_16,
  input p_17,
  input p_18,
  input p_19,
  input p_20,
  input p_21,
  input p_22,
  input p_23,
  input p_24,
  input p_25,
  input p_26,
  input p_27,
  input p_28,
  input p_29,
  input p_30,
  input p_31,
  output reg acc
);
  reg l0;
  reg l1;
  reg l2;
  reg l3;
  reg l4;
  reg l5;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
    l3 = 0;
    l4 = 0;
    l5 = 0;
  end
  assign acc = (!l5) & (!((!((((!l0) & (l1)) & ((!l3) & (!l2))) & ((!l4) & (p_1)))) & (!(((!l1) & ((!l3) & (!l2))) & ((!l4) & (!l0))))));
  always @(posedge $global_clock) begin
    l0 <= (!(((!l5) & (!(((!((!((!((!((!l3) & (!((!((l4) & (!p_22))) & (!((!l4) & (!p_6))))))) & (!((!((l4) & (p_30))) & ((l3) & (!((!l4) & (p_14)))))))) & (l2))) & ((!((!((!((!l3) & (!((!((!l4) & (!p_2))) & (!((l4) & (!p_18))))))) & (!((l3) & (!((!((l4) & (!p_26))) & (!((!l4) & (!p_10))))))))) & (!l2))) & (l0)))) & (l1)) & (!((!l0) & (!((!((l2) & (!((!((l3) & (!((!((l4) & (!p_29))) & (!((!l4) & (!p_13))))))) & (!((!l3) & (!((!((!l4) & (!p_5))) & (!((l4) & (!p_21))))))))))) & (!((!((!((!((l4) & (p_17))) & ((!l3) & (!((!l4) & (p_1)))))) & (!((l3) & (!((!((l4) & (!p_25))) & (!((!l4) & (!p_9))))))))) & (!l2)))))))))) & (!((!((!((!((!((!((!(((!l3) & (!((p_0) & (!l4)))) & (!((!p_15) & (l4))))) & (!((l3) & (!((!((p_7) & (!l4))) & (!((p_23) & (l4))))))))) & (!l2))) & (!((!((!((l3) & (!((!((p_11) & (!l4))) & (!((p_27) & (l4))))))) & (!((!l3) & (!((!((p_19) & (l4))) & (!((p_3) & (!l4))))))))) & (l2))))) & (!l0))) & (!((!((!((!((!((!l3) & (!((!((l4) & (!p_20))) & (!((!l4) & (!p_4))))))) & (!((l3) & (!((!((!l4) & (!p_12))) & (!((l4) & (!p_28))))))))) & (l2))) & (!((!((!(((!l3) & (!((p_0) & (!l4)))) & (!((p_16) & (l4))))) & (!((l3) & (!((!((!l4) & (!p_8))) & (!((l4) & (!p_24))))))))) & (!l2))))) & (l0))))) & (!l1))))) & (!((!((p_31) & (((!l1) & ((!l3) & (!l2))) & ((!l4) & (!l0))))) & (l5)));
    l1 <= (!l5) & (!((!((!((!((!((!((!l3) & (!((!((l4) & (!p_22))) & (!((!l4) & (!p_6))))))) & (!((!((l4) & (p_30))) & ((l3) & (!((!l4) & (p_14)))))))) & (l2))) & ((!((!((!((!l3) & (!((!((!l4) & (!p_2))) & (!((l4) & (!p_18))))))) & (!((l3) & (!((!((l4) & (!p_26))) & (!((!l4) & (!p_10))))))))) & (!l2))) & (l0)))) & (l1))) & (!((!((!(((!l1) & ((!l3) & (!l2))) & ((p_0) & (!l4)))) & (!((l0) & (!l1))))) & (!((!((!((!((!((!l3) & (!((!((l4) & (!p_20))) & (!((!l4) & (!p_4))))))) & (!((l3) & (!((!((!l4) & (!p_12))) & (!((l4) & (!p_28))))))))) & (l2))) & (!((!((!(((!l3) & (!((p_0) & (!l4)))) & (!((p_16) & (l4))))) & (!((l3) & (!((!((!l4) & (!p_8))) & (!((l4) & (!p_24))))))))) & (!l2))))) & (l0)))))));
    l2 <= (!((!((!((!((!l3) & (!((!((l4) & (!p_22))) & (!((!l4) & (!p_6))))))) & (!((!((l4) & (p_30))) & ((l3) & (!((!l4) & (p_14)))))))) & (l2))) & (!((!((!((!((!l3) & (!((!((!l4) & (!p_2))) & (!((l4) & (!p_18))))))) & (!((l3) & (!((!((l4) & (!p_26))) & (!((!l4) & (!p_10))))))))) & (!l2))) & (!(((l0) & (l1)) & (l2))))))) & ((!((!((l0) & (l1))) & (!l2))) & (!l5));
    l3 <= ((!l5) & (!((!l3) & (!(((l0) & (l1)) & (l2)))))) & (!((!((!((l4) & (p_30))) & ((l3) & (!((!l4) & (p_14)))))) & (!((!((!l3) & (!((!((l4) & (!p_22))) & (!((!l4) & (!p_6))))))) & (!((l3) & (((l0) & (l1)) & (l2))))))));
    l4 <= ((!(((l3) & (((l0) & (l1)) & (l2))) & ((l4) & (p_30)))) & (!l5)) & (!((!l4) & (!(((l3) & (((l0) & (l1)) & (l2))) & (p_14)))));
    l5 <= (!((l5) & (!((!p_31) & (((!l1) & ((!l3) & (!l2))) & ((!l4) & (!l0))))))) & (!((!(((l3) & (((l0) & (l1)) & (l2))) & ((l4) & (p_30)))) & (!l5)));
  end
endmodule