BLKS
LIT 510
LIT 520
OPR 7
LIT 1
OPR 7
LIT 55
LIT 2222
LIT 24
OPR 7
LIT 4
LIT 5
LIT 899
LIT 99
LIT 1222
LIT 25555
LIT 1
LIT 2
LIT 2
MAZ 510
MAZ 260100
MAZ 1
MAZ 1
MAZ 1
MAZ 1
LIT 1234
LIT 2345
LIT 1
LIT 3
OPR 1
LIT 2
LIT 4
OPR 2
LIT 3
LIT 5
OPR 3
LIT 4
LIT 1
OPR 3
LIT 2
OPR 1
LIT 0
LIT 1
LIT 2
LIT 3
LIT 4
CAL #main_start
JMP #main_end
#pr_start:
RET 0
#pr_end:
#nonsense_start:
RET 0
#nonsense_end:
#matrix_start:
LIT 1
OPR 7
LIT 2
OPR 1
LIT 3
LIT 4
OPR 3
LIT 5
OPR 4
LIT 6
OPR 5
OPR 2
LIT 1
OPR 7
LIT 2
OPR 1
LIT 3
OPR 1
LIT 4
OPR 1
LIT 1
LIT 2
OPR 2
LIT 3
OPR 2
LIT 4
OPR 2
LIT 1
LIT 2
OPR 3
LIT 3
OPR 3
LIT 4
OPR 3
LIT 100
LIT 10
OPR 4
LIT 10
OPR 4
LIT 1
OPR 7
OPR 3
LIT 1
LIT 2
OPR 2
LIT 3
LIT 5
OPR 1
OPR 3
LIT 1
LIT 2
LIT 1
LIT 2
OPR 7
LIT 3
MAZ 4
LIT 0
LOD 1,260633
LIT 0
LOD 1,260634
OPR 1
LIT 0
LOD 1,260633
LIT 0
LOD 1,260634
OPR 3
LIT 0
LEA 0,19
STO -1,0
LIT 5
LIT 5
OPR 3
LIT 1
OPR 1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LEA 1,260639
STO -1,0
LIT 134
LIT 100
OPR 5
LIT 1
OPR 7
OPR 1
LIT 0
LIT 0
LIT 4
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LEA 0,4
STO -1,0
RET 0
#matrix_end:
#logic_start:
LIT 0
LIT 0
LIT 0
LOD 0,4
LIT 0
LOD 0,5
OPR 14
JPC #if[0]_else
#if[0]_start:
BLKS
LIT 0
LOD 1,5
LIT 0
LEA 1,4
STO -1,0
BLKE 0
JMP #if[0]_end
#if[0]_else:
#if[0]_end:
LIT 0
LOD 0,4
LIT 0
LOD 0,5
OPR 16
JPC #if[1]_else
#if[1]_start:
BLKS
LIT 0
LOD 1,5
LIT 0
LEA 1,4
STO -1,0
BLKE 0
JMP #if[1]_end
#if[1]_else:
#if[1]_end:
#and[0]_start:
LIT 0
LOD 0,4
LIT 100
OPR 13
JPC #and[0]_shortcut
LIT 1
LIT 0
LOD 0,5
LIT 100
OPR 15
OPR 9
JMP #and[0]_end
#and[0]_shortcut:
LIT 0
#and[0]_end:
JPC #if[2]_else
#if[2]_start:
BLKS
BLKE 0
JMP #if[2]_end
#if[2]_else:
#if[2]_end:
#and[1]_start:
LIT 0
LOD 0,4
LIT 0
OPR 11
JPC #and[1]_shortcut
LIT 1
LIT 0
LOD 0,5
LIT 0
OPR 12
OPR 9
JMP #and[1]_end
#and[1]_shortcut:
LIT 0
#and[1]_end:
JPC #if[3]_else
#if[3]_start:
BLKS
BLKE 0
JMP #if[3]_end
#if[3]_else:
#if[3]_end:
#and[2]_start:
LIT 0
LOD 0,4
LIT 0
OPR 11
JPC #and[2]_shortcut
LIT 1
LIT 0
LOD 0,5
OPR 8
OPR 9
JMP #and[2]_end
#and[2]_shortcut:
LIT 0
#and[2]_end:
JPC #if[4]_else
#if[4]_start:
BLKS
WRTS "YeG1\n"
BLKE 0
JMP #if[4]_end
#if[4]_else:
#if[4]_end:
#or[0]_start:
LIT 0
LOD 0,4
OPR 8
JPT #or[0]_true
LIT 0
LIT 0
LOD 0,5
OPR 10
JMP #or[0]_end
#or[0]_true:
LIT 1
#or[0]_end:
JPC #if[5]_else
#if[5]_start:
BLKS
WRTS "YeG2\n"
BLKE 0
JMP #if[5]_end
#if[5]_else:
#if[5]_end:
#or[1]_start:
LIT 0
LOD 0,4
JPT #or[1]_true
LIT 0
LIT 0
LOD 0,5
OPR 8
OPR 10
JMP #or[1]_end
#or[1]_true:
LIT 1
#or[1]_end:
JPC #if[6]_else
#if[6]_start:
BLKS
WRTS "YeG3\n"
BLKE 0
JMP #if[6]_end
#if[6]_else:
#if[6]_end:
#or[2]_start:
LIT 0
LOD 0,4
OPR 8
JPT #or[2]_true
LIT 0
LIT 0
LOD 0,5
OPR 8
OPR 10
JMP #or[2]_end
#or[2]_true:
LIT 1
#or[2]_end:
JPC #if[7]_else
#if[7]_start:
BLKS
WRTS "YeG4\n"
BLKE 0
JMP #if[7]_end
#if[7]_else:
#if[7]_end:
#and[3]_start:
LIT 0
LOD 0,4
OPR 8
JPC #and[3]_shortcut
LIT 1
LIT 0
LOD 0,5
OPR 8
OPR 9
JMP #and[3]_end
#and[3]_shortcut:
LIT 0
#and[3]_end:
JPC #if[8]_else
#if[8]_start:
BLKS
WRTS "YeG5\n"
BLKE 0
JMP #if[8]_end
#if[8]_else:
#if[8]_end:
LIT 0
LOD 0,4
OPR 8
LIT 0
LOD 0,5
OPR 12
JPC #if[9]_else
#if[9]_start:
BLKS
LIT 0
LOD 1,5
LIT 0
LEA 1,4
STO -1,0
BLKE 0
JMP #if[9]_end
#if[9]_else:
#if[9]_end:
LIT 0
LOD 0,4
LIT 0
LOD 0,5
OPR 8
OPR 12
JPC #if[10]_else
#if[10]_start:
BLKS
LIT 0
LOD 1,4
LIT 0
LEA 1,5
STO -1,0
BLKE 0
JMP #if[10]_end
#if[10]_else:
BLKS
LIT 0
LOD 1,4
LIT 0
LOD 1,4
OPR 6
OPR 7
OPR 6
LIT 100
OPR 3
LIT 10
OPR 4
LIT 10
OPR 5
LIT 1
OPR 7
OPR 3
OPR 2
LIT 0
LEA 1,5
STO -1,0
BLKE 0
#if[10]_end:
RET 0
#logic_end:
#getInt_start:
MAZ 1
RED
LIT 0
LEA 0,4
STO -1,0
LIT 0
LOD 0,4
RET 1
#getInt_end:
#prd_start:
LIT 0
LIT 0
#loop[0]_start:
LIT 0
LOD 0,7
LIT 0
OPR 16
JPC #loop[0]_end
BLKS
WRTS ""
LIT 0
LIT 0
LOD 1,7
LIT 2
OPR 3
OPR 1
LIT 0
LOD 1,8
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,4
OPR 1
LOD -1,0
WRT
WRTS "\n"
LIT 0
LOD 1,8
LIT 1
OPR 1
LIT 0
LEA 1,8
STO -1,0
LIT 0
LOD 1,8
LIT 2
OPR 11
JPC #if[11]_else
#if[11]_start:
BLKS
LIT 0
LIT 0
LEA 2,8
STO -1,0
LIT 0
LOD 2,7
LIT 1
OPR 1
LIT 0
LEA 2,7
STO -1,0
BLKE 0
JMP #if[11]_end
#if[11]_else:
#if[11]_end:
LIT 0
LOD 1,7
LIT 2
OPR 11
JPC #if[12]_else
#if[12]_start:
BLKS
BLKE 0
BLKE 0
JMP #loop[0]_end
BLKE 0
JMP #if[12]_end
#if[12]_else:
BLKS
BLKE 0
BLKE 0
JMP #loop[0]_iter
BLKE 0
#if[12]_end:
BLKE 0
#loop[0]_iter:
JMP #loop[0]_start
#loop[0]_end:
RET 0
#prd_end:
#f1_start:
WRTS ""
LIT 0
LOD 0,4
WRT
RET 0
#f1_end:
#f2_start:
LIT 10000
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
RET 0
#f2_end:
#f3_start:
RET 0
#f3_end:
#f4_start:
RET 0
#f4_end:
#f5_start:
RET 0
#f5_end:
#main_start:
CAL #pr_start
INT -1
CAL #nonsense_start
INT -1
CAL #getInt_start
LIT 0
LEA 1,260629
STO -1,0
CAL #getInt_start
LIT 0
LEA 1,260630
STO -1,0
CAL #matrix_start
INT -1
LIT 0
LOD 1,260629
CAL #f1_start
INT -1
LIT 0
LEA 1,260635
CAL #f2_start
INT -1
LIT 0
LOD 1,260629
LIT 0
LOD 1,260630
OPR 1
CAL #f3_start
INT -1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,260639
LIT 0
LIT 1
LIT 1
OPR 3
OPR 1
LOD 1,260639
OPR 1
CAL #f3_start
INT -1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,18
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,18
OPR 1
CAL #f3_start
INT -1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,18
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,260639
OPR 3
CAL #f3_start
INT -1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,260639
LIT 0
LOD 1,260629
OPR 1
CAL #f3_start
INT -1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,18
LIT 0
LOD 1,260630
OPR 1
CAL #f3_start
INT -1
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LEA 1,260635
CAL #f4_start
INT -1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LOD 1,260639
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LEA 1,260635
CAL #f5_start
INT -1
LIT 0
LOD 1,260629
LIT 0
LEA 1,260639
CAL #f5_start
INT -1
CAL #logic_start
INT -1
LIT 0
LOD 1,260629
LIT 0
LOD 1,260630
LIT 0
LOD 0,4
LIT 0
LOD 0,4
OPR 6
OPR 7
OPR 1
LIT 0
LEA 0,4
STO -1,0
LIT 0
LOD 0,5
LIT 0
LOD 0,4
OPR 7
OPR 6
OPR 2
LIT 0
LEA 0,5
STO -1,0
LIT 0
LOD 0,4
LIT 0
LOD 0,5
OPR 11
JPC #if[13]_else
#if[13]_start:
BLKS
LIT 1
LIT 0
LEA 1,4
STO -1,0
LIT 1
LIT 0
LEA 1,5
STO -1,0
BLKE 0
JMP #if[13]_end
#if[13]_else:
LIT 0
LOD 0,4
LIT 0
LOD 0,5
OPR 14
JPC #if[14]_else
#if[14]_start:
BLKS
LIT 1
LIT 0
LEA 1,4
STO -1,0
LIT 2
LIT 0
LEA 1,5
STO -1,0
BLKE 0
JMP #if[14]_end
#if[14]_else:
BLKS
LIT 2
LIT 0
LEA 1,4
STO -1,0
LIT 1
LIT 0
LEA 1,5
STO -1,0
BLKE 0
#if[14]_end:
#if[13]_end:
LIT 0
LOD 0,4
OPR 8
JPC #if[15]_else
#if[15]_start:
BLKS
LIT 10000
LIT 0
LEA 1,4
STO -1,0
BLKE 0
JMP #if[15]_end
#if[15]_else:
BLKS
BLKE 0
#if[15]_end:
WRTS ""
LIT 0
LOD 1,260629
WRT
WRTS " -- "
LIT 0
LOD 1,260630
WRT
WRTS "\n"
LIT 0
LEA 1,260635
LIT 100
LIT 0
LEA 1,260639
CAL #prd_start
INT -1
WRTS ""
LIT 0
LOD 1,260629
LIT 0
LOD 1,260630
OPR 1
WRT
WRTS "\n"
WRTS ""
LIT 0
LOD 1,260629
LIT 0
LOD 1,260630
OPR 2
WRT
WRTS "\n"
WRTS ""
LIT 0
LOD 1,260629
LIT 0
LOD 1,260630
OPR 3
WRT
WRTS "\n"
WRTS ""
LIT 0
LOD 1,260629
LIT 0
LOD 1,260630
OPR 5
WRT
WRTS "\n"
LIT 0
RET 1
#main_end:
BLKE 0
