<!DOCTYPE html> <html lang="en-US"> <head> <meta charset="UTF-8"> <meta http-equiv="X-UA-Compatible" content="IE=Edge"> <link rel="stylesheet" href="/assets/css/just-the-docs-default.css"> <link rel="stylesheet" href="/assets/css/just-the-docs-head-nav.css" id="jtd-head-nav-stylesheet"> <style id="jtd-nav-activation"> .site-nav > ul.nav-list:first-child > li > a, .site-nav > ul.nav-list:first-child > li > ul > li > a, .site-nav > ul.nav-list:first-child > li > ul > li > ul > li:not(:nth-child(4)) > a, .site-nav > ul.nav-list:first-child > li > ul > li > ul > li > ul > li a { background-image: none; } .site-nav > ul.nav-list:not(:first-child) a, .site-nav li.external a { background-image: none; } .site-nav > ul.nav-list:first-child > li:nth-child(4) > ul > li:nth-child(11) > ul > li:nth-child(4) > a { font-weight: 600; text-decoration: none; }.site-nav > ul.nav-list:first-child > li:nth-child(4) > button svg, .site-nav > ul.nav-list:first-child > li:nth-child(4) > ul > li:nth-child(11) > button svg, .site-nav > ul.nav-list:first-child > li:nth-child(4) > ul > li:nth-child(11) > ul > li:nth-child(4) > button svg { transform: rotate(-90deg); }.site-nav > ul.nav-list:first-child > li.nav-list-item:nth-child(4) > ul.nav-list, .site-nav > ul.nav-list:first-child > li.nav-list-item:nth-child(4) > ul.nav-list > li.nav-list-item:nth-child(11) > ul.nav-list, .site-nav > ul.nav-list:first-child > li.nav-list-item:nth-child(4) > ul.nav-list > li.nav-list-item:nth-child(11) > ul.nav-list > li.nav-list-item:nth-child(4) > ul.nav-list { display: block; } </style> <script src="/assets/js/vendor/lunr.min.js"></script> <script src="/assets/js/just-the-docs.js"></script> <meta name="viewport" content="width=device-width, initial-scale=1"> <!-- Begin Jekyll SEO tag v2.8.0 --> <title>FAQ-03 | KAKA-FAQ</title> <meta name="generator" content="Jekyll v3.10.0" /> <meta property="og:title" content="FAQ-03" /> <meta property="og:locale" content="en_US" /> <meta name="description" content="A blog about Software, AI and IC technologies." /> <meta property="og:description" content="A blog about Software, AI and IC technologies." /> <link rel="canonical" href="/software-english/faq/faq-03" /> <meta property="og:url" content="/software-english/faq/faq-03" /> <meta property="og:site_name" content="KAKA-FAQ" /> <meta property="og:type" content="website" /> <meta name="twitter:card" content="summary" /> <meta property="twitter:title" content="FAQ-03" /> <script type="application/ld+json"> {"@context":"https://schema.org","@type":"WebPage","description":"A blog about Software, AI and IC technologies.","headline":"FAQ-03","url":"/software-english/faq/faq-03"}</script> <!-- End Jekyll SEO tag --> </head> <body> <a class="skip-to-main" href="#main-content">Skip to main content</a> <svg xmlns="http://www.w3.org/2000/svg" class="d-none"> <symbol id="svg-link" viewBox="0 0 24 24"> <title>Link</title> <svg xmlns="http://www.w3.org/2000/svg" width="24" height="24" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round" class="feather feather-link"> <path d="M10 13a5 5 0 0 0 7.54.54l3-3a5 5 0 0 0-7.07-7.07l-1.72 1.71"></path><path d="M14 11a5 5 0 0 0-7.54-.54l-3 3a5 5 0 0 0 7.07 7.07l1.71-1.71"></path> </svg> </symbol> <symbol id="svg-menu" viewBox="0 0 24 24"> <title>Menu</title> <svg xmlns="http://www.w3.org/2000/svg" width="24" height="24" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round" class="feather feather-menu"> <line x1="3" y1="12" x2="21" y2="12"></line><line x1="3" y1="6" x2="21" y2="6"></line><line x1="3" y1="18" x2="21" y2="18"></line> </svg> </symbol> <symbol id="svg-arrow-right" viewBox="0 0 24 24"> <title>Expand</title> <svg xmlns="http://www.w3.org/2000/svg" width="24" height="24" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round" class="feather feather-chevron-right"> <polyline points="9 18 15 12 9 6"></polyline> </svg> </symbol> <!-- Feather. MIT License: https://github.com/feathericons/feather/blob/master/LICENSE --> <symbol id="svg-external-link" width="24" height="24" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round" class="feather feather-external-link"> <title id="svg-external-link-title">(external link)</title> <path d="M18 13v6a2 2 0 0 1-2 2H5a2 2 0 0 1-2-2V8a2 2 0 0 1 2-2h6"></path><polyline points="15 3 21 3 21 9"></polyline><line x1="10" y1="14" x2="21" y2="3"></line> </symbol> <symbol id="svg-doc" viewBox="0 0 24 24"> <title>Document</title> <svg xmlns="http://www.w3.org/2000/svg" width="24" height="24" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round" class="feather feather-file"> <path d="M13 2H6a2 2 0 0 0-2 2v16a2 2 0 0 0 2 2h12a2 2 0 0 0 2-2V9z"></path><polyline points="13 2 13 9 20 9"></polyline> </svg> </symbol> <symbol id="svg-search" viewBox="0 0 24 24"> <title>Search</title> <svg xmlns="http://www.w3.org/2000/svg" width="24" height="24" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round" class="feather feather-search"> <circle cx="11" cy="11" r="8"></circle><line x1="21" y1="21" x2="16.65" y2="16.65"></line> </svg> </symbol> <!-- Bootstrap Icons. MIT License: https://github.com/twbs/icons/blob/main/LICENSE.md --> <symbol id="svg-copy" viewBox="0 0 16 16"> <title>Copy</title> <svg xmlns="http://www.w3.org/2000/svg" width="16" height="16" fill="currentColor" class="bi bi-clipboard" viewBox="0 0 16 16"> <path d="M4 1.5H3a2 2 0 0 0-2 2V14a2 2 0 0 0 2 2h10a2 2 0 0 0 2-2V3.5a2 2 0 0 0-2-2h-1v1h1a1 1 0 0 1 1 1V14a1 1 0 0 1-1 1H3a1 1 0 0 1-1-1V3.5a1 1 0 0 1 1-1h1v-1z"/> <path d="M9.5 1a.5.5 0 0 1 .5.5v1a.5.5 0 0 1-.5.5h-3a.5.5 0 0 1-.5-.5v-1a.5.5 0 0 1 .5-.5h3zm-3-1A1.5 1.5 0 0 0 5 1.5v1A1.5 1.5 0 0 0 6.5 4h3A1.5 1.5 0 0 0 11 2.5v-1A1.5 1.5 0 0 0 9.5 0h-3z"/> </svg> </symbol> <symbol id="svg-copied" viewBox="0 0 16 16"> <title>Copied</title> <svg xmlns="http://www.w3.org/2000/svg" width="16" height="16" fill="currentColor" class="bi bi-clipboard-check-fill" viewBox="0 0 16 16"> <path d="M6.5 0A1.5 1.5 0 0 0 5 1.5v1A1.5 1.5 0 0 0 6.5 4h3A1.5 1.5 0 0 0 11 2.5v-1A1.5 1.5 0 0 0 9.5 0h-3Zm3 1a.5.5 0 0 1 .5.5v1a.5.5 0 0 1-.5.5h-3a.5.5 0 0 1-.5-.5v-1a.5.5 0 0 1 .5-.5h3Z"/> <path d="M4 1.5H3a2 2 0 0 0-2 2V14a2 2 0 0 0 2 2h10a2 2 0 0 0 2-2V3.5a2 2 0 0 0-2-2h-1v1A2.5 2.5 0 0 1 9.5 5h-3A2.5 2.5 0 0 1 4 2.5v-1Zm6.854 7.354-3 3a.5.5 0 0 1-.708 0l-1.5-1.5a.5.5 0 0 1 .708-.708L7.5 10.793l2.646-2.647a.5.5 0 0 1 .708.708Z"/> </svg> </symbol> </svg> <div class="side-bar"> <div class="site-header" role="banner"> <a href="/" class="site-title lh-tight"> KAKA-FAQ </a> <button id="menu-button" class="site-button btn-reset" aria-label="Toggle menu" aria-pressed="false"> <svg viewBox="0 0 24 24" class="icon" aria-hidden="true"><use xlink:href="#svg-menu"></use></svg> </button> </div> <nav aria-label="Main" id="site-nav" class="site-nav"> <ul class="nav-list"><li class="nav-list-item"><a href="/" class="nav-list-link">Welcome</a></li><li class="nav-list-item"><button class="nav-list-expander btn-reset" aria-label="toggle items in Introduction to AI category" aria-pressed="false"> <svg viewBox="0 0 24 24" aria-hidden="true"><use xlink:href="#svg-arrow-right"></use></svg> </button><a href="/software-ai" class="nav-list-link">Introduction to AI</a><ul class="nav-list"><li class="nav-list-item"><a href="/software-ai/basic" class="nav-list-link">FAQ AI Basic</a></li></ul></li><li class="nav-list-item"><button class="nav-list-expander btn-reset" aria-label="toggle items in Oxford 3000 category" aria-pressed="false"> <svg viewBox="0 0 24 24" aria-hidden="true"><use xlink:href="#svg-arrow-right"></use></svg> </button><a href="/oxford-3000/" class="nav-list-link">Oxford 3000</a><ul class="nav-list"><li class="nav-list-item"><a href="/oxford-3000/faq_with_manager" class="nav-list-link">FAQ with Manager</a></li><li class="nav-list-item"><a href="/oxford-3000/faq_with_sons" class="nav-list-link">FAQ with Sons</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-01" class="nav-list-link">Oxford 01</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-02" class="nav-list-link">Oxford 02</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-03" class="nav-list-link">Oxford 03</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-04" class="nav-list-link">Oxford 04</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-05" class="nav-list-link">Oxford 05</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-06" class="nav-list-link">Oxford 06</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-07" class="nav-list-link">Oxford 07</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-08" class="nav-list-link">Oxford 08</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-09" class="nav-list-link">Oxford 09</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-10" class="nav-list-link">Oxford 10</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-11" class="nav-list-link">Oxford 11</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-12" class="nav-list-link">Oxford 12</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-13" class="nav-list-link">Oxford 13</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-14" class="nav-list-link">Oxford 14</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-15" class="nav-list-link">Oxford 15</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-16" class="nav-list-link">Oxford 16</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-17" class="nav-list-link">Oxford 17</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-18" class="nav-list-link">Oxford 18</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-19" class="nav-list-link">Oxford 19</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-20" class="nav-list-link">Oxford 20</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-21" class="nav-list-link">Oxford 21</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-22" class="nav-list-link">Oxford 22</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-23" class="nav-list-link">Oxford 23</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-24" class="nav-list-link">Oxford 24</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-25" class="nav-list-link">Oxford 25</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-26" class="nav-list-link">Oxford 26</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-27" class="nav-list-link">Oxford 27</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-28" class="nav-list-link">Oxford 28</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-29" class="nav-list-link">Oxford 29</a></li><li class="nav-list-item"><a href="/oxford-3000/oxford-30" class="nav-list-link">Oxford 30</a></li></ul></li><li class="nav-list-item"><button class="nav-list-expander btn-reset" aria-label="toggle items in Software English category" aria-pressed="false"> <svg viewBox="0 0 24 24" aria-hidden="true"><use xlink:href="#svg-arrow-right"></use></svg> </button><a href="/software-english/" class="nav-list-link">Software English</a><ul class="nav-list"><li class="nav-list-item"><a href="/software-english/100-common-questions-answers/" class="nav-list-link">100 common questions</a></li><li class="nav-list-item"><a href="/software-english/100-questions-meeting/" class="nav-list-link">100 questions in a meeting</a></li><li class="nav-list-item"><a href="/software-english/100-questions-agile/" class="nav-list-link">100 questions related to Agile</a></li><li class="nav-list-item"><a href="/software-english/100-questions-how/" class="nav-list-link">100 questions using How</a></li><li class="nav-list-item"><a href="/software-english/100-questions-what/" class="nav-list-link">100 questions using What</a></li><li class="nav-list-item"><a href="/software-english/100-questions-when/" class="nav-list-link">100 questions using When</a></li><li class="nav-list-item"><a href="/software-english/100-questions-where/" class="nav-list-link">100 questions using Where</a></li><li class="nav-list-item"><a href="/software-english/100-questions-who/" class="nav-list-link">100 questions using Who</a></li><li class="nav-list-item"><a href="/software-english/100-questions-why/" class="nav-list-link">100 questions using Why</a></li><li class="nav-list-item"><a href="/software-english/common-verbs/" class="nav-list-link">Common verbs</a></li><li class="nav-list-item"><button class="nav-list-expander btn-reset" aria-label="toggle items in FAQ category" aria-pressed="false"> <svg viewBox="0 0 24 24" aria-hidden="true"><use xlink:href="#svg-arrow-right"></use></svg> </button><a href="/software-english/faq/" class="nav-list-link">FAQ</a><ul class="nav-list"><li class="nav-list-item"><a href="/software-english/faq/faq-01" class="nav-list-link">FAQ-01</a></li><li class="nav-list-item"><a href="/software-english/faq/faq-02" class="nav-list-link">FAQ-02</a></li><li class="nav-list-item"><a href="/software-english/faq/faq-02" class="nav-list-link">FAQ-02</a></li><li class="nav-list-item"><a href="/software-english/faq/faq-03" class="nav-list-link">FAQ-03</a></li><li class="nav-list-item"><a href="/software-english/faq/faq-04" class="nav-list-link">FAQ-04</a></li></ul></li><li class="nav-list-item"><a href="/software-english/summary/" class="nav-list-link">Summary</a></li><li class="nav-list-item"><a href="/software-english/vocab/" class="nav-list-link">Vocab</a></li></ul></li><li class="nav-list-item"><button class="nav-list-expander btn-reset" aria-label="toggle items in Software Technical category" aria-pressed="false"> <svg viewBox="0 0 24 24" aria-hidden="true"><use xlink:href="#svg-arrow-right"></use></svg> </button><a href="/software-technical/" class="nav-list-link">Software Technical</a><ul class="nav-list"><li class="nav-list-item"><a href="/software-technical/design-pattern/" class="nav-list-link">Design Pattern</a></li></ul></li></ul> </nav> <footer class="site-footer"> <p>© 2025 KAKA Blog. All rights reserved.</p> </footer> </div> <div class="main" id="top"> <div id="main-header" class="main-header"> <div class="search" role="search"> <div class="search-input-wrap"> <input type="text" id="search-input" class="search-input" tabindex="0" placeholder="Search KAKA-FAQ" aria-label="Search KAKA-FAQ" autocomplete="off"> <label for="search-input" class="search-label"><svg viewBox="0 0 24 24" class="search-icon"><use xlink:href="#svg-search"></use></svg></label> </div> <div id="search-results" class="search-results"></div> </div> </div> <div class="main-content-wrap"> <nav aria-label="Breadcrumb" class="breadcrumb-nav"> <ol class="breadcrumb-nav-list"> <li class="breadcrumb-nav-list-item"><a href="/software-english/">Software English</a></li> <li class="breadcrumb-nav-list-item"><a href="/software-english/faq/">FAQ</a></li> <li class="breadcrumb-nav-list-item"><span>FAQ-03</span></li> </ol> </nav> <div id="main-content" class="main-content"> <main> <h2 id="general-ic-design-concepts"> <a href="#general-ic-design-concepts" class="anchor-heading" aria-labelledby="general-ic-design-concepts"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> General IC Design Concepts </h2> <ul> <li> <p><strong>What is IC design? / Thiết kế IC là gì?</strong><br /> IC design is the process of creating the layout, schematic, and functionality of an integrated circuit, which is a set of electronic circuits on a small semiconductor material, typically silicon. / Thiết kế IC là quá trình tạo ra bố cục, sơ đồ và chức năng của một mạch tích hợp, là tập hợp các mạch điện tử trên một vật liệu bán dẫn nhỏ, thường là silicon.</p> </li> <li> <p><strong>What are the two main phases of IC design? / Hai giai đoạn chính của thiết kế IC là gì?</strong><br /> The two main phases are front-end design (logic and circuit design) and back-end design (physical design, including layout and verification). / Hai giai đoạn chính là thiết kế front-end (thiết kế logic và mạch) và thiết kế back-end (thiết kế vật lý, bao gồm bố cục và kiểm tra).</p> </li> <li> <p><strong>What is the difference between analog and digital IC design? / Sự khác biệt giữa thiết kế IC tương tự và số là gì?</strong><br /> Analog IC design deals with continuous signals and focuses on amplifiers, oscillators, etc., while digital IC design deals with discrete signals and focuses on logic gates, flip-flops, etc. / Thiết kế IC tương tự xử lý tín hiệu liên tục và tập trung vào bộ khuếch đại, dao động, v.v., trong khi thiết kế IC số xử lý tín hiệu rời rạc và tập trung vào cổng logic, flip-flop, v.v.</p> </li> <li> <p><strong>What is a schematic in IC design? / Sơ đồ nguyên lý trong thiết kế IC là gì?</strong><br /> A schematic is a diagram that represents the electrical connections and components of an IC using standardized symbols. / Sơ đồ nguyên lý là bản vẽ thể hiện các kết nối điện và linh kiện của IC bằng các ký hiệu tiêu chuẩn.</p> </li> <li> <p><strong>What is a layout in IC design? / Bố cục trong thiết kế IC là gì?</strong><br /> A layout is the physical representation of an IC, showing the geometric arrangement of components and interconnects on the semiconductor substrate. / Bố cục là biểu diễn vật lý của IC, thể hiện sự sắp xếp hình học của các linh kiện và kết nối trên nền bán dẫn.</p> </li> </ul> <h2 id="schematic-design"> <a href="#schematic-design" class="anchor-heading" aria-labelledby="schematic-design"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Schematic Design </h2> <ul> <li> <p><strong>What tools are commonly used to create schematics? / Những công cụ nào thường được dùng để tạo sơ đồ nguyên lý?</strong><br /> Tools like Cadence Virtuoso, Synopsys Custom Compiler, and Mentor Graphics are commonly used. / Các công cụ như Cadence Virtuoso, Synopsys Custom Compiler và Mentor Graphics thường được sử dụng.</p> </li> <li> <p><strong>What is a netlist? / Netlist là gì?</strong><br /> A netlist is a text-based description of the connections between components in a schematic, used as an input for simulation or layout. / Netlist là mô tả dạng văn bản về các kết nối giữa các linh kiện trong sơ đồ nguyên lý, dùng làm đầu vào cho mô phỏng hoặc bố cục.</p> </li> <li> <p><strong>Why is hierarchy used in schematic design? / Tại sao sử dụng phân cấp trong thiết kế sơ đồ nguyên lý?</strong><br /> Hierarchy organizes complex designs into manageable blocks, improving readability and reusability. / Phân cấp giúp tổ chức các thiết kế phức tạp thành các khối dễ quản lý, tăng khả năng đọc hiểu và tái sử dụng.</p> </li> <li> <p><strong>What is a symbol in a schematic? / Ký hiệu trong sơ đồ nguyên lý là gì?</strong><br /> A symbol is a graphical representation of a component (e.g., transistor, resistor) used in the schematic editor. / Ký hiệu là biểu diễn đồ họa của một linh kiện (ví dụ: transistor, điện trở) dùng trong trình chỉnh sửa sơ đồ nguyên lý.</p> </li> <li> <p><strong>How do you simulate a schematic? / Làm thế nào để mô phỏng sơ đồ nguyên lý?</strong><br /> Schematics are simulated using tools like SPICE, where inputs are applied, and outputs are analyzed for functionality and performance. / Sơ đồ nguyên lý được mô phỏng bằng các công cụ như SPICE, áp dụng đầu vào và phân tích đầu ra để kiểm tra chức năng và hiệu suất.</p> </li> </ul> <h2 id="layout-design"> <a href="#layout-design" class="anchor-heading" aria-labelledby="layout-design"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Layout Design </h2> <ul> <li> <p><strong>What is the purpose of a layout in IC design? / Mục đích của bố cục trong thiết kế IC là gì?</strong><br /> The layout translates the schematic into a physical design that can be fabricated on a chip. / Bố cục chuyển đổi sơ đồ nguyên lý thành thiết kế vật lý có thể chế tạo trên chip.</p> </li> <li> <p><strong>What is a polygon in IC layout? / Polygon trong bố cục IC là gì?</strong><br /> A polygon is a shape used to define regions like metal layers, diffusion areas, or polysilicon in the layout. / Polygon là hình dạng dùng để xác định các vùng như lớp kim loại, vùng khuếch tán hoặc polysilicon trong bố cục.</p> </li> <li> <p><strong>What is a standard cell in layout design? / Standard cell trong thiết kế bố cục là gì?</strong><br /> A standard cell is a pre-designed layout of a logic gate (e.g., AND, OR) used in digital IC design. / Standard cell là bố cục được thiết kế sẵn của một cổng logic (ví dụ: AND, OR) dùng trong thiết kế IC số.</p> </li> <li> <p><strong>What is the role of metal layers in a layout? / Vai trò của các lớp kim loại trong bố cục là gì?</strong><br /> Metal layers provide interconnects between components, routing signals and power across the chip. / Các lớp kim loại cung cấp kết nối giữa các linh kiện, dẫn tín hiệu và nguồn điện trên chip.</p> </li> <li> <p><strong>What is a via in IC layout? / Via trong bố cục IC là gì?</strong><br /> A via is a vertical connection between different metal layers in the layout. / Via là kết nối theo chiều dọc giữa các lớp kim loại khác nhau trong bố cục.</p> </li> <li> <p><strong>What is the purpose of a guard ring in layout? / Mục đích của guard ring trong bố cục là gì?</strong><br /> A guard ring is a structure around sensitive areas (e.g., analog circuits) to reduce noise and latch-up. / Guard ring là cấu trúc bao quanh các vùng nhạy cảm (ví dụ: mạch tương tự) để giảm nhiễu và hiện tượng latch-up.</p> </li> <li> <p><strong>What is the difference between a full-custom and semi-custom layout? / Sự khác biệt giữa bố cục full-custom và semi-custom là gì?</strong><br /> Full-custom layout involves manual design of all components, while semi-custom uses pre-designed cells (e.g., standard cells) for efficiency. / Bố cục full-custom thiết kế thủ công tất cả các linh kiện, còn semi-custom sử dụng các cell thiết kế sẵn (ví dụ: standard cell) để tăng hiệu quả.</p> </li> <li> <p><strong>What is a dummy structure in layout? / Dummy structure trong bố cục là gì?</strong><br /> Dummy structures are added to ensure uniformity in fabrication processes, like CMP (Chemical Mechanical Polishing). / Dummy structure được thêm vào để đảm bảo tính đồng đều trong quá trình chế tạo, như CMP (đánh bóng hóa cơ).</p> </li> <li> <p><strong>Why is symmetry important in analog layout? / Tại sao đối xứng quan trọng trong bố cục tương tự?</strong><br /> Symmetry reduces mismatch and parasitic effects, improving performance in analog circuits. / Đối xứng giúp giảm sai lệch và hiệu ứng ký sinh, nâng cao hiệu suất mạch tương tự.</p> </li> <li> <p><strong>What is a DRC-clean layout? / Bố cục DRC-clean là gì?</strong><br /> A DRC-clean layout is one that passes all Design Rule Checks, ensuring it meets fabrication requirements. / Bố cục DRC-clean là bố cục vượt qua tất cả các kiểm tra quy tắc thiết kế, đảm bảo đáp ứng yêu cầu chế tạo.</p> </li> </ul> <h2 id="design-rule-checking-drc"> <a href="#design-rule-checking-drc" class="anchor-heading" aria-labelledby="design-rule-checking-drc"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Design Rule Checking (DRC) </h2> <ul> <li> <p><strong>What is DRC in IC design? / DRC trong thiết kế IC là gì?</strong><br /> DRC (Design Rule Checking) verifies that a layout adheres to the fabrication process rules, such as minimum spacing or width. / DRC (kiểm tra quy tắc thiết kế) xác minh bố cục tuân thủ các quy tắc chế tạo như khoảng cách hoặc chiều rộng tối thiểu.</p> </li> <li> <p><strong>What is a DRC error? / Lỗi DRC là gì?</strong><br /> A DRC error occurs when a layout violates a design rule, such as insufficient spacing between metal lines. / Lỗi DRC xảy ra khi bố cục vi phạm quy tắc thiết kế, như khoảng cách giữa các đường kim loại không đủ.</p> </li> <li> <p><strong>What is the minimum width rule in DRC? / Quy tắc chiều rộng tối thiểu trong DRC là gì?</strong><br /> The minimum width rule specifies the smallest allowable width for a feature (e.g., metal or poly) in the layout. / Quy tắc chiều rộng tối thiểu quy định chiều rộng nhỏ nhất cho phép của một đối tượng (ví dụ: kim loại hoặc poly) trong bố cục.</p> </li> <li> <p><strong>What is the spacing rule in DRC? / Quy tắc khoảng cách trong DRC là gì?</strong><br /> The spacing rule defines the minimum distance required between two adjacent features in the layout. / Quy tắc khoảng cách xác định khoảng cách tối thiểu giữa hai đối tượng liền kề trong bố cục.</p> </li> <li> <p><strong>Why are DRC rules process-specific? / Tại sao quy tắc DRC lại phụ thuộc vào quy trình chế tạo?</strong><br /> DRC rules depend on the fabrication technology (e.g., 7nm, 65nm), as each process has unique limitations. / Quy tắc DRC phụ thuộc vào công nghệ chế tạo (ví dụ: 7nm, 65nm), vì mỗi quy trình có giới hạn riêng.</p> </li> <li> <p><strong>What tools are used for DRC? / Những công cụ nào được dùng cho DRC?</strong><br /> Tools like Calibre (Mentor Graphics), IC Validator (Synopsys), and Virtuoso DRC are commonly used. / Các công cụ như Calibre (Mentor Graphics), IC Validator (Synopsys) và Virtuoso DRC thường được sử dụng.</p> </li> <li> <p><strong>What is a soft DRC error? / Lỗi DRC mềm là gì?</strong><br /> A soft DRC error is a warning that doesn’t prevent fabrication but may affect yield or performance. / Lỗi DRC mềm là cảnh báo không ngăn cản chế tạo nhưng có thể ảnh hưởng đến hiệu suất hoặc tỷ lệ thành phẩm.</p> </li> <li> <p><strong>What is a hard DRC error? / Lỗi DRC cứng là gì?</strong><br /> A hard DRC error is a violation that must be fixed, as it prevents successful fabrication. / Lỗi DRC cứng là vi phạm bắt buộc phải sửa vì sẽ ngăn cản chế tạo thành công.</p> </li> <li> <p><strong>What is a density rule in DRC? / Quy tắc mật độ trong DRC là gì?</strong><br /> A density rule ensures uniform material distribution (e.g., metal or poly) across the chip to avoid fabrication issues. / Quy tắc mật độ đảm bảo phân bố vật liệu đồng đều (ví dụ: kim loại hoặc poly) trên chip để tránh lỗi chế tạo.</p> </li> <li> <p><strong>How do you fix a DRC violation? / Làm thế nào để sửa lỗi DRC?</strong><br /> Adjust the layout by increasing spacing, resizing features, or rerouting connections to meet the rules. / Điều chỉnh bố cục bằng cách tăng khoảng cách, thay đổi kích thước đối tượng hoặc đi lại kết nối để đáp ứng quy tắc.</p> </li> </ul> <h2 id="layout-vs-schematic-lvs"> <a href="#layout-vs-schematic-lvs" class="anchor-heading" aria-labelledby="layout-vs-schematic-lvs"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Layout vs. Schematic (LVS) </h2> <ul> <li> <p><strong>What is LVS in IC design? / LVS trong thiết kế IC là gì?</strong><br /> LVS (Layout vs. Schematic) is a verification step that ensures the layout matches the schematic in terms of connectivity and components. / LVS (so sánh bố cục với sơ đồ nguyên lý) là bước kiểm tra đảm bảo bố cục khớp với sơ đồ nguyên lý về kết nối và linh kiện.</p> </li> <li> <p><strong>What does LVS check for? / LVS kiểm tra những gì?</strong><br /> LVS checks for netlist equivalence, missing components, and incorrect connections between layout and schematic. / LVS kiểm tra sự tương đương netlist, thiếu linh kiện và kết nối sai giữa bố cục và sơ đồ nguyên lý.</p> </li> <li> <p><strong>What is a net mismatch in LVS? / Net mismatch trong LVS là gì?</strong><br /> A net mismatch occurs when the connections in the layout don’t match those in the schematic. / Net mismatch xảy ra khi kết nối trong bố cục không khớp với sơ đồ nguyên lý.</p> </li> <li> <p><strong>What is a device mismatch in LVS? / Device mismatch trong LVS là gì?</strong><br /> A device mismatch happens when a component (e.g., transistor) in the layout differs from the schematic in type or size. / Device mismatch xảy ra khi linh kiện (ví dụ: transistor) trong bố cục khác với sơ đồ nguyên lý về loại hoặc kích thước.</p> </li> <li> <p><strong>What tools are used for LVS? / Những công cụ nào được dùng cho LVS?</strong><br /> Tools like Calibre LVS, Assura (Cadence), and PVS (Synopsys) are used for LVS checks. / Các công cụ như Calibre LVS, Assura (Cadence) và PVS (Synopsys) được dùng để kiểm tra LVS.</p> </li> <li> <p><strong>What is an LVS-clean design? / Thiết kế LVS-clean là gì?</strong><br /> An LVS-clean design means the layout and schematic are fully consistent with no errors. / Thiết kế LVS-clean nghĩa là bố cục và sơ đồ nguyên lý hoàn toàn nhất quán, không có lỗi.</p> </li> <li> <p><strong>What is a short circuit in LVS? / Ngắn mạch trong LVS là gì?</strong><br /> A short circuit is an unintended connection between two nets detected during LVS. / Ngắn mạch là kết nối không mong muốn giữa hai net được phát hiện trong LVS.</p> </li> <li> <p><strong>What is an open circuit in LVS? / Hở mạch trong LVS là gì?</strong><br /> An open circuit is a missing connection in the layout that should exist per the schematic. / Hở mạch là kết nối bị thiếu trong bố cục mà lẽ ra phải có theo sơ đồ nguyên lý.</p> </li> <li> <p><strong>Why is LVS run after DRC? / Tại sao chạy LVS sau DRC?</strong><br /> DRC ensures the layout is manufacturable, while LVS ensures it matches the intended design, so DRC comes first. / DRC đảm bảo bố cục có thể chế tạo, còn LVS đảm bảo khớp với thiết kế, nên DRC được thực hiện trước.</p> </li> <li> <p><strong>What is a parasitic extraction in LVS? / Trích xuất ký sinh trong LVS là gì?</strong><br /> Parasitic extraction identifies unintended capacitances and resistances in the layout, often run alongside LVS. / Trích xuất ký sinh xác định điện dung và điện trở không mong muốn trong bố cục, thường thực hiện cùng LVS.</p> </li> </ul> <h2 id="parasitic-effects-and-post-layout-simulation"> <a href="#parasitic-effects-and-post-layout-simulation" class="anchor-heading" aria-labelledby="parasitic-effects-and-post-layout-simulation"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Parasitic Effects and Post-Layout Simulation </h2> <ul> <li> <p><strong>What are parasitic effects in IC design? / Hiệu ứng ký sinh trong thiết kế IC là gì?</strong><br /> Parasitic effects are unintended capacitances, resistances, and inductances introduced by the layout. / Hiệu ứng ký sinh là điện dung, điện trở và điện cảm không mong muốn do bố cục gây ra.</p> </li> <li> <p><strong>How do parasitics affect circuit performance? / Ký sinh ảnh hưởng đến hiệu suất mạch như thế nào?</strong><br /> Parasitics can slow down signals, increase power consumption, or cause timing issues. / Ký sinh có thể làm chậm tín hiệu, tăng tiêu thụ điện hoặc gây lỗi thời gian.</p> </li> <li> <p><strong>What is parasitic extraction? / Trích xuất ký sinh là gì?</strong><br /> Parasitic extraction is the process of calculating parasitic elements from the layout for simulation. / Trích xuất ký sinh là quá trình tính toán các phần tử ký sinh từ bố cục để mô phỏng.</p> </li> <li> <p><strong>What is a post-layout simulation? / Mô phỏng sau bố cục là gì?</strong><br /> Post-layout simulation tests the circuit’s performance including parasitic effects extracted from the layout. / Mô phỏng sau bố cục kiểm tra hiệu suất mạch bao gồm cả hiệu ứng ký sinh được trích xuất từ bố cục.</p> </li> <li> <p><strong>What is RC extraction? / RC extraction là gì?</strong><br /> RC extraction calculates the resistance (R) and capacitance (C) of interconnects in the layout. / RC extraction tính toán điện trở (R) và điện dung (C) của các kết nối trong bố cục.</p> </li> <li> <p><strong>Why is post-layout simulation slower than pre-layout? / Tại sao mô phỏng sau bố cục chậm hơn trước bố cục?</strong><br /> Post-layout simulation includes detailed parasitic data, increasing computational complexity. / Mô phỏng sau bố cục bao gồm dữ liệu ký sinh chi tiết, làm tăng độ phức tạp tính toán.</p> </li> <li> <p><strong>What is a back-annotation? / Back-annotation là gì?</strong><br /> Back-annotation updates the schematic or netlist with parasitic data from the layout. / Back-annotation cập nhật sơ đồ nguyên lý hoặc netlist với dữ liệu ký sinh từ bố cục.</p> </li> <li> <p><strong>What is a critical path in post-layout simulation? / Đường tới hạn trong mô phỏng sau bố cục là gì?</strong><br /> The critical path is the longest delay path in a circuit, often affected by parasitics. / Đường tới hạn là đường trễ dài nhất trong mạch, thường bị ảnh hưởng bởi ký sinh.</p> </li> <li> <p><strong>How do you reduce parasitic capacitance? / Làm thế nào để giảm điện dung ký sinh?</strong><br /> Increase spacing between metal lines or use lower dielectric materials. / Tăng khoảng cách giữa các đường kim loại hoặc sử dụng vật liệu điện môi thấp hơn.</p> </li> <li> <p><strong>What is a lumped model in parasitic extraction? / Mô hình lumped trong trích xuất ký sinh là gì?</strong><br /> A lumped model simplifies parasitics into a single equivalent R, C, or L value for simulation. / Mô hình lumped đơn giản hóa ký sinh thành một giá trị tương đương R, C hoặc L cho mô phỏng.</p> </li> </ul> <h2 id="advanced-layout-techniques"> <a href="#advanced-layout-techniques" class="anchor-heading" aria-labelledby="advanced-layout-techniques"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Advanced Layout Techniques </h2> <ul> <li> <p><strong>What is double patterning in layout? / Double patterning trong bố cục là gì?</strong><br /> Double patterning splits a dense layout into two masks to achieve smaller feature sizes in advanced nodes. / Double patterning chia bố cục dày đặc thành hai mặt nạ để đạt kích thước nhỏ hơn ở các node tiên tiến.</p> </li> <li> <p><strong>What is a finFET in IC layout? / FinFET trong bố cục IC là gì?</strong><br /> A finFET is a 3D transistor structure used in modern nodes (e.g., 7nm) for better control and performance. / FinFET là cấu trúc transistor 3D dùng trong các node hiện đại (ví dụ: 7nm) để kiểm soát và hiệu suất tốt hơn.</p> </li> <li> <p><strong>What is electromigration in layout design? / Electromigration trong thiết kế bố cục là gì?</strong><br /> Electromigration is the movement of metal atoms due to high current density, potentially causing failures. / Electromigration là sự di chuyển của nguyên tử kim loại do mật độ dòng điện cao, có thể gây hỏng hóc.</p> </li> <li> <p><strong>How do you mitigate electromigration? / Làm thế nào để giảm thiểu electromigration?</strong><br /> Use wider metal lines, add vias, or use materials like copper instead of aluminum. / Sử dụng đường kim loại rộng hơn, thêm via hoặc dùng vật liệu như đồng thay cho nhôm.</p> </li> <li> <p><strong>What is antenna effect in layout? / Hiệu ứng antenna trong bố cục là gì?</strong><br /> The antenna effect is charge buildup on metal during fabrication, which can damage gates. / Hiệu ứng antenna là sự tích tụ điện tích trên kim loại trong quá trình chế tạo, có thể làm hỏng cổng.</p> </li> <li> <p><strong>How do you fix the antenna effect? / Làm thế nào để khắc phục hiệu ứng antenna?</strong><br /> Add antenna diodes or break long metal lines with vias to higher layers. / Thêm diode antenna hoặc chia nhỏ đường kim loại dài bằng via lên lớp cao hơn.</p> </li> <li> <p><strong>What is a tap cell in layout? / Tap cell trong bố cục là gì?</strong><br /> A tap cell connects the substrate or well to a power supply to prevent latch-up. / Tap cell kết nối nền hoặc well với nguồn điện để ngăn latch-up.</p> </li> <li> <p><strong>What is a decap cell in layout? / Decap cell trong bố cục là gì?</strong><br /> A decap (decoupling capacitor) cell reduces power supply noise by storing charge locally. / Decap cell (tụ tách) giảm nhiễu nguồn bằng cách lưu trữ điện tích cục bộ.</p> </li> <li> <p><strong>What is clock tree synthesis in layout? / Clock tree synthesis trong bố cục là gì?</strong><br /> Clock tree synthesis designs a balanced network to distribute clock signals with minimal skew. / Clock tree synthesis thiết kế mạng phân phối xung nhịp cân bằng với độ lệch tối thiểu.</p> </li> <li> <p><strong>What is power gating in layout? / Power gating trong bố cục là gì?</strong><br /> Power gating uses switches to turn off unused circuit blocks, reducing power consumption. / Power gating sử dụng công tắc để tắt các khối mạch không dùng, giảm tiêu thụ điện.</p> </li> </ul> <h2 id="fabrication-and-process-technology"> <a href="#fabrication-and-process-technology" class="anchor-heading" aria-labelledby="fabrication-and-process-technology"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Fabrication and Process Technology </h2> <ul> <li> <p><strong>What is a process node in IC design? / Process node trong thiết kế IC là gì?</strong><br /> A process node (e.g., 7nm, 14nm) refers to the technology size of transistors and features in fabrication. / Process node (ví dụ: 7nm, 14nm) là kích thước công nghệ của transistor và các đặc trưng trong chế tạo.</p> </li> <li> <p><strong>What is a mask in IC fabrication? / Mặt nạ trong chế tạo IC là gì?</strong><br /> A mask is a patterned template used in photolithography to define features on the wafer. / Mặt nạ là khuôn mẫu có hoa văn dùng trong quang khắc để định hình các đặc trưng trên wafer.</p> </li> <li> <p><strong>What is CMP in IC fabrication? / CMP trong chế tạo IC là gì?</strong><br /> CMP (Chemical Mechanical Polishing) planarizes the wafer surface during fabrication. / CMP (đánh bóng hóa cơ) làm phẳng bề mặt wafer trong quá trình chế tạo.</p> </li> <li> <p><strong>What is a foundry in IC design? / Foundry trong thiết kế IC là gì?</strong><br /> A foundry is a company (e.g., TSMC, GlobalFoundries) that manufactures ICs based on designer layouts. / Foundry là công ty (ví dụ: TSMC, GlobalFoundries) sản xuất IC dựa trên bố cục của nhà thiết kế.</p> </li> <li> <p><strong>What is a PDK in IC design? / PDK trong thiết kế IC là gì?</strong><br /> A PDK (Process Design Kit) is a set of files provided by the foundry, including rules, models, and libraries. / PDK (bộ công cụ thiết kế quy trình) là tập hợp các tệp do foundry cung cấp, bao gồm quy tắc, mô hình và thư viện.</p> </li> <li> <p><strong>What is a GDSII file? / Tệp GDSII là gì?</strong><br /> GDSII is a file format containing the final layout data sent to the foundry for fabrication. / GDSII là định dạng tệp chứa dữ liệu bố cục cuối cùng gửi đến foundry để chế tạo.</p> </li> <li> <p><strong>What is tape-out in IC design? / Tape-out trong thiết kế IC là gì?</strong><br /> Tape-out is the final step of sending the completed design (GDSII) to the foundry for manufacturing. / Tape-out là bước cuối cùng gửi thiết kế hoàn chỉnh (GDSII) đến foundry để sản xuất.</p> </li> <li> <p><strong>What is a reticle in IC fabrication? / Reticle trong chế tạo IC là gì?</strong><br /> A reticle is a single mask pattern used to expose a portion of the wafer during lithography. / Reticle là mẫu mặt nạ đơn dùng để chiếu một phần wafer trong quá trình quang khắc.</p> </li> <li> <p><strong>What is DFM in IC design? / DFM trong thiết kế IC là gì?</strong><br /> DFM (Design for Manufacturability) optimizes the layout to improve yield and reliability in fabrication. / DFM (thiết kế cho khả năng chế tạo) tối ưu hóa bố cục để tăng tỷ lệ thành phẩm và độ tin cậy.</p> </li> <li> <p><strong>What is yield in IC fabrication? / Yield trong chế tạo IC là gì?</strong><br /> Yield is the percentage of functional chips produced from a wafer. / Yield là tỷ lệ phần trăm chip hoạt động được sản xuất từ một wafer.</p> </li> </ul> <h2 id="miscellaneous-ic-design-topics"> <a href="#miscellaneous-ic-design-topics" class="anchor-heading" aria-labelledby="miscellaneous-ic-design-topics"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Miscellaneous IC Design Topics </h2> <ul> <li> <p><strong>What is a latch-up in IC design? / Latch-up trong thiết kế IC là gì?</strong><br /> Latch-up is a parasitic short circuit in CMOS caused by unintended thyristor activation. / Latch-up là hiện tượng ngắn mạch ký sinh trong CMOS do thyristor không mong muốn kích hoạt.</p> </li> <li> <p><strong>How do you prevent latch-up? / Làm thế nào để ngăn latch-up?</strong><br /> Use guard rings, substrate taps, and proper spacing between n- and p-wells. / Sử dụng guard ring, tap nền và khoảng cách hợp lý giữa n-well và p-well.</p> </li> <li> <p><strong>What is ESD protection in IC design? / Bảo vệ ESD trong thiết kế IC là gì?</strong><br /> ESD (Electrostatic Discharge) protection uses circuits like diodes to safeguard the chip from static damage. / Bảo vệ ESD sử dụng các mạch như diode để bảo vệ chip khỏi hư hại do tĩnh điện.</p> </li> <li> <p><strong>What is a PLL in IC design? / PLL trong thiết kế IC là gì?</strong><br /> A PLL (Phase-Locked Loop) is a circuit that synchronizes an output clock with a reference clock. / PLL (mạch vòng khóa pha) là mạch đồng bộ xung nhịp đầu ra với xung nhịp tham chiếu.</p> </li> <li> <p><strong>What is a bandgap reference in IC design? / Bandgap reference trong thiết kế IC là gì?</strong><br /> A bandgap reference generates a stable voltage independent of temperature and supply variations. / Bandgap reference tạo ra điện áp ổn định không phụ thuộc nhiệt độ và nguồn cấp.</p> </li> <li> <p><strong>What is a current mirror in IC design? / Current mirror trong thiết kế IC là gì?</strong><br /> A current mirror is a circuit that copies a reference current to other parts of the design. / Current mirror là mạch sao chép dòng tham chiếu sang các phần khác của thiết kế.</p> </li> <li> <p><strong>What is matching in analog layout? / Matching trong bố cục tương tự là gì?</strong><br /> Matching ensures identical performance of paired devices (e.g., transistors) by minimizing layout differences. / Matching đảm bảo hiệu suất giống nhau của các linh kiện ghép đôi (ví dụ: transistor) bằng cách giảm thiểu khác biệt bố cục.</p> </li> <li> <p><strong>What is a differential pair in IC design? / Differential pair trong thiết kế IC là gì?</strong><br /> A differential pair is a circuit used in amplifiers to process two input signals symmetrically. / Differential pair là mạch dùng trong bộ khuếch đại để xử lý hai tín hiệu đầu vào đối xứng.</p> </li> <li> <p><strong>What is noise in IC design? / Nhiễu trong thiết kế IC là gì?</strong><br /> Noise is unwanted electrical interference that degrades signal quality. / Nhiễu là sự can nhiễu điện không mong muốn làm giảm chất lượng tín hiệu.</p> </li> <li> <p><strong>How do you reduce noise in layout? / Làm thế nào để giảm nhiễu trong bố cục?</strong><br /> Use shielding, guard rings, and separate analog/digital power supplies. / Sử dụng che chắn, guard ring và tách nguồn tương tự/số.</p> </li> </ul> <h2 id="practical-and-debugging-questions"> <a href="#practical-and-debugging-questions" class="anchor-heading" aria-labelledby="practical-and-debugging-questions"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Practical and Debugging Questions </h2> <ul> <li> <p><strong>What happens if DRC fails? / Điều gì xảy ra nếu DRC thất bại?</strong><br /> The layout cannot be fabricated correctly, leading to potential shorts, opens, or yield loss. / Bố cục không thể chế tạo đúng, có thể gây ngắn mạch, hở mạch hoặc giảm tỷ lệ thành phẩm.</p> </li> <li> <p><strong>What happens if LVS fails? / Điều gì xảy ra nếu LVS thất bại?</strong><br /> The chip may not function as intended due to mismatches between the design and layout. / Chip có thể không hoạt động đúng do không khớp giữa thiết kế và bố cục.</p> </li> <li> <p><strong>How do you debug a DRC error? / Làm thế nào để gỡ lỗi DRC?</strong><br /> Identify the violation in the DRC report, locate it in the layout, and adjust the design accordingly. / Xác định vi phạm trong báo cáo DRC, tìm vị trí trong bố cục và điều chỉnh thiết kế phù hợp.</p> </li> <li> <p><strong>How do you debug an LVS error? / Làm thế nào để gỡ lỗi LVS?</strong><br /> Compare the schematic and layout netlists to find discrepancies in connections or components. / So sánh netlist sơ đồ nguyên lý và bố cục để tìm sự khác biệt về kết nối hoặc linh kiện.</p> </li> <li> <p><strong>What is a floating net in LVS? / Floating net trong LVS là gì?</strong><br /> A floating net is a connection in the layout or schematic that isn’t tied to any node. / Floating net là kết nối trong bố cục hoặc sơ đồ nguyên lý không nối với bất kỳ node nào.</p> </li> <li> <p><strong>What is a marker in DRC/LVS tools? / Marker trong công cụ DRC/LVS là gì?</strong><br /> A marker highlights the location of an error in the layout for easier debugging. / Marker đánh dấu vị trí lỗi trong bố cục để dễ gỡ lỗi.</p> </li> <li> <p><strong>Why does a layout pass DRC but fail LVS? / Tại sao bố cục qua DRC nhưng trượt LVS?</strong><br /> DRC checks physical rules, while LVS checks functional equivalence, so connectivity issues may persist. / DRC kiểm tra quy tắc vật lý, LVS kiểm tra tương đương chức năng nên vẫn có thể còn lỗi kết nối.</p> </li> <li> <p><strong>What is a black box in LVS? / Black box trong LVS là gì?</strong><br /> A black box is a placeholder for a missing or incomplete subcircuit during verification. / Black box là khối tạm thời cho mạch con thiếu hoặc chưa hoàn chỉnh khi kiểm tra.</p> </li> <li> <p><strong>How do you handle large layouts? / Làm thế nào để xử lý bố cục lớn?</strong><br /> Use hierarchical design and divide the layout into smaller, manageable blocks. / Sử dụng thiết kế phân cấp và chia bố cục thành các khối nhỏ dễ quản lý.</p> </li> <li> <p><strong>What is a timing violation in digital IC design? / Timing violation trong thiết kế IC số là gì?</strong><br /> A timing violation occurs when a signal doesn’t meet setup or hold time requirements. / Timing violation xảy ra khi tín hiệu không đáp ứng yêu cầu thời gian setup hoặc hold.</p> </li> </ul> <h2 id="advanced-and-emerging-topics"> <a href="#advanced-and-emerging-topics" class="anchor-heading" aria-labelledby="advanced-and-emerging-topics"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> Advanced and Emerging Topics </h2> <ul> <li> <p><strong>What is 3D IC design? / Thiết kế IC 3D là gì?</strong><br /> 3D IC design stacks multiple layers of circuits vertically to save space and improve performance. / Thiết kế IC 3D xếp chồng nhiều lớp mạch theo chiều dọc để tiết kiệm diện tích và tăng hiệu suất.</p> </li> <li> <p><strong>What is a TSV in 3D ICs? / TSV trong IC 3D là gì?</strong><br /> A TSV (Through-Silicon Via) is a vertical connection through the silicon substrate in 3D ICs. / TSV (Through-Silicon Via) là kết nối dọc xuyên qua nền silicon trong IC 3D.</p> </li> <li> <p><strong>What is EUV lithography? / EUV lithography là gì?</strong><br /> EUV (Extreme Ultraviolet) lithography uses short-wavelength light to pattern smaller features in advanced nodes. / EUV lithography sử dụng ánh sáng bước sóng ngắn để tạo mẫu đặc trưng nhỏ hơn ở các node tiên tiến.</p> </li> <li> <p><strong>What is quantum IC design? / Thiết kế IC lượng tử là gì?</strong><br /> Quantum IC design involves creating circuits for quantum computing, using qubits instead of classical bits. / Thiết kế IC lượng tử là tạo mạch cho máy tính lượng tử, sử dụng qubit thay cho bit cổ điển.</p> </li> <li> <p><strong>What is an SoC in IC design? / SoC trong thiết kế IC là gì?</strong><br /> An SoC (System on Chip) integrates multiple subsystems (e.g., CPU, memory) into a single IC. / SoC (System on Chip) tích hợp nhiều hệ thống con (ví dụ: CPU, bộ nhớ) vào một IC duy nhất.</p> </li> <li> <p><strong>What is an IP block in IC design? / IP block trong thiết kế IC là gì?</strong><br /> An IP (Intellectual Property) block is a reusable design module (e.g., USB controller) licensed for use in an IC. / IP block là mô-đun thiết kế dùng lại được (ví dụ: bộ điều khiển USB) được cấp phép sử dụng trong IC.</p> </li> <li> <p><strong>What is machine learning in IC design? / Machine learning trong thiết kế IC là gì?</strong><br /> Machine learning optimizes tasks like placement, routing, and DRC in modern IC design flows. / Machine learning tối ưu hóa các tác vụ như sắp xếp, đi dây và DRC trong quy trình thiết kế IC hiện đại.</p> </li> <li> <p><strong>What is a photonic IC? / Photonic IC là gì?</strong><br /> A photonic IC uses light (photons) instead of electrons for data transmission, often for high-speed applications. / Photonic IC sử dụng ánh sáng (photon) thay cho electron để truyền dữ liệu, thường dùng cho ứng dụng tốc độ cao.</p> </li> <li> <p><strong>What is a mixed-signal IC? / Mixed-signal IC là gì?</strong><br /> A mixed-signal IC combines analog and digital circuits on the same chip, like ADCs or DACs. / Mixed-signal IC kết hợp mạch tương tự và số trên cùng một chip, như ADC hoặc DAC.</p> </li> <li> <p><strong>What is the future of IC design? / Tương lai của thiết kế IC là gì?</strong><br /> The future includes smaller nodes (e.g., 3nm), 3D integration, quantum computing, and AI-driven design automation. / Tương lai bao gồm node nhỏ hơn (ví dụ: 3nm), tích hợp 3D, máy tính lượng tử và tự động hóa thiết kế bằng AI.</p> </li> </ul> <h2 id="pdk"> <a href="#pdk" class="anchor-heading" aria-labelledby="pdk"><svg viewBox="0 0 16 16" aria-hidden="true"><use xlink:href="#svg-link"></use></svg></a> PDK </h2> <ul> <li> <p><strong>What is included in a PDK? / PDK bao gồm những gì?</strong><br /> A PDK includes design rules, SPICE models, layout libraries, DRC/LVS rule decks, and parasitic extraction files. / PDK bao gồm quy tắc thiết kế, mô hình SPICE, thư viện bố cục, rule deck DRC/LVS và tệp trích xuất ký sinh.</p> </li> <li> <p><strong>Why is a PDK important in IC design? / Tại sao PDK quan trọng trong thiết kế IC?</strong><br /> A PDK ensures that the design is compatible with the foundry’s fabrication process, reducing errors and improving yield. / PDK đảm bảo thiết kế tương thích với quy trình chế tạo của foundry, giảm lỗi và tăng tỷ lệ thành phẩm.</p> </li> <li> <p><strong>What is a SPICE model in a PDK? / Mô hình SPICE trong PDK là gì?</strong><br /> A SPICE model provides electrical characteristics of components (e.g., transistors) for circuit simulation. / Mô hình SPICE cung cấp đặc tính điện của linh kiện (ví dụ: transistor) cho mô phỏng mạch.</p> </li> <li> <p><strong>What is a technology file in a PDK? / Technology file trong PDK là gì?</strong><br /> A technology file contains process-specific information like layer definitions, via stacks, and design constraints. / Technology file chứa thông tin đặc thù quy trình như định nghĩa lớp, chồng via và ràng buộc thiết kế.</p> </li> <li> <p><strong>What is a rule deck in a PDK? / Rule deck trong PDK là gì?</strong><br /> A rule deck is a set of files used by DRC and LVS tools to verify that the layout adheres to process rules. / Rule deck là tập tệp dùng cho công cụ DRC và LVS để kiểm tra bố cục tuân thủ quy tắc quy trình.</p> </li> <li> <p><strong>What is a process corner in a PDK? / Process corner trong PDK là gì?</strong><br /> A process corner represents variations in fabrication parameters (e.g., fast, slow, typical) for simulation. / Process corner là các biến thiên thông số chế tạo (ví dụ: nhanh, chậm, điển hình) cho mô phỏng.</p> </li> <li> <p><strong>What is a Monte Carlo simulation in a PDK? / Mô phỏng Monte Carlo trong PDK là gì?</strong><br /> Monte Carlo simulation analyzes the impact of process variations on circuit performance using statistical methods. / Mô phỏng Monte Carlo phân tích ảnh hưởng của biến thiên quy trình lên hiệu suất mạch bằng phương pháp thống kê.</p> </li> <li> <p><strong>What is a library in a PDK? / Thư viện trong PDK là gì?</strong><br /> A library includes pre-designed cells (e.g., standard cells, IO cells) and their layouts, schematics, and models. / Thư viện bao gồm các cell thiết kế sẵn (ví dụ: standard cell, IO cell) cùng bố cục, sơ đồ nguyên lý và mô hình.</p> </li> <li> <p><strong>What is a foundry-certified PDK? / PDK được foundry chứng nhận là gì?</strong><br /> A foundry-certified PDK is validated by the foundry to ensure accuracy and compatibility with their process. / PDK được foundry chứng nhận là đã được xác thực đảm bảo chính xác và tương thích với quy trình của họ.</p> </li> <li> <p><strong>How do you update a PDK? / Làm thế nào để cập nhật PDK?</strong><br /> Download the latest version from the foundry, verify compatibility with existing designs, and integrate it into the design environment. / Tải phiên bản mới nhất từ foundry, kiểm tra tương thích với thiết kế hiện tại và tích hợp vào môi trường thiết kế.</p> </li> </ul> </main> </div> </div> <div class="search-overlay"></div> </div> </body> </html>
