基于verilog语言，关于计算机组成与结构的设计，包括CPU（OpenMips文件夹中），8位ALU，8位原码乘法器（MLU_8为原码一位乘法，MLU_8_2为原码二位乘法），8位补码乘法器（MLU_3）,8位除法器（DIV_1为恢复余数法，DIV_2为加减交替法）。
CPU为基于64条指令集的MIPS五级流水线处理器设计
