<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7vx485tffg1157-1" LaunchTime="1646808767">
  <File Type="VDS-TIMING-PB" Name="Edge_Core_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Edge_Core_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="Edge_Core.dcp"/>
  <File Type="REPORTS-TCL" Name="Edge_Core_reports.tcl"/>
  <File Type="PA-TCL" Name="Edge_Core.tcl"/>
  <File Type="RDS-RDS" Name="Edge_Core.vds"/>
  <File Type="RDS-PROPCONSTRS" Name="Edge_Core_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="Edge_Core_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Edge_Core_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/Coprocessor0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/Coprocessor0.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/adder.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/alu.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/alu_decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/alu_decoder.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/controller.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/div_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/div_unit.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ex_mem_pipereg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/ex_mem_pipereg.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/hazard_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/hazard_unit.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/id_ex_pipereg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/id_ex_pipereg.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/if_id_pipereg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/if_id_pipereg.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/mem_wb_pipereg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/mem_wb_pipereg.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/mult_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/mult_unit.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/mux2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/mux2.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/mux_WBResult.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/mux_WBResult.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/regfile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/regfile.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/register.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/shift_left.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/shift_left.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/shift_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/shift_unit.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/shifter_decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/shifter_decoder.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/shifter_left.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/shifter_left.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/shifter_right_arithmetic.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/shifter_right_arithmetic.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/shifter_right_logical.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/shifter_right_logical.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/sign_extend.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/sign_extend.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/zero_extend.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/zero_extend.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/edge_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/edge_core.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/clock_manager.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/clock_manager.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/reset_logic.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/HW/Verilog/reset_logic.v"/>
        <Attr Name="ImportTime" Val="1393788282"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Edge_Core"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
