Generated by Fabric Compiler ( version 2022.2-SP1-Lite <build 132640> ) at Sat Nov  9 20:36:21 2024

Number of unique control sets : 532
  CLK(~nt_u2_mdc_o)                                : 2
  CLK(nt_u2_mdc_o)                                 : 5
  CLK(p3_sgmii_clk_sfp0)                           : 14
  CLK(p3_sgmii_clk_sfp1)                           : 14
  CLK(p3_sgmii_clk_u10)                            : 14
  CLK(p3_sgmii_clk_u2)                             : 14
  CLK(~nt_u2_mdc_o), CE(u_yt_ctrl.u_mdio_master_driver.N310)   : 1
  CLK(~nt_u2_mdc_o), CE(u_yt_ctrl.u_mdio_master_driver.N252)   : 2
  CLK(~nt_u2_mdc_o), CE(u_yt_ctrl.u_mdio_master_driver.N266)   : 2
  CLK(~nt_u2_mdc_o), CE(u_yt_ctrl.u_mdio_master_driver.N270)   : 5
  CLK(~nt_u2_mdc_o), CE(u_yt_ctrl.u_mdio_master_driver.N274)   : 5
  CLK(~nt_u2_mdc_o), CE(u_yt_ctrl.u_mdio_master_driver.N283)   : 16
  CLK(p3_sgmii_clk_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)      : 20
  CLK(p3_sgmii_clk_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)  : 20
  CLK(p3_sgmii_clk_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)  : 20
  CLK(p3_sgmii_clk_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)  : 20
  CLK(p3_sgmii_clk_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)  : 20
  CLK(p3_sgmii_clk_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)    : 20
  CLK(p3_sgmii_clk_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)    : 20
  CLK(p3_sgmii_clk_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)    : 20
  CLK(p3_sgmii_clk_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv)    : 20
  CLK(nt_free_clk), C(~external_rstn)              : 2
  CLK(nt_free_clk), C(~nt_rstn)                    : 2
  CLK(o_p_clk2core_rx_0), C(~o_rxlane_done_0)      : 2
  CLK(o_p_clk2core_rx_0), C(~p0_rx_rstn_sync_sfp1)       : 2
  CLK(o_p_clk2core_rx_1), C(~o_rxlane_done_1)      : 2
  CLK(o_p_clk2core_rx_1), C(~p0_rx_rstn_sync_sfp0)       : 2
  CLK(o_p_clk2core_rx_2), C(~o_rxlane_done_2)      : 2
  CLK(o_p_clk2core_rx_2), C(~p0_rx_rstn_sync_u10)  : 2
  CLK(o_p_clk2core_rx_3), C(~o_rxlane_done_3)      : 2
  CLK(o_p_clk2core_rx_3), C(~p0_rx_rstn_sync_u2)   : 2
  CLK(p3_sgmii_clk_sfp0), C(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0)       : 2
  CLK(p3_sgmii_clk_sfp0), C(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.tx_rstn_syn.N0)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~o_txlane_done_0)      : 2
  CLK(p3_sgmii_clk_sfp1), C(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0)       : 2
  CLK(p3_sgmii_clk_sfp1), C(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.tx_rstn_syn.N0)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~o_txlane_done_0)      : 2
  CLK(p3_sgmii_clk_u10), C(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0)   : 2
  CLK(p3_sgmii_clk_u10), C(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.tx_rstn_syn.N0)   : 2
  CLK(p3_sgmii_clk_u10), C(~o_txlane_done_0)       : 2
  CLK(p3_sgmii_clk_u2), C(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0)     : 2
  CLK(p3_sgmii_clk_u2), C(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.tx_rstn_syn.N0)     : 2
  CLK(p3_sgmii_clk_u2), C(~o_txlane_done_3)        : 2
  CLK(nt_free_clk), CP(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N0)         : 6
      CLK(nt_free_clk), C(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N0)      : 3
      CLK(nt_free_clk), P(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N0)      : 3
  CLK(nt_free_clk), C(~u1_reset_sync.rst_n_inner)  : 6
  CLK(nt_free_clk), CP(~u_hsst_test.U_IPML_HSST_RST.o_pll_done_0)          : 17
      CLK(nt_free_clk), C(~u_hsst_test.U_IPML_HSST_RST.o_pll_done_0)       : 15
      CLK(nt_free_clk), P(~u_hsst_test.U_IPML_HSST_RST.o_pll_done_0)       : 2
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_rx_rstn)    : 88
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_rx_rstn)    : 88
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_rx_rstn)     : 88
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_rx_rstn)      : 88
  CLK(p3_sgmii_clk_sfp0), CP(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)      : 88
      CLK(p3_sgmii_clk_sfp0), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)   : 84
      CLK(p3_sgmii_clk_sfp0), P(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)   : 4
  CLK(p3_sgmii_clk_sfp1), CP(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)      : 88
      CLK(p3_sgmii_clk_sfp1), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)   : 84
      CLK(p3_sgmii_clk_sfp1), P(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)   : 4
  CLK(p3_sgmii_clk_u10), CP(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)        : 88
      CLK(p3_sgmii_clk_u10), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)     : 84
      CLK(p3_sgmii_clk_u10), P(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)     : 4
  CLK(p3_sgmii_clk_u2), CP(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)          : 88
      CLK(p3_sgmii_clk_u2), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)       : 84
      CLK(p3_sgmii_clk_u2), P(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs)       : 4
  CLK(p3_sgmii_clk_sfp0), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_tx_rstn)    : 97
  CLK(p3_sgmii_clk_sfp1), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_tx_rstn)    : 97
  CLK(p3_sgmii_clk_u10), C(~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_tx_rstn)      : 97
  CLK(p3_sgmii_clk_u2), C(~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_tx_rstn)  : 97
  CLK(nt_free_clk), CP(u_hsst_test.P_LANE_RST_0)         : 101
      CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0)      : 86
      CLK(nt_free_clk), P(u_hsst_test.P_LANE_RST_0)      : 15
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n)         : 112
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n)      : 78
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n)      : 34
  CLK(p3_sgmii_clk_sfp0), CP(~buf_u10_2_sfp0.ch0_tx_rstn)      : 136
      CLK(p3_sgmii_clk_sfp0), C(~buf_u10_2_sfp0.ch0_tx_rstn)   : 132
      CLK(p3_sgmii_clk_sfp0), P(~buf_u10_2_sfp0.ch0_tx_rstn)   : 4
  CLK(p3_sgmii_clk_sfp1), CP(~buf_u2_2_sfp1.ch0_tx_rstn)       : 136
      CLK(p3_sgmii_clk_sfp1), C(~buf_u2_2_sfp1.ch0_tx_rstn)    : 132
      CLK(p3_sgmii_clk_sfp1), P(~buf_u2_2_sfp1.ch0_tx_rstn)    : 4
  CLK(p3_sgmii_clk_u10), CP(~buf_sfp0_2_u10.ch0_tx_rstn)       : 136
      CLK(p3_sgmii_clk_u10), C(~buf_sfp0_2_u10.ch0_tx_rstn)    : 132
      CLK(p3_sgmii_clk_u10), P(~buf_sfp0_2_u10.ch0_tx_rstn)    : 4
  CLK(p3_sgmii_clk_u2), CP(~buf_sfp1_2_u2.ch0_tx_rstn)         : 136
      CLK(p3_sgmii_clk_u2), C(~buf_sfp1_2_u2.ch0_tx_rstn)      : 132
      CLK(p3_sgmii_clk_u2), P(~buf_sfp1_2_u2.ch0_tx_rstn)      : 4
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2)          : 317
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2)       : 284
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2)       : 33
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0)      : 319
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0)   : 286
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0)   : 33
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1)      : 319
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1)   : 286
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1)   : 33
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10)        : 333
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10)     : 300
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10)     : 33
  CLK(o_p_clk2core_rx_0), CP(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)           : 460
      CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)  : 456
      CLK(o_p_clk2core_rx_0), P(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)  : 4
  CLK(o_p_clk2core_rx_1), CP(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)           : 460
      CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)  : 456
      CLK(o_p_clk2core_rx_1), P(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)  : 4
  CLK(o_p_clk2core_rx_2), CP(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)      : 460
      CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)   : 456
      CLK(o_p_clk2core_rx_2), P(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)   : 4
  CLK(o_p_clk2core_rx_3), CP(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)       : 460
      CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)    : 456
      CLK(o_p_clk2core_rx_3), P(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n)    : 4
  CLK(p3_sgmii_clk_sfp0), CP(~p0_rx_rstn_sync_sfp0)      : 756
      CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0)   : 744
      CLK(p3_sgmii_clk_sfp0), P(~p0_rx_rstn_sync_sfp0)   : 12
  CLK(p3_sgmii_clk_sfp1), CP(~p0_rx_rstn_sync_sfp1)      : 756
      CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1)   : 744
      CLK(p3_sgmii_clk_sfp1), P(~p0_rx_rstn_sync_sfp1)   : 12
  CLK(p3_sgmii_clk_u2), CP(~p0_rx_rstn_sync_u2)          : 756
      CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2)       : 744
      CLK(p3_sgmii_clk_u2), P(~p0_rx_rstn_sync_u2)       : 12
  CLK(p3_sgmii_clk_u10), CP(~p0_rx_rstn_sync_u10)        : 758
      CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10)     : 746
      CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10)     : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0.N596)  : 1
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1.N597)  : 1
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2.N597)  : 1
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3.N597)  : 1
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE0_ENABLE.txlane_rst_fsm0.N571)    : 1
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE3_ENABLE.txlane_rst_fsm3.N571)    : 1
  CLK(p3_sgmii_clk_sfp0), P(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)  : 2
  CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)  : 2
  CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)  : 2
  CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)  : 2
  CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)     : 2
  CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)     : 2
  CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)     : 2
  CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)     : 2
  CLK(p3_sgmii_clk_u2), P(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_u2), P(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_u2), P(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_u2), P(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736)     : 2
  CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658)  : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734)  : 2
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_u10), CP(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync._N5442)        : 3
      CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync._N5442)     : 1
      CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync._N5442)     : 2
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)  : 3
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)  : 3
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)  : 3
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)  : 3
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 3
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)   : 1
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)   : 2
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234)     : 3
  CLK(o_p_clk2core_rx_0), CP(~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)           : 4
      CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)  : 3
      CLK(o_p_clk2core_rx_0), P(~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)  : 1
  CLK(o_p_clk2core_rx_1), CP(~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)           : 4
      CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)  : 3
      CLK(o_p_clk2core_rx_1), P(~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)  : 1
  CLK(o_p_clk2core_rx_2), CP(~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_u10_lane2.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)       : 4
      CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_u10_lane2.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)    : 3
      CLK(o_p_clk2core_rx_2), P(~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_u10_lane2.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)    : 1
  CLK(o_p_clk2core_rx_3), CP(~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_u2_lane3.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)         : 4
      CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_u2_lane3.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)      : 3
      CLK(o_p_clk2core_rx_3), P(~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_rx_rstn), CE(qsgmii_u2_lane3.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120)      : 1
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)  : 4
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)  : 4
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)  : 4
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)  : 4
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 3
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 1
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)          : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 3
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 1
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)          : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 3
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 1
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)          : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 3
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)   : 1
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)          : 4
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 2
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680)     : 4
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)         : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 3
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv)      : 1
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)       : 4
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676)    : 2
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)      : 5
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)   : 3
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)   : 2
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync._N3425)           : 5
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync._N3425)  : 4
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync._N3425)  : 1
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112)       : 5
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112)       : 5
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0._N2543)      : 5
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0._N2543)   : 3
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0._N2543)   : 2
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)        : 5
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)     : 4
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)     : 1
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0.N486)  : 6
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1.N487)  : 6
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2.N487)  : 6
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3.N487)  : 6
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE0_ENABLE.txlane_rst_fsm0._N25)    : 7
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE3_ENABLE.txlane_rst_fsm3._N25)    : 7
  CLK(p3_sgmii_clk_u10), CP(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0._N3838)      : 7
      CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0._N3838)   : 1
      CLK(p3_sgmii_clk_u10), P(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0._N3838)   : 6
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 7
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)   : 1
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)   : 6
  CLK(nt_free_clk), CP(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N66)       : 8
      CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N66)    : 7
      CLK(nt_free_clk), P(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N66)    : 1
  CLK(nt_free_clk), CP(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N66)       : 8
      CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N66)    : 7
      CLK(nt_free_clk), P(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N66)    : 1
  CLK(nt_free_clk), CP(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N66)       : 8
      CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N66)    : 7
      CLK(nt_free_clk), P(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N66)    : 1
  CLK(nt_free_clk), CP(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N66)       : 8
      CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N66)    : 7
      CLK(nt_free_clk), P(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N66)    : 1
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])      : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)       : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])      : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)       : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])      : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)       : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])      : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)       : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3])   : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162)    : 8
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)          : 9
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)       : 5
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)       : 4
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)          : 9
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)       : 5
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)       : 4
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)      : 9
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)   : 5
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)   : 4
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)           : 9
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)  : 5
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)  : 4
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)      : 9
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)   : 5
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4)   : 4
  CLK(o_p_clk2core_rx_0), CP(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N4012)        : 9
      CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N4012)     : 5
      CLK(o_p_clk2core_rx_0), P(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N4012)     : 4
  CLK(o_p_clk2core_rx_1), CP(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3084)        : 9
      CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3084)     : 5
      CLK(o_p_clk2core_rx_1), P(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3084)     : 4
  CLK(o_p_clk2core_rx_2), CP(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0._N4475)          : 9
      CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0._N4475)       : 5
      CLK(o_p_clk2core_rx_2), P(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0._N4475)       : 4
  CLK(o_p_clk2core_rx_3), CP(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0._N4063)      : 9
      CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0._N4063)   : 5
      CLK(o_p_clk2core_rx_3), P(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0._N4063)   : 4
  CLK(p3_sgmii_clk_sfp0), CP(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3080)         : 9
      CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3080)      : 1
      CLK(p3_sgmii_clk_sfp0), P(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3080)      : 8
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)         : 9
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 1
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 8
  CLK(p3_sgmii_clk_sfp1), CP(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N4008)         : 9
      CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N4008)      : 1
      CLK(p3_sgmii_clk_sfp1), P(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N4008)      : 8
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)         : 9
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 1
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 8
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])      : 9
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])      : 9
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])      : 9
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])      : 9
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0._N4685)      : 9
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0._N4685)   : 5
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0._N4685)   : 4
  CLK(p3_sgmii_clk_u2), CP(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0._N4479)         : 9
      CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0._N4479)      : 1
      CLK(p3_sgmii_clk_u2), P(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0._N4479)      : 8
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4])   : 9
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)         : 9
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 1
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4)      : 8
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N68)  : 10
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N68)  : 10
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N68)  : 10
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N68)  : 10
  CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll0_lock_wtchdg.N34)      : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)     : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)    : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)       : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)       : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)       : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)       : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)      : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)      : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)      : 10
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)      : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)   : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)   : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)   : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302)   : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)  : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)  : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)  : 10
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull)  : 10
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112)    : 10
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112)    : 10
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)    : 10
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)    : 10
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)    : 10
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)    : 10
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112)       : 10
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty)       : 10
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)           : 11
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)  : 6
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)  : 5
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)           : 11
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)  : 6
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4)  : 5
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync/N4)       : 11
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync/N4)    : 6
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync/N4)    : 5
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_0), C(~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_1), C(~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)     : 11
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)       : 11
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)       : 11
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)       : 11
  CLK(o_p_clk2core_rx_2), C(~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)       : 11
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)   : 11
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)   : 11
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)   : 11
  CLK(o_p_clk2core_rx_3), C(~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280)   : 11
  CLK(p3_sgmii_clk_sfp0), C(~buf_u10_2_sfp0.ch0_tx_rstn), CE(~buf_u10_2_sfp0.rd_empty_0)     : 11
  CLK(p3_sgmii_clk_sfp0), C(~buf_u10_2_sfp0.ch0_tx_rstn), CE(~buf_u10_2_sfp0.rd_empty_1)     : 11
  CLK(p3_sgmii_clk_sfp0), C(~buf_u10_2_sfp0.ch0_tx_rstn), CE(~buf_u10_2_sfp0.rd_empty_2)     : 11
  CLK(p3_sgmii_clk_sfp0), C(~buf_u10_2_sfp0.ch0_tx_rstn), CE(~buf_u10_2_sfp0.rd_empty_3)     : 11
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~buf_sfp0_2_u10.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)       : 11
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~buf_sfp0_2_u10.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)       : 11
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~buf_sfp0_2_u10.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)       : 11
  CLK(p3_sgmii_clk_sfp0), C(~p0_rx_rstn_sync_sfp0), CE(~buf_sfp0_2_u10.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)       : 11
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3076)         : 11
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3076)      : 6
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3076)      : 5
  CLK(p3_sgmii_clk_sfp1), C(~buf_u2_2_sfp1.ch0_tx_rstn), CE(~buf_u2_2_sfp1.rd_empty_0)       : 11
  CLK(p3_sgmii_clk_sfp1), C(~buf_u2_2_sfp1.ch0_tx_rstn), CE(~buf_u2_2_sfp1.rd_empty_1)       : 11
  CLK(p3_sgmii_clk_sfp1), C(~buf_u2_2_sfp1.ch0_tx_rstn), CE(~buf_u2_2_sfp1.rd_empty_2)       : 11
  CLK(p3_sgmii_clk_sfp1), C(~buf_u2_2_sfp1.ch0_tx_rstn), CE(~buf_u2_2_sfp1.rd_empty_3)       : 11
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~buf_sfp1_2_u2.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)  : 11
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~buf_sfp1_2_u2.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)  : 11
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~buf_sfp1_2_u2.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)  : 11
  CLK(p3_sgmii_clk_sfp1), C(~p0_rx_rstn_sync_sfp1), CE(~buf_sfp1_2_u2.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)  : 11
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N3996)         : 11
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N3996)      : 6
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N3996)      : 5
  CLK(p3_sgmii_clk_u10), C(~buf_sfp0_2_u10.ch0_tx_rstn), CE(~buf_sfp0_2_u10.rd_empty_0)      : 11
  CLK(p3_sgmii_clk_u10), C(~buf_sfp0_2_u10.ch0_tx_rstn), CE(~buf_sfp0_2_u10.rd_empty_1)      : 11
  CLK(p3_sgmii_clk_u10), C(~buf_sfp0_2_u10.ch0_tx_rstn), CE(~buf_sfp0_2_u10.rd_empty_2)      : 11
  CLK(p3_sgmii_clk_u10), C(~buf_sfp0_2_u10.ch0_tx_rstn), CE(~buf_sfp0_2_u10.rd_empty_3)      : 11
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~buf_u10_2_sfp0.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)   : 11
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~buf_u10_2_sfp0.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)   : 11
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~buf_u10_2_sfp0.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)   : 11
  CLK(p3_sgmii_clk_u10), C(~p0_rx_rstn_sync_u10), CE(~buf_u10_2_sfp0.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)   : 11
  CLK(p3_sgmii_clk_u2), C(~buf_sfp1_2_u2.ch0_tx_rstn), CE(~buf_sfp1_2_u2.rd_empty_0)   : 11
  CLK(p3_sgmii_clk_u2), C(~buf_sfp1_2_u2.ch0_tx_rstn), CE(~buf_sfp1_2_u2.rd_empty_1)   : 11
  CLK(p3_sgmii_clk_u2), C(~buf_sfp1_2_u2.ch0_tx_rstn), CE(~buf_sfp1_2_u2.rd_empty_2)   : 11
  CLK(p3_sgmii_clk_u2), C(~buf_sfp1_2_u2.ch0_tx_rstn), CE(~buf_sfp1_2_u2.rd_empty_3)   : 11
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~buf_u2_2_sfp1.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)      : 11
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~buf_u2_2_sfp1.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)      : 11
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~buf_u2_2_sfp1.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)      : 11
  CLK(p3_sgmii_clk_u2), C(~p0_rx_rstn_sync_u2), CE(~buf_u2_2_sfp1.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull)      : 11
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0._N3237)         : 11
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0._N3237)      : 6
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0._N3237)      : 5
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N75)  : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N75)  : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N75)  : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N75)  : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[0].cdr_align_deb.N40)       : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[0].sigdet_deb.N40)    : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[1].cdr_align_deb.N40)       : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[1].sigdet_deb.N40)    : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[2].cdr_align_deb.N40)       : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[2].sigdet_deb.N40)    : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[3].cdr_align_deb.N40)       : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[3].sigdet_deb.N40)    : 12
  CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll0_lock_deb.N40)   : 12
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE0_ENABLE.txlane_rst_fsm0._N31)    : 13
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE3_ENABLE.txlane_rst_fsm3._N31)    : 13
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0._N3836)       : 13
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0._N3836)    : 10
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u10_lane2.U_qsgmii_core0._N3836)    : 3
  CLK(p3_sgmii_clk_u10), CP(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)        : 13
      CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)     : 10
      CLK(p3_sgmii_clk_u10), P(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)     : 3
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N67)  : 14
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N67)  : 14
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N67)  : 14
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N67)  : 14
  CLK(nt_free_clk), C(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N102)  : 14
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N71)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)     : 15
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)     : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112)    : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689)  : 15
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716)  : 15
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N71)  : 16
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N71)  : 16
  CLK(nt_free_clk), C(u_hsst_test.P_LANE_RST_0), CE(u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N71)  : 16
  CLK(nt_free_clk), P(~u1_reset_sync.rst_n_inner), CE(u1_reset_sync.N44)   : 16
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)     : 16
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)     : 16
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)     : 16
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)     : 16
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660)  : 16
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3078)      : 17
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3078)   : 13
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp0_lane1.U_qsgmii_core0._N3078)   : 4
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N3998)      : 17
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N3998)   : 13
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_sfp1_lane0.U_qsgmii_core0._N3998)   : 4
  CLK(nt_free_clk), CP(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0._N3447)        : 17
      CLK(nt_free_clk), C(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0._N3447)     : 13
      CLK(nt_free_clk), P(~qsgmii_sfp0_lane1.p0_mm_rst_n), CE(qsgmii_u2_lane3.U_qsgmii_core0._N3447)     : 4
  CLK(p3_sgmii_clk_sfp0), CP(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)           : 17
      CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)  : 13
      CLK(p3_sgmii_clk_sfp0), P(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)  : 4
  CLK(p3_sgmii_clk_sfp1), CP(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)           : 17
      CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)  : 13
      CLK(p3_sgmii_clk_sfp1), P(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)  : 4
  CLK(p3_sgmii_clk_u2), CP(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)           : 17
      CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)  : 13
      CLK(p3_sgmii_clk_u2), P(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4)  : 4
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp0), C(~p0_tx_rstn_sync_sfp0), CE(qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_sfp1), C(~p0_tx_rstn_sync_sfp1), CE(qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)     : 21
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)     : 21
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)     : 21
  CLK(p3_sgmii_clk_u10), C(~p0_tx_rstn_sync_u10), CE(qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)     : 21
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(p3_sgmii_clk_u2), C(~p0_tx_rstn_sync_u2), CE(qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632)  : 21
  CLK(nt_u2_mdc_o), RS(u_yt_ctrl.u_reg_ctrl.opcode_s1[1:0]_or)       : 2
      CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_reg_ctrl.opcode_s1[1:0]_or)    : 1
      CLK(nt_u2_mdc_o), S(u_yt_ctrl.u_reg_ctrl.opcode_s1[1:0]_or)    : 1
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_reg_ctrl.phy_addr_s1[4:0]_or)      : 3
  CLK(nt_u2_mdc_o), RS(~u_yt_ctrl.u_reg_ctrl.reset_n)          : 8
      CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_reg_ctrl.reset_n)       : 7
      CLK(nt_u2_mdc_o), S(~u_yt_ctrl.u_reg_ctrl.reset_n)       : 1
  CLK(~nt_u2_mdc_o), RS(u_yt_ctrl.u_mdio_master_driver.N125)         : 8
      CLK(~nt_u2_mdc_o), R(u_yt_ctrl.u_mdio_master_driver.N125)      : 7
      CLK(~nt_u2_mdc_o), S(u_yt_ctrl.u_mdio_master_driver.N125)      : 1
  CLK(nt_u2_mdc_o), RS(~u_yt_ctrl.u_mdio_master_driver.reset_n)      : 11
      CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_mdio_master_driver.reset_n)   : 10
      CLK(nt_u2_mdc_o), S(~u_yt_ctrl.u_mdio_master_driver.reset_n)   : 1
  CLK(nt_free_clk), R(u_led_test.N111)             : 24
  CLK(nt_free_clk), R(~nt_rstn)                    : 24
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_reg_ctrl.N731)   : 26
  CLK(nt_free_clk), R(~external_rstn), CE(u_led_test.N92)      : 1
  CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(u_yt_ctrl.u_reg_ctrl.N1221)   : 3
  CLK(nt_u2_mdc_o), RS(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(~u_yt_ctrl.u_reg_ctrl.state_c_reg[1])          : 3
      CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(~u_yt_ctrl.u_reg_ctrl.state_c_reg[1])       : 2
      CLK(nt_u2_mdc_o), S(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(~u_yt_ctrl.u_reg_ctrl.state_c_reg[1])       : 1
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_reg_ctrl.N713), CE(u_yt_ctrl.u_reg_ctrl.N719)  : 4
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_reg_ctrl.N731), CE(u_yt_ctrl.u_reg_ctrl.N1016)       : 4
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_reg_ctrl.N84), CE(u_yt_ctrl.u_reg_ctrl.N88)    : 4
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_mdio_master_driver.N207), CE(u_yt_ctrl.u_mdio_master_driver.N16)       : 7
  CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(u_yt_ctrl.u_reg_ctrl.N887)    : 7
  CLK(nt_u2_mdc_o), R(u_yt_ctrl.u_mdio_master_driver.N135), CE(u_yt_ctrl.u_mdio_master_driver.N141)      : 16
  CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(u_yt_ctrl.u_reg_ctrl.N1193)   : 16
  CLK(nt_u2_mdc_o), R(~u_yt_ctrl.u_reg_ctrl.reset_n), CE(u_yt_ctrl.u_reg_ctrl.N699)    : 20


Number of DFF:CE Signals : 463
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0.N596(from GTP_LUT4:Z)      : 1
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1.N597(from GTP_LUT4:Z)      : 1
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2.N597(from GTP_LUT4:Z)      : 1
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3.N597(from GTP_LUT4:Z)      : 1
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE0_ENABLE.txlane_rst_fsm0.N571(from GTP_LUT2:Z)  : 1
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE3_ENABLE.txlane_rst_fsm3.N571(from GTP_LUT2:Z)  : 1
  u_led_test.N92(from GTP_LUT4:Z)                  : 1
  u_yt_ctrl.u_mdio_master_driver.N310(from GTP_LUT5:Z)   : 1
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)   : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)     : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)      : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)      : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)      : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)    : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)      : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)       : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)       : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)       : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N644(from GTP_LUT3:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N658(from GTP_LUT4:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N734(from GTP_LUT5:Z)     : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N736(from GTP_LUT5M:Z)       : 2
  u_yt_ctrl.u_mdio_master_driver.N252(from GTP_LUT5:Z)   : 2
  u_yt_ctrl.u_mdio_master_driver.N266(from GTP_LUT2:Z)   : 2
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)      : 3
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)       : 3
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)       : 3
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)       : 3
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)       : 3
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4(from GTP_LUT2:Z)      : 3
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.xmit_sync._N5442(from GTP_LUT2:Z)  : 3
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)  : 3
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)  : 3
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)  : 3
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_tx_sm.N234(from GTP_LUT2:Z)  : 3
  u_yt_ctrl.u_reg_ctrl.N1221(from GTP_LUT4:Z)      : 3
  ~u_yt_ctrl.u_reg_ctrl.state_c_reg[1](from GTP_INV:Z)   : 3
  qsgmii_sfp0_lane1.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120(from GTP_LUT4:Z)    : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120(from GTP_LUT4:Z)    : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)     : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)   : 4
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)      : 4
  qsgmii_u10_lane2.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120(from GTP_LUT4:Z)     : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)      : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)    : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)       : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)      : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)    : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)       : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)      : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)    : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)       : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)      : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)    : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)       : 4
  qsgmii_u2_lane3.U_qsgmii_core0.U_qsgmii_rx.U_qsgmii_rx_sw.N120(from GTP_LUT4:Z)      : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)       : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)     : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)  : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)       : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)     : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)  : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)       : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)     : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)  : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N638_inv(from GTP_LUT2:Z)       : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N676(from GTP_LUT3:Z)     : 4
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.N680(from GTP_LUT5:Z)  : 4
  u_yt_ctrl.u_reg_ctrl.N1016(from GTP_LUT4:Z)      : 4
  u_yt_ctrl.u_reg_ctrl.N719(from GTP_DFF_R:Q)      : 4
  u_yt_ctrl.u_reg_ctrl.N88(from GTP_DFF_S:Q)       : 4
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112(from GTP_LUT2:Z)      : 5
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112(from GTP_LUT2:Z)      : 5
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0._N2543(from GTP_LUT2:Z)      : 5
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4(from GTP_LUT2:Z)     : 5
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4(from GTP_LUT2:Z)  : 5
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync._N3425(from GTP_LUT2:Z)    : 5
  u_yt_ctrl.u_mdio_master_driver.N270(from GTP_LUT2:Z)   : 5
  u_yt_ctrl.u_mdio_master_driver.N274(from GTP_LUT2:Z)   : 5
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0.N486(from GTP_LUT5:Z)      : 6
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1.N487(from GTP_LUT5M:Z)     : 6
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2.N487(from GTP_LUT5M:Z)     : 6
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3.N487(from GTP_LUT5M:Z)     : 6
  qsgmii_u10_lane2.U_qsgmii_core0._N3838(from GTP_LUT2:Z)      : 7
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4(from GTP_LUT2:Z)      : 7
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE0_ENABLE.txlane_rst_fsm0._N25(from GTP_LUT2:Z)  : 7
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE3_ENABLE.txlane_rst_fsm3._N25(from GTP_LUT2:Z)  : 7
  u_yt_ctrl.u_mdio_master_driver.N16(from GTP_LUT5:Z)    : 7
  u_yt_ctrl.u_reg_ctrl.N887(from GTP_LUT4:Z)       : 7
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)   : 8
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)     : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)    : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)      : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)    : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)      : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)    : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)      : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)    : 8
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)      : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)     : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)       : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)     : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)       : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)     : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)       : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[3](from GTP_DFF_C:Q)     : 8
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm._N162(from GTP_LUT5:Z)       : 8
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N66(from GTP_LUT2:Z)      : 8
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N66(from GTP_LUT2:Z)      : 8
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N66(from GTP_LUT2:Z)      : 8
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N66(from GTP_LUT2:Z)      : 8
  qsgmii_sfp0_lane1.U_qsgmii_core0._N3080(from GTP_LUT2:Z)     : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0._N3084(from GTP_LUT2:Z)     : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4(from GTP_LUT2:Z)   : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4(from GTP_LUT2:Z)     : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0._N4008(from GTP_LUT2:Z)     : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0._N4012(from GTP_LUT2:Z)     : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4(from GTP_LUT2:Z)   : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4(from GTP_LUT2:Z)     : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)   : 9
  qsgmii_u10_lane2.U_qsgmii_core0._N4475(from GTP_LUT2:Z)      : 9
  qsgmii_u10_lane2.U_qsgmii_core0._N4685(from GTP_LUT2:Z)      : 9
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)    : 9
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4(from GTP_LUT2:Z)     : 9
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4(from GTP_LUT2:Z)    : 9
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)    : 9
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)    : 9
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)    : 9
  qsgmii_u2_lane3.U_qsgmii_core0._N4063(from GTP_LUT2:Z)       : 9
  qsgmii_u2_lane3.U_qsgmii_core0._N4479(from GTP_LUT2:Z)       : 9
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)     : 9
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.sgmii_speed_rx_rec_sync.N4(from GTP_LUT2:Z)     : 9
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.xmit_sync.N4(from GTP_LUT2:Z)       : 9
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)     : 9
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)     : 9
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_rx_sm.RS_CS_reg[4](from GTP_DFF_C:Q)     : 9
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112(from GTP_LUT2:Z)     : 10
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112(from GTP_LUT2:Z)     : 10
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)       : 10
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112(from GTP_LUT2:Z)      : 10
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)  : 10
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)  : 10
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)  : 10
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)  : 10
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)   : 10
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)   : 10
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)   : 10
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N302(from GTP_LUT5:Z)   : 10
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll0_lock_wtchdg.N34(from GTP_LUT5:Z)    : 10
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N68(from GTP_LUT2:Z)      : 10
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N68(from GTP_LUT2:Z)      : 10
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N68(from GTP_LUT2:Z)      : 10
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N68(from GTP_LUT2:Z)      : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)       : 10
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)   : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)  : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)    : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)  : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)    : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)  : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)    : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)  : 10
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)    : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)     : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)     : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)     : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.U_fifo_128depth_16_width.U_ipml_fifo_fifo_128depth_16_width.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 10
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.rd_empty(from GTP_INV:Z)     : 10
  qsgmii_sfp0_lane1.U_qsgmii_core0._N3076(from GTP_LUT2:Z)     : 11
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4(from GTP_LUT2:Z)    : 11
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp1_lane0.U_qsgmii_core0._N3996(from GTP_LUT2:Z)     : 11
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync.N4(from GTP_LUT2:Z)    : 11
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)       : 11
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)  : 11
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)  : 11
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)  : 11
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)  : 11
  qsgmii_u2_lane3.U_qsgmii_core0._N3237(from GTP_LUT2:Z)       : 11
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)   : 11
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.adv_ability_sync/N4(from GTP_LUT2:Z)      : 11
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)   : 11
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)   : 11
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_rx_elastic_buffer.N280(from GTP_LUT2:Z)   : 11
  ~buf_sfp0_2_u10.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_sfp0_2_u10.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_sfp0_2_u10.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_sfp0_2_u10.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_sfp0_2_u10.rd_empty_0(from GTP_INV:Z)       : 11
  ~buf_sfp0_2_u10.rd_empty_1(from GTP_INV:Z)       : 11
  ~buf_sfp0_2_u10.rd_empty_2(from GTP_INV:Z)       : 11
  ~buf_sfp0_2_u10.rd_empty_3(from GTP_INV:Z)       : 11
  ~buf_sfp1_2_u2.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_sfp1_2_u2.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_sfp1_2_u2.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_sfp1_2_u2.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_sfp1_2_u2.rd_empty_0(from GTP_INV:Z)        : 11
  ~buf_sfp1_2_u2.rd_empty_1(from GTP_INV:Z)        : 11
  ~buf_sfp1_2_u2.rd_empty_2(from GTP_INV:Z)        : 11
  ~buf_sfp1_2_u2.rd_empty_3(from GTP_INV:Z)        : 11
  ~buf_u10_2_sfp0.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_u10_2_sfp0.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_u10_2_sfp0.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_u10_2_sfp0.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)   : 11
  ~buf_u10_2_sfp0.rd_empty_0(from GTP_INV:Z)       : 11
  ~buf_u10_2_sfp0.rd_empty_1(from GTP_INV:Z)       : 11
  ~buf_u10_2_sfp0.rd_empty_2(from GTP_INV:Z)       : 11
  ~buf_u10_2_sfp0.rd_empty_3(from GTP_INV:Z)       : 11
  ~buf_u2_2_sfp1.fifo_ch0.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_u2_2_sfp1.fifo_ch1.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_u2_2_sfp1.fifo_ch2.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_u2_2_sfp1.fifo_ch3.U_ipml_fifo_fifo_0.U_ipml_fifo_ctrl.wfull(from GTP_INV:Z)    : 11
  ~buf_u2_2_sfp1.rd_empty_0(from GTP_INV:Z)        : 11
  ~buf_u2_2_sfp1.rd_empty_1(from GTP_INV:Z)        : 11
  ~buf_u2_2_sfp1.rd_empty_2(from GTP_INV:Z)        : 11
  ~buf_u2_2_sfp1.rd_empty_3(from GTP_INV:Z)        : 11
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll0_lock_deb.N40(from GTP_LUT2:Z)       : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N75(from GTP_LUT2:Z)      : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N75(from GTP_LUT2:Z)      : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N75(from GTP_LUT2:Z)      : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N75(from GTP_LUT2:Z)      : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[0].cdr_align_deb.N40(from GTP_LUT2:Z)     : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[0].sigdet_deb.N40(from GTP_LUT5:Z)  : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[1].cdr_align_deb.N40(from GTP_LUT2:Z)     : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[1].sigdet_deb.N40(from GTP_LUT5:Z)  : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[2].cdr_align_deb.N40(from GTP_LUT2:Z)     : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[2].sigdet_deb.N40(from GTP_LUT5:Z)  : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[3].cdr_align_deb.N40(from GTP_LUT2:Z)     : 12
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.SYNC_RXLANE[3].sigdet_deb.N40(from GTP_LUT5:Z)  : 12
  qsgmii_u10_lane2.U_qsgmii_core0._N3836(from GTP_LUT2:Z)      : 13
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4(from GTP_LUT2:Z)  : 13
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE0_ENABLE.txlane_rst_fsm0._N31(from GTP_LUT2:Z)  : 13
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_tx.TXLANE3_ENABLE.txlane_rst_fsm3._N31(from GTP_LUT2:Z)  : 13
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N102(from GTP_LUT3:Z)      : 14
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N67(from GTP_LUT2:Z)      : 14
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N67(from GTP_LUT2:Z)      : 14
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N67(from GTP_LUT2:Z)      : 14
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N67(from GTP_LUT2:Z)      : 14
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)   : 15
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)   : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)    : 15
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)    : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_clk_gen.N112(from GTP_LUT2:Z)       : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N689(from GTP_LUT5:Z)     : 15
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N716(from GTP_LUT5:Z)     : 15
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE0_ENABLE.rxlane_fsm0._N71(from GTP_LUT2:Z)      : 15
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)   : 16
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)    : 16
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)    : 16
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)    : 16
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)    : 16
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)     : 16
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)     : 16
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)     : 16
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N660(from GTP_LUT3:Z)     : 16
  u1_reset_sync.N44(from GTP_LUT5:Z)               : 16
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE1_ENABLE.rxlane_fsm1._N71(from GTP_LUT2:Z)      : 16
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE2_ENABLE.rxlane_fsm2._N71(from GTP_LUT2:Z)      : 16
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_rx.RXLANE3_ENABLE.rxlane_fsm3._N71(from GTP_LUT2:Z)      : 16
  u_yt_ctrl.u_mdio_master_driver.N141(from GTP_LUT3:Z)   : 16
  u_yt_ctrl.u_mdio_master_driver.N283(from GTP_LUT4:Z)   : 16
  u_yt_ctrl.u_reg_ctrl.N1193(from GTP_LUT5:Z)      : 16
  qsgmii_sfp0_lane1.U_qsgmii_core0._N3078(from GTP_LUT2:Z)     : 17
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4(from GTP_LUT2:Z)       : 17
  qsgmii_sfp1_lane0.U_qsgmii_core0._N3998(from GTP_LUT2:Z)     : 17
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4(from GTP_LUT2:Z)       : 17
  qsgmii_u2_lane3.U_qsgmii_core0._N3447(from GTP_LUT2:Z)       : 17
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.lp_adv_ability_sync.N4(from GTP_LUT2:Z)   : 17
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)     : 20
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)      : 20
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)      : 20
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)      : 20
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)      : 20
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)       : 20
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)       : 20
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)       : 20
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.rx_sm_to_auto_neg_sync.N20_inv(from GTP_LUT5:Z)       : 20
  u_yt_ctrl.u_reg_ctrl.N699(from GTP_LUT2:Z)       : 20
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)   : 21
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT4:Z)    : 21
  qsgmii_u10_lane2.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)    : 21
  qsgmii_u10_lane2.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)    : 21
  qsgmii_u10_lane2.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)    : 21
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)     : 21
  qsgmii_u2_lane3.U_qsgmii_core0.port[1].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)     : 21
  qsgmii_u2_lane3.U_qsgmii_core0.port[2].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)     : 21
  qsgmii_u2_lane3.U_qsgmii_core0.port[3].U_qsgmii_port.u_sgmii_lane0.U_ips_sgmii_ge_pcs_auto_neg.N632(from GTP_LUT5:Z)     : 21

Number of DFF:CLK Signals : 11
  ~nt_u2_mdc_o(from GTP_INV:Z)                     : 41
  nt_u2_mdc_o(from GTP_IOCLKDIV:CLKDIVOUT)         : 139
  o_p_clk2core_rx_0(from GTP_HSST_E2:P_RCLK2FABRIC[0])   : 689
  o_p_clk2core_rx_1(from GTP_HSST_E2:P_RCLK2FABRIC[1])   : 689
  o_p_clk2core_rx_2(from GTP_HSST_E2:P_RCLK2FABRIC[2])   : 689
  o_p_clk2core_rx_3(from GTP_HSST_E2:P_RCLK2FABRIC[3])   : 689
  nt_free_clk(from GTP_INBUF:O)                    : 904
  p3_sgmii_clk_sfp0(from GTP_HSST_E2:P_TCLK2FABRIC[1])   : 2140
  p3_sgmii_clk_sfp1(from GTP_HSST_E2:P_TCLK2FABRIC[0])   : 2140
  p3_sgmii_clk_u2(from GTP_HSST_E2:P_TCLK2FABRIC[3])     : 2143
  p3_sgmii_clk_u10(from GTP_HSST_E2:P_TCLK2FABRIC[2])    : 2172

Number of DFF:CP Signals : 47
  qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0(from GTP_LUT3:Z)     : 2
  qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0(from GTP_LUT3:Z)     : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0(from GTP_LUT3:Z)      : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.rx_rstn_syn.N0(from GTP_LUT3:Z)       : 2
  qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.tx_rstn_syn.N0(from GTP_LUT2:Z)       : 2
  ~external_rstn(from GTP_INV:Z)                   : 2
  ~nt_rstn(from GTP_INV:Z)                         : 2
  ~o_rxlane_done_0(from GTP_INV:Z)                 : 2
  ~o_rxlane_done_1(from GTP_INV:Z)                 : 2
  ~o_rxlane_done_2(from GTP_INV:Z)                 : 2
  ~o_rxlane_done_3(from GTP_INV:Z)                 : 2
  ~o_txlane_done_3(from GTP_INV:Z)                 : 2
  qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.tx_rstn_syn.N0(from GTP_LUT2:Z)      : 6
  ~o_txlane_done_0(from GTP_INV:Z)                 : 6
  ~u_hsst_test.U_IPML_HSST_RST.o_pll_done_0(from GTP_INV:Z)    : 17
  u_hsst_test.U_IPML_HSST_RST.AUTO_MODE.ipml_hsst_rst_pll.pll_rst_fsm_0.N0(from GTP_LUT2:Z)  : 20
  ~u1_reset_sync.rst_n_inner(from GTP_INV:Z)       : 22
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs(from GTP_INV:Z)      : 88
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs(from GTP_INV:Z)      : 88
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs(from GTP_INV:Z)       : 88
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rstn_txs(from GTP_INV:Z)  : 88
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_rx_rstn(from GTP_INV:Z)   : 92
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_rx_rstn(from GTP_INV:Z)   : 92
  ~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_rx_rstn(from GTP_INV:Z)    : 92
  ~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_rx_rstn(from GTP_INV:Z)     : 92
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.qsgmii_tx_rstn(from GTP_INV:Z)   : 97
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.qsgmii_tx_rstn(from GTP_INV:Z)   : 97
  ~qsgmii_u10_lane2.U_qsgmii_core0.qsgmii_tx_rstn(from GTP_INV:Z)    : 97
  ~qsgmii_u2_lane3.U_qsgmii_core0.qsgmii_tx_rstn(from GTP_INV:Z)     : 97
  ~buf_sfp0_2_u10.ch0_tx_rstn(from GTP_INV:Z)      : 180
  ~buf_sfp1_2_u2.ch0_tx_rstn(from GTP_INV:Z)       : 180
  ~buf_u10_2_sfp0.ch0_tx_rstn(from GTP_INV:Z)      : 180
  ~buf_u2_2_sfp1.ch0_tx_rstn(from GTP_INV:Z)       : 180
  ~qsgmii_sfp0_lane1.p0_mm_rst_n(from GTP_INV:Z)   : 286
  u_hsst_test.P_LANE_RST_0(from GTP_DFF_P:Q)       : 506
  ~qsgmii_sfp0_lane1.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n(from GTP_INV:Z)     : 593
  ~qsgmii_sfp1_lane0.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n(from GTP_INV:Z)     : 593
  ~qsgmii_u10_lane2.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n(from GTP_INV:Z)      : 593
  ~qsgmii_u2_lane3.U_qsgmii_core0.port[0].U_qsgmii_port.u_sgmii_lane0.rx_rec_rst_n(from GTP_INV:Z)       : 593
  ~p0_tx_rstn_sync_sfp0(from GTP_INV:Z)            : 702
  ~p0_tx_rstn_sync_sfp1(from GTP_INV:Z)            : 702
  ~p0_tx_rstn_sync_u2(from GTP_INV:Z)              : 705
  ~p0_tx_rstn_sync_u10(from GTP_INV:Z)             : 731
  ~p0_rx_rstn_sync_sfp0(from GTP_INV:Z)            : 975
  ~p0_rx_rstn_sync_sfp1(from GTP_INV:Z)            : 975
  ~p0_rx_rstn_sync_u2(from GTP_INV:Z)              : 975
  ~p0_rx_rstn_sync_u10(from GTP_INV:Z)             : 978

Number of DFF:RS Signals : 13
  ~external_rstn(from GTP_INV:Z)                   : 1
  u_yt_ctrl.u_reg_ctrl.opcode_s1[1:0]_or(from GTP_LUT5:Z)      : 2
  u_yt_ctrl.u_reg_ctrl.phy_addr_s1[4:0]_or(from GTP_LUT5:Z)    : 3
  u_yt_ctrl.u_reg_ctrl.N713(from GTP_LUT3:Z)       : 4
  u_yt_ctrl.u_reg_ctrl.N84(from GTP_LUT2:Z)        : 4
  u_yt_ctrl.u_mdio_master_driver.N207(from GTP_LUT5:Z)   : 7
  u_yt_ctrl.u_mdio_master_driver.N125(from GTP_LUT5:Z)   : 8
  ~u_yt_ctrl.u_mdio_master_driver.reset_n(from GTP_INV:Z)      : 11
  u_yt_ctrl.u_mdio_master_driver.N135(from GTP_LUT3:Z)   : 16
  u_led_test.N111(from GTP_LUT2:Z)                 : 24
  ~nt_rstn(from GTP_INV:Z)                         : 24
  u_yt_ctrl.u_reg_ctrl.N731(from GTP_LUT2:Z)       : 30
  ~u_yt_ctrl.u_reg_ctrl.reset_n(from GTP_INV:Z)    : 57

