## ğŸ“ Trabalhos do LaboratÃ³rio de Sistemas Digitais da Universidade de BrasÃ­lia

<p>DescriÃ§Ã£o dos trabalhos:</p>

1. OperaÃ§Ãµes lÃ³gicas elementares e simulaÃ§Ã£o de circuito utilizando Logisim;
2. Implementar um somador completo e um multiplexador 4 x 1 com VHDL;
3. Implementar um multiplexador 8 x 1 e um decodificador 4 x 16;
4. Implementar circuitos lÃ³gicos combinacionais utilizando multiplexadores e decodificadores;
5. Implementar um somador de palavras binÃ¡rias utilizando somadores completos;
6. Implementar um flip-flop do tipo JK e um registrador de deslocamento bidirecional.
   
## ğŸ“ Acesso ao projeto

VocÃª pode [acessar o cÃ³digo fonte do projeto](https://github.com/ccarlaa/Lab-SD-UnB) ou [baixÃ¡-lo](https://github.com/ccarlaa/mywallet-front/archive/refs/heads/main.zip).

## ğŸ› ï¸ Abrir e rodar o projeto

ApÃ³s baixar o projeto, vocÃª pode abri-lo com o ModelSim. Para isso, na tela de principal clique em:

1. File > New > Project
2. Escolha um nome para seu projeto e cliq em OK
3. Selecione Add Existing File e adicione os arquivos do projeto.

Para rodar a simulaÃ§Ã£o:

1. Primeiramente, Ã© necessÃ¡rio compilar todos os arquivos. Para isso, vÃ¡ em Compile > Compile All
   
   Obs.: Um aviso deve aparecer na janela "Transcript" dizendo se a compilaÃ§Ã£o foi realizada com sucesso.
3. Em seguida, vÃ¡ em Simulate > Start Simulation
4. Abra a pasta "work", selecione o arquivo de test bench e clique em OK.
5. Para gerar a onda basta clicar com o botÃ£o direito sobre a pasta do test_bench na janela "sim - Default" e selecionar Add wave
6. Por fim, basta ajustar o intervalo da simulaÃ§Ã£o na navbar e clicar no botÃ£o imediatamente a direita.

