-- VHDL test case input
variable COND : boolean := true;

