
PWM.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000160  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  000001b4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  000001b4  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000001e4  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000040  00000000  00000000  00000220  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000766  00000000  00000000  00000260  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000641  00000000  00000000  000009c6  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000002a5  00000000  00000000  00001007  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000070  00000000  00000000  000012ac  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000034e  00000000  00000000  0000131c  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000014d  00000000  00000000  0000166a  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000030  00000000  00000000  000017b7  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 73 00 	call	0xe6	; 0xe6 <main>
  64:	0c 94 ae 00 	jmp	0x15c	; 0x15c <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <PWM_Init>:
#include <util/delay.h>
#include <stdlib.h>
void PWM_Init(){
	/*set fast PWM mode with non-inverted output*/
	// The PWM uses timer 0;
	TCCR0 =0x6B;
  6c:	8b e6       	ldi	r24, 0x6B	; 107
  6e:	83 bf       	out	0x33, r24	; 51
	DDRB|=(1<<PD3);  /*set OC0 pin as output*/
  70:	87 b3       	in	r24, 0x17	; 23
  72:	88 60       	ori	r24, 0x08	; 8
  74:	87 bb       	out	0x17, r24	; 23
  76:	08 95       	ret

00000078 <ADC_Init>:
}

void ADC_Init(){
	DDRA =0x00;
  78:	1a ba       	out	0x1a, r1	; 26
	ADCSRA =0x87; // enable adc fr/128
  7a:	87 e8       	ldi	r24, 0x87	; 135
  7c:	86 b9       	out	0x06, r24	; 6
	ADMUX= 0x40; // Avcc, channel 0
  7e:	80 e4       	ldi	r24, 0x40	; 64
  80:	87 b9       	out	0x07, r24	; 7
  82:	08 95       	ret

00000084 <ADC_Read>:
}
int ADC_Read(char channel){
	int Ain,AinLow;
	ADMUX =ADMUX|(channel&0x0f); // set input channel
  84:	97 b1       	in	r25, 0x07	; 7
  86:	8f 70       	andi	r24, 0x0F	; 15
  88:	98 2b       	or	r25, r24
  8a:	97 b9       	out	0x07, r25	; 7
	
	ADCSRA |= (1<<ADSC); //start convertion
  8c:	86 b1       	in	r24, 0x06	; 6
  8e:	80 64       	ori	r24, 0x40	; 64
  90:	86 b9       	out	0x06, r24	; 6
	while((ADCSRA&(1<<ADIF))==0);
  92:	34 9b       	sbis	0x06, 4	; 6
  94:	fe cf       	rjmp	.-4      	; 0x92 <ADC_Read+0xe>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  96:	8f e1       	ldi	r24, 0x1F	; 31
  98:	9e e4       	ldi	r25, 0x4E	; 78
  9a:	01 97       	sbiw	r24, 0x01	; 1
  9c:	f1 f7       	brne	.-4      	; 0x9a <ADC_Read+0x16>
  9e:	00 c0       	rjmp	.+0      	; 0xa0 <ADC_Read+0x1c>
  a0:	00 00       	nop
	_delay_ms(10);
	AinLow =(int)ADCL;
  a2:	24 b1       	in	r18, 0x04	; 4
	Ain =(int)ADCH*256;
  a4:	85 b1       	in	r24, 0x05	; 5
  a6:	90 e0       	ldi	r25, 0x00	; 0
  a8:	98 2f       	mov	r25, r24
  aa:	88 27       	eor	r24, r24
	
	Ain = Ain+AinLow;
	
	return(Ain);
}
  ac:	82 0f       	add	r24, r18
  ae:	91 1d       	adc	r25, r1
  b0:	08 95       	ret

000000b2 <map>:
int map(int x, int in_min, int in_max, int out_min, int out_max) {
  b2:	0f 93       	push	r16
  b4:	1f 93       	push	r17
	return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  b6:	fc 01       	movw	r30, r24
  b8:	e6 1b       	sub	r30, r22
  ba:	f7 0b       	sbc	r31, r23
  bc:	02 1b       	sub	r16, r18
  be:	13 0b       	sbc	r17, r19
  c0:	e0 9f       	mul	r30, r16
  c2:	c0 01       	movw	r24, r0
  c4:	e1 9f       	mul	r30, r17
  c6:	90 0d       	add	r25, r0
  c8:	f0 9f       	mul	r31, r16
  ca:	90 0d       	add	r25, r0
  cc:	11 24       	eor	r1, r1
  ce:	fa 01       	movw	r30, r20
  d0:	e6 1b       	sub	r30, r22
  d2:	f7 0b       	sbc	r31, r23
  d4:	bf 01       	movw	r22, r30
  d6:	0e 94 86 00 	call	0x10c	; 0x10c <__divmodhi4>
}
  da:	c9 01       	movw	r24, r18
  dc:	86 0f       	add	r24, r22
  de:	97 1f       	adc	r25, r23
  e0:	1f 91       	pop	r17
  e2:	0f 91       	pop	r16
  e4:	08 95       	ret

000000e6 <main>:
int main(void){
	PWM_Init();
  e6:	0e 94 36 00 	call	0x6c	; 0x6c <PWM_Init>
	ADC_Init();
  ea:	0e 94 3c 00 	call	0x78	; 0x78 <ADC_Init>
	
	
	while(1){
		int cycle_value = ADC_Read(0);
  ee:	80 e0       	ldi	r24, 0x00	; 0
  f0:	0e 94 42 00 	call	0x84	; 0x84 <ADC_Read>
		int mapped =map(cycle_value,0,1023,0,255);
  f4:	0f ef       	ldi	r16, 0xFF	; 255
  f6:	10 e0       	ldi	r17, 0x00	; 0
  f8:	20 e0       	ldi	r18, 0x00	; 0
  fa:	30 e0       	ldi	r19, 0x00	; 0
  fc:	4f ef       	ldi	r20, 0xFF	; 255
  fe:	53 e0       	ldi	r21, 0x03	; 3
 100:	60 e0       	ldi	r22, 0x00	; 0
 102:	70 e0       	ldi	r23, 0x00	; 0
 104:	0e 94 59 00 	call	0xb2	; 0xb2 <map>
		OCR0 = mapped;
 108:	8c bf       	out	0x3c, r24	; 60
 10a:	f1 cf       	rjmp	.-30     	; 0xee <main+0x8>

0000010c <__divmodhi4>:
 10c:	97 fb       	bst	r25, 7
 10e:	07 2e       	mov	r0, r23
 110:	16 f4       	brtc	.+4      	; 0x116 <__divmodhi4+0xa>
 112:	00 94       	com	r0
 114:	07 d0       	rcall	.+14     	; 0x124 <__divmodhi4_neg1>
 116:	77 fd       	sbrc	r23, 7
 118:	09 d0       	rcall	.+18     	; 0x12c <__divmodhi4_neg2>
 11a:	0e 94 9a 00 	call	0x134	; 0x134 <__udivmodhi4>
 11e:	07 fc       	sbrc	r0, 7
 120:	05 d0       	rcall	.+10     	; 0x12c <__divmodhi4_neg2>
 122:	3e f4       	brtc	.+14     	; 0x132 <__divmodhi4_exit>

00000124 <__divmodhi4_neg1>:
 124:	90 95       	com	r25
 126:	81 95       	neg	r24
 128:	9f 4f       	sbci	r25, 0xFF	; 255
 12a:	08 95       	ret

0000012c <__divmodhi4_neg2>:
 12c:	70 95       	com	r23
 12e:	61 95       	neg	r22
 130:	7f 4f       	sbci	r23, 0xFF	; 255

00000132 <__divmodhi4_exit>:
 132:	08 95       	ret

00000134 <__udivmodhi4>:
 134:	aa 1b       	sub	r26, r26
 136:	bb 1b       	sub	r27, r27
 138:	51 e1       	ldi	r21, 0x11	; 17
 13a:	07 c0       	rjmp	.+14     	; 0x14a <__udivmodhi4_ep>

0000013c <__udivmodhi4_loop>:
 13c:	aa 1f       	adc	r26, r26
 13e:	bb 1f       	adc	r27, r27
 140:	a6 17       	cp	r26, r22
 142:	b7 07       	cpc	r27, r23
 144:	10 f0       	brcs	.+4      	; 0x14a <__udivmodhi4_ep>
 146:	a6 1b       	sub	r26, r22
 148:	b7 0b       	sbc	r27, r23

0000014a <__udivmodhi4_ep>:
 14a:	88 1f       	adc	r24, r24
 14c:	99 1f       	adc	r25, r25
 14e:	5a 95       	dec	r21
 150:	a9 f7       	brne	.-22     	; 0x13c <__udivmodhi4_loop>
 152:	80 95       	com	r24
 154:	90 95       	com	r25
 156:	bc 01       	movw	r22, r24
 158:	cd 01       	movw	r24, r26
 15a:	08 95       	ret

0000015c <_exit>:
 15c:	f8 94       	cli

0000015e <__stop_program>:
 15e:	ff cf       	rjmp	.-2      	; 0x15e <__stop_program>
