# 🪛 3.3 配線技術とリソグラフィ補正の進化  
# 🪛 3.3 Interconnect Technologies and Lithography Corrections

---

## 🧭 概要｜Overview

本節では、CMOSプロセスにおける**配線材料・構造の進化**と、  
それを支える**リソグラフィ補正技術（OPC / ハーフトーン）およびCMP（平坦化）**を解説します。

> This section explores the evolution of **interconnect materials and multilayer structures**,  
> and the critical role of **lithography correction (OPC, halftone masks)** and **CMP** in enabling advanced CMOS nodes.

---

## ⚙️ 配線材料の変遷｜Interconnect Material Evolution

### ▶ AlからAl-Cu合金へ｜From Al to Al-Cu Alloy

- Alは加工性に優れるが、**エレクトロマイグレーション（EM）**に弱い  
- 少量のCuを添加した**Al-Cu合金**がEM耐性を向上  
- Cu拡散防止層が不要なため、プロセスも比較的容易

> Aluminum is easy to process but suffers from **electromigration (EM)**.  
> Adding Cu improves EM resistance. Al-Cu alloys became the standard before pure Cu was adopted.

---

### ▶ Cu配線とダマシン技術｜Cu Interconnect and Damascene Process

- 0.13µm以降、**Cu配線**が主流に  
- 高速・低抵抗・高EM耐性を実現  
- → **ダマシンプロセス**が必要（配線溝にCuを埋め、CMPで余剰除去）

> Cu wiring reduces **resistance and RC delay** but requires the **damascene process**,  
> where trenches are etched, filled with Cu, and planarized via CMP.

---

## ⏱️ RC遅延と性能限界｜RC Delay and Performance Bottlenecks

- 微細化で配線のR（抵抗）・C（寄生容量）が増加  
- 遅延：**τ = R × C** → クロック周波数のボトルネックに  
- 解決策：  
  - **配線多層化（M1〜M5）**  
  - 誘電率の低い**Low-k絶縁膜**の採用

> RC delay becomes a **critical factor** as devices scale.  
> Multilevel metals and **low-k dielectrics** help reduce τ = R × C and maintain performance.

---

## 🧼 CMP：化学機械研磨｜Chemical Mechanical Polishing

### ▶ CMPとは｜What is CMP?

- **化学反応＋機械研磨**によりプロセス表面を平坦化  
- 多層化・STI・ダマシン工程の基盤技術

> CMP (Chemical Mechanical Polishing) uses **chemical reactions and mechanical abrasion**  
> to flatten surfaces, enabling multilayer integration and precise patterning.

---

### ▶ 主な用途｜Main Applications of CMP

| 用途 / Application                         | 内容 / Description |
|-------------------------------------------|---------------------|
| STI形成後の酸化膜除去                      | Removal of oxide after trench fill |
| ダマシンCu配線の余剰除去                  | Planarization after Cu fill |
| 多層配線の層間絶縁膜（ILD）の整形         | Interlayer dielectric (ILD) surface preparation |

> CMP enables **uniform exposure, etching, and deposition**, making it essential for modern CMOS.

---

## 🧩 多層配線と設計制約｜Multilevel Metal and Layout Constraints

- 配線層は**機能ごとにM1〜M5/M6**へ分化  
  - M1〜M2：細配線（セル間ロジック）  
  - M3〜M6：クロック・電源・バスなど広配線  
- 各層で**配線幅・スペース・ビアサイズが異なる**

> Multilevel routing segregates **logic and power/bus lines**,  
> with each layer imposing **specific width/spacing/via constraints** dictated by DRC.

---

## 🔍 OPC（光近接効果補正）｜Optical Proximity Correction

- 微細パターンは露光で形状が歪む  
- OPCは**補助構造・形状修正**をレイアウトに加え、露光像を補正  
- 効果例：  
  - Line-end短縮防止  
  - Edge rounding緩和  
  - 密・疎パターンの解像度差補正

> OPC adds **assist features and shape tweaks** to layouts,  
> pre-compensating for distortion during sub-wavelength lithography.

---

## 🖨️ ハーフトーンマスク｜Halftone Phase-Shift Masks (RET)

- ArF露光（193nm）ではλより微細なパターン形成が困難  
- **ハーフトーンマスク**で透過率を制御し、**露光コントラストを強化**  
- 結果として：
  - 細線パターンの**エッジ再現性が向上**  
  - 重なり・重畳干渉を回避し、高精度パターン形成が可能

> Halftone masks use **graded transmission** to sharpen aerial image contrast,  
> improving edge accuracy and pattern fidelity for advanced nodes.

---

## 🖼️ 図解候補（別途追加予定）｜Illustration Guide (to be added)

| 図番号 / Figure | 内容 / Description |
|-----------------|--------------------|
| Fig.1           | 配線断面図（M1〜M5構造 + ダマシン構造） |
| Fig.2           | CMPプロセス断面イラスト                   |
| Fig.3           | RC等価回路と遅延の説明図                   |
| Fig.4           | OPC前後のパターン比較                      |
| Fig.5           | ハーフトーンマスクの断面・透過率分布      |

---

## 🧠 本節のまとめ｜Summary

| 技術カテゴリ / Category     | 要点 / Summary |
|----------------------------|----------------|
| 配線材料 / Interconnect    | Al-Cu → Cu化により**低RC・高EM耐性**を実現 |
| CMP                        | 多層化・STI・ダマシンに不可欠な**表面平坦化技術** |
| OPC                        | λ限界を超えるための**レイアウト補正技術** |
| ハーフトーンマスク / RET   | 高精度露光を支える**透過率制御型マスク** |

---

## 📘 次節への接続｜Lead-in to Section 3.4

👉 次節 [**3.4 ばらつきと信頼性の限界**](./3.4_variation_and_reliability.md) では、  
**DIBL、リーク電流、Vthばらつき、ホットキャリア劣化（HCI）**など、  
**スケーリングで顕在化する物理的・信頼性的な制約**を扱います。

> In Section [3.4](./3.4_variation_and_reliability.md),  
> we investigate scaling-induced reliability issues such as **DIBL, leakage, Vth variability, and HCI**.

---
