Fitter report for top
Sun Dec 01 14:09:06 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 01 14:09:06 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; top                                             ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,549 / 4,608 ( 34 % )                          ;
;     Total combinational functions  ; 1,372 / 4,608 ( 30 % )                          ;
;     Dedicated logic registers      ; 584 / 4,608 ( 13 % )                            ;
; Total registers                    ; 584                                             ;
; Total pins                         ; 30 / 89 ( 34 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 20,480 / 119,808 ( 17 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2182 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2182 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2179    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/naqas/Desktop/riscvProject/output_files/top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,549 / 4,608 ( 34 % )    ;
;     -- Combinational with no register       ; 965                       ;
;     -- Register only                        ; 177                       ;
;     -- Combinational with a register        ; 407                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 731                       ;
;     -- 3 input functions                    ; 520                       ;
;     -- <=2 input functions                  ; 121                       ;
;     -- Register only                        ; 177                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1186                      ;
;     -- arithmetic mode                      ; 186                       ;
;                                             ;                           ;
; Total registers*                            ; 584 / 4,851 ( 12 % )      ;
;     -- Dedicated logic registers            ; 584 / 4,608 ( 13 % )      ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 112 / 288 ( 39 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 30 / 89 ( 34 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 8 / 26 ( 31 % )           ;
; Total block memory bits                     ; 20,480 / 119,808 ( 17 % ) ;
; Total block memory implementation bits      ; 36,864 / 119,808 ( 31 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 8 ( 38 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 18% / 18% / 18%           ;
; Peak interconnect usage (total/H/V)         ; 33% / 31% / 35%           ;
; Maximum fan-out                             ; 596                       ;
; Highest non-global fan-out                  ; 113                       ;
; Total fan-out                               ; 7082                      ;
; Average fan-out                             ; 3.32                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1549 / 4608 ( 34 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 965                  ; 0                              ;
;     -- Register only                        ; 177                  ; 0                              ;
;     -- Combinational with a register        ; 407                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 731                  ; 0                              ;
;     -- 3 input functions                    ; 520                  ; 0                              ;
;     -- <=2 input functions                  ; 121                  ; 0                              ;
;     -- Register only                        ; 177                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1186                 ; 0                              ;
;     -- arithmetic mode                      ; 186                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 584                  ; 0                              ;
;     -- Dedicated logic registers            ; 584 / 4608 ( 13 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 112 / 288 ( 39 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 30                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 20480                ; 0                              ;
; Total RAM block bits                        ; 36864                ; 0                              ;
; M4K                                         ; 8 / 26 ( 30 % )      ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7148                 ; 0                              ;
;     -- Registered Connections               ; 1550                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 28                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0] ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[1] ; 18    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0] ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[1] ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[2] ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[3] ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[4] ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[5] ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[6] ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[0] ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[1] ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[2] ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[3] ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[4] ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[5] ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[6] ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[0] ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[1] ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[2] ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[3] ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[4] ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[5] ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[6] ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[0] ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[1] ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[2] ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[3] ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[4] ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[5] ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[6] ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 19 ( 21 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 23 ( 57 % ) ; 3.3V          ; --           ;
; 3        ; 16 / 23 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 85         ; 3        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 86         ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 97         ; 3        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ; 98         ; 3        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 113        ; 3        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 120        ; 3        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 121        ; 3        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 129        ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ; 130        ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 135        ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 137        ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 138        ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 139        ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 145        ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 154        ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                              ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; |top                                         ; 1549 (0)    ; 584 (0)                   ; 0 (0)         ; 20480       ; 8    ; 0            ; 0       ; 0         ; 30   ; 0            ; 965 (0)      ; 177 (0)           ; 407 (0)          ; |top                                                                                             ; work         ;
;    |riscv_core:rv32i|                        ; 1521 (54)   ; 584 (0)                   ; 0 (0)         ; 20480       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 937 (22)     ; 177 (0)           ; 407 (41)         ; |top|riscv_core:rv32i                                                                            ; work         ;
;       |DRAM:dmem|                            ; 109 (109)   ; 75 (75)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 13 (13)           ; 80 (80)          ; |top|riscv_core:rv32i|DRAM:dmem                                                                  ; work         ;
;          |altsyncram:MEM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0                                             ; work         ;
;             |altsyncram_82g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated              ; work         ;
;       |HDU:HDU|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|riscv_core:rv32i|HDU:HDU                                                                    ; work         ;
;       |IRAM:imem|                            ; 30 (30)     ; 1 (1)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |top|riscv_core:rv32i|IRAM:imem                                                                  ; work         ;
;          |altsyncram:MEM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0                                             ; work         ;
;             |altsyncram_fv61:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated              ; work         ;
;       |WB_MUX:WB_MUX|                        ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |top|riscv_core:rv32i|WB_MUX:WB_MUX                                                              ; work         ;
;       |alu:alu|                              ; 693 (693)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 651 (651)    ; 0 (0)             ; 42 (42)          ; |top|riscv_core:rv32i|alu:alu                                                                    ; work         ;
;       |aluSource:aluSource|                  ; 167 (167)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 0 (0)             ; 16 (16)          ; |top|riscv_core:rv32i|aluSource:aluSource                                                        ; work         ;
;       |controlUnit:CU|                       ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 7 (7)            ; |top|riscv_core:rv32i|controlUnit:CU                                                             ; work         ;
;       |forwardingUnit:fu|                    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 12 (12)          ; |top|riscv_core:rv32i|forwardingUnit:fu                                                          ; work         ;
;       |immGen:immGen|                        ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |top|riscv_core:rv32i|immGen:immGen                                                              ; work         ;
;       |memOut_MUX:memOut_MUX|                ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |top|riscv_core:rv32i|memOut_MUX:memOut_MUX                                                      ; work         ;
;       |pcIn_MUX:pcIn_MUX|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|pcIn_MUX:pcIn_MUX                                                          ; work         ;
;       |regFile:float_rf|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|riscv_core:rv32i|regFile:float_rf                                                           ; work         ;
;          |altsyncram:registers_rtl_0|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0                                ; work         ;
;             |altsyncram_93h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated ; work         ;
;          |altsyncram:registers_rtl_1|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1                                ; work         ;
;             |altsyncram_93h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated ; work         ;
;       |regFile:rf|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|riscv_core:rv32i|regFile:rf                                                                 ; work         ;
;          |altsyncram:registers_rtl_0|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0                                      ; work         ;
;             |altsyncram_93h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated       ; work         ;
;          |altsyncram:registers_rtl_1|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1                                      ; work         ;
;             |altsyncram_93h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated       ; work         ;
;       |register:EX_MEM|                      ; 159 (159)   ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 41 (41)           ; 104 (104)        ; |top|riscv_core:rv32i|register:EX_MEM                                                            ; work         ;
;       |register:ID_EX|                       ; 137 (137)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 58 (58)           ; 72 (72)          ; |top|riscv_core:rv32i|register:ID_EX                                                             ; work         ;
;       |register:IF_ID|                       ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 30 (30)          ; |top|riscv_core:rv32i|register:IF_ID                                                             ; work         ;
;       |register:MEM_WB|                      ; 138 (138)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (31)           ; 106 (106)        ; |top|riscv_core:rv32i|register:MEM_WB                                                            ; work         ;
;       |register:pc|                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top|riscv_core:rv32i|register:pc                                                                ; work         ;
;    |sevSegDec:s0|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|sevSegDec:s0                                                                                ; work         ;
;    |sevSegDec:s1|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|sevSegDec:s1                                                                                ; work         ;
;    |sevSegDec:s2|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|sevSegDec:s2                                                                                ; work         ;
;    |sevSegDec:s3|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|sevSegDec:s3                                                                                ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; HEX0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+--------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                           ; PIN_17            ; 592     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[1]                                           ; PIN_18            ; 315     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; riscv_core:rv32i|DRAM:dmem|MEM                   ; LCCOMB_X14_Y8_N8  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|DRAM:dmem|MEM~56                ; LCCOMB_X19_Y10_N4 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|DRAM:dmem|MEM~59                ; LCCOMB_X14_Y8_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|HDU:HDU|notStall~6              ; LCCOMB_X17_Y5_N12 ; 113     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|controlUnit:CU|signals~55       ; LCCOMB_X13_Y2_N20 ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|flush                           ; LCCOMB_X27_Y7_N6  ; 195     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; riscv_core:rv32i|memOut_MUX:memOut_MUX|WideOr0~0 ; LCCOMB_X18_Y9_N12 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|regFile:float_rf|always0~0      ; LCCOMB_X20_Y9_N18 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|regFile:rf|always0~0            ; LCCOMB_X19_Y5_N10 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|register:EX_MEM|out[151]        ; LCFF_X17_Y3_N25   ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|register:EX_MEM|out[32]         ; LCFF_X18_Y9_N1    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|register:EX_MEM|out[34]         ; LCFF_X19_Y10_N27  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscv_core:rv32i|register:pc|out[25]~32          ; LCCOMB_X27_Y7_N14 ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                               ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+
; KEY[0]                 ; PIN_17           ; 592     ; Global Clock         ; GCLK2            ; --                        ;
; KEY[1]                 ; PIN_18           ; 315     ; Global Clock         ; GCLK1            ; --                        ;
; riscv_core:rv32i|flush ; LCCOMB_X27_Y7_N6 ; 195     ; Global Clock         ; GCLK5            ; --                        ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; riscv_core:rv32i|HDU:HDU|notStall~6                                                                      ; 113     ;
; riscv_core:rv32i|aluSource:aluSource|aluB[1]~3                                                           ; 91      ;
; riscv_core:rv32i|aluSource:aluSource|aluB[0]~1                                                           ; 89      ;
; riscv_core:rv32i|register:ID_EX|out[117]                                                                 ; 85      ;
; riscv_core:rv32i|aluSource:aluSource|aluB[2]~4                                                           ; 77      ;
; riscv_core:rv32i|IRAM:imem|MEM~0                                                                         ; 66      ;
; riscv_core:rv32i|aluSource:aluSource|Mux46~0                                                             ; 66      ;
; riscv_core:rv32i|register:EX_MEM|out[33]                                                                 ; 59      ;
; riscv_core:rv32i|aluSource:aluSource|aluB[3]~5                                                           ; 56      ;
; riscv_core:rv32i|register:MEM_WB|out[136]                                                                ; 48      ;
; riscv_core:rv32i|register:MEM_WB|out[145]                                                                ; 48      ;
; riscv_core:rv32i|aluSource:aluSource|Mux0                                                                ; 44      ;
; riscv_core:rv32i|register:ID_EX|out[47]                                                                  ; 43      ;
; riscv_core:rv32i|aluSource:aluSource|aluB[4]~6                                                           ; 37      ;
; riscv_core:rv32i|register:ID_EX|out[48]                                                                  ; 35      ;
; riscv_core:rv32i|register:EX_MEM|out[32]                                                                 ; 35      ;
; riscv_core:rv32i|DRAM:dmem|MEM                                                                           ; 34      ;
; riscv_core:rv32i|register:EX_MEM|out[151]                                                                ; 33      ;
; riscv_core:rv32i|DRAM:dmem|MEM~0                                                                         ; 33      ;
; riscv_core:rv32i|branchTaken                                                                             ; 32      ;
; riscv_core:rv32i|aluSource:aluSource|Mux46~1                                                             ; 32      ;
; riscv_core:rv32i|aluSource:aluSource|Mux22~2                                                             ; 32      ;
; riscv_core:rv32i|aluSource:aluSource|Mux22~1                                                             ; 32      ;
; riscv_core:rv32i|aluSource:aluSource|Mux22~0                                                             ; 32      ;
; riscv_core:rv32i|DRAM:dmem|MEM~59                                                                        ; 32      ;
; riscv_core:rv32i|register:pc|out[25]~32                                                                  ; 29      ;
; riscv_core:rv32i|controlUnit:CU|signals~55                                                               ; 26      ;
; riscv_core:rv32i|alu:alu|Mux60~11                                                                        ; 26      ;
; riscv_core:rv32i|DRAM:dmem|MEM~41                                                                        ; 24      ;
; riscv_core:rv32i|controlUnit:CU|signals[0]~54                                                            ; 23      ;
; riscv_core:rv32i|register:ID_EX|out[124]                                                                 ; 23      ;
; riscv_core:rv32i|register:ID_EX|out[123]                                                                 ; 22      ;
; riscv_core:rv32i|register:EX_MEM|out[102]~43                                                             ; 21      ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a5              ; 21      ;
; riscv_core:rv32i|register:EX_MEM|out[102]~78                                                             ; 20      ;
; riscv_core:rv32i|alu:alu|Mux60~7                                                                         ; 20      ;
; riscv_core:rv32i|register:EX_MEM|out[102]~79                                                             ; 19      ;
; riscv_core:rv32i|register:EX_MEM|out[34]                                                                 ; 19      ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a3              ; 19      ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a6              ; 19      ;
; riscv_core:rv32i|register:ID_EX|out[49]                                                                  ; 17      ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a2              ; 17      ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a4              ; 17      ;
; riscv_core:rv32i|memOut_MUX:memOut_MUX|Mux20~2                                                           ; 16      ;
; riscv_core:rv32i|IRAM:imem|MEM~15                                                                        ; 16      ;
; riscv_core:rv32i|register:EX_MEM|out[84]~60                                                              ; 16      ;
; riscv_core:rv32i|alu:alu|Mux60~10                                                                        ; 16      ;
; riscv_core:rv32i|aluSource:aluSource|Mux1                                                                ; 16      ;
; riscv_core:rv32i|register:EX_MEM|out[84]~116                                                             ; 15      ;
; riscv_core:rv32i|aluSource:aluSource|Mux31                                                               ; 14      ;
; riscv_core:rv32i|immGen:immGen|imm[31]~14                                                                ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux16~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux17~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux18~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux19~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux20~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux21~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux22~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux23~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux24~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux25~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux26~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux27~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux28~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux29~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux30~1                                                                   ; 13      ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux31~1                                                                   ; 13      ;
; riscv_core:rv32i|register:EX_MEM|out[93]~83                                                              ; 12      ;
; riscv_core:rv32i|register:EX_MEM|out[93]~82                                                              ; 12      ;
; riscv_core:rv32i|controlUnit:CU|Equal11~0                                                                ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux27                                                               ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux25                                                               ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux24                                                               ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux28                                                               ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux23                                                               ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux8                                                                ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux7                                                                ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux4                                                                ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux3                                                                ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux2                                                                ; 12      ;
; riscv_core:rv32i|aluSource:aluSource|Mux26                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux29                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux30                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux21                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux22                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux19                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux17                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux16                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux15                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux9                                                                ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux10                                                               ; 11      ;
; riscv_core:rv32i|aluSource:aluSource|Mux6                                                                ; 11      ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~106                                                                  ; 10      ;
; riscv_core:rv32i|alu:alu|aluResult~2                                                                     ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux20                                                               ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux18                                                               ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux13                                                               ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux14                                                               ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux12                                                               ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux11                                                               ; 10      ;
; riscv_core:rv32i|aluSource:aluSource|Mux5                                                                ; 10      ;
; riscv_core:rv32i|register:ID_EX|out[63]~16                                                               ; 9       ;
; riscv_core:rv32i|aluSource:aluSource|Mux59                                                               ; 9       ;
; riscv_core:rv32i|register:ID_EX|out[55]                                                                  ; 9       ;
; riscv_core:rv32i|register:MEM_WB|out[96]                                                                 ; 9       ;
; riscv_core:rv32i|register:EX_MEM|out[80]                                                                 ; 9       ;
; riscv_core:rv32i|register:EX_MEM|out[79]                                                                 ; 9       ;
; riscv_core:rv32i|register:EX_MEM|out[78]                                                                 ; 9       ;
; riscv_core:rv32i|register:EX_MEM|out[77]                                                                 ; 9       ;
; riscv_core:rv32i|register:EX_MEM|out[76]                                                                 ; 9       ;
; riscv_core:rv32i|register:EX_MEM|out[75]                                                                 ; 9       ;
; riscv_core:rv32i|alu:alu|Mux58~21                                                                        ; 8       ;
; riscv_core:rv32i|immGen:immGen|Mux11~3                                                                   ; 8       ;
; riscv_core:rv32i|register:EX_MEM|out[98]~80                                                              ; 8       ;
; riscv_core:rv32i|IRAM:imem|MEM~14                                                                        ; 8       ;
; riscv_core:rv32i|IRAM:imem|MEM~13                                                                        ; 8       ;
; riscv_core:rv32i|IRAM:imem|MEM~12                                                                        ; 8       ;
; riscv_core:rv32i|IRAM:imem|MEM~11                                                                        ; 8       ;
; riscv_core:rv32i|register:EX_MEM|out[84]~62                                                              ; 8       ;
; riscv_core:rv32i|alu:alu|Mux58~7                                                                         ; 8       ;
; riscv_core:rv32i|alu:alu|Mux60~8                                                                         ; 8       ;
; riscv_core:rv32i|memOut_MUX:memOut_MUX|WideOr0~1                                                         ; 8       ;
; riscv_core:rv32i|register:EX_MEM|out[74]                                                                 ; 8       ;
; riscv_core:rv32i|register:EX_MEM|out[73]                                                                 ; 8       ;
; riscv_core:rv32i|memOut_MUX:memOut_MUX|WideOr0~0                                                         ; 8       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a31             ; 8       ;
; riscv_core:rv32i|alu:alu|Mux40~8                                                                         ; 7       ;
; riscv_core:rv32i|controlUnit:CU|Equal7~0                                                                 ; 7       ;
; riscv_core:rv32i|alu:alu|Mux58~6                                                                         ; 7       ;
; riscv_core:rv32i|register:ID_EX|out[125]                                                                 ; 7       ;
; riscv_core:rv32i|register:ID_EX|out[50]                                                                  ; 7       ;
; riscv_core:rv32i|aluSource:aluSource|Mux60                                                               ; 7       ;
; riscv_core:rv32i|register:ID_EX|out[54]                                                                  ; 7       ;
; riscv_core:rv32i|register:MEM_WB|out[97]                                                                 ; 7       ;
; riscv_core:rv32i|register:MEM_WB|out[98]                                                                 ; 7       ;
; riscv_core:rv32i|register:MEM_WB|out[99]                                                                 ; 7       ;
; riscv_core:rv32i|register:MEM_WB|out[100]                                                                ; 7       ;
; riscv_core:rv32i|alu:alu|Mux58~20                                                                        ; 6       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~105                                                                  ; 6       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~27                                                                  ; 6       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~27                                                                  ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[6]~32                                                          ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[8]~30                                                          ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[9]~29                                                          ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[10]~28                                                         ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[12]~26                                                         ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[14]~24                                                         ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[15]~23                                                         ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[16]~22                                                         ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[30]~8                                                          ; 6       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[31]~7                                                          ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux15~1                                                                   ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux13~1                                                                   ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux14~1                                                                   ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux12~1                                                                   ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux11~1                                                                   ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux9~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux10~1                                                                   ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux8~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux7~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux5~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux6~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux4~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux1~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux0~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux3~1                                                                    ; 6       ;
; riscv_core:rv32i|WB_MUX:WB_MUX|Mux2~1                                                                    ; 6       ;
; riscv_core:rv32i|IRAM:imem|MEM~10                                                                        ; 5       ;
; riscv_core:rv32i|IRAM:imem|MEM~9                                                                         ; 5       ;
; riscv_core:rv32i|IRAM:imem|MEM~8                                                                         ; 5       ;
; riscv_core:rv32i|IRAM:imem|MEM~6                                                                         ; 5       ;
; riscv_core:rv32i|register:ID_EX|out[63]~10                                                               ; 5       ;
; riscv_core:rv32i|alu:alu|Mux58~10                                                                        ; 5       ;
; riscv_core:rv32i|alu:alu|Mux58~8                                                                         ; 5       ;
; riscv_core:rv32i|alu:alu|Mux64~0                                                                         ; 5       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~13                                                                   ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[5]~33                                                          ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|Mux56                                                               ; 5       ;
; riscv_core:rv32i|register:ID_EX|out[58]                                                                  ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[11]~27                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[13]~25                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[17]~21                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[19]~19                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[21]~17                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[23]~15                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[25]~13                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[27]~11                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[28]~10                                                         ; 5       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[29]~9                                                          ; 5       ;
; riscv_core:rv32i|register:ID_EX|out[82]                                                                  ; 5       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~0                                                                   ; 5       ;
; riscv_core:rv32i|register:EX_MEM|out[40]                                                                 ; 5       ;
; riscv_core:rv32i|register:EX_MEM|out[36]                                                                 ; 5       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a1              ; 5       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a0              ; 5       ;
; riscv_core:rv32i|register:EX_MEM|out[102]~77                                                             ; 4       ;
; riscv_core:rv32i|regFile:rf|always0~0                                                                    ; 4       ;
; riscv_core:rv32i|regFile:float_rf|always0~0                                                              ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[125]~12                                                              ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~7                                                                         ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~5                                                                         ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~4                                                                         ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~3                                                                         ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~2                                                                         ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~1                                                                         ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[105]                                                                ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[145]                                                                ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[152]                                                                ; 4       ;
; riscv_core:rv32i|immGen:immGen|Mux22~0                                                                   ; 4       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~54                                                                  ; 4       ;
; riscv_core:rv32i|alu:alu|Mux58~11                                                                        ; 4       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~29                                                                  ; 4       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~16                                                                   ; 4       ;
; riscv_core:rv32i|alu:alu|Mux60~6                                                                         ; 4       ;
; riscv_core:rv32i|alu:alu|aluResult~7                                                                     ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux58                                                               ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[56]                                                                  ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[7]~31                                                          ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[18]~20                                                         ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux45                                                               ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[69]                                                                  ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[20]~18                                                         ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux43                                                               ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[71]                                                                  ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[22]~16                                                         ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux41                                                               ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[24]~14                                                         ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux39                                                               ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|aluB[26]~12                                                         ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux37                                                               ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux63                                                               ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[89]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[91]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[90]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[92]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[93]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[95]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[94]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[96]                                                                 ; 4       ;
; riscv_core:rv32i|aluSource:aluSource|Mux61                                                               ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[97]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[99]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[98]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[100]                                                                ; 4       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~3                                                                   ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[103]                                                                ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[104]                                                                ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[51]                                                                  ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[101]                                                                ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[102]                                                                ; 4       ;
; riscv_core:rv32i|forwardingUnit:fu|always0~1                                                             ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[38]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[39]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[37]                                                                 ; 4       ;
; riscv_core:rv32i|DRAM:dmem|MEM~56                                                                        ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[53]                                                                  ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[88]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[87]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[86]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[85]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[84]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[83]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[82]                                                                 ; 4       ;
; riscv_core:rv32i|register:EX_MEM|out[81]                                                                 ; 4       ;
; riscv_core:rv32i|register:pc|out[7]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[6]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[5]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[4]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[3]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[2]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[1]                                                                      ; 4       ;
; riscv_core:rv32i|register:pc|out[0]                                                                      ; 4       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a27             ; 4       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a28             ; 4       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a30             ; 4       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a20             ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[73]                                                                  ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[75]                                                                  ; 4       ;
; riscv_core:rv32i|register:ID_EX|out[77]                                                                  ; 4       ;
; riscv_core:rv32i|IRAM:imem|MEM~26                                                                        ; 3       ;
; riscv_core:rv32i|controlUnit:CU|WideOr5~10                                                               ; 3       ;
; riscv_core:rv32i|alu:alu|Mux60~21                                                                        ; 3       ;
; riscv_core:rv32i|pcIn_MUX:pcIn_MUX|Mux0~0                                                                ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~107                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~106                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~105                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~104                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~103                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~102                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~101                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~100                                                                       ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~99                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~98                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~97                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~96                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~95                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~94                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~93                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|MEM~92                                                                        ; 3       ;
; riscv_core:rv32i|alu:alu|Mux36~7                                                                         ; 3       ;
; riscv_core:rv32i|controlUnit:CU|WideOr1~0                                                                ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[125]~11                                                              ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[36]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[35]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[34]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[33]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[32]                                                                  ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux0~0                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux1~0                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux2~0                                                                        ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~68                                                                  ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux3~0                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux4~0                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux5~0                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux6~0                                                                        ; 3       ;
; riscv_core:rv32i|DRAM:dmem|Mux7~0                                                                        ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[48]                                                                 ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[47]                                                                 ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[46]                                                                 ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[45]                                                                 ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[44]                                                                 ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[43]                                                                 ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[42]                                                                 ; 3       ;
; riscv_core:rv32i|alu:alu|Mux56~6                                                                         ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~34                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~32                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|Mux57~6                                                                         ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~30                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~56                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~28                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|Mux58~19                                                                        ; 3       ;
; riscv_core:rv32i|alu:alu|Mux59~6                                                                         ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~47                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|Mux60~19                                                                        ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~42                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|Mux61~8                                                                         ; 3       ;
; riscv_core:rv32i|alu:alu|Mux60~9                                                                         ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~38                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~21                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~19                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|Mux62~4                                                                         ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~9                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~31                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|Mux63~2                                                                         ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux57                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[57]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux55                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[59]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux54                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[60]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux53                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[61]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux52                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[62]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux51                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[63]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux50                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[64]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux49                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[65]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux48                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[66]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux47                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[67]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux46                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[68]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux44                                                               ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[70]                                                                  ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux42                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux40                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux38                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux36                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux35                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux34                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux33                                                               ; 3       ;
; riscv_core:rv32i|aluSource:aluSource|Mux32                                                               ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~19                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~17                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~6                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~5                                                                   ; 3       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~4                                                                   ; 3       ;
; riscv_core:rv32i|forwardingUnit:fu|always0~4                                                             ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[46]                                                                  ; 3       ;
; riscv_core:rv32i|forwardingUnit:fu|Equal2~0                                                              ; 3       ;
; riscv_core:rv32i|forwardingUnit:fu|ForwardA[1]~3                                                         ; 3       ;
; riscv_core:rv32i|register:EX_MEM|out[41]                                                                 ; 3       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a29             ; 3       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a7              ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[72]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[74]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[76]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[78]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[79]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[80]                                                                  ; 3       ;
; riscv_core:rv32i|register:ID_EX|out[81]                                                                  ; 3       ;
; riscv_core:rv32i|alu:alu|add[0]~0                                                                        ; 3       ;
; riscv_core:rv32i|IRAM:imem|MEM~29                                                                        ; 2       ;
; riscv_core:rv32i|IRAM:imem|MEM~28                                                                        ; 2       ;
; riscv_core:rv32i|IRAM:imem|MEM~27                                                                        ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[98]~118                                                             ; 2       ;
; riscv_core:rv32i|alu:alu|Mux60~22                                                                        ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[102]~117                                                            ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal3~2                                                                 ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal4~3                                                                 ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~71                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~108                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~107                                                                  ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|ForwardA[1]                                                           ; 2       ;
; riscv_core:rv32i|controlUnit:CU|signals[3]~49                                                            ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[18]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[17]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[19]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[20]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[22]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[21]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[23]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[24]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~104                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[26]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~103                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~102                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[25]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|Mux36~6                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~101                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[27]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~100                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~98                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~97                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~96                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~95                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~94                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~93                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~92                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~91                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~90                                                                   ; 2       ;
; riscv_core:rv32i|stallSignals[17]~28                                                                     ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[130]~15                                                              ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[130]~13                                                              ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[28]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~88                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~87                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~86                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~85                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~83                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~82                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~81                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[29]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~80                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~79                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~78                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~77                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~76                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~75                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~74                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~73                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~72                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~71                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~69                                                                   ; 2       ;
; riscv_core:rv32i|stallSignals[6]~24                                                                      ; 2       ;
; riscv_core:rv32i|HDU:HDU|notStall~5                                                                      ; 2       ;
; riscv_core:rv32i|HDU:HDU|notStall~2                                                                      ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal11~3                                                                ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal11~2                                                                ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal11~1                                                                ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal0~2                                                                 ; 2       ;
; riscv_core:rv32i|controlUnit:CU|Equal4~2                                                                 ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~68                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~67                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~66                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~65                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~70                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~63                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~62                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~61                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~60                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[13]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~69                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~50                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~58                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~57                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~56                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~55                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~49                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~54                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~53                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~52                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~51                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[11]                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~67                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~48                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~50                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~49                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~48                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~47                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~47                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~46                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~45                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~44                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~43                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~66                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~46                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~45                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~42                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~41                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~40                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~39                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~65                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~44                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~38                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|Mux15~0                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~37                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~36                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~35                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~33                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~63                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~62                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[7]                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~61                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~43                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~60                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~59                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~31                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~29                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~58                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~57                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~42                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~27                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~26                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~25                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~55                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~53                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~52                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~40                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~51                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~50                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|Mux60~20                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~24                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~22                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~21                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~49                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[4]                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~48                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~38                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~46                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~44                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[3]                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~43                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~36                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~35                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~33                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~32                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~31                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~28                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~19                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~18                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|Mux61~7                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~40                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~39                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[2]                                                                         ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~26                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~25                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~24                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~23                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~22                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~20                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~37                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~16                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~15                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~14                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~13                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~12                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~11                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~17                                                                   ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[93]~42                                                              ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftLeft0~14                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|xorr[1]                                                                         ; 2       ;
; riscv_core:rv32i|aluSource:aluSource|Mux62                                                               ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~36                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~8                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~34                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~33                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~7                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~32                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~6                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~28                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~5                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~24                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~4                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~3                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~2                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~18                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~16                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~15                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~14                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~13                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~12                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight1~1                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~11                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~10                                                                  ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~9                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~8                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~7                                                                   ; 2       ;
; riscv_core:rv32i|alu:alu|ShiftRight0~2                                                                   ; 2       ;
; riscv_core:rv32i|aluSource:aluSource|Mux62~0                                                             ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[52]                                                                  ; 2       ;
; riscv_core:rv32i|aluSource:aluSource|Mux63~0                                                             ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|always0~8                                                             ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|ForwardB[1]                                                           ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[41]                                                                  ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[40]                                                                  ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[39]                                                                  ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[37]                                                                  ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[38]                                                                  ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|ForwardA[1]~5                                                         ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|ForwardA[1]~4                                                         ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[45]                                                                  ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[44]                                                                  ; 2       ;
; riscv_core:rv32i|register:MEM_WB|out[137]                                                                ; 2       ;
; riscv_core:rv32i|register:MEM_WB|out[148]                                                                ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|Equal0~0                                                              ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[42]                                                                  ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[43]                                                                  ; 2       ;
; riscv_core:rv32i|forwardingUnit:fu|always0~0                                                             ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[142]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[153]                                                                ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~55                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~54                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[47]                                                          ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~53                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~51                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~49                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~47                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~45                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~43                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~39                                                                        ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[31]                                                          ; 2       ;
; riscv_core:rv32i|DRAM:dmem|MEM~8                                                                         ; 2       ;
; riscv_core:rv32i|next_imemAddr[31]~62                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[30]~60                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[30]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[31]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[29]~58                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[28]~56                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[27]~54                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[26]~52                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[25]~50                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[24]~48                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[23]~46                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[22]~44                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[21]~42                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[20]~40                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[19]~38                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[18]~36                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[17]~34                                                                    ; 2       ;
; riscv_core:rv32i|next_imemAddr[16]~32                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[16]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[17]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[18]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[19]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[20]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[21]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[22]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[23]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[24]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[25]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[26]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[27]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[28]                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[29]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[15]~30                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[15]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[14]~28                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[14]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[13]~26                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[13]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[12]~24                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[12]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[11]~22                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[11]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[10]~20                                                                    ; 2       ;
; riscv_core:rv32i|register:pc|out[10]                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[9]~18                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[9]                                                                      ; 2       ;
; riscv_core:rv32i|next_imemAddr[8]~16                                                                     ; 2       ;
; riscv_core:rv32i|register:pc|out[8]                                                                      ; 2       ;
; riscv_core:rv32i|next_imemAddr[7]~14                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[6]~12                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[5]~10                                                                     ; 2       ;
; riscv_core:rv32i|next_imemAddr[4]~8                                                                      ; 2       ;
; riscv_core:rv32i|next_imemAddr[3]~6                                                                      ; 2       ;
; riscv_core:rv32i|next_imemAddr[2]~4                                                                      ; 2       ;
; riscv_core:rv32i|next_imemAddr[1]~2                                                                      ; 2       ;
; riscv_core:rv32i|next_imemAddr[0]~0                                                                      ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[122]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[124]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[123]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[125]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[126]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[128]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[127]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[129]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[130]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[132]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[131]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[133]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[136]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[137]                                                                ; 2       ;
; riscv_core:rv32i|alu:alu|add[31]~62                                                                      ; 2       ;
; riscv_core:rv32i|alu:alu|add[30]~60                                                                      ; 2       ;
; riscv_core:rv32i|alu:alu|sub[31]~62                                                                      ; 2       ;
; riscv_core:rv32i|alu:alu|sub[30]~60                                                                      ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a8              ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a10             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a11             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a12             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a13             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a14             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a25             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a26             ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[134]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[135]                                                                ; 2       ;
; riscv_core:rv32i|alu:alu|sub[16]~32                                                                      ; 2       ;
; riscv_core:rv32i|alu:alu|add[16]~32                                                                      ; 2       ;
; riscv_core:rv32i|register:ID_EX|out[120]                                                                 ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a16             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a17             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a18             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a19             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a21             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a22             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a23             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a24             ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a9              ; 2       ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ram_block1a15             ; 2       ;
; riscv_core:rv32i|alu:alu|sub[1]~2                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|add[1]~2                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|LessThan1~62                                                                    ; 2       ;
; riscv_core:rv32i|alu:alu|sub[0]~0                                                                        ; 2       ;
; riscv_core:rv32i|alu:alu|LessThan0~62                                                                    ; 2       ;
; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a1       ; 2       ;
; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0       ; 2       ;
; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a1 ; 2       ;
; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0 ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[121]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[120]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[119]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[118]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[117]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[116]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[115]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[114]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[113]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[112]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[111]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[110]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[109]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[108]                                                                ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[107]                                                                ; 2       ;
; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a7              ; 2       ;
; riscv_core:rv32i|register:EX_MEM|out[106]                                                                ; 2       ;
; riscv_core:rv32i|IRAM:imem|MEM~0feeder                                                                   ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[18]~feeder                                                   ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~0feeder                                                                   ; 1       ;
; KEY[1]                                                                                                   ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[19]~_wirecell                                                ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[17]~_wirecell                                                ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[19]~1                                                        ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~109                                                                       ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[17]~0                                                        ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~108                                                                       ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[2]~57                                                            ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[2]~56                                                            ; 1       ;
; riscv_core:rv32i|alu:alu|Mux38~9                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux38~8                                                                         ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals~39                                                               ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals~41                                                               ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[0]~26                                                            ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[0]~29                                                            ; 1       ;
; riscv_core:rv32i|stallSignals[6]~11                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[6]~50                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[6]~14                                                                      ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[2]~53                                                            ; 1       ;
; riscv_core:rv32i|controlUnit:CU|Equal8~2                                                                 ; 1       ;
; riscv_core:rv32i|stallSignals[4]~49                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[4]~48                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[10]~47                                                                     ; 1       ;
; riscv_core:rv32i|immGen:immGen|imm[5]~20                                                                 ; 1       ;
; riscv_core:rv32i|immGen:immGen|imm[6]~19                                                                 ; 1       ;
; riscv_core:rv32i|immGen:immGen|imm[7]~18                                                                 ; 1       ;
; riscv_core:rv32i|immGen:immGen|imm[8]~17                                                                 ; 1       ;
; riscv_core:rv32i|immGen:immGen|imm[9]~16                                                                 ; 1       ;
; riscv_core:rv32i|immGen:immGen|imm[10]~15                                                                ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux15~2                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux14~2                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux13~2                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux12~2                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux11~4                                                                   ; 1       ;
; riscv_core:rv32i|controlUnit:CU|Equal0~3                                                                 ; 1       ;
; riscv_core:rv32i|alu:alu|Mux47~4                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux45~9                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux46~10                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Mux44~8                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux43~9                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux41~9                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux42~8                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux40~9                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux35~10                                                                        ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[16]~52                                                           ; 1       ;
; riscv_core:rv32i|alu:alu|Mux34~10                                                                        ; 1       ;
; riscv_core:rv32i|stallSignals[6]~46                                                                      ; 1       ;
; riscv_core:rv32i|alu:alu|aluResult~16                                                                    ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[16]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[18]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[17]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[19]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[20]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[22]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[21]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[23]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[24]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[26]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[25]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[27]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[30]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[31]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[94]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[95]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[28]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[29]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[80]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[81]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[82]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[83]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[84]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[85]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[86]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[87]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[88]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[89]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[90]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[91]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[92]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[93]                                                                  ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[14]~51                                                           ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[16]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[57]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[18]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[59]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[17]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[58]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[19]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[60]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[20]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[61]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[22]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[63]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[21]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[62]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[23]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[64]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[24]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[65]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[26]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[67]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[25]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[66]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[27]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[68]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[30]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[71]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[31]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[72]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[113]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[114]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[28]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[69]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[29]                                                                  ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[70]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[99]                                                                  ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[100]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[101]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[102]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[103]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[104]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[105]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[106]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[107]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[108]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[109]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[110]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[111]                                                                 ; 1       ;
; riscv_core:rv32i|register:ID_EX|out[112]                                                                 ; 1       ;
; riscv_core:rv32i|stallSignals[4]~45                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[4]~44                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[4]~43                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[15]~42                                                                     ; 1       ;
; riscv_core:rv32i|stallSignals[15]~41                                                                     ; 1       ;
; riscv_core:rv32i|controlUnit:CU|WideOr3~0                                                                ; 1       ;
; riscv_core:rv32i|stallSignals[15]~40                                                                     ; 1       ;
; riscv_core:rv32i|stallSignals[6]~39                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[6]~38                                                                      ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~25                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~24                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~23                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~22                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~21                                                                        ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[5]~50                                                            ; 1       ;
; riscv_core:rv32i|alu:alu|Mux64~3                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux64~2                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux64~1                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~13                                                                       ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~12                                                                       ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~11                                                                       ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~10                                                                       ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~9                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~8                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~7                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~6                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~5                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~4                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~3                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~2                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~1                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Equal0~0                                                                        ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[15]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[79]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[14]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[78]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[13]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[77]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[12]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[76]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[11]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[75]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[10]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[74]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[9]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[73]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[8]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[72]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[7]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[71]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[6]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[70]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[5]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[69]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[4]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[68]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[3]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[67]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[2]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[66]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[1]                                                                   ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[65]                                                                  ; 1       ;
; riscv_core:rv32i|register:IF_ID|out[0]                                                                   ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[3]~48                                                            ; 1       ;
; riscv_core:rv32i|controlUnit:CU|signals[3]~47                                                            ; 1       ;
; riscv_core:rv32i|stallSignals[8]~37                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[8]~36                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[8]~35                                                                      ; 1       ;
; riscv_core:rv32i|controlUnit:CU|WideOr6~0                                                                ; 1       ;
; riscv_core:rv32i|stallSignals[8]~34                                                                      ; 1       ;
; riscv_core:rv32i|stallSignals[8]~33                                                                      ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~20                                                                        ; 1       ;
; riscv_core:rv32i|stallSignals[10]~32                                                                     ; 1       ;
; riscv_core:rv32i|stallSignals[10]~31                                                                     ; 1       ;
; riscv_core:rv32i|controlUnit:CU|WideOr4~0                                                                ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux19~3                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux19~2                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux19~1                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux19~0                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux18~0                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux17~0                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux16~0                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux11~2                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux10~1                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux10~0                                                                   ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~19                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~18                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~17                                                                        ; 1       ;
; riscv_core:rv32i|IRAM:imem|MEM~16                                                                        ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux20~0                                                                   ; 1       ;
; riscv_core:rv32i|immGen:immGen|Mux21~0                                                                   ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[16]                                                                 ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~91                                                                        ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~90                                                                        ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~17                                                                        ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[49]                                                          ; 1       ;
; riscv_core:rv32i|alu:alu|Mux47~3                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux47~2                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux15~6                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|andd[16]                                                                        ; 1       ;
; riscv_core:rv32i|alu:alu|Mux15~5                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|aluResult~15                                                                    ; 1       ;
; riscv_core:rv32i|alu:alu|Mux15~4                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux15~3                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux15~2                                                                         ; 1       ;
; riscv_core:rv32i|alu:alu|Mux15~1                                                                         ; 1       ;
; riscv_core:rv32i|register:EX_MEM|out[18]                                                                 ; 1       ;
; riscv_core:rv32i|DRAM:dmem|MEM~89                                                                        ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                  ; Location               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+------------------------+----------------------+-----------------+-----------------+
; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; db/top.ram0_DRAM_255a05.hdl.mif      ; M4K_X23_Y7, M4K_X23_Y8 ; Don't care           ; Don't care      ; Don't care      ;
; riscv_core:rv32i|IRAM:imem|altsyncram:MEM_rtl_0|altsyncram_fv61:auto_generated|ALTSYNCRAM              ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; db/top.ram0_IRAM_c4ed73f3.hdl.mif    ; M4K_X11_Y5, M4K_X11_Y4 ; Don't care           ; Don't care      ; Don't care      ;
; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/top.ram0_regFile_4c8ea16e.hdl.mif ; M4K_X23_Y6             ; Don't care           ; Don't care      ; Don't care      ;
; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/top.ram0_regFile_4c8ea16e.hdl.mif ; M4K_X23_Y9             ; Don't care           ; Don't care      ; Don't care      ;
; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/top.ram0_regFile_4c8ea16e.hdl.mif ; M4K_X23_Y4             ; Don't care           ; Don't care      ; Don't care      ;
; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/top.ram0_regFile_4c8ea16e.hdl.mif ; M4K_X23_Y5             ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,042 / 15,666 ( 19 % ) ;
; C16 interconnects           ; 21 / 812 ( 3 % )        ;
; C4 interconnects            ; 2,038 / 11,424 ( 18 % ) ;
; Direct links                ; 248 / 15,666 ( 2 % )    ;
; Global clocks               ; 3 / 8 ( 38 % )          ;
; Local interconnects         ; 802 / 4,608 ( 17 % )    ;
; R24 interconnects           ; 33 / 652 ( 5 % )        ;
; R4 interconnects            ; 2,527 / 13,328 ( 19 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.83) ; Number of LABs  (Total = 112) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 5                             ;
; 14                                          ; 2                             ;
; 15                                          ; 14                            ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.94) ; Number of LABs  (Total = 112) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 60                            ;
; 1 Clock                            ; 86                            ;
; 1 Clock enable                     ; 20                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Async. clears                    ; 24                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.08) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 3                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 16                            ;
; 17                                           ; 14                            ;
; 18                                           ; 7                             ;
; 19                                           ; 6                             ;
; 20                                           ; 7                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.22) ; Number of LABs  (Total = 112) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 5                             ;
; 2                                               ; 3                             ;
; 3                                               ; 2                             ;
; 4                                               ; 7                             ;
; 5                                               ; 5                             ;
; 6                                               ; 10                            ;
; 7                                               ; 11                            ;
; 8                                               ; 8                             ;
; 9                                               ; 9                             ;
; 10                                              ; 5                             ;
; 11                                              ; 17                            ;
; 12                                              ; 7                             ;
; 13                                              ; 3                             ;
; 14                                              ; 1                             ;
; 15                                              ; 1                             ;
; 16                                              ; 8                             ;
; 17                                              ; 5                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.66) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 1                             ;
; 16                                           ; 2                             ;
; 17                                           ; 0                             ;
; 18                                           ; 3                             ;
; 19                                           ; 3                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 11                            ;
; 30                                           ; 10                            ;
; 31                                           ; 9                             ;
; 32                                           ; 16                            ;
; 33                                           ; 7                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C5T144C6 for design top
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8T144C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 30 pins of 30 total pins
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3[6] not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node KEY[0] (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node KEY[1] (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node riscv_core:rv32i|flush
Info (176353): Automatically promoted node riscv_core:rv32i|flush 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 28 (unused VREF, 3.3V VCCIO, 0 input, 28 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.64 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 28 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/naqas/Desktop/riscvProject/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4821 megabytes
    Info: Processing ended: Sun Dec 01 14:09:07 2019
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/naqas/Desktop/riscvProject/output_files/top.fit.smsg.


