<title>Post-PAR&nbsp;Static&nbsp;Timing&nbsp;Report</title><PRE><FONT&nbsp;FACE="Courier&nbsp;New",&nbsp;monotype><p&nbsp;align=left><b>Post-PAR&nbsp;Static&nbsp;Timing&nbsp;Report</b></p><b><center>Sat&nbsp;7.&nbsp;Jan&nbsp;17:12:12&nbsp;2017</center></b><br><hr><br>--------------------------------------------------------------------------------<br>Release&nbsp;14.7&nbsp;Trace&nbsp;&nbsp;(nt64)<br>Copyright&nbsp;(c)&nbsp;1995-2013&nbsp;Xilinx,&nbsp;Inc.&nbsp;&nbsp;All&nbsp;rights&nbsp;reserved.<br><br>C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\unwrapped\trce.exe&nbsp;-intstyle&nbsp;ise&nbsp;-v&nbsp;3&nbsp;-s&nbsp;4<br>-n&nbsp;3&nbsp;-fastpaths&nbsp;-xml&nbsp;pcb.twx&nbsp;pcb.ncd&nbsp;-o&nbsp;pcb.twr&nbsp;pcb.pcf<br><br>Design&nbsp;file:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pcb.ncd<br>Physical&nbsp;constraint&nbsp;file:&nbsp;pcb.pcf<br>Device,package,speed:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xc3s700an,fgg484,-4&nbsp;(PRODUCTION&nbsp;1.42&nbsp;2013-10-13)<br>Report&nbsp;level:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verbose&nbsp;report<br><br>Environment&nbsp;Variable&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Effect&nbsp;<br>--------------------&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;------&nbsp;<br>NONE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;No&nbsp;environment&nbsp;variables&nbsp;were&nbsp;set<br>--------------------------------------------------------------------------------<br><br>INFO:Timing:3412&nbsp;-&nbsp;To&nbsp;improve&nbsp;timing,&nbsp;see&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br>INFO:Timing:2752&nbsp;-&nbsp;To&nbsp;get&nbsp;complete&nbsp;path&nbsp;coverage,&nbsp;use&nbsp;the&nbsp;unconstrained&nbsp;paths&nbsp;<br>&nbsp;&nbsp;&nbsp;option.&nbsp;All&nbsp;paths&nbsp;that&nbsp;are&nbsp;not&nbsp;constrained&nbsp;will&nbsp;be&nbsp;reported&nbsp;in&nbsp;the&nbsp;<br>&nbsp;&nbsp;&nbsp;unconstrained&nbsp;paths&nbsp;section(s)&nbsp;of&nbsp;the&nbsp;report.<br>INFO:Timing:3339&nbsp;-&nbsp;The&nbsp;clock-to-out&nbsp;numbers&nbsp;in&nbsp;this&nbsp;timing&nbsp;report&nbsp;are&nbsp;based&nbsp;on&nbsp;<br>&nbsp;&nbsp;&nbsp;a&nbsp;50&nbsp;Ohm&nbsp;transmission&nbsp;line&nbsp;loading&nbsp;model.&nbsp;&nbsp;For&nbsp;the&nbsp;details&nbsp;of&nbsp;this&nbsp;model,&nbsp;<br>&nbsp;&nbsp;&nbsp;and&nbsp;for&nbsp;more&nbsp;information&nbsp;on&nbsp;accounting&nbsp;for&nbsp;different&nbsp;loading&nbsp;conditions,&nbsp;<br>&nbsp;&nbsp;&nbsp;please&nbsp;see&nbsp;the&nbsp;device&nbsp;datasheet.<br>INFO:Timing:3390&nbsp;-&nbsp;This&nbsp;architecture&nbsp;does&nbsp;not&nbsp;support&nbsp;a&nbsp;default&nbsp;System&nbsp;Jitter&nbsp;<br>&nbsp;&nbsp;&nbsp;value,&nbsp;please&nbsp;add&nbsp;SYSTEM_JITTER&nbsp;constraint&nbsp;to&nbsp;the&nbsp;UCF&nbsp;to&nbsp;modify&nbsp;the&nbsp;Clock&nbsp;<br>&nbsp;&nbsp;&nbsp;Uncertainty&nbsp;calculation.<br>INFO:Timing:3389&nbsp;-&nbsp;This&nbsp;architecture&nbsp;does&nbsp;not&nbsp;support&nbsp;'Discrete&nbsp;Jitter'&nbsp;and&nbsp;<br>&nbsp;&nbsp;&nbsp;'Phase&nbsp;Error'&nbsp;calculations,&nbsp;these&nbsp;terms&nbsp;will&nbsp;be&nbsp;zero&nbsp;in&nbsp;the&nbsp;Clock&nbsp;<br>&nbsp;&nbsp;&nbsp;Uncertainty&nbsp;calculation.&nbsp;&nbsp;Please&nbsp;make&nbsp;appropriate&nbsp;modification&nbsp;to&nbsp;<br>&nbsp;&nbsp;&nbsp;SYSTEM_JITTER&nbsp;to&nbsp;account&nbsp;for&nbsp;the&nbsp;unsupported&nbsp;Discrete&nbsp;Jitter&nbsp;and&nbsp;Phase&nbsp;<br>&nbsp;&nbsp;&nbsp;Error.<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;6.000ns.<br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;14.000ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;20.000ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;10.000ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;3.000ns&nbsp;(Tdcmpw_CLKIN_50_100)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_50m_in<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;14.000ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;20.000ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;10.000ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;3.000ns&nbsp;(Tdcmpw_CLKIN_50_100)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_50m_in<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;16.001ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;20.000ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpc)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_50m_in<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;<br>from&nbsp;&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;divided&nbsp;by&nbsp;1.50&nbsp;to&nbsp;13.333&nbsp;nS&nbsp;<br>and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;6.666&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;13257&nbsp;paths&nbsp;analyzed,&nbsp;1287&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;13.233ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10&nbsp;(SLICE_X24Y17.CE),&nbsp;57&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.100ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.150ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.589&nbsp;-&nbsp;0.672)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.971&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=21)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.058&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.512&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.973&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg<10><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.150ns&nbsp;(6.314ns&nbsp;logic,&nbsp;6.836ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.0%&nbsp;logic,&nbsp;52.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.177ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.073ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.589&nbsp;-&nbsp;0.672)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=21)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.058&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.512&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.973&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg<10><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.073ns&nbsp;(6.314ns&nbsp;logic,&nbsp;6.759ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.3%&nbsp;logic,&nbsp;51.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.211ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.039ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.589&nbsp;-&nbsp;0.672)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.860&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=21)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.058&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.512&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.973&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg<10><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.039ns&nbsp;(6.314ns&nbsp;logic,&nbsp;6.725ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9&nbsp;(SLICE_X24Y17.CE),&nbsp;57&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.100ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.150ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.589&nbsp;-&nbsp;0.672)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.971&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=21)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.058&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.512&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.973&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg<10><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.150ns&nbsp;(6.314ns&nbsp;logic,&nbsp;6.836ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.0%&nbsp;logic,&nbsp;52.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.177ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.073ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.589&nbsp;-&nbsp;0.672)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=21)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.058&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.512&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.973&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg<10><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.073ns&nbsp;(6.314ns&nbsp;logic,&nbsp;6.759ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.3%&nbsp;logic,&nbsp;51.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.211ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.039ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.589&nbsp;-&nbsp;0.672)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.860&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=21)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.894&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y14.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.058&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X38Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.512&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.973&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_10_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg<10><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_col_reg_9<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.039ns&nbsp;(6.314ns&nbsp;logic,&nbsp;6.725ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop&nbsp;(SLICE_X55Y18.CIN),&nbsp;162&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.215ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.131ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;8)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.013ns&nbsp;(0.275&nbsp;-&nbsp;0.262)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y9.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.875&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y9.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<2><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_2.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y8.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.486&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<2><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y8.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<2><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=42)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.478&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<2><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data_cmp_eq0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y19.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.338&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y18.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.074&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y18.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.987&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/alu_result<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/mux_lut_0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/shift_in_muxf5_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y17.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.468&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/alu_result<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y17.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.195&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_carry<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/low_zero_lut<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/low_zero_muxcy<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_cymux<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y18.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_carry<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y18.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_cymux<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_xor<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.131ns&nbsp;(9.005ns&nbsp;logic,&nbsp;4.126ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(68.6%&nbsp;logic,&nbsp;31.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.232ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.114ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;8)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.013ns&nbsp;(0.275&nbsp;-&nbsp;0.262)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y15.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.179&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y15.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_3.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y15.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.428&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=42)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.215&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data_cmp_eq0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y19.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.338&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y18.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.074&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y18.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.987&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/alu_result<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/mux_lut_0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/shift_in_muxf5_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y17.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.468&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/alu_result<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y17.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.195&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_carry<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/low_zero_lut<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/low_zero_muxcy<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_cymux<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y18.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_carry<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y18.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_cymux<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_xor<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.114ns&nbsp;(9.005ns&nbsp;logic,&nbsp;4.109ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(68.7%&nbsp;logic,&nbsp;31.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.343ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.003ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;8)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.013ns&nbsp;(0.275&nbsp;-&nbsp;0.262)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y1.DOA4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y9.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.747&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y9.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<2><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_2.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y8.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.486&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<2><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y8.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<2><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=42)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.478&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<2><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data_cmp_eq0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/pi_rd_data<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y19.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.338&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_ddr2_mgr_rd_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y18.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.074&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/in_port<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y18.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.987&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/alu_result<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/mux_lut_0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/shift_in_muxf5_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y17.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.468&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/alu_result<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y17.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.195&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_carry<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/low_zero_lut<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/low_zero_muxcy<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_cymux<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y18.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/high_zero_carry<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y18.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_cymux<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_xor<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/zero_flag_flop<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.003ns&nbsp;(9.005ns&nbsp;logic,&nbsp;3.998ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(69.3%&nbsp;logic,&nbsp;30.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;1.50&nbsp;to&nbsp;13.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;6.666&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/F&nbsp;(SLICE_X58Y3.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.700ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/F&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.747ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.047ns&nbsp;(0.271&nbsp;-&nbsp;0.224)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_0&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/F<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X57Y3.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y3.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.400&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y3.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_pop_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/F<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.747ns&nbsp;(0.347ns&nbsp;logic,&nbsp;0.400ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.5%&nbsp;logic,&nbsp;53.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/G&nbsp;(SLICE_X58Y3.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.700ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/G&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.747ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.047ns&nbsp;(0.271&nbsp;-&nbsp;0.224)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_0&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/G<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X57Y3.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y3.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.400&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y3.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_pop_data<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_0/G<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.747ns&nbsp;(0.347ns&nbsp;logic,&nbsp;0.400ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.5%&nbsp;logic,&nbsp;53.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F&nbsp;(SLICE_X58Y4.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.712ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_5&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.757ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.045ns&nbsp;(0.267&nbsp;-&nbsp;0.222)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_5&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X57Y5.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y4.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.419&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y4.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_pop_data<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.757ns&nbsp;(0.338ns&nbsp;logic,&nbsp;0.419ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(44.6%&nbsp;logic,&nbsp;55.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;1.50&nbsp;to&nbsp;13.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;6.666&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;10.157ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;13.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKA)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18/CLKA<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18/CLKA<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y1.CLKA<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_75m<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;10.331ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;13.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.002ns&nbsp;(333.111MHz)&nbsp;()<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKFX<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKFX<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y3.CLKFX<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clock_gen_inst/CLKFX_BUF<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;11.731ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;13.333ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;6.666ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;rst/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;synchro_reset/use_fdp.fdb/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X32Y38.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_75m<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;4.800ns.<br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;2.718ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;2.400ns&nbsp;(Tdcmpw_CLKIN_100_150)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y0.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;2.718ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;2.400ns&nbsp;(Tdcmpw_CLKIN_100_150)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y0.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpc)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y0.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;<br>corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;3688&nbsp;paths&nbsp;analyzed,&nbsp;1368&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;7.426ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7&nbsp;(SLICE_X2Y13.BY),&nbsp;14&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.092ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd9&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.384ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.042ns&nbsp;(0.487&nbsp;-&nbsp;0.529)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd9&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y30.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd9<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd9<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y20.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.047&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd9<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y20.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N15<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<4>211<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y14.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N61<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<4>31<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y11.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=9)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.397&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y11.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<5>_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y13.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.785&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N25<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y13.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.384ns&nbsp;(3.448ns&nbsp;logic,&nbsp;3.936ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.7%&nbsp;logic,&nbsp;53.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.149ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd3&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.279ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.090ns&nbsp;(0.487&nbsp;-&nbsp;0.577)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd3&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y39.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.591&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd3<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y14.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.337&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<4>31<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y11.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=9)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.397&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y11.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<5>_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y13.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.785&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N25<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y13.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.279ns&nbsp;(2.760ns&nbsp;logic,&nbsp;4.519ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(37.9%&nbsp;logic,&nbsp;62.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.208ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd7&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.299ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.011ns&nbsp;(0.487&nbsp;-&nbsp;0.498)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd7&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y31.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd7<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y14.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=5)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.317&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/current_state_FSM_FFd7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<4>31<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y11.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=9)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.397&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y11.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_mux0000<5>_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y13.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.785&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N25<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y13.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_7<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.299ns&nbsp;(2.800ns&nbsp;logic,&nbsp;4.499ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(38.4%&nbsp;logic,&nbsp;61.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18&nbsp;(SLICE_X10Y19.BY),&nbsp;15&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.159ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.276ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.083ns&nbsp;(0.444&nbsp;-&nbsp;0.527)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y22.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y15.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.489&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=26)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.265&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.339&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y19.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.725&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y19.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<18><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.276ns&nbsp;(3.458ns&nbsp;logic,&nbsp;3.818ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.5%&nbsp;logic,&nbsp;52.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.280ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.203ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.035ns&nbsp;(0.444&nbsp;-&nbsp;0.479)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y33.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y15.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.467&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=26)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.265&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.339&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y19.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.725&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y19.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<18><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.203ns&nbsp;(3.407ns&nbsp;logic,&nbsp;3.796ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.3%&nbsp;logic,&nbsp;52.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.334ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/rd_req_r&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.136ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.048ns&nbsp;(0.444&nbsp;-&nbsp;0.492)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/rd_req_r&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y29.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ila0_trig0<57><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/rd_req_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y18.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.245&nbsp;&nbsp;&nbsp;ila0_trig0<57><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y18.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd7<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/xfr_len_nxt<0>11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=16)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.383&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.339&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y18.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y19.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.725&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<18>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y19.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<18><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_18<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.136ns&nbsp;(3.444ns&nbsp;logic,&nbsp;3.692ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.3%&nbsp;logic,&nbsp;51.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21&nbsp;(SLICE_X10Y17.BY),&nbsp;15&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.201ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.231ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.086ns&nbsp;(0.441&nbsp;-&nbsp;0.527)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y22.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y15.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.368&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y15.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y14.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.186&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N41<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=22)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.291&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y17.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<21><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.231ns&nbsp;(3.443ns&nbsp;logic,&nbsp;3.788ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.6%&nbsp;logic,&nbsp;52.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.279ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.201ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.038ns&nbsp;(0.441&nbsp;-&nbsp;0.479)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y33.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y15.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.389&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y15.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y14.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.186&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y14.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N41<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=22)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.291&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y17.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<21><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.201ns&nbsp;(3.392ns&nbsp;logic,&nbsp;3.809ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.1%&nbsp;logic,&nbsp;52.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.335ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.097ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.086ns&nbsp;(0.441&nbsp;-&nbsp;0.527)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X24Y22.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y15.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.489&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_cmd_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=26)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.039&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.060&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>7<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y16.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y17.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<21>10<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y17.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.829&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<21><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_21<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.097ns&nbsp;(3.566ns&nbsp;logic,&nbsp;3.531ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(50.2%&nbsp;logic,&nbsp;49.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mshreg_column_address_reg1_3/SRL16E&nbsp;(SLICE_X10Y15.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.665ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_5&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mshreg_column_address_reg1_3/SRL16E&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.733ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.068ns&nbsp;(0.513&nbsp;-&nbsp;0.445)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_5&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mshreg_column_address_reg1_3/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X13Y14.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y15.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.415&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y15.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.146&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/column_address_reg1<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mshreg_column_address_reg1_3/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.733ns&nbsp;(0.318ns&nbsp;logic,&nbsp;0.415ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(43.4%&nbsp;logic,&nbsp;56.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[9].FD_inst&nbsp;(W2.O1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.698ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_9&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[9].FD_inst&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.731ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.033ns&nbsp;(0.305&nbsp;-&nbsp;0.272)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_9&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[9].FD_inst<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y13.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_9<br>&nbsp;&nbsp;&nbsp;&nbsp;W2.O1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.279&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<9><br>&nbsp;&nbsp;&nbsp;&nbsp;W2.OTCLK1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tiocko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.012&nbsp;&nbsp;&nbsp;SD_A<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[9].FD_inst<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.731ns&nbsp;(0.452ns&nbsp;logic,&nbsp;0.279ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(61.8%&nbsp;logic,&nbsp;38.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[11].FD_inst&nbsp;(V1.O1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.712ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_11&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[11].FD_inst&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.743ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.031ns&nbsp;(0.337&nbsp;-&nbsp;0.306)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_11&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[11].FD_inst<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y19.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<12><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/ddr_address1_11<br>&nbsp;&nbsp;&nbsp;&nbsp;V1.O1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.291&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_address_cntrl<11><br>&nbsp;&nbsp;&nbsp;&nbsp;V1.OTCLK1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tiocko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.012&nbsp;&nbsp;&nbsp;SD_A<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/controller_iobs0/gen_addr[11].FD_inst<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.743ns&nbsp;(0.452ns&nbsp;logic,&nbsp;0.291ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(60.8%&nbsp;logic,&nbsp;39.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK0<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK0<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y0.CLK0<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.916ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req_sync/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/use_fdc.fdb/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X26Y22.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk0<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.916ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tch)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req_sync/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/use_fdc.fdb/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X26Y22.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk0<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;<br>corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;1263&nbsp;paths&nbsp;analyzed,&nbsp;591&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;7.352ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/byte_3_fault&nbsp;(SLICE_X25Y59.SR),&nbsp;15&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.166ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_26&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.340ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.012ns&nbsp;(0.240&nbsp;-&nbsp;0.252)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_26&nbsp;to&nbsp;ddr_mgr_main_inst/byte_3_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y65.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;ila0_trig0<26><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_26<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.952&nbsp;&nbsp;&nbsp;ila0_trig0<26><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000025<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.647&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000025<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.075&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000066_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.339&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000066<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y59.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.139&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y59.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ila0_trig0<43><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.340ns&nbsp;(4.188ns&nbsp;logic,&nbsp;3.152ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(57.1%&nbsp;logic,&nbsp;42.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.378ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_29&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.148ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.008ns&nbsp;(0.240&nbsp;-&nbsp;0.232)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_29&nbsp;to&nbsp;ddr_mgr_main_inst/byte_3_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y63.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ila0_trig0<30><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_29<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.715&nbsp;&nbsp;&nbsp;ila0_trig0<29><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000025<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.647&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000025<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y63.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.075&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000030<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000066_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.339&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000066<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y59.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.139&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y59.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ila0_trig0<43><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.148ns&nbsp;(4.233ns&nbsp;logic,&nbsp;2.915ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(59.2%&nbsp;logic,&nbsp;40.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.994ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_29&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.532ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.008ns&nbsp;(0.240&nbsp;-&nbsp;0.232)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_29&nbsp;to&nbsp;ddr_mgr_main_inst/byte_3_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y63.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ila0_trig0<30><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/first_sdr_data_29<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y62.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.715&nbsp;&nbsp;&nbsp;ila0_trig0<29><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y62.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000012<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or00004<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y62.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.060&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or00004<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000012<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000012<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.046&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000012<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000066_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.339&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or000066<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y59.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.139&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y59.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ila0_trig0<43><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/byte_3_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.532ns&nbsp;(4.233ns&nbsp;logic,&nbsp;2.299ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(64.8%&nbsp;logic,&nbsp;35.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/data_fault&nbsp;(SLICE_X25Y50.SR),&nbsp;2&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.291ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/rd_req_r&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.638ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.164ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.183ns&nbsp;(1.516&nbsp;-&nbsp;1.699)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/rd_req_r&nbsp;to&nbsp;ddr_mgr_main_inst/data_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y29.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ila0_trig0<57><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/rd_req_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y48.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.078&nbsp;&nbsp;&nbsp;ila0_trig0<57><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y48.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault_or00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y50.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.836&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y50.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ila0_trig0<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.164ns&nbsp;(2.250ns&nbsp;logic,&nbsp;2.914ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(43.6%&nbsp;logic,&nbsp;56.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.715ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.716ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.087ns&nbsp;(0.598&nbsp;-&nbsp;0.685)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90&nbsp;to&nbsp;ddr_mgr_main_inst/data_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X41Y36.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_rst90<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y48.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=41)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.726&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_rst90<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y48.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault_or00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y50.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.836&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X25Y50.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ila0_trig0<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/data_fault<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.716ns&nbsp;(2.154ns&nbsp;logic,&nbsp;2.562ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(45.7%&nbsp;logic,&nbsp;54.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i&nbsp;(SLICE_X46Y48.BY),&nbsp;70&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.529ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/rpntr/count_d1_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.908ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.081ns&nbsp;(0.428&nbsp;-&nbsp;0.509)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/rpntr/count_d1_0&nbsp;to&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X55Y54.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/rpntr/count_d1<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/rpntr/count_d1_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y51.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.505&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/rpntr/count_d1<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y51.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.195&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/v1_0_and00001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[0].gm1.m1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[1].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y52.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y52.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.130&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[2].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[3].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y53.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y53.XB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinxb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.296&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/comp0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[4].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y49.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/comp0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y49.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000_SW1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y49.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.043&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y49.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ila0_trig0<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y48.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.438&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y48.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.386&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.908ns&nbsp;(3.922ns&nbsp;logic,&nbsp;2.986ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(56.8%&nbsp;logic,&nbsp;43.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.586ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1_2&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.851ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.081ns&nbsp;(0.428&nbsp;-&nbsp;0.509)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1_2&nbsp;to&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y54.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1_2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y51.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.369&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1<2><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y51.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.178&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/v1_1_and00001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[1].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y52.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y52.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.130&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[2].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[3].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y53.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y53.XB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinxb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.296&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/comp0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[4].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y49.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/comp0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y49.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000_SW1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y49.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.043&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y49.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ila0_trig0<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y48.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.438&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y48.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.386&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.851ns&nbsp;(4.001ns&nbsp;logic,&nbsp;2.850ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(58.4%&nbsp;logic,&nbsp;41.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.610ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.827ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.081ns&nbsp;(0.428&nbsp;-&nbsp;0.509)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1_0&nbsp;to&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y55.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y51.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.328&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/wpntr/count_d1<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y51.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.195&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/v1_0_and00001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[0].gm1.m1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[1].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y52.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y52.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.130&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[2].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[3].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y53.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/carrynet<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y53.XB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinxb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.296&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/comp0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/c1/gmux.gm[4].gms.ms<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y49.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.000&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/comp0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y49.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000_SW1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y49.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.043&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/N11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y49.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ila0_trig0<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y48.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.438&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i_mux0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X46Y48.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.386&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/dumo_fifo_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/ram_empty_fb_i<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.827ns&nbsp;(4.018ns&nbsp;logic,&nbsp;2.809ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(58.9%&nbsp;logic,&nbsp;41.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[0].s3_dq_iob_inst/DQ_T&nbsp;(H1.T1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.912ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[0].s3_dq_iob_inst/DQ_T&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.975ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.063ns&nbsp;(0.306&nbsp;-&nbsp;0.243)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[0].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y62.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;H1.T1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=16)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;H1.OTCLK1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tiockt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.165&nbsp;&nbsp;&nbsp;SD_DQ<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[0].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.975ns&nbsp;(0.299ns&nbsp;logic,&nbsp;0.676ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(30.7%&nbsp;logic,&nbsp;69.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[7].s3_dq_iob_inst/DQ_T&nbsp;(H2.T1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.914ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[7].s3_dq_iob_inst/DQ_T&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.977ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.063ns&nbsp;(0.306&nbsp;-&nbsp;0.243)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[7].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y62.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;H2.T1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=16)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.678&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;H2.OTCLK1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tiockt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.165&nbsp;&nbsp;&nbsp;SD_DQ<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[7].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.977ns&nbsp;(0.299ns&nbsp;logic,&nbsp;0.678ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(30.6%&nbsp;logic,&nbsp;69.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_r_3&nbsp;(SLICE_X1Y73.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_inst/bit3&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_r_3&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.966ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.023ns&nbsp;(0.320&nbsp;-&nbsp;0.297)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk90&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_inst/bit3&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_r_3<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y73.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.505&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_inst/bit3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y73.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.372&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y73.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.089&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_r<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/fifo1_rd_addr_r_3<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.966ns&nbsp;(0.594ns&nbsp;logic,&nbsp;0.372ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(61.5%&nbsp;logic,&nbsp;38.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK90<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK90<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y0.CLK90<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.916ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/rd_data_valid_sync_temp/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid_clk90_neg/use_fdc.fdb/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X16Y43.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk90<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.916ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tch)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/rd_data_valid_sync_temp/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid_clk90_neg/use_fdc.fdb/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X16Y43.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk90<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk180dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;<br>corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;3.999ns.<br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk180dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK180<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK180<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y0.CLK180<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk180dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;6.036ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.741ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;SD_LDQS_N/OTCLK2<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dqs[0].s3_dqs_iob_inst/U2/ODDR2/N/FF1/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;K2.OTCLK2<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/clk_180<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;6.036ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;0.741ns&nbsp;(Twc)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;SD_LDQS_N/OTCLK2<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dqs[0].s3_dqs_iob_inst/U2/ODDR2/N/FF1/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;K2.OTCLK2<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/clk_180<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk2x"&nbsp;derived&nbsp;<br>from&nbsp;&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;divided&nbsp;by&nbsp;2.00&nbsp;to&nbsp;3.759&nbsp;nS&nbsp;<br>and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;1.879&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;1759&nbsp;paths&nbsp;analyzed,&nbsp;938&nbsp;endpoints&nbsp;analyzed,&nbsp;224&nbsp;failing&nbsp;endpoints<br>&nbsp;224&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(224&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;6.231ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG&nbsp;(SLICE_X18Y84.CIN),&nbsp;130&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-2.472ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[7].U_IREG&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.759ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.150ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;17)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.081ns&nbsp;(0.445&nbsp;-&nbsp;0.526)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[7].U_IREG&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X20Y68.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/din_dly1<7><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[7].U_IREG<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y68.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.187&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/din_dly1<7><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y68.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.296&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.I_SRLT_EQ_2.U_SRLH<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y69.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y69.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y70.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y70.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y71.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y71.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y72.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y72.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y73.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y73.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y74.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y74.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y75.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y75.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y76.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y76.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y77.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y77.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y78.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y78.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y79.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y79.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y80.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y80.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y81.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y81.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y82.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y82.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y83.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y83.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y84.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y84.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.696&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/DOUT_tmp<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_XORH<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.150ns&nbsp;(4.963ns&nbsp;logic,&nbsp;1.187ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(80.7%&nbsp;logic,&nbsp;19.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-2.111ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[13].U_IREG&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.759ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.799ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;15)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.071ns&nbsp;(0.445&nbsp;-&nbsp;0.516)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[13].U_IREG&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y70.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/din_dly1<13><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[13].U_IREG<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y70.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.139&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/din_dly1<13><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y70.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.305&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.I_SRLT_EQ_2.U_SRLL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y71.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y71.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y72.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y72.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y73.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y73.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y74.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y74.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y75.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y75.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y76.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y76.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y77.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y77.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y78.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y78.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y79.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y79.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y80.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y80.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y81.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y81.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y82.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y82.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y83.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y83.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y84.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y84.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.696&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/DOUT_tmp<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_XORH<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.799ns&nbsp;(4.660ns&nbsp;logic,&nbsp;1.139ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(80.4%&nbsp;logic,&nbsp;19.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-2.060ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[4].U_IREG&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.759ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.738ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;17)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.081ns&nbsp;(0.445&nbsp;-&nbsp;0.526)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[4].U_IREG&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X20Y69.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/din_dly1<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_YES_IREG.F_TW[4].U_IREG<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y68.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.721&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/din_dly1<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y68.COUT&nbsp;&nbsp;&nbsp;&nbsp;Topcyf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.305&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.I_SRLT_EQ_2.U_SRLL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y69.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[1].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y69.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y70.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[2].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y70.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y71.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[3].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y71.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y72.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[4].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y72.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y73.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[5].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y73.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y74.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[6].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y74.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y75.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[7].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y75.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y76.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[8].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y76.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y77.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[9].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y77.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y78.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[10].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y78.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y79.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[11].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y79.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y80.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[12].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y80.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y81.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[13].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y81.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y82.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[14].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y82.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y83.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TW_GTE4.F_TW[15].I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y83.COUT&nbsp;&nbsp;&nbsp;&nbsp;Tbyp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.156&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y84.CIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.U_MUXH/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X18Y84.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcinck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.696&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/DOUT_tmp<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_XORH<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GANDX.U_match/I_SRL16.U_GANDX_SRL16/I_TWMOD4_NE0.I_YES_RPM.I_OREG.U_OREG<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.738ns&nbsp;(5.017ns&nbsp;logic,&nbsp;0.721ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(87.4%&nbsp;logic,&nbsp;12.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i&nbsp;(RAMB16_X1Y3.WEB1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-1.397ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.759ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.031ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.125ns&nbsp;(0.565&nbsp;-&nbsp;0.690)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y60.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iCAP_WR_EN<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y3.WEB1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=68)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.103&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iCAP_WR_EN<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y3.CLKB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcck_WEB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.252&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.031ns&nbsp;(1.928ns&nbsp;logic,&nbsp;3.103ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(38.3%&nbsp;logic,&nbsp;61.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i&nbsp;(RAMB16_X1Y3.WEB2),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-1.385ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.759ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.019ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.125ns&nbsp;(0.565&nbsp;-&nbsp;0.690)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y60.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iCAP_WR_EN<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_G2_SQ.U_CAPCTRL/I_INTCAP_F.U_CAPWE1<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y3.WEB2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=68)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.091&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iCAP_WR_EN<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X1Y3.CLKB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcck_WEB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.252&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.019ns&nbsp;(1.928ns&nbsp;logic,&nbsp;3.091ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(38.4%&nbsp;logic,&nbsp;61.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk2x"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;2.00&nbsp;to&nbsp;3.759&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;1.879&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.DLY9/SRL16E&nbsp;(SLICE_X34Y40.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.700ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[5].U_TQ&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.DLY9/SRL16E&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.703ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.003ns&nbsp;(0.015&nbsp;-&nbsp;0.012)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[5].U_TQ&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.DLY9/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X35Y40.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/iTRIG_IN<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[5].U_TQ<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y40.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.376&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/iTRIG_IN<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y40.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.146&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iDATA<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[5].I_SRLT_NE_0.DLY9/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.703ns&nbsp;(0.327ns&nbsp;logic,&nbsp;0.376ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.5%&nbsp;logic,&nbsp;53.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.DLY9/SRL16E&nbsp;(SLICE_X10Y57.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.702ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[17].U_TQ&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.DLY9/SRL16E&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.704ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;(0.016&nbsp;-&nbsp;0.014)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[17].U_TQ&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.DLY9/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X11Y57.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/iTRIG_IN<17><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[17].U_TQ<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y57.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.377&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/iTRIG_IN<17><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y57.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.146&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iDATA<17><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[17].I_SRLT_NE_0.DLY9/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.704ns&nbsp;(0.327ns&nbsp;logic,&nbsp;0.377ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.4%&nbsp;logic,&nbsp;53.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.DLY9/SRL16E&nbsp;(SLICE_X34Y40.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.710ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[4].U_TQ&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.DLY9/SRL16E&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.713ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.003ns&nbsp;(0.015&nbsp;-&nbsp;0.012)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[4].U_TQ&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.DLY9/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X35Y40.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/iTRIG_IN<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_TQ0.G_TW[4].U_TQ<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y40.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.375&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/iTRIG_IN<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y40.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iDATA<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[4].I_SRLT_NE_0.DLY9/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.713ns&nbsp;(0.338ns&nbsp;logic,&nbsp;0.375ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.4%&nbsp;logic,&nbsp;52.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk2x"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"mem_clk_s"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;2.00&nbsp;to&nbsp;3.759&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;1.879&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;0.583ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;3.759ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[9].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[9].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X0Y4.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;0.583ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;3.759ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[8].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y3.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;0.583ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;3.759ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[7].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[7].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y6.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/<br>tap<7>"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MAXDELAY&nbsp;=&nbsp;0.4&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;nets&nbsp;detected.<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.398ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/tap<7><br>Report:&nbsp;&nbsp;&nbsp;&nbsp;0.398ns&nbsp;delay&nbsp;meets&nbsp;&nbsp;&nbsp;0.400ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.002ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>SLICE_X29Y23.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X28Y20.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.398&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/<br>tap<15>"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MAXDELAY&nbsp;=&nbsp;0.4&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;nets&nbsp;detected.<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.398ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/tap<15><br>Report:&nbsp;&nbsp;&nbsp;&nbsp;0.398ns&nbsp;delay&nbsp;meets&nbsp;&nbsp;&nbsp;0.400ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.002ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>SLICE_X29Y21.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X28Y18.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.398&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/<br>tap<23>"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MAXDELAY&nbsp;=&nbsp;0.4&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;nets&nbsp;detected.<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.398ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/tap<23><br>Report:&nbsp;&nbsp;&nbsp;&nbsp;0.398ns&nbsp;delay&nbsp;meets&nbsp;&nbsp;&nbsp;0.400ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.002ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>SLICE_X29Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X28Y16.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.398&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/top_00/dqs_int_delay_in<0>"&nbsp;MAXDELAY&nbsp;=&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;0.43&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;1&nbsp;failing&nbsp;net&nbsp;detected.<br>&nbsp;1&nbsp;timing&nbsp;error&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.512ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.082ns&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/dqs_int_delay_in<0><br>Error:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.512ns&nbsp;delay&nbsp;exceeds&nbsp;&nbsp;&nbsp;0.430ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.082ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y54.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.512&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y54.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.498&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y55.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.512&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y55.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.498&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y54.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.437&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y54.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.484&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y55.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.437&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y55.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.484&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y54.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.415&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y54.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.451&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y55.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.415&nbsp;&nbsp;<br>K3.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y55.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.451&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/top_00/dqs_int_delay_in<1>"&nbsp;MAXDELAY&nbsp;=&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;0.43&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;1&nbsp;failing&nbsp;net&nbsp;detected.<br>&nbsp;1&nbsp;timing&nbsp;error&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.512ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.082ns&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/dqs_int_delay_in<1><br>Error:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.512ns&nbsp;delay&nbsp;exceeds&nbsp;&nbsp;&nbsp;0.430ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.082ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y75.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.512&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y75.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.498&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y74.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.512&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y74.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.498&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y74.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.437&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y74.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.484&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y75.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.437&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y75.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.484&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y74.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.415&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y74.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.451&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y75.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.415&nbsp;&nbsp;<br>K6.I&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y75.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.451&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_D2_TO_T2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;3&nbsp;paths&nbsp;analyzed,&nbsp;3&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors)<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(SLICE_X54Y70.F3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.999ns&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.999ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.705&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.452&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.060&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y69.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.672&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y69.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.987&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5_F<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y70.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.922&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y70.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tfck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.802&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iSTAT_DOUT<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_MUX/U_CS_MUX/I1.U_MUX2/O56<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.999ns&nbsp;(3.893ns&nbsp;logic,&nbsp;2.106ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(64.9%&nbsp;logic,&nbsp;35.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(SLICE_X49Y75.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.616ns&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.616ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.705&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.452&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y75.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.438&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y75.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.314&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.616ns&nbsp;(1.726ns&nbsp;logic,&nbsp;0.890ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(66.0%&nbsp;logic,&nbsp;34.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(SLICE_X48Y75.G4),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.974ns&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.974ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.705&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.452&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tgck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.817&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.974ns&nbsp;(1.522ns&nbsp;logic,&nbsp;0.452ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(77.1%&nbsp;logic,&nbsp;22.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PATH&nbsp;"TS_D2_TO_T2_ila_pro_0_path"&nbsp;TIG;<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(SLICE_X48Y75.G4),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.443ns&nbsp;(datapath&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;-&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.443ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.564&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.362&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.517&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.443ns&nbsp;(1.081ns&nbsp;logic,&nbsp;0.362ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(74.9%&nbsp;logic,&nbsp;25.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(SLICE_X49Y75.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.982ns&nbsp;(datapath&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;-&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.982ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.564&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.362&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y75.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.566&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y75.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.350&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y75.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.140&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.982ns&nbsp;(1.270ns&nbsp;logic,&nbsp;0.712ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(64.1%&nbsp;logic,&nbsp;35.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(SLICE_X54Y70.F3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.664ns&nbsp;(datapath&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;-&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.664ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.564&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.362&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.566&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.048&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y74.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.554&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y69.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.538&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X48Y69.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.790&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5_F<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y70.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.737&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y70.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.505&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iSTAT_DOUT<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_MUX/U_CS_MUX/I1.U_MUX2/O56<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.664ns&nbsp;(2.979ns&nbsp;logic,&nbsp;1.685ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(63.9%&nbsp;logic,&nbsp;36.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_J2_TO_D2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_J3_TO_D2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_J4_TO_D2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;11&nbsp;paths&nbsp;analyzed,&nbsp;1&nbsp;endpoint&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors)<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(SLICE_X49Y74.CLK),&nbsp;11&nbsp;paths<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.449ns&nbsp;(data&nbsp;path)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_SYNC/U_SYNC&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.449ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_SYNC/U_SYNC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X56Y82.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iSYNC<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_SYNC/U_SYNC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y83.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.413&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iSYNC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X54Y83.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/iDATA_VALID<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/U_DATA_VALID<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y73.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.039&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/iDATA_VALID<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y73.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/din_latched<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/F_NCP[0].F_CMD[9].U_LCE<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;&nbsp;icon_control0<13><br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.449ns&nbsp;(2.016ns&nbsp;logic,&nbsp;3.433ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(37.0%&nbsp;logic,&nbsp;63.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.971ns&nbsp;(data&nbsp;path)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[8].I_NE0.U_TARGET&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.971ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[8].I_NE0.U_TARGET&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y76.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/iTARGET<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[8].I_NE0.U_TARGET<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y77.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.689&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/iTARGET<8><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y77.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCOMMAND_SEL<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/U_COMMAND_SEL/I4.FI[9].U_LUT<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y73.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.430&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCOMMAND_SEL<9><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y73.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/din_latched<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/F_NCP[0].F_CMD[9].U_LCE<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;&nbsp;icon_control0<13><br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.971ns&nbsp;(1.871ns&nbsp;logic,&nbsp;3.100ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(37.6%&nbsp;logic,&nbsp;62.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.664ns&nbsp;(data&nbsp;path)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[11].I_NE0.U_TARGET&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.664ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[11].I_NE0.U_TARGET&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y76.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.631&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/iTARGET<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[11].I_NE0.U_TARGET<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y77.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.331&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/iTARGET<11><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y77.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCOMMAND_SEL<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/U_COMMAND_SEL/I4.FI[9].U_LUT<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y73.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.430&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCOMMAND_SEL<9><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X43Y73.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/din_latched<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/F_NCP[0].F_CMD[9].U_LCE<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X49Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;&nbsp;icon_control0<13><br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.664ns&nbsp;(1.922ns&nbsp;logic,&nbsp;2.742ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(41.2%&nbsp;logic,&nbsp;58.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;TS_U_TO_U&nbsp;=&nbsp;MAXDELAY&nbsp;FROM&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;TO&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;<br>15&nbsp;ns;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;From:To&nbsp;(Multicycle)&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;1&nbsp;path&nbsp;analyzed,&nbsp;1&nbsp;endpoint&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors)<br>&nbsp;Maximum&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;1.975ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(SLICE_X60Y88.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;paths):&nbsp;&nbsp;&nbsp;&nbsp;13.025ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;15.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.975ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;to&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y88.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y88.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.913&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y88.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.386&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.975ns&nbsp;(1.062ns&nbsp;logic,&nbsp;0.913ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(53.8%&nbsp;logic,&nbsp;46.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Hold&nbsp;Paths:&nbsp;TS_U_TO_U&nbsp;=&nbsp;MAXDELAY&nbsp;FROM&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;TO&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;15&nbsp;ns;<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(SLICE_X60Y88.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.445ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.445ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Positive&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;to&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y88.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.541&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y88.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.731&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y88.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.173&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.445ns&nbsp;(0.714ns&nbsp;logic,&nbsp;0.731ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(49.4%&nbsp;logic,&nbsp;50.6%&nbsp;route)<br>--------------------------------------------------------------------------------<br><br><br>Derived&nbsp;Constraint&nbsp;Report<br>Derived&nbsp;Constraints&nbsp;for&nbsp;clk_50m_in<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Actual&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Timing&nbsp;Errors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Paths&nbsp;Analyzed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Constraint&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Requirement&nbsp;|-------------+-------------|-------------+-------------|-------------+-------------|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|clk_50m_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;20.000ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.000ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;19.849ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13257|<br>|&nbsp;clock_gen_inst/CLKFX_BUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.233ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13257|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br><br>Derived&nbsp;Constraints&nbsp;for&nbsp;mem_clk_s<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Actual&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Timing&nbsp;Errors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Paths&nbsp;Analyzed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Constraint&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Requirement&nbsp;|-------------+-------------|-------------+-------------|-------------+-------------|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|mem_clk_s&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.800ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.462ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;224|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6710|<br>|&nbsp;ddr_mgr_main_inst/u_mem_contro|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.426ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3688|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;ller/infrastructure_top0/clk_d|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;cm0/clk0dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;ddr_mgr_main_inst/u_mem_contro|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.352ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1263|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;ller/infrastructure_top0/clk_d|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;cm0/clk90dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;ddr_mgr_main_inst/u_mem_contro|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.999ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;ller/infrastructure_top0/clk_d|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;cm0/clk180dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;ddr_mgr_main_inst/u_mem_contro|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.759ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.231ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;224|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1759|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;ller/infrastructure_top0/clk_d|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;cm0/clk2x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br><br>3&nbsp;constraints&nbsp;not&nbsp;met.<br><br><br>Data&nbsp;Sheet&nbsp;report:<br>-----------------<br>All&nbsp;values&nbsp;displayed&nbsp;in&nbsp;nanoseconds&nbsp;(ns)<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;CLK_50M<br>---------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>---------------+---------+---------+---------+---------+<br>CLK_50M&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;13.233|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>---------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;CLK_AUX<br>---------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>---------------+---------+---------+---------+---------+<br>CLK_AUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;7.352|&nbsp;&nbsp;&nbsp;&nbsp;5.347|&nbsp;&nbsp;&nbsp;&nbsp;2.915|&nbsp;&nbsp;&nbsp;&nbsp;7.426|<br>---------------+---------+---------+---------+---------+<br><br><br>Timing&nbsp;summary:<br>---------------<br><br>Timing&nbsp;errors:&nbsp;226&nbsp;&nbsp;Score:&nbsp;83939&nbsp;&nbsp;(Setup/Max:&nbsp;83939,&nbsp;Hold:&nbsp;0)<br><br>Constraints&nbsp;cover&nbsp;19982&nbsp;paths,&nbsp;5&nbsp;nets,&nbsp;and&nbsp;6072&nbsp;connections<br><br>Design&nbsp;statistics:<br>&nbsp;&nbsp;&nbsp;Minimum&nbsp;period:&nbsp;&nbsp;13.233ns{1}&nbsp;&nbsp;&nbsp;(Maximum&nbsp;frequency:&nbsp;&nbsp;75.569MHz)<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;path&nbsp;delay&nbsp;from/to&nbsp;any&nbsp;node:&nbsp;&nbsp;&nbsp;1.975ns<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;net&nbsp;delay:&nbsp;&nbsp;&nbsp;0.512ns<br><br><br>------------------------------------Footnotes-----------------------------------<br>1)&nbsp;&nbsp;The&nbsp;minimum&nbsp;period&nbsp;statistic&nbsp;assumes&nbsp;all&nbsp;single&nbsp;cycle&nbsp;delays.<br><br>Analysis&nbsp;completed&nbsp;Sat&nbsp;Jan&nbsp;07&nbsp;16:43:27&nbsp;2017&nbsp;<br>--------------------------------------------------------------------------------<br><br>Trace&nbsp;Settings:<br>-------------------------<br>Trace&nbsp;Settings&nbsp;<br><br>Peak&nbsp;Memory&nbsp;Usage:&nbsp;226&nbsp;MB<br><br><br><br></PRE></FONT>