{"Nomor": 13366, "Judul": "PERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA", "Abstrak": "Pengendali otomatis yang umum digunakan di industri adalah pengendali proporsional (P), pengendali proporsional plus integral (PI), pengendali proporsional plus derivatif (PD) dan pengendali proporsional plus integral plus derivatif (PID). Masing-masing pengendali tersebut hanya optimum ketika digunakan untuk kasus-kasus tertentu. Dalam penelitian ini dirancang suatu pengendali digital yang fungsinya dapat diubah-ubah ke setiap fungsi dari pengendali otomatis tersebut. Hasil perancangan pengendali digital diimplementasikan pada Field Programmable Gate Array (FPGA).Proses perancangan dimulai dengan mendesain modul-modul penyusun perangkat pengendali digital dengan didasarkan pada persamaan umum pengendali P, PI, PD dan PID. Perangkat desain yang digunakan adalah Verilog Hardware Description Language (Verilog HDL). Tahap berikutnya dilakukan proses simulasi berupa simulasi fungsional dan simulasi timing menggunakan Quartus II 6.0. Proses simulasi diawali dengan simulasi fungsional untuk modul-modul pada sistem kemudian dilanjutkan dengan simulasi pada sistem pengendali digital. Hasil dari simulasi timing menunjukkan bahwa frekuensi maksimum yang dapat digunakan pada perangkat pengendali digital adalah 4,73 MHz atau pada periode minimum 211,6 ns.Hasil perancangan pengendali digital kemudian diimplementasikan pada Altera UP2 Education Boad atau tepatnya pada chip EPF10K70RC240-4. Berdasarkan hasil implementasi diperoleh total Logic Cells (LC) yang digunakan adalah 1.424/3.744 (38 %). In-circuit verification dilakukan untuk menguji implementasi pengendali digital pada FPGA. Pada proses verifikasi, frekuensi yang digunakan pada perangkat pengendali digital adalah 3,150 MHz atau dengan periode 317,5 ns. Sedangkan frekuensi sampling yang dapat digunakan adalah 8 Hz (T = 0,125 s), 4 Hz (T = 0,25 s), dan 2 Hz (T = 0,5 s). Verifikasi dilakukan pada setiap bentuk pengendali P, PI, PD dan PID. Pengujian untuk setiap bentuk pengendali dan waktu sampling yang berbeda menghasilkan tingkat kesalahan rata-rata maksimum adalah 9,59 %. Hasil dari proses verifikasi menunjukkan bahwa keluaran dari pengendali digital yaitu control signal memiliki pola yang sesuai dengan pola sinyal yang diinginkan. Ini mengindikasikan bahwa pengendali digital telah berfungsi dengan baik. Hasil pengujian juga memperlihatkan pengaruh waktu sampling, yaitu semakin besar waktu sampling yang digunakan maka sistem cenderung untuk berosilasi.", "Daftar File": {"2008 TS PP DEDI TRIYANTO 1-COVER.pdf": "https://digilib.itb.ac.id/gdl/download/58085", "2008 TS PP DEDI TRIYANTO 1-BAB 1.pdf": "https://digilib.itb.ac.id/gdl/download/58086", "2008 TS PP DEDI TRIYANTO 1-BAB 2.pdf": "https://digilib.itb.ac.id/gdl/download/58087", "2008 TS PP DEDI TRIYANTO 1-BAB 3.pdf": "https://digilib.itb.ac.id/gdl/download/58088", "2008 TS PP DEDI TRIYANTO 1-BAB 4.pdf": "https://digilib.itb.ac.id/gdl/download/58089", "2008 TS PP DEDI TRIYANTO 1-BAB 5.pdf": "https://digilib.itb.ac.id/gdl/download/58090", "2008 TS PP DEDI TRIYANTO 1-PUSTAKA.pdf": "https://digilib.itb.ac.id/gdl/download/58091"}, "Penulis": "DEDI TRIYANTO (NIM 23205043)", "Kontributor / Dosen Pembimbing": ["Pembimbing : Ir. Eniman Yunus Syamsudin, M.Sc, Ph.D."], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "Pengendali digital, Pengendali P, Pengendali PI, Pengendali PD, Pengendali PID, FPGA, In-circuit verification", "Sumber": "", "Staf Input/Edit": "Rizki Aprianti \u00a0\n                                     Ena Sukmana", "File": "7 file", "Tanggal Input": "27 Sep 2017"}