`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/12/11 11:23:49
// Design Name: 
// Module Name: Rversible_Counter_Test
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Rversible_Counter_Test(
    reg LD_,CT_,U_D,CP,
    reg [3:0] D,
    wire [3:0] Q,
    wire MaxMin,RCO_
    );

    
endmodule
