[Inputs]
inp_clk
[Outputs]
out_clk
[BiDir]
[ATTRIBUTES]
VeriModel artificialClock

