<!DOCTYPE html>
<html lang="de">
	
	
	<HEAD>
		<meta charset="utf-8">
<meta http-equiv="X-UA-Compatible" content="IE=edge">
<meta name="viewport" content="width=device-width, initial-scale=1">
		
		<TITLE>Der Unterschied zwischen PAL und GAL Chips, Seite 4</TITLE>
		<STYLE TYPE="text/css">
			<!--
			A:LINK, A:VISITED
			{
				color: #0000FF;
			}
			BODY
			{
				background-color: #FFFFFF;
				color: #000000;
				font-family: Arial;
			}
			-->
		</STYLE>
	<link href="../css/bootstrap.min.css" rel="stylesheet">
<link href="../css/style.css" rel="stylesheet">
</HEAD>


	<body>
<div class="container">

<A HREF="galpal_3.html">Previous</A>
<A HREF="galpal_5.html">Next</A>
<A HREF="Main.html">TOC</A>
<BR><BR>
<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>1. Normaler Eingang<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2. Kombinatorischer Ausgang<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>3. Kombinatorischer Ausgang mit 3-State Möglichkeiten<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>4. Register Ausgang<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Die angegebenen Steuersignale haben folgende Bedeutung :<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>AC0<TT>&nbsp;&nbsp;&nbsp;</TT>AC1(n)<BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;</TT>0<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>0<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Anschluß ist Ausgang<BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;</TT>0<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>1<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Anschluß ist Eingang<BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;</TT>1<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>0<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>3-State Freigabe durch Anschluß 11<BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;</TT>1<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>1<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>3-State Freigabe durch Produktterm<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Das SYN-Bit legt fest, ob der Baustein synchrone Ausgänge (d.h.<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Ausgänge mit Flip-Flops) besitzt. Um Kompatibilität mit der<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>PAL-Matrix zu gewährleisten, wird bei den Anschlüssen 12 und 19<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>das AC0-Bit durch SYN und das AC1(m)-Bit durch /SYN ersetzt (dabei<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>wird Pin 11 zum Output-Enable /OE und Pin 1 zum Clock). Das<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>XOR-Bit jedes Ausgangs wird zur Festlegung der Polarität benutzt.<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Es gibt insgesamt 5 verschiedene sinnvolle Möglichkeiten der<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Ausgangskonfiguration.<BR>
<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT><B>Die Programmierung der GAL-Bausteine</B><BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Die Programmierung eines GAL-Bausteines muß immer nach einem<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>bestimmten Schema erfolgen. Dazu muß am Anschluß 2 (EDIT) eine<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Spannung von 16.5 V angelegt werden. Zum Laden bzw. Auslesen des<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Bausteins dient ein Schieberegister (Takt: SCLK, Dateneingang:<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>SDIN, Datenausgang: SDOUT), das in den Reihen 0-32 (bzw. 0-40 bei<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>GAL 20V8) eine Länge von 64 Bit hat. In der Reihe 63 (Architecture<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Control Word) erhöht sich die Länge auf 82 Bit.<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Zur Steuerung der Programmierung dienen die Leitungen P, /V<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>(Program, /Verify) und /STR (Strobe aktiv Low). Zum Auslesen wird<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>mit den Leitungen RAG 0 bis RAG 5 (P, /V=LOW) eine der 64 Reihen<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>adressiert. Danach wird das Schieberegister mit einem /STR-Impuls<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>geladen und der Inhalt kann am Ausgang SDOUT mit dem Takt SCLK<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>herausgeschoben werden. Bei der Programmierung werden die Daten<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>über SDIN ins Schieberegister geladen (Takt: SCLK), ein /STR-Im-<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>puls von 10 ms Dauer (P, /V=HIGH) beschreibt die entsprechende<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Reihe. Reihe 61 dient der Programmierung des Kopierschutzes<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>(Security-Fuse). Wird diese Reihe programmiert (SDIN=HIGH), so kann<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>die eigentliche Logik-Matrix nicht mehr ausgelesen werden. Ein<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Programmiervorgang in Reihe 63 bewirkt, daß der gesamte Baustein<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>wieder gelöscht wird (Bulk-Erase).<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>Fuse Adresse<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Funktion<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>GAL 16V8<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>0000 - 2047<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Logik-Matrix<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2048 - 2055<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>XOR-Bit für Ausgan 19 - 12<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2056 - 2119<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Elektronische Signatur UES =<BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>64 Bit für eigene Anwendungen<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2120 - 2127<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>AC1 Bit für Ausgang 19 - 12<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2128 - 2191<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Produktterm-Freigabe PT0 - PT63<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2192<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>SYN Bit<BR>
<TT>&nbsp;&nbsp;&nbsp;</TT>2193<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>AC0 Bit<BR>
<BR>
<BR>
<BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT><A HREF="galpal_5.html">weiterblättern</A><BR>
<TT>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</TT>Kapitel Der Unterschied zwischen PAL und GAL Chips, Seite 4<BR>
	</div>
<script src="https://ajax.googleapis.com/ajax/libs/jquery/1.12.4/jquery.min.js"></script>
<script src="../js/bootstrap.min.js"></script>
</body>
</HTML>
