

================================================================
== Vivado HLS Report for 'mmult'
================================================================
* Date:           Tue Feb 19 11:49:40 2019

* Version:        2018.2 (Build 2258646 on Thu Jun 14 20:25:20 MDT 2018)
* Project:        mmult
* Solution:       solution
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     7.256|        2.70|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  2217|  2217|  2217|  2217|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1024|  1024|         2|          1|          1|  1024|    yes   |
        |- Loop 2  |  1189|  1189|       167|          1|          1|  1024|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|    257|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|    160|   11136|  22752|
|Memory           |       64|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    636|
|Register         |        0|      -|    4884|    736|
+-----------------+---------+-------+--------+-------+
|Total            |       64|    160|   16020|  24381|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       22|     72|      15|     45|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT |
    +--------------------------+----------------------+---------+-------+-----+-----+
    |mmult_fadd_32ns_3bkb_U1   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U2   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U3   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U4   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U5   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U6   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U7   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U8   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U9   |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U10  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U11  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U12  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U13  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U14  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U15  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U16  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U17  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U18  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U19  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U20  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U21  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U22  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U23  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U24  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U25  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U26  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U27  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U28  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U29  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U30  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U31  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fadd_32ns_3bkb_U32  |mmult_fadd_32ns_3bkb  |        0|      2|  205|  390|
    |mmult_fmul_32ns_3cud_U33  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U34  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U35  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U36  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U37  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U38  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U39  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U40  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U41  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U42  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U43  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U44  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U45  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U46  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U47  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U48  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U49  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U50  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U51  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U52  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U53  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U54  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U55  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U56  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U57  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U58  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U59  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U60  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U61  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U62  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U63  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    |mmult_fmul_32ns_3cud_U64  |mmult_fmul_32ns_3cud  |        0|      3|  143|  321|
    +--------------------------+----------------------+---------+-------+-----+-----+
    |Total                     |                      |        0|    160|11136|22752|
    +--------------------------+----------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +-----------+--------------+---------+---+----+------+-----+------+-------------+
    |   Memory  |    Module    | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-----------+--------------+---------+---+----+------+-----+------+-------------+
    |Abuf_0_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_1_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_2_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_3_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_4_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_5_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_6_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_7_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_8_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_9_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_10_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_11_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_12_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_13_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_14_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Abuf_15_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_0_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_1_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_2_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_3_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_4_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_5_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_6_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_7_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_8_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_9_U   |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_10_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_11_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_12_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_13_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_14_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    |Bbuf_15_U  |mmult_Abuf_0  |        2|  0|   0|    64|   32|     1|         2048|
    +-----------+--------------+---------+---+----+------+-----+------+-------------+
    |Total      |              |       64|  0|   0|  2048| 1024|    32|        65536|
    +-----------+--------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name            | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_1578_p2                        |     +    |      0|  0|  15|           1|           6|
    |i_2_fu_1734_p2                        |     +    |      0|  0|  15|           6|           1|
    |indvar_flatten_next1_fu_1728_p2       |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next_fu_1572_p2        |     +    |      0|  0|  13|          11|           1|
    |j_1_fu_1630_p2                        |     +    |      0|  0|  15|           6|           1|
    |j_2_fu_1810_p2                        |     +    |      0|  0|  15|           6|           1|
    |tmp_12_fu_1819_p2                     |     +    |      0|  0|  15|           7|           6|
    |tmp_5_fu_1648_p2                      |     +    |      0|  0|  15|           7|           7|
    |ap_block_pp0_stage0_11001             |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_01001             |    and   |      0|  0|   2|           1|           1|
    |ap_block_state171_pp1_stage0_iter166  |    and   |      0|  0|   2|           1|           1|
    |exitcond1_fu_1740_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten1_fu_1722_p2          |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten_fu_1566_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_fu_1584_p2                   |   icmp   |      0|  0|  11|           6|           7|
    |ap_block_state3_pp0_stage0_iter1      |    or    |      0|  0|   2|           1|           1|
    |tmp_10_fu_1762_p2                     |    or    |      0|  0|   7|           7|           1|
    |tmp_s_fu_1708_p2                      |    or    |      0|  0|   7|           7|           1|
    |Abuf_0_load_1_mid2_fu_1789_p3         |  select  |      0|  0|  32|           1|          32|
    |Abuf_0_load_mid2_v_fu_1776_p3         |  select  |      0|  0|   7|           1|           7|
    |i1_mid2_fu_1797_p3                    |  select  |      0|  0|   6|           1|           6|
    |i_cast4_mid2_v_fu_1598_p3             |  select  |      0|  0|   6|           1|           6|
    |j2_mid2_fu_1746_p3                    |  select  |      0|  0|   6|           1|           1|
    |j_mid2_fu_1590_p3                     |  select  |      0|  0|   6|           1|           1|
    |ap_enable_pp0                         |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                         |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1               |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1               |    xor   |      0|  0|   2|           2|           1|
    +--------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                 |          |      0|  0| 257|         119|         127|
    +--------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------+----+-----------+-----+-----------+
    |             Name            | LUT| Input Size| Bits| Total Bits|
    +-----------------------------+----+-----------+-----+-----------+
    |A_blk_n                      |   9|          2|    1|          2|
    |Abuf_0_address0              |  15|          3|    6|         18|
    |Abuf_10_address0             |  15|          3|    6|         18|
    |Abuf_11_address0             |  15|          3|    6|         18|
    |Abuf_12_address0             |  15|          3|    6|         18|
    |Abuf_13_address0             |  15|          3|    6|         18|
    |Abuf_14_address0             |  15|          3|    6|         18|
    |Abuf_15_address0             |  15|          3|    6|         18|
    |Abuf_1_address0              |  15|          3|    6|         18|
    |Abuf_2_address0              |  15|          3|    6|         18|
    |Abuf_3_address0              |  15|          3|    6|         18|
    |Abuf_4_address0              |  15|          3|    6|         18|
    |Abuf_5_address0              |  15|          3|    6|         18|
    |Abuf_6_address0              |  15|          3|    6|         18|
    |Abuf_7_address0              |  15|          3|    6|         18|
    |Abuf_8_address0              |  15|          3|    6|         18|
    |Abuf_9_address0              |  15|          3|    6|         18|
    |B_blk_n                      |   9|          2|    1|          2|
    |Bbuf_0_address0              |  15|          3|    6|         18|
    |Bbuf_10_address0             |  15|          3|    6|         18|
    |Bbuf_11_address0             |  15|          3|    6|         18|
    |Bbuf_12_address0             |  15|          3|    6|         18|
    |Bbuf_13_address0             |  15|          3|    6|         18|
    |Bbuf_14_address0             |  15|          3|    6|         18|
    |Bbuf_15_address0             |  15|          3|    6|         18|
    |Bbuf_1_address0              |  15|          3|    6|         18|
    |Bbuf_2_address0              |  15|          3|    6|         18|
    |Bbuf_3_address0              |  15|          3|    6|         18|
    |Bbuf_4_address0              |  15|          3|    6|         18|
    |Bbuf_5_address0              |  15|          3|    6|         18|
    |Bbuf_6_address0              |  15|          3|    6|         18|
    |Bbuf_7_address0              |  15|          3|    6|         18|
    |Bbuf_8_address0              |  15|          3|    6|         18|
    |Bbuf_9_address0              |  15|          3|    6|         18|
    |C_blk_n                      |   9|          2|    1|          2|
    |ap_NS_fsm                    |  33|          6|    1|          6|
    |ap_enable_reg_pp0_iter1      |  15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1      |   9|          2|    1|          2|
    |ap_enable_reg_pp1_iter166    |   9|          2|    1|          2|
    |ap_phi_mux_i_phi_fu_1258_p4  |   9|          2|    6|         12|
    |i1_reg_1287                  |   9|          2|    6|         12|
    |i_reg_1254                   |   9|          2|    6|         12|
    |indvar_flatten1_reg_1276     |   9|          2|   11|         22|
    |indvar_flatten_reg_1243      |   9|          2|   11|         22|
    |j2_reg_1298                  |   9|          2|    6|         12|
    |j_reg_1265                   |   9|          2|    6|         12|
    +-----------------------------+----+-----------+-----+-----------+
    |Total                        | 636|        129|  251|        699|
    +-----------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------+----+-----+-----+-----------+
    |             Name            | FF | LUT | Bits| Const Bits|
    +-----------------------------+----+-----+-----+-----------+
    |Abuf_0_load_1_mid2_reg_1907  |   6|    0|   32|         26|
    |Abuf_0_load_1_reg_2005       |  32|    0|   32|          0|
    |Abuf_0_load_mid2_reg_1883    |   6|    0|   32|         26|
    |Abuf_0_load_reg_1961         |  32|    0|   32|          0|
    |Abuf_10_load_1_reg_2605      |  32|    0|   32|          0|
    |Abuf_10_load_reg_2575        |  32|    0|   32|          0|
    |Abuf_11_load_1_reg_2665      |  32|    0|   32|          0|
    |Abuf_11_load_reg_2635        |  32|    0|   32|          0|
    |Abuf_12_load_1_reg_2725      |  32|    0|   32|          0|
    |Abuf_12_load_reg_2695        |  32|    0|   32|          0|
    |Abuf_13_load_1_reg_2785      |  32|    0|   32|          0|
    |Abuf_13_load_reg_2755        |  32|    0|   32|          0|
    |Abuf_14_load_1_reg_2880      |  32|    0|   32|          0|
    |Abuf_14_load_reg_2825        |  32|    0|   32|          0|
    |Abuf_15_load_1_reg_2885      |  32|    0|   32|          0|
    |Abuf_15_load_reg_2830        |  32|    0|   32|          0|
    |Abuf_1_load_1_reg_2065       |  32|    0|   32|          0|
    |Abuf_1_load_reg_2035         |  32|    0|   32|          0|
    |Abuf_2_load_1_reg_2125       |  32|    0|   32|          0|
    |Abuf_2_load_reg_2095         |  32|    0|   32|          0|
    |Abuf_3_load_1_reg_2185       |  32|    0|   32|          0|
    |Abuf_3_load_reg_2155         |  32|    0|   32|          0|
    |Abuf_4_load_1_reg_2245       |  32|    0|   32|          0|
    |Abuf_4_load_reg_2215         |  32|    0|   32|          0|
    |Abuf_5_load_1_reg_2305       |  32|    0|   32|          0|
    |Abuf_5_load_reg_2275         |  32|    0|   32|          0|
    |Abuf_6_load_1_reg_2365       |  32|    0|   32|          0|
    |Abuf_6_load_reg_2335         |  32|    0|   32|          0|
    |Abuf_7_load_1_reg_2425       |  32|    0|   32|          0|
    |Abuf_7_load_reg_2395         |  32|    0|   32|          0|
    |Abuf_8_load_1_reg_2485       |  32|    0|   32|          0|
    |Abuf_8_load_reg_2455         |  32|    0|   32|          0|
    |Abuf_9_load_1_reg_2545       |  32|    0|   32|          0|
    |Abuf_9_load_reg_2515         |  32|    0|   32|          0|
    |Bbuf_0_load_1_reg_2010       |  32|    0|   32|          0|
    |Bbuf_0_load_reg_1966         |  32|    0|   32|          0|
    |Bbuf_10_load_1_reg_2610      |  32|    0|   32|          0|
    |Bbuf_10_load_reg_2580        |  32|    0|   32|          0|
    |Bbuf_11_load_1_reg_2670      |  32|    0|   32|          0|
    |Bbuf_11_load_reg_2640        |  32|    0|   32|          0|
    |Bbuf_12_load_1_reg_2730      |  32|    0|   32|          0|
    |Bbuf_12_load_reg_2700        |  32|    0|   32|          0|
    |Bbuf_13_load_1_reg_2790      |  32|    0|   32|          0|
    |Bbuf_13_load_reg_2760        |  32|    0|   32|          0|
    |Bbuf_14_load_1_reg_2890      |  32|    0|   32|          0|
    |Bbuf_14_load_reg_2835        |  32|    0|   32|          0|
    |Bbuf_15_load_1_reg_2895      |  32|    0|   32|          0|
    |Bbuf_15_load_reg_2840        |  32|    0|   32|          0|
    |Bbuf_1_load_1_reg_2070       |  32|    0|   32|          0|
    |Bbuf_1_load_reg_2040         |  32|    0|   32|          0|
    |Bbuf_2_load_1_reg_2130       |  32|    0|   32|          0|
    |Bbuf_2_load_reg_2100         |  32|    0|   32|          0|
    |Bbuf_3_load_1_reg_2190       |  32|    0|   32|          0|
    |Bbuf_3_load_reg_2160         |  32|    0|   32|          0|
    |Bbuf_4_load_1_reg_2250       |  32|    0|   32|          0|
    |Bbuf_4_load_reg_2220         |  32|    0|   32|          0|
    |Bbuf_5_load_1_reg_2310       |  32|    0|   32|          0|
    |Bbuf_5_load_reg_2280         |  32|    0|   32|          0|
    |Bbuf_6_load_1_reg_2370       |  32|    0|   32|          0|
    |Bbuf_6_load_reg_2340         |  32|    0|   32|          0|
    |Bbuf_7_load_1_reg_2430       |  32|    0|   32|          0|
    |Bbuf_7_load_reg_2400         |  32|    0|   32|          0|
    |Bbuf_8_load_1_reg_2490       |  32|    0|   32|          0|
    |Bbuf_8_load_reg_2460         |  32|    0|   32|          0|
    |Bbuf_9_load_1_reg_2550       |  32|    0|   32|          0|
    |Bbuf_9_load_reg_2520         |  32|    0|   32|          0|
    |ap_CS_fsm                    |   5|    0|    5|          0|
    |ap_enable_reg_pp0_iter0      |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter1      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter0      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter1      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter10     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter100    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter101    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter102    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter103    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter104    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter105    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter106    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter107    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter108    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter109    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter11     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter110    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter111    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter112    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter113    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter114    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter115    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter116    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter117    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter118    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter119    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter12     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter120    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter121    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter122    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter123    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter124    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter125    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter126    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter127    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter128    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter129    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter13     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter130    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter131    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter132    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter133    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter134    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter135    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter136    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter137    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter138    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter139    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter14     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter140    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter141    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter142    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter143    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter144    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter145    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter146    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter147    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter148    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter149    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter15     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter150    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter151    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter152    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter153    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter154    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter155    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter156    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter157    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter158    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter159    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter16     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter160    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter161    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter162    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter163    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter164    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter165    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter166    |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter17     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter18     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter19     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter2      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter20     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter21     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter22     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter23     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter24     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter25     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter26     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter27     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter28     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter29     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter3      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter30     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter31     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter32     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter33     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter34     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter35     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter36     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter37     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter38     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter39     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter4      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter40     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter41     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter42     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter43     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter44     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter45     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter46     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter47     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter48     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter49     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter5      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter50     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter51     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter52     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter53     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter54     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter55     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter56     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter57     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter58     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter59     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter6      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter60     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter61     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter62     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter63     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter64     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter65     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter66     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter67     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter68     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter69     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter7      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter70     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter71     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter72     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter73     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter74     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter75     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter76     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter77     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter78     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter79     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter8      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter80     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter81     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter82     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter83     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter84     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter85     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter86     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter87     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter88     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter89     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter9      |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter90     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter91     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter92     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter93     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter94     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter95     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter96     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter97     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter98     |   1|    0|    1|          0|
    |ap_enable_reg_pp1_iter99     |   1|    0|    1|          0|
    |arrayNo1_cast_mid2_reg_1851  |   5|    0|    5|          0|
    |arrayNo_cast_reg_1855        |   5|    0|    5|          0|
    |exitcond_flatten1_reg_1869   |   1|    0|    1|          0|
    |exitcond_flatten_reg_1830    |   1|    0|    1|          0|
    |i1_reg_1287                  |   6|    0|    6|          0|
    |i_cast4_mid2_v_reg_1844      |   6|    0|    6|          0|
    |i_reg_1254                   |   6|    0|    6|          0|
    |indvar_flatten1_reg_1276     |  11|    0|   11|          0|
    |indvar_flatten_reg_1243      |  11|    0|   11|          0|
    |j2_cast1_reg_1932            |   6|    0|   32|         26|
    |j2_mid2_reg_1878             |   6|    0|    6|          0|
    |j2_reg_1298                  |   6|    0|    6|          0|
    |j_mid2_reg_1839              |   6|    0|    6|          0|
    |j_reg_1265                   |   6|    0|    6|          0|
    |result_1_10_reg_2355         |  32|    0|   32|          0|
    |result_1_11_reg_2385         |  32|    0|   32|          0|
    |result_1_12_reg_2415         |  32|    0|   32|          0|
    |result_1_13_reg_2445         |  32|    0|   32|          0|
    |result_1_14_reg_2475         |  32|    0|   32|          0|
    |result_1_15_reg_2505         |  32|    0|   32|          0|
    |result_1_16_reg_2535         |  32|    0|   32|          0|
    |result_1_17_reg_2565         |  32|    0|   32|          0|
    |result_1_18_reg_2595         |  32|    0|   32|          0|
    |result_1_19_reg_2625         |  32|    0|   32|          0|
    |result_1_1_reg_2055          |  32|    0|   32|          0|
    |result_1_20_reg_2655         |  32|    0|   32|          0|
    |result_1_21_reg_2685         |  32|    0|   32|          0|
    |result_1_22_reg_2715         |  32|    0|   32|          0|
    |result_1_23_reg_2745         |  32|    0|   32|          0|
    |result_1_24_reg_2775         |  32|    0|   32|          0|
    |result_1_25_reg_2815         |  32|    0|   32|          0|
    |result_1_26_reg_2865         |  32|    0|   32|          0|
    |result_1_27_reg_2900         |  32|    0|   32|          0|
    |result_1_28_reg_2915         |  32|    0|   32|          0|
    |result_1_29_reg_2920         |  32|    0|   32|          0|
    |result_1_2_reg_2085          |  32|    0|   32|          0|
    |result_1_30_reg_2925         |  32|    0|   32|          0|
    |result_1_3_reg_2115          |  32|    0|   32|          0|
    |result_1_4_reg_2145          |  32|    0|   32|          0|
    |result_1_5_reg_2175          |  32|    0|   32|          0|
    |result_1_6_reg_2205          |  32|    0|   32|          0|
    |result_1_7_reg_2235          |  32|    0|   32|          0|
    |result_1_8_reg_2265          |  32|    0|   32|          0|
    |result_1_9_reg_2295          |  32|    0|   32|          0|
    |result_1_reg_2025            |  32|    0|   32|          0|
    |result_1_s_reg_2325          |  32|    0|   32|          0|
    |term_10_reg_2330             |  32|    0|   32|          0|
    |term_11_reg_2360             |  32|    0|   32|          0|
    |term_12_reg_2390             |  32|    0|   32|          0|
    |term_13_reg_2420             |  32|    0|   32|          0|
    |term_14_reg_2450             |  32|    0|   32|          0|
    |term_15_reg_2480             |  32|    0|   32|          0|
    |term_16_reg_2510             |  32|    0|   32|          0|
    |term_17_reg_2540             |  32|    0|   32|          0|
    |term_18_reg_2570             |  32|    0|   32|          0|
    |term_19_reg_2600             |  32|    0|   32|          0|
    |term_1_reg_2030              |  32|    0|   32|          0|
    |term_20_reg_2630             |  32|    0|   32|          0|
    |term_21_reg_2660             |  32|    0|   32|          0|
    |term_22_reg_2690             |  32|    0|   32|          0|
    |term_23_reg_2720             |  32|    0|   32|          0|
    |term_24_reg_2750             |  32|    0|   32|          0|
    |term_25_reg_2780             |  32|    0|   32|          0|
    |term_26_reg_2820             |  32|    0|   32|          0|
    |term_27_reg_2870             |  32|    0|   32|          0|
    |term_28_reg_2905             |  32|    0|   32|          0|
    |term_29_reg_2875             |  32|    0|   32|          0|
    |term_2_reg_2060              |  32|    0|   32|          0|
    |term_30_reg_2910             |  32|    0|   32|          0|
    |term_3_reg_2090              |  32|    0|   32|          0|
    |term_4_reg_2120              |  32|    0|   32|          0|
    |term_5_reg_2150              |  32|    0|   32|          0|
    |term_6_reg_2180              |  32|    0|   32|          0|
    |term_7_reg_2210              |  32|    0|   32|          0|
    |term_8_reg_2240              |  32|    0|   32|          0|
    |term_9_reg_2270              |  32|    0|   32|          0|
    |term_reg_2000                |  32|    0|   32|          0|
    |term_s_reg_2300              |  32|    0|   32|          0|
    |tmp_16_cast_reg_1976         |   7|    0|   32|         25|
    |tmp_1_reg_1859               |   1|    0|    1|          0|
    |Abuf_0_load_1_mid2_reg_1907  |  64|  128|   32|         26|
    |Abuf_0_load_mid2_reg_1883    |  64|  128|   32|         26|
    |exitcond_flatten1_reg_1869   |  64|  128|    1|          0|
    |j2_cast1_reg_1932            |  64|  128|   32|         26|
    |j2_mid2_reg_1878             |  64|   32|    6|          0|
    |term_29_reg_2875             |  64|   32|   32|          0|
    |term_30_reg_2910             |  64|   32|   32|          0|
    |tmp_16_cast_reg_1976         |  64|  128|   32|         25|
    +-----------------------------+----+-----+-----+-----------+
    |Total                        |4884|  736| 4674|        206|
    +-----------------------------+----+-----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------+-----+-----+------------+--------------+--------------+
| RTL Ports | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------+-----+-----+------------+--------------+--------------+
|ap_clk     |  in |    1| ap_ctrl_hs |     mmult    | return value |
|ap_rst_n   |  in |    1| ap_ctrl_hs |     mmult    | return value |
|ap_start   |  in |    1| ap_ctrl_hs |     mmult    | return value |
|ap_done    | out |    1| ap_ctrl_hs |     mmult    | return value |
|ap_idle    | out |    1| ap_ctrl_hs |     mmult    | return value |
|ap_ready   | out |    1| ap_ctrl_hs |     mmult    | return value |
|A_dout     |  in |   32|   ap_fifo  |       A      |    pointer   |
|A_empty_n  |  in |    1|   ap_fifo  |       A      |    pointer   |
|A_read     | out |    1|   ap_fifo  |       A      |    pointer   |
|B_dout     |  in |   32|   ap_fifo  |       B      |    pointer   |
|B_empty_n  |  in |    1|   ap_fifo  |       B      |    pointer   |
|B_read     | out |    1|   ap_fifo  |       B      |    pointer   |
|C_din      | out |   32|   ap_fifo  |       C      |    pointer   |
|C_full_n   |  in |    1|   ap_fifo  |       C      |    pointer   |
|C_write    | out |    1|   ap_fifo  |       C      |    pointer   |
+-----------+-----+-----+------------+--------------+--------------+

