---
title: "[HDL Bits] 8.Circuits - Comb Logic - Arithmetic Circuits"
date: 2025-04-06 23:00:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. 

문제가 주어지면 코드를 입력할 수 있고 바로 검증을 하여 맞고 틀렸는지 확인할 수 있습니다.
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Circuits 
Circuits 는 다음과 같은 목차로 구성되어 있다.
- Circuits
	- Combinational Logic
        - Basic Gates
        - Multiplexers
        - **Arithmetic Circuits**
        - Karnaugh Map to Circuit
    - Sequential 
        - Latches AND Flip-Flops
        - Counters
        - Shift Registers
        - More Circuts
        - Finite State Machines
    - Building Larger Circuits
    

오늘은 이 중 `Combinational Logic` 챕터의  `Arithmetic Circuits` 를 풀어볼 예정이이다.

## 3.3.3.1. Half adder (Hadd)
### Module Declaration

```verilog
module top_module( 
    input a, b,
    output cout, sum );

endmodule

```

이번 문제는 `half adder`를 만듭니다. 

`half adder` 는 `carry in `없이 두 비트를 더하고 `sum`과 `carry out`을 생성합니다

```verilog
module top_module( 
    input a, b,
    output cout, sum );

    assign cout = a & b;
    assign sum = a ^ b;
endmodule
```


## 3.3.3.2. Full adder (Fadd)
### Module Declaration

```verilog
module top_module( 
    input a, b, cin,
    output cout, sum );

endmodule
```
이번 문제는 `Full adder`를 만듭니다.

`Full adder`는 세 비트(`carry in` 포함)를 더하고`sum`과 `carry out`을 생성합니다


```verilog
module top_module( 
    input a, b, cin,
    output cout, sum );

assign cout = (a & b) | (b & cin) | (cin & a);
assign sum = a ^ b ^ cin;

endmodule
```



## 3.3.3.3. 3-bit binary adder (Adder3)
### Module Declaration

```verilog
module top_module( 
    input [2:0] a, b,
    input cin,
    output [2:0] cout,
    output [2:0] sum );

endmodule
```

이번 문제는 `Full adder` 를 만드느 방법을 사용하여 3bit 가산기를 제작합니다.


```verilog
module top_module( 
    input [2:0] a, b,
    input cin,
    output [2:0] cout,
    output [2:0] sum );

Full_adder u_fa0(a[0],b[0],cin,cout[0],sum[0]);
Full_adder u_fa1(a[1],b[1],cout[0],cout[1],sum[1]);
Full_adder u_fa2(a[2],b[2],cout[1],cout[2],sum[2]);


endmodule

module Full_adder(
    input a, b, cin,
    output cout, sum );

assign cout = (a & b) | (b & cin) | (cin & a);
assign sum = a ^ b ^ cin;

endmodule
```


## 3.3.3.4. Adder (Exams/m2014 q4j)
### Module Declaration
```verilog
module top_module (
    input [3:0] x,
    input [3:0] y, 
    output [4:0] sum);

endmodule

```

이번 문제는 이미지를 참고하여 제작합니다.


```verilog
module top_module (
    input [3:0] x,
    input [3:0] y, 
    output [4:0] sum);

wire [3:0] carry;

    Full_adder fa0 (
        .a(x[0]),
        .b(y[0]),
        .cin(1'b0), 
        .sum(sum[0]),
        .cout(carry[0])
    );

    Full_adder fa1 (
        .a(x[1]),
        .b(y[1]),
        .cin(carry[0]),
        .sum(sum[1]),
        .cout(carry[1])
    );

    Full_adder fa2 (
        .a(x[2]),
        .b(y[2]),
        .cin(carry[1]),
        .sum(sum[2]),
        .cout(carry[2])
    );

    Full_adder fa3 (
        .a(x[3]),
        .b(y[3]),
        .cin(carry[2]),
        .sum(sum[3]),
        .cout(sum[4]) 
    );

endmodule

module Full_adder(
    input a, b, cin,
    output cout, sum );

assign cout = (a & b) | (b & cin) | (cin & a);
assign sum = a ^ b ^ cin;

endmodule

// 또는 

assign sum = x + y;

```




## 3.3.3.5. Signed addition overflow (Exmas/ece241 2014 q1c)
### Module Declaration
```verilog
module top_module (
    input [7:0] a,
    input [7:0] b,
    output [7:0] s,
    output overflow
); //
 
    // assign s = ...
    // assign overflow = ...

endmodule
```

이번 문제는 두 개의 8비트 2's complement 숫자가 있습니다.

이 숫자들을 더해서 `s[7:0]`을 생성합니다. 또한 `(signed)` 오버플로우가 발생했는지 여부도 계산합니다.

여기서 생길 수 있는 오버플로우는 여러 종류가 있을 수 있습니다.

1. 두 양수를 더했을 때
```text
      0111_1111 (+127) 
    + 0000_0001 (+1) 
    ----------------------------- 
      1000_0000 (-128)
```

2. 두 음수를 더했을 때
```text
      1000_0001 (-127) <br>
    + 1000_0001 (-127) <br>
    ----------------------------- 
      0000_0010 (+2)
```


```verilog
module top_module (
    input [7:0] a,
    input [7:0] b,
    output [7:0] s,
    output overflow
); 
    wire [8:0] w_sum;
    assign w_sum = a + b;
    assign s = w_sum [7:0];
    assign overflow = (a[7] == b[7]) && (s[7] != a[7]);




    // 또는 
    assign s = a + b;
    assign overflow = (a[7] & b[7] & ~s[7]) | (~a[7] & ~b[7] & s[7] );


endmodule
```

## 3.3.3.6. 100-bit binary adder (Adder100)
### Module Declaration
```verilog
module top_module( 
    input [99:0] a, b,
    input cin,
    output cout,
    output [99:0] sum );

endmodule
```

이번 문제는 100 비트 `binary adder` 를 만듭니다.

```verilog
module top_module (
	input [99:0] a,
	input [99:0] b,
	input cin,
	output cout,
	output [99:0] sum
);
    genvar i;
    wire [99:0] w;

    generate
        for (i =0; i<100; i++  )begin : fa
            if(i==0) begin
                assign w[i] = ((a[i]& b[i]) | ( (a[i] ^ b[i])  & cin ));
                assign sum[i] = (a[i] ^ b[i] ^ cin);
            end else begin
                assign w[i] = (a[i] & b[i]) | (b[i] & w[i-1]) | (w[i-1] & a[i]);
                assign sum[i] = a[i] ^ b[i] ^ w[i-1];   
            end
        end
    endgenerate

    assign cout = w[99];

    //또는 
	assign {cout, sum} = a+b+cin;

endmodule

```


## 3.3.3.7. 4-digit BCD adder 
### Module Declaration
```verilog
module top_module ( 
    input [15:0] a, b,
    input cin,
    output cout,
    output [15:0] sum );

endmodule
```

이번 문제는 두 개의 BCD 숫자와 `cin` 을 더하고 `sum`, `Cout`을 생성하는 bcd_fadd라는 BCD(이진 코드 십진수) 한 자리 덧셈기가 제공됩니다.

module bcd_fadd (
 input [3:0] a,
 input [3:0] b,
 input cin,
 output cout,
 output [3:0] sum );


bcd_fadd의 복사본을 4개 인스턴스화하여 4자리 BCD 리플-캐리 덧셈을 만들 수 있습니다. 

이 덧셈기는 4자리 BCD 숫자 두 개(16비트 벡터로 패킹)와 캐리 인을 추가하여 4자리 합계를 생성하고 출력해야 합니다.


```verilog
module top_module ( 
    input [15:0] a, b,
    input cin,
    output cout,
    output [15:0] sum );

wire [3:0] w_carry;

    bcd_fadd u_bf0(a[3:0], b[3:0], cin, w_carry[0], sum[3:0]);
    bcd_fadd u_bf1(a[7:4], b[7:4], w_carry[0], w_carry[1], sum[7:4]);
    bcd_fadd u_bf2(a[11:8], b[11:8], w_carry[1], w_carry[2], sum[11:8]);
    bcd_fadd u_bf3(a[15:12], b[15:12], w_carry[2],cout,sum[15:12]);

endmodule
```


#### 다음에 계속

---