@thesis{chenfeixiang2021,author={陈飞翔},institution={电子科技大学},title={抗辐照标准单元库的电路设计与应用},year={2021}}
@thesis{lyj2021,abstract={随着时代的发展,航空航天领域越来越成为国家综合国力的重要标志,它的发展给人们的生活带来了各种便利,更为国防事业提供了重要保障。太空的辐照环境极其恶劣,其中的高能粒子会使应用在航天器中的专用集成电路(Application Specific Integrated Circuit,ASIC)芯片产生辐照效应,如单粒子效应、总剂量效应等。其中单粒子翻转(Single Event Upset,SEU)是最为常见的辐照效应。而且随着集成电路工艺的发展,在日常的环境中,ASIC也可能受到电磁辐射的干扰,导致其功能出现故障,这使得ASIC的抗辐照加固技术研究成为一个重要的研究内容。为了提高ASIC芯片的抗辐照性能,研究人员进行了大量的研究工作,提出了许多实现芯片抗辐照设计的技术手段,三模冗余(Triple Modular Redundancy,TMR)就是其中应用较为广泛的一种。TMR是业界提高芯片抗SEU能力的常用方法。本文基于TMR原理及其衍生结构,提出了一种新的增强型时空三模冗余(Enhanced Space-Time TMR,EST＿TMR)结构—TMR＿5DFF,提出的TMR＿5DFF结构通过将EST＿TMR的锁存器均替换为触发器,实现边沿触发,解决了EST＿TMR结构存在的前后两级锁存器同时导通的问题。同时,本文进一步对TMR＿5DFF结构进行了改进,提出了MTMR＿DFF(Mixed TMR＿DFF,MTMR＿DFF),有效减小了电路的面积和功耗开销。之后,本文分别对基于修改网表二次综合法(Second Synthesis of Modified Netlist,SSMN)的抗辐照设计方法学和基于建立标准单元库法(Establishment of Standard Cell Library,ESCL)的抗辐照设计方法学进行了研究,然后,以通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)电路为例,本文基于TSMC0.35μm工艺,应用提出的MTMR＿DFF结构,实现了对UART电路的抗辐照加固设计,对两种抗辐照设计方法学进行了验证。同时,本文对抗辐照加固电路的可测性设计(Design for Testability,DFT)进行了研究,对抗辐照加固后的UART电路进行了可测性设计,实现了全扫描设计,同时进行了自动测试向量的生成(Automatic Test Pattern Generation,ATPG),测试覆盖率均达到97%以上。最后本文采用故障注入的方法对分别采用SSMN和ESCL实现的抗辐照加固UART电路进行了抗辐照功能验证。而且,通过对抗辐照加固UART电路和未加固UART电路性能的总结,本文对不同的ASIC抗辐照设计方法学进行了对比和分析,并对后续的工作进行了展望。},author={李亚军},institution={大连理工大学},keywords={SEU;MTMR＿DFF;修改网表二次综合法;建立标准单元库法;可测性设计},title={基于三模冗余的ASIC抗辐照设计方法学研究},year={2021}}
@thesis{xuboyang2020,abstract={随着集成电路工艺的迅速发展,芯片功能越来越复杂,空间环境、工业环境等产生的辐射对半导体器件及电路系统产生影响,并且可能导致器件和电路系统的失效,器件的辐射效应备受关注。为了保证数字集成电路在辐射环境中的可靠性和性能,必须不断地发展抗辐照加固技术。在深亚微米和纳米尺度的半导体领域,单粒子效应成为数字器件最受关注的可靠性问题之一。本文基于脉冲激光试验平台,对28nm双阱和三阱工艺的移位寄存电路进行了单粒子效应模拟实验,利用TCAD器件仿真软件分析了130nm工艺下三阱(深n阱)结构的单粒子瞬态效应,对于加固三阱器件抑制寄生双极放大效应的几种措施进行了仿真验证,具体包括:1.使用某工厂28nm工艺,设计、流片了移位寄存器链并用于替代SRAM存储器进行单粒子效应试验,通过设置了对照组,结果显示使用三阱工艺替代双阱将导致单粒子翻转阈值降低,软错误率升高。2.使用三维TCAD器件仿真模拟了130nm三阱工艺NMOS的单粒子瞬态效应,通过以不同线性能量转移值的重离子入射观察对应的单粒子瞬态脉冲,研究发现三阱工艺NMOS管存在显著的寄生双极放大效应。研究发现掺杂浓度较高、深度较小的深n阱对寄生双极放大效应的增强作用,研究发现轰击器件漏极且入射方向朝着源极的单粒子产生的寄生效应和SET最强。结果显示PMOS添加深n阱后降低PMOS阱电阻,从而获得一定加固效果。3.仿真加固作用显示提高p阱接触面积相比于调整阱接触位置、源极加正偏压相比于衬底加负偏压更能减弱寄生效应和单粒子瞬态效应,提高阱掺杂浓度同样可以减少漏极的电荷收集。讨论了一种有效的P+条形掺杂加固技术,结果显示加固后单粒子瞬态脉冲宽度降低了约56%,电荷收集降低了61%左右。本文通过~(60)Co-γ射线源对28nm体硅NMOS器件进行了累积剂量约2Mrad(Si)的总剂量辐照实验,结果显示包括阈值电压V_(TH)、导通电流I_(on)、亚阈区摆幅的退化很小,阈值电压漂移和STI侧壁电荷使截止漏电流上升了2个数量级,同时栅极电流增长趋势与氧化层固定陷阱、以及阈值电压漂移存在一致的关系。},author={徐博洋},institution={电子科技大学},keywords={单粒子效应;三阱工艺;脉冲激光;加固技术;总剂量效应},title={深亚微米工艺下抗辐照数字集成电路研究},year={2020}}
@thesis{huangde2020,abstract={随着我国军事工业与航空航天技术的飞速发展,越来越多的电子设备要在各种辐射环境中应用,但是在宇宙空间、核试验的环境下,存在着各种高能粒子的辐射,因此在这种应用场景下的集成电路必须采取辐射加固措施。集成电路的抗辐照加固技术与国家安全和国防建设密切相关,加强抗辐射加固技术的研究,可以打破抗辐射高端器件的技术垄断,对我国的国家安全和国防建设至关重要。国内很多的器件仿真研究都是使用Synopsys公司的Sentaurus TCAD半导体工艺及器件仿真工具,其内含的物理模型、材料参数非常丰富,面向各种与半导体相关的仿真问题,其对于抗总剂量效应的研究,一般是使用直接在栅氧化层及场氧材料中加入正的固定电荷的方法来模拟器件经受辐射后引起的氧化层陷阱电荷的积累以及界面陷阱电荷的增加,但是加入的正的固定电荷的数量与所受辐照剂量的对应关系,以及固定电荷在材料中的分布方式都与实际情况有很大差异。本文使用珂晶达(Cogenda)公司的Genius、Gds2mesh、VisualPartical等相关仿真软件来进行抗辐射加固技术的研究,不同于Sentaurus TCAD仿真软件,半导体器件中的辐射效应问题的数值仿真和工程技术是珂晶达公司重点关注的领域,尤其在抗总剂量效应的研究中,不同于Sentaurus TCAD直接添加正的固定电荷的方法。珂晶达的相关软件是采用直接辐照的方式进行总剂量效应的研究,经受多少辐照剂量对应会在器件的栅氧化层及场氧中产生相应数量的陷阱电荷,陷阱电荷的分布也由数值仿真所得,对比之下其更接近于实际情况下总剂量效应的产生机理,而且由于采用了新算法半隐式求解器,计算速度快于传统算法。本论文基于珂晶达(Cogenda)半导体仿真软件的更接近于实际情况的辐照反应机理和总剂量效应的基本原理,深入研究总剂量效应的物理过程以及总剂量效应对MOS器件电学特性参数的影响,从器件结构角度研究了几种抗总剂量效应的加固措施,具体包括:1、在普通NMOS晶体管的源区两侧形成P+掺杂区从而使得晶体管获得抗总剂量辐照的能力。2、纵向扩大NMOS晶体管的有源区面积,选择性进行N+源漏区域注入,从而提高晶体管的抗总剂量效应的性能。3、采用双栅结构提高NMOS晶体管的抗辐照能力,其中薄栅抑制阈值电压漂移和泄漏电流增加。4、在SOI器件结构的基础上,在NMOS器件的源极区域下增加一个P+区域,以此来减弱SOI器件的背栅效应和浮体效应,从而提高晶体管的抗总剂量效应的性能。5、一种环栅的垂直沟道的新型NMOS器件结构的总剂量效应研究。上述结构中的前四种是在现有的体硅CMOS器件结构以及SOI器件结构基础上的辐照加固方法,通过珂晶达的仿真平台对上述前四种辐照加固的NMOS晶体管和与其对应的普通NMOS晶体管分别进行总剂量效应仿真,通过对比从仿真结果提取出的相关参数,可以看出上述前四种辐照加固方法均能有效提高器件的抗总剂量效应性能。第五种器件是对新型器件结构的一种探索,其结构完全不同于现有的CMOS器件结构,并且在其具有正常转移和输出特性曲线的基础上,初步研究了该新型器件的抗总剂量效应性能,从仿真结果可以看出该新型器件结构同样也具有良好的抗总剂量效应性能。},author={黄德},institution={电子科技大学},keywords={总剂量效应;P+掺杂区;有源区面积扩大;双栅结构;SOI器件},title={抗辐照CMOS器件仿真研究},year={2020}}
@thesis{ljh2020,abstract={随着科技的不断进步,国家在军事和航天航空领域对于抗辐照加固的集成电路芯片的需求越来越迫切,而高速串行接口作为很多电子系统的关键部件,在各种装备中的作用也越发凸显。串并并串转换收发器(SerDes,Serializer/Deserializer)是一种高速的数据传输接口电路,在军民领域均有广泛应用,我国对抗辐照加固的SerDes有大量需求,而国内自主设计的抗辐照SerDes还是一个空白,基本依赖进口,所以设计具有抗辐照能力的SerDes电路具有重要意义。本课题主要完成的是内置在SerDes电路中的8B10B编解码器的设计和加固。本文首先介绍了辐照环境和抗辐照加固的方法,说明了辐照的来源包括空间辐射和核辐射,之后分析了辐照对半导体器件产生的三种效应,总剂量效应、剂量率效应和单粒子效应,简要阐述了辐照对于集成电路的损伤机理,最后介绍了针对半导体器件抗辐照加固的三种主流方法:材料工艺加固、设计加固和封装加固。第三章和第四章介绍了SerDes电路和其中的8B10B编解码器的结构和设计思路。SerDes电路主要分为4种模式:并行时钟SerDes、嵌入式时钟SerDes、8B10B编解码SerDes和位交错式SerDes。之后介绍了SerDes电路中几个主要的模块包括锁相环、LVDS、时钟数据恢复和串并并串转换,详细分析了8B10B编解码的目的和原理。随后说明了本课题8B10B编解码器的电路设计框图,电路的端口介绍以及使用查找表设计编解码器的原理,最后对编码器和解码器进行了仿真验证。电路设计加固是电路加固的重要一环,对于本次课题中的基础门电路,采用的是使用加强的上拉下拉网络和纠错模块构成的抗辐照加固设计,对于寄存器电路,使用双DICE结构进行加固,编解码电路加固后同样进行了仿真验证。同时为了达到更好的加固效果,版图采用半环栅设计和添加保护环的方法进行抗辐照加固,能够对总剂量效应和单粒子效应均起到不错的效果。本次课题的主要意义是将抗辐照加固设计融入到了SerDes电路的8B10B编解码器中,既完成了8B10B编解码器电路的功能,同时具备了抵抗一定空间辐射的能力。},author={刘航嘉},institution={电子科技大学},keywords={数字电路设计;SerDes电路;8B10B编解码器;抗辐照加固},title={抗辐照加固的8B10B编解码器的设计},year={2020}}
@thesis{zhangdaimeng2020,abstract={近些年,集成电路在各个领域发展迅猛,对芯片性能和可靠性的要求逐渐提高,尤其是航空航天领域,由于使用场景的复杂性,航天芯片对可靠性有着严格的要求。目前工艺厂商提供的标准单元库通常是具有基本逻辑功能,采用的电路结构也是最经典的常用结构,无法达到航天芯片对可靠性上的要求。因此,本文基于0.13μm商用工艺,对抗辐照标准单元库的建立流程进行了探究。标准单元的电路设计和版图设计都需要依据特定的工艺,遵循相应的设计原则。本文说明了单元电路设计时,晶体管尺寸的确定和复杂门单元的优化方法。在版图设计时,规定了单元高度需要本着统一的原则;为了避免金属电迁移效应,电源/地线的宽度也需要根据工艺厂商提供的参数进行设计;PIN脚在版图中的位置决定了后续布局布线工作的复杂程度,需要把PIN脚放到合理的位置;为了使版图密度更大,面积利用率更高,对版图中晶体管的布局算法也做了详细地阐述。本文对比了常见的冗余加固思想,提出了一种新的组合逻辑单元加固方法,并在Cadence平台利用双指数电流源模型模拟单粒子效应进行了仿真。在单元设计时重点阐述了D触发器的加固方法,采用了防双节点翻转的加固策略,在Cadence平台进行了setup时间和单粒子效应模拟仿真。同时与普通D触发器在晶体管数量、版图面积和建立时间三个方面进行了对比。本文利用Encounter Library Characterizer工具进行时序表征,利用Abstract提取版图物理信息。详细介绍了标准单元的表征过程和提取文件的内容和格式,同时对提取的文件进行整合,形成最终的标准单元库的库时序文件(.lib)和抽象视图文件(.lef)。为了确保本文的抗辐照库能够被主流EDA工具应用,以四位计数器和3-8译码器作简单的例子,用Design Compiler工具进行了逻辑综合,INNOVUS工具进行了布局布线。从而初步证明了本文的抗辐照标准单元库可以被主流EDA工具识别调用。},author={张黛梦},institution={电子科技大学},keywords={抗辐照;标准单元库;版图;时序表征;抽象视图},title={建立基于0.13μm工艺线的抗辐照标准单元库的技术研究},year={2020}}
@thesis{lixiang2018,abstract={随着航天技术的快速发展,面对复杂的空间辐射环境,如何将应用于太空的集成电路进行抗辐射加固已成为我们必须克服的课题。标准单元库的抗辐射能力直接影响着电路的性能。标准单元库作为设计与工艺的桥梁,不得不在标准单元库的设计中考虑可制造性。因此设计建立具有抗辐射能力的单元库对于缩短应用于太空的集成电路设计周期,提高工作效率至关重要。传统的抗辐射加固设计手段单一,不具备可复用性,设计一次成功率较低,导致设计周期过长、可靠性低,失去产品竞争力。本文通过对总剂量效应和单粒子效应机理研究,结合多年抗辐射加固设计经验,根据晶圆代工厂提供的设计规范、设计流程以及单元库单元的性能指标等要求,采用抗辐射加固技术和可靠性设计技术,提出了完成0.13微米抗辐射加固标准单元库的设计方法,同时优化了标准单元库的建立流程和设计方法。利用模型库进行仿真验证,形成单元库版图,经过工艺流片通过测试和辐射试验进行电参数和抗辐射性能的验证,通过已建立的抗辐射加固库设计一个具有抗辐射能力的集成电路,利用实验电路的设计验证该库的有效性,使之能够为设计0.13微米CMOS抗辐射加固数字集成电路提供设计平台,为实现大规模抗辐射加固集成电路的设计奠定基础。本文论述的抗辐照单元库设计方法,可以协助集成电路设计人员,在版图设计阶段模拟出可能存在的实际制造的问题,提供了一系列的技术优势以及设计创新,有助于集成电路设计可靠性的提高,具有较强的实际意义,一定程度上缩短了整个项目设计周期。本文设计利用已有抗辐射加固设和可靠性设计出PCM版图,在国内成熟的0.13微米商用工艺线上能够稳定可靠的进行生产,通过测试及抗辐射实验,验证该抗辐射加固标准单元库的有效性,最终完成了0.13微米抗辐射加固标准单元库的建立。},author={李响},institution={西安电子科技大学},keywords={抗辐射加固;标准单元库;可制造性;验证},title={基于0.13微米CMOS工艺抗辐射加固单元库设计及验证},year={2018}}
@article{pj-hsl-fc2021,abstract={设计了一种用于电流舵DAC电流开关的高速编码逻辑电路。为了实现高运算速率，该电路采用多米诺结构；为了增强抗辐照能力，采用电阻电容双互锁结构进行加固。通过远程测试平台进行抗单粒子效应实测，普通电路在LET值为37.2 MeV·cm~(2)?mg条件下，在离子总注量累积4.3×10~(6)ions/cm~(2)时，软错误次数便达到100次；而加固后的电路在同样的LET值下，离子总注量累积到10~(7)ions/cm~(2)时，软错误次数仅为24次，抗SET及SEU能力大大加强。},author={蒲佳 and 何善亮 and 范超},isbn={1000-7180},issn={1000-7180},journal={微电子学与计算机},keywords={高速DAC电路;多米诺结构;电阻电容双互锁;单粒子效应},pages={1-7},title={一种多米诺逻辑电路抗辐照加固方法},year={2021}}
@thesis{linchaoming2017,abstract={随着航天事业的蓬勃发展,宇航级芯片的规模愈发庞大,设计的实现也愈发困难。由于宇航级芯片应用环境的特殊性,空间存在的大量高能粒子会对芯片造成辐射影响,比如发生单粒子效应(SEU)、总剂量效应(TID)。因此,需要对宇航级集成电路进行抗辐照加固设计,使其具备一定的抗辐照性能。结合上述两个迫切需要解决的问题,本文通过设计建立一套基于商用工艺的具有抗辐照能力的标准单元库,从而采用半定制的方法有利于缩短宇航级集成电路的设计周期,并使其符合宇航级芯片对辐照性能的要求。本文利用标准的商用CMOS工艺,设计开发了一套基于SMIC0.13μm工艺的抗辐照单元库。首先对原有的标准单元库进行研究和学习,了解和认识标准单元库的设计方法和建库流程。然后通过探究抗辐照加固的设计方法,对标准单元进行加固设计,并通过Siliconsmart建库工具对单元特征化,提取了单元时序参数等建库数据之后,从而形成了一套具有抗辐照特性的标准单元库。最后在EDA设计流程中验证了抗辐照单元库的正确性和可识别性,本文以一个计数器模块为例说明。并利用该抗辐照单元库,采用半定制流程设计了一款用于宇航的专用逻辑芯片(ASIC),通过芯片辐照试验数据分析结果,表明该抗辐照单元库兼容性完好、达到了设计辐照指标要求。本文主要研究工作及成果包括:(1)本文介绍了空间环境中各种辐射效应,以及分析总结了目前各种成熟的抗辐照工艺技术和抗辐照电路设计加固方法。从理论上分析建模单粒子效应电路级的响应模型,通过TCAD工具生成相应的单粒子电流源模型。(2)独立完成对D触发器抗辐照加固设计。采用延时单元和Muller C单元结合的方式进行加固,通过对每个敏感点进行单粒子电路级仿真,确定最小的W/L尺寸大小。(3)提出了一套基于SMIC0.13μm CMOS抗辐照标准单元库的设计流程。完成手工定制设计抗辐照加固单元,采用TCAD仿真工具对单粒子效应进行建模,从而使用得到的SET电流源对单元进行仿真,使其满足抗单粒子设计指标需求。通过Siliconsmart工具对单元进行时序信息提取,并补充完成建库工作所需的必要文件。(4)从芯片设计阶段到后期辐照试验结果,充分验证了本文所设计的抗辐照单元库符合项目需求。},author={林朝明},institution={西安电子科技大学},keywords={抗辐照;标准单元库;Siliconsmart;单粒子;总剂量效应},title={0.13μm SMIC抗辐照单元库的设计及验证},year={2017}}
@inproceedings{2011抗辐照标准单元设计与性能分析,title={抗辐照标准单元设计与性能分析},author={Zhen, Liu  and 刘真 and  Jihua, Chen  and 陈吉华 and  Bin, Liang  and 梁斌},booktitle={第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集(A辑)},year={2011}}
@article{陈刚2013设计和表征一个,title={设计和表征一个65nm抗辐射标准单元库},author={陈刚 and 高博 and 龚敏},journal={电子与封装},volume={13},number={6},pages={5},year={2013}}
@article{1995Distributed,title={Distributed systems: Concepts and design},author={Ananda, A. L.  and  Poo, G. S. },journal={Computer Communications},volume={18},number={7},pages={521-522},year={1995}}
