<!DOCTYPE html>
<html lang="en"><head>
<meta charset="UTF-8" />
<title>Intelのプロセスルール  -竹輪雑記</title>
<meta name="description" content="プロセスルールとその変遷について">
<link href="/ckwz/11-ckwz.css" rel="stylesheet">
<link href="/ckwz/22-cart.ico" rel="icon">
<meta name="twitter:card" content="summary">
<meta property="og:title" content="Intelのプロセスルール -竹輪雑記">
<meta property="og:image" content="/ckwz/21-cart.png">
<meta name="viewport" content="width=device-width,initial-scale=1" />
<script src="/ckwz/mathjax/es5/tex-chtml.js" id="MathJax-script" defer></script></head><body><div class="content">
<header><a class="header" href="/ckwz/">竹輪雑記</a></header>
<div class="main"><div class="left"><div class="empty"></div>
<p class="update">最終更新：2025-02-10,2025-05-24(html-archive)</p>
<div class="article"><div class="articleCardMain">
<div class="articleTitle"><div class="article_title">Intelのプロセスルール</div>
<div class="article_tag"><a class="tagurl" href="/ckwz/10-ckwz.php?"></a></div></div>
<hr><div class="articleDate">投稿：2024-06-09<br>更新：2025-05-24(html-archive)<br></div>
<div id="articleS" class="articleMain">お断り：Ultimate省略をしているため語弊を招く内容である可能性があります<br><br>

太古の昔，NMOS(正確にはディプリーションモードn型MOSFET，IntelはHMOSと呼称，その後CHMOS)採用時代，プロセスルールはそのトランジスタのゲート長を表していた．尚，CHMOSは途中からCMOSも含んでおり，概ね1985年以降はCMOSを採用している．<br>
プロセッサの性能を向上させるにはより高周波数での動作，トランジスタのスイッチング時間が短ければよく，トランジスタでいう電子がドレイン・ソース間を移動する時間が短ければよい．つまりゲート長が短ければよいという話である．プロセスルールが350nm(Pentium Pro)までの時代はプロセスルール=ゲート長であった．しかし，350nm以降ゲート長をプロセスルールに合わせて微細化しても速度が上がらなくなる．そのため，プロセスルール以上のスピードでゲート長を微細化するようになった．そうした流れで爆誕してしまったのが2003年のPentium 4である．このころのトランジスタはゲート長の微細化に伴うリーク電流(今回はサブスレッショルド・リーク電流)の影響があったが，それ以上にゲート・リーク電流が問題であった．それを防ぐためにゲート層を厚くする必要があったが，ゲート層を厚くするとスイッチング速度が低下する．ディレンマである．しかしIntelはゲート酸化膜の厚みを薄くする方(1.2nm)を選択した．その結果，量子トンネル効果によって絶縁体を超えて電流が流れてしまい，そのリーク電流により消費電力が増大した．その割合はCPU全消費電力の60%にまで達したという．<br>閑話休題<br>350nm以降のプロセスルールは何を表しているのか．これはもはやわからんというのが正直な感想であるが，ITRSが定義したメタルピッチ(配線幅+間隔)が最も近いであろう．
<br><br>
その後なんやかやあってIntelはITRSの定めたプロセスルールを前倒しして開発するようになったのは別の話である．<br>
トランジスタの微細化は，従来のプレーナ型トランジスタがこれ以上微細化できないところに到達しつつあった．そこに登場したのがFinFETである．これまで平面だったトランジスタ構造が3次元空間へと進化したのだ．Intelはこれを3次元トライゲートトランジスタと呼称した．これを初めて利用したものが2012年の第3世代Intel Core iシリーズ(Ivy Bridge)である．これによって単位面積当たりのトランジスタ数をさらに増やすことができ，高集積化に繋がったが，プロセスルールはこの世の終わりを迎えた．実際の寸法とは関係なしに，単位面積当たりのトランジスタが平面上にあった場合のプロセスルール，言い換えるとその性能を平面換算したプロセスルールとなったのである．尚，FinFETを発明したのは日本人である．
<br><br>
FinFETは現在に至るまで活躍している．また，ITRS及び微細化ロードマップはIntelをはじめとする半導体メーカーが独自のロードマップを採用するにつれてその姿を消した．トランジスタの構造は進化を続け，Intel 20AおよびIntel 18AではGAA(これまたIntelは独自のRibbon FETとかいう名で呼んでいるが)が採用される．GAAの次世代としてCFETもあるが，今回はここで筆をおくことにしたい．また機会があればこの書きなぐりもブラッシュアップしようと思う．</div></div></div></div></div>
<footer>&copy; 2024-2025 NanyaTK</footer>
</div></body>
</html>