//Monica
//17 oct 2007

csl_unit dut{
csl_port stim_p(input);
csl_port exp_p(output);
dut(){}
};
csl_signal clk(wire);
csl_vector stim_v{
stim_v(){
set_unit_name(dut);
set_direction(input);
set_vc_clock(clk);
}
};
csl_vector exp_v{
exp_v(){
set_unit_name(dut);
set_direction(output);
//set_vc_clock(v1.get_vc_clock());
}
};

