Fitter report for juego
Tue Nov 20 14:40:05 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 20 14:40:05 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; juego                                       ;
; Top-level Entity Name              ; juego                                       ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,735 / 49,760 ( 12 % )                     ;
;     Total combinational functions  ; 5,726 / 49,760 ( 12 % )                     ;
;     Dedicated logic registers      ; 342 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 342                                         ;
; Total pins                         ; 31 / 360 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 96 / 288 ( 33 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6256 ) ; 0.00 % ( 0 / 6256 )        ; 0.00 % ( 0 / 6256 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6256 ) ; 0.00 % ( 0 / 6256 )        ; 0.00 % ( 0 / 6256 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6240 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/output_files/juego.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,735 / 49,760 ( 12 % ) ;
;     -- Combinational with no register       ; 5393                    ;
;     -- Register only                        ; 9                       ;
;     -- Combinational with a register        ; 333                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2316                    ;
;     -- 3 input functions                    ; 2201                    ;
;     -- <=2 input functions                  ; 1209                    ;
;     -- Register only                        ; 9                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3442                    ;
;     -- arithmetic mode                      ; 2284                    ;
;                                             ;                         ;
; Total registers*                            ; 342 / 51,509 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 342 / 49,760 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 405 / 3,110 ( 13 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 31 / 360 ( 9 % )        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 182 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; ADC blocks                                  ; 0 / 2 ( 0 % )           ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 96 / 288 ( 33 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 11                      ;
;     -- Global clocks                        ; 11 / 20 ( 55 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 5.9% / 6.0% / 5.9%      ;
; Peak interconnect usage (total/H/V)         ; 38.4% / 38.1% / 38.8%   ;
; Maximum fan-out                             ; 322                     ;
; Highest non-global fan-out                  ; 322                     ;
; Total fan-out                               ; 20419                   ;
; Average fan-out                             ; 3.26                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5735 / 49760 ( 12 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 5393                  ; 0                              ;
;     -- Register only                        ; 9                     ; 0                              ;
;     -- Combinational with a register        ; 333                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2316                  ; 0                              ;
;     -- 3 input functions                    ; 2201                  ; 0                              ;
;     -- <=2 input functions                  ; 1209                  ; 0                              ;
;     -- Register only                        ; 9                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3442                  ; 0                              ;
;     -- arithmetic mode                      ; 2284                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 342                   ; 0                              ;
;     -- Dedicated logic registers            ; 342 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 405 / 3110 ( 13 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 31                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 96 / 288 ( 33 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 11 / 24 ( 45 % )      ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 22393                 ; 8                              ;
;     -- Registered Connections               ; 7103                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 0                              ;
;     -- Output Ports                         ; 24                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Dbtn  ; W9    ; 3        ; 22           ; 0            ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; Lbtn  ; V10   ; 3        ; 31           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; Rbtn  ; W10   ; 3        ; 24           ; 0            ; 28           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; Ubtn  ; V9    ; 3        ; 31           ; 0            ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; btnB  ; W8    ; 3        ; 24           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; clk   ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; shoot ; V8    ; 3        ; 20           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hs      ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[0] ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[1] ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[2] ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[3] ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[4] ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[5] ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[6] ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[7] ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[8] ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[9] ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaB[0] ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaB[1] ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaB[2] ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaB[3] ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaG[0] ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaG[1] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaG[2] ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaG[3] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaR[0] ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaR[1] ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaR[2] ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaR[3] ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vs      ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 3.3V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 48 ( 21 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 10 / 52 ( 19 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; leds[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; leds[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; leds[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; leds[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; vgaR[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; leds[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; leds[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; leds[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; leds[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; leds[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; leds[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; vs                                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; vgaB[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; hs                                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; vgaB[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; vgaB[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; vgaG[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; vgaG[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; vgaB[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; vgaG[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; vgaR[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; shoot                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; Ubtn                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; Lbtn                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; vgaG[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; btnB                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; Dbtn                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; Rbtn                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; vgaR[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; vgaR[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; vgaR[0]  ; Missing drive strength ;
; vgaR[1]  ; Missing drive strength ;
; vgaR[2]  ; Missing drive strength ;
; vgaR[3]  ; Missing drive strength ;
; vgaG[0]  ; Missing drive strength ;
; vgaG[1]  ; Missing drive strength ;
; vgaG[2]  ; Missing drive strength ;
; vgaG[3]  ; Missing drive strength ;
; vgaB[0]  ; Missing drive strength ;
; vgaB[1]  ; Missing drive strength ;
; vgaB[2]  ; Missing drive strength ;
; vgaB[3]  ; Missing drive strength ;
; hs       ; Missing drive strength ;
; vs       ; Missing drive strength ;
; leds[0]  ; Missing drive strength ;
; leds[1]  ; Missing drive strength ;
; leds[2]  ; Missing drive strength ;
; leds[3]  ; Missing drive strength ;
; leds[4]  ; Missing drive strength ;
; leds[5]  ; Missing drive strength ;
; leds[6]  ; Missing drive strength ;
; leds[7]  ; Missing drive strength ;
; leds[8]  ; Missing drive strength ;
; leds[9]  ; Missing drive strength ;
+----------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                         ; Entity Name          ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |juego                                    ; 5735 (1)    ; 342 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 96           ; 0       ; 48        ; 31   ; 0            ; 5393 (1)     ; 9 (0)             ; 333 (0)          ; 0          ; |juego                                                                                                                      ; juego                ; work         ;
;    |divisor25:divisor|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |juego|divisor25:divisor                                                                                                    ; divisor25            ; work         ;
;    |print:print_cuadrado|                 ; 5512 (4654) ; 277 (251)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 96           ; 0       ; 48        ; 0    ; 0            ; 5234 (4400)  ; 8 (7)             ; 270 (248)        ; 0          ; |juego|print:print_cuadrado                                                                                                 ; print                ; work         ;
;       |divisorPrint:divisor_25|           ; 30 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 16 (16)          ; 0          ; |juego|print:print_cuadrado|divisorPrint:divisor_25                                                                         ; divisorPrint         ; work         ;
;       |lpm_divide:Div0|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div0                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_ltl:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div0|lpm_divide_ltl:auto_generated                                                   ; lpm_divide_ltl       ; work         ;
;             |sign_div_unsign_nlh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div0|lpm_divide_ltl:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh  ; work         ;
;                |alt_u_div_ohe:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div0|lpm_divide_ltl:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_ohe:divider ; alt_u_div_ohe        ; work         ;
;       |lpm_divide:Div1|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div1                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_itl:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div1|lpm_divide_itl:auto_generated                                                   ; lpm_divide_itl       ; work         ;
;             |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div1|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider                       ; sign_div_unsign_klh  ; work         ;
;                |alt_u_div_ihe:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Div1|lpm_divide_itl:auto_generated|sign_div_unsign_klh:divider|alt_u_div_ihe:divider ; alt_u_div_ihe        ; work         ;
;       |lpm_divide:Mod0|                   ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod0                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_2nl:auto_generated|  ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod0|lpm_divide_2nl:auto_generated                                                   ; lpm_divide_2nl       ; work         ;
;             |sign_div_unsign_1nh:divider| ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod0|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider                       ; sign_div_unsign_1nh  ; work         ;
;                |alt_u_div_cke:divider|    ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod0|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_cke:divider ; alt_u_div_cke        ; work         ;
;       |lpm_divide:Mod1|                   ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod1                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_2nl:auto_generated|  ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod1|lpm_divide_2nl:auto_generated                                                   ; lpm_divide_2nl       ; work         ;
;             |sign_div_unsign_1nh:divider| ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod1|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider                       ; sign_div_unsign_1nh  ; work         ;
;                |alt_u_div_cke:divider|    ; 133 (133)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_divide:Mod1|lpm_divide_2nl:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_cke:divider ; alt_u_div_cke        ; work         ;
;       |lpm_mult:Mult0|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult0                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult10|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult10                                                                                 ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated                                                         ; mult_qgs             ; work         ;
;       |lpm_mult:Mult11|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult11                                                                                 ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated                                                         ; mult_qgs             ; work         ;
;       |lpm_mult:Mult12|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult12                                                                                 ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated                                                         ; mult_qgs             ; work         ;
;       |lpm_mult:Mult13|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult13                                                                                 ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated                                                         ; mult_qgs             ; work         ;
;       |lpm_mult:Mult14|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult14                                                                                 ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated                                                         ; mult_qgs             ; work         ;
;       |lpm_mult:Mult15|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult15                                                                                 ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated                                                         ; mult_qgs             ; work         ;
;       |lpm_mult:Mult1|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult1                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult2|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult2                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult3|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult3                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult4|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult4                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult5|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult5                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult6|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult6                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult7|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult7                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult8|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult8                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |lpm_mult:Mult9|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult9                                                                                  ; lpm_mult             ; work         ;
;          |mult_qgs:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |juego|print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated                                                          ; mult_qgs             ; work         ;
;       |random:generar_random|             ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; 0          ; |juego|print:print_cuadrado|random:generar_random                                                                           ; random               ; work         ;
;    |video_sincronizacion:video|           ; 221 (221)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 64 (64)          ; 0          ; |juego|video_sincronizacion:video                                                                                           ; video_sincronizacion ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; vgaR[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaR[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaR[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaR[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaG[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaG[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaG[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaG[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaB[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[9] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lbtn    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Rbtn    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; Ubtn    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; Dbtn    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; shoot   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; btnB    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; Lbtn                                           ;                   ;         ;
; Rbtn                                           ;                   ;         ;
;      - print:print_cuadrado|Add2~20            ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~18            ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~16            ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~14            ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~12            ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~10            ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~8             ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~6             ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~4             ; 1                 ; 6       ;
;      - print:print_cuadrado|Add2~2             ; 1                 ; 6       ;
;      - print:print_cuadrado|despX[2]~4         ; 1                 ; 6       ;
;      - print:print_cuadrado|despX[8]~7         ; 1                 ; 6       ;
;      - print:print_cuadrado|despX[5]~14        ; 1                 ; 6       ;
;      - print:print_cuadrado|despX[4]~16        ; 1                 ; 6       ;
;      - leds[1]~output                          ; 1                 ; 6       ;
; Ubtn                                           ;                   ;         ;
;      - print:print_cuadrado|despY[1]~1         ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[8]~3         ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[7]~7         ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[6]~9         ; 0                 ; 6       ;
;      - leds[2]~output                          ; 0                 ; 6       ;
; Dbtn                                           ;                   ;         ;
;      - print:print_cuadrado|Add4~18            ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~16            ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~14            ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~12            ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~10            ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~8             ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~6             ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~4             ; 0                 ; 6       ;
;      - print:print_cuadrado|Add4~2             ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[1]~1         ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[8]~3         ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[7]~7         ; 0                 ; 6       ;
;      - print:print_cuadrado|despY[6]~9         ; 0                 ; 6       ;
;      - leds[3]~output                          ; 0                 ; 6       ;
; shoot                                          ;                   ;         ;
;      - print:print_cuadrado|posx_disparo[0]~24 ; 1                 ; 6       ;
;      - print:print_cuadrado|recarga~3          ; 1                 ; 6       ;
;      - print:print_cuadrado|desp_disparo~1     ; 1                 ; 6       ;
;      - print:print_cuadrado|desp_disparo[3]~5  ; 1                 ; 6       ;
;      - leds[4]~output                          ; 1                 ; 6       ;
; btnB                                           ;                   ;         ;
;      - print:print_cuadrado|destruidos[8]~31   ; 0                 ; 6       ;
;      - print:print_cuadrado|start~0            ; 0                 ; 6       ;
;      - leds[5]~output                          ; 0                 ; 6       ;
; clk                                            ;                   ;         ;
;      - divisor25:divisor|\reloj:clock          ; 1                 ; 0       ;
+------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                              ; PIN_P11            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; divisor25:divisor|\reloj:clock                   ; FF_X40_Y1_N9       ; 198     ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; print:print_cuadrado|LessThan57~2                ; LCCOMB_X31_Y25_N22 ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; print:print_cuadrado|color_numero1[0]~18         ; LCCOMB_X54_Y29_N16 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|color_numero2[0]~34         ; LCCOMB_X35_Y20_N6  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|color_numero3[10]~30        ; LCCOMB_X31_Y28_N22 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|cor1_vali~2                 ; LCCOMB_X40_Y19_N14 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|cor2_vali~2                 ; LCCOMB_X40_Y19_N22 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|cor3_vali                   ; LCCOMB_X40_Y19_N28 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|desp_asteroide7[1]~12       ; LCCOMB_X46_Y14_N28 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|desp_disparo[3]~5           ; LCCOMB_X38_Y26_N4  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|destruidos[8]~31            ; LCCOMB_X36_Y26_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|destruidos~30               ; LCCOMB_X36_Y26_N26 ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|divisorPrint:divisor_25|clk ; FF_X38_Y28_N21     ; 55      ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; print:print_cuadrado|divisorPrint:divisor_25|clk ; FF_X38_Y28_N21     ; 88      ; Clock        ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|explota_nave                ; FF_X43_Y23_N23     ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; print:print_cuadrado|gen_random~0                ; LCCOMB_X42_Y27_N16 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|mostrar_pixel~2             ; LCCOMB_X42_Y20_N12 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|nave_vali~36                ; LCCOMB_X47_Y20_N14 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|num1_vali~5                 ; LCCOMB_X44_Y21_N0  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|num2_vali                   ; LCCOMB_X44_Y21_N22 ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|num3_vali~1                 ; LCCOMB_X44_Y21_N8  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|over_vali~6                 ; LCCOMB_X40_Y19_N24 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|posX_asteroide1[0]~0        ; LCCOMB_X31_Y25_N30 ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; print:print_cuadrado|posX_asteroide2[0]~0        ; LCCOMB_X31_Y25_N2  ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; print:print_cuadrado|posX_asteroide3[0]~0        ; LCCOMB_X31_Y25_N0  ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; print:print_cuadrado|posX_asteroide4[0]~1        ; LCCOMB_X36_Y27_N4  ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; print:print_cuadrado|posX_asteroide5[0]~0        ; LCCOMB_X36_Y27_N2  ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; print:print_cuadrado|posX_asteroide6[0]~0        ; LCCOMB_X36_Y27_N28 ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; print:print_cuadrado|posX_asteroide7[0]~1        ; LCCOMB_X37_Y27_N12 ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; print:print_cuadrado|posx_disparo[0]~24          ; LCCOMB_X38_Y26_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|recarga                     ; FF_X38_Y26_N25     ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; print:print_cuadrado|vel_asteroide[2]~5          ; LCCOMB_X37_Y26_N18 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; video_sincronizacion:video|Equal0~11             ; LCCOMB_X45_Y25_N30 ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; video_sincronizacion:video|display~2             ; LCCOMB_X45_Y25_N16 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                  ;
+--------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; divisor25:divisor|\reloj:clock                   ; FF_X40_Y1_N9       ; 198     ; 37                                   ; Global Clock         ; GCLK16           ; --                        ;
; print:print_cuadrado|LessThan57~2                ; LCCOMB_X31_Y25_N22 ; 9       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; print:print_cuadrado|divisorPrint:divisor_25|clk ; FF_X38_Y28_N21     ; 55      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; print:print_cuadrado|explota_nave                ; FF_X43_Y23_N23     ; 2       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; print:print_cuadrado|posX_asteroide1[0]~0        ; LCCOMB_X31_Y25_N30 ; 9       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; print:print_cuadrado|posX_asteroide2[0]~0        ; LCCOMB_X31_Y25_N2  ; 9       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; print:print_cuadrado|posX_asteroide3[0]~0        ; LCCOMB_X31_Y25_N0  ; 9       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; print:print_cuadrado|posX_asteroide4[0]~1        ; LCCOMB_X36_Y27_N4  ; 9       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; print:print_cuadrado|posX_asteroide5[0]~0        ; LCCOMB_X36_Y27_N2  ; 9       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; print:print_cuadrado|posX_asteroide6[0]~0        ; LCCOMB_X36_Y27_N28 ; 9       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; print:print_cuadrado|posX_asteroide7[0]~1        ; LCCOMB_X37_Y27_N12 ; 9       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+--------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 48          ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 48          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 96          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 16          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 32          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y25_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult3|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y16_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult2|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult5|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y28_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y27_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult4|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y24_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y17_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult7|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y26_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y25_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult6|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult9|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y26_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y24_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult8|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y29_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y30_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult11|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y31_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y28_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y29_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult10|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y22_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult13|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y26_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y23_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y24_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult12|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y25_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult15|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    print:print_cuadrado|lpm_mult:Mult14|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 9,367 / 148,641 ( 6 % )   ;
; C16 interconnects     ; 205 / 5,382 ( 4 % )       ;
; C4 interconnects      ; 6,123 / 106,704 ( 6 % )   ;
; Direct links          ; 1,444 / 148,641 ( < 1 % ) ;
; Global clocks         ; 11 / 20 ( 55 % )          ;
; Local interconnects   ; 2,451 / 49,760 ( 5 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 353 / 5,406 ( 7 % )       ;
; R4 interconnects      ; 7,960 / 147,764 ( 5 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.16) ; Number of LABs  (Total = 405) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 6                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 8                             ;
; 11                                          ; 6                             ;
; 12                                          ; 12                            ;
; 13                                          ; 10                            ;
; 14                                          ; 53                            ;
; 15                                          ; 44                            ;
; 16                                          ; 235                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.32) ; Number of LABs  (Total = 405) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 75                            ;
; 1 Clock enable                     ; 43                            ;
; 1 Sync. clear                      ; 5                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.26) ; Number of LABs  (Total = 405) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 14                            ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 6                             ;
; 5                                            ; 9                             ;
; 6                                            ; 8                             ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 12                            ;
; 11                                           ; 6                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 62                            ;
; 15                                           ; 37                            ;
; 16                                           ; 155                           ;
; 17                                           ; 13                            ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 10                            ;
; 21                                           ; 4                             ;
; 22                                           ; 13                            ;
; 23                                           ; 9                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.27) ; Number of LABs  (Total = 405) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 44                            ;
; 2                                               ; 39                            ;
; 3                                               ; 42                            ;
; 4                                               ; 27                            ;
; 5                                               ; 26                            ;
; 6                                               ; 15                            ;
; 7                                               ; 10                            ;
; 8                                               ; 15                            ;
; 9                                               ; 11                            ;
; 10                                              ; 21                            ;
; 11                                              ; 16                            ;
; 12                                              ; 11                            ;
; 13                                              ; 9                             ;
; 14                                              ; 49                            ;
; 15                                              ; 9                             ;
; 16                                              ; 52                            ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 4                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.25) ; Number of LABs  (Total = 405) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 0                             ;
; 6                                            ; 8                             ;
; 7                                            ; 14                            ;
; 8                                            ; 15                            ;
; 9                                            ; 27                            ;
; 10                                           ; 28                            ;
; 11                                           ; 29                            ;
; 12                                           ; 6                             ;
; 13                                           ; 24                            ;
; 14                                           ; 13                            ;
; 15                                           ; 13                            ;
; 16                                           ; 26                            ;
; 17                                           ; 17                            ;
; 18                                           ; 27                            ;
; 19                                           ; 9                             ;
; 20                                           ; 6                             ;
; 21                                           ; 13                            ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 5                             ;
; 25                                           ; 3                             ;
; 26                                           ; 21                            ;
; 27                                           ; 2                             ;
; 28                                           ; 31                            ;
; 29                                           ; 5                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 15                            ;
; 33                                           ; 11                            ;
; 34                                           ; 1                             ;
; 35                                           ; 3                             ;
; 36                                           ; 5                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 31           ; 31           ; 31           ; 24           ; 31           ; 31           ; 24           ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vgaR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaB[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaB[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaB[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaB[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hs                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vs                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lbtn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rbtn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ubtn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dbtn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shoot              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btnB               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                  ;
+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                                                                                     ; Delay Added in ns ;
+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-------------------+
; divisor25:divisor|\reloj:clock                                                  ; print:print_cuadrado|destruidos[2],print:print_cuadrado|destruidos[3]                                    ; 1181.8            ;
; print:print_cuadrado|divisorPrint:divisor_25|clk                                ; print:print_cuadrado|destruidos[2],print:print_cuadrado|destruidos[3]                                    ; 492.3             ;
; divisor25:divisor|\reloj:clock                                                  ; print:print_cuadrado|desp_asteroide0[0]                                                                  ; 237.8             ;
; divisor25:divisor|\reloj:clock                                                  ; print:print_cuadrado|destruidos[0],print:print_cuadrado|destruidos[2],print:print_cuadrado|destruidos[3] ; 216.8             ;
; print:print_cuadrado|divisorPrint:divisor_25|clk                                ; print:print_cuadrado|destruidos[0],print:print_cuadrado|destruidos[2],print:print_cuadrado|destruidos[3] ; 122.1             ;
; divisor25:divisor|\reloj:clock,print:print_cuadrado|divisorPrint:divisor_25|clk ; print:print_cuadrado|destruidos[2],print:print_cuadrado|destruidos[3]                                    ; 106.5             ;
; divisor25:divisor|\reloj:clock                                                  ; print:print_cuadrado|destruidos[3]                                                                       ; 100.2             ;
; print:print_cuadrado|divisorPrint:divisor_25|clk                                ; print:print_cuadrado|divisorPrint:divisor_25|clk                                                         ; 58.7              ;
; print:print_cuadrado|divisorPrint:divisor_25|clk                                ; divisor25:divisor|\reloj:clock                                                                           ; 46.8              ;
+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                             ;
+----------------------------------------------------+--------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                             ; Delay Added in ns ;
+----------------------------------------------------+--------------------------------------------------+-------------------+
; print:print_cuadrado|destruidos[8]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[7]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[6]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[5]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[4]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[3]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[2]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[9]                 ; print:print_cuadrado|color_numero2[8]            ; 26.296            ;
; print:print_cuadrado|destruidos[1]                 ; print:print_cuadrado|color_numero2[8]            ; 23.200            ;
; print:print_cuadrado|\contador_numero2:contador[4] ; print:print_cuadrado|color_numero2[8]            ; 21.421            ;
; print:print_cuadrado|\contador_numero2:contador[7] ; print:print_cuadrado|color_numero2[8]            ; 21.335            ;
; print:print_cuadrado|\contador_numero2:contador[3] ; print:print_cuadrado|color_numero2[8]            ; 21.289            ;
; print:print_cuadrado|\contador_numero2:contador[8] ; print:print_cuadrado|color_numero2[8]            ; 21.275            ;
; print:print_cuadrado|\contador_numero2:contador[5] ; print:print_cuadrado|color_numero2[8]            ; 21.209            ;
; print:print_cuadrado|\contador_numero2:contador[2] ; print:print_cuadrado|color_numero2[8]            ; 21.067            ;
; print:print_cuadrado|\contador_numero2:contador[9] ; print:print_cuadrado|color_numero2[8]            ; 20.849            ;
; print:print_cuadrado|\contador_numero2:contador[1] ; print:print_cuadrado|color_numero2[8]            ; 20.739            ;
; print:print_cuadrado|\contador_numero2:contador[6] ; print:print_cuadrado|color_numero2[8]            ; 20.271            ;
; print:print_cuadrado|destruidos[0]                 ; print:print_cuadrado|color_numero3[8]            ; 14.664            ;
; print:print_cuadrado|\contador_numero3:contador[1] ; print:print_cuadrado|color_numero3[8]            ; 12.932            ;
; print:print_cuadrado|\contador_numero3:contador[2] ; print:print_cuadrado|color_numero3[8]            ; 12.909            ;
; print:print_cuadrado|\contador_numero3:contador[3] ; print:print_cuadrado|color_numero3[8]            ; 12.887            ;
; print:print_cuadrado|\contador_numero3:contador[4] ; print:print_cuadrado|color_numero3[8]            ; 12.858            ;
; print:print_cuadrado|\contador_numero3:contador[5] ; print:print_cuadrado|color_numero3[8]            ; 12.133            ;
; print:print_cuadrado|\contador_numero3:contador[7] ; print:print_cuadrado|color_numero3[8]            ; 11.894            ;
; print:print_cuadrado|\contador_numero3:contador[8] ; print:print_cuadrado|color_numero3[8]            ; 11.839            ;
; print:print_cuadrado|\contador_numero3:contador[6] ; print:print_cuadrado|color_numero3[8]            ; 11.561            ;
; print:print_cuadrado|\contador_numero3:contador[9] ; print:print_cuadrado|color_numero3[8]            ; 11.440            ;
; print:print_cuadrado|explota_nave                  ; print:print_cuadrado|explota_nave                ; 5.885             ;
; print:print_cuadrado|desp_asteroide0[0]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.175             ;
; print:print_cuadrado|desp_asteroide0[9]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[8]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[7]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[6]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[4]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[3]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[2]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[1]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|desp_asteroide0[5]            ; print:print_cuadrado|desp_asteroide0[0]          ; 5.012             ;
; print:print_cuadrado|divisorPrint:divisor_25|clk   ; print:print_cuadrado|divisorPrint:divisor_25|clk ; 4.206             ;
; print:print_cuadrado|random:generar_random|Qt[0]   ; print:print_cuadrado|posX_asteroide7[0]          ; 4.205             ;
; print:print_cuadrado|random:generar_random|Qt[3]   ; print:print_cuadrado|posX_asteroide7[3]          ; 4.079             ;
; print:print_cuadrado|random:generar_random|Qt[5]   ; print:print_cuadrado|posX_asteroide7[5]          ; 4.077             ;
; print:print_cuadrado|random:generar_random|Qt[4]   ; print:print_cuadrado|posX_asteroide7[4]          ; 4.077             ;
; print:print_cuadrado|random:generar_random|Qt[2]   ; print:print_cuadrado|posX_asteroide7[2]          ; 4.077             ;
; print:print_cuadrado|random:generar_random|Qt[7]   ; print:print_cuadrado|posX_asteroide7[7]          ; 4.073             ;
; print:print_cuadrado|random:generar_random|Qt[8]   ; print:print_cuadrado|posX_asteroide6[8]          ; 4.038             ;
; print:print_cuadrado|random:generar_random|Qt[6]   ; print:print_cuadrado|posX_asteroide6[6]          ; 4.035             ;
; print:print_cuadrado|random:generar_random|Qt[1]   ; print:print_cuadrado|posX_asteroide7[1]          ; 3.928             ;
; divisor25:divisor|\reloj:clock                     ; divisor25:divisor|\reloj:clock                   ; 3.123             ;
; print:print_cuadrado|\contador_numero1:contador[9] ; print:print_cuadrado|color_numero1[8]            ; 2.806             ;
; print:print_cuadrado|posX_asteroide7[8]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[7]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[6]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[5]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[4]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[3]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[2]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[1]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide7[0]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[8]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[7]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[6]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[5]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[4]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[3]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[2]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[0]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[9]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[7]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[6]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[5]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[4]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[3]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[1]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[8]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[7]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[6]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[9]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[1]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[2]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[3]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[8]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[7]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[6]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[9]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[0]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[4]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[3]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[2]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[4]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[0]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[1]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide7[5]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|desp_asteroide6[5]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|posX_asteroide6[1]            ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|start                         ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[0]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[8]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
; print:print_cuadrado|despX[2]                      ; print:print_cuadrado|explota_nave                ; 2.767             ;
+----------------------------------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "juego"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 75 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'juego.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: print_cuadrado|Div0|auto_generated|divider|divider|add_sub_8_result_int[2]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div0|auto_generated|divider|divider|add_sub_8_result_int[2]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div0|auto_generated|divider|divider|add_sub_8_result_int[3]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div0|auto_generated|divider|divider|add_sub_8_result_int[4]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div0|auto_generated|divider|divider|add_sub_8_result_int[5]~6  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div0|auto_generated|divider|divider|add_sub_8_result_int[6]~8  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|StageOut[35]~112  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|StageOut[35]~113  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|StageOut[93]~143  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[2]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[2]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[3]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[4]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[5]~6  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[6]~8  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[7]~10  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_8_result_int[8]~12  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[2]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[2]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[3]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[3]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[3]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[4]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[4]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[4]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[5]~6  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[5]~6  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[5]~6  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[6]~8  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[6]~8  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[6]~8  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[7]~10  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[7]~10  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[7]~10  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[8]~12  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[8]~12  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[8]~12  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[9]~14  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[9]~14  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod0|auto_generated|divider|divider|add_sub_9_result_int[9]~14  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|StageOut[82]~177  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|StageOut[91]~151  from: datad  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|StageOut[92]~150  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|StageOut[93]~149  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|StageOut[96]~148  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|StageOut[97]~137  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[4]~6  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[5]~8  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[6]~10  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_7_result_int[7]~12  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[4]~6  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[4]~6  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[4]~6  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[5]~8  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[5]~8  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[5]~8  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[6]~10  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[6]~10  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[6]~10  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[7]~12  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[7]~12  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[7]~12  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[8]~14  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[8]~14  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_8_result_int[8]~14  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[4]~6  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[4]~6  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[4]~6  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[5]~8  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[5]~8  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[5]~8  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[6]~10  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[6]~10  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[6]~10  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[7]~12  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[7]~12  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[7]~12  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[8]~14  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[8]~14  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[8]~14  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[9]~16  from: cin  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[9]~16  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|Mod1|auto_generated|divider|divider|add_sub_9_result_int[9]~16  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|color_numero3[10]~12  from: dataa  to: combout
    Info (332098): Cell: print_cuadrado|color_numero3[10]~12  from: datab  to: combout
    Info (332098): Cell: print_cuadrado|color_numero3[10]~19  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node divisor25:divisor|\reloj:clock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divisor25:divisor|\reloj:clock~0
Info (176353): Automatically promoted node print:print_cuadrado|divisorPrint:divisor_25|clk  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/divisorPrint.vhd Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node print:print_cuadrado|destruidos[9] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|destruidos[8] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|destruidos[7] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|destruidos[6] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|destruidos[5] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|destruidos[4] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|destruidos[1] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 773
        Info (176357): Destination node print:print_cuadrado|desp_asteroide7[9] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 932
        Info (176357): Destination node print:print_cuadrado|desp_asteroide7[8] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 932
        Info (176357): Destination node print:print_cuadrado|desp_asteroide7[7] File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 932
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node print:print_cuadrado|LessThan57~2  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 860
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~0 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~1 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~2 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~3 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~4 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|Add49~12 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 940
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~5 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~6 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|desp_asteroide0~7 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 514
        Info (176357): Destination node print:print_cuadrado|Add49~21 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 940
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide1[0]~0  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide2[0]~0  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide3[0]~0  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide4[0]~1  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide5[0]~0  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide6[0]~0  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|posX_asteroide7[0]~1  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 849
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node print:print_cuadrado|explota_nave  File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 559
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node print:print_cuadrado|explota_nave~0 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/print.vhd Line: 559
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 2.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:01
Info (11888): Total time spent on timing analysis during the Fitter is 12.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (169177): 7 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin Lbtn uses I/O standard 3.3-V LVTTL at V10 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 7
    Info (169178): Pin Rbtn uses I/O standard 3.3-V LVTTL at W10 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 7
    Info (169178): Pin Ubtn uses I/O standard 3.3-V LVTTL at V9 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 7
    Info (169178): Pin Dbtn uses I/O standard 3.3-V LVTTL at W9 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 7
    Info (169178): Pin shoot uses I/O standard 3.3-V LVTTL at V8 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 8
    Info (169178): Pin btnB uses I/O standard 3.3-V LVTTL at W8 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 9
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/juego.vhd Line: 6
Info (144001): Generated suppressed messages file D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/output_files/juego.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5520 megabytes
    Info: Processing ended: Tue Nov 20 14:40:06 2018
    Info: Elapsed time: 00:04:03
    Info: Total CPU time (on all processors): 00:04:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Facultad/7 semestre/Diseño VLSI/Proyecto/FPGAVideogame/output_files/juego.fit.smsg.


