# Day 02 Completed: SystemVerilog Combinational Circuits

SystemVerilogの組み合わせ回路設計の完成版プロジェクトです。

## ファイル構成

- `seven_seg_decoder.sv` - 7セグメントデコーダ
- `alu_4bit.sv` - 4bit ALU
- `mux_8to1.sv` - 8-to-1 マルチプレクサ
- `top.sv` - 統合テストモジュール
- `tb_alu_4bit.sv` - ALUテストベンチ
- `Makefile` - ビルド・テスト自動化

## 実装モジュール

### 1. 7セグメントデコーダ
- 4bit入力 (0-F) を7セグメント表示用信号に変換
- アクティブロー出力 (0で点灯)
- 16進数表示対応

### 2. 4bit ALU
- 4種類の演算: 加算、減算、AND、OR
- フラグ出力: Zero、Carry
- オーバーフロー/アンダーフロー検出

### 3. 8-to-1 マルチプレクサ
- 8入力から1つを選択
- 3bit選択信号
- case文による実装

## ビルド・テスト方法

### シミュレーションテスト
```bash
make test
```

### FPGAビルド
```bash
# Tang Nano 9K
make BOARD=9k download

# Tang Nano 20K
make BOARD=20k download
```

### 個別テスト
```bash
# ALU シミュレーション
make sim

# 波形表示 (GTKWave必要)
gtkwave tb_alu_4bit.vcd
```

## テスト内容

ALUテストベンチで以下をテスト:
1. 基本加算 (5 + 3 = 8)
2. オーバーフロー (15 + 1 = 0, carry=1)
3. 基本減算 (8 - 3 = 5)
4. ゼロ結果 (5 - 5 = 0, zero=1)
5. AND演算 (12 & 10 = 8)
6. OR演算 (12 | 10 = 14)

## 学習ポイント

### SystemVerilog構文
- `always_comb` による組み合わせ回路
- `case文` による条件分岐
- ビット幅指定とキャリー計算
- アサーション (`assert`) によるテスト

### 設計手法
- モジュラー設計とインターフェース定義
- テストベンチによる機能検証
- 階層的な回路構成

### デバッグ技法
- シミュレーションでの動作確認
- 波形による信号解析
- エラーメッセージによる問題特定

## 発展課題

1. **BCD デコーダ**: 2進化10進数用のデコーダ実装
2. **優先エンコーダ**: 最上位の1ビット位置を出力
3. **パリティ生成器**: 偶数/奇数パリティ計算

これらの基本モジュールは、後のCPU設計で重要な構成要素となります。