Fitter report for LCD
Thu Apr 21 17:47:39 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 21 17:47:39 2022       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; LCD                                         ;
; Top-level Entity Name              ; LCD                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,167 / 6,272 ( 50 % )                      ;
;     Total combinational functions  ; 2,277 / 6,272 ( 36 % )                      ;
;     Dedicated logic registers      ; 2,020 / 6,272 ( 32 % )                      ;
; Total registers                    ; 2020                                        ;
; Total pins                         ; 24 / 92 ( 26 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 3 / 30 ( 10 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 3.10        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  65.5%      ;
;     Processors 5-8         ;   3.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; lcd_clk      ; Missing drive strength and slew rate ;
; HSYNC        ; Missing drive strength and slew rate ;
; VSYNC        ; Missing drive strength and slew rate ;
; lcd_light_en ; Missing drive strength and slew rate ;
; TRIG         ; Missing drive strength and slew rate ;
; OUTDATA[15]  ; Missing drive strength and slew rate ;
; OUTDATA[14]  ; Missing drive strength and slew rate ;
; OUTDATA[13]  ; Missing drive strength and slew rate ;
; OUTDATA[12]  ; Missing drive strength and slew rate ;
; OUTDATA[11]  ; Missing drive strength and slew rate ;
; OUTDATA[10]  ; Missing drive strength and slew rate ;
; OUTDATA[9]   ; Missing drive strength and slew rate ;
; OUTDATA[8]   ; Missing drive strength and slew rate ;
; OUTDATA[7]   ; Missing drive strength and slew rate ;
; OUTDATA[6]   ; Missing drive strength and slew rate ;
; OUTDATA[5]   ; Missing drive strength and slew rate ;
; OUTDATA[4]   ; Missing drive strength and slew rate ;
; OUTDATA[3]   ; Missing drive strength and slew rate ;
; OUTDATA[2]   ; Missing drive strength and slew rate ;
; OUTDATA[1]   ; Missing drive strength and slew rate ;
; OUTDATA[0]   ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                       ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Node              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                            ; Destination Port ; Destination Port Name ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Echo:inst2|BB[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[0]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[1]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[2]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[3]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[4]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[5]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[6]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[7]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[8]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[9]~_Duplicate_1                               ; Q                ;                       ;
; Echo:inst2|BB[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[10]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[11]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[12]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[13]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[14]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[15]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[16] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[16]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Echo:inst2|BB[17] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[17]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Echo:inst2|BB[18] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[18]~_Duplicate_1                              ; Q                ;                       ;
; Echo:inst2|BB[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Echo:inst2|BB[19] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Echo:inst2|BB[19]~_Duplicate_1                              ; Q                ;                       ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4364 ) ; 0.00 % ( 0 / 4364 )        ; 0.00 % ( 0 / 4364 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4364 ) ; 0.00 % ( 0 / 4364 )        ; 0.00 % ( 0 / 4364 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4352 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/li007/Desktop/EDAwork/v1.0.3/output_files/LCD.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 3,167 / 6,272 ( 50 % ) ;
;     -- Combinational with no register       ; 1147                   ;
;     -- Register only                        ; 890                    ;
;     -- Combinational with a register        ; 1130                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1494                   ;
;     -- 3 input functions                    ; 180                    ;
;     -- <=2 input functions                  ; 603                    ;
;     -- Register only                        ; 890                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2050                   ;
;     -- arithmetic mode                      ; 227                    ;
;                                             ;                        ;
; Total registers*                            ; 2,020 / 6,684 ( 30 % ) ;
;     -- Dedicated logic registers            ; 2,020 / 6,272 ( 32 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 276 / 392 ( 70 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 24 / 92 ( 26 % )       ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 6                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 3 / 30 ( 10 % )        ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global clocks                               ; 6 / 10 ( 60 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 13% / 13% / 14%        ;
; Peak interconnect usage (total/H/V)         ; 30% / 28% / 31%        ;
; Maximum fan-out                             ; 1978                   ;
; Highest non-global fan-out                  ; 457                    ;
; Total fan-out                               ; 14728                  ;
; Average fan-out                             ; 2.80                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3167 / 6272 ( 50 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1147                 ; 0                              ;
;     -- Register only                        ; 890                  ; 0                              ;
;     -- Combinational with a register        ; 1130                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1494                 ; 0                              ;
;     -- 3 input functions                    ; 180                  ; 0                              ;
;     -- <=2 input functions                  ; 603                  ; 0                              ;
;     -- Register only                        ; 890                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2050                 ; 0                              ;
;     -- arithmetic mode                      ; 227                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 2020                 ; 0                              ;
;     -- Dedicated logic registers            ; 2020 / 6272 ( 32 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 276 / 392 ( 70 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 24                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 3 / 30 ( 10 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )      ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 57                   ; 1                              ;
;     -- Registered Input Connections         ; 54                   ; 0                              ;
;     -- Output Connections                   ; 1                    ; 57                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14772                ; 66                             ;
;     -- Registered Connections               ; 5881                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 58                             ;
;     -- hard_block:auto_generated_inst       ; 58                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 1                              ;
;     -- Output Ports                         ; 21                   ; 3                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLKIN      ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Echo_snl   ; 142   ; 8        ; 3            ; 24           ; 21           ; 1978                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ext_rst_n1 ; 24    ; 2        ; 0            ; 11           ; 14           ; 18                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HSYNC        ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[0]   ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[10]  ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[11]  ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[12]  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[13]  ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[14]  ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[15]  ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[1]   ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[2]   ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[3]   ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[4]   ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[5]   ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[6]   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[7]   ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[8]   ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUTDATA[9]   ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TRIG         ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VSYNC        ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_clk      ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_light_en ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; OUTDATA[1]              ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; OUTDATA[0]              ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; OUTDATA[14]             ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; OUTDATA[15]             ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; lcd_light_en            ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; OUTDATA[11]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 6 / 14 ( 43 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 8        ; 10 / 12 ( 83 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLKIN                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; ext_rst_n1                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; lcd_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; VSYNC                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; HSYNC                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; OUTDATA[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; OUTDATA[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; OUTDATA[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; OUTDATA[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; OUTDATA[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; OUTDATA[10]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; OUTDATA[9]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; OUTDATA[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; OUTDATA[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; OUTDATA[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; OUTDATA[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; OUTDATA[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; OUTDATA[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; OUTDATA[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; OUTDATA[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; lcd_light_en                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; OUTDATA[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; TRIG                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; Echo_snl                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+
; Name                          ; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                      ;
; Switchover type               ; --                                                                      ;
; Input frequency 0             ; 25.0 MHz                                                                ;
; Input frequency 1             ; --                                                                      ;
; Nominal PFD frequency         ; 25.0 MHz                                                                ;
; Nominal VCO frequency         ; 500.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                    ;
; VCO phase shift step          ; 250 ps                                                                  ;
; VCO multiply                  ; --                                                                      ;
; VCO divide                    ; --                                                                      ;
; Freq min lock                 ; 15.0 MHz                                                                ;
; Freq max lock                 ; 32.51 MHz                                                               ;
; M VCO Tap                     ; 0                                                                       ;
; M Initial                     ; 1                                                                       ;
; M value                       ; 20                                                                      ;
; N value                       ; 1                                                                       ;
; Charge pump current           ; setting 1                                                               ;
; Loop filter resistance        ; setting 24                                                              ;
; Loop filter capacitance       ; setting 0                                                               ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                      ;
; Bandwidth type                ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                     ;
; PLL location                  ; PLL_1                                                                   ;
; Inclk0 signal                 ; CLKIN                                                                   ;
; Inclk1 signal                 ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 4   ; 6.25 MHz         ; 0 (0 ps)    ; 0.56 (250 ps)    ; 50/50      ; C0      ; 80            ; 40/40 Even   ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 25  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2]            ; clock2       ; 1    ; 100 ; 0.25 MHz         ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[2] ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C2      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ;                                                  ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                             ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------+--------------+
; |LCD                                      ; 3167 (1)    ; 2020 (0)                  ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 24   ; 0            ; 1147 (1)     ; 890 (0)           ; 1130 (0)         ; |LCD                                                                                                            ; work         ;
;    |Echo:inst2|                           ; 623 (55)    ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 584 (16)     ; 2 (2)             ; 37 (37)          ; |LCD|Echo:inst2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 557 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 557 (0)      ; 0 (0)             ; 0 (0)            ; |LCD|Echo:inst2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_kkm:auto_generated|  ; 557 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 557 (0)      ; 0 (0)             ; 0 (0)            ; |LCD|Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_cnh:divider| ; 557 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 557 (0)      ; 0 (0)             ; 0 (0)            ; |LCD|Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                       ; work         ;
;                |alt_u_div_caf:divider|    ; 557 (557)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 557 (557)    ; 0 (0)             ; 0 (0)            ; |LCD|Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider ; work         ;
;       |lpm_mult:Mult0|                    ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |LCD|Echo:inst2|lpm_mult:Mult0                                                                                  ; work         ;
;          |mult_dft:auto_generated|        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |LCD|Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated                                                          ; work         ;
;    |LCDctrol:inst1|                       ; 47 (47)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 20 (20)          ; |LCD|LCDctrol:inst1                                                                                             ; work         ;
;    |altpll0:inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LCD|altpll0:inst                                                                                               ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LCD|altpll0:inst|altpll:altpll_component                                                                       ; work         ;
;          |altpll0_altpll:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LCD|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated                                         ; work         ;
;    |cunchu:inst3|                         ; 2463 (2463) ; 1937 (1937)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 526 (526)    ; 888 (888)         ; 1049 (1049)      ; |LCD|cunchu:inst3                                                                                               ; work         ;
;    |lpm_counter0:inst4|                   ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 24 (0)           ; |LCD|lpm_counter0:inst4                                                                                         ; work         ;
;       |lpm_counter:LPM_COUNTER_component| ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 24 (0)           ; |LCD|lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component                                                       ; work         ;
;          |cntr_coj:auto_generated|        ; 33 (26)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 24 (24)          ; |LCD|lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated                               ; work         ;
;             |cmpr_cic:cmpr1|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LCD|lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|cmpr_cic:cmpr1                ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSYNC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VSYNC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_light_en ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TRIG         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUTDATA[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLKIN        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ext_rst_n1   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Echo_snl     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLKIN               ;                   ;         ;
; ext_rst_n1          ;                   ;         ;
; Echo_snl            ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; CLKIN                                                                                    ; PIN_23             ; 1       ; Clock               ; no     ; --                   ; --               ; --                        ;
; Echo:inst2|LessThan0~5                                                                   ; LCCOMB_X14_Y17_N22 ; 19      ; Async. clear        ; no     ; --                   ; --               ; --                        ;
; Echo_snl                                                                                 ; PIN_142            ; 1978    ; Async. clear, Clock ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; LCDctrol:inst1|LessThan0~0                                                               ; LCCOMB_X16_Y12_N0  ; 9       ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; LCDctrol:inst1|LessThan2~1                                                               ; LCCOMB_X24_Y12_N0  ; 9       ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; LCDctrol:inst1|OUTDADA~3                                                                 ; LCCOMB_X17_Y11_N2  ; 1       ; Latch enable        ; no     ; --                   ; --               ; --                        ;
; LCDctrol:inst1|PHSYNC                                                                    ; FF_X33_Y12_N27     ; 10      ; Clock               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]      ; PLL_1              ; 11      ; Clock               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]      ; PLL_1              ; 22      ; Clock               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2]      ; PLL_1              ; 24      ; Clock               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; cunchu:inst3|DATA~3232                                                                   ; LCCOMB_X14_Y13_N24 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3234                                                                   ; LCCOMB_X21_Y13_N0  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3236                                                                   ; LCCOMB_X14_Y13_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3238                                                                   ; LCCOMB_X22_Y11_N28 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3240                                                                   ; LCCOMB_X19_Y11_N10 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3242                                                                   ; LCCOMB_X17_Y11_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3244                                                                   ; LCCOMB_X24_Y3_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3246                                                                   ; LCCOMB_X19_Y11_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3248                                                                   ; LCCOMB_X22_Y13_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3250                                                                   ; LCCOMB_X25_Y13_N20 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3252                                                                   ; LCCOMB_X21_Y7_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3254                                                                   ; LCCOMB_X21_Y11_N0  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3256                                                                   ; LCCOMB_X23_Y10_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3258                                                                   ; LCCOMB_X26_Y3_N28  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3260                                                                   ; LCCOMB_X25_Y13_N18 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3262                                                                   ; LCCOMB_X23_Y10_N10 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3264                                                                   ; LCCOMB_X23_Y8_N24  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3265                                                                   ; LCCOMB_X22_Y3_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3266                                                                   ; LCCOMB_X26_Y7_N28  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3267                                                                   ; LCCOMB_X22_Y7_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3268                                                                   ; LCCOMB_X18_Y4_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3269                                                                   ; LCCOMB_X31_Y4_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3270                                                                   ; LCCOMB_X16_Y4_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3271                                                                   ; LCCOMB_X17_Y4_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3272                                                                   ; LCCOMB_X23_Y3_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3273                                                                   ; LCCOMB_X24_Y4_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3274                                                                   ; LCCOMB_X24_Y4_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3275                                                                   ; LCCOMB_X24_Y4_N18  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3276                                                                   ; LCCOMB_X21_Y3_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3277                                                                   ; LCCOMB_X23_Y3_N22  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3278                                                                   ; LCCOMB_X25_Y6_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3279                                                                   ; LCCOMB_X22_Y4_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3281                                                                   ; LCCOMB_X29_Y13_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3283                                                                   ; LCCOMB_X16_Y3_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3284                                                                   ; LCCOMB_X19_Y6_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3285                                                                   ; LCCOMB_X23_Y6_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3286                                                                   ; LCCOMB_X22_Y4_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3287                                                                   ; LCCOMB_X19_Y3_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3288                                                                   ; LCCOMB_X18_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3289                                                                   ; LCCOMB_X24_Y4_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3290                                                                   ; LCCOMB_X21_Y4_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3291                                                                   ; LCCOMB_X23_Y6_N28  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3292                                                                   ; LCCOMB_X18_Y3_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3293                                                                   ; LCCOMB_X21_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3294                                                                   ; LCCOMB_X21_Y7_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3295                                                                   ; LCCOMB_X18_Y6_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3296                                                                   ; LCCOMB_X21_Y6_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3297                                                                   ; LCCOMB_X24_Y6_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3298                                                                   ; LCCOMB_X23_Y6_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3300                                                                   ; LCCOMB_X23_Y5_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3301                                                                   ; LCCOMB_X18_Y5_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3302                                                                   ; LCCOMB_X26_Y7_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3303                                                                   ; LCCOMB_X22_Y5_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3304                                                                   ; LCCOMB_X16_Y5_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3305                                                                   ; LCCOMB_X26_Y5_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3306                                                                   ; LCCOMB_X23_Y6_N24  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3307                                                                   ; LCCOMB_X21_Y5_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3308                                                                   ; LCCOMB_X18_Y5_N22  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3309                                                                   ; LCCOMB_X26_Y5_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3310                                                                   ; LCCOMB_X24_Y5_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3311                                                                   ; LCCOMB_X25_Y5_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3312                                                                   ; LCCOMB_X23_Y5_N18  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3313                                                                   ; LCCOMB_X19_Y5_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3314                                                                   ; LCCOMB_X24_Y5_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3315                                                                   ; LCCOMB_X25_Y5_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3317                                                                   ; LCCOMB_X32_Y14_N20 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3318                                                                   ; LCCOMB_X30_Y13_N0  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3319                                                                   ; LCCOMB_X31_Y14_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3320                                                                   ; LCCOMB_X32_Y10_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3321                                                                   ; LCCOMB_X32_Y11_N22 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3322                                                                   ; LCCOMB_X32_Y11_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3323                                                                   ; LCCOMB_X31_Y11_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3324                                                                   ; LCCOMB_X31_Y11_N14 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3325                                                                   ; LCCOMB_X30_Y14_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3326                                                                   ; LCCOMB_X31_Y12_N28 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3327                                                                   ; LCCOMB_X30_Y12_N22 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3328                                                                   ; LCCOMB_X30_Y14_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3329                                                                   ; LCCOMB_X30_Y12_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3330                                                                   ; LCCOMB_X31_Y12_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3331                                                                   ; LCCOMB_X29_Y11_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3332                                                                   ; LCCOMB_X29_Y11_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3334                                                                   ; LCCOMB_X31_Y7_N22  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3335                                                                   ; LCCOMB_X31_Y7_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3336                                                                   ; LCCOMB_X24_Y3_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3337                                                                   ; LCCOMB_X28_Y7_N22  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3338                                                                   ; LCCOMB_X28_Y6_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3339                                                                   ; LCCOMB_X28_Y6_N22  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3340                                                                   ; LCCOMB_X25_Y7_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3341                                                                   ; LCCOMB_X26_Y7_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3342                                                                   ; LCCOMB_X30_Y7_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3343                                                                   ; LCCOMB_X23_Y7_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3344                                                                   ; LCCOMB_X29_Y10_N0  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3345                                                                   ; LCCOMB_X28_Y7_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3346                                                                   ; LCCOMB_X29_Y10_N10 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3347                                                                   ; LCCOMB_X29_Y8_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3348                                                                   ; LCCOMB_X30_Y7_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3349                                                                   ; LCCOMB_X28_Y10_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3351                                                                   ; LCCOMB_X30_Y4_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3352                                                                   ; LCCOMB_X28_Y5_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3353                                                                   ; LCCOMB_X25_Y4_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3354                                                                   ; LCCOMB_X30_Y4_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3355                                                                   ; LCCOMB_X26_Y3_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3356                                                                   ; LCCOMB_X29_Y3_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3357                                                                   ; LCCOMB_X29_Y5_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3358                                                                   ; LCCOMB_X30_Y5_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3359                                                                   ; LCCOMB_X29_Y5_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3360                                                                   ; LCCOMB_X29_Y4_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3361                                                                   ; LCCOMB_X25_Y4_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3362                                                                   ; LCCOMB_X29_Y6_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3363                                                                   ; LCCOMB_X28_Y5_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3364                                                                   ; LCCOMB_X29_Y4_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3365                                                                   ; LCCOMB_X28_Y4_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3366                                                                   ; LCCOMB_X28_Y4_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3368                                                                   ; LCCOMB_X28_Y14_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3369                                                                   ; LCCOMB_X25_Y16_N22 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3370                                                                   ; LCCOMB_X24_Y10_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3371                                                                   ; LCCOMB_X25_Y11_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3372                                                                   ; LCCOMB_X26_Y16_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3373                                                                   ; LCCOMB_X29_Y15_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3374                                                                   ; LCCOMB_X24_Y14_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3375                                                                   ; LCCOMB_X25_Y14_N24 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3376                                                                   ; LCCOMB_X29_Y15_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3377                                                                   ; LCCOMB_X28_Y15_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3378                                                                   ; LCCOMB_X24_Y15_N6  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3379                                                                   ; LCCOMB_X26_Y15_N22 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3380                                                                   ; LCCOMB_X28_Y12_N2  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3381                                                                   ; LCCOMB_X24_Y16_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3382                                                                   ; LCCOMB_X24_Y15_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3383                                                                   ; LCCOMB_X23_Y15_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3385                                                                   ; LCCOMB_X32_Y9_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3386                                                                   ; LCCOMB_X29_Y7_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3387                                                                   ; LCCOMB_X29_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3388                                                                   ; LCCOMB_X29_Y7_N24  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3389                                                                   ; LCCOMB_X33_Y9_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3390                                                                   ; LCCOMB_X32_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3391                                                                   ; LCCOMB_X28_Y9_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3392                                                                   ; LCCOMB_X28_Y9_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3393                                                                   ; LCCOMB_X25_Y9_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3394                                                                   ; LCCOMB_X26_Y9_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3395                                                                   ; LCCOMB_X26_Y9_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3396                                                                   ; LCCOMB_X25_Y9_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3397                                                                   ; LCCOMB_X26_Y9_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3398                                                                   ; LCCOMB_X31_Y7_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3399                                                                   ; LCCOMB_X29_Y9_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3400                                                                   ; LCCOMB_X30_Y9_N18  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3402                                                                   ; LCCOMB_X23_Y13_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3403                                                                   ; LCCOMB_X22_Y16_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3404                                                                   ; LCCOMB_X24_Y9_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3405                                                                   ; LCCOMB_X23_Y13_N22 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3406                                                                   ; LCCOMB_X19_Y7_N18  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3407                                                                   ; LCCOMB_X23_Y11_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3408                                                                   ; LCCOMB_X23_Y7_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3409                                                                   ; LCCOMB_X25_Y10_N6  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3410                                                                   ; LCCOMB_X24_Y13_N18 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3411                                                                   ; LCCOMB_X21_Y11_N6  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3412                                                                   ; LCCOMB_X26_Y11_N10 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3413                                                                   ; LCCOMB_X25_Y14_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3414                                                                   ; LCCOMB_X26_Y11_N6  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3415                                                                   ; LCCOMB_X21_Y11_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3416                                                                   ; LCCOMB_X25_Y11_N10 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3417                                                                   ; LCCOMB_X25_Y15_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3419                                                                   ; LCCOMB_X17_Y5_N4   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3420                                                                   ; LCCOMB_X16_Y6_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3421                                                                   ; LCCOMB_X17_Y9_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3422                                                                   ; LCCOMB_X17_Y9_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3423                                                                   ; LCCOMB_X17_Y5_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3424                                                                   ; LCCOMB_X16_Y6_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3425                                                                   ; LCCOMB_X17_Y7_N24  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3426                                                                   ; LCCOMB_X17_Y7_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3427                                                                   ; LCCOMB_X17_Y6_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3428                                                                   ; LCCOMB_X18_Y8_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3429                                                                   ; LCCOMB_X25_Y6_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3430                                                                   ; LCCOMB_X16_Y7_N30  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3431                                                                   ; LCCOMB_X14_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3432                                                                   ; LCCOMB_X18_Y8_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3433                                                                   ; LCCOMB_X22_Y9_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3434                                                                   ; LCCOMB_X16_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3436                                                                   ; LCCOMB_X19_Y14_N22 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3437                                                                   ; LCCOMB_X18_Y12_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3438                                                                   ; LCCOMB_X16_Y11_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3439                                                                   ; LCCOMB_X17_Y11_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3440                                                                   ; LCCOMB_X19_Y15_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3441                                                                   ; LCCOMB_X23_Y16_N2  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3442                                                                   ; LCCOMB_X24_Y14_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3443                                                                   ; LCCOMB_X23_Y14_N12 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3444                                                                   ; LCCOMB_X24_Y14_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3445                                                                   ; LCCOMB_X22_Y14_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3446                                                                   ; LCCOMB_X17_Y14_N14 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3447                                                                   ; LCCOMB_X18_Y14_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3448                                                                   ; LCCOMB_X17_Y14_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3449                                                                   ; LCCOMB_X22_Y14_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3450                                                                   ; LCCOMB_X24_Y14_N6  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3451                                                                   ; LCCOMB_X22_Y14_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3453                                                                   ; LCCOMB_X32_Y8_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3454                                                                   ; LCCOMB_X31_Y6_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3455                                                                   ; LCCOMB_X31_Y8_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3456                                                                   ; LCCOMB_X31_Y10_N0  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3457                                                                   ; LCCOMB_X32_Y7_N18  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3458                                                                   ; LCCOMB_X32_Y5_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3459                                                                   ; LCCOMB_X26_Y9_N22  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3460                                                                   ; LCCOMB_X26_Y8_N0   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3461                                                                   ; LCCOMB_X31_Y6_N18  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3462                                                                   ; LCCOMB_X33_Y8_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3463                                                                   ; LCCOMB_X30_Y8_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3464                                                                   ; LCCOMB_X30_Y8_N24  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3465                                                                   ; LCCOMB_X32_Y8_N28  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3466                                                                   ; LCCOMB_X32_Y6_N28  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3467                                                                   ; LCCOMB_X31_Y8_N14  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3468                                                                   ; LCCOMB_X30_Y6_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3470                                                                   ; LCCOMB_X18_Y13_N2  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3471                                                                   ; LCCOMB_X17_Y13_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3472                                                                   ; LCCOMB_X17_Y13_N4  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3473                                                                   ; LCCOMB_X18_Y13_N8  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3474                                                                   ; LCCOMB_X16_Y13_N10 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3475                                                                   ; LCCOMB_X16_Y13_N24 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3476                                                                   ; LCCOMB_X19_Y10_N20 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3477                                                                   ; LCCOMB_X19_Y10_N2  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3478                                                                   ; LCCOMB_X18_Y11_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3479                                                                   ; LCCOMB_X18_Y12_N28 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3480                                                                   ; LCCOMB_X18_Y9_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3481                                                                   ; LCCOMB_X19_Y9_N12  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3482                                                                   ; LCCOMB_X18_Y9_N14  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3483                                                                   ; LCCOMB_X17_Y12_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3484                                                                   ; LCCOMB_X18_Y11_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3485                                                                   ; LCCOMB_X19_Y9_N26  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3487                                                                   ; LCCOMB_X13_Y11_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3488                                                                   ; LCCOMB_X17_Y8_N10  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3489                                                                   ; LCCOMB_X19_Y8_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3490                                                                   ; LCCOMB_X17_Y8_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3491                                                                   ; LCCOMB_X12_Y8_N2   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3492                                                                   ; LCCOMB_X13_Y7_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3493                                                                   ; LCCOMB_X13_Y10_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3494                                                                   ; LCCOMB_X13_Y10_N26 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3495                                                                   ; LCCOMB_X16_Y8_N8   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3496                                                                   ; LCCOMB_X12_Y8_N28  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3497                                                                   ; LCCOMB_X14_Y10_N2  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3498                                                                   ; LCCOMB_X14_Y10_N30 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3499                                                                   ; LCCOMB_X16_Y8_N16  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3500                                                                   ; LCCOMB_X13_Y8_N6   ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3501                                                                   ; LCCOMB_X13_Y8_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|DATA~3502                                                                   ; LCCOMB_X14_Y9_N20  ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; cunchu:inst3|LessThan0~2                                                                 ; LCCOMB_X25_Y7_N30  ; 9       ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; ext_rst_n1                                                                               ; PIN_24             ; 18      ; Async. clear        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|cout_actual ; LCCOMB_X8_Y23_N2   ; 25      ; Sync. load          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Echo_snl                                                                            ; PIN_142        ; 1978    ; 736                                  ; Global Clock         ; GCLK2            ; --                        ;
; LCDctrol:inst1|PHSYNC                                                               ; FF_X33_Y12_N27 ; 10      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 11      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1          ; 22      ; 1                                    ; Global Clock         ; GCLK4            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1          ; 24      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; ext_rst_n1                                                                          ; PIN_24         ; 18      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; LCDctrol:inst1|Thsync[2]                                                                                                                ; 457     ;
; LCDctrol:inst1|Thsync[0]                                                                                                                ; 455     ;
; LCDctrol:inst1|Thsync[1]                                                                                                                ; 455     ;
; LCDctrol:inst1|Thsync[3]                                                                                                                ; 306     ;
; Echo:inst2|QQ[2]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[7]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[3]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[6]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[1]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[4]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[5]                                                                                                                        ; 242     ;
; Echo:inst2|QQ[0]                                                                                                                        ; 242     ;
; cunchu:inst3|Add1~1                                                                                                                     ; 152     ;
; cunchu:inst3|Add1~2                                                                                                                     ; 33      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[12]~16 ; 31      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[12]~16 ; 31      ;
; cunchu:inst3|Add1~3                                                                                                                     ; 30      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[12]~16 ; 30      ;
; cunchu:inst3|Add1~4                                                                                                                     ; 29      ;
; cunchu:inst3|Add1~0                                                                                                                     ; 29      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[12]~16 ; 29      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[11]~14 ; 27      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[12]~16 ; 26      ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|cout_actual                                                ; 25      ;
; ~GND                                                                                                                                    ; 24      ;
; Echo:inst2|LessThan0~5                                                                                                                  ; 19      ;
; cunchu:inst3|m[7]                                                                                                                       ; 18      ;
; cunchu:inst3|m[6]                                                                                                                       ; 18      ;
; cunchu:inst3|m[5]                                                                                                                       ; 18      ;
; cunchu:inst3|m[4]                                                                                                                       ; 18      ;
; cunchu:inst3|m[3]                                                                                                                       ; 18      ;
; cunchu:inst3|m[2]                                                                                                                       ; 18      ;
; cunchu:inst3|m[1]                                                                                                                       ; 18      ;
; cunchu:inst3|m[0]                                                                                                                       ; 18      ;
; LCDctrol:inst1|DATAAA[15]                                                                                                               ; 17      ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_27_result_int[12]~16 ; 17      ;
; cunchu:inst3|DATA~3486                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3469                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3452                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3435                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3418                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3401                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3384                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3367                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3350                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3333                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3316                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3299                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3282                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3263                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3253                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3231                                                                                                                  ; 16      ;
; cunchu:inst3|DATA~3261                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3259                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3257                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3255                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3251                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3249                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3247                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3245                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3243                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3241                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3239                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3237                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3235                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3233                                                                                                                  ; 15      ;
; cunchu:inst3|DATA~3230                                                                                                                  ; 15      ;
; cunchu:inst3|LessThan0~2                                                                                                                ; 9       ;
; LCDctrol:inst1|LessThan2~1                                                                                                              ; 9       ;
; LCDctrol:inst1|LessThan0~0                                                                                                              ; 9       ;
; cunchu:inst3|DATA~3502                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3501                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3500                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3499                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3498                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3497                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3496                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3495                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3494                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3493                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3492                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3491                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3490                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3489                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3488                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3487                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3485                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3484                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3483                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3482                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3481                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3480                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3479                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3478                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3477                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3476                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3475                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3474                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3473                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3472                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3471                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3470                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3468                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3467                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3466                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3465                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3464                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3463                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3462                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3461                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3460                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3459                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3458                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3457                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3456                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3455                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3454                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3453                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3451                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3450                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3449                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3448                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3447                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3446                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3445                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3444                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3443                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3442                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3441                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3440                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3439                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3438                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3437                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3436                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3434                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3433                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3432                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3431                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3430                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3429                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3428                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3427                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3426                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3425                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3424                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3423                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3422                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3421                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3420                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3419                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3417                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3416                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3415                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3414                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3413                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3412                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3411                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3410                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3409                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3408                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3407                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3406                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3405                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3404                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3403                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3402                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3400                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3399                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3398                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3397                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3396                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3395                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3394                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3393                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3392                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3391                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3390                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3389                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3388                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3387                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3386                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3385                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3383                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3382                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3381                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3380                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3379                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3378                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3377                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3376                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3375                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3374                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3373                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3372                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3371                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3370                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3369                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3368                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3366                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3365                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3364                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3363                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3362                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3361                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3360                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3359                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3358                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3357                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3356                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3355                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3354                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3353                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3352                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3351                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3349                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3348                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3347                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3346                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3345                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3344                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3343                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3342                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3341                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3340                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3339                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3338                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3337                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3336                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3335                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3334                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3332                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3331                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3330                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3329                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3328                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3327                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3326                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3325                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3324                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3323                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3322                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3321                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3320                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3319                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3318                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3317                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3315                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3314                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3313                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3312                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3311                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3310                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3309                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3308                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3307                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3306                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3305                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3304                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3303                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3302                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3301                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3300                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3298                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3297                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3296                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3295                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3294                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3293                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3292                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3291                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3290                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3289                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3288                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3287                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3286                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3285                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3284                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3283                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3281                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3279                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3278                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3277                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3276                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3275                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3274                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3273                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3272                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3271                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3270                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3269                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3268                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3267                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3266                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3265                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3264                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3262                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3260                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3258                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3256                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3254                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3252                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3250                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3248                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3246                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3244                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3242                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3240                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3238                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3236                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3234                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~3232                                                                                                                  ; 8       ;
; cunchu:inst3|DATA~1965                                                                                                                  ; 8       ;
; LCDctrol:inst1|Thsync[4]                                                                                                                ; 7       ;
; LCDctrol:inst1|Thsync[7]                                                                                                                ; 6       ;
; LCDctrol:inst1|Thsync[5]                                                                                                                ; 6       ;
; LCDctrol:inst1|Thsync[8]                                                                                                                ; 5       ;
; LCDctrol:inst1|Thsync[6]                                                                                                                ; 5       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~6                                                                                ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~4                                                                                ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~2                                                                                ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~0                                                                                ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[17]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[16]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[15]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[14]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[13]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[12]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[11]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[10]                                                                             ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[9]                                                                              ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[8]                                                                              ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[7]                                                                              ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[6]                                                                              ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[5]                                                                              ; 4       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[4]                                                                              ; 4       ;
; LCDctrol:inst1|Tvsync[7]                                                                                                                ; 4       ;
; LCDctrol:inst1|Tvsync[8]                                                                                                                ; 4       ;
; LCDctrol:inst1|Tvsync[2]                                                                                                                ; 4       ;
; LCDctrol:inst1|Tvsync[1]                                                                                                                ; 4       ;
; Echo:inst2|BB[0]~_Duplicate_1                                                                                                           ; 3       ;
; LCDctrol:inst1|Equal0~4                                                                                                                 ; 3       ;
; LCDctrol:inst1|LessThan5~0                                                                                                              ; 3       ;
; LCDctrol:inst1|LessThan1~1                                                                                                              ; 3       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~18                                                                               ; 3       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~16                                                                               ; 3       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~14                                                                               ; 3       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~12                                                                               ; 3       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~10                                                                               ; 3       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~8                                                                                ; 3       ;
; LCDctrol:inst1|Tvsync[0]                                                                                                                ; 3       ;
; LCDctrol:inst1|Tvsync[6]                                                                                                                ; 3       ;
; LCDctrol:inst1|Tvsync[5]                                                                                                                ; 3       ;
; LCDctrol:inst1|Tvsync[4]                                                                                                                ; 3       ;
; LCDctrol:inst1|Tvsync[3]                                                                                                                ; 3       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[161]~784            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[314]~783            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[302]~782            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[290]~781            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[278]~780            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[266]~779            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[254]~778            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[242]~777            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[230]~776            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[218]~775            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[206]~774            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[194]~773            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[182]~772            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[170]~771            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[158]~770            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[146]~769            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[147]~768            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[147]~767            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[140]~765            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[141]~764            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[315]~754            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[315]~753            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[317]~752            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[318]~751            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[319]~750            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[320]~749            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[321]~748            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[303]~746            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[303]~745            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[305]~744            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[306]~743            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[307]~742            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[308]~741            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[309]~740            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[291]~738            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[291]~737            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[293]~736            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[294]~735            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[295]~734            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[296]~733            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[297]~732            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[279]~730            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[279]~729            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[281]~728            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[282]~727            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[283]~726            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[284]~725            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[285]~724            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[267]~722            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[267]~721            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[269]~720            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[270]~719            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[271]~718            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[272]~717            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[273]~716            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[255]~714            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[255]~713            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[257]~712            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[258]~711            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[259]~710            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[260]~709            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[261]~708            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[243]~706            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[243]~705            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[245]~704            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[246]~703            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[247]~702            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[248]~701            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[249]~700            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[231]~698            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[231]~697            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[233]~696            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[234]~695            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[235]~694            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[236]~693            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[237]~692            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[219]~690            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[219]~689            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[221]~688            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[222]~687            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[223]~686            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[224]~685            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[225]~684            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[207]~682            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[207]~681            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[209]~680            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[210]~679            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[211]~678            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[212]~677            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[213]~676            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[195]~674            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[195]~673            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[197]~672            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[198]~671            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[199]~670            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[200]~669            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[201]~668            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[183]~666            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[183]~665            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[185]~664            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[186]~663            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[187]~662            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[188]~661            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[189]~660            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[171]~658            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[171]~657            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[173]~656            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[174]~655            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[175]~654            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[176]~653            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[177]~652            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[159]~650            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[159]~649            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[162]~648            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[163]~647            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[164]~646            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[165]~645            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[150]~643            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[151]~642            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[152]~641            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[153]~640            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[316]~621            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[304]~609            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[292]~597            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[280]~585            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[268]~573            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[256]~561            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[244]~549            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[232]~537            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[220]~525            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[208]~513            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[196]~501            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[184]~489            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[172]~477            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[160]~465            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[149]~454            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[137]~443            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[138]~441            ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[139]~439            ; 2       ;
; LCDctrol:inst1|Equal0~3                                                                                                                 ; 2       ;
; cunchu:inst3|DATA~2314                                                                                                                  ; 2       ;
; LCDctrol:inst1|LessThan3~0                                                                                                              ; 2       ;
; Echo:inst2|BB[19]~55                                                                                                                    ; 2       ;
; Echo:inst2|BB[18]~53                                                                                                                    ; 2       ;
; Echo:inst2|BB[17]~51                                                                                                                    ; 2       ;
; Echo:inst2|BB[16]~49                                                                                                                    ; 2       ;
; Echo:inst2|BB[15]~47                                                                                                                    ; 2       ;
; Echo:inst2|BB[14]~45                                                                                                                    ; 2       ;
; Echo:inst2|BB[13]~43                                                                                                                    ; 2       ;
; Echo:inst2|BB[12]~41                                                                                                                    ; 2       ;
; Echo:inst2|BB[11]~39                                                                                                                    ; 2       ;
; Echo:inst2|BB[10]~37                                                                                                                    ; 2       ;
; Echo:inst2|BB[9]~35                                                                                                                     ; 2       ;
; Echo:inst2|BB[8]~33                                                                                                                     ; 2       ;
; Echo:inst2|BB[7]~31                                                                                                                     ; 2       ;
; Echo:inst2|BB[6]~29                                                                                                                     ; 2       ;
; Echo:inst2|BB[5]~27                                                                                                                     ; 2       ;
; Echo:inst2|BB[4]~25                                                                                                                     ; 2       ;
; Echo:inst2|BB[3]~23                                                                                                                     ; 2       ;
; Echo:inst2|BB[2]~21                                                                                                                     ; 2       ;
; Echo:inst2|BB[1]~19                                                                                                                     ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[1]~20  ; 2       ;
; cunchu:inst3|m[8]                                                                                                                       ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_20_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_19_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_18_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_17_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_16_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[1]~20  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[2]~18  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_12_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_11_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[9]~10  ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[8]~8   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[7]~6   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[6]~4   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[5]~2   ; 2       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_10_result_int[4]~0   ; 2       ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|op_1~20                                                                               ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[0]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[1]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[2]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[3]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[4]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[5]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[6]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[7]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[8]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[9]                                         ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[10]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[11]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[12]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[13]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[14]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[15]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[16]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[17]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[18]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[19]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[20]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[21]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[22]                                        ; 2       ;
; lpm_counter0:inst4|lpm_counter:LPM_COUNTER_component|cntr_coj:auto_generated|counter_reg_bit[23]                                        ; 2       ;
; CLKIN~input                                                                                                                             ; 1       ;
; Echo:inst2|BB[0]~57                                                                                                                     ; 1       ;
; Echo:inst2|QQ[11]~36                                                                                                                    ; 1       ;
; Echo:inst2|QQ[12]~35                                                                                                                    ; 1       ;
; Echo:inst2|QQ[13]~34                                                                                                                    ; 1       ;
; Echo:inst2|QQ[14]~33                                                                                                                    ; 1       ;
; Echo:inst2|QQ[15]~32                                                                                                                    ; 1       ;
; Echo:inst2|QQ[16]~31                                                                                                                    ; 1       ;
; Echo:inst2|QQ[17]~30                                                                                                                    ; 1       ;
; Echo:inst2|QQ[18]~29                                                                                                                    ; 1       ;
; Echo:inst2|QQ[8]~28                                                                                                                     ; 1       ;
; Echo:inst2|QQ[9]~27                                                                                                                     ; 1       ;
; Echo:inst2|QQ[10]~26                                                                                                                    ; 1       ;
; Echo:inst2|QQ[2]~25                                                                                                                     ; 1       ;
; Echo:inst2|QQ[7]~24                                                                                                                     ; 1       ;
; Echo:inst2|QQ[3]~23                                                                                                                     ; 1       ;
; Echo:inst2|QQ[6]~22                                                                                                                     ; 1       ;
; Echo:inst2|QQ[1]~21                                                                                                                     ; 1       ;
; Echo:inst2|QQ[4]~20                                                                                                                     ; 1       ;
; Echo:inst2|QQ[5]~19                                                                                                                     ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[148]~766            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[142]~763            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[327]~762            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[327]~761            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[329]~760            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[330]~759            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[331]~758            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[332]~757            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[333]~756            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[334]~755            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[322]~747            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[310]~739            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[298]~731            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[286]~723            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[274]~715            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[262]~707            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[250]~699            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[238]~691            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[226]~683            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[214]~675            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[202]~667            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[190]~659            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[178]~651            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[166]~644            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[154]~639            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[301]~638            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[288]~637            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[288]~636            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[301]~635            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[328]~634            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[328]~633            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[329]~632            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[330]~631            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[331]~630            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[332]~629            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[333]~628            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[334]~627            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[289]~626            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[276]~625            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[276]~624            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[289]~623            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[316]~622            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[317]~620            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[318]~619            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[319]~618            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[320]~617            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[321]~616            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[322]~615            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[277]~614            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[264]~613            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[264]~612            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[277]~611            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[304]~610            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[305]~608            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[306]~607            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[307]~606            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[308]~605            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[309]~604            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[310]~603            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[265]~602            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[252]~601            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[252]~600            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[265]~599            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[292]~598            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[293]~596            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[294]~595            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[295]~594            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[296]~593            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[297]~592            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[298]~591            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[253]~590            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[240]~589            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[240]~588            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[253]~587            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[280]~586            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[281]~584            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[282]~583            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[283]~582            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[284]~581            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[285]~580            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[286]~579            ; 1       ;
; cunchu:inst3|LessThan0~1                                                                                                                ; 1       ;
; cunchu:inst3|LessThan0~0                                                                                                                ; 1       ;
; Echo:inst2|LessThan0~4                                                                                                                  ; 1       ;
; Echo:inst2|LessThan0~3                                                                                                                  ; 1       ;
; Echo:inst2|LessThan0~2                                                                                                                  ; 1       ;
; Echo:inst2|LessThan0~1                                                                                                                  ; 1       ;
; Echo:inst2|QQ[11]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[12]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[13]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[14]                                                                                                                       ; 1       ;
; Echo:inst2|LessThan0~0                                                                                                                  ; 1       ;
; Echo:inst2|QQ[15]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[16]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[17]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[18]                                                                                                                       ; 1       ;
; Echo:inst2|QQ[8]                                                                                                                        ; 1       ;
; Echo:inst2|QQ[9]                                                                                                                        ; 1       ;
; Echo:inst2|QQ[10]                                                                                                                       ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[241]~578            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[228]~577            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[228]~576            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[241]~575            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[268]~574            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[269]~572            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[270]~571            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[271]~570            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[272]~569            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[273]~568            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[274]~567            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[229]~566            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[216]~565            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[216]~564            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[229]~563            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[256]~562            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[257]~560            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[258]~559            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[259]~558            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[260]~557            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[261]~556            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[262]~555            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[217]~554            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[204]~553            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[204]~552            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[217]~551            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[244]~550            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[245]~548            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[246]~547            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[247]~546            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[248]~545            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[249]~544            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[250]~543            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[205]~542            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[192]~541            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[192]~540            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[205]~539            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[232]~538            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[233]~536            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[234]~535            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[235]~534            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[236]~533            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[237]~532            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[238]~531            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[193]~530            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[180]~529            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[180]~528            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[193]~527            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[220]~526            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[221]~524            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[222]~523            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[223]~522            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[224]~521            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[225]~520            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[226]~519            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[181]~518            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[168]~517            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[168]~516            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[181]~515            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[208]~514            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[209]~512            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[210]~511            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[211]~510            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[212]~509            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[213]~508            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[214]~507            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[169]~506            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[156]~505            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[156]~504            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[169]~503            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[196]~502            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[197]~500            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[198]~499            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[199]~498            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[200]~497            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[201]~496            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[202]~495            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[157]~494            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[144]~493            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[144]~492            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[157]~491            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[184]~490            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[185]~488            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[186]~487            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[187]~486            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[188]~485            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[189]~484            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[190]~483            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[145]~482            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[132]~481            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[132]~480            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[145]~479            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[172]~478            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[173]~476            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[174]~475            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[175]~474            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[176]~473            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[177]~472            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[178]~471            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[133]~470            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[120]~469            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[120]~468            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[133]~467            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[160]~466            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[161]~464            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[162]~463            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[163]~462            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[164]~461            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[165]~460            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[166]~459            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[121]~458            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[121]~457            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[148]~456            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[149]~455            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[150]~453            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[151]~452            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[152]~451            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[153]~450            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[154]~449            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[135]~448            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[135]~447            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[136]~446            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[136]~445            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[137]~444            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[138]~442            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[139]~440            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[140]~438            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[141]~437            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[142]~436            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[123]~435            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[123]~434            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[124]~433            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[124]~432            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[125]~431            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[125]~430            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[126]~429            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[126]~428            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[127]~427            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[127]~426            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[128]~425            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[128]~424            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[129]~423            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[129]~422            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[130]~421            ; 1       ;
; Echo:inst2|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[130]~420            ; 1       ;
; cunchu:inst3|DATA~3280                                                                                                                  ; 1       ;
; LCDctrol:inst1|LessThan2~0                                                                                                              ; 1       ;
; LCDctrol:inst1|OUTDADA~4                                                                                                                ; 1       ;
; LCDctrol:inst1|OUTDADA~3                                                                                                                ; 1       ;
; LCDctrol:inst1|OUTDADA~2                                                                                                                ; 1       ;
; LCDctrol:inst1|OUTDADA~1                                                                                                                ; 1       ;
; LCDctrol:inst1|OUTDADA~0                                                                                                                ; 1       ;
; LCDctrol:inst1|Equal0~12                                                                                                                ; 1       ;
; LCDctrol:inst1|Equal0~11                                                                                                                ; 1       ;
; LCDctrol:inst1|Equal0~10                                                                                                                ; 1       ;
; LCDctrol:inst1|Equal0~9                                                                                                                 ; 1       ;
; LCDctrol:inst1|Equal0~8                                                                                                                 ; 1       ;
; cunchu:inst3|DATA~3229                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3228                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~811                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3227                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~875                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~907                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~843                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3226                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3225                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~787                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3224                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~819                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~883                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~851                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3223                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~803                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3222                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~835                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~899                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~867                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3221                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~795                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3220                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~859                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~891                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~827                                                                                                                   ; 1       ;
; cunchu:inst3|DATA~3219                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3218                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3217                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~1323                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3216                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~1387                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~1419                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~1355                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3215                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3214                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~1299                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~3213                                                                                                                  ; 1       ;
; cunchu:inst3|DATA~1331                                                                                                                  ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y18_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|w139w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Echo:inst2|lpm_mult:Mult0|mult_dft:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y19_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,709 / 32,401 ( 18 % ) ;
; C16 interconnects     ; 66 / 1,326 ( 5 % )      ;
; C4 interconnects      ; 3,088 / 21,816 ( 14 % ) ;
; Direct links          ; 519 / 32,401 ( 2 % )    ;
; Global clocks         ; 6 / 10 ( 60 % )         ;
; Local interconnects   ; 1,190 / 10,320 ( 12 % ) ;
; R24 interconnects     ; 70 / 1,289 ( 5 % )      ;
; R4 interconnects      ; 3,790 / 28,186 ( 13 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.47) ; Number of LABs  (Total = 276) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 18                            ;
; 3                                           ; 12                            ;
; 4                                           ; 6                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 11                            ;
; 8                                           ; 8                             ;
; 9                                           ; 11                            ;
; 10                                          ; 13                            ;
; 11                                          ; 9                             ;
; 12                                          ; 13                            ;
; 13                                          ; 16                            ;
; 14                                          ; 10                            ;
; 15                                          ; 28                            ;
; 16                                          ; 102                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 276) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 6                             ;
; 1 Clock                            ; 228                           ;
; 1 Clock enable                     ; 86                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 62                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.70) ; Number of LABs  (Total = 276) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 11                            ;
; 3                                            ; 2                             ;
; 4                                            ; 16                            ;
; 5                                            ; 2                             ;
; 6                                            ; 8                             ;
; 7                                            ; 3                             ;
; 8                                            ; 5                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 8                             ;
; 14                                           ; 6                             ;
; 15                                           ; 26                            ;
; 16                                           ; 17                            ;
; 17                                           ; 11                            ;
; 18                                           ; 6                             ;
; 19                                           ; 10                            ;
; 20                                           ; 7                             ;
; 21                                           ; 10                            ;
; 22                                           ; 4                             ;
; 23                                           ; 9                             ;
; 24                                           ; 12                            ;
; 25                                           ; 7                             ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 17                            ;
; 29                                           ; 6                             ;
; 30                                           ; 7                             ;
; 31                                           ; 15                            ;
; 32                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.97) ; Number of LABs  (Total = 276) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 27                            ;
; 2                                               ; 16                            ;
; 3                                               ; 18                            ;
; 4                                               ; 11                            ;
; 5                                               ; 10                            ;
; 6                                               ; 11                            ;
; 7                                               ; 14                            ;
; 8                                               ; 34                            ;
; 9                                               ; 29                            ;
; 10                                              ; 18                            ;
; 11                                              ; 25                            ;
; 12                                              ; 24                            ;
; 13                                              ; 14                            ;
; 14                                              ; 10                            ;
; 15                                              ; 9                             ;
; 16                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.38) ; Number of LABs  (Total = 276) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 11                            ;
; 4                                            ; 6                             ;
; 5                                            ; 9                             ;
; 6                                            ; 7                             ;
; 7                                            ; 2                             ;
; 8                                            ; 13                            ;
; 9                                            ; 8                             ;
; 10                                           ; 2                             ;
; 11                                           ; 7                             ;
; 12                                           ; 13                            ;
; 13                                           ; 9                             ;
; 14                                           ; 15                            ;
; 15                                           ; 4                             ;
; 16                                           ; 5                             ;
; 17                                           ; 3                             ;
; 18                                           ; 13                            ;
; 19                                           ; 6                             ;
; 20                                           ; 11                            ;
; 21                                           ; 17                            ;
; 22                                           ; 14                            ;
; 23                                           ; 9                             ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 5                             ;
; 28                                           ; 7                             ;
; 29                                           ; 10                            ;
; 30                                           ; 6                             ;
; 31                                           ; 11                            ;
; 32                                           ; 13                            ;
; 33                                           ; 10                            ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 24        ; 0            ; 24        ; 0            ; 0            ; 24        ; 24        ; 0            ; 24        ; 24        ; 0            ; 21           ; 0            ; 0            ; 3            ; 0            ; 21           ; 3            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 24        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 24           ; 0         ; 24           ; 24           ; 0         ; 0         ; 24           ; 0         ; 0         ; 24           ; 3            ; 24           ; 24           ; 21           ; 24           ; 3            ; 21           ; 24           ; 24           ; 24           ; 3            ; 24           ; 24           ; 24           ; 24           ; 24           ; 0         ; 24           ; 24           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_light_en       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTDATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_rst_n1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Echo_snl           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                            ;
+-----------------------------------------------------------+--------------------------+-------------------+
; Source Clock(s)                                           ; Destination Clock(s)     ; Delay Added in ns ;
+-----------------------------------------------------------+--------------------------+-------------------+
; inst|altpll_component|auto_generated|pll1|clk[0]          ; LCDctrol:inst1|Thsync[0] ; 1423.2            ;
; inst|altpll_component|auto_generated|pll1|clk[0],Echo_snl ; LCDctrol:inst1|Thsync[0] ; 207.4             ;
+-----------------------------------------------------------+--------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                            ;
+--------------------------+---------------------------+-------------------+
; Source Register          ; Destination Register      ; Delay Added in ns ;
+--------------------------+---------------------------+-------------------+
; LCDctrol:inst1|Thsync[4] ; LCDctrol:inst1|DATAAA[15] ; 5.077             ;
; LCDctrol:inst1|Thsync[3] ; LCDctrol:inst1|DATAAA[15] ; 5.072             ;
; LCDctrol:inst1|Thsync[5] ; LCDctrol:inst1|DATAAA[15] ; 5.038             ;
; LCDctrol:inst1|Thsync[2] ; LCDctrol:inst1|DATAAA[15] ; 4.880             ;
; LCDctrol:inst1|Thsync[7] ; LCDctrol:inst1|DATAAA[15] ; 4.818             ;
; LCDctrol:inst1|Thsync[6] ; LCDctrol:inst1|DATAAA[15] ; 4.632             ;
; LCDctrol:inst1|Thsync[0] ; LCDctrol:inst1|DATAAA[15] ; 3.859             ;
; LCDctrol:inst1|Thsync[1] ; LCDctrol:inst1|DATAAA[15] ; 3.777             ;
; LCDctrol:inst1|Tvsync[8] ; LCDctrol:inst1|DATAAA[15] ; 2.413             ;
; LCDctrol:inst1|Tvsync[7] ; LCDctrol:inst1|DATAAA[15] ; 2.397             ;
; LCDctrol:inst1|Tvsync[1] ; LCDctrol:inst1|DATAAA[15] ; 2.332             ;
; LCDctrol:inst1|Tvsync[6] ; LCDctrol:inst1|DATAAA[15] ; 2.316             ;
; cunchu:inst3|DATA~1334   ; LCDctrol:inst1|DATAAA[15] ; 2.242             ;
; cunchu:inst3|DATA~1342   ; LCDctrol:inst1|DATAAA[15] ; 2.242             ;
; LCDctrol:inst1|Tvsync[2] ; LCDctrol:inst1|DATAAA[15] ; 1.958             ;
; LCDctrol:inst1|Tvsync[5] ; LCDctrol:inst1|DATAAA[15] ; 1.866             ;
; LCDctrol:inst1|Tvsync[4] ; LCDctrol:inst1|DATAAA[15] ; 1.864             ;
; cunchu:inst3|DATA~1889   ; LCDctrol:inst1|DATAAA[15] ; 1.830             ;
; cunchu:inst3|DATA~1921   ; LCDctrol:inst1|DATAAA[15] ; 1.830             ;
; LCDctrol:inst1|Tvsync[0] ; LCDctrol:inst1|DATAAA[15] ; 1.793             ;
; LCDctrol:inst1|Tvsync[3] ; LCDctrol:inst1|DATAAA[15] ; 1.675             ;
; cunchu:inst3|DATA~1458   ; LCDctrol:inst1|DATAAA[15] ; 1.671             ;
; cunchu:inst3|DATA~1522   ; LCDctrol:inst1|DATAAA[15] ; 1.671             ;
; cunchu:inst3|DATA~1474   ; LCDctrol:inst1|DATAAA[15] ; 1.664             ;
; cunchu:inst3|DATA~1538   ; LCDctrol:inst1|DATAAA[15] ; 1.664             ;
; cunchu:inst3|DATA~1204   ; LCDctrol:inst1|DATAAA[15] ; 1.598             ;
; cunchu:inst3|DATA~1268   ; LCDctrol:inst1|DATAAA[15] ; 1.598             ;
; cunchu:inst3|DATA~1237   ; LCDctrol:inst1|DATAAA[15] ; 1.597             ;
; cunchu:inst3|DATA~1245   ; LCDctrol:inst1|DATAAA[15] ; 1.597             ;
; cunchu:inst3|DATA~1461   ; LCDctrol:inst1|DATAAA[15] ; 1.554             ;
; cunchu:inst3|DATA~1469   ; LCDctrol:inst1|DATAAA[15] ; 1.554             ;
; cunchu:inst3|DATA~884    ; LCDctrol:inst1|DATAAA[15] ; 1.537             ;
; cunchu:inst3|DATA~892    ; LCDctrol:inst1|DATAAA[15] ; 1.537             ;
; cunchu:inst3|DATA~1588   ; LCDctrol:inst1|DATAAA[15] ; 1.529             ;
; cunchu:inst3|DATA~1596   ; LCDctrol:inst1|DATAAA[15] ; 1.529             ;
; cunchu:inst3|DATA~1489   ; LCDctrol:inst1|DATAAA[15] ; 1.524             ;
; cunchu:inst3|DATA~1505   ; LCDctrol:inst1|DATAAA[15] ; 1.524             ;
; cunchu:inst3|DATA~882    ; LCDctrol:inst1|DATAAA[15] ; 1.488             ;
; cunchu:inst3|DATA~898    ; LCDctrol:inst1|DATAAA[15] ; 1.488             ;
; cunchu:inst3|DATA~1618   ; LCDctrol:inst1|DATAAA[15] ; 1.443             ;
; cunchu:inst3|DATA~1626   ; LCDctrol:inst1|DATAAA[15] ; 1.443             ;
; cunchu:inst3|DATA~689    ; LCDctrol:inst1|DATAAA[15] ; 1.428             ;
; cunchu:inst3|DATA~705    ; LCDctrol:inst1|DATAAA[15] ; 1.428             ;
; cunchu:inst3|DATA~1426   ; LCDctrol:inst1|DATAAA[15] ; 1.412             ;
; cunchu:inst3|DATA~1490   ; LCDctrol:inst1|DATAAA[15] ; 1.412             ;
; cunchu:inst3|DATA~1442   ; LCDctrol:inst1|DATAAA[15] ; 1.404             ;
; cunchu:inst3|DATA~1506   ; LCDctrol:inst1|DATAAA[15] ; 1.404             ;
; cunchu:inst3|DATA~215    ; LCDctrol:inst1|DATAAA[15] ; 1.403             ;
; cunchu:inst3|DATA~231    ; LCDctrol:inst1|DATAAA[15] ; 1.403             ;
; cunchu:inst3|DATA~183    ; LCDctrol:inst1|DATAAA[15] ; 1.395             ;
; cunchu:inst3|DATA~191    ; LCDctrol:inst1|DATAAA[15] ; 1.395             ;
; cunchu:inst3|DATA~1492   ; LCDctrol:inst1|DATAAA[15] ; 1.367             ;
; cunchu:inst3|DATA~1524   ; LCDctrol:inst1|DATAAA[15] ; 1.367             ;
; cunchu:inst3|DATA~1586   ; LCDctrol:inst1|DATAAA[15] ; 1.358             ;
; cunchu:inst3|DATA~1602   ; LCDctrol:inst1|DATAAA[15] ; 1.358             ;
; cunchu:inst3|DATA~1358   ; LCDctrol:inst1|DATAAA[15] ; 1.348             ;
; cunchu:inst3|DATA~1350   ; LCDctrol:inst1|DATAAA[15] ; 1.348             ;
; cunchu:inst3|DATA~54     ; LCDctrol:inst1|DATAAA[15] ; 1.342             ;
; cunchu:inst3|DATA~70     ; LCDctrol:inst1|DATAAA[15] ; 1.342             ;
; cunchu:inst3|DATA~209    ; LCDctrol:inst1|DATAAA[15] ; 1.334             ;
; cunchu:inst3|DATA~217    ; LCDctrol:inst1|DATAAA[15] ; 1.334             ;
; Echo:inst2|BB[17]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[16]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[15]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[14]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[13]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[12]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[11]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[10]        ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[9]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[8]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[7]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[6]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[5]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[4]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[3]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[2]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[1]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; Echo:inst2|BB[0]         ; cunchu:inst3|DATA~553     ; 1.325             ;
; cunchu:inst3|DATA~1825   ; LCDctrol:inst1|DATAAA[15] ; 1.320             ;
; cunchu:inst3|DATA~1857   ; LCDctrol:inst1|DATAAA[15] ; 1.320             ;
; cunchu:inst3|DATA~1398   ; LCDctrol:inst1|DATAAA[15] ; 1.319             ;
; cunchu:inst3|DATA~1414   ; LCDctrol:inst1|DATAAA[15] ; 1.319             ;
; cunchu:inst3|DATA~1073   ; LCDctrol:inst1|DATAAA[15] ; 1.311             ;
; cunchu:inst3|DATA~1137   ; LCDctrol:inst1|DATAAA[15] ; 1.311             ;
; cunchu:inst3|DATA~823    ; LCDctrol:inst1|DATAAA[15] ; 1.305             ;
; cunchu:inst3|DATA~887    ; LCDctrol:inst1|DATAAA[15] ; 1.305             ;
; cunchu:inst3|DATA~52     ; LCDctrol:inst1|DATAAA[15] ; 1.301             ;
; cunchu:inst3|DATA~60     ; LCDctrol:inst1|DATAAA[15] ; 1.301             ;
; cunchu:inst3|DATA~886    ; LCDctrol:inst1|DATAAA[15] ; 1.287             ;
; cunchu:inst3|DATA~902    ; LCDctrol:inst1|DATAAA[15] ; 1.287             ;
; cunchu:inst3|DATA~1624   ; LCDctrol:inst1|DATAAA[15] ; 1.285             ;
; cunchu:inst3|DATA~1640   ; LCDctrol:inst1|DATAAA[15] ; 1.285             ;
; cunchu:inst3|DATA~1846   ; LCDctrol:inst1|DATAAA[15] ; 1.271             ;
; cunchu:inst3|DATA~1854   ; LCDctrol:inst1|DATAAA[15] ; 1.271             ;
; cunchu:inst3|DATA~852    ; LCDctrol:inst1|DATAAA[15] ; 1.269             ;
; cunchu:inst3|DATA~860    ; LCDctrol:inst1|DATAAA[15] ; 1.269             ;
; cunchu:inst3|DATA~865    ; LCDctrol:inst1|DATAAA[15] ; 1.256             ;
; cunchu:inst3|DATA~897    ; LCDctrol:inst1|DATAAA[15] ; 1.256             ;
; cunchu:inst3|DATA~1496   ; LCDctrol:inst1|DATAAA[15] ; 1.255             ;
+--------------------------+---------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "LCD"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 4, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 100, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node Echo_snl~input (placed in PIN 142 (DIFFIO_T2p, DQS1T/CQ1T#,DPCLK7))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node LCDctrol:inst1|PHSYNC 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node HSYNC~output
Info (176353): Automatically promoted node ext_rst_n1~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 20 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 20 register duplicates
Warning (15064): PLL "altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" output port clk[0] feeds output pin "lcd_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 5.6% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170194): Fitter routing operations ending: elapsed time is 00:00:42
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.66 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/li007/Desktop/EDAwork/v1.0.3/output_files/LCD.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5835 megabytes
    Info: Processing ended: Thu Apr 21 17:47:41 2022
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:01:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/li007/Desktop/EDAwork/v1.0.3/output_files/LCD.fit.smsg.


