TimeQuest Timing Analyzer report for bus_ia
Mon Nov 19 10:26:11 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 164.18 MHz ; 164.18 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.091 ; -442.070      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -381.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.091 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.127      ;
; -5.063 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.099      ;
; -4.824 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.860      ;
; -4.819 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.855      ;
; -4.796 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.832      ;
; -4.791 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.827      ;
; -4.774 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.810      ;
; -4.642 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.678      ;
; -4.507 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.543      ;
; -4.502 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.538      ;
; -4.380 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.416      ;
; -4.375 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.411      ;
; -4.370 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.406      ;
; -4.287 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.323      ;
; -4.259 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.295      ;
; -4.219 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.254      ;
; -4.147 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.183      ;
; -4.119 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.155      ;
; -4.113 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.149      ;
; -4.108 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.144      ;
; -3.974 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -3.970 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.006      ;
; -3.952 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.987      ;
; -3.947 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.982      ;
; -3.838 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.874      ;
; -3.830 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.866      ;
; -3.747 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.784      ;
; -3.719 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.756      ;
; -3.707 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.743      ;
; -3.702 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.738      ;
; -3.698 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.734      ;
; -3.580 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.615      ;
; -3.576 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.612      ;
; -3.507 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.542      ;
; -3.436 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.472      ;
; -3.430 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.467      ;
; -3.423 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.458      ;
; -3.415 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.450      ;
; -3.381 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.416      ;
; -3.313 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.348      ;
; -3.308 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.343      ;
; -3.298 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.335      ;
; -3.281 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.318      ;
; -3.275 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.310      ;
; -3.253 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.290      ;
; -3.240 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.275      ;
; -3.235 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.270      ;
; -3.170 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.206      ;
; -3.164 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.199      ;
; -3.159 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.194      ;
; -3.114 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.149      ;
; -3.109 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.144      ;
; -3.091 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.127      ;
; -3.048 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.084      ;
; -3.036 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.073      ;
; -3.030 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.066      ;
; -2.964 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.001      ;
; -2.892 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.929      ;
; -2.884 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.919      ;
; -2.875 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.911      ;
; -2.864 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.901      ;
; -2.858 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; -0.001     ; 3.893      ;
; -2.853 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.001     ; 3.888      ;
; -2.832 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.869      ;
; -2.810 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.001     ; 3.845      ;
; -2.806 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.841      ;
; -2.776 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.811      ;
; -2.748 ; initiateur:inst|R_tft[24]            ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.013      ; 3.797      ;
; -2.720 ; initiateur:inst|R_tft[24]            ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.013      ; 3.769      ;
; -2.715 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.750      ;
; -2.703 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.738      ;
; -2.639 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.023      ; 3.698      ;
; -2.636 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.671      ;
; -2.630 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.667      ;
; -2.625 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.660      ;
; -2.596 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.023      ; 3.655      ;
; -2.593 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.023      ; 3.652      ;
; -2.577 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.612      ;
; -2.575 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.612      ;
; -2.570 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.607      ;
; -2.563 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.598      ;
; -2.550 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.023      ; 3.609      ;
; -2.547 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.582      ;
; -2.542 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.577      ;
; -2.448 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.483      ;
; -2.443 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.478      ;
; -2.443 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.480      ;
; -2.437 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.472      ;
; -2.409 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.445      ;
; -2.349 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.013      ; 3.398      ;
; -2.348 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.013      ; 3.397      ;
; -2.346 ; initiateur:inst|R_tft[27]            ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.006      ; 3.388      ;
; -2.333 ; rs232in:inst4|R_baud[3]              ; rs232in:inst4|state.WAIT_1P5B         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.369      ;
; -2.318 ; initiateur:inst|R_tft[27]            ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.006      ; 3.360      ;
; -2.258 ; rs232in:inst4|R_baud[2]              ; rs232in:inst4|R_baud[13]              ; clk          ; clk         ; 1.000        ; 0.031      ; 3.325      ;
; -2.236 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.272      ;
; -2.228 ; h100:inst7|R[0]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.008      ; 3.272      ;
; -2.226 ; plus12:inst2|R_tft[30]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.023      ; 3.285      ;
; -2.221 ; rs232in:inst4|R_baud[3]              ; rs232in:inst4|R_baud[13]              ; clk          ; clk         ; 1.000        ; 0.031      ; 3.288      ;
; -2.216 ; rs232out:inst6|R_baud[3]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.004      ; 3.256      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h100:inst7|state.ST_DECR                        ; h100:inst7|state.ST_DECR                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; initiateur:inst|R_32[0]                         ; gentick:inst8|R_tft[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; terminateurSplit:inst5|R[9]                     ; terminateurSplit:inst5|R[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; initiateur:inst|R_32[4]                         ; gentick:inst8|R_tft[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; terminateurSplit:inst5|R[25]                    ; terminateurSplit:inst5|R[17]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; terminateurSplit:inst5|R[32]                    ; terminateurSplit:inst5|R[24]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; terminateur:inst3|R_tft[26]                     ; initiateur:inst|R_tft[26]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; terminateur:inst3|R_tft[17]                     ; initiateur:inst|R_tft[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; plus12:inst2|R_res[2]                           ; terminateur:inst3|R_tft[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; terminateurSplit:inst5|R[24]                    ; terminateurSplit:inst5|R[16]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; rs232out:inst6|R_data[1]                        ; rs232out:inst6|R_data[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; initiateur:inst|R_32[23]                        ; gentick:inst8|R_tft[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; terminateurSplit:inst5|R[16]                    ; terminateurSplit:inst5|R[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; terminateur:inst3|R_tft[24]                     ; initiateur:inst|R_tft[24]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; terminateur:inst3|R_tft[18]                     ; initiateur:inst|R_tft[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; initiateur:inst|R_32[26]                        ; initiateur:inst|R_32[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; initiateur:inst|R_32[15]                        ; gentick:inst8|R_tft[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; terminateur:inst3|R_tft[10]                     ; initiateur:inst|R_tft[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; initiateur:inst|R_32[13]                        ; initiateur:inst|R_32[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; plus12:inst2|R_tft[38]                          ; terminateur:inst3|R_tft[38]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; initiateur:inst|R_32[16]                        ; gentick:inst8|R_tft[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; initiateur:inst|R_32[12]                        ; initiateur:inst|R_32[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; h100:inst7|state.ST_TICK                        ; h100:inst7|state.ST_LOAD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.538 ; initiateur:inst|state.ST_EndLoop                ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; h100:inst7|R[23]                                ; h100:inst7|R[23]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.546 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.549 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.554 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.556 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.556 ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.557 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.559 ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.562 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_DUMP           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.568 ; h10:inst9|state                                 ; h10:inst9|C[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.568 ; h10:inst9|state                                 ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.568 ; h10:inst9|state                                 ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.570 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.570 ; h10:inst9|state                                 ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.571 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.576 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.842      ;
; 0.578 ; terminateur:inst3|state.ST_READ_BUSIN           ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.579 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_baud[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.580 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.582 ; terminateur:inst3|state.ST_READ_BUSIN           ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.848      ;
; 0.585 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
; 0.585 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
; 0.587 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.617 ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; terminateurSplit:inst5|R[22]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.883      ;
; 0.624 ; initiateur:inst|R_32[30]                        ; initiateur:inst|R_32[22]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.628 ; terminateur:inst3|R_tft[16]                     ; initiateur:inst|R_tft[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.894      ;
; 0.650 ; terminateurSplit:inst5|R[31]                    ; terminateurSplit:inst5|R[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.650 ; terminateurSplit:inst5|R[40]                    ; terminateurSplit:inst5|R[32]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[32] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 5.756 ; 5.756 ; Rise       ; clk             ;
; rx        ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -4.953 ; -4.953 ; Rise       ; clk             ;
; rx        ; clk        ; -3.675 ; -3.675 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.064 ; 8.064 ; Rise       ; clk             ;
; tx        ; clk        ; 9.157 ; 9.157 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.064 ; 8.064 ; Rise       ; clk             ;
; tx        ; clk        ; 8.233 ; 8.233 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ivdf0      ; dvdf0       ; 5.611 ;       ;       ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;       ;       ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.135 ;       ;       ; 5.135 ;
; reset      ; diode       ;       ; 9.947 ; 9.947 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ivdf0      ; dvdf0       ; 5.611 ;       ;       ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;       ;       ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.135 ;       ;       ; 5.135 ;
; reset      ; diode       ;       ; 9.947 ; 9.947 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.630 ; -46.485       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -381.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.630 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.662      ;
; -1.625 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.657      ;
; -1.513 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.545      ;
; -1.508 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.540      ;
; -1.507 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.502 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.534      ;
; -1.495 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.527      ;
; -1.471 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.378 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.410      ;
; -1.372 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.404      ;
; -1.354 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.386      ;
; -1.348 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.380      ;
; -1.330 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.362      ;
; -1.291 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.323      ;
; -1.286 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.318      ;
; -1.272 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.303      ;
; -1.234 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.266      ;
; -1.229 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.261      ;
; -1.213 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.245      ;
; -1.207 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.239      ;
; -1.189 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.221      ;
; -1.156 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.188      ;
; -1.155 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.186      ;
; -1.149 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.180      ;
; -1.132 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.164      ;
; -1.099 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.131      ;
; -1.075 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.107      ;
; -1.072 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.104      ;
; -1.066 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.098      ;
; -1.062 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.095      ;
; -1.057 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.090      ;
; -1.012 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.043      ;
; -0.991 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.023      ;
; -0.975 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.006      ;
; -0.939 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.970      ;
; -0.935 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.966      ;
; -0.934 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.966      ;
; -0.933 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.964      ;
; -0.927 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.960      ;
; -0.903 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.936      ;
; -0.895 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.926      ;
; -0.889 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.920      ;
; -0.876 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.907      ;
; -0.861 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.861 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.894      ;
; -0.858 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.889      ;
; -0.856 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.889      ;
; -0.852 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.883      ;
; -0.851 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.883      ;
; -0.850 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.882      ;
; -0.830 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.861      ;
; -0.824 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.855      ;
; -0.818 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.849      ;
; -0.812 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.843      ;
; -0.793 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.825      ;
; -0.773 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; -0.002     ; 1.803      ;
; -0.772 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.802      ;
; -0.762 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.795      ;
; -0.726 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.759      ;
; -0.722 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.001     ; 1.753      ;
; -0.712 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.743      ;
; -0.704 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.736      ;
; -0.702 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.735      ;
; -0.696 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.729      ;
; -0.691 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.724      ;
; -0.682 ; initiateur:inst|R_tft[24]            ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.013      ; 1.727      ;
; -0.681 ; initiateur:inst|R_tft[24]            ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.013      ; 1.726      ;
; -0.673 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.704      ;
; -0.661 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.692      ;
; -0.636 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.667      ;
; -0.628 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.659      ;
; -0.621 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.654      ;
; -0.616 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.647      ;
; -0.615 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.021      ; 1.668      ;
; -0.608 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.639      ;
; -0.605 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.021      ; 1.658      ;
; -0.596 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.627      ;
; -0.596 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.021      ; 1.649      ;
; -0.586 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.021      ; 1.639      ;
; -0.579 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.610      ;
; -0.561 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.594      ;
; -0.561 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.594      ;
; -0.557 ; h100:inst7|R[0]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.596      ;
; -0.552 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.583      ;
; -0.546 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.577      ;
; -0.539 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.570      ;
; -0.537 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.570      ;
; -0.534 ; h100:inst7|R[1]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.573      ;
; -0.522 ; rs232in:inst4|R_baud[3]              ; rs232in:inst4|state.WAIT_1P5B         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.554      ;
; -0.522 ; h100:inst7|R[0]                      ; h100:inst7|R[22]                      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.561      ;
; -0.515 ; initiateur:inst|R_tft[27]            ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.005      ; 1.552      ;
; -0.514 ; initiateur:inst|R_tft[27]            ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.005      ; 1.551      ;
; -0.511 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.542      ;
; -0.505 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.536      ;
; -0.505 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.011      ; 1.548      ;
; -0.503 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.535      ;
; -0.499 ; h100:inst7|R[2]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.538      ;
; -0.499 ; h100:inst7|R[1]                      ; h100:inst7|R[22]                      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.538      ;
; -0.487 ; h100:inst7|R[0]                      ; h100:inst7|R[21]                      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.526      ;
; -0.482 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.011      ; 1.525      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h100:inst7|state.ST_DECR                        ; h100:inst7|state.ST_DECR                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; terminateurSplit:inst5|R[9]                     ; terminateurSplit:inst5|R[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; initiateur:inst|R_32[0]                         ; gentick:inst8|R_tft[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; terminateur:inst3|R_tft[26]                     ; initiateur:inst|R_tft[26]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; initiateur:inst|R_32[4]                         ; gentick:inst8|R_tft[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; terminateur:inst3|R_tft[17]                     ; initiateur:inst|R_tft[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateur:inst3|R_tft[18]                     ; initiateur:inst|R_tft[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateurSplit:inst5|R[32]                    ; terminateurSplit:inst5|R[24]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateurSplit:inst5|R[25]                    ; terminateurSplit:inst5|R[17]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; terminateur:inst3|R_tft[24]                     ; initiateur:inst|R_tft[24]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; rs232out:inst6|R_data[1]                        ; rs232out:inst6|R_data[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; plus12:inst2|R_res[2]                           ; terminateur:inst3|R_tft[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; terminateurSplit:inst5|R[24]                    ; terminateurSplit:inst5|R[16]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; terminateurSplit:inst5|R[16]                    ; terminateurSplit:inst5|R[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; terminateur:inst3|R_tft[10]                     ; initiateur:inst|R_tft[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; initiateur:inst|R_32[23]                        ; gentick:inst8|R_tft[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; initiateur:inst|R_32[13]                        ; initiateur:inst|R_32[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; initiateur:inst|R_32[26]                        ; initiateur:inst|R_32[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; initiateur:inst|R_32[15]                        ; gentick:inst8|R_tft[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; initiateur:inst|R_32[12]                        ; initiateur:inst|R_32[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; plus12:inst2|R_tft[38]                          ; terminateur:inst3|R_tft[38]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; initiateur:inst|R_32[16]                        ; gentick:inst8|R_tft[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; h100:inst7|R[23]                                ; h100:inst7|R[23]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; initiateur:inst|state.ST_EndLoop                ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_DUMP           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; h10:inst9|state                                 ; h10:inst9|C[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; h10:inst9|state                                 ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; h10:inst9|state                                 ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; h100:inst7|state.ST_TICK                        ; h100:inst7|state.ST_LOAD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.418      ;
; 0.267 ; h10:inst9|state                                 ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.419      ;
; 0.268 ; terminateur:inst3|state.ST_READ_BUSIN           ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.420      ;
; 0.272 ; terminateur:inst3|state.ST_READ_BUSIN           ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.424      ;
; 0.275 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.427      ;
; 0.275 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.427      ;
; 0.277 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.429      ;
; 0.286 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.287 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.439      ;
; 0.290 ; terminateurSplit:inst5|R[31]                    ; terminateurSplit:inst5|R[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; terminateurSplit:inst5|R[40]                    ; terminateurSplit:inst5|R[32]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_baud[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; plus12:inst2|R_tft[7]                           ; plus12:inst2|R_res[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; terminateurSplit:inst5|R[18]                    ; terminateurSplit:inst5|R[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; terminateurSplit:inst5|R[22]                    ; terminateurSplit:inst5|R[14]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; terminateurSplit:inst5|R[17]                    ; terminateurSplit:inst5|R[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; terminateurSplit:inst5|R[22]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[32] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.061 ; 3.061 ; Rise       ; clk             ;
; rx        ; clk        ; 2.144 ; 2.144 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -2.674 ; -2.674 ; Rise       ; clk             ;
; rx        ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
; tx        ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
; tx        ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
; reset      ; diode       ;       ; 5.733 ; 5.733 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
; reset      ; diode       ;       ; 5.733 ; 5.733 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.091   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -5.091   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -442.07  ; 0.0   ; 0.0      ; 0.0     ; -381.38             ;
;  clk             ; -442.070 ; 0.000 ; N/A      ; N/A     ; -381.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 5.756 ; 5.756 ; Rise       ; clk             ;
; rx        ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -2.674 ; -2.674 ; Rise       ; clk             ;
; rx        ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.064 ; 8.064 ; Rise       ; clk             ;
; tx        ; clk        ; 9.157 ; 9.157 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
; tx        ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ivdf0      ; dvdf0       ; 5.611 ;       ;       ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;       ;       ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.135 ;       ;       ; 5.135 ;
; reset      ; diode       ;       ; 9.947 ; 9.947 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
; reset      ; diode       ;       ; 5.733 ; 5.733 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2654     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2654     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 19 10:26:10 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.091      -442.070 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -381.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.630
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.630       -46.485 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -381.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 500 megabytes
    Info: Processing ended: Mon Nov 19 10:26:11 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


