41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
22 612 348 767 328 0 \NUL
Write Register Address
8 672 396 721 347 1 0
8 606 396 655 347 1 0
20 654 414 713 395 0
wadr_1
20 720 414 779 395 0
wadr_0
19 660 288 719 269 0
alu_1
19 672 312 731 293 0
alu_0
19 636 240 695 221 0
alu_3
19 648 264 707 245 0
alu_2
22 12 240 121 220 0 \NUL
Update Register
20 60 294 119 275 0
update
8 6 288 55 239 1 1
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
1 718 371 721 404
1 652 371 655 404
1 733 242 716 278
1 733 248 728 302
1 692 230 733 230
1 733 236 704 254
1 61 284 52 263
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 300 88 359 69 0
clear
20 440 89 499 70 0
CLR
5 374 104 423 55 0
20 552 348 611 329 0
reg0
20 521 307 580 288 0
reg1
20 516 261 575 242 0
reg2
20 510 196 569 177 0
reg3
19 321 220 380 201 0
update
19 336 267 395 248 0
update
19 340 315 399 296 0
update
19 383 371 442 352 0
update
5 385 352 434 303 0
5 401 306 450 257 0
5 391 260 440 211 0
5 371 203 420 154 0
3 481 362 530 313 0 0
3 459 317 508 268 0 0
3 446 275 495 226 0 0
3 429 212 478 163 0 0
19 71 309 130 290 0
wadr_0
19 69 285 128 266 0
wadr_1
14 140 345 189 296
31 197 305 246 220 0 4
22 66 428 719 408 0 \NUL
The input from the write address AND the update being pushed turns on the corresponding registers.
22 244 127 591 107 0 \NUL
clear is connected to CLR and sets the registers to 0.
1 356 78 375 79
1 441 79 420 79
1 482 351 439 361
1 396 305 460 306
1 392 257 447 264
1 430 201 377 210
1 243 265 386 327
1 482 323 431 327
1 460 278 447 281
1 402 281 243 259
1 447 236 437 235
1 243 253 392 235
1 430 173 417 178
1 372 178 243 247
1 198 289 127 299
1 198 283 125 275
1 186 320 198 301
1 511 186 475 187
1 517 251 492 250
1 522 297 505 292
1 527 337 553 338
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 145 452 204 433 0
r2
20 531 479 590 460 0
r0
20 506 277 565 258 0
r1
20 162 285 221 266 0
r3
19 355 267 414 248 0
alu_1
19 378 470 437 451 0
alu_0
19 17 274 76 255 0
alu_3
19 19 443 78 424 0
alu_2
19 377 491 436 472 0
kpad_0
19 354 287 413 268 0
kpad_1
19 20 464 79 445 0
kpad_2
19 17 296 76 277 0
kpad_3
19 377 511 436 492 0
sel
19 17 485 76 466 0
sel
19 354 307 413 288 0
sel
19 19 318 78 299 0
sel
14 396 540 445 491
31 456 517 505 432 0 2
14 381 336 430 287
31 441 313 490 228 0 2
14 25 514 74 465
31 85 491 134 406 0 2
14 33 347 82 298
31 93 324 142 239 0 2
22 38 166 365 146 0 \NUL
If the select switch is 1, the alu output will appear.
22 38 188 545 168 0 \NUL
If the select switch is 0, the 4 registers will update based on the keypad input.
1 457 477 433 481
1 457 471 434 460
1 442 273 410 277
1 442 267 411 257
1 86 451 76 454
1 75 433 86 445
1 73 264 94 278
1 94 284 73 286
1 502 471 532 469
1 487 267 507 267
1 146 442 131 445
1 163 275 139 278
1 457 501 433 501
1 442 297 410 297
1 75 308 94 308
1 73 475 86 475
1 442 515 457 513
1 427 311 442 309
1 71 489 86 487
1 79 322 94 320
38 5
19 394 215 453 196 0
r3
19 466 337 525 318 0
r2
19 561 435 620 416 0
r1
19 404 518 463 499 0
r0
19 21 181 80 162 0
r3
19 86 304 145 285 0
r2
19 173 401 232 382 0
r1
19 35 506 94 487 0
r0
19 557 468 616 449 0
reg1
19 466 367 525 348 0
reg1
19 395 546 454 527 0
reg1
19 381 248 440 229 0
reg1
19 33 540 92 521 0
reg0
19 173 429 232 410 0
reg0
19 85 328 144 309 0
reg0
19 22 204 81 185 0
reg0
20 552 538 611 519 0
reg1_0
20 695 437 754 418 0
reg1_1
20 603 337 662 318 0
reg1_2
20 539 216 598 197 0
reg1_3
20 165 505 224 486 0
reg0_0
20 313 398 372 379 0
reg0_1
20 216 299 275 280 0
reg0_2
20 170 181 229 162 0
reg0_3
15 63 492 112 443
15 210 383 259 334
15 113 285 162 236
15 42 172 91 123
19 52 568 111 549 0
CLR
19 200 459 259 440 0
CLR
19 100 361 159 342 0
CLR
19 37 247 96 228 0
CLR
24 102 547 151 475 1 1 1
24 253 442 302 370 1 1 1
24 87 227 136 155 1 1 1
24 154 343 203 271 1 1 1
15 433 504 482 455
15 592 421 641 372
15 501 321 550 272
15 423 204 472 155
19 422 580 481 561 0
CLR
19 582 497 641 478 0
CLR
19 481 397 540 378 0
CLR
19 418 279 477 260 0
CLR
24 472 559 521 487 1 1 1
24 635 480 684 408 1 1 1
24 468 259 517 187 1 1 1
24 535 379 584 307 1 1 1
22 243 44 413 24 0 \NUL
Register 0 and Register 1
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 54 75 34 0 \NUL
chmagee
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 78 52 58 0 \NUL
Lab 2
22 199 67 431 47 0 \NUL
r# is the input from the write select.
22 197 90 575 70 0 \NUL
reg# is the input from the select bewteen alu and keypad..
22 195 114 574 94 0 \NUL
reg#_# is the output to it's respective bits in the registers.
22 191 136 527 116 0 \NUL
CLR sets all values to 0 if pushed on the first page.
1 469 207 450 205
1 536 327 522 327
1 636 428 617 425
1 473 507 460 508
1 103 495 91 496
1 229 391 254 390
1 142 294 155 291
1 77 171 88 175
1 437 238 469 225
1 522 357 536 345
1 613 458 636 446
1 451 536 473 525
1 229 419 254 408
1 89 530 103 513
1 141 318 155 309
1 78 194 88 193
1 553 528 518 507
1 681 428 696 427
1 604 327 581 327
1 540 206 514 207
1 171 171 133 175
1 217 289 200 291
1 314 388 299 390
1 166 495 148 495
1 109 467 116 477
1 256 358 267 372
1 159 260 168 273
1 88 147 101 157
1 108 558 116 543
1 256 449 267 438
1 156 351 168 339
1 93 237 101 223
1 479 479 486 489
1 638 396 649 410
1 547 296 549 309
1 469 179 482 189
1 478 570 486 555
1 638 487 649 476
1 537 387 549 375
1 474 269 482 255
38 6
19 417 224 476 205 0
r3
19 58 196 117 177 0
r3
19 104 312 163 293 0
r2
19 187 408 246 389 0
r1
19 73 496 132 477 0
r0
19 465 341 524 322 0
r2
19 549 434 608 415 0
r1
19 432 519 491 500 0
r0
19 416 541 475 522 0
reg3
19 540 459 599 440 0
reg3
19 455 366 514 347 0
reg3
19 405 258 464 239 0
reg3
19 70 521 129 502 0
reg2
19 176 435 235 416 0
reg2
19 90 334 149 315 0
reg2
19 51 219 110 200 0
reg2
20 562 521 621 502 0
reg3_0
20 680 435 739 416 0
reg3_1
20 608 339 667 320 0
reg3_2
20 556 225 615 206 0
reg3_3
20 209 499 268 480 0
reg2_0
20 317 410 376 391 0
reg2_1
20 247 314 306 295 0
reg2_2
20 197 202 256 183 0
reg2_3
22 243 44 413 24 0 \NUL
Register 2 and Register 3
15 458 505 507 456
15 573 419 622 370
15 502 325 551 276
15 451 212 500 163
19 447 581 506 562 0
CLR
19 563 495 622 476 0
CLR
19 489 401 548 382 0
CLR
19 446 287 505 268 0
CLR
24 497 560 546 488 1 1 1
24 616 478 665 406 1 1 1
24 496 267 545 195 1 1 1
24 543 383 592 311 1 1 1
15 100 487 149 438
15 213 395 262 346
15 142 301 191 252
15 91 188 140 139
19 89 563 148 544 0
CLR
19 203 471 262 452 0
CLR
19 129 377 188 358 0
CLR
19 86 263 145 244 0
CLR
24 139 542 188 470 1 1 1
24 256 454 305 382 1 1 1
24 136 243 185 171 1 1 1
24 183 359 232 287 1 1 1
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 54 75 34 0 \NUL
chmagee
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 78 52 58 0 \NUL
Lab 2
22 199 67 431 47 0 \NUL
r# is the input from the write select.
22 197 90 575 70 0 \NUL
reg# is the input from the select bewteen alu and keypad..
22 195 114 574 94 0 \NUL
reg#_# is the output to it's respective bits in the registers.
22 191 136 527 116 0 \NUL
CLR sets all values to 0 if pushed on the first page.
1 473 214 497 215
1 521 331 544 331
1 605 424 617 426
1 488 509 498 508
1 129 486 140 490
1 243 398 257 402
1 160 302 184 307
1 137 191 114 186
1 497 233 461 248
1 544 349 511 356
1 596 449 617 444
1 472 531 498 526
1 126 511 140 508
1 232 425 257 420
1 146 324 184 325
1 107 209 137 209
1 542 215 557 215
1 589 331 609 329
1 681 425 662 426
1 563 511 543 508
1 210 489 185 490
1 318 400 302 402
1 248 304 229 307
1 182 191 198 192
1 504 480 511 490
1 619 394 630 408
1 548 300 557 313
1 497 187 510 197
1 503 571 511 556
1 619 485 630 474
1 545 391 557 379
1 502 277 510 263
1 146 462 153 472
1 259 370 270 384
1 188 276 197 289
1 137 163 150 173
1 145 553 153 538
1 259 461 270 450
1 185 367 197 355
1 142 253 150 239
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 180 327 229 242 0 1
14 108 363 157 314
19 34 315 93 296 0
adr1_1
19 35 339 94 320 0
adr1_0
31 191 521 240 436 0 1
14 122 593 171 544
19 40 525 99 506 0
adr1_1
19 47 552 106 533 0
adr1_0
31 637 350 686 265 0 1
14 565 386 614 337
19 463 338 522 319 0
adr1_1
19 462 364 521 345 0
adr1_0
31 642 548 691 463 0 1
14 570 584 619 535
19 480 531 539 512 0
adr1_1
19 476 554 535 535 0
adr1_0
19 483 272 542 253 0
reg0_2
19 444 489 503 470 0
reg0_3
19 51 265 110 246 0
reg0_0
19 32 491 91 472 0
reg0_1
19 507 247 566 228 0
reg1_2
19 486 465 545 446 0
reg1_3
19 75 242 134 223 0
reg1_0
19 34 463 93 444 0
reg1_1
19 528 221 587 202 0
reg2_2
19 521 437 580 418 0
reg2_3
19 97 218 156 199 0
reg2_0
19 67 437 126 418 0
reg2_1
19 552 196 611 177 0
reg3_2
19 562 413 621 394 0
reg3_3
19 110 194 169 175 0
reg3_0
19 107 408 166 389 0
reg3_1
22 121 57 747 37 0 \NUL
The mux receives input about which register bit to store in which read address for the ALU input.
20 703 511 762 492 0
in1_3
20 697 314 756 295 0
in1_2
20 262 472 321 453 0
in1_1
20 244 292 303 273 0
in1_0
1 181 323 154 338
1 91 329 181 311
1 181 305 90 305
1 192 517 168 568
1 103 542 192 505
1 192 499 96 515
1 638 346 611 361
1 518 354 638 334
1 638 328 519 328
1 643 544 616 559
1 532 544 643 532
1 643 526 536 521
1 643 490 618 403
1 638 298 584 211
1 107 255 181 287
1 90 453 192 475
1 166 184 181 269
1 181 275 153 208
1 131 232 181 281
1 163 398 192 463
1 123 427 192 469
1 192 481 88 481
1 608 186 638 292
1 638 304 563 237
1 539 262 638 310
1 643 496 577 427
1 542 455 643 502
1 643 508 500 479
1 245 282 226 281
1 263 462 237 475
1 704 501 688 502
1 698 304 683 304
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 187 295 236 210 0 1
14 115 331 164 282
31 203 525 252 440 0 1
14 131 561 180 512
31 602 291 651 206 0 1
14 530 327 579 278
31 642 527 691 442 0 1
14 579 571 628 522
19 461 208 520 189 0
reg0_2
19 440 450 499 431 0
reg0_3
19 49 234 108 215 0
reg0_0
19 35 462 94 443 0
reg0_1
19 478 181 537 162 0
reg1_2
19 491 427 550 408 0
reg1_3
19 69 211 128 192 0
reg1_0
19 74 440 133 421 0
reg1_1
19 496 156 555 137 0
reg2_2
19 527 406 586 387 0
reg2_3
19 92 188 151 169 0
reg2_0
19 103 418 162 399 0
reg2_1
19 512 131 571 112 0
reg3_2
19 558 384 617 365 0
reg3_3
19 115 164 174 145 0
reg3_0
19 128 396 187 377 0
reg3_1
19 34 281 93 262 0
adr2_1
19 33 304 92 285 0
adr2_0
19 39 513 98 494 0
adr2_1
19 39 534 98 515 0
adr2_0
19 419 262 478 243 0
adr2_1
19 420 286 479 267 0
adr2_0
19 496 523 555 504 0
adr2_1
19 495 543 554 524 0
adr2_0
20 704 491 763 472 0
in2_3
20 660 255 719 236 0
in2_2
20 263 487 322 468 0
in2_1
20 252 259 311 240 0
in2_0
22 121 57 747 37 0 \NUL
The mux receives input about which register bit to store in which read address for the ALU input.
1 188 291 161 306
1 204 521 177 536
1 603 287 576 302
1 643 523 625 546
1 643 469 614 374
1 603 239 552 146
1 105 224 188 255
1 130 430 204 479
1 171 154 188 237
1 188 243 148 178
1 125 201 188 249
1 184 386 204 467
1 159 408 204 473
1 204 485 91 452
1 568 121 603 233
1 603 245 534 171
1 517 198 603 251
1 643 475 583 396
1 547 417 643 481
1 643 487 496 440
1 89 294 188 279
1 188 273 90 271
1 204 503 95 503
1 204 509 95 524
1 643 511 551 533
1 643 505 552 513
1 603 275 476 276
1 475 252 603 269
1 253 249 233 249
1 249 479 264 477
1 688 481 705 481
1 648 245 661 245
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 151 344 200 259 0 1
14 79 380 128 331
31 172 532 221 447 0 1
14 84 574 133 525
31 532 345 581 260 0 1
14 460 381 509 332
31 547 534 596 449 0 1
14 475 570 524 521
20 683 472 742 453 0
alu_3
20 672 291 731 272 0
alu_2
20 293 474 352 455 0
alu_1
20 280 290 339 271 0
alu_0
19 45 474 104 455 0
in2_1
19 11 497 70 478 0
in2_2
19 99 422 158 403 0
in2_3
19 79 449 138 430 0
in2_0
19 423 490 482 471 0
in2_0
19 443 468 502 449 0
in2_3
19 462 447 521 428 0
in2_2
19 481 427 540 408 0
in2_1
19 415 251 474 232 0
in2_2
19 386 309 445 290 0
in2_1
19 396 289 455 270 0
in2_0
19 406 271 465 252 0
in2_3
19 27 280 86 261 0
in2_2
19 37 261 96 242 0
in2_1
19 48 242 107 223 0
in2_0
19 18 300 77 281 0
in2_3
19 145 383 204 364 0
r0
19 164 572 223 553 0
r1
19 531 383 590 364 0
r2
19 554 565 613 546 0
r3
3 217 364 266 315 0 0
3 232 560 281 511 0 0
3 622 551 671 502 0 0
3 601 372 650 323 0 0
19 16 334 75 315 0
in1_1
19 16 352 75 333 0
in1_0
19 17 519 76 500 0
in1_1
19 17 537 76 518 0
in1_0
19 388 328 447 309 0
in1_1
19 388 346 447 327 0
in1_0
19 406 529 465 510 0
in1_1
19 406 547 465 528 0
in1_0
1 152 340 125 355
1 173 528 130 549
1 533 341 506 356
1 548 530 521 545
1 197 298 218 325
1 218 353 201 373
1 263 339 281 280
1 278 535 294 464
1 218 486 233 521
1 233 549 220 562
1 623 540 610 555
1 593 488 623 512
1 668 526 684 462
1 673 281 647 347
1 602 333 578 299
1 587 373 602 361
1 548 518 462 537
1 462 519 548 512
1 533 329 444 336
1 444 318 533 323
1 152 322 72 324
1 72 342 152 328
1 73 509 173 510
1 73 527 173 516
1 537 417 548 476
1 548 482 518 437
1 499 458 548 488
1 548 494 479 480
1 442 299 533 305
1 533 299 452 279
1 533 293 462 261
1 471 241 533 287
1 104 232 152 286
1 152 292 93 251
1 83 270 152 298
1 74 290 152 304
1 155 412 173 474
1 173 480 135 439
1 101 464 173 486
1 173 492 67 487
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
8 31 181 80 132 1 0
8 30 231 79 182 1 0
35 125 170 174 121 0 0
3 125 217 174 168 0 0
35 266 199 315 150 0 0
8 33 362 82 313 1 0
8 32 412 81 363 1 0
35 128 351 177 302 0 0
3 127 398 176 349 0 0
35 206 437 255 388 0 0
3 206 486 255 437 0 0
35 268 380 317 331 0 0
7 291 437 340 388 0 1
22 301 450 333 430 0 \NUL
sum
8 419 360 468 311 1 0
8 418 410 467 361 1 0
3 513 396 562 347 0 0
35 592 435 641 386 0 0
3 592 484 641 435 0 0
35 654 378 703 329 0 0
7 677 435 726 386 0 1
22 687 448 719 428 0 \NUL
sum
20 334 365 393 346 0
c2
20 719 181 778 162 0
c3
7 717 378 766 329 0 1
19 48 457 107 438 0
c1
20 330 185 389 166 0
c1
35 514 349 563 300 0 0
8 422 179 471 130 1 0
8 421 229 470 180 1 0
35 517 168 566 119 0 0
3 516 215 565 166 0 0
35 595 254 644 205 0 0
3 595 303 644 254 0 0
35 657 197 706 148 0 0
7 680 254 729 205 0 1
22 690 267 722 247 0 \NUL
sum
19 409 278 468 259 0
c2
19 404 458 463 439 0
c3
22 296 269 328 249 0 \NUL
sum
7 289 256 338 207 0 1
3 204 305 253 256 0 0
35 204 256 253 207 0 0
8 33 302 82 253 1 0
1 77 156 126 131
1 77 156 126 178
1 76 206 126 159
1 76 206 126 206
1 171 192 267 160
1 79 337 129 312
1 79 337 128 359
1 78 387 129 340
1 78 387 128 387
1 174 326 207 447
1 174 326 207 398
1 173 373 269 341
1 252 412 292 412
1 252 461 269 369
1 465 335 514 357
1 464 385 514 385
1 559 371 655 339
1 638 410 678 410
1 638 459 655 367
1 700 353 718 353
1 314 355 335 355
1 312 174 331 175
1 465 335 515 310
1 464 385 515 338
1 560 324 593 445
1 560 324 593 396
1 468 154 518 129
1 468 154 517 176
1 467 204 518 157
1 467 204 517 204
1 563 143 596 264
1 563 143 596 215
1 562 190 658 158
1 641 229 681 229
1 641 278 658 186
1 703 172 720 171
1 104 447 207 426
1 104 447 207 475
1 465 268 596 243
1 465 268 596 292
1 460 448 593 424
1 460 448 593 473
1 171 145 205 217
1 250 231 290 231
1 250 280 267 188
1 171 145 205 266
1 79 277 205 294
1 79 277 205 245
38 12
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
8 22 297 71 248 1 1
5 160 442 209 393 0
8 31 255 80 206 1 0
7 598 242 647 193 0 1
19 457 344 516 325 0
None
15 474 256 523 207
24 515 318 564 246 1 1 1
7 470 211 519 162 0 1
19 329 313 388 294 0
None
15 346 225 395 176
24 387 287 436 215 1 1 1
7 317 239 366 190 0 1
19 177 348 236 329 0
None
15 194 260 243 211
24 235 322 284 250 1 1 1
7 198 214 247 165 0 1
8 65 451 114 402 1 1
20 234 419 293 400 0
None
19 57 316 116 297 0
None
15 74 228 123 179
24 115 290 164 218 1 1 1
1 516 284 68 272
1 388 253 68 272
1 236 288 68 272
1 116 256 68 272
1 111 426 161 417
1 235 409 206 417
1 116 238 77 230
1 516 266 433 235
1 388 235 281 270
1 236 270 161 238
1 599 217 561 266
1 529 314 513 334
1 529 248 520 231
1 471 186 433 235
1 401 283 385 303
1 401 217 392 200
1 318 214 281 270
1 249 318 233 338
1 249 252 240 235
1 199 189 161 238
1 129 286 113 306
1 129 220 120 203
38 13
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 14
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 15
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
39 16777215
47 0
40 1 10 10
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
