### 时钟周期（Clock Cycle Time）
#### 定义
每周期的持续时间。
#### 换算
**总线频率 → 时钟周期**
$100 MHz = 100, 000, 000 Hz = 100, 000, 000 周期/s$；
- 因此每周期是 $\frac{1}{100,000,000}s = 10ns$。
以此类推：
- $1 GHz = 10亿周期/s$，每周期 $\frac{1}{1000,000,000}s = 1ns$。
#### 速记
在数字不超过 $1000$ 的总线频率中，频率单位与时钟周期单位可以有如下对应关系：

| **总线频率单位** | **时钟周期单位** |
| :--------: | :--------: |
|     Hz     |     ms     |
|    kHz     |     µs     |
|    MHz     |     ns     |
|    GHz     |     ps     |
|    THz     |     fs     |
> 严格来说，Hz 对应的是 s，并以此类推。但在速记时可以暂时这样记。

在数字超过 $1000$ 后，应除 $1000$ 进位/退位到下一个单位。
在该单位换算下，对应的具体值换算为：
$$\frac{1000}{频率}=时钟周期$$
##### 例
| **总线频率** | **换算（$\frac{1000}{频率}=时钟周期$）** | **时钟周期** |
| :------: | :----------------------------: | :------: |
| 1000 MHz |     $\frac{1000}{1000}=1$      |   1 ns   |
| 200 MHz  |      $\frac{1000}{200}=5$      |   5 ns   |
|  40 kHz  |      $\frac{1000}{40}=25$      |  25 µs   |
|  80 Hz   |     $\frac{1000}{80}=12.5$     | 12.5 ms  |
| 250 kHz  |      $\frac{1000}{250}=4$      |   4 µs   |
|   2 Hz   |      $\frac{1000}{2}=500$      |  500 ms  |
### 同步总线读取时序（Synchronized Bus Read Timing）
#### 定义
 CPU 和内存的沟通过程。由于 CPU 和内存的速度不一致，因此其沟通必须在同步（Synchronize）环境下进行。
#### 过程
1. CPU 从地址总线发出地址，希望访问内存该地址；
2. 由于内存相比于 CPU 过慢，发出等待请求；
3. 内存将数据放入数据总线并放开等待请求；
4.  CPU 从数据总线读取数据。
具体过程如图所示：
![[Pasted image 20250704132128.png]]
其中：

|           **符号**           |        **含义**        |  **类别**   |                                    **解释**                                     |
| :------------------------: | :------------------: | :-------: | :---------------------------------------------------------------------------: |
|          $T_{n}$           |         时钟周期         |    $-$    |                                    取决于总线频率                                    |
|           $\Phi$           |         时钟信号         |    $-$    |                用来同步的独立时钟，只负责输出升/降电平。整个同步总线时序基于该信号的上升沿/下降沿同步操作                 |
|          ADDRESS           |          地址          |    总线     |               **CPU** 在这条线上发出地址。只有地址稳定后（$T_{AD}$ 后），内存才能开始处理请求                |
|            DATA            |          数据          |    总线     | 用来数据传输。在读周期中，**内存**在 $T_{3}$ 将数据**写入**到 DATA 上，**CPU** 在 $T_{3}$ 的下降沿**读取**数据 |
| $\overline{\mathrm{MREQ}}$ | 内存请求（Memory Request） | 控制线，低电平有效 |                 由 **CPU** 发出，在 $T_{1}$ 的下降沿开始延迟 $T_{M}$ 时间被激活                 |
|  $\overline{\mathrm{RD}}$  |      读取请求（Read）      | 控制线，低电平有效 |                     表示读取，通常在 $T_{1}$ 的下降沿后延迟 $T_{RL}$ 后激活                     |
| $\overline{\mathrm{WAIT}}$ |          等待          | 控制线，低电平有效 |           由**内存**控制，用于告诉 CPU“我准备好了”或“请等待”。低电平为等待状态，拉高后 CPU 可以继续读取数据           |


该图中的时间有：

|  **符号**  |                         **含义**                         | **最小值** | **最大值** | **单位** |
| :------: | :----------------------------------------------------: | :-----: | :-----: | :----: |
| $T_{AD}$ |                         地址输出延迟                         |   $-$   |   $4$   |   ns   |
| $T_{ML}$ |       地址在 $\overline{\mathrm{MREQ}}$ 激活前需保持稳定的时间       |   $2$   |   $-$   |   ns   |
| $T_{M}$  | 从 $T_1$ 的 $\Phi$ 下降沿到 $\overline{\mathrm{MREQ}}$ 发起的延迟 |   $-$   |   $3$   |   ns   |
| $T_{RL}$ |  从 $T_1$ 的 $\Phi$ 下降沿到 $\overline{\mathrm{RD}}$ 发起的延迟  |   $-$   |   $3$   |   ns   |
| $T_{DS}$ |            数据在 $\Phi$ 下降沿之前必须已就绪的最短时间（建立时间）            |   $2$   |   $-$   |   ns   |
| $T_{MH}$ | 从 $T_3$ 的 $\Phi$ 下降沿到 $\overline{\mathrm{MREQ}}$ 发起的延迟 |   $-$   |   $3$   |   ns   |
| $T_{RH}$ |  从 $T_3$ 的 $\Phi$ 下降沿到 $\overline{\mathrm{RD}}$ 发起的延迟  |   $-$   |   $3$   |   ns   |
| $T_{DH}$ |          $\overline{\mathrm{RD}}$ 撤销后的数据保持时间           |   $0$   |   $-$   |   ns   |
