Classic Timing Analyzer report for Verilog_Final
Mon Dec 14 17:43:13 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                 ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 15.184 ns                        ; left_btn             ; LCD_state.0001       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 24.249 ns                        ; screen_col[29]$latch ; screen_col[29]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -4.422 ns                        ; left_btn             ; game_mode[1]         ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 44.61 MHz ( period = 22.414 ns ) ; screen_row[7]~reg0   ; screen_col[24]$latch ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0000    ; screen_col[10]$latch ; clk        ; clk      ; 2050         ;
; Total number of failed paths ;                                          ;               ;                                  ;                      ;                      ;            ;          ; 2050         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+---------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 44.61 MHz ( period = 22.414 ns )                    ; screen_row[7]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 44.62 MHz ( period = 22.410 ns )                    ; screen_row[7]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.795 ns               ;
; N/A                                     ; 45.00 MHz ( period = 22.224 ns )                    ; knife[0][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.934 ns               ;
; N/A                                     ; 45.10 MHz ( period = 22.174 ns )                    ; screen_row[10]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.680 ns               ;
; N/A                                     ; 45.11 MHz ( period = 22.170 ns )                    ; screen_row[10]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.675 ns               ;
; N/A                                     ; 45.12 MHz ( period = 22.165 ns )                    ; knife[1][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.904 ns               ;
; N/A                                     ; 45.18 MHz ( period = 22.136 ns )                    ; screen_row[3]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.661 ns               ;
; N/A                                     ; 45.18 MHz ( period = 22.132 ns )                    ; screen_row[3]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.656 ns               ;
; N/A                                     ; 45.27 MHz ( period = 22.090 ns )                    ; screen_row[10]~reg0 ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.445 ns               ;
; N/A                                     ; 45.29 MHz ( period = 22.080 ns )                    ; screen_row[7]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.463 ns               ;
; N/A                                     ; 45.30 MHz ( period = 22.077 ns )                    ; knife[3][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.839 ns               ;
; N/A                                     ; 45.30 MHz ( period = 22.076 ns )                    ; screen_row[7]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.458 ns               ;
; N/A                                     ; 45.32 MHz ( period = 22.064 ns )                    ; knife[1][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.803 ns               ;
; N/A                                     ; 45.33 MHz ( period = 22.061 ns )                    ; knife[0][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.771 ns               ;
; N/A                                     ; 45.34 MHz ( period = 22.054 ns )                    ; screen_row[2]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.620 ns               ;
; N/A                                     ; 45.35 MHz ( period = 22.050 ns )                    ; screen_row[2]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.615 ns               ;
; N/A                                     ; 45.55 MHz ( period = 21.956 ns )                    ; knife[0][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.666 ns               ;
; N/A                                     ; 45.58 MHz ( period = 21.941 ns )                    ; knife[5][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.696 ns               ;
; N/A                                     ; 45.66 MHz ( period = 21.900 ns )                    ; knife[1][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.639 ns               ;
; N/A                                     ; 45.72 MHz ( period = 21.872 ns )                    ; knife[0][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.634 ns               ;
; N/A                                     ; 45.76 MHz ( period = 21.852 ns )                    ; knife[1][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.591 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.840 ns )                    ; screen_row[10]~reg0 ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.343 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.837 ns )                    ; knife[1][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.576 ns               ;
; N/A                                     ; 45.80 MHz ( period = 21.836 ns )                    ; screen_row[10]~reg0 ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.338 ns               ;
; N/A                                     ; 45.83 MHz ( period = 21.820 ns )                    ; screen_row[9]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.503 ns               ;
; N/A                                     ; 45.84 MHz ( period = 21.816 ns )                    ; screen_row[9]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.498 ns               ;
; N/A                                     ; 45.87 MHz ( period = 21.802 ns )                    ; screen_row[3]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.324 ns               ;
; N/A                                     ; 45.88 MHz ( period = 21.798 ns )                    ; screen_row[3]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.319 ns               ;
; N/A                                     ; 45.88 MHz ( period = 21.794 ns )                    ; knife[0][4]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.504 ns               ;
; N/A                                     ; 45.96 MHz ( period = 21.760 ns )                    ; knife[0][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.470 ns               ;
; N/A                                     ; 45.98 MHz ( period = 21.748 ns )                    ; knife[5][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.503 ns               ;
; N/A                                     ; 46.01 MHz ( period = 21.736 ns )                    ; screen_row[9]~reg0  ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.268 ns               ;
; N/A                                     ; 46.01 MHz ( period = 21.735 ns )                    ; knife[1][9]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.474 ns               ;
; N/A                                     ; 46.02 MHz ( period = 21.732 ns )                    ; knife[1][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.471 ns               ;
; N/A                                     ; 46.04 MHz ( period = 21.720 ns )                    ; screen_row[2]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.283 ns               ;
; N/A                                     ; 46.05 MHz ( period = 21.716 ns )                    ; screen_row[2]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.278 ns               ;
; N/A                                     ; 46.06 MHz ( period = 21.710 ns )                    ; knife[5][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.472 ns               ;
; N/A                                     ; 46.07 MHz ( period = 21.705 ns )                    ; knife[3][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.460 ns               ;
; N/A                                     ; 46.11 MHz ( period = 21.687 ns )                    ; knife[2][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.449 ns               ;
; N/A                                     ; 46.13 MHz ( period = 21.676 ns )                    ; knife[3][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.438 ns               ;
; N/A                                     ; 46.15 MHz ( period = 21.667 ns )                    ; knife[4][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.369 ns               ;
; N/A                                     ; 46.16 MHz ( period = 21.665 ns )                    ; knife[4][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.373 ns               ;
; N/A                                     ; 46.18 MHz ( period = 21.656 ns )                    ; knife[5][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.411 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.652 ns )                    ; knife[1][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.391 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.652 ns )                    ; screen_row[10]~reg0 ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.418 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.648 ns )                    ; knife[4][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.356 ns               ;
; N/A                                     ; 46.20 MHz ( period = 21.647 ns )                    ; knife[3][0]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.409 ns               ;
; N/A                                     ; 46.22 MHz ( period = 21.634 ns )                    ; knife[1][6]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.373 ns               ;
; N/A                                     ; 46.23 MHz ( period = 21.631 ns )                    ; knife[0][9]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.341 ns               ;
; N/A                                     ; 46.26 MHz ( period = 21.616 ns )                    ; knife[1][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.355 ns               ;
; N/A                                     ; 46.29 MHz ( period = 21.602 ns )                    ; screen_row[11]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.394 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.598 ns )                    ; screen_row[11]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.389 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.596 ns )                    ; screen_row[5]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.391 ns               ;
; N/A                                     ; 46.31 MHz ( period = 21.592 ns )                    ; screen_row[5]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.386 ns               ;
; N/A                                     ; 46.40 MHz ( period = 21.553 ns )                    ; knife[5][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.308 ns               ;
; N/A                                     ; 46.42 MHz ( period = 21.544 ns )                    ; knife[3][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.306 ns               ;
; N/A                                     ; 46.42 MHz ( period = 21.542 ns )                    ; screen_row[7]~reg0  ; screen_col[18]$latch ; clk        ; clk      ; None                        ; None                      ; 15.367 ns               ;
; N/A                                     ; 46.43 MHz ( period = 21.537 ns )                    ; knife[6][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.299 ns               ;
; N/A                                     ; 46.43 MHz ( period = 21.536 ns )                    ; screen_row[7]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.345 ns               ;
; N/A                                     ; 46.46 MHz ( period = 21.526 ns )                    ; knife[0][6]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.236 ns               ;
; N/A                                     ; 46.47 MHz ( period = 21.521 ns )                    ; knife[2][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.283 ns               ;
; N/A                                     ; 46.47 MHz ( period = 21.518 ns )                    ; screen_row[11]~reg0 ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.159 ns               ;
; N/A                                     ; 46.49 MHz ( period = 21.511 ns )                    ; knife[5][1]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.266 ns               ;
; N/A                                     ; 46.49 MHz ( period = 21.508 ns )                    ; knife[5][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.270 ns               ;
; N/A                                     ; 46.51 MHz ( period = 21.502 ns )                    ; knife[10][10]       ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.264 ns               ;
; N/A                                     ; 46.51 MHz ( period = 21.500 ns )                    ; knife[0][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.239 ns               ;
; N/A                                     ; 46.52 MHz ( period = 21.498 ns )                    ; knife[5][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.253 ns               ;
; N/A                                     ; 46.53 MHz ( period = 21.490 ns )                    ; knife[4][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.198 ns               ;
; N/A                                     ; 46.54 MHz ( period = 21.486 ns )                    ; screen_row[9]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.166 ns               ;
; N/A                                     ; 46.55 MHz ( period = 21.482 ns )                    ; screen_row[9]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.161 ns               ;
; N/A                                     ; 46.57 MHz ( period = 21.475 ns )                    ; knife[10][4]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.237 ns               ;
; N/A                                     ; 46.57 MHz ( period = 21.474 ns )                    ; knife[2][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.236 ns               ;
; N/A                                     ; 46.58 MHz ( period = 21.470 ns )                    ; knife[1][2]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.209 ns               ;
; N/A                                     ; 46.60 MHz ( period = 21.458 ns )                    ; knife[1][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.197 ns               ;
; N/A                                     ; 46.60 MHz ( period = 21.458 ns )                    ; knife[3][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.220 ns               ;
; N/A                                     ; 46.64 MHz ( period = 21.442 ns )                    ; knife[0][10]        ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.204 ns               ;
; N/A                                     ; 46.67 MHz ( period = 21.429 ns )                    ; knife[3][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.191 ns               ;
; N/A                                     ; 46.68 MHz ( period = 21.422 ns )                    ; knife[1][8]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.161 ns               ;
; N/A                                     ; 46.71 MHz ( period = 21.407 ns )                    ; knife[1][3]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.146 ns               ;
; N/A                                     ; 46.72 MHz ( period = 21.405 ns )                    ; knife[4][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.113 ns               ;
; N/A                                     ; 46.73 MHz ( period = 21.401 ns )                    ; knife[4][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.109 ns               ;
; N/A                                     ; 46.74 MHz ( period = 21.393 ns )                    ; knife[5][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.148 ns               ;
; N/A                                     ; 46.75 MHz ( period = 21.392 ns )                    ; knife[2][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.154 ns               ;
; N/A                                     ; 46.75 MHz ( period = 21.389 ns )                    ; knife[11][2]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.151 ns               ;
; N/A                                     ; 46.76 MHz ( period = 21.386 ns )                    ; knife[2][0]         ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.160 ns               ;
; N/A                                     ; 46.78 MHz ( period = 21.378 ns )                    ; screen_row[4]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.282 ns               ;
; N/A                                     ; 46.79 MHz ( period = 21.374 ns )                    ; screen_row[4]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.277 ns               ;
; N/A                                     ; 46.80 MHz ( period = 21.368 ns )                    ; knife[3][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.130 ns               ;
; N/A                                     ; 46.80 MHz ( period = 21.366 ns )                    ; knife[4][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.074 ns               ;
; N/A                                     ; 46.81 MHz ( period = 21.363 ns )                    ; knife[6][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.125 ns               ;
; N/A                                     ; 46.81 MHz ( period = 21.361 ns )                    ; knife[7][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.062 ns               ;
; N/A                                     ; 46.84 MHz ( period = 21.349 ns )                    ; knife[4][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.057 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.332 ns )                    ; screen_row[1]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.259 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.330 ns )                    ; knife[0][8]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.040 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.330 ns )                    ; screen_row[7]~reg0  ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.065 ns               ;
; N/A                                     ; 46.89 MHz ( period = 21.328 ns )                    ; screen_row[1]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.254 ns               ;
; N/A                                     ; 46.91 MHz ( period = 21.318 ns )                    ; knife[5][0]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.073 ns               ;
; N/A                                     ; 46.93 MHz ( period = 21.309 ns )                    ; knife[0][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.048 ns               ;
; N/A                                     ; 46.94 MHz ( period = 21.302 ns )                    ; knife[1][1]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.041 ns               ;
; N/A                                     ; 46.94 MHz ( period = 21.302 ns )                    ; screen_row[10]~reg0 ; screen_col[18]$latch ; clk        ; clk      ; None                        ; None                      ; 15.247 ns               ;
; N/A                                     ; 46.95 MHz ( period = 21.298 ns )                    ; screen_row[9]~reg0  ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.241 ns               ;
; N/A                                     ; 46.96 MHz ( period = 21.296 ns )                    ; screen_row[10]~reg0 ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.225 ns               ;
; N/A                                     ; 46.96 MHz ( period = 21.294 ns )                    ; knife[10][9]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.056 ns               ;
; N/A                                     ; 46.99 MHz ( period = 21.281 ns )                    ; knife[2][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.043 ns               ;
; N/A                                     ; 46.99 MHz ( period = 21.280 ns )                    ; knife[5][8]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.042 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.276 ns )                    ; knife[9][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.038 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.275 ns )                    ; knife[3][4]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.030 ns               ;
; N/A                                     ; 47.01 MHz ( period = 21.274 ns )                    ; knife[10][1]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.036 ns               ;
; N/A                                     ; 47.02 MHz ( period = 21.268 ns )                    ; screen_row[11]~reg0 ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.057 ns               ;
; N/A                                     ; 47.03 MHz ( period = 21.264 ns )                    ; knife[6][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.026 ns               ;
; N/A                                     ; 47.03 MHz ( period = 21.264 ns )                    ; screen_row[3]~reg0  ; screen_col[18]$latch ; clk        ; clk      ; None                        ; None                      ; 15.228 ns               ;
; N/A                                     ; 47.03 MHz ( period = 21.264 ns )                    ; screen_row[11]~reg0 ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.052 ns               ;
; N/A                                     ; 47.03 MHz ( period = 21.262 ns )                    ; screen_row[5]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 15.054 ns               ;
; N/A                                     ; 47.04 MHz ( period = 21.258 ns )                    ; screen_row[5]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 15.049 ns               ;
; N/A                                     ; 47.04 MHz ( period = 21.258 ns )                    ; screen_row[3]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.206 ns               ;
; N/A                                     ; 47.04 MHz ( period = 21.257 ns )                    ; knife[2][0]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.019 ns               ;
; N/A                                     ; 47.05 MHz ( period = 21.252 ns )                    ; screen_row[10]~reg0 ; screen_col[7]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.242 ns               ;
; N/A                                     ; 47.06 MHz ( period = 21.248 ns )                    ; knife[6][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.010 ns               ;
; N/A                                     ; 47.06 MHz ( period = 21.248 ns )                    ; screen_row[1]~reg0  ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.024 ns               ;
; N/A                                     ; 47.07 MHz ( period = 21.246 ns )                    ; knife[3][1]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.008 ns               ;
; N/A                                     ; 47.08 MHz ( period = 21.242 ns )                    ; knife[6][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.004 ns               ;
; N/A                                     ; 47.09 MHz ( period = 21.237 ns )                    ; knife[4][6]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.939 ns               ;
; N/A                                     ; 47.09 MHz ( period = 21.235 ns )                    ; knife[4][3]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.943 ns               ;
; N/A                                     ; 47.10 MHz ( period = 21.230 ns )                    ; knife[4][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.938 ns               ;
; N/A                                     ; 47.11 MHz ( period = 21.226 ns )                    ; knife[5][10]        ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.981 ns               ;
; N/A                                     ; 47.12 MHz ( period = 21.222 ns )                    ; knife[1][4]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.961 ns               ;
; N/A                                     ; 47.13 MHz ( period = 21.220 ns )                    ; screen_row[8]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.203 ns               ;
; N/A                                     ; 47.13 MHz ( period = 21.218 ns )                    ; knife[4][1]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.926 ns               ;
; N/A                                     ; 47.13 MHz ( period = 21.217 ns )                    ; knife[2][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.979 ns               ;
; N/A                                     ; 47.13 MHz ( period = 21.216 ns )                    ; screen_row[8]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.198 ns               ;
; N/A                                     ; 47.17 MHz ( period = 21.198 ns )                    ; screen_row[12]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.192 ns               ;
; N/A                                     ; 47.18 MHz ( period = 21.194 ns )                    ; screen_row[12]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.187 ns               ;
; N/A                                     ; 47.19 MHz ( period = 21.190 ns )                    ; screen_row[13]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.188 ns               ;
; N/A                                     ; 47.20 MHz ( period = 21.186 ns )                    ; knife[1][10]        ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.925 ns               ;
; N/A                                     ; 47.20 MHz ( period = 21.186 ns )                    ; screen_row[13]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.183 ns               ;
; N/A                                     ; 47.21 MHz ( period = 21.182 ns )                    ; knife[2][2]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.944 ns               ;
; N/A                                     ; 47.21 MHz ( period = 21.182 ns )                    ; screen_row[2]~reg0  ; screen_col[18]$latch ; clk        ; clk      ; None                        ; None                      ; 15.187 ns               ;
; N/A                                     ; 47.22 MHz ( period = 21.176 ns )                    ; screen_row[2]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.165 ns               ;
; N/A                                     ; 47.26 MHz ( period = 21.158 ns )                    ; knife[10][8]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.920 ns               ;
; N/A                                     ; 47.27 MHz ( period = 21.157 ns )                    ; knife[3][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.919 ns               ;
; N/A                                     ; 47.34 MHz ( period = 21.123 ns )                    ; knife[5][4]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.878 ns               ;
; N/A                                     ; 47.36 MHz ( period = 21.116 ns )                    ; knife[3][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.878 ns               ;
; N/A                                     ; 47.36 MHz ( period = 21.114 ns )                    ; knife[3][3]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.876 ns               ;
; N/A                                     ; 47.36 MHz ( period = 21.114 ns )                    ; screen_row[12]~reg0 ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.957 ns               ;
; N/A                                     ; 47.38 MHz ( period = 21.107 ns )                    ; knife[6][3]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.869 ns               ;
; N/A                                     ; 47.38 MHz ( period = 21.106 ns )                    ; screen_row[13]~reg0 ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.953 ns               ;
; N/A                                     ; 47.41 MHz ( period = 21.091 ns )                    ; knife[2][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.853 ns               ;
; N/A                                     ; 47.41 MHz ( period = 21.091 ns )                    ; knife[2][3]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.853 ns               ;
; N/A                                     ; 47.43 MHz ( period = 21.085 ns )                    ; knife[8][10]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.824 ns               ;
; N/A                                     ; 47.43 MHz ( period = 21.084 ns )                    ; knife[6][4]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.846 ns               ;
; N/A                                     ; 47.44 MHz ( period = 21.080 ns )                    ; screen_row[11]~reg0 ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.132 ns               ;
; N/A                                     ; 47.44 MHz ( period = 21.078 ns )                    ; knife[5][9]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.840 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.077 ns )                    ; knife[10][0]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.839 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.072 ns )                    ; knife[10][10]       ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.834 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.071 ns )                    ; knife[7][8]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.781 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.070 ns )                    ; knife[0][1]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.809 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.069 ns )                    ; knife[0][3]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.808 ns               ;
; N/A                                     ; 47.46 MHz ( period = 21.069 ns )                    ; knife[0][4]         ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 20.756 ns               ;
; N/A                                     ; 47.47 MHz ( period = 21.068 ns )                    ; knife[5][2]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.823 ns               ;
; N/A                                     ; 47.48 MHz ( period = 21.060 ns )                    ; knife[4][0]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.768 ns               ;
; N/A                                     ; 47.49 MHz ( period = 21.056 ns )                    ; screen_row[14]~reg0 ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.121 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.054 ns )                    ; knife[2][3]         ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.994 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.052 ns )                    ; knife[6][1]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.814 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.052 ns )                    ; screen_row[14]~reg0 ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.116 ns               ;
; N/A                                     ; 47.51 MHz ( period = 21.048 ns )                    ; knife[13][10]       ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.810 ns               ;
; N/A                                     ; 47.52 MHz ( period = 21.045 ns )                    ; knife[10][4]        ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.807 ns               ;
; N/A                                     ; 47.52 MHz ( period = 21.044 ns )                    ; knife[2][1]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.806 ns               ;
; N/A                                     ; 47.52 MHz ( period = 21.044 ns )                    ; screen_row[4]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 14.945 ns               ;
; N/A                                     ; 47.53 MHz ( period = 21.040 ns )                    ; screen_row[4]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 14.940 ns               ;
; N/A                                     ; 47.53 MHz ( period = 21.039 ns )                    ; knife[5][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.794 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.028 ns )                    ; knife[1][0]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.767 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.028 ns )                    ; knife[3][9]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.790 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.024 ns )                    ; knife[10][3]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.786 ns               ;
; N/A                                     ; 47.60 MHz ( period = 21.010 ns )                    ; knife[1][9]         ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 20.726 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; screen_row[6]~reg0  ; screen_col[24]$latch ; clk        ; clk      ; None                        ; None                      ; 15.093 ns               ;
; N/A                                     ; 47.62 MHz ( period = 20.999 ns )                    ; knife[3][8]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.761 ns               ;
; N/A                                     ; 47.62 MHz ( period = 20.998 ns )                    ; screen_row[1]~reg0  ; screen_col[25]$latch ; clk        ; clk      ; None                        ; None                      ; 14.922 ns               ;
; N/A                                     ; 47.63 MHz ( period = 20.996 ns )                    ; screen_row[6]~reg0  ; screen_col[20]$latch ; clk        ; clk      ; None                        ; None                      ; 15.088 ns               ;
; N/A                                     ; 47.63 MHz ( period = 20.994 ns )                    ; screen_row[1]~reg0  ; screen_col[19]$latch ; clk        ; clk      ; None                        ; None                      ; 14.917 ns               ;
; N/A                                     ; 47.64 MHz ( period = 20.990 ns )                    ; knife[8][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.729 ns               ;
; N/A                                     ; 47.65 MHz ( period = 20.988 ns )                    ; knife[12][3]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.750 ns               ;
; N/A                                     ; 47.66 MHz ( period = 20.981 ns )                    ; knife[11][8]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.736 ns               ;
; N/A                                     ; 47.66 MHz ( period = 20.980 ns )                    ; screen_row[10]~reg0 ; screen_col[13]$latch ; clk        ; clk      ; None                        ; None                      ; 15.045 ns               ;
; N/A                                     ; 47.68 MHz ( period = 20.975 ns )                    ; knife[4][4]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.683 ns               ;
; N/A                                     ; 47.68 MHz ( period = 20.973 ns )                    ; knife[12][6]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.735 ns               ;
; N/A                                     ; 47.68 MHz ( period = 20.972 ns )                    ; screen_row[14]~reg0 ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.886 ns               ;
; N/A                                     ; 47.68 MHz ( period = 20.971 ns )                    ; knife[4][10]        ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.679 ns               ;
; N/A                                     ; 47.69 MHz ( period = 20.970 ns )                    ; screen_row[2]~reg0  ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.885 ns               ;
; N/A                                     ; 47.70 MHz ( period = 20.963 ns )                    ; knife[10][6]        ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.725 ns               ;
; N/A                                     ; 47.70 MHz ( period = 20.963 ns )                    ; knife[5][3]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.718 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; knife[9][9]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.717 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; knife[9][0]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.724 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; knife[2][8]         ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.724 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.960 ns )                    ; knife[2][1]         ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.947 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.959 ns )                    ; knife[11][2]        ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.721 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.958 ns )                    ; screen_row[8]~reg0  ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.879 ns               ;
; N/A                                     ; 47.73 MHz ( period = 20.952 ns )                    ; knife[9][6]         ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.707 ns               ;
; N/A                                     ; 47.74 MHz ( period = 20.948 ns )                    ; screen_row[9]~reg0  ; screen_col[18]$latch ; clk        ; clk      ; None                        ; None                      ; 15.070 ns               ;
; N/A                                     ; 47.75 MHz ( period = 20.942 ns )                    ; screen_row[9]~reg0  ; screen_col[22]$latch ; clk        ; clk      ; None                        ; None                      ; 15.048 ns               ;
; N/A                                     ; 47.75 MHz ( period = 20.942 ns )                    ; screen_row[7]~reg0  ; screen_col[26]$latch ; clk        ; clk      ; None                        ; None                      ; 15.069 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                     ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 3.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 3.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 3.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.538 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 3.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 3.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.925 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.068 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.074 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.345 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.485 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.514 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.007 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.807 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.966 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.156 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.204 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.395 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.456 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.573 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.683 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.785 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 15.184 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 14.557 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 14.556 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 14.553 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 14.475 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 14.279 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 13.848 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 13.847 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 13.844 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 13.570 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 11.714 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 11.420 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 10.967 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 10.964 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 10.964 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 10.964 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 10.964 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 10.964 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 10.030 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 9.838 ns   ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 9.838 ns   ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 9.838 ns   ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 9.838 ns   ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 9.838 ns   ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 9.720 ns   ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 9.720 ns   ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 9.720 ns   ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 9.720 ns   ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 9.686 ns   ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 9.623 ns   ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 9.543 ns   ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 9.463 ns   ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 9.383 ns   ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 9.316 ns   ; function_btn ; drop_knife_limit[5] ; clk      ;
; N/A   ; None         ; 9.316 ns   ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 9.214 ns   ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 9.105 ns   ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 9.065 ns   ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 9.048 ns   ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 8.948 ns   ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 8.946 ns   ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 8.946 ns   ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 8.946 ns   ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 8.946 ns   ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 8.878 ns   ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 8.878 ns   ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 8.846 ns   ; function_btn ; drop_knife_limit[8] ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 8.833 ns   ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 8.829 ns   ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 8.478 ns   ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 8.477 ns   ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 8.474 ns   ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 8.200 ns   ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[1]           ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[3]           ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[8]           ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[9]           ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[10]          ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[11]          ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[13]          ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[14]          ; clk      ;
; N/A   ; None         ; 8.074 ns   ; function_btn ; game_t[15]          ; clk      ;
; N/A   ; None         ; 7.945 ns   ; function_btn ; game_t[12]          ; clk      ;
; N/A   ; None         ; 7.641 ns   ; function_btn ; game_t[0]           ; clk      ;
; N/A   ; None         ; 7.636 ns   ; function_btn ; game_t[2]           ; clk      ;
; N/A   ; None         ; 7.636 ns   ; function_btn ; game_t[4]           ; clk      ;
; N/A   ; None         ; 7.636 ns   ; function_btn ; game_t[5]           ; clk      ;
; N/A   ; None         ; 7.636 ns   ; function_btn ; game_t[6]           ; clk      ;
; N/A   ; None         ; 7.636 ns   ; function_btn ; game_t[7]           ; clk      ;
; N/A   ; None         ; 7.598 ns   ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 7.598 ns   ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 7.598 ns   ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 7.598 ns   ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 7.598 ns   ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 7.292 ns   ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 7.098 ns   ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 6.885 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 6.884 ns   ; function_btn ; screen_state.0000   ; clk      ;
; N/A   ; None         ; 6.881 ns   ; function_btn ; screen_state.0001   ; clk      ;
; N/A   ; None         ; 6.832 ns   ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 6.687 ns   ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 6.687 ns   ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 6.687 ns   ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 6.687 ns   ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 6.687 ns   ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 6.540 ns   ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 6.540 ns   ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 6.423 ns   ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 6.423 ns   ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 6.414 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 5.977 ns   ; function_btn ; screen_state.0011   ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 24.249 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 23.875 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 23.594 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 23.399 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 23.222 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 23.018 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 22.953 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 22.568 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 22.498 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 22.463 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 22.364 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 22.299 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 22.268 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 22.187 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 22.053 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 22.048 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 21.961 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 21.951 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 21.937 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 21.866 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 21.654 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 21.609 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 21.407 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 21.336 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 21.317 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 21.312 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 21.297 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 21.247 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 21.228 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 21.204 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 20.978 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 20.950 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 9.497 ns   ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 9.347 ns   ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 9.289 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 9.187 ns   ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.053 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.982 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 8.952 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 8.616 ns   ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 8.505 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 8.434 ns   ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.414 ns   ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 8.389 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 8.065 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 8.051 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 8.014 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 8.003 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 7.988 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
; N/A   ; None         ; 7.814 ns   ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 7.811 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 7.707 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 7.703 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 7.657 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 7.547 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.520 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 7.431 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 7.182 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 7.138 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -4.422 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -4.506 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -4.746 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -4.751 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -4.752 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -4.753 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.925 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -6.176 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -6.362 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -6.371 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -6.395 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -6.395 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -6.450 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -6.453 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -6.454 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -6.488 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -6.488 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -6.565 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -6.635 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -6.635 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -6.635 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -6.635 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -6.635 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A           ; None        ; -6.751 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -6.780 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -6.782 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -6.829 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -6.832 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -6.833 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -7.046 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -7.081 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -7.240 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -7.584 ns  ; function_btn ; game_t[2]           ; clk      ;
; N/A           ; None        ; -7.584 ns  ; function_btn ; game_t[4]           ; clk      ;
; N/A           ; None        ; -7.584 ns  ; function_btn ; game_t[5]           ; clk      ;
; N/A           ; None        ; -7.584 ns  ; function_btn ; game_t[6]           ; clk      ;
; N/A           ; None        ; -7.584 ns  ; function_btn ; game_t[7]           ; clk      ;
; N/A           ; None        ; -7.589 ns  ; function_btn ; game_t[0]           ; clk      ;
; N/A           ; None        ; -7.893 ns  ; function_btn ; game_t[12]          ; clk      ;
; N/A           ; None        ; -7.959 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[1]           ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[3]           ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[8]           ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[9]           ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[10]          ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[11]          ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[13]          ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[14]          ; clk      ;
; N/A           ; None        ; -8.022 ns  ; function_btn ; game_t[15]          ; clk      ;
; N/A           ; None        ; -8.148 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.233 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -8.236 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -8.237 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -8.422 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -8.425 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -8.426 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -8.470 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -8.470 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -8.470 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -8.470 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -8.472 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -8.777 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -8.781 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -8.794 ns  ; function_btn ; drop_knife_limit[8] ; clk      ;
; N/A           ; None        ; -8.864 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.053 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.210 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -9.244 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -9.244 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -9.244 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -9.244 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -9.264 ns  ; function_btn ; drop_knife_limit[5] ; clk      ;
; N/A           ; None        ; -9.264 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -9.978 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -10.912 ns ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -10.912 ns ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -10.912 ns ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -10.912 ns ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -10.912 ns ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -10.915 ns ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -11.368 ns ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -11.662 ns ; function_btn ; za_warudo_t[0]      ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Dec 14 17:43:12 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 51 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector503~2" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal126~2" as buffer
    Info: Detected gated clock "Equal126~1" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal119~2" as buffer
    Info: Detected gated clock "Equal121~0" as buffer
    Info: Detected gated clock "Equal122~1" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal118~2" as buffer
    Info: Detected gated clock "Equal120~2" as buffer
    Info: Detected gated clock "Equal120~1" as buffer
    Info: Detected gated clock "Equal120~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal127~1" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal117~9" as buffer
    Info: Detected gated clock "Equal117~8" as buffer
    Info: Detected gated clock "Equal117~10" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected gated clock "Equal119~1" as buffer
    Info: Detected gated clock "Equal117~7" as buffer
    Info: Detected gated clock "Equal117~6" as buffer
    Info: Detected gated clock "Equal117~5" as buffer
    Info: Detected gated clock "Equal117~4" as buffer
    Info: Detected gated clock "Equal118~1" as buffer
    Info: Detected gated clock "Equal118~0" as buffer
    Info: Detected gated clock "Equal119~0" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal1~0" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
Info: Clock "clk" has Internal fmax of 44.61 MHz between source register "screen_row[7]~reg0" and destination register "screen_col[24]$latch" (period= 22.414 ns)
    Info: + Longest register to register delay is 15.800 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y14_N2; Fanout = 6; REG Node = 'screen_row[7]~reg0'
        Info: 2: + IC(0.538 ns) + CELL(0.292 ns) = 0.830 ns; Loc. = LC_X6_Y14_N8; Fanout = 2; COMB Node = 'Equal118~0'
        Info: 3: + IC(1.117 ns) + CELL(0.442 ns) = 2.389 ns; Loc. = LC_X4_Y14_N6; Fanout = 4; COMB Node = 'Equal118~1'
        Info: 4: + IC(0.754 ns) + CELL(0.590 ns) = 3.733 ns; Loc. = LC_X5_Y14_N9; Fanout = 13; COMB Node = 'Equal118~2'
        Info: 5: + IC(0.443 ns) + CELL(0.292 ns) = 4.468 ns; Loc. = LC_X5_Y14_N7; Fanout = 1; COMB Node = 'Selector564~0'
        Info: 6: + IC(0.429 ns) + CELL(0.590 ns) = 5.487 ns; Loc. = LC_X5_Y14_N3; Fanout = 3; COMB Node = 'Selector564~1'
        Info: 7: + IC(0.408 ns) + CELL(0.442 ns) = 6.337 ns; Loc. = LC_X5_Y14_N4; Fanout = 5; COMB Node = 'WideOr59~0'
        Info: 8: + IC(1.116 ns) + CELL(0.114 ns) = 7.567 ns; Loc. = LC_X8_Y14_N5; Fanout = 1; COMB Node = 'WideOr59~1'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 7.863 ns; Loc. = LC_X8_Y14_N6; Fanout = 27; COMB Node = 'WideNor0'
        Info: 10: + IC(2.975 ns) + CELL(0.292 ns) = 11.130 ns; Loc. = LC_X29_Y14_N7; Fanout = 3; COMB Node = 'Selector553~0'
        Info: 11: + IC(0.443 ns) + CELL(0.292 ns) = 11.865 ns; Loc. = LC_X29_Y14_N9; Fanout = 5; COMB Node = 'Selector552~0'
        Info: 12: + IC(3.072 ns) + CELL(0.114 ns) = 15.051 ns; Loc. = LC_X12_Y18_N2; Fanout = 1; COMB Node = 'Selector529~3'
        Info: 13: + IC(0.457 ns) + CELL(0.292 ns) = 15.800 ns; Loc. = LC_X12_Y18_N5; Fanout = 1; REG Node = 'screen_col[24]$latch'
        Info: Total cell delay = 3.866 ns ( 24.47 % )
        Info: Total interconnect delay = 11.934 ns ( 75.53 % )
    Info: - Smallest clock skew is 5.784 ns
        Info: + Shortest clock path from clock "clk" to destination register is 8.738 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X9_Y10_N6; Fanout = 6; REG Node = 'screen_state.0100'
            Info: 3: + IC(0.796 ns) + CELL(0.590 ns) = 4.535 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector503~2'
            Info: 4: + IC(4.089 ns) + CELL(0.114 ns) = 8.738 ns; Loc. = LC_X12_Y18_N5; Fanout = 1; REG Node = 'screen_col[24]$latch'
            Info: Total cell delay = 3.108 ns ( 35.57 % )
            Info: Total interconnect delay = 5.630 ns ( 64.43 % )
        Info: - Longest clock path from clock "clk" to source register is 2.954 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X6_Y14_N2; Fanout = 6; REG Node = 'screen_row[7]~reg0'
            Info: Total cell delay = 2.180 ns ( 73.80 % )
            Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.967 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0000" and destination pin or register "screen_col[10]$latch" for clock "clk" (Hold time is 10.248 ns)
    Info: + Largest clock skew is 13.744 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.669 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X6_Y14_N2; Fanout = 6; REG Node = 'screen_row[7]~reg0'
            Info: 3: + IC(0.538 ns) + CELL(0.292 ns) = 4.008 ns; Loc. = LC_X6_Y14_N8; Fanout = 2; COMB Node = 'Equal118~0'
            Info: 4: + IC(1.117 ns) + CELL(0.442 ns) = 5.567 ns; Loc. = LC_X4_Y14_N6; Fanout = 4; COMB Node = 'Equal118~1'
            Info: 5: + IC(0.754 ns) + CELL(0.590 ns) = 6.911 ns; Loc. = LC_X5_Y14_N9; Fanout = 13; COMB Node = 'Equal118~2'
            Info: 6: + IC(0.443 ns) + CELL(0.292 ns) = 7.646 ns; Loc. = LC_X5_Y14_N7; Fanout = 1; COMB Node = 'Selector564~0'
            Info: 7: + IC(0.429 ns) + CELL(0.590 ns) = 8.665 ns; Loc. = LC_X5_Y14_N3; Fanout = 3; COMB Node = 'Selector564~1'
            Info: 8: + IC(0.408 ns) + CELL(0.442 ns) = 9.515 ns; Loc. = LC_X5_Y14_N4; Fanout = 5; COMB Node = 'WideOr59~0'
            Info: 9: + IC(1.116 ns) + CELL(0.114 ns) = 10.745 ns; Loc. = LC_X8_Y14_N5; Fanout = 1; COMB Node = 'WideOr59~1'
            Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 11.041 ns; Loc. = LC_X8_Y14_N6; Fanout = 27; COMB Node = 'WideNor0'
            Info: 11: + IC(1.291 ns) + CELL(0.114 ns) = 12.446 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector503~2'
            Info: 12: + IC(4.109 ns) + CELL(0.114 ns) = 16.669 ns; Loc. = LC_X9_Y16_N4; Fanout = 1; REG Node = 'screen_col[10]$latch'
            Info: Total cell delay = 5.508 ns ( 33.04 % )
            Info: Total interconnect delay = 11.161 ns ( 66.96 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N0; Fanout = 36; REG Node = 'screen_state.0000'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 3.272 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y10_N0; Fanout = 36; REG Node = 'screen_state.0000'
        Info: 2: + IC(1.795 ns) + CELL(0.442 ns) = 2.237 ns; Loc. = LC_X9_Y16_N1; Fanout = 4; COMB Node = 'Selector564~2'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 2.533 ns; Loc. = LC_X9_Y16_N2; Fanout = 1; COMB Node = 'Selector561~3'
        Info: 4: + IC(0.447 ns) + CELL(0.292 ns) = 3.272 ns; Loc. = LC_X9_Y16_N4; Fanout = 1; REG Node = 'screen_col[10]$latch'
        Info: Total cell delay = 0.848 ns ( 25.92 % )
        Info: Total interconnect delay = 2.424 ns ( 74.08 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0001" (data pin = "left_btn", clock pin = "clk") is 15.184 ns
    Info: + Longest pin to register delay is 18.049 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_225; Fanout = 6; PIN Node = 'left_btn'
        Info: 2: + IC(5.995 ns) + CELL(0.590 ns) = 8.060 ns; Loc. = LC_X7_Y9_N2; Fanout = 1; COMB Node = 'Selector404~44'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 8.356 ns; Loc. = LC_X7_Y9_N3; Fanout = 2; COMB Node = 'Selector404~45'
        Info: 4: + IC(1.583 ns) + CELL(0.292 ns) = 10.231 ns; Loc. = LC_X10_Y10_N2; Fanout = 1; COMB Node = 'Selector404~57'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 10.527 ns; Loc. = LC_X10_Y10_N3; Fanout = 1; COMB Node = 'Selector404~58'
        Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 10.823 ns; Loc. = LC_X10_Y10_N4; Fanout = 1; COMB Node = 'Selector404~59'
        Info: 7: + IC(0.340 ns) + CELL(0.114 ns) = 11.277 ns; Loc. = LC_X10_Y10_N5; Fanout = 1; COMB Node = 'Selector404~60'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 11.573 ns; Loc. = LC_X10_Y10_N6; Fanout = 1; COMB Node = 'Selector404~61'
        Info: 9: + IC(1.213 ns) + CELL(0.114 ns) = 12.900 ns; Loc. = LC_X9_Y8_N2; Fanout = 1; COMB Node = 'Selector404~62'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 13.196 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'Selector404~63'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 13.492 ns; Loc. = LC_X9_Y8_N4; Fanout = 1; COMB Node = 'Selector404~64'
        Info: 12: + IC(0.340 ns) + CELL(0.114 ns) = 13.946 ns; Loc. = LC_X9_Y8_N5; Fanout = 1; COMB Node = 'Selector404~65'
        Info: 13: + IC(0.182 ns) + CELL(0.114 ns) = 14.242 ns; Loc. = LC_X9_Y8_N6; Fanout = 1; COMB Node = 'Selector404~66'
        Info: 14: + IC(0.182 ns) + CELL(0.114 ns) = 14.538 ns; Loc. = LC_X9_Y8_N7; Fanout = 1; COMB Node = 'Selector404~67'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 14.834 ns; Loc. = LC_X9_Y8_N8; Fanout = 1; COMB Node = 'Selector404~68'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 15.130 ns; Loc. = LC_X9_Y8_N9; Fanout = 1; COMB Node = 'Selector404~72'
        Info: 17: + IC(1.081 ns) + CELL(0.442 ns) = 16.653 ns; Loc. = LC_X7_Y8_N6; Fanout = 5; COMB Node = 'Selector404~69'
        Info: 18: + IC(1.087 ns) + CELL(0.309 ns) = 18.049 ns; Loc. = LC_X5_Y8_N1; Fanout = 3; REG Node = 'LCD_state.0001'
        Info: Total cell delay = 4.590 ns ( 25.43 % )
        Info: Total interconnect delay = 13.459 ns ( 74.57 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X5_Y8_N1; Fanout = 3; REG Node = 'LCD_state.0001'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
Info: tco from clock "clk" to destination pin "screen_col[29]" through register "screen_col[29]$latch" is 24.249 ns
    Info: + Longest clock path from clock "clk" to source register is 16.850 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X6_Y14_N2; Fanout = 6; REG Node = 'screen_row[7]~reg0'
        Info: 3: + IC(0.538 ns) + CELL(0.292 ns) = 4.008 ns; Loc. = LC_X6_Y14_N8; Fanout = 2; COMB Node = 'Equal118~0'
        Info: 4: + IC(1.117 ns) + CELL(0.442 ns) = 5.567 ns; Loc. = LC_X4_Y14_N6; Fanout = 4; COMB Node = 'Equal118~1'
        Info: 5: + IC(0.754 ns) + CELL(0.590 ns) = 6.911 ns; Loc. = LC_X5_Y14_N9; Fanout = 13; COMB Node = 'Equal118~2'
        Info: 6: + IC(0.443 ns) + CELL(0.292 ns) = 7.646 ns; Loc. = LC_X5_Y14_N7; Fanout = 1; COMB Node = 'Selector564~0'
        Info: 7: + IC(0.429 ns) + CELL(0.590 ns) = 8.665 ns; Loc. = LC_X5_Y14_N3; Fanout = 3; COMB Node = 'Selector564~1'
        Info: 8: + IC(0.408 ns) + CELL(0.442 ns) = 9.515 ns; Loc. = LC_X5_Y14_N4; Fanout = 5; COMB Node = 'WideOr59~0'
        Info: 9: + IC(1.116 ns) + CELL(0.114 ns) = 10.745 ns; Loc. = LC_X8_Y14_N5; Fanout = 1; COMB Node = 'WideOr59~1'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 11.041 ns; Loc. = LC_X8_Y14_N6; Fanout = 27; COMB Node = 'WideNor0'
        Info: 11: + IC(1.291 ns) + CELL(0.114 ns) = 12.446 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector503~2'
        Info: 12: + IC(4.112 ns) + CELL(0.292 ns) = 16.850 ns; Loc. = LC_X30_Y14_N8; Fanout = 1; REG Node = 'screen_col[29]$latch'
        Info: Total cell delay = 5.686 ns ( 33.74 % )
        Info: Total interconnect delay = 11.164 ns ( 66.26 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.399 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X30_Y14_N8; Fanout = 1; REG Node = 'screen_col[29]$latch'
        Info: 2: + IC(5.275 ns) + CELL(2.124 ns) = 7.399 ns; Loc. = PIN_11; Fanout = 0; PIN Node = 'screen_col[29]'
        Info: Total cell delay = 2.124 ns ( 28.71 % )
        Info: Total interconnect delay = 5.275 ns ( 71.29 % )
Info: th for register "game_mode[1]" (data pin = "left_btn", clock pin = "clk") is -4.422 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.956 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 276; CLK Node = 'clk'
        Info: 2: + IC(0.776 ns) + CELL(0.711 ns) = 2.956 ns; Loc. = LC_X6_Y15_N5; Fanout = 10; REG Node = 'game_mode[1]'
        Info: Total cell delay = 2.180 ns ( 73.75 % )
        Info: Total interconnect delay = 0.776 ns ( 26.25 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.393 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_225; Fanout = 6; PIN Node = 'left_btn'
        Info: 2: + IC(5.609 ns) + CELL(0.309 ns) = 7.393 ns; Loc. = LC_X6_Y15_N5; Fanout = 10; REG Node = 'game_mode[1]'
        Info: Total cell delay = 1.784 ns ( 24.13 % )
        Info: Total interconnect delay = 5.609 ns ( 75.87 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Mon Dec 14 17:43:13 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


