# 3.5：信頼性劣化の実測評価と設計対策

半導体デバイスは長期間使用される中でさまざまな**信頼性劣化**にさらされます。  
本節では、0.18μmプロセス世代における代表的な信頼性劣化モード（HCI, NBTI, TDDB等）と、設計上の考慮点を解説します。

---

## ✅ 1. 信頼性劣化とは何か？

動作中の電圧・温度・電流密度などにより、MOSトランジスタや配線が徐々に劣化する現象。  
**長期使用や高温環境**における**回路動作の変化・故障**の原因となる。

---

## ✅ 2. 主な劣化メカニズム

| 劣化モード | 内容 | 主な影響 | 対象 |
|-------------|------|----------|------|
| **HCI**（Hot Carrier Injection） | 高エネルギー電子がゲート酸化膜に注入 | Vthの変化、Id低下 | NMOS（高速動作部） |
| **NBTI**（Negative Bias Temp Instability） | 負バイアス・高温でPMOSが劣化 | Vth上昇、遅延増大 | PMOS（常時ON部） |
| **TDDB**（Time Dependent Dielectric Breakdown） | 酸化膜の絶縁破壊 | ゲートリーク、短絡 | 全MOS（高電圧部） |
| **EM**（Electro Migration） | 金属中の原子移動で配線断線 | 信号不良、電源断線 | メタルライン（特にAl） |

---

## ✅ 3. 実測評価方法

### 🔹 加速試験（Accelerated Stress Test）

| 試験項目 | 条件 | 対象 |
|----------|------|------|
| HCI試験 | 高Vds動作で数時間～数十時間 | NMOS |
| NBTI試験 | -Vgs、125℃などで1000時間 | PMOS |
| TDDB試験 | ゲートに高電圧印加、絶縁破壊時間測定 | ゲート酸化膜 |
| EM試験 | 高電流密度印加、断線確認 | 金属ライン |

📝 劣化後、Id-Vgカーブなどを測定し、**特性劣化量 ΔVth, ΔId**を評価。

---

## ✅ 4. 設計上の対策

### 🔹 トランジスタ設計

- HCI対策：**Vdsの制限**、高電圧トランジスタ分離
- NBTI対策：**PMOSの過剰な負荷回避**、ゲート電位バイアス調整
- TDDB対策：**酸化膜厚に応じた電圧制限**

### 🔹 レイアウト設計

- 配線幅の確保（EM対策）
- コーナー配置回避（局所電界の集中緩和）
- 高電圧トランジスタは専用ルール適用

---

## ✅ 5. 寿命設計の実務対応（Lifetime Design）

- 寿命モデル：  
  - HCI → log(Id) vs. stress time → 使用条件換算  
  - TDDB → Weibull解析 → 耐圧保証電圧の定義  
- **10年保証設計**や**車載グレード対応**には、劣化モデルをもとに安全率を含めた設計が必要

---

## ✅ 6. 教育・演習活用のヒント

| 内容 | 演習例 |
|------|--------|
| ΔVthの測定 | SPICEシミュレーションによるHCI/NBTI影響比較 |
| 寿命予測 | Weibullプロット作成、保証電圧の推定 |
| 配線劣化 | EM対策設計とライン幅の比較設計演習 |

---

## ✅ まとめ

| 要点 | 内容 |
|------|------|
| 信頼性は長期使用に不可欠な設計要素 | 放置すれば致命的故障を招く |
| HCI, NBTI, TDDB, EM は主要4大劣化モード | それぞれに特有の試験と対策あり |
| 実測とモデル化が寿命設計の鍵 | SPICE連携が重要 |

信頼性劣化の理解は、**高信頼設計**や**車載・産業応用**では必須となります。
