TimeQuest Timing Analyzer report for Multiplier
Sun Mar 10 17:28:47 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 13. Slow 1200mV 85C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 33. Slow 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 52. Fast 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Progagation Delay
 71. Minimum Progagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiplier                                                        ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period     ; Frequency  ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clkDivider:CLOCK_DIVIDER|o_clk }                     ;
; i_clk                                              ; Base      ; 20.000     ; 50.0 MHz   ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { i_clk }                                              ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz   ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; i_clk  ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_HZ|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 269.4 MHz  ; 269.4 MHz       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 355.87 MHz ; 355.87 MHz      ; clkDivider:CLOCK_DIVIDER|o_clk                     ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.810 ; -59.362       ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181 ; -0.181        ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.201 ; -0.201        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; 0.402  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                              ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.285    ; -86.095       ;
; i_clk                                              ; 9.891     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.709 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.810 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.792 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.710      ;
; -1.773 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.691      ;
; -1.727 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.644      ;
; -1.705 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.623      ;
; -1.683 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.601      ;
; -1.678 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.596      ;
; -1.661 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.578      ;
; -1.660 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.577      ;
; -1.660 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.578      ;
; -1.653 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.570      ;
; -1.648 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.565      ;
; -1.641 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.557      ;
; -1.635 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.553      ;
; -1.629 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.546      ;
; -1.628 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.546      ;
; -1.625 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.542      ;
; -1.620 ; control:SM|r_control.load                   ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.539      ;
; -1.609 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.527      ;
; -1.601 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.517      ;
; -1.601 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.518      ;
; -1.598 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.514      ;
; -1.595 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.511      ;
; -1.595 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.512      ;
; -1.594 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.511      ;
; -1.593 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.510      ;
; -1.583 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.500      ;
; -1.577 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.494      ;
; -1.571 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.488      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[0]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[1]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[2]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[3]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[4]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[5]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[6]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[7]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[8]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[9]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.557 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.472      ;
; -1.551 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.469      ;
; -1.546 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.464      ;
; -1.543 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.460      ;
; -1.538 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.456      ;
; -1.537 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.455      ;
; -1.529 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.446      ;
; -1.528 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.446      ;
; -1.524 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.441      ;
; -1.522 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.437      ;
; -1.520 ; switch:SW|r_data.multiplier[4]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.438      ;
; -1.516 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.433      ;
; -1.509 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.427      ;
; -1.508 ; adder:ADDER|r_product[2]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.426      ;
; -1.507 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.425      ;
; -1.506 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.423      ;
; -1.502 ; switch:SW|r_data.multiplier[2]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.420      ;
; -1.497 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.414      ;
; -1.496 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.414      ;
; -1.494 ; adder:ADDER|r_product[3]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.412      ;
; -1.493 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.539     ; 1.952      ;
; -1.477 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.395      ;
; -1.475 ; adder:ADDER|r_product[3]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.393      ;
; -1.470 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.388      ;
; -1.470 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.387      ;
; -1.468 ; control:SM|r_control.load                   ; multiplier:MULTIPLIER|r_multiplier[0]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.386      ;
; -1.465 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.382      ;
; -1.464 ; switch:SW|r_data.multiplicand[5]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.381      ;
; -1.463 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.380      ;
; -1.461 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.378      ;
; -1.458 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.375      ;
; -1.457 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.373      ;
; -1.449 ; switch:SW|r_data.multiplier[5]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.367      ;
; -1.445 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.362      ;
; -1.444 ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.361      ;
; -1.444 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.361      ;
; -1.441 ; switch:SW|r_data.multiplier[3]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.359      ;
; -1.438 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.354      ;
; -1.436 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.352      ;
; -1.435 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.351      ;
; -1.433 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.349      ;
; -1.431 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.348      ;
; -1.426 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.342      ;
; -1.424 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.341      ;
; -1.423 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.341      ;
; -1.419 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.337      ;
; -1.415 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.331      ;
; -1.414 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[9]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.081     ; 2.328      ;
; -1.408 ; switch:SW|r_data.multiplier[6]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.326      ;
; -1.406 ; adder:ADDER|r_product[2]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.324      ;
; -1.406 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.324      ;
; -1.405 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.323      ;
; -1.397 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.315      ;
; -1.396 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[8]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.314      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                              ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.181    ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.127     ; 0.734      ;
; 0.288     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.127     ; 0.765      ;
; 99996.288 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.618      ;
; 99996.294 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.613      ;
; 99996.306 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.601      ;
; 99996.307 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.599      ;
; 99996.325 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.582      ;
; 99996.380 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.500      ;
; 99996.381 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.499      ;
; 99996.386 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.494      ;
; 99996.387 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.493      ;
; 99996.387 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.493      ;
; 99996.389 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.491      ;
; 99996.396 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.522      ;
; 99996.397 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.521      ;
; 99996.397 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.510      ;
; 99996.402 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.516      ;
; 99996.403 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.515      ;
; 99996.403 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.515      ;
; 99996.405 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.513      ;
; 99996.420 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.486      ;
; 99996.424 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.456      ;
; 99996.425 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.455      ;
; 99996.426 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.481      ;
; 99996.426 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.481      ;
; 99996.430 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.450      ;
; 99996.431 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.449      ;
; 99996.431 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.449      ;
; 99996.433 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.447      ;
; 99996.438 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.469      ;
; 99996.439 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.467      ;
; 99996.457 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.450      ;
; 99996.472 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.408      ;
; 99996.473 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.407      ;
; 99996.478 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.402      ;
; 99996.479 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.401      ;
; 99996.479 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.401      ;
; 99996.481 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.399      ;
; 99996.520 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.386      ;
; 99996.528 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.379      ;
; 99996.529 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.378      ;
; 99996.539 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.367      ;
; 99996.552 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.354      ;
; 99996.557 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.350      ;
; 99996.558 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.349      ;
; 99996.558 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.349      ;
; 99996.570 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.337      ;
; 99996.571 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.335      ;
; 99996.572 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.335      ;
; 99996.575 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.305      ;
; 99996.576 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.304      ;
; 99996.579 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.301      ;
; 99996.580 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.300      ;
; 99996.581 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.299      ;
; 99996.582 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.298      ;
; 99996.582 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.298      ;
; 99996.584 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.296      ;
; 99996.585 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.295      ;
; 99996.586 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.294      ;
; 99996.586 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.294      ;
; 99996.588 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.292      ;
; 99996.589 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.318      ;
; 99996.591 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.316      ;
; 99996.601 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.305      ;
; 99996.629 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.288      ;
; 99996.647 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.271      ;
; 99996.652 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.254      ;
; 99996.652 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.254      ;
; 99996.658 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.222      ;
; 99996.659 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.248      ;
; 99996.659 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.221      ;
; 99996.660 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.247      ;
; 99996.661 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.246      ;
; 99996.664 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.216      ;
; 99996.664 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.216      ;
; 99996.665 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.215      ;
; 99996.666 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.214      ;
; 99996.671 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.235      ;
; 99996.671 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.235      ;
; 99996.684 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.222      ;
; 99996.689 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.218      ;
; 99996.690 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.217      ;
; 99996.690 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.217      ;
; 99996.693 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.214      ;
; 99996.700 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.180      ;
; 99996.701 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.179      ;
; 99996.702 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.205      ;
; 99996.703 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.203      ;
; 99996.704 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.203      ;
; 99996.706 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.174      ;
; 99996.707 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.173      ;
; 99996.707 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.173      ;
; 99996.709 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.171      ;
; 99996.710 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.170      ;
; 99996.711 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.169      ;
; 99996.716 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.164      ;
; 99996.717 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.163      ;
; 99996.717 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.163      ;
; 99996.719 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.161      ;
; 99996.721 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.186      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.201 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 0.676      ;
; 0.292  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.359      ; 0.669      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.682  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.948      ;
; 0.935  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.239      ;
; 0.954  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.258      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.974  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.251      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.252      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.253      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.253      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.991  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.257      ;
; 0.991  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.258      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.258      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.259      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 1.056  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.360      ;
; 1.061  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.365      ;
; 1.061  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.365      ;
; 1.075  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.379      ;
; 1.080  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.384      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.095  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.361      ;
; 1.095  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.362      ;
; 1.096  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.365      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.100  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.366      ;
; 1.100  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.367      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.110  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.112  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.379      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.379      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.380      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.115  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.116  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.382      ;
; 1.117  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.383      ;
; 1.117  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.118  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.384      ;
; 1.118  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.402 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; control:SM|r_control.count[3]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.462 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.729      ;
; 0.463 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.730      ;
; 0.466 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.733      ;
; 0.467 ; control:SM|r_control.state[1]                ; control:SM|r_control.ready                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.734      ;
; 0.467 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.734      ;
; 0.476 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.743      ;
; 0.574 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.841      ;
; 0.575 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.842      ;
; 0.576 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.843      ;
; 0.602 ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.869      ;
; 0.656 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.922      ;
; 0.658 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.929      ;
; 0.672 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.939      ;
; 0.674 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.941      ;
; 0.674 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.940      ;
; 0.698 ; control:SM|r_control.count[3]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.965      ;
; 0.701 ; switch:SW|r_data.multiplier[6]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.427      ;
; 0.706 ; multiplier:MULTIPLIER|r_multiplier[3]        ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.431      ;
; 0.710 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.977      ;
; 0.725 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.992      ;
; 0.732 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.999      ;
; 0.740 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.465      ;
; 0.742 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.467      ;
; 0.742 ; switch:SW|r_data.multiplicand[3]             ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.009      ;
; 0.742 ; switch:SW|r_data.multiplicand[5]             ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.009      ;
; 0.745 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.012      ;
; 0.775 ; control:SM|r_control.state[0]                ; control:SM|r_control.ready                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.042      ;
; 0.811 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.077      ;
; 0.811 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.078      ;
; 0.815 ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.081      ;
; 0.820 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.087      ;
; 0.825 ; switch:SW|r_data.multiplier[5]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.551      ;
; 0.828 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.094      ;
; 0.841 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.108      ;
; 0.849 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.115      ;
; 0.850 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.116      ;
; 0.856 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.123      ;
; 0.857 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.124      ;
; 0.858 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.125      ;
; 0.858 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.125      ;
; 0.858 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.125      ;
; 0.858 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.125      ;
; 0.862 ; multiplier:MULTIPLIER|r_multiplier[7]        ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.587      ;
; 0.863 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.589      ;
; 0.868 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.134      ;
; 0.869 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.135      ;
; 0.883 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.608      ;
; 0.884 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.609      ;
; 0.887 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.154      ;
; 0.893 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 1.618      ;
; 0.920 ; switch:SW|r_data.multiplier[4]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.646      ;
; 0.932 ; switch:SW|r_data.multiplicand[0]             ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.198      ;
; 0.969 ; switch:SW|r_data.multiplier[1]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.695      ;
; 0.974 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; switch:SW|r_data.multiplier[3]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.703      ;
; 0.985 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.251      ;
; 0.987 ; switch:SW|r_data.multiplier[7]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; -0.330     ; 0.843      ;
; 0.987 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.260      ;
; 0.996 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.722      ;
; 1.015 ; switch:SW|r_data.multiplier[4]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.540      ; 1.741      ;
; 1.017 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.284      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.ready                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.ready                   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.894  ; 9.894        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.912  ; 9.912        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.087 ; 10.087       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.106 ; 10.106       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.357 ; 3.698 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.393 ; 2.799 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.408 ; 2.794 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.419 ; 2.813 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.738 ; 3.123 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.661 ; 3.007 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.369 ; 2.768 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.379 ; 2.774 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.789 ; 2.167 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.456 ; 2.877 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.494 ; 2.872 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.532 ; 2.960 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.770 ; 3.168 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.645 ; 3.045 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.698 ; 3.108 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.644 ; 3.042 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.835 ; 3.243 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.520 ; 2.943 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.218 ; 2.618 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.253 ; -1.573 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.910 ; -2.301 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.924 ; -2.295 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.935 ; -2.313 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.241 ; -2.611 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.166 ; -2.500 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.886 ; -2.270 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.897 ; -2.276 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.281 ; -1.636 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.953 ; -2.349 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.006 ; -2.369 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.042 ; -2.454 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.271 ; -2.653 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.149 ; -2.535 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.202 ; -2.595 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.149 ; -2.531 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.333 ; -2.724 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.030 ; -2.437 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.726 ; -2.101 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.308  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.750 ; 14.566 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.805 ; 13.682 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.943 ; 13.980 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.041 ; 13.916 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.660 ; 13.659 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.638 ; 13.605 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.793 ; 14.818 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.409 ; 14.303 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.831 ; 13.898 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.554 ; 15.622 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.402 ; 15.430 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.826 ; 14.725 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 16.315 ; 16.219 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.764 ; 15.631 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 17.130 ; 16.990 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 16.412 ; 16.437 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.180 ; 10.199 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.612  ; 7.630  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 6.224  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.082  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.248 ; 12.029 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.697 ; 10.617 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.973 ; 11.000 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.738 ; 10.651 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.625 ; 10.599 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.476 ; 10.479 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.357 ; 11.372 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.877 ; 10.808 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.444 ; 10.487 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.846 ; 11.953 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.006 ; 12.023 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.214 ; 11.147 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.742 ; 12.637 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.951 ; 11.857 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.232 ; 13.082 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.118 ; 12.152 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.436  ; 9.459  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.324  ; 7.340  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 6.000  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_start    ; o_led0      ; 14.478 ; 14.294 ; 14.759 ; 14.627 ;
; i_start    ; o_led1      ; 13.533 ; 13.410 ; 13.787 ; 13.664 ;
; i_start    ; o_led2      ; 13.671 ; 13.708 ; 13.978 ; 13.962 ;
; i_start    ; o_led3      ; 13.769 ; 13.644 ; 14.023 ; 13.898 ;
; i_start    ; o_led4      ; 13.388 ; 13.387 ; 13.695 ; 13.641 ;
; i_start    ; o_led5      ; 13.366 ; 13.333 ; 13.620 ; 13.587 ;
; i_start    ; o_led6      ; 14.521 ; 14.546 ; 14.828 ; 14.800 ;
; i_start    ; o_led7      ; 14.137 ; 14.031 ; 14.391 ; 14.285 ;
; i_start    ; o_led8      ; 13.559 ; 13.626 ; 13.866 ; 13.880 ;
; i_start    ; o_led9      ; 15.282 ; 15.350 ; 15.536 ; 15.604 ;
; i_start    ; o_led10     ; 15.130 ; 15.158 ; 15.437 ; 15.412 ;
; i_start    ; o_led11     ; 14.554 ; 14.453 ; 14.808 ; 14.707 ;
; i_start    ; o_led12     ; 16.043 ; 15.947 ; 16.350 ; 16.201 ;
; i_start    ; o_led13     ; 15.492 ; 15.359 ; 15.746 ; 15.613 ;
; i_start    ; o_led14     ; 16.858 ; 16.718 ; 17.165 ; 16.972 ;
; i_start    ; o_led15     ; 16.140 ; 16.165 ; 16.394 ; 16.419 ;
; i_start    ; o_led16     ; 9.908  ;        ;        ; 10.264 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_start    ; o_led0      ; 12.770 ; 12.622 ; 13.125 ; 12.914 ;
; i_start    ; o_led1      ; 11.261 ; 11.177 ; 11.609 ; 11.495 ;
; i_start    ; o_led2      ; 11.454 ; 11.481 ; 11.804 ; 11.785 ;
; i_start    ; o_led3      ; 11.148 ; 11.065 ; 11.508 ; 11.391 ;
; i_start    ; o_led4      ; 11.055 ; 11.045 ; 11.404 ; 11.348 ;
; i_start    ; o_led5      ; 10.633 ; 10.640 ; 10.993 ; 10.966 ;
; i_start    ; o_led6      ; 11.803 ; 11.818 ; 12.166 ; 12.134 ;
; i_start    ; o_led7      ; 11.247 ; 11.182 ; 11.606 ; 11.507 ;
; i_start    ; o_led8      ; 10.961 ; 11.017 ; 11.309 ; 11.319 ;
; i_start    ; o_led9      ; 12.481 ; 12.584 ; 12.827 ; 12.900 ;
; i_start    ; o_led10     ; 12.129 ; 12.148 ; 12.491 ; 12.463 ;
; i_start    ; o_led11     ; 11.389 ; 11.330 ; 11.749 ; 11.656 ;
; i_start    ; o_led12     ; 12.880 ; 12.779 ; 13.242 ; 13.094 ;
; i_start    ; o_led13     ; 12.161 ; 12.071 ; 12.520 ; 12.396 ;
; i_start    ; o_led14     ; 13.745 ; 13.602 ; 14.092 ; 13.903 ;
; i_start    ; o_led15     ; 12.711 ; 12.780 ; 13.070 ; 13.095 ;
; i_start    ; o_led16     ; 9.559  ;        ;        ; 9.899  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 303.31 MHz ; 303.31 MHz      ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 395.41 MHz ; 395.41 MHz      ; clkDivider:CLOCK_DIVIDER|o_clk                     ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.529 ; -49.194       ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.295 ; -0.295        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; 0.354  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                               ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.285    ; -86.095       ;
; i_clk                                              ; 9.887     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.711 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.529 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.457      ;
; -1.484 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.412      ;
; -1.462 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.388      ;
; -1.455 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.383      ;
; -1.419 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.346      ;
; -1.413 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.341      ;
; -1.404 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.330      ;
; -1.392 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.318      ;
; -1.391 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.319      ;
; -1.391 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.318      ;
; -1.386 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.312      ;
; -1.385 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.311      ;
; -1.382 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.308      ;
; -1.379 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 2.304      ;
; -1.368 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.296      ;
; -1.361 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.288      ;
; -1.358 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.284      ;
; -1.355 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.281      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[0]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[1]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[2]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[3]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[4]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[5]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[6]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[7]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[8]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[9]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.353 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 2.277      ;
; -1.346 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.272      ;
; -1.343 ; control:SM|r_control.load                   ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.272      ;
; -1.342 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.269      ;
; -1.339 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.267      ;
; -1.329 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.255      ;
; -1.329 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.255      ;
; -1.323 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.249      ;
; -1.321 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.247      ;
; -1.317 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.243      ;
; -1.313 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.240      ;
; -1.313 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.239      ;
; -1.311 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.237      ;
; -1.308 ; switch:SW|r_data.multiplier[4]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.235      ;
; -1.298 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 2.223      ;
; -1.297 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.225      ;
; -1.291 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.218      ;
; -1.288 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.214      ;
; -1.275 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.203      ;
; -1.274 ; switch:SW|r_data.multiplier[2]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.201      ;
; -1.273 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.199      ;
; -1.264 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.190      ;
; -1.263 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.190      ;
; -1.256 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.182      ;
; -1.252 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.180      ;
; -1.246 ; adder:ADDER|r_product[2]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.173      ;
; -1.245 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.172      ;
; -1.243 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.495     ; 1.747      ;
; -1.242 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.168      ;
; -1.241 ; control:SM|r_control.load                   ; multiplier:MULTIPLIER|r_multiplier[0]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.169      ;
; -1.235 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.230 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.156      ;
; -1.227 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.153      ;
; -1.226 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.153      ;
; -1.224 ; adder:ADDER|r_product[3]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.151      ;
; -1.224 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.150      ;
; -1.223 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.151      ;
; -1.213 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.139      ;
; -1.213 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.139      ;
; -1.212 ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.138      ;
; -1.209 ; switch:SW|r_data.multiplier[6]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.136      ;
; -1.206 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.132      ;
; -1.201 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.127      ;
; -1.200 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.127      ;
; -1.197 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.124      ;
; -1.196 ; switch:SW|r_data.multiplier[5]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.123      ;
; -1.196 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.122      ;
; -1.195 ; adder:ADDER|r_product[3]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.122      ;
; -1.195 ; switch:SW|r_data.multiplicand[5]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.121      ;
; -1.191 ; switch:SW|r_data.multiplier[3]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.118      ;
; -1.184 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.110      ;
; -1.182 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.108      ;
; -1.181 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[9]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.109      ;
; -1.181 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.107      ;
; -1.180 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.106      ;
; -1.179 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.105      ;
; -1.178 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.104      ;
; -1.175 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.102      ;
; -1.172 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.099      ;
; -1.170 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.096      ;
; -1.169 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.095      ;
; -1.168 ; switch:SW|r_data.multiplicand[6]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.094      ;
; -1.162 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.089      ;
; -1.159 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.087      ;
; -1.157 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.083      ;
; -1.157 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.083      ;
; -1.148 ; adder:ADDER|r_product[2]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.072     ; 2.075      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.000     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.007     ; 0.655      ;
; 0.472     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.007     ; 0.683      ;
; 99996.703 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.216      ;
; 99996.705 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.188      ;
; 99996.706 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.187      ;
; 99996.711 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.208      ;
; 99996.711 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.182      ;
; 99996.712 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.181      ;
; 99996.713 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.180      ;
; 99996.714 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.179      ;
; 99996.723 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.196      ;
; 99996.740 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.179      ;
; 99996.744 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.149      ;
; 99996.745 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.148      ;
; 99996.750 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.143      ;
; 99996.751 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.142      ;
; 99996.752 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.167      ;
; 99996.752 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.141      ;
; 99996.753 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.140      ;
; 99996.762 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.165      ;
; 99996.763 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.164      ;
; 99996.768 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.159      ;
; 99996.769 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.158      ;
; 99996.770 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.157      ;
; 99996.771 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.156      ;
; 99996.782 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.111      ;
; 99996.783 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.110      ;
; 99996.788 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.105      ;
; 99996.789 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.104      ;
; 99996.790 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.103      ;
; 99996.791 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.102      ;
; 99996.802 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.117      ;
; 99996.819 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.100      ;
; 99996.819 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.100      ;
; 99996.827 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.092      ;
; 99996.839 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.080      ;
; 99996.856 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.063      ;
; 99996.868 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.051      ;
; 99996.891 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.002      ;
; 99996.892 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.001      ;
; 99996.895 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.998      ;
; 99996.896 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.997      ;
; 99996.897 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.996      ;
; 99996.898 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.995      ;
; 99996.899 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.994      ;
; 99996.900 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.993      ;
; 99996.901 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.992      ;
; 99996.902 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.991      ;
; 99996.903 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.990      ;
; 99996.904 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.989      ;
; 99996.915 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.004      ;
; 99996.917 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.002      ;
; 99996.918 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.001      ;
; 99996.934 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.985      ;
; 99996.935 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.984      ;
; 99996.935 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.984      ;
; 99996.943 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.976      ;
; 99996.944 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.975      ;
; 99996.952 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.967      ;
; 99996.955 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.964      ;
; 99996.957 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.962      ;
; 99996.957 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.936      ;
; 99996.958 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.935      ;
; 99996.958 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.935      ;
; 99996.963 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.930      ;
; 99996.964 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.963      ;
; 99996.964 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.929      ;
; 99996.965 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.928      ;
; 99996.972 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.947      ;
; 99996.976 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.951      ;
; 99996.984 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.935      ;
; 99996.986 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.933      ;
; 99996.999 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.894      ;
; 99997.000 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.893      ;
; 99997.005 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.888      ;
; 99997.006 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.887      ;
; 99997.007 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.886      ;
; 99997.008 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.885      ;
; 99997.009 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.884      ;
; 99997.010 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.883      ;
; 99997.011 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.882      ;
; 99997.015 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.878      ;
; 99997.016 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.877      ;
; 99997.017 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.876      ;
; 99997.031 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.888      ;
; 99997.031 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.888      ;
; 99997.033 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.886      ;
; 99997.033 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.886      ;
; 99997.034 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.885      ;
; 99997.050 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.869      ;
; 99997.051 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.868      ;
; 99997.051 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.868      ;
; 99997.054 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.865      ;
; 99997.059 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.860      ;
; 99997.060 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.859      ;
; 99997.060 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.859      ;
; 99997.068 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.851      ;
; 99997.071 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.848      ;
; 99997.073 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 2.846      ;
; 99997.079 ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.814      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.295 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 0.612      ;
; 0.190  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.423      ; 0.597      ;
; 0.597  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
; 0.597  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.622  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.849  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.127      ;
; 0.867  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.145      ;
; 0.883  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.127      ;
; 0.884  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.129      ;
; 0.887  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.888  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.133      ;
; 0.889  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.134      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.134      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.900  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.144      ;
; 0.900  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.143      ;
; 0.901  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.145      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.146      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.145      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.147      ;
; 0.948  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.226      ;
; 0.959  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.237      ;
; 0.959  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.237      ;
; 0.966  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.244      ;
; 0.977  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.255      ;
; 0.982  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.226      ;
; 0.983  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.985  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.228      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.230      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.232      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.232      ;
; 0.994  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.238      ;
; 0.995  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.238      ;
; 0.995  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.238      ;
; 0.996  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.239      ;
; 0.997  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.241      ;
; 0.998  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.241      ;
; 0.999  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.242      ;
; 1.000  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.244      ;
; 1.000  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.243      ;
; 1.000  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.243      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.245      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.244      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.245      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.245      ;
; 1.003  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.246      ;
; 1.003  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.246      ;
; 1.003  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.246      ;
; 1.008  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.252      ;
; 1.010  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.254      ;
; 1.010  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.253      ;
; 1.011  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.255      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.256      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.255      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.354 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; control:SM|r_control.count[3]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.418 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.661      ;
; 0.420 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.663      ;
; 0.423 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.666      ;
; 0.424 ; control:SM|r_control.state[1]                ; control:SM|r_control.ready                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.667      ;
; 0.430 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.673      ;
; 0.526 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.769      ;
; 0.528 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.771      ;
; 0.529 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.772      ;
; 0.556 ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.800      ;
; 0.600 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.605 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.850      ;
; 0.607 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.850      ;
; 0.616 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.859      ;
; 0.616 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.859      ;
; 0.618 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.861      ;
; 0.641 ; control:SM|r_control.count[3]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.884      ;
; 0.644 ; switch:SW|r_data.multiplier[6]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.311      ;
; 0.645 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.888      ;
; 0.646 ; multiplier:MULTIPLIER|r_multiplier[3]        ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.312      ;
; 0.658 ; switch:SW|r_data.multiplicand[3]             ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.902      ;
; 0.658 ; switch:SW|r_data.multiplicand[5]             ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.902      ;
; 0.661 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.904      ;
; 0.665 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.908      ;
; 0.673 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.916      ;
; 0.691 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.357      ;
; 0.693 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.359      ;
; 0.708 ; control:SM|r_control.state[0]                ; control:SM|r_control.ready                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.951      ;
; 0.751 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.995      ;
; 0.752 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.995      ;
; 0.757 ; switch:SW|r_data.multiplier[5]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.424      ;
; 0.757 ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.000      ;
; 0.761 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.005      ;
; 0.768 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.011      ;
; 0.772 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.016      ;
; 0.778 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.445      ;
; 0.779 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.445      ;
; 0.785 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.028      ;
; 0.786 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.029      ;
; 0.787 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.453      ;
; 0.790 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.034      ;
; 0.792 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.036      ;
; 0.794 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.038      ;
; 0.795 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.039      ;
; 0.796 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.040      ;
; 0.797 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 1.041      ;
; 0.801 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.044      ;
; 0.804 ; multiplier:MULTIPLIER|r_multiplier[7]        ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.470      ;
; 0.805 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.048      ;
; 0.812 ; switch:SW|r_data.multiplier[4]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.479      ;
; 0.823 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.066      ;
; 0.826 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.495      ; 1.492      ;
; 0.836 ; switch:SW|r_data.multiplicand[0]             ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 1.078      ;
; 0.876 ; switch:SW|r_data.multiplier[3]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.543      ;
; 0.885 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.136      ;
; 0.894 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.561      ;
; 0.895 ; switch:SW|r_data.multiplier[1]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.562      ;
; 0.900 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.147      ;
; 0.906 ; switch:SW|r_data.multiplier[7]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; -0.306     ; 0.771      ;
; 0.929 ; switch:SW|r_data.multiplier[4]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.596      ;
; 0.930 ; switch:SW|r_data.multiplier[5]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.496      ; 1.597      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.ready                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; 0.259  ; 0.477        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.ready                   ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.084 ; 10.084       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.973 ; 49999.973    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.061 ; 3.202 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.162 ; 2.425 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.178 ; 2.415 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.185 ; 2.436 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.488 ; 2.711 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.412 ; 2.614 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.136 ; 2.393 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.153 ; 2.400 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.613 ; 1.832 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.224 ; 2.487 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.251 ; 2.501 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.291 ; 2.573 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.509 ; 2.750 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.397 ; 2.643 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.457 ; 2.695 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.401 ; 2.639 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.566 ; 2.819 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.273 ; 2.552 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.005 ; 2.244 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.115 ; -1.312 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.729 ; -1.980 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.745 ; -1.970 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.752 ; -1.991 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.043 ; -2.255 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.970 ; -2.162 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.705 ; -1.950 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.721 ; -1.956 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.159 ; -1.358 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.772 ; -2.017 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.814 ; -2.053 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.852 ; -2.121 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.061 ; -2.291 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.954 ; -2.187 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.012 ; -2.238 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.957 ; -2.184 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.115 ; -2.356 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.836 ; -2.102 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.564 ; -1.784 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.755  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.556 ; 13.184 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.591 ; 12.382 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.721 ; 12.639 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.790 ; 12.600 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.459 ; 12.344 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.413 ; 12.302 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.510 ; 13.393 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.152 ; 12.925 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.588 ; 12.560 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.116 ; 14.044 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.086 ; 13.931 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.524 ; 13.300 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.927 ; 14.656 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.403 ; 14.117 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.704 ; 15.337 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.912 ; 14.770 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.233  ; 9.165  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.852  ; 6.807  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 5.570  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.529  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.171 ; 10.773 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.667  ; 9.471  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.933  ; 9.812  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.712  ; 9.535  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.591  ; 9.438  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.450  ; 9.349  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.325 ; 10.169 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.861  ; 9.648  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.409  ; 9.339  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.674 ; 10.612 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.898 ; 10.732 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.145 ; 9.935  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.592 ; 11.288 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.865 ; 10.595 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.078 ; 11.683 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.937 ; 10.803 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.534  ; 8.462  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.575  ; 6.530  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 5.351  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_start    ; o_led0      ; 13.274 ; 12.902 ; 13.346 ; 12.980 ;
; i_start    ; o_led1      ; 12.309 ; 12.100 ; 12.381 ; 12.172 ;
; i_start    ; o_led2      ; 12.439 ; 12.357 ; 12.511 ; 12.429 ;
; i_start    ; o_led3      ; 12.508 ; 12.318 ; 12.580 ; 12.390 ;
; i_start    ; o_led4      ; 12.177 ; 12.062 ; 12.249 ; 12.134 ;
; i_start    ; o_led5      ; 12.131 ; 12.020 ; 12.203 ; 12.092 ;
; i_start    ; o_led6      ; 13.228 ; 13.111 ; 13.300 ; 13.183 ;
; i_start    ; o_led7      ; 12.870 ; 12.643 ; 12.942 ; 12.715 ;
; i_start    ; o_led8      ; 12.306 ; 12.278 ; 12.378 ; 12.350 ;
; i_start    ; o_led9      ; 13.834 ; 13.762 ; 13.906 ; 13.834 ;
; i_start    ; o_led10     ; 13.804 ; 13.649 ; 13.876 ; 13.721 ;
; i_start    ; o_led11     ; 13.242 ; 13.018 ; 13.314 ; 13.090 ;
; i_start    ; o_led12     ; 14.645 ; 14.374 ; 14.717 ; 14.446 ;
; i_start    ; o_led13     ; 14.121 ; 13.835 ; 14.193 ; 13.907 ;
; i_start    ; o_led14     ; 15.422 ; 15.055 ; 15.494 ; 15.127 ;
; i_start    ; o_led15     ; 14.630 ; 14.488 ; 14.702 ; 14.560 ;
; i_start    ; o_led16     ; 8.951  ;        ;        ; 9.063  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_start    ; o_led0      ; 11.687 ; 11.349 ; 11.822 ; 11.432 ;
; i_start    ; o_led1      ; 10.222 ; 10.060 ; 10.355 ; 10.159 ;
; i_start    ; o_led2      ; 10.402 ; 10.326 ; 10.534 ; 10.413 ;
; i_start    ; o_led3      ; 10.091 ; 9.950  ; 10.243 ; 10.066 ;
; i_start    ; o_led4      ; 10.038 ; 9.930  ; 10.169 ; 10.016 ;
; i_start    ; o_led5      ; 9.617  ; 9.552  ; 9.768  ; 9.667  ;
; i_start    ; o_led6      ; 10.726 ; 10.612 ; 10.879 ; 10.723 ;
; i_start    ; o_led7      ; 10.215 ; 10.038 ; 10.366 ; 10.153 ;
; i_start    ; o_led8      ; 9.935  ; 9.910  ; 10.066 ; 9.996  ;
; i_start    ; o_led9      ; 11.281 ; 11.253 ; 11.413 ; 11.351 ;
; i_start    ; o_led10     ; 11.051 ; 10.902 ; 11.203 ; 11.012 ;
; i_start    ; o_led11     ; 10.345 ; 10.171 ; 10.496 ; 10.286 ;
; i_start    ; o_led12     ; 11.748 ; 11.486 ; 11.900 ; 11.596 ;
; i_start    ; o_led13     ; 11.076 ; 10.842 ; 11.227 ; 10.957 ;
; i_start    ; o_led14     ; 12.588 ; 12.238 ; 12.718 ; 12.323 ;
; i_start    ; o_led15     ; 11.500 ; 11.408 ; 11.649 ; 11.517 ;
; i_start    ; o_led16     ; 8.620  ;        ;        ; 8.723  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -0.386 ; -7.290        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.076  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.123 ; -0.123        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; 0.181  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                               ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.000    ; -67.000       ;
; i_clk                                              ; 9.574     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.780 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.386 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.332      ;
; -0.382 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.328      ;
; -0.359 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.305      ;
; -0.348 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.294      ;
; -0.325 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.271      ;
; -0.318 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.264      ;
; -0.315 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.260      ;
; -0.314 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.260      ;
; -0.311 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.256      ;
; -0.310 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.255      ;
; -0.304 ; control:SM|r_control.load                   ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.251      ;
; -0.302 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.247      ;
; -0.298 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.243      ;
; -0.294 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.239      ;
; -0.293 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.238      ;
; -0.291 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.237      ;
; -0.287 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.232      ;
; -0.280 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.225      ;
; -0.279 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.224      ;
; -0.277 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.222      ;
; -0.267 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.211      ;
; -0.267 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.212      ;
; -0.265 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.211      ;
; -0.264 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.209      ;
; -0.261 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.206      ;
; -0.257 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.202      ;
; -0.257 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.203      ;
; -0.251 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.196      ;
; -0.250 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.196      ;
; -0.249 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.194      ;
; -0.247 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.192      ;
; -0.246 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.192      ;
; -0.245 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.190      ;
; -0.243 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.188      ;
; -0.242 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.187      ;
; -0.242 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.187      ;
; -0.240 ; control:SM|r_control.load                   ; multiplier:MULTIPLIER|r_multiplier[0]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.186      ;
; -0.240 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.185      ;
; -0.234 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.179      ;
; -0.232 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.177      ;
; -0.231 ; adder:ADDER|r_product[3]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.176      ;
; -0.230 ; adder:ADDER|r_product[1]                    ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.175      ;
; -0.227 ; adder:ADDER|r_product[3]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.172      ;
; -0.223 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.169      ;
; -0.222 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.167      ;
; -0.221 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.165      ;
; -0.221 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.166      ;
; -0.220 ; adder:ADDER|r_product[2]                    ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.165      ;
; -0.220 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.165      ;
; -0.219 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.165      ;
; -0.219 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.164      ;
; -0.219 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.164      ;
; -0.216 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.161      ;
; -0.213 ; switch:SW|r_data.multiplier[5]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.159      ;
; -0.213 ; switch:SW|r_data.multiplicand[5]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.158      ;
; -0.212 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplier:MULTIPLIER|r_multiplier[3]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.254     ; 0.945      ;
; -0.212 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.157      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[0]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[1]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[2]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[3]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[4]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[5]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[6]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[7]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[8]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[9]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; control:SM|r_control.clean                  ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.154      ;
; -0.209 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.154      ;
; -0.206 ; switch:SW|r_data.multiplier[3]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.152      ;
; -0.205 ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.150      ;
; -0.199 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.144      ;
; -0.198 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.143      ;
; -0.197 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.142      ;
; -0.196 ; switch:SW|r_data.multiplier[2]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.142      ;
; -0.193 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[13]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.138      ;
; -0.191 ; adder:ADDER|r_product[4]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.136      ;
; -0.189 ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; switch:SW|r_data.multiplier[4]              ; multiplier:MULTIPLIER|r_multiplier[7]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.135      ;
; -0.189 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.135      ;
; -0.184 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.129      ;
; -0.183 ; adder:ADDER|r_product[2]                    ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.128      ;
; -0.182 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[9]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.128      ;
; -0.181 ; adder:ADDER|r_product[0]                    ; adder:ADDER|r_product[12]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.126      ;
; -0.179 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.124      ;
; -0.178 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[8]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.124      ;
; -0.175 ; multiplicand:MULTIPLICAND|r_multiplicand[3] ; adder:ADDER|r_product[10]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.120      ;
; -0.174 ; multiplicand:MULTIPLICAND|r_multiplicand[2] ; adder:ADDER|r_product[11]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.119      ;
; -0.174 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.119      ;
; -0.173 ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; adder:ADDER|r_product[15]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.118      ;
; -0.171 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[2]       ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; 0.163      ; 1.321      ;
; -0.171 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.116      ;
; -0.169 ; multiplicand:MULTIPLICAND|r_multiplicand[7] ; adder:ADDER|r_product[14]                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.114      ;
; -0.166 ; switch:SW|r_data.multiplicand[8]            ; multiplicand:MULTIPLICAND|r_multiplicand[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.111      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.076     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.116     ; 0.350      ;
; 0.567     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.116     ; 0.359      ;
; 99998.139 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.800      ;
; 99998.143 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.796      ;
; 99998.149 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.790      ;
; 99998.153 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.786      ;
; 99998.163 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.776      ;
; 99998.182 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.764      ;
; 99998.182 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.764      ;
; 99998.185 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.761      ;
; 99998.187 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.759      ;
; 99998.187 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.759      ;
; 99998.188 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.758      ;
; 99998.201 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.738      ;
; 99998.207 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.732      ;
; 99998.211 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.728      ;
; 99998.217 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.722      ;
; 99998.221 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.718      ;
; 99998.230 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.709      ;
; 99998.231 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.708      ;
; 99998.254 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.668      ;
; 99998.254 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.668      ;
; 99998.256 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.683      ;
; 99998.257 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.665      ;
; 99998.257 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.665      ;
; 99998.257 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.665      ;
; 99998.259 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.663      ;
; 99998.259 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.663      ;
; 99998.260 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.679      ;
; 99998.260 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.662      ;
; 99998.260 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.662      ;
; 99998.262 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.660      ;
; 99998.262 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.660      ;
; 99998.263 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.659      ;
; 99998.268 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.671      ;
; 99998.269 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.670      ;
; 99998.275 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.664      ;
; 99998.279 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.660      ;
; 99998.285 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.654      ;
; 99998.288 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.651      ;
; 99998.289 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.650      ;
; 99998.292 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.647      ;
; 99998.298 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.641      ;
; 99998.298 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.641      ;
; 99998.299 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.640      ;
; 99998.309 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.613      ;
; 99998.309 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.613      ;
; 99998.313 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.609      ;
; 99998.314 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.608      ;
; 99998.314 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.608      ;
; 99998.316 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.606      ;
; 99998.324 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.615      ;
; 99998.325 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.614      ;
; 99998.328 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.611      ;
; 99998.329 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.610      ;
; 99998.329 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.593      ;
; 99998.329 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.593      ;
; 99998.332 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.614      ;
; 99998.332 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.590      ;
; 99998.334 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.588      ;
; 99998.334 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.588      ;
; 99998.334 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.588      ;
; 99998.334 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.588      ;
; 99998.335 ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.587      ;
; 99998.336 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.603      ;
; 99998.336 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.603      ;
; 99998.337 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.602      ;
; 99998.337 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.585      ;
; 99998.339 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.583      ;
; 99998.339 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.583      ;
; 99998.340 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.582      ;
; 99998.342 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.604      ;
; 99998.343 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.596      ;
; 99998.345 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.594      ;
; 99998.347 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.592      ;
; 99998.353 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.586      ;
; 99998.356 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.583      ;
; 99998.357 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.582      ;
; 99998.360 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.579      ;
; 99998.366 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.573      ;
; 99998.366 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.573      ;
; 99998.366 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.573      ;
; 99998.367 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.572      ;
; 99998.375 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.564      ;
; 99998.380 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.542      ;
; 99998.380 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.542      ;
; 99998.383 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.539      ;
; 99998.385 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.537      ;
; 99998.385 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.537      ;
; 99998.386 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.536      ;
; 99998.392 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.547      ;
; 99998.393 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.546      ;
; 99998.396 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.543      ;
; 99998.397 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.542      ;
; 99998.401 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.521      ;
; 99998.401 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.521      ;
; 99998.404 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.535      ;
; 99998.404 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.535      ;
; 99998.404 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.518      ;
; 99998.404 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.518      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.123 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.141      ; 0.307      ;
; 0.297  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.423      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.310  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.384  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.141      ; 0.314      ;
; 0.422  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.572      ;
; 0.437  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.587      ;
; 0.447  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.457  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.583      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.463  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.485  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.635      ;
; 0.488  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.638      ;
; 0.489  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.639      ;
; 0.500  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.650      ;
; 0.503  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.653      ;
; 0.510  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.636      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.517  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.642      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.653      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.652      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.653      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.181 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; control:SM|r_control.count[3]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.210 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.336      ;
; 0.212 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.338      ;
; 0.215 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.341      ;
; 0.215 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.341      ;
; 0.218 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.344      ;
; 0.219 ; control:SM|r_control.state[1]                ; control:SM|r_control.ready                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.345      ;
; 0.258 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.384      ;
; 0.259 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.385      ;
; 0.260 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.387      ;
; 0.299 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; multiplier:MULTIPLIER|r_multiplier[3]        ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.642      ;
; 0.305 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.432      ;
; 0.310 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.435      ;
; 0.311 ; switch:SW|r_data.multiplier[6]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.650      ;
; 0.318 ; control:SM|r_control.count[3]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.444      ;
; 0.323 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.449      ;
; 0.329 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.667      ;
; 0.332 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.670      ;
; 0.333 ; switch:SW|r_data.multiplicand[3]             ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.459      ;
; 0.334 ; switch:SW|r_data.multiplicand[5]             ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.460      ;
; 0.337 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.463      ;
; 0.340 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.466      ;
; 0.349 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.475      ;
; 0.361 ; control:SM|r_control.state[0]                ; control:SM|r_control.ready                   ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.487      ;
; 0.363 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.489      ;
; 0.364 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.491      ;
; 0.365 ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.491      ;
; 0.366 ; switch:SW|r_data.multiplier[5]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.705      ;
; 0.366 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.493      ;
; 0.370 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.496      ;
; 0.372 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.711      ;
; 0.374 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.501      ;
; 0.375 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.501      ;
; 0.376 ; multiplier:MULTIPLIER|r_multiplier[7]        ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.714      ;
; 0.376 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.502      ;
; 0.379 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.506      ;
; 0.380 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.507      ;
; 0.380 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.507      ;
; 0.380 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.507      ;
; 0.380 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.507      ;
; 0.382 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.043      ; 0.509      ;
; 0.384 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.510      ;
; 0.384 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.510      ;
; 0.393 ; switch:SW|r_data.multiplier[4]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.732      ;
; 0.394 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.520      ;
; 0.395 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.733      ;
; 0.406 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.744      ;
; 0.407 ; switch:SW|r_data.multiplicand[0]             ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.532      ;
; 0.407 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.254      ; 0.745      ;
; 0.432 ; switch:SW|r_data.multiplier[1]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.771      ;
; 0.448 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.575      ;
; 0.454 ; switch:SW|r_data.multiplier[7]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; -0.152     ; 0.386      ;
; 0.457 ; switch:SW|r_data.multiplier[3]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.796      ;
; 0.458 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; switch:SW|r_data.multiplier[5]               ; multiplier:MULTIPLIER|r_multiplier[6]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.255      ; 0.798      ;
; 0.460 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.589      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                            ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.ready                   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.988 ; 49999.988    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 49999.988 ; 49999.988    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.509 ; 2.193 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.150 ; 1.791 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.151 ; 1.791 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.161 ; 1.800 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.302 ; 1.971 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.259 ; 1.909 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.132 ; 1.773 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.137 ; 1.778 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.854 ; 1.504 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.185 ; 1.855 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.198 ; 1.847 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.222 ; 1.888 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.308 ; 1.985 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.259 ; 1.922 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.285 ; 1.949 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.254 ; 1.910 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.354 ; 2.033 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.194 ; 1.862 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.045 ; 1.706 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.549 ; -1.130 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.907 ; -1.538 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.907 ; -1.539 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.917 ; -1.547 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.053 ; -1.712 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.011 ; -1.651 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.888 ; -1.521 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.893 ; -1.526 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.601 ; -1.235 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.935 ; -1.588 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.951 ; -1.591 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.974 ; -1.630 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.057 ; -1.723 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.009 ; -1.662 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.035 ; -1.689 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.003 ; -1.650 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.100 ; -1.769 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.948 ; -1.606 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.799 ; -1.444 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.284 ;       ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.652 ; 7.888 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.031 ; 7.200 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.249 ; 7.428 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.180 ; 7.343 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.091 ; 7.224 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.990 ; 7.147 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.691 ; 7.907 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.351 ; 7.518 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.208 ; 7.359 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.190 ; 8.425 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.972 ; 8.210 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.556 ; 7.740 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.433 ; 8.697 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.009 ; 8.250 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.813 ; 9.106 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.623 ; 8.874 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.301 ; 5.508 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.009 ; 4.144 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;       ; 3.506 ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.171 ;       ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.212 ; 6.434 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.441 ; 5.592 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.593 ; 5.779 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.485 ; 5.629 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.399 ; 5.542 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.363 ; 5.502 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.811 ; 6.033 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.532 ; 5.680 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.334 ; 5.494 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.292 ; 6.510 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.084 ; 6.327 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.676 ; 5.841 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.461 ; 6.729 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.057 ; 6.276 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.688 ; 6.984 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.420 ; 6.646 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.865 ; 5.074 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.861 ; 3.990 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;       ; 3.384 ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_start    ; o_led0      ; 7.343 ; 7.579 ; 8.028 ; 8.264 ;
; i_start    ; o_led1      ; 6.734 ; 6.891 ; 7.407 ; 7.576 ;
; i_start    ; o_led2      ; 6.940 ; 7.119 ; 7.625 ; 7.804 ;
; i_start    ; o_led3      ; 6.883 ; 7.034 ; 7.556 ; 7.719 ;
; i_start    ; o_led4      ; 6.782 ; 6.915 ; 7.467 ; 7.600 ;
; i_start    ; o_led5      ; 6.693 ; 6.838 ; 7.366 ; 7.523 ;
; i_start    ; o_led6      ; 7.382 ; 7.598 ; 8.067 ; 8.283 ;
; i_start    ; o_led7      ; 7.054 ; 7.209 ; 7.727 ; 7.894 ;
; i_start    ; o_led8      ; 6.899 ; 7.050 ; 7.584 ; 7.735 ;
; i_start    ; o_led9      ; 7.893 ; 8.116 ; 8.566 ; 8.801 ;
; i_start    ; o_led10     ; 7.663 ; 7.901 ; 8.348 ; 8.586 ;
; i_start    ; o_led11     ; 7.259 ; 7.431 ; 7.932 ; 8.116 ;
; i_start    ; o_led12     ; 8.124 ; 8.388 ; 8.809 ; 9.073 ;
; i_start    ; o_led13     ; 7.712 ; 7.941 ; 8.385 ; 8.626 ;
; i_start    ; o_led14     ; 8.504 ; 8.797 ; 9.189 ; 9.482 ;
; i_start    ; o_led15     ; 8.326 ; 8.565 ; 8.999 ; 9.250 ;
; i_start    ; o_led16     ; 5.089 ;       ;       ; 5.884 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_start    ; o_led0      ; 6.444 ; 6.665 ; 7.192 ; 7.376 ;
; i_start    ; o_led1      ; 5.675 ; 5.824 ; 6.415 ; 6.548 ;
; i_start    ; o_led2      ; 5.797 ; 5.983 ; 6.536 ; 6.703 ;
; i_start    ; o_led3      ; 5.654 ; 5.800 ; 6.378 ; 6.508 ;
; i_start    ; o_led4      ; 5.578 ; 5.721 ; 6.317 ; 6.441 ;
; i_start    ; o_led5      ; 5.406 ; 5.547 ; 6.129 ; 6.254 ;
; i_start    ; o_led6      ; 5.992 ; 6.214 ; 6.716 ; 6.920 ;
; i_start    ; o_led7      ; 5.686 ; 5.836 ; 6.410 ; 6.544 ;
; i_start    ; o_led8      ; 5.555 ; 5.715 ; 6.293 ; 6.434 ;
; i_start    ; o_led9      ; 6.556 ; 6.772 ; 7.295 ; 7.495 ;
; i_start    ; o_led10     ; 6.127 ; 6.370 ; 6.850 ; 7.075 ;
; i_start    ; o_led11     ; 5.748 ; 5.915 ; 6.472 ; 6.623 ;
; i_start    ; o_led12     ; 6.505 ; 6.773 ; 7.228 ; 7.478 ;
; i_start    ; o_led13     ; 6.117 ; 6.338 ; 6.840 ; 7.045 ;
; i_start    ; o_led14     ; 6.897 ; 7.193 ; 7.635 ; 7.912 ;
; i_start    ; o_led15     ; 6.677 ; 6.910 ; 7.399 ; 7.615 ;
; i_start    ; o_led16     ; 4.908 ;       ;       ; 5.691 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+-----------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -1.810  ; -0.295 ; N/A      ; N/A     ; -1.285              ;
;  PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181  ; -0.295 ; N/A      ; N/A     ; 49999.709           ;
;  clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.810  ; 0.181  ; N/A      ; N/A     ; -1.285              ;
;  i_clk                                              ; N/A     ; N/A    ; N/A      ; N/A     ; 9.574               ;
; Design-wide TNS                                     ; -59.543 ; -0.295 ; 0.0      ; 0.0     ; -86.095             ;
;  PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181  ; -0.295 ; N/A      ; N/A     ; 0.000               ;
;  clkDivider:CLOCK_DIVIDER|o_clk                     ; -59.362 ; 0.000  ; N/A      ; N/A     ; -86.095             ;
;  i_clk                                              ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.357 ; 3.698 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.393 ; 2.799 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.408 ; 2.794 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.419 ; 2.813 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.738 ; 3.123 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.661 ; 3.007 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.369 ; 2.768 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.379 ; 2.774 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.789 ; 2.167 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.456 ; 2.877 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.494 ; 2.872 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.532 ; 2.960 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.770 ; 3.168 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.645 ; 3.045 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.698 ; 3.108 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.644 ; 3.042 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.835 ; 3.243 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.520 ; 2.943 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.218 ; 2.618 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.549 ; -1.130 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.907 ; -1.538 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.907 ; -1.539 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.917 ; -1.547 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.053 ; -1.712 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.011 ; -1.651 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.888 ; -1.521 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.893 ; -1.526 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.601 ; -1.235 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.935 ; -1.588 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.951 ; -1.591 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.974 ; -1.630 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.057 ; -1.723 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.009 ; -1.662 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.035 ; -1.689 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.003 ; -1.650 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.100 ; -1.769 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.948 ; -1.606 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.799 ; -1.444 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.308  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.750 ; 14.566 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.805 ; 13.682 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.943 ; 13.980 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.041 ; 13.916 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.660 ; 13.659 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.638 ; 13.605 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.793 ; 14.818 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.409 ; 14.303 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.831 ; 13.898 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.554 ; 15.622 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.402 ; 15.430 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.826 ; 14.725 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 16.315 ; 16.219 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.764 ; 15.631 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 17.130 ; 16.990 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 16.412 ; 16.437 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.180 ; 10.199 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.612  ; 7.630  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 6.224  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.171 ;       ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.212 ; 6.434 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.441 ; 5.592 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.593 ; 5.779 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.485 ; 5.629 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.399 ; 5.542 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.363 ; 5.502 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.811 ; 6.033 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.532 ; 5.680 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.334 ; 5.494 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.292 ; 6.510 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.084 ; 6.327 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.676 ; 5.841 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.461 ; 6.729 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.057 ; 6.276 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.688 ; 6.984 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.420 ; 6.646 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.865 ; 5.074 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.861 ; 3.990 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;       ; 3.384 ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_start    ; o_led0      ; 14.478 ; 14.294 ; 14.759 ; 14.627 ;
; i_start    ; o_led1      ; 13.533 ; 13.410 ; 13.787 ; 13.664 ;
; i_start    ; o_led2      ; 13.671 ; 13.708 ; 13.978 ; 13.962 ;
; i_start    ; o_led3      ; 13.769 ; 13.644 ; 14.023 ; 13.898 ;
; i_start    ; o_led4      ; 13.388 ; 13.387 ; 13.695 ; 13.641 ;
; i_start    ; o_led5      ; 13.366 ; 13.333 ; 13.620 ; 13.587 ;
; i_start    ; o_led6      ; 14.521 ; 14.546 ; 14.828 ; 14.800 ;
; i_start    ; o_led7      ; 14.137 ; 14.031 ; 14.391 ; 14.285 ;
; i_start    ; o_led8      ; 13.559 ; 13.626 ; 13.866 ; 13.880 ;
; i_start    ; o_led9      ; 15.282 ; 15.350 ; 15.536 ; 15.604 ;
; i_start    ; o_led10     ; 15.130 ; 15.158 ; 15.437 ; 15.412 ;
; i_start    ; o_led11     ; 14.554 ; 14.453 ; 14.808 ; 14.707 ;
; i_start    ; o_led12     ; 16.043 ; 15.947 ; 16.350 ; 16.201 ;
; i_start    ; o_led13     ; 15.492 ; 15.359 ; 15.746 ; 15.613 ;
; i_start    ; o_led14     ; 16.858 ; 16.718 ; 17.165 ; 16.972 ;
; i_start    ; o_led15     ; 16.140 ; 16.165 ; 16.394 ; 16.419 ;
; i_start    ; o_led16     ; 9.908  ;        ;        ; 10.264 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_start    ; o_led0      ; 6.444 ; 6.665 ; 7.192 ; 7.376 ;
; i_start    ; o_led1      ; 5.675 ; 5.824 ; 6.415 ; 6.548 ;
; i_start    ; o_led2      ; 5.797 ; 5.983 ; 6.536 ; 6.703 ;
; i_start    ; o_led3      ; 5.654 ; 5.800 ; 6.378 ; 6.508 ;
; i_start    ; o_led4      ; 5.578 ; 5.721 ; 6.317 ; 6.441 ;
; i_start    ; o_led5      ; 5.406 ; 5.547 ; 6.129 ; 6.254 ;
; i_start    ; o_led6      ; 5.992 ; 6.214 ; 6.716 ; 6.920 ;
; i_start    ; o_led7      ; 5.686 ; 5.836 ; 6.410 ; 6.544 ;
; i_start    ; o_led8      ; 5.555 ; 5.715 ; 6.293 ; 6.434 ;
; i_start    ; o_led9      ; 6.556 ; 6.772 ; 7.295 ; 7.495 ;
; i_start    ; o_led10     ; 6.127 ; 6.370 ; 6.850 ; 7.075 ;
; i_start    ; o_led11     ; 5.748 ; 5.915 ; 6.472 ; 6.623 ;
; i_start    ; o_led12     ; 6.505 ; 6.773 ; 7.228 ; 7.478 ;
; i_start    ; o_led13     ; 6.117 ; 6.338 ; 6.840 ; 7.045 ;
; i_start    ; o_led14     ; 6.897 ; 7.193 ; 7.635 ; 7.912 ;
; i_start    ; o_led15     ; 6.677 ; 6.910 ; 7.399 ; 7.615 ;
; i_start    ; o_led16     ; 4.908 ;       ;       ; 5.691 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_led0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led5        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led6        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led7        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led8        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led9        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led10       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led11       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led12       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led13       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led14       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led15       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led16       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_start                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw17                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw8                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw9                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw0                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw10                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw11                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw12                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw13                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw14                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw15                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw16                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw3                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw4                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw5                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw6                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw7                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; TEST          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; TEST          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TEST          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 545      ; 0        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 720      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 545      ; 0        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 720      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 136   ; 136  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 205   ; 205  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 10 17:28:42 2019
Info: Command: quartus_sta Multiplier -c Multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name i_clk i_clk
    Info (332110): create_generated_clock -source {PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5000 -duty_cycle 50.00 -name {PLL_HZ|altpll_component|auto_generated|pll1|clk[0]} {PLL_HZ|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDivider:CLOCK_DIVIDER|o_clk clkDivider:CLOCK_DIVIDER|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.810       -59.362 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):    -0.181        -0.181 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.201        -0.201 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402         0.000 clkDivider:CLOCK_DIVIDER|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.285       -86.095 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.891         0.000 i_clk 
    Info (332119): 49999.709         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.529       -49.194 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     0.000         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.295        -0.295 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.354         0.000 clkDivider:CLOCK_DIVIDER|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.285       -86.095 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.887         0.000 i_clk 
    Info (332119): 49999.711         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.386        -7.290 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     0.076         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.123        -0.123 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.181         0.000 clkDivider:CLOCK_DIVIDER|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -67.000 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.574         0.000 i_clk 
    Info (332119): 49999.780         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 439 megabytes
    Info: Processing ended: Sun Mar 10 17:28:47 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


