module regCiclos(input logic clk , reset  , output reg [4:0] result);
	 logic [4:0] counter_value;

    // Asynchronous reset
    always_ff @(posedge clk or posedge reset)
    begin
        if (reset) begin
            counter_value <= 8'd0; // Reset value
        end
        else begin
				if(counter_value != 4'b1111)begin
					counter_value <= counter_value + 1; // Increment on FSM trigger
				end //basicamente solo va actualizar counter value si el valor es distinto 
				//de 200 , cuando llega a 200 se congela a esperar que la fsm reinicie.
				//aca le esta diciendo que no sume mas.
        end
    end
    
    // Output the count value
    assign result = counter_value;
endmodu