标题title
像素驱动电路及显示面板
摘要abst
本申请提供的像素驱动电路包括驱动晶体管，其栅极电性连接于第一节点，驱动晶体管的源极接入第一电源信号；发光器件，其阳极电性连接于驱动晶体管的漏极，发光器件的阴极接入第二电源信号；信号输入模块，其接入数据信号以及第一控制信号，并电性连接于第一节点，信号输入模块用于基于数据信号以及第一控制信号控制第一节点的电位；压降侦测模块，其接入第二控制信号，并电性连接于发光器件的阴极，压降侦测模块用于在第二控制信号的控制下侦测第二电源信号接入发光器件的阴极的实际值，并基于第二电源信号接入发光器件的阴极的实际值调整数据信号接入信号输入模块的实际值。本申请可以提高显示面板的显示均一性。
权利要求书clms
1.一种像素驱动电路，其特征在于，包括：驱动晶体管，所述驱动晶体管的栅极电性连接于第一节点，所述驱动晶体管的源极接入第一电源信号；发光器件，所述发光器件的阳极电性连接于所述驱动晶体管的漏极，所述发光器件的阴极接入第二电源信号；信号输入模块，所述信号输入模块接入数据信号以及第一控制信号，并电性连接于所述第一节点，所述信号输入模块用于基于所述数据信号以及所述第一控制信号控制所述第一节点的电位；压降侦测模块，所述压降侦测模块接入第二控制信号，并电性连接于所述发光器件的阴极，所述压降侦测模块用于在所述第二控制信号的控制下侦测所述第二电源信号接入所述发光器件的阴极的实际值，并基于所述第二电源信号接入所述发光器件的阴极的实际值调整所述数据信号接入所述信号输入模块的实际值。2.根据权利要求1所述的像素驱动电路，其特征在于，所述信号输入模块包括第一晶体管以及第一电容；所述第一晶体管的栅极接入所述第一控制信号，所述第一晶体管的源极接入所述数据信号，所述第一晶体管的漏极电性连接于所述第一节点；所述第一电容的第一端电性连接于所述第一节点，所述第一电容的第二端电性连接于所述发光器件的阳极。3.根据权利要求2所述的像素驱动电路，其特征在于，所述压降侦测模块包括第二晶体管、第二电容以及侦测单元；所述第二晶体管的栅极接入所述第二控制信号，所述第二晶体管的漏极电性连接于所述第二电容的第一端以及所述侦测单元，所述第二晶体管的源极电性连接于所述发光器件的阴极；所述第二电容的第二端电性连接于接地端；所述侦测单元用于侦测所述第二电源信号接入所述发光器件的阴极的实际值，并基于所述第二电源信号接入所述发光器件的阴极的实际值调整所述数据信号接入所述信号输入模块的实际值。4.根据权利要求2所述的像素驱动电路，其特征在于，所述压降侦测模块包括第二晶体管、第二电容以及侦测单元；所述第二晶体管的栅极接入所述第二控制信号，所述第二晶体管的漏极电性连接于所述第二电容的第一端以及所述侦测单元，所述第二晶体管的源极电性连接于所述发光器件的阴极；所述第二电容的第二端电性连接于所述接地端；所述侦测单元用于侦测所述第二电源信号接入所述发光器件的阴极的实际值，并基于所述第二电源信号接入所述发光器件的阴极的实际值获取与所述第二电源信号对应的第一补偿值以及与所述第一电源信号对应的第二补偿值，以调整所述数据信号接入所述信号输入模块的实际值。5.根据权利要求4所述的像素驱动电路，其特征在于，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于所述第二电容的第一端以及所述侦测单元；所述侦测单元还用于在所述第三控制信号的控制下侦测所述第二节点的电位，并基于所述第二节点的电位对所述驱动晶体管的阈值电压进行补偿。6.根据权利要求2所述的像素驱动电路，其特征在于，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于所述第二电容的第一端以及所述第一侦测单元；所述第一侦测单元还用于在所述第三控制信号的控制下侦测所述第二节点的电位，并基于所述第二节点的电位对所述驱动晶体管的阈值电压进行补偿。7.根据权利要求6所述的像素驱动电路，其特征在于，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于第二侦测单元；所述第二侦测单元用于在所述第三控制信号的控制下侦测所述第二节点的电位，并基于所述第二节点的电位对所述驱动晶体管的阈值电压进行补偿。8.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路根据以下公式计算所述数据信号接入所述信号输入模块的实际值：Vdata＝Vdata_0+A，其中，Vdata为所述数据信号接入所述信号输入模块的实际值，Vdata_0为所述数据信号的初始值，A为所述第二电源信号接入所述发光器件的阴极的实际值与所述第二电源信号的标准值之间的压差。9.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路根据以下公式计算所述数据信号接入所述信号输入模块的实际值：Vdata＝Vdata_0+Vdata_VDD+Vdata_VSS，Vdata为所述数据信号接入所述信号输入模块的实际值，Vdata_0为所述数据信号的初始值，Vdata_VDD为所述第二补偿值，Vdata_VSS为所述第一补偿值。10.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路根据以下公式计算所述数据信号接入所述信号输入模块的实际值：Vdata＝Vdata_0+A*B％，其中，Vdata为所述数据信号接入所述信号输入模块的实际值，Vdata_0为所述数据信号的初始值，A为所述第二电源信号接入所述发光器件的阴极的实际值与所述第二电源信号的标准值之间的压差，B％为所述像素驱动电路中的耦合损失系数。11.根据权利要求1所述的像素驱动电路，其特征在于，所述发光器件为有机发光二极管。12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的像素驱动电路。
说明书desc
技术领域本申请涉及显示领域，具体涉及一种像素驱动电路及显示面板。背景技术在有机发光二极管显示面板中，发光模式分为顶发射和底发射两种发光方案。其中，顶发射具有高开口率的优点，可以缓解发光器件寿命带来的显示劣化。但是，由于顶发射需要让发光器件发出的光穿过发光器件的阴极。因此，发光器件的阴极的厚度需要做得很薄，以保证光的透过率。这一要求会使得发光器件的阴极的面电阻变得很大。而较大的面电阻会使得不同位置产生的电压降不一致，影响发光器件的电流，进而影响OLED显示面板的显示均一性。发明内容本申请提供一种像素驱动电路及显示面板，用以解决发光器件的阴极的面电阻较大而导致显示面板显示不均的技术问题。第一方面，本申请提供一种像素驱动电路，其包括：驱动晶体管，所述驱动晶体管的栅极电性连接于第一节点，所述驱动晶体管的源极接入第一电源信号；发光器件，所述发光器件的阳极电性连接于所述驱动晶体管的漏极，所述发光器件的阴极接入第二电源信号；信号输入模块，所述信号输入模块接入数据信号以及第一控制信号，并电性连接于所述第一节点，所述信号输入模块用于基于所述数据信号以及所述第一控制信号控制所述第一节点的电位；压降侦测模块，所述压降侦测模块接入第二控制信号，并电性连接于所述发光器件的阴极，所述压降侦测模块用于在所述第二控制信号的控制下侦测所述第二电源信号接入所述发光器件的阴极的实际值，并基于所述第二电源信号接入所述发光器件的阴极的实际值调整所述数据信号接入所述信号输入模块的实际值。在本申请提供的像素驱动电路中，所述信号输入模块包括第一晶体管以及第一电容；所述第一晶体管的栅极接入所述第一控制信号，所述第一晶体管的源极接入所述数据信号，所述第一晶体管的漏极电性连接于所述第一节点；所述第一电容的第一端电性连接于所述第一节点，所述第一电容的第二端电性连接于所述发光器件的阳极。在本申请提供的像素驱动电路中，所述压降侦测模块包括第二晶体管、第二电容以及侦测单元；所述第二晶体管的栅极接入所述第二控制信号，所述第二晶体管的漏极电性连接于所述第二电容的第一端以及所述侦测单元，所述第二晶体管的源极电性连接于所述发光器件的阴极；所述第二电容的第二端电性连接于接地端；所述侦测单元用于侦测所述第二电源信号接入所述发光器件的阴极的实际值，并基于所述第二电源信号接入所述发光器件的阴极的实际值调整所述数据信号接入所述信号输入模块的实际值。在本申请提供的像素驱动电路中，所述压降侦测模块包括第二晶体管、第二电容以及侦测单元；所述第二晶体管的栅极接入所述第二控制信号，所述第二晶体管的漏极电性连接于所述第二电容的第一端以及所述侦测单元，所述第二晶体管的源极电性连接于所述发光器件的阴极；所述第二电容的第二端电性连接于所述接地端；所述侦测单元用于侦测所述第二电源信号接入所述发光器件的阴极的实际值，并基于所述第二电源信号接入所述发光器件的阴极的实际值获取与所述第二电源信号对应的第一补偿值以及与所述第一电源信号对应的第二补偿值，以调整所述数据信号接入所述信号输入模块的实际值。在本申请提供的像素驱动电路中，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于所述第二电容的第一端以及所述侦测单元；所述侦测单元还用于在所述第三控制信号的控制下侦测所述第二节点的电位，并基于所述第二节点的电位对所述驱动晶体管的阈值电压进行补偿。在本申请提供的像素驱动电路中，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于所述第二电容的第一端以及所述第一侦测单元；所述第一侦测单元还用于在所述第三控制信号的控制下侦测所述第二节点的电位，并基于所述第二节点的电位对所述驱动晶体管的阈值电压进行补偿。在本申请提供的像素驱动电路中，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极电性连接于所述第二节点，所述第三晶体管的漏极电性连接于第二侦测单元；所述第二侦测单元用于在所述第三控制信号的控制下侦测所述第二节点的电位，并基于所述第二节点的电位对所述驱动晶体管的阈值电压进行补偿。在本申请提供的像素驱动电路中，所述像素驱动电路根据以下公式计算所述数据信号接入所述信号输入模块的实际值：Vdata＝Vdata_0+A，其中，Vdata为所述数据信号接入所述信号输入模块的实际值，Vdata_0为所述数据信号的初始值，A为所述第二电源信号接入所述发光器件的阴极的实际值与所述第二电源信号的标准值之间的压差。在本申请提供的像素驱动电路中，所述像素驱动电路根据以下公式计算所述数据信号接入所述信号输入模块的实际值：Vdata＝Vdata_0+Vdata_VDD+Vdata_VSS，Vdata为所述数据信号接入所述信号输入模块的实际值，Vdata_0为所述数据信号的初始值，Vdata_VDD为所述第二补偿值，Vdata_VSS为所述第一补偿值。在本申请提供的像素驱动电路中，所述像素驱动电路根据以下公式计算所述数据信号接入所述信号输入模块的实际值：Vdata＝Vdata_0+A*B％，其中，Vdata为所述数据信号接入所述信号输入模块的实际值，Vdata_0为所述数据信号的初始值，A为所述第二电源信号接入所述发光器件的阴极的实际值与所述第二电源信号的标准值之间的压差，B％为所述像素驱动电路中的耦合损失系数。在本申请提供的像素驱动电路中，所述发光器件为有机发光二极管。第二方面，本申请还提供一种显示面板，其包括上述任一所述的像素驱动电路。本申请提供的像素驱动电路及显示面板，通过设置一压降侦测模块侦测第二电源信号接入发光器件的阴极的实际值，使得数据信号接入信号输入模块的实际值可以基于实际情况进行调整；也即，本申请实施例通过设置一压降侦测模块侦测接入每一像素中的第二电源信号，可以根据侦测到的第二电源信号对数据信号进行调整，进而使得显示面板不会因为压降而造成显示不均，从而可以提高显示面板的显示均一性。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的像素驱动电路的第一种结构示意图；图2为本申请实施例提供的像素驱动电路的第一种电路示意图；图3为本申请实施例提供的像素驱动电路的第一种时序图；图4为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的侦测阶段的通路示意图；图5为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的发光阶段的通路示意图；图6为本申请实施例提供的像素驱动电路的第二种结构示意图；图7为本申请实施例提供的像素驱动电路的第二种电路示意图；图8为本申请实施例提供的像素驱动电路中的驱动晶体管的输出特性曲线；图9为本申请实施例提供的像素驱动电路的第二种时序图；图10为本申请实施例提供的像素驱动电路在图9所示的驱动时序下的侦测阶段的通路示意图；图11为本申请实施例提供的像素驱动电路在图9所示的驱动时序下的发光阶段的通路示意图；图12为本申请实施例提供的像素驱动电路的第三种电路示意图；图13为本申请实施例提供的像素驱动电路的第三种结构示意图；图14为本申请实施例提供的像素驱动电路的第四种电路示意图；图15为本申请实施例提供的像素驱动电路的第三种时序图；图16为本申请实施例提供的像素驱动电路在图15所示的驱动时序下的侦测阶段的通路示意图；图17为本申请实施例提供的像素驱动电路在图15所示的驱动时序下的发光阶段的通路示意图；图18为本申请实施例提供的像素驱动电路的第五种电路示意图；图19为本申请实施例提供的像素驱动电路的第六种电路示意图图20为本申请实施例提供的显示面板的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。需要说明的是，本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件。由于本申请采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。请参阅图1，图1为本申请实施例提供的像素驱动电路的第一种结构示意图。如图1所示，本申请实施例提供一种像素驱动电路10，其包括驱动晶体管T1、发光器件D、信号输入模块101以及压降侦测模块102。其中，驱动晶体管T1的栅极电性连接于第一节点b。驱动晶体管T1的源极接入第一电源信号VDD。发光器件D的阳极电性连接于驱动晶体管T1的漏极。发光器件D的阴极电性接入第二电源信号VSS。信号输入模块101接入数据信号Data以及第一控制信号S1，并电性连接于第一节点b。信号输入模块101用于基于数据信号Data以及第一控制信号S1控制第一节点b的电位。压降侦测模块102接入第二控制信号S2，并电性连接于发光器件D的阴极。压降侦测模块102用于在第二控制信号S2的控制下侦测第二电源信号VSS接入发光器件D的阴极的实际值，并基于第二电源信号VSS接入发光器件D的阴极的实际值调整数据信号Data接入信号输入模块101的实际值。本申请实施例通过压降侦测模块102侦测第二电源信号VSS接入发光器件D的阴极的实际值，使得数据信号Data接入信号输入模块101的实际值可以基于第二电源信号VSS接入发光器件D的阴极的实际值进行调整，从而可以提高显示面板的显示均一性。在本申请实施例中，驱动晶体管T1为能让足够电流通过，且导通阻抗较低的小型晶体管。发光器件D可以为发光二极管器件。例如，发光器件D可以为有机发光二极管。本申请实施例提供的像素驱动电路10采用电流驱动方式。也即，本申请实施例提供的像素驱动电路10中的发光器件D的亮度与流经发光器件D的电流的大小成正比。在申请实施例中，第一电源信号VDD和第二电源信号VSS均用于输出一预设电压值。此外，第一电源信号VDD的电位大于第二电源信号VSS的电位。需要说明的是，在显示面板中，像素被设置成包括多行、多列的矩阵状，每一像素均会接入第二电源信号VSS至发光器件D的阴极。然而，由于发光器件的阴极的面电阻较大。而较大的面电阻会使得不同位置产生的电压降不一致，使得各个像素接入的第二电源信号VSS随着压降而变化。基于此，本申请实施例通过设置一压降侦测模块102侦测接入每一像素中的第二电源信号VSS，从而可以根据侦测到的第二电源信号VSS对数据信号Data进行调整，进而使得显示面板不会因为压降而造成显示不均。具体的，请参阅图2，图2为本申请实施例提供的像素驱动电路的第一种电路示意图。需要说明的是，图2所示的像素驱动电路的电路示意图仅仅为图1所示的像素驱动电路的结构示意图中的一种电路实现方式。也即，图1中的信号输入模块101以及压降侦测模块102可以有多种电路实现方式。如图2所示，信号输入模块101包括第一晶体管T2以及第一电容C1。第一晶体管T2的栅极接入第一控制信号S1。第一晶体管T2的源极接入数据信号Dat。第一晶体管T2的漏极电性连接于第一节点b。第一电容C1的第一端电性连接于第一节点b。第一电容C1的第二端电性连接于发光器件D的阳极。如图2所示，压降侦测模块102包括第二晶体管T3、第二电容C2以及侦测单元103。第二晶体管T3的栅极接入第二控制信号S2。第二晶体管T3的漏极电性连接于第二电容C2的第一端以及侦测单元103。第二晶体管T3的源极电性连接于发光器件D的阴极。第二电容C2的第二端电性连接于接地端N。侦测单元103用于侦测第二电源信号VSS接入发光器件D的阴极的实际值，并基于第二电源信号VSS接入发光器件D的阴极的实际值调整数据信号Data接入信号输入模块101的实际值。需要说明的是，在本申请实施例中并未提供侦测单元103的具体电路结构，但是，基于侦测单元103的具体功能，本领域技术人员可以设置具体的电路结构，在此不做赘述。在本申请实施例中，侦测单元103的工作过程具体如下：侦测单元103可以先侦测第二电源信号VSS接入发光器件D的阴极的实际值，再计算第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差，最后基于第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差对数据信号Data接入信号输入模块101的实际值进行调整。其中，第二电源信号VSS的标准值指的是接入各个像素的第二电源信号VSS的预设值，该预设值并未考虑压降造成接入各个像素的第二电源信号VSS的变化。也即，接入各个像素的第二电源信号VSS的标准值相同。在本申请实施例中，第一晶体管T2、第二晶体管T3以及驱动晶体管T1均为N型晶体管。当然，在另一些实施例中，第一晶体管T2、第二晶体管T3以及驱动晶体管T1可以均为P型晶体管。其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止；N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。在一种实施方式中，第一晶体管T2、第二晶体管T3以及驱动晶体管T1均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的发光二极管驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对发光二极管驱动电路造成的影响。在本申请实施例中，像素驱动电路10根据以下公式计算数据信号Data接入信号输入模块101的实际值：Vdata＝Vdata_0+A，其中，Vdata为数据信号Data接入信号输入模块101的实际值，Vdata_0为数据信号Data的初始值，A为第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差。请参阅图3，图3为本申请实施例提供的像素驱动电路的第一种时序图。如图3所示，第一控制信号S1以及第二控制信号S2相组合先后对应于侦测阶段以及发光阶段。在侦测阶段，第一控制信号S1为低电位，第二控制信号S2为高电位。在发光阶段，第一控制信号S1为高电位，第二控制信号S2为低电位。具体的，请参阅图3、图4，图4为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的侦测阶段的通路示意图。结合图3、图4所示，在侦测阶段，第一控制信号S1为低电位，第二控制信号S2为高电位。此时，第一晶体管T2在第一控制信号S1的控制下关闭。此时，第二晶体管T3在第一电容C1的作用下打开。第二晶体管T3在第二控制信号S2的控制下打开，侦测单元103通过第二晶体管T3对第二电源信号VSS接入发光器件D的阴极的实际值进行侦测，在第二电容C2的作用下，第二电源信号VSS接入发光器件D的阴极的实际值的电位M逐渐上升至一稳定电位，此时，侦测得到第二电源信号VSS接入发光器件D的阴极的实际值。进一步的，侦测单元103还基于第二电源信号VSS接入发光器件D的阴极的实际值调整数据信号Data接入信号输入模块101的实际值。请参阅图3、图5，图5为本申请实施例提供的像素驱动电路在图3所示的驱动时序下的发光阶段的通路示意图。结合图3、图5所示，在发光阶段，第一控制信号S1为高电位，第二控制信号S2为低电位。此时，第一晶体管T2在第一控制信号S1的控制下打开，数据信号Data接入信号输入模块101的实际值经第一晶体管T2输出至第一节点b，进而使得驱动晶体管T1打开，发光器件D发光。第二晶体管T3在第二控制信号S2的控制下关闭。本申请实施例通过设置一压降侦测模块102侦测第二电源信号VSS接入发光器件D的阴极的实际值，数据信号Data接入信号输入模块101的实际值可以基于第二电源信号VSS接入发光器件D的阴极的实际值进行调整，从而可以提高显示面板的显示均一性。请参阅图6，图6为本申请实施例提供的像素驱动电路的第二种结构示意图。如图6所示，本申请实施例提供一种像素驱动电路20，其包括驱动晶体管T1、发光器件D、信号输入模块101以及压降侦测模块102。其中，驱动晶体管T1的栅极电性连接于第一节点M。驱动晶体管T1的源极接入第一电源信号VDD。驱动晶体管T1的漏极电性连接于第二节点N。发光器件D的阳极电性连接于第二节点N。发光器件D的阴极接入第二电源信号VSS。信号输入模块101接入数据信号Data以及第一控制信号S1，并电性连接于第一节点M以及第二节点N。信号输入模块101用于基于第一控制信号S1以及数据信号Data控制第一节点M的电位以及第二节点N的电位。压降侦测模块102接入第二控制信号S2，并电性连接于发光器件D的阴极。压降侦测模块102用于在第二控制信号S2的控制下侦测第二电源信号VSS接入发光器件D的阴极的实际值，并基于第二电源信号VSS接入发光器件D的阴极的实际值获取与第二电源信号VSS对应的第一补偿值以及与第一电源信号VDD对应的第二补偿值，以调整数据信号Data接入信号输入模块101的实际值。在本申请实施例中，驱动晶体管T1为能让足够电流通过，且导通阻抗较低的小型晶体管。发光器件D可以为发光二极管器件。例如，发光器件可以为有机发光二极管。需要说明的是，在显示面板中，像素被设置成包括多行、多列的矩阵状，每一像素均会通过电源线接入第一电源信号VDD。然而，由于电源线上存在压降，使得各个像素接入的第一电源信号VDD随着电源线上的压降而变化。另外，为了降低驱动晶体管T1变异对发光器件D的影响，一般会使驱动晶体管T1工作在饱和区，对发光器件D进行驱动。但是，在实际制程过程中，驱动晶体管T1的饱和特性并不会是完全饱和的，尤其是在电源线存在压降的情况下，不同点位的压降会使得发光器件的电流发生变化。基于此，本申请实施例通过设置一压降侦测模块102侦测接入每一像素中的第二电源信号VSS，并基于第二电源信号VSS接入发光器件D的阴极的实际值获取与第一电源信号VDD对应的第二补偿值，从而可以针对第一电源信号VDD对数据信号Data进行调整，进而提高显示面板的显示均一性。需要说明的是，在显示面板中，像素被设置成包括多行、多列的矩阵状，每一像素均会接入第二电源信号VSS至发光器件D的阴极。然而，由于发光器件D的阴极的面电阻较大。而较大的面电阻会使得不同位置产生的电压降不一致，使得各个像素接入的第二电源信号VSS随着压降而变化。基于此，本申请实施例通过设置一压降侦测模块102侦测接入每一像素中的第二电源信号VSS，并基于第二电源信号VSS接入发光器件D的阴极的实际值获取与第二电源信号VSS对应的第一补偿值，从而可以针对第二电源信号VSS对数据信号Data进行调整，进而提高显示面板的显示均一性。也即，本申请实施例通过设置一压降侦测模块102可以同时针对第一电源信号VDD以及第二电源信号VSS对数据信号Data进行调整，从而提高显示面板的显示均一性。具体的，请参阅图7，图7为本申请实施例提供的像素驱动电路的第二种电路示意图。需要说明的是，图7所示的像素驱动电路的电路示意图仅仅为图6所示的像素驱动电路的结构示意图中的一种电路实现方式。也即，图6中的信号输入模块101以及压降侦测模块102可以有多种电路实现方式。如图7所示，信号输入模块101包括第一晶体管T2以及第一电容C1。第一晶体管T2的栅极接入第一控制信号S1。第一晶体管T2的源极接入数据信号Data。第一晶体管T2的漏极电性连接于第一节点M。第一电容C1的第一端电性连接于第一节点M。第一电容C1的第二端电性连接于第二节点N。如图7所示，压降侦测模块102包括第二晶体管T3、第二电容C2以及侦测单元103。第二晶体管T3的栅极接入第二控制信号S2。第二晶体管T3的漏极电性连接于第二电容C2的第一端以及侦测单元103。第二晶体管T3的源极电性连接于发光器件D的阴极。第二电容C2的第二端电性连接于接地端。侦测单元103用于侦测第二电源信号VSS接入发光器件D的阴极的实际值，并基于第二电源信号VSS接入发光器件D的阴极的实际值获取与第二电源信号VSS对应的第一补偿值以及与第一电源信号VDD对应的第二补偿值，以调整数据信号Data接入信号输入模块101的实际值。需要说明的是，在本申请实施例中并未提供侦测单元103的具体电路结构，但是，基于侦测单元103的具体功能，本领域技术人员可以设置具体的电路结构。比如，侦测单元103可以为显示面板上一芯片内的电压探测模块。在本申请实施例中，侦测单元103的工作过程具体如下：侦测单元103可以先侦测第二电源信号VSS接入发光器件D的阴极的实际值，再计算第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差，最后基于第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差获取与第二电源信号VSS对应的第一补偿值以及与第一电源信号VDD对应的第二补偿值，以对数据信号Data接入信号输入模块101的实际值进行调整。其中，第二电源信号VSS的标准值指的是接入各个像素的第二电源信号VSS的预设值，该预设值并未考虑电源线上的压降造成接入各个像素的第二电源信号VSS的变化。也即，接入各个像素的第二电源信号VSS的标准值相同。在本申请实施例中，驱动晶体管T1、第一晶体管T2以及第二晶体管T3均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。具体的，在本申请实施例中，驱动晶体管T1、第一晶体管T2以及第二晶体管T3均为N型晶体管。当然，在另一些实施例中，驱动晶体管T1、第一晶体管T2以及第二晶体管T3可以均为P型晶体管。其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止；N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。在本申请实施例中，像素驱动电路可以根据以下公式计算数据信号接入信号输入模块的实际值：Vdata＝Vdata_0+Vdata_VDD+Vdata_VSS，Vdata为数据信号Data接入信号输入模块101的实际值；Vdata_0为数据信号Data的初始值，初始值可以预先设定；Vdata_VDD为第二补偿值；Vdata_VSS为第一补偿值。其中，像素驱动电路可以根据以下公式计算第一补偿值：Vdata_VDD＝Vgs2-Vgs1，k*2+a*A/c＝k*2，A为第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差；a为预设常数；Vgs1为驱动晶体管T1的栅极与源极之间的预设压差；Vgs2为驱动晶体管T1的栅极与源极之间的实际压差；Vth为驱动晶体管T1的阈值电压；c为第一电源信号VDD与第二电源信号VSS的等效阻值比，k为常数。请参照图8，图8为本申请实施例提供的像素驱动电路中的驱动晶体管的输出特性曲线。如图8所示，横坐标为驱动晶体管T1的漏极的电压Vd，纵坐标为流经驱动晶体管T1的电流Id。图8中的曲线B1、曲线B2以及曲线B3分别代表不同Vgs下驱动晶体管T1对应的实际输出特性曲线。图8中的曲线B11、曲线B22以及曲线B33分别代表不同Vgs下驱动晶体管T1对应的标准输出特性曲线。曲线B1以及曲线B11对应同一Vgs，曲线B2以及曲线B22对应同一Vgs，曲线B3以及曲线B33对应同一Vgs。Vgs为驱动晶体管T1的栅极与源极之间的压差。本申请实施例可以通过同一Vgs下的一条驱动晶体管T1的实际输出特性曲线以及一条驱动晶体管T1的标准输出特性曲线得出a。具体的，在同一Vgs下，驱动晶体管T1的标准输出特性曲线在饱和区可以根据以下公式计算得出：Id＝k*2；驱动晶体管T1的实际输出特性曲线在饱和区可以根据以下公式计算得出：Id＝k*2+a*Vd，其中，Vth为驱动晶体管T1的阈值电压。也即，本申请实施例可以根据以上两个公式计算得到a，k为常数。比如，可以通过B1和B11计算得到a。或者，通过B2和B22计算得到a。或者，通过B3和B33计算得到a。在一些实施例中，本申请实施例可以通过不同实际输出特性曲线以及不同标准输出特性曲线取平均值得到a。比如，可以通过B1和B11计算得到a1，通过B2和B22计算得到a2，通过B3和B33计算得到a3，再将a1、a2以及a3取平均值得到a。需要说明的是，在显示装置的实际制作过程中，可以在出厂前通过测试获得驱动晶体管T1的输出特性，基于驱动晶体管T1的实际输出特性曲线与驱动晶体管的标准输出特性曲线得出a，并将a存储到显示装置的存储器中。其中，像素驱动电路可以根据以下公式计算第二补偿值：Vdata_VSS＝A*M％，A为第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差；M％为驱动晶体管T1的耦合损失率。同样，可以在出厂前通过测试获得驱动晶体管T1的耦合损失率以及第一电源信号VDD与第二电源信号VSS的等效阻值比，并将耦合损失率存储到显示装置的存储器中。请参阅图9，图9为本申请实施例提供的像素驱动电路的第二种时序图。如图9所示，第一控制信号S1以及第二控制信号S2相组合先后对应于侦测阶段以及发光阶段。在侦测阶段，第一控制信号S1为低电位，第二控制信号S2为高电位。在发光阶段，第一控制信号S1为高电位，第二控制信号S2为低电位。具体的，请参阅图9、图10，图10为本申请实施例提供的像素驱动电路在图9所示的驱动时序下的侦测阶段的通路示意图。结合图9、图10所示，在侦测阶段，第一控制信号S1为低电位，第二控制信号S2为高电位。此时，第一晶体管T2在第一控制信号S1的控制下关闭。第二晶体管T3在第二控制信号S2的控制下打开，侦测单元103通过第二晶体管T3对第二电源信号VSS接入发光器件D的阴极的实际值进行侦测，在第二电容C2的作用下，第二电源信号VSS接入驱动晶体管T1的源极发光器件D的阴极的实际值的电位F逐渐上升至一稳定电位。此时，侦测得到第二电源信号VSS接入发光器件D的阴极的实际值。进一步的，侦测单元103还基于第二电源信号VSS接入发光器件D的阴极的实际值获取与第二电源信号VSS对应的第一补偿值以及与第一电源信号VDD对应的第二补偿值，以调整数据信号Data接入信号输入模块101的实际值。请参阅图9、图11，图11为本申请实施例提供的像素驱动电路在图9所示的驱动时序下的发光阶段的通路示意图。结合图9、图11所示，在发光阶段，第一控制信号S1为高电位，第二控制信号S2为低电位。此时，第一晶体管T2在第一控制信号S1的控制下打开，数据信号Data接入信号输入模块101的实际值经第一晶体管T2输出至第一节点M，进而使得驱动晶体管T1打开，发光器件D发光。第二晶体管T3在第二控制信号S2的控制下关闭。进一步的，请参阅图12，图12为本申请实施例提供的像素驱动电路的第三种电路示意图。图12所示的像素驱动电路与图7所示的像素驱动电路的区别在于：图12所示的像素驱动电路还包括第三晶体管T4。第三晶体管T4的栅极接入第三控制信号S3。第三晶体管T4的源极电性连接于第二节点N。第三晶体管T4的漏极电性连接于第二电容C2的第一端以及侦测单元103。其中，侦测单元103还用于在第三控制信号S3的控制下侦测第二节点N的电位，并基于第二节点N的电位对驱动晶体管T1的阈值电压进行补偿。也即，图12所示的像素驱动电路在图7所示的像素驱动电路的基础上，还能针对驱动晶体管T1的阈值电压进行补偿，从而进一步提高显示面板的显示均一性。请参阅图13，图13为本申请实施例提供的像素驱动电路的第三种结构示意图。如图13所示，本申请实施例提供一种像素驱动电路30，其包括驱动晶体管T1、发光器件D、信号输入模块101以及压降侦测模块102。其中，驱动晶体管T1的栅极电性连接于第一节点b。驱动晶体管T1的源极接入第一电源信号VDD。发光器件D的阳极电性连接于驱动晶体管T1的漏极。发光器件D的阴极电性接入第二电源信号VSS。信号输入模块101接入数据信号Data以及第一控制信号S1，并电性连接于第一节点b。信号输入模块101用于基于数据信号Data以及第一控制信号S1控制第一节点b的电位。压降侦测模块102接入第二控制信号S2，并电性连接于发光器件D的阴极。压降侦测模块102用于在第二控制信号S2的控制下侦测第二电源信号VSS接入发光器件D的阴极的实际值，并基于第二电源信号VSS接入发光器件D的阴极的实际值以及像素驱动电路30中的耦合损失系数调整数据信号Data接入信号输入模块101的实际值。本申请实施例通过压降侦测模块102侦测第二电源信号VSS接入发光器件D的阴极的实际值，使得数据信号Data接入信号输入模块101的实际值可以基于第二电源信号VSS接入发光器件D的阴极的实际值进行调整，从而可以提高显示面板的显示均一性。在本申请实施例中，驱动晶体管T1为能让足够电流通过，且导通阻抗较低的小型晶体管。发光器件D可以为发光二极管器件。例如，发光器件D可以为有机发光二极管。本申请实施例提供的像素驱动电路30采用电流驱动方式。也即，本申请实施例提供的像素驱动电路30中的发光器件D的亮度与流经发光器件D的电流的大小成正比。在申请实施例中，第一电源信号VDD和第二电源信号VSS均用于输出一预设电压值。此外，第一电源信号VDD的电位大于第二电源信号VSS的电位。需要说明的是，在显示面板中，像素被设置成包括多行、多列的矩阵状，每一像素均会接入第二电源信号VSS至发光器件D的阴极。然而，由于发光器件的阴极的面电阻较大。而较大的面电阻会使得不同位置产生的电压降不一致，使得各个像素接入的第二电源信号VSS随着压降而变化。基于此，本申请实施例通过设置一压降侦测模块102侦测接入每一像素中的第二电源信号VSS，从而可以根据侦测到的第二电源信号VSS对数据信号Data进行调整，进而使得显示面板不会因为压降而造成显示不均。具体的，请参阅图14，图14为本申请实施例提供的像素驱动电路的第四种电路示意图。需要说明的是，图14所示的像素驱动电路的电路示意图仅仅为图13所示的像素驱动电路的结构示意图中的一种电路实现方式。也即，图13中的信号输入模块101以及压降侦测模块102可以有多种电路实现方式。如图14所示，信号输入模块101包括第一晶体管T2以及第一电容C1。第一晶体管T2的栅极接入第一控制信号S1。第一晶体管T2的源极接入数据信号Data。第一晶体管T2的漏极电性连接于第一节点b。第一电容C1的第一端电性连接于第一节点b。第一电容C1的第二端电性连接于发光器件D的阳极。如图14所示，压降侦测模块102包括第二晶体管T3、第二电容C2以及第一侦测单元103。第二晶体管T3的栅极接入第二控制信号S2。第二晶体管T3的漏极电性连接于第二电容C2的第一端以及第一侦测单元103。第二晶体管T3的源极电性连接于发光器件D的阴极。第二电容C2的第二端电性连接于接地端N。第一侦测单元103用于侦测第二电源信号VSS接入发光器件D的阴极的实际值，并基于第二电源信号VSS接入发光器件D的阴极的实际值以及像素驱动电路30中的耦合损失系数调整数据信号Data接入信号输入模块101的实际值。需要说明的是，在本申请实施例中并未提供第一侦测单元103的具体电路结构，但是，基于第一侦测单元103的具体功能，本领域技术人员可以设置具体的电路结构。比如，第一侦测单元103可以为显示面板上一芯片内的电压探测模块。在本申请实施例中，第一侦测单元103的工作过程具体如下：第一侦测单元103可以先侦测第二电源信号VSS接入发光器件D的阴极的实际值，再计算第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差，最后基于第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差以及像素驱动电路30中的耦合损失系数对数据信号Data接入信号输入模块101的实际值进行调整。其中，第二电源信号VSS的标准值指的是接入各个像素的第二电源信号VSS的预设值，该预设值并未考虑压降造成接入各个像素的第二电源信号VSS的变化。也即，接入各个像素的第二电源信号VSS的标准值相同。在本申请实施例中，第一晶体管T2、第二晶体管T3以及驱动晶体管T1均为N型晶体管。当然，在另一些实施例中，第一晶体管T2、第二晶体管T3以及驱动晶体管T1可以均为P型晶体管。其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止；N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。在一种实施方式中，第一晶体管T2、第二晶体管T3以及驱动晶体管T1均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的发光二极管驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对发光二极管驱动电路造成的影响。在本申请实施例中，像素驱动电路30根据以下公式计算数据信号Data接入信号输入模块101的实际值：Vdata＝Vdata_0+A*B％，其中，Vdata为数据信号Data接入信号输入模块101的实际值，Vdata_0为数据信号Data的初始值，A为第二电源信号VSS接入发光器件D的阴极的实际值与第二电源信号VSS的标准值之间的压差，B％为所述像素驱动电路30中的耦合损失系数。比如，像素驱动电路30中的耦合系数定义为：Vs抬升nV，Vg抬升mV，则B％＝/n*100％，其中，Vs为驱动晶体管T1的漏极的电压，Vg为驱动晶体管T1的栅极的电压。请参阅图15，图15为本申请实施例提供的像素驱动电路的第三种时序图。如图15所示，第一控制信号S1以及第二控制信号S2相组合先后对应于侦测阶段以及发光阶段。在侦测阶段，第一控制信号S1为低电位，第二控制信号S2为高电位。在发光阶段，第一控制信号S1为高电位，第二控制信号S2为低电位。具体的，请参阅图15、图16，图16为本申请实施例提供的像素驱动电路在图15所示的驱动时序下的侦测阶段的通路示意图。结合图15、图16所示，在侦测阶段，第一控制信号S1为低电位，第二控制信号S2为高电位。此时，第一晶体管T2在第一控制信号S1的控制下关闭。此时，第二晶体管T3在第一电容C1的作用下打开。第二晶体管T3在第二控制信号S2的控制下打开，第一侦测单元103通过第二晶体管T3对第二电源信号VSS接入发光器件D的阴极的实际值进行侦测，在第二电容C2的作用下，第二电源信号VSS接入发光器件D的阴极的实际值的电位M逐渐上升至一稳定电位，此时，侦测得到第二电源信号VSS接入发光器件D的阴极的实际值。进一步的，第一侦测单元103还基于第二电源信号VSS接入发光器件D的阴极的实际值调整数据信号Data接入信号输入模块101的实际值。请参阅图15、图17，图17为本申请实施例提供的像素驱动电路在图15所示的驱动时序下的发光阶段的通路示意图。结合图15、图17所示，在发光阶段，第一控制信号S1为高电位，第二控制信号S2为低电位。此时，第一晶体管T2在第一控制信号S1的控制下打开，数据信号Data接入信号输入模块101的实际值经第一晶体管T2输出至第一节点b，进而使得驱动晶体管T1打开，发光器件D发光。第二晶体管T3在第二控制信号S2的控制下关闭。本申请实施例通过设置一压降侦测模块102侦测第二电源信号VSS接入发光器件D的阴极的实际值，数据信号Data接入信号输入模块101的实际值可以基于第二电源信号VSS接入发光器件D的阴极的实际值以及像素驱动电路30中的耦合损失系数进行调整，从而可以提高显示面板的显示均一性。进一步的，请参阅图18，图18为本申请实施例提供的像素驱动电路的第五种电路示意图。图18所示的像素驱动电路30与图14所示的像素驱动电路30的区别在于：图18所示的像素驱动电路30还包括第三晶体管T4。第三晶体管T4的栅极接入第三控制信号S3。第三晶体管T4的源极电性连接于第二节点N。第三晶体管T4的漏极电性连接于第二电容C2的第一端以及第一侦测单元103。其中，第一侦测单元103还用于在第三控制信号S3的控制下侦测第二节点N的电位，并基于第二节点N的电位对驱动晶体管T1的阈值电压进行补偿。也即，图18所示的像素驱动电路30在图14所示的像素驱动电路30的基础上，还能针对驱动晶体管T1的阈值电压进行补偿，从而进一步提高显示面板的显示均一性。进一步的，请参阅图19，图19为本申请实施例提供的像素驱动电路的第六种电路示意图。图19所示的像素驱动电路30与图18所示的像素驱动电路30的区别在于：图19所示的像素驱动电路30中的第三晶体管T4的漏极电性连接于第二侦测单元104。具体的，图19所示的像素驱动电路30还包括第三晶体管T4。第三晶体管T4的栅极接入第三控制信号S3。第三晶体管T4的源极电性连接于第二节点N。第三晶体管T4的漏极电性连接于第二侦测单元104。其中，第二侦测单元104用于在第三控制信号S3的控制下侦测第二节点N的电位，并基于第二节点N的电位对驱动晶体管T1的阈值电压进行补偿。也即，图19所示的像素驱动电路30在图14所示的像素驱动电路30的基础上，还能针对驱动晶体管T1的阈值电压进行补偿，从而进一步提高显示面板的显示均一性；并且可以节省像素的布线空间，得到更高的开口率，且实现更高分辨率的像素设计。请参阅图20，图20为本申请实施例提供的显示面板的结构示意图。本申请实施例还提供一种显示面板100，其包括以上所述的像素驱动电路10/20/30，具体可参照以上对该像素驱动电路10/20/30的描述，在此不做赘述。以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
