Analysis & Synthesis report for deliverable2
Fri Mar 18 15:09:04 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis DSP Block Usage Summary
  9. Registers Protected by Synthesis
 10. General Register Statistics
 11. Multiplexer Restructuring Statistics (Restructuring Performed)
 12. Source assignments for Top-level Entity: |deliverable2_TA
 13. Source assignments for clk_en:EN_CLK
 14. Source assignments for LFSR_22:LFSR_GEN
 15. Source assignments for DUT_for_MER_measurement:DUT
 16. Source assignments for DUT_for_MER_measurement:DUTQ
 17. Source assignments for mapper_ref:MAP_CMP
 18. Source assignments for mapper_ref:MAP_CMPQ
 19. Source assignments for avg_mag:AVG_MAG_DV
 20. Source assignments for avg_mag:AVG_MAG_DVQ
 21. Source assignments for avg_err_squared_55:AVG_ER_SQR
 22. Source assignments for avg_err_squared_55:AVG_ER_SQRQ
 23. Source assignments for avg_err:AVG_ER
 24. Source assignments for avg_err:AVG_ERQ
 25. Parameter Settings for User Entity Instance: Top-level Entity: |deliverable2_TA
 26. Parameter Settings for User Entity Instance: DUT_for_MER_measurement:DUT
 27. Parameter Settings for User Entity Instance: DUT_for_MER_measurement:DUTQ
 28. Parameter Settings for User Entity Instance: avg_mag:AVG_MAG_DV
 29. Parameter Settings for User Entity Instance: avg_mag:AVG_MAG_DVQ
 30. Parameter Settings for User Entity Instance: avg_err_squared_55:AVG_ER_SQR
 31. Parameter Settings for User Entity Instance: avg_err_squared_55:AVG_ER_SQRQ
 32. Parameter Settings for User Entity Instance: avg_err:AVG_ER
 33. Parameter Settings for User Entity Instance: avg_err:AVG_ERQ
 34. Parameter Settings for Inferred Entity Instance: DUT_for_MER_measurement:DUT|lpm_mult:Mult0
 35. Parameter Settings for Inferred Entity Instance: DUT_for_MER_measurement:DUTQ|lpm_mult:Mult0
 36. lpm_mult Parameter Settings by Entity Instance
 37. Port Connectivity Checks: "avg_err:AVG_ERQ"
 38. Port Connectivity Checks: "avg_err:AVG_ER"
 39. Port Connectivity Checks: "avg_err_squared_55:AVG_ER_SQRQ"
 40. Port Connectivity Checks: "avg_err_squared_55:AVG_ER_SQR"
 41. Port Connectivity Checks: "avg_mag:AVG_MAG_DVQ"
 42. Port Connectivity Checks: "avg_mag:AVG_MAG_DV"
 43. Port Connectivity Checks: "DUT_for_MER_measurement:DUTQ"
 44. Port Connectivity Checks: "DUT_for_MER_measurement:DUT"
 45. Port Connectivity Checks: "LFSR_22:LFSR_GEN"
 46. Post-Synthesis Netlist Statistics for Top Partition
 47. Elapsed Time Per Partition
 48. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Mar 18 15:09:04 2022           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; deliverable2                                    ;
; Top-level Entity Name              ; deliverable2_TA                                 ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 879                                             ;
;     Total combinational functions  ; 796                                             ;
;     Dedicated logic registers      ; 328                                             ;
; Total registers                    ; 328                                             ;
; Total pins                         ; 4                                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 8                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; deliverable2_TA    ; deliverable2       ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
;     Processor 7            ;   0.0%      ;
;     Processor 8            ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                             ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                         ; Library ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------------------------------+---------+
; ../DUT_for_MER_measurement.v     ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v         ;         ;
; ../slicer.v                      ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/slicer.v                          ;         ;
; ../mapper.v                      ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/mapper.v                          ;         ;
; ../LFSR.v                        ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/LFSR.v                            ;         ;
; ../avg_mag.v                     ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_mag.v                         ;         ;
; ../avg_err.v                     ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_err.v                         ;         ;
; ../clk_en.v                      ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/clk_en.v                          ;         ;
; deliverable2_TA.v                ; yes             ; User Verilog HDL File        ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_mult.tdf                   ;         ;
; aglobal201.inc                   ; yes             ; Megafunction                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/aglobal201.inc                 ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/lpm_add_sub.inc                ;         ;
; multcore.inc                     ; yes             ; Megafunction                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/multcore.inc                   ;         ;
; bypassff.inc                     ; yes             ; Megafunction                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/bypassff.inc                   ;         ;
; altshift.inc                     ; yes             ; Megafunction                 ; /opt/intelFPGA/20.1.1/quartus/libraries/megafunctions/altshift.inc                   ;         ;
; db/mult_d6t.tdf                  ; yes             ; Auto-Generated Megafunction  ; /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/db/mult_d6t.tdf   ;         ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 879   ;
;                                             ;       ;
; Total combinational functions               ; 796   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 59    ;
;     -- 3 input functions                    ; 382   ;
;     -- <=2 input functions                  ; 355   ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 465   ;
;     -- arithmetic mode                      ; 331   ;
;                                             ;       ;
; Total registers                             ; 328   ;
;     -- Dedicated logic registers            ; 328   ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 4     ;
;                                             ;       ;
; Embedded Multiplier 9-bit elements          ; 8     ;
;                                             ;       ;
; Maximum fan-out node                        ; reset ;
; Maximum fan-out                             ; 506   ;
; Total fan-out                               ; 3205  ;
; Average fan-out                             ; 2.81  ;
+---------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                           ;
+------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node         ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                  ; Entity Name             ; Library Name ;
+------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------+-------------------------+--------------+
; |deliverable2_TA                   ; 796 (63)            ; 328 (16)                  ; 0           ; 8            ; 0       ; 4         ; 4    ; 0            ; |deliverable2_TA                                                                     ; deliverable2_TA         ; work         ;
;    |DUT_for_MER_measurement:DUTQ|  ; 123 (106)           ; 72 (72)                   ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |deliverable2_TA|DUT_for_MER_measurement:DUTQ                                        ; DUT_for_MER_measurement ; work         ;
;       |lpm_mult:Mult0|             ; 17 (0)              ; 0 (0)                     ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |deliverable2_TA|DUT_for_MER_measurement:DUTQ|lpm_mult:Mult0                         ; lpm_mult                ; work         ;
;          |mult_d6t:auto_generated| ; 17 (17)             ; 0 (0)                     ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |deliverable2_TA|DUT_for_MER_measurement:DUTQ|lpm_mult:Mult0|mult_d6t:auto_generated ; mult_d6t                ; work         ;
;    |DUT_for_MER_measurement:DUT|   ; 123 (106)           ; 72 (72)                   ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |deliverable2_TA|DUT_for_MER_measurement:DUT                                         ; DUT_for_MER_measurement ; work         ;
;       |lpm_mult:Mult0|             ; 17 (0)              ; 0 (0)                     ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |deliverable2_TA|DUT_for_MER_measurement:DUT|lpm_mult:Mult0                          ; lpm_mult                ; work         ;
;          |mult_d6t:auto_generated| ; 17 (17)             ; 0 (0)                     ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |deliverable2_TA|DUT_for_MER_measurement:DUT|lpm_mult:Mult0|mult_d6t:auto_generated  ; mult_d6t                ; work         ;
;    |LFSR_22:LFSR_GEN|              ; 58 (58)             ; 45 (45)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|LFSR_22:LFSR_GEN                                                    ; LFSR_22                 ; work         ;
;    |avg_mag:AVG_MAG_DVQ|           ; 157 (157)           ; 58 (58)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|avg_mag:AVG_MAG_DVQ                                                 ; avg_mag                 ; work         ;
;    |avg_mag:AVG_MAG_DV|            ; 157 (157)           ; 58 (58)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|avg_mag:AVG_MAG_DV                                                  ; avg_mag                 ; work         ;
;    |clk_en:EN_CLK|                 ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|clk_en:EN_CLK                                                       ; clk_en                  ; work         ;
;    |mapper_in:SUT_inputQ|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|mapper_in:SUT_inputQ                                                ; mapper_in               ; work         ;
;    |mapper_in:SUT_input|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|mapper_in:SUT_input                                                 ; mapper_in               ; work         ;
;    |slicer:DECIDERQ|               ; 53 (53)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|slicer:DECIDERQ                                                     ; slicer                  ; work         ;
;    |slicer:DECIDER|                ; 53 (53)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |deliverable2_TA|slicer:DECIDER                                                      ; slicer                  ; work         ;
+------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 4           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 8           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 2           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                                              ;
+-----------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                                 ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+-----------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; LFSR_IN_DelayQ[0][1]                          ; yes                                                              ; yes                                        ;
; LFSR_IN_DelayQ[1][1]                          ; yes                                                              ; yes                                        ;
; LFSR_IN_DelayQ[2][1]                          ; yes                                                              ; yes                                        ;
; LFSR_IN_Delay[0][1]                           ; yes                                                              ; yes                                        ;
; LFSR_IN_Delay[2][1]                           ; yes                                                              ; yes                                        ;
; LFSR_IN_Delay[2][0]                           ; yes                                                              ; yes                                        ;
; LFSR_IN_Delay[1][1]                           ; yes                                                              ; yes                                        ;
; LFSR_IN_Delay[0][0]                           ; yes                                                              ; yes                                        ;
; LFSR_IN_Delay[1][0]                           ; yes                                                              ; yes                                        ;
; LFSR_IN_DelayQ[0][0]                          ; yes                                                              ; yes                                        ;
; LFSR_IN_DelayQ[1][0]                          ; yes                                                              ; yes                                        ;
; LFSR_IN_DelayQ[2][0]                          ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[20]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[19]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[18]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[17]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[16]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[15]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[14]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[0]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[1]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[2]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[13]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[12]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[11]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[10]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[9]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[8]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[7]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[6]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[5]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[4]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[3]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[21]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[22]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[23]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[24]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[25]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[26]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[27]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[28]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[29]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[30]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[31]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[32]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[33]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[34]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[35]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[36]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|acc_out[37]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[20]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[19]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[18]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[17]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[16]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[15]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[14]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[0]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[1]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[2]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[13]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[12]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[11]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[10]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[9]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[8]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[7]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[6]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[5]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[4]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[3]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[21]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[22]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[23]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[24]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[25]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[26]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[27]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[28]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[29]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[30]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[31]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[32]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[33]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[34]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[35]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[36]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|acc_out[37]                ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][17] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][16] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][15] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][14] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][13] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][12] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][11] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][10] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][9]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][8]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][7]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][6]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][5]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][4]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][3]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][2]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][1]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[2][0]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][17] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][16] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][15] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][14] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][13] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][12] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][11] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][10] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][9]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][8]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][7]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][6]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][5]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][4]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][3]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][2]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][1]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[1][0]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][17] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][16] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][15] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][14] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][13] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][12] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][11] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][10] ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][9]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][8]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][7]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][6]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][5]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][4]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][3]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][2]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][1]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUTQ|delay_reg[0][0]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][17]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][16]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][15]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][14]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][13]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][12]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][11]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][10]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][9]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][8]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][7]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][6]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][5]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][4]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][3]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][2]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][1]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[2][0]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][17]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][16]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][15]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][14]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][13]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][12]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][11]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][10]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][9]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][8]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][7]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][6]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][5]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][4]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][3]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][2]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][1]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[1][0]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][17]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][16]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][15]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][14]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][13]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][12]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][11]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][10]  ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][9]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][8]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][7]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][6]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][5]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][4]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][3]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][2]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][1]   ; yes                                                              ; yes                                        ;
; DUT_for_MER_measurement:DUT|delay_reg[0][0]   ; yes                                                              ; yes                                        ;
; clk_en:EN_CLK|cnt[0]                          ; yes                                                              ; yes                                        ;
; clk_en:EN_CLK|cnt[1]                          ; yes                                                              ; yes                                        ;
; clk_en:EN_CLK|cnt[3]                          ; yes                                                              ; yes                                        ;
; clk_en:EN_CLK|cnt[2]                          ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[17]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[16]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[15]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[14]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[13]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[12]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[11]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[10]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[9]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[8]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[7]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[6]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[5]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[4]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[3]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[2]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[1]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|reg_out[0]                 ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[17]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[16]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[15]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[14]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[13]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[12]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[11]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[10]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[9]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[8]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[7]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[6]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[5]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[4]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[3]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[2]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[1]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|reg_out[0]                ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[3]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[1]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[0]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[2]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[20]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[21]                        ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|det_edge[0]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DVQ|det_edge[1]               ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|det_edge[0]                ; yes                                                              ; yes                                        ;
; avg_mag:AVG_MAG_DV|det_edge[1]                ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[0]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[1]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[2]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[3]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[4]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[5]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[6]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[7]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[8]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[9]                       ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[10]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[11]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[12]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[13]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[14]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[15]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[16]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[17]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[18]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[19]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[20]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|cnt[21]                      ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[19]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[18]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[17]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[16]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[15]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[14]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[13]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[12]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[11]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[10]                        ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[9]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[8]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[7]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[6]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[5]                         ; yes                                                              ; yes                                        ;
; LFSR_22:LFSR_GEN|x[4]                         ; yes                                                              ; yes                                        ;
; Total number of protected registers is 284    ;                                                                  ;                                            ;
+-----------------------------------------------+------------------------------------------------------------------+--------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 328   ;
; Number of registers using Synchronous Clear  ; 2     ;
; Number of registers using Synchronous Load   ; 22    ;
; Number of registers using Asynchronous Clear ; 144   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 294   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+
; 3:1                ; 38 bits   ; 76 LEs        ; 38 LEs               ; 38 LEs                 ; Yes        ; |deliverable2_TA|avg_mag:AVG_MAG_DVQ|acc_out[19] ;
; 3:1                ; 38 bits   ; 76 LEs        ; 38 LEs               ; 38 LEs                 ; Yes        ; |deliverable2_TA|avg_mag:AVG_MAG_DV|acc_out[28]  ;
; 3:1                ; 36 bits   ; 72 LEs        ; 36 LEs               ; 36 LEs                 ; Yes        ; |deliverable2_TA|avg_mag:AVG_MAG_DV|reg_out[15]  ;
; 4:1                ; 22 bits   ; 44 LEs        ; 44 LEs               ; 0 LEs                  ; Yes        ; |deliverable2_TA|LFSR_22:LFSR_GEN|x[20]          ;
; 4:1                ; 17 bits   ; 34 LEs        ; 34 LEs               ; 0 LEs                  ; No         ; |deliverable2_TA|avg_mag:AVG_MAG_DV|abs          ;
; 4:1                ; 17 bits   ; 34 LEs        ; 34 LEs               ; 0 LEs                  ; No         ; |deliverable2_TA|avg_mag:AVG_MAG_DVQ|abs         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------+
; Source assignments for Top-level Entity: |deliverable2_TA          ;
+------------------------------+-------+------+----------------------+
; Assignment                   ; Value ; From ; To                   ;
+------------------------------+-------+------+----------------------+
; PRESERVE_REGISTER            ; on    ; -    ; error[4]             ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_DelayQ[0][1] ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_DelayQ[0][1] ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_DelayQ[1][1] ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_DelayQ[1][1] ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_DelayQ[2][1] ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_DelayQ[2][1] ;
; PRESERVE_REGISTER            ; on    ; -    ; error[0]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[1]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[2]             ;
; PRESERVE_REGISTER            ; on    ; -    ; sym_cor              ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; sym_cor              ;
; PRESERVE_REGISTER            ; on    ; -    ; sym_corQ             ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; sym_corQ             ;
; PRESERVE_REGISTER            ; on    ; -    ; sym_errQ             ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; sym_errQ             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[3]             ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[0]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[17]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[16]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[15]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[14]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[13]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[12]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[11]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[10]           ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[9]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[8]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[7]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[6]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[5]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[4]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[3]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[2]            ;
; PRESERVE_REGISTER            ; on    ; -    ; errorQ[1]            ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_Delay[0][1]  ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_Delay[0][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_Delay[2][1]  ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_Delay[2][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_Delay[2][0]  ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_Delay[2][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_Delay[1][1]  ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_Delay[1][1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_Delay[0][0]  ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_Delay[0][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_Delay[1][0]  ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_Delay[1][0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_DelayQ[0][0] ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_DelayQ[0][0] ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_DelayQ[1][0] ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_DelayQ[1][0] ;
; PRESERVE_REGISTER            ; on    ; -    ; LFSR_IN_DelayQ[2][0] ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; LFSR_IN_DelayQ[2][0] ;
; PRESERVE_REGISTER            ; on    ; -    ; sym_err              ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; sym_err              ;
; PRESERVE_REGISTER            ; on    ; -    ; error[5]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[6]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[7]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[8]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[9]             ;
; PRESERVE_REGISTER            ; on    ; -    ; error[10]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[11]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[12]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[13]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[14]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[15]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[16]            ;
; PRESERVE_REGISTER            ; on    ; -    ; error[17]            ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; reset                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; reset                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; load                 ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; load                 ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[17]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[17]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[16]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[16]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[15]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[15]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[14]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[14]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[13]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[13]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[12]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[12]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[11]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[11]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[10]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[10]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[9]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[9]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[8]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[8]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[7]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[7]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[6]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[6]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[5]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[5]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[4]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[4]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[3]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[3]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[2]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[2]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[1]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[1]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; isi_power[0]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; isi_power[0]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[17]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[17]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[16]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[16]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[15]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[15]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[14]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[14]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[13]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[13]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[12]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[12]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[11]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[11]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[10]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[10]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[9]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[9]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[8]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[8]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[7]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[7]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[6]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[6]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[5]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[5]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[4]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[4]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[3]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[3]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[2]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[2]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[1]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[1]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_var[0]           ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_var[0]           ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[17]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[17]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[16]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[16]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[15]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[15]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[14]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[14]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[13]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[13]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[12]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[12]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[11]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[11]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[10]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[10]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[9]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[9]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[8]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[8]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[7]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[7]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[6]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[6]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[5]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[5]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[4]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[4]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[3]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[3]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[2]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[2]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[1]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[1]          ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; dec_varQ[0]          ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; dec_varQ[0]          ;
+------------------------------+-------+------+----------------------+


+---------------------------------------------------+
; Source assignments for clk_en:EN_CLK              ;
+---------------------------+-------+------+--------+
; Assignment                ; Value ; From ; To     ;
+---------------------------+-------+------+--------+
; PRESERVE_REGISTER         ; on    ; -    ; cnt[3] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; cnt[3] ;
; PRESERVE_REGISTER         ; on    ; -    ; cnt[2] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; cnt[2] ;
; PRESERVE_REGISTER         ; on    ; -    ; cnt[0] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; cnt[0] ;
; PRESERVE_REGISTER         ; on    ; -    ; cnt[1] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; cnt[1] ;
+---------------------------+-------+------+--------+


+--------------------------------------------+
; Source assignments for LFSR_22:LFSR_GEN    ;
+-------------------+-------+------+---------+
; Assignment        ; Value ; From ; To      ;
+-------------------+-------+------+---------+
; PRESERVE_REGISTER ; on    ; -    ; x[10]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[9]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[8]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[7]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[6]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[5]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[4]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[3]    ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[0]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[1]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[2]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[3]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[4]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[5]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[6]  ;
; PRESERVE_REGISTER ; on    ; -    ; x[2]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[1]    ;
; PRESERVE_REGISTER ; on    ; -    ; x[0]    ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[7]  ;
; PRESERVE_REGISTER ; on    ; -    ; x[11]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[12]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[13]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[14]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[15]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[16]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[17]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[18]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[19]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[20]   ;
; PRESERVE_REGISTER ; on    ; -    ; x[21]   ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[8]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[9]  ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[10] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[11] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[12] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[13] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[14] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[15] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[16] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[17] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[18] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[19] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[20] ;
; PRESERVE_REGISTER ; on    ; -    ; cnt[21] ;
+-------------------+-------+------+---------+


+-------------------------------------------------------------+
; Source assignments for DUT_for_MER_measurement:DUT          ;
+---------------------------+-------+------+------------------+
; Assignment                ; Value ; From ; To               ;
+---------------------------+-------+------+------------------+
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][17] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][17] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][16] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][16] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][17] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][17] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][16] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][16] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][17] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][17] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][16] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][16] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][0]  ;
+---------------------------+-------+------+------------------+


+-------------------------------------------------------------+
; Source assignments for DUT_for_MER_measurement:DUTQ         ;
+---------------------------+-------+------+------------------+
; Assignment                ; Value ; From ; To               ;
+---------------------------+-------+------+------------------+
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][17] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][17] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][16] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][16] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[2][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[2][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][17] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][17] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][16] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][16] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[1][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[1][0]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][17] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][17] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][16] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][16] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][15] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][15] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][14] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][14] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][13] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][13] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][12] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][12] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][11] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][11] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][10] ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][10] ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][9]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][9]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][8]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][8]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][7]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][7]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][6]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][6]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][5]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][5]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][4]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][4]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][3]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][3]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][2]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][2]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][1]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][1]  ;
; PRESERVE_REGISTER         ; on    ; -    ; delay_reg[0][0]  ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; delay_reg[0][0]  ;
+---------------------------+-------+------+------------------+


+------------------------------------------------------------+
; Source assignments for mapper_ref:MAP_CMP                  ;
+------------------------------+-------+------+--------------+
; Assignment                   ; Value ; From ; To           ;
+------------------------------+-------+------+--------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[17]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[17]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[16]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[16]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[15]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[15]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[14]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[14]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[13]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[13]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[12]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[12]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[11]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[11]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[10]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[10]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[9]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[9]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[8]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[8]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[7]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[7]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[6]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[6]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[5]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[5]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[4]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[4]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[3]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[3]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[2]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[2]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[1]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[1]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[0]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[0]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[16] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[16] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[15] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[15] ;
+------------------------------+-------+------+--------------+


+------------------------------------------------------------+
; Source assignments for mapper_ref:MAP_CMPQ                 ;
+------------------------------+-------+------+--------------+
; Assignment                   ; Value ; From ; To           ;
+------------------------------+-------+------+--------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[17]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[17]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[16]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[16]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[15]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[15]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[14]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[14]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[13]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[13]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[12]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[12]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[11]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[11]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[10]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[10]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[9]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[9]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[8]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[8]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[7]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[7]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[6]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[6]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[5]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[5]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[4]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[4]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[3]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[3]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[2]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[2]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[1]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[1]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; b[0]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; b[0]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[16] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[16] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[15] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[15] ;
+------------------------------+-------+------+--------------+


+--------------------------------------------------------------+
; Source assignments for avg_mag:AVG_MAG_DV                    ;
+------------------------------+-------+------+----------------+
; Assignment                   ; Value ; From ; To             ;
+------------------------------+-------+------+----------------+
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[1]    ;
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[0]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[20]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[20]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[19]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[19]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[18]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[18]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[17]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[17]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[16]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[16]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[15]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[15]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[14]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[14]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[0]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[0]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[1]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[1]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[2]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[2]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[13]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[13]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[12]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[12]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[11]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[11]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[10]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[10]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[9]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[9]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[8]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[8]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[7]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[7]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[2]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[1]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[0]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[6]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[6]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[5]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[5]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[4]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[4]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[17]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[16]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[15]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[14]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[13]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[12]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[3]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[3]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[11]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[10]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[9]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[8]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[7]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[6]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[5]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[4]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[3]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[21]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[21]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[22]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[22]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[23]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[23]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[24]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[24]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[25]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[25]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[26]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[26]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[27]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[27]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[28]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[28]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[29]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[29]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[30]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[30]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[31]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[31]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[32]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[32]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[33]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[33]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[34]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[34]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[35]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[35]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[36]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[36]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[37]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[37]    ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; sig_edge       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; sig_edge       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[17]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[17]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[16]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[16]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[15]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[15]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[14]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[14]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[13]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[13]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[12]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[12]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[11]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[11]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[10]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[10]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[9]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[9]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[8]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[8]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[7]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[7]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[6]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[6]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[5]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[5]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[4]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[4]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[3]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[3]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[2]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[2]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[1]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[1]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[0]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[0]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[34]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[34]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[33]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[33]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[17]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[17]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[16]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[16]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[15]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[15]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[14]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[14]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[13]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[13]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[12]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[12]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[11]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[11]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[10]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[10]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[9]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[9]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[8]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[8]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[7]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[7]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[6]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[6]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[5]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[5]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[4]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[4]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[3]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[3]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[2]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[2]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[1]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[1]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[0]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[0]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[34] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[34] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[33] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[33] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[32] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[32] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[31] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[31] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[30] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[30] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[29] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[29] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[28] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[28] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[27] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[27] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[26] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[26] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[25] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[25] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[24] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[24] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[23] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[23] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[22] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[22] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[21] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[21] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[20] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[20] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[19] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[19] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[18] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[18] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[17] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[17] ;
+------------------------------+-------+------+----------------+


+--------------------------------------------------------------+
; Source assignments for avg_mag:AVG_MAG_DVQ                   ;
+------------------------------+-------+------+----------------+
; Assignment                   ; Value ; From ; To             ;
+------------------------------+-------+------+----------------+
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[1]    ;
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[0]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[20]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[20]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[19]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[19]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[18]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[18]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[17]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[17]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[16]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[16]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[15]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[15]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[14]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[14]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[0]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[0]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[1]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[1]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[2]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[2]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[13]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[13]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[12]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[12]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[11]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[11]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[10]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[10]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[9]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[9]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[8]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[8]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[7]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[7]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[2]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[1]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[0]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[6]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[6]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[5]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[5]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[4]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[4]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[17]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[16]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[15]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[14]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[13]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[12]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[3]     ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[3]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[11]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[10]    ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[9]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[8]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[7]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[6]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[5]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[4]     ;
; PRESERVE_REGISTER            ; on    ; -    ; reg_out[3]     ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[21]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[21]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[22]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[22]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[23]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[23]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[24]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[24]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[25]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[25]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[26]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[26]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[27]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[27]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[28]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[28]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[29]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[29]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[30]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[30]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[31]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[31]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[32]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[32]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[33]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[33]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[34]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[34]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[35]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[35]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[36]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[36]    ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[37]    ;
; PRESERVE_FANOUT_FREE_NODE    ; on    ; -    ; acc_out[37]    ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; sig_edge       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; sig_edge       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[17]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[17]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[16]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[16]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[15]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[15]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[14]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[14]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[13]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[13]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[12]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[12]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[11]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[11]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[10]        ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[10]        ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[9]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[9]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[8]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[8]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[7]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[7]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[6]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[6]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[5]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[5]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[4]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[4]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[3]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[3]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[2]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[2]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[1]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[1]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; abs[0]         ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; abs[0]         ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[34]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[34]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[33]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[33]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17]   ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17]   ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[17]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[17]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[16]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[16]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[15]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[15]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[14]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[14]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[13]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[13]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[12]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[12]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[11]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[11]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[10]     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[10]     ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[9]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[9]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[8]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[8]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[7]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[7]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[6]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[6]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[5]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[5]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[4]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[4]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[3]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[3]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[2]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[2]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[1]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[1]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; square[0]      ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; square[0]      ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[34] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[34] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[33] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[33] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[32] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[32] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[31] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[31] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[30] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[30] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[29] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[29] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[28] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[28] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[27] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[27] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[26] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[26] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[25] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[25] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[24] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[24] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[23] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[23] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[22] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[22] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[21] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[21] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[20] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[20] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[19] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[19] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[18] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[18] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out_2[17] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out_2[17] ;
+------------------------------+-------+------+----------------+


+------------------------------------------------------------+
; Source assignments for avg_err_squared_55:AVG_ER_SQR       ;
+------------------------------+-------+------+--------------+
; Assignment                   ; Value ; From ; To           ;
+------------------------------+-------+------+--------------+
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[18]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[17]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[16]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[15]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[14]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[13]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[12]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[11]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[10]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[9]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[0]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[1]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[2]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[3]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[4]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[5]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[6]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[7]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[8]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[8]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[7]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[6]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[5]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[4]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[3]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[2]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[1]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[0]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[9]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[19]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[20]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[21]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[22]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[23]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[24]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[25]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[26]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[27]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[28]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[29]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[30]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[31]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[32]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[33]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[34]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[35]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[36]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[37]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[38]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[39]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[40]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[41]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[42]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[43]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[44]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[45]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[46]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[47]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[48]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[49]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[50]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[51]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[52]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[53]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[54]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[55]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[10]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[11]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[12]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[13]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[14]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[15]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[16]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[17]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[18]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[19]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[20]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[21]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[22]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[23]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[24]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[25]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[26]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[27]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[28]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[29]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[30]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[31]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[32]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[33]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[34]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[35]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[36]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[37]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[38]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[39]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[40]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[41]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[42]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[43]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[44]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[45]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[46]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[47]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[48]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[49]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[50]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[51]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[52]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[53]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[54]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[55]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[35] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[35] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[34] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[34] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[33] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[33] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[16] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[16] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[15] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[15] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[14] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[14] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[13] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[13] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[12] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[12] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[11] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[11] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[10] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[10] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[9]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[9]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[8]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[8]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[7]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[7]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[6]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[6]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[5]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[5]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[4]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[4]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[3]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[3]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[2]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[2]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[1]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[1]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[0]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[0]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; sig_edge     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; sig_edge     ;
+------------------------------+-------+------+--------------+


+------------------------------------------------------------+
; Source assignments for avg_err_squared_55:AVG_ER_SQRQ      ;
+------------------------------+-------+------+--------------+
; Assignment                   ; Value ; From ; To           ;
+------------------------------+-------+------+--------------+
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[18]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[17]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[16]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[15]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[14]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[13]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[12]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[11]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[10]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[9]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[0]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[1]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[2]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[3]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[4]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[5]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[6]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[7]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[8]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[8]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[7]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[6]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[5]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[4]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[3]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[2]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[1]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[0]   ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[9]   ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[19]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[20]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[21]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[22]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[23]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[24]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[25]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[26]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[27]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[28]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[29]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[30]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[31]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[32]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[33]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[34]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[35]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[36]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[37]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[38]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[39]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[40]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[41]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[42]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[43]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[44]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[45]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[46]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[47]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[48]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[49]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[50]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[51]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[52]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[53]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[54]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[55]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[10]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[11]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[12]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[13]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[14]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[15]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[16]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[17]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[18]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[19]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[20]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[21]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[22]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[23]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[24]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[25]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[26]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[27]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[28]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[29]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[30]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[31]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[32]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[33]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[34]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[35]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[36]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[37]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[38]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[39]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[40]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[41]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[42]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[43]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[44]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[45]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[46]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[47]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[48]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[49]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[50]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[51]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[52]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[53]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[54]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[55]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[35] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[35] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[34] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[34] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[33] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[33] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[32] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[32] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[31] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[31] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[30] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[30] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[29] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[29] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[28] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[28] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[27] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[27] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[26] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[26] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[25] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[25] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[24] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[24] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[23] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[23] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[22] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[22] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[21] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[21] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[20] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[20] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[19] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[19] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[18] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[18] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[17] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[17] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[16] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[16] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[15] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[15] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[14] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[14] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[13] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[13] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[12] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[12] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[11] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[11] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[10] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[10] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[9]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[9]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[8]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[8]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[7]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[7]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[6]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[6]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[5]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[5]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[4]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[4]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[3]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[3]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[2]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[2]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[1]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[1]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; mult_out[0]  ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; mult_out[0]  ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; sig_edge     ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; sig_edge     ;
+------------------------------+-------+------+--------------+


+-----------------------------------------------------------+
; Source assignments for avg_err:AVG_ER                     ;
+------------------------------+-------+------+-------------+
; Assignment                   ; Value ; From ; To          ;
+------------------------------+-------+------+-------------+
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[1] ;
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[0] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[17] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[16] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[15] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[14] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[13] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[12] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[11] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[10] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[17] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[16] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[15] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[14] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[13] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[12] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[11] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[10] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[18] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[19] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[20] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[21] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[22] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[23] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[24] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[25] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[26] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[27] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[28] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[29] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[30] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[31] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[32] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[33] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[34] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[35] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[36] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[37] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; sig_edge    ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; sig_edge    ;
+------------------------------+-------+------+-------------+


+-----------------------------------------------------------+
; Source assignments for avg_err:AVG_ERQ                    ;
+------------------------------+-------+------+-------------+
; Assignment                   ; Value ; From ; To          ;
+------------------------------+-------+------+-------------+
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[1] ;
; PRESERVE_REGISTER            ; on    ; -    ; det_edge[0] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[17] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[16] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[15] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[14] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[13] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[12] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[11] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[10] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[8]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[7]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[6]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[5]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[2]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[1]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[0]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[4]  ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[17] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[16] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[15] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[14] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[13] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[12] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[11] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[10] ;
; PRESERVE_REGISTER            ; on    ; -    ; err_int[9]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[3]  ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[18] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[19] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[20] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[21] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[22] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[23] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[24] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[25] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[26] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[27] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[28] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[29] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[30] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[31] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[32] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[33] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[34] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[35] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[36] ;
; PRESERVE_REGISTER            ; on    ; -    ; acc_out[37] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; sig_edge    ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; sig_edge    ;
+------------------------------+-------+------+-------------+


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |deliverable2_TA ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; DELAY          ; 3     ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DUT_for_MER_measurement:DUT ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; DATA_WIDTH     ; 18    ; Signed Integer                                  ;
; CHANNEL_GAIN   ; 1     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DUT_for_MER_measurement:DUTQ ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; DATA_WIDTH     ; 18    ; Signed Integer                                   ;
; CHANNEL_GAIN   ; 1     ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: avg_mag:AVG_MAG_DV ;
+----------------+-------+----------------------------------------+
; Parameter Name ; Value ; Type                                   ;
+----------------+-------+----------------------------------------+
; LFSR_WID       ; 22    ; Signed Integer                         ;
; ACC_WID        ; 38    ; Signed Integer                         ;
+----------------+-------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: avg_mag:AVG_MAG_DVQ ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; LFSR_WID       ; 22    ; Signed Integer                          ;
; ACC_WID        ; 38    ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: avg_err_squared_55:AVG_ER_SQR ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; LFSR_WID       ; 56    ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: avg_err_squared_55:AVG_ER_SQRQ ;
+----------------+-------+----------------------------------------------------+
; Parameter Name ; Value ; Type                                               ;
+----------------+-------+----------------------------------------------------+
; LFSR_WID       ; 56    ; Signed Integer                                     ;
+----------------+-------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------+
; Parameter Settings for User Entity Instance: avg_err:AVG_ER ;
+----------------+-------+------------------------------------+
; Parameter Name ; Value ; Type                               ;
+----------------+-------+------------------------------------+
; LFSR_WID       ; 20    ; Signed Integer                     ;
+----------------+-------+------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------+
; Parameter Settings for User Entity Instance: avg_err:AVG_ERQ ;
+----------------+-------+-------------------------------------+
; Parameter Name ; Value ; Type                                ;
+----------------+-------+-------------------------------------+
; LFSR_WID       ; 20    ; Signed Integer                      ;
+----------------+-------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: DUT_for_MER_measurement:DUT|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------+
; Parameter Name                                 ; Value        ; Type                        ;
+------------------------------------------------+--------------+-----------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE              ;
; LPM_WIDTHA                                     ; 19           ; Untyped                     ;
; LPM_WIDTHB                                     ; 18           ; Untyped                     ;
; LPM_WIDTHP                                     ; 37           ; Untyped                     ;
; LPM_WIDTHR                                     ; 37           ; Untyped                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                     ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                     ;
; LATENCY                                        ; 0            ; Untyped                     ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                     ;
; USE_EAB                                        ; OFF          ; Untyped                     ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                     ;
; CBXI_PARAMETER                                 ; mult_d6t     ; Untyped                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                     ;
+------------------------------------------------+--------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: DUT_for_MER_measurement:DUTQ|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+------------------------------+
; Parameter Name                                 ; Value        ; Type                         ;
+------------------------------------------------+--------------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 19           ; Untyped                      ;
; LPM_WIDTHB                                     ; 18           ; Untyped                      ;
; LPM_WIDTHP                                     ; 37           ; Untyped                      ;
; LPM_WIDTHR                                     ; 37           ; Untyped                      ;
; LPM_WIDTHS                                     ; 1            ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                      ;
; LPM_PIPELINE                                   ; 0            ; Untyped                      ;
; LATENCY                                        ; 0            ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                      ;
; USE_EAB                                        ; OFF          ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                      ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_d6t     ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                      ;
+------------------------------------------------+--------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                      ;
+---------------------------------------+---------------------------------------------+
; Name                                  ; Value                                       ;
+---------------------------------------+---------------------------------------------+
; Number of entity instances            ; 2                                           ;
; Entity Instance                       ; DUT_for_MER_measurement:DUT|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 19                                          ;
;     -- LPM_WIDTHB                     ; 18                                          ;
;     -- LPM_WIDTHP                     ; 37                                          ;
;     -- LPM_REPRESENTATION             ; SIGNED                                      ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                          ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                          ;
;     -- USE_EAB                        ; OFF                                         ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                        ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                          ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                          ;
; Entity Instance                       ; DUT_for_MER_measurement:DUTQ|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 19                                          ;
;     -- LPM_WIDTHB                     ; 18                                          ;
;     -- LPM_WIDTHP                     ; 37                                          ;
;     -- LPM_REPRESENTATION             ; SIGNED                                      ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                          ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                          ;
;     -- USE_EAB                        ; OFF                                         ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                        ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                          ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                          ;
+---------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "avg_err:AVG_ERQ"                                                                       ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; err_acc ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "avg_err:AVG_ER"                                                                        ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; err_acc ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "avg_err_squared_55:AVG_ER_SQRQ"                                                           ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; err_square ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "avg_err_squared_55:AVG_ER_SQR"                                                            ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; err_square ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "avg_mag:AVG_MAG_DVQ"                                                                       ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; map_out_pwr ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "avg_mag:AVG_MAG_DV"                                                                        ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; map_out_pwr ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DUT_for_MER_measurement:DUTQ"                                                                              ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                        ; Type   ; Severity ; Details                                                                             ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+
; errorless_decision_variable ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; error                       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "DUT_for_MER_measurement:DUT"                                                                               ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                        ; Type   ; Severity ; Details                                                                             ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+
; errorless_decision_variable ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; error                       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "LFSR_22:LFSR_GEN"                                                                         ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; out[21..4] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 4                           ;
; cycloneiii_ff         ; 328                         ;
;     ENA               ; 150                         ;
;     ENA CLR           ; 144                         ;
;     SCLR              ; 2                           ;
;     SLD               ; 22                          ;
;     plain             ; 10                          ;
; cycloneiii_lcell_comb ; 796                         ;
;     arith             ; 331                         ;
;         2 data inputs ; 54                          ;
;         3 data inputs ; 277                         ;
;     normal            ; 465                         ;
;         0 data inputs ; 51                          ;
;         1 data inputs ; 43                          ;
;         2 data inputs ; 207                         ;
;         3 data inputs ; 105                         ;
;         4 data inputs ; 59                          ;
; cycloneiii_mac_mult   ; 4                           ;
; cycloneiii_mac_out    ; 4                           ;
;                       ;                             ;
; Max LUT depth         ; 9.70                        ;
; Average LUT depth     ; 4.83                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Fri Mar 18 15:08:58 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off deliverable2 -c deliverable2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v
    Info (12023): Found entity 1: DUT_for_MER_measurement File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v Line: 8
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/slicer.v
    Info (12023): Found entity 1: slicer File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/slicer.v Line: 1
Info (12021): Found 2 design units, including 2 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/mapper.v
    Info (12023): Found entity 1: mapper_in File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/mapper.v Line: 1
    Info (12023): Found entity 2: mapper_ref File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/mapper.v Line: 19
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/LFSR_tb.sv
    Info (12023): Found entity 1: LFSR_tb File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/LFSR_tb.sv Line: 3
Info (12021): Found 2 design units, including 2 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/LFSR.v
    Info (12023): Found entity 1: LFSR_22 File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/LFSR.v Line: 1
    Info (12023): Found entity 2: LFSR_test File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/LFSR.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/KeyCCT.v
    Info (12023): Found entity 1: KeyCCT File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/KeyCCT.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/deliverable2.v
    Info (12023): Found entity 1: deliverable2 File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/deliverable2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_mag.v
    Info (12023): Found entity 1: avg_mag File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_mag.v Line: 1
Info (12021): Found 3 design units, including 3 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_err.v
    Info (12023): Found entity 1: avg_err_squared File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_err.v Line: 1
    Info (12023): Found entity 2: avg_err File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_err.v Line: 48
    Info (12023): Found entity 3: avg_err_squared_55 File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/avg_err.v Line: 93
Info (12021): Found 1 design units, including 1 entities, in source file /home/tob208/engr-ece/Documents/EE465/2Deliverable/clk_en.v
    Info (12023): Found entity 1: clk_en File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/clk_en.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file deliverable2_TA.v
    Info (12023): Found entity 1: deliverable2_TA File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 1
Info (12127): Elaborating entity "deliverable2_TA" for the top level hierarchy
Warning (10858): Verilog HDL warning at deliverable2_TA.v(491): object SW used but never assigned File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 491
Warning (10858): Verilog HDL warning at deliverable2_TA.v(492): object KEY used but never assigned File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 492
Warning (10030): Net "SW" at deliverable2_TA.v(491) has no driver or initial value, using a default initial value '0' File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 491
Warning (10030): Net "KEY[1..0]" at deliverable2_TA.v(492) has no driver or initial value, using a default initial value '0' File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 492
Info (12128): Elaborating entity "clk_en" for hierarchy "clk_en:EN_CLK" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 204
Info (12128): Elaborating entity "LFSR_22" for hierarchy "LFSR_22:LFSR_GEN" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 223
Info (12128): Elaborating entity "mapper_in" for hierarchy "mapper_in:SUT_input" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 230
Info (12128): Elaborating entity "DUT_for_MER_measurement" for hierarchy "DUT_for_MER_measurement:DUT" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 261
Info (12128): Elaborating entity "slicer" for hierarchy "slicer:DECIDER" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 279
Info (12128): Elaborating entity "mapper_ref" for hierarchy "mapper_ref:MAP_CMP" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 291
Info (12128): Elaborating entity "avg_mag" for hierarchy "avg_mag:AVG_MAG_DV" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 309
Info (12128): Elaborating entity "avg_err_squared_55" for hierarchy "avg_err_squared_55:AVG_ER_SQR" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 345
Info (12128): Elaborating entity "avg_err" for hierarchy "avg_err:AVG_ER" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 362
Info (278001): Inferred 2 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "DUT_for_MER_measurement:DUT|Mult0" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v Line: 90
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "DUT_for_MER_measurement:DUTQ|Mult0" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v Line: 90
Info (12130): Elaborated megafunction instantiation "DUT_for_MER_measurement:DUT|lpm_mult:Mult0" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v Line: 90
Info (12133): Instantiated megafunction "DUT_for_MER_measurement:DUT|lpm_mult:Mult0" with the following parameter: File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/DUT_for_MER_measurement.v Line: 90
    Info (12134): Parameter "LPM_WIDTHA" = "19"
    Info (12134): Parameter "LPM_WIDTHB" = "18"
    Info (12134): Parameter "LPM_WIDTHP" = "37"
    Info (12134): Parameter "LPM_WIDTHR" = "37"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_d6t.tdf
    Info (12023): Found entity 1: mult_d6t File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/db/mult_d6t.tdf Line: 31
Info (13014): Ignored 102 buffer(s)
    Info (13019): Ignored 102 SOFT buffer(s)
Info (286030): Timing-Driven Synthesis is running
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "dec_var[17]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[16]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[15]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[14]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[13]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[12]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[11]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[10]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[9]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[8]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[7]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[6]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[5]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[4]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[3]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[2]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[1]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_var[0]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[17]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[16]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[15]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[14]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[13]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[12]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[11]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[10]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[9]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[8]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[7]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[6]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[5]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[4]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[3]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[2]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[1]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "dec_varQ[0]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 237
    Info (17048): Logic cell "load" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 206
    Info (17048): Logic cell "isi_power[0]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[1]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[2]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[3]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[4]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[5]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[6]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[7]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[8]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[9]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[10]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[11]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[12]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[13]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[14]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[15]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[16]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
    Info (17048): Logic cell "isi_power[17]" File: /home/tob208/engr-ece/Documents/EE465/2Deliverable/timing_analysis/deliverable2_TA.v Line: 238
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 896 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 1 input pins
    Info (21059): Implemented 3 output pins
    Info (21061): Implemented 884 logic cells
    Info (21062): Implemented 8 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 765 megabytes
    Info: Processing ended: Fri Mar 18 15:09:04 2022
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:16


