TimeQuest Timing Analyzer report for eight_bit_adder_reg
Mon Mar 25 01:27:29 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'enable'
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Hold: 'enable'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'enable'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'enable'
 30. Slow 1200mV 0C Model Setup: 'sys_clk'
 31. Slow 1200mV 0C Model Hold: 'sys_clk'
 32. Slow 1200mV 0C Model Hold: 'enable'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'enable'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'enable'
 46. Fast 1200mV 0C Model Setup: 'sys_clk'
 47. Fast 1200mV 0C Model Hold: 'sys_clk'
 48. Fast 1200mV 0C Model Hold: 'enable'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'enable'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; eight_bit_adder_reg                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; enable     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enable }  ;
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.37 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; enable  ; -2.555 ; -12.654          ;
; sys_clk ; -2.102 ; -17.151          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.075 ; 0.000            ;
; enable  ; 0.144 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -16.383                        ;
; enable  ; -1.487 ; -13.383                        ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'enable'                                                                      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.555 ; cnt[1]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.971      ;
; -2.542 ; cnt[1]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.958      ;
; -2.150 ; cnt[1]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.566      ;
; -1.855 ; cnt[2]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.271      ;
; -1.855 ; cnt[2]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.271      ;
; -1.728 ; cnt[1]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.144      ;
; -1.692 ; cnt[3]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.108      ;
; -1.679 ; cnt[3]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 3.095      ;
; -1.487 ; cnt[1]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.903      ;
; -1.442 ; cnt[2]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.858      ;
; -1.287 ; cnt[3]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.703      ;
; -1.059 ; cnt[1]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.932      ; 2.482      ;
; -1.020 ; cnt[2]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.436      ;
; -0.968 ; cnt[1]    ; results[2]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.933      ; 2.392      ;
; -0.865 ; cnt[3]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.281      ;
; -0.823 ; cnt[4]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.239      ;
; -0.823 ; cnt[4]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.239      ;
; -0.822 ; cnt[5]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.238      ;
; -0.809 ; cnt[5]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.225      ;
; -0.804 ; cnt[2]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.220      ;
; -0.788 ; cnt[7]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.204      ;
; -0.770 ; cnt[7]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.186      ;
; -0.629 ; cnt[2]    ; results[2]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.933      ; 2.053      ;
; -0.624 ; cnt[3]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 2.040      ;
; -0.425 ; cnt[2]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.932      ; 1.848      ;
; -0.417 ; cnt[5]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.833      ;
; -0.415 ; cnt[4]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.831      ;
; -0.376 ; cnt[4]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.792      ;
; -0.290 ; cnt[6]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.706      ;
; -0.277 ; cnt[6]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.693      ;
; -0.165 ; cnt[1]    ; results[1]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.934      ; 1.590      ;
; -0.140 ; cnt[3]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.932      ; 1.563      ;
; -0.029 ; cnt[5]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.445      ;
; 0.007  ; cnt[4]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.409      ;
; 0.102  ; cnt[6]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.925      ; 1.314      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                              ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.102 ; cnt[4]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.975      ;
; -2.093 ; cnt[1]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.966      ;
; -2.015 ; cnt[4]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.934      ;
; -2.006 ; cnt[1]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.925      ;
; -1.997 ; cnt[2]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.870      ;
; -1.914 ; cnt[5]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.787      ;
; -1.910 ; cnt[2]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.829      ;
; -1.862 ; cnt[1]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.862 ; cnt[1]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.862 ; cnt[1]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.862 ; cnt[1]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.862 ; cnt[1]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.862 ; cnt[1]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.862 ; cnt[1]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.782      ;
; -1.827 ; cnt[5]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.746      ;
; -1.797 ; cnt[4]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.797 ; cnt[4]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.797 ; cnt[4]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.797 ; cnt[4]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.797 ; cnt[4]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.797 ; cnt[4]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.797 ; cnt[4]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.717      ;
; -1.775 ; cnt[3]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.648      ;
; -1.701 ; cnt[2]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.701 ; cnt[2]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.701 ; cnt[2]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.701 ; cnt[2]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.701 ; cnt[2]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.701 ; cnt[2]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.701 ; cnt[2]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.621      ;
; -1.688 ; cnt[3]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.607      ;
; -1.641 ; cnt[7]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.514      ;
; -1.596 ; cnt[5]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.596 ; cnt[5]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.596 ; cnt[5]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.596 ; cnt[5]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.596 ; cnt[5]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.596 ; cnt[5]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.596 ; cnt[5]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.516      ;
; -1.554 ; cnt[7]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 2.473      ;
; -1.479 ; cnt[3]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; cnt[3]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; cnt[3]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; cnt[3]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; cnt[3]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; cnt[3]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; cnt[3]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.399      ;
; -1.278 ; cnt[6]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.278 ; cnt[6]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.278 ; cnt[6]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.278 ; cnt[6]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.278 ; cnt[6]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.278 ; cnt[6]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.278 ; cnt[6]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 2.198      ;
; -1.141 ; cnt[6]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.128     ; 2.014      ;
; -1.054 ; cnt[6]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 1.973      ;
; -0.887 ; cnt[7]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; -0.887 ; cnt[7]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; -0.887 ; cnt[7]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; -0.887 ; cnt[7]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; -0.887 ; cnt[7]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; -0.887 ; cnt[7]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; -0.887 ; cnt[7]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 1.807      ;
; 0.019  ; enable    ; enable_2 ; enable       ; sys_clk     ; 0.500        ; 2.479      ; 3.212      ;
; 0.459  ; enable    ; enable_2 ; enable       ; sys_clk     ; 1.000        ; 2.479      ; 3.272      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                              ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.075 ; enable    ; enable_2 ; enable       ; sys_clk     ; 0.000        ; 2.574      ; 3.152      ;
; 0.518 ; enable    ; enable_2 ; enable       ; sys_clk     ; -0.500       ; 2.574      ; 3.095      ;
; 0.722 ; cnt[6]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.015      ;
; 0.917 ; cnt[5]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.210      ;
; 1.209 ; cnt[3]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.502      ;
; 1.237 ; cnt[1]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.530      ;
; 1.238 ; cnt[4]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.531      ;
; 1.565 ; cnt[7]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.565 ; cnt[7]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.565 ; cnt[7]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.565 ; cnt[7]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.565 ; cnt[7]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.565 ; cnt[7]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.565 ; cnt[7]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.858      ;
; 1.649 ; cnt[6]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.941      ;
; 1.714 ; cnt[6]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.989      ;
; 1.862 ; cnt[6]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.155      ;
; 1.862 ; cnt[6]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.155      ;
; 1.862 ; cnt[6]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.155      ;
; 1.862 ; cnt[6]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.155      ;
; 1.862 ; cnt[6]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.155      ;
; 1.862 ; cnt[6]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.155      ;
; 2.095 ; cnt[2]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.388      ;
; 2.128 ; cnt[3]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.421      ;
; 2.128 ; cnt[3]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.421      ;
; 2.128 ; cnt[3]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.421      ;
; 2.128 ; cnt[3]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.421      ;
; 2.128 ; cnt[3]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.421      ;
; 2.128 ; cnt[3]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.421      ;
; 2.162 ; cnt[7]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 2.454      ;
; 2.199 ; cnt[3]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 2.491      ;
; 2.215 ; cnt[5]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.508      ;
; 2.215 ; cnt[5]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.508      ;
; 2.215 ; cnt[5]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.508      ;
; 2.215 ; cnt[5]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.508      ;
; 2.215 ; cnt[5]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.508      ;
; 2.215 ; cnt[5]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.508      ;
; 2.227 ; cnt[7]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 2.502      ;
; 2.264 ; cnt[3]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 2.539      ;
; 2.358 ; cnt[5]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 2.650      ;
; 2.376 ; cnt[2]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.669      ;
; 2.376 ; cnt[2]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.669      ;
; 2.376 ; cnt[2]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.669      ;
; 2.376 ; cnt[2]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.669      ;
; 2.376 ; cnt[2]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.669      ;
; 2.376 ; cnt[2]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.669      ;
; 2.423 ; cnt[5]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 2.698      ;
; 2.447 ; cnt[1]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.740      ;
; 2.447 ; cnt[1]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.740      ;
; 2.447 ; cnt[1]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.740      ;
; 2.447 ; cnt[1]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.740      ;
; 2.447 ; cnt[1]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.740      ;
; 2.447 ; cnt[1]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.740      ;
; 2.447 ; cnt[2]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 2.739      ;
; 2.457 ; cnt[4]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.750      ;
; 2.457 ; cnt[4]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.750      ;
; 2.457 ; cnt[4]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.750      ;
; 2.457 ; cnt[4]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.750      ;
; 2.457 ; cnt[4]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.750      ;
; 2.457 ; cnt[4]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.750      ;
; 2.512 ; cnt[2]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 2.787      ;
; 2.579 ; cnt[1]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 2.871      ;
; 2.611 ; cnt[4]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 2.903      ;
; 2.644 ; cnt[1]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 2.919      ;
; 2.676 ; cnt[4]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 2.951      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'enable'                                                                      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.144 ; cnt[6]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.076      ;
; 0.337 ; cnt[5]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.269      ;
; 0.356 ; cnt[4]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.288      ;
; 0.513 ; cnt[6]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.445      ;
; 0.520 ; cnt[3]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.198      ; 1.460      ;
; 0.530 ; cnt[6]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.462      ;
; 0.543 ; cnt[1]    ; results[1]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.199      ; 1.484      ;
; 0.635 ; cnt[4]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.567      ;
; 0.701 ; cnt[2]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.198      ; 1.641      ;
; 0.710 ; cnt[5]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.642      ;
; 0.768 ; cnt[4]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.700      ;
; 0.879 ; cnt[3]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.811      ;
; 0.898 ; cnt[2]    ; results[2]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.198      ; 1.838      ;
; 1.051 ; cnt[7]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 1.983      ;
; 1.076 ; cnt[7]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.008      ;
; 1.077 ; cnt[3]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.009      ;
; 1.109 ; cnt[2]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.041      ;
; 1.115 ; cnt[5]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.047      ;
; 1.117 ; cnt[5]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.049      ;
; 1.161 ; cnt[4]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.093      ;
; 1.161 ; cnt[4]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.093      ;
; 1.232 ; cnt[1]    ; results[2]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.198      ; 2.172      ;
; 1.340 ; cnt[2]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.272      ;
; 1.401 ; cnt[1]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.198      ; 2.341      ;
; 1.484 ; cnt[3]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.416      ;
; 1.756 ; cnt[2]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.688      ;
; 1.778 ; cnt[1]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.710      ;
; 1.889 ; cnt[3]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.821      ;
; 1.906 ; cnt[3]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.838      ;
; 1.976 ; cnt[1]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 2.908      ;
; 2.145 ; cnt[2]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 3.077      ;
; 2.145 ; cnt[2]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 3.077      ;
; 2.383 ; cnt[1]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 3.315      ;
; 2.788 ; cnt[1]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 3.720      ;
; 2.805 ; cnt[1]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.190      ; 3.737      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; enable                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; enable_2                      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; enable_2                      ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[2]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[3]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[4]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[5]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[6]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; cnt[7]                        ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; enable                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[2]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[3]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[4]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[5]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[6]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[7]                        ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; enable                        ;
; 0.362  ; 0.582        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; enable_2                      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; enable_2|clk                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[2]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[3]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[4]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[5]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[6]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[7]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; enable|clk                    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[2]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[3]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[4]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[5]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[6]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[7]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; enable|clk                    ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; enable_2|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'enable'                                                   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[0]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[1]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[2]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[3]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[4]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[5]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[6]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[7]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[8]~reg0     ;
; 0.140  ; 0.360        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[0]~reg0     ;
; 0.140  ; 0.360        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[1]~reg0     ;
; 0.140  ; 0.360        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[2]~reg0     ;
; 0.140  ; 0.360        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[3]~reg0     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[4]~reg0     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[5]~reg0     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[6]~reg0     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[7]~reg0     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; enable ; Fall       ; results[8]~reg0     ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en~clkctrl|inclk[0] ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en~clkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[0]~reg0|clk ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[1]~reg0|clk ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[2]~reg0|clk ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[3]~reg0|clk ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[4]~reg0|clk ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[5]~reg0|clk ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[6]~reg0|clk ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[7]~reg0|clk ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[8]~reg0|clk ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en|combout          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; en|datad            ;
; 0.447  ; 0.635        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[4]~reg0     ;
; 0.447  ; 0.635        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[5]~reg0     ;
; 0.447  ; 0.635        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[6]~reg0     ;
; 0.447  ; 0.635        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[7]~reg0     ;
; 0.447  ; 0.635        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[8]~reg0     ;
; 0.448  ; 0.636        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[2]~reg0     ;
; 0.448  ; 0.636        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[3]~reg0     ;
; 0.449  ; 0.637        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[0]~reg0     ;
; 0.449  ; 0.637        ; 0.188          ; Low Pulse Width  ; enable ; Fall       ; results[1]~reg0     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable|q            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable|q            ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; enable ; Rise       ; en|datad            ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en|combout          ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[4]~reg0|clk ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[5]~reg0|clk ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[6]~reg0|clk ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[7]~reg0|clk ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[8]~reg0|clk ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[2]~reg0|clk ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[3]~reg0|clk ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[0]~reg0|clk ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[1]~reg0|clk ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en~clkctrl|inclk[0] ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cn1       ; enable     ; 5.666 ; 5.866 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 4.686 ; 4.933 ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 2.972 ; 3.045 ; Fall       ; enable          ;
;  in1[1]   ; enable     ; 4.686 ; 4.933 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; 4.335 ; 4.620 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; 3.759 ; 4.006 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; 2.869 ; 3.152 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; 2.177 ; 2.460 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; 1.787 ; 2.094 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; 1.816 ; 2.096 ; Fall       ; enable          ;
; in2[*]    ; enable     ; 5.384 ; 5.585 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; 5.384 ; 5.585 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; 4.133 ; 4.398 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; 4.031 ; 4.341 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; 3.399 ; 3.615 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; 2.990 ; 3.312 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; 2.507 ; 2.849 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; 1.940 ; 2.244 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; 1.302 ; 1.608 ; Fall       ; enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cn1       ; enable     ; -0.785 ; -1.038 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 1.746  ; 1.614  ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 1.746  ; 1.614  ; Fall       ; enable          ;
;  in1[1]   ; enable     ; -0.772 ; -1.088 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; -0.847 ; -1.122 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; -1.180 ; -1.436 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; -0.693 ; -0.971 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; -0.766 ; -1.062 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; -0.790 ; -1.072 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; -1.135 ; -1.427 ; Fall       ; enable          ;
; in2[*]    ; enable     ; -0.562 ; -0.839 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; -0.562 ; -0.839 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; -0.625 ; -0.892 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; -0.796 ; -1.072 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; -1.196 ; -1.443 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; -0.964 ; -1.257 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; -1.051 ; -1.381 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; -0.913 ; -1.198 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; -0.732 ; -1.010 ; Fall       ; enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 9.711 ; 9.725 ; Fall       ; enable          ;
;  results[0] ; enable     ; 8.487 ; 8.371 ; Fall       ; enable          ;
;  results[1] ; enable     ; 8.581 ; 8.486 ; Fall       ; enable          ;
;  results[2] ; enable     ; 8.674 ; 8.536 ; Fall       ; enable          ;
;  results[3] ; enable     ; 9.711 ; 9.725 ; Fall       ; enable          ;
;  results[4] ; enable     ; 8.945 ; 8.781 ; Fall       ; enable          ;
;  results[5] ; enable     ; 8.606 ; 8.479 ; Fall       ; enable          ;
;  results[6] ; enable     ; 9.466 ; 9.331 ; Fall       ; enable          ;
;  results[7] ; enable     ; 8.993 ; 8.818 ; Fall       ; enable          ;
;  results[8] ; enable     ; 8.346 ; 8.274 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 8.023 ; 7.951 ; Fall       ; enable          ;
;  results[0] ; enable     ; 8.153 ; 8.040 ; Fall       ; enable          ;
;  results[1] ; enable     ; 8.247 ; 8.155 ; Fall       ; enable          ;
;  results[2] ; enable     ; 8.338 ; 8.203 ; Fall       ; enable          ;
;  results[3] ; enable     ; 9.390 ; 9.406 ; Fall       ; enable          ;
;  results[4] ; enable     ; 8.598 ; 8.438 ; Fall       ; enable          ;
;  results[5] ; enable     ; 8.272 ; 8.148 ; Fall       ; enable          ;
;  results[6] ; enable     ; 9.099 ; 8.967 ; Fall       ; enable          ;
;  results[7] ; enable     ; 8.643 ; 8.474 ; Fall       ; enable          ;
;  results[8] ; enable     ; 8.023 ; 7.951 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 344.12 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; enable  ; -2.320 ; -11.436         ;
; sys_clk ; -1.906 ; -15.027         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.111 ; 0.000           ;
; enable  ; 0.184 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -16.383                       ;
; enable  ; -1.487 ; -13.383                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'enable'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.320 ; cnt[1]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 3.668      ;
; -2.320 ; cnt[1]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 3.668      ;
; -1.920 ; cnt[1]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 3.268      ;
; -1.708 ; cnt[2]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 3.056      ;
; -1.708 ; cnt[2]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 3.056      ;
; -1.517 ; cnt[1]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.865      ;
; -1.476 ; cnt[3]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.824      ;
; -1.476 ; cnt[3]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.824      ;
; -1.335 ; cnt[1]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.683      ;
; -1.308 ; cnt[2]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.656      ;
; -1.097 ; cnt[3]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.445      ;
; -1.000 ; cnt[1]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.863      ; 2.355      ;
; -0.905 ; cnt[2]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.253      ;
; -0.872 ; cnt[1]    ; results[2]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.864      ; 2.228      ;
; -0.753 ; cnt[7]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.101      ;
; -0.738 ; cnt[5]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.086      ;
; -0.738 ; cnt[4]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.086      ;
; -0.738 ; cnt[5]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.086      ;
; -0.738 ; cnt[4]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.086      ;
; -0.729 ; cnt[7]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.077      ;
; -0.723 ; cnt[2]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.071      ;
; -0.710 ; cnt[3]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 2.058      ;
; -0.628 ; cnt[2]    ; results[2]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.864      ; 1.984      ;
; -0.491 ; cnt[3]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.839      ;
; -0.388 ; cnt[2]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.863      ; 1.743      ;
; -0.341 ; cnt[4]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.689      ;
; -0.338 ; cnt[5]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.686      ;
; -0.338 ; cnt[4]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.686      ;
; -0.197 ; cnt[6]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.545      ;
; -0.178 ; cnt[6]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.526      ;
; -0.152 ; cnt[1]    ; results[1]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.865      ; 1.509      ;
; -0.128 ; cnt[3]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.863      ; 1.483      ;
; 0.005  ; cnt[5]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.343      ;
; 0.065  ; cnt[4]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.283      ;
; 0.161  ; cnt[6]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.856      ; 1.187      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                               ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.906 ; cnt[1]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 2.809      ;
; -1.879 ; cnt[4]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 2.782      ;
; -1.837 ; cnt[1]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.766      ;
; -1.837 ; cnt[2]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 2.740      ;
; -1.810 ; cnt[4]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.739      ;
; -1.768 ; cnt[2]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.697      ;
; -1.666 ; cnt[5]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 2.569      ;
; -1.612 ; cnt[1]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.612 ; cnt[1]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.612 ; cnt[1]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.612 ; cnt[1]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.612 ; cnt[1]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.612 ; cnt[1]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.612 ; cnt[1]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.542      ;
; -1.597 ; cnt[5]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.526      ;
; -1.591 ; cnt[3]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 2.494      ;
; -1.584 ; cnt[4]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.584 ; cnt[4]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.584 ; cnt[4]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.584 ; cnt[4]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.584 ; cnt[4]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.584 ; cnt[4]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.584 ; cnt[4]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.514      ;
; -1.583 ; cnt[2]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.513      ;
; -1.542 ; cnt[2]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.472      ;
; -1.542 ; cnt[2]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.472      ;
; -1.542 ; cnt[2]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.472      ;
; -1.542 ; cnt[2]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.472      ;
; -1.542 ; cnt[2]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.472      ;
; -1.542 ; cnt[2]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.472      ;
; -1.522 ; cnt[3]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.451      ;
; -1.483 ; cnt[7]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 2.386      ;
; -1.414 ; cnt[7]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 2.343      ;
; -1.365 ; cnt[5]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.365 ; cnt[5]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.365 ; cnt[5]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.365 ; cnt[5]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.365 ; cnt[5]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.365 ; cnt[5]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.365 ; cnt[5]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.295      ;
; -1.296 ; cnt[3]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.296 ; cnt[3]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.296 ; cnt[3]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.296 ; cnt[3]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.296 ; cnt[3]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.296 ; cnt[3]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.296 ; cnt[3]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.226      ;
; -1.090 ; cnt[6]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -1.090 ; cnt[6]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -1.090 ; cnt[6]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -1.090 ; cnt[6]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -1.090 ; cnt[6]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -1.090 ; cnt[6]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -1.090 ; cnt[6]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 2.020      ;
; -0.978 ; cnt[6]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.099     ; 1.881      ;
; -0.909 ; cnt[6]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 1.838      ;
; -0.728 ; cnt[7]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; -0.728 ; cnt[7]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; -0.728 ; cnt[7]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; -0.728 ; cnt[7]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; -0.728 ; cnt[7]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; -0.728 ; cnt[7]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; -0.728 ; cnt[7]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 1.658      ;
; 0.108  ; enable    ; enable_2 ; enable       ; sys_clk     ; 0.500        ; 2.295      ; 2.919      ;
; 0.458  ; enable    ; enable_2 ; enable       ; sys_clk     ; 1.000        ; 2.295      ; 3.069      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                               ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.111 ; enable    ; enable_2 ; enable       ; sys_clk     ; 0.000        ; 2.380      ; 2.956      ;
; 0.466 ; enable    ; enable_2 ; enable       ; sys_clk     ; -0.500       ; 2.380      ; 2.811      ;
; 0.673 ; cnt[6]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.940      ;
; 0.859 ; cnt[5]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.126      ;
; 1.094 ; cnt[3]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.361      ;
; 1.118 ; cnt[4]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.385      ;
; 1.120 ; cnt[1]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.387      ;
; 1.439 ; cnt[7]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.439 ; cnt[7]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.439 ; cnt[7]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.439 ; cnt[7]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.439 ; cnt[7]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.439 ; cnt[7]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.439 ; cnt[7]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.706      ;
; 1.498 ; cnt[6]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.764      ;
; 1.540 ; cnt[6]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.806      ;
; 1.737 ; cnt[6]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.004      ;
; 1.737 ; cnt[6]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.004      ;
; 1.737 ; cnt[6]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.004      ;
; 1.737 ; cnt[6]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.004      ;
; 1.737 ; cnt[6]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.004      ;
; 1.737 ; cnt[6]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.004      ;
; 1.884 ; cnt[2]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.151      ;
; 1.946 ; cnt[3]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.213      ;
; 1.946 ; cnt[3]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.213      ;
; 1.946 ; cnt[3]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.213      ;
; 1.946 ; cnt[3]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.213      ;
; 1.946 ; cnt[3]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.213      ;
; 1.946 ; cnt[3]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.213      ;
; 1.955 ; cnt[7]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.221      ;
; 1.985 ; cnt[3]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.251      ;
; 1.997 ; cnt[7]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.263      ;
; 2.027 ; cnt[3]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.293      ;
; 2.049 ; cnt[5]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.316      ;
; 2.049 ; cnt[5]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.316      ;
; 2.049 ; cnt[5]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.316      ;
; 2.049 ; cnt[5]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.316      ;
; 2.049 ; cnt[5]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.316      ;
; 2.049 ; cnt[5]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.316      ;
; 2.166 ; cnt[5]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.432      ;
; 2.167 ; cnt[2]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.434      ;
; 2.167 ; cnt[2]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.434      ;
; 2.167 ; cnt[2]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.434      ;
; 2.167 ; cnt[2]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.434      ;
; 2.167 ; cnt[2]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.434      ;
; 2.167 ; cnt[2]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.434      ;
; 2.206 ; cnt[2]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.472      ;
; 2.208 ; cnt[5]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.474      ;
; 2.248 ; cnt[2]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.514      ;
; 2.272 ; cnt[4]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.272 ; cnt[4]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.272 ; cnt[4]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.272 ; cnt[4]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.272 ; cnt[4]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.272 ; cnt[4]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.290 ; cnt[1]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.557      ;
; 2.290 ; cnt[1]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.557      ;
; 2.290 ; cnt[1]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.557      ;
; 2.290 ; cnt[1]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.557      ;
; 2.290 ; cnt[1]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.557      ;
; 2.290 ; cnt[1]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 2.557      ;
; 2.329 ; cnt[1]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.595      ;
; 2.371 ; cnt[1]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.637      ;
; 2.392 ; cnt[4]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.658      ;
; 2.434 ; cnt[4]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 2.700      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'enable'                                                                       ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; cnt[6]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.005      ;
; 0.317 ; cnt[5]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.138      ;
; 0.345 ; cnt[4]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.166      ;
; 0.492 ; cnt[3]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.104      ; 1.321      ;
; 0.511 ; cnt[1]    ; results[1]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.105      ; 1.341      ;
; 0.523 ; cnt[6]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.344      ;
; 0.545 ; cnt[6]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.366      ;
; 0.578 ; cnt[4]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.399      ;
; 0.638 ; cnt[2]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.104      ; 1.467      ;
; 0.666 ; cnt[5]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.487      ;
; 0.714 ; cnt[4]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.535      ;
; 0.812 ; cnt[2]    ; results[2]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.105      ; 1.642      ;
; 0.833 ; cnt[3]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.654      ;
; 0.962 ; cnt[7]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.783      ;
; 0.987 ; cnt[7]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.808      ;
; 1.015 ; cnt[5]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.836      ;
; 1.015 ; cnt[5]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.836      ;
; 1.021 ; cnt[2]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.842      ;
; 1.047 ; cnt[3]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.868      ;
; 1.063 ; cnt[4]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.884      ;
; 1.063 ; cnt[4]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 1.884      ;
; 1.130 ; cnt[1]    ; results[2]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.105      ; 1.960      ;
; 1.235 ; cnt[2]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.056      ;
; 1.275 ; cnt[1]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.104      ; 2.104      ;
; 1.416 ; cnt[3]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.237      ;
; 1.604 ; cnt[2]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.425      ;
; 1.658 ; cnt[1]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.479      ;
; 1.765 ; cnt[3]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.586      ;
; 1.765 ; cnt[3]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.586      ;
; 1.872 ; cnt[1]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.693      ;
; 1.953 ; cnt[2]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.774      ;
; 1.953 ; cnt[2]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 2.774      ;
; 2.241 ; cnt[1]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 3.062      ;
; 2.590 ; cnt[1]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 3.411      ;
; 2.590 ; cnt[1]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 1.096      ; 3.411      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; cnt[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; enable                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; enable_2                      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; enable_2                      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[2]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[3]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[4]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[5]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[6]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[7]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; enable                        ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; enable_2|clk                  ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[2]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[3]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[4]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[5]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[6]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[7]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; enable                        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; enable_2                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[2]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[3]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[4]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[5]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[6]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[7]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; enable|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[2]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[3]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[4]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[5]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[6]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[7]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; enable|clk                    ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; enable_2|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'enable'                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[0]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[1]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[2]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[3]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[4]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[5]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[6]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[7]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; enable ; Fall       ; results[8]~reg0     ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[2]~reg0     ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[3]~reg0     ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[0]~reg0     ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[1]~reg0     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[4]~reg0     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[5]~reg0     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[6]~reg0     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[7]~reg0     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[8]~reg0     ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en~clkctrl|inclk[0] ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en~clkctrl|outclk   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[2]~reg0|clk ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[3]~reg0|clk ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[0]~reg0|clk ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[1]~reg0|clk ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[4]~reg0|clk ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[5]~reg0|clk ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[6]~reg0|clk ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[7]~reg0|clk ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[8]~reg0|clk ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en|combout          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; en|datad            ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[2]~reg0     ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[3]~reg0     ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[4]~reg0     ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[5]~reg0     ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[6]~reg0     ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[7]~reg0     ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[8]~reg0     ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[0]~reg0     ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[1]~reg0     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable|q            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable|q            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; enable ; Rise       ; en|datad            ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en|combout          ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[2]~reg0|clk ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[3]~reg0|clk ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[4]~reg0|clk ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[5]~reg0|clk ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[6]~reg0|clk ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[7]~reg0|clk ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[8]~reg0|clk ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[0]~reg0|clk ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[1]~reg0|clk ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en~clkctrl|inclk[0] ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cn1       ; enable     ; 5.243 ; 5.092 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 4.310 ; 4.265 ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 2.860 ; 2.799 ; Fall       ; enable          ;
;  in1[1]   ; enable     ; 4.310 ; 4.265 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; 3.972 ; 3.985 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; 3.438 ; 3.432 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; 2.595 ; 2.654 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; 1.942 ; 2.038 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; 1.569 ; 1.706 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; 1.604 ; 1.692 ; Fall       ; enable          ;
; in2[*]    ; enable     ; 4.982 ; 4.843 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; 4.982 ; 4.843 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; 3.789 ; 3.783 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; 3.686 ; 3.730 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; 3.102 ; 3.071 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; 2.710 ; 2.801 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; 2.255 ; 2.382 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; 1.714 ; 1.834 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; 1.119 ; 1.259 ; Fall       ; enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cn1       ; enable     ; -0.639 ; -0.743 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 1.599  ; 1.403  ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 1.599  ; 1.403  ; Fall       ; enable          ;
;  in1[1]   ; enable     ; -0.632 ; -0.794 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; -0.715 ; -0.816 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; -1.023 ; -1.104 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; -0.555 ; -0.690 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; -0.622 ; -0.778 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; -0.644 ; -0.789 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; -0.985 ; -1.091 ; Fall       ; enable          ;
; in2[*]    ; enable     ; -0.432 ; -0.569 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; -0.432 ; -0.569 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; -0.506 ; -0.615 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; -0.651 ; -0.792 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; -1.041 ; -1.103 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; -0.818 ; -0.943 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; -0.900 ; -1.057 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; -0.768 ; -0.888 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; -0.597 ; -0.730 ; Fall       ; enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 8.827 ; 8.719 ; Fall       ; enable          ;
;  results[0] ; enable     ; 7.781 ; 7.569 ; Fall       ; enable          ;
;  results[1] ; enable     ; 7.887 ; 7.661 ; Fall       ; enable          ;
;  results[2] ; enable     ; 7.950 ; 7.727 ; Fall       ; enable          ;
;  results[3] ; enable     ; 8.827 ; 8.719 ; Fall       ; enable          ;
;  results[4] ; enable     ; 8.201 ; 7.949 ; Fall       ; enable          ;
;  results[5] ; enable     ; 7.876 ; 7.677 ; Fall       ; enable          ;
;  results[6] ; enable     ; 8.690 ; 8.451 ; Fall       ; enable          ;
;  results[7] ; enable     ; 8.244 ; 7.982 ; Fall       ; enable          ;
;  results[8] ; enable     ; 7.633 ; 7.488 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 7.315 ; 7.175 ; Fall       ; enable          ;
;  results[0] ; enable     ; 7.455 ; 7.250 ; Fall       ; enable          ;
;  results[1] ; enable     ; 7.560 ; 7.342 ; Fall       ; enable          ;
;  results[2] ; enable     ; 7.619 ; 7.404 ; Fall       ; enable          ;
;  results[3] ; enable     ; 8.512 ; 8.409 ; Fall       ; enable          ;
;  results[4] ; enable     ; 7.860 ; 7.617 ; Fall       ; enable          ;
;  results[5] ; enable     ; 7.549 ; 7.356 ; Fall       ; enable          ;
;  results[6] ; enable     ; 8.331 ; 8.100 ; Fall       ; enable          ;
;  results[7] ; enable     ; 7.902 ; 7.649 ; Fall       ; enable          ;
;  results[8] ; enable     ; 7.315 ; 7.175 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; enable  ; -0.826 ; -3.555          ;
; sys_clk ; -0.327 ; -2.294          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; sys_clk ; -0.068 ; -0.068         ;
; enable  ; 0.313  ; 0.000          ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -12.525                       ;
; enable  ; -1.000 ; -9.000                        ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'enable'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.826 ; cnt[1]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.697      ;
; -0.826 ; cnt[1]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.697      ;
; -0.652 ; cnt[1]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.523      ;
; -0.526 ; cnt[2]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.397      ;
; -0.526 ; cnt[2]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.397      ;
; -0.471 ; cnt[1]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.342      ;
; -0.461 ; cnt[3]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.332      ;
; -0.461 ; cnt[3]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.332      ;
; -0.374 ; cnt[1]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.245      ;
; -0.352 ; cnt[2]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.223      ;
; -0.287 ; cnt[3]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.158      ;
; -0.218 ; cnt[1]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.400      ; 1.095      ;
; -0.188 ; cnt[1]    ; results[2]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.401      ; 1.066      ;
; -0.171 ; cnt[2]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.042      ;
; -0.159 ; cnt[7]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.030      ;
; -0.145 ; cnt[7]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 1.016      ;
; -0.106 ; cnt[5]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.977      ;
; -0.106 ; cnt[5]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.977      ;
; -0.106 ; cnt[3]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.977      ;
; -0.084 ; cnt[4]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.955      ;
; -0.084 ; cnt[4]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.955      ;
; -0.074 ; cnt[2]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.945      ;
; -0.020 ; cnt[2]    ; results[2]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.401      ; 0.898      ;
; -0.009 ; cnt[3]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.880      ;
; 0.068  ; cnt[5]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.803      ;
; 0.082  ; cnt[2]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.400      ; 0.795      ;
; 0.090  ; cnt[4]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.781      ;
; 0.093  ; cnt[4]    ; results[4]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.778      ;
; 0.143  ; cnt[6]    ; results[7]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.728      ;
; 0.143  ; cnt[6]    ; results[8]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.728      ;
; 0.160  ; cnt[1]    ; results[1]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.401      ; 0.718      ;
; 0.174  ; cnt[3]    ; results[3]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.400      ; 0.703      ;
; 0.239  ; cnt[5]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.632      ;
; 0.271  ; cnt[4]    ; results[5]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.600      ;
; 0.305  ; cnt[6]    ; results[6]~reg0 ; sys_clk      ; enable      ; 0.500        ; 0.394      ; 0.566      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                               ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.327 ; cnt[1]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.276      ;
; -0.301 ; cnt[1]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.250      ;
; -0.296 ; cnt[4]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.245      ;
; -0.270 ; cnt[4]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.219      ;
; -0.256 ; cnt[2]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.205      ;
; -0.238 ; cnt[1]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; cnt[1]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; cnt[1]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; cnt[1]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; cnt[1]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; cnt[1]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; cnt[1]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.189      ;
; -0.230 ; cnt[2]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.179      ;
; -0.211 ; cnt[5]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.160      ;
; -0.195 ; cnt[2]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.146      ;
; -0.195 ; cnt[5]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.144      ;
; -0.185 ; cnt[4]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; cnt[4]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; cnt[4]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; cnt[4]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; cnt[4]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; cnt[4]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; cnt[4]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.136      ;
; -0.167 ; cnt[2]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; cnt[2]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; cnt[2]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; cnt[2]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; cnt[2]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; cnt[2]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.118      ;
; -0.148 ; cnt[3]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.097      ;
; -0.131 ; cnt[5]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; cnt[5]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; cnt[5]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; cnt[5]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; cnt[5]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; cnt[5]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.131 ; cnt[5]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.082      ;
; -0.122 ; cnt[3]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.071      ;
; -0.117 ; cnt[7]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.066      ;
; -0.091 ; cnt[7]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.040      ;
; -0.059 ; cnt[3]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; cnt[3]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; cnt[3]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; cnt[3]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; cnt[3]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; cnt[3]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; cnt[3]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.010      ;
; 0.028  ; cnt[6]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; cnt[6]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; cnt[6]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; cnt[6]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; cnt[6]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; cnt[6]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; cnt[6]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.923      ;
; 0.110  ; cnt[6]    ; enable_2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 0.839      ;
; 0.135  ; enable    ; enable_2 ; enable       ; sys_clk     ; 0.500        ; 1.140      ; 1.587      ;
; 0.136  ; cnt[6]    ; enable   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 0.813      ;
; 0.186  ; cnt[7]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; cnt[7]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; cnt[7]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; cnt[7]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; cnt[7]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; cnt[7]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; cnt[7]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.765      ;
; 0.835  ; enable    ; enable_2 ; enable       ; sys_clk     ; 1.000        ; 1.140      ; 1.387      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.068 ; enable    ; enable_2 ; enable       ; sys_clk     ; 0.000        ; 1.185      ; 1.336      ;
; 0.281  ; cnt[6]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.401      ;
; 0.346  ; cnt[5]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.466      ;
; 0.463  ; cnt[3]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.583      ;
; 0.469  ; cnt[4]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.589      ;
; 0.475  ; cnt[1]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.595      ;
; 0.624  ; enable    ; enable_2 ; enable       ; sys_clk     ; -0.500       ; 1.185      ; 1.528      ;
; 0.648  ; cnt[7]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; cnt[7]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; cnt[7]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; cnt[7]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; cnt[7]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; cnt[7]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.648  ; cnt[7]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.768      ;
; 0.696  ; cnt[6]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 0.831      ;
; 0.697  ; cnt[6]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.816      ;
; 0.778  ; cnt[6]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.898      ;
; 0.778  ; cnt[6]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.898      ;
; 0.778  ; cnt[6]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.898      ;
; 0.778  ; cnt[6]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.898      ;
; 0.778  ; cnt[6]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.898      ;
; 0.778  ; cnt[6]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.898      ;
; 0.873  ; cnt[3]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.993      ;
; 0.873  ; cnt[3]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.993      ;
; 0.873  ; cnt[3]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.993      ;
; 0.873  ; cnt[3]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.993      ;
; 0.873  ; cnt[3]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.993      ;
; 0.873  ; cnt[3]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.993      ;
; 0.874  ; cnt[2]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.994      ;
; 0.884  ; cnt[7]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 1.019      ;
; 0.885  ; cnt[7]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 1.004      ;
; 0.910  ; cnt[5]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.030      ;
; 0.910  ; cnt[5]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.030      ;
; 0.910  ; cnt[5]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.030      ;
; 0.910  ; cnt[5]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.030      ;
; 0.910  ; cnt[5]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.030      ;
; 0.910  ; cnt[5]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.030      ;
; 0.919  ; cnt[3]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 1.054      ;
; 0.920  ; cnt[3]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 1.039      ;
; 0.952  ; cnt[2]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.072      ;
; 0.952  ; cnt[2]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.072      ;
; 0.952  ; cnt[2]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.072      ;
; 0.952  ; cnt[2]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.072      ;
; 0.952  ; cnt[2]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.072      ;
; 0.952  ; cnt[2]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.072      ;
; 0.995  ; cnt[5]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 1.114      ;
; 0.998  ; cnt[2]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 1.133      ;
; 0.999  ; cnt[2]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 1.118      ;
; 1.000  ; cnt[1]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.120      ;
; 1.000  ; cnt[1]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.120      ;
; 1.000  ; cnt[1]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.120      ;
; 1.000  ; cnt[1]    ; cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.120      ;
; 1.000  ; cnt[1]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.120      ;
; 1.000  ; cnt[1]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.120      ;
; 1.004  ; cnt[5]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 1.139      ;
; 1.028  ; cnt[4]    ; cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.148      ;
; 1.028  ; cnt[4]    ; cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.148      ;
; 1.028  ; cnt[4]    ; cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.148      ;
; 1.028  ; cnt[4]    ; cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.148      ;
; 1.028  ; cnt[4]    ; cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.148      ;
; 1.028  ; cnt[4]    ; cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.148      ;
; 1.046  ; cnt[1]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 1.181      ;
; 1.047  ; cnt[1]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 1.166      ;
; 1.095  ; cnt[4]    ; enable_2 ; sys_clk      ; sys_clk     ; 0.000        ; 0.051      ; 1.230      ;
; 1.096  ; cnt[4]    ; enable   ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 1.215      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'enable'                                                                       ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; cnt[6]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.441      ;
; 0.370 ; cnt[5]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.498      ;
; 0.393 ; cnt[4]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.521      ;
; 0.458 ; cnt[6]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.586      ;
; 0.458 ; cnt[6]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.586      ;
; 0.463 ; cnt[3]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.520      ; 0.597      ;
; 0.473 ; cnt[1]    ; results[1]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.522      ; 0.609      ;
; 0.499 ; cnt[4]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.627      ;
; 0.527 ; cnt[5]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.655      ;
; 0.553 ; cnt[4]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.681      ;
; 0.560 ; cnt[2]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.520      ; 0.694      ;
; 0.591 ; cnt[3]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.719      ;
; 0.632 ; cnt[2]    ; results[2]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.521      ; 0.767      ;
; 0.676 ; cnt[3]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.804      ;
; 0.681 ; cnt[5]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.809      ;
; 0.681 ; cnt[5]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.809      ;
; 0.697 ; cnt[2]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.825      ;
; 0.698 ; cnt[7]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.826      ;
; 0.707 ; cnt[4]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.835      ;
; 0.707 ; cnt[4]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.835      ;
; 0.711 ; cnt[7]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.839      ;
; 0.737 ; cnt[1]    ; results[2]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.521      ; 0.872      ;
; 0.782 ; cnt[2]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.910      ;
; 0.807 ; cnt[1]    ; results[3]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.520      ; 0.941      ;
; 0.836 ; cnt[3]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 0.964      ;
; 0.942 ; cnt[2]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.070      ;
; 0.944 ; cnt[1]    ; results[4]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.072      ;
; 0.990 ; cnt[3]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.118      ;
; 0.990 ; cnt[3]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.118      ;
; 1.029 ; cnt[1]    ; results[5]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.157      ;
; 1.096 ; cnt[2]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.224      ;
; 1.096 ; cnt[2]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.224      ;
; 1.189 ; cnt[1]    ; results[6]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.317      ;
; 1.343 ; cnt[1]    ; results[7]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.471      ;
; 1.343 ; cnt[1]    ; results[8]~reg0 ; sys_clk      ; enable      ; -0.500       ; 0.514      ; 1.471      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; enable                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; enable_2                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[2]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[3]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[4]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[5]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[6]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[7]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; enable                        ;
; -0.005 ; 0.179        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; enable_2                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[2]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[3]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[4]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[5]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[6]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[7]|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; enable|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.173  ; 0.173        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; enable_2|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.605  ; 0.821        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; enable_2                      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[2]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[3]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[4]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[5]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[6]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[7]                        ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; enable                        ;
; 0.825  ; 0.825        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; enable_2|clk                  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[2]|clk                    ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[3]|clk                    ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[4]|clk                    ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[5]|clk                    ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[6]|clk                    ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; cnt[7]|clk                    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; enable|clk                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'enable'                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[0]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[1]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[2]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[3]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[4]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[5]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[6]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[7]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; enable ; Fall       ; results[8]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[0]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[1]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[2]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[3]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[4]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[5]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[6]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[7]~reg0     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; enable ; Fall       ; results[8]~reg0     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[4]~reg0     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[5]~reg0     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[6]~reg0     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[7]~reg0     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[8]~reg0     ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[0]~reg0     ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[1]~reg0     ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[2]~reg0     ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; enable ; Fall       ; results[3]~reg0     ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[0]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[1]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[2]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[3]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[4]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[5]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[6]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[7]~reg0|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; results[8]~reg0|clk ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en|combout          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; en|datad            ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable|q            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable|q            ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; enable ; Fall       ; en~clkctrl|outclk   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; enable ; Rise       ; en|datad            ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; en|combout          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[4]~reg0|clk ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[5]~reg0|clk ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[6]~reg0|clk ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[7]~reg0|clk ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[8]~reg0|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[0]~reg0|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[1]~reg0|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[2]~reg0|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; enable ; Fall       ; results[3]~reg0|clk ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cn1       ; enable     ; 2.364 ; 3.140 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 2.009 ; 2.755 ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 1.130 ; 1.623 ; Fall       ; enable          ;
;  in1[1]   ; enable     ; 2.009 ; 2.755 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; 1.870 ; 2.624 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; 1.643 ; 2.368 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; 1.269 ; 1.942 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; 1.025 ; 1.691 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; 0.853 ; 1.490 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; 0.878 ; 1.507 ; Fall       ; enable          ;
; in2[*]    ; enable     ; 2.262 ; 3.038 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; 2.262 ; 3.038 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; 1.780 ; 2.509 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; 1.736 ; 2.473 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; 1.479 ; 2.169 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; 1.326 ; 2.020 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; 1.144 ; 1.848 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; 0.923 ; 1.564 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; 0.659 ; 1.275 ; Fall       ; enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cn1       ; enable     ; -0.413 ; -1.006 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 0.742  ; 0.429  ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 0.742  ; 0.429  ; Fall       ; enable          ;
;  in1[1]   ; enable     ; -0.430 ; -1.052 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; -0.440 ; -1.058 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; -0.593 ; -1.222 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; -0.405 ; -1.017 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; -0.452 ; -1.082 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; -0.439 ; -1.037 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; -0.576 ; -1.212 ; Fall       ; enable          ;
; in2[*]    ; enable     ; -0.342 ; -0.945 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; -0.342 ; -0.945 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; -0.355 ; -0.970 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; -0.441 ; -1.035 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; -0.578 ; -1.205 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; -0.500 ; -1.133 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; -0.543 ; -1.210 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; -0.490 ; -1.111 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; -0.412 ; -1.001 ; Fall       ; enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 4.734 ; 4.869 ; Fall       ; enable          ;
;  results[0] ; enable     ; 3.892 ; 3.982 ; Fall       ; enable          ;
;  results[1] ; enable     ; 3.942 ; 4.055 ; Fall       ; enable          ;
;  results[2] ; enable     ; 3.992 ; 4.084 ; Fall       ; enable          ;
;  results[3] ; enable     ; 4.734 ; 4.869 ; Fall       ; enable          ;
;  results[4] ; enable     ; 4.106 ; 4.207 ; Fall       ; enable          ;
;  results[5] ; enable     ; 3.958 ; 4.049 ; Fall       ; enable          ;
;  results[6] ; enable     ; 4.361 ; 4.522 ; Fall       ; enable          ;
;  results[7] ; enable     ; 4.122 ; 4.232 ; Fall       ; enable          ;
;  results[8] ; enable     ; 3.844 ; 3.937 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 3.702 ; 3.792 ; Fall       ; enable          ;
;  results[0] ; enable     ; 3.750 ; 3.836 ; Fall       ; enable          ;
;  results[1] ; enable     ; 3.799 ; 3.909 ; Fall       ; enable          ;
;  results[2] ; enable     ; 3.845 ; 3.934 ; Fall       ; enable          ;
;  results[3] ; enable     ; 4.595 ; 4.727 ; Fall       ; enable          ;
;  results[4] ; enable     ; 3.954 ; 4.051 ; Fall       ; enable          ;
;  results[5] ; enable     ; 3.812 ; 3.900 ; Fall       ; enable          ;
;  results[6] ; enable     ; 4.200 ; 4.354 ; Fall       ; enable          ;
;  results[7] ; enable     ; 3.970 ; 4.075 ; Fall       ; enable          ;
;  results[8] ; enable     ; 3.702 ; 3.792 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.555  ; -0.068 ; N/A      ; N/A     ; -3.000              ;
;  enable          ; -2.555  ; 0.144  ; N/A      ; N/A     ; -1.487              ;
;  sys_clk         ; -2.102  ; -0.068 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -29.805 ; -0.068 ; 0.0      ; 0.0     ; -29.766             ;
;  enable          ; -12.654 ; 0.000  ; N/A      ; N/A     ; -13.383             ;
;  sys_clk         ; -17.151 ; -0.068 ; N/A      ; N/A     ; -16.383             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cn1       ; enable     ; 5.666 ; 5.866 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 4.686 ; 4.933 ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 2.972 ; 3.045 ; Fall       ; enable          ;
;  in1[1]   ; enable     ; 4.686 ; 4.933 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; 4.335 ; 4.620 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; 3.759 ; 4.006 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; 2.869 ; 3.152 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; 2.177 ; 2.460 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; 1.787 ; 2.094 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; 1.816 ; 2.096 ; Fall       ; enable          ;
; in2[*]    ; enable     ; 5.384 ; 5.585 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; 5.384 ; 5.585 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; 4.133 ; 4.398 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; 4.031 ; 4.341 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; 3.399 ; 3.615 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; 2.990 ; 3.312 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; 2.507 ; 2.849 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; 1.940 ; 2.244 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; 1.302 ; 1.608 ; Fall       ; enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cn1       ; enable     ; -0.413 ; -0.743 ; Fall       ; enable          ;
; in1[*]    ; enable     ; 1.746  ; 1.614  ; Fall       ; enable          ;
;  in1[0]   ; enable     ; 1.746  ; 1.614  ; Fall       ; enable          ;
;  in1[1]   ; enable     ; -0.430 ; -0.794 ; Fall       ; enable          ;
;  in1[2]   ; enable     ; -0.440 ; -0.816 ; Fall       ; enable          ;
;  in1[3]   ; enable     ; -0.593 ; -1.104 ; Fall       ; enable          ;
;  in1[4]   ; enable     ; -0.405 ; -0.690 ; Fall       ; enable          ;
;  in1[5]   ; enable     ; -0.452 ; -0.778 ; Fall       ; enable          ;
;  in1[6]   ; enable     ; -0.439 ; -0.789 ; Fall       ; enable          ;
;  in1[7]   ; enable     ; -0.576 ; -1.091 ; Fall       ; enable          ;
; in2[*]    ; enable     ; -0.342 ; -0.569 ; Fall       ; enable          ;
;  in2[0]   ; enable     ; -0.342 ; -0.569 ; Fall       ; enable          ;
;  in2[1]   ; enable     ; -0.355 ; -0.615 ; Fall       ; enable          ;
;  in2[2]   ; enable     ; -0.441 ; -0.792 ; Fall       ; enable          ;
;  in2[3]   ; enable     ; -0.578 ; -1.103 ; Fall       ; enable          ;
;  in2[4]   ; enable     ; -0.500 ; -0.943 ; Fall       ; enable          ;
;  in2[5]   ; enable     ; -0.543 ; -1.057 ; Fall       ; enable          ;
;  in2[6]   ; enable     ; -0.490 ; -0.888 ; Fall       ; enable          ;
;  in2[7]   ; enable     ; -0.412 ; -0.730 ; Fall       ; enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 9.711 ; 9.725 ; Fall       ; enable          ;
;  results[0] ; enable     ; 8.487 ; 8.371 ; Fall       ; enable          ;
;  results[1] ; enable     ; 8.581 ; 8.486 ; Fall       ; enable          ;
;  results[2] ; enable     ; 8.674 ; 8.536 ; Fall       ; enable          ;
;  results[3] ; enable     ; 9.711 ; 9.725 ; Fall       ; enable          ;
;  results[4] ; enable     ; 8.945 ; 8.781 ; Fall       ; enable          ;
;  results[5] ; enable     ; 8.606 ; 8.479 ; Fall       ; enable          ;
;  results[6] ; enable     ; 9.466 ; 9.331 ; Fall       ; enable          ;
;  results[7] ; enable     ; 8.993 ; 8.818 ; Fall       ; enable          ;
;  results[8] ; enable     ; 8.346 ; 8.274 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; results[*]  ; enable     ; 3.702 ; 3.792 ; Fall       ; enable          ;
;  results[0] ; enable     ; 3.750 ; 3.836 ; Fall       ; enable          ;
;  results[1] ; enable     ; 3.799 ; 3.909 ; Fall       ; enable          ;
;  results[2] ; enable     ; 3.845 ; 3.934 ; Fall       ; enable          ;
;  results[3] ; enable     ; 4.595 ; 4.727 ; Fall       ; enable          ;
;  results[4] ; enable     ; 3.954 ; 4.051 ; Fall       ; enable          ;
;  results[5] ; enable     ; 3.812 ; 3.900 ; Fall       ; enable          ;
;  results[6] ; enable     ; 4.200 ; 4.354 ; Fall       ; enable          ;
;  results[7] ; enable     ; 3.970 ; 4.075 ; Fall       ; enable          ;
;  results[8] ; enable     ; 3.702 ; 3.792 ; Fall       ; enable          ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; results[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; results[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; in1[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cn1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in1[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in2[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; results[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; results[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; results[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; results[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; results[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; results[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; results[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; results[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; results[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; results[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; results[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; results[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; results[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; results[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; results[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; results[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; results[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; results[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; results[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; results[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; results[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; results[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; results[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; results[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; results[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; results[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; results[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; enable   ; 0        ; 0        ; 35       ; 0        ;
; enable     ; sys_clk  ; 1        ; 1        ; 0        ; 0        ;
; sys_clk    ; sys_clk  ; 69       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; enable   ; 0        ; 0        ; 35       ; 0        ;
; enable     ; sys_clk  ; 1        ; 1        ; 0        ; 0        ;
; sys_clk    ; sys_clk  ; 69       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Mar 25 01:27:27 2019
Info: Command: quartus_sta eight_bit_adder_reg -c eight_bit_adder_reg
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'eight_bit_adder_reg.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name enable enable
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.555             -12.654 enable 
    Info (332119):    -2.102             -17.151 sys_clk 
Info (332146): Worst-case hold slack is 0.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.075               0.000 sys_clk 
    Info (332119):     0.144               0.000 enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.383 sys_clk 
    Info (332119):    -1.487             -13.383 enable 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.320             -11.436 enable 
    Info (332119):    -1.906             -15.027 sys_clk 
Info (332146): Worst-case hold slack is 0.111
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.111               0.000 sys_clk 
    Info (332119):     0.184               0.000 enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.383 sys_clk 
    Info (332119):    -1.487             -13.383 enable 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.826              -3.555 enable 
    Info (332119):    -0.327              -2.294 sys_clk 
Info (332146): Worst-case hold slack is -0.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.068              -0.068 sys_clk 
    Info (332119):     0.313               0.000 enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -12.525 sys_clk 
    Info (332119):    -1.000              -9.000 enable 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Mon Mar 25 01:27:29 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


