BIT,FUNC_0
DRM_DEBUG_DRIVER,FUNC_1
ENCI_VIDEO_EN,VAR_0
ENCP_VIDEO_EN,VAR_1
HDMITX_TOP_BIST_CNTL,VAR_2
HDMITX_TOP_CLK_CNTL,VAR_3
HDMITX_TOP_SW_RESET,VAR_4
HDMITX_TOP_TMDS_CLK_PTTN_01,VAR_5
HDMITX_TOP_TMDS_CLK_PTTN_23,VAR_6
HDMITX_TOP_TMDS_CLK_PTTN_CNTL,VAR_7
HHI_HDMI_CLK_CNTL,VAR_8
HHI_HDMI_PHY_CNTL1,VAR_9
HHI_MEM_PD_REG0,VAR_10
MESON_VENC_SOURCE_ENCI,VAR_11
MESON_VENC_SOURCE_ENCP,VAR_12
VPU_HDMI_SETTING,VAR_13
_REG,FUNC_2
dw_hdmi_is_compatible,FUNC_3
dw_hdmi_set_high_tmds_clock_ratio,FUNC_4
dw_hdmi_top_write_bits,FUNC_5
meson_dw_hdmi_phy_reset,FUNC_6
meson_hdmi_phy_setup_mode,FUNC_7
msleep,FUNC_8
readl_relaxed,FUNC_9
regmap_update_bits,FUNC_10
stub1,FUNC_11
stub2,FUNC_12
stub3,FUNC_13
stub4,FUNC_14
stub5,FUNC_15
stub6,FUNC_16
stub7,FUNC_17
stub8,FUNC_18
writel_bits_relaxed,FUNC_19
writel_relaxed,FUNC_20
dw_hdmi_phy_init,FUNC_21
hdmi,VAR_14
data,VAR_15
mode,VAR_16
dw_hdmi,VAR_17
priv,VAR_18
wr_clk,VAR_19
