# EI332 计算机组成 课程项目
用 verilog 写的简易 CPU。

大部分代码都（非常可耻但是毫无办法地）沿用了老师给的示例代码，因为水平实在有限。也就是说这并不是一个 100% 原创的项目。

不定期会向里面加入一点新东西。

## 目录

1. 单周期含 I/O 端口的 CPU（single_cycle_cpu_with_IO）
2. 含 I/O 端口的 5 段流水线 CPU（等待更新）
3. 实验考试演练一（quiz1）
4. 实验考试演练二（quiz2）