Analysis & Synthesis report for DATA_PATH
Wed Nov 15 22:40:29 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Parameter Settings for User Entity Instance: Top-level Entity: |Block_REG
 11. Parameter Settings for User Entity Instance: File32x32:file_reg
 12. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG0
 13. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG1
 14. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG2
 15. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG3
 16. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG4
 17. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG5
 18. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG6
 19. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG7
 20. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG8
 21. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG9
 22. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG10
 23. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG11
 24. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG12
 25. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG13
 26. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG14
 27. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG15
 28. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG16
 29. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG17
 30. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG18
 31. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG19
 32. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG20
 33. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG21
 34. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG22
 35. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG23
 36. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG24
 37. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG25
 38. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG26
 39. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG27
 40. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG28
 41. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG29
 42. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG30
 43. Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG31
 44. Post-Synthesis Netlist Statistics for Top Partition
 45. Elapsed Time Per Partition
 46. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Nov 15 22:40:29 2023       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; DATA_PATH                                   ;
; Top-level Entity Name              ; Block_REG                                   ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 1,792                                       ;
;     Total combinational functions  ; 768                                         ;
;     Dedicated logic registers      ; 1,024                                       ;
; Total registers                    ; 1024                                        ;
; Total pins                         ; 80                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; Block_REG          ; DATA_PATH          ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                             ;
+----------------------------------+-----------------+-----------------+-----------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path      ; Library ;
+----------------------------------+-----------------+-----------------+-----------------------------------+---------+
; src/FF_D.vhd                     ; yes             ; User VHDL File  ; E:/DATA_PATH/src/FF_D.vhd         ;         ;
; src/registro_n.vhd               ; yes             ; User VHDL File  ; E:/DATA_PATH/src/registro_n.vhd   ;         ;
; src/decode_16x16.vhd             ; yes             ; User VHDL File  ; E:/DATA_PATH/src/decode_16x16.vhd ;         ;
; src/decode_1_16.vhd              ; yes             ; User VHDL File  ; E:/DATA_PATH/src/decode_1_16.vhd  ;         ;
; src/File32x32.vhd                ; yes             ; User VHDL File  ; E:/DATA_PATH/src/File32x32.vhd    ;         ;
; src/Block_REG.vhd                ; yes             ; User VHDL File  ; E:/DATA_PATH/src/Block_REG.vhd    ;         ;
+----------------------------------+-----------------+-----------------+-----------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 1,792     ;
;                                             ;           ;
; Total combinational functions               ; 768       ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 672       ;
;     -- 3 input functions                    ; 32        ;
;     -- <=2 input functions                  ; 64        ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 768       ;
;     -- arithmetic mode                      ; 0         ;
;                                             ;           ;
; Total registers                             ; 1024      ;
;     -- Dedicated logic registers            ; 1024      ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 80        ;
;                                             ;           ;
; Embedded Multiplier 9-bit elements          ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; CLK~input ;
; Maximum fan-out                             ; 1024      ;
; Total fan-out                               ; 7120      ;
; Average fan-out                             ; 3.65      ;
+---------------------------------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                     ;
+------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------+--------------+--------------+
; Compilation Hierarchy Node   ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                             ; Entity Name  ; Library Name ;
+------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------+--------------+--------------+
; |Block_REG                   ; 768 (0)             ; 1024 (0)                  ; 0           ; 0            ; 0       ; 0         ; 80   ; 0            ; |Block_REG                                                      ; Block_REG    ; work         ;
;    |File32x32:file_reg|      ; 0 (0)               ; 1024 (0)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg                                   ; File32x32    ; work         ;
;       |registro_n:REG0|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG0|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG10|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG10|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG11|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG11|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG12|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG12|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG13|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG13|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG14|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG14|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG15|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG15|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG16|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG16|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG17|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG17|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG18|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG18|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG19|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG19|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG1|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG1|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG20|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG20|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG21|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG21|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG22|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG22|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG23|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG23|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG24|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG24|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG25|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG25|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG26|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG26|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG27|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG27|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG28|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG28|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG29|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG29|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG2|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG2|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG30|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG30|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG31|     ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31                  ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:0:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:10:REG ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:11:REG ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:12:REG ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:13:REG ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:14:REG ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:15:REG ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:16:REG ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:17:REG ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:18:REG ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:19:REG ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:1:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:20:REG ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:21:REG ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:22:REG ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:23:REG ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:24:REG ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:25:REG ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:26:REG ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:27:REG ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:28:REG ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:29:REG ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:2:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:30:REG ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:31:REG ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:3:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:4:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:5:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:6:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:7:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:8:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG31|FF_D:\REG:9:REG  ; FF_D         ; work         ;
;       |registro_n:REG3|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG3|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG4|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG4|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG5|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG5|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG6|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG6|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG7|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG7|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG8|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG8|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;       |registro_n:REG9|      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9                   ; registro_n   ; work         ;
;          |FF_D:\REG:0:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:0:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:10:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:10:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:11:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:11:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:12:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:12:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:13:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:13:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:14:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:14:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:15:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:15:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:16:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:16:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:17:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:17:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:18:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:18:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:19:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:19:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:1:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:1:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:20:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:20:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:21:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:21:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:22:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:22:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:23:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:23:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:24:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:24:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:25:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:25:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:26:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:26:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:27:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:27:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:28:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:28:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:29:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:29:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:2:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:2:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:30:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:30:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:31:REG|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:31:REG  ; FF_D         ; work         ;
;          |FF_D:\REG:3:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:3:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:4:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:4:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:5:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:5:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:6:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:6:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:7:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:7:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:8:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:8:REG   ; FF_D         ; work         ;
;          |FF_D:\REG:9:REG|   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|File32x32:file_reg|registro_n:REG9|FF_D:\REG:9:REG   ; FF_D         ; work         ;
;    |decode_16x16:decode_out| ; 672 (672)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|decode_16x16:decode_out                              ; decode_16x16 ; work         ;
;    |decode_1_16:decode_RST|  ; 48 (48)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|decode_1_16:decode_RST                               ; decode_1_16  ; work         ;
;    |decode_1_16:decode_in|   ; 48 (48)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block_REG|decode_1_16:decode_in                                ; decode_1_16  ; work         ;
+------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------+--------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1024  ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 1024  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1024  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------+
; 32:1               ; 32 bits   ; 672 LEs       ; 672 LEs              ; 0 LEs                  ; No         ; |Block_REG|decode_16x16:decode_out|Mux31 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |Block_REG ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; n              ; 32    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg ;
+----------------+-------+----------------------------------------+
; Parameter Name ; Value ; Type                                   ;
+----------------+-------+----------------------------------------+
; n              ; 32    ; Signed Integer                         ;
+----------------+-------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG0 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG1 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG2 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG3 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG4 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG5 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG6 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG7 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG8 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG9 ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG10 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG11 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG12 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG13 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG14 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG15 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG16 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG17 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG18 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG19 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG20 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG21 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG22 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG23 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG24 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG25 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG26 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG27 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG28 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG29 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG30 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: File32x32:file_reg|registro_n:REG31 ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; n              ; 32    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 80                          ;
; cycloneiii_ff         ; 1024                        ;
;     ENA CLR           ; 1024                        ;
; cycloneiii_lcell_comb ; 768                         ;
;     normal            ; 768                         ;
;         2 data inputs ; 64                          ;
;         3 data inputs ; 32                          ;
;         4 data inputs ; 672                         ;
;                       ;                             ;
; Max LUT depth         ; 5.00                        ;
; Average LUT depth     ; 4.04                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Wed Nov 15 22:40:20 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DATA_PATH -c DATA_PATH
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file src/ff_d.vhd
    Info (12022): Found design unit 1: FF_D-beh File: E:/DATA_PATH/src/FF_D.vhd Line: 13
    Info (12023): Found entity 1: FF_D File: E:/DATA_PATH/src/FF_D.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file src/registro_n.vhd
    Info (12022): Found design unit 1: registro_n-beh File: E:/DATA_PATH/src/registro_n.vhd Line: 16
    Info (12023): Found entity 1: registro_n File: E:/DATA_PATH/src/registro_n.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file src/decode_16x16.vhd
    Info (12022): Found design unit 1: decode_16x16-beh File: E:/DATA_PATH/src/decode_16x16.vhd Line: 13
    Info (12023): Found entity 1: decode_16x16 File: E:/DATA_PATH/src/decode_16x16.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file src/decode_1_16.vhd
    Info (12022): Found design unit 1: decode_1_16-beh File: E:/DATA_PATH/src/decode_1_16.vhd Line: 12
    Info (12023): Found entity 1: decode_1_16 File: E:/DATA_PATH/src/decode_1_16.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file src/file32x32.vhd
    Info (12022): Found design unit 1: File32x32-beh File: E:/DATA_PATH/src/File32x32.vhd Line: 17
    Info (12023): Found entity 1: File32x32 File: E:/DATA_PATH/src/File32x32.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file src/block_reg.vhd
    Info (12022): Found design unit 1: Block_REG-beh File: E:/DATA_PATH/src/Block_REG.vhd Line: 17
    Info (12023): Found entity 1: Block_REG File: E:/DATA_PATH/src/Block_REG.vhd Line: 5
Info (12127): Elaborating entity "Block_REG" for the top level hierarchy
Info (12128): Elaborating entity "decode_16x16" for hierarchy "decode_16x16:decode_out" File: E:/DATA_PATH/src/Block_REG.vhd Line: 22
Info (12128): Elaborating entity "decode_1_16" for hierarchy "decode_1_16:decode_in" File: E:/DATA_PATH/src/Block_REG.vhd Line: 25
Info (12128): Elaborating entity "File32x32" for hierarchy "File32x32:file_reg" File: E:/DATA_PATH/src/Block_REG.vhd Line: 27
Info (12128): Elaborating entity "registro_n" for hierarchy "File32x32:file_reg|registro_n:REG0" File: E:/DATA_PATH/src/File32x32.vhd Line: 19
Info (12128): Elaborating entity "FF_D" for hierarchy "File32x32:file_reg|registro_n:REG0|FF_D:\REG:0:REG" File: E:/DATA_PATH/src/registro_n.vhd Line: 19
Info (276014): Found 2 instances of uninferred RAM logic
    Info (276007): RAM logic "decode_1_16:decode_RST|Ram0" is uninferred due to asynchronous read logic File: E:/DATA_PATH/src/decode_1_16.vhd Line: 16
    Info (276007): RAM logic "decode_1_16:decode_in|Ram0" is uninferred due to asynchronous read logic File: E:/DATA_PATH/src/decode_1_16.vhd Line: 16
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1872 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 48 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 1792 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4800 megabytes
    Info: Processing ended: Wed Nov 15 22:40:29 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:16


