//`timescale 1ns / 1ps



//module DP_TB;

//  input [3:0] R,
//    input [3:0] X,    // Dividend
//    input [3:0] Y,    // Divisor

//    input clk,
//// X Shift Register Control Signals
//    input x_RST,
//    input x_SR,
//    input x_SL,
//    input x_LD,
//    input x_LeftIn,
//    input x_RightIn,   

//// Y Shift Register Control Signals   
//    input y_RST,
//    input y_SR,
//    input y_SL,
//    input y_LD,
//    input y_LeftIn,
//    input y_RightIn,  
  
//// R Shift Register Control Signals
//    input R_RST,
//    input R_SR,
//    input R_SL,
//    input R_LD,
//    input R_LeftIn,
//    input R_RightIn,  
    
//// Mux 1 Controls Signals    
//    input [3:0] Input1,
//    input [3:0] Zeroed_Input1,
//    input Sel1,

//// Mux 2 Controls Signals    
//    input [3:0] Input2,
//    input [3:0] Zeroed_Input2,
//    input Sel2,    

//// Mux 3
//   input [3:0] Input3,
//   input [3:0] Zeroed_Input3,
//   input Sel3, 
   
//// Comparator

             
    
//// Final Output    
//    output [3:0] remainder,
//    output [3:0] quotient,
//    output comp


//TOP_LEVEL DUT(
//  .R(R),
//  .X(X),    
//  .Y(Y),   
//  .clk(clk),
//  .x_RST(x_RST),
//  .x_SR(x_SR),
//  .x_SL(x_SL),
//  .x_LD,
//  .x_LeftIn,
//  .x_RightIn,   
//  .y_RST,
//  .y_SR,
//  .y_SL,
//  .y_LD,
//  .y_LeftIn,
//  .y_RightIn,  
//  .R_RST,
//  .R_SR,
//  .R_SL,
//  .R_LD,
//  .R_LeftIn,
//  .R_RightIn,     
// .Input1,
//  .Zeroed_Input1,
//  .Sel1,
//.Input2,
//  .Zeroed_Input2,
//  .Sel2,    
//.Input3,
//  .Zeroed_Input3,
//  .Sel3, 
// .remainder,
//  .quotient,
//  .comp



//)




//endmodule
