<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(110,360)" to="(230,360)"/>
    <wire from="(390,310)" to="(440,310)"/>
    <wire from="(290,340)" to="(330,340)"/>
    <wire from="(260,120)" to="(260,160)"/>
    <wire from="(500,360)" to="(500,400)"/>
    <wire from="(500,330)" to="(530,330)"/>
    <wire from="(520,150)" to="(530,150)"/>
    <wire from="(110,200)" to="(110,360)"/>
    <wire from="(390,270)" to="(440,270)"/>
    <wire from="(90,200)" to="(110,200)"/>
    <wire from="(210,160)" to="(260,160)"/>
    <wire from="(100,340)" to="(140,340)"/>
    <wire from="(260,120)" to="(310,120)"/>
    <wire from="(130,90)" to="(130,120)"/>
    <wire from="(390,380)" to="(390,420)"/>
    <wire from="(390,270)" to="(390,310)"/>
    <wire from="(130,200)" to="(130,230)"/>
    <wire from="(440,140)" to="(470,140)"/>
    <wire from="(260,160)" to="(260,200)"/>
    <wire from="(130,90)" to="(310,90)"/>
    <wire from="(370,100)" to="(440,100)"/>
    <wire from="(440,170)" to="(470,170)"/>
    <wire from="(100,120)" to="(100,340)"/>
    <wire from="(130,150)" to="(150,150)"/>
    <wire from="(590,350)" to="(620,350)"/>
    <wire from="(370,210)" to="(440,210)"/>
    <wire from="(530,150)" to="(610,150)"/>
    <wire from="(390,380)" to="(440,380)"/>
    <wire from="(130,120)" to="(130,150)"/>
    <wire from="(130,230)" to="(310,230)"/>
    <wire from="(440,170)" to="(440,210)"/>
    <wire from="(110,200)" to="(130,200)"/>
    <wire from="(290,350)" to="(290,360)"/>
    <wire from="(500,290)" to="(500,330)"/>
    <wire from="(130,170)" to="(150,170)"/>
    <wire from="(290,360)" to="(330,360)"/>
    <wire from="(170,340)" to="(230,340)"/>
    <wire from="(390,350)" to="(390,380)"/>
    <wire from="(390,310)" to="(390,350)"/>
    <wire from="(100,120)" to="(130,120)"/>
    <wire from="(440,100)" to="(440,140)"/>
    <wire from="(390,420)" to="(440,420)"/>
    <wire from="(90,120)" to="(100,120)"/>
    <wire from="(130,170)" to="(130,200)"/>
    <wire from="(290,340)" to="(290,350)"/>
    <wire from="(500,360)" to="(530,360)"/>
    <wire from="(260,200)" to="(310,200)"/>
    <comp lib="0" loc="(100,22)" name="Text">
      <a name="text" val="Caio Ragacci Pimentel"/>
    </comp>
    <comp lib="0" loc="(367,47)" name="Text">
      <a name="text" val="Meio Subtrator somente com portas NAND"/>
      <a name="font" val="SansSerif plain 18"/>
    </comp>
    <comp lib="1" loc="(530,150)" name="NAND Gate">
      <a name="label" val="XOR"/>
    </comp>
    <comp lib="1" loc="(390,350)" name="NAND Gate"/>
    <comp lib="0" loc="(610,150)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(90,200)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(90,120)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(590,350)" name="NAND Gate"/>
    <comp lib="1" loc="(500,290)" name="NAND Gate"/>
    <comp lib="1" loc="(500,400)" name="NAND Gate"/>
    <comp lib="1" loc="(370,210)" name="NAND Gate"/>
    <comp lib="0" loc="(620,350)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(170,340)" name="NOT Gate"/>
    <comp lib="1" loc="(290,350)" name="NAND Gate"/>
    <comp lib="1" loc="(370,100)" name="NAND Gate"/>
    <comp lib="1" loc="(210,160)" name="NAND Gate"/>
  </circuit>
</project>
