#Substrate Graph
# noVertices
30
# noArcs
82
# Vertices: id availableCpu routingCapacity isCenter
0 479 479 1
1 261 261 1
2 261 261 1
3 729 729 1
4 124 124 1
5 150 150 0
6 150 150 0
7 373 373 1
8 125 125 0
9 336 336 1
10 100 100 0
11 279 279 1
12 125 125 0
13 279 279 1
14 243 243 1
15 125 125 0
16 125 125 0
17 243 243 1
18 25 25 0
19 318 318 1
20 37 37 0
21 279 279 1
22 125 125 0
23 150 150 0
24 150 150 0
25 261 261 1
26 125 125 0
27 100 100 0
28 150 150 0
29 261 261 1
# Arcs: idS idT delay bandwidth
0 1 1 93
0 2 1 93
0 3 3 156
0 4 1 62
0 5 1 75
8 9 1 75
8 10 5 50
9 8 1 75
9 11 3 93
9 12 4 75
9 13 3 93
14 15 1 75
14 16 1 75
14 3 3 93
16 15 1 50
16 14 1 75
4 0 1 62
4 7 1 62
12 9 4 75
12 10 3 50
5 1 1 75
5 0 1 75
1 0 1 93
1 5 1 75
1 7 1 93
15 14 1 75
15 16 1 50
21 19 1 93
21 3 4 93
21 17 1 93
2 0 1 93
2 6 1 75
2 7 1 93
23 19 1 75
23 3 4 75
24 19 1 75
24 3 4 75
22 25 3 75
22 26 3 50
17 27 3 75
17 21 1 93
17 28 3 75
18 27 3 25
19 21 1 93
19 23 1 75
19 24 1 75
19 28 3 75
25 11 1 93
25 22 3 75
25 13 1 93
26 29 1 75
26 22 3 50
13 9 3 93
13 29 1 93
13 25 1 93
11 9 3 93
11 29 1 93
11 25 1 93
28 19 3 75
28 17 3 75
27 18 3 25
27 17 3 75
10 8 5 50
10 12 3 50
29 11 1 93
29 26 1 75
29 13 1 93
3 0 3 156
3 23 4 75
3 24 4 75
3 14 3 93
3 21 4 93
3 6 3 75
3 20 1 37
3 7 3 125
6 2 1 75
6 3 3 75
20 3 1 37
7 1 1 93
7 2 1 93
7 3 3 125
7 4 1 62
