TimeQuest Timing Analyzer report for MicroprocessorProject
Sat Jan 20 13:43:52 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; MicroprocessorProject                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.69 MHz ; 76.69 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -12.039 ; -37807.579        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.345 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -4385.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -12.039 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.066     ; 12.968     ;
; -12.023 ; mammal:m1|ir[3]         ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.058     ; 12.960     ;
; -12.021 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.051     ; 12.965     ;
; -11.952 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.284      ; 13.231     ;
; -11.947 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.287      ; 13.229     ;
; -11.943 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.285      ; 13.223     ;
; -11.935 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.314      ; 13.244     ;
; -11.929 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.314      ; 13.238     ;
; -11.920 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.310      ; 13.225     ;
; -11.898 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.077     ; 12.816     ;
; -11.892 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.077     ; 12.810     ;
; -11.845 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 12.790     ;
; -11.828 ; mammal:m1|ir[3]         ; mammal:m1|pc[3]            ; clk          ; clk         ; 1.000        ; -0.063     ; 12.760     ;
; -11.819 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[8]  ; clk          ; clk         ; 1.000        ; 0.314      ; 13.128     ;
; -11.813 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; 0.314      ; 13.122     ;
; -11.808 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.065     ; 12.738     ;
; -11.807 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][15]   ; clk          ; clk         ; 1.000        ; 0.279      ; 13.081     ;
; -11.798 ; mammal:m1|state[0]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 12.731     ;
; -11.792 ; mammal:m1|ir[4]         ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.057     ; 12.730     ;
; -11.792 ; mammal:m1|state[1]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 12.725     ;
; -11.780 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][15]   ; clk          ; clk         ; 1.000        ; 0.308      ; 13.083     ;
; -11.779 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.066     ; 12.708     ;
; -11.763 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][15]   ; clk          ; clk         ; 1.000        ; 0.284      ; 13.042     ;
; -11.762 ; mammal:m1|regbank[1][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 12.710     ;
; -11.761 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][15]   ; clk          ; clk         ; 1.000        ; 0.287      ; 13.043     ;
; -11.756 ; mammal:m1|state[2]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.103     ; 12.648     ;
; -11.748 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.279      ; 13.022     ;
; -11.747 ; mammal:m1|regbank[0][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.434     ; 12.308     ;
; -11.745 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][3]    ; clk          ; clk         ; 1.000        ; 0.261      ; 13.001     ;
; -11.744 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.077     ; 12.662     ;
; -11.735 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.324      ; 13.054     ;
; -11.727 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; 0.267      ; 12.989     ;
; -11.721 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.285      ; 13.001     ;
; -11.717 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][12]   ; clk          ; clk         ; 1.000        ; 0.308      ; 13.020     ;
; -11.716 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.288      ; 12.999     ;
; -11.712 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.286      ; 12.993     ;
; -11.711 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; 0.287      ; 12.993     ;
; -11.709 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.315      ; 13.019     ;
; -11.708 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][7]    ; clk          ; clk         ; 1.000        ; 0.284      ; 12.987     ;
; -11.707 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][3]    ; clk          ; clk         ; 1.000        ; 0.289      ; 12.991     ;
; -11.706 ; mammal:m1|ir[3]         ; mammal:m1|pc[2]            ; clk          ; clk         ; 1.000        ; -0.063     ; 12.638     ;
; -11.705 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][3]    ; clk          ; clk         ; 1.000        ; 0.261      ; 12.961     ;
; -11.704 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.315      ; 13.014     ;
; -11.703 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[6]  ; clk          ; clk         ; 1.000        ; 0.314      ; 13.012     ;
; -11.697 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[7]  ; clk          ; clk         ; 1.000        ; 0.314      ; 13.006     ;
; -11.695 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; -0.066     ; 12.624     ;
; -11.695 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; 0.295      ; 12.985     ;
; -11.692 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.062     ; 12.625     ;
; -11.689 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.311      ; 12.995     ;
; -11.685 ; mammal:m1|regbank[4][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.412     ; 12.268     ;
; -11.676 ; mammal:m1|regbank[6][6] ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.054     ; 12.617     ;
; -11.674 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 12.622     ;
; -11.672 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][7]    ; clk          ; clk         ; 1.000        ; 0.294      ; 12.961     ;
; -11.662 ; mammal:m1|state[0]      ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.303      ; 12.960     ;
; -11.656 ; mammal:m1|state[1]      ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.303      ; 12.954     ;
; -11.656 ; mammal:m1|state[2]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 12.563     ;
; -11.653 ; mammal:m1|state[0]      ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.069     ; 12.579     ;
; -11.648 ; mammal:m1|regbank[6][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.415     ; 12.228     ;
; -11.647 ; mammal:m1|state[1]      ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.069     ; 12.573     ;
; -11.644 ; mammal:m1|state[3]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 12.577     ;
; -11.639 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][7]    ; clk          ; clk         ; 1.000        ; 0.322      ; 12.956     ;
; -11.638 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][2]    ; clk          ; clk         ; 1.000        ; 0.261      ; 12.894     ;
; -11.631 ; mammal:m1|state[4]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.077     ; 12.549     ;
; -11.626 ; mammal:m1|regbank[1][2] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.318      ; 12.939     ;
; -11.623 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]            ; clk          ; clk         ; 1.000        ; -0.063     ; 12.555     ;
; -11.621 ; mammal:m1|regbank[7][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.388     ; 12.228     ;
; -11.619 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.077     ; 12.537     ;
; -11.616 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][1]    ; clk          ; clk         ; 1.000        ; 0.284      ; 12.895     ;
; -11.613 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.077     ; 12.531     ;
; -11.612 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; 0.287      ; 12.894     ;
; -11.611 ; mammal:m1|regbank[0][2] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.537     ;
; -11.608 ; mammal:m1|state[0]      ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.268      ; 12.871     ;
; -11.605 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.288      ; 12.888     ;
; -11.602 ; mammal:m1|state[1]      ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.268      ; 12.865     ;
; -11.600 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.291      ; 12.886     ;
; -11.597 ; mammal:m1|ir[4]         ; mammal:m1|pc[3]            ; clk          ; clk         ; 1.000        ; -0.062     ; 12.530     ;
; -11.597 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 12.527     ;
; -11.596 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.289      ; 12.880     ;
; -11.593 ; mammal:m1|regbank[1][4] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.435     ; 12.153     ;
; -11.593 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; 0.315      ; 12.903     ;
; -11.590 ; mammal:m1|regbank[7][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.388     ; 12.197     ;
; -11.589 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.313      ; 12.897     ;
; -11.588 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.318      ; 12.901     ;
; -11.588 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[8]  ; clk          ; clk         ; 1.000        ; 0.315      ; 12.898     ;
; -11.587 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[4]  ; clk          ; clk         ; 1.000        ; 0.314      ; 12.896     ;
; -11.583 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.313      ; 12.891     ;
; -11.582 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.318      ; 12.895     ;
; -11.581 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[5]  ; clk          ; clk         ; 1.000        ; 0.314      ; 12.890     ;
; -11.581 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]            ; clk          ; clk         ; 1.000        ; -0.062     ; 12.514     ;
; -11.576 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][15]   ; clk          ; clk         ; 1.000        ; 0.280      ; 12.851     ;
; -11.576 ; mammal:m1|state[0]      ; mammal:m1|regbank[2][12]   ; clk          ; clk         ; 1.000        ; 0.297      ; 12.868     ;
; -11.575 ; mammal:m1|regbank[6][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 12.523     ;
; -11.573 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.314      ; 12.882     ;
; -11.572 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][5]    ; clk          ; clk         ; 1.000        ; 0.299      ; 12.866     ;
; -11.570 ; mammal:m1|state[1]      ; mammal:m1|regbank[2][12]   ; clk          ; clk         ; 1.000        ; 0.297      ; 12.862     ;
; -11.569 ; mammal:m1|regbank[4][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.421     ; 12.143     ;
; -11.567 ; mammal:m1|regbank[4][4] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.406     ; 12.156     ;
; -11.567 ; mammal:m1|regbank[1][2] ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.054     ; 12.508     ;
; -11.562 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][15]   ; clk          ; clk         ; 1.000        ; 0.270      ; 12.827     ;
; -11.561 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; 0.260      ; 12.816     ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; mammal:m1|zeroflag        ; mammal:m1|zeroflag        ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; mammal:m1|intflag         ; mammal:m1|intflag         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mammal:m1|state[0]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga_sync:vga|vga_int      ; vga_sync:vga|vga_int      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|status       ; keyboard:kb1|status       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|state.IDLE   ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|count[3]     ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|count[2]     ; keyboard:kb1|count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|count[1]     ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kb1|state.READ   ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|pixel_tick   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.367 ; keyboard:kb1|char[3]      ; keyboard:kb1|char[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.601      ;
; 0.385 ; keyboard:kb1|state.END    ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.604      ;
; 0.386 ; keyboard:kb1|filter[4]    ; keyboard:kb1|filter[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.605      ;
; 0.389 ; keyboard:kb1|state.END    ; keyboard:kb1|rx_done_tick ; clk          ; clk         ; 0.000        ; 0.062      ; 0.608      ;
; 0.389 ; keyboard:kb1|filter[2]    ; keyboard:kb1|filter[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.608      ;
; 0.390 ; keyboard:kb1|filter[5]    ; keyboard:kb1|filter[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.391 ; keyboard:kb1|filter[6]    ; keyboard:kb1|filter[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.393 ; keyboard:kb1|c[1]         ; keyboard:kb1|c[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.517 ; keyboard:kb1|char[10]     ; keyboard:kb1|char[9]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.531 ; keyboard:kb1|filter[1]    ; keyboard:kb1|filter[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.750      ;
; 0.531 ; keyboard:kb1|filter[7]    ; keyboard:kb1|filter[6]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.750      ;
; 0.532 ; keyboard:kb1|filter[3]    ; keyboard:kb1|filter[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.751      ;
; 0.533 ; keyboard:kb1|state.READ   ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.752      ;
; 0.547 ; keyboard:kb1|c[0]         ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.766      ;
; 0.554 ; keyboard:kb1|rx_done_tick ; keyboard:kb1|status       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.563 ; mammal:m1|state[1]        ; mammal:m1|state[3]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.569 ; vga_sync:vga|v_count[7]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; vga_sync:vga|v_count[1]   ; vga_sync:vga|v_count[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.572 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; vga_sync:vga|v_count[8]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.588 ; vga_sync:vga|h_count[7]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.590 ; vga_sync:vga|h_count[6]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.590 ; vga_sync:vga|h_count[4]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.595 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.814      ;
; 0.613 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.832      ;
; 0.664 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.883      ;
; 0.672 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.891      ;
; 0.680 ; keyboard:kb1|filter[0]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.899      ;
; 0.681 ; keyboard:kb1|status       ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.900      ;
; 0.698 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.917      ;
; 0.725 ; mammal:m1|state[1]        ; mammal:m1|ir[3]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.933      ;
; 0.732 ; mammal:m1|state[4]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.951      ;
; 0.732 ; keyboard:kb1|char[5]      ; keyboard:kb1|char[4]      ; clk          ; clk         ; 0.000        ; -0.289     ; 0.600      ;
; 0.743 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.962      ;
; 0.773 ; keyboard:kb1|c[1]         ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.992      ;
; 0.782 ; keyboard:kb1|state.IDLE   ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.001      ;
; 0.794 ; keyboard:kb1|filter[3]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.013      ;
; 0.796 ; vga_sync:vga|v_count[9]   ; vga_sync:vga|v_count[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.015      ;
; 0.812 ; mammal:m1|state[4]        ; mammal:m1|state[4]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.031      ;
; 0.844 ; vga_sync:vga|v_count[7]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; keyboard:kb1|c[0]         ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.846 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.852 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.852 ; mammal:m1|state[1]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.853 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; mammal:m1|pc[9]           ; mammal:m1|pc[9]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.086      ;
; 0.858 ; mammal:m1|state[1]        ; mammal:m1|state[1]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.077      ;
; 0.860 ; vga_sync:vga|v_count[0]   ; vga_sync:vga|v_count[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; vga_sync:vga|h_count[5]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.865 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.084      ;
; 0.865 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.084      ;
; 0.866 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.085      ;
; 0.867 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.868 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.087      ;
; 0.869 ; keyboard:kb1|filter[4]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.088      ;
; 0.869 ; keyboard:kb1|filter[1]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.088      ;
; 0.871 ; keyboard:kb1|filter[2]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.090      ;
; 0.877 ; vga_sync:vga|h_count[6]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.096      ;
; 0.879 ; vga_sync:vga|h_count[4]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.098      ;
; 0.900 ; keyboard:kb1|char[7]      ; keyboard:kb1|char[6]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.133      ;
; 0.906 ; mammal:m1|state[3]        ; mammal:m1|intflag         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.125      ;
; 0.913 ; keyboard:kb1|count[0]     ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.132      ;
; 0.917 ; mammal:m1|state[3]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.136      ;
; 0.920 ; keyboard:kb1|status       ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.139      ;
; 0.922 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|vga_int      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.141      ;
; 0.922 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.141      ;
; 0.922 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|h_count[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.141      ;
; 0.950 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.956 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; vga_sync:vga|v_count[1]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.963 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.965 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.970 ; vga_sync:vga|h_count[5]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.189      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|c[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|c[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|rx_done_tick  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.END     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.IDLE    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.READ    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|status        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]    ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2c      ; clk        ; 1.805 ; 2.272 ; Rise       ; clk             ;
; ps2d      ; clk        ; 2.121 ; 2.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2c      ; clk        ; -1.422 ; -1.868 ; Rise       ; clk             ;
; ps2d      ; clk        ; -1.736 ; -2.162 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hsync     ; clk        ; 8.376  ; 8.399  ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 15.485 ; 15.446 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 15.485 ; 15.446 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 15.204 ; 15.142 ; Rise       ; clk             ;
; vsync     ; clk        ; 7.958  ; 7.990  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hsync     ; clk        ; 7.068 ; 7.127 ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 8.151 ; 8.078 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 8.562 ; 8.687 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 8.151 ; 8.078 ; Rise       ; clk             ;
; vsync     ; clk        ; 6.687 ; 6.808 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.12 MHz ; 85.12 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.748 ; -33554.646       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.300 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -4385.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -10.748 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.059     ; 11.684     ;
; -10.682 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 11.630     ;
; -10.678 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.254      ; 11.927     ;
; -10.676 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.257      ; 11.928     ;
; -10.674 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.256      ; 11.925     ;
; -10.663 ; mammal:m1|ir[3]         ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.052     ; 11.606     ;
; -10.652 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.279      ; 11.926     ;
; -10.620 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.282      ; 11.897     ;
; -10.602 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.282      ; 11.879     ;
; -10.575 ; mammal:m1|ir[3]         ; mammal:m1|pc[3]            ; clk          ; clk         ; 1.000        ; -0.056     ; 11.514     ;
; -10.571 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.059     ; 11.507     ;
; -10.566 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.067     ; 11.494     ;
; -10.558 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.067     ; 11.486     ;
; -10.550 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.058     ; 11.487     ;
; -10.547 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 11.496     ;
; -10.520 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[8]  ; clk          ; clk         ; 1.000        ; 0.282      ; 11.797     ;
; -10.502 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; 0.282      ; 11.779     ;
; -10.494 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][3]    ; clk          ; clk         ; 1.000        ; 0.233      ; 11.722     ;
; -10.480 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.244      ; 11.719     ;
; -10.480 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.255      ; 11.730     ;
; -10.478 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][3]    ; clk          ; clk         ; 1.000        ; 0.232      ; 11.705     ;
; -10.478 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.258      ; 11.731     ;
; -10.476 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.257      ; 11.728     ;
; -10.471 ; mammal:m1|regbank[1][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 11.423     ;
; -10.470 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.290      ; 11.755     ;
; -10.465 ; mammal:m1|ir[4]         ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.051     ; 11.409     ;
; -10.462 ; mammal:m1|regbank[0][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 11.071     ;
; -10.456 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][15]   ; clk          ; clk         ; 1.000        ; 0.244      ; 11.695     ;
; -10.454 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.280      ; 11.729     ;
; -10.449 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][12]   ; clk          ; clk         ; 1.000        ; 0.273      ; 11.717     ;
; -10.440 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][3]    ; clk          ; clk         ; 1.000        ; 0.260      ; 11.695     ;
; -10.439 ; mammal:m1|state[0]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.379     ;
; -10.437 ; mammal:m1|state[2]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.090     ; 11.342     ;
; -10.436 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.055     ; 11.376     ;
; -10.435 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.067     ; 11.363     ;
; -10.431 ; mammal:m1|state[1]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.371     ;
; -10.429 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][15]   ; clk          ; clk         ; 1.000        ; 0.273      ; 11.697     ;
; -10.423 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][15]   ; clk          ; clk         ; 1.000        ; 0.254      ; 11.672     ;
; -10.422 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.283      ; 11.700     ;
; -10.421 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][15]   ; clk          ; clk         ; 1.000        ; 0.257      ; 11.673     ;
; -10.420 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[6]  ; clk          ; clk         ; 1.000        ; 0.282      ; 11.697     ;
; -10.420 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; -0.059     ; 11.356     ;
; -10.416 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; 0.236      ; 11.647     ;
; -10.406 ; mammal:m1|ir[3]         ; mammal:m1|pc[2]            ; clk          ; clk         ; 1.000        ; -0.056     ; 11.345     ;
; -10.404 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.283      ; 11.682     ;
; -10.402 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[7]  ; clk          ; clk         ; 1.000        ; 0.282      ; 11.679     ;
; -10.401 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 11.338     ;
; -10.398 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; 0.257      ; 11.650     ;
; -10.396 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][7]    ; clk          ; clk         ; 1.000        ; 0.254      ; 11.645     ;
; -10.394 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.067     ; 11.322     ;
; -10.386 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.067     ; 11.314     ;
; -10.382 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; 0.263      ; 11.640     ;
; -10.377 ; mammal:m1|ir[4]         ; mammal:m1|pc[3]            ; clk          ; clk         ; 1.000        ; -0.055     ; 11.317     ;
; -10.370 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 11.322     ;
; -10.366 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.258      ; 11.619     ;
; -10.364 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.261      ; 11.620     ;
; -10.362 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][7]    ; clk          ; clk         ; 1.000        ; 0.262      ; 11.619     ;
; -10.362 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.260      ; 11.617     ;
; -10.356 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][1]    ; clk          ; clk         ; 1.000        ; 0.254      ; 11.605     ;
; -10.351 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; 0.257      ; 11.603     ;
; -10.351 ; mammal:m1|regbank[6][6] ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.048     ; 11.298     ;
; -10.346 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][2]    ; clk          ; clk         ; 1.000        ; 0.232      ; 11.573     ;
; -10.344 ; mammal:m1|regbank[4][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.369     ; 10.970     ;
; -10.340 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.283      ; 11.618     ;
; -10.331 ; mammal:m1|state[4]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.067     ; 11.259     ;
; -10.330 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][7]    ; clk          ; clk         ; 1.000        ; 0.289      ; 11.614     ;
; -10.327 ; mammal:m1|regbank[7][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.346     ; 10.976     ;
; -10.322 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]            ; clk          ; clk         ; 1.000        ; -0.055     ; 11.262     ;
; -10.322 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[8]  ; clk          ; clk         ; 1.000        ; 0.283      ; 11.600     ;
; -10.320 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[4]  ; clk          ; clk         ; 1.000        ; 0.282      ; 11.597     ;
; -10.320 ; mammal:m1|regbank[1][2] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.286      ; 11.601     ;
; -10.314 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13]   ; clk          ; clk         ; 1.000        ; -0.059     ; 11.250     ;
; -10.311 ; mammal:m1|regbank[0][2] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 11.249     ;
; -10.311 ; mammal:m1|regbank[1][4] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.387     ; 10.919     ;
; -10.310 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]    ; clk          ; clk         ; 1.000        ; 0.267      ; 11.572     ;
; -10.310 ; mammal:m1|regbank[6][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.372     ; 10.933     ;
; -10.310 ; mammal:m1|state[2]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.078     ; 11.227     ;
; -10.309 ; mammal:m1|state[0]      ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.246      ; 11.550     ;
; -10.308 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.286      ; 11.589     ;
; -10.308 ; mammal:m1|state[3]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.248     ;
; -10.307 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.249      ; 11.551     ;
; -10.307 ; mammal:m1|regbank[4][3] ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.381     ; 10.921     ;
; -10.305 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][1]    ; clk          ; clk         ; 1.000        ; 0.289      ; 11.589     ;
; -10.305 ; mammal:m1|state[0]      ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.248      ; 11.548     ;
; -10.304 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; 0.283      ; 11.582     ;
; -10.302 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[5]  ; clk          ; clk         ; 1.000        ; 0.282      ; 11.579     ;
; -10.301 ; mammal:m1|regbank[4][4] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.360     ; 10.936     ;
; -10.301 ; mammal:m1|state[1]      ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.246      ; 11.542     ;
; -10.299 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.249      ; 11.543     ;
; -10.298 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; 0.232      ; 11.525     ;
; -10.298 ; mammal:m1|regbank[6][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 11.250     ;
; -10.298 ; mammal:m1|state[0]      ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.236      ; 11.529     ;
; -10.297 ; mammal:m1|regbank[4][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.375     ; 10.917     ;
; -10.297 ; mammal:m1|state[1]      ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.248      ; 11.540     ;
; -10.296 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][3]    ; clk          ; clk         ; 1.000        ; 0.234      ; 11.525     ;
; -10.294 ; mammal:m1|state[0]      ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.060     ; 11.229     ;
; -10.290 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.286      ; 11.571     ;
; -10.290 ; mammal:m1|state[1]      ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.236      ; 11.521     ;
; -10.289 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]            ; clk          ; clk         ; 1.000        ; -0.056     ; 11.228     ;
; -10.288 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.282      ; 11.565     ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; mammal:m1|zeroflag        ; mammal:m1|zeroflag        ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.311 ; keyboard:kb1|status       ; keyboard:kb1|status       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; keyboard:kb1|state.IDLE   ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; keyboard:kb1|count[3]     ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; keyboard:kb1|count[2]     ; keyboard:kb1|count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; keyboard:kb1|count[1]     ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; keyboard:kb1|state.READ   ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; mammal:m1|intflag         ; mammal:m1|intflag         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mammal:m1|state[0]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga_sync:vga|vga_int      ; vga_sync:vga|vga_int      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|pixel_tick   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.334 ; keyboard:kb1|char[3]      ; keyboard:kb1|char[2]      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.546      ;
; 0.343 ; keyboard:kb1|state.END    ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.350 ; keyboard:kb1|filter[2]    ; keyboard:kb1|filter[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.549      ;
; 0.350 ; keyboard:kb1|filter[4]    ; keyboard:kb1|filter[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.549      ;
; 0.352 ; keyboard:kb1|state.END    ; keyboard:kb1|rx_done_tick ; clk          ; clk         ; 0.000        ; 0.056      ; 0.552      ;
; 0.352 ; keyboard:kb1|filter[6]    ; keyboard:kb1|filter[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.551      ;
; 0.354 ; keyboard:kb1|filter[5]    ; keyboard:kb1|filter[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.356 ; keyboard:kb1|c[1]         ; keyboard:kb1|c[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.465 ; keyboard:kb1|char[10]     ; keyboard:kb1|char[9]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.665      ;
; 0.474 ; keyboard:kb1|state.READ   ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.674      ;
; 0.477 ; keyboard:kb1|filter[7]    ; keyboard:kb1|filter[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.676      ;
; 0.478 ; keyboard:kb1|filter[3]    ; keyboard:kb1|filter[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.479 ; keyboard:kb1|filter[1]    ; keyboard:kb1|filter[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.497 ; keyboard:kb1|rx_done_tick ; keyboard:kb1|status       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.503 ; mammal:m1|state[1]        ; mammal:m1|state[3]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; keyboard:kb1|c[0]         ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.511 ; vga_sync:vga|v_count[7]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; vga_sync:vga|v_count[1]   ; vga_sync:vga|v_count[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.514 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.516 ; vga_sync:vga|v_count[8]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.526 ; vga_sync:vga|h_count[7]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.725      ;
; 0.527 ; vga_sync:vga|h_count[6]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; vga_sync:vga|h_count[4]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.533 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.549 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.749      ;
; 0.592 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.792      ;
; 0.598 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.798      ;
; 0.602 ; keyboard:kb1|status       ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.802      ;
; 0.619 ; keyboard:kb1|filter[0]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.619 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.819      ;
; 0.652 ; mammal:m1|state[1]        ; mammal:m1|ir[3]           ; clk          ; clk         ; 0.000        ; 0.047      ; 0.843      ;
; 0.656 ; mammal:m1|state[4]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.855      ;
; 0.659 ; keyboard:kb1|char[5]      ; keyboard:kb1|char[4]      ; clk          ; clk         ; 0.000        ; -0.260     ; 0.543      ;
; 0.679 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.879      ;
; 0.696 ; keyboard:kb1|state.IDLE   ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.896      ;
; 0.701 ; keyboard:kb1|c[1]         ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.900      ;
; 0.718 ; keyboard:kb1|filter[3]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.917      ;
; 0.723 ; vga_sync:vga|v_count[9]   ; vga_sync:vga|v_count[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.922      ;
; 0.730 ; mammal:m1|state[4]        ; mammal:m1|state[4]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.929      ;
; 0.755 ; vga_sync:vga|v_count[7]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.759 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; mammal:m1|state[1]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.765 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; vga_sync:vga|v_count[0]   ; vga_sync:vga|v_count[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; mammal:m1|state[1]        ; mammal:m1|state[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; vga_sync:vga|h_count[5]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; mammal:m1|pc[9]           ; mammal:m1|pc[9]           ; clk          ; clk         ; 0.000        ; 0.067      ; 0.984      ;
; 0.773 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.774 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.973      ;
; 0.776 ; vga_sync:vga|h_count[6]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; keyboard:kb1|c[0]         ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.783 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.982      ;
; 0.785 ; vga_sync:vga|h_count[4]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.984      ;
; 0.785 ; keyboard:kb1|filter[1]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.984      ;
; 0.786 ; keyboard:kb1|filter[4]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.985      ;
; 0.786 ; keyboard:kb1|filter[2]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.985      ;
; 0.810 ; keyboard:kb1|count[0]     ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.010      ;
; 0.815 ; mammal:m1|state[3]        ; mammal:m1|intflag         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.014      ;
; 0.818 ; keyboard:kb1|status       ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.018      ;
; 0.822 ; mammal:m1|state[3]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.021      ;
; 0.830 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|vga_int      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.029      ;
; 0.830 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.029      ;
; 0.830 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|h_count[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.029      ;
; 0.831 ; keyboard:kb1|char[7]      ; keyboard:kb1|char[6]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.042      ;
; 0.848 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; vga_sync:vga|v_count[1]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.051      ;
; 0.854 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; vga_sync:vga|h_count[5]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.060      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|c[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|c[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|rx_done_tick  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.END     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.IDLE    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.READ    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|status        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]    ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2c      ; clk        ; 1.549 ; 1.905 ; Rise       ; clk             ;
; ps2d      ; clk        ; 1.848 ; 2.165 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2c      ; clk        ; -1.210 ; -1.552 ; Rise       ; clk             ;
; ps2d      ; clk        ; -1.508 ; -1.818 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hsync     ; clk        ; 7.485  ; 7.571  ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 14.013 ; 13.789 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 14.013 ; 13.789 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 13.753 ; 13.561 ; Rise       ; clk             ;
; vsync     ; clk        ; 7.122  ; 7.197  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hsync     ; clk        ; 6.306 ; 6.414 ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 7.329 ; 7.239 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 7.720 ; 7.713 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 7.329 ; 7.239 ; Rise       ; clk             ;
; vsync     ; clk        ; 5.988 ; 6.100 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.831 ; -20888.049        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -4647.222                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.831 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.031     ; 7.787      ;
; -6.784 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.040     ; 7.731      ;
; -6.735 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.148      ; 7.870      ;
; -6.732 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.151      ; 7.870      ;
; -6.726 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.152      ; 7.865      ;
; -6.718 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.168      ; 7.873      ;
; -6.714 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.168      ; 7.869      ;
; -6.714 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.165      ; 7.866      ;
; -6.689 ; mammal:m1|ir[3]         ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 7.640      ;
; -6.675 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.632      ;
; -6.662 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][15]   ; clk          ; clk         ; 1.000        ; 0.147      ; 7.796      ;
; -6.650 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.805      ;
; -6.646 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[8]  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.801      ;
; -6.646 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][15]   ; clk          ; clk         ; 1.000        ; 0.162      ; 7.795      ;
; -6.644 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][15]   ; clk          ; clk         ; 1.000        ; 0.148      ; 7.779      ;
; -6.640 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][15]   ; clk          ; clk         ; 1.000        ; 0.151      ; 7.778      ;
; -6.638 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.168      ; 7.793      ;
; -6.636 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.147      ; 7.770      ;
; -6.634 ; mammal:m1|ir[3]         ; mammal:m1|pc[3]            ; clk          ; clk         ; 1.000        ; -0.037     ; 7.584      ;
; -6.631 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 7.578      ;
; -6.628 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.039     ; 7.576      ;
; -6.625 ; mammal:m1|ir[3]         ; mammal:m1|pc[2]            ; clk          ; clk         ; 1.000        ; -0.037     ; 7.575      ;
; -6.619 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][12]   ; clk          ; clk         ; 1.000        ; 0.162      ; 7.768      ;
; -6.618 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][3]    ; clk          ; clk         ; 1.000        ; 0.140      ; 7.745      ;
; -6.611 ; mammal:m1|state[0]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 7.562      ;
; -6.606 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][3]    ; clk          ; clk         ; 1.000        ; 0.155      ; 7.748      ;
; -6.606 ; mammal:m1|state[1]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 7.557      ;
; -6.604 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][2]    ; clk          ; clk         ; 1.000        ; 0.137      ; 7.728      ;
; -6.593 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; 0.140      ; 7.720      ;
; -6.589 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; 0.155      ; 7.731      ;
; -6.589 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.027     ; 7.549      ;
; -6.588 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][3]    ; clk          ; clk         ; 1.000        ; 0.137      ; 7.712      ;
; -6.586 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; 0.151      ; 7.724      ;
; -6.583 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][7]    ; clk          ; clk         ; 1.000        ; 0.148      ; 7.718      ;
; -6.582 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[7]  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.737      ;
; -6.579 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.149      ; 7.715      ;
; -6.578 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[6]  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.733      ;
; -6.576 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.152      ; 7.715      ;
; -6.570 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.153      ; 7.710      ;
; -6.566 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.045     ; 7.508      ;
; -6.562 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][7]    ; clk          ; clk         ; 1.000        ; 0.154      ; 7.703      ;
; -6.562 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.169      ; 7.718      ;
; -6.561 ; mammal:m1|state[1]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.045     ; 7.503      ;
; -6.558 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.169      ; 7.714      ;
; -6.558 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.166      ; 7.711      ;
; -6.550 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 7.497      ;
; -6.546 ; mammal:m1|state[2]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 7.481      ;
; -6.543 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][7]    ; clk          ; clk         ; 1.000        ; 0.168      ; 7.698      ;
; -6.542 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.036     ; 7.493      ;
; -6.533 ; mammal:m1|ir[4]         ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.035     ; 7.485      ;
; -6.520 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; 0.139      ; 7.646      ;
; -6.520 ; mammal:m1|regbank[1][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.027     ; 7.480      ;
; -6.519 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][15]   ; clk          ; clk         ; 1.000        ; 0.141      ; 7.647      ;
; -6.518 ; mammal:m1|state[3]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 7.469      ;
; -6.514 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[5]  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.669      ;
; -6.510 ; mammal:m1|ir[3]         ; mammal:m1|interruptreg[4]  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.665      ;
; -6.508 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][12]   ; clk          ; clk         ; 1.000        ; 0.155      ; 7.650      ;
; -6.506 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][15]   ; clk          ; clk         ; 1.000        ; 0.148      ; 7.641      ;
; -6.501 ; mammal:m1|state[2]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.061     ; 7.427      ;
; -6.497 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][15]   ; clk          ; clk         ; 1.000        ; 0.168      ; 7.652      ;
; -6.494 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; 0.169      ; 7.650      ;
; -6.493 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[4][3]    ; clk          ; clk         ; 1.000        ; 0.152      ; 7.632      ;
; -6.490 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.155      ; 7.632      ;
; -6.490 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[8]  ; clk          ; clk         ; 1.000        ; 0.169      ; 7.646      ;
; -6.490 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][15]   ; clk          ; clk         ; 1.000        ; 0.163      ; 7.640      ;
; -6.488 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][15]   ; clk          ; clk         ; 1.000        ; 0.149      ; 7.624      ;
; -6.484 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; 0.156      ; 7.627      ;
; -6.484 ; mammal:m1|regbank[0][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.236     ; 7.235      ;
; -6.484 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][15]   ; clk          ; clk         ; 1.000        ; 0.152      ; 7.623      ;
; -6.483 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][2]    ; clk          ; clk         ; 1.000        ; 0.152      ; 7.622      ;
; -6.482 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; 0.169      ; 7.638      ;
; -6.481 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][2]    ; clk          ; clk         ; 1.000        ; 0.154      ; 7.622      ;
; -6.480 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.148      ; 7.615      ;
; -6.478 ; mammal:m1|ir[4]         ; mammal:m1|pc[3]            ; clk          ; clk         ; 1.000        ; -0.036     ; 7.429      ;
; -6.476 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.172      ; 7.635      ;
; -6.475 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 7.423      ;
; -6.473 ; mammal:m1|state[3]      ; mammal:m1|regbank[6][12]   ; clk          ; clk         ; 1.000        ; -0.045     ; 7.415      ;
; -6.472 ; mammal:m1|regbank[6][6] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.172      ; 7.631      ;
; -6.472 ; mammal:m1|regbank[6][6] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; 0.169      ; 7.628      ;
; -6.469 ; mammal:m1|ir[4]         ; mammal:m1|pc[2]            ; clk          ; clk         ; 1.000        ; -0.036     ; 7.420      ;
; -6.466 ; mammal:m1|state[0]      ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.163      ; 7.616      ;
; -6.463 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][12]   ; clk          ; clk         ; 1.000        ; 0.163      ; 7.613      ;
; -6.462 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][3]    ; clk          ; clk         ; 1.000        ; 0.141      ; 7.590      ;
; -6.461 ; mammal:m1|state[1]      ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.163      ; 7.611      ;
; -6.459 ; mammal:m1|state[4]      ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 7.410      ;
; -6.454 ; mammal:m1|regbank[4][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.223     ; 7.218      ;
; -6.450 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][2]    ; clk          ; clk         ; 1.000        ; 0.160      ; 7.597      ;
; -6.450 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][3]    ; clk          ; clk         ; 1.000        ; 0.156      ; 7.593      ;
; -6.449 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][5]    ; clk          ; clk         ; 1.000        ; 0.157      ; 7.593      ;
; -6.448 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][2]    ; clk          ; clk         ; 1.000        ; 0.138      ; 7.573      ;
; -6.447 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 7.397      ;
; -6.447 ; mammal:m1|regbank[6][6] ; mammal:m1|state[2]         ; clk          ; clk         ; 1.000        ; -0.032     ; 7.402      ;
; -6.445 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][1]    ; clk          ; clk         ; 1.000        ; 0.148      ; 7.580      ;
; -6.443 ; mammal:m1|regbank[7][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.211     ; 7.219      ;
; -6.440 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; 0.151      ; 7.578      ;
; -6.437 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; 0.141      ; 7.565      ;
; -6.436 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][10]   ; clk          ; clk         ; 1.000        ; 0.151      ; 7.574      ;
; -6.436 ; mammal:m1|regbank[6][3] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.226     ; 7.197      ;
; -6.433 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; 0.156      ; 7.576      ;
; -6.433 ; mammal:m1|regbank[6][2] ; mammal:m1|interruptreg[2]  ; clk          ; clk         ; 1.000        ; -0.027     ; 7.393      ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; mammal:m1|zeroflag        ; mammal:m1|zeroflag        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; mammal:m1|intflag         ; mammal:m1|intflag         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mammal:m1|state[0]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_sync:vga|vga_int      ; vga_sync:vga|vga_int      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|status       ; keyboard:kb1|status       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|state.IDLE   ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|count[3]     ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|count[2]     ; keyboard:kb1|count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|count[1]     ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; keyboard:kb1|state.READ   ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; keyboard:kb1|char[3]      ; keyboard:kb1|char[2]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.319      ;
; 0.194 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|pixel_tick   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.200 ; keyboard:kb1|filter[4]    ; keyboard:kb1|filter[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.202 ; keyboard:kb1|filter[2]    ; keyboard:kb1|filter[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; keyboard:kb1|state.END    ; keyboard:kb1|rx_done_tick ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; keyboard:kb1|filter[6]    ; keyboard:kb1|filter[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; keyboard:kb1|c[1]         ; keyboard:kb1|c[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; keyboard:kb1|filter[5]    ; keyboard:kb1|filter[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; keyboard:kb1|state.END    ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.268 ; keyboard:kb1|char[10]     ; keyboard:kb1|char[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.276 ; keyboard:kb1|filter[3]    ; keyboard:kb1|filter[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.276 ; keyboard:kb1|filter[7]    ; keyboard:kb1|filter[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.277 ; keyboard:kb1|filter[1]    ; keyboard:kb1|filter[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.281 ; keyboard:kb1|c[0]         ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.284 ; keyboard:kb1|state.READ   ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.296 ; keyboard:kb1|rx_done_tick ; keyboard:kb1|status       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.302 ; mammal:m1|state[1]        ; mammal:m1|state[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.305 ; vga_sync:vga|v_count[7]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_sync:vga|v_count[1]   ; vga_sync:vga|v_count[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vga_sync:vga|v_count[8]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; vga_sync:vga|h_count[7]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; vga_sync:vga|h_count[6]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; vga_sync:vga|h_count[4]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.320 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.329 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.355 ; keyboard:kb1|filter[0]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.361 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.367 ; keyboard:kb1|status       ; keyboard:kb1|state.IDLE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.376 ; mammal:m1|state[1]        ; mammal:m1|ir[3]           ; clk          ; clk         ; 0.000        ; 0.031      ; 0.491      ;
; 0.378 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.386 ; mammal:m1|state[4]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.388 ; keyboard:kb1|char[5]      ; keyboard:kb1|char[4]      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.319      ;
; 0.393 ; keyboard:kb1|state.READ   ; keyboard:kb1|count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.412 ; keyboard:kb1|c[1]         ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.531      ;
; 0.420 ; keyboard:kb1|filter[3]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.540      ;
; 0.422 ; vga_sync:vga|v_count[9]   ; vga_sync:vga|v_count[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.424 ; keyboard:kb1|state.IDLE   ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.435 ; keyboard:kb1|c[0]         ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.554      ;
; 0.440 ; mammal:m1|state[4]        ; mammal:m1|state[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.454 ; vga_sync:vga|v_count[7]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; mammal:m1|pc[9]           ; mammal:m1|pc[9]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.583      ;
; 0.455 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; mammal:m1|state[1]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; vga_sync:vga|h_count[3]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; keyboard:kb1|filter[4]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; keyboard:kb1|filter[2]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; vga_sync:vga|h_count[5]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; mammal:m1|state[1]        ; mammal:m1|state[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga_sync:vga|v_count[0]   ; vga_sync:vga|v_count[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; keyboard:kb1|filter[1]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; vga_sync:vga|v_count[6]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; vga_sync:vga|v_count[4]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vga_sync:vga|v_count[2]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; vga_sync:vga|h_count[2]   ; vga_sync:vga|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vga_sync:vga|h_count[0]   ; vga_sync:vga|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; vga_sync:vga|h_count[6]   ; vga_sync:vga|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.477 ; vga_sync:vga|h_count[4]   ; vga_sync:vga|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.478 ; keyboard:kb1|char[7]      ; keyboard:kb1|char[6]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.605      ;
; 0.484 ; mammal:m1|state[3]        ; mammal:m1|intflag         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.604      ;
; 0.490 ; mammal:m1|state[3]        ; mammal:m1|state[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.499 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|vga_int      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; vga_sync:vga|pixel_tick   ; vga_sync:vga|h_count[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.500 ; keyboard:kb1|status       ; keyboard:kb1|state.READ   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.504 ; keyboard:kb1|count[0]     ; keyboard:kb1|state.END    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.506 ; keyboard:kb1|count[0]     ; keyboard:kb1|count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.516 ; mammal:m1|pc[8]           ; mammal:m1|pc[8]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.644      ;
; 0.518 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; vga_sync:vga|v_count[1]   ; vga_sync:vga|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; keyboard:kb1|filter[7]    ; keyboard:kb1|c[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; vga_sync:vga|v_count[5]   ; vga_sync:vga|v_count[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; vga_sync:vga|v_count[3]   ; vga_sync:vga|v_count[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; vga_sync:vga|h_count[1]   ; vga_sync:vga|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|c[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|c[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|char[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|filter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|rx_done_tick  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.END     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.IDLE    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|state.READ    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kb1|status        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]    ;
+--------+--------------+----------------+------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2c      ; clk        ; 1.014 ; 1.642 ; Rise       ; clk             ;
; ps2d      ; clk        ; 1.168 ; 1.784 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2c      ; clk        ; -0.800 ; -1.411 ; Rise       ; clk             ;
; ps2d      ; clk        ; -0.953 ; -1.559 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hsync     ; clk        ; 4.980 ; 4.823 ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 8.830 ; 9.180 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 8.830 ; 9.180 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 8.683 ; 9.017 ; Rise       ; clk             ;
; vsync     ; clk        ; 4.714 ; 4.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hsync     ; clk        ; 4.233 ; 4.108 ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 4.701 ; 4.825 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 4.915 ; 5.165 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 4.701 ; 4.825 ; Rise       ; clk             ;
; vsync     ; clk        ; 3.976 ; 3.943 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.039    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -12.039    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37807.579 ; 0.0   ; 0.0      ; 0.0     ; -4647.222           ;
;  clk             ; -37807.579 ; 0.000 ; N/A      ; N/A     ; -4647.222           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2c      ; clk        ; 1.805 ; 2.272 ; Rise       ; clk             ;
; ps2d      ; clk        ; 2.121 ; 2.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2c      ; clk        ; -0.800 ; -1.411 ; Rise       ; clk             ;
; ps2d      ; clk        ; -0.953 ; -1.559 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hsync     ; clk        ; 8.376  ; 8.399  ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 15.485 ; 15.446 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 15.485 ; 15.446 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 15.204 ; 15.142 ; Rise       ; clk             ;
; vsync     ; clk        ; 7.958  ; 7.990  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hsync     ; clk        ; 4.233 ; 4.108 ; Rise       ; clk             ;
; rgb[*]    ; clk        ; 4.701 ; 4.825 ; Rise       ; clk             ;
;  rgb[0]   ; clk        ; 4.915 ; 5.165 ; Rise       ; clk             ;
;  rgb[1]   ; clk        ; 4.701 ; 4.825 ; Rise       ; clk             ;
; vsync     ; clk        ; 3.976 ; 3.943 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; pushbutton              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2c                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2d                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6435520  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6435520  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 184   ; 184  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Jan 20 13:43:47 2024
Info: Command: quartus_sta MicroprocessorProject -c MicroprocessorProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MicroprocessorProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.039          -37807.579 clk 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.345               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4385.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.748
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.748          -33554.646 clk 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.300               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4385.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.831
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.831          -20888.049 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4647.222 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4733 megabytes
    Info: Processing ended: Sat Jan 20 13:43:52 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


