# ASIC设计中的井栓单元

August 29, 2020 by [Team VLSI](https://teamvlsi.com/author/team-vlsi)

井栓单元 [well tap cell]（或Tap单元）用于防止CMOS设计中的锁存现象。井栓单元将nwell连接到VDD，将p-衬底连接到VSS，以防止锁存问题。井栓单元没有逻辑功能，只是为nwell和p-衬底提供了一个连接，因此井栓单元被称为仅物理单元。在本文中，我们将讨论井栓单元的结构、井栓单元的需求以及如何在物理设计流程中放置它们。

## 井栓单元：

井栓单元没有逻辑功能，只有两个连接。

- nwell到电源（VDD）
- p-衬底到地（VSS）

井栓布局的典型结构如图1所示。井栓单元没有输入和输出引脚，因此它被称为物理单元。

<div style="text-align:center;">
  <img src="wellTapCell.png" alt="ASIC Flow" width="80" />
  <h4>图1 井栓单元的布局</h4>
</div>

## 为什么需要井栓单元：

早期没有井栓单元的概念，标准单元设计中每个标准单元内部都有nwell到VDD和p-衬底到VSS的连接。但这种标准单元设计占用了更多的面积，为了节省空间，后来演变出了无井电池单元的概念。在无井电池单元中，标准单元内部没有井铺设，井铺设是由一个称为井栓单元的单独标准单元提供的。因此，井栓单元是无井标准单元库的一部分。图2显示了传统标准单元和无井标准单元的结构。

<div style="text-align:center;">
  <img src="TaplessCell.png" alt="ASIC Flow" width="350" />
  <h4>图2 传统标准单元和无井标准单元的结构</h4>
</div>

井栓单元用于防止设计中的锁存问题。如何防止锁存问题，在本博客文章“CMOS中的锁存预防”中已经解释。

## 井栓单元的放置：

井栓单元放置在宏单元布局和电源轨道创建之后。这个阶段称为**预放置阶段**。井栓单元在每一行放置时间隔放置。井栓单元之间的最大距离必须符合特定技术库的DRC规则。图3显示了井栓单元的典型放置。

<div style="text-align:center;">
  <img src="wellTapPlacement.png" alt="ASIC Flow" width="350" />
  <h4>图3 井栓单元的放置</h4>
</div>

井栓单元通常在交替行中以直线列放置，形成棋盘格模式以提供井栓的最大覆盖范围。如果一个宏位于垂直列的路径上，那么垂直列的放置将与宏一起移动，如图所示。

该放置使用PnR工具命令执行。对于ICC和Innovus工具，使用以下命令来放置井栓单元。

### 对于Innovus工具：

`set_well_tap_mode -rule <> -bottom_tap_cell <cellName> -top_cell_name <cellName> -cell <>`

`addWellTap  -cell <cellName> -cellInterval <maxGap> -prefix <prefixName> -checkerBoard -fixedGap`

`verifyWellTap -report <reportName>`

有关更多详细信息，请参考Innovus工具的用户指南。

### 对于ICC工具：
`add_tap_cell_array –ignore_soft_blockage true –master_cell_name $tapCell–distance $tapPitch –connect_power_name VDD –connect_ground_name VSS –respect_keepout-pattern stagger_every_other_row –tap_cell_identifier WELLTAP`

## 谢谢

原文链接：https://teamvlsi.com/2020/08/well-tap-cell-in-asic-design.html