TimeQuest Timing Analyzer report for counter_demo
Tue Oct 29 23:35:12 2019
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; counter_demo                                        ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 245.76 MHz ; 245.76 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.069 ; -106.954           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -55.685                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.069 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.526      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -3.055 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.980      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.448      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.445      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.443      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.970 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.427      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.851      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.850      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.874 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 1.000        ; -0.547     ; 3.325      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.792      ;
; -2.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.324      ;
; -2.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.324      ;
; -2.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.324      ;
; -2.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.541     ; 3.324      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.428 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.694      ;
; 0.506 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.239      ;
; 0.513 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.240      ;
; 0.514 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.241      ;
; 0.515 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.242      ;
; 0.525 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.258      ;
; 0.527 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.254      ;
; 0.527 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.254      ;
; 0.529 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.256      ;
; 0.533 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.260      ;
; 0.544 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.509      ; 1.239      ;
; 0.563 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.829      ;
; 0.564 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.509      ; 1.259      ;
; 0.601 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.867      ;
; 0.614 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.880      ;
; 0.627 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.360      ;
; 0.632 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.365      ;
; 0.638 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.922      ;
; 0.639 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.367      ;
; 0.641 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.368      ;
; 0.642 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.926      ;
; 0.642 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.096      ; 0.924      ;
; 0.644 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.928      ;
; 0.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.379      ;
; 0.652 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.385      ;
; 0.653 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.380      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.385      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.386      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.079      ; 0.928      ;
; 0.666 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.932      ;
; 0.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.509      ; 1.365      ;
; 0.675 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.941      ;
; 0.683 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.948      ;
; 0.689 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.509      ; 1.384      ;
; 0.753 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.486      ;
; 0.753 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.486      ;
; 0.759 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.492      ;
; 0.767 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.494      ;
; 0.767 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.494      ;
; 0.772 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.505      ;
; 0.773 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.506      ;
; 0.778 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.511      ;
; 0.781 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.508      ;
; 0.784 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.511      ;
; 0.796 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.509      ; 1.491      ;
; 0.814 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.509      ; 1.509      ;
; 0.879 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.612      ;
; 0.879 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.612      ;
; 0.880 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.613      ;
; 0.886 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.619      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.620      ;
; 0.898 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.631      ;
; 0.899 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.632      ;
; 0.899 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.632      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.547      ; 1.637      ;
; 0.906 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; clock        ; clock       ; 0.000        ; 0.080      ; 1.172      ;
; 0.907 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.634      ;
; 0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.541      ; 1.637      ;
; 0.969 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.098      ; 1.253      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.975 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.098      ; 1.260      ;
; 0.976 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.242      ;
; 0.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.251      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.252      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key3_n        ; clock      ; 2.998 ; 3.383 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; 5.326 ; 5.722 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 5.078 ; 5.451 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 5.194 ; 5.575 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 5.308 ; 5.695 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 5.326 ; 5.722 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key3_n        ; clock      ; -2.608 ; -2.967 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; -2.776 ; -3.124 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -2.776 ; -3.124 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -2.863 ; -3.256 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -2.939 ; -3.347 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -3.007 ; -3.337 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 11.696 ; 11.599 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 9.863  ; 9.883  ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 10.672 ; 10.720 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 11.696 ; 11.599 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 8.012  ; 7.934  ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 8.316  ; 8.230  ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 10.212 ; 10.261 ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 9.185  ; 9.242  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 11.468 ; 11.429 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 8.583  ; 8.673  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 9.359  ; 9.450  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 9.981  ; 10.057 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 11.468 ; 11.429 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 6.957  ; 6.893  ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 8.735  ; 8.764  ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 9.617  ; 9.605  ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 10.605 ; 10.418 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 6.957  ; 6.893  ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 7.255  ; 7.256  ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 9.151  ; 9.267  ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 8.096  ; 8.264  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 7.513  ; 7.553  ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 7.513  ; 7.553  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 8.263  ; 8.303  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 8.860  ; 8.886  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 10.342 ; 10.253 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.31 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.741 ; -94.900           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -55.685                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.741 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.244      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.685 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.619      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.173      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.159      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.646 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.149      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.148      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.512      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.575 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.065     ; 3.509      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.548 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 1.000        ; -0.502     ; 3.045      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.474      ;
; -2.535 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.038      ;
; -2.535 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.038      ;
; -2.535 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.038      ;
; -2.535 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.496     ; 3.038      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.388 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.630      ;
; 0.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.127      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.128      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.129      ;
; 0.466 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.133      ;
; 0.468 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.135      ;
; 0.468 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.135      ;
; 0.472 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.145      ;
; 0.476 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.143      ;
; 0.480 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.147      ;
; 0.490 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.128      ;
; 0.508 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.146      ;
; 0.513 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.755      ;
; 0.550 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.792      ;
; 0.553 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.226      ;
; 0.560 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.802      ;
; 0.564 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.237      ;
; 0.571 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.244      ;
; 0.572 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.239      ;
; 0.576 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.243      ;
; 0.578 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.245      ;
; 0.583 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.256      ;
; 0.585 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.844      ;
; 0.587 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.256      ;
; 0.590 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.257      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.237      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.843      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.846      ;
; 0.606 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.847      ;
; 0.607 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.070      ; 0.848      ;
; 0.610 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.852      ;
; 0.617 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.255      ;
; 0.619 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.861      ;
; 0.624 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.866      ;
; 0.663 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.336      ;
; 0.663 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.336      ;
; 0.675 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.348      ;
; 0.681 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.354      ;
; 0.682 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.355      ;
; 0.686 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.353      ;
; 0.686 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.353      ;
; 0.693 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.366      ;
; 0.696 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.363      ;
; 0.699 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.366      ;
; 0.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.351      ;
; 0.726 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.364      ;
; 0.773 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.446      ;
; 0.773 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.446      ;
; 0.774 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.447      ;
; 0.789 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.462      ;
; 0.791 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.464      ;
; 0.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.465      ;
; 0.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.465      ;
; 0.796 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.463      ;
; 0.803 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.476      ;
; 0.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.473      ;
; 0.809 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.496      ; 1.476      ;
; 0.827 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.069      ;
; 0.875 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.088      ; 1.134      ;
; 0.883 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.556      ;
; 0.884 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.557      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.128      ;
; 0.888 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.088      ; 1.147      ;
; 0.888 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.502      ; 1.561      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.299  ; 0.517        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key3_n        ; clock      ; 2.686 ; 2.909 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; 4.815 ; 5.092 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 4.538 ; 4.861 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 4.706 ; 4.952 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 4.815 ; 5.081 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 4.808 ; 5.092 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key3_n        ; clock      ; -2.334 ; -2.543 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; -2.461 ; -2.666 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -2.461 ; -2.666 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -2.537 ; -2.779 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -2.626 ; -2.864 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -2.643 ; -2.852 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 10.688 ; 10.441 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 8.937  ; 8.901  ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 9.656  ; 9.537  ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 10.688 ; 10.441 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 7.190  ; 7.154  ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 7.478  ; 7.419  ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 9.192  ; 9.168  ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 8.249  ; 8.382  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 10.287 ; 10.297 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 7.753  ; 7.810  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 8.455  ; 8.558  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 9.011  ; 9.129  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 10.287 ; 10.297 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 6.254 ; 6.184 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 7.928 ; 7.858 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 8.685 ; 8.539 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 9.682 ; 9.352 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 6.254 ; 6.184 ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 6.535 ; 6.503 ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 8.230 ; 8.242 ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 7.269 ; 7.467 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 6.735 ; 6.800 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 6.735 ; 6.800 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 7.412 ; 7.522 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 7.946 ; 8.070 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 9.216 ; 9.234 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.942 ; -30.213           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -46.777                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.942 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.893      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.932 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.665      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.912 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.645      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.910 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.643      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.887 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.620      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.614      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.820      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.818      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.812      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.857 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.254     ; 1.590      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
; -0.856 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.803      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.198 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ; clock        ; clock       ; 0.000        ; 0.041      ; 0.323      ;
; 0.230 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.572      ;
; 0.236 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.574      ;
; 0.236 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.574      ;
; 0.237 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.575      ;
; 0.245 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.587      ;
; 0.246 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.243      ; 0.573      ;
; 0.247 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.585      ;
; 0.247 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.585      ;
; 0.249 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.587      ;
; 0.251 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.589      ;
; 0.259 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ; clock        ; clock       ; 0.000        ; 0.041      ; 0.384      ;
; 0.261 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.243      ; 0.588      ;
; 0.263 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ; clock        ; clock       ; 0.000        ; 0.041      ; 0.388      ;
; 0.270 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ; clock        ; clock       ; 0.000        ; 0.041      ; 0.395      ;
; 0.292 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.635      ;
; 0.294 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.428      ;
; 0.297 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.639      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.423      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.640      ;
; 0.303 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.641      ;
; 0.305 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.430      ;
; 0.308 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.650      ;
; 0.309 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.434      ;
; 0.309 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.434      ;
; 0.312 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.436      ;
; 0.312 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.243      ; 0.639      ;
; 0.312 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.654      ;
; 0.313 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.651      ;
; 0.316 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.654      ;
; 0.317 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.655      ;
; 0.326 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.243      ; 0.653      ;
; 0.359 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.701      ;
; 0.360 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.702      ;
; 0.364 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.706      ;
; 0.369 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.707      ;
; 0.369 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.707      ;
; 0.374 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.716      ;
; 0.375 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.717      ;
; 0.378 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.720      ;
; 0.379 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.243      ; 0.706      ;
; 0.381 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.719      ;
; 0.382 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.720      ;
; 0.391 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.243      ; 0.718      ;
; 0.411 ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.536      ;
; 0.425 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.767      ;
; 0.426 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.768      ;
; 0.427 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.769      ;
; 0.431 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.773      ;
; 0.435 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.773      ;
; 0.440 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.782      ;
; 0.441 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.783      ;
; 0.441 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.783      ;
; 0.443 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.258      ; 0.785      ;
; 0.447 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.785      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.254      ; 0.786      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.584      ;
; 0.451 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.575      ;
; 0.456 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.589      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[0]         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[1]         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[2]         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q[3]         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[0]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[1]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[2]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func_top:sync_C|sync_counter_func_reset_5:\M1:reset_5|q_out[3]     ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella16|clk                       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella17|clk                       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella19|clk                       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella21|clk                       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella24|clk                       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella28|clk                       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella30|clk                       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella6|clk                        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkEnable_out~reg0_I|clk                                                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella0|clk                        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella10|clk                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella11|clk                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella12|clk                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella13|clk                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella14|clk                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella15|clk                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella18|clk                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key3_n        ; clock      ; 1.390 ; 2.050 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; 2.532 ; 3.125 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 2.426 ; 2.975 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 2.455 ; 3.071 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 2.532 ; 3.125 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 2.523 ; 3.113 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key3_n        ; clock      ; -1.192 ; -1.832 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; -1.270 ; -1.882 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -1.270 ; -1.882 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -1.293 ; -1.924 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -1.350 ; -1.992 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -1.347 ; -1.940 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 6.052 ; 6.322 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 5.195 ; 5.368 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 5.767 ; 5.958 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 6.052 ; 6.322 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 4.220 ; 4.245 ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 4.371 ; 4.416 ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 5.555 ; 5.706 ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 4.962 ; 4.837 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 6.353 ; 6.180 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 4.550 ; 4.544 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 5.035 ; 4.961 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 5.376 ; 5.258 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 6.353 ; 6.180 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 3.664 ; 3.706 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 4.593 ; 4.777 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 5.206 ; 5.374 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 5.486 ; 5.704 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 3.664 ; 3.706 ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 3.813 ; 3.918 ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 4.998 ; 5.200 ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 4.401 ; 4.332 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 4.059 ; 3.966 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 4.059 ; 3.966 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 4.527 ; 4.369 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 4.855 ; 4.654 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 5.828 ; 5.573 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.069   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -3.069   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -106.954 ; 0.0   ; 0.0      ; 0.0     ; -55.685             ;
;  clock           ; -106.954 ; 0.000 ; N/A      ; N/A     ; -55.685             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key3_n        ; clock      ; 2.998 ; 3.383 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; 5.326 ; 5.722 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 5.078 ; 5.451 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 5.194 ; 5.575 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 5.308 ; 5.695 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 5.326 ; 5.722 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key3_n        ; clock      ; -1.192 ; -1.832 ; Rise       ; clock           ;
; key_speed[*]  ; clock      ; -1.270 ; -1.882 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -1.270 ; -1.882 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -1.293 ; -1.924 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -1.350 ; -1.992 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -1.347 ; -1.940 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 11.696 ; 11.599 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 9.863  ; 9.883  ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 10.672 ; 10.720 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 11.696 ; 11.599 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 8.012  ; 7.934  ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 8.316  ; 8.230  ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 10.212 ; 10.261 ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 9.185  ; 9.242  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 11.468 ; 11.429 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 8.583  ; 8.673  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 9.359  ; 9.450  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 9.981  ; 10.057 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 11.468 ; 11.429 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 3.664 ; 3.706 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 4.593 ; 4.777 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 5.206 ; 5.374 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 5.486 ; 5.704 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 3.664 ; 3.706 ; Rise       ; clock           ;
;  hex0_n[4] ; clock      ; 3.813 ; 3.918 ; Rise       ; clock           ;
;  hex0_n[5] ; clock      ; 4.998 ; 5.200 ; Rise       ; clock           ;
;  hex0_n[6] ; clock      ; 4.401 ; 4.332 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 4.059 ; 3.966 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 4.059 ; 3.966 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 4.527 ; 4.369 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 4.855 ; 4.654 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 5.828 ; 5.573 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hex0_n[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key3_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1606     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1606     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 173   ; 173  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Oct 29 23:35:09 2019
Info: Command: quartus_sta counter_demo -c counter_demo
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.069            -106.954 clock 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.741
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.741             -94.900 clock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.942
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.942             -30.213 clock 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.777 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4924 megabytes
    Info: Processing ended: Tue Oct 29 23:35:12 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


