Timing Analyzer report for projeto_final
Mon Dec  2 19:56:31 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'entrada_operacoes:entrada|executar_operacao'
 13. Slow 1200mV 85C Model Setup: 'entrada_operacoes:entrada|operacao[0]'
 14. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|ler_escrever_brg'
 15. Slow 1200mV 85C Model Setup: 'clk'
 16. Slow 1200mV 85C Model Hold: 'entrada_operacoes:entrada|executar_operacao'
 17. Slow 1200mV 85C Model Hold: 'entrada_operacoes:entrada|operacao[0]'
 18. Slow 1200mV 85C Model Hold: 'clk'
 19. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|ler_escrever_brg'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'entrada_operacoes:entrada|executar_operacao'
 28. Slow 1200mV 0C Model Setup: 'entrada_operacoes:entrada|operacao[0]'
 29. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|ler_escrever_brg'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'entrada_operacoes:entrada|executar_operacao'
 32. Slow 1200mV 0C Model Hold: 'entrada_operacoes:entrada|operacao[0]'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|ler_escrever_brg'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'entrada_operacoes:entrada|executar_operacao'
 42. Fast 1200mV 0C Model Setup: 'entrada_operacoes:entrada|operacao[0]'
 43. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|ler_escrever_brg'
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Hold: 'entrada_operacoes:entrada|operacao[0]'
 46. Fast 1200mV 0C Model Hold: 'entrada_operacoes:entrada|executar_operacao'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|ler_escrever_brg'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; projeto_final                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.0%      ;
;     Processor 3            ;   6.6%      ;
;     Processor 4            ;   6.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; acesso_ram:acesso|ler_escrever_brg          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|ler_escrever_brg }          ;
; clk                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                         ;
; entrada_operacoes:entrada|executar_operacao ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { entrada_operacoes:entrada|executar_operacao } ;
; entrada_operacoes:entrada|operacao[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { entrada_operacoes:entrada|operacao[0] }       ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 73.66 MHz  ; 73.66 MHz       ; entrada_operacoes:entrada|operacao[0] ;                                                               ;
; 280.66 MHz ; 250.0 MHz       ; clk                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                  ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; entrada_operacoes:entrada|executar_operacao ; -8.124 ; -332.523      ;
; entrada_operacoes:entrada|operacao[0]       ; -7.512 ; -430.868      ;
; acesso_ram:acesso|ler_escrever_brg          ; -6.914 ; -134.273      ;
; clk                                         ; -6.273 ; -2650.354     ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; entrada_operacoes:entrada|executar_operacao ; -0.320 ; -3.009        ;
; entrada_operacoes:entrada|operacao[0]       ; -0.175 ; -0.571        ;
; clk                                         ; 0.300  ; 0.000         ;
; acesso_ram:acesso|ler_escrever_brg          ; 1.180  ; 0.000         ;
+---------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk                                         ; -3.000 ; -1250.422     ;
; entrada_operacoes:entrada|executar_operacao ; 0.307  ; 0.000         ;
; entrada_operacoes:entrada|operacao[0]       ; 0.402  ; 0.000         ;
; acesso_ram:acesso|ler_escrever_brg          ; 0.413  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'entrada_operacoes:entrada|executar_operacao'                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                             ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; -8.124 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.038      ; 9.761      ;
; -7.893 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.040      ; 8.385      ;
; -7.318 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.171      ; 7.941      ;
; -7.233 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.215      ; 7.900      ;
; -7.117 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.167      ; 7.736      ;
; -7.092 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[4]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.234      ; 8.788      ;
; -7.071 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.576      ; 9.038      ;
; -7.061 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.566      ; 9.007      ;
; -6.971 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[12] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.040      ; 8.604      ;
; -6.967 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.283      ; 8.574      ;
; -6.918 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.576      ; 8.885      ;
; -6.915 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[5]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.912      ;
; -6.908 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.566      ; 8.854      ;
; -6.906 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.380      ; 8.885      ;
; -6.887 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.035      ; 8.523      ;
; -6.885 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.206      ; 7.543      ;
; -6.877 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.178      ; 7.507      ;
; -6.823 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.185      ; 7.460      ;
; -6.812 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[9]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.037      ; 8.622      ;
; -6.741 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.576      ; 8.708      ;
; -6.738 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[15] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.043      ; 8.379      ;
; -6.732 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[10] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.036      ; 8.367      ;
; -6.731 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.566      ; 8.677      ;
; -6.728 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.576      ; 9.049      ;
; -6.723 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[0]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.039      ; 8.536      ;
; -6.709 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.034      ; 8.342      ;
; -6.698 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[11] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.035      ; 8.251      ;
; -6.689 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[2]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 8.503      ;
; -6.682 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.382      ; 7.516      ;
; -6.666 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[7]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.038      ; 8.299      ;
; -6.647 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a82~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.618      ; 8.054      ;
; -6.636 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a2~porta_we_reg   ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.628      ; 8.053      ;
; -6.575 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.576      ; 8.896      ;
; -6.562 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a83~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.163      ; 7.177      ;
; -6.557 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.619      ; 7.965      ;
; -6.551 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.614      ; 7.954      ;
; -6.519 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.380      ; 8.498      ;
; -6.514 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a67~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.154      ; 7.120      ;
; -6.503 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.443      ; 7.554      ;
; -6.436 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.629      ; 7.854      ;
; -6.431 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[6]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.197      ; 8.406      ;
; -6.413 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a100~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.443      ; 7.464      ;
; -6.413 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.487      ; 7.508      ;
; -6.405 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a101~porta_we_reg ; acesso_ram:acesso|entrada_brg[5]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.439      ; 7.444      ;
; -6.398 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.576      ; 8.719      ;
; -6.346 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg   ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.424      ; 8.094      ;
; -6.325 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.632      ; 7.435      ;
; -6.325 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.382      ; 7.159      ;
; -6.318 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a88~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.420      ; 8.062      ;
; -6.283 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a29~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.199      ; 8.081      ;
; -6.280 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a22~porta_we_reg  ; acesso_ram:acesso|entrada_brg[6]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.416      ; 7.303      ;
; -6.279 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.380      ; 8.258      ;
; -6.275 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a36~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.454      ; 7.337      ;
; -6.271 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a40~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.436      ; 8.031      ;
; -6.264 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.179      ; 8.042      ;
; -6.249 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.624      ; 7.351      ;
; -6.249 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.419      ; 7.992      ;
; -6.247 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.195      ; 8.041      ;
; -6.243 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.609      ; 7.329      ;
; -6.241 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.411      ; 7.257      ;
; -6.227 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a123~porta_we_reg ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.597      ; 7.302      ;
; -6.226 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.424      ; 7.255      ;
; -6.220 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a126~porta_we_reg ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.594      ; 7.291      ;
; -6.218 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a116~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.428      ; 7.254      ;
; -6.217 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.616      ; 7.311      ;
; -6.203 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.439      ; 7.250      ;
; -6.190 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a95~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.440      ; 7.235      ;
; -6.189 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.406      ; 7.200      ;
; -6.173 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.661      ; 7.311      ;
; -6.168 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a78~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.604      ; 7.249      ;
; -6.166 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a93~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.186      ; 7.951      ;
; -6.158 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.443      ; 7.206      ;
; -6.155 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a84~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.432      ; 7.195      ;
; -6.146 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_we_reg ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.620      ; 7.243      ;
; -6.139 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.173      ; 7.913      ;
; -6.139 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a111~porta_we_reg ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.418      ; 7.162      ;
; -6.137 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a34~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.632      ; 7.558      ;
; -6.135 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.168      ; 7.904      ;
; -6.133 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg   ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.589      ; 7.200      ;
; -6.132 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.620      ; 7.229      ;
; -6.128 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[11] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.377      ; 8.023      ;
; -6.128 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[7]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.380      ; 8.103      ;
; -6.118 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a79~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.433      ; 7.156      ;
; -6.113 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a43~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.607      ; 7.198      ;
; -6.107 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a53~porta_we_reg  ; acesso_ram:acesso|entrada_brg[5]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.419      ; 7.126      ;
; -6.101 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a18~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.592      ; 7.482      ;
; -6.099 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.434      ; 7.138      ;
; -6.095 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.664      ; 7.237      ;
; -6.093 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.176      ; 7.868      ;
; -6.087 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a44~porta_we_reg  ; acesso_ram:acesso|valor_display[12] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.167      ; 7.847      ;
; -6.083 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_we_reg  ; acesso_ram:acesso|valor_display[15] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.178      ; 7.859      ;
; -6.082 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a88~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.585      ; 7.145      ;
; -6.071 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|entrada_brg[10]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.636      ; 7.182      ;
; -6.065 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a126~porta_we_reg ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.161      ; 7.825      ;
; -6.065 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a60~porta_we_reg  ; acesso_ram:acesso|valor_display[12] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.171      ; 7.829      ;
; -6.061 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.478      ; 7.147      ;
; -6.060 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.200      ; 7.778      ;
; -6.058 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.667      ; 7.194      ;
; -6.058 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a40~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.601      ; 7.137      ;
; -6.049 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.398      ; 7.052      ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'entrada_operacoes:entrada|operacao[0]'                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                             ; Launch Clock                                ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+
; -7.512 ; entrada_operacoes:entrada|ler_valor                                                                                ; acesso_ram:acesso|valor_display[14] ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.150      ; 9.761      ;
; -7.410 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.569     ; 5.427      ;
; -7.359 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.590     ; 5.372      ;
; -7.335 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.588     ; 5.350      ;
; -7.281 ; entrada_operacoes:entrada|ler_valor                                                                                ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.152      ; 8.385      ;
; -7.266 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.601     ; 5.276      ;
; -7.228 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.599     ; 5.240      ;
; -7.223 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.591     ; 5.235      ;
; -7.216 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.402     ; 5.400      ;
; -7.169 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.589     ; 5.183      ;
; -7.127 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.471     ; 5.259      ;
; -7.120 ; acesso_ram:acesso|a_ula[8]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.423     ; 5.283      ;
; -7.118 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.439     ; 5.258      ;
; -7.108 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.451     ; 5.243      ;
; -7.094 ; acesso_ram:acesso|a_ula[9]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.425     ; 5.255      ;
; -7.079 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.423     ; 5.259      ;
; -7.050 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.585     ; 5.076      ;
; -7.011 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.410     ; 5.204      ;
; -6.987 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.575     ; 5.183      ;
; -6.966 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.470     ; 5.099      ;
; -6.951 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.391     ; 5.146      ;
; -6.950 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.418     ; 4.999      ;
; -6.944 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.455     ; 5.092      ;
; -6.942 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.427     ; 5.118      ;
; -6.940 ; acesso_ram:acesso|a_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.397     ; 5.314      ;
; -6.930 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.585     ; 4.924      ;
; -6.927 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.455     ; 5.243      ;
; -6.924 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.583     ; 5.427      ;
; -6.918 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.258     ; 5.110      ;
; -6.916 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.217     ; 5.148      ;
; -6.916 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.571     ; 4.931      ;
; -6.908 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.481     ; 5.038      ;
; -6.896 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.424     ; 5.083      ;
; -6.895 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.403     ; 5.078      ;
; -6.893 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.308     ; 5.188      ;
; -6.887 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.398     ; 5.260      ;
; -6.880 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.292     ; 5.359      ;
; -6.878 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.406     ; 5.243      ;
; -6.873 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.604     ; 5.372      ;
; -6.871 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.288     ; 5.169      ;
; -6.859 ; acesso_ram:acesso|b_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.336     ; 5.134      ;
; -6.849 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.602     ; 5.350      ;
; -6.842 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.250     ; 5.059      ;
; -6.838 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.274     ; 5.020      ;
; -6.835 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.307     ; 4.978      ;
; -6.825 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.403     ; 5.008      ;
; -6.822 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.159     ; 5.119      ;
; -6.818 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.274     ; 5.000      ;
; -6.814 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.407     ; 5.178      ;
; -6.813 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.414     ; 5.002      ;
; -6.812 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.413     ; 5.002      ;
; -6.810 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.425     ; 4.835      ;
; -6.808 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.266     ; 4.991      ;
; -6.798 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.444     ; 4.827      ;
; -6.798 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.423     ; 4.978      ;
; -6.782 ; acesso_ram:acesso|a_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.413     ; 4.972      ;
; -6.780 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.615     ; 5.276      ;
; -6.761 ; acesso_ram:acesso|a_ula[8]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.443     ; 4.921      ;
; -6.759 ; acesso_ram:acesso|b_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.320     ; 5.025      ;
; -6.758 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.405     ; 4.964      ;
; -6.757 ; acesso_ram:acesso|a_ula[14]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.419     ; 4.949      ;
; -6.751 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.442     ; 4.782      ;
; -6.742 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.613     ; 5.240      ;
; -6.737 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.605     ; 5.235      ;
; -6.733 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.467     ; 4.845      ;
; -6.731 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.465     ; 4.877      ;
; -6.730 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.416     ; 5.400      ;
; -6.727 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.249     ; 4.933      ;
; -6.726 ; acesso_ram:acesso|a_ula[14]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.263     ; 4.918      ;
; -6.723 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.466     ; 4.868      ;
; -6.721 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.273     ; 4.904      ;
; -6.717 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.250     ; 4.924      ;
; -6.715 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.324     ; 4.864      ;
; -6.710 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.409     ; 4.912      ;
; -6.709 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.417     ; 4.903      ;
; -6.706 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.283      ; 7.941      ;
; -6.706 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.422     ; 4.887      ;
; -6.701 ; acesso_ram:acesso|a_ula[10]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.445     ; 4.859      ;
; -6.698 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.298     ; 4.867      ;
; -6.686 ; acesso_ram:acesso|a_ula[9]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.281     ; 4.855      ;
; -6.683 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.603     ; 5.183      ;
; -6.678 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.250     ; 4.895      ;
; -6.676 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.443     ; 4.836      ;
; -6.674 ; acesso_ram:acesso|a_ula[13]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.395     ; 4.882      ;
; -6.666 ; acesso_ram:acesso|a_ula[9]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.445     ; 4.824      ;
; -6.654 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.417     ; 4.848      ;
; -6.654 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.276     ; 4.851      ;
; -6.651 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.307     ; 4.947      ;
; -6.647 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.423     ; 4.827      ;
; -6.645 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.135     ; 4.977      ;
; -6.644 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.298     ; 4.803      ;
; -6.642 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.270     ; 4.829      ;
; -6.640 ; acesso_ram:acesso|a_ula[8]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.439     ; 4.780      ;
; -6.637 ; acesso_ram:acesso|b_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.325     ; 5.083      ;
; -6.634 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.274     ; 4.816      ;
; -6.634 ; acesso_ram:acesso|a_ula[8]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.437     ; 5.283      ;
; -6.632 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.453     ; 5.258      ;
; -6.626 ; acesso_ram:acesso|a_ula[13]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.247     ; 4.829      ;
; -6.621 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.327      ; 7.900      ;
; -6.620 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.417     ; 4.814      ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|ler_escrever_brg'                                                                                                                                                                            ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock                                ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; -6.914 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.576     ; 4.977      ;
; -6.888 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.586     ; 4.950      ;
; -6.857 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.584     ; 4.911      ;
; -6.847 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.575     ; 4.904      ;
; -6.817 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.597     ; 4.868      ;
; -6.724 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.588     ; 4.775      ;
; -6.711 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.570     ; 4.742      ;
; -6.667 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.581     ; 4.687      ;
; -6.574 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.587     ; 4.626      ;
; -6.560 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.580     ; 4.609      ;
; -6.522 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.591     ; 4.560      ;
; -6.521 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.582     ; 4.688      ;
; -6.515 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.569     ; 4.709      ;
; -6.487 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.595     ; 4.530      ;
; -6.468 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.463     ; 4.761      ;
; -6.458 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.579     ; 4.531      ;
; -6.428 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.590     ; 4.977      ;
; -6.413 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.474     ; 4.695      ;
; -6.402 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.600     ; 4.950      ;
; -6.371 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.598     ; 4.911      ;
; -6.361 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.589     ; 4.904      ;
; -6.331 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.611     ; 4.868      ;
; -6.327 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.577     ; 4.389      ;
; -6.308 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.592     ; 4.357      ;
; -6.288 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.586     ; 4.334      ;
; -6.270 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.581     ; 4.330      ;
; -6.238 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.602     ; 4.775      ;
; -6.234 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.590     ; 4.296      ;
; -6.225 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.584     ; 4.742      ;
; -6.181 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.595     ; 4.687      ;
; -6.159 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.593     ; 4.315      ;
; -6.137 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.592     ; 4.295      ;
; -6.135 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.581     ; 4.304      ;
; -6.119 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.431     ; 4.469      ;
; -6.118 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.458     ; 4.285      ;
; -6.088 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.601     ; 4.626      ;
; -6.074 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.594     ; 4.609      ;
; -6.063 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.580     ; 4.246      ;
; -6.057 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.469     ; 4.213      ;
; -6.036 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.605     ; 4.560      ;
; -6.035 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.596     ; 4.688      ;
; -6.029 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.583     ; 4.709      ;
; -6.001 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.609     ; 4.530      ;
; -5.998 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.471     ; 4.284      ;
; -5.991 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.460     ; 4.288      ;
; -5.982 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.477     ; 4.761      ;
; -5.972 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.593     ; 4.531      ;
; -5.927 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.488     ; 4.695      ;
; -5.841 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.591     ; 4.389      ;
; -5.822 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.606     ; 4.357      ;
; -5.802 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.600     ; 4.334      ;
; -5.784 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.595     ; 4.330      ;
; -5.748 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.604     ; 4.296      ;
; -5.673 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.607     ; 4.315      ;
; -5.666 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.420     ; 4.027      ;
; -5.651 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.606     ; 4.295      ;
; -5.649 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.595     ; 4.304      ;
; -5.633 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.445     ; 4.469      ;
; -5.632 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.472     ; 4.285      ;
; -5.577 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.594     ; 4.246      ;
; -5.571 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.483     ; 4.213      ;
; -5.512 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.485     ; 4.284      ;
; -5.505 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.474     ; 4.288      ;
; -5.201 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.596     ; 3.253      ;
; -5.198 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.591     ; 3.248      ;
; -5.181 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.586     ; 3.234      ;
; -5.180 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.434     ; 4.027      ;
; -5.003 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.590     ; 3.042      ;
; -4.990 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.591     ; 3.149      ;
; -4.930 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.587     ; 2.982      ;
; -4.817 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.369     ; 1.724      ;
; -4.777 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.370     ; 1.663      ;
; -4.739 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.369     ; 1.626      ;
; -4.715 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.610     ; 3.253      ;
; -4.712 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.605     ; 3.248      ;
; -4.709 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.430     ; 3.060      ;
; -4.695 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.600     ; 3.234      ;
; -4.688 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.592     ; 2.845      ;
; -4.688 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.379     ; 1.585      ;
; -4.655 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.473     ; 2.938      ;
; -4.616 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.594     ; 2.660      ;
; -4.517 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.604     ; 3.042      ;
; -4.506 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.359     ; 1.403      ;
; -4.504 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.605     ; 3.149      ;
; -4.444 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.601     ; 2.982      ;
; -4.434 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.380     ; 1.330      ;
; -4.303 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.355     ; 1.724      ;
; -4.263 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.356     ; 1.663      ;
; -4.225 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.355     ; 1.626      ;
; -4.223 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.444     ; 3.060      ;
; -4.202 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.606     ; 2.845      ;
; -4.176 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.585     ; 2.223      ;
; -4.174 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.365     ; 1.585      ;
; -4.169 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.487     ; 2.938      ;
; -4.158 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.370     ; 1.648      ;
; -4.153 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.371     ; 1.642      ;
; -4.136 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.468     ; 2.293      ;
; -4.130 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.608     ; 2.660      ;
; -4.064 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.580     ; 2.085      ;
; -4.048 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.470     ; 2.335      ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                   ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -6.273 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.809     ; 3.992      ;
; -6.273 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.809     ; 3.992      ;
; -6.271 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.803     ; 3.996      ;
; -6.251 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.812     ; 3.967      ;
; -6.251 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.812     ; 3.967      ;
; -6.249 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.806     ; 3.971      ;
; -6.233 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.816     ; 3.945      ;
; -6.233 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.816     ; 3.945      ;
; -6.231 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.810     ; 3.949      ;
; -6.184 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.810     ; 3.902      ;
; -6.184 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.810     ; 3.902      ;
; -6.182 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.804     ; 3.906      ;
; -6.160 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.812     ; 3.876      ;
; -6.160 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.812     ; 3.876      ;
; -6.158 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.806     ; 3.880      ;
; -6.138 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.815     ; 3.851      ;
; -6.138 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.815     ; 3.851      ;
; -6.136 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.809     ; 3.855      ;
; -6.135 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.820     ; 3.843      ;
; -6.135 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.820     ; 3.843      ;
; -6.133 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.814     ; 3.847      ;
; -6.127 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.817     ; 3.838      ;
; -6.127 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.817     ; 3.838      ;
; -6.125 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.811     ; 3.842      ;
; -6.090 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.815     ; 3.803      ;
; -6.090 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.815     ; 3.803      ;
; -6.089 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.809     ; 3.808      ;
; -6.062 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.823     ; 3.767      ;
; -6.062 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.823     ; 3.767      ;
; -6.060 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.817     ; 3.771      ;
; -6.051 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.798     ; 3.781      ;
; -6.051 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.798     ; 3.781      ;
; -6.050 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.792     ; 3.786      ;
; -6.045 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.819     ; 3.754      ;
; -6.045 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.819     ; 3.754      ;
; -6.044 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.813     ; 3.759      ;
; -6.038 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.804     ; 3.762      ;
; -6.038 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.804     ; 3.762      ;
; -6.037 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.798     ; 3.767      ;
; -6.037 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_address_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.800     ; 3.765      ;
; -6.037 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg         ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.800     ; 3.765      ;
; -6.036 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_datain_reg0    ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.794     ; 3.770      ;
; -6.028 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.818     ; 3.738      ;
; -6.028 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.818     ; 3.738      ;
; -6.027 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.812     ; 3.743      ;
; -6.027 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.813     ; 3.742      ;
; -6.027 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.813     ; 3.742      ;
; -6.026 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.807     ; 3.747      ;
; -6.022 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.823     ; 3.727      ;
; -6.022 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.823     ; 3.727      ;
; -6.020 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.817     ; 3.731      ;
; -6.013 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.808     ; 3.733      ;
; -6.013 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.808     ; 3.733      ;
; -6.012 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.802     ; 3.738      ;
; -5.997 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.828     ; 3.697      ;
; -5.997 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.828     ; 3.697      ;
; -5.997 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.811     ; 3.714      ;
; -5.997 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.811     ; 3.714      ;
; -5.995 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.822     ; 3.701      ;
; -5.995 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.805     ; 3.718      ;
; -5.983 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.831     ; 3.680      ;
; -5.983 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.831     ; 3.680      ;
; -5.982 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.825     ; 3.685      ;
; -5.982 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.835     ; 3.675      ;
; -5.982 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.835     ; 3.675      ;
; -5.981 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.829     ; 3.680      ;
; -5.978 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.820     ; 3.686      ;
; -5.978 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.820     ; 3.686      ;
; -5.977 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.816     ; 3.689      ;
; -5.977 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.816     ; 3.689      ;
; -5.977 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.814     ; 3.691      ;
; -5.976 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.829     ; 3.675      ;
; -5.976 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.829     ; 3.675      ;
; -5.975 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.823     ; 3.680      ;
; -5.975 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.814     ; 3.689      ;
; -5.975 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.814     ; 3.689      ;
; -5.975 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.810     ; 3.693      ;
; -5.973 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.794     ; 3.707      ;
; -5.973 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.794     ; 3.707      ;
; -5.973 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.808     ; 3.693      ;
; -5.972 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.788     ; 3.712      ;
; -5.955 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.818     ; 3.665      ;
; -5.955 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.818     ; 3.665      ;
; -5.953 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.812     ; 3.669      ;
; -5.949 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.855     ; 3.622      ;
; -5.949 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.855     ; 3.622      ;
; -5.948 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.849     ; 3.627      ;
; -5.930 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.836     ; 3.622      ;
; -5.930 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.836     ; 3.622      ;
; -5.928 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.830     ; 3.626      ;
; -5.927 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a127~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.787     ; 3.668      ;
; -5.927 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.824     ; 3.631      ;
; -5.927 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a127~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.787     ; 3.668      ;
; -5.927 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.824     ; 3.631      ;
; -5.927 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.805     ; 3.650      ;
; -5.927 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.805     ; 3.650      ;
; -5.925 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.818     ; 3.635      ;
; -5.925 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a127~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.781     ; 3.672      ;
; -5.925 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.799     ; 3.654      ;
; -5.924 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.840     ; 3.612      ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'entrada_operacoes:entrada|executar_operacao'                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock                          ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; -0.320 ; acesso_ram:acesso|ula:map_ula|s[3]                                                                       ; acesso_ram:acesso|addr_ram[3]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.321      ; 0.521      ;
; -0.317 ; acesso_ram:acesso|ula:map_ula|s[4]                                                                       ; acesso_ram:acesso|addr_ram[4]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.311      ; 0.514      ;
; -0.316 ; acesso_ram:acesso|ula:map_ula|s[10]                                                                      ; acesso_ram:acesso|addr_ram[10]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.310      ; 0.514      ;
; -0.310 ; acesso_ram:acesso|ula:map_ula|s[7]                                                                       ; acesso_ram:acesso|addr_ram[7]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.298      ; 0.508      ;
; -0.307 ; acesso_ram:acesso|ula:map_ula|s[8]                                                                       ; acesso_ram:acesso|addr_ram[8]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.298      ; 0.511      ;
; -0.293 ; acesso_ram:acesso|ula:map_ula|s[12]                                                                      ; acesso_ram:acesso|addr_ram[12]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.301      ; 0.528      ;
; -0.183 ; acesso_ram:acesso|ula:map_ula|s[6]                                                                       ; acesso_ram:acesso|addr_ram[6]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.172      ; 0.509      ;
; -0.167 ; acesso_ram:acesso|ula:map_ula|s[11]                                                                      ; acesso_ram:acesso|addr_ram[11]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.166      ; 0.519      ;
; -0.161 ; acesso_ram:acesso|ula:map_ula|s[0]                                                                       ; acesso_ram:acesso|addr_ram[0]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.170      ; 0.529      ;
; -0.159 ; acesso_ram:acesso|ula:map_ula|s[1]                                                                       ; acesso_ram:acesso|addr_ram[1]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.154      ; 0.515      ;
; -0.141 ; acesso_ram:acesso|ula:map_ula|s[2]                                                                       ; acesso_ram:acesso|addr_ram[2]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.153      ; 0.532      ;
; -0.136 ; acesso_ram:acesso|ula:map_ula|s[9]                                                                       ; acesso_ram:acesso|addr_ram[9]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.152      ; 0.536      ;
; -0.103 ; entrada_operacoes:entrada|constante[1]                                                                   ; acesso_ram:acesso|b_ula[1]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.993      ; 2.420      ;
; -0.090 ; acesso_ram:acesso|ula:map_ula|s[5]                                                                       ; acesso_ram:acesso|addr_ram[5]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.088      ; 0.518      ;
; -0.006 ; entrada_operacoes:entrada|constante[2]                                                                   ; acesso_ram:acesso|b_ula[2]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.872      ; 2.396      ;
; 0.055  ; entrada_operacoes:entrada|constante[0]                                                                   ; acesso_ram:acesso|b_ula[0]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.844      ; 2.429      ;
; 0.060  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|data_in_ram[0]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.985      ; 1.565      ;
; 0.159  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.425      ; 6.836      ;
; 0.195  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|data_in_ram[5]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.870      ; 1.585      ;
; 0.259  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|data_in_ram[14]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.732      ; 1.511      ;
; 0.264  ; entrada_operacoes:entrada|constante[4]                                                                   ; acesso_ram:acesso|b_ula[4]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.876      ; 2.670      ;
; 0.292  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|data_in_ram[4]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.710      ; 1.522      ;
; 0.301  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|data_in_ram[9]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.734      ; 1.555      ;
; 0.309  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|data_in_ram[2]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.710      ; 1.539      ;
; 0.313  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|data_in_ram[6]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.707      ; 1.540      ;
; 0.332  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|data_in_ram[7]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.734      ; 1.586      ;
; 0.339  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.984      ; 1.843      ;
; 0.349  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|data_in_ram[13]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.708      ; 1.577      ;
; 0.352  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.971      ; 1.843      ;
; 0.376  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|data_in_ram[12]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.721      ; 1.617      ;
; 0.382  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.262      ; 6.896      ;
; 0.392  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|data_in_ram[8]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.709      ; 1.621      ;
; 0.408  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[9]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.452      ; 7.112      ;
; 0.410  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[7]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.454      ; 7.116      ;
; 0.427  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|data_in_ram[10]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.588      ; 1.535      ;
; 0.434  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|data_in_ram[3]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.600      ; 1.554      ;
; 0.437  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|data_in_ram[1]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.700      ; 1.657      ;
; 0.444  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.789      ; 1.753      ;
; 0.456  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|data_in_ram[11]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.588      ; 1.564      ;
; 0.461  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.713      ; 1.694      ;
; 0.462  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[3]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.293      ; 7.007      ;
; 0.474  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.799      ; 1.793      ;
; 0.480  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.798      ; 1.798      ;
; 0.482  ; entrada_operacoes:entrada|constante[3]                                                                   ; acesso_ram:acesso|b_ula[3]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.874      ; 2.886      ;
; 0.485  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.812      ; 1.817      ;
; 0.498  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[4]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.295      ; 7.045      ;
; 0.501  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[12]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.451      ; 7.204      ;
; 0.506  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.826      ; 1.852      ;
; 0.516  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|data_in_ram[15]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.554      ; 1.590      ;
; 0.525  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.833      ; 1.878      ;
; 0.525  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.811      ; 1.856      ;
; 0.531  ; entrada_operacoes:entrada|constante[5]                                                                   ; acesso_ram:acesso|b_ula[5]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.875      ; 2.936      ;
; 0.531  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[14]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.451      ; 7.234      ;
; 0.538  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.791      ; 1.849      ;
; 0.552  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[11]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.268      ; 7.072      ;
; 0.558  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[5]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.294      ; 7.104      ;
; 0.573  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[2]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.292      ; 7.117      ;
; 0.574  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.814      ; 1.908      ;
; 0.590  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.712      ; 1.822      ;
; 0.591  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.806      ; 1.917      ;
; 0.604  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[10]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.268      ; 7.124      ;
; 0.612  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[15]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.262      ; 7.126      ;
; 0.635  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[6]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.287      ; 7.174      ;
; 0.655  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.688      ; 1.863      ;
; 0.657  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[8]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.288      ; 7.197      ;
; 0.667  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.425      ; 6.844      ;
; 0.680  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|valor_display[2]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.387      ; 1.587      ;
; 0.692  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|a_ula[15]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.652      ; 1.864      ;
; 0.698  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[13]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.268      ; 7.218      ;
; 0.724  ; acesso_ram:acesso|ula:map_ula|s[13]                                                                      ; acesso_ram:acesso|addr_ram[13]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.141      ; 1.385      ;
; 0.791  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|wren_ram          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.093      ; 7.136      ;
; 0.811  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|valor_display[9]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.387      ; 1.718      ;
; 0.828  ; acesso_ram:acesso|ula:map_ula|s[14]                                                                      ; acesso_ram:acesso|addr_ram[14]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.158      ; 1.506      ;
; 0.839  ; acesso_ram:acesso|ula:map_ula|s[15]                                                                      ; acesso_ram:acesso|addr_ram[15]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.159      ; 1.518      ;
; 0.854  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|valor_display[15] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.232      ; 1.606      ;
; 0.881  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|valor_display[5]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.577      ; 1.978      ;
; 0.881  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.262      ; 6.895      ;
; 0.882  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|valor_display[6]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.547      ; 1.949      ;
; 0.888  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|valor_display[7]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.389      ; 1.797      ;
; 0.892  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|valor_display[3]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.267      ; 1.679      ;
; 0.897  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[9]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.452      ; 7.101      ;
; 0.900  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|valor_display[4]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.598      ; 2.018      ;
; 0.940  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[14]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.451      ; 7.143      ;
; 1.006  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[3]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.293      ; 7.051      ;
; 1.016  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[7]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.454      ; 7.222      ;
; 1.025  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[4]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.295      ; 7.072      ;
; 1.053  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[15]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.262      ; 7.067      ;
; 1.053  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.156      ; 7.461      ;
; 1.060  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.954      ; 7.266      ;
; 1.069  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[5]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.294      ; 7.115      ;
; 1.072  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.119      ; 7.443      ;
; 1.083  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[11]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.268      ; 7.103      ;
; 1.084  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 6.215      ; 7.551      ;
; 1.094  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|valor_display[13] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.383      ; 1.997      ;
; 1.095  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[2]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.292      ; 7.139      ;
; 1.105  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.949      ; 7.306      ;
; 1.122  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.528      ; 3.180      ;
; 1.141  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[6]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 6.287      ; 7.180      ;
; 1.157  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|valor_display[11] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.266      ; 1.943      ;
; 1.157  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.950      ; 7.359      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'entrada_operacoes:entrada|operacao[0]'                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.175 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.998      ; 1.843      ;
; -0.162 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.985      ; 1.843      ;
; -0.070 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.803      ; 1.753      ;
; -0.053 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.727      ; 1.694      ;
; -0.040 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.813      ; 1.793      ;
; -0.034 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.812      ; 1.798      ;
; -0.029 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.826      ; 1.817      ;
; -0.008 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.840      ; 1.852      ;
; 0.011  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.847      ; 1.878      ;
; 0.011  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.825      ; 1.856      ;
; 0.024  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.805      ; 1.849      ;
; 0.051  ; acesso_ram:acesso|ula:map_ula|s[3]                                                                       ; acesso_ram:acesso|addr_ram[3]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.470      ; 0.521      ;
; 0.054  ; acesso_ram:acesso|ula:map_ula|s[4]                                                                       ; acesso_ram:acesso|addr_ram[4]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.460      ; 0.514      ;
; 0.055  ; acesso_ram:acesso|ula:map_ula|s[10]                                                                      ; acesso_ram:acesso|addr_ram[10]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.459      ; 0.514      ;
; 0.060  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.828      ; 1.908      ;
; 0.061  ; acesso_ram:acesso|ula:map_ula|s[7]                                                                       ; acesso_ram:acesso|addr_ram[7]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.447      ; 0.508      ;
; 0.064  ; acesso_ram:acesso|ula:map_ula|s[8]                                                                       ; acesso_ram:acesso|addr_ram[8]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.447      ; 0.511      ;
; 0.076  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.726      ; 1.822      ;
; 0.077  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.820      ; 1.917      ;
; 0.078  ; acesso_ram:acesso|ula:map_ula|s[12]                                                                      ; acesso_ram:acesso|addr_ram[12]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.450      ; 0.528      ;
; 0.141  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.702      ; 1.863      ;
; 0.166  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|valor_display[2]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.401      ; 1.587      ;
; 0.178  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|a_ula[15]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.666      ; 1.864      ;
; 0.188  ; acesso_ram:acesso|ula:map_ula|s[6]                                                                       ; acesso_ram:acesso|addr_ram[6]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.321      ; 0.509      ;
; 0.204  ; acesso_ram:acesso|ula:map_ula|s[11]                                                                      ; acesso_ram:acesso|addr_ram[11]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.315      ; 0.519      ;
; 0.210  ; acesso_ram:acesso|ula:map_ula|s[0]                                                                       ; acesso_ram:acesso|addr_ram[0]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.319      ; 0.529      ;
; 0.212  ; acesso_ram:acesso|ula:map_ula|s[1]                                                                       ; acesso_ram:acesso|addr_ram[1]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.303      ; 0.515      ;
; 0.230  ; acesso_ram:acesso|ula:map_ula|s[2]                                                                       ; acesso_ram:acesso|addr_ram[2]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.302      ; 0.532      ;
; 0.235  ; acesso_ram:acesso|ula:map_ula|s[9]                                                                       ; acesso_ram:acesso|addr_ram[9]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.301      ; 0.536      ;
; 0.281  ; acesso_ram:acesso|ula:map_ula|s[5]                                                                       ; acesso_ram:acesso|addr_ram[5]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.237      ; 0.518      ;
; 0.297  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|valor_display[9]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.401      ; 1.718      ;
; 0.302  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.330      ; 5.864      ;
; 0.340  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|valor_display[15] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.246      ; 1.606      ;
; 0.367  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|valor_display[5]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.591      ; 1.978      ;
; 0.368  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|valor_display[6]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.561      ; 1.949      ;
; 0.374  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|valor_display[7]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.403      ; 1.797      ;
; 0.378  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|valor_display[3]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.281      ; 1.679      ;
; 0.386  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|valor_display[4]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.612      ; 2.018      ;
; 0.411  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|data_in_ram[0]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.134      ; 1.565      ;
; 0.546  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|data_in_ram[5]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.019      ; 1.585      ;
; 0.572  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.372      ; 6.176      ;
; 0.580  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|valor_display[13] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.397      ; 1.997      ;
; 0.608  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.542      ; 3.180      ;
; 0.610  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|data_in_ram[14]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.881      ; 1.511      ;
; 0.640  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.328      ; 6.200      ;
; 0.643  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|data_in_ram[4]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.859      ; 1.522      ;
; 0.643  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|valor_display[11] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.280      ; 1.943      ;
; 0.652  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|data_in_ram[9]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.883      ; 1.555      ;
; 0.660  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|data_in_ram[2]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.859      ; 1.539      ;
; 0.664  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|data_in_ram[6]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.856      ; 1.540      ;
; 0.669  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|valor_display[0]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.392      ; 2.081      ;
; 0.683  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|data_in_ram[7]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.883      ; 1.586      ;
; 0.700  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|data_in_ram[13]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.857      ; 1.577      ;
; 0.727  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|data_in_ram[12]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.870      ; 1.617      ;
; 0.730  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.160      ; 6.122      ;
; 0.736  ; entrada_operacoes:entrada|constante[1]                                                                   ; acesso_ram:acesso|b_ula[1]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 2.154      ; 2.420      ;
; 0.742  ; entrada_operacoes:entrada|operacao[2]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.071      ; 3.843      ;
; 0.743  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|data_in_ram[8]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.858      ; 1.621      ;
; 0.764  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|valor_display[1]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.386      ; 2.170      ;
; 0.778  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|data_in_ram[10]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.737      ; 1.535      ;
; 0.785  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|data_in_ram[3]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.749      ; 1.554      ;
; 0.788  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|data_in_ram[1]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.849      ; 1.657      ;
; 0.807  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|data_in_ram[11]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.737      ; 1.564      ;
; 0.811  ; entrada_operacoes:entrada|operacao[3]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.071      ; 3.912      ;
; 0.823  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 5.330      ; 5.905      ;
; 0.826  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.745      ; 3.601      ;
; 0.833  ; entrada_operacoes:entrada|constante[2]                                                                   ; acesso_ram:acesso|b_ula[2]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 2.033      ; 2.396      ;
; 0.848  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 6.170      ; 7.250      ;
; 0.859  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.159      ; 6.250      ;
; 0.867  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|data_in_ram[15]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.703      ; 1.590      ;
; 0.894  ; entrada_operacoes:entrada|constante[0]                                                                   ; acesso_ram:acesso|b_ula[0]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 2.005      ; 2.429      ;
; 0.925  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[15] ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.545      ; 3.500      ;
; 0.931  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.128      ; 3.089      ;
; 0.940  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.312      ; 6.484      ;
; 0.945  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[0]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.541      ; 3.516      ;
; 0.972  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.315      ; 6.519      ;
; 0.991  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.340      ; 6.563      ;
; 1.003  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 6.229      ; 7.464      ;
; 1.015  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 6.133      ; 7.380      ;
; 1.018  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.586      ; 6.836      ;
; 1.078  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.964      ; 7.274      ;
; 1.080  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.968      ; 7.280      ;
; 1.084  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[10] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.965      ; 7.281      ;
; 1.089  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[4]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 6.173      ; 7.494      ;
; 1.090  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.970      ; 7.292      ;
; 1.090  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.339      ; 6.661      ;
; 1.095  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.166      ; 6.493      ;
; 1.095  ; acesso_ram:acesso|ula:map_ula|s[13]                                                                      ; acesso_ram:acesso|addr_ram[13]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.290      ; 1.385      ;
; 1.103  ; entrada_operacoes:entrada|constante[4]                                                                   ; acesso_ram:acesso|b_ula[4]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 2.037      ; 2.670      ;
; 1.118  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 5.372      ; 6.242      ;
; 1.139  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.963      ; 7.334      ;
; 1.140  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[5]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.726      ; 3.896      ;
; 1.160  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.149      ; 6.541      ;
; 1.166  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[6]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.705      ; 3.901      ;
; 1.168  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.964      ; 7.364      ;
; 1.176  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.165      ; 6.573      ;
; 1.182  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.973      ; 7.387      ;
; 1.198  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 5.328      ; 6.278      ;
; 1.199  ; acesso_ram:acesso|ula:map_ula|s[14]                                                                      ; acesso_ram:acesso|addr_ram[14]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.307      ; 1.506      ;
; 1.210  ; acesso_ram:acesso|ula:map_ula|s[15]                                                                      ; acesso_ram:acesso|addr_ram[15]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.308      ; 1.518      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                             ;
+-------+----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; entrada_operacoes:entrada|operacao_atual[4]  ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.543      ; 1.029      ;
; 0.454 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[2]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 0.881      ;
; 0.515 ; entrada_operacoes:entrada|operacao_atual[0]  ; entrada_operacoes:entrada|constante[0]                           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.243      ;
; 0.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|operacao[3]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.002      ;
; 0.577 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|operacao[1]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.004      ;
; 0.709 ; entrada_operacoes:entrada|operacao_atual[1]  ; entrada_operacoes:entrada|constante[1]                           ; clk          ; clk         ; 0.000        ; 0.134      ; 1.029      ;
; 0.985 ; entrada_operacoes:entrada|operacao_atual[7]  ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.112      ; 1.283      ;
; 0.995 ; entrada_operacoes:entrada|operacao_atual[10] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.112      ; 1.293      ;
; 1.034 ; entrada_operacoes:entrada|operacao_atual[8]  ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.112      ; 1.332      ;
; 1.043 ; entrada_operacoes:entrada|operacao_atual[11] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.112      ; 1.341      ;
; 1.057 ; entrada_operacoes:entrada|operacao_atual[6]  ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.112      ; 1.355      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[0]                            ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.139 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 1.808      ;
; 1.319 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.888      ;
; 1.362 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.935      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[0]                            ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.412 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.081      ;
; 1.503 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; clk         ; 0.000        ; 0.357      ; 2.046      ;
; 1.503 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; clk         ; 0.000        ; 0.357      ; 2.046      ;
; 1.503 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; clk         ; 0.000        ; 0.357      ; 2.046      ;
; 1.503 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; clk         ; 0.000        ; 0.357      ; 2.046      ;
; 1.503 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; clk         ; 0.000        ; 0.357      ; 2.046      ;
; 1.550 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[1]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.977      ;
; 1.550 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[3]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.977      ;
; 1.550 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[2]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 1.977      ;
; 1.555 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; clk         ; 0.000        ; 0.348      ; 2.089      ;
; 1.555 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; clk         ; 0.000        ; 0.348      ; 2.089      ;
; 1.570 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.145      ;
; 1.572 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; clk         ; 0.000        ; 0.388      ; 2.146      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|operacao[0]                            ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.575 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.483      ; 2.244      ;
; 1.580 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; clk         ; 0.000        ; 0.378      ; 2.144      ;
; 1.602 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; clk         ; 0.000        ; 0.355      ; 2.143      ;
; 1.609 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.184      ;
; 1.610 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; clk         ; 0.000        ; 0.376      ; 2.172      ;
; 1.645 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; clk         ; 0.000        ; 0.355      ; 2.186      ;
; 1.653 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; clk         ; 0.000        ; 0.342      ; 2.181      ;
; 1.654 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.381      ;
; 1.654 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[3]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.381      ;
; 1.654 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[5]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.381      ;
; 1.661 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; clk         ; 0.000        ; -0.057     ; 1.790      ;
; 1.669 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; clk         ; 0.000        ; 0.344      ; 2.199      ;
; 1.705 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; clk         ; 0.000        ; 0.343      ; 2.234      ;
; 1.707 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.282      ;
; 1.707 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.282      ;
; 1.733 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; clk         ; 0.000        ; 0.411      ; 2.330      ;
; 1.760 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; clk         ; 0.000        ; 0.357      ; 2.303      ;
; 1.762 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.338      ;
; 1.762 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.338      ;
; 1.762 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.338      ;
; 1.763 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; clk         ; 0.000        ; 0.372      ; 2.321      ;
; 1.763 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; clk         ; 0.000        ; 0.372      ; 2.321      ;
; 1.764 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.341      ;
; 1.781 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; clk         ; 0.000        ; 0.418      ; 2.385      ;
; 1.801 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.377      ;
; 1.804 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.531      ;
; 1.804 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[3]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.531      ;
; 1.804 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[5]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.531      ;
; 1.804 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.379      ;
; 1.812 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; clk         ; 0.000        ; 0.356      ; 2.354      ;
; 1.823 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[1]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 2.250      ;
; 1.823 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[3]                            ; clk          ; clk         ; 0.000        ; 0.241      ; 2.250      ;
; 1.825 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.396      ;
; 1.836 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.563      ;
; 1.836 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[3]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.563      ;
; 1.836 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[5]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.563      ;
; 1.841 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; clk         ; 0.000        ; 0.344      ; 2.371      ;
; 1.841 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; clk         ; 0.000        ; 0.344      ; 2.371      ;
; 1.842 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; clk         ; 0.000        ; 0.356      ; 2.384      ;
; 1.848 ; entrada_operacoes:entrada|operacao_atual[9]  ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.112      ; 2.146      ;
; 1.853 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.428      ;
; 1.858 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.430      ;
; 1.859 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; clk         ; 0.000        ; 0.383      ; 2.428      ;
; 1.882 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[2]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.609      ;
; 1.885 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; clk         ; 0.000        ; 0.350      ; 2.421      ;
; 1.888 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; clk         ; 0.000        ; 0.356      ; 2.430      ;
; 1.888 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; clk         ; 0.000        ; 0.376      ; 2.450      ;
; 1.892 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; clk         ; 0.000        ; 0.353      ; 2.431      ;
; 1.893 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; clk         ; 0.000        ; 0.416      ; 2.495      ;
; 1.893 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.466      ;
; 1.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; clk         ; 0.000        ; 0.345      ; 2.433      ;
; 1.910 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; clk         ; 0.000        ; 0.388      ; 2.484      ;
; 1.919 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.520      ;
; 1.926 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; clk         ; 0.000        ; 0.354      ; 2.466      ;
; 1.928 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.541      ; 2.655      ;
+-------+----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|ler_escrever_brg'                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                              ; Launch Clock                                ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; 1.180 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.543      ; 2.753      ;
; 1.188 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.510      ; 2.728      ;
; 1.191 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.474      ; 2.695      ;
; 1.227 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.474      ; 2.731      ;
; 1.244 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.510      ; 2.784      ;
; 1.275 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.473      ; 2.778      ;
; 1.286 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.357      ; 2.673      ;
; 1.287 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.543      ; 2.860      ;
; 1.306 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.939      ; 3.275      ;
; 1.314 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.388      ; 2.732      ;
; 1.318 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.341      ; 2.689      ;
; 1.332 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.346      ; 2.708      ;
; 1.335 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.503      ; 2.868      ;
; 1.337 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.347      ; 2.714      ;
; 1.360 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.347      ; 2.737      ;
; 1.363 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.365      ; 2.758      ;
; 1.367 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.489      ; 2.886      ;
; 1.393 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.352      ; 2.775      ;
; 1.397 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.346      ; 2.773      ;
; 1.400 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.350      ; 2.780      ;
; 1.402 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.356      ; 2.788      ;
; 1.409 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.900      ; 3.339      ;
; 1.429 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.379      ; 2.838      ;
; 1.429 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.388      ; 2.847      ;
; 1.453 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.349      ; 2.832      ;
; 1.461 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.899      ; 3.390      ;
; 1.463 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.349      ; 2.842      ;
; 1.477 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.354      ; 2.861      ;
; 1.478 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.773      ; 3.281      ;
; 1.481 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.515      ; 3.026      ;
; 1.487 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.352      ; 2.869      ;
; 1.494 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.542      ; 3.066      ;
; 1.494 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.897      ; 3.421      ;
; 1.496 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.512      ; 3.038      ;
; 1.498 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.509      ; 3.037      ;
; 1.499 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.351      ; 2.880      ;
; 1.525 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.786      ; 3.341      ;
; 1.529 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.349      ; 2.908      ;
; 1.533 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.390      ; 2.953      ;
; 1.535 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.350      ; 2.915      ;
; 1.548 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.356      ; 2.934      ;
; 1.556 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.352      ; 2.938      ;
; 1.565 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.895      ; 3.490      ;
; 1.565 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.777      ; 3.372      ;
; 1.580 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.441      ; 3.051      ;
; 1.581 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.371      ; 2.982      ;
; 1.583 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.381      ; 2.994      ;
; 1.591 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.388      ; 3.009      ;
; 1.598 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.446      ; 3.074      ;
; 1.600 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.348      ; 2.978      ;
; 1.625 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.372      ; 3.027      ;
; 1.632 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.349      ; 3.011      ;
; 1.633 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.769      ; 3.432      ;
; 1.639 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.378      ; 3.047      ;
; 1.675 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.475      ; 3.180      ;
; 1.676 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.522      ; 3.228      ;
; 1.677 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.511      ; 3.218      ;
; 1.696 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.773      ; 3.499      ;
; 1.700 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.901      ; 3.631      ;
; 1.703 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.377      ; 3.110      ;
; 1.736 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.767      ; 3.533      ;
; 1.737 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.319      ; 3.086      ;
; 1.760 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.473      ; 3.263      ;
; 1.760 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.380      ; 3.170      ;
; 1.763 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.332      ; 3.125      ;
; 1.767 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.354      ; 3.151      ;
; 1.770 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.317      ; 3.117      ;
; 1.770 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.484      ; 3.284      ;
; 1.790 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.357      ; 3.177      ;
; 1.791 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.323      ; 3.144      ;
; 1.794 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.348      ; 3.172      ;
; 1.816 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.345      ; 3.191      ;
; 1.817 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.508      ; 3.355      ;
; 1.819 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.357      ; 3.206      ;
; 1.820 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.694     ; 1.146      ;
; 1.833 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.488      ; 3.351      ;
; 1.838 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.389      ; 3.257      ;
; 1.842 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.381      ; 3.253      ;
; 1.846 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.321      ; 3.197      ;
; 1.849 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.362      ; 3.241      ;
; 1.854 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -1.015     ; 0.859      ;
; 1.854 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.694     ; 1.180      ;
; 1.855 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.387      ; 3.272      ;
; 1.864 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.318      ; 3.212      ;
; 1.881 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.379      ; 3.290      ;
; 1.890 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.318      ; 3.238      ;
; 1.899 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.774      ; 3.703      ;
; 1.904 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.389      ; 3.323      ;
; 1.905 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.379      ; 3.314      ;
; 1.909 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.670     ; 1.259      ;
; 1.914 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.670     ; 1.264      ;
; 1.918 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.339      ; 3.287      ;
; 1.923 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.320      ; 3.273      ;
; 1.927 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.391      ; 3.348      ;
; 1.932 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.785      ; 3.747      ;
; 1.934 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.511      ; 3.475      ;
; 1.940 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.387      ; 3.357      ;
; 1.959 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.353      ; 3.342      ;
; 1.972 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.772      ; 3.774      ;
; 1.974 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.684     ; 1.310      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 79.94 MHz  ; 79.94 MHz       ; entrada_operacoes:entrada|operacao[0] ;                                                               ;
; 305.44 MHz ; 250.0 MHz       ; clk                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; entrada_operacoes:entrada|executar_operacao ; -7.680 ; -314.119      ;
; entrada_operacoes:entrada|operacao[0]       ; -7.036 ; -396.585      ;
; acesso_ram:acesso|ler_escrever_brg          ; -6.211 ; -120.644      ;
; clk                                         ; -5.517 ; -2343.943     ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; entrada_operacoes:entrada|executar_operacao ; -0.219 ; -1.670        ;
; entrada_operacoes:entrada|operacao[0]       ; -0.118 ; -0.253        ;
; clk                                         ; 0.284  ; 0.000         ;
; acesso_ram:acesso|ler_escrever_brg          ; 1.003  ; 0.000         ;
+---------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk                                         ; -3.000 ; -1233.526     ;
; entrada_operacoes:entrada|operacao[0]       ; 0.319  ; 0.000         ;
; entrada_operacoes:entrada|executar_operacao ; 0.386  ; 0.000         ;
; acesso_ram:acesso|ler_escrever_brg          ; 0.406  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'entrada_operacoes:entrada|executar_operacao'                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                             ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; -7.680 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.737      ; 9.098      ;
; -7.489 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.737      ; 7.814      ;
; -6.847 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.882      ; 7.317      ;
; -6.782 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.927      ; 7.297      ;
; -6.703 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.876      ; 7.167      ;
; -6.702 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[4]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.913      ; 8.172      ;
; -6.691 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.403      ;
; -6.582 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[12] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.737      ; 7.995      ;
; -6.569 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.953      ; 7.953      ;
; -6.564 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[5]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.897      ; 8.296      ;
; -6.556 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 8.278      ;
; -6.550 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.262      ;
; -6.524 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.208      ; 8.218      ;
; -6.471 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.733      ; 7.886      ;
; -6.469 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[9]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.736      ; 8.033      ;
; -6.454 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.917      ; 6.959      ;
; -6.452 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.889      ; 6.929      ;
; -6.410 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.894      ; 6.892      ;
; -6.400 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[15] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.741      ; 7.802      ;
; -6.393 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.105      ;
; -6.386 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 7.015      ;
; -6.383 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.208      ; 8.077      ;
; -6.381 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.403      ;
; -6.374 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[0]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.737      ; 7.940      ;
; -6.371 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[10] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.735      ; 7.787      ;
; -6.364 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[2]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.738      ; 7.929      ;
; -6.346 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[11] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.734      ; 7.691      ;
; -6.277 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.733      ; 7.691      ;
; -6.255 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[7]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.737      ; 7.651      ;
; -6.240 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.262      ;
; -6.226 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.208      ; 7.920      ;
; -6.202 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 7.924      ;
; -6.169 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a83~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.874      ; 6.631      ;
; -6.116 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a67~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.865      ; 6.569      ;
; -6.111 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[6]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.882      ; 7.826      ;
; -6.089 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a2~porta_we_reg   ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.403      ; 7.336      ;
; -6.083 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 8.105      ;
; -6.051 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 6.680      ;
; -6.024 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a82~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.392      ; 7.260      ;
; -5.955 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 7.677      ;
; -5.943 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.391      ; 7.178      ;
; -5.927 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.395      ; 7.166      ;
; -5.913 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg   ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.105      ; 7.449      ;
; -5.901 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a88~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.102      ; 7.434      ;
; -5.892 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.236      ; 6.818      ;
; -5.867 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a29~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.913      ; 7.461      ;
; -5.850 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[7]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 7.550      ;
; -5.840 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[11] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.038      ; 7.489      ;
; -5.833 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a40~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.118      ; 7.382      ;
; -5.831 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.100      ; 7.362      ;
; -5.830 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.403      ; 7.077      ;
; -5.827 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.281      ; 6.798      ;
; -5.815 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a100~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.236      ; 6.741      ;
; -5.812 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.893      ; 7.386      ;
; -5.801 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a101~porta_we_reg ; acesso_ram:acesso|entrada_brg[5]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.232      ; 6.717      ;
; -5.790 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.408      ; 6.769      ;
; -5.785 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.382      ; 6.737      ;
; -5.766 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.908      ; 7.355      ;
; -5.764 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.041      ; 6.393      ;
; -5.762 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a93~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.899      ; 7.342      ;
; -5.756 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[4]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.217      ; 7.530      ;
; -5.752 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a22~porta_we_reg  ; acesso_ram:acesso|entrada_brg[6]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.209      ; 6.650      ;
; -5.751 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.884      ; 7.317      ;
; -5.750 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a126~porta_we_reg ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.370      ; 6.690      ;
; -5.748 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.230      ; 6.668      ;
; -5.745 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.202      ; 6.635      ;
; -5.741 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a36~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.247      ; 6.678      ;
; -5.725 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.879      ; 7.286      ;
; -5.719 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.197      ; 6.604      ;
; -5.716 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.214      ; 6.617      ;
; -5.715 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a123~porta_we_reg ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.371      ; 6.657      ;
; -5.707 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.439      ; 6.716      ;
; -5.706 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a44~porta_we_reg  ; acesso_ram:acesso|valor_display[12] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.877      ; 7.259      ;
; -5.701 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.389      ; 6.661      ;
; -5.689 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.886      ; 7.256      ;
; -5.688 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a111~porta_we_reg ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.208      ; 6.583      ;
; -5.680 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a78~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.380      ; 6.630      ;
; -5.669 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.399      ; 6.639      ;
; -5.667 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a116~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.221      ; 6.578      ;
; -5.664 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.234      ; 6.585      ;
; -5.661 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.440      ; 6.672      ;
; -5.660 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.396      ; 6.626      ;
; -5.658 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_we_reg ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.396      ; 6.624      ;
; -5.656 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a72~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.106      ; 7.193      ;
; -5.656 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a60~porta_we_reg  ; acesso_ram:acesso|valor_display[12] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.880      ; 7.212      ;
; -5.654 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.914      ; 7.179      ;
; -5.654 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a126~porta_we_reg ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.874      ; 7.209      ;
; -5.652 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a95~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.232      ; 6.571      ;
; -5.649 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg   ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.367      ; 6.587      ;
; -5.643 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a2~porta_we_reg   ; acesso_ram:acesso|valor_display[2]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.907      ; 7.377      ;
; -5.642 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_we_reg  ; acesso_ram:acesso|valor_display[15] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.887      ; 7.190      ;
; -5.637 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a88~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.364      ; 6.572      ;
; -5.628 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a43~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.382      ; 6.581      ;
; -5.621 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a34~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.405      ; 6.870      ;
; -5.621 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.906      ; 7.209      ;
; -5.615 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.224      ; 6.527      ;
; -5.614 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a111~porta_we_reg ; acesso_ram:acesso|valor_display[15] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.881      ; 7.156      ;
; -5.611 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.943      ; 7.235      ;
; -5.604 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a84~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.224      ; 6.518      ;
; -5.597 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a100~porta_we_reg ; acesso_ram:acesso|valor_display[4]  ; clk          ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 2.081      ; 7.235      ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'entrada_operacoes:entrada|operacao[0]'                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                             ; Launch Clock                                ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+
; -7.036 ; entrada_operacoes:entrada|ler_valor                                                                                ; acesso_ram:acesso|valor_display[14] ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 1.881      ; 9.098      ;
; -6.845 ; entrada_operacoes:entrada|ler_valor                                                                                ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 1.881      ; 7.814      ;
; -6.740 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.387     ; 5.024      ;
; -6.668 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.407     ; 4.947      ;
; -6.625 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.406     ; 4.905      ;
; -6.603 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.416     ; 4.879      ;
; -6.602 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.408     ; 4.880      ;
; -6.578 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.233     ; 5.016      ;
; -6.560 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.415     ; 4.837      ;
; -6.559 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.407     ; 4.838      ;
; -6.507 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.297     ; 4.896      ;
; -6.475 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.277     ; 4.869      ;
; -6.472 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.254     ; 4.904      ;
; -6.459 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.268     ; 4.856      ;
; -6.436 ; acesso_ram:acesso|a_ula[8]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.252     ; 4.855      ;
; -6.415 ; acesso_ram:acesso|a_ula[9]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.254     ; 4.832      ;
; -6.383 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.404     ; 4.671      ;
; -6.346 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.244     ; 4.788      ;
; -6.344 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.248     ; 4.658      ;
; -6.322 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.104     ; 4.766      ;
; -6.313 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.393     ; 4.748      ;
; -6.309 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.067     ; 4.788      ;
; -6.306 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.282     ; 4.710      ;
; -6.304 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.225     ; 4.750      ;
; -6.301 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.258     ; 4.729      ;
; -6.300 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.447     ; 5.024      ;
; -6.286 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.233     ; 4.881      ;
; -6.268 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.256     ; 4.704      ;
; -6.268 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.148     ; 4.806      ;
; -6.266 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.282     ; 4.812      ;
; -6.262 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.402     ; 4.525      ;
; -6.261 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.388     ; 4.544      ;
; -6.253 ; acesso_ram:acesso|a_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.233     ; 4.848      ;
; -6.253 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.234     ; 4.690      ;
; -6.252 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.296     ; 4.642      ;
; -6.242 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.148     ; 4.642      ;
; -6.240 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.096     ; 4.706      ;
; -6.240 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.238     ; 4.830      ;
; -6.229 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.116     ; 4.665      ;
; -6.228 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.248     ; 4.666      ;
; -6.228 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.467     ; 4.947      ;
; -6.222 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.117     ; 4.657      ;
; -6.219 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.258     ; 4.509      ;
; -6.218 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.272     ; 4.513      ;
; -6.217 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.256     ; 4.647      ;
; -6.216 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.133     ; 4.911      ;
; -6.216 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.010     ; 4.758      ;
; -6.214 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.305     ; 4.601      ;
; -6.214 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.239     ; 4.803      ;
; -6.213 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.247     ; 4.652      ;
; -6.206 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.111     ; 4.641      ;
; -6.203 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.026      ; 7.317      ;
; -6.199 ; acesso_ram:acesso|a_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.248     ; 4.637      ;
; -6.191 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.128     ; 4.734      ;
; -6.185 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.466     ; 4.905      ;
; -6.177 ; acesso_ram:acesso|a_ula[14]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.254     ; 4.615      ;
; -6.175 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.271     ; 4.471      ;
; -6.174 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.235     ; 4.610      ;
; -6.168 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.241     ; 4.619      ;
; -6.163 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.476     ; 4.879      ;
; -6.162 ; acesso_ram:acesso|a_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.468     ; 4.880      ;
; -6.151 ; acesso_ram:acesso|a_ula[14]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.111     ; 4.591      ;
; -6.142 ; acesso_ram:acesso|a_ula[12]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.098     ; 4.595      ;
; -6.139 ; acesso_ram:acesso|b_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.172     ; 4.659      ;
; -6.138 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.071      ; 7.297      ;
; -6.138 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.293     ; 5.016      ;
; -6.135 ; acesso_ram:acesso|a_ula[2]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.115     ; 4.572      ;
; -6.124 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.096     ; 4.580      ;
; -6.123 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.161     ; 4.529      ;
; -6.120 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.475     ; 4.837      ;
; -6.119 ; acesso_ram:acesso|a_ula[6]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.467     ; 4.838      ;
; -6.111 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.137     ; 4.536      ;
; -6.109 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.292     ; 4.509      ;
; -6.107 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.292     ; 4.480      ;
; -6.104 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.273     ; 4.517      ;
; -6.104 ; acesso_ram:acesso|a_ula[8]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.272     ; 4.518      ;
; -6.098 ; acesso_ram:acesso|b_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.155     ; 4.614      ;
; -6.088 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.118     ; 4.537      ;
; -6.082 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.095     ; 4.549      ;
; -6.082 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.243     ; 4.531      ;
; -6.080 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.293     ; 4.479      ;
; -6.072 ; acesso_ram:acesso|a_ula[10]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.275     ; 4.483      ;
; -6.066 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.251     ; 4.507      ;
; -6.060 ; acesso_ram:acesso|b_ula[1]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.137     ; 4.475      ;
; -6.059 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.020      ; 7.167      ;
; -6.058 ; entrada_operacoes:entrada|ler_valor                                                                                ; acesso_ram:acesso|valor_display[4]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.057      ; 8.172      ;
; -6.058 ; acesso_ram:acesso|a_ula[5]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.118     ; 4.492      ;
; -6.055 ; acesso_ram:acesso|a_ula[13]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.229     ; 4.512      ;
; -6.055 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.113     ; 4.494      ;
; -6.054 ; acesso_ram:acesso|a_ula[9]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.125     ; 4.477      ;
; -6.047 ; entrada_operacoes:entrada|operacao[3]                                                                              ; acesso_ram:acesso|seletor_brg[1]    ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 2.361      ; 8.403      ;
; -6.047 ; acesso_ram:acesso|b_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.988     ; 4.621      ;
; -6.039 ; acesso_ram:acesso|a_ula[7]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.255     ; 4.470      ;
; -6.038 ; acesso_ram:acesso|a_ula[9]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.274     ; 4.450      ;
; -6.032 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.314     ; 4.904      ;
; -6.028 ; acesso_ram:acesso|b_ula[4]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.162     ; 4.694      ;
; -6.021 ; acesso_ram:acesso|a_ula[0]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.101     ; 4.471      ;
; -6.019 ; acesso_ram:acesso|a_ula[11]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; -1.328     ; 4.856      ;
; -6.009 ; acesso_ram:acesso|a_ula[3]                                                                                         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.250     ; 4.451      ;
; -6.007 ; acesso_ram:acesso|a_ula[10]                                                                                        ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -1.126     ; 4.429      ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|ler_escrever_brg'                                                                                                                                                                             ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock                                ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; -6.211 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.315     ; 4.607      ;
; -6.189 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.323     ; 4.585      ;
; -6.158 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.323     ; 4.546      ;
; -6.132 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.333     ; 4.518      ;
; -6.123 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.314     ; 4.515      ;
; -6.036 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.326     ; 4.421      ;
; -6.032 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.309     ; 4.392      ;
; -5.958 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.319     ; 4.308      ;
; -5.916 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.325     ; 4.302      ;
; -5.860 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.319     ; 4.244      ;
; -5.857 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.333     ; 4.235      ;
; -5.847 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.308     ; 4.360      ;
; -5.842 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.319     ; 4.332      ;
; -5.834 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.329     ; 4.208      ;
; -5.818 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.317     ; 4.223      ;
; -5.771 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.375     ; 4.607      ;
; -5.769 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.219     ; 4.365      ;
; -5.749 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.383     ; 4.585      ;
; -5.746 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.209     ; 4.352      ;
; -5.718 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.383     ; 4.546      ;
; -5.692 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.393     ; 4.518      ;
; -5.683 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.374     ; 4.515      ;
; -5.665 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.316     ; 4.060      ;
; -5.655 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.329     ; 4.039      ;
; -5.643 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.324     ; 4.025      ;
; -5.596 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.386     ; 4.421      ;
; -5.592 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.369     ; 4.392      ;
; -5.586 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.327     ; 3.981      ;
; -5.583 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.319     ; 3.977      ;
; -5.550 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.329     ; 4.030      ;
; -5.518 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.379     ; 4.308      ;
; -5.501 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.179     ; 4.159      ;
; -5.498 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.207     ; 3.977      ;
; -5.476 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.385     ; 4.302      ;
; -5.474 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.329     ; 3.955      ;
; -5.471 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.319     ; 3.962      ;
; -5.454 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.217     ; 3.923      ;
; -5.420 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.379     ; 4.244      ;
; -5.417 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.393     ; 4.235      ;
; -5.413 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.318     ; 3.916      ;
; -5.407 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.368     ; 4.360      ;
; -5.402 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.379     ; 4.332      ;
; -5.394 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.389     ; 4.208      ;
; -5.385 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.207     ; 3.994      ;
; -5.383 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.217     ; 3.982      ;
; -5.378 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.377     ; 4.223      ;
; -5.329 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.279     ; 4.365      ;
; -5.306 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.269     ; 4.352      ;
; -5.225 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.376     ; 4.060      ;
; -5.215 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.389     ; 4.039      ;
; -5.203 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.384     ; 4.025      ;
; -5.146 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.387     ; 3.981      ;
; -5.143 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.379     ; 3.977      ;
; -5.110 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.389     ; 4.030      ;
; -5.092 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.169     ; 3.760      ;
; -5.061 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.239     ; 4.159      ;
; -5.058 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.267     ; 3.977      ;
; -5.034 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.389     ; 3.955      ;
; -5.031 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.379     ; 3.962      ;
; -5.014 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.277     ; 3.923      ;
; -4.973 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.378     ; 3.916      ;
; -4.945 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.267     ; 3.994      ;
; -4.943 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.277     ; 3.982      ;
; -4.662 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.332     ; 3.049      ;
; -4.652 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.229     ; 3.760      ;
; -4.588 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.324     ; 2.975      ;
; -4.587 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.328     ; 2.972      ;
; -4.466 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.328     ; 2.841      ;
; -4.465 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.328     ; 2.947      ;
; -4.380 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.325     ; 2.766      ;
; -4.376 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.266     ; 1.549      ;
; -4.341 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.267     ; 1.491      ;
; -4.332 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.266     ; 1.483      ;
; -4.302 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.275     ; 1.466      ;
; -4.222 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.392     ; 3.049      ;
; -4.202 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.178     ; 2.861      ;
; -4.183 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.328     ; 2.664      ;
; -4.148 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.384     ; 2.975      ;
; -4.147 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.388     ; 2.972      ;
; -4.139 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.218     ; 2.736      ;
; -4.105 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.257     ; 1.265      ;
; -4.087 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.332     ; 2.466      ;
; -4.038 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.276     ; 1.201      ;
; -4.026 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.388     ; 2.841      ;
; -4.025 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.388     ; 2.947      ;
; -3.940 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.385     ; 2.766      ;
; -3.816 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.206     ; 1.549      ;
; -3.792 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.268     ; 1.512      ;
; -3.781 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.207     ; 1.491      ;
; -3.781 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.267     ; 1.502      ;
; -3.772 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.206     ; 1.483      ;
; -3.762 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.238     ; 2.861      ;
; -3.743 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.388     ; 2.664      ;
; -3.742 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.215     ; 1.466      ;
; -3.699 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.278     ; 2.736      ;
; -3.686 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.323     ; 2.069      ;
; -3.647 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -1.392     ; 2.466      ;
; -3.615 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.216     ; 2.085      ;
; -3.594 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.318     ; 1.945      ;
; -3.582 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -1.216     ; 2.182      ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                   ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -5.517 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.458     ; 3.579      ;
; -5.517 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.458     ; 3.579      ;
; -5.515 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.453     ; 3.582      ;
; -5.498 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.557      ;
; -5.498 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.557      ;
; -5.496 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.456     ; 3.560      ;
; -5.486 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.464     ; 3.542      ;
; -5.486 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.464     ; 3.542      ;
; -5.484 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.459     ; 3.545      ;
; -5.448 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.507      ;
; -5.448 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.507      ;
; -5.446 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.456     ; 3.510      ;
; -5.421 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.456     ; 3.485      ;
; -5.421 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.480      ;
; -5.421 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.480      ;
; -5.409 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.460     ; 3.469      ;
; -5.409 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.460     ; 3.469      ;
; -5.407 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.455     ; 3.472      ;
; -5.402 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.464     ; 3.458      ;
; -5.402 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.469     ; 3.453      ;
; -5.402 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.469     ; 3.453      ;
; -5.398 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.439     ; 3.479      ;
; -5.398 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.444     ; 3.474      ;
; -5.398 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.444     ; 3.474      ;
; -5.393 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.460     ; 3.453      ;
; -5.393 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.465     ; 3.448      ;
; -5.393 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.465     ; 3.448      ;
; -5.391 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.461     ; 3.450      ;
; -5.391 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.466     ; 3.445      ;
; -5.391 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.466     ; 3.445      ;
; -5.390 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.463     ; 3.447      ;
; -5.390 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.463     ; 3.447      ;
; -5.389 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_datain_reg0    ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.442     ; 3.467      ;
; -5.389 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_address_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.447     ; 3.462      ;
; -5.389 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg         ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.447     ; 3.462      ;
; -5.388 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.458     ; 3.450      ;
; -5.381 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.458     ; 3.443      ;
; -5.381 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.463     ; 3.438      ;
; -5.381 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.463     ; 3.438      ;
; -5.379 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.462     ; 3.437      ;
; -5.379 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.467     ; 3.432      ;
; -5.379 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.467     ; 3.432      ;
; -5.373 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.446     ; 3.447      ;
; -5.373 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.451     ; 3.442      ;
; -5.373 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a54~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.451     ; 3.442      ;
; -5.366 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.452     ; 3.434      ;
; -5.366 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.457     ; 3.429      ;
; -5.366 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.457     ; 3.429      ;
; -5.339 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.466     ; 3.393      ;
; -5.339 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.471     ; 3.388      ;
; -5.339 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.471     ; 3.388      ;
; -5.332 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.462     ; 3.390      ;
; -5.332 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.467     ; 3.385      ;
; -5.332 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.467     ; 3.385      ;
; -5.330 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.476     ; 3.374      ;
; -5.330 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.481     ; 3.369      ;
; -5.330 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.481     ; 3.369      ;
; -5.324 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.436     ; 3.408      ;
; -5.324 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.441     ; 3.403      ;
; -5.324 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a15~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.441     ; 3.403      ;
; -5.319 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.479     ; 3.360      ;
; -5.319 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.484     ; 3.355      ;
; -5.319 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.484     ; 3.355      ;
; -5.318 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.471     ; 3.367      ;
; -5.318 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.476     ; 3.362      ;
; -5.318 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.476     ; 3.362      ;
; -5.313 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.473     ; 3.360      ;
; -5.313 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.478     ; 3.355      ;
; -5.313 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.478     ; 3.355      ;
; -5.306 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.501     ; 3.325      ;
; -5.306 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.506     ; 3.320      ;
; -5.306 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.506     ; 3.320      ;
; -5.305 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.466     ; 3.359      ;
; -5.305 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.471     ; 3.354      ;
; -5.305 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.471     ; 3.354      ;
; -5.282 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.485     ; 3.317      ;
; -5.282 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.490     ; 3.312      ;
; -5.282 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.490     ; 3.312      ;
; -5.278 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.468     ; 3.330      ;
; -5.278 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.473     ; 3.325      ;
; -5.278 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.473     ; 3.325      ;
; -5.274 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.454     ; 3.340      ;
; -5.274 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.459     ; 3.335      ;
; -5.274 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.459     ; 3.335      ;
; -5.267 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.457     ; 3.330      ;
; -5.267 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.462     ; 3.325      ;
; -5.267 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.462     ; 3.325      ;
; -5.266 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.460     ; 3.326      ;
; -5.266 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.465     ; 3.321      ;
; -5.266 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.465     ; 3.321      ;
; -5.264 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.457     ; 3.327      ;
; -5.264 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.462     ; 3.322      ;
; -5.264 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.462     ; 3.322      ;
; -5.261 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a127~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.429     ; 3.352      ;
; -5.261 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a127~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.434     ; 3.347      ;
; -5.261 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a127~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.434     ; 3.347      ;
; -5.255 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.464     ; 3.311      ;
; -5.255 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.469     ; 3.306      ;
; -5.255 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.469     ; 3.306      ;
; -5.251 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -2.494     ; 3.277      ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'entrada_operacoes:entrada|executar_operacao'                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock                          ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; -0.219 ; acesso_ram:acesso|ula:map_ula|s[3]                                                                       ; acesso_ram:acesso|addr_ram[3]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.160      ; 0.461      ;
; -0.213 ; acesso_ram:acesso|ula:map_ula|s[10]                                                                      ; acesso_ram:acesso|addr_ram[10]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.149      ; 0.456      ;
; -0.211 ; acesso_ram:acesso|ula:map_ula|s[4]                                                                       ; acesso_ram:acesso|addr_ram[4]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.150      ; 0.459      ;
; -0.210 ; acesso_ram:acesso|ula:map_ula|s[7]                                                                       ; acesso_ram:acesso|addr_ram[7]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.140      ; 0.450      ;
; -0.208 ; acesso_ram:acesso|ula:map_ula|s[8]                                                                       ; acesso_ram:acesso|addr_ram[8]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.140      ; 0.452      ;
; -0.194 ; acesso_ram:acesso|ula:map_ula|s[12]                                                                      ; acesso_ram:acesso|addr_ram[12]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.142      ; 0.468      ;
; -0.091 ; acesso_ram:acesso|ula:map_ula|s[6]                                                                       ; acesso_ram:acesso|addr_ram[6]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.022      ; 0.451      ;
; -0.075 ; acesso_ram:acesso|ula:map_ula|s[11]                                                                      ; acesso_ram:acesso|addr_ram[11]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.018      ; 0.463      ;
; -0.069 ; acesso_ram:acesso|ula:map_ula|s[0]                                                                       ; acesso_ram:acesso|addr_ram[0]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.020      ; 0.471      ;
; -0.068 ; acesso_ram:acesso|ula:map_ula|s[1]                                                                       ; acesso_ram:acesso|addr_ram[1]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.005      ; 0.457      ;
; -0.051 ; acesso_ram:acesso|ula:map_ula|s[9]                                                                       ; acesso_ram:acesso|addr_ram[9]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.006      ; 0.475      ;
; -0.050 ; acesso_ram:acesso|ula:map_ula|s[2]                                                                       ; acesso_ram:acesso|addr_ram[2]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.004      ; 0.474      ;
; -0.011 ; acesso_ram:acesso|ula:map_ula|s[5]                                                                       ; acesso_ram:acesso|addr_ram[5]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.951      ; 0.460      ;
; 0.031  ; entrada_operacoes:entrada|constante[1]                                                                   ; acesso_ram:acesso|b_ula[1]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.605      ; 2.166      ;
; 0.129  ; entrada_operacoes:entrada|constante[2]                                                                   ; acesso_ram:acesso|b_ula[2]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.492      ; 2.151      ;
; 0.172  ; entrada_operacoes:entrada|constante[0]                                                                   ; acesso_ram:acesso|b_ula[0]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.467      ; 2.169      ;
; 0.176  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.730      ; 6.139      ;
; 0.194  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|data_in_ram[0]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.689      ; 1.403      ;
; 0.306  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|data_in_ram[5]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.589      ; 1.415      ;
; 0.371  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|data_in_ram[14]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.461      ; 1.352      ;
; 0.376  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.581      ; 6.190      ;
; 0.399  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|data_in_ram[4]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.443      ; 1.362      ;
; 0.408  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|data_in_ram[9]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.463      ; 1.391      ;
; 0.413  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|data_in_ram[2]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.443      ; 1.376      ;
; 0.419  ; entrada_operacoes:entrada|constante[4]                                                                   ; acesso_ram:acesso|b_ula[4]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.495      ; 2.444      ;
; 0.419  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|data_in_ram[6]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.440      ; 1.379      ;
; 0.433  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|data_in_ram[7]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.462      ; 1.415      ;
; 0.442  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.685      ; 1.647      ;
; 0.450  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|data_in_ram[13]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.439      ; 1.409      ;
; 0.460  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.675      ; 1.655      ;
; 0.471  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|data_in_ram[12]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.452      ; 1.443      ;
; 0.489  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|data_in_ram[8]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.441      ; 1.450      ;
; 0.505  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[3]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.608      ; 6.346      ;
; 0.510  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[9]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.751      ; 6.494      ;
; 0.516  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[4]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.610      ; 6.359      ;
; 0.523  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[7]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.752      ; 6.508      ;
; 0.530  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.510      ; 1.560      ;
; 0.531  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|data_in_ram[10]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.329      ; 1.380      ;
; 0.532  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|data_in_ram[3]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.342      ; 1.394      ;
; 0.541  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|data_in_ram[1]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.433      ; 1.494      ;
; 0.552  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[5]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.608      ; 6.393      ;
; 0.555  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.436      ; 1.511      ;
; 0.556  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|data_in_ram[11]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.327      ; 1.403      ;
; 0.567  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.518      ; 1.605      ;
; 0.576  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[2]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.607      ; 6.416      ;
; 0.580  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.528      ; 1.628      ;
; 0.582  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.517      ; 1.619      ;
; 0.596  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.541      ; 1.657      ;
; 0.603  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[12]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.750      ; 6.586      ;
; 0.611  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|data_in_ram[15]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.296      ; 1.427      ;
; 0.611  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.529      ; 1.660      ;
; 0.614  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.547      ; 1.681      ;
; 0.621  ; entrada_operacoes:entrada|constante[5]                                                                   ; acesso_ram:acesso|b_ula[5]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.493      ; 2.644      ;
; 0.625  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.511      ; 1.656      ;
; 0.629  ; entrada_operacoes:entrada|constante[3]                                                                   ; acesso_ram:acesso|b_ula[3]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.493      ; 2.652      ;
; 0.644  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[11]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.585      ; 6.462      ;
; 0.670  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[14]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.749      ; 6.652      ;
; 0.671  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.436      ; 1.627      ;
; 0.672  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.533      ; 1.725      ;
; 0.684  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.523      ; 1.727      ;
; 0.692  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[10]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.585      ; 6.510      ;
; 0.719  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[6]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.600      ; 6.552      ;
; 0.726  ; acesso_ram:acesso|ula:map_ula|s[13]                                                                      ; acesso_ram:acesso|addr_ram[13]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.994      ; 1.240      ;
; 0.726  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[15]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.581      ; 6.540      ;
; 0.733  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.415      ; 1.668      ;
; 0.738  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[8]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.601      ; 6.572      ;
; 0.747  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|valor_display[2]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.144      ; 1.411      ;
; 0.769  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|a_ula[15]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.381      ; 1.670      ;
; 0.784  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[13]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.585      ; 6.602      ;
; 0.815  ; acesso_ram:acesso|ula:map_ula|s[14]                                                                      ; acesso_ram:acesso|addr_ram[14]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.012      ; 1.347      ;
; 0.821  ; acesso_ram:acesso|ula:map_ula|s[15]                                                                      ; acesso_ram:acesso|addr_ram[15]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.012      ; 1.353      ;
; 0.841  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.730      ; 6.304      ;
; 0.869  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|valor_display[9]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.145      ; 1.534      ;
; 0.914  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|valor_display[15] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.000      ; 1.434      ;
; 0.920  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|wren_ram          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.428      ; 6.581      ;
; 0.941  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|valor_display[7]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.146      ; 1.607      ;
; 0.941  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|valor_display[5]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.315      ; 1.776      ;
; 0.943  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|valor_display[4]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.333      ; 1.796      ;
; 0.962  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|valor_display[3]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.033      ; 1.515      ;
; 0.983  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|valor_display[6]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.291      ; 1.794      ;
; 1.026  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[9]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.751      ; 6.510      ;
; 1.038  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.581      ; 6.352      ;
; 1.044  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[14]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.749      ; 6.526      ;
; 1.055  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.306      ; 6.594      ;
; 1.080  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.456      ; 6.769      ;
; 1.085  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.536      ; 6.854      ;
; 1.115  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.301      ; 6.649      ;
; 1.126  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|valor_display[13] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.141      ; 1.787      ;
; 1.133  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[7]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.752      ; 6.618      ;
; 1.147  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 2.183      ; 2.860      ;
; 1.151  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[15]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.581      ; 6.465      ;
; 1.154  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.487      ; 6.874      ;
; 1.167  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[4]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.489      ; 6.889      ;
; 1.169  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.302      ; 6.704      ;
; 1.171  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.305      ; 6.709      ;
; 1.176  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[11]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.585      ; 6.494      ;
; 1.186  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[3]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.608      ; 6.527      ;
; 1.192  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[4]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 5.610      ; 6.535      ;
; 1.195  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|valor_display[0]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.135      ; 1.850      ;
; 1.207  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[12] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 5.305      ; 6.745      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'entrada_operacoes:entrada|operacao[0]'                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.118 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.745      ; 1.647      ;
; -0.100 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.735      ; 1.655      ;
; -0.030 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.570      ; 1.560      ;
; -0.005 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.496      ; 1.511      ;
; 0.007  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.578      ; 1.605      ;
; 0.020  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.588      ; 1.628      ;
; 0.022  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.577      ; 1.619      ;
; 0.036  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.601      ; 1.657      ;
; 0.037  ; acesso_ram:acesso|ula:map_ula|s[3]                                                                       ; acesso_ram:acesso|addr_ram[3]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.424      ; 0.461      ;
; 0.043  ; acesso_ram:acesso|ula:map_ula|s[10]                                                                      ; acesso_ram:acesso|addr_ram[10]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.413      ; 0.456      ;
; 0.045  ; acesso_ram:acesso|ula:map_ula|s[4]                                                                       ; acesso_ram:acesso|addr_ram[4]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.414      ; 0.459      ;
; 0.046  ; acesso_ram:acesso|ula:map_ula|s[7]                                                                       ; acesso_ram:acesso|addr_ram[7]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.404      ; 0.450      ;
; 0.048  ; acesso_ram:acesso|ula:map_ula|s[8]                                                                       ; acesso_ram:acesso|addr_ram[8]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.404      ; 0.452      ;
; 0.051  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.589      ; 1.660      ;
; 0.054  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.607      ; 1.681      ;
; 0.062  ; acesso_ram:acesso|ula:map_ula|s[12]                                                                      ; acesso_ram:acesso|addr_ram[12]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.406      ; 0.468      ;
; 0.065  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.571      ; 1.656      ;
; 0.111  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.496      ; 1.627      ;
; 0.112  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.593      ; 1.725      ;
; 0.124  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.583      ; 1.727      ;
; 0.165  ; acesso_ram:acesso|ula:map_ula|s[6]                                                                       ; acesso_ram:acesso|addr_ram[6]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.286      ; 0.451      ;
; 0.173  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.475      ; 1.668      ;
; 0.181  ; acesso_ram:acesso|ula:map_ula|s[11]                                                                      ; acesso_ram:acesso|addr_ram[11]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.282      ; 0.463      ;
; 0.187  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|valor_display[2]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.204      ; 1.411      ;
; 0.187  ; acesso_ram:acesso|ula:map_ula|s[0]                                                                       ; acesso_ram:acesso|addr_ram[0]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.284      ; 0.471      ;
; 0.188  ; acesso_ram:acesso|ula:map_ula|s[1]                                                                       ; acesso_ram:acesso|addr_ram[1]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.269      ; 0.457      ;
; 0.205  ; acesso_ram:acesso|ula:map_ula|s[9]                                                                       ; acesso_ram:acesso|addr_ram[9]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.270      ; 0.475      ;
; 0.206  ; acesso_ram:acesso|ula:map_ula|s[2]                                                                       ; acesso_ram:acesso|addr_ram[2]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.268      ; 0.474      ;
; 0.209  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|a_ula[15]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.441      ; 1.670      ;
; 0.245  ; acesso_ram:acesso|ula:map_ula|s[5]                                                                       ; acesso_ram:acesso|addr_ram[5]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.215      ; 0.460      ;
; 0.309  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|valor_display[9]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.205      ; 1.534      ;
; 0.354  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|valor_display[15] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.060      ; 1.434      ;
; 0.372  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.773      ; 5.358      ;
; 0.381  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|valor_display[7]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.206      ; 1.607      ;
; 0.381  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|valor_display[5]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.375      ; 1.776      ;
; 0.383  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|valor_display[4]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.393      ; 1.796      ;
; 0.402  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|valor_display[3]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.093      ; 1.515      ;
; 0.423  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|valor_display[6]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.351      ; 1.794      ;
; 0.430  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|data_in_ram[0]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.953      ; 1.403      ;
; 0.542  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|data_in_ram[5]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.853      ; 1.415      ;
; 0.566  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|valor_display[13] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.201      ; 1.787      ;
; 0.587  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.243      ; 2.860      ;
; 0.607  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|data_in_ram[14]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.725      ; 1.352      ;
; 0.617  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.812      ; 5.642      ;
; 0.635  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|data_in_ram[4]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.707      ; 1.362      ;
; 0.635  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|valor_display[0]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.195      ; 1.850      ;
; 0.644  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|data_in_ram[9]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.727      ; 1.391      ;
; 0.648  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|valor_display[11] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.092      ; 1.760      ;
; 0.649  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|data_in_ram[2]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.707      ; 1.376      ;
; 0.655  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|data_in_ram[6]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.704      ; 1.379      ;
; 0.665  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.772      ; 5.650      ;
; 0.669  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|data_in_ram[7]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.726      ; 1.415      ;
; 0.686  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|data_in_ram[13]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.703      ; 1.409      ;
; 0.707  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|data_in_ram[12]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.716      ; 1.443      ;
; 0.723  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|valor_display[1]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.190      ; 1.933      ;
; 0.725  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|data_in_ram[8]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.705      ; 1.450      ;
; 0.743  ; entrada_operacoes:entrada|operacao[2]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.706      ; 3.479      ;
; 0.767  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|data_in_ram[10]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.593      ; 1.380      ;
; 0.768  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|data_in_ram[3]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.606      ; 1.394      ;
; 0.772  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.416      ; 3.218      ;
; 0.777  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|data_in_ram[1]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.697      ; 1.494      ;
; 0.779  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.620      ; 5.612      ;
; 0.783  ; entrada_operacoes:entrada|constante[1]                                                                   ; acesso_ram:acesso|b_ula[1]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 1.853      ; 2.166      ;
; 0.792  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|data_in_ram[11]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.591      ; 1.403      ;
; 0.799  ; entrada_operacoes:entrada|operacao[3]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.706      ; 3.535      ;
; 0.820  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.547      ; 6.580      ;
; 0.847  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|data_in_ram[15]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.560      ; 1.427      ;
; 0.867  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[15] ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.237      ; 3.134      ;
; 0.881  ; entrada_operacoes:entrada|constante[2]                                                                   ; acesso_ram:acesso|b_ula[2]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 1.740      ; 2.151      ;
; 0.882  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[0]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.232      ; 3.144      ;
; 0.887  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.619      ; 5.719      ;
; 0.890  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 4.773      ; 5.396      ;
; 0.902  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.760      ; 5.875      ;
; 0.924  ; entrada_operacoes:entrada|constante[0]                                                                   ; acesso_ram:acesso|b_ula[0]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 1.715      ; 2.169      ;
; 0.945  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.596      ; 6.754      ;
; 0.946  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.851      ; 2.827      ;
; 0.948  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.978      ; 6.139      ;
; 0.972  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.516      ; 6.701      ;
; 0.982  ; acesso_ram:acesso|ula:map_ula|s[13]                                                                      ; acesso_ram:acesso|addr_ram[13]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.258      ; 1.240      ;
; 0.986  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.762      ; 5.961      ;
; 0.992  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.366      ; 6.571      ;
; 0.998  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.785      ; 5.996      ;
; 1.000  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[4]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.549      ; 6.762      ;
; 1.014  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.362      ; 6.589      ;
; 1.015  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[10] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.364      ; 6.592      ;
; 1.015  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.365      ; 6.593      ;
; 1.057  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[5]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.398      ; 3.485      ;
; 1.062  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.361      ; 6.636      ;
; 1.071  ; acesso_ram:acesso|ula:map_ula|s[14]                                                                      ; acesso_ram:acesso|addr_ram[14]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.276      ; 1.347      ;
; 1.072  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.361      ; 6.646      ;
; 1.077  ; acesso_ram:acesso|ula:map_ula|s[15]                                                                      ; acesso_ram:acesso|addr_ram[15]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.276      ; 1.353      ;
; 1.079  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[6]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.383      ; 3.492      ;
; 1.099  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.785      ; 6.097      ;
; 1.107  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.370      ; 6.690      ;
; 1.121  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.623      ; 5.957      ;
; 1.139  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[0]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.365      ; 6.717      ;
; 1.141  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[12] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.365      ; 6.719      ;
; 1.148  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 4.829      ; 6.190      ;
; 1.153  ; entrada_operacoes:entrada|operacao[2]                                                                    ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.708      ; 3.891      ;
; 1.157  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[14] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 5.366      ; 6.736      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                               ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.284 ; entrada_operacoes:entrada|operacao_atual[4]  ; entrada_operacoes:entrada|constante[4]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.498      ; 0.953      ;
; 0.392 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[2]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 0.804      ;
; 0.474 ; entrada_operacoes:entrada|operacao_atual[0]  ; entrada_operacoes:entrada|constante[0]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.498      ; 1.143      ;
; 0.516 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|operacao[1]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 0.928      ;
; 0.519 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|operacao[3]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 0.931      ;
; 0.656 ; entrada_operacoes:entrada|operacao_atual[1]  ; entrada_operacoes:entrada|constante[1]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.123      ; 0.950      ;
; 0.924 ; entrada_operacoes:entrada|operacao_atual[7]  ; entrada_operacoes:entrada|rb[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.099      ; 1.194      ;
; 0.929 ; entrada_operacoes:entrada|operacao_atual[10] ; entrada_operacoes:entrada|ra[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.099      ; 1.199      ;
; 0.965 ; entrada_operacoes:entrada|operacao_atual[11] ; entrada_operacoes:entrada|ra[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.099      ; 1.235      ;
; 0.967 ; entrada_operacoes:entrada|operacao_atual[8]  ; entrada_operacoes:entrada|rb[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.099      ; 1.237      ;
; 0.981 ; entrada_operacoes:entrada|operacao_atual[6]  ; entrada_operacoes:entrada|rb[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.099      ; 1.251      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[0]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.031 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.641      ;
; 1.236 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]                                          ; clk                                   ; clk         ; 0.000        ; 0.325      ; 1.732      ;
; 1.256 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]                                          ; clk                                   ; clk         ; 0.000        ; 0.327      ; 1.754      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[0]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.289 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 1.899      ;
; 1.379 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[1]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 1.791      ;
; 1.379 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[3]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 1.791      ;
; 1.379 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[2]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 1.791      ;
; 1.414 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]                                          ; clk                                   ; clk         ; 0.000        ; 0.299      ; 1.884      ;
; 1.414 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]                                          ; clk                                   ; clk         ; 0.000        ; 0.299      ; 1.884      ;
; 1.414 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]                                          ; clk                                   ; clk         ; 0.000        ; 0.299      ; 1.884      ;
; 1.414 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]                                          ; clk                                   ; clk         ; 0.000        ; 0.299      ; 1.884      ;
; 1.414 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]                                          ; clk                                   ; clk         ; 0.000        ; 0.299      ; 1.884      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|operacao[0]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[1]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.449 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[2]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.439      ; 2.059      ;
; 1.464 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]                                          ; clk                                   ; clk         ; 0.000        ; 0.290      ; 1.925      ;
; 1.464 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]                                          ; clk                                   ; clk         ; 0.000        ; 0.290      ; 1.925      ;
; 1.466 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15]                                         ; clk                                   ; clk         ; 0.000        ; 0.322      ; 1.959      ;
; 1.470 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]                                          ; clk                                   ; clk         ; 0.000        ; 0.328      ; 1.969      ;
; 1.471 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]                                          ; clk                                   ; clk         ; 0.000        ; 0.328      ; 1.970      ;
; 1.475 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14]                                         ; clk                                   ; clk         ; 0.000        ; 0.328      ; 1.974      ;
; 1.495 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14]                                         ; clk                                   ; clk         ; 0.000        ; 0.317      ; 1.983      ;
; 1.501 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]                                          ; clk                                   ; clk         ; 0.000        ; 0.295      ; 1.967      ;
; 1.503 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[4]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.171      ;
; 1.503 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[3]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.171      ;
; 1.503 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[5]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.171      ;
; 1.510 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14]                                         ; clk                                   ; clk         ; 0.000        ; 0.295      ; 1.976      ;
; 1.536 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13]                                         ; clk                                   ; clk         ; 0.000        ; 0.283      ; 1.990      ;
; 1.546 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]                                          ; clk                                   ; clk         ; 0.000        ; 0.289      ; 2.006      ;
; 1.548 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]                                          ; clk                                   ; clk         ; 0.000        ; -0.079     ; 1.640      ;
; 1.559 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]                                          ; clk                                   ; clk         ; 0.000        ; 0.288      ; 2.018      ;
; 1.597 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]                                          ; clk                                   ; clk         ; 0.000        ; 0.331      ; 2.099      ;
; 1.597 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]                                          ; clk                                   ; clk         ; 0.000        ; 0.331      ; 2.099      ;
; 1.603 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]                                          ; clk                                   ; clk         ; 0.000        ; 0.351      ; 2.125      ;
; 1.637 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[1]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 2.049      ;
; 1.637 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[3]                                                                    ; clk                                   ; clk         ; 0.000        ; 0.241      ; 2.049      ;
; 1.641 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15]                                         ; clk                                   ; clk         ; 0.000        ; 0.333      ; 2.145      ;
; 1.645 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]                                          ; clk                                   ; clk         ; 0.000        ; 0.360      ; 2.176      ;
; 1.651 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[4]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.319      ;
; 1.651 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[3]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.319      ;
; 1.651 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[5]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.319      ;
; 1.652 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15]                                         ; clk                                   ; clk         ; 0.000        ; 0.300      ; 2.123      ;
; 1.653 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]                                          ; clk                                   ; clk         ; 0.000        ; 0.332      ; 2.156      ;
; 1.653 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]                                          ; clk                                   ; clk         ; 0.000        ; 0.332      ; 2.156      ;
; 1.653 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15]                                         ; clk                                   ; clk         ; 0.000        ; 0.332      ; 2.156      ;
; 1.657 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]                                          ; clk                                   ; clk         ; 0.000        ; 0.314      ; 2.142      ;
; 1.657 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]                                          ; clk                                   ; clk         ; 0.000        ; 0.314      ; 2.142      ;
; 1.664 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15]                                         ; clk                                   ; clk         ; 0.000        ; 0.332      ; 2.167      ;
; 1.671 ; entrada_operacoes:entrada|operacao_atual[9]  ; entrada_operacoes:entrada|ra[0]                                                                          ; clk                                   ; clk         ; 0.000        ; 0.099      ; 1.941      ;
; 1.671 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[4]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.339      ;
; 1.671 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[3]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.339      ;
; 1.671 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[5]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.339      ;
; 1.679 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]                                          ; clk                                   ; clk         ; 0.000        ; 0.332      ; 2.182      ;
; 1.687 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]                                          ; clk                                   ; clk         ; 0.000        ; 0.298      ; 2.156      ;
; 1.692 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12]                                         ; clk                                   ; clk         ; 0.000        ; 0.328      ; 2.191      ;
; 1.693 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12]                                         ; clk                                   ; clk         ; 0.000        ; 0.329      ; 2.193      ;
; 1.702 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15]                                         ; clk                                   ; clk         ; 0.000        ; 0.299      ; 2.172      ;
; 1.704 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[2]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.498      ; 2.373      ;
; 1.713 ; acesso_ram:acesso|addr_ram[13]               ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; entrada_operacoes:entrada|operacao[0] ; clk         ; 0.000        ; -1.281     ; 0.633      ;
; 1.722 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]                                          ; clk                                   ; clk         ; 0.000        ; 0.333      ; 2.226      ;
; 1.727 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12]                                         ; clk                                   ; clk         ; 0.000        ; 0.296      ; 2.194      ;
; 1.729 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]                                          ; clk                                   ; clk         ; 0.000        ; 0.325      ; 2.225      ;
; 1.730 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10]                                         ; clk                                   ; clk         ; 0.000        ; 0.289      ; 2.190      ;
; 1.730 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]                                          ; clk                                   ; clk         ; 0.000        ; 0.289      ; 2.190      ;
; 1.743 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]                                          ; clk                                   ; clk         ; 0.000        ; 0.357      ; 2.271      ;
; 1.750 ; entrada_operacoes:entrada|operacao_atual[3]  ; entrada_operacoes:entrada|constante[3]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.498      ; 2.419      ;
; 1.754 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]                                          ; clk                                   ; clk         ; 0.000        ; 0.291      ; 2.216      ;
; 1.754 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]                                          ; clk                                   ; clk         ; 0.000        ; 0.327      ; 2.252      ;
; 1.755 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|constante[4]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.423      ;
; 1.755 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|constante[3]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.423      ;
; 1.755 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|constante[5]                                                                   ; clk                                   ; clk         ; 0.000        ; 0.497      ; 2.423      ;
; 1.757 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]                                          ; clk                                   ; clk         ; 0.000        ; 0.299      ; 2.227      ;
; 1.768 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13]                                         ; clk                                   ; clk         ; 0.000        ; 0.356      ; 2.295      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|ler_escrever_brg'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                              ; Launch Clock                                ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; 1.003 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.413      ; 2.446      ;
; 1.017 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.380      ; 2.427      ;
; 1.019 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.350      ; 2.399      ;
; 1.058 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.348      ; 2.436      ;
; 1.073 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.382      ; 2.485      ;
; 1.095 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.349      ; 2.474      ;
; 1.098 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.414      ; 2.542      ;
; 1.112 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.237      ; 2.379      ;
; 1.117 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.775      ; 2.922      ;
; 1.139 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.268      ; 2.437      ;
; 1.150 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.222      ; 2.402      ;
; 1.150 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.230      ; 2.410      ;
; 1.156 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.231      ; 2.417      ;
; 1.167 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.374      ; 2.571      ;
; 1.180 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.231      ; 2.441      ;
; 1.188 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.245      ; 2.463      ;
; 1.190 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.358      ; 2.578      ;
; 1.209 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.231      ; 2.470      ;
; 1.211 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.234      ; 2.475      ;
; 1.213 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.236      ; 2.479      ;
; 1.214 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.232      ; 2.476      ;
; 1.241 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.268      ; 2.539      ;
; 1.242 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.260      ; 2.532      ;
; 1.270 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.230      ; 2.530      ;
; 1.273 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.735      ; 3.038      ;
; 1.281 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.229      ; 2.540      ;
; 1.283 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.235      ; 2.548      ;
; 1.285 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.382      ; 2.697      ;
; 1.289 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.412      ; 2.731      ;
; 1.291 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.385      ; 2.706      ;
; 1.296 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.735      ; 3.061      ;
; 1.299 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.236      ; 2.565      ;
; 1.301 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.736      ; 3.067      ;
; 1.307 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.234      ; 2.571      ;
; 1.310 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.619      ; 2.959      ;
; 1.316 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.630      ; 2.976      ;
; 1.327 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.272      ; 2.629      ;
; 1.330 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.384      ; 2.744      ;
; 1.332 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.228      ; 2.590      ;
; 1.350 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.623      ; 3.003      ;
; 1.357 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.231      ; 2.618      ;
; 1.361 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.733      ; 3.124      ;
; 1.363 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.237      ; 2.630      ;
; 1.367 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.234      ; 2.631      ;
; 1.383 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.268      ; 2.681      ;
; 1.386 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.254      ; 2.670      ;
; 1.387 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.262      ; 2.679      ;
; 1.392 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.232      ; 2.654      ;
; 1.400 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.317      ; 2.747      ;
; 1.423 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.253      ; 2.706      ;
; 1.423 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.261      ; 2.714      ;
; 1.431 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.616      ; 3.077      ;
; 1.437 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.315      ; 2.782      ;
; 1.452 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.391      ; 2.873      ;
; 1.455 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.382      ; 2.867      ;
; 1.475 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.230      ; 2.735      ;
; 1.477 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.350      ; 2.857      ;
; 1.479 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.619      ; 3.128      ;
; 1.480 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.262      ; 2.772      ;
; 1.511 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.736      ; 3.277      ;
; 1.527 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.348      ; 2.905      ;
; 1.542 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.261      ; 2.833      ;
; 1.544 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.356      ; 2.930      ;
; 1.544 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.616      ; 3.190      ;
; 1.553 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.236      ; 2.819      ;
; 1.555 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.212      ; 2.797      ;
; 1.558 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.237      ; 2.825      ;
; 1.576 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.201      ; 2.807      ;
; 1.580 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.229      ; 2.839      ;
; 1.581 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.199      ; 2.810      ;
; 1.583 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.204      ; 2.817      ;
; 1.596 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.385      ; 3.011      ;
; 1.603 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.268      ; 2.901      ;
; 1.609 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.359      ; 2.998      ;
; 1.617 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.266      ; 2.913      ;
; 1.618 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.229      ; 2.877      ;
; 1.618 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.242      ; 2.890      ;
; 1.621 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.236      ; 2.887      ;
; 1.630 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.262      ; 2.922      ;
; 1.633 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.614     ; 1.039      ;
; 1.638 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.263      ; 2.931      ;
; 1.645 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.621      ; 3.296      ;
; 1.649 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.202      ; 2.881      ;
; 1.662 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.899     ; 0.783      ;
; 1.663 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.263      ; 2.956      ;
; 1.665 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.614     ; 1.071      ;
; 1.667 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.203      ; 2.900      ;
; 1.681 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.269      ; 2.980      ;
; 1.682 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.269      ; 2.981      ;
; 1.687 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.202      ; 2.919      ;
; 1.689 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.201      ; 2.920      ;
; 1.692 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.267      ; 2.989      ;
; 1.697 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.630      ; 3.357      ;
; 1.705 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.593     ; 1.132      ;
; 1.712 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.620      ; 3.362      ;
; 1.712 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.222      ; 2.964      ;
; 1.721 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.630      ; 3.381      ;
; 1.721 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.593     ; 1.148      ;
; 1.722 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.235      ; 2.987      ;
; 1.723 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 1.381      ; 3.134      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; entrada_operacoes:entrada|executar_operacao ; -4.049 ; -138.632      ;
; entrada_operacoes:entrada|operacao[0]       ; -3.554 ; -172.318      ;
; acesso_ram:acesso|ler_escrever_brg          ; -3.399 ; -62.955       ;
; clk                                         ; -3.146 ; -1277.777     ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; entrada_operacoes:entrada|operacao[0]       ; -0.244 ; -2.686        ;
; entrada_operacoes:entrada|executar_operacao ; 0.018  ; 0.000         ;
; clk                                         ; 0.113  ; 0.000         ;
; acesso_ram:acesso|ler_escrever_brg          ; 0.504  ; 0.000         ;
+---------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk                                         ; -3.000 ; -613.431      ;
; entrada_operacoes:entrada|executar_operacao ; 0.196  ; 0.000         ;
; entrada_operacoes:entrada|operacao[0]       ; 0.252  ; 0.000         ;
; acesso_ram:acesso|ler_escrever_brg          ; 0.282  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'entrada_operacoes:entrada|executar_operacao'                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                             ; Launch Clock                          ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.049 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[14] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.097      ; 5.195      ;
; -3.874 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.096      ; 4.407      ;
; -3.517 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.368      ; 4.828      ;
; -3.473 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[12] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.096      ; 4.618      ;
; -3.460 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.214      ; 4.593      ;
; -3.439 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.368      ; 4.750      ;
; -3.429 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.189      ; 4.607      ;
; -3.420 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[5]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.178      ; 4.749      ;
; -3.366 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.096      ; 4.605      ;
; -3.362 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.375      ; 4.686      ;
; -3.349 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[15] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.098      ; 4.498      ;
; -3.349 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[1]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.094      ; 4.493      ;
; -3.345 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.368      ; 4.656      ;
; -3.341 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[9]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.096      ; 4.581      ;
; -3.338 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.094      ; 4.481      ;
; -3.331 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[10] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.095      ; 4.475      ;
; -3.317 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.284      ; 4.650      ;
; -3.305 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[11] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.095      ; 4.410      ;
; -3.284 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.375      ; 4.608      ;
; -3.274 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[0]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.095      ; 4.513      ;
; -3.268 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.374      ; 4.775      ;
; -3.262 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[7]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.097      ; 4.408      ;
; -3.191 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|valor_display[6]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.166      ; 4.507      ;
; -3.190 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[1]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.375      ; 4.514      ;
; -3.190 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.374      ; 4.697      ;
; -3.152 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.176      ; 3.765      ;
; -3.142 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 3.862      ;
; -3.132 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.284      ; 4.465      ;
; -3.098 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.220      ; 3.755      ;
; -3.096 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|seletor_brg[0]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.374      ; 4.603      ;
; -2.974 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.169      ; 3.580      ;
; -2.962 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 3.682      ;
; -2.946 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[11] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.282      ; 4.238      ;
; -2.933 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.203      ; 3.573      ;
; -2.930 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|valor_display[14] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.284      ; 4.263      ;
; -2.928 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.178      ; 3.543      ;
; -2.868 ; acesso_ram:acesso|ula:map_ula|s[3]                                                                                  ; acesso_ram:acesso|valor_display[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.212      ; 2.527      ;
; -2.865 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.183      ; 3.485      ;
; -2.855 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[7]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.284      ; 4.188      ;
; -2.786 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.376      ; 4.151      ;
; -2.778 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[11] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.282      ; 4.070      ;
; -2.755 ; entrada_operacoes:entrada|operacao[1]                                                                               ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 3.475      ;
; -2.741 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[12] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 4.073      ;
; -2.737 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a82~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.897      ; 3.790      ;
; -2.736 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a2~porta_we_reg   ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.911      ; 3.803      ;
; -2.735 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a83~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.166      ; 3.338      ;
; -2.734 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.901      ; 3.791      ;
; -2.728 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.401      ; 4.048      ;
; -2.722 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[1]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.281      ; 4.053      ;
; -2.709 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.901      ; 3.766      ;
; -2.705 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a67~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.157      ; 3.299      ;
; -2.704 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|seletor_brg[1]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.188      ; 3.841      ;
; -2.688 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a8~porta_we_reg   ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.292      ; 3.899      ;
; -2.688 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[5]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.365      ; 4.204      ;
; -2.687 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.281      ; 4.017      ;
; -2.687 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[7]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.284      ; 4.020      ;
; -2.654 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.821      ; 3.529      ;
; -2.649 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a88~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.293      ; 3.861      ;
; -2.649 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a40~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.306      ; 3.874      ;
; -2.638 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.910      ; 3.704      ;
; -2.634 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 4.060      ;
; -2.625 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a100~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.825      ; 3.504      ;
; -2.625 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.201      ; 3.875      ;
; -2.623 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a101~porta_we_reg ; acesso_ram:acesso|entrada_brg[5]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.827      ; 3.503      ;
; -2.618 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.376      ; 3.983      ;
; -2.617 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[15] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.285      ; 3.953      ;
; -2.615 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.184      ; 3.848      ;
; -2.609 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[9]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 4.036      ;
; -2.604 ; entrada_operacoes:entrada|ler_valor                                                                                 ; acesso_ram:acesso|seletor_brg[0]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.187      ; 3.924      ;
; -2.604 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.287      ; 3.810      ;
; -2.604 ; acesso_ram:acesso|ula:map_ula|s[8]                                                                                  ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.329      ; 2.862      ;
; -2.600 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.865      ; 3.519      ;
; -2.600 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a29~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.206      ; 3.855      ;
; -2.599 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[10] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.282      ; 3.930      ;
; -2.581 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a93~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.192      ; 3.822      ;
; -2.572 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.921      ; 3.486      ;
; -2.561 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a123~porta_we_reg ; acesso_ram:acesso|entrada_brg[11]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.878      ; 3.432      ;
; -2.556 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[12] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.283      ; 3.888      ;
; -2.554 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[1]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.281      ; 3.885      ;
; -2.547 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.901      ; 3.440      ;
; -2.547 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.915      ; 3.455      ;
; -2.546 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a126~porta_we_reg ; acesso_ram:acesso|entrada_brg[14]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.879      ; 3.417      ;
; -2.545 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.887      ; 3.424      ;
; -2.543 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.401      ; 3.863      ;
; -2.542 ; entrada_operacoes:entrada|operacao[3]                                                                               ; acesso_ram:acesso|valor_display[0]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.282      ; 3.968      ;
; -2.538 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a78~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.890      ; 3.420      ;
; -2.537 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a116~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.811      ; 3.402      ;
; -2.527 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a60~porta_we_reg  ; acesso_ram:acesso|valor_display[12] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.165      ; 3.741      ;
; -2.524 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_we_reg ; acesso_ram:acesso|entrada_brg[14]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.906      ; 3.422      ;
; -2.523 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a95~porta_we_reg  ; acesso_ram:acesso|entrada_brg[15]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.818      ; 3.394      ;
; -2.523 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a36~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.837      ; 3.414      ;
; -2.520 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a120~porta_we_reg ; acesso_ram:acesso|valor_display[8]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.302      ; 3.741      ;
; -2.519 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[13] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.281      ; 3.849      ;
; -2.517 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a22~porta_we_reg  ; acesso_ram:acesso|entrada_brg[6]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.803      ; 3.374      ;
; -2.517 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a84~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.815      ; 3.386      ;
; -2.509 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.905      ; 3.407      ;
; -2.506 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 0.794      ; 3.352      ;
; -2.503 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a95~porta_we_reg  ; acesso_ram:acesso|valor_display[15] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.188      ; 3.742      ;
; -2.503 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.207      ; 3.720      ;
; -2.503 ; entrada_operacoes:entrada|operacao[2]                                                                               ; acesso_ram:acesso|valor_display[5]  ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; 0.500        ; 1.365      ; 4.019      ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'entrada_operacoes:entrada|operacao[0]'                                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                                ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+
; -3.554 ; entrada_operacoes:entrada|ler_valor ; acesso_ram:acesso|valor_display[14] ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 1.092      ; 5.195      ;
; -3.507 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.825     ; 2.729      ;
; -3.464 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.836     ; 2.687      ;
; -3.464 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.835     ; 2.688      ;
; -3.408 ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.748     ; 2.707      ;
; -3.401 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.842     ; 2.619      ;
; -3.401 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.841     ; 2.620      ;
; -3.388 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.836     ; 2.611      ;
; -3.388 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.835     ; 2.612      ;
; -3.386 ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.768     ; 2.665      ;
; -3.379 ; entrada_operacoes:entrada|ler_valor ; acesso_ram:acesso|valor_display[3]  ; clk                                         ; entrada_operacoes:entrada|operacao[0] ; 1.000        ; 1.091      ; 4.407      ;
; -3.341 ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.759     ; 2.629      ;
; -3.334 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.746     ; 2.635      ;
; -3.331 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.756     ; 2.634      ;
; -3.322 ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.761     ; 2.608      ;
; -3.302 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.759     ; 2.602      ;
; -3.292 ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.686     ; 2.592      ;
; -3.287 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.834     ; 2.513      ;
; -3.277 ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.753     ; 2.583      ;
; -3.274 ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.762     ; 2.571      ;
; -3.274 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.757     ; 2.508      ;
; -3.263 ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.743     ; 2.567      ;
; -3.262 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.828     ; 2.581      ;
; -3.257 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.833     ; 2.471      ;
; -3.247 ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.746     ; 2.648      ;
; -3.246 ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.662     ; 2.570      ;
; -3.246 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.826     ; 2.467      ;
; -3.245 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.748     ; 2.556      ;
; -3.233 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.756     ; 2.536      ;
; -3.231 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.684     ; 2.606      ;
; -3.231 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.747     ; 2.631      ;
; -3.230 ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.680     ; 2.541      ;
; -3.227 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.763     ; 2.450      ;
; -3.225 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.693     ; 2.518      ;
; -3.222 ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.750     ; 2.619      ;
; -3.219 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.749     ; 2.517      ;
; -3.218 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.761     ; 2.517      ;
; -3.218 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.684     ; 2.520      ;
; -3.212 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.693     ; 2.505      ;
; -3.207 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.755     ; 2.511      ;
; -3.205 ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.759     ; 2.506      ;
; -3.203 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.676     ; 2.674      ;
; -3.197 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.618     ; 2.565      ;
; -3.197 ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.751     ; 2.506      ;
; -3.194 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.748     ; 2.593      ;
; -3.190 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.755     ; 2.494      ;
; -3.189 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.751     ; 2.585      ;
; -3.183 ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.680     ; 2.489      ;
; -3.179 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.753     ; 2.486      ;
; -3.172 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.660     ; 2.498      ;
; -3.170 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.762     ; 2.468      ;
; -3.170 ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.754     ; 2.475      ;
; -3.164 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.749     ; 2.462      ;
; -3.161 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.754     ; 2.467      ;
; -3.160 ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.759     ; 2.460      ;
; -3.156 ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.689     ; 2.453      ;
; -3.151 ; acesso_ram:acesso|b_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.699     ; 2.512      ;
; -3.148 ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.769     ; 2.438      ;
; -3.148 ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.681     ; 2.453      ;
; -3.144 ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.757     ; 2.447      ;
; -3.142 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.771     ; 2.369      ;
; -3.142 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.770     ; 2.370      ;
; -3.140 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.674     ; 2.513      ;
; -3.140 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.680     ; 2.451      ;
; -3.139 ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.692     ; 2.433      ;
; -3.135 ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.772     ; 2.422      ;
; -3.132 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.754     ; 2.425      ;
; -3.130 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.764     ; 2.352      ;
; -3.130 ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.691     ; 2.425      ;
; -3.128 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.605     ; 2.514      ;
; -3.117 ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.744     ; 2.432      ;
; -3.117 ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.771     ; 2.405      ;
; -3.116 ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.750     ; 2.413      ;
; -3.113 ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.770     ; 2.402      ;
; -3.113 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.757     ; 2.416      ;
; -3.105 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.677     ; 2.419      ;
; -3.103 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.687     ; 2.402      ;
; -3.103 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.684     ; 2.478      ;
; -3.102 ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.693     ; 2.395      ;
; -3.101 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.683     ; 2.404      ;
; -3.101 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.677     ; 2.410      ;
; -3.100 ; acesso_ram:acesso|b_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.629     ; 2.457      ;
; -3.095 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.759     ; 2.395      ;
; -3.092 ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.699     ; 2.379      ;
; -3.091 ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.767     ; 2.371      ;
; -3.089 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.751     ; 2.485      ;
; -3.089 ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.759     ; 2.389      ;
; -3.089 ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.752     ; 2.397      ;
; -3.089 ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.680     ; 2.395      ;
; -3.085 ; acesso_ram:acesso|b_ula[1]          ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.691     ; 2.392      ;
; -3.084 ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.740     ; 2.330      ;
; -3.082 ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.756     ; 2.312      ;
; -3.081 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.757     ; 2.384      ;
; -3.077 ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.749     ; 2.375      ;
; -3.075 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.605     ; 2.456      ;
; -3.070 ; acesso_ram:acesso|b_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.682     ; 2.448      ;
; -3.069 ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.751     ; 2.365      ;
; -3.068 ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.680     ; 2.379      ;
; -3.067 ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.753     ; 2.374      ;
; -3.066 ; acesso_ram:acesso|b_ula[5]          ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0] ; 0.500        ; -0.690     ; 2.423      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|ler_escrever_brg'                                                                                                                                                                             ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock                                ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; -3.399 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.924     ; 2.553      ;
; -3.392 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.918     ; 2.547      ;
; -3.351 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.931     ; 2.498      ;
; -3.343 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.917     ; 2.496      ;
; -3.304 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.920     ; 2.456      ;
; -3.277 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 2.423      ;
; -3.252 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.925     ; 2.400      ;
; -3.229 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.914     ; 2.370      ;
; -3.202 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.921     ; 2.336      ;
; -3.183 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.919     ; 2.331      ;
; -3.166 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.919     ; 2.326      ;
; -3.166 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 2.307      ;
; -3.156 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.869     ; 2.429      ;
; -3.151 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.927     ; 2.296      ;
; -3.138 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.913     ; 2.367      ;
; -3.131 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.876     ; 2.397      ;
; -3.120 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.921     ; 2.334      ;
; -3.093 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.924     ; 2.239      ;
; -3.088 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.919     ; 2.241      ;
; -3.040 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 2.187      ;
; -3.005 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.919     ; 2.159      ;
; -3.003 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 2.156      ;
; -2.983 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.866     ; 2.190      ;
; -2.977 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.927     ; 2.185      ;
; -2.977 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.920     ; 2.192      ;
; -2.970 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.928     ; 2.177      ;
; -2.956 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.873     ; 2.156      ;
; -2.943 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.858     ; 2.241      ;
; -2.917 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.868     ; 2.192      ;
; -2.909 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.920     ; 2.131      ;
; -2.900 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.875     ; 2.168      ;
; -2.843 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.868     ; 2.553      ;
; -2.836 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.862     ; 2.547      ;
; -2.795 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.875     ; 2.498      ;
; -2.787 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.861     ; 2.496      ;
; -2.748 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.864     ; 2.456      ;
; -2.721 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 2.423      ;
; -2.709 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.851     ; 2.014      ;
; -2.696 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.869     ; 2.400      ;
; -2.673 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.858     ; 2.370      ;
; -2.646 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.865     ; 2.336      ;
; -2.627 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.863     ; 2.331      ;
; -2.610 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.863     ; 2.326      ;
; -2.610 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 2.307      ;
; -2.600 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.813     ; 2.429      ;
; -2.595 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.871     ; 2.296      ;
; -2.582 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.857     ; 2.367      ;
; -2.575 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.820     ; 2.397      ;
; -2.564 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.865     ; 2.334      ;
; -2.560 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.931     ; 1.707      ;
; -2.537 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.868     ; 2.239      ;
; -2.532 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.863     ; 2.241      ;
; -2.509 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.925     ; 1.657      ;
; -2.489 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 1.636      ;
; -2.484 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 2.187      ;
; -2.449 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.863     ; 2.159      ;
; -2.447 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 2.156      ;
; -2.444 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 1.590      ;
; -2.427 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.810     ; 2.190      ;
; -2.421 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.871     ; 2.185      ;
; -2.421 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.864     ; 2.192      ;
; -2.420 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 1.561      ;
; -2.414 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.872     ; 2.177      ;
; -2.403 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.927     ; 1.611      ;
; -2.400 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.817     ; 2.156      ;
; -2.387 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.802     ; 2.241      ;
; -2.361 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.812     ; 2.192      ;
; -2.353 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.864     ; 2.131      ;
; -2.344 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.819     ; 2.168      ;
; -2.270 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.858     ; 1.568      ;
; -2.256 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.928     ; 1.463      ;
; -2.238 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.876     ; 1.504      ;
; -2.177 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.927     ; 1.322      ;
; -2.153 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.795     ; 2.014      ;
; -2.146 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.599     ; 0.876      ;
; -2.122 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.600     ; 0.850      ;
; -2.105 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.600     ; 0.833      ;
; -2.082 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.606     ; 0.805      ;
; -2.004 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.875     ; 1.707      ;
; -1.999 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.924     ; 1.145      ;
; -1.981 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.593     ; 0.716      ;
; -1.972 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.873     ; 1.172      ;
; -1.953 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.869     ; 1.657      ;
; -1.947 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.875     ; 1.215      ;
; -1.946 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.606     ; 0.669      ;
; -1.933 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 1.636      ;
; -1.899 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.921     ; 1.033      ;
; -1.888 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 1.590      ;
; -1.874 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.926     ; 1.027      ;
; -1.864 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.870     ; 1.561      ;
; -1.847 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.871     ; 1.611      ;
; -1.772 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.920     ; 0.994      ;
; -1.749 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.601     ; 0.839      ;
; -1.742 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 0.500        ; -0.601     ; 0.832      ;
; -1.714 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.802     ; 1.568      ;
; -1.702 ; acesso_ram:acesso|seletor_brg[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.655     ; 0.876      ;
; -1.700 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.872     ; 1.463      ;
; -1.682 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.820     ; 1.504      ;
; -1.678 ; acesso_ram:acesso|seletor_brg[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.656     ; 0.850      ;
; -1.661 ; acesso_ram:acesso|seletor_brg[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 1.000        ; -0.656     ; 0.833      ;
+--------+----------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                   ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -3.146 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.551     ; 2.094      ;
; -3.146 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.551     ; 2.094      ;
; -3.144 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.548     ; 2.095      ;
; -3.142 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.554     ; 2.087      ;
; -3.142 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.554     ; 2.087      ;
; -3.140 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.551     ; 2.088      ;
; -3.123 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 2.064      ;
; -3.123 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 2.064      ;
; -3.121 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 2.065      ;
; -3.120 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.554     ; 2.065      ;
; -3.120 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.554     ; 2.065      ;
; -3.118 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.551     ; 2.066      ;
; -3.090 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.553     ; 2.036      ;
; -3.090 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.553     ; 2.036      ;
; -3.088 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.550     ; 2.037      ;
; -3.087 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 2.026      ;
; -3.087 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 2.026      ;
; -3.086 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.556     ; 2.029      ;
; -3.086 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.556     ; 2.029      ;
; -3.085 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.557     ; 2.027      ;
; -3.084 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.553     ; 2.030      ;
; -3.078 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 2.019      ;
; -3.078 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 2.019      ;
; -3.076 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 2.020      ;
; -3.031 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.562     ; 1.968      ;
; -3.031 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.562     ; 1.968      ;
; -3.029 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.559     ; 1.969      ;
; -3.027 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 1.968      ;
; -3.027 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 1.968      ;
; -3.025 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a104~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 1.969      ;
; -3.015 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 1.954      ;
; -3.015 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 1.954      ;
; -3.013 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.557     ; 1.955      ;
; -3.012 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.556     ; 1.955      ;
; -3.012 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.556     ; 1.955      ;
; -3.011 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.552     ; 1.958      ;
; -3.011 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.552     ; 1.958      ;
; -3.010 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.553     ; 1.956      ;
; -3.009 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.549     ; 1.959      ;
; -3.007 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 1.951      ;
; -3.007 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 1.951      ;
; -3.005 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a118~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.552     ; 1.952      ;
; -2.987 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.559     ; 1.927      ;
; -2.987 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.559     ; 1.927      ;
; -2.985 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.556     ; 1.928      ;
; -2.984 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 1.928      ;
; -2.984 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.555     ; 1.928      ;
; -2.983 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.581     ; 1.901      ;
; -2.983 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.581     ; 1.901      ;
; -2.982 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a98~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.552     ; 1.929      ;
; -2.981 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.578     ; 1.902      ;
; -2.981 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.552     ; 1.928      ;
; -2.981 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.568     ; 1.912      ;
; -2.981 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.568     ; 1.912      ;
; -2.981 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.552     ; 1.928      ;
; -2.981 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.580     ; 1.900      ;
; -2.981 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.580     ; 1.900      ;
; -2.979 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.565     ; 1.913      ;
; -2.979 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.549     ; 1.929      ;
; -2.979 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.577     ; 1.901      ;
; -2.979 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.551     ; 1.927      ;
; -2.979 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.551     ; 1.927      ;
; -2.977 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.575     ; 1.901      ;
; -2.977 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.575     ; 1.901      ;
; -2.977 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a63~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.548     ; 1.928      ;
; -2.975 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.572     ; 1.902      ;
; -2.975 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.574     ; 1.900      ;
; -2.975 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.574     ; 1.900      ;
; -2.974 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.601     ; 1.872      ;
; -2.974 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.601     ; 1.872      ;
; -2.973 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.571     ; 1.901      ;
; -2.972 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.598     ; 1.873      ;
; -2.970 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 1.909      ;
; -2.970 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 1.909      ;
; -2.968 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.557     ; 1.910      ;
; -2.963 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.561     ; 1.901      ;
; -2.963 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.561     ; 1.901      ;
; -2.961 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 1.902      ;
; -2.961 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.563     ; 1.897      ;
; -2.961 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.563     ; 1.897      ;
; -2.959 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.560     ; 1.898      ;
; -2.955 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a124~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.567     ; 1.887      ;
; -2.955 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a124~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.567     ; 1.887      ;
; -2.955 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.569     ; 1.885      ;
; -2.955 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.569     ; 1.885      ;
; -2.954 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.533     ; 1.920      ;
; -2.954 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.533     ; 1.920      ;
; -2.953 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a124~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.564     ; 1.888      ;
; -2.953 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.566     ; 1.886      ;
; -2.952 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.530     ; 1.921      ;
; -2.952 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.586     ; 1.865      ;
; -2.952 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.546     ; 1.905      ;
; -2.952 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.586     ; 1.865      ;
; -2.952 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_we_reg        ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.546     ; 1.905      ;
; -2.952 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_address_reg0 ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.561     ; 1.890      ;
; -2.952 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_we_reg       ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.561     ; 1.890      ;
; -2.950 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a94~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.543     ; 1.906      ;
; -2.950 ; acesso_ram:acesso|addr_ram[14] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_datain_reg0   ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.583     ; 1.866      ;
; -2.950 ; acesso_ram:acesso|addr_ram[15] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a121~porta_datain_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.558     ; 1.891      ;
; -2.949 ; acesso_ram:acesso|addr_ram[13] ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0  ; entrada_operacoes:entrada|executar_operacao ; clk         ; 0.500        ; -1.563     ; 1.885      ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'entrada_operacoes:entrada|operacao[0]'                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.244 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.106      ; 0.882      ;
; -0.211 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.098      ; 0.907      ;
; -0.207 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.013      ; 0.826      ;
; -0.199 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.985      ; 0.806      ;
; -0.180 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.026      ; 0.866      ;
; -0.180 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.018      ; 0.858      ;
; -0.179 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.017      ; 0.858      ;
; -0.161 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.026      ; 0.885      ;
; -0.158 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.037      ; 0.899      ;
; -0.155 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.033      ; 0.898      ;
; -0.140 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.015      ; 0.895      ;
; -0.138 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.025      ; 0.907      ;
; -0.134 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.986      ; 0.872      ;
; -0.123 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.023      ; 0.920      ;
; -0.099 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.971      ; 0.892      ;
; -0.098 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|a_ula[15]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.958      ; 0.880      ;
; -0.062 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|valor_display[2]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.774      ; 0.732      ;
; -0.018 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|valor_display[9]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.775      ; 0.777      ;
; 0.002  ; acesso_ram:acesso|ula:map_ula|s[4]                                                                       ; acesso_ram:acesso|addr_ram[4]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.233      ; 0.235      ;
; 0.002  ; acesso_ram:acesso|ula:map_ula|s[3]                                                                       ; acesso_ram:acesso|addr_ram[3]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.238      ; 0.240      ;
; 0.004  ; acesso_ram:acesso|ula:map_ula|s[10]                                                                      ; acesso_ram:acesso|addr_ram[10]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.233      ; 0.237      ;
; 0.009  ; acesso_ram:acesso|ula:map_ula|s[7]                                                                       ; acesso_ram:acesso|addr_ram[7]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.225      ; 0.234      ;
; 0.011  ; acesso_ram:acesso|ula:map_ula|s[8]                                                                       ; acesso_ram:acesso|addr_ram[8]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.225      ; 0.236      ;
; 0.015  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|valor_display[15] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.708      ; 0.743      ;
; 0.016  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|valor_display[3]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.721      ; 0.757      ;
; 0.017  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|valor_display[7]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.778      ; 0.815      ;
; 0.018  ; acesso_ram:acesso|ula:map_ula|s[12]                                                                      ; acesso_ram:acesso|addr_ram[12]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.227      ; 0.245      ;
; 0.030  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[9]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.856      ; 2.991      ;
; 0.038  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|data_in_ram[0]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.678      ; 0.736      ;
; 0.041  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|valor_display[5]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.861      ; 0.922      ;
; 0.045  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|valor_display[6]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.846      ; 0.911      ;
; 0.058  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|valor_display[4]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.876      ; 0.954      ;
; 0.066  ; acesso_ram:acesso|ula:map_ula|s[6]                                                                       ; acesso_ram:acesso|addr_ram[6]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.170      ; 0.236      ;
; 0.073  ; acesso_ram:acesso|ula:map_ula|s[11]                                                                      ; acesso_ram:acesso|addr_ram[11]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.169      ; 0.242      ;
; 0.073  ; acesso_ram:acesso|ula:map_ula|s[1]                                                                       ; acesso_ram:acesso|addr_ram[1]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.162      ; 0.235      ;
; 0.074  ; acesso_ram:acesso|ula:map_ula|s[0]                                                                       ; acesso_ram:acesso|addr_ram[0]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.170      ; 0.244      ;
; 0.083  ; acesso_ram:acesso|ula:map_ula|s[2]                                                                       ; acesso_ram:acesso|addr_ram[2]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.162      ; 0.245      ;
; 0.089  ; acesso_ram:acesso|ula:map_ula|s[9]                                                                       ; acesso_ram:acesso|addr_ram[9]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.160      ; 0.249      ;
; 0.090  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.318      ; 1.438      ;
; 0.091  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.781      ; 2.977      ;
; 0.114  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                                                     ; acesso_ram:acesso|data_in_ram[5]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.618      ; 0.752      ;
; 0.115  ; acesso_ram:acesso|ula:map_ula|s[5]                                                                       ; acesso_ram:acesso|addr_ram[5]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.126      ; 0.241      ;
; 0.127  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                                                    ; acesso_ram:acesso|data_in_ram[14]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.558      ; 0.705      ;
; 0.134  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[0]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.850      ; 3.089      ;
; 0.145  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                                                     ; acesso_ram:acesso|data_in_ram[9]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.559      ; 0.724      ;
; 0.145  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|valor_display[13] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.772      ; 0.937      ;
; 0.147  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                                                     ; acesso_ram:acesso|data_in_ram[4]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.546      ; 0.713      ;
; 0.151  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.782      ; 3.038      ;
; 0.163  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|valor_display[11] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.723      ; 0.906      ;
; 0.163  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                                                     ; acesso_ram:acesso|data_in_ram[2]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.548      ; 0.731      ;
; 0.173  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                                                     ; acesso_ram:acesso|data_in_ram[7]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.559      ; 0.752      ;
; 0.177  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[2]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.863      ; 3.145      ;
; 0.178  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                                                    ; acesso_ram:acesso|data_in_ram[13]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.544      ; 0.742      ;
; 0.178  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                                                     ; acesso_ram:acesso|valor_display[0]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.769      ; 0.967      ;
; 0.180  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                                                     ; acesso_ram:acesso|data_in_ram[6]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.545      ; 0.745      ;
; 0.186  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[5]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.880      ; 3.171      ;
; 0.198  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                                                    ; acesso_ram:acesso|data_in_ram[12]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.551      ; 0.769      ;
; 0.203  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.855      ; 3.163      ;
; 0.205  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                                                     ; acesso_ram:acesso|data_in_ram[8]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.546      ; 0.771      ;
; 0.213  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                                                     ; acesso_ram:acesso|data_in_ram[3]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.500      ; 0.733      ;
; 0.214  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                                                    ; acesso_ram:acesso|data_in_ram[11]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.492      ; 0.726      ;
; 0.220  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                                                    ; acesso_ram:acesso|data_in_ram[10]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.493      ; 0.733      ;
; 0.220  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[14] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.780      ; 3.105      ;
; 0.222  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[0] ; acesso_ram:acesso|entrada_brg[2]    ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.160      ; 1.412      ;
; 0.227  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|valor_display[1]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.766      ; 1.013      ;
; 0.230  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.783      ; 3.118      ;
; 0.232  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.863      ; 3.200      ;
; 0.241  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                                                     ; acesso_ram:acesso|data_in_ram[1]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.540      ; 0.801      ;
; 0.242  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.848      ; 3.195      ;
; 0.245  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                                                    ; acesso_ram:acesso|data_in_ram[15]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 0.480      ; 0.745      ;
; 0.269  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.775      ; 3.149      ;
; 0.309  ; entrada_operacoes:entrada|operacao[2]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.572      ; 1.911      ;
; 0.316  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[12] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.783      ; 3.204      ;
; 0.319  ; entrada_operacoes:entrada|operacao[3]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.572      ; 1.921      ;
; 0.328  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.393      ; 1.751      ;
; 0.331  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[4]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.789      ; 3.225      ;
; 0.335  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[10] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.789      ; 3.229      ;
; 0.339  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ula:map_ula|s[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 2.791      ; 3.235      ;
; 0.362  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[15] ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.298      ; 1.690      ;
; 0.371  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[0]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.296      ; 1.697      ;
; 0.371  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.197      ; 3.673      ;
; 0.398  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.248      ; 3.751      ;
; 0.403  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[2] ; acesso_ram:acesso|entrada_brg[0]    ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.173      ; 1.606      ;
; 0.411  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[4]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.220      ; 3.736      ;
; 0.411  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.123      ; 3.639      ;
; 0.415  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.125      ; 3.645      ;
; 0.425  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.122      ; 3.652      ;
; 0.426  ; entrada_operacoes:entrada|constante[1]                                                                   ; acesso_ram:acesso|b_ula[1]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 1.212      ; 1.168      ;
; 0.430  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.121      ; 3.656      ;
; 0.432  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.121      ; 3.658      ;
; 0.437  ; entrada_operacoes:entrada|operacao[2]                                                                    ; acesso_ram:acesso|valor_display[4]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.574      ; 2.041      ;
; 0.441  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[1] ; acesso_ram:acesso|valor_display[2]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.318      ; 1.789      ;
; 0.453  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.125      ; 3.683      ;
; 0.454  ; entrada_operacoes:entrada|operacao[3]                                                                    ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.217      ; 1.701      ;
; 0.456  ; entrada_operacoes:entrada|ler_valor                                                                      ; acesso_ram:acesso|valor_display[5]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.382      ; 1.868      ;
; 0.460  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.018      ; 3.583      ;
; 0.463  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[2] ; acesso_ram:acesso|valor_display[0]  ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 1.318      ; 1.811      ;
; 0.465  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|valor_display[10] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.122      ; 3.692      ;
; 0.467  ; entrada_operacoes:entrada|constante[2]                                                                   ; acesso_ram:acesso|b_ula[2]          ; clk                                   ; entrada_operacoes:entrada|operacao[0] ; -0.500       ; 1.161      ; 1.158      ;
; 0.468  ; entrada_operacoes:entrada|operacao[0]                                                                    ; acesso_ram:acesso|ler_escrever_brg  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|operacao[0] ; 0.000        ; 3.218      ; 3.791      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'entrada_operacoes:entrada|executar_operacao'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                             ; Launch Clock                          ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.018 ; entrada_operacoes:entrada|constante[1]                ; acesso_ram:acesso|b_ula[1]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.620      ; 1.168      ;
; 0.030 ; acesso_ram:acesso|ula:map_ula|s[4]                    ; acesso_ram:acesso|addr_ram[4]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.685      ; 0.235      ;
; 0.030 ; acesso_ram:acesso|ula:map_ula|s[3]                    ; acesso_ram:acesso|addr_ram[3]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.690      ; 0.240      ;
; 0.032 ; acesso_ram:acesso|ula:map_ula|s[10]                   ; acesso_ram:acesso|addr_ram[10]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.685      ; 0.237      ;
; 0.032 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.426      ; 3.583      ;
; 0.037 ; acesso_ram:acesso|ula:map_ula|s[7]                    ; acesso_ram:acesso|addr_ram[7]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.677      ; 0.234      ;
; 0.039 ; acesso_ram:acesso|ula:map_ula|s[8]                    ; acesso_ram:acesso|addr_ram[8]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.677      ; 0.236      ;
; 0.046 ; acesso_ram:acesso|ula:map_ula|s[12]                   ; acesso_ram:acesso|addr_ram[12]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.679      ; 0.245      ;
; 0.059 ; entrada_operacoes:entrada|constante[2]                ; acesso_ram:acesso|b_ula[2]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.569      ; 1.158      ;
; 0.074 ; entrada_operacoes:entrada|constante[0]                ; acesso_ram:acesso|b_ula[0]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.556      ; 1.160      ;
; 0.086 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|data_in_ram[0]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.130      ; 0.736      ;
; 0.094 ; acesso_ram:acesso|ula:map_ula|s[6]                    ; acesso_ram:acesso|addr_ram[6]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.622      ; 0.236      ;
; 0.101 ; acesso_ram:acesso|ula:map_ula|s[1]                    ; acesso_ram:acesso|addr_ram[1]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.614      ; 0.235      ;
; 0.101 ; acesso_ram:acesso|ula:map_ula|s[11]                   ; acesso_ram:acesso|addr_ram[11]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.621      ; 0.242      ;
; 0.102 ; acesso_ram:acesso|ula:map_ula|s[0]                    ; acesso_ram:acesso|addr_ram[0]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.622      ; 0.244      ;
; 0.111 ; acesso_ram:acesso|ula:map_ula|s[2]                    ; acesso_ram:acesso|addr_ram[2]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.614      ; 0.245      ;
; 0.117 ; acesso_ram:acesso|ula:map_ula|s[9]                    ; acesso_ram:acesso|addr_ram[9]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.612      ; 0.249      ;
; 0.131 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.354      ; 3.610      ;
; 0.143 ; acesso_ram:acesso|ula:map_ula|s[5]                    ; acesso_ram:acesso|addr_ram[5]       ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.578      ; 0.241      ;
; 0.160 ; entrada_operacoes:entrada|constante[4]                ; acesso_ram:acesso|b_ula[4]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.572      ; 1.262      ;
; 0.162 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|data_in_ram[5]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.070      ; 0.752      ;
; 0.175 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|data_in_ram[14]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.010      ; 0.705      ;
; 0.193 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|data_in_ram[9]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.011      ; 0.724      ;
; 0.195 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|data_in_ram[4]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.998      ; 0.713      ;
; 0.200 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|a_ula[4]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.162      ; 0.882      ;
; 0.211 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|data_in_ram[2]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.000      ; 0.731      ;
; 0.219 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[12]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.441      ; 3.785      ;
; 0.219 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[3]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.369      ; 3.713      ;
; 0.221 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|data_in_ram[7]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.011      ; 0.752      ;
; 0.221 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[4]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.371      ; 3.717      ;
; 0.226 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|data_in_ram[13]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.996      ; 0.742      ;
; 0.228 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|data_in_ram[6]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.997      ; 0.745      ;
; 0.233 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|a_ula[6]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.154      ; 0.907      ;
; 0.237 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|a_ula[1]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.069      ; 0.826      ;
; 0.238 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[14]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.441      ; 3.804      ;
; 0.240 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[1]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 3.426      ; 3.291      ;
; 0.240 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[9]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.442      ; 3.807      ;
; 0.242 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[5]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.370      ; 3.737      ;
; 0.245 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|a_ula[11]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.041      ; 0.806      ;
; 0.246 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|data_in_ram[12]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.003      ; 0.769      ;
; 0.247 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[8]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.304      ; 3.676      ;
; 0.253 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; acesso_ram:acesso|data_in_ram[8]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.998      ; 0.771      ;
; 0.253 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|wren_ram          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.276      ; 3.654      ;
; 0.257 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[7]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.181      ; 3.563      ;
; 0.261 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|data_in_ram[3]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.952      ; 0.733      ;
; 0.262 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|data_in_ram[11]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.944      ; 0.726      ;
; 0.264 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|a_ula[7]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.082      ; 0.866      ;
; 0.264 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|a_ula[12]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.074      ; 0.858      ;
; 0.264 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[2]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.368      ; 3.757      ;
; 0.265 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|a_ula[13]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.073      ; 0.858      ;
; 0.267 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[11]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.357      ; 3.749      ;
; 0.268 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|data_in_ram[10]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.945      ; 0.733      ;
; 0.268 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[6]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.253      ; 3.646      ;
; 0.274 ; entrada_operacoes:entrada|constante[3]                ; acesso_ram:acesso|b_ula[3]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.570      ; 1.374      ;
; 0.274 ; entrada_operacoes:entrada|constante[5]                ; acesso_ram:acesso|b_ula[5]          ; clk                                   ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.571      ; 1.375      ;
; 0.282 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[15]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.354      ; 3.761      ;
; 0.283 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|a_ula[14]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.082      ; 0.885      ;
; 0.286 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|a_ula[9]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.093      ; 0.899      ;
; 0.289 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; acesso_ram:acesso|a_ula[8]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.089      ; 0.898      ;
; 0.289 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|data_in_ram[1]    ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.992      ; 0.801      ;
; 0.292 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[7]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.443      ; 3.860      ;
; 0.292 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|ler_escrever_brg  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.274      ; 3.691      ;
; 0.293 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|data_in_ram[15]   ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.932      ; 0.745      ;
; 0.301 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[4]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.276      ; 3.702      ;
; 0.304 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|a_ula[0]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.071      ; 0.895      ;
; 0.306 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|a_ula[5]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.081      ; 0.907      ;
; 0.307 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[13] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.177      ; 3.609      ;
; 0.307 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[11] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.178      ; 3.610      ;
; 0.307 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[10]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.356      ; 3.788      ;
; 0.308 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[3]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.179      ; 3.612      ;
; 0.310 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|a_ula[10]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.042      ; 0.872      ;
; 0.311 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[1]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.177      ; 3.613      ;
; 0.318 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[10] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.178      ; 3.621      ;
; 0.321 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|a_ula[2]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.079      ; 0.920      ;
; 0.326 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[12] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.179      ; 3.630      ;
; 0.336 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[13]         ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.358      ; 3.819      ;
; 0.338 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[0]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 3.354      ; 3.317      ;
; 0.338 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[6]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.366      ; 3.829      ;
; 0.345 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|a_ula[3]          ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.027      ; 0.892      ;
; 0.346 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|a_ula[15]         ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 1.014      ; 0.880      ;
; 0.346 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[15] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.181      ; 3.652      ;
; 0.352 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[8]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.367      ; 3.844      ;
; 0.366 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[0]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.179      ; 3.670      ;
; 0.382 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|valor_display[2]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.830      ; 0.732      ;
; 0.403 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[9]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.179      ; 3.707      ;
; 0.408 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[14] ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.180      ; 3.713      ;
; 0.411 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[3]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 3.369      ; 3.405      ;
; 0.413 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[4]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 3.371      ; 3.409      ;
; 0.426 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|valor_display[9]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.831      ; 0.777      ;
; 0.435 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[5]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 3.370      ; 3.430      ;
; 0.436 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[2]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.179      ; 3.740      ;
; 0.456 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|b_ula[2]          ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 3.368      ; 3.449      ;
; 0.459 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|valor_display[15] ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.764      ; 0.743      ;
; 0.460 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|valor_display[3]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.777      ; 0.757      ;
; 0.461 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|valor_display[7]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.834      ; 0.815      ;
; 0.473 ; entrada_operacoes:entrada|operacao[0]                 ; acesso_ram:acesso|valor_display[5]  ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; 0.000        ; 3.265      ; 3.863      ;
; 0.485 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|valor_display[5]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.917      ; 0.922      ;
; 0.489 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|valor_display[6]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.902      ; 0.911      ;
; 0.502 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|valor_display[4]  ; acesso_ram:acesso|ler_escrever_brg    ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.932      ; 0.954      ;
; 0.528 ; acesso_ram:acesso|ula:map_ula|s[13]                   ; acesso_ram:acesso|addr_ram[13]      ; entrada_operacoes:entrada|operacao[0] ; entrada_operacoes:entrada|executar_operacao ; -0.500       ; 0.608      ; 0.656      ;
+-------+-------------------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.113 ; entrada_operacoes:entrada|operacao_atual[4]  ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.257      ; 0.454      ;
; 0.196 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[2]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 0.396      ;
; 0.209 ; entrada_operacoes:entrada|operacao_atual[0]  ; entrada_operacoes:entrada|constante[0]                           ; clk          ; clk         ; 0.000        ; 0.256      ; 0.549      ;
; 0.252 ; entrada_operacoes:entrada|operacao_atual[13] ; entrada_operacoes:entrada|operacao[1]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 0.452      ;
; 0.252 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|operacao[3]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 0.452      ;
; 0.307 ; entrada_operacoes:entrada|operacao_atual[1]  ; entrada_operacoes:entrada|constante[1]                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.456      ;
; 0.438 ; entrada_operacoes:entrada|operacao_atual[7]  ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.581      ;
; 0.442 ; entrada_operacoes:entrada|operacao_atual[10] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.585      ;
; 0.452 ; entrada_operacoes:entrada|operacao_atual[11] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.595      ;
; 0.456 ; entrada_operacoes:entrada|operacao_atual[8]  ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.599      ;
; 0.461 ; entrada_operacoes:entrada|operacao_atual[6]  ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.604      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[0]                            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.608 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; clk         ; 0.000        ; 0.184      ; 0.876      ;
; 0.621 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; clk         ; 0.000        ; 0.185      ; 0.890      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[0]                            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.675 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.991      ;
; 0.688 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; clk         ; 0.000        ; 0.173      ; 0.945      ;
; 0.688 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; clk         ; 0.000        ; 0.173      ; 0.945      ;
; 0.688 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; clk         ; 0.000        ; 0.173      ; 0.945      ;
; 0.688 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; clk         ; 0.000        ; 0.173      ; 0.945      ;
; 0.688 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; clk         ; 0.000        ; 0.173      ; 0.945      ;
; 0.711 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; clk         ; 0.000        ; 0.168      ; 0.963      ;
; 0.711 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; clk         ; 0.000        ; 0.168      ; 0.963      ;
; 0.727 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[1]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 0.927      ;
; 0.727 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[3]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 0.927      ;
; 0.727 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|operacao[2]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 0.927      ;
; 0.736 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; clk         ; 0.000        ; 0.185      ; 1.005      ;
; 0.740 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; clk         ; 0.000        ; 0.185      ; 1.009      ;
; 0.741 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; clk         ; 0.000        ; 0.185      ; 1.010      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|operacao[0]                            ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[0]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[1]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[1]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|rb[2]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.742 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|ra[2]                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.058      ;
; 0.745 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; clk         ; 0.000        ; 0.181      ; 1.010      ;
; 0.753 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; clk         ; 0.000        ; 0.171      ; 1.008      ;
; 0.754 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; clk         ; 0.000        ; 0.170      ; 1.008      ;
; 0.765 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; clk         ; 0.000        ; 0.179      ; 1.028      ;
; 0.768 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; clk         ; 0.000        ; -0.023     ; 0.829      ;
; 0.782 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.033      ;
; 0.783 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; clk         ; 0.000        ; 0.188      ; 1.055      ;
; 0.783 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; clk         ; 0.000        ; 0.188      ; 1.055      ;
; 0.791 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.130      ;
; 0.791 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[3]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.130      ;
; 0.791 ; entrada_operacoes:entrada|operacao_atual[12] ; entrada_operacoes:entrada|constante[5]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.130      ;
; 0.791 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; clk         ; 0.000        ; 0.164      ; 1.039      ;
; 0.806 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; clk         ; 0.000        ; 0.173      ; 1.063      ;
; 0.810 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; clk         ; 0.000        ; 0.177      ; 1.071      ;
; 0.810 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; clk         ; 0.000        ; 0.177      ; 1.071      ;
; 0.811 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; clk         ; 0.000        ; 0.188      ; 1.083      ;
; 0.814 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; clk         ; 0.000        ; 0.188      ; 1.086      ;
; 0.814 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; clk         ; 0.000        ; 0.188      ; 1.086      ;
; 0.814 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; clk         ; 0.000        ; 0.188      ; 1.086      ;
; 0.825 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; clk         ; 0.000        ; 0.166      ; 1.075      ;
; 0.838 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; clk         ; 0.000        ; 0.193      ; 1.115      ;
; 0.844 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; clk         ; 0.000        ; 0.173      ; 1.101      ;
; 0.852 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; clk         ; 0.000        ; 0.188      ; 1.124      ;
; 0.856 ; entrada_operacoes:entrada|operacao_atual[9]  ; entrada_operacoes:entrada|ra[0]                                  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.999      ;
; 0.858 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; clk         ; 0.000        ; 0.186      ; 1.128      ;
; 0.859 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; clk         ; 0.000        ; 0.186      ; 1.129      ;
; 0.861 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; clk         ; 0.000        ; 0.166      ; 1.111      ;
; 0.861 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; clk         ; 0.000        ; 0.166      ; 1.111      ;
; 0.865 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; clk         ; 0.000        ; 0.187      ; 1.136      ;
; 0.869 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.208      ;
; 0.869 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[3]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.208      ;
; 0.869 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|constante[5]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.208      ;
; 0.875 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; clk         ; 0.000        ; 0.171      ; 1.130      ;
; 0.876 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; clk         ; 0.000        ; 0.178      ; 1.138      ;
; 0.877 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; clk         ; 0.000        ; 0.187      ; 1.148      ;
; 0.880 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[1]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 1.080      ;
; 0.880 ; entrada_operacoes:entrada|operacao_atual[14] ; entrada_operacoes:entrada|operacao[3]                            ; clk          ; clk         ; 0.000        ; 0.116      ; 1.080      ;
; 0.884 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; clk         ; 0.000        ; 0.173      ; 1.141      ;
; 0.885 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; clk         ; 0.000        ; 0.198      ; 1.167      ;
; 0.889 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; clk         ; 0.000        ; 0.170      ; 1.143      ;
; 0.891 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[4]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.230      ;
; 0.891 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[3]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.230      ;
; 0.891 ; entrada_operacoes:entrada|operacao_atual[15] ; entrada_operacoes:entrada|constante[5]                           ; clk          ; clk         ; 0.000        ; 0.255      ; 1.230      ;
; 0.894 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; clk         ; 0.000        ; 0.172      ; 1.150      ;
; 0.898 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; clk         ; 0.000        ; 0.185      ; 1.167      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
; 0.902 ; entrada_operacoes:entrada|resetar            ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.153      ;
+-------+----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|ler_escrever_brg'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                              ; Launch Clock                                ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+
; 0.504 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.705      ; 1.239      ;
; 0.508 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.730      ; 1.268      ;
; 0.510 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.716      ; 1.256      ;
; 0.525 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.731      ; 1.286      ;
; 0.537 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.703      ; 1.270      ;
; 0.539 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.717      ; 1.286      ;
; 0.542 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.919      ; 1.491      ;
; 0.549 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.704      ; 1.283      ;
; 0.561 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.650      ; 1.241      ;
; 0.571 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.711      ; 1.312      ;
; 0.576 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.903      ; 1.509      ;
; 0.577 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.645      ; 1.252      ;
; 0.580 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.643      ; 1.253      ;
; 0.586 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.646      ; 1.262      ;
; 0.588 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.647      ; 1.265      ;
; 0.597 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.664      ; 1.291      ;
; 0.604 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.649      ; 1.283      ;
; 0.606 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.660      ; 1.296      ;
; 0.607 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.649      ; 1.286      ;
; 0.615 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.645      ; 1.290      ;
; 0.617 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.656      ; 1.303      ;
; 0.618 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.647      ; 1.295      ;
; 0.620 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.714      ; 1.364      ;
; 0.623 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.716      ; 1.369      ;
; 0.623 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.720      ; 1.373      ;
; 0.630 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.664      ; 1.324      ;
; 0.636 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.646      ; 1.312      ;
; 0.636 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.901      ; 1.567      ;
; 0.640 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.645      ; 1.315      ;
; 0.643 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.720      ; 1.393      ;
; 0.643 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.852      ; 1.525      ;
; 0.648 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.730      ; 1.408      ;
; 0.650 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.667      ; 1.347      ;
; 0.652 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.847      ; 1.529      ;
; 0.656 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.692      ; 1.378      ;
; 0.657 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.648      ; 1.335      ;
; 0.658 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.903      ; 1.591      ;
; 0.659 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.649      ; 1.338      ;
; 0.659 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.900      ; 1.589      ;
; 0.663 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.648      ; 1.341      ;
; 0.669 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.647      ; 1.346      ;
; 0.670 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.660      ; 1.360      ;
; 0.678 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.689      ; 1.397      ;
; 0.687 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.646      ; 1.363      ;
; 0.690 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.646      ; 1.366      ;
; 0.692 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.722      ; 1.444      ;
; 0.697 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.705      ; 1.432      ;
; 0.697 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.664      ; 1.391      ;
; 0.697 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.651      ; 1.378      ;
; 0.698 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.847      ; 1.575      ;
; 0.701 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.649      ; 1.380      ;
; 0.703 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.645      ; 1.378      ;
; 0.706 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.846      ; 1.582      ;
; 0.715 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.659      ; 1.404      ;
; 0.718 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.657      ; 1.405      ;
; 0.722 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.653      ; 1.405      ;
; 0.729 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.845      ; 1.604      ;
; 0.734 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.704      ; 1.468      ;
; 0.744 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.718      ; 1.492      ;
; 0.745 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.635      ; 1.410      ;
; 0.748 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.646      ; 1.424      ;
; 0.752 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.650      ; 1.432      ;
; 0.752 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.659      ; 1.441      ;
; 0.759 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.642      ; 1.431      ;
; 0.759 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.903      ; 1.692      ;
; 0.760 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.633      ; 1.423      ;
; 0.762 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.644      ; 1.436      ;
; 0.764 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.649      ; 1.443      ;
; 0.771 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.842      ; 1.643      ;
; 0.774 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.649      ; 1.453      ;
; 0.775 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.708      ; 1.513      ;
; 0.777 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.659      ; 1.466      ;
; 0.783 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.637      ; 1.450      ;
; 0.785 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.719      ; 1.534      ;
; 0.800 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.634      ; 1.464      ;
; 0.801 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.635      ; 1.466      ;
; 0.807 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.634      ; 1.471      ;
; 0.809 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.664      ; 1.503      ;
; 0.809 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.847      ; 1.686      ;
; 0.811 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.664      ; 1.505      ;
; 0.821 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.650      ; 1.501      ;
; 0.824 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.661      ; 1.515      ;
; 0.825 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.660      ; 1.515      ;
; 0.827 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.662      ; 1.519      ;
; 0.829 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.311     ; 0.538      ;
; 0.831 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.660      ; 1.521      ;
; 0.837 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.635      ; 1.502      ;
; 0.837 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.655      ; 1.522      ;
; 0.839 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.852      ; 1.721      ;
; 0.842 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.716      ; 1.588      ;
; 0.843 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.639      ; 1.512      ;
; 0.844 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.710      ; 1.584      ;
; 0.845 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.663      ; 1.538      ;
; 0.845 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.310     ; 0.555      ;
; 0.847 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.849      ; 1.726      ;
; 0.847 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; -0.464     ; 0.403      ;
; 0.852 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.845      ; 1.727      ;
; 0.859 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.853      ; 1.742      ;
; 0.865 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.664      ; 1.559      ;
; 0.867 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                         ; acesso_ram:acesso|ler_escrever_brg ; 0.000        ; 0.662      ; 1.559      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------+------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+----------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                             ; -8.124    ; -0.320 ; N/A      ; N/A     ; -3.000              ;
;  acesso_ram:acesso|ler_escrever_brg          ; -6.914    ; 0.504  ; N/A      ; N/A     ; 0.282               ;
;  clk                                         ; -6.273    ; 0.113  ; N/A      ; N/A     ; -3.000              ;
;  entrada_operacoes:entrada|executar_operacao ; -8.124    ; -0.320 ; N/A      ; N/A     ; 0.196               ;
;  entrada_operacoes:entrada|operacao[0]       ; -7.512    ; -0.244 ; N/A      ; N/A     ; 0.252               ;
; Design-wide TNS                              ; -3548.018 ; -3.58  ; 0.0      ; 0.0     ; -1250.422           ;
;  acesso_ram:acesso|ler_escrever_brg          ; -134.273  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                                         ; -2650.354 ; 0.000  ; N/A      ; N/A     ; -1250.422           ;
;  entrada_operacoes:entrada|executar_operacao ; -332.523  ; -3.009 ; N/A      ; N/A     ; 0.000               ;
;  entrada_operacoes:entrada|operacao[0]       ; -430.868  ; -2.686 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; botoes[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botoes[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botoes[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; valor[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; d[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; d[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; d[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; d[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; e[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; e[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; e[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; e[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; f[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; f[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; f[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; f[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; valor[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; d[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; d[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; d[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; d[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; e[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; e[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; e[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; e[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; f[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; f[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; f[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; f[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; valor[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; d[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; d[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; d[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; d[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; e[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; e[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; e[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; e[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; f[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; f[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; f[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; f[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; clk                                         ; acesso_ram:acesso|ler_escrever_brg          ; 128      ; 0        ; 0        ; 0        ;
; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg          ; 0        ; 112      ; 0        ; 24       ;
; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg          ; 112      ; 0        ; 24       ; 0        ;
; acesso_ram:acesso|ler_escrever_brg          ; clk                                         ; 0        ; 128      ; 0        ; 0        ;
; clk                                         ; clk                                         ; 332      ; 0        ; 0        ; 0        ;
; entrada_operacoes:entrada|executar_operacao ; clk                                         ; 0        ; 3587     ; 0        ; 0        ;
; entrada_operacoes:entrada|operacao[0]       ; clk                                         ; 3587     ; 0        ; 0        ; 0        ;
; acesso_ram:acesso|ler_escrever_brg          ; entrada_operacoes:entrada|executar_operacao ; 0        ; 0        ; 64       ; 0        ;
; clk                                         ; entrada_operacoes:entrada|executar_operacao ; 0        ; 0        ; 856      ; 0        ;
; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|executar_operacao ; 0        ; 0        ; 89       ; 41       ;
; acesso_ram:acesso|ler_escrever_brg          ; entrada_operacoes:entrada|operacao[0]       ; 48       ; 0        ; 16       ; 0        ;
; clk                                         ; entrada_operacoes:entrada|operacao[0]       ; 1503     ; 0        ; 38       ; 0        ;
; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0]       ; 0        ; 1113     ; 0        ; 0        ;
; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0]       ; 814      ; 923      ; 16       ; 16       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; clk                                         ; acesso_ram:acesso|ler_escrever_brg          ; 128      ; 0        ; 0        ; 0        ;
; entrada_operacoes:entrada|executar_operacao ; acesso_ram:acesso|ler_escrever_brg          ; 0        ; 112      ; 0        ; 24       ;
; entrada_operacoes:entrada|operacao[0]       ; acesso_ram:acesso|ler_escrever_brg          ; 112      ; 0        ; 24       ; 0        ;
; acesso_ram:acesso|ler_escrever_brg          ; clk                                         ; 0        ; 128      ; 0        ; 0        ;
; clk                                         ; clk                                         ; 332      ; 0        ; 0        ; 0        ;
; entrada_operacoes:entrada|executar_operacao ; clk                                         ; 0        ; 3587     ; 0        ; 0        ;
; entrada_operacoes:entrada|operacao[0]       ; clk                                         ; 3587     ; 0        ; 0        ; 0        ;
; acesso_ram:acesso|ler_escrever_brg          ; entrada_operacoes:entrada|executar_operacao ; 0        ; 0        ; 64       ; 0        ;
; clk                                         ; entrada_operacoes:entrada|executar_operacao ; 0        ; 0        ; 856      ; 0        ;
; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|executar_operacao ; 0        ; 0        ; 89       ; 41       ;
; acesso_ram:acesso|ler_escrever_brg          ; entrada_operacoes:entrada|operacao[0]       ; 48       ; 0        ; 16       ; 0        ;
; clk                                         ; entrada_operacoes:entrada|operacao[0]       ; 1503     ; 0        ; 38       ; 0        ;
; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|operacao[0]       ; 0        ; 1113     ; 0        ; 0        ;
; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0]       ; 814      ; 923      ; 16       ; 16       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 153   ; 153  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 133   ; 133  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                           ;
+---------------------------------------------+---------------------------------------------+------+-------------+
; Target                                      ; Clock                                       ; Type ; Status      ;
+---------------------------------------------+---------------------------------------------+------+-------------+
; acesso_ram:acesso|ler_escrever_brg          ; acesso_ram:acesso|ler_escrever_brg          ; Base ; Constrained ;
; clk                                         ; clk                                         ; Base ; Constrained ;
; entrada_operacoes:entrada|executar_operacao ; entrada_operacoes:entrada|executar_operacao ; Base ; Constrained ;
; entrada_operacoes:entrada|operacao[0]       ; entrada_operacoes:entrada|operacao[0]       ; Base ; Constrained ;
+---------------------------------------------+---------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; botoes[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; botoes[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Dec  2 19:56:27 2019
Info: Command: quartus_sta projeto_final -c projeto_final
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 141 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_final.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name entrada_operacoes:entrada|executar_operacao entrada_operacoes:entrada|executar_operacao
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|ler_escrever_brg acesso_ram:acesso|ler_escrever_brg
    Info (332105): create_clock -period 1.000 -name entrada_operacoes:entrada|operacao[0] entrada_operacoes:entrada|operacao[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: acesso|b_ula[0]~1  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.124            -332.523 entrada_operacoes:entrada|executar_operacao 
    Info (332119):    -7.512            -430.868 entrada_operacoes:entrada|operacao[0] 
    Info (332119):    -6.914            -134.273 acesso_ram:acesso|ler_escrever_brg 
    Info (332119):    -6.273           -2650.354 clk 
Info (332146): Worst-case hold slack is -0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.320              -3.009 entrada_operacoes:entrada|executar_operacao 
    Info (332119):    -0.175              -0.571 entrada_operacoes:entrada|operacao[0] 
    Info (332119):     0.300               0.000 clk 
    Info (332119):     1.180               0.000 acesso_ram:acesso|ler_escrever_brg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1250.422 clk 
    Info (332119):     0.307               0.000 entrada_operacoes:entrada|executar_operacao 
    Info (332119):     0.402               0.000 entrada_operacoes:entrada|operacao[0] 
    Info (332119):     0.413               0.000 acesso_ram:acesso|ler_escrever_brg 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: acesso|b_ula[0]~1  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.680            -314.119 entrada_operacoes:entrada|executar_operacao 
    Info (332119):    -7.036            -396.585 entrada_operacoes:entrada|operacao[0] 
    Info (332119):    -6.211            -120.644 acesso_ram:acesso|ler_escrever_brg 
    Info (332119):    -5.517           -2343.943 clk 
Info (332146): Worst-case hold slack is -0.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.219              -1.670 entrada_operacoes:entrada|executar_operacao 
    Info (332119):    -0.118              -0.253 entrada_operacoes:entrada|operacao[0] 
    Info (332119):     0.284               0.000 clk 
    Info (332119):     1.003               0.000 acesso_ram:acesso|ler_escrever_brg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1233.526 clk 
    Info (332119):     0.319               0.000 entrada_operacoes:entrada|operacao[0] 
    Info (332119):     0.386               0.000 entrada_operacoes:entrada|executar_operacao 
    Info (332119):     0.406               0.000 acesso_ram:acesso|ler_escrever_brg 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: acesso|b_ula[0]~1  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.049            -138.632 entrada_operacoes:entrada|executar_operacao 
    Info (332119):    -3.554            -172.318 entrada_operacoes:entrada|operacao[0] 
    Info (332119):    -3.399             -62.955 acesso_ram:acesso|ler_escrever_brg 
    Info (332119):    -3.146           -1277.777 clk 
Info (332146): Worst-case hold slack is -0.244
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.244              -2.686 entrada_operacoes:entrada|operacao[0] 
    Info (332119):     0.018               0.000 entrada_operacoes:entrada|executar_operacao 
    Info (332119):     0.113               0.000 clk 
    Info (332119):     0.504               0.000 acesso_ram:acesso|ler_escrever_brg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -613.431 clk 
    Info (332119):     0.196               0.000 entrada_operacoes:entrada|executar_operacao 
    Info (332119):     0.252               0.000 entrada_operacoes:entrada|operacao[0] 
    Info (332119):     0.282               0.000 acesso_ram:acesso|ler_escrever_brg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 928 megabytes
    Info: Processing ended: Mon Dec  2 19:56:31 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


