/* Copyright (C) 2021, Esperanto Technologies Inc.                         */
/* The copyright to the computer program(s) herein is the                  */
/* property of Esperanto Technologies, Inc. All Rights Reserved.           */
/* The program(s) may be used and/or copied only with                      */
/* the written permission of Esperanto Technologies and                    */
/* in accordance with the terms and conditions stipulated in the           */
/* agreement/contract under which the program(s) have been supplied.       */
/*                                                                         */
/*                                                                         */
/* Generated by Semifore, Inc. csrCompile                                  */
/*    C Header output                                                      */

#ifndef _SP_MISC_H_
#define _SP_MISC_H_



/* ####################################################################### */
/*        ADDRESS MACROS                                                   */
/* ####################################################################### */

/* Address Space for Addressmap: spio_misc_esr                             */
/* Register: spio_misc_esr.VAULT_DMA_R_RELOC                               */
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_ADDRESS 0x0u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_BYTE_ADDRESS 0x0u
/* Register: spio_misc_esr.VAULT_DMA_WR_RELOC                              */
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_ADDRESS 0x4u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_BYTE_ADDRESS 0x4u
/* Register: spio_misc_esr.DMCTRL                                          */
#define SPIO_MISC_ESR_DMCTRL_ADDRESS 0x8u
#define SPIO_MISC_ESR_DMCTRL_BYTE_ADDRESS 0x8u
/* Register: spio_misc_esr.AndOrTreeL2                                     */
#define SPIO_MISC_ESR_ANDORTREEL2_ADDRESS 0xcu
#define SPIO_MISC_ESR_ANDORTREEL2_BYTE_ADDRESS 0xcu
/* Register: spio_misc_esr.SECURITY                                        */
#define SPIO_MISC_ESR_SECURITY_ADDRESS 0x10u
#define SPIO_MISC_ESR_SECURITY_BYTE_ADDRESS 0x10u
/* Register: spio_misc_esr.SP_BYPASS_CACHE                                 */
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_ADDRESS 0x14u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYTE_ADDRESS 0x14u
/* Register: spio_misc_esr.SP_ICACHE_ECC_INT_PEND                          */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_ADDRESS 0x18u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_BYTE_ADDRESS 0x18u
/* Register: spio_misc_esr.SP_ICACHE_ECC_INT_CLEAR                         */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_ADDRESS 0x1cu
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_BYTE_ADDRESS 0x1cu
/* Register: spio_misc_esr.SP_ICACHE_ECC_INT_CAUSE_LO                      */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ADDRESS 0x20u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_BYTE_ADDRESS 0x20u
/* Register: spio_misc_esr.SP_ICACHE_ECC_INT_CAUSE_HI                      */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ADDRESS 0x24u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_BYTE_ADDRESS 0x24u
/* Register: spio_misc_esr.MAX_RESET_BOOT_VECTOR_LO                        */
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDRESS 0x28u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_BYTE_ADDRESS 0x28u
/* Register: spio_misc_esr.MAX_RESET_BOOT_VECTOR_HI                        */
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDRESS 0x2cu
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_BYTE_ADDRESS 0x2cu
/* Register: spio_misc_esr.MAXSHIRE_L2HPF_CTRL                             */
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_ADDRESS 0x30u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_BYTE_ADDRESS 0x30u
/* Register: spio_misc_esr.PU_USB20_UST_EN                                 */
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ADDRESS 0x34u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_BYTE_ADDRESS 0x34u


/* ####################################################################### */
/*        TEMPLATE MACROS                                                  */
/* ####################################################################### */

/* Addressmap type: spio_misc_esr                                          */
/* Addressmap template: spio_misc_esr                                      */
#define SPIO_MISC_ESR_SIZE 0x38u
#define SPIO_MISC_ESR_BYTE_SIZE 0x38u
/* Register member: spio_misc_esr.VAULT_DMA_R_RELOC                        */
/* Register type referenced: spio_misc_esr::VAULT_DMA_R_RELOC              */
/* Register template referenced: spio_misc_esr::VAULT_DMA_R_RELOC          */
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_OFFSET 0x0u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_BYTE_OFFSET 0x0u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_READ_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_WRITE_MASK 0x000000fful
/* Register member: spio_misc_esr.VAULT_DMA_WR_RELOC                       */
/* Register type referenced: spio_misc_esr::VAULT_DMA_WR_RELOC             */
/* Register template referenced: spio_misc_esr::VAULT_DMA_WR_RELOC         */
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_OFFSET 0x4u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_BYTE_OFFSET 0x4u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_READ_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WRITE_MASK 0x000000fful
/* Register member: spio_misc_esr.DMCTRL                                   */
/* Register type referenced: spio_misc_esr::DMCTRL                         */
/* Register template referenced: spio_misc_esr::DMCTRL                     */
#define SPIO_MISC_ESR_DMCTRL_OFFSET 0x8u
#define SPIO_MISC_ESR_DMCTRL_BYTE_OFFSET 0x8u
#define SPIO_MISC_ESR_DMCTRL_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_DMCTRL_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_DMCTRL_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_DMCTRL_WRITE_MASK 0xf400000ful
/* Register member: spio_misc_esr.AndOrTreeL2                              */
/* Register type referenced: spio_misc_esr::AndOrTreeL2                    */
/* Register template referenced: spio_misc_esr::AndOrTreeL2                */
#define SPIO_MISC_ESR_ANDORTREEL2_OFFSET 0xcu
#define SPIO_MISC_ESR_ANDORTREEL2_BYTE_OFFSET 0xcu
#define SPIO_MISC_ESR_ANDORTREEL2_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_ANDORTREEL2_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_ANDORTREEL2_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_ANDORTREEL2_WRITE_MASK 0x00000000ul
/* Register member: spio_misc_esr.SECURITY                                 */
/* Register type referenced: spio_misc_esr::SECURITY                       */
/* Register template referenced: spio_misc_esr::SECURITY                   */
#define SPIO_MISC_ESR_SECURITY_OFFSET 0x10u
#define SPIO_MISC_ESR_SECURITY_BYTE_OFFSET 0x10u
#define SPIO_MISC_ESR_SECURITY_READ_ACCESS 1u
#define SPIO_MISC_ESR_SECURITY_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SECURITY_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_SECURITY_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_SECURITY_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_SECURITY_WRITE_MASK 0xfffffffful
/* Register member: spio_misc_esr.SP_BYPASS_CACHE                          */
/* Register type referenced: spio_misc_esr::SP_BYPASS_CACHE                */
/* Register template referenced: spio_misc_esr::SP_BYPASS_CACHE            */
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_OFFSET 0x14u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYTE_OFFSET 0x14u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_RESET_VALUE 0x00000003ul
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_WRITE_MASK 0x00000003ul
/* Register member: spio_misc_esr.SP_ICACHE_ECC_INT_PEND                   */
/* Register type referenced: spio_misc_esr::SP_ICACHE_ECC_INT_PEND         */
/* Register template referenced: spio_misc_esr::SP_ICACHE_ECC_INT_PEND     */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_OFFSET 0x18u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_BYTE_OFFSET 0x18u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_WRITE_MASK 0x00000000ul
/* Register member: spio_misc_esr.SP_ICACHE_ECC_INT_CLEAR                  */
/* Register type referenced: spio_misc_esr::SP_ICACHE_ECC_INT_CLEAR        */
/* Register template referenced: spio_misc_esr::SP_ICACHE_ECC_INT_CLEAR    */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_OFFSET 0x1cu
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_BYTE_OFFSET 0x1cu
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_READ_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_READ_MASK 0x00000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_WRITE_MASK 0x00000001ul
/* Register member: spio_misc_esr.SP_ICACHE_ECC_INT_CAUSE_LO               */
/* Register type referenced: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO     */
/* Register template referenced: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_OFFSET 0x20u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_BYTE_OFFSET 0x20u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_WRITE_MASK 0x00000000ul
/* Register member: spio_misc_esr.SP_ICACHE_ECC_INT_CAUSE_HI               */
/* Register type referenced: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_HI     */
/* Register template referenced: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_HI */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_OFFSET 0x24u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_BYTE_OFFSET 0x24u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_WRITE_MASK 0x00000000ul
/* Register member: spio_misc_esr.MAX_RESET_BOOT_VECTOR_LO                 */
/* Register type referenced: spio_misc_esr::MAX_RESET_BOOT_VECTOR_LO       */
/* Register template referenced: spio_misc_esr::MAX_RESET_BOOT_VECTOR_LO   */
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_OFFSET 0x28u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_BYTE_OFFSET 0x28u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_READ_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_WRITE_MASK 0xfffffffful
/* Register member: spio_misc_esr.MAX_RESET_BOOT_VECTOR_HI                 */
/* Register type referenced: spio_misc_esr::MAX_RESET_BOOT_VECTOR_HI       */
/* Register template referenced: spio_misc_esr::MAX_RESET_BOOT_VECTOR_HI   */
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_OFFSET 0x2cu
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_BYTE_OFFSET 0x2cu
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_READ_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_WRITE_MASK 0x000000fful
/* Register member: spio_misc_esr.MAXSHIRE_L2HPF_CTRL                      */
/* Register type referenced: spio_misc_esr::MAXSHIRE_L2HPF_CTRL            */
/* Register template referenced: spio_misc_esr::MAXSHIRE_L2HPF_CTRL        */
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_OFFSET 0x30u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_BYTE_OFFSET 0x30u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_READ_ACCESS 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_RESET_VALUE 0x00000000ul
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_READ_MASK 0xfffffffdul
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_WRITE_MASK 0x00000003ul
/* Register member: spio_misc_esr.PU_USB20_UST_EN                          */
/* Register type referenced: spio_misc_esr::PU_USB20_UST_EN                */
/* Register template referenced: spio_misc_esr::PU_USB20_UST_EN            */
#define SPIO_MISC_ESR_PU_USB20_UST_EN_OFFSET 0x34u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_BYTE_OFFSET 0x34u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_READ_ACCESS 1u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_RESET_VALUE 0x00000001ul
#define SPIO_MISC_ESR_PU_USB20_UST_EN_RESET_MASK 0xfffffffful
#define SPIO_MISC_ESR_PU_USB20_UST_EN_READ_MASK 0xfffffffful
#define SPIO_MISC_ESR_PU_USB20_UST_EN_WRITE_MASK 0x00000001ul

/* Register type: spio_misc_esr::VAULT_DMA_R_RELOC                         */
/* Register template: spio_misc_esr::VAULT_DMA_R_RELOC                     */
/* Field member: spio_misc_esr::VAULT_DMA_R_RELOC.Rd_Channel_Addr          */
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_MSB 7u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_LSB 0u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_WIDTH 8u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_READ_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_RESET 0x00u
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_FIELD_MASK 0x000000fful
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_GET(x) \
   ((x) & 0x000000fful)
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_SET(x) \
   ((x) & 0x000000fful)
#define SPIO_MISC_ESR_VAULT_DMA_R_RELOC_RD_CHANNEL_ADDR_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: spio_misc_esr::VAULT_DMA_WR_RELOC                        */
/* Register template: spio_misc_esr::VAULT_DMA_WR_RELOC                    */
/* Field member: spio_misc_esr::VAULT_DMA_WR_RELOC.Wt_Channel_Addr         */
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_MSB 7u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_LSB 0u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_WIDTH 8u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_READ_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_RESET 0x00u
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_FIELD_MASK 0x000000fful
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_GET(x) \
   ((x) & 0x000000fful)
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_SET(x) \
   ((x) & 0x000000fful)
#define SPIO_MISC_ESR_VAULT_DMA_WR_RELOC_WT_CHANNEL_ADDR_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: spio_misc_esr::DMCTRL                                    */
/* Register template: spio_misc_esr::DMCTRL                                */
/* Field member: spio_misc_esr::DMCTRL.haltreq                             */
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_MSB 31u
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_LSB 31u
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_FIELD_MASK 0x80000000ul
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_GET(x) (((x) & 0x80000000ul) >> 31)
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_SET(x) (((x) << 31) & 0x80000000ul)
#define SPIO_MISC_ESR_DMCTRL_HALTREQ_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: spio_misc_esr::DMCTRL.resumereq                           */
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_MSB 30u
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_LSB 30u
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_FIELD_MASK 0x40000000ul
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_GET(x) (((x) & 0x40000000ul) >> 30)
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_SET(x) (((x) << 30) & 0x40000000ul)
#define SPIO_MISC_ESR_DMCTRL_RESUMEREQ_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: spio_misc_esr::DMCTRL.hartreset                           */
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_MSB 29u
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_LSB 29u
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_FIELD_MASK 0x20000000ul
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_GET(x) (((x) & 0x20000000ul) >> 29)
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_SET(x) (((x) << 29) & 0x20000000ul)
#define SPIO_MISC_ESR_DMCTRL_HARTRESET_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: spio_misc_esr::DMCTRL.ackhavereset                        */
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_MSB 28u
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_LSB 28u
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_FIELD_MASK 0x10000000ul
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_GET(x) (((x) & 0x10000000ul) >> 28)
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_SET(x) \
   (((x) << 28) & 0x10000000ul)
#define SPIO_MISC_ESR_DMCTRL_ACKHAVERESET_MODIFY(r, x) \
   ((((x) << 28) & 0x10000000ul) | ((r) & 0xeffffffful))
/* Field member: spio_misc_esr::DMCTRL.hasel                               */
#define SPIO_MISC_ESR_DMCTRL_HASEL_MSB 26u
#define SPIO_MISC_ESR_DMCTRL_HASEL_LSB 26u
#define SPIO_MISC_ESR_DMCTRL_HASEL_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_HASEL_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_HASEL_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_HASEL_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_HASEL_FIELD_MASK 0x04000000ul
#define SPIO_MISC_ESR_DMCTRL_HASEL_GET(x) (((x) & 0x04000000ul) >> 26)
#define SPIO_MISC_ESR_DMCTRL_HASEL_SET(x) (((x) << 26) & 0x04000000ul)
#define SPIO_MISC_ESR_DMCTRL_HASEL_MODIFY(r, x) \
   ((((x) << 26) & 0x04000000ul) | ((r) & 0xfbfffffful))
/* Field member: spio_misc_esr::DMCTRL.setresethaltreq                     */
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_MSB 3u
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_LSB 3u
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_FIELD_MASK 0x00000008ul
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define SPIO_MISC_ESR_DMCTRL_SETRESETHALTREQ_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: spio_misc_esr::DMCTRL.clrresethaltreq                     */
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_MSB 2u
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_LSB 2u
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_FIELD_MASK 0x00000004ul
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define SPIO_MISC_ESR_DMCTRL_CLRRESETHALTREQ_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: spio_misc_esr::DMCTRL.ndmreset                            */
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_MSB 1u
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_LSB 1u
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_FIELD_MASK 0x00000002ul
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_GET(x) (((x) & 0x00000002ul) >> 1)
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_SET(x) (((x) << 1) & 0x00000002ul)
#define SPIO_MISC_ESR_DMCTRL_NDMRESET_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: spio_misc_esr::DMCTRL.dmactive                            */
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_MSB 0u
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_LSB 0u
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_WIDTH 1u
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_READ_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_RESET 0x0u
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_GET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_SET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_DMCTRL_DMACTIVE_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::AndOrTreeL2                               */
/* Register template: spio_misc_esr::AndOrTreeL2                           */
/* Field member: spio_misc_esr::AndOrTreeL2.anyunavailable                 */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_MSB 10u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_LSB 10u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_FIELD_MASK 0x00000400ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYUNAVAILABLE_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: spio_misc_esr::AndOrTreeL2.allhavereset                   */
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_MSB 9u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_LSB 9u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_FIELD_MASK 0x00000200ul
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHAVERESET_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: spio_misc_esr::AndOrTreeL2.anyhavereset                   */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_MSB 8u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_LSB 8u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_FIELD_MASK 0x00000100ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHAVERESET_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: spio_misc_esr::AndOrTreeL2.allresumehack                  */
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_MSB 7u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_LSB 7u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_FIELD_MASK 0x00000080ul
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRESUMEHACK_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: spio_misc_esr::AndOrTreeL2.anyresumehack                  */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_MSB 6u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_LSB 6u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_FIELD_MASK 0x00000040ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRESUMEHACK_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: spio_misc_esr::AndOrTreeL2.allrunning                     */
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_MSB 5u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_LSB 5u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_FIELD_MASK 0x00000020ul
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLRUNNING_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: spio_misc_esr::AndOrTreeL2.anyrunning                     */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_MSB 4u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_LSB 4u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_FIELD_MASK 0x00000010ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYRUNNING_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: spio_misc_esr::AndOrTreeL2.allhalted                      */
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_MSB 3u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_LSB 3u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_FIELD_MASK 0x00000008ul
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ALLHALTED_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: spio_misc_esr::AndOrTreeL2.anyhalted2                     */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_MSB 2u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_LSB 2u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_FIELD_MASK 0x00000004ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED2_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: spio_misc_esr::AndOrTreeL2.anyhalted1                     */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_MSB 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_LSB 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_FIELD_MASK 0x00000002ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED1_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: spio_misc_esr::AndOrTreeL2.anyhalted0                     */
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_MSB 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_LSB 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_WIDTH 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_READ_ACCESS 1u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_RESET 0x0u
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_GET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_SET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_ANDORTREEL2_ANYHALTED0_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::SECURITY                                  */
/* Register template: spio_misc_esr::SECURITY                              */
/* Field member: spio_misc_esr::SECURITY.MISC_Security_RW1S                */
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_MSB 31u
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_LSB 1u
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_WIDTH 31u
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_READ_ACCESS 1u
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_RESET 0x00000000ul
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_FIELD_MASK 0xfffffffeul
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_GET(x) \
   (((x) & 0xfffffffeul) >> 1)
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_SET(x) \
   (((x) << 1) & 0xfffffffeul)
#define SPIO_MISC_ESR_SECURITY_MISC_SECURITY_RW1S_MODIFY(r, x) \
   ((((x) << 1) & 0xfffffffeul) | ((r) & 0x00000001ul))
/* Field member: spio_misc_esr::SECURITY.SPIO_ROM_Lock                     */
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_MSB 0u
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_LSB 0u
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_WIDTH 1u
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_READ_ACCESS 1u
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_RESET 0x0u
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_GET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_SET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SECURITY_SPIO_ROM_LOCK_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::SP_BYPASS_CACHE                           */
/* Register template: spio_misc_esr::SP_BYPASS_CACHE                       */
/* Field member: spio_misc_esr::SP_BYPASS_CACHE.Bypass_DCache              */
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_MSB 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_LSB 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_WIDTH 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_RESET 0x1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_FIELD_MASK 0x00000002ul
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_DCACHE_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: spio_misc_esr::SP_BYPASS_CACHE.Bypass_ICache              */
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_MSB 0u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_LSB 0u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_WIDTH 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_RESET 0x1u
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_GET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_SET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_BYPASS_CACHE_BYPASS_ICACHE_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::SP_ICACHE_ECC_INT_PEND                    */
/* Register template: spio_misc_esr::SP_ICACHE_ECC_INT_PEND                */
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_PEND.Interrupt_Pending   */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_MSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_LSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_WIDTH 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_RESET 0x0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_GET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_SET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_PEND_INTERRUPT_PENDING_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::SP_ICACHE_ECC_INT_CLEAR                   */
/* Register template: spio_misc_esr::SP_ICACHE_ECC_INT_CLEAR               */
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CLEAR.Interrupt_Clear    */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_MSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_LSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_WIDTH 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_READ_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_RESET 0x0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_GET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_SET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CLEAR_INTERRUPT_CLEAR_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO                */
/* Register template: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO            */
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.error_adddress_lo */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_MSB 31u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_LSB 27u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_WIDTH 5u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_RESET 0x00u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_FIELD_MASK 0xf8000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_GET(x) \
   (((x) & 0xf8000000ul) >> 27)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_SET(x) \
   (((x) << 27) & 0xf8000000ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_ADDDRESS_LO_MODIFY(r, x) \
   ((((x) << 27) & 0xf8000000ul) | ((r) & 0x07fffffful))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.double_bit_error_block */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_MSB 26u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_LSB 19u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_WIDTH 8u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_RESET 0x00u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_FIELD_MASK 0x07f80000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_GET(x) \
   (((x) & 0x07f80000ul) >> 19)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_SET(x) \
   (((x) << 19) & 0x07f80000ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_BLOCK_MODIFY(r, x) \
   ((((x) << 19) & 0x07f80000ul) | ((r) & 0xf807fffful))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.single_bit_error_block */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_MSB 18u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_LSB 11u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_WIDTH 8u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_RESET 0x00u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_FIELD_MASK 0x0007f800ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_GET(x) \
   (((x) & 0x0007f800ul) >> 11)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_SET(x) \
   (((x) << 11) & 0x0007f800ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_BLOCK_MODIFY(r, x) \
   ((((x) << 11) & 0x0007f800ul) | ((r) & 0xfff807fful))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.error_set       */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_MSB 10u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_LSB 4u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_WIDTH 7u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_RESET 0x00u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_FIELD_MASK 0x000007f0ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_GET(x) \
   (((x) & 0x000007f0ul) >> 4)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_SET(x) \
   (((x) << 4) & 0x000007f0ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_SET_MODIFY(r, x) \
   ((((x) << 4) & 0x000007f0ul) | ((r) & 0xfffff80ful))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.error_way       */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_MSB 3u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_LSB 2u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_WIDTH 2u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_RESET 0x0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_FIELD_MASK 0x0000000cul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_ERROR_WAY_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.double_bit_error */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_MSB 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_LSB 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_WIDTH 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_RESET 0x0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_FIELD_MASK 0x00000002ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_DOUBLE_BIT_ERROR_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_LO.single_bit_error */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_MSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_LSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_WIDTH 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_RESET 0x0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_GET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_SET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_LO_SINGLE_BIT_ERROR_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_HI                */
/* Register template: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_HI            */
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_HI.interrupt_overflow */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_MSB 29u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_LSB 29u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_WIDTH 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_RESET 0x0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_FIELD_MASK 0x20000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_INTERRUPT_OVERFLOW_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: spio_misc_esr::SP_ICACHE_ECC_INT_CAUSE_HI.error_address_hi */
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_MSB 28u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_LSB 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_WIDTH 29u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_READ_ACCESS 1u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_WRITE_ACCESS 0u
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_RESET 0x00000000ul
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_FIELD_MASK 0x1ffffffful
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_GET(x) \
   ((x) & 0x1ffffffful)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_SET(x) \
   ((x) & 0x1ffffffful)
#define SPIO_MISC_ESR_SP_ICACHE_ECC_INT_CAUSE_HI_ERROR_ADDRESS_HI_MODIFY(r, x) \
   (((x) & 0x1ffffffful) | ((r) & 0xe0000000ul))

/* Register type: spio_misc_esr::MAX_RESET_BOOT_VECTOR_LO                  */
/* Register template: spio_misc_esr::MAX_RESET_BOOT_VECTOR_LO              */
/* Field member: spio_misc_esr::MAX_RESET_BOOT_VECTOR_LO.addr              */
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_MSB 31u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_LSB 0u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_WIDTH 32u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_READ_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_RESET 0x00000000ul
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_FIELD_MASK 0xfffffffful
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_GET(x) \
   ((x) & 0xfffffffful)
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_SET(x) \
   ((x) & 0xfffffffful)
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_LO_ADDR_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: spio_misc_esr::MAX_RESET_BOOT_VECTOR_HI                  */
/* Register template: spio_misc_esr::MAX_RESET_BOOT_VECTOR_HI              */
/* Field member: spio_misc_esr::MAX_RESET_BOOT_VECTOR_HI.addr              */
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_MSB 7u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_LSB 0u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_WIDTH 8u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_READ_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_RESET 0x00u
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_FIELD_MASK 0x000000fful
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_GET(x) \
   ((x) & 0x000000fful)
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_SET(x) \
   ((x) & 0x000000fful)
#define SPIO_MISC_ESR_MAX_RESET_BOOT_VECTOR_HI_ADDR_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: spio_misc_esr::MAXSHIRE_L2HPF_CTRL                       */
/* Register template: spio_misc_esr::MAXSHIRE_L2HPF_CTRL                   */
/* Field member: spio_misc_esr::MAXSHIRE_L2HPF_CTRL.maxshire_l2hpf_flush   */
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_MSB 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_LSB 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_WIDTH 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_READ_ACCESS 0u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_RESET 0x0u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_FIELD_MASK 0x00000002ul
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_FLUSH_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: spio_misc_esr::MAXSHIRE_L2HPF_CTRL.maxshire_l2hpf_disable */
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_MSB 0u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_LSB 0u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_WIDTH 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_READ_ACCESS 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_RESET 0x0u
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_GET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_SET(x) \
   ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_MAXSHIRE_L2HPF_CTRL_MAXSHIRE_L2HPF_DISABLE_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: spio_misc_esr::PU_USB20_UST_EN                           */
/* Register template: spio_misc_esr::PU_USB20_UST_EN                       */
/* Field member: spio_misc_esr::PU_USB20_UST_EN.enable                     */
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_MSB 0u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_LSB 0u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_WIDTH 1u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_READ_ACCESS 1u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_WRITE_ACCESS 1u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_RESET 0x1u
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_FIELD_MASK 0x00000001ul
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_GET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_SET(x) ((x) & 0x00000001ul)
#define SPIO_MISC_ESR_PU_USB20_UST_EN_ENABLE_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* ####################################################################### */
/*        TYPE DEFINITIONS                                                 */
/* ####################################################################### */

/* Typedef for Addressmap: spio_misc_esr                                   */
typedef struct {
   volatile uint32_t VAULT_DMA_R_RELOC; /**< Offset 0x0 (R/W) */
   volatile uint32_t VAULT_DMA_WR_RELOC; /**< Offset 0x4 (R/W) */
   volatile uint32_t DMCTRL; /**< Offset 0x8 (R/W) */
   volatile uint32_t AndOrTreeL2; /**< Offset 0xc (R) */
   volatile uint32_t SECURITY; /**< Offset 0x10 (R/W) */
   volatile uint32_t SP_BYPASS_CACHE; /**< Offset 0x14 (R/W) */
   volatile uint32_t SP_ICACHE_ECC_INT_PEND; /**< Offset 0x18 (R) */
   volatile uint32_t SP_ICACHE_ECC_INT_CLEAR; /**< Offset 0x1c (W) */
   volatile uint32_t SP_ICACHE_ECC_INT_CAUSE_LO; /**< Offset 0x20 (R) */
   volatile uint32_t SP_ICACHE_ECC_INT_CAUSE_HI; /**< Offset 0x24 (R) */
   volatile uint32_t MAX_RESET_BOOT_VECTOR_LO; /**< Offset 0x28 (R/W) */
   volatile uint32_t MAX_RESET_BOOT_VECTOR_HI; /**< Offset 0x2c (R/W) */
   volatile uint32_t MAXSHIRE_L2HPF_CTRL; /**< Offset 0x30 (R/W) */
   volatile uint32_t PU_USB20_UST_EN; /**< Offset 0x34 (R/W) */
} Spio_misc_esr, *PTR_Spio_misc_esr;

#endif
