GowinSynthesis start
Running parser ...
Analyzing Verilog file '/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv'
Analyzing Verilog file '/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v'
Compiling module 'topmodule'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":1)
Compiling module 'ram_module'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":113)
Extracting RAM for identifier 'ram_mem'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":124)
Compiling module 'rom_module'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":142)
Extracting RAM for identifier 'rom_mem'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":151)
Compiling module 'fsm'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":311)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":584)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":649)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":779)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":781)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":783)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":787)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":789)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":791)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":793)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":797)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":799)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":801)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":805)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":807)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":815)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":817)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":819)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":821)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":825)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":826)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":832)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":834)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":835)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":839)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":841)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":848)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":850)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":852)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":854)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":856)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":857)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":863)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":865)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":867)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":868)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":874)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":876)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":878)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":880)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":882)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":884)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":885)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":889)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":891)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":893)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":895)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":897)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":730)
Compiling module 'framebuffer'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":162)
Extracting RAM for identifier 'mem_a'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":176)
Extracting RAM for identifier 'mem_b'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":177)
Compiling module 'Gowin_CLKDIV'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v":10)
Compiling module 'LED_Controller'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":202)
NOTE  (EX0101) : Current top module is "topmodule"
[5%] Running netlist conversion ...
Running device independent optimization ...
[10%] Optimizing Phase 0 completed
[15%] Optimizing Phase 1 completed
[25%] Optimizing Phase 2 completed
Running inference ...
[30%] Inferring Phase 0 completed
[40%] Inferring Phase 1 completed
[50%] Inferring Phase 2 completed
[55%] Inferring Phase 3 completed
Running technical mapping ...
[60%] Tech-Mapping Phase 0 completed
[65%] Tech-Mapping Phase 1 completed
[75%] Tech-Mapping Phase 2 completed
[80%] Tech-Mapping Phase 3 completed
[90%] Tech-Mapping Phase 4 completed
[95%] Generate netlist file "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/impl/gwsynthesis/Prozessor.vg" completed
[100%] Generate report file "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/impl/gwsynthesis/Prozessor_syn.rpt.html" completed
GowinSynthesis finish
