41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 671 396 720 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 175 109 234 90 0
reg0_2
19 163 85 222 66 0
reg0_3
19 199 157 258 138 0
reg0_0
19 187 133 246 114 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 331 109 390 90 0
reg1_2
19 319 85 378 66 0
reg1_3
19 355 157 414 138 0
reg1_0
19 343 133 402 114 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 487 109 546 90 0
reg2_2
19 475 85 534 66 0
reg2_3
19 510 156 569 137 0
reg2_0
19 499 133 558 114 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 88 84 128 64 0 \NUL
Lab 2
22 12 62 181 42 0 \NUL
Balamurugan, Baladithya
22 15 86 80 66 0 \NUL
bbalamur
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 110 150 90 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 717 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 219 75 259 74
1 259 80 231 99
1 259 86 243 123
1 259 92 255 147
1 375 75 415 74
1 415 80 387 99
1 415 86 399 123
1 415 92 411 147
1 531 75 571 74
1 571 80 543 99
1 571 86 555 123
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 177 10 0 \NUL
Balamurugan Baladithya
22 12 54 77 34 0 \NUL
bbalamur
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
31 118 228 167 143 0 2
31 121 333 170 248 0 2
31 123 438 172 353 0 2
31 124 538 173 453 0 2
19 26 201 85 182 0
kpad_3
19 47 301 106 282 0
kpad_2
19 45 407 104 388 0
kpad_1
19 38 516 97 497 0
kpad_0
20 186 191 245 172 0
d3
20 181 298 240 279 0
d2
20 185 403 244 384 0
d1
20 194 501 253 482 0
d0
19 43 276 102 257 0
alu_2
19 31 172 90 153 0
alu_3
19 40 496 99 477 0
alu_0
19 48 381 107 362 0
alu_1
19 368 266 427 247 0
wadr_1
19 367 290 426 271 0
wadr_0
31 433 290 482 205 0 4
20 606 200 665 181 0
wr_3
20 606 223 665 204 0
wr_2
20 605 251 664 232 0
wr_1
20 606 280 665 261 0
wr_0
5 505 221 554 172 0
5 514 238 563 189 0
5 515 269 564 220 0
5 512 299 561 250 0
14 397 320 446 271
19 40 534 99 515 0
sel
19 44 428 103 409 0
sel
19 43 321 102 302 0
sel
19 34 222 93 203 0
sel
14 45 253 94 204
14 52 353 101 304
14 50 457 99 408
14 43 568 92 519
22 14 133 297 113 0 \NUL
Data Selection input: keypad vs ALU output
22 488 162 629 142 0 \NUL
Write selection Logic
1 125 498 94 506
1 124 398 101 397
1 122 293 103 291
1 119 188 82 191
1 187 181 164 182
1 182 288 167 287
1 186 393 169 392
1 195 491 170 492
1 119 182 87 162
1 122 287 99 266
1 124 392 104 371
1 125 492 96 486
1 434 268 424 256
1 434 274 423 280
1 479 232 506 196
1 479 238 515 213
1 479 250 513 274
1 606 241 561 244
1 607 270 558 274
1 607 213 560 213
1 607 190 551 196
1 479 244 516 244
1 443 295 434 286
1 91 228 119 224
1 119 212 90 212
1 99 311 122 317
1 122 329 98 328
1 100 418 124 422
1 124 434 96 432
1 96 524 125 522
1 89 543 125 534
38 3
19 13 165 72 146 0
update
19 13 207 72 188 0
clear
24 131 207 180 135 1 1 1
19 12 482 71 463 0
wr_0
19 13 390 72 371 0
wr_1
19 12 291 71 272 0
wr_2
19 13 186 72 167 0
wr_3
19 13 207 72 188 0
clear
19 14 312 73 293 0
clear
19 14 270 73 251 0
update
19 12 410 71 391 0
clear
19 12 368 71 349 0
update
19 11 503 70 484 0
clear
19 11 461 70 442 0
update
3 80 183 129 134 0 0
5 78 217 127 168 0
15 96 151 145 102
24 131 307 180 235 1 1 1
3 84 290 133 241 0 0
5 82 324 131 275 0
15 100 262 149 213
24 136 407 185 335 1 1 1
3 85 392 134 343 0 0
5 83 426 132 377 0
15 101 360 150 311
24 142 506 191 434 1 1 1
3 82 497 131 448 0 0
5 80 531 129 482 0
15 98 465 147 416
19 14 142 73 123 0
d3
19 11 248 70 229 0
d3
19 12 345 71 326 0
d3
19 11 441 70 422 0
d3
20 197 464 256 445 0
reg0_3
20 463 466 522 447 0
reg0_2
20 730 458 789 439 0
reg0_1
20 192 366 251 347 0
reg1_3
20 457 369 516 350 0
reg1_2
20 720 358 779 339 0
reg1_1
20 187 264 246 245 0
reg2_3
20 452 267 511 248 0
reg2_2
20 723 261 782 242 0
reg2_1
20 183 165 242 146 0
reg3_3
20 450 167 509 148 0
reg3_2
20 718 159 777 140 0
reg3_1
19 267 170 326 151 0
update
19 267 212 326 193 0
clear
24 395 210 444 138 1 1 1
19 266 487 325 468 0
wr_0
19 267 395 326 376 0
wr_1
19 266 296 325 277 0
wr_2
19 267 191 326 172 0
wr_3
19 267 212 326 193 0
clear
19 268 317 327 298 0
clear
19 268 275 327 256 0
update
19 266 415 325 396 0
clear
19 266 373 325 354 0
update
19 265 508 324 489 0
clear
19 265 466 324 447 0
update
3 334 188 383 139 0 0
5 332 222 381 173 0
15 350 156 399 107
24 395 310 444 238 1 1 1
3 338 295 387 246 0 0
5 336 329 385 280 0
15 354 267 403 218
24 400 410 449 338 1 1 1
3 339 397 388 348 0 0
5 337 431 386 382 0
15 355 365 404 316
24 406 509 455 437 1 1 1
3 336 502 385 453 0 0
5 334 536 383 487 0
15 352 470 401 421
19 268 147 327 128 0
d2
19 265 253 324 234 0
d2
19 266 350 325 331 0
d2
19 265 446 324 427 0
d2
19 531 161 590 142 0
update
19 531 203 590 184 0
clear
24 659 201 708 129 1 1 1
19 530 478 589 459 0
wr_0
19 531 386 590 367 0
wr_1
19 530 287 589 268 0
wr_2
19 531 182 590 163 0
wr_3
19 531 203 590 184 0
clear
19 532 308 591 289 0
clear
19 532 266 591 247 0
update
19 530 406 589 387 0
clear
19 530 364 589 345 0
update
19 529 499 588 480 0
clear
19 529 457 588 438 0
update
3 598 179 647 130 0 0
5 596 213 645 164 0
15 614 147 663 98
24 659 301 708 229 1 1 1
3 602 286 651 237 0 0
5 600 320 649 271 0
15 618 258 667 209
24 664 401 713 329 1 1 1
3 603 388 652 339 0 0
5 601 422 650 373 0
15 619 356 668 307
24 670 500 719 428 1 1 1
3 600 493 649 444 0 0
5 598 527 647 478 0
15 616 461 665 412
19 532 138 591 119 0
d1
19 529 244 588 225 0
d1
19 530 341 589 322 0
d1
19 529 437 588 418 0
d1
22 8 73 48 53 0 \NUL
Lab 2
22 8 25 173 5 0 \NUL
Balamurugan Baladithya
22 8 49 73 29 0 \NUL
bbalamur
22 8 97 146 77 0 \NUL
CSE 12, Winter 2020
22 38 552 72 532 0 \NUL
Bit 3
22 316 556 350 536 0 \NUL
Bit 2
22 620 552 654 532 0 \NUL
Bit 1
22 293 40 547 20 0 \NUL
4 Registers holding 4 bits of info each.
22 624 582 746 562 0 \NUL
Bit 0 on next page
22 293 65 503 45 0 \NUL
Registers are grouped latterally
22 304 91 577 71 0 \NUL
Registers are orders from 3->0 top->down
1 81 144 69 155
1 81 172 69 176
1 132 173 126 158
1 145 203 124 192
1 69 197 79 192
1 145 137 142 126
1 132 273 130 265
1 145 303 128 299
1 145 237 146 237
1 137 373 131 367
1 150 403 129 401
1 150 337 147 335
1 143 472 128 472
1 156 502 126 506
1 156 436 144 440
1 85 251 70 260
1 85 279 68 281
1 83 299 70 302
1 86 353 68 358
1 86 381 69 380
1 84 401 68 400
1 83 458 67 451
1 83 486 68 472
1 81 506 67 493
1 132 155 70 132
1 132 255 67 238
1 137 355 68 335
1 143 454 67 431
1 184 155 177 155
1 188 254 177 255
1 193 356 182 355
1 198 454 188 454
1 335 149 323 160
1 335 177 323 181
1 396 176 380 163
1 409 206 378 197
1 323 202 333 197
1 409 140 396 131
1 396 276 384 270
1 409 306 382 304
1 409 240 400 242
1 401 376 385 372
1 414 406 383 406
1 414 340 401 340
1 407 475 382 477
1 420 505 380 511
1 420 439 398 445
1 339 256 324 265
1 339 284 322 286
1 337 304 324 307
1 340 358 322 363
1 340 386 323 385
1 338 406 322 405
1 337 463 321 456
1 337 491 322 477
1 335 511 321 498
1 396 158 324 137
1 396 258 321 243
1 401 358 322 340
1 407 457 321 436
1 441 158 451 157
1 441 258 453 257
1 446 358 458 359
1 452 457 464 456
1 599 140 587 151
1 599 168 587 172
1 660 167 644 154
1 673 197 642 188
1 587 193 597 188
1 673 131 660 122
1 660 267 648 261
1 673 297 646 295
1 673 231 664 233
1 665 367 649 363
1 678 397 647 397
1 678 331 665 331
1 671 466 646 468
1 684 496 644 502
1 684 430 662 436
1 603 247 588 256
1 603 275 586 277
1 601 295 588 298
1 604 349 586 354
1 604 377 587 376
1 602 397 586 396
1 601 454 585 447
1 601 482 586 468
1 599 502 585 489
1 660 149 588 128
1 660 249 585 234
1 665 349 586 331
1 671 448 585 427
1 724 251 705 249
1 719 149 705 149
1 721 348 710 349
1 731 448 716 448
38 4
31 484 103 533 18 0 1
19 412 96 471 77 0
adr1_1
19 415 116 474 97 0
adr1_0
14 440 145 489 96
31 490 252 539 167 0 1
19 409 261 468 242 0
adr1_1
19 417 281 476 262 0
adr1_0
14 439 311 488 262
31 516 419 565 334 0 1
19 427 417 486 398 0
adr1_1
19 428 436 487 417 0
adr1_0
14 450 466 499 417
31 542 540 591 455 0 1
19 350 572 409 553 0
adr1_1
19 416 582 475 563 0
adr1_0
14 509 600 558 551
20 533 65 592 46 0
in1_3
20 547 226 606 207 0
in1_2
20 573 381 632 362 0
in1_1
20 571 510 630 491 0
in1_0
19 345 245 404 226 0
reg0_2
19 340 98 399 79 0
reg0_3
19 355 551 414 532 0
reg0_0
19 353 402 412 383 0
reg0_1
19 341 74 400 55 0
reg1_3
19 346 221 405 202 0
reg1_2
19 355 380 414 361 0
reg1_1
19 353 530 412 511 0
reg1_0
19 338 51 397 32 0
reg2_3
19 344 196 403 177 0
reg2_2
19 355 359 414 340 0
reg2_1
19 352 508 411 489 0
reg2_0
19 337 26 396 7 0
reg3_3
19 338 172 397 153 0
reg3_2
19 354 336 413 317 0
reg3_1
19 354 485 413 466 0
reg3_0
20 247 481 306 462 0
reg0_0
20 241 384 300 365 0
reg1_0
20 238 281 297 262 0
reg2_0
20 244 181 303 162 0
reg3_0
19 46 184 105 165 0
update
19 46 226 105 207 0
clear
24 174 224 223 152 1 1 1
19 45 501 104 482 0
wr_0
19 46 409 105 390 0
wr_1
19 45 310 104 291 0
wr_2
19 46 205 105 186 0
wr_3
19 46 226 105 207 0
clear
19 47 331 106 312 0
clear
19 47 289 106 270 0
update
19 45 429 104 410 0
clear
19 45 387 104 368 0
update
19 44 522 103 503 0
clear
19 44 480 103 461 0
update
3 113 202 162 153 0 0
5 111 236 160 187 0
15 129 170 178 121
24 174 324 223 252 1 1 1
3 117 309 166 260 0 0
5 115 343 164 294 0
15 133 281 182 232
24 179 424 228 352 1 1 1
3 118 411 167 362 0 0
5 116 445 165 396 0
15 134 379 183 330
24 185 523 234 451 1 1 1
3 115 516 164 467 0 0
5 113 550 162 501 0
15 131 484 180 435
19 47 161 106 142 0
d0
19 44 267 103 248 0
d0
19 45 364 104 345 0
d0
19 44 460 103 441 0
d0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 177 10 0 \NUL
Balamurugan Baladithya
22 12 54 77 34 0 \NUL
bbalamur
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 79 133 113 113 0 \NUL
Bit 0
22 557 125 778 105 0 \NUL
Register selection for ALU input 1
22 482 161 791 141 0 \NUL
Register selection for ALU input 2 on next page
1 485 81 468 86
1 485 87 471 106
1 485 99 486 120
1 491 230 465 251
1 491 236 473 271
1 491 248 485 286
1 517 397 483 407
1 517 403 484 426
1 517 415 496 441
1 543 518 406 562
1 543 524 472 572
1 543 536 555 575
1 530 57 534 55
1 536 206 548 216
1 562 373 574 371
1 588 494 572 500
1 411 541 543 500
1 409 520 543 494
1 408 498 543 488
1 410 475 543 482
1 409 392 517 379
1 411 370 517 373
1 411 349 517 367
1 410 326 517 361
1 401 235 491 212
1 402 211 491 206
1 400 186 491 200
1 394 162 491 194
1 485 63 396 88
1 397 64 485 57
1 485 51 394 41
1 393 16 485 45
1 114 163 102 174
1 114 191 102 195
1 175 190 159 177
1 188 220 157 211
1 102 216 112 211
1 188 154 175 145
1 175 290 163 284
1 188 320 161 318
1 188 254 179 256
1 180 390 164 386
1 193 420 162 420
1 193 354 180 354
1 186 489 161 491
1 199 519 159 525
1 199 453 177 459
1 118 270 103 279
1 118 298 101 300
1 116 318 103 321
1 119 372 101 377
1 119 400 102 399
1 117 420 101 419
1 116 477 100 470
1 116 505 101 491
1 114 525 100 512
1 175 172 103 151
1 175 272 100 257
1 180 372 101 354
1 186 471 100 450
1 245 171 220 172
1 239 271 220 272
1 242 374 225 372
1 248 471 231 471
38 5
31 77 313 126 228 0 2
31 80 433 129 348 0 2
31 99 554 148 469 0 2
31 80 203 129 118 0 2
31 304 444 353 359 0 2
31 302 325 351 240 0 2
31 311 208 360 123 0 2
31 310 560 359 475 0 2
19 13 175 72 156 0
in1_3
19 4 283 63 264 0
in1_2
19 6 404 65 385 0
in1_1
19 21 531 80 512 0
in1_0
19 7 432 66 413 0
in2_0
20 370 172 429 153 0
alu_3
20 356 289 415 270 0
alu_2
20 356 407 415 388 0
alu_1
20 366 525 425 506 0
alu_0
31 669 156 718 71 0 1
19 597 149 656 130 0
adr2_1
19 600 169 659 150 0
adr2_0
14 619 202 668 153
31 667 277 716 192 0 1
19 586 286 645 267 0
adr2_1
19 594 306 653 287 0
adr2_0
14 616 336 665 287
31 658 410 707 325 0 1
19 569 408 628 389 0
adr2_1
19 570 427 629 408 0
adr2_0
14 592 457 641 408
31 655 552 704 467 0 1
19 558 557 617 538 0
adr2_1
19 559 576 618 557 0
adr2_0
14 605 588 654 539
20 719 118 778 99 0
in2_3
20 724 251 783 232 0
in2_2
20 715 372 774 353 0
in2_1
20 713 501 772 482 0
in2_0
19 522 270 581 251 0
reg0_2
19 525 151 584 132 0
reg0_3
19 497 542 556 523 0
reg0_0
19 495 393 554 374 0
reg0_1
19 526 127 585 108 0
reg1_3
19 523 246 582 227 0
reg1_2
19 497 371 556 352 0
reg1_1
19 495 521 554 502 0
reg1_0
19 523 104 582 85 0
reg2_3
19 521 221 580 202 0
reg2_2
19 497 350 556 331 0
reg2_1
19 494 499 553 480 0
reg2_0
19 530 82 589 63 0
reg3_3
19 515 197 574 178 0
reg3_2
19 496 327 555 308 0
reg3_1
19 496 476 555 457 0
reg3_0
19 7 381 66 362 0
in1_0
19 2 259 61 240 0
in1_1
19 9 157 68 138 0
in1_2
19 20 508 79 489 0
in1_3
19 21 555 80 536 0
in2_0
19 5 315 64 296 0
in2_0
19 14 195 73 176 0
in2_0
19 237 554 296 535 0
in2_1
19 230 437 289 418 0
in2_1
19 231 323 290 304 0
in2_1
19 234 201 293 182 0
in2_1
20 158 518 217 499 0
bit_0
20 146 396 205 377 0
bit_1
20 141 279 200 260 0
bit_2
20 139 166 198 147 0
bit_3
19 235 179 294 160 0
bit_3
19 228 298 287 279 0
bit_2
19 229 415 288 396 0
bit_1
19 239 528 298 509 0
bit_0
19 228 393 287 374 0
bit_3
19 228 275 287 256 0
bit_0
19 235 155 294 136 0
bit_1
19 237 504 296 485 0
bit_2
14 49 591 98 542
14 27 467 76 418
14 26 347 75 298
14 26 234 75 185
14 255 234 304 185
14 250 358 299 309
14 251 471 300 422
14 259 592 308 543
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 177 10 0 \NUL
Balamurugan Baladithya
22 12 54 77 34 0 \NUL
bbalamur
22 57 78 195 58 0 \NUL
CSE 12, Winter 2020
22 516 38 737 18 0 \NUL
Register selection for ALU input 2
22 103 106 337 86 0 \NUL
ALU output logic usign multiplexers
1 371 162 357 162
1 357 279 348 279
1 357 397 350 398
1 367 515 356 514
1 670 134 653 139
1 670 140 656 159
1 670 152 665 177
1 668 255 642 276
1 668 261 650 296
1 668 273 662 311
1 659 388 625 398
1 659 394 626 417
1 659 406 638 432
1 656 530 614 547
1 656 536 615 566
1 656 548 651 563
1 715 110 720 108
1 713 231 725 241
1 704 364 716 362
1 701 506 714 491
1 553 532 656 512
1 551 511 656 506
1 550 489 656 500
1 552 466 656 494
1 551 383 659 370
1 553 361 659 364
1 553 340 659 358
1 552 317 659 352
1 578 260 668 237
1 579 236 668 231
1 577 211 668 225
1 571 187 668 219
1 670 116 581 141
1 582 117 670 110
1 670 104 579 94
1 586 72 670 98
1 65 147 81 157
1 69 165 81 163
1 70 185 81 187
1 58 249 78 267
1 60 273 78 273
1 61 305 78 297
1 63 371 81 387
1 62 394 81 393
1 76 498 100 508
1 77 521 100 514
1 77 545 100 538
1 63 422 81 417
1 126 157 140 156
1 123 267 142 269
1 145 508 159 508
1 147 386 126 387
1 293 494 311 514
1 295 518 311 520
1 293 544 311 544
1 286 427 305 428
1 285 405 305 404
1 284 288 303 285
1 284 265 303 279
1 290 191 312 192
1 303 309 287 313
1 291 169 312 168
1 291 145 312 162
1 284 383 305 398
1 81 199 72 209
1 78 309 72 322
1 81 429 73 442
1 100 550 95 566
1 311 556 305 567
1 305 440 297 446
1 303 321 296 333
1 312 204 301 209
38 6
19 123 322 182 303 0
wr_3
19 123 279 182 260 0
update
3 246 311 295 262 0 0
24 331 323 380 251 1 1 1
7 443 289 492 240 0 1
15 347 187 396 138
19 240 366 299 347 0
clear
19 236 222 295 203 0
d0
5 311 379 360 330 0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 177 10 0 \NUL
Balamurugan Baladithya
22 12 54 77 34 0 \NUL
bbalamur
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 153 146 286 126 0 \NUL
Single bit test setup
1 179 269 247 272
1 179 312 247 300
1 345 253 393 162
1 332 289 292 286
1 332 271 292 212
1 444 264 377 271
1 312 354 296 356
1 345 319 357 354
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
