module {
  hw.module @top_module(in %gpcclk : i1, in %reset_ : i1, in %TP_i4_hw_managed_lmembase : i1, in %TP_i4_vSMID : i8, in %b5_SHARED_WIN_BASE : i25, in %e0_instr_shm_mios__subpart_id_d : i2, in %e0_instr_shm_mios__warp_id_d : i3, in %e0_reconfig_size_d : i12, in %esr2sm_report_mask_pd : i3, in %esr2sm_report_mask_pd_d : i12, in %i2_instr_agu__instr_ext_type : i3, in %i2_instr_agu__instr_is_qspc : i1, in %i2_instr_agu__instr_is_red : i1, in %i2_instr_agu__instr_type : i4, in %i2_instr_agu__ra_is_64b : i1, in %i2_is_for_shm_agu : i1, in %i2_is_generic_nop : i1, in %i3_agu_input_data : i1024, in %i3_agu_input_data_extended : i1024, in %i3_bl_table_pd : i146, in %i3_instr_agu__instr_is_atom : i1, in %i3_instr_agu__instr_is_atomg : i1, in %i3_instr_agu__instr_is_atoms : i1, in %i3_instr_agu__instr_is_ld : i1, in %i3_instr_agu__instr_is_ldg : i1, in %i3_instr_agu__instr_is_ldgmc : i1, in %i3_instr_agu__instr_is_lds : i1, in %i3_instr_agu__instr_is_ldsm : i1, in %i3_instr_agu__instr_is_red : i1, in %i3_instr_agu__instr_is_redas : i1, in %i3_instr_agu__instr_is_st : i1, in %i3_instr_agu__instr_is_stas : i1, in %i3_instr_agu__instr_is_stg : i1, in %i3_instr_agu__instr_is_sts : i1, in %i3_instr_agu__instr_is_stsm : i1, in %i3_instr_agu__instr_is_umemsets : i1, in %i3_instr_agu__instr_is_uredgr : i1, in %i3_instr_agu__instr_is_usetshmsz : i1, in %i3_instr_agu__instr_is_ustgr : i1, in %i3_instr_agu__opcode : i5, in %i3_instr_agu__pkt_type : i2, in %i3_instr_agu_pd : i224, in %i3_is_for_shm_agu : i1, in %i3_is_sr17 : i1, in %i3_is_sr29 : i1, in %i3_sm_cga_cta_id_illegal_value : i5, in %i3_sm_cga_cta_id_illegal_value_valid : i1, in %i3_sm_cga_slot_multicast_enable : i1, in %i4_LOCAL_HI_SZ : i16, in %i4_LOCAL_LO_SZ : i16, in %i4_LOCAL_WIN_BASE : i25, in %i4_instr__instr_pc : i53, in %i4_instr__subpart_id : i2, in %i4_instr__veid : i6, in %i4_instr__warp_id : i3, in %i4_instr_agu__instr_is_arrives : i1, in %i4_instr_agu__instr_is_atom : i1, in %i4_instr_agu__instr_is_cctl_cctll : i1, in %i4_instr_agu__instr_is_cctl_pdr_ml2 : i1, in %i4_instr_agu__instr_is_cctl_qf : i1, in %i4_instr_agu__instr_is_ldg : i1, in %i4_instr_agu__instr_is_ldgsts_access : i1, in %i4_instr_agu__instr_is_ldgsts_bypass : i1, in %i4_instr_agu__instr_is_ldgsts_ldg : i1, in %i4_instr_agu__instr_is_ldgsts_sts : i1, in %i4_instr_agu__instr_is_qspc : i1, in %i4_instr_agu__instr_is_red : i1, in %i4_instr_agu__instr_is_redas : i1, in %i4_instr_agu__instr_is_stas : i1, in %i4_instr_agu__instr_is_stg : i1, in %i4_instr_agu__instr_is_umemsets : i1, in %i4_instr_lg__scrbd_id : i3, in %i4_is_generic_atom : i1, in %i4_is_generic_nop : i1, in %i4_issue_l1data_movm : i1, in %i4_lg_lmembase : i49, in %i5_instr_lg__pq_addr_valid0 : i1, in %pri_oor_addr_check_mode : i3, in %pri_smem_32bitos : i1, in %shm_config_dm_size : i4, in %sip2bl_shm_we_d : i1, out agu2esr_pd : i140, out agu2esr_valid : i1, out agu_instr_accepted_wakeup : i1, out i3_agu_data_ext_valid : i1, out i3_agu_valid : i1, out i3_sm_cga_slot : i3, out i3_uniform_type : i2, out i4_agu_valid : i1, out i4_issue_ldgsts_bypass_zfill_ldg_is_aligned : i1, out i4_shm_is_oor : i1, out i5_agu_has_shared_and_lg_threads_valid : i1, out i5_agu_valid : i1, out lst2core_agu_instr_accepted_pd : i8, out lst2core_agu_instr_accepted_valid : i1, out lst_miop2l1data_addr_pd : i1954, out lst_miop2l1data_addr_valid : i1) {
    %c0_i1952 = hw.constant 0 : i1952
    %true = hw.constant true
    %c-1_i3 = hw.constant -1 : i3
    %c-1_i4 = hw.constant -1 : i4
    %c0_i53 = hw.constant 0 : i53
    %c-2_i4 = hw.constant -2 : i4
    %c-3_i4 = hw.constant -3 : i4
    %c-29_i6 = hw.constant -29 : i6
    %c-32_i6 = hw.constant -32 : i6
    %c28_i6 = hw.constant 28 : i6
    %c25_i6 = hw.constant 25 : i6
    %c19_i6 = hw.constant 19 : i6
    %c22_i6 = hw.constant 22 : i6
    %c17_i6 = hw.constant 17 : i6
    %c-30_i6 = hw.constant -30 : i6
    %c31_i6 = hw.constant 31 : i6
    %c27_i6 = hw.constant 27 : i6
    %c24_i6 = hw.constant 24 : i6
    %c18_i6 = hw.constant 18 : i6
    %c21_i6 = hw.constant 21 : i6
    %c16_i6 = hw.constant 16 : i6
    %c-31_i6 = hw.constant -31 : i6
    %c30_i6 = hw.constant 30 : i6
    %c26_i6 = hw.constant 26 : i6
    %c23_i6 = hw.constant 23 : i6
    %c20_i6 = hw.constant 20 : i6
    %c-1_i5 = hw.constant -1 : i5
    %c13_i6 = hw.constant 13 : i6
    %c15_i5 = hw.constant 15 : i5
    %c11_i6 = hw.constant 11 : i6
    %c12_i6 = hw.constant 12 : i6
    %c7_i5 = hw.constant 7 : i5
    %c10_i6 = hw.constant 10 : i6
    %c7_i6 = hw.constant 7 : i6
    %c9_i6 = hw.constant 9 : i6
    %c5_i6 = hw.constant 5 : i6
    %c3_i5 = hw.constant 3 : i5
    %c3_i6 = hw.constant 3 : i6
    %c8_i6 = hw.constant 8 : i6
    %c2_i6 = hw.constant 2 : i6
    %c1_i6 = hw.constant 1 : i6
    %c0_i6 = hw.constant 0 : i6
    %c0_i32 = hw.constant 0 : i32
    %c1_i2 = hw.constant 1 : i2
    %c2_i3 = hw.constant 2 : i3
    %c1_i3 = hw.constant 1 : i3
    %c6_i6 = hw.constant 6 : i6
    %c4_i6 = hw.constant 4 : i6
    %c6_i4 = hw.constant 6 : i4
    %c1_i4 = hw.constant 1 : i4
    %c-5_i4 = hw.constant -5 : i4
    %c7_i4 = hw.constant 7 : i4
    %c-6_i4 = hw.constant -6 : i4
    %c-7_i4 = hw.constant -7 : i4
    %c-8_i4 = hw.constant -8 : i4
    %c0_i12 = hw.constant 0 : i12
    %c0_i2 = hw.constant 0 : i2
    %c0_i4 = hw.constant 0 : i4
    %c0_i3 = hw.constant 0 : i3
    %c0_i5 = hw.constant 0 : i5 {sv.namehint = "agu0_i4_agu_id"}
    %false = hw.constant false
    %c0_i69 = hw.constant 0 : i69
    %0 = comb.concat %c0_i69, %agu2esr_multiple, %agu2esr_instr_pc, %agu2esr_veid, %agu2esr_warp_id, %agu2esr_error : i69, i1, i53, i6, i5, i6
    %1 = comb.extract %i3_instr_agu_pd from 0 : (i224) -> i32
    %2 = comb.extract %i3_instr_agu_pd from 32 : (i224) -> i1
    %3 = comb.extract %i3_instr_agu_pd from 65 : (i224) -> i4
    %4 = comb.extract %i3_instr_agu_pd from 69 : (i224) -> i2
    %5 = comb.extract %i3_instr_agu_pd from 71 : (i224) -> i2
    %6 = comb.extract %i3_instr_agu_pd from 73 : (i224) -> i2
    %7 = comb.extract %i3_instr_agu_pd from 75 : (i224) -> i3
    %8 = comb.extract %i3_instr_agu_pd from 78 : (i224) -> i6
    %9 = comb.extract %i3_instr_agu_pd from 84 : (i224) -> i4
    %10 = comb.extract %i3_instr_agu_pd from 88 : (i224) -> i3
    %11 = comb.extract %i3_instr_agu_pd from 136 : (i224) -> i32
    %12 = comb.extract %i3_instr_agu_pd from 170 : (i224) -> i1
    %13 = comb.icmp eq %i2_instr_agu__instr_type, %c0_i4 : i4
    %14 = comb.icmp eq %i2_instr_agu__instr_type, %c-8_i4 : i4
    %15 = comb.icmp eq %i2_instr_agu__instr_type, %c-7_i4 : i4
    %16 = comb.icmp eq %i2_instr_agu__instr_type, %c-6_i4 : i4
    %17 = comb.icmp eq %9, %c0_i4 : i4
    %18 = comb.icmp eq %9, %c-8_i4 : i4
    %19 = comb.icmp eq %9, %c-7_i4 : i4
    %20 = comb.icmp eq %9, %c-6_i4 : i4
    %21 = comb.icmp eq %3, %c0_i4 : i4
    %22 = comb.icmp eq %3, %c1_i4 : i4
    %23 = comb.icmp eq %3, %c6_i4 : i4
    %24 = comb.icmp eq %3, %c7_i4 : i4
    %25 = comb.icmp eq %3, %c-8_i4 : i4
    %26 = comb.icmp eq %3, %c-7_i4 : i4
    %27 = comb.icmp eq %3, %c-6_i4 : i4
    %28 = comb.or %21, %22, %23, %24, %25, %26, %27 : i1
    %29 = comb.icmp eq %8, %c4_i6 : i6
    %30 = comb.and %i3_instr_agu__instr_is_ldsm, %29 : i1
    %31 = comb.icmp eq %8, %c6_i6 : i6
    %32 = comb.and %i3_instr_agu__instr_is_ldsm, %31 : i1
    %33 = comb.and %i3_instr_agu__instr_is_stsm, %29 : i1
    %34 = comb.and %i3_instr_agu__instr_is_stsm, %31 : i1
    %35 = comb.or %30, %33 : i1
    %36 = comb.xor %i3_instr_agu__instr_is_usetshmsz, %true : i1
    %37 = comb.and %i3_is_for_shm_agu, %36 : i1
    %38 = comb.icmp eq %10, %c0_i3 : i3
    %39 = comb.icmp eq %10, %c1_i3 : i3
    %40 = comb.icmp eq %10, %c2_i3 : i3
    %41 = comb.or %38, %39, %40, %2 : i1
    %42 = comb.icmp eq %5, %c1_i2 : i2
    %43 = comb.icmp eq %6, %c1_i2 : i2
    %44 = comb.and %42, %43 : i1
    %45 = comb.icmp eq %4, %c1_i2 : i2
    %46 = comb.mux %40, %44, %45 : i1
    %47 = comb.and %i3_is_for_shm_agu, %41, %46 : i1
    %48 = comb.icmp eq %i4_instr_agu__instr_type, %c-6_i4 : i4
    %49 = comb.extract %i3_bl_table_pd from 0 : (i146) -> i12
    %50 = comb.extract %i3_bl_table_pd from 12 : (i146) -> i12
    %51 = comb.extract %i3_bl_table_pd from 145 : (i146) -> i1
    %52 = comb.extract %i3_bl_table_pd from 118 : (i146) -> i3
    %53 = comb.extract %i3_bl_table_pd from 121 : (i146) -> i5
    %54 = comb.extract %i3_bl_table_pd from 144 : (i146) -> i1
    %55 = comb.extract %i3_bl_table_pd from 31 : (i146) -> i4
    %56 = comb.mux %51, %c0_i3, %52 : i3
    %57 = comb.xor %51, %true : i1
    %58 = comb.icmp ceq %8, %c0_i6 : i6
    %59 = comb.icmp ceq %8, %c1_i6 : i6
    %60 = comb.icmp ceq %8, %c2_i6 : i6
    %61 = comb.icmp ceq %8, %c8_i6 : i6
    %62 = comb.icmp ceq %8, %c3_i6 : i6
    %63 = comb.or %i3_instr_agu__instr_is_atom, %i3_instr_agu__instr_is_atomg, %i3_instr_agu__instr_is_red, %i3_instr_agu__instr_is_ldgmc : i1
    %64 = comb.concat %c0_i3, %63, %true : i3, i1, i1
    %65 = comb.icmp ceq %8, %c4_i6 : i6
    %66 = comb.icmp ceq %8, %c5_i6 : i6
    %67 = comb.icmp ceq %8, %c9_i6 : i6
    %68 = comb.icmp ceq %8, %c6_i6 : i6
    %69 = comb.icmp ceq %8, %c7_i6 : i6
    %70 = comb.icmp ceq %8, %c10_i6 : i6
    %71 = comb.icmp ceq %8, %c12_i6 : i6
    %72 = comb.icmp ceq %8, %c11_i6 : i6
    %73 = comb.icmp ceq %8, %c13_i6 : i6
    %74 = comb.icmp ceq %8, %c20_i6 : i6
    %75 = comb.icmp ceq %8, %c23_i6 : i6
    %76 = comb.icmp ceq %8, %c26_i6 : i6
    %77 = comb.icmp ceq %8, %c30_i6 : i6
    %78 = comb.icmp ceq %8, %c-31_i6 : i6
    %79 = comb.icmp ceq %8, %c16_i6 : i6
    %80 = comb.icmp ceq %8, %c21_i6 : i6
    %81 = comb.icmp ceq %8, %c18_i6 : i6
    %82 = comb.icmp ceq %8, %c24_i6 : i6
    %83 = comb.icmp ceq %8, %c27_i6 : i6
    %84 = comb.icmp ceq %8, %c31_i6 : i6
    %85 = comb.icmp ceq %8, %c-30_i6 : i6
    %86 = comb.icmp ceq %8, %c17_i6 : i6
    %87 = comb.icmp ceq %8, %c22_i6 : i6
    %88 = comb.icmp ceq %8, %c19_i6 : i6
    %89 = comb.icmp ceq %8, %c25_i6 : i6
    %90 = comb.icmp ceq %8, %c28_i6 : i6
    %91 = comb.icmp ceq %8, %c-32_i6 : i6
    %92 = comb.icmp ceq %8, %c-29_i6 : i6
    %93 = comb.xor %58, %true : i1
    %94 = comb.xor %59, %true : i1
    %95 = comb.and %94, %93 : i1
    %96 = comb.xor %60, %true : i1
    %97 = comb.and %96, %95 : i1
    %98 = comb.xor %61, %true : i1
    %99 = comb.and %98, %97 : i1
    %100 = comb.xor %62, %true : i1
    %101 = comb.and %100, %99 : i1
    %102 = comb.xor %65, %true : i1
    %103 = comb.and %102, %101 : i1
    %104 = comb.xor %66, %true : i1
    %105 = comb.and %104, %103 : i1
    %106 = comb.xor %67, %true : i1
    %107 = comb.and %106, %105 : i1
    %108 = comb.xor %68, %true : i1
    %109 = comb.and %108, %107 : i1
    %110 = comb.xor %69, %true : i1
    %111 = comb.and %110, %109 : i1
    %112 = comb.xor %70, %true : i1
    %113 = comb.and %112, %111 : i1
    %114 = comb.xor %71, %true : i1
    %115 = comb.and %114, %113 : i1
    %116 = comb.xor %72, %true : i1
    %117 = comb.and %116, %115 : i1
    %118 = comb.xor %73, %true : i1
    %119 = comb.and %118, %117 : i1
    %120 = comb.xor %74, %true : i1
    %121 = comb.and %120, %119 : i1
    %122 = comb.xor %75, %true : i1
    %123 = comb.and %122, %121 : i1
    %124 = comb.xor %76, %true : i1
    %125 = comb.and %124, %123 : i1
    %126 = comb.xor %77, %true : i1
    %127 = comb.and %126, %125 : i1
    %128 = comb.xor %78, %true : i1
    %129 = comb.and %128, %127 : i1
    %130 = comb.xor %79, %true : i1
    %131 = comb.and %130, %129 : i1
    %132 = comb.xor %80, %true : i1
    %133 = comb.and %132, %131 : i1
    %134 = comb.xor %81, %true : i1
    %135 = comb.and %134, %133 : i1
    %136 = comb.xor %82, %true : i1
    %137 = comb.and %136, %135 : i1
    %138 = comb.xor %83, %true : i1
    %139 = comb.and %138, %137 : i1
    %140 = comb.xor %84, %true : i1
    %141 = comb.and %140, %139 : i1
    %142 = comb.xor %85, %true : i1
    %143 = comb.and %142, %141 : i1
    %144 = comb.xor %86, %true : i1
    %145 = comb.and %144, %143 : i1
    %146 = comb.xor %87, %true : i1
    %147 = comb.and %146, %145 : i1
    %148 = comb.xor %88, %true : i1
    %149 = comb.and %148, %147 : i1
    %150 = comb.xor %89, %true : i1
    %151 = comb.and %150, %149 : i1
    %152 = comb.xor %90, %true : i1
    %153 = comb.and %152, %151, %91 : i1
    %154 = comb.and %151, %90 : i1
    %155 = comb.and %149, %89 : i1
    %156 = comb.and %147, %88 : i1
    %157 = comb.and %145, %87 : i1
    %158 = comb.and %143, %86 : i1
    %159 = comb.or %158, %157, %156, %155, %154, %153, %92 : i1
    %160 = comb.mux %159, %c15_i5, %c0_i5 : i5
    %161 = comb.and %141, %85 : i1
    %162 = comb.and %139, %84 : i1
    %163 = comb.and %137, %83 : i1
    %164 = comb.and %135, %82 : i1
    %165 = comb.and %133, %81 : i1
    %166 = comb.and %131, %80 : i1
    %167 = comb.and %129, %79 : i1
    %168 = comb.or %167, %166, %165, %164, %163, %162, %161 : i1
    %169 = comb.mux %168, %c7_i5, %160 : i5
    %170 = comb.and %127, %78 : i1
    %171 = comb.and %125, %77 : i1
    %172 = comb.and %123, %76 : i1
    %173 = comb.and %121, %75 : i1
    %174 = comb.and %119, %74 : i1
    %175 = comb.or %174, %173, %172, %171, %170 : i1
    %176 = comb.mux %175, %c3_i5, %169 : i5
    %177 = comb.and %117, %73 : i1
    %178 = comb.mux %177, %c-1_i5, %176 : i5
    %179 = comb.and %115, %72 : i1
    %180 = comb.and %113, %71 : i1
    %181 = comb.or %180, %179 : i1
    %182 = comb.mux %181, %c15_i5, %178 : i5
    %183 = comb.and %111, %70 : i1
    %184 = comb.and %109, %69 : i1
    %185 = comb.and %107, %68 : i1
    %186 = comb.or %185, %184, %183 : i1
    %187 = comb.mux %186, %c7_i5, %182 : i5
    %188 = comb.and %105, %67 : i1
    %189 = comb.and %103, %66 : i1
    %190 = comb.and %101, %65 : i1
    %191 = comb.or %190, %189, %188 : i1
    %192 = comb.mux %191, %c3_i5, %187 : i5
    %193 = comb.and %93, %59 : i1
    %194 = comb.or %58, %193 : i1
    %195 = comb.mux %194, %c0_i5, %192 : i5
    %196 = comb.and %62, %99 : i1
    %197 = comb.and %61, %97 : i1
    %198 = comb.and %60, %95 : i1
    %199 = comb.or %196, %197, %198 : i1
    %200 = comb.mux %199, %64, %195 : i5
    %201 = comb.concat %false, %28, %c-1_i3 : i1, i1, i3
    %202 = comb.mux %12, %c0_i5, %200 : i5
    %203 = comb.mux %i3_instr_agu__instr_is_stsm, %c15_i5, %202 : i5
    %204 = comb.mux %i3_instr_agu__instr_is_ldsm, %201, %203 : i5
    %205 = comb.extract %i3_instr_agu_pd from 99 : (i224) -> i4
    %206 = comb.replicate %35 : (i1) -> i4
    %207 = comb.xor %206, %c-1_i4 : i4
    %208 = comb.and %205, %207 : i4
    %209 = comb.extract %i3_instr_agu_pd from 103 : (i224) -> i4
    %210 = comb.and %209, %207 : i4
    %211 = comb.extract %i3_instr_agu_pd from 107 : (i224) -> i4
    %212 = comb.or %35, %32, %34 : i1
    %213 = comb.replicate %212 : (i1) -> i4
    %214 = comb.xor %213, %c-1_i4 : i4
    %215 = comb.and %211, %214 : i4
    %216 = comb.extract %i3_instr_agu_pd from 111 : (i224) -> i4
    %217 = comb.and %216, %214 : i4
    %218 = comb.extract %i3_instr_agu_pd from 115 : (i224) -> i4
    %219 = comb.and %218, %214 : i4
    %220 = comb.extract %i3_instr_agu_pd from 119 : (i224) -> i4
    %221 = comb.and %220, %214 : i4
    %222 = comb.extract %i3_instr_agu_pd from 91 : (i224) -> i8
    %223 = comb.concat %221, %219, %217, %215, %210, %208, %222 : i4, i4, i4, i4, i4, i4, i8
    %224 = comb.icmp eq %8, %c5_i6 : i6
    %225 = comb.or %25, %26 : i1
    %226 = comb.icmp eq %3, %c-3_i4 : i4
    %227 = comb.or %225, %226 : i1
    %228 = comb.and %227, %31 : i1
    %229 = comb.icmp eq %3, %c-5_i4 : i4
    %230 = comb.or %27, %229 : i1
    %231 = comb.icmp eq %8, %c12_i6 : i6
    %232 = comb.or %231, %31 : i1
    %233 = comb.and %230, %232 : i1
    %234 = comb.and %21, %31 : i1
    %235 = comb.and %225, %231 : i1
    %236 = comb.or %29, %224, %228, %233, %234, %235 : i1
    %237 = comb.xor %236, %true : i1
    %238 = comb.icmp eq %3, %c-2_i4 : i4
    %239 = comb.or %29, %224 : i1
    %240 = comb.xor %239, %true : i1
    %241 = comb.or %27, %229, %226, %238, %240 : i1
    %242 = comb.or %27, %229, %226, %238 : i1
    %243 = comb.xor %reset_, %true : i1
    %244 = comb.and %reset_, %37 : i1
    %245 = comb.and %reset_, %i3_is_for_shm_agu : i1
    %246 = comb.and %reset_, %i3_is_for_shm_agu, %i3_instr_agu__instr_is_usetshmsz : i1
    %247 = seq.to_clock %gpcclk
    %i4_agu_valid = seq.firreg %244 clock %247 : i1
    %i4_is_for_shm_agu = seq.firreg %245 clock %247 : i1
    %i4_agu_instr_is_usetshmsz_valid = seq.firreg %246 clock %247 : i1
    %248 = comb.mux bin %37, %223, %i4_agu_active_mask : i32
    %i4_agu_active_mask = seq.firreg %248 clock %247 : i32
    %249 = comb.or %13, %14, %15, %16 : i1
    %250 = comb.and %i2_is_for_shm_agu, %249 : i1
    %251 = comb.or %17, %18, %19, %20 : i1
    %252 = comb.and %i3_is_for_shm_agu, %251 : i1
    %253 = comb.mux bin %250, %b5_SHARED_WIN_BASE, %i3_SHARED_WIN_BASE : i25
    %i3_SHARED_WIN_BASE = seq.firreg %253 clock %247 : i25
    %254 = comb.or %17, %20 : i1
    %255 = comb.and %i3_is_for_shm_agu, %254 : i1
    %256 = comb.and %reset_, %255, %57, %54 : i1
    %257 = comb.or %243, %255 : i1
    %258 = comb.and %reset_, %255 : i1
    %259 = comb.xor %258, %true : i1
    %260 = comb.or %259, %51 : i1
    %261 = comb.mux %260, %c0_i5, %53 : i5
    %262 = comb.mux bin %257, %256, %i4_is_gpc_cga_raw : i1
    %i4_is_gpc_cga_raw = seq.firreg %262 clock %247 : i1
    %263 = comb.mux bin %257, %261, %A__i4_cta_id_in_cga : i5
    %A__i4_cta_id_in_cga = seq.firreg %263 clock %247 : i5
    %264 = comb.xor %255, %true : i1
    %265 = comb.or %264, %51 : i1
    %266 = comb.mux %265, %c0_i3, %52 : i3
    %267 = comb.mux %265, %c0_i5, %53 : i5
    %268 = comb.and %i3_instr_agu__instr_is_atom, %237 : i1
    %269 = comb.and %i3_instr_agu__instr_is_atom, %241 : i1
    %270 = comb.and %i3_instr_agu__instr_is_atom, %242 : i1
    %271 = comb.mux bin %255, %49, %i4_shared_mem_base : i12
    %i4_shared_mem_base = seq.firreg %271 clock %247 : i12
    %272 = comb.mux bin %255, %50, %i4_sharedsz : i12
    %i4_sharedsz = seq.firreg %272 clock %247 : i12
    %273 = comb.mux bin %255, %266, %i4_sm_cga_slot : i3
    %i4_sm_cga_slot = seq.firreg %273 clock %247 : i3
    %274 = comb.mux bin %255, %i3_sm_cga_cta_id_illegal_value, %i4_sm_cga_cta_id_illegal_value : i5
    %i4_sm_cga_cta_id_illegal_value = seq.firreg %274 clock %247 : i5
    %275 = comb.mux bin %255, %i3_sm_cga_cta_id_illegal_value_valid, %i4_sm_cga_cta_id_illegal_value_valid : i1
    %i4_sm_cga_cta_id_illegal_value_valid = seq.firreg %275 clock %247 : i1
    %276 = comb.mux bin %255, %i3_sm_cga_slot_multicast_enable, %i4_sm_cga_slot_multicast_enable : i1
    %i4_sm_cga_slot_multicast_enable = seq.firreg %276 clock %247 : i1
    %277 = comb.mux bin %255, %267, %i4_cta_id_in_cga : i5
    %i4_cta_id_in_cga = seq.firreg %277 clock %247 : i5
    %278 = comb.mux bin %255, %55, %i4_phy_cta_id : i4
    %i4_phy_cta_id = seq.firreg %278 clock %247 : i4
    %279 = comb.mux bin %252, %204, %i4_alignment_mask : i5
    %i4_alignment_mask = seq.firreg %279 clock %247 : i5
    %280 = comb.mux bin %252, %i3_SHARED_WIN_BASE, %i4_SHARED_WIN_BASE : i25
    %i4_SHARED_WIN_BASE = seq.firreg %280 clock %247 : i25
    %281 = comb.mux bin %i3_is_for_shm_agu, %9, %i4_instr_agu__instr_type : i4
    %i4_instr_agu__instr_type = seq.firreg %281 clock %247 : i4
    %282 = comb.mux bin %i3_is_for_shm_agu, %10, %i4_instr_agu__instr_ext_type : i3
    %i4_instr_agu__instr_ext_type = seq.firreg %282 clock %247 : i3
    %283 = comb.mux bin %i3_is_for_shm_agu, %2, %i4_instr_agu__ra_is_64b : i1
    %i4_instr_agu__ra_is_64b = seq.firreg %283 clock %247 : i1
    %284 = comb.mux bin %i3_is_for_shm_agu, %1, %i4_instr_agu__imm : i32
    %i4_instr_agu__imm = seq.firreg %284 clock %247 : i32
    %285 = comb.mux bin %i3_is_for_shm_agu, %11, %i4_instr_agu__pnzero : i32
    %i4_instr_agu__pnzero = seq.firreg %285 clock %247 : i32
    %286 = comb.mux bin %i3_is_for_shm_agu, %268, %i4_atom_shared_unsupported : i1
    %i4_atom_shared_unsupported = seq.firreg %286 clock %247 : i1
    %287 = comb.mux bin %i3_is_for_shm_agu, %269, %i4_atom_local_unsupported : i1
    %i4_atom_local_unsupported = seq.firreg %287 clock %247 : i1
    %288 = comb.mux bin %i3_is_for_shm_agu, %270, %i4_atom_global_unsupported : i1
    %i4_atom_global_unsupported = seq.firreg %288 clock %247 : i1
    %289 = comb.icmp ne %i4_agu_active_mask, %c0_i32 : i32
    %290 = comb.and %reset_, %i4_agu_valid : i1
    %i5_agu_valid = seq.firreg %290 clock %247 : i1
    %291 = comb.or %i4_agu_valid, %i4_issue_l1data_movm : i1
    %292 = comb.and %reset_, %291 : i1
    %i5_agu_valid_qual = seq.firreg %292 clock %247 : i1
    %293 = comb.xor %i4_instr_agu__instr_is_red, %true : i1
    %294 = comb.xor %i4_instr_agu__instr_is_qspc, %true : i1
    %295 = comb.and %48, %293, %294 : i1
    %296 = comb.mux bin %i4_agu_valid, %295, %i5_instr_is_generic_and_not_red_or_qspc : i1
    %i5_instr_is_generic_and_not_red_or_qspc = seq.firreg %296 clock %247 : i1
    %297 = comb.and %reset_, %i4_is_generic_nop : i1
    %i5_is_generic_nop = seq.firreg %297 clock %247 : i1
    %298 = comb.and %i5_agu_valid, %i5_agu_has_shared_threads, %i5_agu_has_lg_threads : i1
    %299 = comb.or %i4_agu_valid, %i4_is_generic_nop : i1
    %300 = comb.mux bin %299, %i4_instr_lg__scrbd_id, %i5_instr_lg__scrbd_id : i3
    %i5_instr_lg__scrbd_id = seq.firreg %300 clock %247 : i3
    %301 = comb.mux bin %299, %i4_instr__warp_id, %i5_instr_warp_id : i3
    %i5_instr_warp_id = seq.firreg %301 clock %247 : i3
    %302 = comb.mux bin %299, %i4_instr__subpart_id, %i5_instr_subpart_id : i2
    %i5_instr_subpart_id = seq.firreg %302 clock %247 : i2
    %303 = comb.and %i5_agu_has_shared_threads, %i5_agu_has_lg_threads : i1
    %304 = comb.xor %303, %true : i1
    %305 = comb.and %i5_agu_valid, %i5_instr_is_generic_and_not_red_or_qspc, %304 : i1
    %306 = comb.or %305, %i5_is_generic_nop : i1
    %307 = comb.concat %i5_instr_lg__scrbd_id, %i5_instr_subpart_id, %i5_instr_warp_id : i3, i2, i3
    %308 = comb.and %reset_, %306 : i1
    %lst2core_agu_instr_accepted_valid = seq.firreg %308 clock %247 : i1
    %309 = comb.mux bin %306, %307, %lst2core_agu_instr_accepted_pd : i8
    %lst2core_agu_instr_accepted_pd = seq.firreg %309 clock %247 : i8
    %310 = comb.xor %i2_instr_agu__instr_is_red, %true : i1
    %311 = comb.xor %i2_instr_agu__instr_is_qspc, %true : i1
    %312 = comb.and %i2_is_for_shm_agu, %16, %310, %311 : i1
    %313 = comb.or %312, %i2_is_generic_nop : i1
    %314 = comb.xor %i4_issue_l1data_movm, %true : i1
    %315 = comb.and %314, %289 : i1
    %316 = comb.or %315, %i4_is_generic_atom : i1
    %317 = comb.concat %false, %316, %c0_i1952 : i1, i1, i1952
    %318 = comb.mux bin %291, %317, %lst_miop2l1data_addr_pd : i1954
    %lst_miop2l1data_addr_pd = seq.firreg %318 clock %247 : i1954
    %319 = comb.mux bin %291, %315, %i5_agu_has_shared_threads : i1
    %i5_agu_has_shared_threads = seq.firreg %319 clock %247 : i1
    %320 = comb.xor %291, %true : i1
    %321 = comb.and %320, %i5_agu_has_lg_threads : i1
    %i5_agu_has_lg_threads = seq.firreg %321 clock %247 : i1
    %322 = comb.extract %i4_instr_agu__imm from 20 : (i32) -> i1
    %323 = comb.extract %esr2sm_report_mask_pd_d from 1 : (i12) -> i1
    %324 = comb.and %i4_agu_instr_is_usetshmsz_valid, %322, %323 : i1
    %325 = comb.icmp ceq %324, %true : i1
    %326 = comb.mux %325, %c-5_i4, %c0_i4 : i4
    %327 = comb.or %i4_agu_valid, %i4_agu_instr_is_usetshmsz_valid : i1
    %328 = comb.xor %i4_instr_agu__instr_is_cctl_cctll, %true : i1
    %329 = comb.extract %326 from 3 : (i4) -> i1
    %330 = comb.extract %326 from 0 : (i4) -> i2
    %331 = comb.concat %329, %330 : i1, i2
    %332 = comb.icmp ne %331, %c0_i3 : i3
    %333 = comb.and %327, %328, %332 : i1
    %334 = comb.icmp ne %331, %c-1_i3 : i3
    %335 = comb.and %324, %334 : i1
    %336 = comb.and %reset_, %333 : i1
    %agu2esr_valid = seq.firreg %336 clock %247 : i1
    %337 = comb.concat %i4_instr__warp_id, %i4_instr__subpart_id : i3, i2
    %338 = comb.xor %333, %true : i1
    %339 = comb.and %333, %325 : i1
    %340 = comb.mux %339, %c11_i6, %c0_i6 : i6
    %341 = comb.mux %338, %c0_i5, %337 : i5
    %342 = comb.mux %338, %c0_i6, %i4_instr__veid : i6
    %343 = comb.mux %338, %c0_i53, %i4_instr__instr_pc : i53
    %344 = comb.mux bin %333, %340, %agu2esr_error : i6
    %agu2esr_error = seq.firreg %344 clock %247 : i6
    %345 = comb.mux bin %333, %341, %agu2esr_warp_id : i5
    %agu2esr_warp_id = seq.firreg %345 clock %247 : i5
    %346 = comb.mux bin %333, %342, %agu2esr_veid : i6
    %agu2esr_veid = seq.firreg %346 clock %247 : i6
    %347 = comb.mux bin %333, %343, %agu2esr_instr_pc : i53
    %agu2esr_instr_pc = seq.firreg %347 clock %247 : i53
    %348 = comb.mux bin %333, %335, %agu2esr_multiple : i1
    %agu2esr_multiple = seq.firreg %348 clock %247 : i1
    %349 = comb.and %reset_, %37, %i3_instr_agu__instr_is_ld : i1
    %350 = comb.and %reset_, %37, %i3_instr_agu__instr_is_ldgmc : i1
    %351 = comb.and %reset_, %37, %i3_instr_agu__instr_is_ustgr : i1
    %352 = comb.and %reset_, %37, %i3_instr_agu__instr_is_uredgr : i1
    %353 = comb.and %reset_, %37, %i3_instr_agu__instr_is_lds : i1
    %354 = comb.and %reset_, %37, %i3_instr_agu__instr_is_st : i1
    %355 = comb.and %reset_, %37, %i3_instr_agu__instr_is_sts : i1
    %356 = comb.and %reset_, %37, %i3_instr_agu__instr_is_stsm : i1
    %357 = comb.and %reset_, %37, %i3_instr_agu__instr_is_ldsm : i1
    %358 = comb.and %reset_, %37, %i3_instr_agu__instr_is_atomg : i1
    %359 = comb.and %reset_, %37, %i3_instr_agu__instr_is_red : i1
    %360 = comb.and %reset_, %37, %i3_instr_agu__instr_is_atoms : i1
    %361 = comb.mux %reset_, %7, %c0_i3 : i3
    %362 = comb.mux %reset_, %3, %c0_i4 : i4
    %i4_instr_agu__instr_is_ld = seq.firreg %349 clock %247 : i1
    %i4_instr_agu__instr_is_ldgmc = seq.firreg %350 clock %247 : i1
    %i4_instr_agu__instr_is_ustgr = seq.firreg %351 clock %247 : i1
    %i4_instr_agu__instr_is_uredgr = seq.firreg %352 clock %247 : i1
    %i4_instr_agu__instr_is_lds = seq.firreg %353 clock %247 : i1
    %i4_instr_agu__instr_is_st = seq.firreg %354 clock %247 : i1
    %i4_instr_agu__instr_is_sts = seq.firreg %355 clock %247 : i1
    %i4_instr_agu__instr_is_stsm = seq.firreg %356 clock %247 : i1
    %i4_instr_agu__instr_is_ldsm = seq.firreg %357 clock %247 : i1
    %i4_instr_agu__instr_is_atomg = seq.firreg %358 clock %247 : i1
    %i4_instr_agu__instr_is_redg = seq.firreg %359 clock %247 : i1
    %i4_instr_agu__instr_is_atoms = seq.firreg %360 clock %247 : i1
    %TP_i4_instr_agu__shader_type = seq.firreg %361 clock %247 : i3
    %TP_i4_instr_agu__opcode_flavor = seq.firreg %362 clock %247 : i4
    %363 = comb.icmp eq %TP_i4_instr__warp_id_d, %e0_instr_shm_mios__warp_id_d : i3
    %364 = comb.icmp eq %TP_i4_instr__subpart_id_d, %e0_instr_shm_mios__subpart_id_d : i2
    %365 = comb.icmp ne %TP_i4_sharedsz_d, %e0_reconfig_size_d : i12
    %366 = comb.and %TP_i4_agu_valid_once, %sip2bl_shm_we_d, %363, %364, %365 : i1
    %367 = comb.or %243, %i4_agu_valid : i1
    %368 = comb.and %reset_, %366 : i1
    %369 = comb.or %243, %366 : i1
    %370 = comb.mux %290, %i4_instr__warp_id, %c0_i3 : i3
    %371 = comb.mux %290, %i4_instr__subpart_id, %c0_i2 : i2
    %372 = comb.mux %290, %i4_sharedsz, %c0_i12 : i12
    %373 = comb.mux bin %367, %290, %TP_i4_agu_valid_once : i1
    %TP_i4_agu_valid_once = seq.firreg %373 clock %247 : i1
    %374 = comb.mux bin %369, %368, %TP_new_and_old_reconfig_size_diff_d : i1
    %TP_new_and_old_reconfig_size_diff_d = seq.firreg %374 clock %247 : i1
    %375 = comb.mux bin %367, %370, %TP_i4_instr__warp_id_d : i3
    %TP_i4_instr__warp_id_d = seq.firreg %375 clock %247 : i3
    %376 = comb.mux bin %367, %371, %TP_i4_instr__subpart_id_d : i2
    %TP_i4_instr__subpart_id_d = seq.firreg %376 clock %247 : i2
    %377 = comb.mux bin %367, %372, %TP_i4_sharedsz_d : i12
    %TP_i4_sharedsz_d = seq.firreg %377 clock %247 : i12
    hw.output %0, %agu2esr_valid, %313, %47, %37, %56, %c0_i2, %i4_agu_valid, %false, %false, %298, %i5_agu_valid, %lst2core_agu_instr_accepted_pd, %lst2core_agu_instr_accepted_valid, %lst_miop2l1data_addr_pd, %i5_agu_valid_qual : i140, i1, i1, i1, i1, i3, i2, i1, i1, i1, i1, i1, i8, i1, i1954, i1
  }
}
