# 电子器件
## JFET概念

- 源和漏重掺杂n型杂质的原因(n+)？为了和金属电极形成欧姆接触
- 

## MOS管的阈值电压

### 理想条件

- 两侧功函数相等、氧化物没有初始电荷、没有电流通过氧化物

- 一部分施加在氧化层，由沟道感应电荷组成，一部分用于翻转
- 德拜屏蔽长度：多大范围内空间电荷区的作用被屏蔽
- **#Q：德拜屏蔽长度和空间电荷区宽度有什么区别？**
- **Q：整个空间内的电势、电场强度都是怎么分布的？**书本P303
- 一共四个状态：积累、耗尽、弱反、强反5
- 理解能带图绘制，尤其是注意电势、电势能的正负号，以及氧化层、半导体能带往哪里倾斜
- **#Q：如何从物理层面理解Qs随φs的变化曲线（主要是曲率变化），P301的图，要会画不同的情况，比如：耗尽、增强、N/P**
- 接上问，变化的几个阶段？

### 非理想条件

- 掺杂浓度会影响功函数的差，约为指数关系，而且一般是负的，即金属小于半导体
- **#Q：P308页的两幅能带图，氧化层的倾斜体现在哪里？再补充一张未加电压的**
- **Q：课堂思考题：如何让PMOS变成耗尽型？**离子注入

## MOS管的C-V特性

- 总电容C有两部分串联组成，其中Ci固定，Cs取决于P301图的曲率，在耗尽&弱反型的区域，Qs随φs变化最慢，因此其电容大小变小，呈现下降趋势，经过求导可得，在这个区域内，**Cs与W成反比**，因此只有**在强反型，Cs达到最小值**，总电容C最小
- 解释强反型时为什么分出去两条曲线：高频时少子的产生和复合跟不上电压的变化
- 解释积累区为什么没有分出去两条曲线：积累区为多子，多子产生跟得上电压变化
- 注意几个重要的点：1、平带电压；2、阈值电压

### 说明理想和非理想的C-V区别：

- 阈值电压点左移
- 阈值电压点并不是在电容最小值，而是一个稍高的值；
- 原因：非理想情况下Qs的值是Qd+Qn，此时Qn的大小不可忽略，Cd此时约为两倍的Cd最小值
- **#Q：快速界面态密度产生的影响？**

### C-V特性曲线可以测量哪些参数？

- 掺杂类型和浓度：测量电容最小值，代公式得出

- 氧化层厚度：求得Ci即可
- 平带电压、阈值电压的值：平带电压和德拜电容有关，电容在耗尽区的翻转点为德拜电容和Ci的串联，由平带电压求得阈值电压

- **Q：快速界面态，如何？**
- **Q：氧化层中的移动电荷**

## MOS管的特性

### 输出&转移

- **✨输出特性曲线(6.5.1)：**1、可变电阻区；2、饱和区
- **#Q：萨氏方程是在什么条件下得出的？**
- ✨**转移特性曲线(6.5.1)：**1、分为两种情况——饱和和线性；2、要注意画出实际情况下的图
- **#Q：实际情况下的图需要考虑？**亚阈值和源漏电阻
- **跨导随栅极电压的变化曲线**：分为两种情况——饱和和线性

### 迁移率恶化

- 之前假设Ey和Ex的电场相互独立，但是过大的栅极电压会将载流子拉近界面，导致迁移率恶化
- 栅极电压-横向电场影响，在分母上需要迁移率衰减因子修正

### 短沟道效应

- 亚阈值电流、短沟道效应、速度饱和、强电场效应、沟道长度调制
- 短沟道效应  $ I_{D}( sat. ) \approx Z C_{i}\left(V_{G}-V_{T}\right) v_{s} $ 输出特性线性变化
- 在输出特性曲线中会更快进入饱和？

### 阈值电压控制

- 改变栅极的材料，以此改变功函数的差值
- 改变栅氧化层电容：1、栅氧厚度，缩小提高阈值电压，但容易造成栅极漏电；2、高介电常数，也容易漏电；3、增加电容极板面积？
- **离子注入改变衬底掺杂：**1、采用离子注入而非扩散工艺：扩散只能深掺杂且控制精度低，重复性差；离子注入可控制深度和剂量，且为浅掺杂；2、工艺：注入+热退火，使离子分布在衬底表面，对耗尽层宽度没有影响
- 掺杂后的变化：more positive & less negative
- **衬底偏置电压：**1、主要影响Qd；2、加宽了耗尽区的宽度，需要更大的开启电压

### 亚阈值特性

- 产生原因：当产生弱反型时，沟道中存在扩散电流
- 输出特性曲线：呈指数变化关系$I_{D}=\mu\left(C_{d}+C_{i t}\right) \frac{Z}{L}\left(\frac{k T}{q}\right)^{2}\left(1-e^{-\frac{q V_{D}}{k T}}\right) e^{\frac{q\left(V_{G}-V_{T}\right)}{c_{r} k T}}$
- 可以通过亚阈值区的那条线性曲线来判断是否在亚阈值区
- 从表达式可以看出，栅极电压对亚阈值电流的控制几乎不受Vd的影响
- 参数$S=\frac{d V_{G}}{d\left(\log I_{D}\right)}=2.3 \frac{k T}{q}\left(1+\frac{C_{d}+C_{i t}}{C_{i}}\right)$ ，为图像曲线斜率的倒数，S越小越好，表明晶体管作为开关效果越好，可以通过减小栅氧厚度来完善
- 输出特性曲线有两个特殊区域：1、Vg接近于0的区域，会产生较大的Id，原因：栅感应漏极泄露电流。2、Vg靠近Vt的区域，**#Q：原因：到达Vt了？**
- 栅感应漏极泄露电流：栅极电压小，漏极耗尽区展宽，此时漏极的能带弯曲程度大于本身的近代宽度，发生隧穿，因此导致漏极漏电。

### 等效电路模型

- 密勒交叠电容：栅极氧化层和源漏之间产生交叠，消除方法：自对准工艺
- 有效沟道长度：和后面要讲的有效沟道长度调制不一样，这里是源和漏在栅极表面有扩展
- 栅漏串联电阻：导致Id-Vg次线性的增加，在转移特性曲线中有提到：[跳转](#输出&转移)
- 测量串联电阻和沟道长度的变化：求解$\frac{V_{D}}{I_{D}}=R_{C h}+R_{S D}=\frac{L-\Delta L_{R}}{Z-\Delta Z} \frac{1}{\bar{\mu}_{n} C_{i}\left(V_{G}-V_{T}\right)}+R_{S D}$ ，画出不同情况下的曲线，曲线必经过（$\Delta L_{R}$ , $R_{S D}$ ），以此求得参数
- **#Q：求出考虑R~SD~时的I~D~的表达式，并讨论R~SD~对I~D~的影响**，用求解I~D~的思想，将R~SD~等分即可

### 尺寸减小效应

- 器件尺寸缩小后会对各类参数产生影响（具体自己推导），但是要保证一个原则——恒场理论，否则会导致一下问题：1、迁移率恶化（横向电场增加）2、载流子速度饱和（纵向电场增加）3、热载流子效应
- 为了保证这个原则，需要控制V~G~的值，V~T~不变（近似），跨导不变，I~D~变为原来一半

### 热载流子效应

- 产生原因：夹断区电场很大，电子速度很快
- 现象：1、少数热载流子直接穿过氧化层的势垒，变成一部分栅电流，降低了输入阻抗。
- 2、一部分作为固定的栅氧化层电荷被困在氧化层中，增加平带电压，引起阈值电压增加。ps：电子跑进氧化层，导致Q~i~减小
- 3、形成快速界面态，后果：1、增加V~T~；2、降低跨导；3、增加S，导致亚阈值斜率下降（其实是加大了C~it~）
- 4、和晶格碰撞，产生电子空穴对，后果：1、电子被漏极收集，产生漏电流，减小输出阻抗；2、空穴往衬底移动，在衬底出聚集引起电流，从而导致衬底噪声
- 解决办法：轻掺杂漏极，可以增加耗尽层宽度，导致结区的峰值电场变小

### 二阶效应

- **漏感应势垒降低效应（DIBL）**：
- 之前那个叫GIDL栅感应泄露；对于短沟道器件而言，随着漏电压的增加，会导致势垒高度的降低，从而导致阈值电压降低；
- 源漏的耗尽区交叠会导致穿通
- 措施：1、采用浅的源漏结；2、提高衬底掺杂浓度
- **沟道长度调制效应：**
- 反映了晶体管输出阻抗的减小
- Early效应：曲线上翘
- **”短沟道效应“：**
- 源漏之间发生了电荷共享，有两个小三角不算在里面，要剔除，导致Qd减小，可以通过增加栅极电容改善（增加Vg控制能力）
- **窄沟道效应：**
- 有一块鸟嘴需要算计去，导致Qd增加，可以使用浅槽隔离代替场氧隔离



## 2023期中考试回忆录

### 一、选择

六道选择其中一道多选

- 看能带图判断沟道类型，判断工作状态
- JFET是什么类型的器件
- 哪几个电容值影响了亚阈值特性曲线（多选）
- 耗尽型的NMOS阈值电压是正or负
- body effect会导致PMOS？more negative or more positive
- 转移特性曲线最后面为什么会斜率下降？（源漏串联电阻）

### 二、简答

器件尺寸减小带来了哪些影响？

### 三、计算

1、给你线性区的输出特性方程，告诉I~D~和V~D~，还有Z，L等等参数。

- 求解方程组，得到阈值电压V~T~
- 求解迁移率，同样从方程组中求得
- 和bulk Si中迁移率相比为什么降低了

2、给阈值电压、φ~ms~、掺杂浓度，求解氧化层厚度
