
ControleBLDC.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000290  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000304  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000004  00800060  00800060  00000304  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000304  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000334  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000040  00000000  00000000  00000370  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000604  00000000  00000000  000003b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000051b  00000000  00000000  000009b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000031c  00000000  00000000  00000ecf  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000a4  00000000  00000000  000011ec  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000323  00000000  00000000  00001290  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000126  00000000  00000000  000015b3  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000030  00000000  00000000  000016d9  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	12 c0       	rjmp	.+36     	; 0x26 <__ctors_end>
   2:	21 c0       	rjmp	.+66     	; 0x46 <__bad_interrupt>
   4:	20 c0       	rjmp	.+64     	; 0x46 <__bad_interrupt>
   6:	1f c0       	rjmp	.+62     	; 0x46 <__bad_interrupt>
   8:	1e c0       	rjmp	.+60     	; 0x46 <__bad_interrupt>
   a:	1d c0       	rjmp	.+58     	; 0x46 <__bad_interrupt>
   c:	4b c0       	rjmp	.+150    	; 0xa4 <__vector_6>
   e:	1b c0       	rjmp	.+54     	; 0x46 <__bad_interrupt>
  10:	5e c0       	rjmp	.+188    	; 0xce <__vector_8>
  12:	19 c0       	rjmp	.+50     	; 0x46 <__bad_interrupt>
  14:	18 c0       	rjmp	.+48     	; 0x46 <__bad_interrupt>
  16:	17 c0       	rjmp	.+46     	; 0x46 <__bad_interrupt>
  18:	16 c0       	rjmp	.+44     	; 0x46 <__bad_interrupt>
  1a:	15 c0       	rjmp	.+42     	; 0x46 <__bad_interrupt>
  1c:	9b c0       	rjmp	.+310    	; 0x154 <__vector_14>
  1e:	13 c0       	rjmp	.+38     	; 0x46 <__bad_interrupt>
  20:	12 c0       	rjmp	.+36     	; 0x46 <__bad_interrupt>
  22:	11 c0       	rjmp	.+34     	; 0x46 <__bad_interrupt>
  24:	10 c0       	rjmp	.+32     	; 0x46 <__bad_interrupt>

00000026 <__ctors_end>:
  26:	11 24       	eor	r1, r1
  28:	1f be       	out	0x3f, r1	; 63
  2a:	cf e5       	ldi	r28, 0x5F	; 95
  2c:	d4 e0       	ldi	r29, 0x04	; 4
  2e:	de bf       	out	0x3e, r29	; 62
  30:	cd bf       	out	0x3d, r28	; 61

00000032 <__do_clear_bss>:
  32:	20 e0       	ldi	r18, 0x00	; 0
  34:	a0 e6       	ldi	r26, 0x60	; 96
  36:	b0 e0       	ldi	r27, 0x00	; 0
  38:	01 c0       	rjmp	.+2      	; 0x3c <.do_clear_bss_start>

0000003a <.do_clear_bss_loop>:
  3a:	1d 92       	st	X+, r1

0000003c <.do_clear_bss_start>:
  3c:	a4 36       	cpi	r26, 0x64	; 100
  3e:	b2 07       	cpc	r27, r18
  40:	e1 f7       	brne	.-8      	; 0x3a <.do_clear_bss_loop>
  42:	ac d0       	rcall	.+344    	; 0x19c <main>
  44:	23 c1       	rjmp	.+582    	; 0x28c <_exit>

00000046 <__bad_interrupt>:
  46:	dc cf       	rjmp	.-72     	; 0x0 <__vectors>

00000048 <getHallState>:
int entAna0;

void getHallState()
{
	char hallState=0;
	if(Hall_1 != 0) hallState += 1;
  48:	80 99       	sbic	0x10, 0	; 16
  4a:	02 c0       	rjmp	.+4      	; 0x50 <getHallState+0x8>

int entAna0;

void getHallState()
{
	char hallState=0;
  4c:	80 e0       	ldi	r24, 0x00	; 0
  4e:	01 c0       	rjmp	.+2      	; 0x52 <getHallState+0xa>
	if(Hall_1 != 0) hallState += 1;
  50:	81 e0       	ldi	r24, 0x01	; 1
	if(Hall_2 != 0) hallState += 2;
  52:	81 99       	sbic	0x10, 1	; 16
  54:	8e 5f       	subi	r24, 0xFE	; 254
	if(Hall_3 != 0) hallState += 4;
  56:	82 99       	sbic	0x10, 2	; 16
  58:	8c 5f       	subi	r24, 0xFC	; 252
	
	switch (hallState)
  5a:	83 30       	cpi	r24, 0x03	; 3
  5c:	a1 f0       	breq	.+40     	; 0x86 <getHallState+0x3e>
  5e:	28 f4       	brcc	.+10     	; 0x6a <getHallState+0x22>
  60:	81 30       	cpi	r24, 0x01	; 1
  62:	49 f0       	breq	.+18     	; 0x76 <getHallState+0x2e>
  64:	82 30       	cpi	r24, 0x02	; 2
  66:	59 f0       	breq	.+22     	; 0x7e <getHallState+0x36>
  68:	08 95       	ret
  6a:	85 30       	cpi	r24, 0x05	; 5
  6c:	a1 f0       	breq	.+40     	; 0x96 <getHallState+0x4e>
  6e:	78 f0       	brcs	.+30     	; 0x8e <getHallState+0x46>
  70:	86 30       	cpi	r24, 0x06	; 6
  72:	a1 f0       	breq	.+40     	; 0x9c <getHallState+0x54>
  74:	08 95       	ret
	{
		case 1:
			state = E1;
  76:	81 e0       	ldi	r24, 0x01	; 1
  78:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
		break;
  7c:	08 95       	ret
		case 2:
			state = E3;
  7e:	83 e0       	ldi	r24, 0x03	; 3
  80:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
		break;
  84:	08 95       	ret
		case 3:
			state = E2;
  86:	82 e0       	ldi	r24, 0x02	; 2
  88:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
		break;
  8c:	08 95       	ret
		case 4:
			state = E5;
  8e:	85 e0       	ldi	r24, 0x05	; 5
  90:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
		break;
  94:	08 95       	ret
		case 5:
			state = E0;
  96:	10 92 60 00 	sts	0x0060, r1	; 0x800060 <__DATA_REGION_ORIGIN__>
		break;
  9a:	08 95       	ret
		case 6:
			state = E4;
  9c:	84 e0       	ldi	r24, 0x04	; 4
  9e:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
  a2:	08 95       	ret

000000a4 <__vector_6>:
		break;
	}
}

ISR(TIMER1_COMPA_vect)
{
  a4:	1f 92       	push	r1
  a6:	0f 92       	push	r0
  a8:	0f b6       	in	r0, 0x3f	; 63
  aa:	0f 92       	push	r0
  ac:	11 24       	eor	r1, r1
  ae:	8f 93       	push	r24
	Q1_L;
  b0:	88 b3       	in	r24, 0x18	; 24
  b2:	8d 7f       	andi	r24, 0xFD	; 253
  b4:	88 bb       	out	0x18, r24	; 24
	Q5_L;
  b6:	88 b3       	in	r24, 0x18	; 24
  b8:	87 7f       	andi	r24, 0xF7	; 247
  ba:	88 bb       	out	0x18, r24	; 24
	Q3_L;
  bc:	88 b3       	in	r24, 0x18	; 24
  be:	8b 7f       	andi	r24, 0xFB	; 251
  c0:	88 bb       	out	0x18, r24	; 24
}
  c2:	8f 91       	pop	r24
  c4:	0f 90       	pop	r0
  c6:	0f be       	out	0x3f, r0	; 63
  c8:	0f 90       	pop	r0
  ca:	1f 90       	pop	r1
  cc:	18 95       	reti

000000ce <__vector_8>:

ISR(TIMER1_OVF_vect)
{
  ce:	1f 92       	push	r1
  d0:	0f 92       	push	r0
  d2:	0f b6       	in	r0, 0x3f	; 63
  d4:	0f 92       	push	r0
  d6:	11 24       	eor	r1, r1
  d8:	8f 93       	push	r24
  da:	9f 93       	push	r25
	OCR1A=entAna0;
  dc:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <entAna0>
  e0:	90 91 63 00 	lds	r25, 0x0063	; 0x800063 <entAna0+0x1>
  e4:	9b bd       	out	0x2b, r25	; 43
  e6:	8a bd       	out	0x2a, r24	; 42
	TCNT1=0;
  e8:	1d bc       	out	0x2d, r1	; 45
  ea:	1c bc       	out	0x2c, r1	; 44
	if(entAna0>3)
  ec:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <entAna0>
  f0:	90 91 63 00 	lds	r25, 0x0063	; 0x800063 <entAna0+0x1>
  f4:	04 97       	sbiw	r24, 0x04	; 4
  f6:	3c f1       	brlt	.+78     	; 0x146 <__vector_8+0x78>
	{
		switch (state)
  f8:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
  fc:	82 30       	cpi	r24, 0x02	; 2
  fe:	a1 f0       	breq	.+40     	; 0x128 <__vector_8+0x5a>
 100:	28 f4       	brcc	.+10     	; 0x10c <__vector_8+0x3e>
 102:	88 23       	and	r24, r24
 104:	49 f0       	breq	.+18     	; 0x118 <__vector_8+0x4a>
 106:	81 30       	cpi	r24, 0x01	; 1
 108:	59 f0       	breq	.+22     	; 0x120 <__vector_8+0x52>
 10a:	1d c0       	rjmp	.+58     	; 0x146 <__vector_8+0x78>
 10c:	84 30       	cpi	r24, 0x04	; 4
 10e:	a1 f0       	breq	.+40     	; 0x138 <__vector_8+0x6a>
 110:	78 f0       	brcs	.+30     	; 0x130 <__vector_8+0x62>
 112:	85 30       	cpi	r24, 0x05	; 5
 114:	a9 f0       	breq	.+42     	; 0x140 <__vector_8+0x72>
 116:	17 c0       	rjmp	.+46     	; 0x146 <__vector_8+0x78>
		{
			case E0:
			Q1_H;
 118:	88 b3       	in	r24, 0x18	; 24
 11a:	82 60       	ori	r24, 0x02	; 2
 11c:	88 bb       	out	0x18, r24	; 24
			break;
 11e:	13 c0       	rjmp	.+38     	; 0x146 <__vector_8+0x78>
			case E1:
			Q1_H;
 120:	88 b3       	in	r24, 0x18	; 24
 122:	82 60       	ori	r24, 0x02	; 2
 124:	88 bb       	out	0x18, r24	; 24
			break;
 126:	0f c0       	rjmp	.+30     	; 0x146 <__vector_8+0x78>
			case E2:
			Q3_H;
 128:	88 b3       	in	r24, 0x18	; 24
 12a:	84 60       	ori	r24, 0x04	; 4
 12c:	88 bb       	out	0x18, r24	; 24
			break;
 12e:	0b c0       	rjmp	.+22     	; 0x146 <__vector_8+0x78>
			case E3:
			Q3_H;
 130:	88 b3       	in	r24, 0x18	; 24
 132:	84 60       	ori	r24, 0x04	; 4
 134:	88 bb       	out	0x18, r24	; 24
			break;
 136:	07 c0       	rjmp	.+14     	; 0x146 <__vector_8+0x78>
			case E4:
			Q5_H;
 138:	88 b3       	in	r24, 0x18	; 24
 13a:	88 60       	ori	r24, 0x08	; 8
 13c:	88 bb       	out	0x18, r24	; 24
			break;
 13e:	03 c0       	rjmp	.+6      	; 0x146 <__vector_8+0x78>
			case E5:
			Q5_H;
 140:	88 b3       	in	r24, 0x18	; 24
 142:	88 60       	ori	r24, 0x08	; 8
 144:	88 bb       	out	0x18, r24	; 24
			break;
		}
	}
}
 146:	9f 91       	pop	r25
 148:	8f 91       	pop	r24
 14a:	0f 90       	pop	r0
 14c:	0f be       	out	0x3f, r0	; 63
 14e:	0f 90       	pop	r0
 150:	1f 90       	pop	r1
 152:	18 95       	reti

00000154 <__vector_14>:

ISR(ADC_vect)
{
 154:	1f 92       	push	r1
 156:	0f 92       	push	r0
 158:	0f b6       	in	r0, 0x3f	; 63
 15a:	0f 92       	push	r0
 15c:	11 24       	eor	r1, r1
 15e:	2f 93       	push	r18
 160:	8f 93       	push	r24
 162:	9f 93       	push	r25
	entAna0=ADCW/2;
 164:	84 b1       	in	r24, 0x04	; 4
 166:	95 b1       	in	r25, 0x05	; 5
 168:	96 95       	lsr	r25
 16a:	87 95       	ror	r24
 16c:	90 93 63 00 	sts	0x0063, r25	; 0x800063 <entAna0+0x1>
 170:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <entAna0>
	if(entAna0>501) entAna0=501;
 174:	86 3f       	cpi	r24, 0xF6	; 246
 176:	91 40       	sbci	r25, 0x01	; 1
 178:	34 f0       	brlt	.+12     	; 0x186 <__vector_14+0x32>
 17a:	85 ef       	ldi	r24, 0xF5	; 245
 17c:	91 e0       	ldi	r25, 0x01	; 1
 17e:	90 93 63 00 	sts	0x0063, r25	; 0x800063 <entAna0+0x1>
 182:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <entAna0>
	ADCSRA|=0b01000000; // inicia nova conversão
 186:	86 b1       	in	r24, 0x06	; 6
 188:	80 64       	ori	r24, 0x40	; 64
 18a:	86 b9       	out	0x06, r24	; 6
}
 18c:	9f 91       	pop	r25
 18e:	8f 91       	pop	r24
 190:	2f 91       	pop	r18
 192:	0f 90       	pop	r0
 194:	0f be       	out	0x3f, r0	; 63
 196:	0f 90       	pop	r0
 198:	1f 90       	pop	r1
 19a:	18 95       	reti

0000019c <main>:

int main(void)
{
	ICR1 = 499; // Divide o clock por 1000 (ICR1+1) para um PWM de 1 KHz
 19c:	83 ef       	ldi	r24, 0xF3	; 243
 19e:	91 e0       	ldi	r25, 0x01	; 1
 1a0:	97 bd       	out	0x27, r25	; 39
 1a2:	86 bd       	out	0x26, r24	; 38
	OCR1A=0; // Ajusta o PWM inicial para 0%
 1a4:	1b bc       	out	0x2b, r1	; 43
 1a6:	1a bc       	out	0x2a, r1	; 42
	TCCR1A = (1 << WGM11); // Ajusta para o modo PWM Rápido
 1a8:	82 e0       	ldi	r24, 0x02	; 2
 1aa:	8f bd       	out	0x2f, r24	; 47
	TCCR1B = (1 << WGM12) | (1 << WGM13) | (1 << CS10); // Ajusta o prescaler para 1
 1ac:	89 e1       	ldi	r24, 0x19	; 25
 1ae:	8e bd       	out	0x2e, r24	; 46
	TIMSK  = (1 << OCIE1A) | (1 << TOIE1); // habilita as interrupções
 1b0:	84 e1       	ldi	r24, 0x14	; 20
 1b2:	89 bf       	out	0x39, r24	; 57
	
	#if defined(placaAntiga)
		DDRB = 0b00001110;
 1b4:	8e e0       	ldi	r24, 0x0E	; 14
 1b6:	87 bb       	out	0x17, r24	; 23
		DDRD = 0b11100000;
 1b8:	80 ee       	ldi	r24, 0xE0	; 224
 1ba:	81 bb       	out	0x11, r24	; 17
		ADMUX=0b01000000; // escolhe a entrada analógica 0, com a referência no pino AVCC
 1bc:	80 e4       	ldi	r24, 0x40	; 64
 1be:	87 b9       	out	0x07, r24	; 7
		DDRB = 0b00111111;
		DDRD = 0b00000000;
		ADMUX=0b01000011; // escolhe a entrada analógica 0, com a referência no pino AVCC
	#endif  
	 
	ADCSRA=0b11001111; // habilita o A/D com prescaler de 128, habilitando sua interrupção.
 1c0:	8f ec       	ldi	r24, 0xCF	; 207
 1c2:	86 b9       	out	0x06, r24	; 6
	
	sei();
 1c4:	78 94       	sei
	
    while (1) 
    {
		cli();
 1c6:	f8 94       	cli
		getHallState();	
 1c8:	3f df       	rcall	.-386    	; 0x48 <getHallState>
		if(state!=oldState)
 1ca:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 1ce:	90 91 61 00 	lds	r25, 0x0061	; 0x800061 <oldState>
 1d2:	89 17       	cp	r24, r25
 1d4:	09 f4       	brne	.+2      	; 0x1d8 <main+0x3c>
 1d6:	58 c0       	rjmp	.+176    	; 0x288 <__EEPROM_REGION_LENGTH__+0x88>
		{
			oldState=state;
 1d8:	80 93 61 00 	sts	0x0061, r24	; 0x800061 <oldState>
			Q1_L;
 1dc:	88 b3       	in	r24, 0x18	; 24
 1de:	8d 7f       	andi	r24, 0xFD	; 253
 1e0:	88 bb       	out	0x18, r24	; 24
			Q5_L;
 1e2:	88 b3       	in	r24, 0x18	; 24
 1e4:	87 7f       	andi	r24, 0xF7	; 247
 1e6:	88 bb       	out	0x18, r24	; 24
			Q3_L;
 1e8:	88 b3       	in	r24, 0x18	; 24
 1ea:	8b 7f       	andi	r24, 0xFB	; 251
 1ec:	88 bb       	out	0x18, r24	; 24
			switch (state)
 1ee:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 1f2:	82 30       	cpi	r24, 0x02	; 2
 1f4:	01 f1       	breq	.+64     	; 0x236 <__EEPROM_REGION_LENGTH__+0x36>
 1f6:	28 f4       	brcc	.+10     	; 0x202 <__EEPROM_REGION_LENGTH__+0x2>
 1f8:	88 23       	and	r24, r24
 1fa:	49 f0       	breq	.+18     	; 0x20e <__EEPROM_REGION_LENGTH__+0xe>
 1fc:	81 30       	cpi	r24, 0x01	; 1
 1fe:	89 f0       	breq	.+34     	; 0x222 <__EEPROM_REGION_LENGTH__+0x22>
 200:	41 c0       	rjmp	.+130    	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
 202:	84 30       	cpi	r24, 0x04	; 4
 204:	61 f1       	breq	.+88     	; 0x25e <__EEPROM_REGION_LENGTH__+0x5e>
 206:	08 f1       	brcs	.+66     	; 0x24a <__EEPROM_REGION_LENGTH__+0x4a>
 208:	85 30       	cpi	r24, 0x05	; 5
 20a:	99 f1       	breq	.+102    	; 0x272 <__EEPROM_REGION_LENGTH__+0x72>
 20c:	3b c0       	rjmp	.+118    	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
			{
				case E0:
				Q4_H;
 20e:	82 b3       	in	r24, 0x12	; 18
 210:	80 64       	ori	r24, 0x40	; 64
 212:	82 bb       	out	0x12, r24	; 18
				Q2_L;
 214:	82 b3       	in	r24, 0x12	; 18
 216:	8f 7d       	andi	r24, 0xDF	; 223
 218:	82 bb       	out	0x12, r24	; 18
				Q6_L;
 21a:	82 b3       	in	r24, 0x12	; 18
 21c:	8f 77       	andi	r24, 0x7F	; 127
 21e:	82 bb       	out	0x12, r24	; 18
				break;
 220:	31 c0       	rjmp	.+98     	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
				case E1:
				Q6_H;
 222:	82 b3       	in	r24, 0x12	; 18
 224:	80 68       	ori	r24, 0x80	; 128
 226:	82 bb       	out	0x12, r24	; 18
				Q4_L;
 228:	82 b3       	in	r24, 0x12	; 18
 22a:	8f 7b       	andi	r24, 0xBF	; 191
 22c:	82 bb       	out	0x12, r24	; 18
				Q2_L;
 22e:	82 b3       	in	r24, 0x12	; 18
 230:	8f 7d       	andi	r24, 0xDF	; 223
 232:	82 bb       	out	0x12, r24	; 18
				break;
 234:	27 c0       	rjmp	.+78     	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
				case E2:
				Q6_H;
 236:	82 b3       	in	r24, 0x12	; 18
 238:	80 68       	ori	r24, 0x80	; 128
 23a:	82 bb       	out	0x12, r24	; 18
				Q4_L;
 23c:	82 b3       	in	r24, 0x12	; 18
 23e:	8f 7b       	andi	r24, 0xBF	; 191
 240:	82 bb       	out	0x12, r24	; 18
				Q2_L;
 242:	82 b3       	in	r24, 0x12	; 18
 244:	8f 7d       	andi	r24, 0xDF	; 223
 246:	82 bb       	out	0x12, r24	; 18
				break;
 248:	1d c0       	rjmp	.+58     	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
				case E3:
				Q2_H;
 24a:	82 b3       	in	r24, 0x12	; 18
 24c:	80 62       	ori	r24, 0x20	; 32
 24e:	82 bb       	out	0x12, r24	; 18
				Q4_L;
 250:	82 b3       	in	r24, 0x12	; 18
 252:	8f 7b       	andi	r24, 0xBF	; 191
 254:	82 bb       	out	0x12, r24	; 18
				Q6_L;
 256:	82 b3       	in	r24, 0x12	; 18
 258:	8f 77       	andi	r24, 0x7F	; 127
 25a:	82 bb       	out	0x12, r24	; 18
				break;
 25c:	13 c0       	rjmp	.+38     	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
				case E4:
				Q2_H;
 25e:	82 b3       	in	r24, 0x12	; 18
 260:	80 62       	ori	r24, 0x20	; 32
 262:	82 bb       	out	0x12, r24	; 18
				Q4_L;
 264:	82 b3       	in	r24, 0x12	; 18
 266:	8f 7b       	andi	r24, 0xBF	; 191
 268:	82 bb       	out	0x12, r24	; 18
				Q6_L;
 26a:	82 b3       	in	r24, 0x12	; 18
 26c:	8f 77       	andi	r24, 0x7F	; 127
 26e:	82 bb       	out	0x12, r24	; 18
				break;
 270:	09 c0       	rjmp	.+18     	; 0x284 <__EEPROM_REGION_LENGTH__+0x84>
				case E5:
				Q4_H;
 272:	82 b3       	in	r24, 0x12	; 18
 274:	80 64       	ori	r24, 0x40	; 64
 276:	82 bb       	out	0x12, r24	; 18
				Q2_L;
 278:	82 b3       	in	r24, 0x12	; 18
 27a:	8f 7d       	andi	r24, 0xDF	; 223
 27c:	82 bb       	out	0x12, r24	; 18
				Q6_L;
 27e:	82 b3       	in	r24, 0x12	; 18
 280:	8f 77       	andi	r24, 0x7F	; 127
 282:	82 bb       	out	0x12, r24	; 18
				break;
			}
			TCNT1=0;
 284:	1d bc       	out	0x2d, r1	; 45
 286:	1c bc       	out	0x2c, r1	; 44
		}		
		sei();
 288:	78 94       	sei
    }
 28a:	9d cf       	rjmp	.-198    	; 0x1c6 <main+0x2a>

0000028c <_exit>:
 28c:	f8 94       	cli

0000028e <__stop_program>:
 28e:	ff cf       	rjmp	.-2      	; 0x28e <__stop_program>
