## 4.1 存储器概述

### 4.1.5 主存中数据的存放

#### 1. 概念

- 存储字长：主存的一个存储单元所存储的二进制位数

- 数据字长：计算机一次能处理的二进制数的位数

- 存储器编址：以其位宽为单位，也就是说每个存储器地址下的数据位数为位宽。如

  8K＊12位的存储器中的12就是存储器的位宽，指每个存储器地址下数据的位数。

#### 2. 地址访问模式

- 存储字长都是字节的整数倍，主存通常按字节进行编址。

- 按照访问存储单元的大小，主存地址可以分为：
  - 字节地址
  - 半字地址
  - 字地址

- 以32位计算机为例：

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124190500364.png" alt="image-20211124190500364" style="zoom:50%;" />

  - 字节地址的大小为：32Bite
  - 半字地址的大小为：16Bite
  - 字地址的大小为：8bit

#### 3. 大端和小端方式

- 高地址和低地址

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/70.png" alt="img" style="zoom:60%;" />

 

- 高字节低字节

​	如int a=16777220，化为十六进制是0x01 00 00 04**则04属于低字节，01属于高字节**

 

- 大小端模式

（1）如果a在内存中的存放顺序为下图（即低字节存放在高地址），则为大端模式

<img src="https://img-blog.csdn.net/20180923183740810?watermark/2/text/aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L29xcUh1VHUxMjM0NTY3OA==/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70" alt="img" style="zoom:60%;" />

（2）如果a在内存中的存放顺序为下图（即低字节存放在低地址），则为小端模式

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/70-20211229140440021.png" alt="img" style="zoom:60%;" />

- 主流处理器一般都采用小端方式进行数据存放。

#### 4. 数据的边界对齐

- 数据对齐是从存储周期的角度出发去优化计算机的运行效率

- 以32位计算机为例：

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124191539092.png" alt="image-20211124191539092" style="zoom:50%;" />

  - 双字数据，最后三位为000，地址是8的整数倍，如double
  - 单字数据，最后两位为00，地址是4的整数倍，如int
  - 半字数据，最后一位为0，地址是2的整数倍，如char
  - 图4.4和4.5数据的定义为 int i,short j, double x,char c, short k

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124191558914.png" alt="image-20211124191558914" style="zoom:50%;" />

- 实例2:

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124193231717.png" alt="image-20211124193231717" style="zoom:50%;" />



## 4.2 半导体存储器

- 半导体存储器主要特点是存取数据快、体积小、性能可靠，已成为实现主存的首选器件
  - 随机存储器
  - 只读存储器

### 4.2.1 静态MOS存储器

​	存储体以静态MOS存储元为基本单元组成的存储器称为静态MOS存储器（SRAM）

1. 三极管的使用原理

   <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124201103499.png" alt="image-20211124201103499" style="zoom:50%;" />

   - 三极管一共有 3 个极，从图 3-6 来看，横向左侧的引脚叫做基极(base)，中间有一个箭头，一头连接基极，另外一头连接的是发射极 e(emitter)，那剩下的一个引脚就是集电极 c(collector)了。

   - 三极管的用法特点，关键点在于 b 极（基极）和 e 级（发射极）之间的电压情况，对于PNP 而言，e 极电压只要高于 b 级 0.7V 以上，这个三极管 e 级和 c 级之间就可以顺利导通。也就是说，控制端在 b 和 e 之间，被控制端是 e 和 c 之间。截止就是 e 和 b 之间不导通

     

2. 静态MOS存储单元

   ​	T<sub>1</sub>、T<sub>2</sub>为工作管，

   ​	T<sub>3</sub>、T<sub>4</sub>为负载管，负责信息的保持

   ​	T<sub>5</sub>、T<sub>6</sub>、T<sub>7</sub>、T<sub>8</sub>为门控管，相当于控制开关，控制存储单元数据信息与外界的连通或隔离（如下图a，当行信号x过来时，才能访问某个具体的单元；当I/O信号过来才能进行读取操作）

   - 写操作

   <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124201731883.png" alt="image-20211124201731883" style="zoom:50%;" />

   - 读操作

     <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124202041457.png" alt="image-20211124202041457" style="zoom:50%;" />

   - 信息的保持

     <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124202319288.png" alt="image-20211124202319288" style="zoom:50%;" />

3. 存储单元扩展

   - 一维行扩展和二维行列扩展可以很好得解析上面的门控管的作用

   <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124203542513.png" alt="image-20211124203542513" style="zoom:50%;" />

   - 单译码器结构：假设地址位宽为n位，对于一维行扩展，只需要一个n路输入译码器即可

   - 双译码器结构：对于二维行列扩展，需在行列两个方向各设置一个n/2路输入译码器（行列数目也可以不一样）

     <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211124204517935.png" alt="image-20211124204517935" style="zoom:50%;" />

4. 静态MOS存储器的结构

   - 存储体

     存储体由4组存储阵列地址线并联构成

   - 地址译码器

     作用是将地址翻译成驱动存储单元门控管的行、列选通信号，并选中相应的存储单元

   - 驱动器

     驱动的门控管太多，因此要增加驱动器增强其负载能力

   - I/O电路

     用于对被选中单元进行读写控制

   - 片选和读写控制电路

     一般由多块芯片连接起来构成存储器，因此需要通过片选信号CS来解决存储芯片的选择问题

     读写操作通过CPU发出读写命令控制WE实现

   <img src="/Users/me/Library/Application Support/typora-user-images/image-20211124205014389.png" alt="image-20211124205014389" style="zoom:50%;" />

5. 静态MOS存储器芯片实例

   该芯片包括1024个字，字长4位；除电源和接地引脚外，该芯片还包括地址输入引脚10个，数据双向输入输出引脚4个，另外还包括片选信号CS和写使能信号WE两个引脚

   <img src="/Users/me/Library/Application Support/typora-user-images/image-20211124211112435.png" alt="image-20211124211112435" style="zoom:50%;" />

   - 译码驱动产生64条行选信号；列选择电路产生16条列选信号
   - GND、Vcc是电源线
   - 只有WE一个控制信号，当WE为高电平时，进行读出操作；当WE为低电平时，进行写入操作。
   - 注意：输入引脚的数量决定芯片的容量

6. SRAM读写时序



### 4.2.2 动态MOS存储器

1. 单管动态MOS存储单元

   <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125175839806.png" alt="image-20211125175839806" style="zoom:50%;" />

   基本原理：单管动态MOS存储单元利用存储电容C是否带电荷来表示数据，有电荷表示数据”1“，无电荷表示数据”0“。读出时给出行、列选信号是的T1，T2导通，存储电容C上的电荷会与位线上的寄生电容进行电荷重分配，形成微弱电流，再由非常灵敏的读出放大器根据是否存在电流输出数据“1”或“0”。写入时通过位线上的高电平对电容C进行充电写入“1”，低电平对电容放电写入“0”

2. 单管DRAM工作原理

   DRAM的读操作流程

   （1）预充操作

   ​	给出预充信号，由预充电路将位线D和非D预充到V~cc~/2的电压后撤除预充信号

   （2）访问操作

   ​	给出行选通信号，T~1~管导通，存储电容和位线上的寄生电容进行电荷重分配。

   - 如果电容有电荷，则位线D上的电压将略大于V~cc~/2；反之如果存储电容上没有电荷，则位线D上的电压将略低于V~cc~/2。
   - 因为电容存在充电和放电的过程，充电使电压减少；放电使电压增大。

   （3）信号检测

   ​	启动读出放大检测电路，使得高电压的一端形成稳定的逻辑“1”高电平V~cc~，而另一段形成稳定的逻辑“0”低电平。

   （4）数据恢复

   - 位线D变成稳定的逻辑“1”高电平，该电平会给存储电容进行充电，使得存储电容恢复到之前的状态。
   - 由于同一行上的所有列都可以并发进行前4步的操作，因此同一行上的所有存储单元中的数据都被刷新一遍，读操作可以实现行刷新的功能

   （5）数据输出

   ​	给出行选通信号，位线D和非D上的数据就可以输出到外部。

   - 位选通信号和列选通信号不是同时给出的，因此DRAM存储器通常将行、列地址复用，以减少地址引脚数目。

3. 动态MOS存储的刷新

   （1）信息存储到数据丢失之间的这段时间称为最大刷新周期。

   （2）动态存储器的刷新按行进行，为减少刷新周期，可以减少存储矩阵的行数，增加列数。刷新地址由刷新地址计数器产生，而不是由CPU产生。

   （3）内存争用问题（刷新时CPU不能访问内存空间）解决办法：

   - 集中刷新

   - 分散刷新：刷新过于频繁

   - 异步刷新

     <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125191833781.png" alt="image-20211125191833781" style="zoom:50%;" />
     
     动态MOS存储芯片举例

   DRAM和SRAM的不同之处如下：

   - 地址线一般采用复用技术，即CPU分时传送行、列信号，并分别由行地址选通信号RAS和列地址选通信号CAS选通
   - DRAM无片选信号，通常可由RAS和CAS选通信号代替
   - 数据输入(D~IN~)和数据输出(D~out~)分开且可锁存

   <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125193847929.png" alt="image-20211125193847929" style="zoom:50%;" />

5. 动态MOS存储器的读写周期

### 4.2.3 只读存储器

1. 掩膜式只读存储器Mask ROM
2. 可编程只读存储器Programmable ROM
3. 可擦除可编程只读存储器Erasable Programmable ROM



## 4.3 主存的组织及与CPU的连接

### 4.3.1 存储器与CPU的连接

### 4.3.2 存储器的扩展

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125201803641.png" alt="image-20211125201803641" style="zoom:50%;" />

#### 位扩展

- 当存储芯片的数据总线位宽小于CPU数据总线位宽时，采用位扩展的方式进行扩展。

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125201949553.png" alt="image-20211125201949553" style="zoom:50%;" />

#### 字扩展

- 与CPU进行连接时，256K的芯片对应18根地址线，CPU访问2M的主存容量需要21根地址线；
- 可以将高三位地址A~20-18~送入3:8译码器输入端，将3:8译码器的8个输出分别连接到8个SRAM芯片的片选信号CS端

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125202459743.png" alt="image-20211125202459743" style="zoom:50%;" />

#### 字位同时扩展

- 重点注意相关的计算问题

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125202950570.png" alt="image-20211125202950570" style="zoom:50%;" />





## 4.4 并行主存系统

### 4.4.1 双端口存储器

- 两端同时访问存储单元，如果遇到两个端口访问冲突时，就要进行冲突处理

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125204918677.png" alt="image-20211125204918677" style="zoom:50%;" />

### 4.4.2 单体多字存储器

- 单体多字存储器的构造与存储器位扩展方式完全相同

- 如果m个存储模块并发工作，则主存带宽可提升m倍

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125205122773.png" alt="image-20211125205122773" style="zoom:50%;" />

### 4.4.3 多体交叉存储器

#### 高位多体交叉

- 高位多体交叉方式主要目的是扩充存储器的容量，与存储器字扩展完全相同：

  - 用高位地址译码产生片选信号，选择不同的存储模块
  - 低位地址直接选择一个存储模块内的不同存储单元

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125211344075.png" alt="image-20211125211344075" style="zoom:50%;" />

#### 低位交叉方式

- 用低位地址译码进行片选，而用高位地址选择存储模块内的不同存储单元

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125211240746.png" alt="image-20211125211240746" style="zoom:50%;" />

#### 高位多体交叉和低位交叉方式的时间性能计算

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125212149123.png" alt="image-20211125212149123" style="zoom:50%;" />

通过下面的计算可以看出，顺序方式读取n个字的时间为n*T，而交叉方式读取n个字的时间为T+nt

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125212323047.png" alt="image-20211125212323047" style="zoom:50%;" />







## 4.5 高速缓冲存储器

### 4.5.1 cache的读流程和写流程

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125214942463.png" alt="image-20211125214942463" style="zoom:50%;" />

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211125215008396.png" alt="image-20211125215008396" style="zoom:50%;" />

### 4.5.2 cache实现关键技术

#### 1. 数据查找

#### 2.地址映射

#### 3.替换策略

#### 4.写入策略

### 4.5.3 相联存储器

- 相联存储器是一种按内容进行访问的存储器，用于存放查找表，其内容存储的基本数据单元是健值对（key，value）

- 多路并发比较

- 有多少个cache行就有多少个比较器

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126183736256.png" alt="image-20211126183736256" style="zoom:60%;" />

### 4.5.4 地址映射

#### 1. 全相联映射

- 主存分块，cache分行，两者大小相同
- 主存地址被划分为（tag，offset）两部分，其中块内偏移offset取决于块内数据块的个数

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126185745915.png" alt="image-20211126185745915" style="zoom:50%;" />

- 字选择器按照块内的偏移量选择指定的端口输出和输入数据

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126185710559.png" alt="image-20211126185710559" style="zoom:50%;" />

- 全相联映射方式的特点：

  - 主存数据块可以映射到cache的任意一行，因此cache利用率高
  - 只要cache中还有空行就不会引起冲突，因此cache的冲突率低
  - 查找时需要并发比较查找表中所有项，每一个cache行对应一个比较电路，硬件成本较高，只适合于小容量cache使用
  - cache满时载入新数据块需要利用替换算法进行替换，替换策略和算法较为复杂

- 相关的计算：

  设tag和offset两部分字段长度分别为s、w。由图可知，cache块大小 =2^w^ 字节，cache副本缓冲区容量 = n x 2^w^ 字节，主存容量  = 2^s+w^，不考脏数据位和淘汰计数，cache的实际容量为n x (1+s+8 x 2^w^)位

- 工程观视图

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126191650548.png" alt="image-20211126191650548" style="zoom:50%;" />

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126193746684.png" alt="image-20211126193746684" style="zoom:50%;" />

#### 2. 直接相联映射

（1）基本工作原理

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126200142749.png" alt="image-20211126200142749" style="zoom:50%;" />

- 直接相联映射中每一主存块地址只能映射到cache中固定的行
  - cache行号i = 主存块号j mod（cache行数n）
- 主存地址被分为三个部分：区地址（tag）、区内行索引（index）、块内偏移（offset）三部分

（2）直接相联映射硬件实现

- 先通过index查找到相关的行，如果该行数据未命中，则从主存中调入该内存地址数据；如果命中，则判断区地址（tag）是否相等，若不相等，则从主存中调入该内存地址的数据替换原来行的数据

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126201304466.png" alt="image-20211126201304466" style="zoom:50%;" />

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126201423458.png" alt="image-20211126201423458" style="zoom:50%;" />

（3）相关的计算：

​	设行索引为r位，则区地址为s-r位，cache块大小 = 2^w^字节，cache行数n = 2^r^，主存容量 = 2^s+w^字节，cache的实际容量为 n x (1+s-r+8 x 2^w^)位

（4）比较

| 全相联映射的特点 | 直接映射的特点  |
| :--------------: | :-------------: |
|  Cache利用率高   |  Cache利用率低  |
|    块冲突率低    |   块冲突率高    |
|   淘汰算法复杂   |  淘汰算法简单   |
| 适合小容量Cache  | 适合大容量Cache |
|                  |                 |



#### 3. 组相联映射

（1）基本原理

- 组相联映射将cache分成固定大小的组，每组有k行，称为k-路组相联

- 主存数据块首先采用直接相联映射的方式定位到cache中固定的组，然后采用全相联映射的方式映射到组内任何一个cache行
  - cache组号 = 主存块号  mod（cache组数）
  - 注意：主存块号如下图的B~0~

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126203120913.png" alt="image-20211126203120913" style="zoom:50%;" />

（2）硬件实现

首先根据index(组号)找到相应的位置，判断位置上是否有数据，若无数据，则直接从内存中调入数据块，若有数据，则判断tag是否命中，如果命中则返回数据，否则从贮存中调入数据块。如果组内所有行都有数据且tag未命中，则将第一行的数据替换出去。

![image-20211126203713714](https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126203713714.png)





#### 4.三个映射模式的比较

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126204550862.png" alt="image-20211126204550862" style="zoom:50%;" />

### 4.5.5 替换算法

#### 1. 先进先出算法 FIFO

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126210109838.png" alt="image-20211126210109838" style="zoom:50%;" />

#### 2. 最不经常使用算法 LFU

- 被访问系数最少的cache行淘汰

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126210137848.png" alt="image-20211126210137848" style="zoom:50%;" />

#### 3. 近期最少使用算法 LRU

- 每行需要设置一个计数器，cache每命中一次，对应的命中行计数器清零，其他各行计数器加1

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211126210156658.png" alt="image-20211126210156658" style="zoom:50%;" />

#### 4. 随机替换算法



### 4.5.6 写入策略

#### 1. 写回法

​	当CPU对cache写命中时，只修改cache的内容而不立即写入主存，只有当此行被替换出cache时才将脏数据写回主存

#### 2. 写穿法

​	当cache写命中时，同时对cache和主存中的同一数据块进行修改，其优点是cache 每行无须设置位以及相应的判断逻辑；而且发生块替换时，被换出的数据块可以直接丢弃，无须写回主存



## 4.6 虚拟存储器

### 4.6.1 虚拟存储器的工作原理



### 4.6.2 虚拟存储器的地址映射与变换

​	在虚拟存储系统中程序运行时，CPU以虚拟地址访问主存，使用存储管理控制部件MMU（Memory Management Unit）找出虚拟地址和物理地址之间的对应关系，并判断这个虚拟地址对应的内容是否已经在主存中。如果已经在主存中，则通过MMU将虚拟地址转换成物理地址，CPU直接访问主存单元；如果不在主存中，则把包含这个字的一页或一个程序段调入主存，并在MMU中填写相关的标记信息



### 4.6.3 页式虚拟存储器

#### 1. 虚拟地址划分

​	其位数决定了页面的大小，因为物理页和虚拟页大小相同，所以VPO和PPO的位数相同，而VPN和PPN的位宽则分别取决于虚拟空间的容量和主存空间的容量。

​	因此，归根结底，虚拟地址只是扩展了查找的范围，而真正能被Cache直接访问的数据存放在内存中。

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127150659020.png" alt="image-20211127150659020" style="zoom:50%;" />

#### 2. 页表

​	页表常驻在内存中，并将虚拟地址中的虚拟页号作为索引来访问，每一个虚拟页都对应一个页表项

| 缩写 |    含义    |
| :--: | :--------: |
|  VA  |  虚拟地址  |
|  PA  |  物理地址  |
| PTE  |   页表项   |
| PTEA | 页表项地址 |

- 重点理解：由于每一个进程都拥有独立的虚拟地址空间，因此每个进程都有一张完整的页表，页表属于进程控制信息，存放在进程地址空间的内核区中。页表在主存中的首地址记录在页表基址寄存器PTBR中，进行进程切换时只需要简单地切换PTBR的值就可以实现页表的快速切换

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127152208914.png" style="zoom:50%;" />

  - 页表项地址PTEA = PTBR + VPN x 页表项字节大小

#### 3. 虚拟存储器访问流程

- 虚实地址的转换需要通过访问主存来完成，这样将会降低CPU的高速执行性能

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127154502159.png" alt="image-20211127154502159" style="zoom:50%;" />

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127154345535.png" alt="image-20211127154345535" style="zoom:50%;" />

#### 4. 结合cache的虚拟存储器访问流程

<img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127153018679.png" alt="image-20211127153018679" style="zoom:50%;" />

#### 5. 利用TLB加速虚拟存储器地址转换

- 转换旁路缓冲区（Translation Look-aside-Buffer，TLB)，用于缓冲经常访问的页表项PTE。

- PTE本质上就是一个容量较小的cache，为提高查找速度，大多采用全相联或组相联方式，且采用随机替换算法

- TLB离CPU更近，访问速度更快，所以通常将TLB表称为快表，而将主存中的页表称为慢表

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127155810061.png" alt="image-20211127155810061" style="zoom:50%;" />

  - 快表和慢表同时进行，当快表命中时，则返回PA，同时终止慢表的查找过程。



- TLB命中时的访问流程

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127160528646.png" alt="image-20211127160528646" style="zoom:50%;" />

- TLB缺失访问流程

  <img src="https://ldt-typora.oss-cn-shenzhen.aliyuncs.com/img/image-20211127160459208.png" alt="image-20211127160459208" style="zoom:50%;" />

#### 6. CPU访存过程