|test5
CLK_50MHz => Q2[0].CLK
CLK_50MHz => Q2[1].CLK
CLK_50MHz => Q2[2].CLK
CLK_50MHz => Q2[3].CLK
CLK_50MHz => Q2[4].CLK
CLK_50MHz => Q2[5].CLK
CLK_50MHz => Q2[6].CLK
CLK_50MHz => Q2[7].CLK
CLK_50MHz => Q2[8].CLK
CLK_50MHz => Q2[9].CLK
CLK_50MHz => Q2[10].CLK
CLK_50MHz => Q2[11].CLK
CLK_50MHz => Q2[12].CLK
CLK_50MHz => Q2[13].CLK
CLK_50MHz => Q2[14].CLK
CLK_50MHz => Q2[15].CLK
CLK_50MHz => Q2[16].CLK
CLK_50MHz => Q2[17].CLK
CLK_50MHz => CLK_1KHz~reg0.CLK
CLK_50MHz => Q1[0].CLK
CLK_50MHz => Q1[1].CLK
CLK_50MHz => Q1[2].CLK
CLK_50MHz => Q1[3].CLK
CLK_50MHz => Q1[4].CLK
CLK_50MHz => Q1[5].CLK
CLK_50MHz => Q1[6].CLK
CLK_50MHz => Q1[7].CLK
CLK_50MHz => Q1[8].CLK
CLK_50MHz => Q1[9].CLK
CLK_50MHz => Q1[10].CLK
CLK_50MHz => Q1[11].CLK
CLK_50MHz => Q1[12].CLK
CLK_50MHz => Q1[13].CLK
CLK_50MHz => Q1[14].CLK
CLK_50MHz => Q1[15].CLK
CLK_50MHz => Q1[16].CLK
CLK_50MHz => Q1[17].CLK
CLK_50MHz => Q1[18].CLK
CLK_50MHz => Q1[19].CLK
CLK_50MHz => Q1[20].CLK
CLK_50MHz => Q1[21].CLK
CLK_50MHz => Q1[22].CLK
CLK_50MHz => Q1[23].CLK
CLK_50MHz => Q1[24].CLK
CLK_50MHz => Q1[25].CLK
CLK_50MHz => CLK_1Hz~reg0.CLK
CLK_1Hz << CLK_1Hz~reg0.DB_MAX_OUTPUT_PORT_TYPE
CLK_1KHz << CLK_1KHz~reg0.DB_MAX_OUTPUT_PORT_TYPE


