digraph "CFG for '_Z9MatrixMulPfS_S_i' function" {
	label="CFG for '_Z9MatrixMulPfS_S_i' function";

	Node0x6089b00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !5, !invariant.load !6\l  %11 = zext i16 %10 to i32\l  %12 = mul i32 %6, %11\l  %13 = add i32 %12, %5\l  %14 = icmp sgt i32 %3, 0\l  br i1 %14, label %15, label %55\l|{<s0>T|<s1>F}}"];
	Node0x6089b00:s0 -> Node0x6089b50;
	Node0x6089b00:s1 -> Node0x608ba90;
	Node0x6089b50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%15:\l15:                                               \l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = getelementptr i8, i8 addrspace(4)* %7, i64 6\l  %18 = bitcast i8 addrspace(4)* %17 to i16 addrspace(4)*\l  %19 = load i16, i16 addrspace(4)* %18, align 2, !range !5, !invariant.load !6\l  %20 = zext i16 %19 to i32\l  %21 = mul i32 %16, %20\l  %22 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %23 = add i32 %21, %22\l  %24 = mul nsw i32 %23, %3\l  %25 = add nsw i32 %24, %13\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds float, float addrspace(1)* %2, i64 %26\l  %28 = load float, float addrspace(1)* %27, align 4, !tbaa !7\l  %29 = and i32 %3, 7\l  %30 = icmp ult i32 %3, 8\l  br i1 %30, label %33, label %31\l|{<s0>T|<s1>F}}"];
	Node0x6089b50:s0 -> Node0x608db40;
	Node0x6089b50:s1 -> Node0x608dbd0;
	Node0x608dbd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%31:\l31:                                               \l  %32 = and i32 %3, -8\l  br label %56\l}"];
	Node0x608dbd0 -> Node0x608bd70;
	Node0x608db40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%33:\l33:                                               \l  %34 = phi float [ %28, %15 ], [ %154, %56 ]\l  %35 = phi i32 [ 0, %15 ], [ %155, %56 ]\l  %36 = icmp eq i32 %29, 0\l  br i1 %36, label %55, label %37\l|{<s0>T|<s1>F}}"];
	Node0x608db40:s0 -> Node0x608ba90;
	Node0x608db40:s1 -> Node0x608e240;
	Node0x608e240 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%37:\l37:                                               \l  %38 = phi float [ %51, %37 ], [ %34, %33 ]\l  %39 = phi i32 [ %52, %37 ], [ %35, %33 ]\l  %40 = phi i32 [ %53, %37 ], [ 0, %33 ]\l  %41 = add nsw i32 %39, %24\l  %42 = sext i32 %41 to i64\l  %43 = getelementptr inbounds float, float addrspace(1)* %0, i64 %42\l  %44 = load float, float addrspace(1)* %43, align 4, !tbaa !7\l  %45 = mul nsw i32 %39, %3\l  %46 = add nsw i32 %45, %13\l  %47 = sext i32 %46 to i64\l  %48 = getelementptr inbounds float, float addrspace(1)* %1, i64 %47\l  %49 = load float, float addrspace(1)* %48, align 4, !tbaa !7\l  %50 = fmul contract float %44, %49\l  %51 = fadd contract float %38, %50\l  store float %51, float addrspace(1)* %27, align 4, !tbaa !7\l  %52 = add nuw nsw i32 %39, 1\l  %53 = add i32 %40, 1\l  %54 = icmp eq i32 %53, %29\l  br i1 %54, label %55, label %37, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x608e240:s0 -> Node0x608ba90;
	Node0x608e240:s1 -> Node0x608e240;
	Node0x608ba90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%55:\l55:                                               \l  ret void\l}"];
	Node0x608bd70 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c5333470",label="{%56:\l56:                                               \l  %57 = phi float [ %28, %31 ], [ %154, %56 ]\l  %58 = phi i32 [ 0, %31 ], [ %155, %56 ]\l  %59 = phi i32 [ 0, %31 ], [ %156, %56 ]\l  %60 = add nsw i32 %58, %24\l  %61 = sext i32 %60 to i64\l  %62 = getelementptr inbounds float, float addrspace(1)* %0, i64 %61\l  %63 = load float, float addrspace(1)* %62, align 4, !tbaa !7\l  %64 = mul nsw i32 %58, %3\l  %65 = add nsw i32 %64, %13\l  %66 = sext i32 %65 to i64\l  %67 = getelementptr inbounds float, float addrspace(1)* %1, i64 %66\l  %68 = load float, float addrspace(1)* %67, align 4, !tbaa !7\l  %69 = fmul contract float %63, %68\l  %70 = fadd contract float %57, %69\l  store float %70, float addrspace(1)* %27, align 4, !tbaa !7\l  %71 = or i32 %58, 1\l  %72 = add nsw i32 %71, %24\l  %73 = sext i32 %72 to i64\l  %74 = getelementptr inbounds float, float addrspace(1)* %0, i64 %73\l  %75 = load float, float addrspace(1)* %74, align 4, !tbaa !7\l  %76 = mul nsw i32 %71, %3\l  %77 = add nsw i32 %76, %13\l  %78 = sext i32 %77 to i64\l  %79 = getelementptr inbounds float, float addrspace(1)* %1, i64 %78\l  %80 = load float, float addrspace(1)* %79, align 4, !tbaa !7\l  %81 = fmul contract float %75, %80\l  %82 = fadd contract float %70, %81\l  store float %82, float addrspace(1)* %27, align 4, !tbaa !7\l  %83 = or i32 %58, 2\l  %84 = add nsw i32 %83, %24\l  %85 = sext i32 %84 to i64\l  %86 = getelementptr inbounds float, float addrspace(1)* %0, i64 %85\l  %87 = load float, float addrspace(1)* %86, align 4, !tbaa !7\l  %88 = mul nsw i32 %83, %3\l  %89 = add nsw i32 %88, %13\l  %90 = sext i32 %89 to i64\l  %91 = getelementptr inbounds float, float addrspace(1)* %1, i64 %90\l  %92 = load float, float addrspace(1)* %91, align 4, !tbaa !7\l  %93 = fmul contract float %87, %92\l  %94 = fadd contract float %82, %93\l  store float %94, float addrspace(1)* %27, align 4, !tbaa !7\l  %95 = or i32 %58, 3\l  %96 = add nsw i32 %95, %24\l  %97 = sext i32 %96 to i64\l  %98 = getelementptr inbounds float, float addrspace(1)* %0, i64 %97\l  %99 = load float, float addrspace(1)* %98, align 4, !tbaa !7\l  %100 = mul nsw i32 %95, %3\l  %101 = add nsw i32 %100, %13\l  %102 = sext i32 %101 to i64\l  %103 = getelementptr inbounds float, float addrspace(1)* %1, i64 %102\l  %104 = load float, float addrspace(1)* %103, align 4, !tbaa !7\l  %105 = fmul contract float %99, %104\l  %106 = fadd contract float %94, %105\l  store float %106, float addrspace(1)* %27, align 4, !tbaa !7\l  %107 = or i32 %58, 4\l  %108 = add nsw i32 %107, %24\l  %109 = sext i32 %108 to i64\l  %110 = getelementptr inbounds float, float addrspace(1)* %0, i64 %109\l  %111 = load float, float addrspace(1)* %110, align 4, !tbaa !7\l  %112 = mul nsw i32 %107, %3\l  %113 = add nsw i32 %112, %13\l  %114 = sext i32 %113 to i64\l  %115 = getelementptr inbounds float, float addrspace(1)* %1, i64 %114\l  %116 = load float, float addrspace(1)* %115, align 4, !tbaa !7\l  %117 = fmul contract float %111, %116\l  %118 = fadd contract float %106, %117\l  store float %118, float addrspace(1)* %27, align 4, !tbaa !7\l  %119 = or i32 %58, 5\l  %120 = add nsw i32 %119, %24\l  %121 = sext i32 %120 to i64\l  %122 = getelementptr inbounds float, float addrspace(1)* %0, i64 %121\l  %123 = load float, float addrspace(1)* %122, align 4, !tbaa !7\l  %124 = mul nsw i32 %119, %3\l  %125 = add nsw i32 %124, %13\l  %126 = sext i32 %125 to i64\l  %127 = getelementptr inbounds float, float addrspace(1)* %1, i64 %126\l  %128 = load float, float addrspace(1)* %127, align 4, !tbaa !7\l  %129 = fmul contract float %123, %128\l  %130 = fadd contract float %118, %129\l  store float %130, float addrspace(1)* %27, align 4, !tbaa !7\l  %131 = or i32 %58, 6\l  %132 = add nsw i32 %131, %24\l  %133 = sext i32 %132 to i64\l  %134 = getelementptr inbounds float, float addrspace(1)* %0, i64 %133\l  %135 = load float, float addrspace(1)* %134, align 4, !tbaa !7\l  %136 = mul nsw i32 %131, %3\l  %137 = add nsw i32 %136, %13\l  %138 = sext i32 %137 to i64\l  %139 = getelementptr inbounds float, float addrspace(1)* %1, i64 %138\l  %140 = load float, float addrspace(1)* %139, align 4, !tbaa !7\l  %141 = fmul contract float %135, %140\l  %142 = fadd contract float %130, %141\l  store float %142, float addrspace(1)* %27, align 4, !tbaa !7\l  %143 = or i32 %58, 7\l  %144 = add nsw i32 %143, %24\l  %145 = sext i32 %144 to i64\l  %146 = getelementptr inbounds float, float addrspace(1)* %0, i64 %145\l  %147 = load float, float addrspace(1)* %146, align 4, !tbaa !7\l  %148 = mul nsw i32 %143, %3\l  %149 = add nsw i32 %148, %13\l  %150 = sext i32 %149 to i64\l  %151 = getelementptr inbounds float, float addrspace(1)* %1, i64 %150\l  %152 = load float, float addrspace(1)* %151, align 4, !tbaa !7\l  %153 = fmul contract float %147, %152\l  %154 = fadd contract float %142, %153\l  store float %154, float addrspace(1)* %27, align 4, !tbaa !7\l  %155 = add nuw nsw i32 %58, 8\l  %156 = add i32 %59, 8\l  %157 = icmp eq i32 %156, %32\l  br i1 %157, label %33, label %56, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x608bd70:s0 -> Node0x608db40;
	Node0x608bd70:s1 -> Node0x608bd70;
}
