VBUS/VBAT Measurement (noise-robust, PWM-synchronous)

Measure the battery/bus voltage on PB13 (ADC3_IN5, STM32F303) with hardware filtering, PWM-synchronous sampling, and firmware smoothing. Designed for ESCs where the DC bus is noisy (ripple + BLDC commutation spikes).

Hardware

Divider: R1 = 169 kÎ© (to VBAT), R2 = 18 kÎ© (to GND) â†’ scale k = 0.0962567.
Max 25.2 V â†’ ~2.43 V at the ADC (ample headroom on VDDA=3.3 V).

Pin RC filter: Rseries 220 Î© from divider node to PB13, Cpin 100â€“220 nF from PB13 to GND (placed at the MCU pin).
With Rth â‰ˆ 16.27 kÎ© â†’ fc â‰ˆ 98 Hz (100 nF) or â‰ˆ 44 Hz (220 nF). This kills PWM/commutation HF content while keeping ~ms response.

Protection (recommended): the 220 Î© already limits clamp current; add Schottky clamps to 3V3 and GND or a small 5 V TVS if your layout is very â€œspikyâ€.

Analog rails: decouple VDDA/VREF+ well (100 nF + 1 ÂµF close to pins).

(Optional): Use an internal OPAMP in unity-gain as a buffer for even lower source impedance.

ADC configuration (HAL/CubeMX-style)

ADC: ADC3, channel IN5 (PB13), 12-bit, right-aligned.

Sampling time: long, e.g. 181.5 cycles (up to 601.5 if needed) to accommodate the ~16 kÎ© source and further average residual ripple.

Mode: Injected conversion triggered by the PWM timer to avoid sampling during switching edges.

Trigger: TIM1_CC4 (or TIM1_TRGO) scheduled at mid-period of center-aligned PWM; add a few Âµs offset after commutation if using 6-step.

Start: enable injected conversions once; every trigger captures one sample.

VREFINT: periodically sample and compensate results for VDDA drift.

Firmware filtering & scaling

Outlier handling: clip/winsorize a few highest/lowest samples in each window to reject sporadic spikes.

Smoothing: moving average of 32â€“64 samples or first-order IIR y += Î±Â·(xâˆ’y) with Î± = 0.02â€“0.10 (pick to match your RC).

Update rate: publish ~50â€“200 Hz telemetry; internal sampling can be higher (kHz-range) since itâ€™s timer-driven and cheap via DMA/JEOC.

Scaling:

k = R2 / (R1 + R2) = 0.0962566845
VBAT = Vadc / k
// Integer-friendly:
VBAT_mV = (ADC * Vdda_mV / 4095) * (R1+R2) / R2
// 1 LSB @ ADC pin â‰ˆ 0.8059 mV â†’ â‰ˆ 8.372 mV referred to VBAT


Calibration: store a 1-point gain factor using a lab PSU; optionally add a small offset term.

Alarms / safety

Analog Watchdog: set per-channel thresholds on ADC3_IN5 for fast undervoltage detection (LVC). Choose limits in ADC counts mapped from your per-cell policy.

Debounce: confirm watchdog events with a short digital filter window to ignore single-sample glitches.

Performance (typical)

Range: 0â€“~30 V input (limited by divider & protection; specâ€™d for â‰¤ 25.2 V).

Resolution: ~8.37 mV/LSB referred to VBAT (12-bit).

Latency: analog Ï„ = RthÂ·Cpin â‰ˆ 1.6â€“3.6 ms (+ digital smoothing â†’ ~10â€“40 ms total, tuneable).

Immunity: PWM-synchronous sampling plus RC and long sampling time gives robust readings even under heavy commutation ripple.

Integration knobs

Cpin: 100 nF (faster) â†” 220 nF (quieter).

InjectedSamplingTime: 181.5 â†” 601.5 cycles (trade speed vs. ripple rejection).

sample_point: TIM1_CC4 compare value = ARR/2 + shift (Âµs after commutation).

Î± or window length: responsiveness vs. smoothness.

Watchdog thresholds: map to your pack (e.g., x V/cell Ã— cells).

Why it works:
We (1) remove HF noise in hardware at the ADC pin, (2) sample only in a â€œquietâ€ point of the PWM cycle via timer trigger, and (3) finish with light digital filtering and VDDA compensation. The result is a low-jitter, low-latency VBAT reading thatâ€™s suitable both for telemetry and for real-time protections in an ESC.



ToDo
SVPWM (Space Vector Pulse Width Modulation) â€“ czyli modulacja szerokoÅ›ci impulsÃ³w metodÄ… wektora przestrzennego â€“ to nowoczesna technika generowania sygnaÅ‚Ã³w PWM dla trÃ³jfazowego mostka tranzystorowego (inwertera), stosowana np. w sterownikach BLDC/AC (FOC).

1. Idea w skrÃ³cie

W klasycznym sinusoidalnym PWM (SPWM) kaÅ¼da faza jest modulowana osobno wzglÄ™dem sinusoidy odniesienia. To proste, ale nie wykorzystuje w peÅ‚ni moÅ¼liwoÅ›ci napiÄ™cia szyny DC.

SVPWM traktuje ukÅ‚ad 3-fazowy jako wektor napiÄ™cia w pÅ‚aszczyÅºnie Î±â€“Î² (Clarke transform).

WyobraÅ¼asz sobie heksagon tworzony przez 6 stanÃ³w aktywnych mostka.

Aktualny â€wektor referencyjnyâ€ (wynik z transformacji Parka w FOC) jest aproksymowany przez kombinacjÄ™ dwÃ³ch sÄ…siednich wektorÃ³w aktywnych + wektora zerowego.

DziÄ™ki temu napiÄ™cie fazowe lepiej odwzorowuje sinusoidÄ™, a amplituda moÅ¼liwego napiÄ™cia wyjÅ›ciowego roÅ›nie o ~15% wzglÄ™dem SPWM.

2. Kluczowe cechy SVPWM

WiÄ™ksza amplituda wyjÅ›ciowa: do 
3
/
2
â‰ˆ
0.866
â€…â€Š
ğ‘‰
ğ‘‘
ğ‘
3
	â€‹

/2â‰ˆ0.866V
dc
	â€‹

 zamiast 0.785 Vdc w SPWM.

Mniejsze harmoniczne THD: lepsza jakoÅ›Ä‡ przebiegÃ³w, mniej strat w silniku.

RÃ³wne obciÄ…Å¼enie faz i bardziej efektywne wykorzystanie szyny DC.

Naturalne dopasowanie do algorytmÃ³w FOC (Field-Oriented Control), gdzie masz bezpoÅ›rednio wektor napiÄ™cia 
(
ğ‘‰
ğ›¼
,
ğ‘‰
ğ›½
)
(V
Î±
	â€‹

,V
Î²
	â€‹

).

3. Jak to dziaÅ‚a â€w kodzieâ€ (uproszczone kroki)

Masz Å¼Ä…dane napiÄ™cie w ukÅ‚adzie Î±â€“Î² (po transformacjach Clarke/Park).

Znajdujesz sektor heksagonu, w ktÃ³rym leÅ¼y wektor (jest ich 6).

Obliczasz czasy zaÅ‚Ä…czenia dwÃ³ch wektorÃ³w aktywnych i wektora zerowego:

ğ‘‡
1
,
ğ‘‡
2
,
ğ‘‡
0
T
1
	â€‹

,T
2
	â€‹

,T
0
	â€‹


tak, by ich suma daÅ‚a peÅ‚ny okres PWM i wektor Å›redni = wektor Å¼Ä…dany.

Rozdzielasz 
ğ‘‡
0
T
0
	â€‹

 symetrycznie na oba koÅ„ce okresu â†’ sygnaÅ‚y bramkowe sÄ… symetryczne, co zmniejsza harmoniczne.

Generujesz 3 sygnaÅ‚y PWM (TIM1/TIM8 w STM32) do sterowania mostkiem.

4. Dlaczego ESC uÅ¼ywajÄ… SVPWM?

Przy tych samych MOSFET-ach i szynie DC moÅ¼esz daÄ‡ wiÄ™ksze napiÄ™cie fazowe â†’ wiÄ™ksze obroty/moc.

NiÅ¼sze harmoniczne = mniejsze straty w miedzi i rdzeniu + cichsza praca.

UÅ‚atwia implementacjÄ™ FOC (zamiast generowaÄ‡ trzy sinusy, pracujesz bezpoÅ›rednio na wektorach).

5. PrzykÅ‚ad wizualny

WyobraÅº sobie szeÅ›ciokÄ…t z szeÅ›cioma wektorami aktywnymi (V1â€¦V6). Wektor Å¼Ä…dany (np. 45Â°) leÅ¼y miÄ™dzy V1 i V2. SVPWM dobiera proporcje czasu 
ğ‘‡
1
T
1
	â€‹

 i 
ğ‘‡
2
T
2
	â€‹

, tak Å¼e Å›rednie napiÄ™cie w tym okresie odpowiada Å¼Ä…danemu wektorowi. Reszta czasu 
ğ‘‡
0
T
0
	â€‹

 to â€zeroweâ€ wektory (wszystkie gÃ³rne wÅ‚Ä…czone lub wszystkie dolne).