################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2026/01/10 16:28:28)
# requested at line 3 in /home/workspace/4004/src/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

# Available `ifdef / `ifndef controls:
# +define+FPGA

rtl/regFiles.v
rtl/ALU.v
rtl/IF.v
rtl/top.v
include/define.vh
rtl/gen_phase.v
rtl/decoder.v

