============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  11:20:43 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               5186  11340.720     0.000    11340.720 <none> (D)  
  a_module               align_mantisa                  562   1052.676     0.000     1052.676 <none> (D)  
  e_module               Extract                       1045   1575.799     0.000     1575.799 <none> (D)  
  n_module               Normalization                  498    910.541     0.000      910.541 <none> (D)  
  o_module               Operation                      606   1013.004     0.000     1013.004 <none> (D)  
  p0                     pipeline_extract_align         320   1267.110     0.000     1267.110 <none> (D)  
  p1                     pipeline_align_op              380   1143.648     0.000     1143.648 <none> (D)  
  p2                     pipeline_op_norm               182    683.316     0.000      683.316 <none> (D)  
  p3                     pipeline_norm_res              394   1269.846     0.000     1269.846 <none> (D)  
  p4                     pipeline_res_out               148    589.950     0.000      589.950 <none> (D)  
  r_module               Result_and_exception          1011   1739.070     0.000     1739.070 <none> (D)  
  (D) = wireload is default in technology library
