# Directivas — Entidades y Arquitecturas

<!--
::METADATA::
type: reference
topic_id: vhdl-02-entidades-arquitecturas
file_id: _directives
status: stable
audience: ai_context
-->

## Clasificación del Contenido

| Carpeta/Archivo | Archivo Principal | Descripción |
|-----------------|-------------------|-------------|
| `theory/` | `VHDL-02-Teoria-EntidadArquitectura.md` | Teoría de entidad/arquitectura |
| `methods/` | `VHDL-02-Metodos-Estructura.md` | Estructura de código VHDL |
| `problems/` | `VHDL-02-Problemas.md` | Enunciados de problemas |
| `solutions/` | `VHDL-02-Respuestas.md` | Soluciones desarrolladas |
| `applications/` | `APP-VHDL-02-mux-generico.md` | Multiplexor genérico |
| `VHDL-02-Intro.md` | — | Entrada principal del tema |
| `VHDL-02-Resumen-Formulas.md` | — | Resumen de sintaxis |
| `manifest.json` | — | Metadatos y configuración |

## Directivas para IA

- **Audiencia:** Estudiante universitario de diseño digital con VHDL
- **Formato de salida:** Markdown con código VHDL comentado en español
- **Notación:** Seguir `[00-META/notation-cheatsheet.md](../../00-META/notation-cheatsheet.md)`
- **Tareas permitidas:** explain_concept, generate_code, review_code, verify_syntax, diagnostic_check
- **Hardware asumido:** FPGA genérica (Xilinx/Intel)
- **Nivel de dificultad:** Básico (1/3)

## Contexto del Tema

- **Prerrequisitos:** vhdl-01-introduccion-vhdl
- **Tags:** entity, architecture, port, generic, component, signal
- **Propósito:** Definir entidades y arquitecturas como bloques fundamentales de diseño
