1. 复位值不是常量而是寄存器的输出，虽然综合可以通过将Q和rst_n进行逻辑组合之后输入到寄存器的 复位和置位端来实现这种逻辑，但是在异步复位的时候还是容易出问题，应该避免。
2. SPI master 的时钟关系  `sclk <= clk_sys / 2`
3. SPI slave 的时钟关系，clk_sys >= 10*sclk，因为涉及对SCLK的采样以及取沿，导致实际产生的tx_edge和rx_edge会相对于master产生的SCLK有delay，tx_edge驱动的数据被master的rx_edge采样需要满足足够的setup time
4. I2C master的时钟关系，I2C需要按照spec UM10204 中描述的相关timing关系进行i2c时序的建立，设计使用 5*SCL 进行start stop等信号的产生，因此需要prescale PCLK到5*SCL，另外为了对输入的SCL和SDA进行filter（i2c使用OD门线与逻辑设计，信号质量较差，另外SDA和SCL是由多个设备共享，且可以同时控制，很容易引入毛刺），设计使用大于20*SCL的时钟作为filter时钟。但是因为做了fliter，对于SCL和SDA总线上面的数据采样会有dleay，会造成SCL的高低电平时间拉长（例如SCL拉高后需要一段时间才能检测到，造成SCL的高电平时间相对于设计的会长一点）（XILINX PG090的IP Core 里面对于时钟要求是不小于25M且大于SCL的25倍）
5. 调用DW的prod_sum_pipe或者mult_pipe时候，由于designware不支持反压，只有一个en信号，可以通过将en信号与内部几拍的 valid信号或起来同时与上最后一级的ready，来实现反压暂停掉该DW，但是这样做只能做到反压功能，无法提高系统的performance，因为这样做不同于pipe_slice，pipe_slice在o_vld 为0时会向前级给ready要数据，从而充分利用内部每一级reg，但是我们这种修改无法通过内部的几级reg吃掉后级的反压。标准的做法应该是在DW后面再增加一个同深度的fifo，来将这部分的反压吃掉，但是这样会为了performance带来面积的增加。
6. 使用verilog mode 最好不要有多为数组在接口上，使用verilog mode TEMPLATE最好带上[]，不然信号autowire没有位宽
7. spyglass 对于补零的位宽会忽略，例如 `c  = $signed(a)x$signed({1'b0,b})`，a为10bit，b为10bit，c自动推断为20bit，不会因为补0变成21bit
8. 4p_to_8p, 8p_tp_4p 之间的pipe虽然只有4拍，但是因为4p转8p后valid不连续，如果ready反压的话4拍的pipe最多能存4拍8p数据，但是这个在前面的4p阶段等同于8拍4p数据，所以ready实际上ready会更晚才会反压到前级的4p，在需要pipeline对齐的时候需要考虑fifo深度，例如G通道通过fifo delay的时候就出现了问题
9. 8p_to_4p还有一个问题，后级4p反压的话，需要考虑前级能不能更新，如果是ready直接捅过去的话，会造成数据丢失，因为前面到一拍更新8个像素，后级只能取走4个像素，所以前级数据更新的条件应该是要看当前级有没有数据，并且还要考虑bubble问题，在没有ready的时候valid能够正常打到最后一级，可以分成三种情况(1)当前级有数据且是输出4p的最后一拍，则可以更新数据，(2)如果当前级没有数据也可以更新进来（通过一个buffer_empty的flag来识别），(3)如果有数据并且是8p里面第一个4p，则不能更新数据
```
    logic                                                  eol_d;
    always_ff @(posedge clk or negedge rst_n) begin : _delay_eol
        if (~rst_n) eol_d <= 1'b0;
        else if (i_valid & o_ready) eol_d <= i_eol;
    end
    assign valid[0]      = (i_valid | eol_d) & wr_ptr_4p;
    assign o_ready       = ~wr_ptr_4p | ready[0];
    assign eol_r[0]      = (i_eol | eol_d) & wr_ptr_4p;
    assign pad_flag_r[0] = eol_d & wr_ptr_4p;
    always_ff @(posedge clk or negedge rst_n) begin : _8p_valid
        if (~rst_n) begin
            wr_ptr_4p <= 1'b0;
        end else if (start) begin
            wr_ptr_4p <= 1'b0;
        end else if (eol_r[0] & valid[0] & ready[0]) begin
            wr_ptr_4p <= 1'b0;
        end else if (i_valid & o_ready) begin
            wr_ptr_4p <= ~wr_ptr_4p;
        end
    end
```
```
    logic buffer_empty;
    always_ff @(posedge clk or negedge rst_n) begin : _buffer_empty
        if (~rst_n) buffer_empty <= 1'b1;
        else if (start) buffer_empty <= 1'b1;
        else if (pipe_en[STAGE_NUM0-1]) buffer_empty <= 1'b0;
        else if (valid_4p & ready_4p & rd_ptr_4p) buffer_empty <= 1'b1;
    end
    //1. data comes
    //2. last one byte in buffer
    //3. mask the pad cycle
    assign valid_4p_mask       = pad_flag_r[STAGE_NUM0] & ~rd_ptr_4p;
    assign valid_4p            = (valid[STAGE_NUM0] | rd_ptr_4p) & ~(valid_4p_mask);
    //1. no data in buffer
    //2. one 4p in buffer and i_ready come
    //assign ready_4p            = ~rd_ptr_4p | (ready[STAGE_NUM0] & rd_ptr_4p);
    //assign ready[STAGE_NUM0]   = (~rd_ptr_4p & buffer_empty) | (ready_4p & rd_ptr_4p);
    assign ready[STAGE_NUM0]   = buffer_empty | (valid_4p & ready_4p & rd_ptr_4p);
    assign eol_4p              = pad_flag_r[STAGE_NUM0] ? eol_r[STAGE_NUM0] : eol_r[STAGE_NUM0] & rd_ptr_4p;
    //assign pipe_en[STAGE_NUM0] = valid_4p & ready[STAGE_NUM0];
    assign pipe_en[STAGE_NUM0] = valid_4p & ready_4p;
```

