{
  "id": "sapho-2018-congresso-circuitos-aritmeticos-ponto-flutuante-01",
  "eixo": "sapho",
  "ano": 2018,
  "titulo": "Implementação de Circuitos Aritméticos em Ponto Flutuante Utilizando Formato com Número de Bits Configurável",
  "autores": "Victor A. M. Santos; Eder B. Kapisch; Leandro R. M. Silva; Luciano M. de Andrade Filho",
  "tipo": "congresso",
  "nivel": null,
  "arquivo": "/publications/artigos/pdfs/sapho/2018/sapho-congresso-2018-implementacao-circuitos-aritmeticos-ponto-flutuante-bits-configuraveis.pdf",
  "veiculo": "Congresso Nacional na área de Engenharia Elétrica e Computação (2018)",
  "palavrasChave": [
    "ponto flutuante",
    "fpga",
    "circuitos aritméticos",
    "ieee 754",
    "hardware reconfigurável",
    "lógica combinacional",
    "processamento digital"
  ],
  "resumo": "Este trabalho apresenta a implementação de circuitos aritméticos em ponto flutuante utilizando um formato com número de bits configurável, voltado para aplicações em FPGA. A proposta busca reduzir o uso de recursos lógicos e o tempo de resposta das operações aritméticas em comparação ao padrão IEEE 754, mantendo precisão adequada para aplicações científicas e de processamento digital.",
  "idioma": "pt-BR"
}
