#pragma once

#include <verilog_model.hpp>
#include <vector>

namespace verilog {
  namespace ast {
    void simulate(std::vector<bool> & inputs, std::vector<bool> & outputs, Verilog & v) {
      // TODO
    }
  }
}
