//Verilog instantiation template

ddr3_ip_inst _inst (.inst1_addr(), .inst1_cmd(), .inst1_cmd_burst_cnt(), 
            .inst1_data_mask(), .inst1_em_ddr_addr(), .inst1_em_ddr_ba(), 
            .inst1_em_ddr_cke(), .inst1_em_ddr_clk(), .inst1_em_ddr_cs_n(), 
            .inst1_em_ddr_data(), .inst1_em_ddr_dm(), .inst1_em_ddr_dqs(), 
            .inst1_em_ddr_odt(), .inst1_read_data(), .inst1_write_data(), 
            .inst1_clk_in(), .inst1_clocking_good(), .inst1_cmd_rdy(), 
            .inst1_cmd_valid(), .inst1_datain_rdy(), .inst1_em_ddr_cas_n(), 
            .inst1_em_ddr_ras_n(), .inst1_em_ddr_reset_n(), .inst1_em_ddr_we_n(), 
            .inst1_init_done(), .inst1_init_start(), .inst1_mem_rst_n(), 
            .inst1_ofly_burst_len(), .inst1_read_data_valid(), .inst1_rst_n(), 
            .inst1_rt_err(), .inst1_sclk_out(), .inst1_wl_err());