module demux(
	input s0,s1,ai,bi
	output reg a0,a1,a2,a3,b0,b1,b2,b3);
	always@(s0,s1,ai,bi)begin
		case({s1,s0})
			2'b00: case({ai,bi})
				2'b00: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000000;
				2'b01: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000001;
				2'b10: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00010000;
				2'b11: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00010001;
				endcase;
			2'b01: case({ai,bi})
				2'b00: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000000;
				2'b01: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000010;
				2'b10: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00100000;
				2'b11: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00100010;
				endcase;
			2'b10: case({ai,bi})
				2'b00: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000000;
				2'b01: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000100;
				2'b10: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b01000000;
				2'b11: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b01000100;
				endcase;
			2'b11: case({ai,bi})
				2'b00: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00000000;
				2'b01: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b00001000;
				2'b10: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b10000000;
				2'b11: {a3,a2,a1,a0,b3,b2,b1,b0}=8'b10001000;
				endcase;
		endcase
	end
endmodule