
\section{Projets d'intégration en recherche et en enseignement}\vspace{1cm}
\subsection{Projet d'intégration en enseignement}\vspace{2em}
\subsubsection{Contexte}
Le contexte des activités d'enseignement à l'IMT Atlantique est particulier puisque, suite à la récente fusion, l'ensemble du contenu de formation est revu. Désormais, les étudiants de première année suivront des formations de tronc commun dont le rôle est de bâtir un socle commun. Ce tronc commun sert également à présenter aux élèves les Thématiques d'ApproFondissement (TAF). Chaque étudiant doit choisir une TAF pour chacune des deuxième et troisième années. La TAF est constituée de plusieurs Unités d'Enseignement (UE). 3 soit obligatoires (UE c\oe{}urs). 6 sont choisies par les étudiants parmi une liste propre à la TAF (UE électives). L'équipe pédagogique d'une TAF propose un certain nombre d'UE électives (4 dans le cas de la TAF SEH). Les UE restantes de la liste d'UE électives sont celles d'autres TAF. Les 3 dernières UE peuvent être choisies par l'étudiant parmi n'importe quelle UE proposée par l'IMT Atlantique.
Les enseignants-chercheurs du département \'Electronique sont principalement impliqués dans deux TAF. La première est la TAF Systèmes Embarqués Hétérogènes (SEH). La seconde est nommée Conception d'Objets Communicants (CoOC).

\subsubsection{Enseignements de 1\textsuperscript{ère} année}

Dans les enseignements de première année, je suis opérationnel pour l'enseignement de l'électronique numérique. Mes expériences d'enseignement correspondent en effet aux sujets abordés (cf \ref{subsubsec:loto}, \ref{subsubsec:reconf}, \ref{subsubsec:rsi}, \ref{subsubsec:en1}).
 Le sujet du premier TP est par exemple la conception d'un projet Loto, tel que j'ai pu l'enseigner à l'ENSEIRB-MATMECA (cf. \ref{subsubsec:loto}).

\subsubsection{TAF Systèmes Embarqués Hétérogènes}
L'objectif de cette TAF est de former les étudiants ingénieurs à la conception et à la mise en \oe{}uvre de systèmes embarqués et hétérogènes. Les étudiants doivent développer une double compétence logicielle et matérielle. J'ai eu au cours de mon parcours de nombreuses expériences dans ces deux compétences. Dans la suite de cette section, je vais lister les différentes UE de la TAF SEH et montrer que je peux intervenir dans chacune d'entre elles. Une emphase particulière est mise sur l'UE élective 4, car il existe un besoin particulier dans cette UE après le départ de l'enseignant qui en était responsable. Je montre pourquoi je pense pouvoir la prendre en charge à moyen terme.

\paragraph{UE C\oe{}ur 1 : Circuits intégrés numériques et analogiques}
Le sujet de cette UE est la conception de circuits numériques et analogiques. Le langage VHDL est abordé avec un FPGA comme cible.
J'ai une expérience certaine dans ces domaines du fait des mes enseignements à l'ENSEIRB-MATMECA (cf. \ref{subsubsec:loto}, \ref{subsubsec:reconf}, \ref{subsubsec:rsi}, \ref{subsubsec:en1}).

\paragraph{UE C\oe{}ur 2 : Méthodologies - de l'algorithme à la puce}
Sont abordées dans cette UE des méthodologies de conception de circuits numériques ou analogiques à partir d'une description algorithmiques et de contriantes de performances et de complexité. J'ai suivi à Polytechnique Montréal un cours très proche donné par le Pr. Jean-Pierre David (ELE8307 - \url{http://www.groupes.polymtl.ca/ele8307/}). Dans le cadre de ce cours est par exemple abordée la méthodologie des machines algorithmiques qui permet de passer d'un algorithme décrit en C à une architecture matérielle composée d'une unité de contrôle et d'une unité de calcul. Ces problématiques me sont donc familières et je pourrai apporter une approche nouvelle.

\paragraph{UE C\oe{}ur 3 : Systèmes Embarqués}
J'ai effectué une formation d'ingénieur par apprentissage à l'ENSEIRB-MATMECA, dans la filière Systèmes \'Electroniques Embarqués. Dans le cadre de cette formation j'ai abordé les principaux thèmes de cette UE, la configuration d'un système d'exploitation temps réel, le développement de pilotes matériels, les différents bus de communications. Ensuite et surtout, j'ai développé ces compétences au sein de mon entreprise d'accueil, WorldCast Systems, au sein de laquelle j'ai travaillé sur la programmation de pilotes pour contrôler les différents éléments d'émetteurs pour la radio FM.

\paragraph{UE \'Elective 1 : Conception haut niveau de circuits}
En plus d'un stage sur le test de puces au cours duquel les étudiants sont amenées à se déplacer à Grenoble, les méthodologies de conception ASIP sont abordées. Ces méthodologies sont aux c\oe{}ur de mes travaux de thèse, et j'ai publié deux articles sur des architectures ASIP spécialisées dans le décodage de codes polaires \cite{Leonardon2018b,Leonardon2018a}. Les outils utilisés dans les TP sur les ASIP sont ceux de Tensilica avec lesquels je suis très familiers.
\`A moyen termes, nous pourrions cependant réfléchir à concevoir des travaux pratiques en utilisant des processeurs TTA (Transport Triggered Architectures) à l'aide de l'outil TCE (\url{http://openasip.org/}). L'avantage de cet outil du point de vue pédagogique est que le modèle matériel du processeur généré par l'outil est décrit en langage VHDL lisible. Il s'agit de plus d'un logiciel libre, aussi toutes les fonctionnalités sont accessibles contrairement aux outils Tensilica qui sont liés à une licence.
Les méthodologies de synthèse de haut niveau (HLS : High Level Synthesis) sont également abordées. Je n'ai pas encore d'expérience dans ce domaine mais, maîtrisant les outils de conceptions numérique et le langage C, je pense avoir toutes les compétences pour progresser rapidement.

\paragraph{UE \'Elective 2 \& 3 : Intelligence artificielle - algorithmes \& implémentation}
Je n'ai pas d'expériences particulière sur les thématiques d'intelligence artificielle et d'apprentissage profond. Toutefois, je pense que je pourrai, après m'être mis à niveau sur ces sujets, accompagner les étudiants sur l'implémentation d'algorithme sur FPGA, VHDL ou sur des implémentations logicielles.

\paragraph{UE \'Elective 4 : Systèmes embarqués et calcul parallèle}
Après avoir échangé avec le responsable de la TAF SEH, Amer Baghdadi, il apparaît que cette TAF ayant pour sujet le calcul parallèle a doit être reprise en main puisque l'ancien responsable ne pourra plus l'assurer. J'aimerais faire des propositions en ce sens.
J'identifie deux sujets importants qui ne me semblent pas abordés dans les autres UE et pourraient être accentuées dans celle-ci.
\begin{enumerate}
\item Dans les autres UE, le calcul parallèle sur processeurs généralistes n'est pas abordé. En effet, dans les processeurs modernes, il existe désormais des unités de calcul SIMD. Les processeurs embarqués dans les téléphones par exemple sont également multic\oe{}urs. Pour exploiter complètement les capacités de ces processeurs, qu'ils soient embarqués ou non, un développeur se doit de maîtriser cette programmation parallèle. \`A travers mes travaux de recherche et le projet AFF3CT, j'ai développé des compétences solides dans ce domaine : utilisation des jeux d'instructions SIMD des processeurs x86 et ARM, mise en \oe{}uvre du parallélisme multifils / multic\oe{}urs, mise en \oe{}uvre du parallélisme multin\oe{}uds.
\item Une des ambitions de la TAF est de former les ingénieurs à concevoir des solutions logicielles complexes. Pour cela, il me semble nécessaire d'aborder des compétences de génie logiciel de base, comme la programmation orientée objet, les logiciels de suivi de version ou encore des outils d'intégration continue.
\end{enumerate}

Le cours devra donc aborder : 
\begin{itemize}
    \item Architecture pipeline
    \item Parallélisme de données (SIMD)
    \item Parallélisme d'instructions (superscalaire, VLIW, architectures mulic\oe{}urs, multifils)
    \item Mémoires partagées
    \item Calcul distribué (MPI)
\end{itemize}

Les TPs se baseront sur l'utilisation du langage C++11. La librairie MIPP pourra être déployée pour l'utilisation des instructions SIMD (\url{https://github.com/aff3ct/MIPP}). La librairie standard pourra être utilisée pour la gestion de l'exécution multifils. La librairie openmpi pourra être utilisée pour effectuer des calculs distribués. Chacun de ces points sera illustré par un TP dans lequel les étudiants devront accélérer un algorithme parallélisable (multiplication de matrices, simulations Monte Carlo).
Dans ces TPs seront abordés aussi des problématiques de programmation orientée objet pour lequel le langage C++ est propice.
Le gestionnaire de version Git sera utilisé pour divulguer les codes sources du TP. Les étudiants devront l'utiliser pour gérer leur code source et proposer un rendu final.
Les étudiants devront mettre en \oe{}uvre ces techniques au cours d'un projet.

\subsubsection{TAF Conception d'Objets Communicants}

La TAF CoOC est une thématique d'approfondissement transdisciplinaire. L'étudiant devra développer des compétences techniques de conception, de gestion de projet et également aborder des problématiques éthiques en lien avec les données personnelles et de santé. Une UE c\oe{}ur est nommée "Conception Centrée Utilisateur". J'ai une expérience dans le développement d'IHM et le maquettage. Au sein de l'entreprise WorldCast Systems, où j'ai mené à bien le développement d'une IHM, de l'analyse fonctionnelle jusqu'à la programmation (lien vers le mémoire : \url{https://bit.ly/2V7fUtN}).

Un projet "fil rouge" sera également proposé durant l'année aux élèves. Je pourrais également assurer le suivi de projets.



\newpage
\subsection{Projet d'intégration en recherche}\vspace{2em}

Les thèmes que j'ai abordés au cours de ma thèse, et présentés en section \ref{subsec:rech}, sont très proches de celles des membres du département électronique de l'IMT Atlantique. En effet, depuis les travaux du Pr. Claude Berrou et l'invention des Turbocodes, les codes correcteurs d'erreurs, les algorithmes de décodage et les architectures les implémentant constituent le c\oe{}ur des articles scientifiques, brevets et projets proposés. Ma thèse porte sur des implémentations logicielles et matérielles d'algorithmes de décodage de codes polaires, une nouvelle famille de codes correcteurs d'erreurs. Le lien est donc évident. Dans la suite de cette section, je dresse quelques propositions de collaborations futures.

% Ajouter des citations
\subsubsection{Méthodologies ASIP}
De nombreux travaux des membres du département électronique portent sur la conception de processeurs suivant des méthodologies ASIP. L'intérêt de ce type d'architectures est qu'elles constituent des compromis pertinents entre la flexibilité de processeurs programmables et l'efficacité d'architectures matérielles dédiées. Ces processeurs ASIP peuvent être utilisés pour implémenter des décodeurs de codes correcteurs d'erreurs, comme c'est le cas dans mes travaux de thèse, ou dans les différents travaux du Pr. Amer Baghdadi sur ce sujet.

\subsubsection{Codes Polaires}
En tant que nouveaux venus dans la famille des codes correcteurs d'erreurs, les codes polaires suscitent l'intérêt de toute la communauté. Sélectionnés pour être intégrée dans le futur standard 5G, ils sont le sujet de nombreux travaux. Mes travaux de thèse m'on procuré une expertise certaine sur cette famille de codes correcteurs d'erreurs. Mes contributions principales portent sur des implémentations des algorithmes de décodage. Aussi, je possède une connaissance fine de la grande variété d'algorithmes disponibles. J'aimerais proposer dans le futur de nouvelles variantes des algorithmes de décodage en adéquation avec des architectures matérielles de processeurs généralistes ou spécialisés. Je m'intéresse également à la construction des codes polaires et à son évolution : définition de méthodes de poinçonnage, méthodes de définition des bits gelés, codes multinoyaux, codes polaires convolutifs. Enfin, dans les premiers mois de ma thèse, j'ai également exploré les algorithmes de décodage de codes polaires à sortie souples (SCAN, BP) en vue de les intégrer dans des schémas de décodage itératifs. Cet axe de recherche pourrait être développé avec l'aide de certains membres de l'équipe qui disposent de compétences dans le domaines des processus itératifs.
Du coté du département électronique l'IMT Atlantique, les codes polaires sont également à l'étude et considéré comme un sujet d'avenir, comme en atteste par exemple une thèse en cours sur l'implémentation matérielle de l'algorithme de décodage à liste. 

\subsubsection{Simulation}
Comme montré dans la section \ref{subsec:rech}, une grande partie de mes travaux a porté sur des implémentations logicielles d'algorithmes de décodage et sur la mise en \oe{}uvre de simulations à très hauts débits. Or, ces simulations sont capitales dans les travaux de recherche des chercheurs. Simuler un canal de communication complexe ou bien évaluer des taux d'erreur trames très bas constituent des tâches d'une complexité calculatoire extrême. Il s'agit alors d'un défi à relever pour mener à bien des campagnes expérimentales.

\subsubsection{Démonstrateur}
Dans le cadre du projet Fantastic 5G, un démonstrateur a été réalisé par l'équipe du département électronique de l'IMT Atlantique. De tels démonstrateurs sont nécessaires pour valider les découvertes théoriques. Ils sont également un excellent vecteur de communication avec les membres de la communauté. Dans le domaine des communications numériques, la conception de démonstrateurs de ce type est désormais facilité par l'existence de modules de radio logicielle. La mise en \oe{}uvre de systèmes basés sur de la radio logicielle est une activité qui me semble pertinente.
\vspace{2em}
\subsection{Perspectives de collaborations internationales}
Il est attendu du candidat de pouvoir justifier d'une expérience à l'étranger.
J'ai effectué mon doctorat en cotutelle entre l'Université de Bordeaux, en France, et l'\'Ecole Polytechnique de Montréal, au Canada.
J'ai également collaboré avec des chercheurs de l'Université de Tampere pour une de mes contributions.
Dans cette section, je donne quelques perspectives de collaborations internationales.

\subsubsection{\'Ecole Polytechnique de Montréal, Canada}
Ayant travaillé pendant 18 mois à Polytechnique Montréal, j'ai eu l'occasion de créer de nombreux liens avec des professeurs et étudiants. Parmi eux, le Pr. Yvon Savaria fut mon directeur de thèse. Sa lettre de recommandation (section \ref{subsec:yvon}) est jointe. Notre collaboration ayant été agréable et fructueuse par le passé, nous souhaitons continuer à travailler ensemble dans le futur. Yvon Savaria travaille depuis de nombreuses années sur des thématiques du domaine de l'électronique. Les interactions possibles sont nombreuses : thèses en cotutelles, financement de projet par des industriels partenaires, stages ingénieur, master.
Le Pr. Pierre Langlois est coauteur d'un de mes articles sur une implémentation ASIP \cite{Leonardon2018a}. Il s'intéresse en effet beaucoup à ce type d'architecture, que ce soit en enseignement ou en recherche. Nous conservons de bons rapports et cette thématique d'implémentation ASIP pourrait être un point de rencontre.

\subsubsection{Université McGill, Canada}
L'équipe du Pr. Warren Gross est un contributeur majeur du domaine des codes correcteurs d'erreur. J'ai des contacts très réguliers avec le Dr. Thibaud Tonnellier qui, comme moi, a effectué sa thèse au sein du laboratoire IMS. Nous sommes tous deux coauteurs d'un article sur le logiciel AFF3CT et d'un autre en cours de soumission. Encore une fois, il sera possible de créer des partenariats sous la forme d'échanges d'étudiants ou bien de thèse en cotutelle.

\subsubsection{Université de Tampere, Finlande}
Mes travaux sur le décodeur de code polaires d'architecture TTA m'a amené à collaborer avec Pekka Jääskeläinen de l'Université de Tampere. Coauteur de l'un de mes articles, nous avons pour ambition de continuer à travailler ensemble. Le paradigme TTA me paraît en effet prometteur et les outils développés dans le projet TCE sont pertinents. Ces outils pourraient être utilisés pour des implémentations matérielles de décodeurs de codes correcteurs d'erreurs ou d'autres fonctionnalités d'une chaîne de communication. 
