Fitter report for aca_nios_intro
Thu Jul 10 21:56:31 2014
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Fitter Automatic Asynchronous Signal Pipelining Statistics
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Output Pin Default Load For Reported TCO
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Other Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 10 21:56:30 2014    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; aca_nios_intro                           ;
; Top-level Entity Name              ; nios_sys                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 10,132 / 18,752 ( 54 % )                 ;
;     Total combinational functions  ; 8,301 / 18,752 ( 44 % )                  ;
;     Dedicated logic registers      ; 6,263 / 18,752 ( 33 % )                  ;
; Total registers                    ; 6381                                     ;
; Total pins                         ; 95 / 315 ( 30 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 148,480 / 239,616 ( 62 % )               ;
; Embedded Multiplier 9-bit elements ; 8 / 52 ( 15 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                             ; Off                            ;
; Perform Register Duplication for Performance                               ; On                             ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; On                             ; Off                            ;
; Fitter Effort                                                              ; Standard Fit                   ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.32        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ;  17.3%      ;
;     4 processors           ;  15.8%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                 ; Action                        ; Operation          ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                            ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[2]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[3]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[4]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[5]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[6]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[7]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[8]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[9]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[10]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[11]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[12]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[13]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[14]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[15]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[16]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[17]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[2]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[3]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[4]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[5]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[6]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[7]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[8]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[9]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[10]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[11]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[12]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[13]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[14]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[15]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[16]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[17]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[2]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[3]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[4]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[5]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[6]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[7]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[8]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[9]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[10]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[11]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[12]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[13]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[14]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[15]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[16]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[17]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[2]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[3]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[4]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[5]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[6]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[7]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[8]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[9]                                                                                                                ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[10]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[11]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[12]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[13]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[14]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[15]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[16]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|MultxD[17]                                                                                                               ; Packed Register               ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[0]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[0]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[1]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[1]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[2]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[2]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[3]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[3]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[4]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[4]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[5]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[6]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[6]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[7]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[7]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[8]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[8]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[9]                                                                                 ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[9]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[10]                                                                                ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[10]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_addr_from_the_sdram_0[11]                                                                                ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_addr[11]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_ba_from_the_sdram_0[0]                                                                                   ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_ba_from_the_sdram_0[1]                                                                                   ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_we_n_from_the_sdram_0                                                                                    ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                  ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                            ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                  ; Inverted                      ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_cas_n_from_the_sdram_0                                                                                   ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                  ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                            ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                  ; Inverted                      ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_ras_n_from_the_sdram_0                                                                                   ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                  ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                            ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                  ; Inverted                      ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_cs_n_from_the_sdram_0                                                                                    ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                  ; Inverted                      ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[0]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[0]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[0]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[1]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[1]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[1]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[2]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[2]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[2]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[3]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[3]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[3]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[4]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[4]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[4]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[5]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[5]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[5]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[6]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[6]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[6]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[7]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[7]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[7]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[8]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[8]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[8]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[9]                                                                                                                                 ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[9]                                                                            ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[9]                                                                                                                                 ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                           ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[10]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[10]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[10]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[11]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[11]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[11]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[12]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[12]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[12]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[13]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[13]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[13]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[14]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[14]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[14]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[15]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[15]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[15]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[16]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[16]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[16]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[16]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[17]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[17]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[17]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[17]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[18]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[18]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[18]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[18]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[19]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[19]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[19]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[19]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[20]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[20]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[20]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[20]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[21]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[21]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[21]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[21]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[22]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[22]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[22]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[22]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[23]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[23]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[23]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[23]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[24]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[24]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[24]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[24]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[25]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[25]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[25]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[25]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[26]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[26]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[26]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[26]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[27]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[27]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[27]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[27]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[28]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[28]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[28]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[28]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[29]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[29]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[29]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[29]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[30]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[30]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[30]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[30]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[31]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[31]                                                                           ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_data[31]                                                                                                                                ; Duplicated                    ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|m_data[31]~_Duplicate_1                                          ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dqm_from_the_sdram_0[0]                                                                                  ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dqm_from_the_sdram_0[1]                                                                                  ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_dqm[2]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dqm_from_the_sdram_0[2]                                                                                  ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|m_dqm[3]                                                                                                                                  ; Packed Register               ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; zs_dqm_from_the_sdram_0[3]                                                                                  ; DATAIN           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe                                                                                                                                        ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[0]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe                                                                                                                                        ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_1                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[1]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_2                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[2]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_3                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[3]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_4                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[4]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_5                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[5]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_6                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[6]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_7                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[7]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_8                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[8]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_9                                                  ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                           ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[9]                                                                            ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                           ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_10                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[10]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_11                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[11]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_12                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[12]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_13                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[13]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_14                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[14]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_15                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[15]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_16                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[16]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_17                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[17]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_18                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[18]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_19                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[19]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_20                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[20]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_21                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[21]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_22                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[22]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_23                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[23]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_24                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[24]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_25                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[25]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_26                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[26]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_27                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[27]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_28                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[28]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_29                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[29]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_30                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[30]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                          ; Duplicated                    ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_31                                                 ; REGOUT           ;                       ;
; nios_sys_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                          ; Packed Register               ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[31]                                                                           ; OE               ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[0]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[0]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[1]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[1]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[2]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[2]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[3]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[3]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[4]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[4]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[5]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[5]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[6]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[6]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[7]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[7]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[8]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[8]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[9]                                                                                                                                ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[9]                                                                            ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[10]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[10]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[11]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[11]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[12]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[12]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[13]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[13]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[14]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[14]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[15]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[15]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[16]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[16]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[17]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[17]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[18]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[18]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[19]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[19]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[20]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[20]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[21]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[21]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[22]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[22]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[23]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[23]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[24]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[24]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[25]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[25]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[26]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[26]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[27]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[27]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[28]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[28]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[29]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[29]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[30]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[30]                                                                           ; COMBOUT          ;                       ;
; nios_sys_sdram_controller:sdram_controller|za_data[31]                                                                                                                               ; Packed Register               ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; zs_dq_to_and_from_the_sdram_0[31]                                                                           ; COMBOUT          ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Add1~0                                                                                                                        ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Add3~1                                                                                                                        ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Selector21~0                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Selector30~0                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop0~_wirecell                                                                                                                                  ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop1~_wirecell                                                                                                                                  ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop2~_wirecell                                                                                                                                  ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop3~_wirecell                                                                                                                                  ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|Add2~1                                ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|p1_burst_uncompress_address_offset[0] ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Add0~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Add1~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Add1~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Add4~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Add7~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Add7~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[0]~9                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[1]~8                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[2]~7                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[3]~6                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[4]~5                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[5]~4                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[6]~3                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[7]~2                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[8]~1                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[9]~0                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount~29                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount~30                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector14~4                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector14~6                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector35~0                                                                                                                            ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector35~1                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector49~2                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Add0~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Add1~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Add1~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Add4~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Add7~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Add7~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[0]~9                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[1]~8                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[2]~7                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[3]~6                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[4]~5                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[5]~4                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[6]~3                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[7]~2                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[8]~1                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[9]~0                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount~29                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount~30                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector14~4                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector14~6                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector35~0                                                                                                                            ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector35~1                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector49~3                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Add0~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Add1~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Add1~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Add4~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Add7~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Add7~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[0]~9                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[1]~8                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[2]~7                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[3]~6                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[4]~5                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[5]~4                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[6]~3                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[7]~2                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[8]~1                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[9]~0                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount~12                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount~13                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector14~4                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector14~6                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector35~0                                                                                                                            ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector35~1                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector49~2                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Add0~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Add1~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Add1~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Add4~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Add7~0                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Add7~1                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[0]~9                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[1]~8                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[2]~7                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[3]~6                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[4]~5                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[5]~4                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[6]~3                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[7]~2                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[8]~1                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[9]~0                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount~29                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount~30                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector14~4                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector14~6                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector35~0                                                                                                                            ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector35~1                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector49~3                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~2                                                                                                                             ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                          ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1~0                                                                                                                                     ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                       ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                       ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg~0                                                                                               ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg~1                                                                                               ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                  ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~18                                                                                                                                ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cpu_0:cpu_0|Add1~1                                                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cpu_0:cpu_0|Add2~0                                                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cpu_0:cpu_0|Add2~1                                                                                                                                                          ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cpu_0:cpu_0|E_arith_result[0]~4                                                                                                                                             ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_cpu_0:cpu_0|E_logic_result[0]~29                                                                                                                                            ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_dma:dma|p1_readaddress~1                                                                                                                                                    ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_dma:dma|reset_n_OTERM1                                                                                                                                                      ; Pipelined Asynchronous Signal ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_dma:dma|reset_n_OTERM3                                                                                                                                                      ; Pipelined Asynchronous Signal ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_dma:dma|reset_n_OTERM5                                                                                                                                                      ; Pipelined Asynchronous Signal ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_dma:dma|reset_n~clkctrl                                                                                                                                                     ; Deleted                       ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_jtag_uart_0:jtag_uart_0|Add0~1                                                                                                                                              ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
; nios_sys_jtag_uart_0:jtag_uart_0|LessThan1~0                                                                                                                                         ; Modified                      ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                             ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Automatic Asynchronous Signal Pipelining Statistics                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------+-----------------+-----------------------------+-------------------------------------------------+
; Asynchronous Signal                                                                                                                   ; Pipeline Stages ; Pipeline Registers Inserted ; Notes                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------+-----------------+-----------------------------+-------------------------------------------------+
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl     ; 0               ; 0                           ; Asynchronous signal was not pipelineable        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~clkctrl                                                         ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; distancecore:distancecore_3|CustomReader:c_0|process_0~1clkctrl                                                                       ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; distancecore:distancecore_1|CustomReader:c_0|SumReset                                                                                 ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; distancecore:distancecore_3|CustomReader:c_0|SumReset                                                                                 ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; distancecore:distancecore_0|CustomReader:c_0|SumReset                                                                                 ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; distancecore:distancecore_2|CustomReader:c_0|SumReset                                                                                 ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|VoterReset                                                                     ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; reset_n                                                                                                                               ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|process_0~0                                                                    ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|DistReset[3]                                                                   ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                      ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~clkctrl                              ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                     ; 0               ; 0                           ; Asynchronous signal does not require pipelining ;
; nios_sys_dma:dma|reset_n                                                                                                              ; 2               ; 3                           ;                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+-----------------+-----------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                         ;
+-----------------------------+---------------------------+--------------+---------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To                            ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+---------------------------------------+---------------+----------------------------+
; Location                    ;                           ;              ; Reset_n                               ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                           ;              ; clk_1                                 ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                           ;              ; usbfifoctrl_0_conduit_end_8_export[0] ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                           ;              ; usbfifoctrl_0_conduit_end_8_export[1] ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                           ;              ; usbfifoctrl_0_conduit_end_8_export[2] ; PIN_Y21       ; QSF Assignment             ;
; Location                    ;                           ;              ; usbfifoctrl_0_conduit_end_export      ; PIN_M5        ; QSF Assignment             ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[0]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[10]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[11]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[12]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[13]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[14]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[15]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[16]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[17]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[18]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[19]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[1]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[20]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[21]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[22]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[23]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[24]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[25]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[26]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[27]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[28]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[29]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[2]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[30]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[31]~reg0                      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[3]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[4]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[5]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[6]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[7]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[8]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sys_sdram_controller ;              ; za_data[9]~reg0                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[0]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[10]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[11]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[12]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[13]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[14]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[15]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[16]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[17]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[18]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[19]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[1]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[20]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[21]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[22]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[23]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[24]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[25]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[26]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[27]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[28]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[29]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[2]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[30]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[31]                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[3]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[4]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[5]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[6]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[7]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[8]                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sys_sdram_controller ;              ; m_data[9]                             ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+---------------------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 14850 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 14850 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 14630   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 211     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 9       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Giovanni/Desktop/tesi_pulita/knn_acc_par4/aca_nios_intro.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 10,132 / 18,752 ( 54 % )    ;
;     -- Combinational with no register       ; 3869                        ;
;     -- Register only                        ; 1831                        ;
;     -- Combinational with a register        ; 4432                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 4596                        ;
;     -- 3 input functions                    ; 2156                        ;
;     -- <=2 input functions                  ; 1549                        ;
;     -- Register only                        ; 1831                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 7251                        ;
;     -- arithmetic mode                      ; 1050                        ;
;                                             ;                             ;
; Total registers*                            ; 6,381 / 19,649 ( 32 % )     ;
;     -- Dedicated logic registers            ; 6,263 / 18,752 ( 33 % )     ;
;     -- I/O registers                        ; 118 / 897 ( 13 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 750 / 1,172 ( 64 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 95 / 315 ( 30 % )           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )              ;
;                                             ;                             ;
; Global signals                              ; 10                          ;
; M4Ks                                        ; 52 / 52 ( 100 % )           ;
; Total block memory bits                     ; 148,480 / 239,616 ( 62 % )  ;
; Total block memory implementation bits      ; 239,616 / 239,616 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 52 ( 15 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global clocks                               ; 10 / 16 ( 63 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 18% / 18% / 18%             ;
; Peak interconnect usage (total/H/V)         ; 29% / 31% / 29%             ;
; Maximum fan-out                             ; 3065                        ;
; Highest non-global fan-out                  ; 336                         ;
; Total fan-out                               ; 51221                       ;
; Average fan-out                             ; 3.18                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 9985 / 18752 ( 53 % ) ; 147 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 3804                  ; 65                    ; 0                              ;
;     -- Register only                        ; 1811                  ; 20                    ; 0                              ;
;     -- Combinational with a register        ; 4370                  ; 62                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 4543                  ; 53                    ; 0                              ;
;     -- 3 input functions                    ; 2118                  ; 38                    ; 0                              ;
;     -- <=2 input functions                  ; 1513                  ; 36                    ; 0                              ;
;     -- Register only                        ; 1811                  ; 20                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 7132                  ; 119                   ; 0                              ;
;     -- arithmetic mode                      ; 1042                  ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 6299                  ; 82                    ; 0                              ;
;     -- Dedicated logic registers            ; 6181 / 18752 ( 33 % ) ; 82 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 118                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 738 / 1172 ( 63 % )   ; 13 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 95                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 52 ( 15 % )       ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 148480                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 239616                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M4K                                         ; 52 / 52 ( 100 % )     ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 2 / 20 ( 10 % )       ; 4 / 20 ( 20 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 6428                  ; 119                   ; 2                              ;
;     -- Registered Input Connections         ; 6293                  ; 93                    ; 0                              ;
;     -- Output Connections                   ; 165                   ; 81                    ; 6303                           ;
;     -- Registered Output Connections        ; 1                     ; 41                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 51005                 ; 763                   ; 6309                           ;
;     -- Registered Connections               ; 24432                 ; 457                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 90                    ; 198                   ; 6305                           ;
;     -- sld_hub:auto_hub                     ; 198                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 6305                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 22                    ; 15                    ; 2                              ;
;     -- Output Ports                         ; 45                    ; 33                    ; 4                              ;
;     -- Bidir Ports                          ; 48                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 22                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 4                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 23                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FLAGB_n_to_the_usbFIFOCtrl_0 ; N4    ; 1        ; 0            ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC_n_to_the_usbFIFOCtrl_0 ; P6    ; 1        ; 0            ; 9            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_0                        ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_1_clk_in_clk             ; B12   ; 4        ; 24           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_1_clk_in_reset_reset_n   ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_n                      ; B3    ; 3        ; 1            ; 27           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; FIFO_add_from_the_usbFIFOCtrl_0[0] ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_add_from_the_usbFIFOCtrl_0[1] ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_oe_n_from_the_usbFIFOCtrl_0   ; U2    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_pktend_from_the_usbFIFOCtrl_0 ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_rd_n_from_the_usbFIFOCtrl_0   ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_wr_n_from_the_usbFIFOCtrl_0   ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; altpll_0_c1_clk                    ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; led_from_the_usbFIFOCtrl_0[0]      ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_from_the_usbFIFOCtrl_0[1]      ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_from_the_usbFIFOCtrl_0[2]      ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[0]         ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[1]         ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[2]         ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[3]         ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[4]         ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[5]         ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[6]         ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_0[7]         ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[0]        ; AB13  ; 7        ; 29           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[10]       ; AB12  ; 7        ; 29           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[11]       ; U8    ; 8        ; 5            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[1]        ; U13   ; 7        ; 31           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[2]        ; U14   ; 7        ; 39           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[3]        ; V15   ; 7        ; 46           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[4]        ; V14   ; 7        ; 37           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[5]        ; Y13   ; 7        ; 31           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[6]        ; AA12  ; 7        ; 29           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[7]        ; AA11  ; 8        ; 24           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[8]        ; W11   ; 8        ; 20           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_addr_from_the_sdram_0[9]        ; U9    ; 8        ; 13           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_ba_from_the_sdram_0[0]          ; AB11  ; 8        ; 24           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_ba_from_the_sdram_0[1]          ; Y10   ; 8        ; 15           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_cas_n_from_the_sdram_0          ; Y5    ; 8        ; 3            ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_cke_from_the_sdram_0            ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_cs_n_from_the_sdram_0           ; Y7    ; 8        ; 5            ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_dqm_from_the_sdram_0[0]         ; AB5   ; 8        ; 3            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_dqm_from_the_sdram_0[1]         ; Y9    ; 8        ; 11           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_dqm_from_the_sdram_0[2]         ; AB17  ; 7        ; 37           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_dqm_from_the_sdram_0[3]         ; U15   ; 7        ; 46           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_ras_n_from_the_sdram_0          ; Y6    ; 8        ; 3            ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; zs_we_n_from_the_sdram_0           ; AA5   ; 8        ; 3            ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------+---------------------+
; Name                                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                 ; Output Enable Group ;
+---------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------+---------------------+
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[0]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[10] ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[11] ; P5    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[12] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[13] ; P1    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[14] ; R5    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[15] ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[1]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[2]  ; W4    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[3]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[4]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[5]  ; W3    ; 1        ; 0            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[6]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[7]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[8]  ; N3    ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbFIFOCtrl:usbfifoctrl_0|state.W1                   ; -                   ;
; zs_dq_to_and_from_the_sdram_0[0]            ; W7    ; 8        ; 9            ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[10]           ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[11]           ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[12]           ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[13]           ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[14]           ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[15]           ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[16]           ; W14   ; 7        ; 35           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[17]           ; AB14  ; 7        ; 33           ; 0            ; 2           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[18]           ; AB15  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[19]           ; AA15  ; 7        ; 35           ; 0            ; 3           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[1]            ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[20]           ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[21]           ; W16   ; 7        ; 46           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[22]           ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[23]           ; Y17   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[24]           ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[25]           ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[26]           ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[27]           ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[28]           ; W15   ; 7        ; 39           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[29]           ; Y14   ; 7        ; 39           ; 0            ; 1           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[2]            ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[30]           ; AA14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[31]           ; AA13  ; 7        ; 29           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[3]            ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[4]            ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[5]            ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[6]            ; U10   ; 8        ; 13           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[7]            ; AB10  ; 8        ; 22           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[8]            ; V11   ; 8        ; 20           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
; zs_dq_to_and_from_the_sdram_0[9]            ; AA10  ; 8        ; 22           ; 0            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_sys_sdram_controller:sdram_controller|always5~0 ; -                   ;
+---------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 41 ( 66 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 7        ; 26 / 40 ( 65 % ) ; 3.3V          ; --           ;
; 8        ; 29 / 43 ( 67 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                              ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; zs_we_n_from_the_sdram_0                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; zs_dq_to_and_from_the_sdram_0[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; zs_dq_to_and_from_the_sdram_0[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; zs_dq_to_and_from_the_sdram_0[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; zs_dq_to_and_from_the_sdram_0[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; zs_dq_to_and_from_the_sdram_0[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; zs_addr_from_the_sdram_0[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; zs_addr_from_the_sdram_0[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; zs_dq_to_and_from_the_sdram_0[31]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; zs_dq_to_and_from_the_sdram_0[30]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; zs_dq_to_and_from_the_sdram_0[19]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; zs_dq_to_and_from_the_sdram_0[27]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; zs_dq_to_and_from_the_sdram_0[25]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; zs_dq_to_and_from_the_sdram_0[24]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; zs_dqm_from_the_sdram_0[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; zs_dq_to_and_from_the_sdram_0[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; zs_dq_to_and_from_the_sdram_0[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; zs_dq_to_and_from_the_sdram_0[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; zs_dq_to_and_from_the_sdram_0[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; zs_dq_to_and_from_the_sdram_0[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; zs_ba_from_the_sdram_0[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; zs_addr_from_the_sdram_0[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; zs_addr_from_the_sdram_0[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; zs_dq_to_and_from_the_sdram_0[17]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; zs_dq_to_and_from_the_sdram_0[18]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; zs_dq_to_and_from_the_sdram_0[20]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; zs_dqm_from_the_sdram_0[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; zs_dq_to_and_from_the_sdram_0[26]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; zs_dq_to_and_from_the_sdram_0[22]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; reset_n                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; clk_1_clk_in_clk                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 280        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                         ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                         ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                         ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                         ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk_0                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; clk_1_clk_in_reset_reset_n                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; FIFO_wr_n_from_the_usbFIFOCtrl_0            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; FIFO_rd_n_from_the_usbFIFOCtrl_0            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[10] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[9]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[8]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; FLAGB_n_to_the_usbFIFOCtrl_0                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[13] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[12] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[11] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; FLAGC_n_to_the_usbFIFOCtrl_0                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[15] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[14] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; FIFO_add_from_the_usbFIFOCtrl_0[0]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; FIFO_add_from_the_usbFIFOCtrl_0[1]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; FIFO_pktend_from_the_usbFIFOCtrl_0          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; FIFO_oe_n_from_the_usbFIFOCtrl_0            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; altpll_0_c1_clk                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; zs_addr_from_the_sdram_0[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; zs_addr_from_the_sdram_0[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; zs_dq_to_and_from_the_sdram_0[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; zs_addr_from_the_sdram_0[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; zs_addr_from_the_sdram_0[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; zs_dqm_from_the_sdram_0[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; out_port_from_the_pio_0[1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; out_port_from_the_pio_0[0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[6]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[7]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; zs_dq_to_and_from_the_sdram_0[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; zs_dq_to_and_from_the_sdram_0[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; zs_dq_to_and_from_the_sdram_0[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; zs_addr_from_the_sdram_0[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; zs_addr_from_the_sdram_0[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; out_port_from_the_pio_0[3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; out_port_from_the_pio_0[2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[3]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[4]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[5]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[2]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; zs_dq_to_and_from_the_sdram_0[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; zs_dq_to_and_from_the_sdram_0[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; zs_cke_from_the_sdram_0                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; zs_addr_from_the_sdram_0[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; zs_dq_to_and_from_the_sdram_0[16]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; zs_dq_to_and_from_the_sdram_0[28]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; zs_dq_to_and_from_the_sdram_0[21]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; led_from_the_usbFIFOCtrl_0[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; out_port_from_the_pio_0[4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[0]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; FIFO_data_to_and_from_the_usbFIFOCtrl_0[1]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; zs_cas_n_from_the_sdram_0                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; zs_ras_n_from_the_sdram_0                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; zs_cs_n_from_the_sdram_0                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; zs_dqm_from_the_sdram_0[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; zs_ba_from_the_sdram_0[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; zs_addr_from_the_sdram_0[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; zs_dq_to_and_from_the_sdram_0[29]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; zs_dq_to_and_from_the_sdram_0[23]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 165        ; 6        ; out_port_from_the_pio_0[7]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; led_from_the_usbFIFOCtrl_0[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; out_port_from_the_pio_0[6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; led_from_the_usbFIFOCtrl_0[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; out_port_from_the_pio_0[5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                              ;
+----------------------------------+-------------------------------------------+-------------------------------------------+
; Name                             ; nios_sys_altpll_0:altpll_0|altpll:sd1|pll ; nios_sys_altpll_1:altpll_1|altpll:sd1|pll ;
+----------------------------------+-------------------------------------------+-------------------------------------------+
; SDC pin name                     ; altpll_0|sd1|pll                          ; altpll_1|sd1|pll                          ;
; PLL mode                         ; Normal                                    ; Normal                                    ;
; Compensate clock                 ; clock0                                    ; clock0                                    ;
; Compensated input/output pins    ; --                                        ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ; Off                                       ;
; Gate lock counter                ; --                                        ; --                                        ;
; Input frequency 0                ; 48.0 MHz                                  ; 24.0 MHz                                  ;
; Input frequency 1                ; --                                        ; --                                        ;
; Nominal PFD frequency            ; 48.0 MHz                                  ; 24.0 MHz                                  ;
; Nominal VCO frequency            ; 864.3 MHz                                 ; 768.0 MHz                                 ;
; VCO post scale K counter         ; --                                        ; --                                        ;
; VCO multiply                     ; --                                        ; --                                        ;
; VCO divide                       ; --                                        ; --                                        ;
; Freq min lock                    ; 27.78 MHz                                 ; 15.63 MHz                                 ;
; Freq max lock                    ; 55.56 MHz                                 ; 31.25 MHz                                 ;
; M VCO Tap                        ; 0                                         ; 0                                         ;
; M Initial                        ; 1                                         ; 1                                         ;
; M value                          ; 18                                        ; 32                                        ;
; N value                          ; 1                                         ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ; Off                                       ;
; PLL location                     ; PLL_1                                     ; PLL_3                                     ;
; Inclk0 signal                    ; clk_0                                     ; clk_1_clk_in_clk                          ;
; Inclk1 signal                    ; --                                        ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ; --                                        ;
+----------------------------------+-------------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                  ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name            ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------+
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk0 ; clock0       ; 1    ; 1   ; 48.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 18            ; 9/9 Even   ; 1       ; 0       ; altpll_0|sd1|pll|clk[0] ;
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk1 ; clock1       ; 3    ; 1   ; 144.0 MHz        ; 0 (0 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; altpll_0|sd1|pll|clk[1] ;
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk2 ; clock2       ; 3    ; 1   ; 144.0 MHz        ; 0 (0 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; 1       ; 0       ; altpll_0|sd1|pll|clk[2] ;
; nios_sys_altpll_1:altpll_1|altpll:sd1|_clk0 ; clock0       ; 4    ; 1   ; 96.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; altpll_1|sd1|pll|clk[0] ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                     ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |nios_sys                                                                                                         ; 10132 (1)   ; 6263 (0)                  ; 118 (118)     ; 148480      ; 52   ; 8            ; 0       ; 4         ; 95   ; 0            ; 3869 (1)     ; 1831 (0)          ; 4432 (0)         ; |nios_sys                                                                                                                                                                                                                                               ;              ;
;    |BaseQAddr:baseqaddr_0|                                                                                        ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 7 (7)            ; |nios_sys|BaseQAddr:baseqaddr_0                                                                                                                                                                                                                         ;              ;
;    |EmptyReg:emptyreg_0|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EmptyReg:emptyreg_0                                                                                                                                                                                                                           ;              ;
;    |EmptyReg:emptyreg_1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EmptyReg:emptyreg_1                                                                                                                                                                                                                           ;              ;
;    |EmptyReg:emptyreg_2|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EmptyReg:emptyreg_2                                                                                                                                                                                                                           ;              ;
;    |EmptyReg:emptyreg_3|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EmptyReg:emptyreg_3                                                                                                                                                                                                                           ;              ;
;    |EndTSetReg:endtsetreg_0|                                                                                      ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EndTSetReg:endtsetreg_0                                                                                                                                                                                                                       ;              ;
;    |EndTSetReg:endtsetreg_1|                                                                                      ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EndTSetReg:endtsetreg_1                                                                                                                                                                                                                       ;              ;
;    |EndTSetReg:endtsetreg_2|                                                                                      ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EndTSetReg:endtsetreg_2                                                                                                                                                                                                                       ;              ;
;    |EndTSetReg:endtsetreg_3|                                                                                      ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|EndTSetReg:endtsetreg_3                                                                                                                                                                                                                       ;              ;
;    |FullReg:fullreg_0|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|FullReg:fullreg_0                                                                                                                                                                                                                             ;              ;
;    |FullReg:fullreg_1|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|FullReg:fullreg_1                                                                                                                                                                                                                             ;              ;
;    |FullReg:fullreg_2|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|FullReg:fullreg_2                                                                                                                                                                                                                             ;              ;
;    |FullReg:fullreg_3|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|FullReg:fullreg_3                                                                                                                                                                                                                             ;              ;
;    |KnnWrapper:knnclasscore|                                                                                      ; 1999 (0)    ; 1361 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 628 (0)      ; 362 (0)           ; 1009 (0)         ; |nios_sys|KnnWrapper:knnclasscore                                                                                                                                                                                                                       ;              ;
;       |knnclass:c0|                                                                                               ; 1999 (6)    ; 1361 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 628 (6)      ; 362 (0)           ; 1009 (0)         ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0                                                                                                                                                                                                           ;              ;
;          |AvInterface:c8|                                                                                         ; 186 (186)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 7 (7)             ; 55 (55)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8                                                                                                                                                                                            ;              ;
;          |ControllerClass:c0|                                                                                     ; 103 (103)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 2 (2)             ; 47 (47)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0                                                                                                                                                                                        ;              ;
;          |DropDist:c6|                                                                                            ; 84 (4)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 4 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6                                                                                                                                                                                               ;              ;
;             |CompDist:\DropDistGen:0:CompDistBlk|                                                                 ; 21 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (15)      ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:0:CompDistBlk                                                                                                                                                           ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:0:CompDistBlk|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                                       ;              ;
;                |PG:\GenPGLayer:2:PGGenFH:PGBlockFH|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:0:CompDistBlk|PG:\GenPGLayer:2:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:0:CompDistBlk|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:0:CompDistBlk|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                                       ;              ;
;             |CompDist:\DropDistGen:1:CompDistBlk|                                                                 ; 21 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (15)      ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:1:CompDistBlk                                                                                                                                                           ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:1:CompDistBlk|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                                       ;              ;
;                |PG:\GenPGLayer:2:PGGenFH:PGBlockFH|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:1:CompDistBlk|PG:\GenPGLayer:2:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:1:CompDistBlk|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:1:CompDistBlk|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                                       ;              ;
;             |CompDist:\DropDistGen:2:CompDistBlk|                                                                 ; 21 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (15)      ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:2:CompDistBlk                                                                                                                                                           ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:2:CompDistBlk|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                                       ;              ;
;                |PG:\GenPGLayer:2:PGGenFH:PGBlockFH|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:2:CompDistBlk|PG:\GenPGLayer:2:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:2:CompDistBlk|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:2:CompDistBlk|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                                       ;              ;
;             |CompDist:\DropDistGen:3:CompDistBlk|                                                                 ; 21 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (15)      ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:3:CompDistBlk                                                                                                                                                           ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:3:CompDistBlk|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                                       ;              ;
;                |PG:\GenPGLayer:2:PGGenFH:PGBlockFH|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:3:CompDistBlk|PG:\GenPGLayer:2:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:3:CompDistBlk|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                                        ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|CompDist:\DropDistGen:3:CompDistBlk|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                                       ;              ;
;          |FindMaxDist:c1|                                                                                         ; 722 (251)   ; 522 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (0)      ; 139 (139)         ; 393 (2)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1                                                                                                                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 0 (0)             ; 25 (21)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 31 (26)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 33 (27)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 32 (26)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 36 (29)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 36 (28)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 36 (28)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|                                                         ; 38 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 31 (26)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH                                                                                                                                                ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                                            ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                             ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                            ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                            ;              ;
;             |MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|                                            ; 41 (33)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 20 (20)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;             |MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                            ; 40 (32)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 19 (19)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;             |MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                            ; 40 (32)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 19 (19)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;             |MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                            ; 39 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 18 (18)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;             |MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|                                            ; 39 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 18 (18)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;             |MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|                                            ; 39 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (13)      ; 0 (0)             ; 19 (18)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;             |MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|                                            ; 39 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 18 (18)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen                                                                                                                                   ;              ;
;                |PG:\GenPGLayer:11:PGGenFH:PGBlockFH|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|PG:\GenPGLayer:11:PGGenFH:PGBlockFH                                                                                               ;              ;
;                |PG:\GenPGLayer:8:PGGenFH:PGBlockFH|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|PG:\GenPGLayer:8:PGGenFH:PGBlockFH                                                                                                ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|Prefix:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                               ;              ;
;                |Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|Prefix:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                               ;              ;
;          |KRam:c5|                                                                                                ; 642 (642)   ; 580 (580)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 208 (208)         ; 372 (372)        ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|KRam:c5                                                                                                                                                                                                   ;              ;
;          |MuxClass:c2|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|MuxClass:c2                                                                                                                                                                                               ;              ;
;          |MuxDist:c4|                                                                                             ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4                                                                                                                                                                                                ;              ;
;          |MuxKAddr:c3|                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|MuxKAddr:c3                                                                                                                                                                                               ;              ;
;          |Voter:c7|                                                                                               ; 257 (0)     ; 181 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 6 (0)             ; 175 (0)          ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7                                                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:0:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:0:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:10:CountClBlk|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:10:CountClBlk                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:11:CountClBlk|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:11:CountClBlk                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:12:CountClBlk|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:12:CountClBlk                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:13:CountClBlk|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:13:CountClBlk                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:14:CountClBlk|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:14:CountClBlk                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:15:CountClBlk|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:15:CountClBlk                                                                                                                                                                  ;              ;
;             |CountCl:\CountGen:1:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:1:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:2:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:2:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:3:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:3:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:4:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:4:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:5:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:5:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:6:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:6:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:7:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:7:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:8:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:8:CountClBlk                                                                                                                                                                   ;              ;
;             |CountCl:\CountGen:9:CountClBlk|                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|CountCl:\CountGen:9:CountClBlk                                                                                                                                                                   ;              ;
;             |DecCl:DecClBlk|                                                                                      ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk                                                                                                                                                                                   ;              ;
;             |FindMaxCl:FindMaxClBlk|                                                                              ; 153 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 6 (0)             ; 95 (0)           ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk                                                                                                                                                                           ;              ;
;                |MuxCompCl:\GenPGLayer:0:PGGenFH:PGBlockFH|                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:0:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:1:PGGenFH:PGBlockFH|                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:1:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:2:PGGenFH:PGBlockFH|                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:2:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:3:PGGenFH:PGBlockFH|                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:3:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:4:PGGenFH:PGBlockFH|                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:4:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:5:PGGenFH:PGBlockFH|                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:5:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:6:PGGenFH:PGBlockFH|                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:6:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\GenPGLayer:7:PGGenFH:PGBlockFH|                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\GenPGLayer:7:PGGenFH:PGBlockFH                                                                                                                                 ;              ;
;                |MuxCompCl:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|                                           ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen                                                                                                                    ;              ;
;                |MuxCompCl:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|                                           ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen                                                                                                                    ;              ;
;                |MuxCompCl:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|                                           ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen                                                                                                                    ;              ;
;                |MuxCompCl:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|                                           ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen                                                                                                                    ;              ;
;                |MuxCompCl:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|                                           ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen                                                                                                                    ;              ;
;                |MuxCompCl:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|                                           ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen                                                                                                                    ;              ;
;                |MuxCompCl:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|                                           ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 6 (6)            ; |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen                                                                                                                    ;              ;
;    |NDimReg:ndimreg|                                                                                              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |nios_sys|NDimReg:ndimreg                                                                                                                                                                                                                               ;              ;
;    |NTrReg:ntrreg_0|                                                                                              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |nios_sys|NTrReg:ntrreg_0                                                                                                                                                                                                                               ;              ;
;    |NTrReg:ntrreg_1|                                                                                              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |nios_sys|NTrReg:ntrreg_1                                                                                                                                                                                                                               ;              ;
;    |NTrReg:ntrreg_2|                                                                                              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |nios_sys|NTrReg:ntrreg_2                                                                                                                                                                                                                               ;              ;
;    |NTrReg:ntrreg_3|                                                                                              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |nios_sys|NTrReg:ntrreg_3                                                                                                                                                                                                                               ;              ;
;    |SkipAddrReg:skipaddrreg_0|                                                                                    ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 2 (2)            ; |nios_sys|SkipAddrReg:skipaddrreg_0                                                                                                                                                                                                                     ;              ;
;    |altera_avalon_sc_fifo:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 94 (94)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 93 (93)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 94 (94)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |nios_sys|altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 93 (93)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 94 (94)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 93 (93)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 93 (93)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 63 (63)          ; |nios_sys|altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 93 (93)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 62 (62)          ; |nios_sys|altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                               ;              ;
;    |altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|         ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|         ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|         ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|         ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                        ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                        ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                        ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                        ;              ;
;    |altera_avalon_sc_fifo:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                           ;              ;
;    |altera_avalon_sc_fifo:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                        ;              ;
;    |altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 52 (52)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 34 (34)          ; |nios_sys|altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                        ;              ;
;    |altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |nios_sys|altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                          ;              ;
;    |altera_avalon_sc_fifo:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                               ;              ;
;    |altera_avalon_sc_fifo:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                              ;              ;
;    |altera_avalon_sc_fifo:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                              ;              ;
;    |altera_avalon_sc_fifo:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                              ;              ;
;    |altera_avalon_sc_fifo:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                            ;              ;
;    |altera_avalon_sc_fifo:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                              ;              ;
;    |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                  ;              ;
;    |altera_avalon_sc_fifo:performance_counter_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:performance_counter_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ;              ;
;    |altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 34 (34)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 18 (18)          ; |nios_sys|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                  ;              ;
;    |altera_avalon_sc_fifo:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_sc_fifo:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                       ;              ;
;    |altera_avalon_sc_fifo:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |nios_sys|altera_avalon_sc_fifo:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                         ;              ;
;    |altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 34 (34)          ; |nios_sys|altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                       ;              ;
;    |altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 13 (13)          ; |nios_sys|altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                         ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 25 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (32)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (23)           ; 9 (8)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                         ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 13 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 22 (18)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (10)           ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                         ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 13 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 22 (18)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (10)           ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                         ; 24 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 13 (0)            ; 8 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 24 (20)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 13 (11)           ; 8 (6)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 22 (0)            ; 12 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (32)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (20)           ; 12 (11)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 25 (0)            ; 10 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (32)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (22)           ; 10 (10)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                         ; 21 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 10 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 21 (17)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (6)             ; 10 (9)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                         ; 20 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 11 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 20 (16)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (8)            ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                         ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 13 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 22 (18)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (10)           ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                         ; 39 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 28 (0)            ; 8 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 39 (35)     ; 36 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 28 (25)           ; 8 (8)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                         ; 43 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 33 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 43 (39)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 33 (30)           ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                         ; 41 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 41 (37)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (29)           ; 9 (8)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                         ; 21 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 11 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 21 (17)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (8)            ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_014|                                                         ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 13 (0)            ; 8 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_014                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 23 (19)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (10)           ; 8 (8)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_015|                                                         ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 13 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_015                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 23 (19)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 13 (10)           ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_016|                                                         ; 37 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 26 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_016                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 37 (33)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 26 (23)           ; 9 (9)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_017|                                                         ; 21 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 11 (0)            ; 7 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_017                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 21 (17)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (8)            ; 7 (7)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_018|                                                         ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 11 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_018                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 23 (19)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (8)            ; 9 (9)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_019|                                                         ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 12 (0)            ; 8 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_019                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 23 (19)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (9)            ; 8 (8)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_020|                                                         ; 37 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 25 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_020                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 37 (33)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 25 (23)           ; 9 (8)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_021|                                                         ; 71 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 67 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_021                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 71 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 67 (67)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_022|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_022                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_023|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_023                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_024|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_024                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_025|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_025                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_026|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_026                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_026|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_027|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_027                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_027|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_028|                                                         ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 4 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_028                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 10 (6)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (1)             ; 4 (3)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_028|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_029|                                                         ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 3 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_029                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 10 (6)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 3 (3)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_029|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_030|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_030                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_030|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_030|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_030|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_031|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_031                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_031|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_031|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_031|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_032|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 2 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_032                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (1)             ; 2 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_032|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_032|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_032|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_033|                                                         ; 39 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 34 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_033                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 39 (35)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (0)             ; 34 (34)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_034|                                                         ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 5 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_034                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 10 (6)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (1)             ; 5 (4)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_034|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_034|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_034|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_035|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 2 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_035                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (1)             ; 2 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_035|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_035|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_035|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_036|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_036                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_036|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_036|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_036|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_037|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 3 (0)             ; 3 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_037                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 3 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_037|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_037|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_037|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_038|                                                         ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 4 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_038                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 11 (7)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 4 (4)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_038|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_038|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_038|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_039|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_039                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_039|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_039|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_039|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_040|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 3 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_040                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (1)             ; 3 (2)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_040|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_040|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_040|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_041|                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 2 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_041                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (0)             ; 2 (2)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_041|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_041|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_041|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_042|                                                         ; 41 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 15 (0)            ; 24 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_042                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 41 (37)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (12)           ; 24 (24)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_043|                                                         ; 40 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 12 (0)            ; 26 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_043                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 40 (36)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (10)           ; 26 (25)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_044|                                                         ; 42 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 26 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_044                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 42 (38)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (12)           ; 26 (24)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_044|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_044|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_044|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_045|                                                         ; 40 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 13 (0)            ; 25 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_045                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 40 (36)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (11)           ; 25 (24)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_046|                                                         ; 68 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 24 (0)            ; 42 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_046                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 68 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (20)           ; 42 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_046|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_046|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_046|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_047|                                                         ; 68 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 22 (0)            ; 44 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_047                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 68 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (19)           ; 44 (43)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_047|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_047|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_047|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_048|                                                         ; 68 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 23 (0)            ; 43 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_048                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 68 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (20)           ; 43 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_048|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_048|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_048|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_049|                                                         ; 68 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 24 (0)            ; 42 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_049                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 68 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (20)           ; 42 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_049|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_049|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_049|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_050|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 25 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_050                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (33)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (22)           ; 9 (9)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_050|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_050|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_050|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_051|                                                         ; 67 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 42 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_051                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 67 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (21)           ; 42 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_051|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_051|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_051|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_052|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 25 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_052                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (32)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (22)           ; 9 (9)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_052|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_052|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_052|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_053|                                                         ; 67 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 42 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_053                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 67 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (21)           ; 42 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_053|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_053|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_053|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_054|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 25 (0)            ; 10 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_054                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (33)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (22)           ; 10 (10)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_054|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_054|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_054|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_055|                                                         ; 67 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 42 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_055                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 67 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (21)           ; 42 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_055|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_055|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_055|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_056|                                                         ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 25 (0)            ; 9 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_056                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 36 (33)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (22)           ; 9 (9)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_056|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_056|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_056|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser_057|                                                         ; 67 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 42 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_057                                                                                                                                                                                          ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 67 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (21)           ; 42 (42)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_057|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                 ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_057|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                  ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser_057|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                  ;              ;
;    |altera_avalon_st_handshake_clock_crosser:crosser|                                                             ; 95 (0)      ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 75 (0)            ; 18 (0)           ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                              ;              ;
;       |altera_avalon_st_clock_crosser:clock_xer|                                                                  ; 95 (91)     ; 92 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 75 (72)           ; 18 (17)          ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:in_to_out_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;          |altera_std_synchronizer:out_to_in_synchronizer|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios_sys|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;    |altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                       ;              ;
;    |altera_merlin_master_translator:cpu_0_data_master_translator|                                                 ; 11 (11)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_master_translator:cpu_0_data_master_translator                                                                                                                                                                                  ;              ;
;    |altera_merlin_master_translator:cpu_0_instruction_master_translator|                                          ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:cpu_0_instruction_master_translator                                                                                                                                                                           ;              ;
;    |altera_merlin_master_translator:distancecore_0_avalon_master_1_translator|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:distancecore_0_avalon_master_1_translator                                                                                                                                                                     ;              ;
;    |altera_merlin_master_translator:distancecore_0_avalon_master_translator|                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:distancecore_0_avalon_master_translator                                                                                                                                                                       ;              ;
;    |altera_merlin_master_translator:distancecore_1_avalon_master_1_translator|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:distancecore_1_avalon_master_1_translator                                                                                                                                                                     ;              ;
;    |altera_merlin_master_translator:distancecore_1_avalon_master_translator|                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_merlin_master_translator:distancecore_1_avalon_master_translator                                                                                                                                                                       ;              ;
;    |altera_merlin_master_translator:distancecore_2_avalon_master_1_translator|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:distancecore_2_avalon_master_1_translator                                                                                                                                                                     ;              ;
;    |altera_merlin_master_translator:distancecore_2_avalon_master_translator|                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_merlin_master_translator:distancecore_2_avalon_master_translator                                                                                                                                                                       ;              ;
;    |altera_merlin_master_translator:distancecore_3_avalon_master_1_translator|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:distancecore_3_avalon_master_1_translator                                                                                                                                                                     ;              ;
;    |altera_merlin_master_translator:distancecore_3_avalon_master_translator|                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_master_translator:distancecore_3_avalon_master_translator                                                                                                                                                                       ;              ;
;    |altera_merlin_slave_agent:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                ;              ;
;    |altera_merlin_slave_agent:cache_0_s1_translator_avalon_universal_slave_0_agent|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:cache_1_s1_translator_avalon_universal_slave_0_agent|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:cache_2_s1_translator_avalon_universal_slave_0_agent|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_2_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:cache_3_s1_translator_avalon_universal_slave_0_agent|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:cache_3_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_merlin_slave_agent:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                 ;              ;
;    |altera_merlin_slave_agent:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                 ;              ;
;    |altera_merlin_slave_agent:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                 ;              ;
;    |altera_merlin_slave_agent:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                 ;              ;
;    |altera_merlin_slave_agent:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                               ;              ;
;    |altera_merlin_slave_agent:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                               ;              ;
;    |altera_merlin_slave_agent:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                               ;              ;
;    |altera_merlin_slave_agent:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_agent:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                               ;              ;
;    |altera_merlin_slave_agent:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_agent:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                               ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                 ;              ;
;    |altera_merlin_slave_agent:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                    ;              ;
;    |altera_merlin_slave_agent:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_agent:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                   ;              ;
;    |altera_merlin_slave_agent:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_agent:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                   ;              ;
;    |altera_merlin_slave_agent:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                   ;              ;
;    |altera_merlin_slave_agent:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                   ;              ;
;    |altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                       ;              ;
;    |altera_merlin_slave_agent:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios_sys|altera_merlin_slave_agent:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                              ;              ;
;    |altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|             ; 19 (7)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (4)       ; 0 (0)             ; 7 (3)            ; |nios_sys|altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                              ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                             ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                ;              ;
;    |altera_merlin_slave_translator:baseqaddr_0_avalon_slave_0_translator|                                         ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:baseqaddr_0_avalon_slave_0_translator                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_0_s1_translator|                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios_sys|altera_merlin_slave_translator:cache_0_s1_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_0_s2_translator|                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:cache_0_s2_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_1_s1_translator|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:cache_1_s1_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_1_s2_translator|                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:cache_1_s2_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_2_s1_translator|                                                         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:cache_2_s1_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_2_s2_translator|                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |nios_sys|altera_merlin_slave_translator:cache_2_s2_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_3_s1_translator|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:cache_3_s1_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:cache_3_s2_translator|                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:cache_3_s2_translator                                                                                                                                                                                          ;              ;
;    |altera_merlin_slave_translator:dma_control_port_slave_translator|                                             ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 30 (30)           ; 5 (5)            ; |nios_sys|altera_merlin_slave_translator:dma_control_port_slave_translator                                                                                                                                                                              ;              ;
;    |altera_merlin_slave_translator:emptyreg_0_avalon_slave_0_translator|                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 4 (4)            ; |nios_sys|altera_merlin_slave_translator:emptyreg_0_avalon_slave_0_translator                                                                                                                                                                           ;              ;
;    |altera_merlin_slave_translator:emptyreg_1_avalon_slave_0_translator|                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:emptyreg_1_avalon_slave_0_translator                                                                                                                                                                           ;              ;
;    |altera_merlin_slave_translator:emptyreg_2_avalon_slave_0_translator|                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:emptyreg_2_avalon_slave_0_translator                                                                                                                                                                           ;              ;
;    |altera_merlin_slave_translator:emptyreg_3_avalon_slave_0_translator|                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:emptyreg_3_avalon_slave_0_translator                                                                                                                                                                           ;              ;
;    |altera_merlin_slave_translator:endtsetreg_0_avalon_slave_0_translator|                                        ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:endtsetreg_0_avalon_slave_0_translator                                                                                                                                                                         ;              ;
;    |altera_merlin_slave_translator:endtsetreg_1_avalon_slave_0_translator|                                        ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:endtsetreg_1_avalon_slave_0_translator                                                                                                                                                                         ;              ;
;    |altera_merlin_slave_translator:endtsetreg_2_avalon_slave_0_translator|                                        ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:endtsetreg_2_avalon_slave_0_translator                                                                                                                                                                         ;              ;
;    |altera_merlin_slave_translator:endtsetreg_3_avalon_slave_0_translator|                                        ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_merlin_slave_translator:endtsetreg_3_avalon_slave_0_translator                                                                                                                                                                         ;              ;
;    |altera_merlin_slave_translator:fullreg_0_avalon_slave_0_translator|                                           ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:fullreg_0_avalon_slave_0_translator                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:fullreg_1_avalon_slave_0_translator|                                           ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:fullreg_1_avalon_slave_0_translator                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:fullreg_2_avalon_slave_0_translator|                                           ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:fullreg_2_avalon_slave_0_translator                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:fullreg_3_avalon_slave_0_translator|                                           ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:fullreg_3_avalon_slave_0_translator                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                      ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |nios_sys|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                       ;              ;
;    |altera_merlin_slave_translator:knnclasscore_avalon_slave_0_translator|                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 16 (16)           ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:knnclasscore_avalon_slave_0_translator                                                                                                                                                                         ;              ;
;    |altera_merlin_slave_translator:ndimreg_avalon_slave_0_translator|                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:ndimreg_avalon_slave_0_translator                                                                                                                                                                              ;              ;
;    |altera_merlin_slave_translator:ntrreg_0_avalon_slave_0_translator|                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:ntrreg_0_avalon_slave_0_translator                                                                                                                                                                             ;              ;
;    |altera_merlin_slave_translator:ntrreg_1_avalon_slave_0_translator|                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_merlin_slave_translator:ntrreg_1_avalon_slave_0_translator                                                                                                                                                                             ;              ;
;    |altera_merlin_slave_translator:ntrreg_2_avalon_slave_0_translator|                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_merlin_slave_translator:ntrreg_2_avalon_slave_0_translator                                                                                                                                                                             ;              ;
;    |altera_merlin_slave_translator:ntrreg_3_avalon_slave_0_translator|                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |nios_sys|altera_merlin_slave_translator:ntrreg_3_avalon_slave_0_translator                                                                                                                                                                             ;              ;
;    |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                 ;              ;
;    |altera_merlin_slave_translator:performance_counter_0_control_slave_translator|                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|altera_merlin_slave_translator:performance_counter_0_control_slave_translator                                                                                                                                                                 ;              ;
;    |altera_merlin_slave_translator:pio_0_s1_translator|                                                           ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |nios_sys|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:skipaddrreg_0_avalon_slave_0_translator|                                       ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |nios_sys|altera_merlin_slave_translator:skipaddrreg_0_avalon_slave_0_translator                                                                                                                                                                        ;              ;
;    |altera_merlin_slave_translator:usbfifoctrl_0_avalon_slave_0_translator|                                       ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 7 (7)            ; |nios_sys|altera_merlin_slave_translator:usbfifoctrl_0_avalon_slave_0_translator                                                                                                                                                                        ;              ;
;    |altera_merlin_width_adapter:width_adapter_001|                                                                ; 67 (67)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 65 (65)          ; |nios_sys|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                 ;              ;
;    |altera_merlin_width_adapter:width_adapter|                                                                    ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 26 (26)          ; |nios_sys|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                     ;              ;
;    |altera_reset_controller:rst_controller_001|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |nios_sys|altera_reset_controller:rst_controller_001                                                                                                                                                                                                    ;              ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |nios_sys|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                         ;              ;
;    |altera_reset_controller:rst_controller_003|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |nios_sys|altera_reset_controller:rst_controller_003                                                                                                                                                                                                    ;              ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |nios_sys|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                         ;              ;
;    |altera_reset_controller:rst_controller|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |nios_sys|altera_reset_controller:rst_controller                                                                                                                                                                                                        ;              ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |nios_sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                             ;              ;
;    |distancecore:distancecore_0|                                                                                  ; 488 (0)     ; 157 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 302 (0)      ; 4 (0)             ; 182 (0)          ; |nios_sys|distancecore:distancecore_0                                                                                                                                                                                                                   ;              ;
;       |CustomReader:c_0|                                                                                          ; 454 (454)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (302)    ; 2 (2)             ; 150 (150)        ; |nios_sys|distancecore:distancecore_0|CustomReader:c_0                                                                                                                                                                                                  ;              ;
;       |EucDis:c_1|                                                                                                ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 31 (0)           ; |nios_sys|distancecore:distancecore_0|EucDis:c_1                                                                                                                                                                                                        ;              ;
;          |SubDim:SubDimBlk|                                                                                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |nios_sys|distancecore:distancecore_0|EucDis:c_1|SubDim:SubDimBlk                                                                                                                                                                                       ;              ;
;          |Summation:SummationBlk|                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |nios_sys|distancecore:distancecore_0|EucDis:c_1|Summation:SummationBlk                                                                                                                                                                                 ;              ;
;          |TwoPower:TwoPowerBlk|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk                                                                                                                                                                                   ;              ;
;             |lpm_mult:Mult0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0                                                                                                                                                                    ;              ;
;                |mult_31t:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated                                                                                                                                            ;              ;
;       |OverflowLatch:c_2|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|distancecore:distancecore_0|OverflowLatch:c_2                                                                                                                                                                                                 ;              ;
;    |distancecore:distancecore_1|                                                                                  ; 477 (0)     ; 157 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 286 (0)      ; 5 (0)             ; 186 (0)          ; |nios_sys|distancecore:distancecore_1                                                                                                                                                                                                                   ;              ;
;       |CustomReader:c_0|                                                                                          ; 443 (443)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (286)    ; 3 (3)             ; 154 (154)        ; |nios_sys|distancecore:distancecore_1|CustomReader:c_0                                                                                                                                                                                                  ;              ;
;       |EucDis:c_1|                                                                                                ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 31 (0)           ; |nios_sys|distancecore:distancecore_1|EucDis:c_1                                                                                                                                                                                                        ;              ;
;          |SubDim:SubDimBlk|                                                                                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |nios_sys|distancecore:distancecore_1|EucDis:c_1|SubDim:SubDimBlk                                                                                                                                                                                       ;              ;
;          |Summation:SummationBlk|                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |nios_sys|distancecore:distancecore_1|EucDis:c_1|Summation:SummationBlk                                                                                                                                                                                 ;              ;
;          |TwoPower:TwoPowerBlk|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk                                                                                                                                                                                   ;              ;
;             |lpm_mult:Mult0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0                                                                                                                                                                    ;              ;
;                |mult_31t:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated                                                                                                                                            ;              ;
;       |OverflowLatch:c_2|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|distancecore:distancecore_1|OverflowLatch:c_2                                                                                                                                                                                                 ;              ;
;    |distancecore:distancecore_2|                                                                                  ; 476 (0)     ; 157 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 286 (0)      ; 4 (0)             ; 186 (0)          ; |nios_sys|distancecore:distancecore_2                                                                                                                                                                                                                   ;              ;
;       |CustomReader:c_0|                                                                                          ; 442 (442)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (286)    ; 2 (2)             ; 154 (154)        ; |nios_sys|distancecore:distancecore_2|CustomReader:c_0                                                                                                                                                                                                  ;              ;
;       |EucDis:c_1|                                                                                                ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 31 (0)           ; |nios_sys|distancecore:distancecore_2|EucDis:c_1                                                                                                                                                                                                        ;              ;
;          |SubDim:SubDimBlk|                                                                                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |nios_sys|distancecore:distancecore_2|EucDis:c_1|SubDim:SubDimBlk                                                                                                                                                                                       ;              ;
;          |Summation:SummationBlk|                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |nios_sys|distancecore:distancecore_2|EucDis:c_1|Summation:SummationBlk                                                                                                                                                                                 ;              ;
;          |TwoPower:TwoPowerBlk|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk                                                                                                                                                                                   ;              ;
;             |lpm_mult:Mult0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0                                                                                                                                                                    ;              ;
;                |mult_31t:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated                                                                                                                                            ;              ;
;       |OverflowLatch:c_2|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|distancecore:distancecore_2|OverflowLatch:c_2                                                                                                                                                                                                 ;              ;
;    |distancecore:distancecore_3|                                                                                  ; 496 (0)     ; 157 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 302 (0)      ; 4 (0)             ; 190 (0)          ; |nios_sys|distancecore:distancecore_3                                                                                                                                                                                                                   ;              ;
;       |CustomReader:c_0|                                                                                          ; 462 (462)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (302)    ; 2 (2)             ; 158 (158)        ; |nios_sys|distancecore:distancecore_3|CustomReader:c_0                                                                                                                                                                                                  ;              ;
;       |EucDis:c_1|                                                                                                ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 31 (0)           ; |nios_sys|distancecore:distancecore_3|EucDis:c_1                                                                                                                                                                                                        ;              ;
;          |SubDim:SubDimBlk|                                                                                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |nios_sys|distancecore:distancecore_3|EucDis:c_1|SubDim:SubDimBlk                                                                                                                                                                                       ;              ;
;          |Summation:SummationBlk|                                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |nios_sys|distancecore:distancecore_3|EucDis:c_1|Summation:SummationBlk                                                                                                                                                                                 ;              ;
;          |TwoPower:TwoPowerBlk|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk                                                                                                                                                                                   ;              ;
;             |lpm_mult:Mult0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0                                                                                                                                                                    ;              ;
;                |mult_31t:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated                                                                                                                                            ;              ;
;       |OverflowLatch:c_2|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|distancecore:distancecore_3|OverflowLatch:c_2                                                                                                                                                                                                 ;              ;
;    |nios_sys_addr_router:addr_router|                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_addr_router:addr_router                                                                                                                                                                                                              ;              ;
;    |nios_sys_addr_router_001:addr_router_001|                                                                     ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_addr_router_001:addr_router_001                                                                                                                                                                                                      ;              ;
;    |nios_sys_altpll_0:altpll_0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_altpll_0:altpll_0                                                                                                                                                                                                                    ;              ;
;       |altpll:sd1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_altpll_0:altpll_0|altpll:sd1                                                                                                                                                                                                         ;              ;
;    |nios_sys_altpll_1:altpll_1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_altpll_1:altpll_1                                                                                                                                                                                                                    ;              ;
;       |altpll:sd1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_altpll_1:altpll_1|altpll:sd1                                                                                                                                                                                                         ;              ;
;    |nios_sys_cache_0:cache_0|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_0:cache_0                                                                                                                                                                                                                      ;              ;
;       |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_0:cache_0|altsyncram:the_altsyncram                                                                                                                                                                                            ;              ;
;          |altsyncram_i8v1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_0:cache_0|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated                                                                                                                                                             ;              ;
;    |nios_sys_cache_1:cache_1|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_1:cache_1                                                                                                                                                                                                                      ;              ;
;       |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_1:cache_1|altsyncram:the_altsyncram                                                                                                                                                                                            ;              ;
;          |altsyncram_i8v1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_1:cache_1|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated                                                                                                                                                             ;              ;
;    |nios_sys_cache_2:cache_2|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_2:cache_2                                                                                                                                                                                                                      ;              ;
;       |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_2:cache_2|altsyncram:the_altsyncram                                                                                                                                                                                            ;              ;
;          |altsyncram_i8v1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_2:cache_2|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated                                                                                                                                                             ;              ;
;    |nios_sys_cache_3:cache_3|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_3:cache_3                                                                                                                                                                                                                      ;              ;
;       |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_3:cache_3|altsyncram:the_altsyncram                                                                                                                                                                                            ;              ;
;          |altsyncram_i8v1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cache_3:cache_3|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated                                                                                                                                                             ;              ;
;    |nios_sys_cmd_xbar_demux:cmd_xbar_demux|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                        ;              ;
;    |nios_sys_cmd_xbar_demux:rsp_xbar_demux_001|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|nios_sys_cmd_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                    ;              ;
;    |nios_sys_cmd_xbar_demux:rsp_xbar_demux_005|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |nios_sys|nios_sys_cmd_xbar_demux:rsp_xbar_demux_005                                                                                                                                                                                                    ;              ;
;    |nios_sys_cmd_xbar_demux:rsp_xbar_demux|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                        ;              ;
;    |nios_sys_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                ;              ;
;    |nios_sys_cmd_xbar_demux_003:cmd_xbar_demux_003|                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_demux_003:cmd_xbar_demux_003                                                                                                                                                                                                ;              ;
;    |nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|                                                                       ; 43 (36)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (25)      ; 0 (0)             ; 13 (11)          ; |nios_sys|nios_sys_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                        ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |nios_sys|nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                           ;              ;
;    |nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|                                                                       ; 68 (60)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (13)      ; 0 (0)             ; 50 (47)          ; |nios_sys|nios_sys_cmd_xbar_mux:cmd_xbar_mux_005                                                                                                                                                                                                        ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 8 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |nios_sys|nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                           ;              ;
;    |nios_sys_cmd_xbar_mux:cmd_xbar_mux|                                                                           ; 57 (52)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (48)      ; 0 (0)             ; 6 (4)            ; |nios_sys|nios_sys_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                            ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |nios_sys|nios_sys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                               ;              ;
;    |nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|                                                                   ; 58 (49)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (34)      ; 0 (0)             ; 17 (15)          ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027                                                                                                                                                                                                    ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 9 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 2 (2)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb                                                                                                                                                                       ;              ;
;          |altera_merlin_arb_adder:adder|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                         ;              ;
;    |nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|                                                                   ; 58 (50)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (36)      ; 0 (0)             ; 17 (14)          ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028                                                                                                                                                                                                    ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 8 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|altera_merlin_arbitrator:arb                                                                                                                                                                       ;              ;
;    |nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|                                                                   ; 58 (49)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (35)      ; 0 (0)             ; 16 (14)          ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029                                                                                                                                                                                                    ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 9 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 2 (2)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb                                                                                                                                                                       ;              ;
;          |altera_merlin_arb_adder:adder|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                         ;              ;
;    |nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|                                                                   ; 58 (49)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (34)      ; 0 (0)             ; 17 (15)          ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030                                                                                                                                                                                                    ;              ;
;       |altera_merlin_arbitrator:arb|                                                                              ; 9 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 2 (2)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|altera_merlin_arbitrator:arb                                                                                                                                                                       ;              ;
;          |altera_merlin_arb_adder:adder|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                         ;              ;
;    |nios_sys_cpu_0:cpu_0|                                                                                         ; 678 (677)   ; 313 (312)                 ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (357)    ; 41 (41)           ; 280 (280)        ; |nios_sys|nios_sys_cpu_0:cpu_0                                                                                                                                                                                                                          ;              ;
;       |nios_sys_cpu_0_register_bank_a_module:nios_sys_cpu_0_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_a_module:nios_sys_cpu_0_register_bank_a                                                                                                                                                     ;              ;
;          |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_a_module:nios_sys_cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                           ;              ;
;             |altsyncram_l9g1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_a_module:nios_sys_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated                                                                                            ;              ;
;       |nios_sys_cpu_0_register_bank_b_module:nios_sys_cpu_0_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_b_module:nios_sys_cpu_0_register_bank_b                                                                                                                                                     ;              ;
;          |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_b_module:nios_sys_cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                           ;              ;
;             |altsyncram_m9g1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_b_module:nios_sys_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_m9g1:auto_generated                                                                                            ;              ;
;       |nios_sys_cpu_0_test_bench:the_nios_sys_cpu_0_test_bench|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_test_bench:the_nios_sys_cpu_0_test_bench                                                                                                                                                                  ;              ;
;    |nios_sys_dma:dma|                                                                                             ; 542 (326)   ; 324 (159)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (165)    ; 77 (4)            ; 248 (174)        ; |nios_sys|nios_sys_dma:dma                                                                                                                                                                                                                              ;              ;
;       |nios_sys_dma_byteenables:the_nios_sys_dma_byteenables|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_byteenables:the_nios_sys_dma_byteenables                                                                                                                                                                        ;              ;
;       |nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|                                                     ; 176 (48)    ; 161 (39)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 73 (11)           ; 88 (28)          ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module                                                                                                                                                                        ;              ;
;          |nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|                             ; 128 (0)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 62 (0)            ; 60 (0)           ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram                                                                                             ;              ;
;             |lpm_ram_dp:lpm_ram_dp_component|                                                                     ; 128 (0)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 62 (0)            ; 60 (0)           ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                             ;              ;
;                |altdpram:sram|                                                                                    ; 128 (122)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 62 (62)           ; 60 (2)           ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                               ;              ;
;                   |lpm_decode:wdecoder|                                                                           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder                           ;              ;
;                      |decode_uqf:auto_generated|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated ;              ;
;                   |lpm_mux:mux|                                                                                   ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 58 (0)           ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_mux:mux                                   ;              ;
;                      |mux_coc:auto_generated|                                                                     ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 58 (58)          ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_mux:mux|mux_coc:auto_generated            ;              ;
;       |nios_sys_dma_mem_read:the_nios_sys_dma_mem_read|                                                           ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_mem_read:the_nios_sys_dma_mem_read                                                                                                                                                                              ;              ;
;       |nios_sys_dma_mem_write:the_nios_sys_dma_mem_write|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_mem_write:the_nios_sys_dma_mem_write                                                                                                                                                                            ;              ;
;       |nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|                                                 ; 33 (33)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 5 (5)            ; |nios_sys|nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux                                                                                                                                                                    ;              ;
;    |nios_sys_id_router_028:id_router_028|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios_sys|nios_sys_id_router_028:id_router_028                                                                                                                                                                                                          ;              ;
;    |nios_sys_jtag_uart_0:jtag_uart_0|                                                                             ; 165 (39)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (17)      ; 24 (2)            ; 97 (20)          ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                              ;              ;
;       |alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|                                                  ; 75 (75)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 22 (22)           ; 37 (37)          ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                     ;              ;
;       |nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r                                                                                                                                              ;              ;
;          |scfifo:rfifo|                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                 ;              ;
;             |scfifo_1n21:auto_generated|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                      ;              ;
;                |a_dpfifo_8t21:dpfifo|                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                 ;              ;
;                   |a_fefifo_7cf:fifo_state|                                                                       ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                         ;              ;
;                      |cntr_rj7:count_usedw|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                    ;              ;
;                   |cntr_fjb:rd_ptr_count|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                           ;              ;
;                   |cntr_fjb:wr_ptr|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                 ;              ;
;                   |dpram_5h21:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                              ;              ;
;                      |altsyncram_9tl1:altsyncram2|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                  ;              ;
;       |nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w                                                                                                                                              ;              ;
;          |scfifo:wfifo|                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                 ;              ;
;             |scfifo_1n21:auto_generated|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                      ;              ;
;                |a_dpfifo_8t21:dpfifo|                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                 ;              ;
;                   |a_fefifo_7cf:fifo_state|                                                                       ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                         ;              ;
;                      |cntr_rj7:count_usedw|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                    ;              ;
;                   |cntr_fjb:rd_ptr_count|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                           ;              ;
;                   |cntr_fjb:wr_ptr|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                 ;              ;
;                   |dpram_5h21:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                              ;              ;
;                      |altsyncram_9tl1:altsyncram2|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                  ;              ;
;    |nios_sys_onchip_memory2_0:onchip_memory2_0|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 83968       ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                    ;              ;
;       |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 83968       ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                          ;              ;
;          |altsyncram_l2d1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 83968       ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios_sys|nios_sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_l2d1:auto_generated                                                                                                                                           ;              ;
;    |nios_sys_performance_counter_0:performance_counter_0|                                                         ; 507 (507)   ; 323 (323)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (183)    ; 0 (0)             ; 324 (324)        ; |nios_sys|nios_sys_performance_counter_0:performance_counter_0                                                                                                                                                                                          ;              ;
;    |nios_sys_pio_0:pio_0|                                                                                         ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 9 (9)            ; |nios_sys|nios_sys_pio_0:pio_0                                                                                                                                                                                                                          ;              ;
;    |nios_sys_rsp_xbar_mux:rsp_xbar_mux|                                                                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |nios_sys|nios_sys_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                            ;              ;
;    |nios_sys_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                   ; 132 (132)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 54 (54)          ; |nios_sys|nios_sys_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                    ;              ;
;    |nios_sys_sdram_controller:sdram_controller|                                                                   ; 618 (450)   ; 292 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (282)    ; 42 (2)            ; 250 (174)        ; |nios_sys|nios_sys_sdram_controller:sdram_controller                                                                                                                                                                                                    ;              ;
;       |nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|             ; 168 (168)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 40 (40)           ; 84 (84)          ; |nios_sys|nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                             ; 147 (1)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (1)       ; 20 (0)            ; 62 (0)           ; |nios_sys|sld_hub:auto_hub                                                                                                                                                                                                                              ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                              ; 146 (106)   ; 82 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (52)      ; 20 (17)           ; 62 (37)          ; |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                 ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                         ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                              ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                       ;              ;
;    |usbFIFOCtrl:usbfifoctrl_0|                                                                                    ; 82 (82)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 21 (21)           ; 43 (43)          ; |nios_sys|usbFIFOCtrl:usbfifoctrl_0                                                                                                                                                                                                                     ;              ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+---------------------------------------------+----------+---------------+---------------+-----------------------+-----------+
; Name                                        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------------------------------------+----------+---------------+---------------+-----------------------+-----------+
; zs_dq_to_and_from_the_sdram_0[0]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[1]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[2]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[3]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[4]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[5]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[6]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[7]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[8]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[9]            ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[10]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[11]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[12]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[13]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[14]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[15]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[16]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[17]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[18]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[19]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[20]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[21]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[22]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[23]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[24]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[25]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[26]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[27]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[28]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[29]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[30]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; zs_dq_to_and_from_the_sdram_0[31]           ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; (0) 35 ps ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[0]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[1]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[2]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[3]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[4]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[5]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[6]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[7]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[8]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[9]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[10] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[11] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[12] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[13] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[14] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[15] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; altpll_0_c1_clk                             ; Output   ; --            ; --            ; --                    ; --        ;
; FIFO_wr_n_from_the_usbFIFOCtrl_0            ; Output   ; --            ; --            ; --                    ; --        ;
; zs_addr_from_the_sdram_0[0]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[1]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[2]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[3]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[4]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[5]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[6]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[7]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[8]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[9]                 ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[10]                ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_addr_from_the_sdram_0[11]                ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_ba_from_the_sdram_0[0]                   ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_ba_from_the_sdram_0[1]                   ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_cas_n_from_the_sdram_0                   ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_cke_from_the_sdram_0                     ; Output   ; --            ; --            ; --                    ; --        ;
; zs_cs_n_from_the_sdram_0                    ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_dqm_from_the_sdram_0[0]                  ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_dqm_from_the_sdram_0[1]                  ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_dqm_from_the_sdram_0[2]                  ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_dqm_from_the_sdram_0[3]                  ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_ras_n_from_the_sdram_0                   ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; zs_we_n_from_the_sdram_0                    ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; out_port_from_the_pio_0[0]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[1]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[2]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[3]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[4]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[5]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[6]                  ; Output   ; --            ; --            ; --                    ; --        ;
; out_port_from_the_pio_0[7]                  ; Output   ; --            ; --            ; --                    ; --        ;
; led_from_the_usbFIFOCtrl_0[0]               ; Output   ; --            ; --            ; --                    ; --        ;
; led_from_the_usbFIFOCtrl_0[1]               ; Output   ; --            ; --            ; --                    ; --        ;
; led_from_the_usbFIFOCtrl_0[2]               ; Output   ; --            ; --            ; --                    ; --        ;
; FIFO_add_from_the_usbFIFOCtrl_0[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; FIFO_add_from_the_usbFIFOCtrl_0[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; FIFO_pktend_from_the_usbFIFOCtrl_0          ; Output   ; --            ; --            ; --                    ; --        ;
; FIFO_oe_n_from_the_usbFIFOCtrl_0            ; Output   ; --            ; --            ; --                    ; --        ;
; FIFO_rd_n_from_the_usbFIFOCtrl_0            ; Output   ; --            ; --            ; --                    ; --        ;
; clk_1_clk_in_reset_reset_n                  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; clk_0                                       ; Input    ; --            ; --            ; --                    ; --        ;
; FLAGB_n_to_the_usbFIFOCtrl_0                ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; FLAGC_n_to_the_usbFIFOCtrl_0                ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; reset_n                                     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; clk_1_clk_in_clk                            ; Input    ; --            ; --            ; --                    ; --        ;
+---------------------------------------------+----------+---------------+---------------+-----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; zs_dq_to_and_from_the_sdram_0[0]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[1]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[2]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[3]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[4]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[5]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[6]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[7]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[8]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[9]                                                                                                     ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[10]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[11]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[12]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[13]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[14]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[15]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[16]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[17]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[18]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[19]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[20]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[21]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[22]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[23]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[24]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[25]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[26]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[27]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[28]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[29]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[30]                                                                                                    ;                   ;         ;
; zs_dq_to_and_from_the_sdram_0[31]                                                                                                    ;                   ;         ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[0]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[0]                                                                                      ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[1]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[1]~feeder                                                                               ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[2]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[2]~feeder                                                                               ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[3]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[3]                                                                                      ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[4]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[4]~feeder                                                                               ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[5]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[5]~feeder                                                                               ; 0                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[6]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[6]~feeder                                                                               ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[7]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[7]                                                                                      ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[8]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[8]~feeder                                                                               ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[9]                                                                                           ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[9]~feeder                                                                               ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[10]                                                                                          ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[10]~feeder                                                                              ; 0                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[11]                                                                                          ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[11]~feeder                                                                              ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[12]                                                                                          ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[12]                                                                                     ; 0                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[13]                                                                                          ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[13]~feeder                                                                              ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[14]                                                                                          ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[14]~feeder                                                                              ; 1                 ; 6       ;
; FIFO_data_to_and_from_the_usbFIFOCtrl_0[15]                                                                                          ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|reg_data_in[15]                                                                                     ; 1                 ; 6       ;
; clk_1_clk_in_reset_reset_n                                                                                                           ;                   ;         ;
; clk_0                                                                                                                                ;                   ;         ;
; FLAGB_n_to_the_usbFIFOCtrl_0                                                                                                         ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|Selector5~1                                                                                         ; 1                 ; 6       ;
;      - usbFIFOCtrl:usbfifoctrl_0|Selector4~0                                                                                         ; 1                 ; 6       ;
;      - usbFIFOCtrl:usbfifoctrl_0|readdata~17                                                                                         ; 1                 ; 6       ;
; FLAGC_n_to_the_usbFIFOCtrl_0                                                                                                         ;                   ;         ;
;      - usbFIFOCtrl:usbfifoctrl_0|Selector2~0                                                                                         ; 1                 ; 6       ;
;      - usbFIFOCtrl:usbfifoctrl_0|Selector1~0                                                                                         ; 1                 ; 6       ;
;      - usbFIFOCtrl:usbfifoctrl_0|readdata~15                                                                                         ; 1                 ; 6       ;
; reset_n                                                                                                                              ;                   ;         ;
;      - altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]      ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]      ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 6       ;
; clk_1_clk_in_clk                                                                                                                     ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BaseQAddr:baseqaddr_0|QAddress0[2]~2                                                                                                                                                                                                                          ; LCCOMB_X29_Y14_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8|KVal[7]~3                                                                                                                                                                                                  ; LCCOMB_X24_Y17_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8|readdata[0]~0                                                                                                                                                                                              ; LCCOMB_X27_Y20_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|DistReset[3]                                                                                                                                                                                           ; LCFF_X12_Y14_N25   ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|KRamAddrxD[2]~4                                                                                                                                                                                        ; LCCOMB_X13_Y18_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|KValxD[0]~0                                                                                                                                                                                            ; LCCOMB_X12_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|VoterReset                                                                                                                                                                                             ; LCFF_X13_Y18_N9    ; 80      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|process_0~0                                                                                                                                                                                            ; LCCOMB_X12_Y14_N12 ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop0                                                                                                                                                                                                                     ; LCCOMB_X9_Y16_N18  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop1                                                                                                                                                                                                                     ; LCCOMB_X7_Y10_N12  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop2                                                                                                                                                                                                                     ; LCCOMB_X14_Y16_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop3                                                                                                                                                                                                                     ; LCCOMB_X11_Y6_N26  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[13][3]~66                                                                                                                                                                                                 ; LCCOMB_X19_Y24_N16 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[14][3]~65                                                                                                                                                                                                 ; LCCOMB_X16_Y20_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[15][3]~67                                                                                                                                                                                                 ; LCCOMB_X19_Y22_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[1][0]~64                                                                                                                                                                                                  ; LCCOMB_X16_Y17_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[0][5]~275                                                                                                                                                                                               ; LCCOMB_X14_Y20_N26 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[10][7]~266                                                                                                                                                                                              ; LCCOMB_X16_Y18_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[11][12]~280                                                                                                                                                                                             ; LCCOMB_X21_Y23_N28 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[12][8]~264                                                                                                                                                                                              ; LCCOMB_X20_Y22_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[2][5]~273                                                                                                                                                                                               ; LCCOMB_X18_Y21_N24 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[3][4]~257                                                                                                                                                                                               ; LCCOMB_X16_Y21_N14 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[4][10]~271                                                                                                                                                                                              ; LCCOMB_X19_Y21_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[5][1]~259                                                                                                                                                                                               ; LCCOMB_X15_Y19_N26 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[6][0]~277                                                                                                                                                                                               ; LCCOMB_X20_Y20_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[7][0]~262                                                                                                                                                                                               ; LCCOMB_X18_Y23_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[8][5]~268                                                                                                                                                                                               ; LCCOMB_X15_Y18_N18 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[9][15]~282                                                                                                                                                                                              ; LCCOMB_X21_Y22_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~1                                                                                                                                                                                          ; LCCOMB_X26_Y22_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~10                                                                                                                                                                                         ; LCCOMB_X24_Y19_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~11                                                                                                                                                                                         ; LCCOMB_X24_Y19_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~13                                                                                                                                                                                         ; LCCOMB_X22_Y22_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~14                                                                                                                                                                                         ; LCCOMB_X22_Y22_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~16                                                                                                                                                                                         ; LCCOMB_X23_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~17                                                                                                                                                                                         ; LCCOMB_X23_Y23_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~19                                                                                                                                                                                         ; LCCOMB_X22_Y21_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~2                                                                                                                                                                                          ; LCCOMB_X25_Y22_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~20                                                                                                                                                                                         ; LCCOMB_X22_Y21_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~22                                                                                                                                                                                         ; LCCOMB_X23_Y20_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~23                                                                                                                                                                                         ; LCCOMB_X24_Y20_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~4                                                                                                                                                                                          ; LCCOMB_X26_Y21_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~5                                                                                                                                                                                          ; LCCOMB_X26_Y21_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~7                                                                                                                                                                                          ; LCCOMB_X25_Y22_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|DecCl:DecClBlk|Equal0~8                                                                                                                                                                                          ; LCCOMB_X24_Y22_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NDimReg:ndimreg|NDim0[0]~2                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NTrReg:ntrreg_0|NTr[0]~2                                                                                                                                                                                                                                      ; LCCOMB_X32_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NTrReg:ntrreg_1|NTr[0]~2                                                                                                                                                                                                                                      ; LCCOMB_X6_Y10_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NTrReg:ntrreg_2|NTr[0]~2                                                                                                                                                                                                                                      ; LCCOMB_X30_Y16_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NTrReg:ntrreg_3|NTr[0]~2                                                                                                                                                                                                                                      ; LCCOMB_X9_Y6_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SkipAddrReg:skipaddrreg_0|SkipAddr0[15]~2                                                                                                                                                                                                                     ; LCCOMB_X30_Y11_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X23_Y9_N8   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X19_Y11_N2  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X20_Y6_N12  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                             ; LCCOMB_X23_Y6_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X15_Y8_N16  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X22_Y17_N2  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X16_Y16_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X19_Y3_N30  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; LCCOMB_X12_Y2_N4   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                              ; LCCOMB_X32_Y20_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                        ; LCCOMB_X29_Y9_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                        ; LCCOMB_X29_Y9_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                        ; LCCOMB_X30_Y5_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                        ; LCCOMB_X30_Y5_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                        ; LCCOMB_X30_Y5_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                        ; LCCOMB_X30_Y5_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]~2                                                                                                                                                    ; LCCOMB_X30_Y5_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~2                                                                                                                                             ; LCCOMB_X43_Y15_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X42_Y15_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X34_Y13_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X32_Y10_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X31_Y13_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X30_Y13_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X32_Y16_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X30_Y10_N28 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X36_Y13_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X34_Y17_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X31_Y15_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X34_Y13_N26 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X34_Y13_N20 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[42]                                                                                                                                             ; LCFF_X23_Y20_N3    ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X33_Y16_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X34_Y16_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X33_Y12_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X33_Y15_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X30_Y12_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X32_Y15_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X27_Y16_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X29_Y10_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X34_Y12_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X42_Y15_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X30_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X13_Y4_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X16_Y13_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_044|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X13_Y9_N6   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X12_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_046|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X21_Y9_N18  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_047|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X16_Y8_N22  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_048|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X23_Y15_N4  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_049|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; LCCOMB_X25_Y3_N10  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_050|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X16_Y12_N28 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_051|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X19_Y11_N22 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_052|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X12_Y9_N24  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_053|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X15_Y8_N18  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_054|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X25_Y13_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_055|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X16_Y16_N6  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_056|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X15_Y3_N24  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser_057|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; LCCOMB_X12_Y2_N24  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                        ; LCCOMB_X35_Y12_N18 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                  ; JTAG_X1_Y14_N0     ; 121     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                  ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~2                                                                                                   ; LCCOMB_X42_Y15_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_merlin_width_adapter:width_adapter_001|always8~0                                                                                                                                                                                                       ; LCCOMB_X42_Y15_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_merlin_width_adapter:width_adapter|data_reg~16                                                                                                                                                                                                         ; LCCOMB_X44_Y15_N2  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                             ; LCFF_X45_Y15_N13   ; 59      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                 ; LCFF_X49_Y14_N17   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                 ; LCFF_X49_Y14_N17   ; 251     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                 ; LCFF_X12_Y14_N27   ; 1017    ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                     ; LCFF_X49_Y14_N7    ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                     ; LCFF_X49_Y14_N7    ; 2370    ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_0                                                                                                                                                                                                                                                         ; PIN_M1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_1_clk_in_clk                                                                                                                                                                                                                                              ; PIN_B12            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|Cl[0]~3                                                                                                                                                                                                          ; LCCOMB_X14_Y11_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; LCCOMB_X7_Y13_N8   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; LCFF_X10_Y12_N1    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; LCFF_X9_Y15_N21    ; 44      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; LCCOMB_X9_Y15_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; LCFF_X23_Y14_N5    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; LCFF_X9_Y15_N27    ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_0|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; LCCOMB_X10_Y12_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|Cl[0]~3                                                                                                                                                                                                          ; LCCOMB_X14_Y11_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; LCCOMB_X9_Y9_N0    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; LCFF_X12_Y10_N17   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; LCFF_X7_Y11_N7     ; 44      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; LCCOMB_X7_Y11_N18  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; LCFF_X12_Y10_N29   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; LCFF_X7_Y10_N3     ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_1|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; LCCOMB_X10_Y10_N8  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|Cl[0]~3                                                                                                                                                                                                          ; LCCOMB_X15_Y11_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; LCCOMB_X19_Y13_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; LCFF_X14_Y13_N13   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; LCFF_X14_Y16_N25   ; 44      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; LCCOMB_X14_Y16_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; LCFF_X14_Y13_N5    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; LCFF_X14_Y13_N3    ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_2|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; LCCOMB_X15_Y15_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|Cl[0]~3                                                                                                                                                                                                          ; LCCOMB_X15_Y11_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; LCCOMB_X7_Y7_N12   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; LCFF_X11_Y5_N25    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; LCFF_X11_Y5_N7     ; 44      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; LCCOMB_X11_Y6_N10  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; LCFF_X14_Y5_N1     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; LCFF_X11_Y5_N1     ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; LCCOMB_X13_Y5_N20  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|process_0~1                                                                                                                                                                                                      ; LCCOMB_X12_Y14_N4  ; 125     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|process_0~1                                                                                                                                                                                                      ; LCCOMB_X12_Y14_N4  ; 277     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk0                                                                                                                                                                                                                   ; PLL_1              ; 257     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk2                                                                                                                                                                                                                   ; PLL_1              ; 2930    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; nios_sys_altpll_1:altpll_1|altpll:sd1|_clk0                                                                                                                                                                                                                   ; PLL_3              ; 3065    ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; nios_sys_cache_0:cache_0|wren~0                                                                                                                                                                                                                               ; LCCOMB_X21_Y8_N10  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cache_1:cache_1|wren~0                                                                                                                                                                                                                               ; LCCOMB_X26_Y6_N6   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cache_2:cache_2|wren~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N22  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cache_3:cache_3|wren~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y6_N6   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|D_iw[4]                                                                                                                                                                                                                                  ; LCFF_X42_Y10_N21   ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|E_alu_result~0                                                                                                                                                                                                                           ; LCCOMB_X37_Y7_N28  ; 56      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|E_new_inst                                                                                                                                                                                                                               ; LCFF_X46_Y7_N1     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|E_valid                                                                                                                                                                                                                                  ; LCFF_X36_Y12_N13   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                        ; LCCOMB_X39_Y6_N22  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|F_valid~0                                                                                                                                                                                                                                ; LCCOMB_X37_Y10_N16 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|R_ctrl_hi_imm16                                                                                                                                                                                                                          ; LCFF_X45_Y8_N7     ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|R_ctrl_shift_rot                                                                                                                                                                                                                         ; LCFF_X44_Y8_N11    ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|R_src1~1                                                                                                                                                                                                                                 ; LCCOMB_X44_Y7_N4   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|R_src2_hi~0                                                                                                                                                                                                                              ; LCCOMB_X45_Y6_N24  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                      ; LCCOMB_X45_Y7_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|W_rf_wren                                                                                                                                                                                                                                ; LCCOMB_X40_Y9_N30  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                              ; LCCOMB_X45_Y7_N16  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|W_valid                                                                                                                                                                                                                                  ; LCFF_X36_Y12_N19   ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|av_ld_byte0_data[6]~0                                                                                                                                                                                                                    ; LCCOMB_X37_Y7_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|av_ld_byte1_data_en~2                                                                                                                                                                                                                    ; LCCOMB_X40_Y11_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_cpu_0:cpu_0|av_ld_rshift8~1                                                                                                                                                                                                                          ; LCCOMB_X37_Y7_N8   ; 33      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|length[14]~0                                                                                                                                                                                                                                 ; LCCOMB_X34_Y8_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|estimated_wraddress[0]~1                                                                                                                                                               ; LCCOMB_X27_Y9_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode14w[2]~0 ; LCCOMB_X27_Y9_N22  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode1w[2]    ; LCCOMB_X26_Y7_N6   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode22w[2]~0 ; LCCOMB_X26_Y7_N0   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode30w[2]~0 ; LCCOMB_X26_Y7_N4   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|wraddress[1]~1                                                                                                                                                                         ; LCCOMB_X31_Y9_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|write_collision                                                                                                                                                                        ; LCCOMB_X27_Y9_N12  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|readdata_mux_select[1]~0                                                                                                                                                           ; LCCOMB_X35_Y8_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|p1_control~0                                                                                                                                                                                                                                 ; LCCOMB_X33_Y8_N8   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|p1_readaddress~2                                                                                                                                                                                                                             ; LCCOMB_X34_Y8_N18  ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|p1_writeaddress~0                                                                                                                                                                                                                            ; LCCOMB_X30_Y8_N4   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|readaddress[10]~31                                                                                                                                                                                                                           ; LCCOMB_X34_Y8_N0   ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|reset_n_OTERM1                                                                                                                                                                                                                               ; LCFF_X31_Y6_N29    ; 195     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|reset_n_OTERM3                                                                                                                                                                                                                               ; LCFF_X38_Y10_N11   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|writeaddress[7]~39                                                                                                                                                                                                                           ; LCCOMB_X29_Y8_N16  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_dma:dma|writelength[10]~0                                                                                                                                                                                                                            ; LCCOMB_X31_Y7_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                             ; LCCOMB_X44_Y13_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~14                                                                                                                                                      ; LCCOMB_X46_Y17_N0  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                          ; LCCOMB_X45_Y17_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                     ; LCCOMB_X45_Y17_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                      ; LCFF_X38_Y14_N5    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                     ; LCCOMB_X38_Y14_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                     ; LCCOMB_X43_Y16_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                     ; LCCOMB_X44_Y13_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                      ; LCCOMB_X44_Y13_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                       ; LCFF_X39_Y12_N3    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|rvalid~0                                                                                                                                                                                                                     ; LCCOMB_X40_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                     ; LCCOMB_X43_Y16_N4  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_sys_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                             ; LCCOMB_X37_Y13_N8  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|always0~0                                                                                                                                                                                                ; LCCOMB_X37_Y16_N6  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|always1~0                                                                                                                                                                                                ; LCCOMB_X39_Y18_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|always3~0                                                                                                                                                                                                ; LCCOMB_X37_Y16_N2  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|always4~2                                                                                                                                                                                                ; LCCOMB_X37_Y16_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|always6~0                                                                                                                                                                                                ; LCCOMB_X37_Y16_N24 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|always7~1                                                                                                                                                                                                ; LCCOMB_X37_Y16_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_performance_counter_0:performance_counter_0|global_reset~0                                                                                                                                                                                           ; LCCOMB_X37_Y16_N18 ; 294     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_sys_pio_0:pio_0|always0~2                                                                                                                                                                                                                                ; LCCOMB_X44_Y10_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                         ; LCCOMB_X34_Y1_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_sdram_controller:sdram_controller|always5~0                                                                                                                                                                                                          ; LCCOMB_X35_Y3_N8   ; 34      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|entry_0[59]~0                                                                                                        ; LCCOMB_X37_Y5_N4   ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|entry_1[59]~0                                                                                                        ; LCCOMB_X37_Y5_N22  ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                                                                                       ; PIN_B3             ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                         ; LCFF_X7_Y17_N13    ; 55      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                              ; LCCOMB_X7_Y19_N24  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                ; LCCOMB_X7_Y19_N12  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                              ; LCCOMB_X10_Y18_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                 ; LCCOMB_X7_Y17_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                ; LCCOMB_X7_Y17_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~7                                                                                                                                                                                 ; LCCOMB_X10_Y17_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~5                                                                                                                                                                                   ; LCCOMB_X9_Y17_N20  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                            ; LCCOMB_X7_Y19_N2   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~20                                                                                                                                                                            ; LCCOMB_X7_Y19_N22  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~6                                                                                                                                                                          ; LCCOMB_X10_Y17_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~5                                                                                                                                                            ; LCCOMB_X7_Y19_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~15                                                                                                                                                      ; LCCOMB_X8_Y19_N14  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~16                                                                                                                                                      ; LCCOMB_X7_Y19_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                              ; LCFF_X8_Y18_N19    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                             ; LCFF_X8_Y18_N11    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                              ; LCFF_X8_Y17_N23    ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                              ; LCFF_X7_Y17_N21    ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                              ; LCFF_X7_Y17_N23    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                       ; LCCOMB_X8_Y18_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                             ; LCFF_X7_Y18_N17    ; 23      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; usbFIFOCtrl:usbfifoctrl_0|led~2                                                                                                                                                                                                                               ; LCCOMB_X46_Y15_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; usbFIFOCtrl:usbfifoctrl_0|led~6                                                                                                                                                                                                                               ; LCCOMB_X46_Y15_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; usbFIFOCtrl:usbfifoctrl_0|state.R1                                                                                                                                                                                                                            ; LCFF_X46_Y13_N17   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; usbFIFOCtrl:usbfifoctrl_0|state.W1                                                                                                                                                                                                                            ; LCFF_X46_Y12_N5    ; 19      ; Output enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                  ; JTAG_X1_Y14_N0    ; 121     ; Global Clock         ; GCLK0            ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X49_Y14_N17  ; 251     ; Global Clock         ; GCLK6            ; --                        ;
; altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X12_Y14_N27  ; 1017    ; Global Clock         ; GCLK8            ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; LCFF_X49_Y14_N7   ; 2370    ; Global Clock         ; GCLK7            ; --                        ;
; distancecore:distancecore_3|CustomReader:c_0|process_0~1                                                                      ; LCCOMB_X12_Y14_N4 ; 277     ; Global Clock         ; GCLK1            ; --                        ;
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk0                                                                                   ; PLL_1             ; 257     ; Global Clock         ; GCLK3            ; --                        ;
; nios_sys_altpll_0:altpll_0|altpll:sd1|_clk2                                                                                   ; PLL_1             ; 2930    ; Global Clock         ; GCLK2            ; --                        ;
; nios_sys_altpll_1:altpll_1|altpll:sd1|_clk0                                                                                   ; PLL_3             ; 3065    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                         ; LCFF_X7_Y17_N13   ; 55      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                              ; LCFF_X8_Y18_N19   ; 12      ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|KRamWrEn                                                                                                                                                                                               ; 336     ;
; nios_sys_performance_counter_0:performance_counter_0|global_reset~0                                                                                                                                                                                           ; 294     ;
; nios_sys_dma:dma|reset_n_OTERM1                                                                                                                                                                                                                               ; 195     ;
; ~GND                                                                                                                                                                                                                                                          ; 128     ;
; distancecore:distancecore_3|CustomReader:c_0|process_0~1                                                                                                                                                                                                      ; 124     ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|rd_address                                                                                                           ; 121     ;
; nios_sys_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                  ; 103     ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                ; 93      ;
; nios_sys_dma:dma|control[2]                                                                                                                                                                                                                                   ; 91      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|VoterReset                                                                                                                                                                                             ; 80      ;
; nios_sys_sdram_controller:sdram_controller|WideOr9~0                                                                                                                                                                                                          ; 77      ;
; nios_sys_dma:dma|p1_length~0                                                                                                                                                                                                                                  ; 70      ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                             ; 66      ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                     ; 65      ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                                                                                                                             ; 64      ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                             ; 64      ;
; nios_sys_performance_counter_0:performance_counter_0|always6~0                                                                                                                                                                                                ; 64      ;
; nios_sys_performance_counter_0:performance_counter_0|always3~0                                                                                                                                                                                                ; 64      ;
; nios_sys_performance_counter_0:performance_counter_0|always0~0                                                                                                                                                                                                ; 64      ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                             ; 63      ;
; nios_sys_sdram_controller:sdram_controller|m_state~22                                                                                                                                                                                                         ; 63      ;
; nios_sys_sdram_controller:sdram_controller|Selector44~2                                                                                                                                                                                                       ; 60      ;
; nios_sys_sdram_controller:sdram_controller|Selector44~0                                                                                                                                                                                                       ; 60      ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|entry_0[59]~0                                                                                                        ; 60      ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|entry_1[59]~0                                                                                                        ; 60      ;
; altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                             ; 59      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                           ; 56      ;
; nios_sys_cpu_0:cpu_0|E_alu_result~0                                                                                                                                                                                                                           ; 56      ;
; nios_sys_sdram_controller:sdram_controller|m_state.000000010                                                                                                                                                                                                  ; 56      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_valid~1                                                                                                                                                                                                                ; 53      ;
; altera_merlin_master_translator:cpu_0_data_master_translator|uav_write~0                                                                                                                                                                                      ; 53      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|last_write_collision                                                                                                                                                                   ; 49      ;
; distancecore:distancecore_0|CustomReader:c_0|PosCountxD[1]                                                                                                                                                                                                    ; 49      ;
; distancecore:distancecore_3|CustomReader:c_0|PosCountxD[1]                                                                                                                                                                                                    ; 49      ;
; distancecore:distancecore_1|CustomReader:c_0|PosCountxD[1]                                                                                                                                                                                                    ; 49      ;
; altera_merlin_master_translator:cpu_0_data_master_translator|uav_read~0                                                                                                                                                                                       ; 49      ;
; distancecore:distancecore_2|CustomReader:c_0|PosCountxD[1]                                                                                                                                                                                                    ; 48      ;
; nios_sys_sdram_controller:sdram_controller|f_select                                                                                                                                                                                                           ; 48      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[2]                                                                                                                                                                                                                          ; 48      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                            ; 47      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|src_valid~1                                                                                                                                                                                                            ; 47      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|xraddr[1]                                                     ; 45      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|xraddr[0]                                                     ; 45      ;
; distancecore:distancecore_0|CustomReader:c_0|process_0~0                                                                                                                                                                                                      ; 45      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                            ; 45      ;
; distancecore:distancecore_2|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; 44      ;
; distancecore:distancecore_0|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; 44      ;
; distancecore:distancecore_3|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; 44      ;
; distancecore:distancecore_1|CustomReader:c_0|NextStatexT.READMEM                                                                                                                                                                                              ; 44      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[3]                                                                                                                                                                                                                          ; 44      ;
; altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                        ; 43      ;
; distancecore:distancecore_3|CustomReader:c_0|process_0~0                                                                                                                                                                                                      ; 42      ;
; nios_sys_cpu_0:cpu_0|E_new_inst                                                                                                                                                                                                                               ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                              ; 41      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|process_0~0                                                                                                                                                                                            ; 41      ;
; nios_sys_cpu_0:cpu_0|D_iw[4]                                                                                                                                                                                                                                  ; 41      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                                ; 41      ;
; distancecore:distancecore_2|CustomReader:c_0|process_0~0                                                                                                                                                                                                      ; 40      ;
; distancecore:distancecore_1|CustomReader:c_0|process_0~0                                                                                                                                                                                                      ; 40      ;
; altera_merlin_slave_translator:skipaddrreg_0_avalon_slave_0_translator|waitrequest_reset_override                                                                                                                                                             ; 40      ;
; distancecore:distancecore_2|CustomReader:c_0|NextStatexT.NEWADDR                                                                                                                                                                                              ; 39      ;
; distancecore:distancecore_0|CustomReader:c_0|NextStatexT.NEWADDR                                                                                                                                                                                              ; 39      ;
; distancecore:distancecore_3|CustomReader:c_0|NextStatexT.NEWADDR                                                                                                                                                                                              ; 39      ;
; distancecore:distancecore_1|CustomReader:c_0|NextStatexT.NEWADDR                                                                                                                                                                                              ; 39      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                            ; 39      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                            ; 39      ;
; altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                       ; 39      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                           ; 38      ;
; altera_merlin_slave_translator:cache_2_s2_translator|waitrequest_reset_override                                                                                                                                                                               ; 38      ;
; nios_sys_addr_router_001:addr_router_001|Equal0~4                                                                                                                                                                                                             ; 38      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|DropEn                                                                                                                                                                                                 ; 37      ;
; nios_sys_dma:dma|control[0]                                                                                                                                                                                                                                   ; 37      ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                                       ; 37      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal0~0                                                                                                                                                                                                 ; 36      ;
; nios_sys_cmd_xbar_demux_001:cmd_xbar_demux_001|src5_valid~0                                                                                                                                                                                                   ; 36      ;
; altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 35      ;
; altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 35      ;
; altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 35      ;
; altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 35      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|MuxDistSelxD[0]                                                                                                                                                                                        ; 35      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal1~0                                                                                                                                                                                                 ; 35      ;
; nios_sys_cpu_0:cpu_0|R_ctrl_ld                                                                                                                                                                                                                                ; 35      ;
; altera_merlin_slave_translator:performance_counter_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                       ; 35      ;
; altera_avalon_st_handshake_clock_crosser:crosser_055|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 34      ;
; altera_avalon_st_handshake_clock_crosser:crosser_051|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 34      ;
; altera_avalon_st_handshake_clock_crosser:crosser_057|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 34      ;
; altera_avalon_st_handshake_clock_crosser:crosser_053|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 34      ;
; altera_merlin_slave_translator:cache_2_s2_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 34      ;
; altera_merlin_slave_translator:cache_0_s2_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 34      ;
; altera_merlin_slave_translator:cache_3_s2_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 34      ;
; altera_merlin_slave_translator:cache_1_s2_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 34      ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~1                                                                                               ; 34      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal6~1                                                                                                                                                                                                 ; 34      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal3~0                                                                                                                                                                                                 ; 34      ;
; altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 34      ;
; altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 34      ;
; altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 34      ;
; altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                             ; 34      ;
; nios_sys_sdram_controller:sdram_controller|always5~0                                                                                                                                                                                                          ; 34      ;
; distancecore:distancecore_3|CustomReader:c_0|LessThan2~16                                                                                                                                                                                                     ; 34      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|MuxDistSelxD[1]                                                                                                                                                                                        ; 33      ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop0                                                                                                                                                                                                                     ; 33      ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop3                                                                                                                                                                                                                     ; 33      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal7~0                                                                                                                                                                                                 ; 33      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal4~0                                                                                                                                                                                                 ; 33      ;
; nios_sys_cpu_0:cpu_0|av_ld_rshift8~1                                                                                                                                                                                                                          ; 33      ;
; nios_sys_cpu_0:cpu_0|F_valid~0                                                                                                                                                                                                                                ; 33      ;
; nios_sys_cmd_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                         ; 33      ;
; altera_merlin_slave_translator:cache_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 33      ;
; altera_merlin_slave_translator:cache_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 33      ;
; altera_merlin_slave_translator:cache_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 33      ;
; altera_merlin_slave_translator:cache_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 33      ;
; nios_sys_cpu_0:cpu_0|R_logic_op[0]                                                                                                                                                                                                                            ; 33      ;
; nios_sys_cpu_0:cpu_0|R_logic_op[1]                                                                                                                                                                                                                            ; 33      ;
; distancecore:distancecore_0|CustomReader:c_0|LessThan2~16                                                                                                                                                                                                     ; 33      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClOut[0]                                                                                                                                                                                                          ; 32      ;
; altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop2                                                                                                                                                                                                                     ; 32      ;
; KnnWrapper:knnclasscore|knnclass:c0|Drop1                                                                                                                                                                                                                     ; 32      ;
; nios_sys_performance_counter_0:performance_counter_0|always7~1                                                                                                                                                                                                ; 32      ;
; nios_sys_performance_counter_0:performance_counter_0|always4~2                                                                                                                                                                                                ; 32      ;
; nios_sys_performance_counter_0:performance_counter_0|always1~0                                                                                                                                                                                                ; 32      ;
; altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 32      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal8~0                                                                                                                                                                                                 ; 32      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal5~0                                                                                                                                                                                                 ; 32      ;
; nios_sys_performance_counter_0:performance_counter_0|Equal2~0                                                                                                                                                                                                 ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[49]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[48]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[47]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[45]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[44]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[43]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[42]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[41]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[40]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[39]                                                                                                                                                                                                               ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                               ; 32      ;
; nios_sys_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                             ; 32      ;
; nios_sys_cmd_xbar_demux:rsp_xbar_demux_005|src0_valid~0                                                                                                                                                                                                       ; 32      ;
; nios_sys_cmd_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                         ; 32      ;
; nios_sys_cmd_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                             ; 32      ;
; nios_sys_cpu_0:cpu_0|intr_req~0                                                                                                                                                                                                                               ; 32      ;
; nios_sys_dma:dma|length[14]~0                                                                                                                                                                                                                                 ; 32      ;
; nios_sys_dma:dma|writelength[10]~0                                                                                                                                                                                                                            ; 32      ;
; nios_sys_cpu_0:cpu_0|R_ctrl_shift_rot_right                                                                                                                                                                                                                   ; 32      ;
; nios_sys_cpu_0:cpu_0|R_src1~1                                                                                                                                                                                                                                 ; 32      ;
; nios_sys_cpu_0:cpu_0|R_src2_use_imm                                                                                                                                                                                                                           ; 32      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                           ; 32      ;
; altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                              ; 32      ;
; distancecore:distancecore_2|CustomReader:c_0|LessThan2~16                                                                                                                                                                                                     ; 32      ;
; distancecore:distancecore_1|CustomReader:c_0|LessThan2~16                                                                                                                                                                                                     ; 32      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|write_collision                                                                                                                                                                        ; 31      ;
; nios_sys_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                                                                  ; 31      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode30w[2]~0 ; 30      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode1w[2]    ; 30      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode22w[2]~0 ; 30      ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|nios_sys_dma_fifo_module_fifo_ram_module:nios_sys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|lpm_decode:wdecoder|decode_uqf:auto_generated|w_anode14w[2]~0 ; 30      ;
; altera_avalon_sc_fifo:cache_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_3_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_2_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_1_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_sc_fifo:cache_0_s2_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                               ; 30      ;
; altera_avalon_st_handshake_clock_crosser:crosser_049|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 30      ;
; altera_avalon_st_handshake_clock_crosser:crosser_048|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 30      ;
; altera_avalon_st_handshake_clock_crosser:crosser_047|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 30      ;
; altera_avalon_st_handshake_clock_crosser:crosser_046|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 30      ;
; altera_merlin_master_translator:cpu_0_data_master_translator|write_accepted                                                                                                                                                                                   ; 30      ;
; distancecore:distancecore_0|CustomReader:c_0|PosCountxD[0]                                                                                                                                                                                                    ; 29      ;
; distancecore:distancecore_3|CustomReader:c_0|PosCountxD[0]                                                                                                                                                                                                    ; 29      ;
; distancecore:distancecore_1|CustomReader:c_0|PosCountxD[0]                                                                                                                                                                                                    ; 29      ;
; nios_sys_cpu_0:cpu_0|R_ctrl_shift_rot                                                                                                                                                                                                                         ; 29      ;
; nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_test_bench:the_nios_sys_cpu_0_test_bench|d_write                                                                                                                                                                          ; 29      ;
; distancecore:distancecore_2|CustomReader:c_0|PosCountxD[0]                                                                                                                                                                                                    ; 28      ;
; nios_sys_cpu_0:cpu_0|av_ld_aligning_data                                                                                                                                                                                                                      ; 28      ;
; nios_sys_cpu_0:cpu_0|R_ctrl_logic                                                                                                                                                                                                                             ; 28      ;
; nios_sys_sdram_controller:sdram_controller|init_done                                                                                                                                                                                                          ; 28      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector53~1                                                                                                                                                                                                     ; 27      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector53~1                                                                                                                                                                                                     ; 27      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector53~1                                                                                                                                                                                                     ; 27      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector53~1                                                                                                                                                                                                     ; 27      ;
; nios_sys_cpu_0:cpu_0|E_alu_sub                                                                                                                                                                                                                                ; 27      ;
; nios_sys_cpu_0:cpu_0|d_writedata[0]                                                                                                                                                                                                                           ; 27      ;
; distancecore:distancecore_2|CustomReader:c_0|NextStatexT.SENDDIST                                                                                                                                                                                             ; 26      ;
; distancecore:distancecore_0|CustomReader:c_0|NextStatexT.SENDDIST                                                                                                                                                                                             ; 26      ;
; distancecore:distancecore_3|CustomReader:c_0|NextStatexT.SENDDIST                                                                                                                                                                                             ; 26      ;
; distancecore:distancecore_1|CustomReader:c_0|NextStatexT.SENDDIST                                                                                                                                                                                             ; 26      ;
; nios_sys_cpu_0:cpu_0|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                              ; 26      ;
; nios_sys_cpu_0:cpu_0|W_valid                                                                                                                                                                                                                                  ; 26      ;
; nios_sys_dma:dma|p1_readaddress~2                                                                                                                                                                                                                             ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                              ; 25      ;
; nios_sys_dma:dma|readaddress[10]~31                                                                                                                                                                                                                           ; 25      ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 25      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[6]                                                                                                                                                                                                                          ; 25      ;
; nios_sys_cpu_0:cpu_0|av_fill_bit~0                                                                                                                                                                                                                            ; 24      ;
; altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                       ; 24      ;
; nios_sys_cpu_0:cpu_0|R_src1~0                                                                                                                                                                                                                                 ; 24      ;
; nios_sys_cpu_0:cpu_0|D_iw[14]                                                                                                                                                                                                                                 ; 24      ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                           ; 24      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                             ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                  ; 23      ;
; nios_sys_cpu_0:cpu_0|D_iw[15]                                                                                                                                                                                                                                 ; 23      ;
; nios_sys_cpu_0:cpu_0|D_iw[2]                                                                                                                                                                                                                                  ; 23      ;
; altera_merlin_slave_translator:usbfifoctrl_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                              ; 23      ;
; distancecore:distancecore_0|CustomReader:c_0|LessThan3~1                                                                                                                                                                                                      ; 22      ;
; distancecore:distancecore_3|CustomReader:c_0|LessThan3~1                                                                                                                                                                                                      ; 22      ;
; nios_sys_sdram_controller:sdram_controller|refresh_request                                                                                                                                                                                                    ; 22      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[7]                                                                                                                                                                                                                          ; 22      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~15                                                                                                                                                                                                       ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~14                                                                                                                                                                                                       ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~13                                                                                                                                                                                                       ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~12                                                                                                                                                                                                       ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~11                                                                                                                                                                                                       ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~10                                                                                                                                                                                                       ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~9                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~8                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~7                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~6                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~5                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~4                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~3                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~2                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~1                                                                                                                                                                                                        ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|Decoder0~0                                                                                                                                                                                                        ; 21      ;
; distancecore:distancecore_2|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; 21      ;
; distancecore:distancecore_0|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; 21      ;
; distancecore:distancecore_3|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; 21      ;
; distancecore:distancecore_1|CustomReader:c_0|SumReset                                                                                                                                                                                                         ; 21      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|DistReset[3]                                                                                                                                                                                           ; 21      ;
; distancecore:distancecore_2|CustomReader:c_0|LessThan3~1                                                                                                                                                                                                      ; 21      ;
; altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                            ; 21      ;
; nios_sys_cpu_0:cpu_0|D_iw[12]                                                                                                                                                                                                                                 ; 21      ;
; nios_sys_cpu_0:cpu_0|D_iw[3]                                                                                                                                                                                                                                  ; 21      ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~14                                                                                                                                                      ; 21      ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][19]                                                                                                                                              ; 21      ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                       ; 21      ;
; distancecore:distancecore_3|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; 20      ;
; distancecore:distancecore_2|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; 20      ;
; distancecore:distancecore_1|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; 20      ;
; distancecore:distancecore_0|CustomReader:c_0|T[9]~13                                                                                                                                                                                                          ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[15][3]~67                                                                                                                                                                                                 ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[9][15]~282                                                                                                                                                                                              ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[11][12]~280                                                                                                                                                                                             ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[13][3]~66                                                                                                                                                                                                 ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[6][0]~277                                                                                                                                                                                               ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[0][5]~275                                                                                                                                                                                               ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[2][5]~273                                                                                                                                                                                               ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[4][10]~271                                                                                                                                                                                              ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[14][3]~65                                                                                                                                                                                                 ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[8][5]~268                                                                                                                                                                                               ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[10][7]~266                                                                                                                                                                                              ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[12][8]~264                                                                                                                                                                                              ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[7][0]~262                                                                                                                                                                                               ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClRamxD[1][0]~64                                                                                                                                                                                                  ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[5][1]~259                                                                                                                                                                                               ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|DistRamxD[3][4]~257                                                                                                                                                                                               ; 20      ;
; distancecore:distancecore_2|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; 20      ;
; distancecore:distancecore_0|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; 20      ;
; distancecore:distancecore_3|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; 20      ;
; distancecore:distancecore_1|CustomReader:c_0|SumEn                                                                                                                                                                                                            ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 20      ;
; distancecore:distancecore_1|CustomReader:c_0|LessThan3~1                                                                                                                                                                                                      ; 20      ;
; altera_merlin_slave_translator:knnclasscore_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                               ; 20      ;
; nios_sys_cpu_0:cpu_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                        ; 20      ;
; nios_sys_cpu_0:cpu_0|D_iw[1]                                                                                                                                                                                                                                  ; 20      ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][86]                                                                                                                                              ; 20      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 19      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 19      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 19      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 19      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector57~0                                                                                                                                                                                                     ; 19      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector57~0                                                                                                                                                                                                     ; 19      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector57~0                                                                                                                                                                                                     ; 19      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector57~0                                                                                                                                                                                                     ; 19      ;
; distancecore:distancecore_2|CustomReader:c_0|NextStatexT.WAITFULL                                                                                                                                                                                             ; 19      ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[15]                                                                                                                                                                                                    ; 19      ;
; distancecore:distancecore_0|CustomReader:c_0|NextStatexT.WAITFULL                                                                                                                                                                                             ; 19      ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[15]                                                                                                                                                                                                    ; 19      ;
; distancecore:distancecore_3|CustomReader:c_0|NextStatexT.WAITFULL                                                                                                                                                                                             ; 19      ;
; distancecore:distancecore_1|CustomReader:c_0|Equal0~3                                                                                                                                                                                                         ; 19      ;
; distancecore:distancecore_1|CustomReader:c_0|NextStatexT.WAITFULL                                                                                                                                                                                             ; 19      ;
; altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                 ; 19      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                                                            ; 19      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                            ; 19      ;
; nios_sys_cpu_0:cpu_0|D_iw[21]                                                                                                                                                                                                                                 ; 19      ;
; nios_sys_cpu_0:cpu_0|D_iw[16]                                                                                                                                                                                                                                 ; 19      ;
; nios_sys_cpu_0:cpu_0|D_iw[0]                                                                                                                                                                                                                                  ; 19      ;
; altera_merlin_width_adapter:width_adapter|data_reg~16                                                                                                                                                                                                         ; 19      ;
; usbFIFOCtrl:usbfifoctrl_0|state.W1                                                                                                                                                                                                                            ; 19      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[5]                                                                                                                                                                                                                          ; 19      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|CompOutxD~12                                                                                                                                      ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|CompOutxD~8                                                                                                                                       ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|ClKRamAddrxD[2]                                                                                                                                                                                        ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|ClKRamAddrxD[1]                                                                                                                                                                                        ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|ClKRamAddrxD[0]                                                                                                                                                                                        ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|ClKRamAddrxD[3]                                                                                                                                                                                        ; 18      ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[42]                                                                                                                                             ; 18      ;
; distancecore:distancecore_2|CustomReader:c_0|Equal0~4                                                                                                                                                                                                         ; 18      ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[15]                                                                                                                                                                                                    ; 18      ;
; distancecore:distancecore_0|CustomReader:c_0|T[9]~10                                                                                                                                                                                                          ; 18      ;
; distancecore:distancecore_3|CustomReader:c_0|Equal0~3                                                                                                                                                                                                         ; 18      ;
; distancecore:distancecore_3|CustomReader:c_0|T[9]~10                                                                                                                                                                                                          ; 18      ;
; altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                            ; 18      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                            ; 18      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                            ; 18      ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                           ; 18      ;
; nios_sys_cpu_0:cpu_0|d_read                                                                                                                                                                                                                                   ; 18      ;
; usbFIFOCtrl:usbfifoctrl_0|state.R1                                                                                                                                                                                                                            ; 18      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[4]                                                                                                                                                                                                                          ; 18      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:0:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:1:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:2:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:3:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:4:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:5:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:6:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|CompOutxD~12                                                                                                                                                   ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\GenPGLayer:7:PGGenFH:PGBlockFH|CompOutxD~8                                                                                                                                                    ; 17      ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 17      ;
; altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 17      ;
; distancecore:distancecore_2|CustomReader:c_0|T[9]~10                                                                                                                                                                                                          ; 17      ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[15]                                                                                                                                                                                                    ; 17      ;
; distancecore:distancecore_1|CustomReader:c_0|T[9]~10                                                                                                                                                                                                          ; 17      ;
; altera_avalon_st_handshake_clock_crosser:crosser_044|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 17      ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                               ; 17      ;
; nios_sys_cpu_0:cpu_0|E_valid                                                                                                                                                                                                                                  ; 17      ;
; nios_sys_cpu_0:cpu_0|R_ctrl_hi_imm16                                                                                                                                                                                                                          ; 17      ;
; nios_sys_cpu_0:cpu_0|D_iw[11]                                                                                                                                                                                                                                 ; 17      ;
; usbFIFOCtrl:usbfifoctrl_0|led~2                                                                                                                                                                                                                               ; 17      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxClass:c2|Mux2~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxClass:c2|Mux1~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxClass:c2|Mux0~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxClass:c2|Mux3~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux6~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux5~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux4~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux3~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux2~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux1~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux0~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux7~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux8~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux9~1                                                                                                                                                                                                         ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux10~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux11~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux12~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux13~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux14~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxDist:c4|Mux15~1                                                                                                                                                                                                        ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxKAddr:c3|AddrOut[3]~3                                                                                                                                                                                                  ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxKAddr:c3|AddrOut[2]~2                                                                                                                                                                                                  ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxKAddr:c3|AddrOut[1]~1                                                                                                                                                                                                  ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|MuxKAddr:c3|AddrOut[0]~0                                                                                                                                                                                                  ; 16      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector24~0                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector26~1                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_2|CustomReader:c_0|Cl[0]~2                                                                                                                                                                                                          ; 16      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector26~0                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector27~1                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_0|CustomReader:c_0|Cl[0]~2                                                                                                                                                                                                          ; 16      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector26~0                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector27~1                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_3|CustomReader:c_0|Cl[0]~2                                                                                                                                                                                                          ; 16      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector21~0                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector20~1                                                                                                                                                                                                     ; 16      ;
; distancecore:distancecore_1|CustomReader:c_0|Cl[0]~2                                                                                                                                                                                                          ; 16      ;
; KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8|readdata[0]~0                                                                                                                                                                                              ; 16      ;
; altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                              ; 16      ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~2                                                                                                                                             ; 16      ;
; altera_merlin_width_adapter:width_adapter_001|always8~0                                                                                                                                                                                                       ; 16      ;
; altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 16      ;
; altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 16      ;
; altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 16      ;
; altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 16      ;
; nios_sys_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                      ; 16      ;
; nios_sys_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                       ; 16      ;
; nios_sys_cpu_0:cpu_0|R_src2_lo~0                                                                                                                                                                                                                              ; 16      ;
; nios_sys_cpu_0:cpu_0|D_iw[5]                                                                                                                                                                                                                                  ; 16      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                   ; 16      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                   ; 16      ;
; altera_merlin_width_adapter:width_adapter|out_data[20]~2                                                                                                                                                                                                      ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[7]                                                                                                                                                                                                                           ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[6]                                                                                                                                                                                                                           ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[5]                                                                                                                                                                                                                           ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[4]                                                                                                                                                                                                                           ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[3]                                                                                                                                                                                                                           ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[2]                                                                                                                                                                                                                           ; 16      ;
; nios_sys_cpu_0:cpu_0|d_writedata[1]                                                                                                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                              ; 15      ;
; distancecore:distancecore_2|CustomReader:c_0|LessThan2~18                                                                                                                                                                                                     ; 15      ;
; distancecore:distancecore_0|CustomReader:c_0|LessThan2~18                                                                                                                                                                                                     ; 15      ;
; distancecore:distancecore_3|CustomReader:c_0|LessThan2~18                                                                                                                                                                                                     ; 15      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|NextStatexT.CheckEndCompState                                                                                                                                                                          ; 15      ;
; distancecore:distancecore_1|CustomReader:c_0|LessThan2~18                                                                                                                                                                                                     ; 15      ;
; altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 15      ;
; distancecore:distancecore_0|CustomReader:c_0|Equal0~3                                                                                                                                                                                                         ; 15      ;
; nios_sys_cpu_0:cpu_0|R_src2_hi~0                                                                                                                                                                                                                              ; 15      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|WideOr1~0                                                                                                                                                                                                                  ; 15      ;
; nios_sys_sdram_controller:sdram_controller|i_state.011                                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                     ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                  ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_054|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_050|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_056|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_052|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                  ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 14      ;
; altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 14      ;
; nios_sys_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                     ; 14      ;
; nios_sys_cmd_xbar_demux_003:cmd_xbar_demux_003|src2_valid~0                                                                                                                                                                                                   ; 14      ;
; nios_sys_cmd_xbar_demux_003:cmd_xbar_demux_003|src0_valid~0                                                                                                                                                                                                   ; 14      ;
; nios_sys_cpu_0:cpu_0|D_iw[13]                                                                                                                                                                                                                                 ; 14      ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 14      ;
; altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                      ; 14      ;
; nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|readdata_mux_select[0]                                                                                                                                                             ; 13      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector61~0                                                                                                                                                                                                     ; 13      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector61~0                                                                                                                                                                                                     ; 13      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector61~0                                                                                                                                                                                                     ; 13      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|NextStatexT.VoterState                                                                                                                                                                                 ; 13      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector61~0                                                                                                                                                                                                     ; 13      ;
; nios_sys_dma:dma|Equal3~1                                                                                                                                                                                                                                     ; 13      ;
; nios_sys_dma:dma|writeaddress[7]~39                                                                                                                                                                                                                           ; 13      ;
; nios_sys_dma:dma|p1_writeaddress~0                                                                                                                                                                                                                            ; 13      ;
; nios_sys_dma:dma|p1_control~0                                                                                                                                                                                                                                 ; 13      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|sink1_ready~0                                                                                                                                                                                                          ; 13      ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                      ; 13      ;
; nios_sys_sdram_controller:sdram_controller|m_state.100000000                                                                                                                                                                                                  ; 13      ;
; distancecore:distancecore_3|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; 13      ;
; distancecore:distancecore_2|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; 13      ;
; distancecore:distancecore_1|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; 13      ;
; distancecore:distancecore_0|CustomReader:c_0|DataInPipexD                                                                                                                                                                                                     ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                             ; 12      ;
; nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|readdata_mux_select[1]                                                                                                                                                             ; 12      ;
; nios_sys_dma:dma|write_writedata~10                                                                                                                                                                                                                           ; 12      ;
; nios_sys_dma:dma|write_writedata~8                                                                                                                                                                                                                            ; 12      ;
; nios_sys_dma:dma|write_writedata~6                                                                                                                                                                                                                            ; 12      ;
; nios_sys_dma:dma|write_writedata~4                                                                                                                                                                                                                            ; 12      ;
; nios_sys_dma:dma|write_writedata~2                                                                                                                                                                                                                            ; 12      ;
; nios_sys_dma:dma|write_writedata~0                                                                                                                                                                                                                            ; 12      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector0~0                                                                                                                                                                                                      ; 12      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector0~0                                                                                                                                                                                                      ; 12      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[26]~26                                                                                                                                                                                                                      ; 12      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector0~0                                                                                                                                                                                                      ; 12      ;
; nios_sys_cpu_0:cpu_0|Equal2~5                                                                                                                                                                                                                                 ; 12      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                       ; 12      ;
; nios_sys_sdram_controller:sdram_controller|za_valid                                                                                                                                                                                                           ; 12      ;
; nios_sys_sdram_controller:sdram_controller|Equal0~4                                                                                                                                                                                                           ; 12      ;
; nios_sys_sdram_controller:sdram_controller|i_state.000                                                                                                                                                                                                        ; 12      ;
; nios_sys_sdram_controller:sdram_controller|WideOr15~0                                                                                                                                                                                                         ; 12      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[8]                                                                                                                                                                                                                          ; 12      ;
; distancecore:distancecore_3|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; 11      ;
; distancecore:distancecore_2|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; 11      ;
; distancecore:distancecore_1|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; 11      ;
; distancecore:distancecore_0|CustomReader:c_0|CurrAddrxD[15]~0                                                                                                                                                                                                 ; 11      ;
; SkipAddrReg:skipaddrreg_0|SkipAddr0[15]~2                                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector18~1                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector18~1                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector18~1                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector18~1                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_2|CustomReader:c_0|LessThan3~20                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_2|CustomReader:c_0|Selector0~1                                                                                                                                                                                                      ; 11      ;
; distancecore:distancecore_0|CustomReader:c_0|LessThan3~20                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_0|CustomReader:c_0|Selector0~1                                                                                                                                                                                                      ; 11      ;
; distancecore:distancecore_3|CustomReader:c_0|LessThan3~20                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_3|CustomReader:c_0|Selector0~1                                                                                                                                                                                                      ; 11      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|NextStatexT.UpdateMaxState                                                                                                                                                                             ; 11      ;
; distancecore:distancecore_1|CustomReader:c_0|LessThan3~20                                                                                                                                                                                                     ; 11      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector0~1                                                                                                                                                                                                      ; 11      ;
; distancecore:distancecore_1|CustomReader:c_0|Selector0~0                                                                                                                                                                                                      ; 11      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                ; 11      ;
; nios_sys_dma:dma|nios_sys_dma_mem_write:the_nios_sys_dma_mem_write|fifo_read                                                                                                                                                                                  ; 11      ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                            ; 11      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                       ; 11      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~1                                                                                                                                                                                                          ; 11      ;
; altera_merlin_slave_translator:pio_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                  ; 11      ;
; altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                          ; 11      ;
; altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 11      ;
; altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                          ; 11      ;
; altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 11      ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|src_valid~0                                                                                                                                                                                                            ; 11      ;
; nios_sys_sdram_controller:sdram_controller|m_count[1]                                                                                                                                                                                                         ; 11      ;
; nios_sys_addr_router_001:addr_router_001|Equal1~1                                                                                                                                                                                                             ; 11      ;
; nios_sys_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                                                                                  ; 11      ;
; nios_sys_cpu_0:cpu_0|W_alu_result[9]                                                                                                                                                                                                                          ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                               ; 10      ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD~19                                                                                                                                                                                                     ; 10      ;
; distancecore:distancecore_2|CustomReader:c_0|AddressxD~18                                                                                                                                                                                                     ; 10      ;
; distancecore:distancecore_1|CustomReader:c_0|AddressxD~19                                                                                                                                                                                                     ; 10      ;
; distancecore:distancecore_0|CustomReader:c_0|AddressxD~19                                                                                                                                                                                                     ; 10      ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD~14                                                                                                                                                                                                    ; 10      ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD~15                                                                                                                                                                                                    ; 10      ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD~14                                                                                                                                                                                                    ; 10      ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|NextStatexT.StoreDistState                                                                                                                                                                             ; 10      ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD~14                                                                                                                                                                                                    ; 10      ;
; NDimReg:ndimreg|NDim0[0]                                                                                                                                                                                                                                      ; 10      ;
; nios_sys_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                      ; 10      ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                             ; 10      ;
; nios_sys_cpu_0:cpu_0|Equal133~0                                                                                                                                                                                                                               ; 10      ;
; nios_sys_cpu_0:cpu_0|D_iw[7]                                                                                                                                                                                                                                  ; 10      ;
; nios_sys_dma:dma|p1_readaddress~1                                                                                                                                                                                                                             ; 10      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder|cout~0                                                                                                                                                  ; 10      ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder|cout~0                                                                                                                                                  ; 10      ;
; nios_sys_addr_router_001:addr_router_001|Equal4~1                                                                                                                                                                                                             ; 10      ;
; nios_sys_cpu_0:cpu_0|R_ctrl_br_cmp                                                                                                                                                                                                                            ; 10      ;
; nios_sys_cpu_0:cpu_0|E_src1[0]                                                                                                                                                                                                                                ; 10      ;
; nios_sys_sdram_controller:sdram_controller|i_state.101                                                                                                                                                                                                        ; 10      ;
; altera_merlin_master_translator:cpu_0_data_master_translator|read_accepted                                                                                                                                                                                    ; 10      ;
; nios_sys_addr_router_001:addr_router_001|Equal1~2                                                                                                                                                                                                             ; 10      ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|Equal1~0                                                                                                             ; 10      ;
; nios_sys_dma:dma|writeaddress[11]                                                                                                                                                                                                                             ; 10      ;
; reset_n                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                               ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[10]~latch                                                                                                                                                                                             ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[9]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[8]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[7]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[6]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[5]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[4]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[3]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[2]~latch                                                                                                                                                                                              ; 9       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector14~9                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector14~9                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector14~9                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector14~9                                                                                                                                                                                                     ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[2]~2                                                                                                                                                                                                                          ; 9       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector47~1                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector47~1                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector49~1                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector49~2                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector47~1                                                                                                                                                                                                     ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[10]                                                                                                                                                                                                                           ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[9]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[8]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[7]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[6]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[5]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[4]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[3]                                                                                                                                                                                                                            ; 9       ;
; BaseQAddr:baseqaddr_0|QAddress0[2]                                                                                                                                                                                                                            ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector47~1                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_3|CustomReader:c_0|address1~20                                                                                                                                                                                                      ; 9       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector27~4                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_2|CustomReader:c_0|address1~20                                                                                                                                                                                                      ; 9       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector26~4                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_1|CustomReader:c_0|address1~20                                                                                                                                                                                                      ; 9       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector20~4                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|address1~20                                                                                                                                                                                                      ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector27~4                                                                                                                                                                                                     ; 9       ;
; usbFIFOCtrl:usbfifoctrl_0|readdata~9                                                                                                                                                                                                                          ; 9       ;
; KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|DropOut[2]                                                                                                                                                                                                    ; 9       ;
; KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|DropOut[0]                                                                                                                                                                                                    ; 9       ;
; KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|DropOut[3]                                                                                                                                                                                                    ; 9       ;
; KnnWrapper:knnclasscore|knnclass:c0|DropDist:c6|DropOut[1]                                                                                                                                                                                                    ; 9       ;
; altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 9       ;
; altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 9       ;
; altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 9       ;
; altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 9       ;
; nios_sys_cpu_0:cpu_0|D_iw[6]                                                                                                                                                                                                                                  ; 9       ;
; nios_sys_cpu_0:cpu_0|D_iw[8]                                                                                                                                                                                                                                  ; 9       ;
; nios_sys_cpu_0:cpu_0|R_ctrl_jmp_direct                                                                                                                                                                                                                        ; 9       ;
; nios_sys_cpu_0:cpu_0|d_writedata[10]                                                                                                                                                                                                                          ; 9       ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                      ; 9       ;
; nios_sys_dma:dma|control[3]                                                                                                                                                                                                                                   ; 9       ;
; nios_sys_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                           ; 9       ;
; nios_sys_cpu_0:cpu_0|R_ctrl_rdctl_inst                                                                                                                                                                                                                        ; 9       ;
; nios_sys_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                             ; 9       ;
; nios_sys_dma:dma|nios_sys_dma_mem_read:the_nios_sys_dma_mem_read|read_select                                                                                                                                                                                  ; 9       ;
; nios_sys_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                  ; 9       ;
; nios_sys_sdram_controller:sdram_controller|i_addr[11]                                                                                                                                                                                                         ; 9       ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|entries[0]                                                                                                           ; 9       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[0]                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[0]                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[0]                                                                                                                                                                                                     ; 9       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[0]                                                                                                                                                                                                     ; 9       ;
; nios_sys_dma:dma|writeaddress[12]                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                               ; 8       ;
; nios_sys_cpu_0:cpu_0|av_ld_byte1_data_en~2                                                                                                                                                                                                                    ; 8       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector14~5                                                                                                                                                                                                     ; 8       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector49~2                                                                                                                                                                                                     ; 8       ;
; nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|fifo_wr_data[1]~2                                                                                                                                                                  ; 8       ;
; nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|Equal4~1                                                                                                                                                                           ; 8       ;
; nios_sys_dma:dma|nios_sys_dma_read_data_mux:the_nios_sys_dma_read_data_mux|Equal4~0                                                                                                                                                                           ; 8       ;
; nios_sys_dma:dma|write_writedata[6]                                                                                                                                                                                                                           ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClOut[1]                                                                                                                                                                                                          ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClOut[2]                                                                                                                                                                                                          ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|KRam:c5|ClOut[3]                                                                                                                                                                                                          ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|VoterEn                                                                                                                                                                                                ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8|KVal[7]~3                                                                                                                                                                                                  ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 8       ;
; NTrReg:ntrreg_2|NTr[0]~2                                                                                                                                                                                                                                      ; 8       ;
; NTrReg:ntrreg_0|NTr[0]~2                                                                                                                                                                                                                                      ; 8       ;
; NTrReg:ntrreg_3|NTr[0]~2                                                                                                                                                                                                                                      ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|KValxD[0]~0                                                                                                                                                                                            ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Selector24~0                                                                                                                                                                                           ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Selector23~0                                                                                                                                                                                           ; 8       ;
; NTrReg:ntrreg_1|NTr[0]~2                                                                                                                                                                                                                                      ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[4]                                                                                                                                        ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[5]                                                                                                                                        ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[6]                                                                                                                                        ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[7]                                                                                                                                        ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[10]                                                                                                                                       ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[11]                                                                                                                                       ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[12]                                                                                                                                       ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[13]                                                                                                                                       ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[14]                                                                                                                                       ; 8       ;
; KnnWrapper:knnclasscore|knnclass:c0|FindMaxDist:c1|MuxCompDist:\TreeGenExt:0:TreeGenInt:0:NodeGen:PrefixGen|MaxDist[15]                                                                                                                                       ; 8       ;
; NDimReg:ndimreg|NDim0[0]~2                                                                                                                                                                                                                                    ; 8       ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                          ; 8       ;
; nios_sys_jtag_uart_0:jtag_uart_0|rvalid~0                                                                                                                                                                                                                     ; 8       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                             ; 8       ;
; altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; 8       ;
; altera_avalon_sc_fifo:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 8       ;
; altera_avalon_sc_fifo:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; 8       ;
; altera_avalon_sc_fifo:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                   ; 8       ;
; altera_avalon_sc_fifo:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 8       ;
; altera_avalon_sc_fifo:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 8       ;
; altera_avalon_sc_fifo:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; 8       ;
; altera_avalon_sc_fifo:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 8       ;
; altera_avalon_sc_fifo:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 8       ;
; altera_avalon_sc_fifo:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; 8       ;
; altera_avalon_sc_fifo:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 8       ;
; altera_avalon_sc_fifo:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                               ; 8       ;
; altera_avalon_sc_fifo:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; 8       ;
; altera_avalon_sc_fifo:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 8       ;
; altera_avalon_sc_fifo:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 8       ;
; altera_avalon_sc_fifo:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 8       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[33]                                                                                                                                                                                                               ; 8       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[35]                                                                                                                                                                                                               ; 8       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[34]                                                                                                                                                                                                               ; 8       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[32]                                                                                                                                                                                                               ; 8       ;
; altera_avalon_st_handshake_clock_crosser:crosser_033|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                       ; 8       ;
; nios_sys_cpu_0:cpu_0|av_ld_byte0_data[6]~0                                                                                                                                                                                                                    ; 8       ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|wraddress[0]                                                                                                                                                                           ; 8       ;
; nios_sys_cpu_0:cpu_0|d_writedata[9]                                                                                                                                                                                                                           ; 8       ;
; nios_sys_cpu_0:cpu_0|d_writedata[8]                                                                                                                                                                                                                           ; 8       ;
; nios_sys_dma:dma|d1_done_transaction                                                                                                                                                                                                                          ; 8       ;
; nios_sys_cmd_xbar_demux:rsp_xbar_demux_005|src1_valid                                                                                                                                                                                                         ; 8       ;
; altera_avalon_sc_fifo:cache_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                               ; 8       ;
; altera_avalon_sc_fifo:cache_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                               ; 8       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                   ; 8       ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|fifo_empty                                                                                                                                                                             ; 8       ;
; altera_avalon_sc_fifo:cache_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                               ; 8       ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                               ; 8       ;
; nios_sys_sdram_controller:sdram_controller|i_state.010                                                                                                                                                                                                        ; 8       ;
; nios_sys_sdram_controller:sdram_controller|pending~12                                                                                                                                                                                                         ; 8       ;
; nios_sys_pio_0:pio_0|always0~2                                                                                                                                                                                                                                ; 8       ;
; nios_sys_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                                                             ; 8       ;
; nios_sys_sdram_controller:sdram_controller|m_state.010000000                                                                                                                                                                                                  ; 8       ;
; nios_sys_sdram_controller:sdram_controller|nios_sys_sdram_controller_input_efifo_module:the_nios_sys_sdram_controller_input_efifo_module|entries[1]                                                                                                           ; 8       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[1]                                                                                                                                                                                                     ; 8       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[1]                                                                                                                                                                                                     ; 8       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[1]                                                                                                                                                                                                     ; 8       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[1]                                                                                                                                                                                                     ; 8       ;
; nios_sys_sdram_controller:sdram_controller|za_data[29]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[28]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[27]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[26]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[25]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[24]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[23]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[22]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[21]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[20]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[19]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[18]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[17]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[16]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                        ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                         ; 7       ;
; nios_sys_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                         ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector14~5                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector14~5                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[2]~head_lut                                                                                                                                                                                           ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[2]~head_lut                                                                                                                                                                                           ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[2]~head_lut                                                                                                                                                                                           ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[2]~head_lut                                                                                                                                                                                           ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:1:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:1:TreeGenInt:1:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|NextStatexT.MaxClassState                                                                                                                                                                              ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|CounterUpdMaxT[0]                                                                                                                                                                                      ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|CounterUpdMaxT[1]                                                                                                                                                                                      ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|CounterUpdMaxT[2]                                                                                                                                                                                      ; 7       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|CounterUpdMaxT[3]                                                                                                                                                                                      ; 7       ;
; usbFIFOCtrl:usbfifoctrl_0|readdata~0                                                                                                                                                                                                                          ; 7       ;
; FullReg:fullreg_2|FullxD                                                                                                                                                                                                                                      ; 7       ;
; FullReg:fullreg_0|FullxD                                                                                                                                                                                                                                      ; 7       ;
; FullReg:fullreg_3|FullxD                                                                                                                                                                                                                                      ; 7       ;
; FullReg:fullreg_1|FullxD                                                                                                                                                                                                                                      ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 7       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                  ; 7       ;
; altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                              ; 7       ;
; altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                              ; 7       ;
; altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                              ; 7       ;
; altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                              ; 7       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                  ; 7       ;
; nios_sys_cpu_0:cpu_0|D_ctrl_exception~4                                                                                                                                                                                                                       ; 7       ;
; nios_sys_dma:dma|nios_sys_dma_fifo_module:the_nios_sys_dma_fifo_module|wraddress[1]                                                                                                                                                                           ; 7       ;
; nios_sys_cpu_0:cpu_0|D_ctrl_retaddr~0                                                                                                                                                                                                                         ; 7       ;
; nios_sys_sdram_controller:sdram_controller|i_count[1]                                                                                                                                                                                                         ; 7       ;
; nios_sys_cpu_0:cpu_0|d_writedata[12]                                                                                                                                                                                                                          ; 7       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~2                                                                                                                                                                                ; 7       ;
; nios_sys_dma:dma|flush_fifo                                                                                                                                                                                                                                   ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 7       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                   ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 7       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                   ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 7       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_030|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                   ; 7       ;
; nios_sys_cmd_xbar_demux_003:cmd_xbar_demux_003|src3_valid~0                                                                                                                                                                                                   ; 7       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                   ; 7       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                   ; 7       ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                             ; 7       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                      ; 7       ;
; altera_merlin_slave_translator:dma_control_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                    ; 7       ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                      ; 7       ;
; nios_sys_addr_router_001:addr_router_001|src_channel[5]~7                                                                                                                                                                                                     ; 7       ;
; nios_sys_addr_router_001:addr_router_001|src_channel[5]~4                                                                                                                                                                                                     ; 7       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                       ; 7       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                       ; 7       ;
; nios_sys_sdram_controller:sdram_controller|m_count[2]                                                                                                                                                                                                         ; 7       ;
; altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                                                 ; 7       ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                   ; 7       ;
; altera_merlin_slave_translator:usbfifoctrl_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                ; 7       ;
; altera_merlin_slave_translator:usbfifoctrl_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                                ; 7       ;
; nios_sys_sdram_controller:sdram_controller|m_state.000100000                                                                                                                                                                                                  ; 7       ;
; nios_sys_sdram_controller:sdram_controller|pending~11                                                                                                                                                                                                         ; 7       ;
; nios_sys_sdram_controller:sdram_controller|pending~6                                                                                                                                                                                                          ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[2]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[3]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[4]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[5]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[6]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[7]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[8]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[2]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[3]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[4]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[5]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[6]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[7]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[8]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[2]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[3]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[4]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[5]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[6]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[7]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[8]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[2]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[3]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[4]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[5]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[6]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[7]                                                                                                                                                                                                     ; 7       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[8]                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                         ; 6       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[2]                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_2|CustomReader:c_0|AddressxD[2]                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_1|CustomReader:c_0|AddressxD[2]                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_0|CustomReader:c_0|AddressxD[2]                                                                                                                                                                                                     ; 6       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:0:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 6       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:1:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 6       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:2:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 6       ;
; KnnWrapper:knnclasscore|knnclass:c0|Voter:c7|FindMaxCl:FindMaxClBlk|MuxCompCl:\TreeGenExt:2:TreeGenInt:3:NodeGen:PrefixGen|CompOutxD~3                                                                                                                        ; 6       ;
; KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|Equal0~0                                                                                                                                                                                               ; 6       ;
; distancecore:distancecore_2|CustomReader:c_0|LessThan1~18                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_2|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_0|CustomReader:c_0|LessThan1~18                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_3|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_3|CustomReader:c_0|LessThan1~18                                                                                                                                                                                                     ; 6       ;
; KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8|StartCl                                                                                                                                                                                                    ; 6       ;
; distancecore:distancecore_1|CustomReader:c_0|Selector61~1                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_1|CustomReader:c_0|LessThan1~18                                                                                                                                                                                                     ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                    ; 6       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                     ; 6       ;
; nios_sys_cpu_0:cpu_0|W_alu_result[26]~27                                                                                                                                                                                                                      ; 6       ;
; distancecore:distancecore_2|CustomReader:c_0|read1                                                                                                                                                                                                            ; 6       ;
; distancecore:distancecore_0|CustomReader:c_0|read1                                                                                                                                                                                                            ; 6       ;
; distancecore:distancecore_3|CustomReader:c_0|read1                                                                                                                                                                                                            ; 6       ;
; distancecore:distancecore_1|CustomReader:c_0|read1                                                                                                                                                                                                            ; 6       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                     ; 6       ;
; nios_sys_performance_counter_0:performance_counter_0|time_counter_enable_0                                                                                                                                                                                    ; 6       ;
; distancecore:distancecore_2|CustomReader:c_0|read                                                                                                                                                                                                             ; 6       ;
; distancecore:distancecore_0|CustomReader:c_0|read                                                                                                                                                                                                             ; 6       ;
; distancecore:distancecore_3|CustomReader:c_0|read                                                                                                                                                                                                             ; 6       ;
; distancecore:distancecore_1|CustomReader:c_0|read                                                                                                                                                                                                             ; 6       ;
; nios_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_sys_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                          ; 6       ;
; altera_avalon_sc_fifo:endtsetreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                              ; 6       ;
; altera_avalon_sc_fifo:fullreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:emptyreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                ; 6       ;
; altera_merlin_slave_translator:emptyreg_3_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:ntrreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 6       ;
; altera_avalon_sc_fifo:endtsetreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                              ; 6       ;
; altera_avalon_sc_fifo:fullreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:ntrreg_3_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 6       ;
; altera_avalon_sc_fifo:knnclasscore_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                              ; 6       ;
; altera_avalon_sc_fifo:emptyreg_2_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                ; 6       ;
; altera_merlin_slave_translator:emptyreg_2_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:baseqaddr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                               ; 6       ;
; altera_avalon_sc_fifo:skipaddrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                             ; 6       ;
; altera_avalon_sc_fifo:emptyreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                ; 6       ;
; altera_merlin_slave_translator:emptyreg_1_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:endtsetreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                              ; 6       ;
; altera_avalon_sc_fifo:ntrreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 6       ;
; altera_avalon_sc_fifo:emptyreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                ; 6       ;
; altera_merlin_slave_translator:emptyreg_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:fullreg_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:ntrreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 6       ;
; altera_avalon_sc_fifo:endtsetreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                              ; 6       ;
; altera_avalon_sc_fifo:fullreg_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                 ; 6       ;
; altera_avalon_sc_fifo:ndimreg_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                   ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                         ; 6       ;
; nios_sys_cpu_0:cpu_0|D_ctrl_b_is_dst~1                                                                                                                                                                                                                        ; 6       ;
; nios_sys_cpu_0:cpu_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                            ; 6       ;
; altera_merlin_slave_agent:cache_2_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                     ; 6       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_029|request~0                                                                                                                                                                                                          ; 6       ;
; altera_merlin_slave_agent:cache_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                     ; 6       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_027|request~0                                                                                                                                                                                                          ; 6       ;
; altera_merlin_slave_agent:cache_3_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                     ; 6       ;
; altera_merlin_slave_agent:cache_1_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                     ; 6       ;
; altera_avalon_sc_fifo:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; 6       ;
; altera_merlin_width_adapter:width_adapter_001|out_valid~0                                                                                                                                                                                                     ; 6       ;
; nios_sys_cpu_0:cpu_0|R_valid                                                                                                                                                                                                                                  ; 6       ;
; nios_sys_sdram_controller:sdram_controller|i_count[2]                                                                                                                                                                                                         ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[23]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[21]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[22]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[19]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[20]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[17]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[18]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[15]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[16]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[13]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[14]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[11]                                                                                                                                                                                                                          ; 6       ;
; altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                                          ; 6       ;
; nios_sys_dma:dma|done_write                                                                                                                                                                                                                                   ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_043|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                          ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_045|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                          ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser_042|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                          ; 6       ;
; nios_sys_cmd_xbar_mux_027:cmd_xbar_mux_028|request~0                                                                                                                                                                                                          ; 6       ;
; altera_merlin_slave_translator:usbfifoctrl_0_avalon_slave_0_translator|waitrequest_reset_override                                                                                                                                                             ; 6       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                           ; 6       ;
; nios_sys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                           ; 6       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 6       ;
; nios_sys_performance_counter_0:performance_counter_0|write_strobe~2                                                                                                                                                                                           ; 6       ;
; altera_avalon_sc_fifo:performance_counter_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                      ; 6       ;
; altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                   ; 6       ;
; nios_sys_cpu_0:cpu_0|E_src2[0]                                                                                                                                                                                                                                ; 6       ;
; altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                            ; 6       ;
; nios_sys_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                             ; 6       ;
; nios_sys_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                             ; 6       ;
; nios_sys_sdram_controller:sdram_controller|m_count[3]                                                                                                                                                                                                         ; 6       ;
; altera_merlin_slave_agent:usbfifoctrl_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                   ; 6       ;
; altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                             ; 6       ;
; usbFIFOCtrl:usbfifoctrl_0|Selector0~0                                                                                                                                                                                                                         ; 6       ;
; nios_sys_addr_router_001:addr_router_001|Equal20~2                                                                                                                                                                                                            ; 6       ;
; altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; 6       ;
; nios_sys_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                         ; 6       ;
; nios_sys_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                                                  ; 6       ;
; distancecore:distancecore_2|CustomReader:c_0|NDimCount[9]                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_0|CustomReader:c_0|NDimCount[9]                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_3|CustomReader:c_0|NDimCount[9]                                                                                                                                                                                                     ; 6       ;
; distancecore:distancecore_1|CustomReader:c_0|NDimCount[9]                                                                                                                                                                                                     ; 6       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                          ; 6       ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                          ; 6       ;
; nios_sys_dma:dma|writeaddress[0]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[1]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[2]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[3]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[4]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[5]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[6]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[7]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[8]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[9]                                                                                                                                                                                                                              ; 6       ;
; nios_sys_dma:dma|writeaddress[10]                                                                                                                                                                                                                             ; 6       ;
; nios_sys_cpu_0:cpu_0|d_writedata[24]                                                                                                                                                                                                                          ; 6       ;
; nios_sys_cpu_0:cpu_0|F_pc[4]                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~16                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~15                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~20                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                         ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector14~5                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[10]~head_lut                                                                                                                                                                                          ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[9]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[8]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[7]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[6]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[5]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[4]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|Address1xD[3]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[10]~head_lut                                                                                                                                                                                          ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[9]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[8]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[7]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[6]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[5]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[4]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_2|CustomReader:c_0|Address1xD[3]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[10]~head_lut                                                                                                                                                                                          ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[9]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[8]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[7]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[6]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[5]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[4]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_1|CustomReader:c_0|Address1xD[3]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[10]~head_lut                                                                                                                                                                                          ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[9]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[8]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[7]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[6]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[5]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[4]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Address1xD[3]~head_lut                                                                                                                                                                                           ; 5       ;
; distancecore:distancecore_0|CustomReader:c_0|Selector49~1                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[10]                                                                                                                                                                                                    ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[9]                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[8]                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[7]                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[6]                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[5]                                                                                                                                                                                                     ; 5       ;
; distancecore:distancecore_3|CustomReader:c_0|AddressxD[4]                                                                                                                                                                                                     ; 5       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                           ; Location                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; nios_sys_cache_0:cache_0|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 30                          ; 512                         ; 30                          ; 15360               ; 4    ; None                          ; M4K_X17_Y10, M4K_X17_Y11, M4K_X17_Y12, M4K_X17_Y9                                                                                                                                                                                                                                                                                                                                                                       ;
; nios_sys_cache_1:cache_1|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 30                          ; 512                         ; 30                          ; 15360               ; 4    ; None                          ; M4K_X17_Y6, M4K_X17_Y7, M4K_X17_Y5, M4K_X17_Y8                                                                                                                                                                                                                                                                                                                                                                          ;
; nios_sys_cache_2:cache_2|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 30                          ; 512                         ; 30                          ; 15360               ; 4    ; None                          ; M4K_X17_Y20, M4K_X17_Y21, M4K_X17_Y24, M4K_X17_Y25                                                                                                                                                                                                                                                                                                                                                                      ;
; nios_sys_cache_3:cache_3|altsyncram:the_altsyncram|altsyncram_i8v1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 30                          ; 512                         ; 30                          ; 15360               ; 4    ; None                          ; M4K_X17_Y2, M4K_X17_Y4, M4K_X17_Y3, M4K_X17_Y1                                                                                                                                                                                                                                                                                                                                                                          ;
; nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_a_module:nios_sys_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ALTSYNCRAM                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios_sys_cpu_0_rf_ram_a.mif   ; M4K_X41_Y7                                                                                                                                                                                                                                                                                                                                                                                                              ;
; nios_sys_cpu_0:cpu_0|nios_sys_cpu_0_register_bank_b_module:nios_sys_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_m9g1:auto_generated|ALTSYNCRAM                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios_sys_cpu_0_rf_ram_b.mif   ; M4K_X41_Y8                                                                                                                                                                                                                                                                                                                                                                                                              ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_r:the_nios_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                          ; M4K_X41_Y16                                                                                                                                                                                                                                                                                                                                                                                                             ;
; nios_sys_jtag_uart_0:jtag_uart_0|nios_sys_jtag_uart_0_scfifo_w:the_nios_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                          ; M4K_X41_Y18                                                                                                                                                                                                                                                                                                                                                                                                             ;
; nios_sys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_l2d1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 2624         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 83968 ; 2624                        ; 32                          ; --                          ; --                          ; 83968               ; 32   ; nios_sys_onchip_memory2_0.hex ; M4K_X41_Y19, M4K_X41_Y5, M4K_X41_Y9, M4K_X17_Y15, M4K_X17_Y23, M4K_X41_Y20, M4K_X41_Y1, M4K_X41_Y3, M4K_X17_Y26, M4K_X41_Y11, M4K_X41_Y23, M4K_X41_Y10, M4K_X41_Y14, M4K_X41_Y4, M4K_X17_Y19, M4K_X41_Y17, M4K_X17_Y22, M4K_X17_Y16, M4K_X17_Y13, M4K_X41_Y12, M4K_X41_Y6, M4K_X17_Y17, M4K_X41_Y21, M4K_X41_Y24, M4K_X41_Y25, M4K_X17_Y14, M4K_X41_Y15, M4K_X41_Y22, M4K_X41_Y13, M4K_X41_Y26, M4K_X41_Y2, M4K_X17_Y18 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    distancecore:distancecore_1|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    distancecore:distancecore_3|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    distancecore:distancecore_0|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    distancecore:distancecore_2|EucDis:c_1|TwoPower:TwoPowerBlk|lpm_mult:Mult0|mult_31t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 14,310 / 54,004 ( 26 % ) ;
; C16 interconnects           ; 159 / 2,100 ( 8 % )      ;
; C4 interconnects            ; 6,699 / 36,000 ( 19 % )  ;
; Direct links                ; 2,841 / 54,004 ( 5 % )   ;
; Global clocks               ; 10 / 16 ( 63 % )         ;
; Local interconnects         ; 5,332 / 18,752 ( 28 % )  ;
; R24 interconnects           ; 304 / 1,900 ( 16 % )     ;
; R4 interconnects            ; 8,084 / 46,920 ( 17 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.51) ; Number of LABs  (Total = 750) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 9                             ;
; 3                                           ; 11                            ;
; 4                                           ; 9                             ;
; 5                                           ; 4                             ;
; 6                                           ; 13                            ;
; 7                                           ; 11                            ;
; 8                                           ; 12                            ;
; 9                                           ; 20                            ;
; 10                                          ; 24                            ;
; 11                                          ; 28                            ;
; 12                                          ; 42                            ;
; 13                                          ; 37                            ;
; 14                                          ; 33                            ;
; 15                                          ; 68                            ;
; 16                                          ; 410                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.23) ; Number of LABs  (Total = 750) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 424                           ;
; 1 Clock                            ; 598                           ;
; 1 Clock enable                     ; 281                           ;
; 1 Sync. clear                      ; 36                            ;
; 1 Sync. load                       ; 64                            ;
; 2 Async. clears                    ; 111                           ;
; 2 Clock enables                    ; 61                            ;
; 2 Clocks                           ; 96                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.03) ; Number of LABs  (Total = 750) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 14                            ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 9                             ;
; 5                                            ; 2                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 12                            ;
; 9                                            ; 5                             ;
; 10                                           ; 8                             ;
; 11                                           ; 10                            ;
; 12                                           ; 11                            ;
; 13                                           ; 15                            ;
; 14                                           ; 13                            ;
; 15                                           ; 20                            ;
; 16                                           ; 34                            ;
; 17                                           ; 23                            ;
; 18                                           ; 36                            ;
; 19                                           ; 39                            ;
; 20                                           ; 41                            ;
; 21                                           ; 47                            ;
; 22                                           ; 37                            ;
; 23                                           ; 58                            ;
; 24                                           ; 42                            ;
; 25                                           ; 31                            ;
; 26                                           ; 37                            ;
; 27                                           ; 27                            ;
; 28                                           ; 35                            ;
; 29                                           ; 26                            ;
; 30                                           ; 29                            ;
; 31                                           ; 25                            ;
; 32                                           ; 42                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.13) ; Number of LABs  (Total = 750) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 22                            ;
; 2                                               ; 24                            ;
; 3                                               ; 38                            ;
; 4                                               ; 34                            ;
; 5                                               ; 40                            ;
; 6                                               ; 49                            ;
; 7                                               ; 51                            ;
; 8                                               ; 96                            ;
; 9                                               ; 70                            ;
; 10                                              ; 56                            ;
; 11                                              ; 55                            ;
; 12                                              ; 42                            ;
; 13                                              ; 32                            ;
; 14                                              ; 25                            ;
; 15                                              ; 39                            ;
; 16                                              ; 66                            ;
; 17                                              ; 6                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.56) ; Number of LABs  (Total = 750) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 15                            ;
; 5                                            ; 19                            ;
; 6                                            ; 9                             ;
; 7                                            ; 13                            ;
; 8                                            ; 15                            ;
; 9                                            ; 31                            ;
; 10                                           ; 24                            ;
; 11                                           ; 25                            ;
; 12                                           ; 36                            ;
; 13                                           ; 38                            ;
; 14                                           ; 44                            ;
; 15                                           ; 30                            ;
; 16                                           ; 36                            ;
; 17                                           ; 35                            ;
; 18                                           ; 32                            ;
; 19                                           ; 39                            ;
; 20                                           ; 29                            ;
; 21                                           ; 29                            ;
; 22                                           ; 25                            ;
; 23                                           ; 29                            ;
; 24                                           ; 21                            ;
; 25                                           ; 22                            ;
; 26                                           ; 30                            ;
; 27                                           ; 16                            ;
; 28                                           ; 14                            ;
; 29                                           ; 12                            ;
; 30                                           ; 22                            ;
; 31                                           ; 15                            ;
; 32                                           ; 23                            ;
; 33                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu Jul 10 21:54:10 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off knn_acc -c aca_nios_intro
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C8 for design "aca_nios_intro"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "nios_sys_altpll_0:altpll_0|altpll:sd1|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for nios_sys_altpll_0:altpll_0|altpll:sd1|_clk0 port
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for nios_sys_altpll_0:altpll_0|altpll:sd1|_clk1 port
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for nios_sys_altpll_0:altpll_0|altpll:sd1|_clk2 port
Info (15535): Implemented PLL "nios_sys_altpll_1:altpll_1|altpll:sd1|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for nios_sys_altpll_1:altpll_1|altpll:sd1|_clk0 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C8 is compatible
    Info (176445): Device EP2C15AF484I8 is compatible
    Info (176445): Device EP2C20F484I8 is compatible
    Info (176445): Device EP2C20AF484I8 is compatible
    Info (176445): Device EP2C35F484C8 is compatible
    Info (176445): Device EP2C35F484I8 is compatible
    Info (176445): Device EP2C50F484C8 is compatible
    Info (176445): Device EP2C50F484I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 95 total pins
    Info (169086): Pin altpll_0_c1_clk not assigned to an exact location on the device
    Info (169086): Pin clk_1_clk_in_reset_reset_n not assigned to an exact location on the device
    Info (169086): Pin clk_1_clk_in_clk not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'aca_nios_intro.sdc'
Warning (114001): Time value "5.4166 ns" truncated to "5.416 ns"
Warning (114001): Time value "5.4166 ns" truncated to "5.416 ns"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 41.666 -waveform {0.000 20.833} -name clk_1_clk_in_clk clk_1_clk_in_clk
    Info (332110): create_generated_clock -source {altpll_0|sd1|pll|inclk[0]} -duty_cycle 50.00 -name {altpll_0|sd1|pll|clk[0]} {altpll_0|sd1|pll|clk[0]}
    Info (332110): create_generated_clock -source {altpll_0|sd1|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {altpll_0|sd1|pll|clk[1]} {altpll_0|sd1|pll|clk[1]}
    Info (332110): create_generated_clock -source {altpll_0|sd1|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {altpll_0|sd1|pll|clk[2]} {altpll_0|sd1|pll|clk[2]}
    Info (332110): create_generated_clock -source {altpll_1|sd1|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {altpll_1|sd1|pll|clk[0]} {altpll_1|sd1|pll|clk[0]}
Warning (332060): Node: KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|DistReset[3] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: altpll_0|sd1|pll|clk[0] with master clock period: 5.416 found on PLL node: altpll_0|sd1|pll|clk[0] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: altpll_0|sd1|pll|clk[1] with master clock period: 5.416 found on PLL node: altpll_0|sd1|pll|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: altpll_0|sd1|pll|clk[2] with master clock period: 5.416 found on PLL node: altpll_0|sd1|pll|clk[2] does not match the master clock period requirement: 20.833
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):    5.416 altpll_0|sd1|pll|clk[0]
    Info (332111):    1.805 altpll_0|sd1|pll|clk[1]
    Info (332111):    1.805 altpll_0|sd1|pll|clk[2]
    Info (332111):   10.416 altpll_1|sd1|pll|clk[0]
    Info (332111):   41.666 clk_1_clk_in_clk
    Info (332111):    5.416       clock1
Info (176353): Automatically promoted node nios_sys_altpll_0:altpll_0|altpll:sd1|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node nios_sys_altpll_0:altpll_0|altpll:sd1|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node nios_sys_altpll_0:altpll_0|altpll:sd1|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node nios_sys_altpll_1:altpll_1|altpll:sd1|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node distancecore:distancecore_3|CustomReader:c_0|process_0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[2]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[3]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[4]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[5]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[6]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[7]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[8]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[9]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address[10]
        Info (176357): Destination node distancecore:distancecore_0|CustomReader:c_0|address1[2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_rnw
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[21]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[20]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[19]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[18]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[17]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[16]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[15]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[14]
        Info (176357): Destination node nios_sys_sdram_controller:sdram_controller|active_addr[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NDimReg:ndimreg|NDim0[0]~1
        Info (176357): Destination node KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|process_0~0
        Info (176357): Destination node distancecore:distancecore_3|CustomReader:c_0|process_0~1
        Info (176357): Destination node FullReg:fullreg_1|FullxD~2
        Info (176357): Destination node NTrReg:ntrreg_1|NTr[0]~1
        Info (176357): Destination node KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|KValxD[0]~0
        Info (176357): Destination node KnnWrapper:knnclasscore|knnclass:c0|AvInterface:c8|KVal[7]~1
        Info (176357): Destination node FullReg:fullreg_3|FullxD~2
        Info (176357): Destination node NTrReg:ntrreg_3|NTr[0]~1
        Info (176357): Destination node FullReg:fullreg_0|FullxD~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node usbFIFOCtrl:usbfifoctrl_0|led[2]
        Info (176357): Destination node usbFIFOCtrl:usbfifoctrl_0|led[1]
        Info (176357): Destination node usbFIFOCtrl:usbfifoctrl_0|led[0]
Info (176353): Automatically promoted node nios_sys_dma:dma|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 118 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 78 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  14 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |nios_sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl
        Info (128020): Signal is critical
        Info (128022): Signal fans out to non asynchronous inputs at node |nios_sys|nios_sys_sdram_controller:sdram_controller|active_rnw. No action will be taken
    Info (128017): Asynchronous signal |nios_sys|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|nios_sys_dma:dma|reset_n~clkctrl
        Info (128020): Signal is critical
        Info (128026): The signal will be pipelined in the Execution Phase
    Info (128017): Asynchronous signal |nios_sys|distancecore:distancecore_3|CustomReader:c_0|process_0~1clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|distancecore:distancecore_1|CustomReader:c_0|SumReset
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|distancecore:distancecore_3|CustomReader:c_0|SumReset
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|distancecore:distancecore_0|CustomReader:c_0|SumReset
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|distancecore:distancecore_2|CustomReader:c_0|SumReset
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|VoterReset
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|reset_n
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|process_0~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|KnnWrapper:knnclasscore|knnclass:c0|ControllerClass:c0|DistReset[3]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |nios_sys|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 17 asynchronous signals of which 1 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:08
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Reset_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usbfifoctrl_0_conduit_end_8_export[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usbfifoctrl_0_conduit_end_8_export[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usbfifoctrl_0_conduit_end_8_export[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usbfifoctrl_0_conduit_end_export" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:27
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
    Info (128028): Pipelining signal |nios_sys|nios_sys_dma:dma|reset_n
        Info (128029): Register reach: 24
        Warning (128014): Automatic asynchronous signal pipelining is demoting global signal |nios_sys|nios_sys_dma:dma|reset_n~clkctrl
        Info (128032): Inserted 3 registers on 2 stages
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:59
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 89 output pins without output pin load capacitance assignment
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dq_to_and_from_the_sdram_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_data_to_and_from_the_usbFIFOCtrl_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "altpll_0_c1_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_wr_n_from_the_usbFIFOCtrl_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_addr_from_the_sdram_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_ba_from_the_sdram_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_ba_from_the_sdram_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_cas_n_from_the_sdram_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_cke_from_the_sdram_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_cs_n_from_the_sdram_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dqm_from_the_sdram_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dqm_from_the_sdram_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dqm_from_the_sdram_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_dqm_from_the_sdram_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_ras_n_from_the_sdram_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zs_we_n_from_the_sdram_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_port_from_the_pio_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_from_the_usbFIFOCtrl_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_from_the_usbFIFOCtrl_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_from_the_usbFIFOCtrl_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_add_from_the_usbFIFOCtrl_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_add_from_the_usbFIFOCtrl_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_pktend_from_the_usbFIFOCtrl_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_oe_n_from_the_usbFIFOCtrl_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_rd_n_from_the_usbFIFOCtrl_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Giovanni/Desktop/tesi_pulita/knn_acc_par4/aca_nios_intro.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 627 megabytes
    Info: Processing ended: Thu Jul 10 21:56:33 2014
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:03:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Giovanni/Desktop/tesi_pulita/knn_acc_par4/aca_nios_intro.fit.smsg.


