# RV与芯片评论.20201004.第十期

---

<a name="cgX2z"></a>
# 重点聚焦


- 
- 
- 
- 
- 
- 
- "[外媒：Arm手机芯片大客户有意转向RISC-V ](https://mp.weixin.qq.com/s?__biz=MzU3OTA0MjQ3Mg==&mid=2247555835&idx=7&sn=a2c5d9a28aeb22d4543bdfb2f8fe5766&chksm=fd6e773cca19fe2a253383d1c59cc266f3717cd8f356d2c6cb14a80d215833503226e438fea0&mpshare=1&scene=1&srcid=1003U4xgQWDCvO8grmzR4QOw&sharer_sharetime=1601719371683&sharer_shareid=db4eb9d3aef59de08fb5613959d70c4a#rd
)(From mp.weixin.qq.com 2020.10.03)"


<br />

<a name="0s34Q"></a>
### 关于RISC-V的大讨论
<a name="u1qhF"></a>
### 相关周报

- "[PLCT开源进展·第10期·2020年10月01日 ](https://zhuanlan.zhihu.com/p/261306610
)(From zhuanlan.zhihu.com 2020.10.03)"
- "[科技爱好者周刊（第 126 期）：内卷化是什么？ ](https://my.oschina.net/u/4284954/blog/4657739
)(From my.oschina.net 2020.10.01)"
- "[PRL导读-2020年125卷13期 ](https://mp.weixin.qq.com/s?__biz=MzI4OTg2MzUwOQ==&mid=2247491683&idx=1&sn=dcd33a1fb1cb0ef010361a2e50a1ab15&chksm=ec2a0259db5d8b4f8bd87da3f8ed2f249600ee6a7065cf3546aaf70d12a0e14db667c952557b&mpshare=1&scene=1&srcid=1003zJLQeJzSFDcZx3qYif2y&sharer_sharetime=1601720102851&sharer_shareid=db4eb9d3aef59de08fb5613959d70c4a#rd
)(From mp.weixin.qq.com 2020.10.03)"
- "[【 AI 简报 2020930 期】NVIDIA开源C++标准库等热点新闻等你来！ ](https://mp.weixin.qq.com/s?__biz=MzIwMzA2NzI1Ng==&mid=2655163069&idx=1&sn=8ad82c3bee6d01d25b007a0b9b790d62&chksm=8d6328aaba14a1bc4425c8813871d4503f3af387165adc4c93d1bbeb51d622e4b368f01cf19d&mpshare=1&scene=1&srcid=0930p3cxWtnKQPuZQwJkbHJf&sharer_sharetime=1601445154529&sharer_shareid=db4eb9d3aef59de08fb5613959d70c4a#rd
)(From mp.weixin.qq.com 2020.10.03)"
- "[OSDT Weekly 2020-09-30 第065期 ](https://mp.weixin.qq.com/s?__biz=MzIxNDUzNDEyOA==&mid=2247484842&idx=1&sn=5133c9724bbf24a32109f9ad17453261&chksm=97a75735a0d0de2374a31d2837e9410da461b50fd8592ff97753de5c4e1f982ab4779c634b06&mpshare=1&scene=1&srcid=1001phxmrI3Zk80KAQb8b1HZ&sharer_sharetime=1601514724084&sharer_shareid=db4eb9d3aef59de08fb5613959d70c4a#rd
)(From mp.weixin.qq.com 2020.10.03)"

---

<a name="nqDGS"></a>
# 技术动态


<a name="iUG41"></a>
### Andes, Imperas, 和 UltraSoC三家公司联合召集网络研讨会
<a name="mXZ2B"></a>
### IC完整性验证和安全正确可信
<br />

<a name="iEDtP"></a>
### 印度的在读本科生谈RISC-V
<a name="UQCtX"></a>
### Linux动态

- "[Re: [PATCH v2] RISC-V: Check clint_time_val before use ](https://lkml.org/lkml/2020/9/27/16
)(From lkml.org 2020.09.26)"
- "[Re: remove set_fs for riscv v2 ](https://lkml.org/lkml/2020/9/28/588
)(From lkml.org 2020.09.28"
- "[Re: [Bug 209317] ftrace kernel self test failure on RISC-V on 5.8, regression from 5.4.0 ](https://www.mail-archive.com/linux-kernel@vger.kernel.org/msg2323770.html
)(From www.mail-archive.com 2020.09.28)"
- "[	Re: remove set_fs for riscv v2 ](https://lkml.org/lkml/2020/9/29/2102
)(From lkml.org 2020.09.28)"
- "[Re: [PATCH V2 2/3] riscv: Fixup lockdep_assert_held with wrong param cpu_running ](https://lkml.org/lkml/2020/9/29/2402
)(From lkml.org 2020.09.29)"
- "[[PATCH] RISC-V: Make sure memblock reserves the memory containing DT ](https://lkml.org/lkml/2020/10/1/925
)(From lkml.org 2020.10.01)"
- "[Re: [PATCH v8 0/7] Add UEFI support for RISC-V ](https://www.mail-archive.com/linux-kernel@vger.kernel.org/msg2331350.html
)(From www.mail-archive.com 2020.10.02)"
- "[Re: [GIT PULL] RISC-V Fixes for 5.9 ](https://www.mail-archive.com/linux-kernel@vger.kernel.org/msg2331064.html
)(From www.mail-archive.com 2020.10.02)"
- "[Re: [Bug 209317] ftrace kernel self test failure on RISC-V on 5.8, regression from 5.4.0 ](https://lkml.org/lkml/2020/10/3/260
)(From lkml.org 2020.10.03)"
- "[Re: [PATCH v2 1/2] docs: admin-guide: fdt and initrd load in EFI stub ](https://www.spinics.net/lists/linux-doc/msg85036.html
)(From www.spinics.net 2020.10.03)"



<a name="SYbmw"></a>
### QEMU动态

- "[[PATCH 0/5] Support RISC-V migration ](https://www.mail-archive.com/qemu-devel@nongnu.org/msg745542.html
)(From www.mail-archive.com 2020.09.28)"
- "[[PATCH 2/5] target/riscv: Add PMP state description ](https://www.mail-archive.com/qemu-devel@nongnu.org/msg745541.html
)(From www.mail-archive.com 2020.09.28)"
- "[[Bug 1815721] Re: RISC-V PLIC enable interrupt for multicore ](https://www.mail-archive.com/qemu-devel@nongnu.org/msg745202.html
)(From www.mail-archive.com 2020.09.29)"
- "[[PATCH v1 0/4] Allow loading a no MMU kernel ](https://www.mail-archive.com/qemu-devel@nongnu.org/msg747086.html
)(From www.mail-archive.com 2020.10.02)"
<a name="CC8oT"></a>
### 社区动态

- "[How do I use the RISC-V Vector (RVV) instructions in LLVM IR?  ](https://stackoverflow.com/questions/64099125/how-do-i-use-the-risc-v-vector-rvv-instructions-in-llvm-ir
)(From stackoverflow.com 2020.10.01)"
- "[Re: Is there a way to tell GCC not to reorder a specific instruction? ](https://www.mail-archive.com/gcc@gcc.gnu.org/msg93318.html
)(From www.mail-archive.com 2020.10.03)"
- <br />

---

<a name="5NYql"></a>
# 一周论文
<a name="syP5A"></a>
### [The Hardware and Algorithm Co-Design for Energy-Efficient DNN Processor on Edge/Mobile Devices](http://scholar.google.com/scholar_url?url=https://ieeexplore.ieee.org/abstract/document/9189797/&hl=en&sa=X&d=5336114582889427720&ei=uztyX9_5Bs_qyAS6o5egCw&scisig=AAGBfm2C7TH1epm__YOTA4D0eqBovCXRhQ&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
J Lee, S Kang, J Lee, D Shin, D Han, HJ Yoo - … Transactions on Circuits and Systems I …, 2020<br />
<br />深度神经网络（Deep neural network，DNN）因其在图像分类、检测、分割、翻译、动作识别等各种应用中的高性能和可用性而被广泛研究。得益于DNN算法的普遍应用和高性能，DNN被各种人工智能平台所采用，包括边缘/移动设备以及云服务器。然而，高性能的DNN需要大量的计算和内存访问，这使得在边缘/移动设备上实现DNN操作具有挑战性。已经有几种方法来解决这些问题，包括DNN的算法以及硬件。有助于在硬件中加速DNN的算法可以使高性能AI的运行更加高效。本文旨在概述最近实现DNN高效处理的硬件和算法协同设计方案。具体来说，它将提供DNN结构、神经元、突触和数据类型的算法优化方法。本文还将介绍硬件架构、PE阵列、数据路径控制和PE的微架构的优化方法。并将展示DNN算法与硬件协同设计的ASIC实例。
> … PEs. After IR-level optimization, a code is generated to operate ASIC. This code can be implemented by programming lan- guages such as C/C++, which can be compiled for the target RISC such as **RISC**-**V** or ARM cores. In …

"[The Hardware and Algorithm Co-Design for Energy-Efficient DNN Processor on Edge/Mobile Devices ](https://ieeexplore.ieee.org/abstract/document/9189797
)(From ieeexplore.ieee.org 2020.10.03)"
<a name="4JFn6"></a>
### **[PDF]** [Distributed Causal Memory: Modular Specification and Verification in Higher-Order Distributed Separation Logic](http://scholar.google.com/scholar_url?url=https://cs.au.dk/~gregersen/papers/2021-ccddb.pdf&hl=en&sa=X&d=14886930873831613100&ei=uztyX9_5Bs_qyAS6o5egCw&scisig=AAGBfm1FZth_zwvySL1Li-vOr6B82ABExw&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
L GONDELMAN, SO GREGERSEN, A NIETO…
> Page 1. Distributed Causal Memory: Modular Specification and Verification in Higher-Order Distributed Separation Logic LÉON GONDELMAN, Aarhus University, Denmark SIMON ODDERSHEDE GREGERSEN, Aarhus University …


<br />

<a name="QJeRU"></a>
### 硕士论文：基于RISC-V架构CNN向量指令集的扩展及其实现
> 人工智能时代对处理海量数据的实时性提出了更加严格的要求,受限于集成电路晶体管物理特性逼近其极限,传统的通用处理器的性能已经很难满足其需求。近些年来,为了弥补通用处理器的不足,研究专用神经网络加速器的热潮逐渐兴起。本文使用Verilog HDL语言设计出一款卷积神经网络加速器,并基于RISC-V指令集架构扩展出卷积神经网络向量指令集。为了测试神经网络加速器的性能,将其嵌入到开源RISC-V处理器Ridecore当中,和其它类型指令的执行流程一样,神经网络扩展指令在处理器译码级进行译码,然后在执行级调用加速器对神经网络进行加速运算。Ridecore是采用RISC-V指令集架构设计而成,是两路超标量乱序执行的处理器。截止到目前为止,RISC-V只定义了常用向量指令集的符号形式,并没有对向量指令集进行二进制编码。为了使得设计出的指令集具有一定的使用价值,本文向量指令集综合了RISC-V指令集整体的编码风格和MIPS SIMD向量指令集的部分特征设计而成。向量指令集的类型包括卷积操作指令,池化操作指令以及非线性操作指令。本文采用Design Compile工具在28nm工艺下对加速器进行综合分析。实验结果表明:加速器单元最高可支持1.43GHz的频率,在资源使用量方面,加速器需要4447个查找表和277个寄存器资源。使用神经网络加速器之后,Ridecore处理器最高性能可提升212.9倍。

"[基于RISC-V架构CNN向量指令集的扩展及其实现 ](http://gb.oversea.cnki.net/KCMS/detail/detail.aspx?filename=1020960954.nh&dbcode=CMFD&dbname=CMFD2020
)(From gb.oversea.cnki.net 2020.10.03)"<br />

<a name="QgIDX"></a>
### An Embedded RISC-V Core with Fast Modular Multiplication
> 物联网中最大的问题之一是隐私和安全。加密和认证需要大量的电力预算，而电池操作的物联网终端节点并不具备这些条件。专为特定加密操作而设计的硬件加速器几乎不具备未来更新的灵活性。自定义指令解决方案的面积更小，为新方法的实现提供了更多的灵活性。自定义指令的一个缺点是，处理器必须等待操作完成。最终，设备对实时事件的响应时间变长。在这项工作中，我们提出了一种具有扩展的模块化乘法自定义指令的处理器，当在部分执行模式下使用时，通常情况下，任何大小的模块化乘法都会阻断处理器的两个周期。我们的概念验证CPU采用了RISC-V的嵌入式和压缩扩展。我们的设计是以椭圆曲线密码学领域的最新密码算法为基准的。我们的128位模块化乘法的CPU在ASIC上工作频率为136MHz，在FPGA上工作频率为81MHz。它在软件实现上实现了13倍的速度，同时降低了高达95%的整体功耗，平均面积开销比我们的基本架构高出41%。

[http://arxiv.org/abs/2009.14685](http://arxiv.org/abs/2009.14685)<br />[2009.14685.pdf](https://www.yuque.com/attachments/yuque/0/2020/pdf/1541992/1601733793621-182faa54-6528-4b21-a51c-27c62f2d2f14.pdf?_lake_card=%7B%22uid%22%3A%221601733792649-0%22%2C%22src%22%3A%22https%3A%2F%2Fwww.yuque.com%2Fattachments%2Fyuque%2F0%2F2020%2Fpdf%2F1541992%2F1601733793621-182faa54-6528-4b21-a51c-27c62f2d2f14.pdf%22%2C%22name%22%3A%222009.14685.pdf%22%2C%22size%22%3A246674%2C%22type%22%3A%22application%2Fpdf%22%2C%22ext%22%3A%22pdf%22%2C%22progress%22%3A%7B%22percent%22%3A99%7D%2C%22status%22%3A%22done%22%2C%22percent%22%3A0%2C%22id%22%3A%2293YDv%22%2C%22card%22%3A%22file%22%7D)
<a name="bZT8U"></a>
### MEG: A RISCV-based System Emulation Infrastructure for Near-data Processing Using FPGAs and High-bandwidth Memory
> 新兴的三维(3D)存储器技术，如混合存储器立方体(HMC)和高带宽存储器(HBM)，提供了高带宽和大规模的存储器级并行性。随着计算机系统(CPU核和加速器等)的异构性和复杂性不断增加，有效地将新兴存储器集成到现有系统中提出了新的挑战，需要在现实计算环境中进行详细的评估。在本文中，我们提出了MEG，一个使用FPGA和HBM的开源、可配置、周期精确、基于RISC-V的全系统仿真基础设施。MEG提供了一个高度模块化的硬件设计，并包含了一个可启动的Linux镜像，实现了真实的软件流程，因此用户可以在全系统环境下进行跨层的软硬件协同优化。为了提高系统的可观察性和可调试性，MEG还提供了一个灵活的性能监控方案来指导性能优化。所提出的MEG基础架构可以潜在地使计算机架构、系统软件和应用软件的广泛社区受益。利用MEG，我们提出了两个跨层系统优化，作为说明性案例来展示MEG的可用性。在第一个案例研究中，我们提出了一个可重构的内存控制器来改善标准内存控制器的地址映射。这种可重构的内存控制器及其操作系统支持使我们能够优化地址映射方案，以充分利用新兴的三维(3D)内存所提供的大规模并行性。在第二个案例研究中，我们提出了一个轻量级的IOMMU设计，以应对三维存储器带来的独特挑战，为近内存加速器提供虚拟内存支持。我们在Xilinx VU37P FPGA上提供了MEG的原型实现，并在真实世界的基准应用中展示了其能力、保真度和灵活性。我们希望MEG填补了基于FPGA的公开的全系统仿真基础设施领域的空白，特别是针对内存系统，并激励进一步的软/硬件合作创新。

"[MEG: A RISCV-based System Emulation Infrastructure for Near-data Processing Using FPGAs and High-bandwidth Memory ](https://dl.acm.org/doi/fullHtml/10.1145/3409114
)(From dl.acm.org 2020.10.03)"

<a name="m6scu"></a>
### **[PDF]** [A Novel Sleep Scheduling Strategy on **RISC**-**V **Processor](http://scholar.google.com/scholar_url?url=https://iopscience.iop.org/article/10.1088/1742-6596/1631/1/012028/pdf&hl=en&sa=X&d=90062381484547055&ei=WQh1X-LJKIKOygSE9I2IDg&scisig=AAGBfm2gkEdN-5Ulfapm81thos1waW7CpQ&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
W Zhou, D Wu, S Gao, W Gao - Journal of Physics: Conference Series, 2020
> With the development of the Internet of Things, low-power technology has gradually become a primary factor in processor design. Processor sleeping mode is considered as an effective low-power technique. However, operation errors may …

随着物联网的发展，低功耗技术逐渐成为处理器设计的首要因素。处理器睡眠模式被认为是一种有效的低功耗技术。然而，如果在睡眠模式切换过程中，长周期指令尚未完成，可能会出现操作错误。为了解决这一问题，提出了一种基于RISC-V指令集结构的新型睡眠调度策略。本文首先介绍了RISC-V处理器的结构与任务调度机制。然后，采用WFI指令和门控时钟技术来实现睡眠调度策略。<br />[Zhou_2020_J._Phys.-_Conf._Ser._1631_012028.pdf](https://www.yuque.com/attachments/yuque/0/2020/pdf/1541992/1601734425753-5ce0aab1-bb19-43f1-9c08-2f3a5f0e7639.pdf?_lake_card=%7B%22uid%22%3A%221601734424074-0%22%2C%22src%22%3A%22https%3A%2F%2Fwww.yuque.com%2Fattachments%2Fyuque%2F0%2F2020%2Fpdf%2F1541992%2F1601734425753-5ce0aab1-bb19-43f1-9c08-2f3a5f0e7639.pdf%22%2C%22name%22%3A%22Zhou_2020_J._Phys.-_Conf._Ser._1631_012028.pdf%22%2C%22size%22%3A786537%2C%22type%22%3A%22application%2Fpdf%22%2C%22ext%22%3A%22pdf%22%2C%22progress%22%3A%7B%22percent%22%3A99%7D%2C%22status%22%3A%22done%22%2C%22percent%22%3A0%2C%22id%22%3A%22DVoeo%22%2C%22card%22%3A%22file%22%7D)
<a name="jHREt"></a>
### **[PDF]** [A **RISC**-**V **Based Coprocessor Accelerator Technology Research for Convolution Neural Networks](http://scholar.google.com/scholar_url?url=https://iopscience.iop.org/article/10.1088/1742-6596/1631/1/012002/pdf&hl=en&sa=X&d=7397838026597105907&ei=WQh1X-LJKIKOygSE9I2IDg&scisig=AAGBfm1VCA03esBHf-qxgZ5zpU9qeYN2cg&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
S Zhang, J Tong, J Zhang, Y Lei, M Zhang, D Li… - Journal of Physics …, 2020
> The advancements of neural networks have significantly improved the accuracy of a variety of intelligent applications, such as image processing, voice recognition and so on. However, one of the challenges is to accelerate the speed of inference with …

神经网络的进步极大地提高了各种智能应用的准确性，如图像处理、语音识别等。然而，如何加快推理速度与网络设计的深度，是其中的一个挑战。在本文中，我们首先在软件上实现了所涉及的算法。然后，结合RISC-V架构的扩展特性，在开源的蜂鸟E203处理器上，通过协处理器扩展模式，实现了在CNN中占据最大计算比例的卷积运算的加速。通过测试，卷积协处理器在保证功能精度的前提下，提高了CNN的性能。最后，利用机器学习中常用的基准Cifar-10图像分类来验证功能上的可行性，并对纯软件和协处理器的实现进行对比分析。<br />[Zhang_2020_J._Phys.-_Conf._Ser._1631_012002.pdf](https://www.yuque.com/attachments/yuque/0/2020/pdf/1541992/1601734582905-e7b737f6-4da0-4dee-ab8a-2f507cd36ffe.pdf?_lake_card=%7B%22uid%22%3A%221601734580763-0%22%2C%22src%22%3A%22https%3A%2F%2Fwww.yuque.com%2Fattachments%2Fyuque%2F0%2F2020%2Fpdf%2F1541992%2F1601734582905-e7b737f6-4da0-4dee-ab8a-2f507cd36ffe.pdf%22%2C%22name%22%3A%22Zhang_2020_J._Phys.-_Conf._Ser._1631_012002.pdf%22%2C%22size%22%3A1183931%2C%22type%22%3A%22application%2Fpdf%22%2C%22ext%22%3A%22pdf%22%2C%22progress%22%3A%7B%22percent%22%3A99%7D%2C%22status%22%3A%22done%22%2C%22percent%22%3A0%2C%22id%22%3A%22ken7Q%22%2C%22card%22%3A%22file%22%7D)
<a name="fqdRU"></a>
### **[PDF]** [Design and Implementation of a 256-Bit **RISC**-**V**-Based Dynamically Scheduled Very Long Instruction Word on FPGA](http://scholar.google.com/scholar_url?url=https://ieeexplore.ieee.org/iel7/6287639/8948470/09200617.pdf&hl=en&sa=X&d=18202689393397760798&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm2MuIDTrIgt6Fyd7EN0t1GIEXjPaw&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
NM Qui, CH Lin, P Chen - IEEE Access, 2020
> This study describes the design and implementation of a 256-bit very long instruction word (VLIW) microprocessor based on the new **RISC**-**V **instruction set architecture (ISA). Base integer RV32I and extension instruction sets, including RV32M, RV32F …

本研究介绍了基于新的RISC-V指令集体系结构(ISA)的256位超长指令字(VLIW)微处理器的设计与实现。选择基础整数RV32I和扩展指令集，包括RV32M、RV32F和RV32D来实现我们的VLIW硬件。所提出的架构打包了8个32位的指令集，每个指令集都执行五倍的操作功能，以创建一个256位的长指令格式。然而，研究新的ISA，类似于RISC-V，设计VLIW微处理器的一个障碍是缺乏专用编译器。开发一个架构专用的编译器确实是一个挑战。一个指令调度器被集成到VLIW指令格式中，以动态地调度独立指令。这个调度器用于克服缺乏专用RISC-V VLIW编译器的问题，并利用现有的RISC-V GNU工具链。与传统的VLIW不同，我们提出的架构被组织成六个主要阶段，即获取、指令调度、解码、执行、数据存储器和回写。完整的设计在Xilinx Virtex-6(xc6vlx240t-1-ff1156)上进行了验证、合成和实现。最大合成频率达到83.739 MHz。所提出的基于RISC-V的VLIW架构获得的平均每周期指令值超过了现有的开源RISC-V内核。[09200617.pdf](https://www.yuque.com/attachments/yuque/0/2020/pdf/1541992/1601734604397-81669543-dd16-4db6-a366-0fc4d46b07f2.pdf?_lake_card=%7B%22uid%22%3A%221601734601792-0%22%2C%22src%22%3A%22https%3A%2F%2Fwww.yuque.com%2Fattachments%2Fyuque%2F0%2F2020%2Fpdf%2F1541992%2F1601734604397-81669543-dd16-4db6-a366-0fc4d46b07f2.pdf%22%2C%22name%22%3A%2209200617.pdf%22%2C%22size%22%3A2116428%2C%22type%22%3A%22application%2Fpdf%22%2C%22ext%22%3A%22pdf%22%2C%22progress%22%3A%7B%22percent%22%3A99%7D%2C%22status%22%3A%22done%22%2C%22percent%22%3A0%2C%22id%22%3A%22x62eA%22%2C%22card%22%3A%22file%22%7D)
<a name="Na0Le"></a>
### [Fast Packet Classification using **RISC**-**V **and HyperSplit Acceleration on FPGA](http://scholar.google.com/scholar_url?url=https://ieeexplore.ieee.org/abstract/document/9180588/&hl=en&sa=X&d=3966740329385176749&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm0TeObn7pnpew6RMWa3oStSXh04fA&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
A Pnevmatikou, G Lentaris, D Soudris, N Kokkalis - 2020 IEEE International …, 2020
> Performance demands in communications technology is driving research towards advanced network processors, which are able to handle huge rates of incoming packets via application-specific circuits, however, without sacrificing all of the …

通信技术对性能的要求推动了对先进网络处理器的研究，这些处理器能够通过特定应用的电路处理巨大速率的传入数据包，然而，并没有牺牲所有传统CPU的灵活性。同时，RISC-V的出现也在颠覆着工业界&学术界，将计算机架构开放给更广泛的研究群体。结合上述情况，本文考虑在RISC-V处理器旁边放置专用的VHDL加速器，通过定制的HW/SW协同处理来适应网络功能。我们用新的指令扩展了ISA，以执行搜索树操作，加速路由器中的包分类任务。为了进行快速原型设计和设计探索，我们在Xilinx Ultrascale xcku060 FPGA上实现了HyperSplit算法的二进制搜索。我们的设计比单独的RISC-V实现了高达118倍的分类速度，并维持了高达25.4M包/秒的吞吐量。
<a name="HJGxO"></a>
### [Design of a Convolutional Neural Network Instruction Set Based on **RISC**-**V **and Its Microarchitecture Implementation](http://scholar.google.com/scholar_url?url=https://link.springer.com/chapter/10.1007/978-3-030-60239-0_6&hl=en&sa=X&d=5857570473213866875&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm1neMHnKycz1Re_IBwmKsJEZKXUBg&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
Q Jiao, W Hu, Y Wen, Y Dong, Z Li, Y Gan - International Conference on Algorithms …, 2020
> The success of Convolution Neural Network (CNN) in computer vision presents a continuing challenge on performance requirement in both training and inference processes. Various software optimization has been examined towards …

卷积神经网络(CNN)在计算机视觉领域的成功，对训练和推理过程中的性能要求提出了持续的挑战。然而，如果缺乏硬件的支持，理想与现实之间的性能差距将持续下去。在本文中，我们通过扩展RISC-V指令集，提出了一种定制化的CNN处理器。我们通过分析和抽象传统CNN模型的特点，增加了6条主指令。对目标微架构进行了相应的升级，以利用海量数据访问中的并行性。我们在现场可编程门阵列(FPGA)上对广泛使用的CNN模型LeNet-5的正确性验证工作进行了评估。与传统的x86和MIPS ISA相比，我们的设计提供了更高的代码密度和性能效率。
<a name="Yo1KR"></a>
### [Cryptographic Accelerators for Trusted Execution Environment in **RISC**-**V **Processors](http://scholar.google.com/scholar_url?url=https://ieeexplore.ieee.org/abstract/document/9180551/&hl=en&sa=X&d=17474710111756154226&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm1Tc26qyOtkdkl4BJSswyfedleE5w&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
TT Hoang, C Duran, A Tsukamoto, K Suzaki, CK Pham - 2020 IEEE International …, 2020
> The trusted execution environment protects data by taking advantage of memory isolation schemes. Most of the software implementations on security enclaves offer a framework that can be implemented on any processor architecture. Assuming that …

可信执行环境通过利用内存隔离方案来保护数据。大多数关于安全飞地的软件实现都提供了一个可以在任何处理器架构上实现的框架。假设无法通过软件手段进行权限升级，那么访问受保护数据的唯一方法就是通过内核模式下的驱动程序进行认证。然而，使用硬件后门无法阻止更多特权模式下的处理器执行。内核模式的实现允许通过内存的保护区域读取敏感数据。在这项工作中，描述了一个加密加速器的建议。所提出的架构中的外设总线具有只写安全存储器的特点。这意味着软件层面的加密操作不能从该安全存储器中读取敏感数据。这种方法抑制了任何针对读取敏感数据的缓存一致性操纵器和故障执行相关攻击。外设可以有用地加速密码学操作，并存储安全的中间计算以及存储安全密钥。与软件对应的执行时间相比，执行时间可以降低到2.5旬，而吞吐量则上升到3旬，对于大块数据的速度可以达到30MB/s。总面积占采用RV64IMAFC扩展和TileLink总线的双核RISC-V处理器总面积的10.7%。
<a name="gg5KK"></a>
### **[PDF]** [A Configurable TLB Hierarchy for the **RISC**-**V **Architecture](http://scholar.google.com/scholar_url?url=http://www.cslab.ece.ntua.gr/~vkarakos/papers/fpl20_configurable_tlb_riscv.pdf&hl=en&sa=X&d=9402789025288698617&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm1VocTgmSO9PpaTVRKTZACrK7OBDw&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
NC Papadopoulos, V Karakostas, K Nikas, N Koziris…
> The Rocket Chip Generator uses a collection of parameterized processor
> components to produce **RISC**-**V**-based SoCs. It is a powerful tool that can produce a wide variety of processor designs ranging from tiny embedded processors to …

Rocket Chip Generator使用一系列参数化的处理器组件来生产基于RISC-V的SoC。它是一个强大的工具，可以产生各种各样的处理器设计，从微小的嵌入式处理器到复杂的多核系统。在本文中，我们扩展了Rocket Chip Generator的内存管理单元的功能，特别是TLB Hierarchy。TLB在性能方面是至关重要的，因为它们减轻了频繁的页表漫步的开销，但由于其大小和/或关联性，可能会损害处理器的关键路径。在最初的Rocket Chip实现中，L1数据/指令TLB是完全关联的，共享的L2 TLB是直接映射的。我们解除了这些限制，设计并实现了conﬁgurable、set-associative的L1和L2 TLB模板，可以创建从直接映射到完全关联的任何组织，以实现所需的性能和资源利用比例，特别是对于较大的TLB。我们介绍了不同配置的面积，并在Xilinx ZCU102 FPGA上使用SPEC2006基准套件评估了我们设计的整体性能。我们的设计既适用于ASIC的实现，也适用于FPGA友好型软处理器。随着FPGA尺寸的不断增大，使用可运行全边缘操作系统的高性能软处理器变得越来越容易实现，也越来越可取，特别是对于具有大内存足迹的应用。
<a name="AM7KU"></a>
### [Design and implementation of a parameterized Out-of-Order **RISC**-**V **processor with a new toolflow](http://scholar.google.com/scholar_url?url=https://riunet.upv.es/handle/10251/150816&hl=en&sa=X&d=5332032533575305959&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm1HNFy0Wzi0brSiR5GOx5XXqTF5XQ&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
CC Tamarit Camarero - 2020
> [EN] Given the dire need for architectural innovation, efficient tools and
> methodologies are required to validate, test, and evaluate new designs. For this Master's Thesis we designed and implemented a fully parameterized **RISC**-**V **core in …

鉴于目前在架构层面上的创新需求，有必要拥有高效的工具和方法来验证和评估新设计。在这个TFM的范围内，设计并实现了一个RISC-V处理器，并在很短的时间内完成了参数化。这是通过在整个工作流程中加入和开发工具来实现的，这些工具促进了这一过程，将模拟的简单性和效率与硬件实现的精确性和实用性相结合。<br />处理器本身支持无序执行(通过显式寄存器重命名和问题排队)，可变宽度的超标量解码/启动/提交，以及大多数数据结构的通用性。在指令集方面，它支持ISA RISC-V的主要指令和几个扩展指令。通过在多个配置上运行示例程序，验证了其实现。<br />代码的设计是灵活和易于扩展的：按照我们的方法和开发的工具，未来的研究项目，包括修改架构，可以验证和快速实施，即使在一个环境中，像许多研究小组，是由不同背景和知识的人组成。在这方面，这项工作已经为试验更多的创新想法铺平了道路，并提供了一个例子：在我们的核心上开发了一个扩展，增加了收缩期的典型功能。
<a name="iRKl2"></a>
### [Countering side channel attacks in an in-order **RISC**-**V **processor with a code morphing based execution mode](http://scholar.google.com/scholar_url?url=https://www.politesi.polimi.it/handle/10589/165322&hl=en&sa=X&d=217199051103192407&ei=K4V3X-6WIamPywSe2JWYCw&scisig=AAGBfm1ZL7we3uxVvLDJvg80hEKC600VHA&nossl=1&oi=scholaralrt&hist=AQxAsJ0AAAAJ:3812021249043908228:AAGBfm19OZ2uvk2g_ev6ffIC03BRSiTYQw&html=)
F Antognazza - 2020
> in italiano Il code morphing è una tecnica ben conosciuta per contrastare attacchi side-channel passivi basati sull'analisi differenziale dei consumi, in grado di ridurre i picchi di correlazione in potenza a valori trascurabili anche avendo a …


<br />代码变形是一种著名的基于差分消耗分析的对抗无源侧通道攻击的技术，能够将功率相关峰值降低到可以忽略不计的值，即使有几百万的消耗痕迹。这项工作的目的是制作一个利用这一对策的硬件实现，最终目标是在对软件开发者尽可能透明的情况下，将额外的执行成本降到最低。在存储器上操作的指令，不能用不同的形式来表达，已经被修改为对多份编码的数据进行操作，为高阶提供了防御侧通道分析。改进了核心与存储器之间的系统总线，经得起差耗分析，从而保护与存储器的数据传输。以Ibex RISC-V处理器为开发基础，在此基础上引入了新的安全执行模式，可以按需启用。

---

<a name="SM5cC"></a>
# 产业风云
<a name="bT2iw"></a>
### SA网站称，有一家大型手机SoC公司已经有多个RISC-V项目启动一年了


<a name="18YDT"></a>
### Shakti：印度的芯片国产化


<a name="wiQ82"></a>
### N+A和贸易战
中美间的紧张局势关系到过去近半数的交易，那么MIPS的交易对N+A收购案是否有指导意义呢<br />"[Is There a Precedent to the Nvidia-Arm Processor Deal? ](https://www.designnews.com/electronics/there-precedent-nvidia-arm-processor-deal
)(From www.designnews.com 2020.09.28)"

- 
- 
- 

<br />
<a name="Y2s4q"></a>
### 瑞萨Renesas加入RISC-V大家庭：与Andes合作


<a name="ElMm5"></a>
### Maven Silicon：RV国际的新Training Partner


<a name="Pklag"></a>
### Microchip：Releases Icicle Dev Kit for PolarFire FPGAs
<a name="qETHk"></a>
### level1techs将要采访SiFive的James Prior，正在征集问题
> Very soon we’ll have a video on what’s going on with SiFive 6, and larger moves in the semiconductor industry as a whole.
> What questions do you have about it? And what questions do you have for Mr James Prior 1 who will be joining me for this Q&A

前往提问："[Got SiFive Questions? Ask them here! ](https://forum.level1techs.com/t/got-sifive-questions-ask-them-here/162122
)(From forum.level1techs.com 2020.10.03)"<br />
<br />

<a name="0Xjof"></a>
### 赛昉科技惊鸿7100：全球首款基于RISC-V人工智能视觉处理平台 
原文链接："[赛昉科技重磅发布全球首款基于RISC-V人工智能视觉处理平台 ——惊鸿7100 ](https://mp.weixin.qq.com/s?__biz=MzU2MDY3NzE1Nw==&mid=2247486811&idx=1&sn=cea56957770f5e6c0eb04ceed6d3aac8&chksm=fc052511cb72ac07192254726ce44e4afd4ecf19402a35040eaec1afd39f2df258720b229777&mpshare=1&scene=1&srcid=0928SCSuaYuhVbmsJSfaULl0&sharer_sharetime=1601285203237&sharer_shareid=77a536666bc52f4e500a10820d3becc8&key=aabb5ee173354e5ddcf7c86336c8fd54d64550cc2a9ac832ccac496f5fd23cf1e8caaf3ae3d4383e561199da5d7ec976fab99514aaf1afb93a671d85efa19cf4497b362f6b0c20ce5a1761bd6b035e51350528dd457207f8d3bb023de434caaed23ccc8911579dcff9d132a3f7b36b955fe54202f6fc18c536c2f2e63e54c476&ascene=1&uin=MTUxMDgzOTA4MQ%3D%3D&devicetype=Windows+10+x64&version=62090538&lang=zh_CN&exportkey=AU4QU6pAhMaGpDa2t75cpbI%3D&pass_ticket=8EBrMqdcVu2bKlv%2F6kwQYdt%2FsXF7dpHKNtBCctSu9xVmNplqXhF2ykENMZnCiu3K&wx_header=0
)(From mp.weixin.qq.com 2020.09.28)"<br />不知道是不是有抢市场的意思。"[安防芯片市场供货打响“排位战”，谁将会成下一个“海思”？ ](https://www.laoyaoba.com/html/share/news?source=app_android_v2&news_id=761060
)(From www.laoyaoba.com 2020.09.28)"

<a name="25a3N"></a>
### 微波炉巨头格兰仕要做芯片，使用SiFive内核
> 基于RISC-V开源架构的人工智能视觉处理平台，格兰仕推出的这两款AIoT芯片分别名为BF-细滘、NB-狮山。其中，BF-细滘采用40nm制程。
> 格兰仕还宣布打造了为RISC-V设计的开源操作系统GalanzOS。
> 格兰仕还深度参与建设顺德开源芯片产研城。

- "[摩联科技受邀出席格兰仕 2020 年“超越制造”大会，物联网+区块链助力 “中国芯”开源芯片生态合作联盟 ](https://www.chainnews.com/articles/754900673443.htm
)(From www.chainnews.com 2020.09.30)"
- "[格兰仕宣布推出两款芯片，首款芯片已应用到家电产品中 ](http://www.techweb.com.cn/it/2020-09-29/2805951.shtml
)(From www.techweb.com.cn 2020.09.29)"
- "[格兰仕在顺德总部宣布明年初将流片AI芯片 ](http://m.elecfans.com/article/1318913.html
)(From m.elecfans.com 2020.09.29)"
- "[24亿吞下惠而浦中国？格兰仕副董事长梁惠强：进展一切顺利 ](https://finance.sina.com.cn/tech/2020-10-03/doc-iivhuipp7732178.shtml
)(From finance.sina.com.cn 2020.10.03)"
- "[首发开源芯片重磅平台，“顺德芯”如何再迎一跃？ ](https://www.nanmuxuan.com/science/vnlmyntmoon.html
)(From www.nanmuxuan.com 2020.10.03)"

<br />
<a name="PO7vP"></a>
### 一周评论

- "[准备迎接近 30 年来最有趣的 CPU 市场竞争 ](https://finance.sina.com.cn/tech/2020-09-28/doc-iivhvpwy9324029.shtml
)(From finance.sina.com.cn 2020.09.28)"
- "[30 多年来改变芯片行业的重大并购交易 ](https://finance.sina.com.cn/tech/2020-10-02/doc-iivhuipp7686473.shtml
)(From finance.sina.com.cn 2020.10.02)"
- "[64-bit x86 Emulation Officially Coming to Windows on ARM ](https://www.extremetech.com/computing/315733-64-bit-x86-emulation-officially-coming-to-windows-on-arm
)(From www.extremetech.com 2020.10.03)"
- "[RISC-V基金会CTO：站在巨人肩膀上，展望下一个十年 ](http://news.moore.ren/industry/245512.htm
)(From news.moore.ren 2020.09.30)"

<br />

---

<a name="tAplU"></a>
# 其他动态
<a name="zLrKd"></a>
### 
<a name="tO9Sj"></a>
### 视频推荐


"[Introduction to RISC-V and the RV32I Instructions ](https://www.youtube.com/watch?v=LKB5I12LctU&feature=emb_title
)(From www.youtube.com 2020.09.30)"<br />这是NIU的 CSCI 463 Fall 2020课程视频，最新的一期<br />课程全称是 “Computer Architecture and Systems Organization“

<a name="HYzWV"></a>
## 博文推荐

- 
<a name="30wUi"></a>
### ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1601730052335-eb1345a3-9aa5-4d96-9a43-f9496207df21.png#align=left&display=inline&height=25&margin=%5Bobject%20Object%5D&name=image.png&originHeight=48&originWidth=46&size=912&status=done&style=none&width=24)编译一个 RISC-V 的 Android 内核
> 尝试将 Android 的内核交叉编译运行在 RISC-V 平台上

作者是中科院软件所的[汪辰](https://www.zhihu.com/people/unicornxdotw)<br />原文地址："[编译一个 RISC-V 的 Android 内核 ](https://zhuanlan.zhihu.com/p/260356339?utm_source=wechat_session&utm_medium=social&utm_oi=1191845445629132800&utm_content=group2_article&utm_campaign=shareopn
)(From zhuanlan.zhihu.com 2020.09.29)"

<a name="OLPqa"></a>
### ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1601730052335-eb1345a3-9aa5-4d96-9a43-f9496207df21.png#align=left&display=inline&height=25&margin=%5Bobject%20Object%5D&name=image.png&originHeight=48&originWidth=46&size=912&status=done&style=none&width=24)【Java on RISC-V】RISCV64 DaCapo-9.12-bach-MR1基准测试
> 本文是在本机（Ubuntu16.04 x86-64）上的OpenJDK8、OpenJDK8 RISCV64 ZERO移植以及根据之前的OpenJ9对于RISC-V的支持进展调研与搭建测试中构建的镜像进行的DaCapo-9.12-bach-MR1基准测试结果


<br />"[【Java on RISC-V】RISCV64 DaCapo-9.12-bach-MR1基准测试 ](https://zhuanlan.zhihu.com/p/260419048
)(From zhuanlan.zhihu.com 2020.09.29)"<br />"[【Java on RISC-V】OpenJ9 RISCV64移植步骤大纲 ](https://zhuanlan.zhihu.com/p/260428045
)(From zhuanlan.zhihu.com 2020.09.29)"

<a name="gya6R"></a>
### 在Docker中编译和运行risc-v程序
> 这学期选修的编译原理课程用risc-v作为目标体系结构，需要搭建一个可以编译和运行risc-v程序的环境。由于risc-v工具链和Qemu的编译都很费时，还有复杂的环境配置，所以我用Docker做了一个镜像，将工具链和Qemu包含在内，经测试可以编译运行HelloWorld。

"[在Docker中编译和运行risc-v程序 ](https://blog.csdn.net/Cocity/article/details/108892258
)(From blog.csdn.net 2020.10.01)"

<a name="lzWaO"></a>
### ![](https://cdn.nlark.com/yuque/0/2020/png/1541992/1601730008198-88aee5ca-03dd-403e-8c8d-650765083081.png#align=left&display=inline&height=24&margin=%5Bobject%20Object%5D&originHeight=39&originWidth=159&size=0&status=done&style=none&width=98)在Ubuntu上编译一个基于RISC-V的条形码阅读器
> 如何利用Dynamsoft RISC-V条码SDK的实验版来构建一个简单的命令行条码读取器应用程序，并在QEMU RISCV仿真器上运行它。

"[Building Your First RISC-V Barcode Reader App on Ubuntu 20.04 ](https://www.dynamsoft.com/codepool/riscv-barcode-sdk-qemu-emulator-ubuntu.html
)(By [Xiao Ling](https://www.dynamsoft.com/codepool/author/xiao-ling) From www.dynamsoft.com 2020.09.29)"<br />中文博文：

- "[第一个RISC-V条码识别应用 ](https://blog.csdn.net/yushulx/article/details/108886849
)(From blog.csdn.net 2020.09.30)"

<br />

---

RISC-V与芯片评论编辑部 - RISC-V和芯片动态周报<br />每周六发布<br />欢迎批评，指正，评论和加入<br />
<br />关于本刊: 

- [消息来源](https://www.yuque.com/riscv/rvnews/overview#vHVQ5)




| 微信公众号<br />![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1602320139392-1297e86a-ac06-4d76-a000-ad4307cd488c.png#align=left&display=inline&height=187&margin=%5Bobject%20Object%5D&name=image.png&originHeight=440&originWidth=465&size=225442&status=done&style=none&width=198) | Gitee

[https://gitee.com/inspur-risc-v/RVWeekly](https://gitee.com/inspur-risc-v/RVWeekly) | Github

[https://github.com/inspur-risc-v/RVWeekly](https://github.com/inspur-risc-v/RVWeekly) | 语雀

[https://www.yuque.com/riscv/rvnews](https://www.yuque.com/riscv/rvnews) |
| --- | --- | --- | --- |



