# RISC-V Three-Stage CPU by JYD_SoC

#### 介绍
本项目为本人参与第九届全国大学生集成电路创新创业大赛竞业达杯，华南分赛区决赛参赛作品。该CPU支持RV32I的37条基础指令，另外3条系统指令(ecall，fenci，mret)未验证，该项目存在烧录时初始化问题，有时候运行失败，因为该项目ai成分实在是太多了，时间紧迫来不及调试。若有高手可以批评指点，本人万般感谢。本人联系QQ:1417984430,欢迎各路英雄前来批评指正

#### 软件架构
软件架构说明
1.  使用三级流水线结构，流水线寄存器切割为IFU&IDU，EXU,LS&WB三个阶段，每个阶段有对应的寄存器分割。
2.  使用竞业达官方提供的工程模板，IROM,DRAM,总线桥均为赛方提供
3.  后续计划继续将该CPU扩展为五级流水线，若有高手可自行扩展
#### 运行环境
1.  Vivado2023.2
2.  Verilog/SystemVerilog
3.  北京竞业达提供的Kintex-7 SoC
#### 操作说明
1.  先下载竞业达官方提供的工程代码模板
2.  解压CPU_JYD文件
3.  在工程模板里打开vivado，并且把CPU_JYD里的文件全部添加到工程中，后续就可正常烧录
