<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1702654519">
  <File Type="RDS-PROPCONSTRS" Name="top_module_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="top_module.tcl"/>
  <File Type="RDS-RDS" Name="top_module.vds"/>
  <File Type="RDS-UTIL" Name="top_module_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_module_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top_module.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_module_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_module_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/I2CModule.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../SSC_PROIECT/SSC_PROIECT.srcs/sources_1/new/I2CModule.vhd"/>
        <Attr Name="ImportTime" Val="1700557812"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/debouncer.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab8/lab8.srcs/sources_1/imports/Downloads/debouncer.vhd"/>
        <Attr Name="ImportTime" Val="1700750706"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_tx.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ConvertorDecAsc.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/SSD.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../SSC_PROIECT/SSC_PROIECT.srcs/sources_1/new/SSD.vhd"/>
        <Attr Name="ImportTime" Val="1699113707"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/temp_senzor.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../SSC_PROIECT/SSC_PROIECT.srcs/sources_1/new/temp_senzor.vhd"/>
        <Attr Name="ImportTime" Val="1700557826"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/UART_16.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab9/Lab9.srcs/sources_1/new/UART_16.vhd"/>
        <Attr Name="ImportTime" Val="1702036584"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/top_module.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../SSC_PROIECT/SSC_PROIECT.srcs/sources_1/new/top_module.vhd"/>
        <Attr Name="ImportTime" Val="1700487488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_module"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/nexys4_cosntr.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../SSC_PROIECT/SSC_PROIECT.srcs/constrs_1/new/nexys4_cosntr.xdc"/>
        <Attr Name="ImportTime" Val="1700487787"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Flow_RuntimeOptimized" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design">
      <Option Id="Directive">0</Option>
      <Option Id="FlattenHierarchy">1</Option>
    </Step>
  </Strategy>
</GenRun>
