# 组合逻辑电路

> 原文:[https://www . javatpoint . com/组合逻辑数字电子电路](https://www.javatpoint.com/combinational-logic-circuits-in-digital-electronics)

组合逻辑电路是包含不同类型逻辑门的电路。简单来说，不同类型的逻辑门组合在一起的电路称为**组合逻辑电路**。组合电路的输出由输入的当前组合确定，而不考虑先前的输入。输入变量、逻辑门和输出变量是组合逻辑电路的基本组成部分。有不同类型的组合逻辑电路，如加法器、减法器、解码器、编码器、多路复用器和多路分解器。

组合逻辑电路有以下特征:

*   在任何时刻，组合电路的输出仅取决于当前的输入端。
*   组合电路没有任何备份或先前的内存。电路的当前状态不受输入的先前状态的影响。
*   在组合逻辑电路中，n 个输入和 m 个输出是可能的。

![Combinational Logic circuits](../Images/f1990bc40d9162a3485634d23ac02803.png)

“n”输入变量来自外部源，而“m”输出变量去往外部目的地。在许多应用中，源或目的地是存储寄存器。

## 半加器

半加法器是具有两个输入和两个输出的基本构件。加法器用于对两个单比特二进制数进行[或](https://www.javatpoint.com/or-gate-in-digital-electronics)运算。**进位**和**求和**是半加法器的两种输出状态。

## 全加器

半加法器只用来加两个数。为了克服这个问题，全加器被开发出来。全加器用于将三个 1 位二进制数 A、B 和进位 c 相加。全加器有三个输入状态和两个输出状态，即求和和进位。

## 半减法器

半减法器也是减去两个二进制数的构件。它有两个输入和两个输出。该电路用于减去两个单比特二进制数 A 和 b，**和**是半加法器的两个输出状态。****

 ****## 全减法器

半减法器仅用于减去两个数字。为了克服这个问题，设计了全减法器。全减法器用于减去三个 1 位数字 A、B、C，分别为**被减数、**减数、**借位、**减数。全减法器有三个输入状态和两个输出状态，即差分和借位。

## 多路器

多路复用器是一个组合电路，具有 n 个数据输入和一个输出。它也被称为**数据选择器**，从输入中选择一个输入并将其发送到输出。在所选输入的帮助下，从 n 条输入线中选择一条输入线。使能输入由 E 表示，用于级联。

## 多路分解器

解复用器执行复用器的反向操作。多路分解器只有一个输入，分布在几个输出上。通过选择线一次选择一条输出线。输入传输到选定的输出线路。

## 解码器

解码器是具有 n 个输入端和最多 m = 2n 个输出端的组合电路。解码器与解复用器相同。解复用器和解码器的唯一区别在于，在解码器中，没有数据输入。解码器执行的操作与编码器完全相反。

## 编码器

编码器用于执行解码器的反向操作。使用具有 n 个输入和 m 个输出的编码器来产生与数字输入数相关的 m 位二进制码。编码器获取数字字并将其转换成另一个数字字。

* * *****