# üìö Exemplos de Programas - Simulador de Tomasulo

Este arquivo cont√©m exemplos prontos para copiar e colar no simulador.

**Como usar:**
1. Configure o simulador (clique em "Configurar Simulador")
2. Copie o c√≥digo do exemplo (sem coment√°rios!)
3. Cole na √°rea "Carregar Instru√ß√µes"
4. Clique em "Iniciar"
5. Use "Pr√≥ximo Ciclo" para ver passo a passo

---

## üìã √çndice de Exemplos

1. [Depend√™ncias RAW](#1-depend√™ncias-raw-read-after-write)
2. [Paralelismo M√°ximo](#2-paralelismo-m√°ximo)
3. [WAR e WAW Hazards](#3-war-e-waw-hazards)
4. [Opera√ß√µes de Mem√≥ria](#4-opera√ß√µes-de-mem√≥ria)
5. [Branch com Especula√ß√£o](#5-branch-com-especula√ß√£o)
6. [Produto Escalar (Programa Completo)](#6-produto-escalar-programa-completo)
7. [Satura√ß√£o de Recursos](#7-satura√ß√£o-de-recursos)
8. [Lat√™ncias Diferentes](#8-lat√™ncias-diferentes)

---

## 1. Depend√™ncias RAW (Read After Write)

**O que demonstra:** Cadeia de depend√™ncias de dados (RAW hazards)

**Configura√ß√£o sugerida:** Padr√£o (ADD/SUB=1, MUL/DIV=1)

**O que observar:**
- MUL espera ADD terminar (Qj aponta para RS_ADD)
- SUB espera MUL terminar (Qj aponta para RS_MULT)
- DIV espera SUB terminar
- Forma√ß√£o de cadeia de depend√™ncias sequencial
- IPC baixo (~0.20-0.30) devido √†s depend√™ncias

### C√≥digo para copiar:
```assembly
ADD F0 F1 F2
MUL F4 F0 F3
SUB F6 F4 F5
DIV F8 F6 F7
```

---

## 2. Paralelismo M√°ximo

**O que demonstra:** Instru√ß√µes 100% independentes executando em paralelo

**Configura√ß√£o sugerida:** ADD/SUB=3, MUL/DIV=3 (para ver paralelismo real)

**O que observar:**
- Todas as instru√ß√µes s√£o despachadas rapidamente
- M√∫ltiplas RSs ocupadas simultaneamente
- Sem depend√™ncias entre instru√ß√µes
- IPC melhor que exemplo anterior (~0.30-0.40)
- Poucas ou zero bolhas estruturais

### C√≥digo para copiar:
```assembly
ADD F0 F1 F2
MUL F4 F5 F6
SUB F8 F9 F10
ADD F12 F13 F14
MUL F16 F17 F18
SUB F20 F21 F22
```

---

## 3. WAR e WAW Hazards

**O que demonstra:** Hazards falsos resolvidos por renomea√ß√£o de registradores

**Configura√ß√£o sugerida:** Padr√£o

**O que observar:**
- F0 √© escrito duas vezes (WAW entre ADD e MUL)
- SUB l√™ F0 vers√£o 1 (do ADD)
- DIV l√™ F0 vers√£o 2 (do MUL)
- ROB renomeia automaticamente, sem stalls!
- Na aba "Registradores", Qi aponta para ROB correto

### C√≥digo para copiar:
```assembly
ADD F0 F1 F2
SUB F3 F0 F4
MUL F0 F5 F6
DIV F7 F0 F8
```

---

## 4. Opera√ß√µes de Mem√≥ria

**O que demonstra:** LOAD e STORE com depend√™ncias de dados

**Configura√ß√£o sugerida:** Padr√£o (LOAD lat√™ncia=6)

**O que observar:**
- LOADs usam Load Buffers (RS_STORE)
- STORE usa Store Buffer
- ADD espera AMBOS os LOADs terminarem (Qj e Qk apontam para RSs de LOAD)
- STORE espera ADD terminar
- Lat√™ncia alta de LOAD (6 ciclos padr√£o) aumenta tempo total
- IPC muito baixo (~0.20) devido a depend√™ncias + lat√™ncia alta

### C√≥digo para copiar:
```assembly
LD F0 R1 0
LD F2 R1 4
ADD F4 F0 F2
ST F4 R1 8
```

---

## 5. Branch com Especula√ß√£o

**O que demonstra:** Execu√ß√£o especulativa ap√≥s desvio condicional

**Configura√ß√£o sugerida:** Padr√£o

**O que observar:**
- BEQ verifica se R1 == R2 e pula para instru√ß√£o ID 4 se verdadeiro
- Instru√ß√µes 1-3 (ADD, MUL, SUB) s√£o especulativas
- Na aba "Status das Instru√ß√µes", veja que podem executar antes do branch resolver
- Se branch for tomado, instru√ß√µes 1-3 seriam descartadas (squashed)
- Simulador sempre toma branches (simplifica√ß√£o)

### C√≥digo para copiar:
```assembly
BEQ 4 R1 R2
ADD F0 F1 F2
MUL F3 F0 F4
SUB F5 F3 F6
DIV F7 F8 F9
```

---

## 6. Produto Escalar (Programa Completo)

**O que demonstra:** Programa realista calculando produto escalar de dois vetores

**F√≥rmula:** result = A[0]√óB[0] + A[1]√óB[1] + A[2]√óB[2]

**Configura√ß√£o sugerida:** LOAD/STORE=2, MUL/DIV=2, ADD/SUB=2

**O que observar:**
- 6 LOADs: podem executar em paralelo (2 por vez se tiver 2 Load Buffers)
- 3 MULs: aguardam LOADs, depois executam em paralelo
- 2 ADDs: formam cadeia de depend√™ncia (segundo ADD depende do primeiro)
- STORE: aguarda todas as opera√ß√µes terminarem
- Bom mix de paralelismo e depend√™ncias
- IPC moderado (~0.35-0.45)

### C√≥digo para copiar:
```assembly
LD F0 R1 0
LD F1 R1 4
LD F2 R1 8
LD F3 R2 0
LD F4 R2 4
LD F5 R2 8
MUL F6 F0 F3
MUL F7 F1 F4
MUL F8 F2 F5
ADD F9 F6 F7
ADD F10 F9 F8
ST F10 R3 0
```

---

## 7. Satura√ß√£o de Recursos

**O que demonstra:** Como falta de RSs causa bolhas estruturais

**Configura√ß√£o para ver bolhas:** ADD/SUB=1, MUL/DIV=1 (apenas 1 de cada!)

**Configura√ß√£o sem bolhas:** ADD/SUB=5, MUL/DIV=5

**O que observar:**
- Com 1 RS: apenas 1 ADD pode fazer issue por vez
- 10 ADDs seguidos saturam a √∫nica ADD RS
- Instru√ß√µes ficam esperando = bolhas estruturais (contador de bolhas aumenta)
- Com 5 RSs: sem bolhas! Todas fazem issue r√°pido
- Compare os dois cen√°rios!

### C√≥digo para copiar:
```assembly
ADD F0 R1 R2
ADD F3 R4 R5
ADD F6 R7 R8
ADD F9 R10 R11
ADD F12 R13 R14
ADD F15 R16 R17
ADD F18 R19 R20
ADD F21 R22 R23
ADD F24 R25 R26
ADD F27 R28 R29
```

---

## 8. Lat√™ncias Diferentes

**O que demonstra:** Como diferentes lat√™ncias afetam o tempo de execu√ß√£o

**Configura√ß√£o sugerida:**
- ADD lat√™ncia=2
- MUL lat√™ncia=10
- DIV lat√™ncia=40 (!)

**O que observar:**
- ADDs terminam r√°pido (2 ciclos)
- MUL demora 10 ciclos executando
- DIV demora 40 ciclos! (muito lenta)
- Na aba "Reservation Stations", veja a coluna "Cycles" diminuindo
- Tempo total dominado pela opera√ß√£o mais lenta (DIV)
- IPC baixo se houver depend√™ncias da DIV

### C√≥digo para copiar:
```assembly
ADD F0 F1 F2
MUL F3 F4 F5
ADD F6 F7 F8
DIV F9 F10 F11
ADD F12 F13 F14
```

---

## üéØ Dicas para Demonstra√ß√µes

### Para mostrar **paralelismo**:
- Use Exemplo 2 ou 6
- Configure m√∫ltiplas RSs (3-5 de cada)
- Observe m√∫ltiplas RSs ocupadas simultaneamente

### Para mostrar **depend√™ncias**:
- Use Exemplo 1 ou 4
- Execute passo a passo com "Pr√≥ximo Ciclo"
- Observe Qj/Qk apontando para RSs produtoras

### Para mostrar **renomea√ß√£o de registradores**:
- Use Exemplo 3
- Observe a aba "Registradores" - Qi muda quando h√° m√∫ltiplas escritas em F0
- Compare com a aba "ROB" para ver vers√µes diferentes

### Para mostrar **bolhas estruturais**:
- Use Exemplo 7
- Configure apenas 1 RS de cada tipo
- Observe contador de bolhas aumentando
- Compare com 5 RSs (zero bolhas!)

### Para mostrar **impacto de lat√™ncias**:
- Use Exemplo 8
- Configure DIV=40, MUL=10
- Veja quanto tempo a DIV domina a execu√ß√£o

---

## üìä Tabela de Compara√ß√£o de IPCs Esperados

| Exemplo | IPC T√≠pico | Motivo |
|---------|-----------|--------|
| 1. Depend√™ncias RAW | 0.20-0.30 | Cadeia sequencial |
| 2. Paralelismo | 0.35-0.45 | Instru√ß√µes independentes |
| 3. WAR/WAW | 0.25-0.35 | Algumas depend√™ncias |
| 4. Mem√≥ria | 0.15-0.25 | LOAD lat√™ncia alta |
| 5. Branch | 0.20-0.30 | Depend√™ncias + branch |
| 6. Produto Escalar | 0.35-0.45 | Mix balanceado |
| 7. Satura√ß√£o (1 RS) | 0.15-0.25 | Muitas bolhas |
| 7. Satura√ß√£o (5 RS) | 0.40-0.50 | Sem bolhas |
| 8. Lat√™ncias | 0.10-0.20 | DIV muito lenta |

**Nota:** IPCs s√£o estimativas. Valores reais dependem das configura√ß√µes de RSs e lat√™ncias.

---

## üéì Para Apresenta√ß√µes

### Ordem sugerida de demonstra√ß√£o:

1. **Exemplo 2** - Mostre que o Tomasulo funciona (paralelismo b√°sico)
2. **Exemplo 1** - Mostre como resolve depend√™ncias automaticamente
3. **Exemplo 3** - Mostre renomea√ß√£o de registradores (WAW/WAR)
4. **Exemplo 7** - Compare 1 RS vs 5 RS (impacto de recursos)
5. **Exemplo 6** - Programa completo realista

### Roteiro de apresenta√ß√£o (5 minutos):

1. **Minuto 1:** Execute Exemplo 2 - "Vejam m√∫ltiplas instru√ß√µes executando em paralelo!"
2. **Minuto 2:** Execute Exemplo 1 passo a passo - "Vejam as depend√™ncias sendo resolvidas"
3. **Minuto 3:** Execute Exemplo 3 - "Renomea√ß√£o autom√°tica resolve WAW sem stalls"
4. **Minuto 4:** Execute Exemplo 7 com 1 RS e depois 5 RS - "Mais recursos = menos bolhas"
5. **Minuto 5:** Execute Exemplo 6 - "Programa completo mostrando tudo junto"

---

**Divirta-se explorando o algoritmo de Tomasulo!** üöÄ
