[{"caption": "verilog中经常使用（）来表示一个常量，用以提高程序的可读性，且经常用于定义变量的宽度<br/>", "answer": "parameter<br/>", "analysis": ""}, {"caption": "Verilog基本语法中通常表示不确定的逻辑状态和高阻态的符号分别是<br/>", "answer": "x和z<br/>", "analysis": ""}, {"caption": "verilogHDL中对于变量的定义一般有wire和reg两种，若a为wire型，b为reg型，其余信号不确定，所有信号位宽都是一位的，下面的描述错误的是<br/>", "answer": "assignb=a<br/>", "analysis": ""}, {"caption": "非阻塞赋值使用符号（）来表示<br/>", "answer": "<=<br/>", "analysis": ""}, {"caption": "有如下一个描述电路的verilogHDL程序段", "answer": "1,0,1<br/>", "analysis": ""}, {"caption": "现在定义了一个1位的加法器addbit（ci，a， b， co， sum），模块的结果用表达式表示为{co， sub}=a+b+ci，其中a, b", "answer": "addbitU0(ci,r1[0],r2[0],cl,result[0])<br/>", "analysis": ""}, {"caption": "在verilogHDL的数字表达方式用，和十进制数127表示的数字相同的表达方式有<br/>", "answer": "8'd127<br/>,8'b11_11_11_11<br/>,8'h7f<br/>,", "analysis": ""}, {"caption": "通过verilogHDL描述电路的方式有<br/>", "answer": "数据流描述方式<br/>,行为描述方式<br/>,结构描述方式<br/>,", "analysis": ""}, {"caption": "verilogHDL中已经预先定义了的门级原型的符号有", "answer": "not<br/>,nand<br/>,or<br/>,", "analysis": ""}, {"caption": "VHDL语言相对verilog语言更早成为国际标准<br/>", "answer": "correct", "analysis": ""}, {"caption": "HDL在执行方式上总体是以并行的方式工作的<br/>", "answer": "correct", "analysis": ""}, {"caption": "assign语句只能描述组合逻辑", "answer": "correct", "analysis": ""}, {"caption": "Verilog语法中通过拼接运算符{ }来将两个小位宽的数据组合成大位宽的数据<br/>", "answer": "correct", "analysis": ""}, {"caption": "通过层次调用的方式来实现较为复杂的电路逻辑时，可采用端口对应的方式来完成层次调用，如果底层模块里头有顶层模块里头不需要的输出信号时，可以在引用的端口名表项的地方不关联顶层的变量<br/>", "answer": "correct", "analysis": ""}, {"caption": "verilogHDL<span style=\"font-size:14px;font-family:宋体;\">的基本结构中通常需要进行模块范围的定义，</span><span style=\"font-size:14px;font-family:'Calibri','sans-serif';\">VerilogHDL</span><span style=\"font-size:14px;font-family:宋体;\">的模块范围的定义的开始和结束方式是</span>", "answer": "module...endmodule<br/>", "analysis": ""}]