{
    "original_text": "Low-voltage DRAM sensing scheme with offset-cancellation sense amplifier A novel bitline sensing scheme is proposed for low-voltage DRAM to achieve low power dissipation and compatibility with low-voltage CMOS. One of the major obstacles in low-voltage DRAM is the degradation of data-retention time due to low signal level at the memory cell, which requires power-consuming refresh operations more frequently. This paper proposes an offset-cancellation sense-amplifier scheme (OCSA) that improves data-retention time significantly even at low supply voltage. It also improves die efficiency, because the proposed scheme reduces the number of sense amplifiers by supporting more cells in each sense amplifier. Measurements show that the data-retention time of the proposed scheme at 1.5-V supply voltage is 2.4 times of the conventional scheme at 2.0 V",
    "original_translation": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V",
    "error_count": 11,
    "keys": {
        "LV DRAM sensing scheme": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "low-voltage sensing scheme": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "offset-cancellation sense amplifier scheme": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "bitline sensing scheme": {
            "translated_key": "bitline",
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de <br>bitline</br> para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": [
                ""
            ]
        },
        "low power dissipation": {
            "translated_key": "disipación de baja potencia",
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una <br>disipación de baja potencia</br> y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": [
                ""
            ]
        },
        "low-voltage CMOS compatibility": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "data-retention time": {
            "translated_key": " debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el <br>tiempo de retención de datos",
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de bajo voltaje es la degradación del tiempo de retención de datos <br> debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el <br>tiempo de retención de datos</br> incluso a baja tensión de suministro.  También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos <br> del esquema propuesto a 1,5-V tensión de alimentación es 2,4 veces el esquema convencional a 2,0 V ",
            "error": [
                ""
            ]
        },
        "memory cell": {
            "translated_key": "memory",
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la celda <br>memory</br>, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": [
                ""
            ]
        },
        "differential amplifier configuration": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "power-consuming refresh operations": {
            "translated_key": "con consumo de energía",
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de bajo voltaje es la degradación del tiempo de retención de datos debido a un bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización <br>con consumo de energía</br> con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": [
                ""
            ]
        },
        "sensing margin": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "1.5 V": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "CMOS memory circuits": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "differential amplifiers": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "DRAM chips": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        },
        "low-power electronics": {
            "translated_key": [],
            "translated_annotated_text": "Esquema de detección de DRAM de bajo voltaje con amplificador sensorial de cancelación offset Se propone un nuevo esquema de detección de bitline para DRAM de bajo voltaje para lograr una disipación de baja potencia y compatibilidad con CMOS de bajo voltaje. Uno de los principales obstáculos en la DRAM de baja tensión es la degradación del tiempo de retención de datos debido al bajo nivel de señal en la célula de memoria, que requiere operaciones de actualización con mayor frecuencia. Este documento propone un esquema de amplificación sensorial de cancelación offset (OCSA) que mejora significativamente el tiempo de retención de datos incluso a baja tensión de suministro. También mejora la eficiencia de troqueles, ya que el esquema propuesto reduce el número de amplificadores sensoriales al soportar más células en cada amplificador de sentido. Las mediciones muestran que el tiempo de retención de datos del régimen propuesto a 1,5 V de tensión de alimentación es 2,4 veces el régimen convencional a 2,0 V ",
            "error": []
        }
    }
}