# BibliothÃ¨que IP Verilog

Une collection de modules IP (Intellectual Property) Verilog pour FPGA, conÃ§us pour la synchronisation et la gestion de donnÃ©es.

## ğŸ“‹ Table des matiÃ¨res

- [Modules disponibles](#modules-disponibles)
- [Pipeline](#pipeline)
- [Buffered FIFO](#buffered-fifo)
- [Installation](#installation)
- [Utilisation](#utilisation)
- [Structure du projet](#structure-du-projet)

## ğŸ”§ Modules disponibles

### 1. Pipeline
Un module de synchronisation simple qui retarde les donnÃ©es pour assurer la synchronisation.

### 2. Buffered FIFO
Une FIFO avancÃ©e utilisant deux FIFO en cascade : une FIFO Ã  registres et une FIFO Ã  mÃ©moire (BSRAM).

---

## ğŸ“Š Pipeline

### Description
Le module `pipeline` est un Ã©lÃ©ment de synchronisation basique qui introduit un dÃ©lai configurable sur les donnÃ©es d'entrÃ©e. Il est particuliÃ¨rement utile pour :
- Synchroniser des signaux avec des chemins de donnÃ©es diffÃ©rents
- Aligner des donnÃ©es dans le temps
- CrÃ©er des Ã©tapes de pipeline dans des architectures plus complexes

### CaractÃ©ristiques
- âœ… DÃ©lai configurable
- âœ… Synchronisation simple
- âœ… Faible consommation de ressources
- âœ… Interface standard

### Fichiers
- `pipeline/pipeline.v` - Module principal

---

## ğŸš€ Buffered FIFO

### Description
La `Buffered FIFO` est une FIFO sophistiquÃ©e qui utilise une architecture Ã  deux niveaux pour optimiser les performances en gÃ©rant intelligemment la latence de lecture :

1. **FIFO Ã  registres** (`FIFO_registers.v`) - Cache rapide pour accÃ¨s immÃ©diat aux donnÃ©es
2. **FIFO Ã  mÃ©moire BSRAM** (`FIFO_BSRAM.v`) - Stockage principal avec latence de lecture

### Architecture
```
DonnÃ©es d'entrÃ©e â†’ FIFO_registers â†’ FIFO_BSRAM â†’ DonnÃ©es de sortie
                      â†‘                â†‘
                   AccÃ¨s immÃ©diat    Latence de lecture
                   (0 cycle)         (plusieurs cycles)
```

### Principe de fonctionnement
- **Cache FIFO_registers** : Permet un accÃ¨s immÃ©diat (0 cycle de latence) aux donnÃ©es les plus rÃ©centes
- **FIFO_BSRAM** : Stockage principal optimisÃ© pour la capacitÃ©, mais avec une latence de lecture inhÃ©rente Ã  l'utilisation de mÃ©moire matÃ©rielle
- **Avantage** : Le cache Ã©vite d'avoir Ã  attendre la latence de lecture de la BSRAM pour les 1Ã¨re donnÃ©es arrivÃ©s

### Composants
- `Buffered_FIFO.v` - Module principal de contrÃ´le
- `FIFO_registers.v` - FIFO basÃ©e sur des registres
- `FIFO_BSRAM.v` - FIFO utilisant la mÃ©moire BSRAM
- `BSRAM.v` - Interface mÃ©moire BSRAM
- `Credit_box.v` - Gestion des crÃ©dits et contrÃ´le de flux

### CaractÃ©ristiques
- âœ… Double tampon pour optimiser les performances
- âœ… Gestion intelligente de la mÃ©moire
- âœ… ContrÃ´le de flux avec systÃ¨me de crÃ©dits
- âœ… Interface mÃ©moire BSRAM optimisÃ©e
- âœ… Gestion des dÃ©bordements et sous-dÃ©bordements

### Avantages
- **Performance** : AccÃ¨s immÃ©diat (0 cycle) aux donnÃ©es via le cache registres
- **Ã‰vitement de latence** : Le cache Ã©vite la latence de lecture de la BSRAM
- **CapacitÃ©** : Stockage de grandes quantitÃ©s via la mÃ©moire BSRAM
- **Optimisation** : Meilleur compromis entre vitesse d'accÃ¨s et capacitÃ© de stockage
- **FiabilitÃ©** : ContrÃ´le de flux robuste avec systÃ¨me de crÃ©dits

---

## ğŸ›  Installation

### PrÃ©requis
- Outil de synthÃ¨se FPGA (Quartus, Vivado, etc.)
- Simulateur Verilog (ModelSim, VCS, etc.)

### Utilisation
1. Clonez ce dÃ©pÃ´t :
```bash
git clone https://github.com/Mate-bert/Bibliotheque_IP_Verilog.git
```

2. IntÃ©grez les modules dans votre projet FPGA
3. Instanciez les modules selon vos besoins

---

## ğŸ“ Structure du projet

```
Bibliotheque_IP_Verilog/
â”œâ”€â”€ README.md
â”œâ”€â”€ .gitignore
â”œâ”€â”€ pipeline/
â”‚   â””â”€â”€ pipeline.v
â””â”€â”€ Buffered_FIFO/
    â”œâ”€â”€ Buffered_FIFO.v
    â”œâ”€â”€ FIFO_registers.v
    â”œâ”€â”€ FIFO_BSRAM.v
    â”œâ”€â”€ BSRAM.v
    â””â”€â”€ Credit_box.v
```

---

## ğŸ¯ Utilisation

### Pipeline
```verilog
pipeline #(
    .DELAY_CYCLES(2)  // Nombre de cycles de dÃ©lai
) pipeline_inst (
    .clk(clk),
    .rst(rst),
    .data_in(data_in),
    .data_out(data_out)
);
```

### Buffered FIFO
```verilog
Buffered_FIFO #(
    .DATA_WIDTH(32),
    .FIFO_DEPTH(1024)
) fifo_inst (
    .clk(clk),
    .rst(rst),
    .wr_en(wr_en),
    .rd_en(rd_en),
    .data_in(data_in),
    .data_out(data_out),
    .full(full),
    .empty(empty)
);
```

---

## ğŸ“ Notes

- Les modules sont conÃ§us pour Ãªtre compatibles avec la plupart des outils FPGA
- Testez toujours vos implÃ©mentations avant utilisation en production
- Consultez les commentaires dans le code pour plus de dÃ©tails techniques

---

## ğŸ‘¨â€ğŸ’» Auteur

**Mateo Bertolelli** - DÃ©veloppeur FPGA

---

## ğŸ“„ Licence

Ce projet est sous licence libre. Voir le fichier LICENSE pour plus de dÃ©tails.