Timing Analyzer report for slide_intf_test
Sat Apr 29 17:25:12 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; slide_intf_test                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   0.9%      ;
;     Processor 4            ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 192.16 MHz ; 192.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.211 ; -302.018           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.181 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.580 ; -351.626              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.624 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -198.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                             ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.211 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.144      ;
; -3.205 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.138      ;
; -3.192 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.125      ;
; -3.191 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.124      ;
; -3.186 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.119      ;
; -3.185 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.118      ;
; -3.180 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.113      ;
; -3.174 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.107      ;
; -3.156 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.089      ;
; -3.150 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.083      ;
; -3.109 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.428     ; 3.676      ;
; -3.103 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.428     ; 3.670      ;
; -3.089 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.022      ;
; -3.070 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.003      ;
; -3.069 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.002      ;
; -3.062 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.995      ;
; -3.058 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.991      ;
; -3.056 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.989      ;
; -3.034 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.967      ;
; -3.034 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.967      ;
; -3.028 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.961      ;
; -3.028 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.961      ;
; -3.022 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.955      ;
; -2.996 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.428     ; 3.563      ;
; -2.990 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.428     ; 3.557      ;
; -2.987 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.428     ; 3.554      ;
; -2.979 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.912      ;
; -2.976 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.260      ;
; -2.960 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.893      ;
; -2.959 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.892      ;
; -2.957 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.241      ;
; -2.956 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.240      ;
; -2.948 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.881      ;
; -2.945 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.229      ;
; -2.940 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.873      ;
; -2.936 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.869      ;
; -2.930 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.863      ;
; -2.924 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.857      ;
; -2.921 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.205      ;
; -2.912 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.845      ;
; -2.910 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.843      ;
; -2.906 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.839      ;
; -2.906 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.839      ;
; -2.905 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.838      ;
; -2.904 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.837      ;
; -2.900 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.833      ;
; -2.899 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.832      ;
; -2.879 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.812      ;
; -2.877 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.428     ; 3.444      ;
; -2.874 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.428     ; 3.441      ;
; -2.874 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.792      ;
; -2.873 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.806      ;
; -2.863 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.796      ;
; -2.857 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.790      ;
; -2.844 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.777      ;
; -2.843 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.776      ;
; -2.838 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.771      ;
; -2.837 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.770      ;
; -2.832 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.765      ;
; -2.830 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.763      ;
; -2.827 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.111      ;
; -2.826 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.759      ;
; -2.814 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.747      ;
; -2.808 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.741      ;
; -2.802 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.735      ;
; -2.802 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.735      ;
; -2.799 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.083      ;
; -2.796 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.729      ;
; -2.793 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.077      ;
; -2.788 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.721      ;
; -2.784 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.717      ;
; -2.783 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.716      ;
; -2.764 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.428     ; 3.331      ;
; -2.761 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.679      ;
; -2.761 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.428     ; 3.328      ;
; -2.757 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.690      ;
; -2.755 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.428     ; 3.322      ;
; -2.747 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.680      ;
; -2.744 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.028      ;
; -2.741 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.674      ;
; -2.728 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.661      ;
; -2.727 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.660      ;
; -2.725 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.009      ;
; -2.724 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.289      ; 4.008      ;
; -2.722 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.655      ;
; -2.721 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.654      ;
; -2.716 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.649      ;
; -2.714 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.647      ;
; -2.713 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.289      ; 3.997      ;
; -2.710 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.643      ;
; -2.708 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.641      ;
; -2.704 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.637      ;
; -2.701 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.289      ; 3.985      ;
; -2.692 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.625      ;
; -2.689 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.289      ; 3.973      ;
; -2.687 ; BT_intf:iBT|PB_release:prev_PB|flop3 ; BT_intf:iBT|snd_cmd:snd_DUT|last_flop[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 3.229      ;
; -2.686 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.619      ;
; -2.686 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.619      ;
; -2.681 ; BT_intf:iBT|PB_release:prev_PB|flop3 ; BT_intf:iBT|snd_cmd:snd_DUT|last_flop[4] ; clk          ; clk         ; 1.000        ; -0.453     ; 3.223      ;
; -2.680 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.613      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; BT_intf:iBT|state.FINAL                                                                       ; BT_intf:iBT|next_done                                                                         ; clk          ; clk         ; 0.000        ; 0.454      ; 0.792      ;
; 0.202 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; clk          ; clk         ; 0.000        ; 0.429      ; 0.788      ;
; 0.281 ; BT_intf:iBT|PB_release:next_PB|flop2                                                          ; BT_intf:iBT|PB_release:next_PB|flop3                                                          ; clk          ; clk         ; 0.000        ; 0.454      ; 0.892      ;
; 0.300 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[3]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[2]                                             ; clk          ; clk         ; 0.000        ; 0.430      ; 0.887      ;
; 0.320 ; Flt_ff2                                                                                       ; Flt_ff3                                                                                       ; clk          ; clk         ; 0.000        ; 0.428      ; 0.905      ;
; 0.341 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                               ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                                        ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|state.INIT_2                                                                      ; BT_intf:iBT|state.INIT_2                                                                      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|state.IDLE                                                                        ; BT_intf:iBT|state.IDLE                                                                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; BT_intf:iBT|next_done                                                                         ; BT_intf:iBT|next_done                                                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; BT_intf:iBT|state.INIT_1                                                                      ; BT_intf:iBT|state.INIT_1                                                                      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|cmd_n                                                                             ; BT_intf:iBT|cmd_n                                                                             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; spkr_drv:iDRV|lft_reg[15]                                                                     ; spkr_drv:iDRV|lft_reg[15]                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; I2S_Serf:iI2S|bit_cntr[4]                                                                     ; I2S_Serf:iI2S|bit_cntr[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; I2S_Serf:iI2S|bit_cntr[1]                                                                     ; I2S_Serf:iI2S|bit_cntr[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; I2S_Serf:iI2S|bit_cntr[0]                                                                     ; I2S_Serf:iI2S|bit_cntr[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; I2S_Serf:iI2S|bit_cntr[2]                                                                     ; I2S_Serf:iI2S|bit_cntr[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; I2S_Serf:iI2S|bit_cntr[3]                                                                     ; I2S_Serf:iI2S|bit_cntr[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; I2S_Serf:iI2S|state.right_data                                                                ; I2S_Serf:iI2S|state.right_data                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                             ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[15] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[15] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[9]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[9]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[8]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[8]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[7]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[7]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[6]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[6]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[5]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[5]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[4]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[4]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[3]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[3]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[2]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[2]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[1]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[1]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[0]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[0]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END                           ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE                        ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.346 ; I2S_Serf:iI2S|state.synching                                                                  ; I2S_Serf:iI2S|state.synching                                                                  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.346 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.346 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.346 ; BT_intf:iBT|bit_cntr[0]                                                                       ; BT_intf:iBT|bit_cntr[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.357 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|state.FINAL                                                                       ; BT_intf:iBT|state.FINAL                                                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B001                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B002                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.594      ;
; 0.358 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[14] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[14] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[10] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Enable                                                                                        ; Enable                                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|cntr[1]                                                                       ; slide_intf:iSLD|cntr[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|cntr[2]                                                                       ; slide_intf:iSLD|cntr[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|cntr[0]                                                                       ; slide_intf:iSLD|cntr[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|state                                                                         ; slide_intf:iSLD|state                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                               ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                               ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.363 ; timer_cntr[17]                                                                                ; timer_cntr[17]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.597      ;
; 0.377 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4]             ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4]             ; clk          ; clk         ; 0.000        ; 0.076      ; 0.610      ;
; 0.382 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4]               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.617      ;
; 0.387 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.606      ;
; 0.390 ; BT_intf:iBT|snd_cmd:snd_DUT|addr_flop[4]                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|addr_flop[4]                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.390 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.390 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|done                                ; clk          ; clk         ; 0.000        ; 0.428      ; 0.975      ;
; 0.392 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.432 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[8]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.651      ;
; 0.434 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.653      ;
; 0.437 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[7]                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.656      ;
; 0.437 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.656      ;
; 0.476 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.397      ; 1.030      ;
; 0.478 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[4]                                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.698      ;
; 0.478 ; rst_synch:iRST|ff_1                                                                           ; rst_synch:iRST|rst_n                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.699      ;
; 0.497 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                                           ; clk          ; clk         ; 0.000        ; 0.428      ; 1.082      ;
; 0.513 ; BT_intf:iBT|PB_release:prev_PB|flop2                                                          ; BT_intf:iBT|PB_release:prev_PB|flop3                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.748      ;
; 0.524 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[6]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[5]                                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.744      ;
; 0.524 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1]               ; clk          ; clk         ; 0.000        ; 0.104      ; 0.785      ;
; 0.529 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[4]                                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.749      ;
; 0.531 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.397      ; 1.085      ;
; 0.537 ; timer_cntr[3]                                                                                 ; timer_cntr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.771      ;
; 0.537 ; timer_cntr[1]                                                                                 ; timer_cntr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.771      ;
; 0.537 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2]               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.772      ;
; 0.539 ; timer_cntr[2]                                                                                 ; timer_cntr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.773      ;
; 0.539 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3]               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.774      ;
; 0.541 ; timer_cntr[9]                                                                                 ; timer_cntr[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.775      ;
; 0.542 ; timer_cntr[6]                                                                                 ; timer_cntr[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.776      ;
; 0.542 ; timer_cntr[12]                                                                                ; timer_cntr[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.776      ;
; 0.543 ; timer_cntr[5]                                                                                 ; timer_cntr[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                   ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|duty_ff[15]                                                ; clk          ; clk         ; 0.500        ; -0.335     ; 2.740      ;
; -2.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]                                                ; clk          ; clk         ; 0.500        ; -0.335     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]                                                ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                               ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                               ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                               ; clk          ; clk         ; 0.500        ; -0.334     ; 2.740      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.754      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[6]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[5]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[4]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[3]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[2]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[1]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.579 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[0]                                 ; clk          ; clk         ; 0.500        ; -0.321     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[3]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                             ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                          ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[8]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.578 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[7]                                 ; clk          ; clk         ; 0.500        ; -0.320     ; 2.753      ;
; -2.571 ; rst_synch:iRST|rst_n ; BT_intf:iBT|PB_release:next_PB|flop2                                              ; clk          ; clk         ; 0.500        ; -0.330     ; 2.736      ;
; -2.571 ; rst_synch:iRST|rst_n ; BT_intf:iBT|state.FINAL                                                           ; clk          ; clk         ; 0.500        ; -0.330     ; 2.736      ;
; -2.571 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.ROM_WAIT                                        ; clk          ; clk         ; 0.500        ; -0.330     ; 2.736      ;
; -2.555 ; rst_synch:iRST|rst_n ; Flt_ff2                                                                           ; clk          ; clk         ; 0.500        ; -0.313     ; 2.737      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[1]                                                           ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[2]                                                           ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[0]                                                           ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|state                                                             ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                 ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.554 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                                 ; clk          ; clk         ; 0.500        ; -0.309     ; 2.740      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                    ; clk          ; clk         ; 0.500        ; 0.001      ; 2.753      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                 ; clk          ; clk         ; 0.500        ; 0.001      ; 2.753      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                 ; clk          ; clk         ; 0.500        ; 0.001      ; 2.753      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                 ; clk          ; clk         ; 0.500        ; 0.001      ; 2.753      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff1                                                            ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff2                                                            ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff3                                                            ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff1                                                              ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff2                                                              ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff3                                                              ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.synch_check                                                   ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.not_synch                                                     ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.synching                                                      ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.left_data                                                     ; clk          ; clk         ; 0.500        ; 0.016      ; 2.740      ;
; -2.229 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM                                                        ; clk          ; clk         ; 0.500        ; 0.015      ; 2.739      ;
; -2.229 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM_n                                                      ; clk          ; clk         ; 0.500        ; 0.015      ; 2.739      ;
; -2.229 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|PDM_n                                                     ; clk          ; clk         ; 0.500        ; 0.015      ; 2.739      ;
; -2.228 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                               ; clk          ; clk         ; 0.500        ; 0.017      ; 2.740      ;
; -2.228 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                               ; clk          ; clk         ; 0.500        ; 0.017      ; 2.740      ;
; -2.228 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.right_data                                                    ; clk          ; clk         ; 0.500        ; 0.016      ; 2.739      ;
; -2.228 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|lft_reg[15]                                                         ; clk          ; clk         ; 0.500        ; 0.017      ; 2.740      ;
; -2.228 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                               ; clk          ; clk         ; 0.500        ; 0.017      ; 2.740      ;
; -2.228 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|PDM                                                       ; clk          ; clk         ; 0.500        ; 0.017      ; 2.740      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4] ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[0] ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[1] ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[3] ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[2] ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE              ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END               ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE            ; clk          ; clk         ; 0.500        ; 0.017      ; 2.739      ;
; -2.227 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                 ; clk          ; clk         ; 0.500        ; 0.032      ; 2.754      ;
; -2.227 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                 ; clk          ; clk         ; 0.500        ; 0.032      ; 2.754      ;
; -2.227 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[3]                                 ; clk          ; clk         ; 0.500        ; 0.032      ; 2.754      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[1]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[2]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[3]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[4]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[5]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[6]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[7]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[8]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[9]                                                           ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[10]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[11]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[12]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[13]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[14]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[15]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[16]                                                          ; clk          ; clk         ; 0.500        ; 0.023      ; 2.739      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[0]                                 ; clk          ; clk         ; 0.500        ; 0.040      ; 2.756      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[3]                                 ; clk          ; clk         ; 0.500        ; 0.040      ; 2.756      ;
; -2.221 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[6]                                 ; clk          ; clk         ; 0.500        ; 0.040      ; 2.756      ;
; -2.219 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[0]                                                           ; clk          ; clk         ; 0.500        ; 0.024      ; 2.738      ;
; -2.219 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                    ; clk          ; clk         ; 0.500        ; 0.024      ; 2.738      ;
; -2.219 ; rst_synch:iRST|rst_n ; BT_intf:iBT|cmd_n                                                                 ; clk          ; clk         ; 0.500        ; 0.024      ; 2.738      ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.624 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.220      ;
; 1.624 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.220      ;
; 1.624 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.220      ;
; 1.624 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.220      ;
; 1.652 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.411      ; 2.220      ;
; 1.950 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.546      ;
; 1.950 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.546      ;
; 1.950 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.546      ;
; 1.950 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.546      ;
; 1.964 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.560      ;
; 1.964 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.560      ;
; 1.964 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.560      ;
; 1.964 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.560      ;
; 1.978 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.411      ; 2.546      ;
; 1.992 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.411      ; 2.560      ;
; 2.043 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.113      ; 2.313      ;
; 2.043 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.113      ; 2.313      ;
; 2.043 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.113      ; 2.313      ;
; 2.043 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.113      ; 2.313      ;
; 2.071 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.085      ; 2.313      ;
; 2.258 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.854      ;
; 2.258 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.854      ;
; 2.258 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.854      ;
; 2.258 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.854      ;
; 2.286 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.411      ; 2.854      ;
; 2.311 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; -0.500       ; 0.194      ; 2.182      ;
; 2.311 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; -0.500       ; 0.194      ; 2.182      ;
; 2.311 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; -0.500       ; 0.194      ; 2.182      ;
; 2.311 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; -0.500       ; 0.194      ; 2.182      ;
; 2.339 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; -0.500       ; 0.166      ; 2.182      ;
; 2.359 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.955      ;
; 2.359 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.955      ;
; 2.359 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.955      ;
; 2.359 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.955      ;
; 2.387 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.411      ; 2.955      ;
; 2.533 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 3.129      ;
; 2.533 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 3.129      ;
; 2.533 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.439      ; 3.129      ;
; 2.533 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.439      ; 3.129      ;
; 2.561 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.411      ; 3.129      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B001                                  ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B002                                  ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[1]                               ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                               ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                               ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                 ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[5]                               ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                               ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.667 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[8]                               ; clk          ; clk         ; -0.500       ; 0.243      ; 2.587      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.IDLE                                                          ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:next_PB|flop1                                            ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:next_PB|flop3                                            ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop1                                            ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop2                                            ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop3                                            ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.INIT_2                                                        ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|next_done                                                           ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.674 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                          ; clk          ; clk         ; -0.500       ; 0.220      ; 2.571      ;
; 2.694 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                               ; clk          ; clk         ; -0.500       ; 0.212      ; 2.583      ;
; 2.694 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                               ; clk          ; clk         ; -0.500       ; 0.212      ; 2.583      ;
; 2.694 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                               ; clk          ; clk         ; -0.500       ; 0.212      ; 2.583      ;
; 2.694 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                               ; clk          ; clk         ; -0.500       ; 0.212      ; 2.583      ;
; 2.694 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                               ; clk          ; clk         ; -0.500       ; 0.212      ; 2.583      ;
; 2.694 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                               ; clk          ; clk         ; -0.500       ; 0.212      ; 2.583      ;
; 2.696 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[0]                               ; clk          ; clk         ; -0.500       ; 0.214      ; 2.587      ;
; 2.696 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[3]                               ; clk          ; clk         ; -0.500       ; 0.214      ; 2.587      ;
; 2.696 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[6]                               ; clk          ; clk         ; -0.500       ; 0.214      ; 2.587      ;
; 2.701 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[0]                                                         ; clk          ; clk         ; -0.500       ; 0.197      ; 2.575      ;
; 2.701 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                  ; clk          ; clk         ; -0.500       ; 0.197      ; 2.575      ;
; 2.701 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|cmd_n                                                               ; clk          ; clk         ; -0.500       ; 0.197      ; 2.575      ;
; 2.701 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.INIT_1                                                        ; clk          ; clk         ; -0.500       ; 0.197      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[1]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[2]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[3]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[4]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[5]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[6]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[7]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[8]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[9]                                                         ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[10]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[11]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[12]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[13]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[14]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[15]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.702 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[16]                                                        ; clk          ; clk         ; -0.500       ; 0.196      ; 2.575      ;
; 2.703 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                               ; clk          ; clk         ; -0.500       ; 0.205      ; 2.585      ;
; 2.703 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                               ; clk          ; clk         ; -0.500       ; 0.205      ; 2.585      ;
; 2.703 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[3]                               ; clk          ; clk         ; -0.500       ; 0.205      ; 2.585      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                             ; clk          ; clk         ; -0.500       ; 0.190      ; 2.575      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                             ; clk          ; clk         ; -0.500       ; 0.190      ; 2.575      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff1                                                          ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff2                                                          ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff3                                                          ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff1                                                            ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff2                                                            ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff3                                                            ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|state.synch_check                                                 ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
; 2.708 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|state.not_synch                                                   ; clk          ; clk         ; -0.500       ; 0.189      ; 2.574      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.08 MHz ; 210.08 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.724 ; -251.529          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.162 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.264 ; -307.544             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.493 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -198.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                              ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.724 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.664      ;
; -2.719 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.659      ;
; -2.712 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.652      ;
; -2.709 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.649      ;
; -2.706 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.646      ;
; -2.701 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.641      ;
; -2.694 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.634      ;
; -2.691 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.631      ;
; -2.677 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.617      ;
; -2.659 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.599      ;
; -2.645 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.383     ; 3.257      ;
; -2.627 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.383     ; 3.239      ;
; -2.606 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.546      ;
; -2.601 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.541      ;
; -2.594 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.534      ;
; -2.593 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.533      ;
; -2.591 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.531      ;
; -2.575 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.515      ;
; -2.573 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.513      ;
; -2.570 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.510      ;
; -2.559 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.499      ;
; -2.555 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.495      ;
; -2.552 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.492      ;
; -2.539 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.383     ; 3.151      ;
; -2.527 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.383     ; 3.139      ;
; -2.524 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.464      ;
; -2.521 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.383     ; 3.133      ;
; -2.519 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.459      ;
; -2.512 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.452      ;
; -2.509 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.764      ;
; -2.509 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.449      ;
; -2.504 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.759      ;
; -2.497 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.752      ;
; -2.494 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.749      ;
; -2.487 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.427      ;
; -2.477 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.417      ;
; -2.475 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.415      ;
; -2.469 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.409      ;
; -2.464 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.404      ;
; -2.462 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.717      ;
; -2.459 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.399      ;
; -2.456 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.396      ;
; -2.455 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.395      ;
; -2.452 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.392      ;
; -2.446 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.386      ;
; -2.445 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.383     ; 3.057      ;
; -2.441 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.381      ;
; -2.438 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.378      ;
; -2.431 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.371      ;
; -2.430 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.357      ;
; -2.424 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.364      ;
; -2.421 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.383     ; 3.033      ;
; -2.419 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.359      ;
; -2.413 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.353      ;
; -2.412 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.352      ;
; -2.409 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.349      ;
; -2.406 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.346      ;
; -2.401 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.341      ;
; -2.394 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.334      ;
; -2.393 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.333      ;
; -2.391 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.331      ;
; -2.378 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.633      ;
; -2.377 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.317      ;
; -2.373 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.313      ;
; -2.370 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.310      ;
; -2.369 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.309      ;
; -2.359 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.299      ;
; -2.358 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.613      ;
; -2.355 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.610      ;
; -2.346 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.286      ;
; -2.345 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.383     ; 2.957      ;
; -2.341 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.281      ;
; -2.339 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.383     ; 2.951      ;
; -2.338 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.278      ;
; -2.327 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.383     ; 2.939      ;
; -2.324 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.264      ;
; -2.324 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.251      ;
; -2.319 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.259      ;
; -2.313 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.253      ;
; -2.312 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.252      ;
; -2.309 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.564      ;
; -2.309 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.249      ;
; -2.306 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.246      ;
; -2.304 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.559      ;
; -2.301 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.241      ;
; -2.297 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.552      ;
; -2.294 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.549      ;
; -2.294 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.234      ;
; -2.293 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.233      ;
; -2.291 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.231      ;
; -2.287 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.227      ;
; -2.286 ; BT_intf:iBT|PB_release:prev_PB|flop3 ; BT_intf:iBT|snd_cmd:snd_DUT|last_flop[3] ; clk          ; clk         ; 1.000        ; -0.407     ; 2.874      ;
; -2.277 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.217      ;
; -2.275 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.215      ;
; -2.273 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.213      ;
; -2.272 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.527      ;
; -2.270 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.210      ;
; -2.268 ; BT_intf:iBT|PB_release:prev_PB|flop3 ; BT_intf:iBT|snd_cmd:snd_DUT|last_flop[4] ; clk          ; clk         ; 1.000        ; -0.407     ; 2.856      ;
; -2.264 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.204      ;
; -2.262 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]   ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]      ; clk          ; clk         ; 1.000        ; 0.260      ; 3.517      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; BT_intf:iBT|state.FINAL                                                                       ; BT_intf:iBT|next_done                                                                         ; clk          ; clk         ; 0.000        ; 0.408      ; 0.714      ;
; 0.181 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; clk          ; clk         ; 0.000        ; 0.383      ; 0.708      ;
; 0.260 ; BT_intf:iBT|PB_release:next_PB|flop2                                                          ; BT_intf:iBT|PB_release:next_PB|flop3                                                          ; clk          ; clk         ; 0.000        ; 0.408      ; 0.812      ;
; 0.287 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[3]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[2]                                             ; clk          ; clk         ; 0.000        ; 0.384      ; 0.815      ;
; 0.296 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.297 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                               ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                                        ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|state.INIT_2                                                                      ; BT_intf:iBT|state.INIT_2                                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|state.INIT_1                                                                      ; BT_intf:iBT|state.INIT_1                                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|state.IDLE                                                                        ; BT_intf:iBT|state.IDLE                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|cmd_n                                                                             ; BT_intf:iBT|cmd_n                                                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|next_done                                                                         ; BT_intf:iBT|next_done                                                                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; Flt_ff2                                                                                       ; Flt_ff3                                                                                       ; clk          ; clk         ; 0.000        ; 0.381      ; 0.823      ;
; 0.299 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spkr_drv:iDRV|lft_reg[15]                                                                     ; spkr_drv:iDRV|lft_reg[15]                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; I2S_Serf:iI2S|bit_cntr[4]                                                                     ; I2S_Serf:iI2S|bit_cntr[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; I2S_Serf:iI2S|bit_cntr[1]                                                                     ; I2S_Serf:iI2S|bit_cntr[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; I2S_Serf:iI2S|bit_cntr[0]                                                                     ; I2S_Serf:iI2S|bit_cntr[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; I2S_Serf:iI2S|bit_cntr[2]                                                                     ; I2S_Serf:iI2S|bit_cntr[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; I2S_Serf:iI2S|bit_cntr[3]                                                                     ; I2S_Serf:iI2S|bit_cntr[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; I2S_Serf:iI2S|state.right_data                                                                ; I2S_Serf:iI2S|state.right_data                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[15] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[15] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[9]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[9]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[8]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[8]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[7]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[7]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[6]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[5]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[4]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[4]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[3]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[2]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[2]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[1]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[0]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END                           ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END                           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE                        ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.306 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.306 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.306 ; BT_intf:iBT|bit_cntr[0]                                                                       ; BT_intf:iBT|bit_cntr[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.306 ; I2S_Serf:iI2S|state.synching                                                                  ; I2S_Serf:iI2S|state.synching                                                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.311 ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; BT_intf:iBT|state.FINAL                                                                       ; BT_intf:iBT|state.FINAL                                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[14] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[10] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Enable                                                                                        ; Enable                                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|cntr[1]                                                                       ; slide_intf:iSLD|cntr[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|cntr[2]                                                                       ; slide_intf:iSLD|cntr[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|cntr[0]                                                                       ; slide_intf:iSLD|cntr[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|state                                                                         ; slide_intf:iSLD|state                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                               ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                               ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.323 ; timer_cntr[17]                                                                                ; timer_cntr[17]                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.535      ;
; 0.325 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B001                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B002                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.539      ;
; 0.335 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4]             ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4]             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.547      ;
; 0.340 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4]               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.553      ;
; 0.347 ; BT_intf:iBT|snd_cmd:snd_DUT|addr_flop[4]                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|addr_flop[4]                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.349 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.549      ;
; 0.349 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.549      ;
; 0.363 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|done                                ; clk          ; clk         ; 0.000        ; 0.382      ; 0.889      ;
; 0.384 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.584      ;
; 0.387 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[8]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.587      ;
; 0.393 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[7]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.593      ;
; 0.393 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.593      ;
; 0.432 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[4]                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.632      ;
; 0.433 ; rst_synch:iRST|ff_1                                                                           ; rst_synch:iRST|rst_n                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.445 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                                           ; clk          ; clk         ; 0.000        ; 0.383      ; 0.972      ;
; 0.448 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.354      ; 0.946      ;
; 0.470 ; BT_intf:iBT|PB_release:prev_PB|flop2                                                          ; BT_intf:iBT|PB_release:prev_PB|flop3                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.683      ;
; 0.471 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1]               ; clk          ; clk         ; 0.000        ; 0.094      ; 0.709      ;
; 0.480 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[6]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[5]                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.484 ; timer_cntr[3]                                                                                 ; timer_cntr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.484 ; timer_cntr[1]                                                                                 ; timer_cntr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.484 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2]               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.697      ;
; 0.485 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[4]                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.486 ; timer_cntr[2]                                                                                 ; timer_cntr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.698      ;
; 0.486 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3]               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.699      ;
; 0.487 ; timer_cntr[6]                                                                                 ; timer_cntr[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.488 ; timer_cntr[7]                                                                                 ; timer_cntr[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; timer_cntr[9]                                                                                 ; timer_cntr[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; timer_cntr[11]                                                                                ; timer_cntr[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; timer_cntr[15]                                                                                ; timer_cntr[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                    ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                               ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                               ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.264 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                               ; clk          ; clk         ; 0.500        ; -0.319     ; 2.440      ;
; -2.263 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|duty_ff[15]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.439      ;
; -2.263 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]                                                ; clk          ; clk         ; 0.500        ; -0.319     ; 2.439      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                 ; clk          ; clk         ; 0.500        ; -0.305     ; 2.448      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[3]                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                             ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                          ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[8]                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[7]                                 ; clk          ; clk         ; 0.500        ; -0.306     ; 2.447      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[6]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[5]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[4]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[3]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[2]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[1]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.258 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[0]                                 ; clk          ; clk         ; 0.500        ; -0.307     ; 2.446      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|PB_release:next_PB|flop2                                              ; clk          ; clk         ; 0.500        ; -0.316     ; 2.436      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|state.FINAL                                                           ; clk          ; clk         ; 0.500        ; -0.316     ; 2.436      ;
; -2.257 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.ROM_WAIT                                        ; clk          ; clk         ; 0.500        ; -0.316     ; 2.436      ;
; -2.242 ; rst_synch:iRST|rst_n ; Flt_ff2                                                                           ; clk          ; clk         ; 0.500        ; -0.300     ; 2.437      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                  ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[1]                                                           ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[2]                                                           ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[0]                                                           ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|state                                                             ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                 ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                   ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                   ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -2.241 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                                 ; clk          ; clk         ; 0.500        ; -0.296     ; 2.440      ;
; -1.971 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                    ; clk          ; clk         ; 0.500        ; -0.020     ; 2.446      ;
; -1.971 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                 ; clk          ; clk         ; 0.500        ; -0.020     ; 2.446      ;
; -1.971 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                 ; clk          ; clk         ; 0.500        ; -0.020     ; 2.446      ;
; -1.971 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                 ; clk          ; clk         ; 0.500        ; -0.020     ; 2.446      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4] ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[0] ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[1] ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[3] ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[2] ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE              ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END               ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.951 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE            ; clk          ; clk         ; 0.500        ; -0.006     ; 2.440      ;
; -1.949 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                               ; clk          ; clk         ; 0.500        ; -0.004     ; 2.440      ;
; -1.949 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                               ; clk          ; clk         ; 0.500        ; -0.004     ; 2.440      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff1                                                            ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff2                                                            ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff3                                                            ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff1                                                              ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff2                                                              ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff3                                                              ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.right_data                                                    ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.synch_check                                                   ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.not_synch                                                     ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.synching                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.left_data                                                     ; clk          ; clk         ; 0.500        ; -0.005     ; 2.439      ;
; -1.949 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                               ; clk          ; clk         ; 0.500        ; -0.004     ; 2.440      ;
; -1.949 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM                                                        ; clk          ; clk         ; 0.500        ; -0.006     ; 2.438      ;
; -1.949 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM_n                                                      ; clk          ; clk         ; 0.500        ; -0.006     ; 2.438      ;
; -1.949 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|PDM_n                                                     ; clk          ; clk         ; 0.500        ; -0.006     ; 2.438      ;
; -1.948 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|lft_reg[15]                                                         ; clk          ; clk         ; 0.500        ; -0.004     ; 2.439      ;
; -1.948 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|PDM                                                       ; clk          ; clk         ; 0.500        ; -0.004     ; 2.439      ;
; -1.944 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                 ; clk          ; clk         ; 0.500        ; 0.009      ; 2.448      ;
; -1.944 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                 ; clk          ; clk         ; 0.500        ; 0.009      ; 2.448      ;
; -1.944 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[3]                                 ; clk          ; clk         ; 0.500        ; 0.009      ; 2.448      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[0]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[1]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[2]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[3]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[4]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[5]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[6]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[7]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[8]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[9]                                                           ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[10]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[11]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[12]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[13]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[14]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[15]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[16]                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                    ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|cmd_n                                                                 ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.942 ; rst_synch:iRST|rst_n ; BT_intf:iBT|state.INIT_1                                                          ; clk          ; clk         ; 0.500        ; 0.002      ; 2.439      ;
; -1.937 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[0]                                 ; clk          ; clk         ; 0.500        ; 0.018      ; 2.450      ;
; -1.937 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[3]                                 ; clk          ; clk         ; 0.500        ; 0.017      ; 2.449      ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.493 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.028      ;
; 1.493 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.028      ;
; 1.493 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.028      ;
; 1.493 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.028      ;
; 1.519 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.365      ; 2.028      ;
; 1.758 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.293      ;
; 1.758 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.293      ;
; 1.758 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.293      ;
; 1.758 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.293      ;
; 1.773 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.308      ;
; 1.773 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.308      ;
; 1.773 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.308      ;
; 1.773 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.308      ;
; 1.784 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.365      ; 2.293      ;
; 1.799 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.365      ; 2.308      ;
; 1.843 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.101      ; 2.088      ;
; 1.843 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.101      ; 2.088      ;
; 1.843 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.101      ; 2.088      ;
; 1.843 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.101      ; 2.088      ;
; 1.869 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.088      ;
; 2.072 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.607      ;
; 2.072 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.607      ;
; 2.072 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.607      ;
; 2.072 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.607      ;
; 2.098 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.365      ; 2.607      ;
; 2.158 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.693      ;
; 2.158 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.693      ;
; 2.158 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.693      ;
; 2.158 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.693      ;
; 2.176 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; -0.500       ; 0.150      ; 1.990      ;
; 2.176 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; -0.500       ; 0.150      ; 1.990      ;
; 2.176 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; -0.500       ; 0.150      ; 1.990      ;
; 2.176 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; -0.500       ; 0.150      ; 1.990      ;
; 2.184 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.365      ; 2.693      ;
; 2.202 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; -0.500       ; 0.124      ; 1.990      ;
; 2.273 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.808      ;
; 2.273 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.808      ;
; 2.273 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.808      ;
; 2.273 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.808      ;
; 2.299 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.365      ; 2.808      ;
; 2.455 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[1]                               ; clk          ; clk         ; -0.500       ; 0.198      ; 2.317      ;
; 2.455 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                               ; clk          ; clk         ; -0.500       ; 0.198      ; 2.317      ;
; 2.455 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                               ; clk          ; clk         ; -0.500       ; 0.198      ; 2.317      ;
; 2.455 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[5]                               ; clk          ; clk         ; -0.500       ; 0.198      ; 2.317      ;
; 2.455 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                               ; clk          ; clk         ; -0.500       ; 0.198      ; 2.317      ;
; 2.455 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[8]                               ; clk          ; clk         ; -0.500       ; 0.198      ; 2.317      ;
; 2.456 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B001                                  ; clk          ; clk         ; -0.500       ; 0.197      ; 2.317      ;
; 2.456 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B002                                  ; clk          ; clk         ; -0.500       ; 0.197      ; 2.317      ;
; 2.456 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                 ; clk          ; clk         ; -0.500       ; 0.197      ; 2.317      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.IDLE                                                          ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:next_PB|flop1                                            ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:next_PB|flop3                                            ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop1                                            ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop2                                            ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop3                                            ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.INIT_2                                                        ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|next_done                                                           ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.464 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                          ; clk          ; clk         ; -0.500       ; 0.175      ; 2.303      ;
; 2.482 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                               ; clk          ; clk         ; -0.500       ; 0.167      ; 2.313      ;
; 2.482 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                               ; clk          ; clk         ; -0.500       ; 0.167      ; 2.313      ;
; 2.482 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                               ; clk          ; clk         ; -0.500       ; 0.167      ; 2.313      ;
; 2.482 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                               ; clk          ; clk         ; -0.500       ; 0.167      ; 2.313      ;
; 2.482 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                               ; clk          ; clk         ; -0.500       ; 0.167      ; 2.313      ;
; 2.482 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                               ; clk          ; clk         ; -0.500       ; 0.167      ; 2.313      ;
; 2.483 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[0]                               ; clk          ; clk         ; -0.500       ; 0.170      ; 2.317      ;
; 2.484 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[3]                               ; clk          ; clk         ; -0.500       ; 0.169      ; 2.317      ;
; 2.484 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[6]                               ; clk          ; clk         ; -0.500       ; 0.169      ; 2.317      ;
; 2.487 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[0]                                                         ; clk          ; clk         ; -0.500       ; 0.154      ; 2.305      ;
; 2.487 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                  ; clk          ; clk         ; -0.500       ; 0.154      ; 2.305      ;
; 2.487 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|cmd_n                                                               ; clk          ; clk         ; -0.500       ; 0.154      ; 2.305      ;
; 2.487 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.INIT_1                                                        ; clk          ; clk         ; -0.500       ; 0.154      ; 2.305      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[1]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[2]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[3]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[4]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[5]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[6]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[7]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[8]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[9]                                                         ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[10]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[11]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[12]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[13]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[14]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[15]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.489 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[16]                                                        ; clk          ; clk         ; -0.500       ; 0.153      ; 2.306      ;
; 2.490 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                               ; clk          ; clk         ; -0.500       ; 0.161      ; 2.315      ;
; 2.490 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                               ; clk          ; clk         ; -0.500       ; 0.161      ; 2.315      ;
; 2.490 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[3]                               ; clk          ; clk         ; -0.500       ; 0.161      ; 2.315      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                             ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                             ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff1                                                          ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff2                                                          ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff3                                                          ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff1                                                            ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff2                                                            ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff3                                                            ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|state.right_data                                                  ; clk          ; clk         ; -0.500       ; 0.146      ; 2.306      ;
; 2.496 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|state.synch_check                                                 ; clk          ; clk         ; -0.500       ; 0.147      ; 2.307      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.385 ; -109.961          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.099 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.738 ; -241.125             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.888 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -258.001                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                  ;
+--------+-------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.385 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.336      ;
; -1.381 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.332      ;
; -1.378 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.329      ;
; -1.377 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.328      ;
; -1.374 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.325      ;
; -1.373 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.371 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.322      ;
; -1.367 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.318      ;
; -1.356 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.307      ;
; -1.352 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.303      ;
; -1.346 ; rst_synch:iRST|rst_n                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[13] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.236      ;
; -1.346 ; rst_synch:iRST|rst_n                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[12] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.236      ;
; -1.346 ; rst_synch:iRST|rst_n                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[11] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.236      ;
; -1.320 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.234     ; 2.073      ;
; -1.317 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.268      ;
; -1.316 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.234     ; 2.069      ;
; -1.310 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.261      ;
; -1.309 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.260      ;
; -1.307 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.258      ;
; -1.303 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.254      ;
; -1.303 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.254      ;
; -1.288 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.239      ;
; -1.284 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.280 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.231      ;
; -1.277 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.228      ;
; -1.273 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.224      ;
; -1.260 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.400      ;
; -1.260 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11] ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.234     ; 2.013      ;
; -1.256 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11] ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.234     ; 2.009      ;
; -1.253 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.393      ;
; -1.252 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.234     ; 2.005      ;
; -1.252 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.392      ;
; -1.246 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.386      ;
; -1.245 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.196      ;
; -1.239 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.190      ;
; -1.238 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.189      ;
; -1.237 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.188      ;
; -1.235 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.186      ;
; -1.231 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.371      ;
; -1.231 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.182      ;
; -1.216 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.167      ;
; -1.216 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.167      ;
; -1.216 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.167      ;
; -1.215 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.166      ;
; -1.212 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.163      ;
; -1.211 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.162      ;
; -1.211 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.162      ;
; -1.209 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.160      ;
; -1.207 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.158      ;
; -1.200 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14] ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.151      ;
; -1.196 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14] ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.147      ;
; -1.195 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 2.137      ;
; -1.192 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11] ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.234     ; 1.945      ;
; -1.182 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.322      ;
; -1.181 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.132      ;
; -1.180 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.234     ; 1.933      ;
; -1.177 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.128      ;
; -1.174 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.125      ;
; -1.173 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.124      ;
; -1.170 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.121      ;
; -1.169 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.120      ;
; -1.167 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.167 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.167 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.163 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.114      ;
; -1.159 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.299      ;
; -1.152 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.292      ;
; -1.152 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.103      ;
; -1.148 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.148 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.147 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.098      ;
; -1.144 ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.095      ;
; -1.143 ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.094      ;
; -1.137 ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.088      ;
; -1.135 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11] ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 2.077      ;
; -1.132 ; spkr_drv:iDRV|PDM:iLft|accum_ff[14] ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.083      ;
; -1.124 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.264      ;
; -1.120 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11] ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.234     ; 1.873      ;
; -1.117 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.257      ;
; -1.116 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.234     ; 1.869      ;
; -1.116 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.256      ;
; -1.113 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.112 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10] ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.234     ; 1.865      ;
; -1.110 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.250      ;
; -1.110 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.250      ;
; -1.109 ; spkr_drv:iDRV|PDM:iLft|accum_ff[12] ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.060      ;
; -1.106 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.057      ;
; -1.105 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.056      ;
; -1.104 ; rst_synch:iRST|rst_n                ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.994      ;
; -1.103 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.102 ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.053      ;
; -1.101 ; spkr_drv:iDRV|PDM:iLft|accum_ff[13] ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.052      ;
; -1.099 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.050      ;
; -1.095 ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.046      ;
; -1.095 ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.235      ;
; -1.095 ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.046      ;
; -1.091 ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.231      ;
; -1.090 ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]  ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                                           ; clk          ; clk         ; 1.000        ; 0.153      ; 2.230      ;
+--------+-------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.099 ; BT_intf:iBT|state.FINAL                                                                       ; BT_intf:iBT|next_done                                                                         ; clk          ; clk         ; 0.000        ; 0.245      ; 0.428      ;
; 0.107 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; clk          ; clk         ; 0.000        ; 0.235      ; 0.426      ;
; 0.138 ; BT_intf:iBT|PB_release:next_PB|flop2                                                          ; BT_intf:iBT|PB_release:next_PB|flop3                                                          ; clk          ; clk         ; 0.000        ; 0.245      ; 0.467      ;
; 0.144 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[3]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[2]                                             ; clk          ; clk         ; 0.000        ; 0.236      ; 0.464      ;
; 0.151 ; Flt_ff2                                                                                       ; Flt_ff3                                                                                       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.469      ;
; 0.177 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                                             ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                                             ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                                             ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                               ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                               ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; spkr_drv:iDRV|lft_reg[15]                                                                     ; spkr_drv:iDRV|lft_reg[15]                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                                        ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|state.INIT_2                                                                      ; BT_intf:iBT|state.INIT_2                                                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|state.INIT_1                                                                      ; BT_intf:iBT|state.INIT_1                                                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|state.IDLE                                                                        ; BT_intf:iBT|state.IDLE                                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|cmd_n                                                                             ; BT_intf:iBT|cmd_n                                                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|next_done                                                                         ; BT_intf:iBT|next_done                                                                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; I2S_Serf:iI2S|bit_cntr[4]                                                                     ; I2S_Serf:iI2S|bit_cntr[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; I2S_Serf:iI2S|bit_cntr[1]                                                                     ; I2S_Serf:iI2S|bit_cntr[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; I2S_Serf:iI2S|bit_cntr[0]                                                                     ; I2S_Serf:iI2S|bit_cntr[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; I2S_Serf:iI2S|bit_cntr[2]                                                                     ; I2S_Serf:iI2S|bit_cntr[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; I2S_Serf:iI2S|bit_cntr[3]                                                                     ; I2S_Serf:iI2S|bit_cntr[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; I2S_Serf:iI2S|state.right_data                                                                ; I2S_Serf:iI2S|state.right_data                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[15] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[9]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[8]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[7]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[6]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[5]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[4]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[4]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[3]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[2]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[2]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[1]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[1]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[0]  ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[0]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END                           ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE                        ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; I2S_Serf:iI2S|state.synching                                                                  ; I2S_Serf:iI2S|state.synching                                                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B001                                                ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B002                                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.315      ;
; 0.185 ; BT_intf:iBT|bit_cntr[0]                                                                       ; BT_intf:iBT|bit_cntr[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[14] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[10] ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SPI_data_shreg:shftReg|shft_reg[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Enable                                                                                        ; Enable                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|cntr[1]                                                                       ; slide_intf:iSLD|cntr[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|cntr[2]                                                                       ; slide_intf:iSLD|cntr[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|cntr[0]                                                                       ; slide_intf:iSLD|cntr[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|state                                                                         ; slide_intf:iSLD|state                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                               ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                               ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; BT_intf:iBT|state.FINAL                                                                       ; BT_intf:iBT|state.FINAL                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; timer_cntr[17]                                                                                ; timer_cntr[17]                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.193 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                             ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|done                                ; clk          ; clk         ; 0.000        ; 0.234      ; 0.514      ;
; 0.197 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4]             ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.200 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                             ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.329      ;
; 0.204 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; BT_intf:iBT|snd_cmd:snd_DUT|addr_flop[4]                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|addr_flop[4]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.227 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[8]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.348      ;
; 0.230 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[7]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.351      ;
; 0.230 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.351      ;
; 0.233 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.354      ;
; 0.251 ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                                      ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.218      ; 0.553      ;
; 0.253 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[4]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; rst_synch:iRST|ff_1                                                                           ; rst_synch:iRST|rst_n                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.375      ;
; 0.264 ; BT_intf:iBT|PB_release:prev_PB|flop2                                                          ; BT_intf:iBT|PB_release:prev_PB|flop3                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.393      ;
; 0.266 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                                ; clk          ; clk         ; 0.000        ; 0.218      ; 0.568      ;
; 0.270 ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                            ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                                           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.588      ;
; 0.271 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[6]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[5]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.273 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[5]                                             ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A001[4]                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.279 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1]               ; clk          ; clk         ; 0.000        ; 0.059      ; 0.422      ;
; 0.285 ; timer_cntr[1]                                                                                 ; timer_cntr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; timer_cntr[3]                                                                                 ; timer_cntr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; timer_cntr[2]                                                                                 ; timer_cntr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.416      ;
; 0.287 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3]               ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.416      ;
; 0.288 ; timer_cntr[9]                                                                                 ; timer_cntr[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; timer_cntr[5]                                                                                 ; timer_cntr[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; timer_cntr[6]                                                                                 ; timer_cntr[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; timer_cntr[7]                                                                                 ; timer_cntr[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                    ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[9]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[8]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[4]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[6]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[7]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[5]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[2]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[1]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[3]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[14]                                               ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[13]                                               ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[12]                                               ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|duty_ff[15]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.738 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[0]                                                ; clk          ; clk         ; 0.500        ; -0.616     ; 1.609      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[1]                                 ; clk          ; clk         ; 0.500        ; -0.606     ; 1.616      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[0]                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[1]                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[2]                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A008[3]                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|tx_done                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.RCV                                             ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.TRANSM                                          ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[8]                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[7]                                 ; clk          ; clk         ; 0.500        ; -0.607     ; 1.615      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[6]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[5]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[4]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[3]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[2]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[1]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.735 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A007[0]                                 ; clk          ; clk         ; 0.500        ; -0.608     ; 1.614      ;
; -1.731 ; rst_synch:iRST|rst_n ; BT_intf:iBT|PB_release:next_PB|flop2                                              ; clk          ; clk         ; 0.500        ; -0.614     ; 1.604      ;
; -1.731 ; rst_synch:iRST|rst_n ; BT_intf:iBT|state.FINAL                                                           ; clk          ; clk         ; 0.500        ; -0.614     ; 1.604      ;
; -1.731 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|state.ROM_WAIT                                        ; clk          ; clk         ; 0.500        ; -0.614     ; 1.604      ;
; -1.721 ; rst_synch:iRST|rst_n ; Flt_ff2                                                                           ; clk          ; clk         ; 0.500        ; -0.601     ; 1.607      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|cnv_cmplt                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[1]                                                           ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[2]                                                           ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cntr[0]                                                           ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|state                                                             ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.TX                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.RX                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.719 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 1.609      ;
; -1.560 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A005                                    ; clk          ; clk         ; 0.500        ; -0.433     ; 1.614      ;
; -1.560 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[0]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.614      ;
; -1.560 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[2]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.614      ;
; -1.560 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[4]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.614      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                               ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                               ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff1                                                            ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff2                                                            ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|sclk_ff3                                                            ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff1                                                              ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff2                                                              ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|ws_ff3                                                              ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.synch_check                                                   ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.not_synch                                                     ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.synching                                                      ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.left_data                                                     ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|lft_reg[15]                                                         ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|accum_ff[15]                                               ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM                                                        ; clk          ; clk         ; 0.500        ; -0.428     ; 1.608      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|PDM                                                       ; clk          ; clk         ; 0.500        ; -0.427     ; 1.609      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM_n                                                      ; clk          ; clk         ; 0.500        ; -0.428     ; 1.608      ;
; -1.549 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|PDM_n                                                     ; clk          ; clk         ; 0.500        ; -0.428     ; 1.608      ;
; -1.548 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|state.right_data                                                    ; clk          ; clk         ; 0.500        ; -0.427     ; 1.608      ;
; -1.545 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                                 ; clk          ; clk         ; 0.500        ; -0.416     ; 1.616      ;
; -1.545 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                                 ; clk          ; clk         ; 0.500        ; -0.416     ; 1.616      ;
; -1.545 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[3]                                 ; clk          ; clk         ; 0.500        ; -0.416     ; 1.616      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[4] ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[0] ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[1] ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[3] ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|SCLK_div:clk_div|cnt[2] ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE              ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.END               ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.ACTIVE            ; clk          ; clk         ; 0.500        ; -0.420     ; 1.609      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[1]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[2]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[3]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[4]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[5]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[6]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[7]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[8]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[9]                                                           ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[10]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[11]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[12]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[13]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[14]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[15]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[16]                                                          ; clk          ; clk         ; 0.500        ; -0.422     ; 1.607      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[0]                                 ; clk          ; clk         ; 0.500        ; -0.412     ; 1.617      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[3]                                 ; clk          ; clk         ; 0.500        ; -0.413     ; 1.616      ;
; -1.542 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[6]                                 ; clk          ; clk         ; 0.500        ; -0.413     ; 1.616      ;
; -1.541 ; rst_synch:iRST|rst_n ; BT_intf:iBT|bit_cntr[0]                                                           ; clk          ; clk         ; 0.500        ; -0.421     ; 1.607      ;
; -1.541 ; rst_synch:iRST|rst_n ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                    ; clk          ; clk         ; 0.500        ; -0.421     ; 1.607      ;
; -1.541 ; rst_synch:iRST|rst_n ; BT_intf:iBT|cmd_n                                                                 ; clk          ; clk         ; 0.500        ; -0.421     ; 1.607      ;
+--------+----------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.888 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.213      ;
; 0.888 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.213      ;
; 0.888 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.213      ;
; 0.888 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.213      ;
; 0.903 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.WAIT                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.213      ;
; 1.094 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.094 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.419      ;
; 1.109 ; slide_intf:iSLD|A2D_intf:A2D_interface|state.IDLE                    ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.419      ;
; 1.109 ; slide_intf:iSLD|state                                                ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.419      ;
; 1.137 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.285      ;
; 1.137 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.285      ;
; 1.137 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.285      ;
; 1.137 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.285      ;
; 1.152 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|state.IDLE ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.049      ; 1.285      ;
; 1.208 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.533      ;
; 1.208 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.533      ;
; 1.208 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.533      ;
; 1.208 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.533      ;
; 1.223 ; slide_intf:iSLD|cntr[1]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.533      ;
; 1.265 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.590      ;
; 1.265 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.590      ;
; 1.265 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.590      ;
; 1.265 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.590      ;
; 1.280 ; slide_intf:iSLD|cntr[0]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.590      ;
; 1.386 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.711      ;
; 1.386 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.711      ;
; 1.386 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.711      ;
; 1.386 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.711      ;
; 1.401 ; slide_intf:iSLD|cntr[2]                                              ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.711      ;
; 1.900 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[1] ; clk          ; clk         ; -0.500       ; -0.318     ; 1.186      ;
; 1.900 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[2] ; clk          ; clk         ; -0.500       ; -0.318     ; 1.186      ;
; 1.900 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[3] ; clk          ; clk         ; -0.500       ; -0.318     ; 1.186      ;
; 1.900 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[4] ; clk          ; clk         ; -0.500       ; -0.318     ; 1.186      ;
; 1.915 ; rst_synch:iRST|rst_n                                                 ; slide_intf:iSLD|A2D_intf:A2D_interface|SPI_mnrch:SPI_intf|bit_cntr5:cntr|cnt[0] ; clk          ; clk         ; -0.500       ; -0.333     ; 1.186      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B001                                  ; clk          ; clk         ; -0.500       ; -0.293     ; 1.478      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|B002                                  ; clk          ; clk         ; -0.500       ; -0.293     ; 1.478      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[1]                               ; clk          ; clk         ; -0.500       ; -0.292     ; 1.479      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[2]                               ; clk          ; clk         ; -0.500       ; -0.292     ; 1.479      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[4]                               ; clk          ; clk         ; -0.500       ; -0.292     ; 1.479      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|state                                 ; clk          ; clk         ; -0.500       ; -0.293     ; 1.478      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[5]                               ; clk          ; clk         ; -0.500       ; -0.292     ; 1.479      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[7]                               ; clk          ; clk         ; -0.500       ; -0.292     ; 1.479      ;
; 2.167 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[8]                               ; clk          ; clk         ; -0.500       ; -0.292     ; 1.479      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.IDLE                                                          ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:next_PB|flop1                                            ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:next_PB|flop3                                            ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop1                                            ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop2                                            ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|PB_release:prev_PB|flop3                                            ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.INIT_2                                                        ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|next_done                                                           ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.174 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|state.IDLE                                          ; clk          ; clk         ; -0.500       ; -0.309     ; 1.469      ;
; 2.180 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[1]                               ; clk          ; clk         ; -0.500       ; -0.309     ; 1.475      ;
; 2.180 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[5]                               ; clk          ; clk         ; -0.500       ; -0.309     ; 1.475      ;
; 2.180 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[6]                               ; clk          ; clk         ; -0.500       ; -0.309     ; 1.475      ;
; 2.180 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[7]                               ; clk          ; clk         ; -0.500       ; -0.309     ; 1.475      ;
; 2.180 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[8]                               ; clk          ; clk         ; -0.500       ; -0.309     ; 1.475      ;
; 2.180 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A009[3]                               ; clk          ; clk         ; -0.500       ; -0.309     ; 1.475      ;
; 2.182 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[0]                               ; clk          ; clk         ; -0.500       ; -0.307     ; 1.479      ;
; 2.182 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[3]                               ; clk          ; clk         ; -0.500       ; -0.308     ; 1.478      ;
; 2.182 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A003[6]                               ; clk          ; clk         ; -0.500       ; -0.308     ; 1.478      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[0]                                                         ; clk          ; clk         ; -0.500       ; -0.316     ; 1.472      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[0]                               ; clk          ; clk         ; -0.500       ; -0.311     ; 1.477      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[2]                               ; clk          ; clk         ; -0.500       ; -0.311     ; 1.477      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A002[3]                               ; clk          ; clk         ; -0.500       ; -0.311     ; 1.477      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|snd_cmd:snd_DUT|UART:uart_dut|A004                                  ; clk          ; clk         ; -0.500       ; -0.316     ; 1.472      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|cmd_n                                                               ; clk          ; clk         ; -0.500       ; -0.316     ; 1.472      ;
; 2.184 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|state.INIT_1                                                        ; clk          ; clk         ; -0.500       ; -0.316     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[1]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[2]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[3]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[4]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[5]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[6]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[7]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[8]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[9]                                                         ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[10]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[11]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[12]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[13]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[14]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[15]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.185 ; rst_synch:iRST|rst_n                                                 ; BT_intf:iBT|bit_cntr[16]                                                        ; clk          ; clk         ; -0.500       ; -0.317     ; 1.472      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; spkr_drv:iDRV|PDM:iLft|accum_ff[11]                                             ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; spkr_drv:iDRV|PDM:iLft|accum_ff[10]                                             ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff1                                                          ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff2                                                          ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|sclk_ff3                                                          ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff1                                                            ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff2                                                            ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|ws_ff3                                                            ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|state.synch_check                                                 ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
; 2.192 ; rst_synch:iRST|rst_n                                                 ; I2S_Serf:iI2S|state.not_synch                                                   ; clk          ; clk         ; -0.500       ; -0.322     ; 1.474      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.211   ; 0.099 ; -2.580   ; 0.888   ; -3.000              ;
;  clk             ; -3.211   ; 0.099 ; -2.580   ; 0.888   ; -3.000              ;
; Design-wide TNS  ; -302.018 ; 0.0   ; -351.626 ; 0.0     ; -258.001            ;
;  clk             ; -302.018 ; 0.000 ; -351.626 ; 0.000   ; -258.001            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SS_n      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cmd_n         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sht_dwn       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lft_PDM       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rght_PDM      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lft_PDM_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rght_PDM_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; I2S_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Flt_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2S_ws                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; next_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prev_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I2S_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_MISO                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_SS_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; cmd_n         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sht_dwn       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; lft_PDM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rght_PDM      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; lft_PDM_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rght_PDM_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SS_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; cmd_n         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sht_dwn       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; lft_PDM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rght_PDM      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; lft_PDM_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rght_PDM_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SS_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cmd_n         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sht_dwn       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lft_PDM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rght_PDM      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lft_PDM_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rght_PDM_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5121     ; 42       ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5121     ; 42       ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 35       ; 152      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 35       ; 152      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Flt_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_sclk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_ws     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; prev_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cmd_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM_n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM_n  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sht_dwn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Flt_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_sclk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_ws     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; prev_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cmd_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM_n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM_n  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sht_dwn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sat Apr 29 17:25:08 2023
Info: Command: quartus_sta slide_intf_test -c slide_intf_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'slide_intf_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.211            -302.018 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332146): Worst-case recovery slack is -2.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.580            -351.626 clk 
Info (332146): Worst-case removal slack is 1.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.624               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -198.000 clk 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.724            -251.529 clk 
Info (332146): Worst-case hold slack is 0.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.162               0.000 clk 
Info (332146): Worst-case recovery slack is -2.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.264            -307.544 clk 
Info (332146): Worst-case removal slack is 1.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.493               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -198.000 clk 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.385            -109.961 clk 
Info (332146): Worst-case hold slack is 0.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.099               0.000 clk 
Info (332146): Worst-case recovery slack is -1.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.738            -241.125 clk 
Info (332146): Worst-case removal slack is 0.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.888               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -258.001 clk 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4796 megabytes
    Info: Processing ended: Sat Apr 29 17:25:12 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


