<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="select" val="3"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(550,240)" to="(610,240)"/>
    <wire from="(280,240)" to="(400,240)"/>
    <wire from="(280,390)" to="(400,390)"/>
    <wire from="(550,370)" to="(610,370)"/>
    <wire from="(280,240)" to="(280,390)"/>
    <wire from="(200,140)" to="(200,220)"/>
    <wire from="(200,220)" to="(200,370)"/>
    <wire from="(280,390)" to="(280,600)"/>
    <wire from="(200,220)" to="(500,220)"/>
    <wire from="(200,370)" to="(500,370)"/>
    <wire from="(360,350)" to="(400,350)"/>
    <wire from="(750,300)" to="(920,300)"/>
    <wire from="(360,260)" to="(360,350)"/>
    <wire from="(280,140)" to="(280,240)"/>
    <wire from="(610,240)" to="(610,280)"/>
    <wire from="(200,370)" to="(200,600)"/>
    <wire from="(610,280)" to="(700,280)"/>
    <wire from="(610,320)" to="(700,320)"/>
    <wire from="(360,260)" to="(500,260)"/>
    <wire from="(270,140)" to="(280,140)"/>
    <wire from="(350,140)" to="(360,140)"/>
    <wire from="(190,140)" to="(200,140)"/>
    <wire from="(610,320)" to="(610,370)"/>
    <wire from="(430,240)" to="(500,240)"/>
    <wire from="(430,350)" to="(500,350)"/>
    <wire from="(430,390)" to="(500,390)"/>
    <wire from="(360,140)" to="(360,260)"/>
    <wire from="(360,350)" to="(360,600)"/>
    <comp lib="1" loc="(750,300)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(430,390)" name="NOT Gate"/>
    <comp lib="0" loc="(190,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(430,240)" name="NOT Gate"/>
    <comp lib="1" loc="(430,350)" name="NOT Gate"/>
    <comp lib="1" loc="(550,240)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(350,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(920,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(550,370)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(270,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
      <a name="labelloc" val="north"/>
    </comp>
  </circuit>
  <circuit name="contador">
    <a name="circuit" val="contador"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(380,280)" to="(440,280)"/>
    <wire from="(260,260)" to="(350,260)"/>
    <wire from="(130,270)" to="(350,270)"/>
    <wire from="(360,290)" to="(360,420)"/>
    <wire from="(300,280)" to="(350,280)"/>
    <wire from="(210,250)" to="(260,250)"/>
    <wire from="(260,250)" to="(260,260)"/>
    <wire from="(380,270)" to="(530,270)"/>
    <wire from="(300,280)" to="(300,300)"/>
    <wire from="(440,280)" to="(440,330)"/>
    <wire from="(440,330)" to="(550,330)"/>
    <wire from="(260,480)" to="(370,480)"/>
    <wire from="(260,420)" to="(360,420)"/>
    <wire from="(370,290)" to="(370,480)"/>
    <wire from="(200,300)" to="(300,300)"/>
    <comp lib="0" loc="(530,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="label" val="SAIDA"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(210,250)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="LOAD"/>
    </comp>
    <comp lib="4" loc="(380,270)" name="Counter">
      <a name="width" val="3"/>
      <a name="max" val="0x7"/>
    </comp>
    <comp lib="0" loc="(260,420)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="CLOCK"/>
    </comp>
    <comp lib="0" loc="(200,300)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="COUNT"/>
    </comp>
    <comp lib="0" loc="(550,330)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="CARRY"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(260,480)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="CLEAR"/>
    </comp>
    <comp lib="0" loc="(130,270)" name="Pin">
      <a name="width" val="3"/>
      <a name="tristate" val="false"/>
      <a name="label" val="ENTRADA"/>
    </comp>
  </circuit>
  <circuit name="TOP">
    <a name="circuit" val="TOP"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(310,540)" to="(370,540)"/>
    <wire from="(310,590)" to="(370,590)"/>
    <wire from="(100,290)" to="(160,290)"/>
    <wire from="(370,540)" to="(370,550)"/>
    <wire from="(370,570)" to="(370,590)"/>
    <wire from="(630,560)" to="(670,560)"/>
    <wire from="(160,180)" to="(160,260)"/>
    <wire from="(170,60)" to="(170,150)"/>
    <wire from="(370,550)" to="(470,550)"/>
    <wire from="(370,570)" to="(470,570)"/>
    <wire from="(160,260)" to="(160,290)"/>
    <wire from="(410,730)" to="(450,730)"/>
    <wire from="(480,580)" to="(480,680)"/>
    <wire from="(450,680)" to="(480,680)"/>
    <wire from="(630,450)" to="(630,560)"/>
    <wire from="(600,450)" to="(630,450)"/>
    <wire from="(330,160)" to="(480,160)"/>
    <wire from="(450,680)" to="(450,730)"/>
    <wire from="(370,680)" to="(450,680)"/>
    <wire from="(160,180)" to="(300,180)"/>
    <wire from="(500,560)" to="(630,560)"/>
    <wire from="(160,260)" to="(290,260)"/>
    <wire from="(170,150)" to="(300,150)"/>
    <comp loc="(330,410)" name="main">
      <a name="label" val="CONTROLE"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(600,450)" name="Probe">
      <a name="label" val="PP1"/>
    </comp>
    <comp lib="0" loc="(310,540)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(320,240)" name="contador"/>
    <comp loc="(330,160)" name="MEMORIA_RAM">
      <a name="label" val="RAM"/>
    </comp>
    <comp lib="0" loc="(370,680)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(100,290)" name="Clock"/>
    <comp lib="2" loc="(500,560)" name="Multiplexer">
      <a name="width" val="8"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(670,560)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(310,590)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(410,730)" name="Probe">
      <a name="label" val="PP2"/>
    </comp>
  </circuit>
  <circuit name="MEMORIA_RAM">
    <a name="circuit" val="MEMORIA_RAM"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,400)" to="(320,400)"/>
    <wire from="(580,420)" to="(580,430)"/>
    <wire from="(480,320)" to="(480,420)"/>
    <wire from="(240,350)" to="(330,350)"/>
    <wire from="(430,420)" to="(480,420)"/>
    <wire from="(570,280)" to="(730,280)"/>
    <wire from="(520,320)" to="(520,450)"/>
    <wire from="(430,410)" to="(430,420)"/>
    <wire from="(540,320)" to="(540,420)"/>
    <wire from="(500,320)" to="(500,490)"/>
    <wire from="(390,360)" to="(390,400)"/>
    <wire from="(460,320)" to="(460,360)"/>
    <wire from="(540,420)" to="(580,420)"/>
    <wire from="(260,280)" to="(430,280)"/>
    <wire from="(330,300)" to="(330,350)"/>
    <wire from="(320,400)" to="(320,450)"/>
    <wire from="(390,450)" to="(520,450)"/>
    <wire from="(330,300)" to="(430,300)"/>
    <wire from="(390,360)" to="(460,360)"/>
    <wire from="(320,450)" to="(360,450)"/>
    <wire from="(270,490)" to="(500,490)"/>
    <wire from="(320,400)" to="(390,400)"/>
    <comp lib="0" loc="(260,280)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
      <a name="label" val="ADDRESS"/>
    </comp>
    <comp lib="0" loc="(260,400)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="WR"/>
    </comp>
    <comp lib="0" loc="(730,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="label" val="DOUT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(390,450)" name="NOT Gate"/>
    <comp lib="0" loc="(580,430)" name="Ground"/>
    <comp lib="0" loc="(240,350)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="DIN"/>
    </comp>
    <comp lib="0" loc="(430,410)" name="Power"/>
    <comp lib="0" loc="(270,490)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="CLOCK"/>
    </comp>
    <comp lib="4" loc="(570,280)" name="RAM">
      <a name="addrWidth" val="4"/>
      <a name="bus" val="separate"/>
    </comp>
  </circuit>
  <circuit name="MEMORIA_ROM">
    <a name="circuit" val="MEMORIA_ROM"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(430,480)" to="(570,480)"/>
    <wire from="(410,340)" to="(520,340)"/>
    <wire from="(660,340)" to="(830,340)"/>
    <wire from="(570,380)" to="(570,480)"/>
    <comp lib="0" loc="(410,340)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
      <a name="label" val="ADD_ROM"/>
    </comp>
    <comp lib="0" loc="(430,480)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="EN_ROM"/>
    </comp>
    <comp lib="4" loc="(660,340)" name="ROM">
      <a name="addrWidth" val="4"/>
      <a name="contents">addr/data: 4 8
a1 34 67 89 43 0 0 3
</a>
    </comp>
    <comp lib="0" loc="(830,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="label" val="DOUT"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
