>Dmel_RG2
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG3
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG5
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG9
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG18N
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG19
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG22
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG24
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG25
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG28
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG32N
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG34
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG36
TGGTCTCCGCCGCTTGCGGCCC
>Dmel_RG38N
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD03
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD06
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD105
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD106
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD146
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD15
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD197
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD199
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD201
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD221
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD224
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD225
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD233
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD235
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD238
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD243
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD251
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD255
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD63
TGGTCTCTGCCGCTTGCGGCCC
>Dsim_MD72
TGGTCTCCGCCGCTTGCGGCCC
>Dsim_MD73
TGGTCTCCGCCGCTTGCGGCCC
>Dyak_528_16479
TGGTCTCCGCCGCTTGCGACCC
>Dere_528_16479
CGGTCTCCGCCGCTTACGGCTT
