TimeQuest Timing Analyzer report for 8bit_multiplier
Sat Sep 17 15:52:22 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Clk'
 29. Slow 1200mV 0C Model Hold: 'Clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Summary
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'Clk'
 44. Fast 1200mV 0C Model Hold: 'Clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Summary
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; 8bit_multiplier                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 323.62 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -2.090 ; -25.165            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -51.830                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.090 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.332      ; 3.420      ;
; -2.090 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.332      ; 3.420      ;
; -1.753 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.670      ;
; -1.718 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.635      ;
; -1.703 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.331      ; 3.032      ;
; -1.703 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.331      ; 3.032      ;
; -1.701 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.332      ; 3.031      ;
; -1.700 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.618      ;
; -1.686 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.605      ;
; -1.676 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 3.007      ;
; -1.676 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 3.007      ;
; -1.593 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.511      ;
; -1.549 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.467      ;
; -1.499 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.417      ;
; -1.495 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 2.395      ;
; -1.473 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.804      ;
; -1.473 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.804      ;
; -1.457 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.788      ;
; -1.457 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.788      ;
; -1.455 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.786      ;
; -1.455 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.786      ;
; -1.393 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.310      ;
; -1.387 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.305      ;
; -1.366 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.282      ;
; -1.339 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.257      ;
; -1.331 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.247      ;
; -1.316 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 2.216      ;
; -1.314 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.331      ; 2.643      ;
; -1.304 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.222      ;
; -1.287 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.618      ;
; -1.272 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.192      ;
; -1.223 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.141      ;
; -1.220 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.216 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.134      ;
; -1.136 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.055      ;
; -1.136 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.054      ;
; -1.126 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.045      ;
; -1.118 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.036      ;
; -1.118 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.036      ;
; -1.084 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.415      ;
; -1.068 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.399      ;
; -1.066 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.333      ; 2.397      ;
; -1.032 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.949      ;
; -1.020 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.938      ;
; -1.013 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.930      ;
; -1.006 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.922      ;
; -0.981 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.899      ;
; -0.979 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.897      ;
; -0.962 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.880      ;
; -0.955 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.855      ;
; -0.804 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.723      ;
; -0.804 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.723      ;
; -0.803 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.722      ;
; -0.803 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.722      ;
; -0.802 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.721      ;
; -0.802 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.721      ;
; -0.796 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.713      ;
; -0.767 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.685      ;
; -0.764 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.682      ;
; -0.731 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.649      ;
; -0.700 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.617      ;
; -0.700 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.617      ;
; -0.699 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.616      ;
; -0.699 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.616      ;
; -0.698 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.615      ;
; -0.698 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.615      ;
; -0.685 ; Controller:LogicUnit|PreviousState.A                         ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.604      ;
; -0.665 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.583      ;
; -0.636 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.536      ;
; -0.636 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.536      ;
; -0.629 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.545      ;
; -0.585 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.503      ;
; -0.585 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.503      ;
; -0.584 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.502      ;
; -0.574 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.492      ;
; -0.547 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.466      ;
; -0.467 ; Controller:LogicUnit|PreviousState.I                         ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.386      ;
; -0.459 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|PreviousState.H                         ; Clk          ; Clk         ; 1.000        ; -0.078     ; 1.379      ;
; -0.448 ; Controller:LogicUnit|PreviousState.H                         ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.364      ;
; -0.378 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.296      ;
; -0.371 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.290      ;
; -0.361 ; Controller:LogicUnit|PreviousState.G                         ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.280      ;
; -0.355 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.272      ;
; -0.351 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.268      ;
; -0.336 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.255      ;
; -0.321 ; Controller:LogicUnit|PreviousState.B                         ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.079     ; 1.240      ;
; -0.273 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.191      ;
; -0.258 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|PreviousState.A                         ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.175      ;
; -0.251 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.169      ;
; -0.238 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.156      ;
; -0.238 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.156      ;
; -0.228 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|PreviousState.I                         ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.145      ;
; -0.225 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.143      ;
; -0.223 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.141      ;
; -0.217 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.135      ;
; -0.153 ; Controller:LogicUnit|PreviousState.WAIT                      ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.071      ;
; -0.122 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.039      ;
; -0.114 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|PreviousState.ADD                       ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.031      ;
; -0.084 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|PreviousState.B                         ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.001      ;
; -0.084 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|PreviousState.WAIT                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.002      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.443 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|PreviousState.E                         ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.709      ;
; 0.443 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|PreviousState.D                         ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.709      ;
; 0.452 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.459 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|PreviousState.C                         ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.475 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.741      ;
; 0.475 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.741      ;
; 0.553 ; Controller:LogicUnit|PreviousState.F                         ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; Controller:LogicUnit|PreviousState.E                         ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; Controller:LogicUnit|PreviousState.D                         ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; Controller:LogicUnit|PreviousState.C                         ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.569 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|PreviousState.F                         ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.835      ;
; 0.571 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.837      ;
; 0.591 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|PreviousState.WAIT                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.857      ;
; 0.594 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.291      ;
; 0.611 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|PreviousState.G                         ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.876      ;
; 0.638 ; Controller:LogicUnit|PreviousState.WAIT                      ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.652 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|PreviousState.B                         ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.917      ;
; 0.657 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.922      ;
; 0.663 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.928      ;
; 0.672 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|PreviousState.ADD                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.678 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.944      ;
; 0.685 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.951      ;
; 0.689 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.955      ;
; 0.697 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.963      ;
; 0.713 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.979      ;
; 0.714 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.980      ;
; 0.729 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.995      ;
; 0.758 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.024      ;
; 0.784 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|PreviousState.I                         ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.049      ;
; 0.802 ; Controller:LogicUnit|PreviousState.G                         ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.069      ;
; 0.819 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|PreviousState.A                         ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.084      ;
; 0.832 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.116      ;
; 0.839 ; Controller:LogicUnit|PreviousState.B                         ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.855 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.122      ;
; 0.868 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.134      ;
; 0.871 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.876 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.510      ; 1.572      ;
; 0.892 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.158      ;
; 0.904 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.170      ;
; 0.938 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.635      ;
; 0.967 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.664      ;
; 0.971 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.668      ;
; 0.971 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.668      ;
; 0.996 ; Controller:LogicUnit|PreviousState.H                         ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.260      ;
; 1.006 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.290      ;
; 1.006 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.290      ;
; 1.019 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.285      ;
; 1.028 ; Controller:LogicUnit|PreviousState.I                         ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.037 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|PreviousState.H                         ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.305      ;
; 1.082 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.347      ;
; 1.090 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.356      ;
; 1.090 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.356      ;
; 1.090 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.356      ;
; 1.103 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.510      ; 1.799      ;
; 1.123 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.140 ; Controller:LogicUnit|PreviousState.A                         ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.407      ;
; 1.149 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.415      ;
; 1.162 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.165 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.431      ;
; 1.165 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.431      ;
; 1.166 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.432      ;
; 1.166 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.432      ;
; 1.167 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.433      ;
; 1.167 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.433      ;
; 1.183 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.449      ;
; 1.222 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.489      ;
; 1.247 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.512      ;
; 1.270 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.536      ;
; 1.287 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.552      ;
; 1.296 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.563      ;
; 1.296 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.563      ;
; 1.297 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.564      ;
; 1.297 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.564      ;
; 1.298 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.565      ;
; 1.298 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.565      ;
; 1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.315 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 2.012      ;
; 1.315 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 2.012      ;
; 1.318 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.510      ; 2.014      ;
; 1.322 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.606      ;
; 1.344 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 2.041      ;
; 1.344 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 2.041      ;
; 1.411 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.677      ;
; 1.412 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.676      ;
; 1.424 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.690      ;
; 1.428 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.694      ;
; 1.437 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.704      ;
; 1.446 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.711      ;
; 1.468 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.734      ;
; 1.490 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.512      ; 2.188      ;
; 1.521 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.787      ;
; 1.542 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.559 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.566 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.832      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.I                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.WAIT                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.I                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.WAIT                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Reset        ; Clk        ; 2.602 ; 2.903 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.402 ; 3.706 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.411 ; 5.749 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 5.411 ; 5.749 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 4.839 ; 5.262 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 4.559 ; 4.947 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 4.964 ; 5.339 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 3.900 ; 4.193 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 3.840 ; 4.216 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 3.405 ; 3.767 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.243 ; 3.574 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Reset        ; Clk        ; -1.270 ; -1.699 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.800 ; -2.072 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -1.273 ; -1.601 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -1.273 ; -1.601 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -1.334 ; -1.717 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -1.450 ; -1.799 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -1.615 ; -1.946 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -1.626 ; -1.917 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -1.347 ; -1.706 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -1.492 ; -1.859 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -1.408 ; -1.746 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 9.004  ; 8.985  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 9.001  ; 8.947  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.952  ; 8.985  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 9.004  ; 8.906  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.845  ; 8.796  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.956  ; 8.949  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.687  ; 8.583  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.634  ; 8.685  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.581 ; 11.574 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.385  ; 8.356  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.604  ; 8.549  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.581 ; 11.574 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.256  ; 9.256  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.952  ; 9.752  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.783  ; 9.629  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.769  ; 9.816  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 8.195  ; 8.171  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 7.139  ; 7.121  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.935  ; 6.938  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 7.165  ; 7.140  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 7.189  ; 7.160  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.219  ; 7.197  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.639  ; 7.617  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.615  ; 7.585  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 8.195  ; 8.171  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 14.931 ; 14.822 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.024 ; 11.146 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 13.286 ; 13.412 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 14.931 ; 14.822 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 10.130 ; 10.002 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.596 ; 10.665 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.940 ; 11.079 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.523  ; 9.529  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.625  ; 9.575  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 9.234  ; 9.208  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.247  ; 8.275  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.386  ; 7.308  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.349  ; 8.287  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.041  ; 7.959  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.989  ; 9.006  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.625  ; 9.575  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.444  ; 7.411  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 7.146  ; 7.139  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.145  ; 7.120  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 7.123  ; 7.097  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 7.444  ; 7.411  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 7.251  ; 7.231  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.934  ; 6.922  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.289  ; 7.283  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.937  ; 6.944  ; Rise       ; Clk             ;
; X         ; Clk        ; 13.394 ; 13.576 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.751  ; 7.722  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.133  ; 8.052  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.129  ; 8.069  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.098  ; 8.033  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.983  ; 7.906  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.144  ; 8.053  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.795  ; 7.722  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.751  ; 7.810  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.589  ; 7.538  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.589  ; 7.538  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.803  ; 7.738  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.727 ; 10.695 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.436  ; 8.387  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.106  ; 9.011  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.909  ; 8.827  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.902  ; 8.978  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 6.702  ; 6.704  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.898  ; 6.879  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.702  ; 6.704  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.924  ; 6.898  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.946  ; 6.918  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 6.975  ; 6.954  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.378  ; 7.356  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.354  ; 7.324  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.912  ; 7.888  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 8.302  ; 8.299  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 9.738  ; 9.860  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.974 ; 12.107 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.499 ; 13.541 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.872  ; 8.754  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.443  ; 9.401  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 9.745  ; 9.855  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 8.302  ; 8.299  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.809  ; 6.675  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.442  ; 8.372  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.521  ; 7.461  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.809  ; 6.675  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.561  ; 7.492  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.370  ; 7.368  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.333  ; 8.431  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.831  ; 8.808  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.702  ; 6.689  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.905  ; 6.896  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.905  ; 6.880  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.884  ; 6.858  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 7.190  ; 7.158  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 7.006  ; 6.986  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.702  ; 6.689  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.043  ; 7.036  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.705  ; 6.710  ; Rise       ; Clk             ;
; X         ; Clk        ; 9.995  ; 10.122 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 15.300 ; 15.459 ; 15.616 ; 15.698 ;
; Switches[1] ; X           ; 14.727 ; 14.886 ; 15.129 ; 15.211 ;
; Switches[2] ; X           ; 14.447 ; 14.606 ; 14.814 ; 14.896 ;
; Switches[3] ; X           ; 14.465 ; 14.538 ; 14.774 ; 14.864 ;
; Switches[4] ; X           ; 13.469 ; 13.556 ; 13.770 ; 13.862 ;
; Switches[5] ; X           ; 13.155 ; 13.211 ; 13.500 ; 13.592 ;
; Switches[6] ; X           ; 12.150 ; 12.315 ; 12.555 ; 12.650 ;
; Switches[7] ; X           ; 11.151 ; 11.203 ; 11.474 ; 11.563 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 12.761 ; 12.827 ; 13.102 ; 13.148 ;
; Switches[1] ; X           ; 12.212 ; 12.278 ; 12.635 ; 12.681 ;
; Switches[2] ; X           ; 11.943 ; 12.009 ; 12.332 ; 12.378 ;
; Switches[3] ; X           ; 12.332 ; 12.398 ; 12.709 ; 12.755 ;
; Switches[4] ; X           ; 11.330 ; 11.396 ; 11.627 ; 11.673 ;
; Switches[5] ; X           ; 11.272 ; 11.338 ; 11.650 ; 11.696 ;
; Switches[6] ; X           ; 10.854 ; 10.913 ; 11.219 ; 11.265 ;
; Switches[7] ; X           ; 10.753 ; 10.800 ; 11.065 ; 11.148 ;
+-------------+-------------+--------+--------+--------+--------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 361.53 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.766 ; -20.247           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -51.830                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.766 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.307      ; 3.072      ;
; -1.766 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.307      ; 3.072      ;
; -1.500 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 2.805      ;
; -1.500 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 2.805      ;
; -1.471 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.398      ;
; -1.466 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.393      ;
; -1.434 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.361      ;
; -1.426 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.354      ;
; -1.416 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.723      ;
; -1.416 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.723      ;
; -1.415 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.307      ; 2.721      ;
; -1.328 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.255      ;
; -1.321 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.088     ; 2.232      ;
; -1.288 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.215      ;
; -1.264 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.191      ;
; -1.221 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.528      ;
; -1.221 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.528      ;
; -1.206 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.513      ;
; -1.206 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.513      ;
; -1.195 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.502      ;
; -1.195 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.502      ;
; -1.179 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.105      ;
; -1.148 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.088     ; 2.059      ;
; -1.138 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.065      ;
; -1.137 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 2.442      ;
; -1.133 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.059      ;
; -1.107 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.036      ;
; -1.105 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.033      ;
; -1.068 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.996      ;
; -1.053 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.360      ;
; -1.042 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.970      ;
; -1.021 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.948      ;
; -1.017 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.944      ;
; -0.947 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.875      ;
; -0.943 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.871      ;
; -0.932 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.860      ;
; -0.926 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.854      ;
; -0.911 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.839      ;
; -0.870 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.177      ;
; -0.855 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.162      ;
; -0.844 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 2.151      ;
; -0.844 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.770      ;
; -0.818 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.744      ;
; -0.815 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.742      ;
; -0.803 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.729      ;
; -0.783 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.088     ; 1.694      ;
; -0.782 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.710      ;
; -0.776 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.703      ;
; -0.762 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.690      ;
; -0.651 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.579      ;
; -0.651 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.579      ;
; -0.651 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.579      ;
; -0.651 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.579      ;
; -0.650 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.578      ;
; -0.650 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.578      ;
; -0.614 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.540      ;
; -0.603 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.530      ;
; -0.587 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.515      ;
; -0.573 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.500      ;
; -0.522 ; Controller:LogicUnit|PreviousState.A                         ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.450      ;
; -0.522 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.448      ;
; -0.522 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.448      ;
; -0.522 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.448      ;
; -0.522 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.448      ;
; -0.521 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.447      ;
; -0.521 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.447      ;
; -0.500 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.427      ;
; -0.477 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.088     ; 1.388      ;
; -0.477 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.088     ; 1.388      ;
; -0.456 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.383      ;
; -0.450 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.376      ;
; -0.448 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.375      ;
; -0.448 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.375      ;
; -0.448 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.375      ;
; -0.426 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.354      ;
; -0.348 ; Controller:LogicUnit|PreviousState.I                         ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.276      ;
; -0.325 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|PreviousState.H                         ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.254      ;
; -0.308 ; Controller:LogicUnit|PreviousState.H                         ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.074     ; 1.233      ;
; -0.229 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.156      ;
; -0.222 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.150      ;
; -0.216 ; Controller:LogicUnit|PreviousState.G                         ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.144      ;
; -0.214 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.140      ;
; -0.201 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.127      ;
; -0.191 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.119      ;
; -0.178 ; Controller:LogicUnit|PreviousState.B                         ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.106      ;
; -0.141 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.068      ;
; -0.135 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|PreviousState.A                         ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.061      ;
; -0.122 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.049      ;
; -0.110 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.037      ;
; -0.110 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.037      ;
; -0.108 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|PreviousState.I                         ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.034      ;
; -0.099 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.026      ;
; -0.093 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.020      ;
; -0.093 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.020      ;
; -0.033 ; Controller:LogicUnit|PreviousState.WAIT                      ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.072     ; 0.960      ;
; -0.008 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 0.934      ;
; 0.006  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|PreviousState.ADD                       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 0.920      ;
; 0.024  ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|PreviousState.WAIT                      ; Clk          ; Clk         ; 1.000        ; -0.072     ; 0.903      ;
; 0.031  ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|PreviousState.B                         ; Clk          ; Clk         ; 1.000        ; -0.073     ; 0.895      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.354 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.408 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|PreviousState.E                         ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.651      ;
; 0.408 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|PreviousState.D                         ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.651      ;
; 0.416 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.422 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|PreviousState.C                         ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.665      ;
; 0.437 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.680      ;
; 0.437 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.680      ;
; 0.507 ; Controller:LogicUnit|PreviousState.F                         ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|PreviousState.E                         ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|PreviousState.D                         ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|PreviousState.C                         ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.520 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|PreviousState.F                         ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.523 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.766      ;
; 0.539 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.177      ;
; 0.542 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|PreviousState.WAIT                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.785      ;
; 0.569 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|PreviousState.G                         ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.811      ;
; 0.583 ; Controller:LogicUnit|PreviousState.WAIT                      ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.602 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|PreviousState.B                         ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.608 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.850      ;
; 0.613 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.622 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.626 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.627 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|PreviousState.ADD                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.869      ;
; 0.628 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.871      ;
; 0.639 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.881      ;
; 0.650 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.893      ;
; 0.651 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.894      ;
; 0.664 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.907      ;
; 0.707 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.950      ;
; 0.728 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|PreviousState.I                         ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.970      ;
; 0.745 ; Controller:LogicUnit|PreviousState.G                         ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.989      ;
; 0.762 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|PreviousState.A                         ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.004      ;
; 0.764 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.402      ;
; 0.774 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 1.033      ;
; 0.780 ; Controller:LogicUnit|PreviousState.B                         ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.024      ;
; 0.788 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.032      ;
; 0.794 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.038      ;
; 0.802 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.045      ;
; 0.822 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.064      ;
; 0.840 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.082      ;
; 0.855 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.493      ;
; 0.883 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.521      ;
; 0.888 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.526      ;
; 0.888 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.526      ;
; 0.914 ; Controller:LogicUnit|PreviousState.I                         ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.158      ;
; 0.914 ; Controller:LogicUnit|PreviousState.H                         ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.155      ;
; 0.916 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 1.175      ;
; 0.916 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 1.175      ;
; 0.927 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.169      ;
; 0.957 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|PreviousState.H                         ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.202      ;
; 0.979 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.221      ;
; 0.991 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.234      ;
; 0.992 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.235      ;
; 0.992 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.235      ;
; 0.998 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.636      ;
; 1.011 ; Controller:LogicUnit|PreviousState.A                         ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.255      ;
; 1.012 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.256      ;
; 1.022 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.265      ;
; 1.064 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.076 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.318      ;
; 1.076 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.318      ;
; 1.077 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.077 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.319      ;
; 1.078 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.320      ;
; 1.078 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.320      ;
; 1.082 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.324      ;
; 1.114 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.142 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.384      ;
; 1.158 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.158 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.158 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.159 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.159 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.160 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.160 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.165 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.803      ;
; 1.184 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.426      ;
; 1.187 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.192 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 1.451      ;
; 1.204 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.842      ;
; 1.204 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.842      ;
; 1.232 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.870      ;
; 1.232 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.870      ;
; 1.283 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.526      ;
; 1.298 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.539      ;
; 1.305 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.547      ;
; 1.313 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.555      ;
; 1.318 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.561      ;
; 1.332 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.574      ;
; 1.337 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.468      ; 1.976      ;
; 1.341 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.584      ;
; 1.371 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.613      ;
; 1.387 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.631      ;
; 1.395 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.639      ;
; 1.424 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.667      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.I                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.WAIT                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.I                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.WAIT                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Reset        ; Clk        ; 2.324 ; 2.479 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.017 ; 3.229 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 4.939 ; 5.072 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 4.939 ; 5.072 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 4.391 ; 4.627 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 4.150 ; 4.349 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 4.523 ; 4.709 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 3.534 ; 3.678 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 3.472 ; 3.699 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 3.081 ; 3.292 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 2.924 ; 3.132 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Reset        ; Clk        ; -1.118 ; -1.402 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.585 ; -1.735 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -1.114 ; -1.313 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -1.114 ; -1.313 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -1.155 ; -1.404 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -1.275 ; -1.478 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -1.427 ; -1.619 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -1.435 ; -1.581 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -1.172 ; -1.396 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -1.311 ; -1.528 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -1.226 ; -1.444 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.174  ; 8.070  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.174  ; 8.051  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.157  ; 8.070  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.132  ; 8.064  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.033  ; 7.912  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.160  ; 8.035  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.837  ; 7.771  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.795  ; 7.860  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 10.472 ; 10.326 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.617  ; 7.510  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.778  ; 7.704  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.472 ; 10.326 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.363  ; 8.320  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.037  ; 8.805  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.866  ; 8.671  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.782  ; 8.896  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.439  ; 7.347  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.458  ; 6.394  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.261  ; 6.230  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.485  ; 6.411  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.505  ; 6.430  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 6.533  ; 6.464  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 6.923  ; 6.850  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 6.894  ; 6.818  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.439  ; 7.347  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 13.699 ; 13.376 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.045 ; 10.031 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 12.096 ; 11.999 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.699 ; 13.376 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.209  ; 9.018  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.677  ; 9.564  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 9.911  ; 9.872  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 8.568  ; 8.645  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 8.586  ; 8.612  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.389  ; 8.276  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.496  ; 7.424  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.657  ; 6.560  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.548  ; 7.473  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.264  ; 7.150  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.053  ; 8.024  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.586  ; 8.612  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.746  ; 6.655  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.462  ; 6.406  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.469  ; 6.393  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.448  ; 6.377  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.746  ; 6.655  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.560  ; 6.497  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.262  ; 6.217  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.599  ; 6.545  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.268  ; 6.234  ; Rise       ; Clk             ;
; X         ; Clk        ; 12.227 ; 12.181 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.965  ; 6.936  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.361  ; 7.232  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.357  ; 7.249  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.330  ; 7.218  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.226  ; 7.099  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.347  ; 7.262  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.047  ; 6.936  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 6.965  ; 7.061  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.846  ; 6.766  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 6.846  ; 6.766  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.045  ; 6.941  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 9.681  ; 9.558  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 7.638  ; 7.545  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.299  ; 8.068  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.102  ; 7.913  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.008  ; 8.153  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 6.037  ; 6.006  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.227  ; 6.164  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.037  ; 6.006  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.254  ; 6.181  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.273  ; 6.200  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 6.300  ; 6.233  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 6.674  ; 6.603  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 6.645  ; 6.571  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.170  ; 7.079  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.440  ; 7.512  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 8.856  ; 8.842  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.881 ; 10.792 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.400 ; 12.156 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.049  ; 7.866  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.569  ; 8.429  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 8.775  ; 8.773  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 7.440  ; 7.512  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.126  ; 5.982  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.648  ; 7.544  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 6.807  ; 6.714  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.126  ; 5.982  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 6.845  ; 6.744  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 6.660  ; 6.606  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 7.460  ; 7.494  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 7.883  ; 7.910  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.039  ; 5.994  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.231  ; 6.176  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.238  ; 6.164  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.219  ; 6.149  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.502  ; 6.414  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.325  ; 6.264  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.039  ; 5.994  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.362  ; 6.309  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.045  ; 6.011  ; Rise       ; Clk             ;
; X         ; Clk        ; 9.109  ; 9.068  ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 13.969 ; 13.905 ; 14.073 ; 13.947 ;
; Switches[1] ; X           ; 13.421 ; 13.357 ; 13.628 ; 13.502 ;
; Switches[2] ; X           ; 13.181 ; 13.117 ; 13.350 ; 13.224 ;
; Switches[3] ; X           ; 13.216 ; 13.061 ; 13.339 ; 13.203 ;
; Switches[4] ; X           ; 12.281 ; 12.128 ; 12.436 ; 12.302 ;
; Switches[5] ; X           ; 11.983 ; 11.807 ; 12.199 ; 12.056 ;
; Switches[6] ; X           ; 11.029 ; 11.023 ; 11.277 ; 11.213 ;
; Switches[7] ; X           ; 10.105 ; 10.017 ; 10.313 ; 10.259 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 11.594 ; 11.529 ; 11.738 ; 11.652 ;
; Switches[1] ; X           ; 11.068 ; 11.003 ; 11.311 ; 11.225 ;
; Switches[2] ; X           ; 10.838 ; 10.773 ; 11.044 ; 10.958 ;
; Switches[3] ; X           ; 11.194 ; 11.129 ; 11.390 ; 11.304 ;
; Switches[4] ; X           ; 10.268 ; 10.203 ; 10.416 ; 10.330 ;
; Switches[5] ; X           ; 10.206 ; 10.141 ; 10.438 ; 10.352 ;
; Switches[6] ; X           ; 9.831  ; 9.759  ; 10.048 ; 9.962  ;
; Switches[7] ; X           ; 9.729  ; 9.643  ; 9.929  ; 9.874  ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.520 ; -2.949            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -43.415                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.520 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.660      ;
; -0.520 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.660      ;
; -0.347 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.293      ;
; -0.344 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.484      ;
; -0.344 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.484      ;
; -0.336 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.282      ;
; -0.334 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.280      ;
; -0.327 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.467      ;
; -0.316 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.154      ; 1.457      ;
; -0.316 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.154      ; 1.457      ;
; -0.305 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.251      ;
; -0.281 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.227      ;
; -0.257 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.203      ;
; -0.253 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.191      ;
; -0.212 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.352      ;
; -0.212 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.352      ;
; -0.205 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.345      ;
; -0.205 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.345      ;
; -0.200 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.340      ;
; -0.200 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.340      ;
; -0.196 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.142      ;
; -0.175 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.121      ;
; -0.173 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.119      ;
; -0.171 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.117      ;
; -0.158 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.096      ;
; -0.158 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.104      ;
; -0.151 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.291      ;
; -0.143 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.090      ;
; -0.130 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.077      ;
; -0.123 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.154      ; 1.264      ;
; -0.101 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.048      ;
; -0.100 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.046      ;
; -0.098 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.044      ;
; -0.047 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.993      ;
; -0.045 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.991      ;
; -0.042 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.988      ;
; -0.042 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.988      ;
; -0.032 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.978      ;
; -0.027 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.973      ;
; -0.019 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.159      ;
; -0.012 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.152      ;
; -0.007 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.147      ;
; -0.001 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.947      ;
; 0.003  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.943      ;
; 0.005  ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.941      ;
; 0.007  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.939      ;
; 0.007  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.939      ;
; 0.031  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 0.916      ;
; 0.039  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.907      ;
; 0.041  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.897      ;
; 0.110  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.836      ;
; 0.110  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.836      ;
; 0.111  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.835      ;
; 0.112  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.834      ;
; 0.112  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.834      ;
; 0.113  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.833      ;
; 0.120  ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.825      ;
; 0.122  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.824      ;
; 0.138  ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.808      ;
; 0.143  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.803      ;
; 0.161  ; Controller:LogicUnit|PreviousState.A                         ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.785      ;
; 0.167  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.779      ;
; 0.167  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.779      ;
; 0.169  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.777      ;
; 0.169  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.777      ;
; 0.169  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.777      ;
; 0.169  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.777      ;
; 0.178  ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.767      ;
; 0.196  ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.749      ;
; 0.203  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.735      ;
; 0.203  ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.735      ;
; 0.205  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.741      ;
; 0.205  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.741      ;
; 0.205  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.741      ;
; 0.214  ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.732      ;
; 0.228  ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.718      ;
; 0.275  ; Controller:LogicUnit|PreviousState.H                         ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.670      ;
; 0.277  ; Controller:LogicUnit|PreviousState.I                         ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.669      ;
; 0.287  ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|PreviousState.H                         ; Clk          ; Clk         ; 1.000        ; -0.040     ; 0.660      ;
; 0.316  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.630      ;
; 0.319  ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.627      ;
; 0.328  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.618      ;
; 0.328  ; Controller:LogicUnit|PreviousState.G                         ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.618      ;
; 0.329  ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.617      ;
; 0.331  ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.615      ;
; 0.344  ; Controller:LogicUnit|PreviousState.B                         ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.602      ;
; 0.374  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.572      ;
; 0.385  ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.561      ;
; 0.390  ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.556      ;
; 0.391  ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|PreviousState.A                         ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.554      ;
; 0.391  ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.555      ;
; 0.396  ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.550      ;
; 0.404  ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.542      ;
; 0.404  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 1.000        ; -0.041     ; 0.542      ;
; 0.412  ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|PreviousState.I                         ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.533      ;
; 0.434  ; Controller:LogicUnit|PreviousState.WAIT                      ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.511      ;
; 0.441  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|PreviousState.ADD                       ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.504      ;
; 0.445  ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.500      ;
; 0.459  ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|PreviousState.B                         ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.486      ;
; 0.471  ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|PreviousState.WAIT                      ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.474      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.182 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.196 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|PreviousState.D                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|PreviousState.E                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.322      ;
; 0.200 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.204 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|PreviousState.C                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.213 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.338      ;
; 0.213 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.338      ;
; 0.248 ; Controller:LogicUnit|PreviousState.E                         ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|PreviousState.D                         ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|PreviousState.C                         ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; Controller:LogicUnit|PreviousState.F                         ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.374      ;
; 0.257 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|PreviousState.F                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.382      ;
; 0.258 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.383      ;
; 0.264 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.591      ;
; 0.266 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|PreviousState.G                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.391      ;
; 0.269 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|PreviousState.WAIT                      ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.395      ;
; 0.284 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|PreviousState.B                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.409      ;
; 0.289 ; Controller:LogicUnit|PreviousState.WAIT                      ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.295 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|PreviousState.ADD                       ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.308 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.315 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.440      ;
; 0.316 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.441      ;
; 0.320 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.445      ;
; 0.327 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.452      ;
; 0.328 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.453      ;
; 0.334 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.459      ;
; 0.335 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.460      ;
; 0.340 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|PreviousState.I                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.465      ;
; 0.355 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|PreviousState.A                         ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.480      ;
; 0.356 ; Controller:LogicUnit|PreviousState.G                         ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.482      ;
; 0.371 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.504      ;
; 0.371 ; Controller:LogicUnit|PreviousState.B                         ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.497      ;
; 0.381 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.507      ;
; 0.383 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.710      ;
; 0.386 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.512      ;
; 0.392 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.517      ;
; 0.396 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.521      ;
; 0.404 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.529      ;
; 0.419 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.746      ;
; 0.430 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.757      ;
; 0.435 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.762      ;
; 0.435 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.762      ;
; 0.442 ; Controller:LogicUnit|PreviousState.H                         ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.566      ;
; 0.453 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|PreviousState.H                         ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.459 ; Controller:LogicUnit|PreviousState.I                         ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.462 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.595      ;
; 0.462 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.595      ;
; 0.467 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.592      ;
; 0.479 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.806      ;
; 0.485 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.609      ;
; 0.488 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.613      ;
; 0.489 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.614      ;
; 0.489 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.614      ;
; 0.499 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.624      ;
; 0.502 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.628      ;
; 0.517 ; Controller:LogicUnit|PreviousState.A                         ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.643      ;
; 0.526 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.534 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.660      ;
; 0.541 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.666      ;
; 0.549 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.675      ;
; 0.557 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.682      ;
; 0.564 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.689      ;
; 0.574 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.582 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.590 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.917      ;
; 0.590 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.917      ;
; 0.596 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.729      ;
; 0.600 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.726      ;
; 0.600 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.726      ;
; 0.600 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.726      ;
; 0.600 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.726      ;
; 0.600 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.927      ;
; 0.601 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.928      ;
; 0.601 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.928      ;
; 0.602 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.728      ;
; 0.602 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.728      ;
; 0.631 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.756      ;
; 0.637 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.762      ;
; 0.638 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.763      ;
; 0.646 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.772      ;
; 0.646 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.771      ;
; 0.654 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.982      ;
; 0.654 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.779      ;
; 0.667 ; Controller:LogicUnit|PreviousState.H                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.792      ;
; 0.689 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.814      ;
; 0.691 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.816      ;
; 0.702 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.828      ;
; 0.715 ; Controller:LogicUnit|PreviousState.ADD                       ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.841      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.I                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.WAIT                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.C                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.D                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.E                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.F                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.H                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.A                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.ADD                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.B                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.I                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.WAIT                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[5]|clk                             ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[6]|clk                             ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[7]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.ADD|clk                               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.A|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.B|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.C|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.D|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.E|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.F|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.G|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.H|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.I|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.WAIT|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.ADD|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.A|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.B|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.C|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.D|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.E|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.F|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.G|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.H|clk                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Reset        ; Clk        ; 1.201 ; 1.829 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.599 ; 2.176 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 2.549 ; 3.277 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 2.549 ; 3.277 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 2.293 ; 2.999 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 2.159 ; 2.851 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 2.350 ; 3.067 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 1.842 ; 2.486 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 1.824 ; 2.474 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 1.641 ; 2.279 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 1.564 ; 2.192 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Reset        ; Clk        ; -0.543 ; -1.196 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.799 ; -1.416 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.584 ; -1.181 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.584 ; -1.181 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -0.611 ; -1.233 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -0.666 ; -1.280 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -0.745 ; -1.377 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.728 ; -1.345 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -0.610 ; -1.223 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -0.693 ; -1.319 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -0.646 ; -1.265 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.782 ; 4.883 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.772 ; 4.858 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.668 ; 4.883 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.782 ; 4.827 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.690 ; 4.764 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.745 ; 4.854 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.625 ; 4.626 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.685 ; 4.631 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.239 ; 6.409 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.444 ; 4.514 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.570 ; 4.610 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 6.239 ; 6.409 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.855 ; 4.965 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 5.170 ; 5.172 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 5.114 ; 5.184 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 5.258 ; 5.129 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 4.310 ; 4.441 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.782 ; 3.877 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.685 ; 3.770 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.798 ; 3.885 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.800 ; 3.895 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.825 ; 3.922 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.034 ; 4.125 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.995 ; 4.089 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 4.310 ; 4.441 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.719 ; 8.099 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.834 ; 6.099 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 7.162 ; 7.519 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 7.719 ; 8.099 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 5.324 ; 5.459 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 5.459 ; 5.790 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.880 ; 6.196 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.153 ; 5.023 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 5.359 ; 5.265 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.859 ; 4.984 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.316 ; 4.460 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.902 ; 3.921 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.425 ; 4.473 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.235 ; 4.295 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.944 ; 5.019 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.359 ; 5.265 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.927 ; 4.034 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.789 ; 3.885 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.792 ; 3.878 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.787 ; 3.873 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.927 ; 4.034 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.851 ; 3.945 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.687 ; 3.763 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.872 ; 3.978 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.690 ; 3.779 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.783 ; 7.209 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.075 ; 4.090 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.238 ; 4.319 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.246 ; 4.332 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.227 ; 4.309 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.158 ; 4.228 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.289 ; 4.315 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.075 ; 4.130 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.154 ; 4.090 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 3.955 ; 3.999 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 3.955 ; 3.999 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.050 ; 4.113 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.826 ; 5.921 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.390 ; 4.483 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.694 ; 4.882 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.620 ; 4.806 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.779 ; 4.657 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 3.568 ; 3.651 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.661 ; 3.753 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.568 ; 3.651 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.677 ; 3.761 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.678 ; 3.771 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.702 ; 3.797 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 3.904 ; 3.992 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.865 ; 3.956 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 4.169 ; 4.296 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.474 ; 4.345 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.120 ; 5.378 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 6.443 ; 6.792 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 6.941 ; 7.472 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.629 ; 4.762 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.919 ; 5.090 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.314 ; 5.516 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 4.474 ; 4.345 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.604 ; 3.599 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.394 ; 4.506 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 3.933 ; 3.995 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.604 ; 3.599 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 3.960 ; 4.018 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.885 ; 4.005 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.601 ; 4.737 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 4.905 ; 4.815 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.570 ; 3.644 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.668 ; 3.762 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.671 ; 3.756 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.668 ; 3.751 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.800 ; 3.904 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.728 ; 3.819 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.570 ; 3.644 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.748 ; 3.851 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.573 ; 3.660 ; Rise       ; Clk             ;
; X         ; Clk        ; 5.186 ; 5.451 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 7.624 ; 8.031 ; 8.340 ; 8.702 ;
; Switches[1] ; X           ; 7.368 ; 7.775 ; 8.062 ; 8.424 ;
; Switches[2] ; X           ; 7.234 ; 7.641 ; 7.915 ; 8.277 ;
; Switches[3] ; X           ; 7.233 ; 7.613 ; 7.915 ; 8.283 ;
; Switches[4] ; X           ; 6.769 ; 7.163 ; 7.396 ; 7.762 ;
; Switches[5] ; X           ; 6.636 ; 7.010 ; 7.237 ; 7.630 ;
; Switches[6] ; X           ; 6.221 ; 6.560 ; 6.869 ; 7.167 ;
; Switches[7] ; X           ; 5.751 ; 6.009 ; 6.361 ; 6.637 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 6.464 ; 6.717 ; 7.172 ; 7.414 ;
; Switches[1] ; X           ; 6.218 ; 6.471 ; 6.906 ; 7.148 ;
; Switches[2] ; X           ; 6.088 ; 6.341 ; 6.763 ; 7.005 ;
; Switches[3] ; X           ; 6.272 ; 6.525 ; 6.970 ; 7.212 ;
; Switches[4] ; X           ; 5.788 ; 6.041 ; 6.423 ; 6.665 ;
; Switches[5] ; X           ; 5.772 ; 6.025 ; 6.411 ; 6.653 ;
; Switches[6] ; X           ; 5.600 ; 5.850 ; 6.227 ; 6.467 ;
; Switches[7] ; X           ; 5.548 ; 5.794 ; 6.149 ; 6.415 ;
+-------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.090  ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -2.090  ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.165 ; 0.0   ; 0.0      ; 0.0     ; -51.83              ;
;  Clk             ; -25.165 ; 0.000 ; N/A      ; N/A     ; -51.830             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Reset        ; Clk        ; 2.602 ; 2.903 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.402 ; 3.706 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.411 ; 5.749 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 5.411 ; 5.749 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 4.839 ; 5.262 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 4.559 ; 4.947 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 4.964 ; 5.339 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 3.900 ; 4.193 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 3.840 ; 4.216 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 3.405 ; 3.767 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.243 ; 3.574 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Reset        ; Clk        ; -0.543 ; -1.196 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.799 ; -1.416 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.584 ; -1.181 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.584 ; -1.181 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -0.611 ; -1.233 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -0.666 ; -1.280 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -0.745 ; -1.377 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.728 ; -1.345 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -0.610 ; -1.223 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -0.693 ; -1.319 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -0.646 ; -1.265 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 9.004  ; 8.985  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 9.001  ; 8.947  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.952  ; 8.985  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 9.004  ; 8.906  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.845  ; 8.796  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.956  ; 8.949  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.687  ; 8.583  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.634  ; 8.685  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.581 ; 11.574 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.385  ; 8.356  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.604  ; 8.549  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.581 ; 11.574 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.256  ; 9.256  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.952  ; 9.752  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.783  ; 9.629  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.769  ; 9.816  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 8.195  ; 8.171  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 7.139  ; 7.121  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.935  ; 6.938  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 7.165  ; 7.140  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 7.189  ; 7.160  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.219  ; 7.197  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.639  ; 7.617  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.615  ; 7.585  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 8.195  ; 8.171  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 14.931 ; 14.822 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.024 ; 11.146 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 13.286 ; 13.412 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 14.931 ; 14.822 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 10.130 ; 10.002 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.596 ; 10.665 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.940 ; 11.079 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.523  ; 9.529  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.625  ; 9.575  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 9.234  ; 9.208  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.247  ; 8.275  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.386  ; 7.308  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.349  ; 8.287  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.041  ; 7.959  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.989  ; 9.006  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.625  ; 9.575  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.444  ; 7.411  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 7.146  ; 7.139  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.145  ; 7.120  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 7.123  ; 7.097  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 7.444  ; 7.411  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 7.251  ; 7.231  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.934  ; 6.922  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.289  ; 7.283  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.937  ; 6.944  ; Rise       ; Clk             ;
; X         ; Clk        ; 13.394 ; 13.576 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.075 ; 4.090 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.238 ; 4.319 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.246 ; 4.332 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.227 ; 4.309 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.158 ; 4.228 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.289 ; 4.315 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.075 ; 4.130 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.154 ; 4.090 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 3.955 ; 3.999 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 3.955 ; 3.999 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.050 ; 4.113 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.826 ; 5.921 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.390 ; 4.483 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.694 ; 4.882 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.620 ; 4.806 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.779 ; 4.657 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 3.568 ; 3.651 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.661 ; 3.753 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.568 ; 3.651 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.677 ; 3.761 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.678 ; 3.771 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.702 ; 3.797 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 3.904 ; 3.992 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.865 ; 3.956 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 4.169 ; 4.296 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.474 ; 4.345 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.120 ; 5.378 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 6.443 ; 6.792 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 6.941 ; 7.472 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.629 ; 4.762 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.919 ; 5.090 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.314 ; 5.516 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 4.474 ; 4.345 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.604 ; 3.599 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.394 ; 4.506 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 3.933 ; 3.995 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.604 ; 3.599 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 3.960 ; 4.018 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.885 ; 4.005 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.601 ; 4.737 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 4.905 ; 4.815 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.570 ; 3.644 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.668 ; 3.762 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.671 ; 3.756 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.668 ; 3.751 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.800 ; 3.904 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.728 ; 3.819 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.570 ; 3.644 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.748 ; 3.851 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.573 ; 3.660 ; Rise       ; Clk             ;
; X         ; Clk        ; 5.186 ; 5.451 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 15.300 ; 15.459 ; 15.616 ; 15.698 ;
; Switches[1] ; X           ; 14.727 ; 14.886 ; 15.129 ; 15.211 ;
; Switches[2] ; X           ; 14.447 ; 14.606 ; 14.814 ; 14.896 ;
; Switches[3] ; X           ; 14.465 ; 14.538 ; 14.774 ; 14.864 ;
; Switches[4] ; X           ; 13.469 ; 13.556 ; 13.770 ; 13.862 ;
; Switches[5] ; X           ; 13.155 ; 13.211 ; 13.500 ; 13.592 ;
; Switches[6] ; X           ; 12.150 ; 12.315 ; 12.555 ; 12.650 ;
; Switches[7] ; X           ; 11.151 ; 11.203 ; 11.474 ; 11.563 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 6.464 ; 6.717 ; 7.172 ; 7.414 ;
; Switches[1] ; X           ; 6.218 ; 6.471 ; 6.906 ; 7.148 ;
; Switches[2] ; X           ; 6.088 ; 6.341 ; 6.763 ; 7.005 ;
; Switches[3] ; X           ; 6.272 ; 6.525 ; 6.970 ; 7.212 ;
; Switches[4] ; X           ; 5.788 ; 6.041 ; 6.423 ; 6.665 ;
; Switches[5] ; X           ; 5.772 ; 6.025 ; 6.411 ; 6.653 ;
; Switches[6] ; X           ; 5.600 ; 5.850 ; 6.227 ; 6.467 ;
; Switches[7] ; X           ; 5.548 ; 5.794 ; 6.149 ; 6.415 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; X             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Clr_Ld        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ClearA_LoadB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Clr_Ld        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Clr_Ld        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Clr_Ld        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 187      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 187      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 145   ; 145  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Sat Sep 17 15:52:20 2016
Info: Command: quartus_sta 8bit_multiplier -c 8bit_multiplier
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '8bit_multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.090             -25.165 Clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.830 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.766             -20.247 Clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.830 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.520              -2.949 Clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.415 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 949 megabytes
    Info: Processing ended: Sat Sep 17 15:52:22 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


