Fitter report for ghrd_agfb014r24b2e2v
Tue Jan 23 13:50:36 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
---- Plan Stage Reports ----
       6. Fitter Device Options
       7. Operating Settings and Conditions
       8. Pin-Out File
       9. Input Pins
      10. Output Pins
      11. Bidir Pins
      12. I/O Bank Usage
      13. All Package Pins
      14. PLL Usage Summary
      15. Output Pin Default Load For Reported TCO
      16. I/O Assignment Warnings
      17. Control Signals
---- Place Stage Reports ----
      18. Fitter Partition Statistics
      19. Global & Other Fast Signals Summary
      20. Global Signal Visualization
      21. Global & Other Fast Signals Details
      22. Non-Global High Fan-Out Signals
      23. Fitter RAM Summary
      24. Fitter Physical RAM Information
      25. Fitter Resource Usage Summary
      26. Fitter Resource Utilization by Entity
 27. Fitter Netlist Optimizations
---- Route Stage Reports ----
      28. Delay Chain Summary
      29. Routing Usage Summary
      30. Estimated Delay Added for Hold Timing Summary
      31. Estimated Delay Added for Hold Timing Details
      32. Global Router Congestion Hotspot Summary
      33. Global Router Wire Utilization Map
      34. Peak Wire Demand Summary
      35. Peak Wire Demand Details
      36. Peak Total Grid Crossings
---- Retime Stage Reports ----
      37. Hyper-Retimer Settings
      38. Reset Sequence Requirement
      39. Retiming Limit Summary
      40. Critical Chain Summary for Transfer from altera_reserved_tck to Top-level Output ports
      41. Critical Chain Summary for Clock Domain Top-level Input ports
      42. Clock Domain soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 (Meets timing requirements: No further analysis performed.)
      43. Clock Domain altera_reserved_tck (Meets timing requirements: No further analysis performed.)
      44. Clock Domain MAIN_CLOCK (Meets timing requirements: No further analysis performed.)
---- Finalize Stage Reports ----
      45. Routing Usage Summary
 46. Ignored Assignments
 47. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------------+-------------------------------------------+
; Fitter Status                   ; Successful - Tue Jan 23 13:50:14 2024     ;
; Quartus Prime Version           ; 22.4.0 Build 94 12/07/2022 SC Pro Edition ;
; Revision Name                   ; ghrd_agfb014r24b2e2v                      ;
; Top-level Entity Name           ; ghrd_agilex_top                           ;
; Family                          ; Agilex                                    ;
; Device                          ; AGFB014R24B2E2V                           ;
; Timing Models                   ; Final                                     ;
; Power Models                    ; Final                                     ;
; Device Status                   ; Final                                     ;
; Logic utilization (in ALMs)     ; 1,521 / 487,200 ( < 1 % )                 ;
; Total dedicated logic registers ; 2269                                      ;
; Total pins                      ; 189 / 924 ( 20 % )                        ;
; Total block memory bits         ; 24,576 / 145,612,800 ( < 1 % )            ;
; Total RAM Blocks                ; 4 / 7,110 ( < 1 % )                       ;
; Total DSP Blocks                ; 0 / 4,510 ( 0 % )                         ;
; Total eSRAMs                    ; 0 / 2 ( 0 % )                             ;
; Total HSSI P-Tiles              ; 0 / 1 ( 0 % )                             ;
; Total HSSI E-Tile Channels      ; 0 / 24 ( 0 % )                            ;
; Total HSSI HPS                  ; 1 / 1 ( 100 % )                           ;
; Total HSSI EHIPs                ; 0 / 4 ( 0 % )                             ;
; Total PLLs                      ; 3 / 24 ( 13 % )                           ;
+---------------------------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; AGFB014R24B2E2V                       ;                                       ;
; USE CONF_DONE output                                                         ; Sdm Io16                              ; Off                                   ;
; USE PWRMGT_SCL output                                                        ; Sdm Io0                               ; Off                                   ;
; USE PWRMGT_SDA output                                                        ; Sdm Io12                              ; Off                                   ;
; USE HPS_COLD_nRESET                                                          ; Sdm Io11                              ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Enable Design Assistant in the compilation flow                              ; On                                    ; On                                    ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 5000                                  ; 5000                                  ;
; Enable Intermediate Fitter Snapshots                                         ; On                                    ; Off                                   ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Optimization Mode                                                            ; Balanced                              ; Balanced                              ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; On                                    ; On                                    ;
; VID Operation mode                                                           ; PMBus Master                          ; PMBus Master                          ;
; USE PWRMGT_ALERT output                                                      ; Off                                   ; Off                                   ;
; USE INIT_DONE output                                                         ; Off                                   ; Off                                   ;
; USE CVP_CONFDONE output                                                      ; Off                                   ; Off                                   ;
; USE SEU_ERROR output                                                         ; Off                                   ; Off                                   ;
; USE HPS warm nreset                                                          ; Off                                   ; Off                                   ;
; HPS warm reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; HPS cold reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; USE CATTRIP output                                                           ; Off                                   ; Off                                   ;
; USE nCATTRIP output                                                          ; Off                                   ; Off                                   ;
; USE ANTI Tampering output                                                    ; Off                                   ; Off                                   ;
; USE TAMPERDETECTION output                                                   ; Off                                   ; Off                                   ;
; USE TAMPERRESPONSESTATUS output                                              ; Off                                   ; Off                                   ;
; PCIE Calib start                                                             ; Off                                   ; Off                                   ;
; Direct to Factory Image                                                      ; Off                                   ; Off                                   ;
; USE DATA UNLOCK output                                                       ; Off                                   ; Off                                   ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; Off                                   ; Off                                   ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Configuration clock source                                                   ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Density Packing Effort                                                ; Normal                                ; Normal                                ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Weak Pull-Down Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Analyze Auto-Detected Synchronizers for Metastability                        ; Off                                   ; Off                                   ;
; Active Serial clock source                                                   ; AS_FREQ_100MHZ                        ; AS_FREQ_100MHZ                        ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Generate Security Masked Settings files (.smsf) for security verification    ; Off                                   ; Off                                   ;
; Schmitt Trigger                                                              ; On                                    ; On                                    ;
; The Maximum physical M20Ks reported in the physical RAM report               ; 500                                   ; 500                                   ;
; Wirelut Removal Setup Guard Band                                             ; 100                                   ; 100                                   ;
; Wirelut Removal Hold Guard Band                                              ; 100                                   ; 100                                   ;
; USE Additional QSPI Flash                                                    ; Off                                   ; Off                                   ;
; NOC Common Address Range Security Check                                      ; Off                                   ; Off                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 6      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+-----------------------------------------------------------+
; Fitter Device Options                                     ;
+-----------------------------+-----------------------------+
; Option                      ; Setting                     ;
+-----------------------------+-----------------------------+
; Configuration scheme        ; Active Serial x4            ;
; Enable internal scrubbing   ; Off                         ;
; Active Serial clock source  ; 100 MHz Internal Oscillator ;
; Configuration clock source  ; Internal Oscillator         ;
; Configuration via Protocol  ; Off                         ;
; Configuration Voltage Level ; Auto                        ;
+-----------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------------------------------+---------------------------+----------------------+-----------+
; Name                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination                          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------------------------------+---------------------------+----------------------+-----------+
; emif_hps_mem_mem_alert_n[0] ; L6    ; 3D       ; 240          ; 211          ; 45           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off                                  ; --                        ; User                 ; no        ;
; emif_hps_oct_oct_rzqin      ; M9    ; 3D       ; 239          ; 211          ; 405          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off                                  ; --                        ; User                 ; no        ;
; emif_hps_pll_ref_clk        ; L10   ; 3D       ; 239          ; 211          ; 375          ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential                         ; --                        ; User                 ; no        ;
; emif_hps_pll_ref_clk(n)     ; N10   ; 3D       ; 239          ; 211          ; 390          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; True Differential Signaling ; Differential                         ; --                        ; Fitter               ; no        ;
; fpga_clk_100[0]             ; U52   ; 3A       ; 76           ; 211          ; 338          ; 1770                  ; 0                  ; yes    ; no             ; no       ; Off          ; 1.2 V                       ; Off                                  ; --                        ; User                 ; no        ;
; fpga_reset_n[0]             ; G52   ; 3A       ; 63           ; 211          ; 338          ; 33                    ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_emac0_RXD0              ; AF7   ; HPS      ; 280          ; 210          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_emac0_RXD1              ; M1    ; HPS      ; 280          ; 210          ; 13           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_emac0_RXD2              ; AB5   ; HPS      ; 280          ; 210          ; 4            ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_emac0_RXD3              ; U2    ; HPS      ; 280          ; 210          ; 1            ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_emac0_RX_CLK            ; AA4   ; HPS      ; 280          ; 210          ; 28           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_emac0_RX_CTL            ; T1    ; HPS      ; 280          ; 210          ; 25           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_jtag_tck                ; AC8   ; HPS      ; 280          ; 209          ; 46           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_jtag_tdi                ; G2    ; HPS      ; 280          ; 209          ; 37           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_jtag_tms                ; J2    ; HPS      ; 280          ; 209          ; 43           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_ref_clk                 ; AD11  ; HPS      ; 280          ; 209          ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_uart0_RX                ; F1    ; HPS      ; 280          ; 209          ; 61           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_usb0_CLK                ; AH5   ; HPS      ; 280          ; 210          ; 70           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_usb0_DIR                ; AG6   ; HPS      ; 280          ; 210          ; 64           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; hps_usb0_NXT                ; AD3   ; HPS      ; 280          ; 210          ; 55           ; 1                     ; 0                  ; no     ; no             ; no       ; On           ; 1.8 V                       ; Off                                  ; --                        ; User                 ; no        ;
; pb                          ; A44   ; 3B       ; 118          ; 211          ; 45           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off                                  ; --                        ; User                 ; no        ;
; refclk_bti                  ; AT13  ; 9A       ; 334          ; 1            ; 27           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; Differential LVPECL         ; refclk_divider_use_as_BTI_clock=TRUE ; --                        ; User                 ; no        ;
; refclk_bti(n)               ; AP13  ; 9A       ; 334          ; 2            ; 27           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Differential LVPECL         ; unused                               ; --                        ; Fitter               ; no        ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------------------------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard            ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; emif_hps_mem_mem_a[0]       ; T17   ; 3D       ; 239          ; 211          ; 188          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[10]      ; U12   ; 3D       ; 239          ; 211          ; 338          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[11]      ; W12   ; 3D       ; 239          ; 211          ; 353          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[12]      ; P9    ; 3D       ; 239          ; 211          ; 420          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[13]      ; L8    ; 3D       ; 239          ; 211          ; 435          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[14]      ; N8    ; 3D       ; 240          ; 211          ; 0            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[15]      ; M7    ; 3D       ; 240          ; 211          ; 15           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[16]      ; P7    ; 3D       ; 240          ; 211          ; 30           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[1]       ; V17   ; 3D       ; 239          ; 211          ; 203          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[2]       ; U16   ; 3D       ; 239          ; 211          ; 218          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[3]       ; W16   ; 3D       ; 239          ; 211          ; 233          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[4]       ; T15   ; 3D       ; 239          ; 211          ; 248          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[5]       ; V15   ; 3D       ; 239          ; 211          ; 263          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[6]       ; U14   ; 3D       ; 239          ; 211          ; 278          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[7]       ; W14   ; 3D       ; 239          ; 211          ; 293          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[8]       ; T13   ; 3D       ; 239          ; 211          ; 308          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_a[9]       ; V13   ; 3D       ; 239          ; 211          ; 323          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_act_n[0]   ; N16   ; 3D       ; 239          ; 211          ; 46           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_ba[0]      ; N6    ; 3D       ; 240          ; 211          ; 60           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_ba[1]      ; M5    ; 3D       ; 240          ; 211          ; 75           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_bg[0]      ; P5    ; 3D       ; 240          ; 211          ; 90           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_ck[0]      ; M13   ; 3D       ; 239          ; 211          ; 121          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_ck_n[0]    ; P13   ; 3D       ; 239          ; 211          ; 136          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_cke[0]     ; L14   ; 3D       ; 239          ; 211          ; 91           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_cs_n[0]    ; L16   ; 3D       ; 239          ; 211          ; 31           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_odt[0]     ; M15   ; 3D       ; 239          ; 211          ; 61           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_par[0]     ; N12   ; 3D       ; 239          ; 211          ; 166          ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; SSTL-12                 ; Default          ; Series 40 Ohm with Calibration    ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; emif_hps_mem_mem_reset_n[0] ; P17   ; 3D       ; 239          ; 211          ; 16           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.2 V                   ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; fpga_led_pio[0]             ; D43   ; 3B       ; 118          ; 211          ; 30           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; fpga_led_pio[1]             ; B43   ; 3B       ; 118          ; 211          ; 15           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; fpga_led_pio[2]             ; C42   ; 3B       ; 118          ; 211          ; 0            ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; fpga_led_pio[3]             ; A42   ; 3B       ; 117          ; 211          ; 435          ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_MDC               ; F3    ; HPS      ; 280          ; 209          ; 1            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_TXD0              ; AD5   ; HPS      ; 280          ; 210          ; 22           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_TXD1              ; P1    ; HPS      ; 280          ; 210          ; 19           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_TXD2              ; AF9   ; HPS      ; 280          ; 210          ; 10           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_TXD3              ; W2    ; HPS      ; 280          ; 210          ; 7            ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_TX_CLK            ; AC4   ; HPS      ; 280          ; 210          ; 34           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_emac0_TX_CTL            ; V1    ; HPS      ; 280          ; 210          ; 31           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_jtag_tdo                ; AA8   ; HPS      ; 280          ; 209          ; 40           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_sdmmc_CCLK              ; AB9   ; HPS      ; 280          ; 209          ; 28           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_uart0_TX                ; AA6   ; HPS      ; 280          ; 209          ; 64           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hps_usb0_STP                ; AD1   ; HPS      ; 280          ; 210          ; 67           ; no              ; no                     ; 2         ; no         ; yes           ; no       ; Off          ; 1.8 V                   ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led                         ; A40   ; 3B       ; 117          ; 211          ; 375          ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 40 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard           ; Current Strength ; Input Termination                ; Output Termination             ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Load ; Output Enable Source                                                                                                                               ; Output Enable Group ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; emif_hps_mem_mem_dbi_n[0] ; G14   ; 3D       ; 226          ; 211          ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[1] ; A14   ; 3D       ; 226          ; 211          ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[2] ; F7    ; 3D       ; 227          ; 211          ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[3] ; B7    ; 3D       ; 227          ; 211          ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[4] ; T21   ; 3C       ; 186          ; 211          ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[5] ; M21   ; 3C       ; 186          ; 211          ; 15           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[6] ; U28   ; 3C       ; 185          ; 211          ; 278          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[7] ; L28   ; 3C       ; 185          ; 211          ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dbi_n[8] ; T7    ; 3D       ; 240          ; 211          ; 202          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[0]    ; G16   ; 3D       ; 226          ; 211          ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[10]   ; C16   ; 3D       ; 226          ; 211          ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[11]   ; B13   ; 3D       ; 226          ; 211          ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[12]   ; D17   ; 3D       ; 226          ; 211          ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[13]   ; C12   ; 3D       ; 226          ; 211          ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[14]   ; B17   ; 3D       ; 226          ; 211          ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[15]   ; D13   ; 3D       ; 226          ; 211          ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[16]   ; F9    ; 3D       ; 227          ; 211          ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[17]   ; F5    ; 3D       ; 227          ; 211          ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[18]   ; G10   ; 3D       ; 227          ; 211          ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[19]   ; G6    ; 3D       ; 227          ; 211          ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[1]    ; H13   ; 3D       ; 226          ; 211          ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[20]   ; H9    ; 3D       ; 227          ; 211          ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[21]   ; H5    ; 3D       ; 227          ; 211          ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[22]   ; J10   ; 3D       ; 227          ; 211          ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[23]   ; J6    ; 3D       ; 227          ; 211          ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[24]   ; B9    ; 3D       ; 226          ; 211          ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[25]   ; D5    ; 3D       ; 227          ; 211          ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[26]   ; D9    ; 3D       ; 226          ; 211          ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[27]   ; C6    ; 3D       ; 227          ; 211          ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[28]   ; C10   ; 3D       ; 226          ; 211          ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[29]   ; B5    ; 3D       ; 227          ; 211          ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[2]    ; F17   ; 3D       ; 226          ; 211          ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[30]   ; A10   ; 3D       ; 226          ; 211          ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[31]   ; A6    ; 3D       ; 227          ; 211          ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[32]   ; T23   ; 3C       ; 186          ; 211          ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[33]   ; U20   ; 3C       ; 186          ; 211          ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[34]   ; U24   ; 3C       ; 186          ; 211          ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[35]   ; V19   ; 3C       ; 186          ; 211          ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[36]   ; V23   ; 3C       ; 186          ; 211          ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[37]   ; T19   ; 3C       ; 186          ; 211          ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[38]   ; W24   ; 3C       ; 186          ; 211          ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[39]   ; W20   ; 3C       ; 186          ; 211          ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[3]    ; F13   ; 3D       ; 226          ; 211          ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[40]   ; P23   ; 3C       ; 185          ; 211          ; 420          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[41]   ; P19   ; 3C       ; 186          ; 211          ; 90           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[42]   ; M23   ; 3C       ; 185          ; 211          ; 405          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[43]   ; N20   ; 3C       ; 186          ; 211          ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[44]   ; L24   ; 3C       ; 185          ; 211          ; 375          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[45]   ; M19   ; 3C       ; 186          ; 211          ; 75           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[46]   ; N24   ; 3C       ; 185          ; 211          ; 390          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[47]   ; L20   ; 3C       ; 186          ; 211          ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[48]   ; U30   ; 3C       ; 185          ; 211          ; 218          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[49]   ; T27   ; 3C       ; 185          ; 211          ; 308          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[4]    ; J16   ; 3D       ; 226          ; 211          ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[50]   ; T31   ; 3C       ; 185          ; 211          ; 188          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[51]   ; W26   ; 3C       ; 185          ; 211          ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[52]   ; W30   ; 3C       ; 185          ; 211          ; 233          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[53]   ; U26   ; 3C       ; 185          ; 211          ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[54]   ; V31   ; 3C       ; 185          ; 211          ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[55]   ; V27   ; 3C       ; 185          ; 211          ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[56]   ; L30   ; 3C       ; 185          ; 211          ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[57]   ; N26   ; 3C       ; 185          ; 211          ; 166          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[58]   ; N30   ; 3C       ; 185          ; 211          ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[59]   ; P27   ; 3C       ; 185          ; 211          ; 136          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[5]    ; G12   ; 3D       ; 226          ; 211          ; 338          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[60]   ; P31   ; 3C       ; 185          ; 211          ; 16           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[61]   ; L26   ; 3C       ; 185          ; 211          ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[62]   ; M31   ; 3C       ; 185          ; 211          ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[63]   ; M27   ; 3C       ; 185          ; 211          ; 121          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[64]   ; U10   ; 3D       ; 240          ; 211          ; 112          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[65]   ; T5    ; 3D       ; 240          ; 211          ; 262          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[66]   ; T9    ; 3D       ; 240          ; 211          ; 142          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[67]   ; U6    ; 3D       ; 240          ; 211          ; 232          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[68]   ; V9    ; 3D       ; 240          ; 211          ; 157          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[69]   ; V5    ; 3D       ; 240          ; 211          ; 277          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[6]    ; H17   ; 3D       ; 226          ; 211          ; 203          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[70]   ; W10   ; 3D       ; 240          ; 211          ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[71]   ; W6    ; 3D       ; 240          ; 211          ; 247          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[7]    ; J12   ; 3D       ; 226          ; 211          ; 353          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11] (inverted) ; -                   ;
; emif_hps_mem_mem_dq[8]    ; A16   ; 3D       ; 226          ; 211          ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2] (inverted)  ; -                   ;
; emif_hps_mem_mem_dq[9]    ; A12   ; 3D       ; 226          ; 211          ; 151          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; 1.2-V POD              ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10] (inverted) ; -                   ;
; emif_hps_mem_mem_dqs[0]   ; F15   ; 3D       ; 226          ; 211          ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[1]   ; B15   ; 3D       ; 226          ; 211          ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[2]   ; G8    ; 3D       ; 227          ; 211          ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[3]   ; A8    ; 3D       ; 226          ; 211          ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[4]   ; U22   ; 3C       ; 186          ; 211          ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[5]   ; L22   ; 3C       ; 185          ; 211          ; 435          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[6]   ; T29   ; 3C       ; 185          ; 211          ; 248          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[7]   ; M29   ; 3C       ; 185          ; 211          ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs[8]   ; U8    ; 3D       ; 240          ; 211          ; 172          ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT (inverted)                       ; -                   ;
; emif_hps_mem_mem_dqs_n[0] ; H15   ; 3D       ; 226          ; 211          ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[1] ; D15   ; 3D       ; 226          ; 211          ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[2] ; J8    ; 3D       ; 227          ; 211          ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[3] ; C8    ; 3D       ; 227          ; 211          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[4] ; W22   ; 3C       ; 186          ; 211          ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[5] ; N22   ; 3C       ; 186          ; 211          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[6] ; V29   ; 3C       ; 185          ; 211          ; 263          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[7] ; P29   ; 3C       ; 185          ; 211          ; 76           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; emif_hps_mem_mem_dqs_n[8] ; W8    ; 3D       ; 240          ; 211          ; 187          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; Off          ; Differential 1.2-V POD ; Default          ; Parallel 60 Ohm with Calibration ; Series 34 Ohm with Calibration ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT (inverted)                      ; -                   ;
; hps_emac0_MDIO            ; AD13  ; HPS      ; 280          ; 209          ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 4mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io0             ; AC6   ; HPS      ; 280          ; 209          ; 70           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io1             ; H1    ; HPS      ; 280          ; 209          ; 67           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io19            ; M3    ; HPS      ; 280          ; 209          ; 13           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io20            ; AC12  ; HPS      ; 280          ; 209          ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io21            ; H3    ; HPS      ; 280          ; 209          ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io4             ; AD7   ; HPS      ; 280          ; 209          ; 58           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_gpio1_io5             ; N2    ; HPS      ; 280          ; 209          ; 55           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 2mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_i2c1_SCL              ; L2    ; HPS      ; 280          ; 209          ; 49           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 4mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|HPS_IOB_8_O (inverted)                                                          ; -                   ;
; hps_i2c1_SDA              ; AB7   ; HPS      ; 280          ; 209          ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 4mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|HPS_IOB_7_O (inverted)                                                          ; -                   ;
; hps_sdmmc_CMD             ; V3    ; HPS      ; 280          ; 209          ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_sdmmc_D0              ; AD9   ; HPS      ; 280          ; 209          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_sdmmc_D1              ; T3    ; HPS      ; 280          ; 209          ; 25           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_sdmmc_D2              ; AC10  ; HPS      ; 280          ; 209          ; 22           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_sdmmc_D3              ; P3    ; HPS      ; 280          ; 209          ; 19           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA0            ; AB1   ; HPS      ; 280          ; 210          ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA1            ; AG4   ; HPS      ; 280          ; 210          ; 58           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA2            ; AF5   ; HPS      ; 280          ; 210          ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA3            ; AC2   ; HPS      ; 280          ; 210          ; 49           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA4            ; AF1   ; HPS      ; 280          ; 210          ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA5            ; AB3   ; HPS      ; 280          ; 210          ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA6            ; AF3   ; HPS      ; 280          ; 210          ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
; hps_usb0_DATA7            ; AA2   ; HPS      ; 280          ; 210          ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 2         ; no         ; no       ; On           ; 1.8 V                  ; 8mA              ; Off                              ; Off                            ; --                        ; no                         ; User                 ; 0 pF ; -                                                                                                                                                  ; -                   ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+------------------------+------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; SDM      ; 17 / 33 ( 52 % )  ; --            ; --           ;
; 2D       ; 0 / 96 ( 0 % )    ; 1.2V          ; --           ;
; 2C       ; 0 / 96 ( 0 % )    ; 1.2V          ; --           ;
; 2B       ; 0 / 96 ( 0 % )    ; 1.2V          ; --           ;
; 2A       ; 0 / 96 ( 0 % )    ; 1.2V          ; --           ;
; 3D       ; 87 / 96 ( 91 % )  ; 1.2V          ; --           ;
; 3C       ; 44 / 96 ( 46 % )  ; 1.2V          ; --           ;
; 3B       ; 6 / 96 ( 6 % )    ; 1.2V          ; --           ;
; 3A       ; 2 / 96 ( 2 % )    ; 1.2V          ; --           ;
; HPS      ; 48 / 48 ( 100 % ) ; --            ; --           ;
; 8A       ; 0 / 0 ( -- )      ; --            ; --           ;
; 9A       ; 2 / 82 ( 2 % )    ; --            ; --           ;
; 10A      ; 0 / 74 ( 0 % )    ; --            ; --           ;
; 11A      ; 0 / 0 ( -- )      ; --            ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                   ;
+----------+------------+----------+----------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                   ; Dir.          ; I/O Standard                ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+----------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; A2       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A6       ; 437        ; 3D       ; emif_hps_mem_mem_dq[31]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 218ps         ;
; A8       ; 441        ; 3D       ; emif_hps_mem_mem_dqs[3]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 208ps         ;
; A10      ; 445        ; 3D       ; emif_hps_mem_mem_dq[30]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 202ps         ;
; A12      ; 459        ; 3D       ; emif_hps_mem_mem_dq[9]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 191ps         ;
; A14      ; 463        ; 3D       ; emif_hps_mem_mem_dbi_n[1]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 181ps         ;
; A16      ; 467        ; 3D       ; emif_hps_mem_mem_dq[8]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 170ps         ;
; A18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A20      ; 533        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A22      ; 537        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A24      ; 541        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A26      ; 555        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A28      ; 559        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A30      ; 563        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A34      ; 659        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A36      ; 655        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A38      ; 651        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A40      ; 637        ; 3B       ; led                              ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; A42      ; 633        ; 3B       ; fpga_led_pio[3]                  ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; A44      ; 629        ; 3B       ; pb                               ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; A46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A48      ; 755        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A50      ; 751        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A52      ; 747        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A54      ; 733        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A56      ; 729        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; A58      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA2      ; 817        ; HPS      ; hps_usb0_DATA7                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AA4      ; 820        ; HPS      ; hps_emac0_RX_CLK                 ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AA6      ; 832        ; HPS      ; hps_uart0_TX                     ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AA8      ; 840        ; HPS      ; hps_jtag_tdo                     ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AA10     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA12     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA14     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA16     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA18     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA20     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA22     ;            ; --       ; VCCPLL_HPS                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AA24     ;            ; 3D       ; VREFB3DN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AA26     ;            ; 3C       ; VREFB3CN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AA28     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AA30     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AA32     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AA34     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AA36     ;            ; 3B       ; VREFB3BN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AA38     ;            ; 3A       ; VREFB3AN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AA40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA42     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA44     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA46     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA48     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA52     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA56     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA62     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB1      ; 809        ; HPS      ; hps_usb0_DATA0                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AB3      ; 815        ; HPS      ; hps_usb0_DATA5                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AB5      ; 828        ; HPS      ; hps_emac0_RXD2                   ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AB7      ; 836        ; HPS      ; hps_i2c1_SDA                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AB9      ; 844        ; HPS      ; hps_sdmmc_CCLK                   ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AB11     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB13     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB15     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB17     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB19     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB21     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB23     ;            ; --       ; VCCPLLDIG_HPS                    ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AB25     ;            ; 3D       ; VCCIO_PIO_3D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB27     ;            ; 3D       ; VCCIO_PIO_3D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB29     ;            ; 3C       ; VCCIO_PIO_3C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB31     ;            ; 3C       ; VCCIO_PIO_3C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB33     ;            ; 3B       ; VCCIO_PIO_3B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB35     ;            ; 3B       ; VCCIO_PIO_3B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB37     ;            ; 3A       ; VCCIO_PIO_3A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB39     ;            ; 3A       ; VCCIO_PIO_3A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AB41     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB43     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB45     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB47     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB55     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB61     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC2      ; 813        ; HPS      ; hps_usb0_DATA3                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AC4      ; 818        ; HPS      ; hps_emac0_TX_CLK                 ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AC6      ; 830        ; HPS      ; hps_gpio1_io0                    ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AC8      ; 838        ; HPS      ; hps_jtag_tck                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AC10     ; 846        ; HPS      ; hps_sdmmc_D2                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AC12     ; 850        ; HPS      ; hps_gpio1_io20                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AC14     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC16     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC18     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC22     ;            ; --       ; VCCPLL_HPS                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AC24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC42     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC44     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC46     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC56     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC62     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD1      ; 807        ; HPS      ; hps_usb0_STP                     ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AD3      ; 811        ; HPS      ; hps_usb0_NXT                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AD5      ; 822        ; HPS      ; hps_emac0_TXD0                   ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AD7      ; 834        ; HPS      ; hps_gpio1_io4                    ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AD9      ; 842        ; HPS      ; hps_sdmmc_D0                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AD11     ; 848        ; HPS      ; hps_ref_clk                      ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AD13     ; 852        ; HPS      ; hps_emac0_MDIO                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AD15     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD17     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD19     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD21     ;            ; --       ; VCCIO_HPS                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AD23     ;            ; --       ; VCCPLLDIG_HPS                    ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AD25     ;            ; 3D       ; VCCIO_PIO_3D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD27     ;            ; 3D       ; VCCIO_PIO_3D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD29     ;            ; 3C       ; VCCIO_PIO_3C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD31     ;            ; 3C       ; VCCIO_PIO_3C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD33     ;            ; 3B       ; VCCIO_PIO_3B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD35     ;            ; 3B       ; VCCIO_PIO_3B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD37     ;            ; 3A       ; VCCIO_PIO_3A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD39     ;            ; 3A       ; VCCIO_PIO_3A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AD41     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD43     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD45     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD49     ; 1293       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AD49     ; 1295       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AD49     ; 1297       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AD51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD53     ; 1243       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AD55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD59     ; 1283       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AD61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE44     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE48     ; 1292       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE48     ; 1294       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE48     ; 1296       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE52     ; 1223       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE58     ; 1263       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AE60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF1      ; 814        ; HPS      ; hps_usb0_DATA4                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AF3      ; 816        ; HPS      ; hps_usb0_DATA6                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AF5      ; 812        ; HPS      ; hps_usb0_DATA2                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AF7      ; 824        ; HPS      ; hps_emac0_RXD0                   ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AF9      ; 826        ; HPS      ; hps_emac0_TXD2                   ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AF11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF19     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF21     ;            ; --       ; VCCIO_HPS                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AF23     ;            ; --       ; VCCL_HPS                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AF25     ;            ; --       ; VCCL_HPS                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AF27     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AF29     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AF31     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AF33     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AF35     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AF37     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AF39     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AF43     ;            ;          ; TEMPDIODE0Cp                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF55     ; 1222       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AF57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF61     ; 1262       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AG2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG4      ; 810        ; HPS      ; hps_usb0_DATA1                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AG6      ; 808        ; HPS      ; hps_usb0_DIR                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AG8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG46     ;            ;          ; TEMPDIODE1n                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG56     ; 1242       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AG58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG62     ; 1282       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH5      ; 806        ; HPS      ; hps_usb0_CLK                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; AH7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH11     ; 1133       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH13     ; 1135       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH15     ; 1142       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH17     ; 1144       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH19     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH21     ;            ; --       ; VCCIO_HPS                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AH23     ;            ; --       ; VCCL_HPS                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AH25     ;            ; --       ; VCCL_HPS                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AH27     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AH29     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AH31     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AH33     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AH35     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AH37     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AH39     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AH43     ;            ;          ; TEMPDIODE0Cn                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH45     ;            ;          ; TEMPDIODE1p                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH49     ; 1289       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH49     ; 1291       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH53     ; 1241       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH59     ; 1281       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AH61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ2      ; 1056       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ8      ; 1104       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ12     ; 1132       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ14     ; 1136       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ16     ; 1140       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ20     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ24     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AJ26     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AJ28     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AJ30     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AJ32     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AJ34     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AJ36     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AJ38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ46     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ48     ; 1288       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ48     ; 1290       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ52     ; 1221       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ58     ; 1261       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AJ60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK1      ; 1032       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AK3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK7      ; 1080       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AK9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK13     ; 1134       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AK15     ; 1143       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AK17     ; 1145       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AK19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK23     ;            ; --       ; VCCL_HPS                         ; power         ;                             ; 0.81V   ; --       ;                 ; --       ; --           ; --            ;
; AK25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK27     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK29     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK31     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK33     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK35     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AK43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK55     ; 1220       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AK57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK61     ; 1260       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL4      ; 1033       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL10     ; 1081       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL14     ; 1137       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL16     ; 1141       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL56     ; 1240       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AL58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL62     ; 1280       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AM1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM5      ; 1057       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AM7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM11     ; 1105       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AM13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM19     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM27     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM29     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM31     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM33     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM35     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AM43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AM51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM53     ; 1239       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AM55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM59     ; 1279       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AM61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN2      ; 1058       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AN4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN8      ; 1106       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AN10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN14     ; 1131       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AN16     ; 1139       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AN18     ;            ;          ; TEMPDIODE4p                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN20     ;            ;          ; IO_AUX_RREF20                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN46     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN48     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AN50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN52     ; 1219       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AN54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN58     ; 1259       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AN60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP1      ; 1034       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AP3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP7      ; 1082       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AP9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP13     ; 1129       ; 9A       ; refclk_bti(n)                    ; input         ; Differential LVPECL         ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; AP15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP17     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AP23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AP25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AP37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AP39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AP41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AP43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AP51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP55     ; 1218       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AP57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP61     ; 1258       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AR2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR4      ; 1035       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AR6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR10     ; 1083       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AR12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR14     ; 1130       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AR16     ; 1138       ; 9A       ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AR18     ;            ; 9A       ; VCCCLK_GXER1                     ; power         ;                             ; 2.5V    ; --       ;                 ; --       ; --           ; --            ;
; AR20     ;            ;          ; TEMPDIODE4n                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR44     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AR46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR48     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AR50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR56     ; 1238       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AR58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR62     ; 1278       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AT1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT5      ; 1059       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AT7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT11     ; 1107       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AT13     ; 1128       ; 9A       ; refclk_bti                       ; input         ; Differential LVPECL         ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; AT15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT17     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT19     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AT23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AT25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AT37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AT39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AT41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AT43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AT51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT53     ; 1237       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AT55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT59     ; 1277       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AT61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU2      ; 1064       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AU4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU8      ; 1112       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AU10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU20     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AU22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU44     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AU46     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU52     ; 1217       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AU54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU58     ; 1257       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AU60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV1      ; 1040       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AV3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV7      ; 1088       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AV9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV15     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AV17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AV23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AV25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AV37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AV39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AV41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AV43     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AV45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV47     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AV51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV55     ; 1216       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AV57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV61     ; 1256       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AW2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW4      ; 1041       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AW6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW10     ; 1089       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AW12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AW16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW20     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AW22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW44     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AW46     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW56     ; 1236       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AW58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW62     ; 1276       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AY1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY5      ; 1065       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AY7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY11     ; 1113       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AY13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY15     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AY17     ;            ; --       ; VCCH_GXER1                       ; power         ;                             ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; AY19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AY21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AY23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AY25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AY37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AY39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AY41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; AY43     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AY45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY47     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; AY51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY53     ; 1235       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AY55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY59     ; 1275       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; AY61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B1       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B3       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B5       ; 435        ; 3D       ; emif_hps_mem_mem_dq[29]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 219ps         ;
; B7       ; 439        ; 3D       ; emif_hps_mem_mem_dbi_n[3]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 209ps         ;
; B9       ; 443        ; 3D       ; emif_hps_mem_mem_dq[24]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 198ps         ;
; B11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B13      ; 461        ; 3D       ; emif_hps_mem_mem_dq[11]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 180ps         ;
; B15      ; 465        ; 3D       ; emif_hps_mem_mem_dqs[1]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; B17      ; 469        ; 3D       ; emif_hps_mem_mem_dq[14]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; B19      ; 531        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B21      ; 535        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B23      ; 539        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B27      ; 557        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B29      ; 561        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B31      ; 565        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B33      ; 661        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B35      ; 657        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B37      ; 653        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B41      ; 635        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B43      ; 631        ; 3B       ; fpga_led_pio[1]                  ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; B45      ; 627        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B47      ; 757        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B49      ; 753        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B51      ; 749        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B55      ; 731        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B57      ; 727        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; B59      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B61      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA2      ; 1066       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BA4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA8      ; 1114       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BA10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BA16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA26     ;            ;          ; GNDSENSE                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA44     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BA46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA52     ; 1215       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BA54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA58     ; 1255       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BA60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB1      ; 1042       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BB3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB7      ; 1090       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BB9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB15     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BB17     ;            ; --       ; VCCH_GXER1                       ; power         ;                             ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BB19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BB21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BB23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BB25     ;            ;          ; VCCLSENSE                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BB39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BB41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BB43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BB51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB55     ; 1214       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BB57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB61     ; 1254       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BC2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC4      ; 1043       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BC6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC10     ; 1091       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BC12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BC16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC20     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BC22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC44     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BC46     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC48     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BC50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC56     ; 1234       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BC58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC62     ; 1274       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD5      ; 1067       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD11     ; 1115       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BD21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BD23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BD25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BD37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BD39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BD41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BD43     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BD45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD49     ;            ; --       ; VCCRT_GXPL1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BD51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD53     ; 1233       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD59     ; 1273       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BD61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE2      ; 1068       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BE4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE8      ; 1116       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BE10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BE16     ;            ; --       ; VCCRTPLL_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BE18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE20     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BE22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE44     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BE46     ;            ; --       ; VCCH_GXPL1                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BE48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE52     ; 1213       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BE54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE58     ; 1253       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BE60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF1      ; 1044       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BF3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF7      ; 1092       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BF9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BF23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BF25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BF37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BF39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BF41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BF43     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BF45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF55     ; 1212       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BF57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF61     ; 1252       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BG2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG4      ; 1045       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BG6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG10     ; 1093       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BG12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BG16     ;            ; --       ; VCCRTPLL_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BG18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG56     ; 1232       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BG58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG62     ; 1272       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BH1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH5      ; 1069       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BH7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH11     ; 1117       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BH13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BH21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BH23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BH25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BH37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BH39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BH41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BH43     ;            ; --       ; VCC_HSSI_GXPL1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BH45     ;            ; 10A      ; VCCCLK_GXPL1                     ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BH47     ;            ; 10A      ; VCCCLK_GXPL1                     ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BH49     ;            ;          ; U10_P_IO_RESREF_0                ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH53     ; 1231       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BH55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH59     ; 1271       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BH61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ2      ; 1070       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ8      ; 1118       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BJ16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ20     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BJ22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ52     ; 1211       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ58     ; 1251       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BJ60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK1      ; 1046       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BK3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK7      ; 1094       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BK9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK15     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BK17     ;            ; --       ; VCCH_GXER1                       ; power         ;                             ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BK19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BK21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BK23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BK25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BK37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BK39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BK41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BK43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK49     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK55     ; 1210       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BK57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK61     ; 1250       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BL2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL4      ; 1047       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BL6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL10     ; 1095       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BL12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BL16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL20     ;            ; --       ; VCCH                             ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BL22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL44     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL46     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL48     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL50     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL56     ; 1230       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BL58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL62     ; 1270       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM5      ; 1071       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM11     ; 1119       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM15     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BM17     ;            ; --       ; VCCH_GXER1                       ; power         ;                             ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BM19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM27     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM29     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM31     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM33     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM35     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BM43     ;            ;          ; IO_AUX_RREF10_P                  ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM45     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM47     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM49     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM53     ; 1229       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM59     ; 1269       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BM61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN2      ; 1076       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BN4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN8      ; 1124       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BN10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN14     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BN16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN44     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN46     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN50     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN52     ; 1209       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BN54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN58     ; 1249       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BN60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP1      ; 1052       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BP3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP7      ; 1100       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BP9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP15     ;            ; --       ; VCCRT_GXER1                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BP17     ;            ; --       ; VCCH_GXER1                       ; power         ;                             ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BP19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BP21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP25     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP27     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP29     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP31     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP33     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP35     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP37     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP39     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP41     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BP43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP47     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP55     ; 1208       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BP57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP61     ; 1248       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BR2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR4      ; 1053       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BR6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR10     ; 1101       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BR12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR20     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BR22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR24     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR26     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR28     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BR30     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BR32     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BR34     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BR36     ;            ; --       ; VCCPT                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BR38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR44     ;            ; --       ; VCCFUSE_GXP                      ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BR46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR50     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR56     ; 1228       ; 10A      ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BR58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR62     ; 1268       ; 10A      ; GXB_1KGND*                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BT1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT5      ; 1077       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BT7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT11     ; 1125       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BT13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT19     ;            ; --       ; VCC_HSSI_GXER1                   ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BT21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT25     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT27     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT29     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT31     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT33     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT35     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BT37     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BT39     ;            ; --       ; VCCL_SDM                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BT41     ;            ; --       ; VCCL_SDM                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BT43     ;            ; --       ; VCCH_SDM                         ; power         ;                             ; 0.9V    ; --       ;                 ; --       ; --           ; --            ;
; BT45     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT47     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT49     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT51     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT53     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT59     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU2      ; 1078       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BU4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU8      ; 1126       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BU10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU14     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU16     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU44     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU46     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU48     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU50     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU52     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU58     ; 1430       ; U10_WHR  ; I_PIN_PERST_N_U10_P              ;               ;                             ; 0V      ; --       ;                 ; no       ; On           ; --            ;
; BU60     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV1      ; 1054       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BV3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV7      ; 1102       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BV9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV13     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV15     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV17     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV19     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV21     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV23     ;            ; --       ; VCC                              ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV25     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV27     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV29     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV31     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV33     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV35     ;            ; --       ; VCCP                             ; power         ;                             ; VID     ; --       ;                 ; --       ; --           ; --            ;
; BV37     ;            ; --       ; VCCRCORE                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BV39     ;            ; --       ; VCCL_SDM                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BV41     ;            ; --       ; VCCL_SDM                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BV43     ;            ; --       ; VCCIO_PIO_SDM                    ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BV45     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV47     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV49     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV51     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV53     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV55     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW4      ; 1055       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BW6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW10     ; 1103       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BW12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW18     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY5      ; 1079       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BY7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY11     ; 1127       ; 9A       ; GXB_NC                           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; BY13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY15     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY17     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY19     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY21     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY25     ;            ; 2D       ; VCCIO_PIO_2D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY27     ;            ; 2D       ; VCCIO_PIO_2D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY29     ;            ; 2C       ; VCCIO_PIO_2C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY31     ;            ; 2C       ; VCCIO_PIO_2C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY33     ;            ; 2B       ; VCCIO_PIO_2B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY35     ;            ; 2B       ; VCCIO_PIO_2B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY37     ;            ; 2A       ; VCCIO_PIO_2A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY39     ;            ; 2A       ; VCCIO_PIO_2A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BY41     ;            ; --       ; VCCIO_SDM                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BY43     ;            ; --       ; VCCADC                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BY45     ;            ; --       ; VCCPLLDIG_SDM                    ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BY47     ;            ; --       ; VCCPLL_SDM                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BY49     ;            ; --       ; VCCFUSEWR_SDM                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BY51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY53     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY55     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY57     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY61     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C2       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C6       ; 436        ; 3D       ; emif_hps_mem_mem_dq[27]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 217ps         ;
; C8       ; 440        ; 3D       ; emif_hps_mem_mem_dqs_n[3]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 206ps         ;
; C10      ; 444        ; 3D       ; emif_hps_mem_mem_dq[28]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 199ps         ;
; C12      ; 458        ; 3D       ; emif_hps_mem_mem_dq[13]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 189ps         ;
; C14      ; 462        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C16      ; 466        ; 3D       ; emif_hps_mem_mem_dq[10]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 169ps         ;
; C18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C20      ; 532        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C22      ; 536        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C24      ; 540        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C26      ; 554        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C28      ; 558        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C30      ; 562        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C34      ; 658        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C36      ; 654        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C38      ; 650        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C40      ; 636        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C42      ; 632        ; 3B       ; fpga_led_pio[2]                  ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; C44      ; 628        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C48      ; 754        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C50      ; 750        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C52      ; 746        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C54      ; 732        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C56      ; 728        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C58      ; 725        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; C60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C62      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA14     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA16     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA18     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA48     ;            ; --       ; VCCBAT                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CA50     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA52     ; 36         ; SDM      ; ^TEMPDIODE0An                    ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CA54     ; 24         ; SDM      ; ^RREF_SDM                        ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CA56     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA58     ; 22         ; SDM      ; SDM_IO15, AVSTx8_DATA6, AS_nRST  ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CA60     ; 15         ; SDM      ; ~CONF_DONE~                      ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CA62     ; 30         ; SDM      ; ^VREFN_ADC                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CB1      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB7      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB13     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB15     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB17     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB19     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB21     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB25     ;            ; 2D       ; VCCIO_PIO_2D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB27     ;            ; 2D       ; VCCIO_PIO_2D                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB29     ;            ; 2C       ; VCCIO_PIO_2C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB31     ;            ; 2C       ; VCCIO_PIO_2C                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB33     ;            ; 2B       ; VCCIO_PIO_2B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB35     ;            ; 2B       ; VCCIO_PIO_2B                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB37     ;            ; 2A       ; VCCIO_PIO_2A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB39     ;            ; 2A       ; VCCIO_PIO_2A                     ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CB41     ;            ; --       ; VCCIO_SDM                        ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CB43     ;            ; --       ; VCCADC                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CB45     ;            ; --       ; VCCPLLDIG_SDM                    ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; CB47     ;            ; --       ; VCCPLL_SDM                       ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CB49     ;            ; --       ; VCCFUSEWR_SDM                    ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CB51     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB53     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB57     ; 9          ; SDM      ; ^nCONFIG                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CB59     ; 16         ; SDM      ; SDM_IO13, AVSTx8_DATA5           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CB61     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC2      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC8      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC14     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC16     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC18     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC20     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC22     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC24     ;            ; 2D       ; VREFB2DN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; CC26     ;            ; 2C       ; VREFB2CN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; CC28     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CC30     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CC32     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CC34     ;            ;          ; VCCA_PLL                         ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; CC36     ;            ; 2B       ; VREFB2BN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; CC38     ;            ; 2A       ; VREFB2AN0                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; CC40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC48     ;            ; --       ; VCCBAT                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; CC50     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC52     ; 37         ; SDM      ; ^TEMPDIODE0Ap                    ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CC54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC56     ; 21         ; SDM      ; ~PWRMGT_SDA~                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CC58     ; 19         ; SDM      ; SDM_IO10, AVSTx8_DATA7           ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CC60     ; 4          ; SDM      ; ^OSC_CLK_1                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CC62     ; 29         ; SDM      ; ^VREFP_ADC                       ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CD1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD21     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD25     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD27     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD29     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD31     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD33     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD35     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD39     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD41     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE4      ; 88         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE6      ; 92         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE8      ; 96         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE10     ; 110        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE12     ; 114        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE14     ; 118        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE18     ; 184        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE20     ; 188        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE22     ; 192        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE24     ; 206        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE26     ; 210        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE28     ; 214        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE32     ; 310        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE34     ; 306        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE36     ; 302        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE38     ; 288        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE40     ; 284        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE42     ; 280        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE46     ; 406        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE48     ; 402        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE50     ; 398        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE52     ; 384        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE54     ; 380        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE56     ; 376        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CE58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE60     ; 13         ; SDM      ; ~HPS_COLD_RESET~                 ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CE62     ; 32         ; SDM      ; ^VSIGN_0                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CF1      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF3      ; 86         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF5      ; 90         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF7      ; 94         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF11     ; 112        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF13     ; 116        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF15     ; 120        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF17     ; 182        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF19     ; 186        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF21     ; 190        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF25     ; 208        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF27     ; 212        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF29     ; 216        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF31     ; 312        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF33     ; 308        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF35     ; 304        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF39     ; 286        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF41     ; 282        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF43     ; 278        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF45     ; 408        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF47     ; 404        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF49     ; 400        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF53     ; 382        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF55     ; 378        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF57     ; 374        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CF59     ; 5          ; SDM      ; ~PWRMGT_SCL~                     ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CF61     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG4      ; 89         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG6      ; 93         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG8      ; 97         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG10     ; 111        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG12     ; 115        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG14     ; 119        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG18     ; 185        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG20     ; 189        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG22     ; 193        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG24     ; 207        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG26     ; 211        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG28     ; 215        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG32     ; 311        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG34     ; 307        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG36     ; 303        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG38     ; 289        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG40     ; 285        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG42     ; 281        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG46     ; 407        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG48     ; 403        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG50     ; 399        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG52     ; 385        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG54     ; 381        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG56     ; 377        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CG58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CG60     ; 23         ; SDM      ; SDM_IO14, AVSTx8_CLK, PWRMGT_SCL ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CG62     ; 31         ; SDM      ; ^VSIGP_0                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CH1      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH3      ; 87         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH5      ; 91         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH7      ; 95         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH11     ; 113        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH13     ; 117        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH15     ; 121        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH17     ; 183        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH19     ; 187        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH21     ; 191        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH25     ; 209        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH27     ; 213        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH29     ; 217        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH31     ; 313        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH33     ; 309        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH35     ; 305        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH39     ; 287        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH41     ; 283        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH43     ; 279        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH45     ; 409        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH47     ; 405        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH49     ; 401        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH53     ; 383        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH55     ; 379        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH57     ; 375        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CH59     ; 14         ; SDM      ; ^nSTATUS                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CH61     ;            ;          ; DNU                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK1      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK3      ; 98         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK5      ; 102        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK7      ; 106        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK11     ; 124        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK13     ; 128        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK15     ; 132        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK17     ; 194        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK19     ; 198        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK21     ; 202        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK25     ; 220        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK27     ; 224        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK29     ; 228        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK31     ; 324        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK33     ; 320        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK35     ; 316        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK39     ; 298        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK41     ; 294        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK43     ; 290        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK45     ; 420        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK47     ; 416        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK49     ; 412        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK53     ; 394        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK55     ; 390        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK57     ; 386        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CK59     ; 8          ; SDM      ; ~ALTERA_AS_DATA2~                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CK61     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL4      ; 100        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL6      ; 104        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL8      ; 108        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL10     ; 122        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL12     ; 126        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL14     ; 130        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL18     ; 196        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL20     ; 200        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL22     ; 204        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL24     ; 218        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL26     ; 222        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL28     ; 226        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL32     ; 322        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL34     ; 318        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL36     ; 314        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL38     ; 300        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL40     ; 296        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL42     ; 292        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL46     ; 418        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL48     ; 414        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL50     ; 410        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL52     ; 396        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL54     ; 392        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL56     ; 388        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CL58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL60     ; 20         ; SDM      ; ~ALTERA_AS_nCSO3~                ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CL62     ; 34         ; SDM      ; ^VSIGN_1                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CM1      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM3      ; 99         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM5      ; 103        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM7      ; 107        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM11     ; 125        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM13     ; 129        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM15     ; 133        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM17     ; 195        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM19     ; 199        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM21     ; 203        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM25     ; 221        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM27     ; 225        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM29     ; 229        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM31     ; 325        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM33     ; 321        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM35     ; 317        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM39     ; 299        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM41     ; 295        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM43     ; 291        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM45     ; 421        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM47     ; 417        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM49     ; 413        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CM53     ; 395        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM55     ; 391        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM57     ; 387        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CM59     ; 18         ; SDM      ; ~ALTERA_AS_DATA3~                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CM61     ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN4      ; 101        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN6      ; 105        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN8      ; 109        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN10     ; 123        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN12     ; 127        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN14     ; 131        ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN18     ; 197        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN20     ; 201        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN22     ; 205        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN24     ; 219        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN26     ; 223        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN28     ; 227        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN32     ; 323        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN34     ; 319        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN36     ; 315        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN38     ; 301        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN40     ; 297        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN42     ; 293        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN46     ; 419        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN48     ; 415        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN50     ; 411        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN52     ; 397        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN54     ; 393        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN56     ; 389        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CN58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CN60     ; 10         ; SDM      ; ~ALTERA_AS_DATA0~                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CN62     ; 33         ; SDM      ; ^VSIGP_1                         ;               ;                             ; 0V      ; --       ;                 ; --       ; --           ; --            ;
; CP1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP5      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP7      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP11     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP13     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP15     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP17     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP19     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP21     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP25     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP27     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP29     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP31     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP33     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP35     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP39     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP41     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP43     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP45     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP47     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP49     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP53     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP55     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP57     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CP61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR4      ; 40         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR6      ; 44         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR8      ; 48         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR10     ; 62         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR12     ; 66         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR14     ; 70         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR18     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR20     ; 140        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR22     ; 144        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR24     ; 158        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR26     ; 162        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR28     ; 166        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR32     ; 262        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR34     ; 258        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR36     ; 254        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR38     ; 240        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR40     ; 236        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR42     ; 232        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR46     ; 358        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR48     ; 354        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR50     ; 350        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR52     ; 336        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR54     ; 332        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR56     ; 328        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CR58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CR60     ; 7          ; SDM      ; ~ALTERA_AS_nCSO0,ALTERA_MSEL0~   ; output, input ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CR62     ; 0          ; SDM      ; altera_reserved_tdo              ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CT1      ; 50         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT3      ; 38         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT5      ; 42         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT7      ; 46         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT11     ; 64         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT13     ; 68         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT15     ; 72         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT17     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT19     ; 138        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT21     ; 142        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT25     ; 160        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT27     ; 164        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT29     ; 168        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT31     ; 264        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT33     ; 260        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT35     ; 256        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT39     ; 238        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT41     ; 234        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT43     ; 230        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT45     ; 360        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT47     ; 356        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT49     ; 352        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CT53     ; 334        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT55     ; 330        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT57     ; 326        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CT59     ; 11         ; SDM      ; ~ALTERA_AS_CLK~                  ; output        ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CT61     ; 1          ; SDM      ; altera_reserved_tms              ; input         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CU2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU4      ; 41         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU6      ; 45         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU8      ; 49         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU10     ; 63         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU12     ; 67         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU14     ; 71         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU18     ; 137        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU20     ; 141        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU22     ; 145        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU24     ; 159        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU26     ; 163        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU28     ; 167        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU32     ; 263        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU34     ; 259        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU36     ; 255        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU38     ; 241        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU40     ; 237        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU42     ; 233        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU46     ; 359        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU48     ; 355        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU50     ; 351        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU52     ; 337        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU54     ; 333        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU56     ; 329        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CU58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CU60     ; 6          ; SDM      ; ~ALTERA_AS_DATA1~                ; bidir         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CU62     ; 2          ; SDM      ; altera_reserved_tck              ; input         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CV1      ; 51         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV3      ; 39         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV5      ; 43         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV7      ; 47         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV11     ; 65         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV13     ; 69         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV15     ; 73         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV17     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV19     ; 139        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV21     ; 143        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV25     ; 161        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV27     ; 165        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV29     ; 169        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV31     ; 265        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV33     ; 261        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV35     ; 257        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV39     ; 239        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV41     ; 235        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV43     ; 231        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV45     ; 361        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV47     ; 357        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV49     ; 353        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CV53     ; 335        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV55     ; 331        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV57     ; 327        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CV59     ; 17         ; SDM      ; ~ALTERA_AS_nCSO1,ALTERA_MSEL2~   ; output, input ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CV61     ; 3          ; SDM      ; altera_reserved_tdi              ; input         ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CW2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW6      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW8      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW10     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW12     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW14     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW18     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW20     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW22     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW24     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW26     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW28     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW32     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW34     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW36     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW38     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW40     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW42     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW46     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW48     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW50     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW52     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW54     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW56     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CW62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY3      ; 52         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY5      ; 54         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY7      ; 58         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY11     ; 76         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY13     ; 80         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY15     ; 84         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY17     ; 146        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY19     ; 150        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY21     ; 154        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY25     ; 172        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY27     ; 176        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY29     ; 180        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY31     ; 276        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY33     ; 272        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY35     ; 268        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY39     ; 250        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY41     ; 246        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY43     ; 242        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY45     ; 372        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY47     ; 368        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY49     ; 364        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CY53     ; 346        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY55     ; 342        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY57     ; 338        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; CY59     ; 12         ; SDM      ; ~ALTERA_AS_nCSO2,ALTERA_MSEL1~   ; output, input ; 1.8 V                       ; 0V      ; --       ; N               ; no       ; Off          ; --            ;
; CY61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D1       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D3       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D5       ; 434        ; 3D       ; emif_hps_mem_mem_dq[25]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 217ps         ;
; D7       ; 438        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D9       ; 442        ; 3D       ; emif_hps_mem_mem_dq[26]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 197ps         ;
; D11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D13      ; 460        ; 3D       ; emif_hps_mem_mem_dq[15]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 181ps         ;
; D15      ; 464        ; 3D       ; emif_hps_mem_mem_dqs_n[1]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 170ps         ;
; D17      ; 468        ; 3D       ; emif_hps_mem_mem_dq[12]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 164ps         ;
; D19      ; 530        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D21      ; 534        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D23      ; 538        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D27      ; 556        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D29      ; 560        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D31      ; 564        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D33      ; 660        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D35      ; 656        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D37      ; 652        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D41      ; 634        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D43      ; 630        ; 3B       ; fpga_led_pio[0]                  ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; D45      ; 626        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D47      ; 756        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D49      ; 752        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D51      ; 748        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D55      ; 730        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D57      ; 726        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D59      ; 724        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; D61      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA4      ; 53         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA6      ; 56         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA8      ; 60         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA10     ; 74         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA12     ; 78         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA14     ; 82         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA18     ; 148        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA20     ; 152        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA22     ; 156        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA24     ; 170        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA26     ; 174        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA28     ; 178        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA32     ; 274        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA34     ; 270        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA36     ; 266        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA38     ; 252        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA40     ; 248        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA42     ; 244        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA46     ; 370        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA48     ; 366        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA50     ; 362        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA52     ; 348        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA54     ; 344        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA56     ; 340        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DA58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DA62     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB1      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB3      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB5      ; 55         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB7      ; 59         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB9      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB11     ; 77         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB13     ; 81         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB15     ; 85         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB17     ; 147        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB19     ; 151        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB21     ; 155        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB23     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB25     ; 173        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB27     ; 177        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB29     ; 181        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB31     ; 277        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB33     ; 273        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB35     ; 269        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB37     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB39     ; 251        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB41     ; 247        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB43     ; 243        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB45     ; 373        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB47     ; 369        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB49     ; 365        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB51     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB53     ; 347        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB55     ; 343        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB57     ; 339        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DB59     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DB61     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC2      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC4      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC6      ; 57         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC8      ; 61         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC10     ; 75         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC12     ; 79         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC14     ; 83         ; 2D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC16     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC18     ; 149        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC20     ; 153        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC22     ; 157        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC24     ; 171        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC26     ; 175        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC28     ; 179        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC30     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC32     ; 275        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC34     ; 271        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC36     ; 267        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC38     ; 253        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC40     ; 249        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC42     ; 245        ; 2B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC44     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC46     ; 371        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC48     ; 367        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC50     ; 363        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC52     ; 349        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC54     ; 345        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC56     ; 341        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; DC58     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; DC60     ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E2       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E6       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E8       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E10      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E12      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E14      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E16      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E20      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E22      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E24      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E26      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E28      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E30      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E34      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E36      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E38      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E40      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E42      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E44      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E48      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E50      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E52      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E54      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E56      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E58      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E62      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F1       ; 833        ; HPS      ; hps_uart0_RX                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; F3       ; 853        ; HPS      ; hps_emac0_MDC                    ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; F5       ; 423        ; 3D       ; emif_hps_mem_mem_dq[17]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 194ps         ;
; F7       ; 427        ; 3D       ; emif_hps_mem_mem_dbi_n[2]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 190ps         ;
; F9       ; 431        ; 3D       ; emif_hps_mem_mem_dq[16]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 184ps         ;
; F11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F13      ; 449        ; 3D       ; emif_hps_mem_mem_dq[3]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; F15      ; 453        ; 3D       ; emif_hps_mem_mem_dqs[0]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 163ps         ;
; F17      ; 457        ; 3D       ; emif_hps_mem_mem_dq[2]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 149ps         ;
; F19      ; 519        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F21      ; 523        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F23      ; 527        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F27      ; 545        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F29      ; 549        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F31      ; 553        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F33      ; 649        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F35      ; 645        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F37      ; 641        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F41      ; 623        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F43      ; 619        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F45      ; 615        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F47      ; 745        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F49      ; 741        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F51      ; 737        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F55      ; 719        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F57      ; 715        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F59      ; 711        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; F61      ; 723        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G2       ; 841        ; HPS      ; hps_jtag_tdi                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; G4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G6       ; 425        ; 3D       ; emif_hps_mem_mem_dq[19]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 187ps         ;
; G8       ; 429        ; 3D       ; emif_hps_mem_mem_dqs[2]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 185ps         ;
; G10      ; 433        ; 3D       ; emif_hps_mem_mem_dq[18]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 178ps         ;
; G12      ; 447        ; 3D       ; emif_hps_mem_mem_dq[5]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; G14      ; 451        ; 3D       ; emif_hps_mem_mem_dbi_n[0]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 164ps         ;
; G16      ; 455        ; 3D       ; emif_hps_mem_mem_dq[0]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 151ps         ;
; G18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G20      ; 521        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G22      ; 525        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G24      ; 529        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G26      ; 543        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G28      ; 547        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G30      ; 551        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G34      ; 647        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G36      ; 643        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G38      ; 639        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G40      ; 625        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G42      ; 621        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G44      ; 617        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G48      ; 743        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G50      ; 739        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G52      ; 735        ; 3A       ; fpga_reset_n[0]                  ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; G54      ; 721        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G56      ; 717        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G58      ; 713        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; G60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; G62      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H1       ; 831        ; HPS      ; hps_gpio1_io1                    ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; H3       ; 851        ; HPS      ; hps_gpio1_io21                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; H5       ; 422        ; 3D       ; emif_hps_mem_mem_dq[21]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 195ps         ;
; H7       ; 426        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H9       ; 430        ; 3D       ; emif_hps_mem_mem_dq[20]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 184ps         ;
; H11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H13      ; 448        ; 3D       ; emif_hps_mem_mem_dq[1]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 171ps         ;
; H15      ; 452        ; 3D       ; emif_hps_mem_mem_dqs_n[0]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 162ps         ;
; H17      ; 456        ; 3D       ; emif_hps_mem_mem_dq[6]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 150ps         ;
; H19      ; 518        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H21      ; 522        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H23      ; 526        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H27      ; 544        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H29      ; 548        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H31      ; 552        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H33      ; 648        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H35      ; 644        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H37      ; 640        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H41      ; 622        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H43      ; 618        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H45      ; 614        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H47      ; 744        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H49      ; 740        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H51      ; 736        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H55      ; 718        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H57      ; 714        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H59      ; 710        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; H61      ; 722        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J2       ; 839        ; HPS      ; hps_jtag_tms                     ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; J4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J6       ; 424        ; 3D       ; emif_hps_mem_mem_dq[23]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 187ps         ;
; J8       ; 428        ; 3D       ; emif_hps_mem_mem_dqs_n[2]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 183ps         ;
; J10      ; 432        ; 3D       ; emif_hps_mem_mem_dq[22]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 176ps         ;
; J12      ; 446        ; 3D       ; emif_hps_mem_mem_dq[7]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 172ps         ;
; J14      ; 450        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J16      ; 454        ; 3D       ; emif_hps_mem_mem_dq[4]           ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 151ps         ;
; J18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J20      ; 520        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J22      ; 524        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J24      ; 528        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J26      ; 542        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J28      ; 546        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J30      ; 550        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J34      ; 646        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J36      ; 642        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J38      ; 638        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J40      ; 624        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J42      ; 620        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J44      ; 616        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J48      ; 742        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J50      ; 738        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J52      ; 734        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J54      ; 720        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J56      ; 716        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J58      ; 712        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; J60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J62      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K1       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K3       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K5       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K7       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K9       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K13      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K15      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K17      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K19      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K21      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K23      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K27      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K29      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K31      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K33      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K35      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K37      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K41      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K43      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K45      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K47      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K49      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K51      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K55      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K57      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K59      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K61      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L2       ; 837        ; HPS      ; hps_i2c1_SCL                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; L4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L6       ; 485        ; 3D       ; emif_hps_mem_mem_alert_n[0]      ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; L8       ; 489        ; 3D       ; emif_hps_mem_mem_a[13]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; L10      ; 493        ; 3D       ; emif_hps_pll_ref_clk             ; input         ; True Differential Signaling ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; L12      ; 507        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L14      ; 511        ; 3D       ; emif_hps_mem_mem_cke[0]          ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; L16      ; 515        ; 3D       ; emif_hps_mem_mem_cs_n[0]         ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; L18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L20      ; 581        ; 3C       ; emif_hps_mem_mem_dq[47]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 130ps         ;
; L22      ; 585        ; 3C       ; emif_hps_mem_mem_dqs[5]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; L24      ; 589        ; 3C       ; emif_hps_mem_mem_dq[44]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 112ps         ;
; L26      ; 603        ; 3C       ; emif_hps_mem_mem_dq[61]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 115ps         ;
; L28      ; 607        ; 3C       ; emif_hps_mem_mem_dbi_n[7]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; L30      ; 611        ; 3C       ; emif_hps_mem_mem_dq[56]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 93ps          ;
; L32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L34      ; 707        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L36      ; 703        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L38      ; 699        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L40      ; 685        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L42      ; 681        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L44      ; 677        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L48      ; 803        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L50      ; 799        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L52      ; 795        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L54      ; 781        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L56      ; 777        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L58      ; 773        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; L60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L62      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M1       ; 825        ; HPS      ; hps_emac0_RXD1                   ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; M3       ; 849        ; HPS      ; hps_gpio1_io19                   ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; M5       ; 483        ; 3D       ; emif_hps_mem_mem_ba[1]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; M7       ; 487        ; 3D       ; emif_hps_mem_mem_a[15]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; M9       ; 491        ; 3D       ; emif_hps_oct_oct_rzqin           ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; M11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M13      ; 509        ; 3D       ; emif_hps_mem_mem_ck[0]           ; output        ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; M15      ; 513        ; 3D       ; emif_hps_mem_mem_odt[0]          ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; M17      ; 517        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M19      ; 579        ; 3C       ; emif_hps_mem_mem_dq[45]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 133ps         ;
; M21      ; 583        ; 3C       ; emif_hps_mem_mem_dbi_n[5]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 124ps         ;
; M23      ; 587        ; 3C       ; emif_hps_mem_mem_dq[42]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 113ps         ;
; M25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M27      ; 605        ; 3C       ; emif_hps_mem_mem_dq[63]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; M29      ; 609        ; 3C       ; emif_hps_mem_mem_dqs[7]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 98ps          ;
; M31      ; 613        ; 3C       ; emif_hps_mem_mem_dq[62]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 89ps          ;
; M33      ; 709        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M35      ; 705        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M37      ; 701        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M41      ; 683        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M43      ; 679        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M45      ; 675        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M47      ; 805        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M49      ; 801        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M51      ; 797        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M55      ; 779        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M57      ; 775        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M59      ; 771        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; M61      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N2       ; 835        ; HPS      ; hps_gpio1_io5                    ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; N4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N6       ; 484        ; 3D       ; emif_hps_mem_mem_ba[0]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; N8       ; 488        ; 3D       ; emif_hps_mem_mem_a[14]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; N10      ; 492        ; 3D       ; emif_hps_pll_ref_clk(n)          ; input         ; True Differential Signaling ; 1.2V    ; --       ; N               ; no       ; Off          ; --            ;
; N12      ; 506        ; 3D       ; emif_hps_mem_mem_par[0]          ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; N14      ; 510        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N16      ; 514        ; 3D       ; emif_hps_mem_mem_act_n[0]        ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; N18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N20      ; 580        ; 3C       ; emif_hps_mem_mem_dq[43]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 130ps         ;
; N22      ; 584        ; 3C       ; emif_hps_mem_mem_dqs_n[5]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 121ps         ;
; N24      ; 588        ; 3C       ; emif_hps_mem_mem_dq[46]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 110ps         ;
; N26      ; 602        ; 3C       ; emif_hps_mem_mem_dq[57]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 113ps         ;
; N28      ; 606        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N30      ; 610        ; 3C       ; emif_hps_mem_mem_dq[58]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 90ps          ;
; N32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N34      ; 706        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N36      ; 702        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N38      ; 698        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N40      ; 684        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N42      ; 680        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N44      ; 676        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N48      ; 802        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N50      ; 798        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N52      ; 794        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N54      ; 780        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N56      ; 776        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N58      ; 772        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; N60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N62      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P1       ; 823        ; HPS      ; hps_emac0_TXD1                   ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; P3       ; 847        ; HPS      ; hps_sdmmc_D3                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; P5       ; 482        ; 3D       ; emif_hps_mem_mem_bg[0]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; P7       ; 486        ; 3D       ; emif_hps_mem_mem_a[16]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; P9       ; 490        ; 3D       ; emif_hps_mem_mem_a[12]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; P11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P13      ; 508        ; 3D       ; emif_hps_mem_mem_ck_n[0]         ; output        ; Differential 1.2-V SSTL     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; P15      ; 512        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P17      ; 516        ; 3D       ; emif_hps_mem_mem_reset_n[0]      ; output        ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; P19      ; 578        ; 3C       ; emif_hps_mem_mem_dq[41]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 132ps         ;
; P21      ; 582        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P23      ; 586        ; 3C       ; emif_hps_mem_mem_dq[40]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 113ps         ;
; P25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P27      ; 604        ; 3C       ; emif_hps_mem_mem_dq[59]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 103ps         ;
; P29      ; 608        ; 3C       ; emif_hps_mem_mem_dqs_n[7]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 94ps          ;
; P31      ; 612        ; 3C       ; emif_hps_mem_mem_dq[60]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 84ps          ;
; P33      ; 708        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P35      ; 704        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P37      ; 700        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P41      ; 682        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P43      ; 678        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P45      ; 674        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P47      ; 804        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P49      ; 800        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P51      ; 796        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P55      ; 778        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P57      ; 774        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P59      ; 770        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; P61      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R2       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R6       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R8       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R10      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R12      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R14      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R16      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R20      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R22      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R24      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R26      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R28      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R30      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R34      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R36      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R38      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R40      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R42      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R44      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R48      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R50      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R52      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R54      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R56      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R58      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R62      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T1       ; 821        ; HPS      ; hps_emac0_RX_CTL                 ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; T3       ; 845        ; HPS      ; hps_sdmmc_D1                     ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; T5       ; 471        ; 3D       ; emif_hps_mem_mem_dq[65]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 179ps         ;
; T7       ; 475        ; 3D       ; emif_hps_mem_mem_dbi_n[8]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 168ps         ;
; T9       ; 479        ; 3D       ; emif_hps_mem_mem_dq[66]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 157ps         ;
; T11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T13      ; 497        ; 3D       ; emif_hps_mem_mem_a[8]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; T15      ; 501        ; 3D       ; emif_hps_mem_mem_a[4]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; T17      ; 505        ; 3D       ; emif_hps_mem_mem_a[0]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; T19      ; 567        ; 3C       ; emif_hps_mem_mem_dq[37]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 124ps         ;
; T21      ; 571        ; 3C       ; emif_hps_mem_mem_dbi_n[4]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 116ps         ;
; T23      ; 575        ; 3C       ; emif_hps_mem_mem_dq[32]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 103ps         ;
; T25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T27      ; 593        ; 3C       ; emif_hps_mem_mem_dq[49]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 90ps          ;
; T29      ; 597        ; 3C       ; emif_hps_mem_mem_dqs[6]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 85ps          ;
; T31      ; 601        ; 3C       ; emif_hps_mem_mem_dq[50]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 71ps          ;
; T33      ; 697        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T35      ; 693        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T37      ; 689        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T41      ; 671        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T43      ; 667        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T45      ; 663        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T47      ; 793        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T49      ; 789        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T51      ; 785        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T55      ; 767        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T57      ; 763        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T59      ; 759        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; T61      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U2       ; 829        ; HPS      ; hps_emac0_RXD3                   ; input         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; U4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U6       ; 473        ; 3D       ; emif_hps_mem_mem_dq[67]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; U8       ; 477        ; 3D       ; emif_hps_mem_mem_dqs[8]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 159ps         ;
; U10      ; 481        ; 3D       ; emif_hps_mem_mem_dq[64]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 151ps         ;
; U12      ; 495        ; 3D       ; emif_hps_mem_mem_a[10]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; U14      ; 499        ; 3D       ; emif_hps_mem_mem_a[6]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; U16      ; 503        ; 3D       ; emif_hps_mem_mem_a[2]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; U18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U20      ; 569        ; 3C       ; emif_hps_mem_mem_dq[33]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; U22      ; 573        ; 3C       ; emif_hps_mem_mem_dqs[4]          ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 115ps         ;
; U24      ; 577        ; 3C       ; emif_hps_mem_mem_dq[34]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 106ps         ;
; U26      ; 591        ; 3C       ; emif_hps_mem_mem_dq[53]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 100ps         ;
; U28      ; 595        ; 3C       ; emif_hps_mem_mem_dbi_n[6]        ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 97ps          ;
; U30      ; 599        ; 3C       ; emif_hps_mem_mem_dq[48]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 85ps          ;
; U32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U34      ; 695        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U36      ; 691        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U38      ; 687        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U40      ; 673        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U42      ; 669        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U44      ; 665        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U48      ; 791        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U50      ; 787        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U52      ; 783        ; 3A       ; fpga_clk_100[0]                  ; input         ; 1.2 V                       ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; U54      ; 769        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U56      ; 765        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U58      ; 761        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; U60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U62      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V1       ; 819        ; HPS      ; hps_emac0_TX_CTL                 ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; V3       ; 843        ; HPS      ; hps_sdmmc_CMD                    ; bidir         ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; On           ; --            ;
; V5       ; 470        ; 3D       ; emif_hps_mem_mem_dq[69]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 179ps         ;
; V7       ; 474        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V9       ; 478        ; 3D       ; emif_hps_mem_mem_dq[68]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 157ps         ;
; V11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V13      ; 496        ; 3D       ; emif_hps_mem_mem_a[9]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; V15      ; 500        ; 3D       ; emif_hps_mem_mem_a[5]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; V17      ; 504        ; 3D       ; emif_hps_mem_mem_a[1]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; V19      ; 566        ; 3C       ; emif_hps_mem_mem_dq[35]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 123ps         ;
; V21      ; 570        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V23      ; 574        ; 3C       ; emif_hps_mem_mem_dq[36]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 101ps         ;
; V25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V27      ; 592        ; 3C       ; emif_hps_mem_mem_dq[55]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 90ps          ;
; V29      ; 596        ; 3C       ; emif_hps_mem_mem_dqs_n[6]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 83ps          ;
; V31      ; 600        ; 3C       ; emif_hps_mem_mem_dq[54]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 72ps          ;
; V33      ; 696        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V35      ; 692        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V37      ; 688        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V41      ; 670        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V43      ; 666        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V45      ; 662        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V47      ; 792        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V49      ; 788        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V51      ; 784        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V55      ; 766        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V57      ; 762        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V59      ; 758        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; V61      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W2       ; 827        ; HPS      ; hps_emac0_TXD3                   ; output        ; 1.8 V                       ; 0V      ; --       ; Y               ; no       ; Off          ; --            ;
; W4       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W6       ; 472        ; 3D       ; emif_hps_mem_mem_dq[71]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 167ps         ;
; W8       ; 476        ; 3D       ; emif_hps_mem_mem_dqs_n[8]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 158ps         ;
; W10      ; 480        ; 3D       ; emif_hps_mem_mem_dq[70]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 150ps         ;
; W12      ; 494        ; 3D       ; emif_hps_mem_mem_a[11]           ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; W14      ; 498        ; 3D       ; emif_hps_mem_mem_a[7]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; W16      ; 502        ; 3D       ; emif_hps_mem_mem_a[3]            ; output        ; SSTL-12                     ; 1.2V    ; --       ; Y               ; no       ; Off          ; --            ;
; W18      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W20      ; 568        ; 3C       ; emif_hps_mem_mem_dq[39]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 120ps         ;
; W22      ; 572        ; 3C       ; emif_hps_mem_mem_dqs_n[4]        ; bidir         ; Differential 1.2-V POD      ; 1.2V    ; --       ; Y               ; no       ; Off          ; 114ps         ;
; W24      ; 576        ; 3C       ; emif_hps_mem_mem_dq[38]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 103ps         ;
; W26      ; 590        ; 3C       ; emif_hps_mem_mem_dq[51]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 99ps          ;
; W28      ; 594        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W30      ; 598        ; 3C       ; emif_hps_mem_mem_dq[52]          ; bidir         ; 1.2-V POD                   ; 1.2V    ; --       ; Y               ; no       ; Off          ; 80ps          ;
; W32      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W34      ; 694        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W36      ; 690        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W38      ; 686        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W40      ; 672        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W42      ; 668        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W44      ; 664        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W46      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W48      ; 790        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W50      ; 786        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W52      ; 782        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W54      ; 768        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W56      ; 764        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W58      ; 760        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; --            ;
; W60      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W62      ;            ;          ; NC                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y1       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y3       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y5       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y7       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y9       ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y11      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y13      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y15      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y17      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y19      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y21      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y23      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y25      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y27      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y29      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y31      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y33      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y35      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y37      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y39      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y41      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y43      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y45      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y47      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y49      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y51      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y53      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y55      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y57      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y59      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y61      ;            ;          ; GND                              ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
+----------+------------+----------+----------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+
;                                                                                         ;                                                                                               ;
+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst              ;                                                                                               ;
;     -- IOPLL Location                                                                   ; IOPLL_X240_Y211_N303                                                                          ;
;     -- IOPLL Type                                                                       ; I/O Bank                                                                                      ;
;     -- IOPLL Bandwidth                                                                  ; High                                                                                          ;
;         -- IOPLL Bandwidth Range                                                        ; 2430000 to 1390000 Hz                                                                         ;
;     -- IOPLL Reference Clock Frequency                                                  ; 10008 ps                                                                                      ;
;     -- IOPLL VCO Frequency                                                              ; 834 ps                                                                                        ;
;     -- IOPLL Operation Mode                                                             ; direct                                                                                        ;
;     -- M Counter                                                                        ; 12                                                                                            ;
;     -- N Counter                                                                        ; 1                                                                                             ;
;     -- PLL Refclk Select                                                                ;                                                                                               ;
;             -- PLL Reference Clock Input 0 source                                       ; pll_clkin_src_refclkin                                                                        ;
;             -- PLL Reference Clock Input 1 source                                       ; pll_clkin_src_refclkin                                                                        ;
;             -- CLKIN(0) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(1) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(2) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(3) source                                                          ; N/A                                                                                           ;
;             -- CORE_REFCLK source                                                       ; N/A                                                                                           ;
;             -- PLL_CASCADE_IN source                                                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3 ;
;     -- PLL Output Counter 0                                                             ;                                                                                               ;
;             -- Output Clock Frequency                                                   ; 3336 ps                                                                                       ;
;             -- Duty Cycle                                                               ; 50                                                                                            ;
;             -- Phase Shift                                                              ; 0 ps                                                                                          ;
;             -- C Counter Odd Divider Even Duty Enable                                   ; Off                                                                                           ;
;             -- C Counter                                                                ; 4                                                                                             ;
;             -- C Counter PH Mux PRST                                                    ; 0                                                                                             ;
;             -- C Counter PRST                                                           ; 1                                                                                             ;
;     -- PLL Output Counter 1                                                             ;                                                                                               ;
;             -- Output Clock Frequency                                                   ; 3336 ps                                                                                       ;
;             -- Duty Cycle                                                               ; 50                                                                                            ;
;             -- Phase Shift                                                              ; 0 ps                                                                                          ;
;             -- C Counter Odd Divider Even Duty Enable                                   ; Off                                                                                           ;
;             -- C Counter                                                                ; 4                                                                                             ;
;             -- C Counter PH Mux PRST                                                    ; 0                                                                                             ;
;             -- C Counter PRST                                                           ; 1                                                                                             ;
;     -- PLL Output Counter 2                                                             ;                                                                                               ;
;             -- Output Clock Frequency                                                   ; 3336 ps                                                                                       ;
;             -- Duty Cycle                                                               ; 50                                                                                            ;
;             -- Phase Shift                                                              ; 0 ps                                                                                          ;
;             -- C Counter Odd Divider Even Duty Enable                                   ; Off                                                                                           ;
;             -- C Counter                                                                ; 4                                                                                             ;
;             -- C Counter PH Mux PRST                                                    ; 0                                                                                             ;
;             -- C Counter PRST                                                           ; 1                                                                                             ;
;     -- PLL Output Counter 3                                                             ;                                                                                               ;
;             -- Output Clock Frequency                                                   ; 3336 ps                                                                                       ;
;             -- Duty Cycle                                                               ; 50                                                                                            ;
;             -- Phase Shift                                                              ; 0 ps                                                                                          ;
;             -- C Counter Odd Divider Even Duty Enable                                   ; Off                                                                                           ;
;             -- C Counter                                                                ; 4                                                                                             ;
;             -- C Counter PH Mux PRST                                                    ; 0                                                                                             ;
;             -- C Counter PRST                                                           ; 1                                                                                             ;
;     -- PLL Output Counter 4                                                             ;                                                                                               ;
;             -- Output Clock Frequency                                                   ; 3336 ps                                                                                       ;
;             -- Duty Cycle                                                               ; 50                                                                                            ;
;             -- Phase Shift                                                              ; 0 ps                                                                                          ;
;             -- C Counter Odd Divider Even Duty Enable                                   ; Off                                                                                           ;
;             -- C Counter                                                                ; 4                                                                                             ;
;             -- C Counter PH Mux PRST                                                    ; 0                                                                                             ;
;             -- C Counter PRST                                                           ; 1                                                                                             ;
;                                                                                         ;                                                                                               ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;                                                                                               ;
;     -- IOPLL Location                                                                   ; IOPLL_X186_Y211_N303                                                                          ;
;     -- IOPLL Type                                                                       ; I/O Bank                                                                                      ;
;     -- IOPLL Bandwidth                                                                  ; High                                                                                          ;
;         -- IOPLL Bandwidth Range                                                        ; 2430000 to 1390000 Hz                                                                         ;
;     -- IOPLL Reference Clock Frequency                                                  ; 10008 ps                                                                                      ;
;     -- IOPLL VCO Frequency                                                              ; 834 ps                                                                                        ;
;     -- IOPLL Operation Mode                                                             ; direct                                                                                        ;
;     -- M Counter                                                                        ; 12                                                                                            ;
;     -- N Counter                                                                        ; 1                                                                                             ;
;     -- PLL Refclk Select                                                                ;                                                                                               ;
;             -- PLL Reference Clock Input 0 source                                       ; pll_clkin_src_refclkin                                                                        ;
;             -- PLL Reference Clock Input 1 source                                       ; pll_clkin_src_refclkin                                                                        ;
;             -- CLKIN(0) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(1) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(2) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(3) source                                                          ; N/A                                                                                           ;
;             -- CORE_REFCLK source                                                       ; N/A                                                                                           ;
;             -- PLL_CASCADE_IN source                                                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate   ;
;                                                                                         ;                                                                                               ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;                                                                                               ;
;     -- IOPLL Location                                                                   ; IOPLL_X227_Y211_N303                                                                          ;
;     -- IOPLL Type                                                                       ; I/O Bank                                                                                      ;
;     -- IOPLL Bandwidth                                                                  ; High                                                                                          ;
;         -- IOPLL Bandwidth Range                                                        ; 2430000 to 1390000 Hz                                                                         ;
;     -- IOPLL Reference Clock Frequency                                                  ; 10008 ps                                                                                      ;
;     -- IOPLL VCO Frequency                                                              ; 834 ps                                                                                        ;
;     -- IOPLL Operation Mode                                                             ; direct                                                                                        ;
;     -- M Counter                                                                        ; 12                                                                                            ;
;     -- N Counter                                                                        ; 1                                                                                             ;
;     -- PLL Refclk Select                                                                ;                                                                                               ;
;             -- PLL Reference Clock Input 0 source                                       ; pll_clkin_src_refclkin                                                                        ;
;             -- PLL Reference Clock Input 1 source                                       ; pll_clkin_src_refclkin                                                                        ;
;             -- CLKIN(0) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(1) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(2) source                                                          ; N/A                                                                                           ;
;             -- CLKIN(3) source                                                          ; N/A                                                                                           ;
;             -- CORE_REFCLK source                                                       ; N/A                                                                                           ;
;             -- PLL_CASCADE_IN source                                                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk             ;
;                                                                                         ;                                                                                               ;
+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                           ;
+----------------------------------------------------+------+------------------------+
; I/O Standard                                       ; Load ; Termination Resistance ;
+----------------------------------------------------+------+------------------------+
; 1.2 V                                              ; 0 pF ; Not Available          ;
; SSTL-12                                            ; 0 pF ; Not Available          ;
; Differential 1.2-V SSTL                            ; 0 pF ; Not Available          ;
; 1.2-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.2-V POD                             ; 0 pF ; Not Available          ;
; 1.2-V HSTL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSTL                            ; 0 pF ; Not Available          ;
; 1.2-V HSUL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSUL                            ; 0 pF ; Not Available          ;
; Differential LVPECL                                ; 0 pF ; 100 Ohm (Differential) ;
; 1.0 V                                              ; 0 pF ; Not Available          ;
; 1.5 V                                              ; 0 pF ; Not Available          ;
; 1.8 V                                              ; 0 pF ; Not Available          ;
; 2.5 V                                              ; 0 pF ; Not Available          ;
; LVDS                                               ; 0 pF ; 100 Ohm (Differential) ;
; 3.0-V LVTTL                                        ; 0 pF ; Not Available          ;
; 3.0-V LVCMOS                                       ; 0 pF ; Not Available          ;
; High Speed Differential I/O                        ; 0 pF ; Not Available          ;
; Current Mode Logic (CML)                           ; 0 pF ; 50 Ohm (Parallel)      ;
; HCSL                                               ; 0 pF ; Not Available          ;
; True Differential Signaling                        ; 0 pF ; Not Available          ;
; 0.9-V LVCMOS                                       ; 0 pF ; Not Available          ;
; A-Tile Differential Signaling                      ; 0 pF ; Not Available          ;
; A-Tile Differential Clock Signalling               ; 0 pF ; Not Available          ;
; A-Tile Extended Differential Common Mode Signaling ; 0 pF ; Not Available          ;
+----------------------------------------------------+------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                                                     ;
+-----------------------------+-----------------------------------------------------------------------------------------------+
; Pin Name                    ; Reason                                                                                        ;
+-----------------------------+-----------------------------------------------------------------------------------------------+
; refclk_bti                  ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; fpga_led_pio[0]             ; Missing termination setting                                                                   ;
; fpga_led_pio[1]             ; Missing termination setting                                                                   ;
; fpga_led_pio[2]             ; Missing termination setting                                                                   ;
; fpga_led_pio[3]             ; Missing termination setting                                                                   ;
; emif_hps_mem_mem_reset_n[0] ; Missing termination setting                                                                   ;
; led                         ; Missing termination setting                                                                   ;
; hps_i2c1_SDA                ; Missing slew rate                                                                             ;
; hps_i2c1_SCL                ; Missing slew rate                                                                             ;
+-----------------------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+----------------------------+
; Name                                                                                                                                                                                                                                                                                                         ; Location                     ; Fan-Out ; Usage                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|conf_reset                                                                                                                                                                                                                               ; SDMGPIOOUT_X14_Y0_N15        ; 34      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|collect_data                                                                                                                                                        ; Unassigned                   ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[0].sm1|regoutff~_wirecell ; Unassigned                   ; 1       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run                                                                                                                                                     ; Unassigned                   ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena                                                                                                                                               ; Unassigned                   ; 38      ; Write enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|final_trigger_set~0                                                                                                                         ; Unassigned                   ; 19      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i139~2                                                                                                                                      ; Unassigned                   ; 10      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i15                                                                                                                                         ; Unassigned                   ; 33      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i99~0                                                                                                                                       ; Unassigned                   ; 27      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig~1                                                                                                                ; Unassigned                   ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|last_buffer_write_address_sig[8]~1                                                                                                          ; Unassigned                   ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|i7                                                                                                                                                         ; Unassigned                   ; 8       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|i106~1                                                                                                                        ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|i42~0                                                                                                                         ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|reset_sync_acq[2]                                                                                                             ; Unassigned                   ; 7       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out                                                                                                        ; Unassigned                   ; 291     ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated|rtl~0                                                                         ; Unassigned                   ; 19      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|altdpram_outclocken                                                                                                                                                ; Unassigned                   ; 19      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|altsyncram_clocken1                                                                                                                                                ; Unassigned                   ; 35      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                                                                                                       ; Unassigned                   ; 228     ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|i62~1                                                                                                                                                   ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|i70~5                                                                                                                                                   ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i198                                                                                                                                                               ; Unassigned                   ; 32      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i298~1                                                                                                                                                             ; Unassigned                   ; 32      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i366~1                                                                                                                                                             ; Unassigned                   ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i5                                                                                                                                                                 ; Unassigned                   ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                                                                          ; Unassigned                   ; 87      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_shift_enable~1                                                                                                                                              ; Unassigned                   ; 17      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|acq_buf_read_reset~0                                                                                      ; Unassigned                   ; 9       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|lpm_counter_acq_data_clocken~0                                                                            ; Unassigned                   ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|offload_shift_ena~_wirecell                                                                               ; Unassigned                   ; 6       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_offload_shift_ena~_wirecell                                                                        ; Unassigned                   ; 5       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc|i41~0                                                                                                                                     ; Unassigned                   ; 13      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_calc_reset                                                                                                                                             ; Unassigned                   ; 13      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[0]~0                                                                                                                                         ; Unassigned                   ; 16      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|conf_reset                                                                                                                                                                                                                           ; SDMGPIOOUT_X14_Y0_N14        ; 4       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                                                                           ; SDMJTAGELA_X11_Y0_N4         ; 568     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                                                                           ; SDMJTAGELA_X11_Y0_N4         ; 23      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms~_wirecell                                                                                                                                                                                                                                 ; Unassigned                   ; 2       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|Decoder_0~0                                                                                                                                                                                                                  ; Unassigned                   ; 10      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                      ; Unassigned                   ; 25      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i106~2                                                                                                                                                                                                          ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i98~1                                                                                                                                                                                                           ; Unassigned                   ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~2                                                                                                                                                                                                            ; Unassigned                   ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i103                                                                                                                                                                                                                         ; Unassigned                   ; 2       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i105~0                                                                                                                                                                                                                       ; Unassigned                   ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i284~3                                                                                                                                                                                                                       ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i303~1                                                                                                                                                                                                                       ; Unassigned                   ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i445                                                                                                                                                                                                                         ; Unassigned                   ; 1       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~1                                                                                                                                                                                              ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                                                                                                                                                                                                                ; Unassigned                   ; 21      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]~1                                                                                                                                                                                                              ; Unassigned                   ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~1                                                                                                                                                                                                                ; Unassigned                   ; 9       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[10]                                                                                                                                                                                                                 ; Unassigned                   ; 12      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[10]~0                                                                                                                                                                                                               ; Unassigned                   ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1                                                                                                                                                                                                           ; Unassigned                   ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                                                                              ; Unassigned                   ; 186     ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reset_ena_reg                                                                                                                                                                                                                ; Unassigned                   ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                                                                          ; Unassigned                   ; 13      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                                                                         ; Unassigned                   ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                                                                                                                                                                                                          ; Unassigned                   ; 86      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                          ; Unassigned                   ; 119     ; Async. clear               ;
; fpga_clk_100[0]                                                                                                                                                                                                                                                                                              ; PIN_U52                      ; 1738    ; Clock                      ;
; fpga_reset_n[0]                                                                                                                                                                                                                                                                                              ; PIN_G52                      ; 33      ; Sync. clear                ;
; fpga_reset_n_debounce_inst|i72~0                                                                                                                                                                                                                                                                             ; Unassigned                   ; 32      ; Clock enable               ;
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|HPS_IOB_7_O                                                                                                                                                                                                                               ; HPSHPS_X280_Y211_N1          ; 1       ; Output enable              ;
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|HPS_IOB_8_O                                                                                                                                                                                                                               ; HPSHPS_X280_Y211_N1          ; 1       ; Output enable              ;
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_0_rvalid                                                                                                                                                                                                                             ; HPSMPFE_X172_Y209_N0         ; 102     ; Clock enable, Write enable ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OEB_OUT                                                                                                                                                                                                    ; PSEUDODIFFOUT_X239_Y211_N135 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OE_OUT                                                                                                                                                                                                     ; PSEUDODIFFOUT_X239_Y211_N135 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X226_Y211_N262 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X226_Y211_N262 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X226_Y211_N75  ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X226_Y211_N75  ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X227_Y211_N186 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X227_Y211_N186 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X226_Y211_N449 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X226_Y211_N449 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X186_Y211_N186 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X186_Y211_N186 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X185_Y211_N449 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X185_Y211_N449 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X185_Y211_N262 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X185_Y211_N262 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X185_Y211_N75  ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X185_Y211_N75  ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                           ; PSEUDODIFFOUT_X240_Y211_N186 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                            ; PSEUDODIFFOUT_X240_Y211_N186 ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X226_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X226_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X227_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X226_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X239_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X239_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X239_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X239_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[4]                                                                                                                                                                       ; IO12LANE_X239_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X239_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[4]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[5]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[7]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X239_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[4]                                                                                                                                                                       ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[5]                                                                                                                                                                       ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[7]                                                                                                                                                                       ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X239_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X186_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X185_Y211_N374      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X185_Y211_N187      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X185_Y211_N0        ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[0]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[10]                                                                                                                                                                      ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[11]                                                                                                                                                                      ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[1]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[2]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[3]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[6]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[8]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|data_oe[9]                                                                                                                                                                       ; IO12LANE_X240_Y211_N111      ; 1       ; Output enable              ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_burst_uncompressor|burst_uncompress_busy~_wirecell                                                                                                                                                                                            ; Unassigned                   ; 9       ; Sync. clear                ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_burst_uncompressor|first_packet_beat~0                                                                                                                                                                                                        ; Unassigned                   ; 5       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_burst_uncompressor|internal_sclr                                                                                                                                                                                                              ; Unassigned                   ; 1       ; Sync. clear                ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i1338                                                                                                                                                                                                    ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i2131                                                                                                                                                                                                    ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i2924                                                                                                                                                                                                    ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i3717                                                                                                                                                                                                    ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i4510                                                                                                                                                                                                    ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i5303                                                                                                                                                                                                    ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i545~0                                                                                                                                                                                                   ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i6630~1                                                                                                                                                                                                  ; Unassigned                   ; 6       ; Clock enable               ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|internal_sclr                                                                                                                                                                                            ; Unassigned                   ; 9       ; Sync. clear                ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem[0][197]~_wirecell                                                                                                                                                                                    ; Unassigned                   ; 2       ; Sync. clear                ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|arready~0                                                                                                                                                                                                                          ; Unassigned                   ; 35      ; Clock enable               ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|internal_sclr                                                                                                                                                                                                                      ; Unassigned                   ; 1       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|i413~0                                                                                                                                                                                                                      ; Unassigned                   ; 15      ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|internal_sclr                                                                                                                                                                                                               ; Unassigned                   ; 16      ; Sync. clear                ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arready~1                                                                                                                                                                                                                                         ; Unassigned                   ; 34      ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awready~0                                                                                                                                                                                                                                         ; Unassigned                   ; 33      ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|i958~0                                                                                                                                                                                                                                            ; Unassigned                   ; 11      ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|internal_sclr                                                                                                                                                                                                                                     ; Unassigned                   ; 16      ; Sync. clear                ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wready~0                                                                                                                                                                                                                                          ; Unassigned                   ; 38      ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|i19~1                                                                                                                                                                                                                                        ; Unassigned                   ; 2       ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|i498~0                                                                                                                                                                                                                                       ; Unassigned                   ; 2       ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|internal_sclr                                                                                                                                                                                                                                ; Unassigned                   ; 8       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|i19~1                                                                                                                                                                                                                                        ; Unassigned                   ; 3       ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|i498~0                                                                                                                                                                                                                                       ; Unassigned                   ; 2       ; Clock enable               ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|internal_sclr                                                                                                                                                                                                                                ; Unassigned                   ; 9       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                        ; Unassigned                   ; 5       ; Clock enable               ;
; soc_inst|mm_interconnect_1|cmd_mux|update_grant~0                                                                                                                                                                                                                                                            ; Unassigned                   ; 5       ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|i87                                                                                                                                                                                                                                                 ; Unassigned                   ; 32      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|internal_sclr                                                                                                                                                                                                                                       ; Unassigned                   ; 2       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|i294~1                                                                                                                                                                                                                                                ; Unassigned                   ; 20      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|internal_sclr                                                                                                                                                                                                                                         ; Unassigned                   ; 2       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|i113~0                                                                                                                                                                                                                                            ; Unassigned                   ; 15      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|internal_sclr                                                                                                                                                                                                                                     ; Unassigned                   ; 1       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i1587~0                                                                                                                                                                                                 ; Unassigned                   ; 40      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i606~0                                                                                                                                                                                                  ; Unassigned                   ; 53      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                                                                                                                                           ; Unassigned                   ; 96      ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|i510~1                                                                                                                                                                                                                                   ; Unassigned                   ; 35      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|internal_sclr                                                                                                                                                                                                                            ; Unassigned                   ; 2       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i2219~0                                                                                                                                                                                    ; Unassigned                   ; 30      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i954~0                                                                                                                                                                                     ; Unassigned                   ; 15      ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i954~1                                                                                                                                                                                     ; Unassigned                   ; 8       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i954~2                                                                                                                                                                                     ; Unassigned                   ; 34      ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i961~0                                                                                                                                                                                     ; Unassigned                   ; 74      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                                                                                                                              ; Unassigned                   ; 57      ; Sync. clear                ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|i643~0                                                                                                                                                                                                                                ; Unassigned                   ; 4       ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|in_ready~1                                                                                                                                                                                                                            ; Unassigned                   ; 10      ; Clock enable               ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|internal_sclr                                                                                                                                                                                                                         ; Unassigned                   ; 4       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|i87                                                                                                                                                                                                                                                     ; Unassigned                   ; 4       ; Clock enable               ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|internal_sclr                                                                                                                                                                                                                                           ; Unassigned                   ; 2       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|i294~1                                                                                                                                                                                                                                                    ; Unassigned                   ; 19      ; Clock enable               ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|internal_sclr                                                                                                                                                                                                                                             ; Unassigned                   ; 2       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|i113~0                                                                                                                                                                                                                                                ; Unassigned                   ; 11      ; Clock enable               ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|internal_sclr                                                                                                                                                                                                                                         ; Unassigned                   ; 1       ; Sync. clear                ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i1619~0                                                                                                                                                                                                     ; Unassigned                   ; 37      ; Clock enable               ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i613~0                                                                                                                                                                                                      ; Unassigned                   ; 24      ; Clock enable               ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                                                                                                                                               ; Unassigned                   ; 64      ; Sync. clear                ;
; soc_inst|mm_interconnect_2|axi_conduit_merger_0_altera_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|internal_sclr                                                                                                                                                                               ; Unassigned                   ; 1       ; Sync. clear                ;
; soc_inst|mm_interconnect_2|msgdma_0_mm_read_limiter|internal_sclr                                                                                                                                                                                                                                            ; Unassigned                   ; 4       ; Sync. clear                ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i236~2                                                                                                                                                                                                                                          ; Unassigned                   ; 32      ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i236~9                                                                                                                                                                                                                                          ; Unassigned                   ; 15      ; Sync. clear                ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i418~0                                                                                                                                                                                                                                          ; Unassigned                   ; 35      ; Sync. clear                ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i418~10                                                                                                                                                                                                                                         ; Unassigned                   ; 8       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i418~2                                                                                                                                                                                                                                          ; Unassigned                   ; 6       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i418~8                                                                                                                                                                                                                                          ; Unassigned                   ; 8       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block|i418~9                                                                                                                                                                                                                                          ; Unassigned                   ; 8       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0                                                                                                                                                                                                                                 ; Unassigned                   ; 3       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|i26~0                                                                                                                                                                                                            ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|i56~0                                                                                                                                                                                                            ; Unassigned                   ; 7       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|i82~0                                                                                                                                                                                                            ; Unassigned                   ; 26      ; Sync. clear                ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|i82~1                                                                                                                                                                                                            ; Unassigned                   ; 8       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|write_en~0                                                                                                                                                                                                                             ; Unassigned                   ; 44      ; Write enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1                                                                                                                                                                                                                                                         ; Unassigned                   ; 30      ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i276~1                                                                                                                                                                                                                                                         ; Unassigned                   ; 11      ; Sync. clear                ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i276~2                                                                                                                                                                                                                                                         ; Unassigned                   ; 3       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i276~3                                                                                                                                                                                                                                                         ; Unassigned                   ; 8       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i294~0                                                                                                                                                                                                                                                         ; Unassigned                   ; 6       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~2                                                                                                                                                                                                   ; Unassigned                   ; 3       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rtl~14                                                                                                                                                                                                             ; Unassigned                   ; 33      ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rtl~30                                                                                                                                                                                                             ; Unassigned                   ; 1       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter|i19~1                                                                                                                                                                                                ; Unassigned                   ; 5       ; Clock enable               ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr|i14~1                                                                                                                                                                                                       ; Unassigned                   ; 5       ; Clock enable               ;
; soc_inst|pio_1|pio_1|i14~1                                                                                                                                                                                                                                                                                   ; Unassigned                   ; 4       ; Clock enable               ;
; system_reset_n~1                                                                                                                                                                                                                                                                                             ; Unassigned                   ; 56      ; Async. clear               ;
; system_reset_n~1_wirecell                                                                                                                                                                                                                                                                                    ; Unassigned                   ; 59      ; Sync. clear                ;
; uut|i115~0                                                                                                                                                                                                                                                                                                   ; Unassigned                   ; 11      ; Sync. clear                ;
; uut|i115~1                                                                                                                                                                                                                                                                                                   ; Unassigned                   ; 11      ; Clock enable               ;
; uut|i126~0                                                                                                                                                                                                                                                                                                   ; Unassigned                   ; 11      ; Sync. clear                ;
; uut|i126~6                                                                                                                                                                                                                                                                                                   ; Unassigned                   ; 11      ; Clock enable               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                  ;
+-------------------------------------------------------+---------------------------+--------------------------+
; Statistic                                             ; |                         ; auto_fab_0               ;
+-------------------------------------------------------+---------------------------+--------------------------+
; ALMs needed [=A-B+C]                                  ; 1520.8 / 487200 ( < 1 % ) ; 505.3 / 487200 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 1712.5 / 487200 ( < 1 % ) ; 600.0 / 487200 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 206.5 / 487200 ( < 1 % )  ; 106.6 / 487200 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 14.8 / 487200 ( < 1 % )   ; 11.9 / 487200 ( < 1 % )  ;
; ALMs used for memory                                  ; 0.0                       ; 0.0                      ;
; Combinational ALUTs                                   ; 2184                      ; 539                      ;
; Dedicated Logic Registers                             ; 2158 / 1948800 ( < 1 % )  ; 1024 / 1948800 ( < 1 % ) ;
; I/O Registers                                         ; 0                         ; 0                        ;
; Block Memory Bits                                     ; 24576                     ; 17920                    ;
; M20Ks                                                 ; 4 / 7110 ( < 1 % )        ; 1 / 7110 ( < 1 % )       ;
; DSP Blocks                                            ; 0 / 4510 ( 0 % )          ; 0 / 4510 ( 0 % )         ;
; Pins                                                  ; 189                       ; 0                        ;
; IOPLLs                                                ; 3                         ; 0                        ;
;                                                       ;                           ;                          ;
; Region Placement                                      ; -                         ; -                        ;
;                                                       ;                           ;                          ;
; Partition Ports                                       ;                           ;                          ;
;     -- Input Ports                                    ; 146                       ; 141                      ;
;     -- Output Ports                                   ; 45                        ; 5                        ;
;                                                       ;                           ;                          ;
; Connections                                           ;                           ;                          ;
;     -- Input Connections                              ; 668                       ; 36                       ;
;     -- Registered Input Connections                   ; 132                       ; 1                        ;
;     -- Output Connections                             ; 36                        ; 668                      ;
;     -- Registered Output Connections                  ; 33                        ; 593                      ;
;                                                       ;                           ;                          ;
; Internal Connections                                  ;                           ;                          ;
;     -- Total Connections                              ; 24235                     ; 6081                     ;
;     -- Registered Connections                         ; 4979                      ; 3834                     ;
;                                                       ;                           ;                          ;
; External Connections                                  ;                           ;                          ;
;     -- |                                              ; 0                         ; 704                      ;
;     -- auto_fab_0                                     ; 704                       ; 0                        ;
+-------------------------------------------------------+---------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                    ;
+----------------------------------------------------------------------------+----------------------+---------+--------------------------+
; Name                                                                       ; Location             ; Fan-Out ; Clock Region             ;
+----------------------------------------------------------------------------+----------------------+---------+--------------------------+
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_rst ; HPSHPS_X280_Y211_N1  ; 1       ; Sector (4, 4)            ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck         ; SDMJTAGELA_X11_Y0_N4 ; 568     ; Sectors (3, 3) to (4, 4) ;
; fpga_clk_100[0]                                                            ; PIN_U52              ; 1770    ; Sectors (2, 3) to (5, 4) ;
+----------------------------------------------------------------------------+----------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                               ;
+---------------------------------------------------+-------------------------------------------------------------------------------+
; Property                                          ; Value                                                                         ;
+---------------------------------------------------+-------------------------------------------------------------------------------+
; Name                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_rst    ;
;     -- Source Node                                ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module ;
;     -- Source Type                                ; HPS HPS                                                                       ;
;     -- Source Location                            ; HPSHPS_X280_Y211_N1                                                           ;
;     -- Fan-Out                                    ; 1                                                                             ;
;     -- Promotion Reason                           ; Mandatory                                                                     ;
;     -- Clock Region                               ; Sector (4, 4)                                                                 ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                               ;
;     -- Clock Region Bounding Box                  ; (226, 167) to (279, 207)                                                      ;
;     -- Clock Region Constraint                    ; SX4 SY4 SX4 SY4                                                               ;
;     -- Terminating Spine Index                    ; 29                                                                            ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                  ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                  ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                  ;
;                                                   ;                                                                               ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck            ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                ;
;     -- Source Type                                ; SDM JTAG ELA block                                                            ;
;     -- Source Location                            ; SDMJTAGELA_X11_Y0_N4                                                          ;
;     -- Fan-Out                                    ; 568                                                                           ;
;     -- Promotion Reason                           ; Mandatory                                                                     ;
;     -- Clock Region                               ; Sectors (3, 3) to (4, 4)                                                      ;
;     -- Clock Partition Ownership for Preservation ; auto_fab_0                                                                    ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                               ;
;     -- Clock Region Bounding Box                  ; (172, 126) to (279, 207)                                                      ;
;     -- Clock Region Constraint                    ; SX3 SY3 SX4 SY4                                                               ;
;     -- Terminating Spine Index                    ; 6                                                                             ;
;     -- Path Length                                ; 8.5 clock sector wire(s) and 0 layer jump(s)                                  ;
;         -- Length from Clock Source to Clock Tree ; 8.0 clock sector wire(s) and 0 layer jump(s)*                                 ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                  ;
;                                                   ;                                                                               ;
; Name                                              ; fpga_clk_100[0]                                                               ;
;     -- Source Node                                ; fpga_clk_100(0)~pad                                                           ;
;     -- Source Type                                ; I/O pad                                                                       ;
;     -- Source Location                            ; PIN_U52                                                                       ;
;     -- Fan-Out                                    ; 1770                                                                          ;
;     -- Promotion Reason                           ; Mandatory                                                                     ;
;     -- Clock Region                               ; Sectors (2, 3) to (5, 4)                                                      ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                ;
;     -- Clock Region Size (in Sectors)             ; 4 x 2 (8 total)                                                               ;
;     -- Clock Region Bounding Box                  ; (118, 126) to (332, 207)                                                      ;
;     -- Clock Region Constraint                    ; SX2 SY3 SX5 SY4                                                               ;
;     -- Terminating Spine Index                    ; 26                                                                            ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 0 layer jump(s)                                  ;
;         -- Length from Clock Source to Clock Tree ; 3.0 clock sector wire(s) and 0 layer jump(s)                                  ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                                  ;
+---------------------------------------------------+-------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                            ; Fan-Out ; Physical Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1PHY_CLK_UFI_0 ; 964     ; 0                ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_DuplicatePHY_CLK_UFI_0   ; 559     ; 0                ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
; Name                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                             ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 35           ; 512          ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 17920 ; 512                         ; 34                          ; 512                         ; 35                          ; 17920               ; 1           ; 0     ; None ; M20K_X230_Y184_N0                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 128          ; 128          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 128                         ; 43                          ; 128                         ; 44                          ; 5632                ; 2           ; 0     ; None ; M20K_X295_Y204_N0, M20K_X295_Y205_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 52           ; 32           ; 52           ; yes                    ; no                      ; yes                    ; yes                     ; 1664  ; 32                          ; 31                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M20K_X257_Y195_N0                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                                            ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                                         ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X257_Y195_N0     ; 1024                    ; 5.0                           ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X295_Y204_N0     ; 2432                    ; 11.9                          ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                ;
; M20K_X295_Y205_N0     ; 3200                    ; 15.6                          ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                ;
; M20K_X230_Y184_N0     ; 17920                   ; 87.5                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,521 / 487,200      ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 1,521                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,713 / 487,200      ; < 1 % ;
;         [a] ALMs used for LUT logic and register circuitry  ; 574                  ;       ;
;         [b] ALMs used for LUT logic                         ; 776                  ;       ;
;         [c] ALMs used for register circuitry                ; 363                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 208 / 487,200        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 16 / 487,200         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 14                   ;       ;
;         [c] Due to LAB input limits                         ; 2                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                    ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; High                 ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 223 / 48,720         ; < 1 % ;
;     -- Logic LABs                                           ; 223                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 2,184                ;       ;
;     -- 8 input functions                                    ; 22                   ;       ;
;     -- 7 input functions                                    ; 26                   ;       ;
;     -- 6 input functions                                    ; 216                  ;       ;
;     -- 5 input functions                                    ; 422                  ;       ;
;     -- 4 input functions                                    ; 531                  ;       ;
;     -- <=3 input functions                                  ; 967                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 618                  ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 2,269                ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- LAB logic registers:                             ;                      ;       ;
;             -- Primary logic registers                      ; 1,874 / 974,400      ; < 1 % ;
;             -- Secondary logic registers                    ; 278 / 974,400        ; < 1 % ;
;         -- Hyper-Registers:                                 ; 117                  ;       ;
;                                                             ;                      ;       ;
; Register control circuitry for power estimation             ; 1,140                ;       ;
;                                                             ;                      ;       ;
; ALMs adjustment for power estimation                        ; 228                  ;       ;
;                                                             ;                      ;       ;
; I/O pins                                                    ; 189 / 924            ; 20 %  ;
;     -- Clock pins                                           ; 1 / 78               ; 1 %   ;
;     -- Dedicated input pins                                 ; 0 / 70               ; 0 %   ;
;                                                             ;                      ;       ;
; M20K blocks                                                 ; 4 / 7,110            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                    ;       ;
; Total block memory bits                                     ; 24,576 / 145,612,800 ; < 1 % ;
; Total block memory implementation bits                      ; 81,920 / 145,612,800 ; < 1 % ;
; eSRAMs                                                      ; 0 / 2                ; 0 %   ;
;                                                             ;                      ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 4,510            ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                    ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                    ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                    ;       ;
;                                                             ;                      ;       ;
; IOPLLs                                                      ; 3 / 24               ; 13 %  ;
;     -- Fabric-Feeding IOPLLs                                ; 0 / 8                ; 0 %   ;
;     -- I/O Bank IOPLLs                                      ; 3 / 16               ; 19 %  ;
; Global signals                                              ; 2                    ;       ;
; Impedance control blocks                                    ; 1 / 16               ; 6 %   ;
; Average interconnect usage (total/H/V)                      ; 0.1% / 0.1% / 0.0%   ;       ;
; Peak interconnect usage (total/H/V)                         ; 1.5% / 1.7% / 1.4%   ;       ;
; Maximum fan-out                                             ; 5140                 ;       ;
; Highest non-global fan-out                                  ; 299                  ;       ;
; Total fan-out                                               ; 17116                ;       ;
; Average fan-out                                             ; 2.69                 ;       ;
+-------------------------------------------------------------+----------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------+
; Compilation Hierarchy Node                                                                                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                      ; Entity Name                                                            ; Library Name                         ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------+
; |                                                                                                                 ; 1520.8 (1.3)         ; 1712.5 (1.8)                     ; 206.5 (0.5)                                       ; 14.8 (0.0)                       ; 0.0 (0.0)            ; 2184 (3)            ; 2269 (1)                  ; 0 (0)         ; 24576             ; 4     ; 0          ; 189  ; 3 (0)  ; |                                                                                                                                                                                                                                                                                                                        ; ghrd_agilex_top                                                        ; altera_work                          ;
;    |auto_fab_0|                                                                                                   ; 505.3 (0.5)          ; 600.0 (0.5)                      ; 106.6 (0.0)                                       ; 11.9 (0.0)                       ; 0.0 (0.0)            ; 539 (2)             ; 1059 (0)                  ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                                               ; alt_sld_fab_0                                                          ; N/A                                  ;
;       |alt_sld_fab_0|                                                                                             ; 504.8 (0.0)          ; 599.5 (0.0)                      ; 106.6 (0.0)                                       ; 11.9 (0.0)                       ; 0.0 (0.0)            ; 537 (0)             ; 1059 (0)                  ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                                 ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                 ; N/A                                  ;
;          |alt_sld_fab_0|                                                                                          ; 504.8 (0.0)          ; 599.5 (0.0)                      ; 106.6 (0.0)                                       ; 11.9 (0.0)                       ; 0.0 (0.0)            ; 537 (0)             ; 1059 (0)                  ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                   ; alt_sld_fab_0_alt_sld_fab_1920_7bjnvby                                 ; N/A                                  ;
;             |agilexconfigreset|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                                                                                                                                                 ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_bv4oeci          ; N/A                                  ;
;                |user_reset|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                                                                                                                                                      ; intel_agilex_reset_release_from_sdm_atom                               ; N/A                                  ;
;             |auto_signaltap_auto_signaltap_0|                                                                     ; 443.0 (0.0)          ; 529.0 (0.0)                      ; 96.4 (0.0)                                        ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 443 (0)             ; 960 (0)                   ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0                                                                                                                                                                                                                                                   ; altera_signaltap_agent_wrapper                                         ; N/A                                  ;
;                |sld_signaltap_inst|                                                                               ; 443.0 (15.0)         ; 529.0 (23.1)                     ; 96.4 (8.1)                                        ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 443 (0)             ; 960 (68)                  ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst                                                                                                                                                                                                                                ; sld_signaltap                                                          ; N/A                                  ;
;                   |sld_signaltap_body|                                                                            ; 428.0 (0.0)          ; 505.9 (0.0)                      ; 88.4 (0.0)                                        ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 443 (0)             ; 892 (0)                   ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body                                                                                                                                                                                                             ; sld_signaltap_impl                                                     ; N/A                                  ;
;                      |sld_signaltap_body|                                                                         ; 428.0 (0.0)          ; 505.9 (0.0)                      ; 88.4 (0.0)                                        ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 443 (0)             ; 892 (0)                   ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body                                                                                                                                                                                          ; sld_signaltap_jtag                                                     ; N/A                                  ;
;                         |acq_core|                                                                                ; 222.9 (42.6)         ; 286.5 (78.9)                     ; 64.1 (36.4)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 159 (9)             ; 621 (174)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core                                                                                                                                                                                 ; sld_stp_acq_core                                                       ; N/A                                  ;
;                            |ela_control|                                                                          ; 126.8 (0.9)          ; 147.6 (1.2)                      ; 20.7 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (1)              ; 371 (3)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control                                                                                                                                                                     ; sld_ela_control                                                        ; N/A                                  ;
;                               |basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|                               ; 60.7 (0.0)           ; 70.6 (0.0)                       ; 9.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 173 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm                                                                                                                 ; sld_ela_basic_multi_level_trigger                                      ; N/A                                  ;
;                                  |trigger_condition_deserialize|                                                  ; 25.1 (25.1)          ; 29.0 (29.0)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize                                                                                   ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                                  |trigger_modules_gen[0].trigger_match|                                           ; 35.5 (5.3)           ; 41.6 (5.7)                       ; 6.1 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (8)              ; 68 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match                                                                            ; sld_mbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[0].sm1|                                 ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[0].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[10].sm1|                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[10].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[11].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[11].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[12].sm1|                                ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[12].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[13].sm1|                                ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[13].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[14].sm1|                                ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[14].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[15].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[15].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[16].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[16].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[17].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[17].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[18].sm1|                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[18].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[19].sm1|                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[19].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[1].sm1|                                 ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[1].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[20].sm1|                                ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[20].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[21].sm1|                                ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[21].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[22].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[22].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[23].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[23].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[24].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[24].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[25].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[25].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[26].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[26].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[27].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[27].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[28].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[28].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[29].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[29].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[2].sm1|                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[2].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[30].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[30].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[31].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[31].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[32].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[32].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[33].sm1|                                ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[33].sm1                               ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[3].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[3].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[4].sm1|                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[4].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[5].sm1|                                 ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[5].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[6].sm1|                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[6].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[7].sm1|                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[7].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[8].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[8].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[9].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[9].sm1                                ; sld_sbpmg                                                              ; N/A                                  ;
;                               |builtin.ela_trigger_flow_mgr_entity|                                               ; 2.8 (0.3)            ; 3.8 (0.3)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity                                                                                                                                 ; sld_ela_trigger_flow_mgr                                               ; N/A                                  ;
;                                  |trigger_config_deserialize|                                                     ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize                                                                                                      ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                               |storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic| ; 61.2 (0.0)           ; 69.7 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 179 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic                                                                                   ; sld_ela_basic_multi_level_trigger                                      ; N/A                                  ;
;                                  |trigger_condition_deserialize|                                                  ; 24.9 (24.9)          ; 29.0 (29.0)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize                                                     ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                                  |trigger_modules_gen[0].trigger_match|                                           ; 36.3 (6.2)           ; 40.7 (6.3)                       ; 4.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (7)              ; 74 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match                                              ; sld_mbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[0].sm1|                                 ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[0].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[10].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[10].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[11].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[11].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[12].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[12].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[13].sm1|                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[13].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[14].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[14].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[15].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[15].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[16].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[16].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[17].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[17].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[18].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[18].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[19].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[19].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[1].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[1].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[20].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[20].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[21].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[21].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[22].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[22].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[23].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[23].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[24].sm1|                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[24].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[25].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[25].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[26].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[26].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[27].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[27].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[28].sm1|                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[28].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[29].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[29].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[2].sm1|                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[2].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[30].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[30].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[31].sm1|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[31].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[32].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[32].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[33].sm1|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[33].sm1 ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[3].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[3].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[4].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[4].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[5].sm1|                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[5].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[6].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[6].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[7].sm1|                                 ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[7].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[8].sm1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[8].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[9].sm1|                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[9].sm1  ; sld_sbpmg                                                              ; N/A                                  ;
;                               |storage_on_enable_bit.trigger_condition_deserialize|                               ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_on_enable_bit.trigger_condition_deserialize                                                                                                                 ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                               |trigger_config_deserialize|                                                        ; 1.0 (1.0)            ; 1.8 (1.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize                                                                                                                                          ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                            |segment_offset_config_deserialize|                                                    ; 2.2 (2.2)            ; 4.7 (4.7)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize                                                                                                                                               ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                            |sld_buffer_manager_inst|                                                              ; 50.5 (50.5)          ; 54.3 (54.3)                      ; 4.3 (4.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 64 (64)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst                                                                                                                                                         ; sld_buffer_manager                                                     ; N/A                                  ;
;                            |stp_non_zero_ram_gen.gap_detect_on.gap_detector|                                      ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|stp_non_zero_ram_gen.gap_detect_on.gap_detector                                                                                                                                 ; sld_gap_detector                                                       ; N/A                                  ;
;                         |jtag_acq_clk_xing|                                                                       ; 33.4 (0.7)           ; 35.4 (0.8)                       ; 3.0 (0.2)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 69 (1)                    ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing                                                                                                                                                                        ; sld_stp_comm_acq_domain_xing                                           ; N/A                                  ;
;                            |intel_stp_status_bits_cdc_u1|                                                         ; 10.4 (10.4)          ; 11.6 (11.6)                      ; 1.7 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1                                                                                                                                           ; intel_stp_status_bits_cdc                                              ; N/A                                  ;
;                            |reset_all_sync|                                                                       ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync                                                                                                                                                         ; sld_reset_synchronizer                                                 ; N/A                                  ;
;                            |stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|                                 ; 19.8 (19.5)          ; 19.5 (19.0)                      ; 0.2 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem                                                                                                                   ; altdpram                                                               ; N/A                                  ;
;                               |wdecoder|                                                                          ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder                                                                                                          ; lpm_decode                                                             ; N/A                                  ;
;                                  |auto_generated|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated                                                                                           ; decode_3gd                                                             ; N/A                                  ;
;                            |stp_non_zero_ram_gen.stp_buffer_ram|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram                                                                                                                                    ; altsyncram                                                             ; N/A                                  ;
;                               |auto_generated|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated                                                                                                                     ; altsyncram_f8s2                                                        ; N/A                                  ;
;                                  |altera_syncram_impl1|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17920             ; 1     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1                                                                                                ; altera_syncram_impl_kuu3                                               ; N/A                                  ;
;                         |jtag_comm|                                                                               ; 171.7 (71.5)         ; 184.0 (79.5)                     ; 21.3 (8.0)                                        ; 8.9 (0.0)                        ; 0.0 (0.0)            ; 266 (103)           ; 202 (64)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm                                                                                                                                                                                ; sld_stp_comm_jtag                                                      ; N/A                                  ;
;                            |crc_rom_sr|                                                                           ; 16.0 (16.0)          ; 19.0 (19.0)                      ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 22 (22)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr                                                                                                                                                                     ; sld_rom_sr                                                             ; N/A                                  ;
;                            |reset_acq_to_tck_sync|                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_acq_to_tck_sync                                                                                                                                                          ; sld_synchronizer_no_reset                                              ; N/A                                  ;
;                            |status_register|                                                                      ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register                                                                                                                                                                ; LPM_SHIFTREG                                                           ; N/A                                  ;
;                            |stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|                             ; 69.1 (4.6)           ; 69.5 (5.0)                       ; 9.2 (0.4)                                         ; 8.8 (0.0)                        ; 0.0 (0.0)            ; 117 (11)            ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst                                                                                                                       ; sld_offload_buffer_mgr                                                 ; N/A                                  ;
;                               |adv_point_3_and_more.advance_pointer_counter|                                      ; 6.4 (0.0)            ; 7.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter                                                                          ; LPM_COUNTER                                                            ; altera_emif_arch_fm_191              ;
;                                  |auto_generated|                                                                 ; 6.4 (6.4)            ; 7.0 (7.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated                                                           ; cntr_oni                                                               ; altera_emif_arch_fm_191              ;
;                               |info_data_shift_out|                                                               ; 20.8 (20.8)          ; 19.0 (19.0)                      ; 6.3 (6.3)                                         ; 8.2 (8.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out                                                                                                   ; LPM_SHIFTREG                                                           ; altera_emif_arch_fm_191              ;
;                               |ram_data_shift_out|                                                                ; 18.6 (18.6)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 35 (35)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out                                                                                                    ; LPM_SHIFTREG                                                           ; altera_emif_arch_fm_191              ;
;                               |read_pointer_counter|                                                              ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter                                                                                                  ; LPM_COUNTER                                                            ; altera_emif_arch_fm_191              ;
;                                  |auto_generated|                                                                 ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated                                                                                   ; cntr_bpi                                                               ; altera_emif_arch_fm_191              ;
;                               |status_advance_pointer_counter|                                                    ; 4.3 (0.0)            ; 5.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter                                                                                        ; LPM_COUNTER                                                            ; altera_emif_arch_fm_191              ;
;                                  |auto_generated|                                                                 ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated                                                                         ; cntr_pni                                                               ; altera_emif_arch_fm_191              ;
;                               |status_data_shift_out|                                                             ; 9.3 (9.3)            ; 10.0 (10.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out                                                                                                 ; LPM_SHIFTREG                                                           ; altera_emif_arch_fm_191              ;
;                            |tdo_crc_gen.tdo_crc_calc|                                                             ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc                                                                                                                                                       ; serial_crc_16                                                          ; altera_emif_arch_fm_191              ;
;             |configresetfabric|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                                                                                                                                                 ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_nosoiiy  ; N/A                                  ;
;                |conf_reset_src|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                                                                                                                                  ; intel_configuration_reset_release_for_debug                            ; N/A                                  ;
;             |jtagpins|                                                                                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                                          ; altera_jtag_wys_atom                                                   ; N/A                                  ;
;                |atom_inst|                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                                                ; altera_jtag_wys_atom_bare                                              ; N/A                                  ;
;             |sldfabric|                                                                                           ; 61.5 (0.0)           ; 70.0 (0.0)                       ; 10.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                                         ; alt_sld_fab_0_altera_sld_jtag_hub_1920_2wrl22a                         ; N/A                                  ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                                   ; 61.5 (43.7)          ; 70.0 (50.9)                      ; 10.0 (8.7)                                        ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 93 (61)             ; 99 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                                                                                                                                          ; sld_jtag_hub                                                           ; N/A                                  ;
;                   |hub_info_reg|                                                                                  ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                                             ; sld_rom_sr                                                             ; N/A                                  ;
;                   |shadow_jsm|                                                                                    ; 8.3 (8.3)            ; 9.6 (9.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                                               ; sld_shadow_jsm                                                         ; N/A                                  ;
;    |fpga_reset_n_debounce_inst|                                                                                   ; 37.7 (37.7)          ; 36.7 (36.7)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fpga_reset_n_debounce_inst                                                                                                                                                                                                                                                                                               ; debounce                                                               ; altera_work                          ;
;    |soc_inst|                                                                                                     ; 948.5 (0.0)          ; 1046.5 (0.0)                     ; 99.8 (0.0)                                        ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 1555 (0)            ; 1155 (0)                  ; 0 (0)         ; 6656              ; 3     ; 0          ; 0    ; 3 (0)  ; soc_inst                                                                                                                                                                                                                                                                                                                 ; qsys_top                                                               ; qsys_top                             ;
;       |agilex_hps|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps                                                                                                                                                                                                                                                                                                      ; agilex_hps                                                             ; agilex_hps                           ;
;          |intel_agilex_hps_inst|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst                                                                                                                                                                                                                                                                                ; agilex_hps_intel_agilex_hps_2300_rp7nkwi                               ; intel_agilex_hps_2300                ;
;             |fpga_interfaces|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces                                                                                                                                                                                                                                                                ; agilex_hps_intel_agilex_interface_generator_191_jd3dopi                ; intel_agilex_interface_generator_191 ;
;                |hps_inst|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst                                                                                                                                                                                                                                                       ; tennm_hps_hps_wrapper                                                  ; intel_agilex_interface_generator_191 ;
;                |mpfe_inst|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst                                                                                                                                                                                                                                                      ; tennm_hps_mpfe_wrapper                                                 ; intel_agilex_interface_generator_191 ;
;       |axi_conduit_merger_0|                                                                                      ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|axi_conduit_merger_0                                                                                                                                                                                                                                                                                            ; qsys_top_axi_conduit_merger_0                                          ; qsys_top_axi_conduit_merger_0        ;
;          |axi_conduit_merger_0|                                                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0                                                                                                                                                                                                                                                                       ; axi_conduit_merger                                                     ; axi_conduit_merger_10                ;
;       |emif_calbus_0|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0                                                                                                                                                                                                                                                                                                   ; emif_calbus_0                                                          ; emif_calbus_0                        ;
;          |altera_emif_cal_inst|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0|altera_emif_cal_inst                                                                                                                                                                                                                                                                              ; emif_calbus_0_altera_emif_cal_262_nkkelhq                              ; altera_emif_cal_262                  ;
;             |emif_cal|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0|altera_emif_cal_inst|emif_cal                                                                                                                                                                                                                                                                     ; emif_calbus_0_altera_emif_cal_iossm_262_xlix7da                        ; altera_emif_cal_iossm_262            ;
;                |arch_inst|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_calbus_0|altera_emif_cal_inst|emif_cal|arch_inst                                                                                                                                                                                                                                                           ; emif_calbus_0_altera_emif_cal_iossm_262_xlix7da_arch                   ; altera_emif_cal_iossm_262            ;
;       |emif_hps|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps                                                                                                                                                                                                                                                                                                        ; emif_hps                                                               ; emif_hps                             ;
;          |altera_emif_fm_hps_inst|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                                                                                                                                                                                                                                                ; emif_hps_altera_emif_fm_hps_262_hy4252i                                ; altera_emif_fm_hps_262               ;
;             |arch|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch                                                                                                                                                                                                                                                                           ; emif_hps_altera_emif_arch_fm_191_rbandoq                               ; altera_emif_arch_fm_191              ;
;                |arch_inst|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq_top                           ; altera_emif_arch_fm_191              ;
;                   |bufs_inst|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst                                                                                                                                                                                                                                                       ; altera_emif_arch_fm_bufs                                               ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[0].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[10].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[11].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[12].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[13].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[14].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[15].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[16].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[1].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[2].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[3].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[4].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[5].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[6].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[7].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[8].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_a.inst[9].b|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_act_n.inst[0].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_alert_n.inst[0].b|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                                                                                                                                             ; altera_emif_arch_fm_buf_udir_se_i                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_ba.inst[0].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_ba.inst[1].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_bg.inst[0].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_ck.inst[0].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_udir_df_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_cke.inst[0].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_cs_n.inst[0].b|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                                                                                                                ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[0].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[1].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[2].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[3].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[4].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[5].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[6].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[7].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dbi_n.inst[8].b|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[8].b                                                                                                                                                                                                                               ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[0].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[10].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[11].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[12].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[13].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[14].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[15].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[16].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[17].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[18].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[19].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[1].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[20].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[21].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[22].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[23].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[24].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[25].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[26].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[27].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[28].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[29].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[2].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[30].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[31].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[32].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[33].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[34].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[35].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[36].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[37].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[38].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[39].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[3].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[40].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[41].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[42].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[43].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[44].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[45].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[46].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[47].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[48].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[49].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[4].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[50].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[51].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[52].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[53].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[54].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[55].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[56].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[57].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[58].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[59].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[5].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[60].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[61].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[62].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[63].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[64].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[64].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[65].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[65].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[66].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[66].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[67].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[67].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[68].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[68].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[69].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[69].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[6].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[70].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[70].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[71].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[71].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[7].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[8].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dq.inst[9].b|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                                                                                                                  ; altera_emif_arch_fm_buf_bdir_se                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[0].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[1].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[2].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[3].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[4].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[5].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[6].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[7].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_dqs.inst[8].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_bdir_df                                        ; altera_emif_arch_fm_191              ;
;                      |gen_mem_odt.inst[0].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_par.inst[0].b|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                                                                                                                                                 ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                      |gen_mem_reset_n.inst[0].b|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                                                                                                             ; altera_emif_arch_fm_buf_udir_se_o                                      ; altera_emif_arch_fm_191              ;
;                   |fm_ufis|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis                                                                                                                                                                                                                                                         ; altera_emif_arch_fm_ufis                                               ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i                                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[0].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[0].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[10].rdata_id_amm_p2c_ufi_i|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[10].rdata_id_amm_p2c_ufi_i                                                                                                                                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[11].rdata_id_amm_p2c_ufi_i|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[11].rdata_id_amm_p2c_ufi_i                                                                                                                                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[12].rdata_id_amm_p2c_ufi_i|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[12].rdata_id_amm_p2c_ufi_i                                                                                                                                                                            ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[1].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[1].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[2].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[2].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[3].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[3].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[4].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[4].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[5].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[5].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[6].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[6].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[7].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[7].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[8].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[8].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[9].rdata_id_amm_p2c_ufi_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[9].rdata_id_amm_p2c_ufi_i                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[0].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[0].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[10].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[10].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[11].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[11].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[12].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[12].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[13].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[13].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[14].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[14].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[15].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[15].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[16].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[16].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[17].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[17].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[18].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[18].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[19].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[19].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[1].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[1].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[20].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[20].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[21].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[21].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[22].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[22].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[23].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[23].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[24].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[24].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[25].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[25].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[26].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[26].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[27].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[27].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[28].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[28].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[29].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[29].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[2].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[2].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[30].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[30].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[31].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[31].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[32].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[32].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[33].mmr_p2c_ufi_i|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[33].mmr_p2c_ufi_i                                                                                                                                                                                                ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[3].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[3].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[4].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[4].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[5].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[5].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[6].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[6].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[7].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[7].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[8].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[8].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_mmr_ufi_gen[9].mmr_p2c_ufi_i|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[9].mmr_p2c_ufi_i                                                                                                                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[10].sideband_p2c_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[10].sideband_p2c_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[11].sideband_p2c_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[11].sideband_p2c_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[12].sideband_p2c_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[12].sideband_p2c_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[13].sideband_p2c_ufi_i|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[13].sideband_p2c_ufi_i                                                                                                                                                                                      ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[2].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[2].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[6].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[6].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[7].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[7].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[8].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[8].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |generate_hmc_ufis.ctl2core_sideband_ufi_gen[9].sideband_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[9].sideband_p2c_ufi_i                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i                                                                                                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i                                                                                                                                                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |p2c_per_if_hmc_ufi_gen.rd_type_avl_lane_p2c_ufi_i|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_type_avl_lane_p2c_ufi_i                                                                                                                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[0].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[0].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[10].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[10].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[11].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[11].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[12].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[12].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[13].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[13].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[14].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[14].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[15].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[15].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[16].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[16].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[19].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[19].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[1].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[1].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[20].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[20].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[21].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[21].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[22].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[22].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[23].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[23].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[25].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[25].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[26].ctl2core_seq_p2c_ufi_i|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[26].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[2].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[2].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[3].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[3].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[4].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[4].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[5].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[5].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[6].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[6].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[7].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[7].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[8].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[8].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |sequencer_p2c_ufi_gen[9].ctl2core_seq_p2c_ufi_i|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[9].ctl2core_seq_p2c_ufi_i                                                                                                                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i                                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i                                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i                                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i                                                                                                                                                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i                                                                                                                                                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i                                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i                                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i                                                                                                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i                                                                                                                                                                                              ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i                                                                                                                                                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i                                                                                                                                                                                                   ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                      |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                        ; altera_emif_arch_fm_191              ;
;                   |io_tiles_wrap_inst|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                                                                                                              ; altera_emif_arch_fm_io_tiles_wrap                                      ; altera_emif_arch_fm_191              ;
;                      |io_tiles_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                                                                                                                ; altera_emif_arch_fm_io_tiles                                           ; altera_emif_arch_fm_191              ;
;                         |tile_gen[0].lane_gen[0].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[0].lane_gen[1].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[0].lane_gen[2].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[0].lane_gen[3].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[1].lane_gen[0].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[1].lane_gen[1].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[1].lane_gen[2].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[1].lane_gen[3].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[2].lane_gen[0].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[2].lane_gen[1].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[2].lane_gen[2].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                         |tile_gen[2].lane_gen[3].lane_inst|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst                                                                                                                                                                                              ; altera_emif_arch_fm_io_lane_remap                                      ; altera_emif_arch_fm_191              ;
;                   |oct_inst|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|oct_inst                                                                                                                                                                                                                                                        ; altera_emif_arch_fm_oct                                                ; altera_emif_arch_fm_191              ;
;                   |pll_inst|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 3 (3)  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst                                                                                                                                                                                                                                                        ; altera_emif_arch_fm_pll                                                ; altera_emif_arch_fm_191              ;
;       |mm_interconnect_0|                                                                                         ; 140.2 (0.0)          ; 156.0 (0.0)                      ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0                                                                                                                                                                                                                                                                                               ; qsys_top_altera_mm_interconnect_1920_iptzvwa                           ; altera_mm_interconnect_1920          ;
;          |agilex_hps_f2h_axi_slave_agent|                                                                         ; 45.5 (1.3)           ; 48.6 (1.3)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (3)              ; 86 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent                                                                                                                                                                                                                                                                ; qsys_top_altera_merlin_axi_slave_ni_1941_5n2xbba                       ; altera_merlin_axi_slave_ni_1941      ;
;             |read_burst_uncompressor|                                                                             ; 10.8 (10.8)          ; 12.3 (12.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_burst_uncompressor                                                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                                       ; altera_merlin_axi_slave_ni_1941      ;
;             |read_rsp_fifo|                                                                                       ; 33.1 (0.0)           ; 34.9 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo                                                                                                                                                                                                                                                  ; qsys_top_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1941_xzy7d6y ; altera_merlin_axi_slave_ni_1941      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                      ; 33.1 (33.1)          ; 34.9 (34.9)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                                      ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |agilex_hps_f2h_axi_slave_rd_rsp_width_adapter|                                                          ; 76.6 (76.6)          ; 81.7 (81.7)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (99)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_rd_rsp_width_adapter                                                                                                                                                                                                                                                 ; qsys_top_altera_merlin_width_adapter_1920_juef5uq                      ; altera_merlin_width_adapter_1920     ;
;          |agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|                                                          ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter                                                                                                                                                                                                                                                 ; qsys_top_altera_merlin_width_adapter_1920_td55exi                      ; altera_merlin_width_adapter_1920     ;
;          |axi_conduit_merger_0_altera_axi_master_1_agent|                                                         ; 16.7 (16.7)          ; 23.8 (23.8)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent                                                                                                                                                                                                                                                ; qsys_top_altera_merlin_axi_master_ni_1941_dfsyzvi                      ; altera_merlin_axi_master_ni_1941     ;
;       |mm_interconnect_1|                                                                                         ; 630.1 (0.0)          ; 706.8 (0.0)                      ; 77.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 1067 (0)            ; 814 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1                                                                                                                                                                                                                                                                                               ; qsys_top_altera_mm_interconnect_1920_iiw6zuq                           ; altera_mm_interconnect_1920          ;
;          |agilex_hps_h2f_axi_master_agent|                                                                        ; 109.1 (80.6)         ; 130.7 (99.4)                     ; 21.6 (18.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 158 (103)           ; 154 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent                                                                                                                                                                                                                                                               ; qsys_top_altera_merlin_axi_master_ni_1941_dfsyzvi                      ; altera_merlin_axi_master_ni_1941     ;
;             |align_address_to_size|                                                                               ; 28.5 (28.5)          ; 31.3 (31.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size                                                                                                                                                                                                                                         ; altera_merlin_address_alignment                                        ; altera_merlin_axi_master_ni_1941     ;
;          |agilex_hps_h2f_axi_master_rd_limiter|                                                                   ; 7.0 (7.0)            ; 8.0 (8.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter                                                                                                                                                                                                                                                          ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191    ;
;          |agilex_hps_h2f_axi_master_wr_limiter|                                                                   ; 11.5 (11.5)          ; 12.0 (12.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter                                                                                                                                                                                                                                                          ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191    ;
;          |cmd_demux|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                     ; qsys_top_altera_merlin_demultiplexer_1921_odw5gvy                      ; altera_merlin_demultiplexer_1921     ;
;          |cmd_demux_001|                                                                                          ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_demux_001                                                                                                                                                                                                                                                                                 ; qsys_top_altera_merlin_demultiplexer_1921_odw5gvy                      ; altera_merlin_demultiplexer_1921     ;
;          |cmd_mux|                                                                                                ; 20.5 (17.7)          ; 22.5 (19.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (57)             ; 11 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                       ; qsys_top_altera_merlin_multiplexer_1921_yxwngua                        ; altera_merlin_multiplexer_1921       ;
;             |arb|                                                                                                 ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux|arb                                                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                               ; altera_merlin_multiplexer_1921       ;
;          |cmd_mux_001|                                                                                            ; 16.4 (14.4)          ; 20.2 (18.0)                      ; 3.8 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (55)             ; 8 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                                                                                                   ; qsys_top_altera_merlin_multiplexer_1921_yxwngua                        ; altera_merlin_multiplexer_1921       ;
;             |arb|                                                                                                 ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux_001|arb                                                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                                               ; altera_merlin_multiplexer_1921       ;
;          |cmd_mux_002|                                                                                            ; 9.6 (6.8)            ; 11.7 (8.7)                       ; 2.1 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (24)             ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                                                                                                                   ; qsys_top_altera_merlin_multiplexer_1921_yxwngua                        ; altera_merlin_multiplexer_1921       ;
;             |arb|                                                                                                 ; 2.8 (2.8)            ; 3.1 (3.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|cmd_mux_002|arb                                                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                                               ; altera_merlin_multiplexer_1921       ;
;          |msgdma_0_csr_agent|                                                                                     ; 18.2 (6.8)           ; 19.5 (8.5)                       ; 1.3 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (14)             ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent                                                                                                                                                                                                                                                                            ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191        ;
;             |uncompressor|                                                                                        ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor                                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191        ;
;          |msgdma_0_csr_agent_rdata_fifo|                                                                          ; 17.4 (17.4)          ; 18.3 (18.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo                                                                                                                                                                                                                                                                 ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |msgdma_0_csr_agent_rsp_fifo|                                                                            ; 14.6 (14.6)          ; 15.5 (15.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |msgdma_0_csr_burst_adapter|                                                                             ; 104.8 (0.0)          ; 107.7 (0.0)                      ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter                                                                                                                                                                                                                                                                    ; qsys_top_altera_merlin_burst_adapter_1923_rregqry                      ; altera_merlin_burst_adapter_1923     ;
;             |altera_merlin_burst_adapter_13_1.burst_adapter|                                                      ; 104.8 (104.8)        ; 107.7 (107.7)                    ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (149)           ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                     ; altera_merlin_burst_adapter_13_1                                       ; altera_merlin_burst_adapter_1923     ;
;          |msgdma_0_csr_translator|                                                                                ; 3.7 (3.7)            ; 3.8 (3.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_csr_translator                                                                                                                                                                                                                                                                       ; qsys_top_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191   ;
;          |msgdma_0_descriptor_slave_agent|                                                                        ; 12.2 (3.2)           ; 13.0 (3.8)                       ; 0.8 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent                                                                                                                                                                                                                                                               ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191        ;
;             |uncompressor|                                                                                        ; 9.0 (9.0)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent|uncompressor                                                                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191        ;
;          |msgdma_0_descriptor_slave_agent_rdata_fifo|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rdata_fifo                                                                                                                                                                                                                                                    ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |msgdma_0_descriptor_slave_agent_rsp_fifo|                                                               ; 20.8 (20.8)          ; 22.2 (22.2)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                                                                      ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |msgdma_0_descriptor_slave_burst_adapter|                                                                ; 69.1 (0.0)           ; 84.9 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter                                                                                                                                                                                                                                                       ; qsys_top_altera_merlin_burst_adapter_1923_k4taf2q                      ; altera_merlin_burst_adapter_1923     ;
;             |altera_merlin_burst_adapter_13_1.burst_adapter|                                                      ; 69.1 (69.1)          ; 84.9 (84.9)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 119 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                        ; altera_merlin_burst_adapter_13_1                                       ; altera_merlin_burst_adapter_1923     ;
;          |msgdma_0_descriptor_slave_rsp_width_adapter|                                                            ; 14.7 (14.7)          ; 16.3 (16.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter                                                                                                                                                                                                                                                   ; qsys_top_altera_merlin_width_adapter_1920_pbpa2vy                      ; altera_merlin_width_adapter_1920     ;
;          |msgdma_0_descriptor_slave_translator|                                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_translator                                                                                                                                                                                                                                                          ; qsys_top_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191   ;
;          |pio_1_s1_agent|                                                                                         ; 18.0 (5.1)           ; 20.5 (7.0)                       ; 2.6 (1.9)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 31 (10)             ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_agent                                                                                                                                                                                                                                                                                ; qsys_top_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191        ;
;             |uncompressor|                                                                                        ; 12.8 (12.8)          ; 13.5 (13.5)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 21 (21)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                                       ; altera_merlin_slave_agent_191        ;
;          |pio_1_s1_agent_rdata_fifo|                                                                              ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                     ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |pio_1_s1_agent_rsp_fifo|                                                                                ; 12.6 (12.6)          ; 14.2 (14.2)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 25 (25)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |pio_1_s1_burst_adapter|                                                                                 ; 83.8 (0.0)           ; 91.9 (0.0)                       ; 8.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter                                                                                                                                                                                                                                                                        ; qsys_top_altera_merlin_burst_adapter_1923_rregqry                      ; altera_merlin_burst_adapter_1923     ;
;             |altera_merlin_burst_adapter_13_1.burst_adapter|                                                      ; 83.8 (83.8)          ; 91.9 (91.9)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                         ; altera_merlin_burst_adapter_13_1                                       ; altera_merlin_burst_adapter_1923     ;
;          |pio_1_s1_translator|                                                                                    ; 4.2 (4.2)            ; 6.5 (6.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|pio_1_s1_translator                                                                                                                                                                                                                                                                           ; qsys_top_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191   ;
;          |router|                                                                                                 ; 8.3 (8.3)            ; 9.2 (9.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|router                                                                                                                                                                                                                                                                                        ; qsys_top_altera_merlin_router_1921_jqq4h2y                             ; altera_merlin_router_1921            ;
;          |router_001|                                                                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                    ; qsys_top_altera_merlin_router_1921_jqq4h2y                             ; altera_merlin_router_1921            ;
;          |rsp_demux|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                     ; qsys_top_altera_merlin_demultiplexer_1921_ur5itvq                      ; altera_merlin_demultiplexer_1921     ;
;          |rsp_demux_001|                                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                                                                                                 ; qsys_top_altera_merlin_demultiplexer_1921_ur5itvq                      ; altera_merlin_demultiplexer_1921     ;
;          |rsp_demux_002|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|rsp_demux_002                                                                                                                                                                                                                                                                                 ; qsys_top_altera_merlin_demultiplexer_1921_ur5itvq                      ; altera_merlin_demultiplexer_1921     ;
;          |rsp_mux|                                                                                                ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                       ; qsys_top_altera_merlin_multiplexer_1921_mq2iztq                        ; altera_merlin_multiplexer_1921       ;
;          |rsp_mux_001|                                                                                            ; 33.1 (33.1)          ; 35.7 (35.7)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_1|rsp_mux_001                                                                                                                                                                                                                                                                                   ; qsys_top_altera_merlin_multiplexer_1921_mq2iztq                        ; altera_merlin_multiplexer_1921       ;
;       |mm_interconnect_2|                                                                                         ; 20.9 (0.0)           ; 22.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2                                                                                                                                                                                                                                                                                               ; qsys_top_altera_mm_interconnect_1920_p5vy5vq                           ; altera_mm_interconnect_1920          ;
;          |axi_conduit_merger_0_altera_axi_slave_agent|                                                            ; 1.5 (0.3)            ; 1.5 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|axi_conduit_merger_0_altera_axi_slave_agent                                                                                                                                                                                                                                                   ; qsys_top_altera_merlin_axi_slave_ni_1941_fly5qya                       ; altera_merlin_axi_slave_ni_1941      ;
;             |read_rsp_fifo|                                                                                       ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|axi_conduit_merger_0_altera_axi_slave_agent|read_rsp_fifo                                                                                                                                                                                                                                     ; qsys_top_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1941_bpmaysq ; altera_merlin_axi_slave_ni_1941      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                      ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|axi_conduit_merger_0_altera_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                         ; qsys_top_altera_avalon_sc_fifo_1931_vhmcgqy                            ; altera_avalon_sc_fifo_1931           ;
;          |msgdma_0_mm_read_agent|                                                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|msgdma_0_mm_read_agent                                                                                                                                                                                                                                                                        ; qsys_top_altera_merlin_master_agent_191_mpbm6tq                        ; altera_merlin_master_agent_191       ;
;          |msgdma_0_mm_read_limiter|                                                                               ; 3.6 (3.6)            ; 4.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|msgdma_0_mm_read_limiter                                                                                                                                                                                                                                                                      ; qsys_top_altera_merlin_traffic_limiter_191_6blplji                     ; altera_merlin_traffic_limiter_191    ;
;          |rsp_mux|                                                                                                ; 15.6 (15.6)          ; 16.0 (16.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|mm_interconnect_2|rsp_mux                                                                                                                                                                                                                                                                                       ; qsys_top_altera_merlin_multiplexer_1921_bacgeha                        ; altera_merlin_multiplexer_1921       ;
;       |msgdma_0|                                                                                                  ; 154.9 (0.0)          ; 158.2 (0.0)                      ; 4.8 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 247 (0)             ; 174 (0)                   ; 0 (0)         ; 6656              ; 3     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0                                                                                                                                                                                                                                                                                                        ; qsys_top_msgdma_0                                                      ; qsys_top_msgdma_0                    ;
;          |msgdma_0|                                                                                               ; 154.9 (0.0)          ; 158.2 (0.0)                      ; 4.8 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 247 (0)             ; 174 (0)                   ; 0 (0)         ; 6656              ; 3     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0                                                                                                                                                                                                                                                                                               ; qsys_top_msgdma_0_altera_msgdma_1922_iwx37kq                           ; altera_msgdma_1922                   ;
;             |dispatcher_internal|                                                                                 ; 64.3 (0.1)           ; 65.2 (0.5)                       ; 2.4 (0.4)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 86 (1)              ; 92 (1)                    ; 0 (0)         ; 5632              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal                                                                                                                                                                                                                                                                           ; dispatcher                                                             ; modular_sgdma_dispatcher_1920        ;
;                |the_csr_block|                                                                                    ; 41.9 (41.9)          ; 44.3 (44.3)                      ; 4.0 (4.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 49 (49)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_csr_block                                                                                                                                                                                                                                                             ; csr_block                                                              ; modular_sgdma_dispatcher_1920        ;
;                |the_descriptor_buffers|                                                                           ; 20.3 (4.8)           ; 20.3 (5.3)                       ; 0.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (8)              ; 25 (3)                    ; 0 (0)         ; 5632              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers                                                                                                                                                                                                                                                    ; descriptor_buffers                                                     ; modular_sgdma_dispatcher_1920        ;
;                   |the_read_command_FIFO|                                                                         ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 22 (22)                   ; 0 (0)         ; 5632              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                                                                                                                                                                                              ; fifo_with_byteenables                                                  ; modular_sgdma_dispatcher_1920        ;
;                      |the_dp_ram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5632              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram                                                                                                                                                                                                                   ; altsyncram                                                             ; modular_sgdma_dispatcher_1920        ;
;                         |auto_generated|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5632              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                                                                    ; altsyncram_qnj1                                                        ; altera_work                          ;
;                            |altera_syncram_impl1|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5632              ; 2     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1                                                                                                                                                                               ; altera_syncram_impl_ksr3                                               ; altera_work                          ;
;             |read_mstr_internal|                                                                                  ; 90.6 (60.7)          ; 93.0 (61.0)                      ; 2.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (115)           ; 82 (55)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal                                                                                                                                                                                                                                                                            ; read_master                                                            ; dma_read_master_1920                 ;
;                |the_master_to_st_fifo|                                                                            ; 29.9 (0.0)           ; 32.0 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 27 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo                                                                                                                                                                                                                                                      ; scfifo                                                                 ; dma_read_master_1920                 ;
;                   |auto_generated|                                                                                ; 29.9 (0.0)           ; 32.0 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 27 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated                                                                                                                                                                                                                                       ; scfifo_b971                                                            ; altera_work                          ;
;                      |dpfifo|                                                                                     ; 29.9 (19.1)          ; 32.0 (20.0)                      ; 2.1 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (28)             ; 27 (13)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                ; a_dpfifo_u071                                                          ; altera_work                          ;
;                         |FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                        ; altera_syncram_a8k1                                                    ; altera_work                          ;
;                            |altera_syncram_impl1|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                                                                                                   ; altera_syncram_impl_upm4                                               ; altera_work                          ;
;                         |rd_ptr_msb|                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                     ; altera_counter                                                         ; altera_work                          ;
;                         |usedw_counter|                                                                           ; 3.8 (3.8)            ; 5.0 (5.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                  ; altera_counter                                                         ; altera_work                          ;
;                         |wr_ptr|                                                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                         ; altera_counter                                                         ; altera_work                          ;
;       |pio_1|                                                                                                     ; 2.0 (0.0)            ; 3.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|pio_1                                                                                                                                                                                                                                                                                                           ; qsys_top_pio_1                                                         ; qsys_top_pio_1                       ;
;          |pio_1|                                                                                                  ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; soc_inst|pio_1|pio_1                                                                                                                                                                                                                                                                                                     ; qsys_top_pio_1_altera_avalon_pio_1920_uoqj3ia                          ; altera_avalon_pio_1920               ;
;    |uut|                                                                                                          ; 27.0 (27.0)          ; 27.5 (27.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uut                                                                                                                                                                                                                                                                                                                      ; axis_fifo                                                              ; altera_work                          ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+---------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                                                                                                              ; Action     ; Operation                                         ; Reason                   ; Node Port     ; Destination Node                                                                                                                                                                                                                                                                            ; Destination Port ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+---------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[47]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[47]~DUPLICATE                                   ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[55]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[55]~DUPLICATE                                   ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[58]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[58]~DUPLICATE                                   ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[101]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[101]~DUPLICATE    ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[1]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[1]~DUPLICATE      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[7]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[7]~DUPLICATE      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize|dffs[3]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize|dffs[3]~DUPLICATE                                                                                                ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize|dffs[4]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize|dffs[4]~DUPLICATE                                                                                                ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena~DUPLICATE                                                                                                                    ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_acq                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_acq~DUPLICATE                                                                                   ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|word_counter[1]                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                              ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|word_counter[3]                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|word_counter[3]~DUPLICATE                                                                                                              ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[0]~DUPLICATE ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc|lfsr[0]                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc|lfsr[0]~DUPLICATE                                                                                                        ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[0]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[0]~DUPLICATE                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[11]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[11]~DUPLICATE                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[14]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[14]~DUPLICATE                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[15]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[15]~DUPLICATE                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[1]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[1]~DUPLICATE                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[21]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[21]~DUPLICATE                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[28]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[28]~DUPLICATE                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[29]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[29]~DUPLICATE                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[6]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[6]~DUPLICATE                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[7]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[7]~DUPLICATE                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[0]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[0]~DUPLICATE                                                                                                                ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[0]                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[0]~DUPLICATE                                                                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[2]                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[2]~DUPLICATE                                                                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[3]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                                                                                                                                                                                       ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]~DUPLICATE                                                                                                                                                                                       ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE                                                                                                                                                                                    ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                                                                                                                                                                    ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                                                                                                                                                                        ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE                                                                                                                                                                        ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                                                                                                                                                        ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE                                                                                                                                                                        ;                  ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[2]                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[2]~DUPLICATE                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[4]                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[4]~DUPLICATE                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[5]                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[5]~DUPLICATE                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[7]                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[7]~DUPLICATE                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[10]                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[10]~DUPLICATE                                                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[11]                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[11]~DUPLICATE                                                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[12]                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[12]~DUPLICATE                                                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[1]                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[1]~DUPLICATE                                                                                                                                                                                 ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[9]                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[9]~DUPLICATE                                                                                                                                                                                 ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arburst_q0[0]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arburst_q0[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arburst_q0[1]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arburst_q0[1]~DUPLICATE                                                                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awaddr_q0[12]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awaddr_q0[12]~DUPLICATE                                                                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awaddr_q0[9]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awaddr_q0[9]~DUPLICATE                                                                                                                                                                                                           ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[1]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[1]~DUPLICATE                                                                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[0]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[0]~DUPLICATE                                                                                                                                                                                                           ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[2]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[2]~DUPLICATE                                                                                                                                                                                                           ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[10]                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[10]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[4]                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[4]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[5]                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[5]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[6]                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[6]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[7]                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[7]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[9]                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[9]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|sop_enable                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|sop_enable~DUPLICATE                                                                                                                                                                                                             ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wdata_q0[2]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wdata_q0[2]~DUPLICATE                                                                                                                                                                                                            ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wstrb_q0[2]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wstrb_q0[2]~DUPLICATE                                                                                                                                                                                                            ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|has_pending_responses                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                             ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|last_dest_id[0]                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|last_dest_id[0]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|pending_response_count[0]                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|pending_response_count[0]~DUPLICATE                                                                                                                                                                                         ;                  ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|pending_response_count[2]                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|pending_response_count[2]~DUPLICATE                                                                                                                                                                                         ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux_001|arb|top_priority_reg[0]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux_001|arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                    ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux_002|arb|top_priority_reg[1]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux_002|arb|top_priority_reg[1]~DUPLICATE                                                                                                                                                                                                                    ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux|arb|top_priority_reg[0]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux|arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux|arb|top_priority_reg[1]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux|arb|top_priority_reg[1]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;
; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[10]                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[10]~DUPLICATE                                                                                                                                                                                      ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[11]                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[11]~DUPLICATE                                                                                                                                                                                      ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                                       ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[8]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|burst_uncompress_byte_counter[8]~DUPLICATE                                                                                                                                                                                       ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[2]                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[2]~DUPLICATE                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[3]                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[3]~DUPLICATE                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[4]                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[4]~DUPLICATE                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]~DUPLICATE                                                                                                                                                               ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[71]                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[71]~DUPLICATE                                                                                                                                                              ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_ready_hold                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_ready_hold~DUPLICATE                                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[11]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[11]~DUPLICATE                                                                                                                                                  ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[12]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[12]~DUPLICATE                                                                                                                                                  ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[7]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[7]~DUPLICATE                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[8]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[8]~DUPLICATE                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[9]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[9]~DUPLICATE                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_translator|wait_latency_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_csr_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent|uncompressor|burst_uncompress_address_offset[1]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent|uncompressor|burst_uncompress_address_offset[1]~DUPLICATE                                                                                                                                                                        ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent|uncompressor|burst_uncompress_address_offset[2]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent|uncompressor|burst_uncompress_address_offset[2]~DUPLICATE                                                                                                                                                                        ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[3]                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[3]~DUPLICATE                                                                                                                                             ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[178]                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[178]~DUPLICATE                                                                                                                                                ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]~DUPLICATE                                                                                                                                      ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE~DUPLICATE                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                           ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                     ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|address_reg[3]                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|address_reg[3]~DUPLICATE                                                                                                                                                                                             ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|count[0]                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|use_reg                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|use_reg~DUPLICATE                                                                                                                                                                                                    ;                  ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|burst_uncompress_byte_counter[11]                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|burst_uncompress_byte_counter[11]~DUPLICATE                                                                                                                                                                                          ;                  ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|burst_uncompress_byte_counter[9]                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|burst_uncompress_byte_counter[9]~DUPLICATE                                                                                                                                                                                           ;                  ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0]                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0]~DUPLICATE                                                                                                                                                                 ;                  ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                    ;                  ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]~DUPLICATE                                                                                                                                                       ;                  ;
; soc_inst|mm_interconnect_1|pio_1_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|mm_interconnect_1|pio_1_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                            ;                  ;
; soc_inst|pio_1|pio_1|data_out[3]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;               ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;
; pb~_wirecell                                                                                                                                                                                                                                                                      ; Deleted    ; Placement                                         ; PLL Usage Optimization   ;               ;                                                                                                                                                                                                                                                                                             ;                  ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                               ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                         ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|o_dout                                                                                                                                                          ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                     ; Merged     ; Placement                                         ; PLL Usage Optimization   ; DOUT          ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|o_dout                                                                                                                                                               ; DOUT             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst                                                                                                                                                                             ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; PHY_CLK_OUT_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate                                                                                                                                                                            ; PHY_CLK_OUT_0    ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst                                                                                                                                                                             ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; PHY_CLK_OUT_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1                                                                                                                                                                          ; PHY_CLK_OUT_0    ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst                                                                                                                                                                             ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; PHY_CLK_OUT_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_2                                                                                                                                                                          ; PHY_CLK_OUT_0    ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst~O_MMR_OUT0                                                                                                                                                   ; Deleted    ; Placement                                         ; PLL Usage Optimization   ;               ;                                                                                                                                                                                                                                                                                             ;                  ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~O_MMR_OUT0                                                                                                                                                   ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; MMR_OUT       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~O_MMR_OUT0_Duplicate                                                                                                                                                   ; MMR_OUT          ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~O_MMR_OUT0                                                                                                                                                   ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; MMR_OUT       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~O_MMR_OUT0_Duplicate_2                                                                                                                                                 ; MMR_OUT          ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].tile_ctrl_inst~O_MMR_OUT0                                                                                                                                                   ; Deleted    ; Placement                                         ; PLL Usage Optimization   ;               ;                                                                                                                                                                                                                                                                                             ;                  ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~O_BLOCK_SELECT                                                                                                                                                                                         ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; BLOCK_SELECT  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~O_BLOCK_SELECT_Duplicate                                                                                                                                                                                         ; BLOCK_SELECT     ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~O_BLOCK_SELECT                                                                                                                                                                                         ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; BLOCK_SELECT  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~O_BLOCK_SELECT_Duplicate_2                                                                                                                                                                                       ; BLOCK_SELECT     ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk                                                                                                                                                                                                 ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; CLK_OUT       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate                                                                                                                                                                                                 ; CLK_OUT          ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk                                                                                                                                                                                                 ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; CLK_OUT       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3                                                                                                                                                                                               ; CLK_OUT          ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate                                                                                                                                                                                       ; Duplicated ; Placement                                         ; PLL Usage Optimization   ; CLK_OUT       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_4                                                                                                                                                                                               ; CLK_OUT          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+---------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
Note: Retiming optimizations are not included in this table. 


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                          ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; refclk_bti                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_led_pio[0]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[1]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[2]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[3]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_ck[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ck_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[2]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[3]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[4]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[5]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[6]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[7]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[8]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[9]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[10]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[11]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[12]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[13]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[14]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[15]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[16]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_act_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_bg[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cke[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_odt[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_reset_n[0] ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_par[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_jtag_tdo                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_CCLK              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_STP                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TX_CLK            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TX_CTL            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD0              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD1              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD2              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD3              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_MDC               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_uart0_TX                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; led                         ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_dbi_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[4]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[5]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[6]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[7]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[8]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[9]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[10]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[11]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[12]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[13]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[14]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[15]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[16]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[17]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[18]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[19]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[20]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[21]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[22]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[23]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[24]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[25]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[26]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[27]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[28]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[29]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[30]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[31]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[32]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[33]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[34]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[35]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[36]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[37]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[38]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[39]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[40]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[41]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[42]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[43]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[44]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[45]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[46]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[47]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[48]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[49]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[50]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[51]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[52]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[53]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[54]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[55]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[56]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[57]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[58]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[59]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[60]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[61]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[62]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[63]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[64]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[65]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[66]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[67]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[68]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[69]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[70]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[71]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dqs[0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; hps_sdmmc_CMD               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D0                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D1                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D2                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D3                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA0              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA1              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA2              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA3              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA4              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA5              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA6              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA7              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_MDIO              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_i2c1_SDA                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_i2c1_SCL                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io0               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io1               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io4               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io5               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io19              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io20              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io21              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; pb                          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RX_CTL            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RX_CLK            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD0              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD1              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD2              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD3              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_CLK                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_DIR                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_NXT                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_uart0_RX                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tck                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tms                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tdi                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_ref_clk                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_clk_100[0]             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_oct_oct_rzqin      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_alert_n[0] ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; emif_hps_pll_ref_clk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_reset_n[0]             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_pll_ref_clk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk_bti(n)               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------+------------------------------+
; Routing Resource Type       ; Usage                        ;
+-----------------------------+------------------------------+
; Block Input Mux Wrapbacks   ; 5 / 516,600 ( < 1 % )        ;
; Block Input Muxes           ; 10,264 / 5,658,000 ( < 1 % ) ;
; Block interconnects         ; 7,536 / 6,625,600 ( < 1 % )  ;
; C1 interconnects            ; 2,749 / 2,769,200 ( < 1 % )  ;
; C4 interconnects            ; 681 / 2,640,400 ( < 1 % )    ;
; C8 interconnects            ; 21 / 264,040 ( < 1 % )       ;
; DCM_muxes                   ; 1 / 824 ( < 1 % )            ;
; DELAY_CHAINs                ; 0 / 17,290 ( 0 % )           ;
; Direct links                ; 1,641 / 6,625,600 ( < 1 % )  ;
; HIO Buffers                 ; 0 / 45,920 ( 0 % )           ;
; Programmable Invert Buffers ; 0 / 480 ( 0 % )              ;
; Programmable Invert Inputs  ; 383 / 513,810 ( < 1 % )      ;
; Programmable Inverts        ; 383 / 513,810 ( < 1 % )      ;
; R0 interconnects            ; 4,340 / 4,620,700 ( < 1 % )  ;
; R1 interconnects            ; 2,530 / 2,640,400 ( < 1 % )  ;
; R12 interconnects           ; 17 / 396,060 ( < 1 % )       ;
; R2 interconnects            ; 811 / 1,324,300 ( < 1 % )    ;
; R4 interconnects            ; 559 / 1,332,500 ( < 1 % )    ;
; R6 interconnects            ; 1,171 / 1,336,600 ( < 1 % )  ;
; Redundancy Muxes            ; 0 / 90,920 ( 0 % )           ;
; Row Clock Tap-Offs          ; 204 / 396,060 ( < 1 % )      ;
; Switchbox_clock_muxes       ; 38 / 13,440 ( < 1 % )        ;
; VIO Buffers                 ; 242 / 19,200 ( 1 % )         ;
; Vertical_seam_tap_muxes     ; 30 / 6,720 ( < 1 % )         ;
+-----------------------------+------------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; MAIN_CLOCK      ; MAIN_CLOCK           ; 87.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                              ; Destination Register                                                                                                                           ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][0]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.749             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|mem[0][0]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.749             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][2]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.730             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|mem[0][2]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.730             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][3]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.705             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|mem[0][3]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.705             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][30]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.694             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|mem[0][110]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.682             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][18]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.658             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|mem[0][113]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.656             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|mem[0][113]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.656             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|mem[0][221]                                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.656             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][28]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.652             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][7]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.651             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|mem[0][220]                                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.649             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|mem[0][112]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.647             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|mem[0][112]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.647             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][31]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.646             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][23]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.645             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][13]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.645             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|mem[0][111]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.644             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][9]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.641             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][25]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.641             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|mem[0][111]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.631             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|mem[0][219]                                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.631             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][19]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.630             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|mem[0][218]                                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.627             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|mem[0][110]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.627             ;
; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|mem[0][1]                                                                               ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.623             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][1]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.623             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][26]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.620             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][10]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.617             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rdata_fifo|mem[0][0]                                                              ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.612             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][5]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.612             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][21]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.608             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][14]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.585             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][27]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.579             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][11]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.578             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][12]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.571             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][15]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.568             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][6]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.562             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][16]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.555             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][8]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.531             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][20]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.527             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][4]                                                                           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.524             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][17]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.504             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][24]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.503             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][29]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.497             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|mem[0][22]                                                                          ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_module~soc_hps_wrapper/s1_b_18__vio_mlab_core_periphery__clk[0].reg     ; 0.454             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awaddr_q0[4]                                                                      ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[4]                                              ; 0.290             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[4]                                            ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|address_burst[4]                                              ; 0.278             ;
; soc_inst|mm_interconnect_2|msgdma_0_mm_read_agent|hold_waitrequest                                                                           ; soc_inst|mm_interconnect_2|msgdma_0_mm_read_limiter|pending_response_count[1]                                                                  ; 0.242             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[2]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.211             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[0]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.202             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[1]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.194             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5] ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]   ; 0.186             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[6]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.174             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[7]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.164             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_translator|waitrequest_reset_override                                                                ; soc_inst|mm_interconnect_1|msgdma_0_csr_translator|wait_latency_counter[1]                                                                     ; 0.164             ;
; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4] ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]   ; 0.158             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[4]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.156             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[5]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.156             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[6]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.154             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arlen_q0[3]                                                                       ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[10]                   ; 0.154             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[0]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.151             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[2]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.148             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[1]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.143             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[7]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.140             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[5]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.139             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[6]                                                                      ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.138             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[3]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.135             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[5]                                                                      ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.134             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awlen_q0[4]                                                                       ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|burst_bytecount[12]                                                                 ; 0.134             ;
; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_is_0_dff                                     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_is_0_dff                                       ; 0.130             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[7]                                                                      ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.127             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[13]                                                                     ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.120             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[8]                                                                      ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.117             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[14]                                                                     ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.114             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[10]                                                                     ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.113             ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[1]                  ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[3]                    ; 0.107             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[12]                                                                     ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.105             ;
; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[11]                                                                     ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|last_channel[0]                                                                ; 0.104             ;
; uut|wr_addr[6]                                                                                                                               ; uut|wr_addr[10]                                                                                                                                ; 0.103             ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[0]                  ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[3]                    ; 0.102             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]              ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]                ; 0.082             ;
; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                              ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                             ; 0.080             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[18]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.078             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[14]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.077             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[17]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.077             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[19]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.076             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[10]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.074             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[22]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.071             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[6]                                                       ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.069             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[15]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.065             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[11]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.065             ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[3]                  ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[3]                    ; 0.062             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[30]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.061             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[16]                                                      ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.061             ;
; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[9]                                                       ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; 0.061             ;
; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[9]                  ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_bytes_remaining_reg[9]                    ; 0.047             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; down      ; [(108, 200), (119, 207)]          ; 0.139 %     ;
; long high speed ; right     ; [(300, 200), (311, 207)]          ; 21.959 %    ;
; long high speed ; left      ; [(312, 200), (323, 207)]          ; 35.764 %    ;
; long high speed ; up        ; [(228, 176), (239, 183)]          ; 16.071 %    ;
; long high speed ; down      ; [(264, 200), (275, 207)]          ; 19.643 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                                                                  ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                                                                 ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; down      ; [(108, 200), (119, 207)]          ; 0.139 %     ;    High Routing Fan-Out                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; fpga_reset_n[0]~input                                                                                                                                                                                                                                     ;
; short           ; down      ; [(108, 200), (119, 207)]          ; 0.139 %     ;    Long Distance                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; fpga_reset_n[0]~input                                                                                                                                                                                                                                     ;
; long high speed ; right     ; [(300, 200), (311, 207)]          ; 21.959 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; system_reset_n~1                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|cmd_src_valid[0]~0                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i606~0                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|stage2_ready~0xsyn                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i1587~0                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_140~1                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|Mux_39~0                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_demux|src1_valid~1                                                                                                                                                                                                         ;
; long high speed ; right     ; [(300, 200), (311, 207)]          ; 21.959 %    ;    Long Distance                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; system_reset_n~1                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_138~29                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_138~30                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_138~28                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_138~27                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_138~26                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_138~37                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux|Select_28~0                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux|Select_27~0                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux|Select_26~0                                                                                                                                                                                                            ;
; long high speed ; left      ; [(312, 200), (323, 207)]          ; 35.764 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|sop_enable                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_002|saved_grant[0]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[0]                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[1]                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[1]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[2]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[0]                                                                                                                                                                                   ;
; long high speed ; left      ; [(312, 200), (323, 207)]          ; 35.764 %    ;    Long Distance                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[25]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[29]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[2]                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[30]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[3]                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[4]                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[5]                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[6]                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[31]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_strb[0]                                                                                                                                                                     ;
; long high speed ; up        ; [(228, 176), (239, 183)]          ; 16.071 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|reduce_nor_1~0xsyn                                     ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena                                                                                            ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[2] ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[8] ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[7] ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[6] ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[5] ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[4] ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[3] ;
; long high speed ; up        ; [(228, 176), (239, 183)]          ; 16.071 %    ;    Long Distance                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run                                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[8]                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[34]                            ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|stp_non_zero_ram_gen.gap_detect_on.gap_detector|q                                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                       ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[0]                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|offload_shift_ena~xsyn                                 ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[1]                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[2]                                                                                  ;
; long high speed ; down      ; [(264, 200), (275, 207)]          ; 19.643 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_100~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_126~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_125~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_124~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_123~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_122~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_101~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_121~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_120~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_127~0                                                                                                                                                                                                           ;
; long high speed ; down      ; [(264, 200), (275, 207)]          ; 19.643 %    ;    Long Distance                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_118~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_103~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_112~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_113~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_114~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_115~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_102~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_116~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_2|rsp_mux|Select_117~0                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rtl~22                                                                                                                                                          ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                    ; Total Grid Crossings ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn                                                                                                                           ; 37                   ;
; soc_inst|pio_1|pio_1|data_out[3]                                                                                                                                                                                            ; 14                   ;
; soc_inst|pio_1|pio_1|data_out[2]                                                                                                                                                                                            ; 14                   ;
; soc_inst|pio_1|pio_1|data_out[1]                                                                                                                                                                                            ; 14                   ;
; soc_inst|pio_1|pio_1|data_out[0]                                                                                                                                                                                            ; 14                   ;
; fpga_reset_n_debounced                                                                                                                                                                                                      ; 11                   ;
; system_reset_n~1                                                                                                                                                                                                            ; 8                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                      ; 5                    ;
; system_reset_n~1xsyn                                                                                                                                                                                                        ; 5                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|issue_read_descriptor~xsyn                                                                                                                            ; 5                    ;
; fpga_reset_n[0]~input                                                                                                                                                                                                       ; 5                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[3] ; 4                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_enable_delay_reg[0]~ERTM                                       ; 4                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_on_enable_bit.trigger_condition_deserialize|dffs[0]            ; 4                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out                       ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[31]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[30]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[29]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[28]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[27]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[26]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[25]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[24]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[23]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[22]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[21]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[20]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[19]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[18]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[17]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[16]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[15]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[14]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[13]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[12]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[11]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[10]                                                                          ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[9]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[8]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[7]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[6]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[5]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[4]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[3]                                                                           ; 4                    ;
; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|altera_syncram_impl1|q_b[2]                                                                           ; 4                    ;
; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_0_rvalid                                                                                                                                            ; 4                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[27]                                                                                                               ; 3                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[21]                                                                                                               ; 3                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[26]                                                                                                               ; 3                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[24]                                                                                                               ; 3                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


+--------------------------------------------------+
; Hyper-Retimer Settings                           ;
+------------------------+---------+---------------+
; Option                 ; Setting ; Default Value ;
+------------------------+---------+---------------+
; Enable Auto-Pipelining ; On      ; On            ;
+------------------------+---------+---------------+


+-------------------------------------------------------------------------------------+
; Reset Sequence Requirement                                                          ;
+-------------------------------------------------------+-----------------------------+
; Clock Name                                            ; Number of additional cycles ;
+-------------------------------------------------------+-----------------------------+
; internal_clk                                          ; 0                           ;
; MAIN_CLOCK                                            ; 0                           ;
; EMIF_REF_CLOCK                                        ; 0                           ;
; altera_reserved_tck                                   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_0 ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_1 ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_2 ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9    ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10   ; 0                           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11   ; 0                           ;
; emif_hps_mem_mem_dqs[0]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[1]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[2]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[3]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[4]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[5]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[6]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[7]_IN                            ; 0                           ;
; emif_hps_mem_mem_dqs[8]_IN                            ; 0                           ;
+-------------------------------------------------------+-----------------------------+
Note: Due to retiming optimizations, a clock domain may require a longer reset sequence to ensure correct functionality.  The table above indicates the minimum number of additional reset sequence cycles needed for each clock domain.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Retiming Limit Summary                                                                                                                                                                                              ;
+------------------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+
; Clock Transfer                                                   ; Limiting Reason                                           ; Recommendation                                                                       ;
+------------------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+
; Transfer from altera_reserved_tck to Top-level Output ports      ; Path Limit                                                ; None. Retiming has used all available register locations in the critical chain path. ;
;                                                                  ;                                                           ;    Performance cannot be increased through retiming/Fast Forward analysis alone.     ;
;                                                                  ;                                                           ;    Increased clock speed may be possible through other optimization techniques.      ;
; Clock Domain Top-level Input ports                               ; Path Limit                                                ; None. Retiming has used all available register locations in the critical chain path. ;
;                                                                  ;                                                           ;    Performance cannot be increased through retiming/Fast Forward analysis alone.     ;
;                                                                  ;                                                           ;    Increased clock speed may be possible through other optimization techniques.      ;
; Clock Domain soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Clock Domain altera_reserved_tck                                 ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Clock Domain MAIN_CLOCK                                          ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
+------------------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+


Critical Chain Summary for Transfer from altera_reserved_tck to Top-level Output ports
===============================================================================
+-------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                  ;
+-------------------------------------------------------------------------------------+
; Recommendation                                                                      ;
+-------------------------------------------------------------------------------------+
; The critical chain is limited by: Path Limit                                        ;
;                                                                                     ;
; The source or destination register is involved in a cross-partition transfer        ;
;    and so Hyper-Registers on the routing path cannot be used and are not displayed  ;
;    on the critical chain. Consider duplicating the register to isolate the critical ;
;    path from the cross-partition transfer.                                          ;
;                                                                                     ;
; Retiming Restriction: Boundary Port Restriction                                     ;
;  Unable to retime across boundary ports:                                            ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo              ;
;                                                                                     ;
; Retiming Restriction: Cross Partition Transfer Restriction                          ;
;  Unable to retime across nodes involved in cross-partition transfers:               ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                   ;
;    altera_reserved_tdo~output                                                       ;
+-------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                      ;
+----------------------+-----------+-------------+--------------------------------------------------------------------------------------------+
; Path Info            ; Register  ; Register ID ; Element                                                                                    ;
+----------------------+-----------+-------------+--------------------------------------------------------------------------------------------+
; Long Path (Critical) ; REG (SDM) ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; Long Path (Critical) ;           ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo                         ;
; Long Path (Critical) ;           ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input                  ;
; Long Path (Critical) ;           ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo                        ;
; Long Path (Critical) ;           ;             ; altera_reserved_tdo~output|i                                                               ;
; Long Path (Critical) ;           ;             ; altera_reserved_tdo~output|o                                                               ;
; Long Path (Critical) ; PIN       ;             ; altera_reserved_tdo                                                                        ;
+----------------------+-----------+-------------+--------------------------------------------------------------------------------------------+



Critical Chain Summary for Clock Domain Top-level Input ports
===============================================================================
+-------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                  ;
+-------------------------------------------------------------------------------------+
; Recommendation                                                                      ;
+-------------------------------------------------------------------------------------+
; The critical chain is limited by: Path Limit                                        ;
;                                                                                     ;
; The source or destination register is involved in a cross-partition transfer        ;
;    and so Hyper-Registers on the routing path cannot be used and are not displayed  ;
;    on the critical chain. Consider duplicating the register to isolate the critical ;
;    path from the cross-partition transfer.                                          ;
;                                                                                     ;
; Retiming Restriction: Boundary Port Restriction                                     ;
;  Unable to retime across boundary ports:                                            ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi              ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo              ;
;                                                                                     ;
; Retiming Restriction: Cross Partition Transfer Restriction                          ;
;  Unable to retime across nodes involved in cross-partition transfers:               ;
;    altera_reserved_tdi~input                                                        ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                   ;
;    altera_reserved_tdo~output                                                       ;
+-------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                    ;
+----------------------+----------+-------------+---------------------------------------------------------------------------+
; Path Info            ; Register ; Register ID ; Element                                                                   ;
+----------------------+----------+-------------+---------------------------------------------------------------------------+
; Long Path (Critical) ; PIN      ;             ; altera_reserved_tdi                                                       ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdi~input|i                                               ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdi~input|o                                               ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi|input ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi       ;
; Long Path (Critical) ;          ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdi        ;
; Long Path (Critical) ;          ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo        ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo       ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdo~output|i                                              ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdo~output|o                                              ;
; Long Path (Critical) ; PIN      ;             ; altera_reserved_tdo                                                       ;
+----------------------+----------+-------------+---------------------------------------------------------------------------+



Clock Domain soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain altera_reserved_tck (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain MAIN_CLOCK (Meets timing requirements: No further analysis performed.)
===============================================================================


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------+------------------------------+
; Routing Resource Type       ; Usage                        ;
+-----------------------------+------------------------------+
; Block Input Mux Wrapbacks   ; 5 / 516,600 ( < 1 % )        ;
; Block Input Muxes           ; 10,264 / 5,658,000 ( < 1 % ) ;
; Block interconnects         ; 7,536 / 6,625,600 ( < 1 % )  ;
; C1 interconnects            ; 2,773 / 2,769,200 ( < 1 % )  ;
; C4 interconnects            ; 693 / 2,640,400 ( < 1 % )    ;
; C8 interconnects            ; 21 / 264,040 ( < 1 % )       ;
; DCM_muxes                   ; 1 / 824 ( < 1 % )            ;
; DELAY_CHAINs                ; 0 / 17,290 ( 0 % )           ;
; Direct links                ; 1,641 / 6,625,600 ( < 1 % )  ;
; HIO Buffers                 ; 0 / 45,920 ( 0 % )           ;
; Programmable Invert Buffers ; 0 / 480 ( 0 % )              ;
; Programmable Invert Inputs  ; 383 / 513,810 ( < 1 % )      ;
; Programmable Inverts        ; 383 / 513,810 ( < 1 % )      ;
; R0 interconnects            ; 4,382 / 4,620,700 ( < 1 % )  ;
; R1 interconnects            ; 2,550 / 2,640,400 ( < 1 % )  ;
; R12 interconnects           ; 17 / 396,060 ( < 1 % )       ;
; R2 interconnects            ; 812 / 1,324,300 ( < 1 % )    ;
; R4 interconnects            ; 561 / 1,332,500 ( < 1 % )    ;
; R6 interconnects            ; 1,177 / 1,336,600 ( < 1 % )  ;
; Redundancy Muxes            ; 0 / 90,920 ( 0 % )           ;
; Row Clock Tap-Offs          ; 204 / 396,060 ( < 1 % )      ;
; Switchbox_clock_muxes       ; 38 / 13,440 ( < 1 % )        ;
; VIO Buffers                 ; 242 / 19,200 ( 1 % )         ;
; Vertical_seam_tap_muxes     ; 30 / 6,720 ( < 1 % )         ;
+-----------------------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+------------------------------------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                                                ; Ignored Entity                           ; Ignored From ; Ignored To                                                                                                                                                                               ; Ignored Value ; Ignored Source             ;
+-----------------------------------------------------+------------------------------------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_ck_n[0]                                                                                                                                                                              ; OFF           ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[0]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[1]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[2]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[3]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[4]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[5]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[6]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[7]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Programmable De-emphasis                            ; emif_hps_altera_emif_arch_fm_191_rbandoq ;              ; mem_dqs_n[8]                                                                                                                                                                             ; HIGH_LP       ; ip/qsys_top/emif_hps.ip    ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[0].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[10].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst   ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[11].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst   ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[12].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst   ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[1].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[2].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[3].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[4].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[5].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[6].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[7].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[8].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[9].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[0].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[10].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[11].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[12].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[13].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[14].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[15].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[16].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[17].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[18].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[19].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[1].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[20].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[21].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[22].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[23].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[24].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[25].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[26].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[27].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[28].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[29].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[2].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[30].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[31].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[32].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[33].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[3].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[4].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[5].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[6].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[7].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[8].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[9].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[10].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[11].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[12].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[13].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[2].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[6].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[7].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[8].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[9].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_type_avl_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[0].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[10].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[11].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[12].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[13].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[14].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[15].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[16].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[19].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[1].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[20].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[21].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[22].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[23].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[25].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[26].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[2].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[3].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[4].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[5].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[6].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[7].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[8].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[9].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Periphery to Core Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; ON            ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[0].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[10].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst   ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[11].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst   ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[12].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst   ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[1].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[2].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[3].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[4].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[5].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[6].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[7].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[8].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_avl_rdata_id_0_ufi_gen[9].rdata_id_amm_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[0].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[10].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[11].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[12].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[13].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[14].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[15].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[16].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[17].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[18].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[19].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[1].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[20].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[21].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[22].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[23].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[24].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[25].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[26].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[27].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[28].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[29].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[2].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[30].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[31].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[32].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[33].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                       ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[3].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[4].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[5].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[6].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[7].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[8].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_mmr_ufi_gen[9].mmr_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                        ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[10].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[11].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[12].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[13].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst             ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[2].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[6].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[7].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[8].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[9].sideband_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst  ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_type_avl_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[0].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[10].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[11].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[12].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[13].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[14].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[15].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[16].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[19].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[1].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[20].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[21].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[22].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[23].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[25].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[26].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[2].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[3].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[4].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[5].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[6].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[7].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[8].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[9].ctl2core_seq_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst                                ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst           ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|tennm_ufi:hps_p2c_ufi.preserved_ufi_inst            ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Hyper Register Delay Chain                          ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; 225           ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                 ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                  ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                       ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                        ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                          ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[1].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[0].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[10].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[11].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[12].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                              ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[1].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[2].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[3].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[4].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[5].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[6].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[7].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[8].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].ecc_info_gen[9].info_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                               ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                     ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                      ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].rd_data_rdy_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
; Force Hyper Register for Core to Periphery Transfer ; ghrd_agilex_top                          ;              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].wr_data_vld_ast_ecc_c2p_ufi_i|tennm_ufi:c2p_225_ufi.ufi_inst                                    ; ON            ; Compiler or HDL Assignment ;
+-----------------------------------------------------+------------------------------------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:10.
Info (119006): Selected device AGFB014R24B2E2V for design "ghrd_agfb014r24b2e2v"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (18824): Fitter is performing the Signal Tap Post-Fit tapping flow.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Warning (18584): There are no transceiver channels used in the design. You must use or instantiate at least 1 transceiver channel to preserve the rest of the unused channels.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:40
Info (12627): Pin ~PWRMGT_SCL~ is reserved at location CF59
Info (12627): Pin ~ALTERA_AS_DATA1~ is reserved at location CU60
Info (12627): Pin ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ is reserved at location CR60
Info (12627): Pin ~ALTERA_AS_DATA2~ is reserved at location CK59
Info (12627): Pin ~ALTERA_AS_DATA0~ is reserved at location CN60
Info (12627): Pin ~ALTERA_AS_CLK~ is reserved at location CT59
Info (12627): Pin ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ is reserved at location CY59
Info (12627): Pin ~HPS_COLD_RESET~ is reserved at location CE60
Info (12627): Pin ~CONF_DONE~ is reserved at location CA60
Info (12627): Pin ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ is reserved at location CV59
Info (12627): Pin ~ALTERA_AS_DATA3~ is reserved at location CM59
Info (12627): Pin ~ALTERA_AS_nCSO3~ is reserved at location CL60
Info (12627): Pin ~PWRMGT_SDA~ is reserved at location CC56
Info (11685): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "emif_hps_pll_ref_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "emif_hps_pll_ref_clk(n)" File: /home/wisig/sam/dma_access/src/ghrd_agilex_top.sv Line: 23
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (11685): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "refclk_bti" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk_bti(n)" File: /home/wisig/sam/dma_access/src/ghrd_agilex_top.sv Line: 4
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:00
Info (19542): Channel-specific preservation of unused transceiver channels is enabled
    Info (19543): Unused transceiver channel at location 'AK1' will be preserved
    Info (19543): Unused transceiver channel at location 'AL4' will be preserved
    Info (19543): Unused transceiver channel at location 'AP1' will be preserved
    Info (19543): Unused transceiver channel at location 'AR4' will be preserved
    Info (19543): Unused transceiver channel at location 'AV1' will be preserved
    Info (19543): Unused transceiver channel at location 'AW4' will be preserved
    Info (19543): Unused transceiver channel at location 'BB1' will be preserved
    Info (19543): Unused transceiver channel at location 'BC4' will be preserved
    Info (19543): Unused transceiver channel at location 'BG4' will be preserved
    Info (19543): Unused transceiver channel at location 'BK1' will be preserved
    Info (19543): Unused transceiver channel at location 'BL4' will be preserved
    Info (19543): Unused transceiver channel at location 'BP1' will be preserved
    Info (19543): Unused transceiver channel at location 'BR4' will be preserved
    Info (19543): Unused transceiver channel at location 'BV1' will be preserved
    Info (19543): Unused transceiver channel at location 'BW4' will be preserved
Info (19523): Preserved 15 unused RX channel(s).
Info (19524): Preserved 15 unused TX channel(s).
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_synchronizer_no_reset
        Info (332166): set_false_path -to [get_keepers {*sld_synchronizer_no_reset:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (18794): Reading SDC File: 'ip/qsys_top/agilex_hps/intel_agilex_interface_generator_191/synth/agilex_hps_intel_agilex_interface_generator_191_jd3dopi.sdc' for instance: 'soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces'
Info (332104): Reading SDC File: 'ip/qsys_top/user_rst_clkgate_0/altera_s10_user_rst_clkgate_1941/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info (332104): Reading SDC File: 'ghrd_timing.sdc'
Warning (332174): Ignored filter at ghrd_timing.sdc(31): soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1] could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/wisig/sam/dma_access/ghrd_timing.sdc Line: 31
Warning (332049): Ignored set_false_path at ghrd_timing.sdc(31): Argument <to> is not an object ID File: /home/wisig/sam/dma_access/ghrd_timing.sdc Line: 31
    Info (332050): set_false_path -from fpga_reset_n_debounced -to {soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1]} File: /home/wisig/sam/dma_access/ghrd_timing.sdc Line: 31
Info (332104): Reading SDC File: 'ip/qsys_top/emif_hps/altera_emif_arch_fm_191/synth/emif_hps_altera_emif_arch_fm_191_rbandoq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (18794): Reading SDC File: '/home/wisig/sam/dma_access/qdb/_compiler/ghrd_agfb014r24b2e2v/_flat/22.4.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_signaltap_agent_1920/synth/intel_signal_tap.sdc' for instance: 'auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0'
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (332104): Reading SDC File: '/home/wisig/intelFPGA_pro/22.4/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Warning (332158): Clock uncertainty characteristics of the Agilex device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 34 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.000 altera_reserved_tck
    Info (332111):    0.833 emif_hps_mem_mem_dqs[0]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[1]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[2]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[3]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[4]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[5]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[6]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[7]_IN
    Info (332111):    0.833 emif_hps_mem_mem_dqs[8]_IN
    Info (332111):   10.000 EMIF_REF_CLOCK
    Info (332111):   10.000 internal_clk
    Info (332111):   10.000   MAIN_CLOCK
    Info (332111):    3.333 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0
    Info (332111):    3.333 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1
    Info (332111):    3.333 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2
    Info (332111):    3.333 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_0
    Info (332111):    3.333 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_1
    Info (332111):    3.333 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_2
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10
    Info (332111):    0.833 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (20273): Intermediate fitter snapshots will be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is enabled during compilation.
Info (20274): Successfully committed planned database.
Info (21624): Not running Design Assistant in plan stage because there is no enabled rule to check
Info (12517): Periphery placement operations ending: elapsed time is 00:03:14
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (11165): Fitter preparation operations ending: elapsed time is 00:03:04
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.00 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 3 clocks 
    Info (18386): fpga_clk_100[0] (1770 fanout) drives clock sectors (2, 3) to (5, 4)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck (568 fanout) drives clock sectors (3, 3) to (4, 4)
    Info (18386): soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|s2f_rst (1 fanout) drives clock sector (4, 4)
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:20
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.
Info (20274): Successfully committed placed database.
Info (21624): Not running Design Assistant in place stage because there is no enabled rule to check
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 0% of down directional wire in region X108_Y200 to X119_Y207
    Info (20265): Estimated peak short right directional wire demand : 0% in region X0_Y0 to X11_Y7
    Info (20265): Estimated peak short left directional wire demand : 0% in region X0_Y0 to X11_Y7
    Info (20265): Estimated peak short up directional wire demand : 0% in region X0_Y0 to X11_Y7
    Info (20265): Estimated peak short down directional wire demand : 0% in region X108_Y200 to X119_Y207
Info (20215): Router estimated peak long high speed interconnect demand : 35% of left directional wire in region X312_Y200 to X323_Y207
    Info (20265): Estimated peak long high speed right directional wire demand : 21% in region X300_Y200 to X311_Y207
    Info (20265): Estimated peak long high speed left directional wire demand : 35% in region X312_Y200 to X323_Y207
    Info (20265): Estimated peak long high speed up directional wire demand : 16% in region X228_Y176 to X239_Y183
    Info (20265): Estimated peak long high speed down directional wire demand : 19% in region X264_Y200 to X275_Y207
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.05 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 0.63 seconds.
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (16607): Fitter routing operations ending: elapsed time is 00:02:16
Info (20274): Successfully committed routed database.
Info (17966): Starting Hyper-Retimer operations.
Info (18914): The Hyper-Retimer was unable to optimize the design due to retiming restrictions. Run Fast Forward Timing Closure Recommendations to see step-by-step suggestions for design changes and show the estimated performance improvement from making these changes.
Info (17968): Completed Hyper-Retimer operations.
Info (18821): Fitter Hyper-Retimer operations ending: elapsed time is 00:00:02
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (20274): Successfully committed retimed database.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:02
Info (16557): Fitter post-fit operations ending: elapsed time is 00:00:45
Info (20274): Successfully committed final database.
Info (21624): Not running Design Assistant in finalize stage because there is no enabled rule to check
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 14501 megabytes
    Info: Processing ended: Tue Jan 23 13:50:37 2024
    Info: Elapsed time: 00:09:56
    Info: System process ID: 15347
Info (19538): Reading SDC files took 00:00:01 cumulatively in this process.


