Fitter report for music_cal
Sat Jul 01 00:40:15 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 01 00:40:15 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; music_cal                                   ;
; Top-level Entity Name              ; music_cal                                   ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,614 / 4,608 ( 57 % )                      ;
;     Total combinational functions  ; 2,588 / 4,608 ( 56 % )                      ;
;     Dedicated logic registers      ; 780 / 4,608 ( 17 % )                        ;
; Total registers                    ; 780                                         ;
; Total pins                         ; 33 / 142 ( 23 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3407 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3407 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3404    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/EX_music_cal/output_files/music_cal.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,614 / 4,608 ( 57 % ) ;
;     -- Combinational with no register       ; 1834                   ;
;     -- Register only                        ; 26                     ;
;     -- Combinational with a register        ; 754                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1314                   ;
;     -- 3 input functions                    ; 398                    ;
;     -- <=2 input functions                  ; 876                    ;
;     -- Register only                        ; 26                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2032                   ;
;     -- arithmetic mode                      ; 556                    ;
;                                             ;                        ;
; Total registers*                            ; 780 / 5,010 ( 16 % )   ;
;     -- Dedicated logic registers            ; 780 / 4,608 ( 17 % )   ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 195 / 288 ( 68 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 33 / 142 ( 23 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 3 / 8 ( 38 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 10%        ;
; Peak interconnect usage (total/H/V)         ; 12% / 12% / 12%        ;
; Maximum fan-out                             ; 382                    ;
; Highest non-global fan-out                  ; 155                    ;
; Total fan-out                               ; 10337                  ;
; Average fan-out                             ; 3.01                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2614 / 4608 ( 57 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1834                 ; 0                              ;
;     -- Register only                        ; 26                   ; 0                              ;
;     -- Combinational with a register        ; 754                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1314                 ; 0                              ;
;     -- 3 input functions                    ; 398                  ; 0                              ;
;     -- <=2 input functions                  ; 876                  ; 0                              ;
;     -- Register only                        ; 26                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2032                 ; 0                              ;
;     -- arithmetic mode                      ; 556                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 780                  ; 0                              ;
;     -- Dedicated logic registers            ; 780 / 4608 ( 17 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 195 / 288 ( 68 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 33                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10337                ; 0                              ;
;     -- Registered Connections               ; 2917                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 0                              ;
;     -- Output Ports                         ; 25                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK      ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET    ; 48    ; 1        ; 0            ; 2            ; 4           ; 155                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[0]   ; 110   ; 3        ; 28           ; 3            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[1]   ; 112   ; 3        ; 28           ; 3            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[2]   ; 113   ; 3        ; 28           ; 3            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[3]   ; 114   ; 3        ; 28           ; 4            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; control  ; 67    ; 4        ; 7            ; 0            ; 2           ; 136                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; music_on ; 57    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; CARRY_OUT ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[0] ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[1] ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[2] ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[3] ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[0]    ; 118   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[1]    ; 117   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[2]    ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[3]    ; 115   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LESS_THAN ; 143   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NEG_ANS   ; 144   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[0]    ; 152   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[1]    ; 150   ; 3        ; 28           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[2]    ; 163   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[3]    ; 161   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[4]    ; 160   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[5]    ; 151   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[6]    ; 162   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[7]    ; 164   ; 2        ; 24           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ZERO      ; 142   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; music     ; 119   ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; state2[0] ; 135   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; state2[1] ; 137   ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; state[0]  ; 120   ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; state[1]  ; 134   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 34 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 5 / 35 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 26 / 37 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 36 ( 6 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; music_on                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; control                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; ROW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; ROW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 91         ; 3        ; ROW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 92         ; 3        ; ROW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 93         ; 3        ; COL[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 94         ; 3        ; COL[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 95         ; 3        ; COL[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 96         ; 3        ; COL[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ; 97         ; 3        ; music                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 120      ; 98         ; 3        ; state[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; state[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; state2[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; state2[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; CARRY_OUT                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 116        ; 3        ; ZERO                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 117        ; 3        ; LESS_THAN                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 118        ; 3        ; NEG_ANS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 119        ; 3        ; CHOICE[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; CHOICE[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; CHOICE[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; CHOICE[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; SEG[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; SEG[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; SEG[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; SEG[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; SEG[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; SEG[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; SEG[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; SEG[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                   ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name         ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
; |music_cal                 ; 2614 (1)    ; 780 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 33   ; 0            ; 1834 (1)     ; 26 (0)            ; 754 (0)          ; |music_cal                  ;              ;
;    |BCD:inst8|             ; 161 (161)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 3 (3)             ; 64 (64)          ; |music_cal|BCD:inst8        ;              ;
;    |Core_unit:inst|        ; 147 (147)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 67 (67)          ; |music_cal|Core_unit:inst   ;              ;
;    |alu:inst2|             ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; |music_cal|alu:inst2        ;              ;
;    |anti_shake:inst3|      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |music_cal|anti_shake:inst3 ;              ;
;    |display:inst4|         ; 70 (70)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 2 (2)             ; 3 (3)            ; |music_cal|display:inst4    ;              ;
;    |divider:inst5|         ; 74 (74)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 33 (33)          ; |music_cal|divider:inst5    ;              ;
;    |key_out:inst12|        ; 945 (945)   ; 186 (186)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 758 (758)    ; 13 (13)           ; 174 (174)        ; |music_cal|key_out:inst12   ;              ;
;    |keyboard:inst7|        ; 36 (36)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 3 (3)             ; 8 (8)            ; |music_cal|keyboard:inst7   ;              ;
;    |music:inst1|           ; 1098 (1098) ; 406 (406)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 692 (692)    ; 3 (3)             ; 403 (403)        ; |music_cal|music:inst1      ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; CARRY_OUT ; Output   ; --            ; --            ; --                    ; --  ;
; ZERO      ; Output   ; --            ; --            ; --                    ; --  ;
; LESS_THAN ; Output   ; --            ; --            ; --                    ; --  ;
; NEG_ANS   ; Output   ; --            ; --            ; --                    ; --  ;
; music     ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[3] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[2] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[1] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[0] ; Output   ; --            ; --            ; --                    ; --  ;
; COL[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; state[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; state[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; state2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; state2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; CLK       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; control   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RESET     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; music_on  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ROW[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; CLK                                         ;                   ;         ;
; control                                     ;                   ;         ;
;      - key_out:inst12|OUT_DSTL[0]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[1]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[2]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[3]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[4]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[5]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[6]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[7]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[7]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[0]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[1]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[2]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[3]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[4]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[5]           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTH[6]           ; 0                 ; 6       ;
;      - key_out:inst12|state~12              ; 0                 ; 6       ;
;      - key_out:inst12|state~13              ; 0                 ; 6       ;
;      - key_out:inst12|state~17              ; 0                 ; 6       ;
;      - key_out:inst12|state~18              ; 0                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP~0          ; 0                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP[3]~1       ; 0                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP[3]~14      ; 0                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP[3]~16      ; 0                 ; 6       ;
;      - key_out:inst12|OUT_finish~1          ; 0                 ; 6       ;
;      - key_out:inst12|OUT_finish~2          ; 0                 ; 6       ;
;      - key_out:inst12|OUT_flag~5            ; 0                 ; 6       ;
;      - key_out:inst12|OUT_flag~12           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_flag~14           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_flag~18           ; 0                 ; 6       ;
;      - key_out:inst12|state~20              ; 0                 ; 6       ;
;      - key_out:inst12|state~21              ; 0                 ; 6       ;
;      - key_out:inst12|ans_delay[1]~1        ; 0                 ; 6       ;
;      - key_out:inst12|number_flag[2]~4      ; 0                 ; 6       ;
;      - key_out:inst12|ans_delay[1]~5        ; 0                 ; 6       ;
;      - key_out:inst12|ans_delay[1]~7        ; 0                 ; 6       ;
;      - key_out:inst12|ans_delay[1]~8        ; 0                 ; 6       ;
;      - key_out:inst12|ans_delay~15          ; 0                 ; 6       ;
;      - key_out:inst12|ans_delay~16          ; 0                 ; 6       ;
;      - key_out:inst12|number_flag[2]~8      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack[16]~7    ; 0                 ; 6       ;
;      - key_out:inst12|number_flag~12        ; 0                 ; 6       ;
;      - key_out:inst12|number_flag~13        ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[1]~12        ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[1]~16        ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[1]~17        ; 0                 ; 6       ;
;      - key_out:inst12|temp_op[0]~3          ; 0                 ; 6       ;
;      - key_out:inst12|temp_op[3]~4          ; 0                 ; 6       ;
;      - key_out:inst12|temp_op[3]~7          ; 0                 ; 6       ;
;      - key_out:inst12|temp_op[1]~8          ; 0                 ; 6       ;
;      - key_out:inst12|temp_op[3]~9          ; 0                 ; 6       ;
;      - key_out:inst12|temp_op[2]~10         ; 0                 ; 6       ;
;      - key_out:inst12|number_flag[2]~21     ; 0                 ; 6       ;
;      - key_out:inst12|OUT_calculating~5     ; 0                 ; 6       ;
;      - key_out:inst12|OUT_calculating[3]~9  ; 0                 ; 6       ;
;      - key_out:inst12|OUT_calculating[3]~12 ; 0                 ; 6       ;
;      - key_out:inst12|temp1~39              ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~4            ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL[7]~10        ; 0                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[7]~11        ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~14           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~17           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~20           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~23           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~26           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~29           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCL~32           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~3            ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~6            ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~9            ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~12           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~15           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~18           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~21           ; 0                 ; 6       ;
;      - key_out:inst12|OUT_SRCH~24           ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[20]~38       ; 0                 ; 6       ;
;      - key_out:inst12|temp1~86              ; 0                 ; 6       ;
;      - key_out:inst12|temp1[6]~89           ; 0                 ; 6       ;
;      - key_out:inst12|number_stack[16]~15   ; 0                 ; 6       ;
;      - key_out:inst12|number_stack[10]~23   ; 0                 ; 6       ;
;      - key_out:inst12|temp2~88              ; 0                 ; 6       ;
;      - key_out:inst12|temp2~90              ; 0                 ; 6       ;
;      - key_out:inst12|temp2~93              ; 0                 ; 6       ;
;      - key_out:inst12|temp2~96              ; 0                 ; 6       ;
;      - key_out:inst12|temp2~100             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~102             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~105             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~109             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~113             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~117             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~120             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~123             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~126             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~129             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~132             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~135             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~138             ; 0                 ; 6       ;
;      - key_out:inst12|temp2~141             ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~132      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~135      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~136      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~138      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~140      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~141      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~142      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~144      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~146      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~147      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~148      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~150      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~152      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~153      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~154      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~156      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~158      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~159      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~161      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~162      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~164      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~165      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~167      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~168      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~170      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~171      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~173      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~174      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~176      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~177      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~179      ; 0                 ; 6       ;
;      - key_out:inst12|number_stack~180      ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[30]~153      ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[30]~159      ; 0                 ; 6       ;
;      - key_out:inst12|number_flag[2]~24     ; 0                 ; 6       ;
;      - key_out:inst12|number_stack[46]~182  ; 0                 ; 6       ;
;      - key_out:inst12|temp2[8]~142          ; 0                 ; 6       ;
;      - key_out:inst12|op_stack[30]~163      ; 0                 ; 6       ;
; RESET                                       ;                   ;         ;
;      - key_out:inst12|OUT_ALU_OP[0]         ; 1                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP[1]         ; 1                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP[2]         ; 1                 ; 6       ;
;      - key_out:inst12|OUT_ALU_OP[3]         ; 1                 ; 6       ;
;      - key_out:inst12|OUT_finish            ; 1                 ; 6       ;
;      - key_out:inst12|number_flag[0]        ; 1                 ; 6       ;
;      - key_out:inst12|number_flag[1]        ; 1                 ; 6       ;
;      - key_out:inst12|number_flag[2]        ; 1                 ; 6       ;
;      - key_out:inst12|number_flag[3]        ; 1                 ; 6       ;
;      - key_out:inst12|temp_op[3]            ; 1                 ; 6       ;
;      - key_out:inst12|temp_op[2]            ; 1                 ; 6       ;
;      - key_out:inst12|temp_op[1]            ; 1                 ; 6       ;
;      - key_out:inst12|temp_op[0]            ; 1                 ; 6       ;
;      - key_out:inst12|state.00              ; 1                 ; 6       ;
;      - key_out:inst12|state.s1              ; 1                 ; 6       ;
;      - key_out:inst12|state.s2              ; 1                 ; 6       ;
;      - key_out:inst12|state.s3              ; 1                 ; 6       ;
;      - key_out:inst12|ans_delay[2]          ; 1                 ; 6       ;
;      - key_out:inst12|OUT_flag[1]           ; 1                 ; 6       ;
;      - key_out:inst12|OUT_flag[0]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[3]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[1]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[0]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[2]           ; 1                 ; 6       ;
;      - key_out:inst12|OUT_calculating[0]    ; 1                 ; 6       ;
;      - key_out:inst12|OUT_calculating[3]    ; 1                 ; 6       ;
;      - key_out:inst12|OUT_calculating[2]    ; 1                 ; 6       ;
;      - key_out:inst12|OUT_calculating[1]    ; 1                 ; 6       ;
;      - key_out:inst12|ans_delay[1]~4        ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[7]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[5]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[4]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[6]           ; 1                 ; 6       ;
;      - key_out:inst12|temp1[7]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[4]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[6]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[3]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[5]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[2]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[1]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[0]              ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[23]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[7]       ; 1                 ; 6       ;
;      - key_out:inst12|OUT_SRCL[7]~11        ; 1                 ; 6       ;
;      - key_out:inst12|temp2[7]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[4]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[6]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[3]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[5]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[2]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[1]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[0]              ; 1                 ; 6       ;
;      - key_out:inst12|OUT_DSTL[7]~12        ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[22]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[6]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[21]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[5]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[20]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[4]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[19]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[3]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[18]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[2]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[17]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[1]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[16]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[0]       ; 1                 ; 6       ;
;      - key_out:inst12|temp2[15]             ; 1                 ; 6       ;
;      - key_out:inst12|temp2[12]             ; 1                 ; 6       ;
;      - key_out:inst12|temp2[14]             ; 1                 ; 6       ;
;      - key_out:inst12|temp2[11]             ; 1                 ; 6       ;
;      - key_out:inst12|temp2[13]             ; 1                 ; 6       ;
;      - key_out:inst12|temp2[10]             ; 1                 ; 6       ;
;      - key_out:inst12|temp2[9]              ; 1                 ; 6       ;
;      - key_out:inst12|temp2[8]              ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[15]      ; 1                 ; 6       ;
;      - key_out:inst12|temp1[15]             ; 1                 ; 6       ;
;      - key_out:inst12|temp1[12]             ; 1                 ; 6       ;
;      - key_out:inst12|temp1[14]             ; 1                 ; 6       ;
;      - key_out:inst12|temp1[11]             ; 1                 ; 6       ;
;      - key_out:inst12|temp1[13]             ; 1                 ; 6       ;
;      - key_out:inst12|temp1[10]             ; 1                 ; 6       ;
;      - key_out:inst12|temp1[9]              ; 1                 ; 6       ;
;      - key_out:inst12|temp1[8]              ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[31]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[9]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[25]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[8]       ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[24]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[12]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[28]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[11]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[27]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[10]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[26]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[13]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[29]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[14]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[30]      ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[11]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[9]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[8]           ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[10]          ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[39]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[55]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[54]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[38]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[37]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[53]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[52]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[36]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[35]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[51]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[50]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[34]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[33]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[49]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[48]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[32]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[47]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[63]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[41]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[57]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[40]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[56]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[44]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[60]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[43]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[59]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[42]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[58]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[45]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[61]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[46]      ; 1                 ; 6       ;
;      - key_out:inst12|number_stack[62]      ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[15]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[13]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[12]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[14]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[19]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[17]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[16]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[18]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[23]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[21]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[20]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[22]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[27]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[25]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[24]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[26]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[31]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[29]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[28]          ; 1                 ; 6       ;
;      - key_out:inst12|op_stack[30]          ; 1                 ; 6       ;
; music_on                                    ;                   ;         ;
;      - Core_unit:inst|Mux42~1               ; 1                 ; 6       ;
; ROW[1]                                      ;                   ;         ;
;      - keyboard:inst7|Mux2~0                ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~1                ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~2                ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~3                ; 0                 ; 6       ;
;      - keyboard:inst7|Selector2~0           ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~0        ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~3           ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~4           ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~5           ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~6           ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~7           ; 0                 ; 6       ;
;      - keyboard:inst7|WideOr0~0             ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1                ; 0                 ; 6       ;
; ROW[0]                                      ;                   ;         ;
;      - keyboard:inst7|Mux2~0                ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~1                ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~2                ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~3                ; 0                 ; 6       ;
;      - keyboard:inst7|Selector2~0           ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~0           ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~3           ; 0                 ; 6       ;
;      - keyboard:inst7|WideOr0~0             ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1                ; 0                 ; 6       ;
; ROW[3]                                      ;                   ;         ;
;      - keyboard:inst7|Mux6~0                ; 1                 ; 6       ;
;      - keyboard:inst7|Mux6~1                ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~4                ; 1                 ; 6       ;
;      - keyboard:inst7|Selector2~0           ; 1                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~0        ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~0           ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~3           ; 1                 ; 6       ;
;      - keyboard:inst7|WideOr0~0             ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~0                ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~1                ; 1                 ; 6       ;
; ROW[2]                                      ;                   ;         ;
;      - keyboard:inst7|Mux6~0                ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~4                ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~5                ; 1                 ; 6       ;
;      - keyboard:inst7|Selector2~0           ; 1                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~1        ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~0           ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~3           ; 1                 ; 6       ;
;      - keyboard:inst7|WideOr0~0             ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~0                ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~1                ; 1                 ; 6       ;
+---------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+--------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location          ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                  ; PIN_132           ; 382     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Core_unit:inst|Decoder1~0            ; LCCOMB_X19_Y5_N18 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|Mux37~1               ; LCCOMB_X25_Y7_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|Mux41~0               ; LCCOMB_X22_Y9_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_music_on          ; LCFF_X22_Y9_N15   ; 60      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_value[15]         ; LCFF_X18_Y6_N1    ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_value[5]~32       ; LCCOMB_X19_Y5_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_value[8]~33       ; LCCOMB_X19_Y5_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|state[0]              ; LCFF_X25_Y7_N19   ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|state[1]              ; LCFF_X25_Y7_N29   ; 48      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RESET                                ; PIN_48            ; 155     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; anti_shake:inst3|OUT_key             ; LCFF_X13_Y5_N3    ; 134     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; control                              ; PIN_67            ; 136     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; divider:inst5|OUT_clk1               ; LCFF_X2_Y5_N1     ; 341     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; key_out:inst12|OUT_ALU_OP[3]~16      ; LCCOMB_X9_Y6_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|OUT_DSTL[7]~12        ; LCCOMB_X12_Y7_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|OUT_SRCL[7]~11        ; LCCOMB_X18_Y8_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|OUT_calculating[3]~12 ; LCCOMB_X13_Y8_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|number_flag[2]~11     ; LCCOMB_X13_Y9_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|number_stack[10]~25   ; LCCOMB_X13_Y9_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|number_stack[16]~17   ; LCCOMB_X13_Y9_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|number_stack[46]~133  ; LCCOMB_X13_Y9_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|op_stack[1]~17        ; LCCOMB_X12_Y9_N6  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|op_stack[30]~163      ; LCCOMB_X12_Y9_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|temp1[6]~89           ; LCCOMB_X13_Y9_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|temp2[8]~142          ; LCCOMB_X12_Y6_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst12|temp_op[3]~7          ; LCCOMB_X9_Y6_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; music:inst1|clk_interval             ; LCFF_X13_Y12_N21  ; 57      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; music:inst1|song1[21]~36             ; LCCOMB_X22_Y9_N16 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; music:inst1|song2[26]~49             ; LCCOMB_X21_Y6_N2  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                 ;
+--------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                     ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLK                      ; PIN_132          ; 382     ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst5|OUT_clk1   ; LCFF_X2_Y5_N1    ; 341     ; Global Clock         ; GCLK2            ; --                        ;
; music:inst1|clk_interval ; LCFF_X13_Y12_N21 ; 57      ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Non-Global High Fan-Out Signals                ;
+--------------------------------------+---------+
; Name                                 ; Fan-Out ;
+--------------------------------------+---------+
; RESET                                ; 155     ;
; control                              ; 136     ;
; anti_shake:inst3|OUT_key             ; 134     ;
; key_out:inst12|state.s3              ; 94      ;
; key_out:inst12|OUT_SRCL[0]~33        ; 62      ;
; Core_unit:inst|OUT_music_on          ; 60      ;
; key_out:inst12|OUT_finish            ; 53      ;
; key_out:inst12|op_stack[20]~33       ; 52      ;
; key_out:inst12|state.00              ; 49      ;
; Core_unit:inst|state[1]              ; 48      ;
; music:inst1|LessThan22~8             ; 45      ;
; key_out:inst12|state.s2              ; 43      ;
; key_out:inst12|OUT_flag[0]           ; 42      ;
; Core_unit:inst|state[0]              ; 42      ;
; key_out:inst12|OUT_flag~4            ; 41      ;
; key_out:inst12|OUT_flag[1]           ; 40      ;
; key_out:inst12|state~15              ; 38      ;
; key_out:inst12|number_flag[2]~7      ; 36      ;
; key_out:inst12|OUT_SRCH~0            ; 36      ;
; key_out:inst12|temp1[6]~35           ; 35      ;
; key_out:inst12|Selector84~0          ; 35      ;
; keyboard:inst7|OUT_value[2]          ; 33      ;
; key_out:inst12|number_stack[16]~17   ; 32      ;
; key_out:inst12|temp2~4               ; 32      ;
; key_out:inst12|temp1~39              ; 32      ;
; key_out:inst12|LessThan0~0           ; 32      ;
; keyboard:inst7|OUT_value[3]          ; 32      ;
; keyboard:inst7|OUT_value[1]          ; 32      ;
; music:inst1|song2~26                 ; 30      ;
; music:inst1|song2[25]                ; 30      ;
; music:inst1|LessThan23~8             ; 29      ;
; key_out:inst12|state.s1              ; 29      ;
; key_out:inst12|op_stack[1]~17        ; 28      ;
; key_out:inst12|Equal0~0              ; 28      ;
; music:inst1|song2~32                 ; 28      ;
; music:inst1|song2~30                 ; 28      ;
; music:inst1|song1~27                 ; 27      ;
; music:inst1|song2[26]~49             ; 26      ;
; music:inst1|song1[21]~36             ; 26      ;
; music:inst1|song1~31                 ; 26      ;
; key_out:inst12|temp2[8]~85           ; 25      ;
; key_out:inst12|OUT_DSTH[3]~10        ; 25      ;
; music:inst1|song2~28                 ; 25      ;
; music:inst1|LessThan23~7             ; 25      ;
; key_out:inst12|number_stack[16]~181  ; 24      ;
; key_out:inst12|number_stack[16]~11   ; 24      ;
; key_out:inst12|op_stack[20]~38       ; 24      ;
; key_out:inst12|OUT_DSTH[3]~11        ; 24      ;
; key_out:inst12|OUT_SRCL[0]~1         ; 24      ;
; key_out:inst12|OUT_SRCL[0]~0         ; 24      ;
; music:inst1|song1~30                 ; 24      ;
; music:inst1|LessThan21~5             ; 22      ;
; key_out:inst12|LessThan5~1           ; 22      ;
; music:inst1|song2~34                 ; 22      ;
; music:inst1|Add0~42                  ; 22      ;
; music:inst1|Add0~40                  ; 22      ;
; Core_unit:inst|OUT_off_number[2]     ; 22      ;
; key_out:inst12|LessThan5~3           ; 21      ;
; key_out:inst12|LessThan4~0           ; 21      ;
; music:inst1|song1~29                 ; 21      ;
; music:inst1|song1~28                 ; 21      ;
; Core_unit:inst|OUT_value[15]         ; 21      ;
; Core_unit:inst|Decoder1~0            ; 20      ;
; key_out:inst12|temp1~32              ; 19      ;
; key_out:inst12|LessThan5~2           ; 19      ;
; key_out:inst12|ans_delay[0]          ; 19      ;
; music:inst1|song2[6]                 ; 18      ;
; key_out:inst12|number_stack[10]~21   ; 17      ;
; key_out:inst12|Selector49~0          ; 17      ;
; divider:inst5|LessThan0~9            ; 17      ;
; Core_unit:inst|Equal4~0              ; 17      ;
; keyboard:inst7|OUT_value[0]          ; 17      ;
; music:inst1|LessThan0~4              ; 17      ;
; music:inst1|LessThan1~4              ; 17      ;
; music:inst1|song2~35                 ; 17      ;
; alu:inst2|OUT_zero~9                 ; 17      ;
; divider:inst5|Add0~62                ; 17      ;
; music:inst1|Add1~32                  ; 17      ;
; music:inst1|Add1~30                  ; 17      ;
; music:inst1|Add2~32                  ; 17      ;
; music:inst1|song2[2]                 ; 17      ;
; key_out:inst12|temp2[8]~142          ; 16      ;
; key_out:inst12|temp1~135             ; 16      ;
; key_out:inst12|number_stack~134      ; 16      ;
; key_out:inst12|number_stack[46]~133  ; 16      ;
; key_out:inst12|number_stack[10]~25   ; 16      ;
; key_out:inst12|number_stack[10]~23   ; 16      ;
; key_out:inst12|number_stack[16]~15   ; 16      ;
; key_out:inst12|temp1[6]~89           ; 16      ;
; key_out:inst12|temp1~86              ; 16      ;
; key_out:inst12|OUT_DSTL[7]~12        ; 16      ;
; key_out:inst12|OUT_SRCL[7]~11        ; 16      ;
; key_out:inst12|temp1~36              ; 16      ;
; key_out:inst12|temp1~34              ; 16      ;
; music:inst1|LessThan3~4              ; 16      ;
; music:inst1|LessThan7~3              ; 16      ;
; music:inst1|LessThan2~5              ; 16      ;
; music:inst1|song1~26                 ; 16      ;
; Core_unit:inst|OUT_value~17          ; 16      ;
; music:inst1|Add8~30                  ; 16      ;
; music:inst1|Add8~28                  ; 16      ;
; music:inst1|song2[1]                 ; 16      ;
; music:inst1|song2[3]                 ; 16      ;
; music:inst1|LessThan17~3             ; 15      ;
; music:inst1|LessThan4~3              ; 15      ;
; music:inst1|LessThan14~3             ; 15      ;
; music:inst1|LessThan10~4             ; 15      ;
; music:inst1|LessThan9~4              ; 15      ;
; music:inst1|LessThan5~5              ; 15      ;
; Core_unit:inst|OUT_off_number[1]     ; 15      ;
; music:inst1|Add18~28                 ; 15      ;
; music:inst1|Add15~28                 ; 15      ;
; music:inst1|Add15~26                 ; 15      ;
; key_out:inst12|number_flag[0]        ; 14      ;
; music:inst1|LessThan16~4             ; 14      ;
; music:inst1|LessThan11~3             ; 14      ;
; music:inst1|LessThan8~4              ; 14      ;
; music:inst1|LessThan6~5              ; 14      ;
; music:inst1|song1~33                 ; 14      ;
; Core_unit:inst|OUT_ALU_OP[3]         ; 14      ;
; Core_unit:inst|OUT_ALU_OP[2]         ; 14      ;
; Core_unit:inst|OUT_off_number[0]     ; 14      ;
; music:inst1|song2[8]                 ; 14      ;
; music:inst1|song2[7]                 ; 14      ;
; ROW[1]                               ; 13      ;
; key_out:inst12|Selector42~0          ; 13      ;
; music:inst1|LessThan19~4             ; 13      ;
; music:inst1|LessThan18~3             ; 13      ;
; music:inst1|LessThan15~4             ; 13      ;
; music:inst1|LessThan12~4             ; 13      ;
; music:inst1|LessThan13~4             ; 13      ;
; Core_unit:inst|OUT_ALU_OP[1]         ; 13      ;
; music:inst1|song2[4]                 ; 13      ;
; key_out:inst12|temp2~89              ; 12      ;
; key_out:inst12|op_stack[20]~4        ; 12      ;
; music:inst1|LessThan20~4             ; 12      ;
; music:inst1|song2~33                 ; 12      ;
; key_out:inst12|Equal9~0              ; 11      ;
; music:inst1|song1~32                 ; 11      ;
; Core_unit:inst|OUT_neg_ans           ; 11      ;
; BCD:inst8|rhex[2][3]                 ; 11      ;
; ROW[2]                               ; 10      ;
; ROW[3]                               ; 10      ;
; key_out:inst12|number_flag[1]        ; 10      ;
; key_out:inst12|ans_delay[1]          ; 10      ;
; key_out:inst12|ans_delay[2]          ; 10      ;
; display:inst4|state.S3               ; 10      ;
; BCD:inst8|rhex[3][3]                 ; 10      ;
; BCD:inst8|rhex[3][2]                 ; 10      ;
; BCD:inst8|rhex[3][1]                 ; 10      ;
; BCD:inst8|rhex[2][1]                 ; 10      ;
; BCD:inst8|rhex[2][0]                 ; 10      ;
; ROW[0]                               ; 9       ;
; key_out:inst12|temp2[8]              ; 9       ;
; key_out:inst12|temp2[9]              ; 9       ;
; key_out:inst12|temp2[10]             ; 9       ;
; key_out:inst12|temp2[11]             ; 9       ;
; key_out:inst12|temp2[12]             ; 9       ;
; key_out:inst12|temp2[0]              ; 9       ;
; key_out:inst12|temp2[1]              ; 9       ;
; key_out:inst12|temp2[2]              ; 9       ;
; key_out:inst12|temp2[5]              ; 9       ;
; key_out:inst12|temp2[3]              ; 9       ;
; key_out:inst12|temp2[6]              ; 9       ;
; key_out:inst12|temp2[4]              ; 9       ;
; key_out:inst12|temp2[7]              ; 9       ;
; music:inst1|song2~38                 ; 9       ;
; Core_unit:inst|WideOr1~0             ; 9       ;
; alu:inst2|OUT_zero~16                ; 9       ;
; alu:inst2|OUT_zero~15                ; 9       ;
; alu:inst2|OUT_zero~2                 ; 9       ;
; BCD:inst8|rhex[3][0]                 ; 9       ;
; Core_unit:inst|OUT_value[6]          ; 9       ;
; Core_unit:inst|OUT_value[4]          ; 9       ;
; key_out:inst12|temp2[13]             ; 8       ;
; key_out:inst12|temp2[14]             ; 8       ;
; Core_unit:inst|OUT_value[8]~33       ; 8       ;
; Core_unit:inst|OUT_value[5]~32       ; 8       ;
; key_out:inst12|number_flag[2]        ; 8       ;
; display:inst4|Selector0~1            ; 8       ;
; display:inst4|state.00               ; 8       ;
; display:inst4|state.S2               ; 8       ;
; BCD:inst8|rhex[1][3]                 ; 8       ;
; BCD:inst8|rhex[1][2]                 ; 8       ;
; BCD:inst8|rhex[1][1]                 ; 8       ;
; BCD:inst8|rhex[1][0]                 ; 8       ;
; BCD:inst8|Add9~12                    ; 8       ;
; BCD:inst8|Add3~2                     ; 8       ;
; music:inst1|song1[6]                 ; 8       ;
; music:inst1|song1[4]                 ; 8       ;
; music:inst1|song1[3]                 ; 8       ;
; Core_unit:inst|OUT_value[3]          ; 8       ;
; Core_unit:inst|OUT_value[2]          ; 8       ;
; Core_unit:inst|OUT_value[1]          ; 8       ;
; Core_unit:inst|OUT_value[7]          ; 8       ;
; Core_unit:inst|OUT_value[5]          ; 8       ;
; key_out:inst12|temp2[3]~97           ; 7       ;
; key_out:inst12|temp1[8]              ; 7       ;
; key_out:inst12|temp1[9]              ; 7       ;
; key_out:inst12|temp1[10]             ; 7       ;
; key_out:inst12|temp1[11]             ; 7       ;
; key_out:inst12|temp1[12]             ; 7       ;
; key_out:inst12|temp2[15]             ; 7       ;
; key_out:inst12|temp1[0]              ; 7       ;
; key_out:inst12|temp1[1]              ; 7       ;
; key_out:inst12|temp1[2]              ; 7       ;
; key_out:inst12|temp1[5]              ; 7       ;
; key_out:inst12|temp1[3]              ; 7       ;
; key_out:inst12|temp1[6]              ; 7       ;
; key_out:inst12|temp1[4]              ; 7       ;
; key_out:inst12|temp1[7]              ; 7       ;
; key_out:inst12|Equal1~0              ; 7       ;
; key_out:inst12|LessThan2~0           ; 7       ;
; music:inst1|song2~37                 ; 7       ;
; display:inst4|Selector0~4            ; 7       ;
; display:inst4|Selector0~3            ; 7       ;
; BCD:inst8|resd[3]                    ; 7       ;
; BCD:inst8|resd[2]                    ; 7       ;
; BCD:inst8|resd[1]                    ; 7       ;
; BCD:inst8|resd[0]                    ; 7       ;
; BCD:inst8|resc[3]                    ; 7       ;
; BCD:inst8|resc[2]                    ; 7       ;
; BCD:inst8|resc[1]                    ; 7       ;
; BCD:inst8|resc[0]                    ; 7       ;
; BCD:inst8|resb[3]                    ; 7       ;
; BCD:inst8|resb[2]                    ; 7       ;
; BCD:inst8|resb[1]                    ; 7       ;
; BCD:inst8|resb[0]                    ; 7       ;
; BCD:inst8|resa[3]                    ; 7       ;
; BCD:inst8|resa[2]                    ; 7       ;
; BCD:inst8|resa[1]                    ; 7       ;
; BCD:inst8|resa[0]                    ; 7       ;
; BCD:inst8|rhex[2][2]                 ; 7       ;
; Core_unit:inst|OUT_value[9]          ; 7       ;
; BCD:inst8|Add9~6                     ; 7       ;
; BCD:inst8|Add3~4                     ; 7       ;
; music:inst1|song1[7]                 ; 7       ;
; Core_unit:inst|OUT_value[0]          ; 7       ;
; music:inst1|now_Hz[3]                ; 7       ;
; music:inst1|now_Hz[2]                ; 7       ;
; key_out:inst12|temp1[13]             ; 6       ;
; key_out:inst12|temp1[14]             ; 6       ;
; key_out:inst12|op_stack[1]~8         ; 6       ;
; key_out:inst12|op_stack[1]~6         ; 6       ;
; BCD:inst8|resb[3]~1                  ; 6       ;
; BCD:inst8|LessThan3~0                ; 6       ;
; Core_unit:inst|OUT_data_b[0]         ; 6       ;
; Core_unit:inst|OUT_data_a[0]         ; 6       ;
; Core_unit:inst|OUT_data_b[1]         ; 6       ;
; Core_unit:inst|OUT_data_a[1]         ; 6       ;
; Core_unit:inst|OUT_data_b[2]         ; 6       ;
; Core_unit:inst|OUT_data_a[2]         ; 6       ;
; Core_unit:inst|OUT_data_b[3]         ; 6       ;
; Core_unit:inst|OUT_data_a[3]         ; 6       ;
; Core_unit:inst|OUT_data_b[4]         ; 6       ;
; Core_unit:inst|OUT_data_a[4]         ; 6       ;
; Core_unit:inst|OUT_data_b[5]         ; 6       ;
; Core_unit:inst|OUT_data_a[5]         ; 6       ;
; Core_unit:inst|OUT_data_b[6]         ; 6       ;
; Core_unit:inst|OUT_data_a[6]         ; 6       ;
; Core_unit:inst|OUT_data_b[7]         ; 6       ;
; Core_unit:inst|OUT_data_a[7]         ; 6       ;
; display:inst4|state.S1               ; 6       ;
; BCD:inst8|Add16~8                    ; 6       ;
; BCD:inst8|Add16~6                    ; 6       ;
; BCD:inst8|Add16~4                    ; 6       ;
; Core_unit:inst|OUT_value[14]         ; 6       ;
; Core_unit:inst|OUT_value[13]         ; 6       ;
; Core_unit:inst|OUT_value[10]         ; 6       ;
; Core_unit:inst|OUT_value[11]         ; 6       ;
; Core_unit:inst|OUT_value[12]         ; 6       ;
; Core_unit:inst|OUT_value[8]          ; 6       ;
; BCD:inst8|Add9~8                     ; 6       ;
; BCD:inst8|Add3~8                     ; 6       ;
; BCD:inst8|Add3~6                     ; 6       ;
; music:inst1|song1[1]                 ; 6       ;
; key_out:inst12|op_stack[26]          ; 5       ;
; key_out:inst12|op_stack[24]          ; 5       ;
; key_out:inst12|op_stack[25]          ; 5       ;
; key_out:inst12|op_stack[27]          ; 5       ;
; key_out:inst12|op_stack[22]          ; 5       ;
; key_out:inst12|op_stack[20]          ; 5       ;
; key_out:inst12|op_stack[21]          ; 5       ;
; key_out:inst12|op_stack[23]          ; 5       ;
; key_out:inst12|op_stack[18]          ; 5       ;
; key_out:inst12|op_stack[16]          ; 5       ;
; key_out:inst12|op_stack[17]          ; 5       ;
; key_out:inst12|op_stack[19]          ; 5       ;
; key_out:inst12|op_stack[14]          ; 5       ;
; key_out:inst12|op_stack[12]          ; 5       ;
; key_out:inst12|op_stack[13]          ; 5       ;
; key_out:inst12|op_stack[15]          ; 5       ;
; key_out:inst12|op_stack[10]          ; 5       ;
; key_out:inst12|op_stack[8]           ; 5       ;
; key_out:inst12|op_stack[9]           ; 5       ;
; key_out:inst12|op_stack[11]          ; 5       ;
; key_out:inst12|temp1[15]             ; 5       ;
; key_out:inst12|op_stack[6]           ; 5       ;
; key_out:inst12|op_stack[4]           ; 5       ;
; key_out:inst12|op_stack[5]           ; 5       ;
; key_out:inst12|op_stack[7]           ; 5       ;
; key_out:inst12|number_flag[3]        ; 5       ;
; BCD:inst8|resa[3]~1                  ; 5       ;
; music:inst1|LessThan23~6             ; 5       ;
; music:inst1|LessThan23~4             ; 5       ;
; Core_unit:inst|temp_op[1]            ; 5       ;
; Core_unit:inst|temp_op[3]            ; 5       ;
; Core_unit:inst|temp_op[2]            ; 5       ;
; Core_unit:inst|temp_op[0]            ; 5       ;
; key_out:inst12|OUT_state~0           ; 5       ;
; key_out:inst12|temp_op[2]            ; 5       ;
; key_out:inst12|temp_op[3]            ; 5       ;
; BCD:inst8|Add9~10                    ; 5       ;
; BCD:inst8|Add9~4                     ; 5       ;
; BCD:inst8|Add3~0                     ; 5       ;
; music:inst1|song2[5]                 ; 5       ;
; music:inst1|song1[5]                 ; 5       ;
; music:inst1|song1[2]                 ; 5       ;
; music:inst1|song1[0]                 ; 5       ;
; Core_unit:inst|OUT_carry_out         ; 5       ;
; key_out:inst12|op_stack[30]~163      ; 4       ;
; key_out:inst12|number_flag[2]~24     ; 4       ;
; key_out:inst12|op_stack[30]~154      ; 4       ;
; key_out:inst12|op_stack~151          ; 4       ;
; key_out:inst12|number_stack[46]      ; 4       ;
; key_out:inst12|number_stack[45]      ; 4       ;
; key_out:inst12|number_stack[42]      ; 4       ;
; key_out:inst12|number_stack[43]      ; 4       ;
; key_out:inst12|number_stack[44]      ; 4       ;
; key_out:inst12|number_stack[40]      ; 4       ;
; key_out:inst12|number_stack[41]      ; 4       ;
; key_out:inst12|number_stack[47]      ; 4       ;
; key_out:inst12|number_stack[32]      ; 4       ;
; key_out:inst12|number_stack[33]      ; 4       ;
; key_out:inst12|number_stack[34]      ; 4       ;
; key_out:inst12|number_stack[35]      ; 4       ;
; key_out:inst12|number_stack[36]      ; 4       ;
; key_out:inst12|number_stack[37]      ; 4       ;
; key_out:inst12|number_stack[38]      ; 4       ;
; key_out:inst12|temp2~100             ; 4       ;
; key_out:inst12|number_stack[39]      ; 4       ;
; key_out:inst12|number_stack[14]      ; 4       ;
; key_out:inst12|number_stack[13]      ; 4       ;
; key_out:inst12|number_stack[10]      ; 4       ;
; key_out:inst12|number_stack[11]      ; 4       ;
; key_out:inst12|number_stack[12]      ; 4       ;
; key_out:inst12|number_stack[8]       ; 4       ;
; key_out:inst12|number_stack[9]       ; 4       ;
; key_out:inst12|number_stack[15]      ; 4       ;
; key_out:inst12|number_stack[0]       ; 4       ;
; key_out:inst12|number_stack[1]       ; 4       ;
; key_out:inst12|number_stack[2]       ; 4       ;
; key_out:inst12|number_stack[3]       ; 4       ;
; key_out:inst12|number_stack[4]       ; 4       ;
; key_out:inst12|number_stack[5]       ; 4       ;
; key_out:inst12|number_stack[6]       ; 4       ;
; key_out:inst12|number_stack[7]       ; 4       ;
; key_out:inst12|OUT_calculating[3]~12 ; 4       ;
; key_out:inst12|OUT_calculating~5     ; 4       ;
; key_out:inst12|OUT_calculating[3]~3  ; 4       ;
; key_out:inst12|temp_op[3]~7          ; 4       ;
; key_out:inst12|op_stack[1]~12        ; 4       ;
; key_out:inst12|number_flag[2]~5      ; 4       ;
; key_out:inst12|Selector44~0          ; 4       ;
; key_out:inst12|ans_delay[1]~7        ; 4       ;
; key_out:inst12|number_flag[2]~4      ; 4       ;
; keyboard:inst7|WideOr0~0             ; 4       ;
; keyboard:inst7|Selector1~0           ; 4       ;
; keyboard:inst7|Selector0~0           ; 4       ;
; key_out:inst12|Selector35~0          ; 4       ;
; key_out:inst12|OUT_ALU_OP[3]~16      ; 4       ;
; key_out:inst12|OUT_ALU_OP[3]~9       ; 4       ;
; key_out:inst12|OUT_ALU_OP[3]~1       ; 4       ;
; key_out:inst12|OUT_ALU_OP~0          ; 4       ;
; key_out:inst12|op_stack[2]           ; 4       ;
; key_out:inst12|op_stack[0]           ; 4       ;
; key_out:inst12|op_stack[1]           ; 4       ;
; key_out:inst12|op_stack[3]           ; 4       ;
; BCD:inst8|addbcd4~23                 ; 4       ;
; BCD:inst8|rhexc[12]                  ; 4       ;
; Core_unit:inst|OUT_value~21          ; 4       ;
; BCD:inst8|LessThan4~0                ; 4       ;
; BCD:inst8|resa[3]~2                  ; 4       ;
; Core_unit:inst|OUT_ALU_OP[0]         ; 4       ;
; BCD:inst8|rhex[0][3]                 ; 4       ;
; BCD:inst8|rhex[0][1]                 ; 4       ;
; BCD:inst8|rhex[0][2]                 ; 4       ;
; BCD:inst8|Add16~2                    ; 4       ;
; music:inst1|song2[0]                 ; 4       ;
; music:inst1|song1[8]                 ; 4       ;
; Core_unit:inst|OUT_less_than         ; 4       ;
; key_out:inst12|op_stack[30]          ; 3       ;
; key_out:inst12|op_stack[28]          ; 3       ;
; key_out:inst12|op_stack[29]          ; 3       ;
; key_out:inst12|op_stack[31]          ; 3       ;
; keyboard:inst7|flag[0]               ; 3       ;
; key_out:inst12|number_stack[30]      ; 3       ;
; key_out:inst12|number_stack[29]      ; 3       ;
; key_out:inst12|number_stack[26]      ; 3       ;
; key_out:inst12|number_stack[27]      ; 3       ;
; key_out:inst12|number_stack[28]      ; 3       ;
; key_out:inst12|number_stack[24]      ; 3       ;
; key_out:inst12|number_stack[25]      ; 3       ;
; key_out:inst12|number_stack[31]      ; 3       ;
; key_out:inst12|number_stack[16]      ; 3       ;
; key_out:inst12|number_stack[17]      ; 3       ;
; key_out:inst12|number_stack[18]      ; 3       ;
; key_out:inst12|number_stack[19]      ; 3       ;
; key_out:inst12|number_stack[20]      ; 3       ;
; key_out:inst12|number_stack[21]      ; 3       ;
; key_out:inst12|number_stack[22]      ; 3       ;
; key_out:inst12|number_stack[23]      ; 3       ;
; key_out:inst12|op_stack[1]~5         ; 3       ;
; key_out:inst12|number_flag[2]~11     ; 3       ;
; key_out:inst12|number_flag[2]~8      ; 3       ;
; key_out:inst12|ans_delay[1]~8        ; 3       ;
; key_out:inst12|ans_delay[1]~5        ; 3       ;
; key_out:inst12|ans_delay[1]~4        ; 3       ;
; key_out:inst12|ans_delay[1]~0        ; 3       ;
; keyboard:inst7|OUT_key               ; 3       ;
; keyboard:inst7|Mux2~0                ; 3       ;
; key_out:inst12|OUT_ALU_OP[3]~8       ; 3       ;
; key_out:inst12|OUT_ALU_OP[3]~3       ; 3       ;
; BCD:inst8|Add21~2                    ; 3       ;
; BCD:inst8|Add21~1                    ; 3       ;
; BCD:inst8|rhexd[15]                  ; 3       ;
; BCD:inst8|Add21~0                    ; 3       ;
; BCD:inst8|rhexc[13]                  ; 3       ;
; BCD:inst8|rhexd[13]                  ; 3       ;
; BCD:inst8|rhexb[8]                   ; 3       ;
; Core_unit:inst|OUT_value~31          ; 3       ;
; Core_unit:inst|OUT_value~29          ; 3       ;
; Core_unit:inst|OUT_value~27          ; 3       ;
; Core_unit:inst|OUT_value~25          ; 3       ;
; Core_unit:inst|OUT_value~23          ; 3       ;
; Core_unit:inst|OUT_value~19          ; 3       ;
; Core_unit:inst|Add1~8                ; 3       ;
; BCD:inst8|resb[3]~2                  ; 3       ;
; BCD:inst8|resb[3]~0                  ; 3       ;
; Core_unit:inst|Mux37~1               ; 3       ;
; BCD:inst8|LessThan0~0                ; 3       ;
; BCD:inst8|resa[3]~0                  ; 3       ;
; BCD:inst8|rhexd[14]                  ; 3       ;
; music:inst1|LessThan20~3             ; 3       ;
; music:inst1|LessThan12~3             ; 3       ;
; music:inst1|LessThan6~4              ; 3       ;
; music:inst1|Mux6~7                   ; 3       ;
; music:inst1|Mux10~3                  ; 3       ;
; music:inst1|LessThan13~3             ; 3       ;
; music:inst1|Mux6~4                   ; 3       ;
; music:inst1|now_Hz~0                 ; 3       ;
; key_out:inst12|OUT_ALU_OP[0]         ; 3       ;
; key_out:inst12|OUT_ALU_OP[2]         ; 3       ;
; key_out:inst12|OUT_ALU_OP[1]         ; 3       ;
; key_out:inst12|Add3~28               ; 3       ;
; key_out:inst12|Add3~26               ; 3       ;
; key_out:inst12|Add3~24               ; 3       ;
; key_out:inst12|Add3~22               ; 3       ;
; key_out:inst12|Add3~20               ; 3       ;
; key_out:inst12|Add3~18               ; 3       ;
; key_out:inst12|Add3~16               ; 3       ;
; key_out:inst12|Add3~14               ; 3       ;
; key_out:inst12|Add3~12               ; 3       ;
; key_out:inst12|Add3~10               ; 3       ;
; key_out:inst12|Add3~8                ; 3       ;
; key_out:inst12|Add3~6                ; 3       ;
; key_out:inst12|Add3~4                ; 3       ;
; key_out:inst12|Add3~2                ; 3       ;
; key_out:inst12|Add3~0                ; 3       ;
; key_out:inst12|temp_op[1]            ; 3       ;
; music:inst1|Add21~26                 ; 3       ;
; music:inst1|Add21~24                 ; 3       ;
; music:inst1|Add21~22                 ; 3       ;
; music:inst1|Add20~24                 ; 3       ;
; music:inst1|Add20~22                 ; 3       ;
; music:inst1|Add16~28                 ; 3       ;
; music:inst1|Add16~26                 ; 3       ;
; music:inst1|Add16~24                 ; 3       ;
; music:inst1|Add13~28                 ; 3       ;
; music:inst1|Add13~26                 ; 3       ;
; music:inst1|Add13~24                 ; 3       ;
; music:inst1|Add9~30                  ; 3       ;
; music:inst1|Add9~28                  ; 3       ;
; music:inst1|Add9~26                  ; 3       ;
; music:inst1|Add7~30                  ; 3       ;
; music:inst1|Add7~28                  ; 3       ;
; music:inst1|Add7~26                  ; 3       ;
; music:inst1|Add14~28                 ; 3       ;
; music:inst1|Add14~26                 ; 3       ;
; music:inst1|Add14~24                 ; 3       ;
; music:inst1|song1[9]                 ; 3       ;
; music:inst1|Add6~28                  ; 3       ;
; music:inst1|Add6~26                  ; 3       ;
; alu:inst2|Add0~16                    ; 3       ;
; alu:inst2|Add0~14                    ; 3       ;
; alu:inst2|Add0~12                    ; 3       ;
; alu:inst2|Add0~10                    ; 3       ;
; alu:inst2|Add0~8                     ; 3       ;
; alu:inst2|Add0~6                     ; 3       ;
; alu:inst2|Add0~4                     ; 3       ;
; alu:inst2|Add0~2                     ; 3       ;
; music:inst1|now_Hz[1]                ; 3       ;
; music:inst1|now_Hz[0]                ; 3       ;
; Core_unit:inst|Mux36~8               ; 2       ;
; music:inst1|Mux3~140                 ; 2       ;
; music:inst1|Mux3~139                 ; 2       ;
; key_out:inst12|number_stack[46]~182  ; 2       ;
; key_out:inst12|temp1~134             ; 2       ;
; key_out:inst12|Add1~74               ; 2       ;
; key_out:inst12|temp1~133             ; 2       ;
; key_out:inst12|Add1~73               ; 2       ;
; key_out:inst12|temp1~132             ; 2       ;
; key_out:inst12|Add1~72               ; 2       ;
; key_out:inst12|temp1~131             ; 2       ;
; key_out:inst12|Add1~71               ; 2       ;
; key_out:inst12|temp1~130             ; 2       ;
; key_out:inst12|Add1~70               ; 2       ;
; key_out:inst12|temp1~129             ; 2       ;
; key_out:inst12|Add1~69               ; 2       ;
; key_out:inst12|temp1~128             ; 2       ;
; key_out:inst12|Add1~68               ; 2       ;
; key_out:inst12|temp1~127             ; 2       ;
; key_out:inst12|Add1~67               ; 2       ;
; key_out:inst12|Add1~66               ; 2       ;
; key_out:inst12|temp1~126             ; 2       ;
; key_out:inst12|Add1~65               ; 2       ;
; key_out:inst12|temp1~125             ; 2       ;
; key_out:inst12|Add1~64               ; 2       ;
; key_out:inst12|temp1~124             ; 2       ;
; key_out:inst12|Add1~63               ; 2       ;
; key_out:inst12|temp1~123             ; 2       ;
; key_out:inst12|Add1~62               ; 2       ;
; key_out:inst12|temp1~122             ; 2       ;
; key_out:inst12|Add1~61               ; 2       ;
; key_out:inst12|temp1~121             ; 2       ;
; key_out:inst12|Add1~60               ; 2       ;
; key_out:inst12|temp1~120             ; 2       ;
; Core_unit:inst|Mux43~5               ; 2       ;
; key_out:inst12|op_stack~131          ; 2       ;
; key_out:inst12|op_stack~130          ; 2       ;
; key_out:inst12|op_stack~126          ; 2       ;
; key_out:inst12|op_stack~125          ; 2       ;
; key_out:inst12|op_stack~121          ; 2       ;
; key_out:inst12|op_stack~120          ; 2       ;
; key_out:inst12|op_stack~116          ; 2       ;
; key_out:inst12|op_stack~115          ; 2       ;
; key_out:inst12|op_stack~111          ; 2       ;
; key_out:inst12|op_stack~110          ; 2       ;
; key_out:inst12|op_stack~106          ; 2       ;
; key_out:inst12|op_stack~105          ; 2       ;
; key_out:inst12|op_stack~101          ; 2       ;
; key_out:inst12|op_stack~100          ; 2       ;
; key_out:inst12|op_stack~96           ; 2       ;
; key_out:inst12|op_stack~95           ; 2       ;
; key_out:inst12|op_stack~91           ; 2       ;
; key_out:inst12|op_stack~90           ; 2       ;
; key_out:inst12|op_stack~86           ; 2       ;
; key_out:inst12|op_stack~85           ; 2       ;
; key_out:inst12|op_stack~81           ; 2       ;
; key_out:inst12|op_stack~80           ; 2       ;
; key_out:inst12|op_stack~76           ; 2       ;
; key_out:inst12|op_stack~75           ; 2       ;
; key_out:inst12|op_stack~71           ; 2       ;
; key_out:inst12|op_stack~70           ; 2       ;
; key_out:inst12|op_stack~66           ; 2       ;
; key_out:inst12|op_stack~65           ; 2       ;
; key_out:inst12|op_stack~61           ; 2       ;
; key_out:inst12|op_stack~60           ; 2       ;
; key_out:inst12|op_stack~56           ; 2       ;
; key_out:inst12|op_stack~55           ; 2       ;
; key_out:inst12|number_stack~124      ; 2       ;
; key_out:inst12|number_stack~117      ; 2       ;
; key_out:inst12|number_stack~110      ; 2       ;
; key_out:inst12|number_stack~103      ; 2       ;
; key_out:inst12|number_stack~96       ; 2       ;
; key_out:inst12|number_stack~89       ; 2       ;
; key_out:inst12|number_stack~82       ; 2       ;
; key_out:inst12|number_stack~75       ; 2       ;
; key_out:inst12|number_stack~68       ; 2       ;
; key_out:inst12|number_stack~61       ; 2       ;
; key_out:inst12|number_stack~54       ; 2       ;
; key_out:inst12|number_stack~47       ; 2       ;
; key_out:inst12|number_stack~40       ; 2       ;
; key_out:inst12|number_stack~33       ; 2       ;
; key_out:inst12|number_stack~26       ; 2       ;
; key_out:inst12|number_stack~12       ; 2       ;
; key_out:inst12|number_stack[16]~10   ; 2       ;
; key_out:inst12|op_stack~51           ; 2       ;
; key_out:inst12|op_stack~50           ; 2       ;
; key_out:inst12|op_stack~46           ; 2       ;
; key_out:inst12|op_stack~45           ; 2       ;
; key_out:inst12|op_stack~41           ; 2       ;
; key_out:inst12|op_stack~40           ; 2       ;
; key_out:inst12|op_stack~35           ; 2       ;
; key_out:inst12|op_stack~34           ; 2       ;
; keyboard:inst7|flag[1]               ; 2       ;
; key_out:inst12|temp1~85              ; 2       ;
; key_out:inst12|temp1~83              ; 2       ;
; key_out:inst12|temp2~84              ; 2       ;
; key_out:inst12|temp2~81              ; 2       ;
; key_out:inst12|temp2~80              ; 2       ;
; key_out:inst12|temp1~82              ; 2       ;
; key_out:inst12|temp1~80              ; 2       ;
; key_out:inst12|temp2~79              ; 2       ;
; key_out:inst12|temp2~76              ; 2       ;
; key_out:inst12|temp2~75              ; 2       ;
; key_out:inst12|temp1~79              ; 2       ;
; key_out:inst12|temp1~77              ; 2       ;
; key_out:inst12|temp2~74              ; 2       ;
; key_out:inst12|temp2~71              ; 2       ;
; key_out:inst12|temp2~70              ; 2       ;
; key_out:inst12|temp1~76              ; 2       ;
; key_out:inst12|temp1~74              ; 2       ;
; key_out:inst12|temp2~69              ; 2       ;
; key_out:inst12|temp2~66              ; 2       ;
; key_out:inst12|temp2~65              ; 2       ;
; key_out:inst12|temp1~73              ; 2       ;
; key_out:inst12|temp1~71              ; 2       ;
; key_out:inst12|temp2~64              ; 2       ;
; key_out:inst12|temp2~61              ; 2       ;
; key_out:inst12|temp2~60              ; 2       ;
; key_out:inst12|temp1~70              ; 2       ;
; key_out:inst12|temp1~68              ; 2       ;
; key_out:inst12|temp2~59              ; 2       ;
; key_out:inst12|temp2~56              ; 2       ;
; key_out:inst12|temp2~55              ; 2       ;
; key_out:inst12|temp1~67              ; 2       ;
; key_out:inst12|temp1~65              ; 2       ;
; key_out:inst12|temp2~54              ; 2       ;
; key_out:inst12|temp2~51              ; 2       ;
; key_out:inst12|temp2~50              ; 2       ;
; key_out:inst12|temp1~64              ; 2       ;
; key_out:inst12|temp1~62              ; 2       ;
; key_out:inst12|temp2~49              ; 2       ;
; key_out:inst12|temp2~46              ; 2       ;
; key_out:inst12|temp2~45              ; 2       ;
; key_out:inst12|temp2~44              ; 2       ;
; key_out:inst12|temp2~41              ; 2       ;
; key_out:inst12|temp2~40              ; 2       ;
; key_out:inst12|temp2~39              ; 2       ;
; key_out:inst12|temp1~61              ; 2       ;
; key_out:inst12|temp1~59              ; 2       ;
; key_out:inst12|temp1~58              ; 2       ;
; key_out:inst12|temp2~38              ; 2       ;
; key_out:inst12|temp2~35              ; 2       ;
; key_out:inst12|temp2~34              ; 2       ;
; key_out:inst12|temp1~57              ; 2       ;
; key_out:inst12|temp1~55              ; 2       ;
; key_out:inst12|temp2~33              ; 2       ;
; key_out:inst12|temp2~30              ; 2       ;
; key_out:inst12|temp2~29              ; 2       ;
; key_out:inst12|temp1~54              ; 2       ;
; key_out:inst12|temp1~52              ; 2       ;
; key_out:inst12|temp2~28              ; 2       ;
; key_out:inst12|temp2~25              ; 2       ;
; key_out:inst12|temp2~24              ; 2       ;
; key_out:inst12|temp1~51              ; 2       ;
; key_out:inst12|temp1~49              ; 2       ;
; key_out:inst12|temp2~23              ; 2       ;
; key_out:inst12|temp2~20              ; 2       ;
; key_out:inst12|temp2~19              ; 2       ;
; key_out:inst12|temp1~48              ; 2       ;
; key_out:inst12|temp1~46              ; 2       ;
; key_out:inst12|temp2~18              ; 2       ;
; key_out:inst12|temp2~15              ; 2       ;
; key_out:inst12|temp2~14              ; 2       ;
; key_out:inst12|temp1~45              ; 2       ;
; key_out:inst12|temp1~43              ; 2       ;
; key_out:inst12|temp2~13              ; 2       ;
; key_out:inst12|temp2~10              ; 2       ;
; key_out:inst12|temp2~9               ; 2       ;
; key_out:inst12|temp1~42              ; 2       ;
; key_out:inst12|temp1~40              ; 2       ;
; key_out:inst12|temp2~8               ; 2       ;
; key_out:inst12|temp2~5               ; 2       ;
; key_out:inst12|temp2~3               ; 2       ;
; key_out:inst12|number_stack[10]~9    ; 2       ;
; key_out:inst12|OUT_SRCL[7]~6         ; 2       ;
; key_out:inst12|temp1~38              ; 2       ;
; key_out:inst12|temp1~33              ; 2       ;
; key_out:inst12|op_stack~29           ; 2       ;
; key_out:inst12|op_stack~28           ; 2       ;
; key_out:inst12|op_stack~24           ; 2       ;
; key_out:inst12|op_stack~23           ; 2       ;
; key_out:inst12|op_stack~19           ; 2       ;
; key_out:inst12|op_stack~18           ; 2       ;
; key_out:inst12|op_stack[1]~14        ; 2       ;
; key_out:inst12|op_stack~9            ; 2       ;
; key_out:inst12|op_stack~7            ; 2       ;
; key_out:inst12|number_flag~17        ; 2       ;
; key_out:inst12|Add8~1                ; 2       ;
; key_out:inst12|number_flag[2]~10     ; 2       ;
; key_out:inst12|number_stack[10]~8    ; 2       ;
; key_out:inst12|Selector1~1           ; 2       ;
; key_out:inst12|number_stack[16]~7    ; 2       ;
; key_out:inst12|Add8~0                ; 2       ;
; key_out:inst12|ans_delay[1]~6        ; 2       ;
; key_out:inst12|state~19              ; 2       ;
; keyboard:inst7|Selector1~5           ; 2       ;
; keyboard:inst7|Selector1~4           ; 2       ;
; keyboard:inst7|Selector1~3           ; 2       ;
; keyboard:inst7|Selector1~2           ; 2       ;
; keyboard:inst7|Selector2~0           ; 2       ;
; keyboard:inst7|Mux2~1                ; 2       ;
; key_out:inst12|OUT_SRCH[6]           ; 2       ;
; key_out:inst12|OUT_SRCH[5]           ; 2       ;
; key_out:inst12|OUT_SRCH[2]           ; 2       ;
; key_out:inst12|OUT_SRCH[3]           ; 2       ;
; key_out:inst12|OUT_SRCH[4]           ; 2       ;
; key_out:inst12|OUT_SRCH[0]           ; 2       ;
; key_out:inst12|OUT_SRCH[1]           ; 2       ;
; key_out:inst12|OUT_flag~11           ; 2       ;
; key_out:inst12|temp_op[3]~2          ; 2       ;
; key_out:inst12|OUT_SRCH[7]           ; 2       ;
; key_out:inst12|OUT_ALU_OP[3]~7       ; 2       ;
; key_out:inst12|OUT_ALU_OP[3]~6       ; 2       ;
; key_out:inst12|OUT_ALU_OP[3]~5       ; 2       ;
; key_out:inst12|OUT_SRCL[0]           ; 2       ;
; key_out:inst12|OUT_SRCL[1]           ; 2       ;
; key_out:inst12|OUT_SRCL[2]           ; 2       ;
; key_out:inst12|OUT_SRCL[3]           ; 2       ;
; key_out:inst12|OUT_SRCL[4]           ; 2       ;
; key_out:inst12|OUT_SRCL[5]           ; 2       ;
; key_out:inst12|OUT_SRCL[6]           ; 2       ;
; key_out:inst12|OUT_SRCL[7]           ; 2       ;
; Core_unit:inst|Mux43~2               ; 2       ;
; key_out:inst12|temp2[8]~2            ; 2       ;
; key_out:inst12|state~16              ; 2       ;
; BCD:inst8|Add20~2                    ; 2       ;
; BCD:inst8|Add20~1                    ; 2       ;
; BCD:inst8|LessThan7~0                ; 2       ;
; BCD:inst8|addbcd4~19                 ; 2       ;
; BCD:inst8|addbcd4~18                 ; 2       ;
; BCD:inst8|rhexb[9]                   ; 2       ;
; BCD:inst8|addbcd4~16                 ; 2       ;
; BCD:inst8|addbcd4~15                 ; 2       ;
; Core_unit:inst|Mux36~1               ; 2       ;
; Core_unit:inst|Add1~23               ; 2       ;
; Core_unit:inst|Add1~22               ; 2       ;
; Core_unit:inst|LessThan1~0           ; 2       ;
; Core_unit:inst|Add1~20               ; 2       ;
; Core_unit:inst|Add1~19               ; 2       ;
; Core_unit:inst|OUT_value~18          ; 2       ;
; BCD:inst8|rhexd[6]                   ; 2       ;
; BCD:inst8|rhexd[4]                   ; 2       ;
; BCD:inst8|rhexc[4]                   ; 2       ;
; BCD:inst8|rhexb[4]                   ; 2       ;
; music:inst1|LessThan16~3             ; 2       ;
; music:inst1|LessThan16~2             ; 2       ;
; music:inst1|LessThan18~2             ; 2       ;
; music:inst1|LessThan18~1             ; 2       ;
; music:inst1|LessThan15~3             ; 2       ;
; music:inst1|LessThan3~3              ; 2       ;
; music:inst1|LessThan3~2              ; 2       ;
; music:inst1|LessThan11~2             ; 2       ;
; music:inst1|LessThan11~1             ; 2       ;
; music:inst1|LessThan4~2              ; 2       ;
; music:inst1|LessThan4~1              ; 2       ;
; music:inst1|LessThan8~3              ; 2       ;
; music:inst1|Mux4~24                  ; 2       ;
; music:inst1|Mux4~23                  ; 2       ;
; music:inst1|Mux4~22                  ; 2       ;
; music:inst1|LessThan2~4              ; 2       ;
; music:inst1|LessThan2~3              ; 2       ;
; music:inst1|LessThan10~3             ; 2       ;
; music:inst1|LessThan10~2             ; 2       ;
; music:inst1|now_Hz~21                ; 2       ;
; music:inst1|now_Hz~16                ; 2       ;
; music:inst1|Mux2~9                   ; 2       ;
; music:inst1|Mux2~4                   ; 2       ;
; music:inst1|Mux7~9                   ; 2       ;
; music:inst1|Mux6~6                   ; 2       ;
; music:inst1|Mux7~0                   ; 2       ;
; music:inst1|LessThan9~3              ; 2       ;
; music:inst1|LessThan9~2              ; 2       ;
; music:inst1|Mux8~5                   ; 2       ;
; music:inst1|Mux9~0                   ; 2       ;
; Core_unit:inst|Mux41~0               ; 2       ;
; alu:inst2|OUT_S[3]                   ; 2       ;
; alu:inst2|OUT_S[3]~23                ; 2       ;
; alu:inst2|OUT_S[3]~21                ; 2       ;
; alu:inst2|OUT_S[7]                   ; 2       ;
; alu:inst2|OUT_S[7]~20                ; 2       ;
; alu:inst2|OUT_S[7]~18                ; 2       ;
; alu:inst2|OUT_S[4]                   ; 2       ;
; alu:inst2|OUT_S[4]~17                ; 2       ;
; alu:inst2|OUT_S[4]~15                ; 2       ;
; alu:inst2|OUT_S[0]                   ; 2       ;
; alu:inst2|OUT_S[0]~14                ; 2       ;
; alu:inst2|OUT_S[0]~12                ; 2       ;
; alu:inst2|OUT_S[1]                   ; 2       ;
; alu:inst2|OUT_S[1]~11                ; 2       ;
; alu:inst2|OUT_S[1]~9                 ; 2       ;
; alu:inst2|OUT_S[2]                   ; 2       ;
; alu:inst2|OUT_S[2]~8                 ; 2       ;
; alu:inst2|OUT_S[2]~6                 ; 2       ;
; alu:inst2|OUT_S[5]                   ; 2       ;
; alu:inst2|OUT_S[5]~5                 ; 2       ;
; alu:inst2|OUT_S[5]~3                 ; 2       ;
; alu:inst2|OUT_S[6]                   ; 2       ;
; alu:inst2|OUT_S[6]~2                 ; 2       ;
; alu:inst2|OUT_S[6]~0                 ; 2       ;
; alu:inst2|OUT_zero                   ; 2       ;
; Core_unit:inst|temp_zero             ; 2       ;
; Core_unit:inst|OUT_ALU_OP~0          ; 2       ;
; key_out:inst12|OUT_ALU_OP[3]         ; 2       ;
; alu:inst2|OUT_carry_out~1            ; 2       ;
; music:inst1|clk[16]                  ; 2       ;
; music:inst1|clk[20]                  ; 2       ;
; music:inst1|Mux0~10                  ; 2       ;
; music:inst1|clk[19]                  ; 2       ;
; music:inst1|clk[18]                  ; 2       ;
; music:inst1|clk[17]                  ; 2       ;
; music:inst1|clk[15]                  ; 2       ;
; music:inst1|clk[3]                   ; 2       ;
; music:inst1|clk[11]                  ; 2       ;
; music:inst1|clk[7]                   ; 2       ;
; music:inst1|clk[12]                  ; 2       ;
; music:inst1|clk[0]                   ; 2       ;
; music:inst1|clk[4]                   ; 2       ;
; music:inst1|clk[8]                   ; 2       ;
; music:inst1|clk[14]                  ; 2       ;
; music:inst1|clk[2]                   ; 2       ;
; music:inst1|clk[6]                   ; 2       ;
; music:inst1|clk[10]                  ; 2       ;
; music:inst1|clk[13]                  ; 2       ;
; music:inst1|clk[1]                   ; 2       ;
; music:inst1|clk[9]                   ; 2       ;
; music:inst1|clk[5]                   ; 2       ;
; key_out:inst12|OUT_DSTH[6]~7         ; 2       ;
; key_out:inst12|OUT_DSTH[5]~6         ; 2       ;
; key_out:inst12|OUT_DSTH[2]~3         ; 2       ;
; key_out:inst12|OUT_DSTH[3]~4         ; 2       ;
; key_out:inst12|OUT_DSTH[4]~5         ; 2       ;
; key_out:inst12|OUT_DSTH[0]~1         ; 2       ;
; key_out:inst12|OUT_DSTH[1]~2         ; 2       ;
; key_out:inst12|OUT_DSTH[7]~0         ; 2       ;
; key_out:inst12|OUT_DSTL[0]~0         ; 2       ;
; key_out:inst12|OUT_DSTL[1]~1         ; 2       ;
; key_out:inst12|OUT_DSTL[2]~2         ; 2       ;
; key_out:inst12|OUT_DSTL[3]~3         ; 2       ;
; key_out:inst12|OUT_DSTL[4]~4         ; 2       ;
; key_out:inst12|OUT_DSTL[5]~5         ; 2       ;
; key_out:inst12|OUT_DSTL[6]~6         ; 2       ;
; key_out:inst12|OUT_DSTL[7]~7         ; 2       ;
; key_out:inst12|OUT_DSTH[6]           ; 2       ;
; key_out:inst12|OUT_DSTH[5]           ; 2       ;
; key_out:inst12|OUT_DSTH[2]           ; 2       ;
; key_out:inst12|OUT_DSTH[3]           ; 2       ;
; key_out:inst12|OUT_DSTH[4]           ; 2       ;
; key_out:inst12|OUT_DSTH[0]           ; 2       ;
; key_out:inst12|OUT_DSTH[1]           ; 2       ;
; music:inst1|Add0~38                  ; 2       ;
; music:inst1|Add0~36                  ; 2       ;
; music:inst1|Add0~34                  ; 2       ;
; music:inst1|Add0~32                  ; 2       ;
; music:inst1|Add0~30                  ; 2       ;
; music:inst1|Add0~28                  ; 2       ;
; music:inst1|Add0~26                  ; 2       ;
; music:inst1|Add0~24                  ; 2       ;
; music:inst1|Add0~22                  ; 2       ;
; music:inst1|Add0~20                  ; 2       ;
; music:inst1|Add0~18                  ; 2       ;
; music:inst1|Add0~16                  ; 2       ;
; music:inst1|Add0~14                  ; 2       ;
; music:inst1|Add0~12                  ; 2       ;
; music:inst1|Add0~10                  ; 2       ;
; music:inst1|Add0~8                   ; 2       ;
; music:inst1|Add0~6                   ; 2       ;
; music:inst1|Add0~4                   ; 2       ;
; key_out:inst12|OUT_DSTH[7]           ; 2       ;
; key_out:inst12|OUT_DSTL[0]           ; 2       ;
; key_out:inst12|OUT_DSTL[1]           ; 2       ;
; key_out:inst12|OUT_DSTL[2]           ; 2       ;
; key_out:inst12|OUT_DSTL[3]           ; 2       ;
; key_out:inst12|OUT_DSTL[4]           ; 2       ;
; key_out:inst12|OUT_DSTL[5]           ; 2       ;
; key_out:inst12|OUT_DSTL[6]           ; 2       ;
; key_out:inst12|OUT_DSTL[7]           ; 2       ;
; divider:inst5|Add0~60                ; 2       ;
; divider:inst5|Add0~58                ; 2       ;
; divider:inst5|Add0~56                ; 2       ;
; divider:inst5|Add0~54                ; 2       ;
; divider:inst5|Add0~52                ; 2       ;
; divider:inst5|Add0~50                ; 2       ;
; divider:inst5|Add0~48                ; 2       ;
; divider:inst5|Add0~46                ; 2       ;
; divider:inst5|Add0~44                ; 2       ;
; divider:inst5|Add0~42                ; 2       ;
; divider:inst5|Add0~40                ; 2       ;
; divider:inst5|Add0~38                ; 2       ;
; divider:inst5|Add0~36                ; 2       ;
; divider:inst5|Add0~34                ; 2       ;
; divider:inst5|Add0~32                ; 2       ;
; divider:inst5|Add0~30                ; 2       ;
; divider:inst5|Add0~28                ; 2       ;
; divider:inst5|Add0~26                ; 2       ;
; divider:inst5|Add0~24                ; 2       ;
; divider:inst5|Add0~22                ; 2       ;
; divider:inst5|Add0~20                ; 2       ;
; divider:inst5|Add0~18                ; 2       ;
; divider:inst5|Add0~16                ; 2       ;
; divider:inst5|Add0~14                ; 2       ;
; divider:inst5|Add0~12                ; 2       ;
; divider:inst5|Add0~10                ; 2       ;
; divider:inst5|Add0~8                 ; 2       ;
; key_out:inst12|temp_op[0]            ; 2       ;
; BCD:inst8|Add11~8                    ; 2       ;
; Core_unit:inst|Add1~17               ; 2       ;
; Core_unit:inst|Add1~15               ; 2       ;
; Core_unit:inst|Add1~11               ; 2       ;
; Core_unit:inst|Add1~6                ; 2       ;
; BCD:inst8|Add4~8                     ; 2       ;
; music:inst1|Add17~28                 ; 2       ;
; music:inst1|Add17~26                 ; 2       ;
; music:inst1|Add17~24                 ; 2       ;
; music:inst1|Add17~22                 ; 2       ;
; music:inst1|Add17~20                 ; 2       ;
; music:inst1|Add17~18                 ; 2       ;
; music:inst1|Add17~16                 ; 2       ;
; music:inst1|Add17~14                 ; 2       ;
; music:inst1|Add17~12                 ; 2       ;
; music:inst1|Add17~10                 ; 2       ;
; music:inst1|Add17~8                  ; 2       ;
; music:inst1|Add17~6                  ; 2       ;
; music:inst1|Add17~4                  ; 2       ;
; music:inst1|Add21~20                 ; 2       ;
; music:inst1|Add21~18                 ; 2       ;
; music:inst1|Add21~16                 ; 2       ;
; music:inst1|Add21~14                 ; 2       ;
; music:inst1|Add21~12                 ; 2       ;
; music:inst1|Add21~10                 ; 2       ;
; music:inst1|Add21~8                  ; 2       ;
; music:inst1|Add21~6                  ; 2       ;
; music:inst1|Add21~4                  ; 2       ;
; music:inst1|Add21~2                  ; 2       ;
; music:inst1|Add21~0                  ; 2       ;
; music:inst1|Add20~26                 ; 2       ;
; music:inst1|Add20~20                 ; 2       ;
; music:inst1|Add20~18                 ; 2       ;
; music:inst1|Add20~16                 ; 2       ;
; music:inst1|Add20~14                 ; 2       ;
; music:inst1|Add20~12                 ; 2       ;
; music:inst1|Add20~10                 ; 2       ;
; music:inst1|Add20~8                  ; 2       ;
; music:inst1|Add20~6                  ; 2       ;
; music:inst1|Add20~4                  ; 2       ;
; music:inst1|Add20~2                  ; 2       ;
; music:inst1|Add19~26                 ; 2       ;
; music:inst1|Add19~24                 ; 2       ;
; music:inst1|Add19~22                 ; 2       ;
; music:inst1|Add19~20                 ; 2       ;
; music:inst1|Add19~18                 ; 2       ;
; music:inst1|Add19~16                 ; 2       ;
; music:inst1|Add19~14                 ; 2       ;
; music:inst1|Add19~12                 ; 2       ;
; music:inst1|Add19~10                 ; 2       ;
; music:inst1|Add19~8                  ; 2       ;
; music:inst1|Add19~6                  ; 2       ;
; music:inst1|Add19~4                  ; 2       ;
; music:inst1|Add18~26                 ; 2       ;
; music:inst1|Add18~24                 ; 2       ;
; music:inst1|Add18~22                 ; 2       ;
; music:inst1|Add18~20                 ; 2       ;
; music:inst1|Add18~18                 ; 2       ;
; music:inst1|Add18~16                 ; 2       ;
; music:inst1|Add18~14                 ; 2       ;
; music:inst1|Add18~12                 ; 2       ;
; music:inst1|Add18~10                 ; 2       ;
; music:inst1|Add18~8                  ; 2       ;
; music:inst1|Add18~6                  ; 2       ;
; music:inst1|Add18~4                  ; 2       ;
; music:inst1|Add16~22                 ; 2       ;
; music:inst1|Add16~20                 ; 2       ;
; music:inst1|Add16~18                 ; 2       ;
; music:inst1|Add16~16                 ; 2       ;
; music:inst1|Add16~14                 ; 2       ;
; music:inst1|Add16~12                 ; 2       ;
; music:inst1|Add16~10                 ; 2       ;
; music:inst1|Add16~8                  ; 2       ;
; music:inst1|Add16~6                  ; 2       ;
; music:inst1|Add16~4                  ; 2       ;
; music:inst1|Add16~2                  ; 2       ;
; music:inst1|Add4~32                  ; 2       ;
; music:inst1|Add4~30                  ; 2       ;
; music:inst1|Add4~28                  ; 2       ;
; music:inst1|Add4~26                  ; 2       ;
; music:inst1|Add4~24                  ; 2       ;
; music:inst1|Add4~22                  ; 2       ;
; music:inst1|Add4~20                  ; 2       ;
; music:inst1|Add4~18                  ; 2       ;
; music:inst1|Add4~16                  ; 2       ;
; music:inst1|Add4~14                  ; 2       ;
; music:inst1|Add4~12                  ; 2       ;
; music:inst1|Add4~10                  ; 2       ;
; music:inst1|Add4~8                   ; 2       ;
; music:inst1|Add4~6                   ; 2       ;
; music:inst1|Add12~28                 ; 2       ;
; music:inst1|Add12~26                 ; 2       ;
; music:inst1|Add12~24                 ; 2       ;
+--------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,352 / 15,666 ( 21 % ) ;
; C16 interconnects           ; 6 / 812 ( < 1 % )       ;
; C4 interconnects            ; 1,114 / 11,424 ( 10 % ) ;
; Direct links                ; 1,003 / 15,666 ( 6 % )  ;
; Global clocks               ; 3 / 8 ( 38 % )          ;
; Local interconnects         ; 1,353 / 4,608 ( 29 % )  ;
; R24 interconnects           ; 23 / 652 ( 4 % )        ;
; R4 interconnects            ; 1,343 / 13,328 ( 10 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.41) ; Number of LABs  (Total = 195) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 7                             ;
; 3                                           ; 4                             ;
; 4                                           ; 2                             ;
; 5                                           ; 8                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 7                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 0                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 14                            ;
; 16                                          ; 127                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.42) ; Number of LABs  (Total = 195) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 46                            ;
; 1 Clock                            ; 149                           ;
; 1 Clock enable                     ; 22                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 36                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.37) ; Number of LABs  (Total = 195) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 0                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 9                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 2                             ;
; 15                                           ; 7                             ;
; 16                                           ; 31                            ;
; 17                                           ; 20                            ;
; 18                                           ; 21                            ;
; 19                                           ; 13                            ;
; 20                                           ; 12                            ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 6                             ;
; 27                                           ; 10                            ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.29) ; Number of LABs  (Total = 195) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 15                            ;
; 3                                               ; 8                             ;
; 4                                               ; 17                            ;
; 5                                               ; 14                            ;
; 6                                               ; 15                            ;
; 7                                               ; 11                            ;
; 8                                               ; 9                             ;
; 9                                               ; 17                            ;
; 10                                              ; 15                            ;
; 11                                              ; 14                            ;
; 12                                              ; 7                             ;
; 13                                              ; 13                            ;
; 14                                              ; 10                            ;
; 15                                              ; 10                            ;
; 16                                              ; 11                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.31) ; Number of LABs  (Total = 195) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 9                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 10                            ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 5                             ;
; 15                                           ; 23                            ;
; 16                                           ; 16                            ;
; 17                                           ; 13                            ;
; 18                                           ; 11                            ;
; 19                                           ; 5                             ;
; 20                                           ; 2                             ;
; 21                                           ; 4                             ;
; 22                                           ; 3                             ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 1                             ;
; 27                                           ; 7                             ;
; 28                                           ; 7                             ;
; 29                                           ; 8                             ;
; 30                                           ; 5                             ;
; 31                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "music_cal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Critical Warning (332012): Synopsys Design Constraints File file not found: 'music_cal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node divider:inst5|OUT_clk1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider:inst5|OUT_clk1~0
Info (176353): Automatically promoted node music:inst1|clk_interval 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node music:inst1|clk_interval~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.36 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 25 output pins without output pin load capacitance assignment
    Info (306007): Pin "CARRY_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ZERO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LESS_THAN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NEG_ANS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "music" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "state[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "state[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "state2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "state2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0/EX_music_cal/output_files/music_cal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 800 megabytes
    Info: Processing ended: Sat Jul 01 00:40:15 2017
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/EX_music_cal/output_files/music_cal.fit.smsg.


