# Hakovanje hardvera

<details>

<summary><strong>NauÄite hakovanje AWS-a od nule do heroja sa</strong> <a href="https://training.hacktricks.xyz/courses/arte"><strong>htARTE (HackTricks AWS Red Team Expert)</strong></a><strong>!</strong></summary>

Drugi naÄini podrÅ¡ke HackTricks-u:

* Ako Å¾elite da vidite **vaÅ¡u kompaniju reklamiranu na HackTricks-u** ili **preuzmete HackTricks u PDF formatu** proverite [**PLANOVE ZA PRIJATELJE**](https://github.com/sponsors/carlospolop)!
* Nabavite [**zvaniÄni PEASS & HackTricks swag**](https://peass.creator-spring.com)
* Otkrijte [**The PEASS Family**](https://opensea.io/collection/the-peass-family), naÅ¡u kolekciju ekskluzivnih [**NFT-ova**](https://opensea.io/collection/the-peass-family)
* **PridruÅ¾ite se** ğŸ’¬ [**Discord grupi**](https://discord.gg/hRep4RUj7f) ili [**telegram grupi**](https://t.me/peass) ili nas **pratite** na **Twitteru** ğŸ¦ [**@carlospolopm**](https://twitter.com/hacktricks\_live)**.**
* **Podelite svoje hakovanje trikove slanjem PR-ova na** [**HackTricks**](https://github.com/carlospolop/hacktricks) i [**HackTricks Cloud**](https://github.com/carlospolop/hacktricks-cloud) github repozitorijume.

</details>

## JTAG

JTAG omoguÄ‡ava izvoÄ‘enje skeniranja granica. Skeniranje granica analizira odreÄ‘enu kolaÅ¾u, ukljuÄujuÄ‡i ugraÄ‘ene Ä‡elije za skeniranje granica i registre za svaki pin.

JTAG standard definiÅ¡e **specifiÄne komande za sprovoÄ‘enje skeniranja granica**, ukljuÄujuÄ‡i sledeÄ‡e:

* **BYPASS** vam omoguÄ‡ava da testirate odreÄ‘eni Äip bez preoptereÄ‡enja prolaska kroz druge Äipove.
* **SAMPLE/PRELOAD** uzima uzorak podataka koji ulaze i izlaze iz ureÄ‘aja kada je u normalnom reÅ¾imu rada.
* **EXTEST** postavlja i Äita stanja pinova.

TakoÄ‘e moÅ¾e podrÅ¾avati i druge komande kao Å¡to su:

* **IDCODE** za identifikaciju ureÄ‘aja
* **INTEST** za interno testiranje ureÄ‘aja

MoÅ¾ete naiÄ‡i na ove instrukcije kada koristite alat poput JTAGulatora.

### Testni pristupni port

Skeniranje granica ukljuÄuje testove Äetvoropinskih **Test Access Port (TAP)**, opÅ¡ti port koji pruÅ¾a **pristup podrÅ¡ci za testiranje JTAG-a** ugraÄ‘enu u komponentu. TAP koristi sledeÄ‡ih pet signala:

* Ulaz testnog sata (**TCK**) TCK je **sat** koji definiÅ¡e koliko Äesto Ä‡e kontroler TAP-a preduzeti jednu radnju (drugim reÄima, preÄ‡i na sledeÄ‡e stanje u maÅ¡ini stanja).
* Ulaz za izbor reÅ¾ima testiranja (**TMS**) TMS kontroliÅ¡e **konaÄnu maÅ¡inu stanja**. Na svaki otkucaj sata, kontroler JTAG TAP ureÄ‘aja proverava napon na TMS pinu. Ako je napon ispod odreÄ‘enog praga, signal se smatra niskim i tumaÄi se kao 0, dok ako je napon iznad odreÄ‘enog praga, signal se smatra visokim i tumaÄi se kao 1.
* Ulaz testnih podataka (**TDI**) TDI je pin koji Å¡alje **podatke u Äip putem Ä‡elija za skeniranje**. Svaki proizvoÄ‘aÄ je odgovoran za definisanje protokola komunikacije preko ovog pina, jer JTAG to ne definiÅ¡e.
* Izlaz testnih podataka (**TDO**) TDO je pin koji Å¡alje **podatke iz Äipa**.
* Ulaz za resetovanje testa (**TRST**) Opcioni TRST resetuje konaÄnu maÅ¡inu stanja **na poznato dobro stanje**. Alternativno, ako se TMS drÅ¾i na 1 tokom pet uzastopnih ciklusa sata, to poziva reset, na isti naÄin kao Å¡to bi to uradio TRST pin, zbog Äega je TRST opcionalan.

Ponekad Ä‡ete moÄ‡i da pronaÄ‘ete ove pinove oznaÄene na PCB-u. U drugim prilikama moÅ¾da Ä‡ete morati da ih **pronaÄ‘ete**.

### Identifikacija JTAG pinova

NajbrÅ¾i, ali najskuplji naÄin otkrivanja JTAG portova je koriÅ¡Ä‡enjem **JTAGulatora**, ureÄ‘aja kreiranog specifiÄno za tu svrhu (mada moÅ¾e **takoÄ‘e otkriti UART pinoutove**).

Ima **24 kanala** na koje moÅ¾ete povezati pinove ploÄa. Zatim vrÅ¡i **BF napad** svih moguÄ‡ih kombinacija slanjem **IDCODE** i **BYPASS** komandi za skeniranje granica. Ako primi odgovor, prikazuje kanal koji odgovara svakom JTAG signalu.

Jeftiniji, ali mnogo sporiji naÄin identifikacije JTAG pinoutova je koriÅ¡Ä‡enjem [**JTAGenum**](https://github.com/cyphunk/JTAGenum/) uÄitanog na mikrokontroler kompatibilan sa Arduino-om.

KoristeÄ‡i **JTAGenum**, prvo biste **definisali pinove ureÄ‘aja za ispitivanje** koje Ä‡ete koristiti za enumeraciju. Morali biste se pozvati na dijagram rasporeda pinova ureÄ‘aja, a zatim povezati ove pinove sa test taÄkama na ciljnom ureÄ‘aju.

**TreÄ‡i naÄin** identifikacije JTAG pinova je **inspekcijom PCB-a** za jedan od pinoutova. U nekim sluÄajevima, PCB-ovi mogu povoljno obezbediti **Tag-Connect interfejs**, Å¡to je jasan pokazatelj da ploÄa ima JTAG konektor, takoÄ‘e. MoÅ¾ete videti kako taj interfejs izgleda na [https://www.tag-connect.com/info/](https://www.tag-connect.com/info/). Dodatno, inspekcija **listova sa podacima Äipsetova na PCB-u** moÅ¾e otkriti dijagrame rasporeda pinova koji ukazuju na JTAG interfejse.

## SDW

SWD je ARM-specifiÄni protokol dizajniran za debagovanje.

SWD interfejs zahteva **dva pina**: bidirekcionalni **SWDIO** signal, koji je ekvivalent JTAG-ovim **TDI i TDO pinovima i sat**, i **SWCLK**, koji je ekvivalent **TCK** u JTAG-u. Mnogi ureÄ‘aji podrÅ¾avaju **Serial Wire ili JTAG Debug Port (SWJ-DP)**, kombinovani JTAG i SWD interfejs koji vam omoguÄ‡ava da poveÅ¾ete ili SWD ili JTAG sonda sa ciljem.
