---
layout : single
title: "Impact of Work-Function Variation in Ferroelectric Field-Effect Transistor"
categories: 
  - Device Paper Review
tags:
  - Ferro
  - FeFET
toc: true
toc_sticky: true
use_math: true
---

FeFET의 Work Function Variation에 따른 영향      

[논문 링크](https://ieeexplore.ieee.org/document/10685408)  

- [IEEE Journal of the Electron Devices Society](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=6245494)   
  - 23 September 2024
- Department of Intelligence Semiconductor Engineering, Ajou University, South Korea   
  - [Su Yeon Jung](https://ieeexplore.ieee.org/author/195476707515700), [Jongmin Lee](https://ieeexplore.ieee.org/author/37085676301), [Jang Hyun Kim](https://ieeexplore.ieee.org/author/37600780000)    
- Department of Electrical and Electronics Engineering, Konkuk University, South Korea  
  - [Hyunwoo Kim](https://ieeexplore.ieee.org/author/38200837800)   

## 0. Abstract   

&nbsp;

- **FeFET의 Work-Function Variation(WFV) 영향 연구**   
  - 본 논문에서는 FeFET의 Work Function Variation(WFV)의 영향을 분석함   
  - 강유전성(Ferroelectricity, FE) 특성을 평가 후, Calibration을 통해 Device model의 parameter를 최적화를 수행하였고, 이후 FeFET의 hysteretic transfer curve로부터 다음과 같은 주요 parameter들을 추출함   
    - **Threshold Voltage($$V_{th}$$)**  
    - **On-current($$I_{on}$$)**  
    - **Subthreshold Swing(SS)**   
    - **Off-current($$I_{off}$$)**   
    - **Gate-induced Drain leakage(GIDL)**    
  - 상술한 parameter들은 강유전체의 유무와 강유전층의 두께에 대해 비교/평가됨   
    - 그 결과, 강유전체가 존재할 경우, 쌍극자 정렬(Dipole Alignment)과 WFV에 의해 variation이 증가하며 강유전층의 두깨가 증가하더라도 Field의 값은 유지됨   

&nbsp;

## 1. Introduction   

&nbsp;

- **FeFET & 비휘발성 메모리**   
  - 최근 HfO2 기반 강유전체와 반도체를 Transistor 구조에 결합하려는 연구가 활발한데, 이중 **Hafnia-based FeFET**의 경우, 메모리 및 로직 소자에서 high-k Oxide와 함께 쓰이고 있음    
  - FeFET의 경우, 외부 전기장이 제거된 후에도 남아있는 **분극 유도 강유전성(Polarization-induced FE)** 덕분에 **비휘발성 메모리(Non-volatile Memroy, NVM)**로써 사용됨    
  - FeFET 기반 메모리 소자는 **분극(Polarization, P)**에 따른 가역적(reversible) 상태 전환에 기반하며, 이는 **분극 하강(P↓)**과 **분극 상승(P↑)**으로 나뉨   
    - **분극 하강**  
      - 강유전체의 항전압(Coercive Voltage) 이상의 Positive Gate Pulse가 인가되면, 분극 하강이 발생하며, 이는 **program(PRG)**라고 정의됨   
    - **분극 상승**  
      - 반대로 Negative Gate Pulse를 인가하면 분극 상승이 발생하며, 이는 **erase(ERS)**로 정의됨   

&nbsp;

- **eNVM with FeFET**   
  - CMOS 공정과의 호환성이 우수한 FeFET은 **내장형 비휘발성 메모리(Embedded NVM, eNVM)**를 Computer system에 통합할 수 있는 가능성을 제시함   
  - 따라서, Hafnia-based FeFET은 고성능과 저전력이 요구되는 **In-memory computing(IMC)** 분야에서 유망하다고 평가됨   
    - 특히, small-system AI engine에서의 **간헐적 연산(Intermittent Computing)**과 **버스트 통신(Burst Transmission)**을 위해 필수적임   

&nbsp;

- **FeFET의 로직 호환성 한계**   
  - FeFET을 주요 application 분야에 활용하기 위해서는 내장 메모리의 density와 Read/Write Speed를 Scaling을 통해 향상시키는 것이 필수   
  - 또한 동일한 Chip 또는 Die에 위치한 고성능 로직과의 호환성 또한 갖춰야 함   
    - **하지만, Wrtie Voltage를 로직과 호환될 수 있는 수준까지 낮추는 것은 해결되지 못함**  

&nbsp;

> **Intermittent Computing & Burst Transmission**  
>   - **Intermittent Computing**   
>       - 전원이 일정하지 않은 환경에서, 짧은 시간 동안 전원이 공급될때만 계산을 수행하는 방식   
>       - 주로 에너지 하베스팅을 통해 진행되며, 시스템이 전원 부족으로 중단될 때, 데이터를 보존하기 위해 백업/복구 루틴을 가지는 코드를 삽입하는 방식으로 개발하여 시스템의 일관성을 유지   
>   - **Burst Transmission**  
>       - 인터럽트가 없다는 가정하에, 블록 단위의 일정량의 데이터가 모두 전송될 때까지 중단없이 고속으로 전송하는 방식을 의미   
>       - 통신 상대로부터 인지했다는 신호를 기다리지 않고, 데이터가 모두 전송될 때까지 패킷을 연속으로 전송함   
>       - 주로 주기억장치에서 캐시메모리로 데이터를 빠르게 전송하는데 사용됨  
>   - 소형 AI Device는 항상 켜져 있는게 아니라, 전원이 켜졌을 때만 연산을 수행하고, 필요할 때만 데이터를 주고 받는 효율적인 동작이 필수이기 때문에 eNVM이 필요함   

&nbsp;

- **Device-to-Device Variation 연구**   
  - 본 논문에서는 Device Scaling에 따라 증가하는 **Device-to-Device Variation**에 주목  
    - 이는 과도하게 Scaling된 FeFET array에서 **Memory Window의 붕괴를 야기함**   
    - 이러한 Variation의 열화는 **강유전체 내부의 분극 스위칭 과정에서의 Variation**에 기인하며, 이는 **Domain 수의 감소**, **Domain의 불균일성** 그리고 **Domain 스위칭의 확률성**에 의해 유발됨   
  - Intrinsic FE variation의 원인,즉 분극 스위칭 과정으로 해당 열화를 설명할 수 있는데, 예를 들어 Write 동작 중 **Polarization Charge의 변화량은 Domain 수가 줄어들수록 그리고 Device-to-Device Variation이 증가할수록 증가함**   
    - 이러한 Variation을 제어하기 위해서는 Domain의 Uniformity를 높이는 방법이 있는데, 이는 **Activation Field의 분산을 줄이면 Memory Window(MW)가 개선되기 때문**  
    - Activation Field의 분산을 줄이기 위해서는 **Domain 간의 크기 차이나 Defect 분포를 최소화**하는 방법 등이 있음   

&nbsp;

> **Domain 수와 Polarization Charge 변화량**   
>   - Domain이 많은 경우, 분극 스위칭에 참여하는 Domain의 수가 늘어나기 때문에 개별 Domain의 영향이 줄어들기 때문   
>   - 반대로 Domain이 적다면, 개별 Domain이 전체 분극에 주는 영향이 커지기 때문에 Polarization Charge 변화량이 불규칙적이면서도 커질 수 있음   

&nbsp;

> **소자 간의 Variation과 Polarization Charge 변화량**  
>   - 공정 상의 오차로 인해 각 소자의 구조, Defect, Domain 배치 등에 편차가 있을 수 있음  
>   - 이 경우, 동일한 전압을 인가하더라도 각 소자마다 분극 전하량이 다르게 형성되기 때문에 분극 전하 변화량이 불규치적인 경향성을 띠게 됨   

&nbsp;

> **Activation Field와 Memory Window**  
>   - 만약 모든 Domain이 비슷한 세기의 field에서 스위칭되게 만든다면, 전체 분극이 더 예측 가능하고 안정적으로 전환됨   
>   - 이는 결과적으로 PRG와 ERS state 간의 차이가 명확해지므로 Memory Window의 안정화로 이어짐    

&nbsp;

- **WFV와 강유전체층의 두께가 FeFET Variation에 주는 영향 연구**  
  - 현재까지는 외부 요인들(WFV, 두께, $$P_r$$, $$P_s$$, $$E_c$$,...)이 FeFET의 variation에 어떻게 영향을 미치는지 명확히 밝혀지지 않음   
  - 따라서 본 논문에서는 다양한 외부 요인들 중 WFV와 강유전체층의 두께가 FeFET variation에 미치는 영향을 집중적으로 분석함   
    - 뿐만 아니라 본 논문에서는 이전 연구들과 달리, Transistor의 주요 특성에 영향을 미치는 요인들($$V_{th}$$, $$I_{on}$$, $$I_{off}$$, SS)뿐만 아니라, NCFET과 같이 로직 소자에서 중요시되는 GIDL을 최소화하는 것을 목표로 함    


&nbsp;

- **로직 & 메모리 소자에 있어 해당 연구의 의의**  
  - 강유전체를 이용한 NC FET의 경우, 강유전체 특성의 변화로 인해 NC(Negative Capacitance) 특성에 Variation이 발생하면 성능의 열화로 직결되므로 WFV가 강유전체에 미치는 영향을 분석하는 것이 중요함   
  - 뿐만 아니라, Ferro-NAND flash memory의 경우, PGM과 ERS 동작이 Gate 전압에 의한 강유전성 분극 스위칭으로 결정되기 때문에 해당 분극 스위칭에 영향을 주는 WFV를 분석하는 것이 중요함    
    - 특히 Fe-NAND flash memory에서는 Selective ERS 동작을 위해 **GIDL Erase 방식**이 사용되는데, 이는 Inhibit String에서 Cell의 원치 않는 erase 방지를 위한 것이기 때문에 본 논문에서 수행된 GIDL과 WFV의 상관관계 분석이 중요함   

&nbsp;

> **GIDL Erase**  
>   - Memory에서 특정 Cell의 data만 소거하고 싶을 때, 사용되는 방식   
>   - Gate에 강한 음전압을 인가하여 특정 Cell의 Drain에만 Field를 집중시킴으로써 해당 영역에서만 GIDL 전류가 흐르도록 유도함   
>   - 이로 인해 Band-to-Band Tunneling current가 발생하면서 해당 Cell의 data가 제거될 수 있기 때문에, Selective erase가 가능함   

&nbsp;

## 2. Device Calibration   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/64.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Calibration**  
  - 본 논문에서는 MFM Capacitor와 FeFET를 시뮬레이션하기 위해 geometry, material, doping concentraion 뿐만 아니라, $$P_r, P_s, E_c, D_{it}$$와 같은 parameter들을 반영함 (Fig.a & Fig.b)  
  - 또한 강유전층의 강유전성을 활성화하기 위해 Preisach model parameter를 다음과 같이 설정함   
    - $$P_r$$ = 20 $$\text{μC/cm}^2$$   
    - $$P_s$$ = 40 $$\text{μC/cm}^2$$    
    - $$E_c$$ = 0.67 $$\text{MV/cm}$$   
  - Fig.c는 MFM Capacitor의 P-E curve와 FeFET의 hysteretic transfer curve가 이전에 보고된 연구 결과와 일치함을 잘 보여줌   

&nbsp;

