TimeQuest Timing Analyzer report for test2
Wed Apr 05 18:25:50 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; test2                                                          ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.733 ; -15.204            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.751 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -17.870                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.733 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.654      ;
; -2.730 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.651      ;
; -2.663 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.584      ;
; -2.660 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.581      ;
; -2.593 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.514      ;
; -2.586 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.507      ;
; -2.500 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.421      ;
; -2.500 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.421      ;
; -2.454 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.375      ;
; -1.894 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.814      ;
; -1.703 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.623      ;
; -1.551 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.471      ;
; -1.498 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.418      ;
; -1.477 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.398      ;
; -1.461 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.382      ;
; -1.457 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.378      ;
; -1.307 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.227      ;
; -1.136 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.056      ;
; -0.874 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.794      ;
; -0.721 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.641      ;
; -0.538 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.458      ;
; -0.522 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.443      ;
; -0.490 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.411      ;
; -0.478 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.399      ;
; -0.405 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.326      ;
; -0.396 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.317      ;
; -0.394 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.315      ;
; -0.386 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.307      ;
; -0.383 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.304      ;
; -0.236 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.157      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.751 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.063      ;
; 0.811 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.123      ;
; 0.835 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.147      ;
; 0.905 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.217      ;
; 0.909 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.221      ;
; 0.915 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.227      ;
; 0.916 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.228      ;
; 0.978 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.290      ;
; 1.017 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.329      ;
; 1.025 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.337      ;
; 1.033 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.345      ;
; 1.040 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.352      ;
; 1.066 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.377      ;
; 1.247 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.558      ;
; 1.315 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.627      ;
; 1.329 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.641      ;
; 1.364 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.676      ;
; 1.365 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.676      ;
; 1.476 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.787      ;
; 1.491 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.803      ;
; 1.528 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.840      ;
; 1.638 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.949      ;
; 1.682 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.994      ;
; 1.833 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.144      ;
; 1.856 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.167      ;
; 1.883 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.195      ;
; 2.018 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.329      ;
; 2.037 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.349      ;
; 2.207 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.519      ;
; 2.219 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.530      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.747 ; 6.063 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.747 ; 6.063 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.506 ; 5.805 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.507 ; 5.779 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.527 ; 4.660 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -2.467 ; -2.684 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.702 ; -2.933 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.529 ; -2.732 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.467 ; -2.684 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -3.203 ; -3.371 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 9.094  ; 9.193  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.990  ; 9.193  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.905  ; 7.778  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.325  ; 8.146  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.557  ; 8.366  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.277  ; 8.076  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.094  ; 8.985  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.641 ; 11.497 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.538  ; 7.424  ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 9.714  ; 9.467  ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 8.613  ; 8.402  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 10.239 ; 10.086 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.042  ; 8.897  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.641 ; 11.497 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.024  ; 7.999  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 6.211  ; 6.174  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.024  ; 7.999  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.563  ; 7.377  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 7.548  ; 7.523  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.110  ; 6.928  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.549  ; 6.465  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.772  ; 6.626  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.545  ; 7.360  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.548  ; 7.376  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.754  ; 6.604  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.490  ; 7.523  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 7.350  ; 7.215  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.589  ; 8.776  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.350  ; 7.215  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.747  ; 7.543  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.992  ; 7.831  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.757  ; 7.506  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.557  ; 8.396  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 6.973  ; 6.882  ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 6.973  ; 6.882  ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 9.274  ; 9.012  ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 8.219  ; 7.990  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 9.335  ; 9.068  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.331  ; 8.013  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.182 ; 11.023 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 6.084  ; 6.048  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 6.084  ; 6.048  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.822  ; 7.796  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.380  ; 7.200  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.407  ; 6.326  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.945  ; 6.768  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.407  ; 6.326  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.622  ; 6.481  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.363  ; 7.183  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.368  ; 7.203  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.602  ; 6.457  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.366  ; 7.401  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[1]    ; ctpin[4]    ; 12.142 ;        ;        ; 12.269 ;
; xpin[1]    ; ctpin[5]    ; 11.155 ;        ;        ; 11.232 ;
; xpin[2]    ; ctpin[1]    ;        ; 11.236 ; 11.709 ;        ;
; xpin[2]    ; ctpin[3]    ;        ; 10.171 ; 10.608 ;        ;
; xpin[2]    ; ctpin[4]    ; 11.901 ;        ;        ; 12.011 ;
; xpin[2]    ; ctpin[5]    ; 10.914 ;        ;        ; 10.974 ;
; xpin[2]    ; ctpin[6]    ;        ; 13.266 ; 13.636 ;        ;
; xpin[3]    ; ctpin[4]    ; 12.112 ; 11.947 ; 12.308 ; 12.137 ;
; xpin[3]    ; ctpin[5]    ; 10.915 ;        ;        ; 10.948 ;
; xpin[4]    ; ctpin[0]    ; 8.916  ;        ;        ; 8.964  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[1]    ; ctpin[4]    ; 11.841 ;        ;        ; 11.962 ;
; xpin[1]    ; ctpin[5]    ; 10.838 ;        ;        ; 10.907 ;
; xpin[2]    ; ctpin[1]    ;        ; 10.830 ; 11.276 ;        ;
; xpin[2]    ; ctpin[3]    ;        ; 9.808  ; 10.221 ;        ;
; xpin[2]    ; ctpin[4]    ; 11.313 ;        ;        ; 11.394 ;
; xpin[2]    ; ctpin[5]    ; 10.309 ;        ;        ; 10.339 ;
; xpin[2]    ; ctpin[6]    ;        ; 12.841 ; 13.184 ;        ;
; xpin[3]    ; ctpin[4]    ; 11.812 ; 11.657 ; 11.998 ; 11.836 ;
; xpin[3]    ; ctpin[5]    ; 10.589 ;        ;        ; 10.614 ;
; xpin[4]    ; ctpin[0]    ; 8.680  ;        ;        ; 8.726  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 297.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.356 ; -13.212           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.684 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -17.870                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.356 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.286      ;
; -2.353 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.283      ;
; -2.339 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.269      ;
; -2.325 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.255      ;
; -2.323 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.253      ;
; -2.319 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.249      ;
; -2.219 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.149      ;
; -2.217 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.147      ;
; -2.213 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.143      ;
; -1.686 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.615      ;
; -1.510 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.439      ;
; -1.411 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.340      ;
; -1.331 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.261      ;
; -1.330 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.259      ;
; -1.317 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.247      ;
; -1.316 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.246      ;
; -1.154 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.083      ;
; -1.017 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.946      ;
; -0.776 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.705      ;
; -0.629 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.558      ;
; -0.447 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.376      ;
; -0.406 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.336      ;
; -0.393 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.323      ;
; -0.353 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.283      ;
; -0.289 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.219      ;
; -0.289 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.219      ;
; -0.282 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.212      ;
; -0.263 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.193      ;
; -0.239 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.169      ;
; -0.136 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.066      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.684 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.971      ;
; 0.754 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.041      ;
; 0.772 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.059      ;
; 0.830 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.117      ;
; 0.839 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.847 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.850 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.886 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.173      ;
; 0.910 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.197      ;
; 0.917 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.204      ;
; 0.931 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.950 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.954 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.240      ;
; 1.101 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.387      ;
; 1.175 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.462      ;
; 1.183 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.470      ;
; 1.204 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.490      ;
; 1.274 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.561      ;
; 1.347 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.634      ;
; 1.354 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.640      ;
; 1.376 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.663      ;
; 1.450 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.736      ;
; 1.550 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.837      ;
; 1.645 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.931      ;
; 1.706 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.724 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.010      ;
; 1.791 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.077      ;
; 1.880 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.167      ;
; 2.021 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.308      ;
; 2.024 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.310      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.273 ; 5.306 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.273 ; 5.306 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.053 ; 5.078 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.037 ; 5.047 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.159 ; 4.084 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -2.224 ; -2.275 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.467 ; -2.501 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.288 ; -2.320 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.224 ; -2.275 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.938 ; -2.890 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 8.594  ; 8.808  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.411  ; 8.808  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.479  ; 7.404  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.879  ; 7.738  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.230  ; 7.809  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.837  ; 7.675  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.594  ; 8.490  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.189 ; 10.854 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.220  ; 6.995  ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 9.284  ; 8.875  ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 8.207  ; 7.924  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 9.840  ; 9.561  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.615  ; 8.338  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.189 ; 10.854 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.686  ; 7.523  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.963  ; 5.876  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.686  ; 7.523  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.247  ; 6.922  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 7.256  ; 7.235  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.842  ; 6.551  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.293  ; 6.142  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.524  ; 6.285  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.229  ; 6.977  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.256  ; 6.984  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.495  ; 6.262  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.256  ; 7.235  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 6.998  ; 6.872  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.047  ; 8.427  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 6.998  ; 6.872  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.373  ; 7.171  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.630  ; 7.411  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.454  ; 7.078  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.195  ; 7.874  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 6.682  ; 6.510  ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 6.682  ; 6.510  ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 8.903  ; 8.461  ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 7.870  ; 7.549  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 9.000  ; 8.659  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 7.967  ; 7.554  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 10.789 ; 10.423 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 5.847  ; 5.764  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.847  ; 5.764  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.498  ; 7.341  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.078  ; 6.765  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.163  ; 6.018  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.688  ; 6.407  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.163  ; 6.018  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.385  ; 6.155  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.061  ; 6.818  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.089  ; 6.827  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.354  ; 6.130  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.143  ; 7.126  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[1]    ; ctpin[4]    ; 11.566 ;        ;        ; 11.385 ;
; xpin[1]    ; ctpin[5]    ; 10.550 ;        ;        ; 10.295 ;
; xpin[2]    ; ctpin[1]    ;        ; 10.476 ; 10.937 ;        ;
; xpin[2]    ; ctpin[3]    ;        ; 9.525  ; 9.860  ;        ;
; xpin[2]    ; ctpin[4]    ; 11.346 ;        ;        ; 11.157 ;
; xpin[2]    ; ctpin[5]    ; 10.330 ;        ;        ; 10.067 ;
; xpin[2]    ; ctpin[6]    ;        ; 12.455 ; 12.842 ;        ;
; xpin[3]    ; ctpin[4]    ; 11.539 ; 11.272 ; 11.537 ; 11.259 ;
; xpin[3]    ; ctpin[5]    ; 10.314 ;        ;        ; 10.036 ;
; xpin[4]    ; ctpin[0]    ; 8.412  ;        ;        ; 8.252  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[1]    ; ctpin[4]    ; 11.286 ;        ;        ; 11.115 ;
; xpin[1]    ; ctpin[5]    ; 10.255 ;        ;        ; 10.010 ;
; xpin[2]    ; ctpin[1]    ;        ; 10.112 ; 10.546 ;        ;
; xpin[2]    ; ctpin[3]    ;        ; 9.200  ; 9.513  ;        ;
; xpin[2]    ; ctpin[4]    ; 10.803 ;        ;        ; 10.603 ;
; xpin[2]    ; ctpin[5]    ; 9.770  ;        ;        ; 9.498  ;
; xpin[2]    ; ctpin[6]    ;        ; 12.074 ; 12.432 ;        ;
; xpin[3]    ; ctpin[4]    ; 11.263 ; 11.008 ; 11.260 ; 10.993 ;
; xpin[3]    ; ctpin[5]    ; 10.008 ;        ;        ; 9.743  ;
; xpin[4]    ; ctpin[0]    ; 8.199  ;        ;        ; 8.046  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.630 ; -2.246            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.281 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -13.611                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.630 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.626 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.577      ;
; -0.597 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.593 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.544      ;
; -0.565 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.516      ;
; -0.532 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.483      ;
; -0.495 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.446      ;
; -0.491 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.442      ;
; -0.430 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.381      ;
; -0.243 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.192      ;
; -0.138 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.087      ;
; -0.136 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.085      ;
; -0.098 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.049      ;
; -0.087 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.038      ;
; -0.084 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.033      ;
; -0.069 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.020      ;
; 0.023  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.926      ;
; 0.032  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.917      ;
; 0.154  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.795      ;
; 0.219  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.730      ;
; 0.301  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.648      ;
; 0.325  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.626      ;
; 0.344  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.607      ;
; 0.379  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.572      ;
; 0.385  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.566      ;
; 0.386  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.565      ;
; 0.388  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.563      ;
; 0.390  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.561      ;
; 0.393  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.558      ;
; 0.452  ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.499      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.281 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.317 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.336 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.346 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.353 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.354 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.369 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.376 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.385 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.525      ;
; 0.390 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.394 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.398 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.538      ;
; 0.412 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.467 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.606      ;
; 0.518 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.522 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.530 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.669      ;
; 0.535 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.675      ;
; 0.570 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.589 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.728      ;
; 0.590 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.630 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.769      ;
; 0.686 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.826      ;
; 0.724 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.863      ;
; 0.725 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.865      ;
; 0.753 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.892      ;
; 0.782 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.921      ;
; 0.830 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.970      ;
; 0.885 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.025      ;
; 0.888 ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.027      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[0] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[1] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct3pm:UAinst26|lpm_counter:lpm_counter_component|cntr_50j:auto_generated|counter_reg_bit[2] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst26|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 2.522 ; 3.270 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.522 ; 3.270 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.396 ; 3.137 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.411 ; 3.132 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.975 ; 2.613 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -1.158 ; -1.772 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.266 ; -1.908 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.173 ; -1.796 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.158 ; -1.772 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.417 ; -2.070 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 4.393 ; 4.368 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.393 ; 4.172 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.722 ; 3.707 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.890 ; 3.894 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.887 ; 4.068 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.873 ; 3.867 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.268 ; 4.368 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 5.629 ; 5.910 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.539 ; 3.629 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 4.482 ; 4.674 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 4.007 ; 4.117 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.947 ; 5.130 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.169 ; 4.318 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.629 ; 5.910 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.754 ; 3.969 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 2.962 ; 3.046 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.754 ; 3.969 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.543 ; 3.662 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.792 ; 3.901 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.328 ; 3.433 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.093 ; 3.200 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.169 ; 3.267 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.534 ; 3.657 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.529 ; 3.660 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.157 ; 3.244 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.792 ; 3.901 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.471 ; 3.472 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.208 ; 3.995 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.471 ; 3.472 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.619 ; 3.646 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.723 ; 3.761 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.562 ; 3.701 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.956 ; 4.179 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.271 ; 3.383 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.271 ; 3.383 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 4.249 ; 4.440 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 3.793 ; 3.906 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.553 ; 4.670 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.838 ; 3.922 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.387 ; 5.666 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 2.906 ; 2.987 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 2.906 ; 2.987 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.664 ; 3.871 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.462 ; 3.577 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.030 ; 3.134 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.255 ; 3.356 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.030 ; 3.134 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.103 ; 3.198 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.453 ; 3.572 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.451 ; 3.578 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.090 ; 3.174 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.738 ; 3.844 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[1]    ; ctpin[4]    ; 5.875 ;       ;       ; 6.712 ;
; xpin[1]    ; ctpin[5]    ; 5.167 ;       ;       ; 5.970 ;
; xpin[2]    ; ctpin[1]    ;       ; 5.535 ; 5.974 ;       ;
; xpin[2]    ; ctpin[3]    ;       ; 4.978 ; 5.499 ;       ;
; xpin[2]    ; ctpin[4]    ; 5.749 ;       ;       ; 6.579 ;
; xpin[2]    ; ctpin[5]    ; 5.041 ;       ;       ; 5.837 ;
; xpin[2]    ; ctpin[6]    ;       ; 6.771 ; 7.121 ;       ;
; xpin[3]    ; ctpin[4]    ; 5.834 ; 6.010 ; 6.473 ; 6.644 ;
; xpin[3]    ; ctpin[5]    ; 5.056 ;       ;       ; 5.832 ;
; xpin[4]    ; ctpin[0]    ; 4.210 ;       ;       ; 4.889 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[1]    ; ctpin[4]    ; 5.740 ;       ;       ; 6.561 ;
; xpin[1]    ; ctpin[5]    ; 5.024 ;       ;       ; 5.812 ;
; xpin[2]    ; ctpin[1]    ;       ; 5.335 ; 5.772 ;       ;
; xpin[2]    ; ctpin[3]    ;       ; 4.801 ; 5.316 ;       ;
; xpin[2]    ; ctpin[4]    ; 5.497 ;       ;       ; 6.304 ;
; xpin[2]    ; ctpin[5]    ; 4.782 ;       ;       ; 5.556 ;
; xpin[2]    ; ctpin[6]    ;       ; 6.561 ; 6.910 ;       ;
; xpin[3]    ; ctpin[4]    ; 5.701 ; 5.872 ; 6.331 ; 6.497 ;
; xpin[3]    ; ctpin[5]    ; 4.913 ;       ;       ; 5.667 ;
; xpin[4]    ; ctpin[0]    ; 4.106 ;       ;       ; 4.773 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.733  ; 0.281 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.733  ; 0.281 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -15.204 ; 0.0   ; 0.0      ; 0.0     ; -17.87              ;
;  clk             ; -15.204 ; 0.000 ; N/A      ; N/A     ; -17.870             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.747 ; 6.063 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.747 ; 6.063 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.506 ; 5.805 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.507 ; 5.779 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.527 ; 4.660 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -1.158 ; -1.772 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.266 ; -1.908 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.173 ; -1.796 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.158 ; -1.772 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.417 ; -2.070 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 9.094  ; 9.193  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.990  ; 9.193  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.905  ; 7.778  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.325  ; 8.146  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.557  ; 8.366  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.277  ; 8.076  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.094  ; 8.985  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.641 ; 11.497 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.538  ; 7.424  ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 9.714  ; 9.467  ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 8.613  ; 8.402  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 10.239 ; 10.086 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.042  ; 8.897  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.641 ; 11.497 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.024  ; 7.999  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 6.211  ; 6.174  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.024  ; 7.999  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.563  ; 7.377  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 7.548  ; 7.523  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.110  ; 6.928  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.549  ; 6.465  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.772  ; 6.626  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.545  ; 7.360  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.548  ; 7.376  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.754  ; 6.604  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.490  ; 7.523  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.471 ; 3.472 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.208 ; 3.995 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.471 ; 3.472 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.619 ; 3.646 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.723 ; 3.761 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.562 ; 3.701 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.956 ; 4.179 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.271 ; 3.383 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.271 ; 3.383 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 4.249 ; 4.440 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 3.793 ; 3.906 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.553 ; 4.670 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.838 ; 3.922 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.387 ; 5.666 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 2.906 ; 2.987 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 2.906 ; 2.987 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.664 ; 3.871 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.462 ; 3.577 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.030 ; 3.134 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.255 ; 3.356 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.030 ; 3.134 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.103 ; 3.198 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.453 ; 3.572 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.451 ; 3.578 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.090 ; 3.174 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.738 ; 3.844 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[1]    ; ctpin[4]    ; 12.142 ;        ;        ; 12.269 ;
; xpin[1]    ; ctpin[5]    ; 11.155 ;        ;        ; 11.232 ;
; xpin[2]    ; ctpin[1]    ;        ; 11.236 ; 11.709 ;        ;
; xpin[2]    ; ctpin[3]    ;        ; 10.171 ; 10.608 ;        ;
; xpin[2]    ; ctpin[4]    ; 11.901 ;        ;        ; 12.011 ;
; xpin[2]    ; ctpin[5]    ; 10.914 ;        ;        ; 10.974 ;
; xpin[2]    ; ctpin[6]    ;        ; 13.266 ; 13.636 ;        ;
; xpin[3]    ; ctpin[4]    ; 12.112 ; 11.947 ; 12.308 ; 12.137 ;
; xpin[3]    ; ctpin[5]    ; 10.915 ;        ;        ; 10.948 ;
; xpin[4]    ; ctpin[0]    ; 8.916  ;        ;        ; 8.964  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[1]    ; ctpin[4]    ; 5.740 ;       ;       ; 6.561 ;
; xpin[1]    ; ctpin[5]    ; 5.024 ;       ;       ; 5.812 ;
; xpin[2]    ; ctpin[1]    ;       ; 5.335 ; 5.772 ;       ;
; xpin[2]    ; ctpin[3]    ;       ; 4.801 ; 5.316 ;       ;
; xpin[2]    ; ctpin[4]    ; 5.497 ;       ;       ; 6.304 ;
; xpin[2]    ; ctpin[5]    ; 4.782 ;       ;       ; 5.556 ;
; xpin[2]    ; ctpin[6]    ;       ; 6.561 ; 6.910 ;       ;
; xpin[3]    ; ctpin[4]    ; 5.701 ; 5.872 ; 6.331 ; 6.497 ;
; xpin[3]    ; ctpin[5]    ; 4.913 ;       ;       ; 5.667 ;
; xpin[4]    ; ctpin[0]    ; 4.106 ;       ;       ; 4.773 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 162      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 162      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Apr 05 18:25:48 2017
Info: Command: quartus_sta test2 -c test2
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'test2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.733
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.733       -15.204 clk 
Info: Worst-case hold slack is 0.751
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.751         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -17.870 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.356
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.356       -13.212 clk 
Info: Worst-case hold slack is 0.684
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.684         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -17.870 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.630
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.630        -2.246 clk 
Info: Worst-case hold slack is 0.281
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.281         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -13.611 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 221 megabytes
    Info: Processing ended: Wed Apr 05 18:25:50 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


