# DIV_PIPELINE
Este repositorio contiene dos implementaciones en Verilog para realizar la división de dos números positivos de N bits. El objetivo del proyecto es comparar el rendimiento entre una implementación sin técnicas de pipelining y una que sí las incorpora, evaluando la mejora en velocidad proporcionada por el uso de pipelines.
