TimeQuest Timing Analyzer report for vJTAG_ALU
Sat May 07 00:17:05 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'altera_reserved_tck'
 13. Slow 1200mV 85C Model Hold: 'altera_reserved_tck'
 14. Slow 1200mV 85C Model Recovery: 'altera_reserved_tck'
 15. Slow 1200mV 85C Model Removal: 'altera_reserved_tck'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'altera_reserved_tck'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'altera_reserved_tck'
 29. Slow 1200mV 0C Model Hold: 'altera_reserved_tck'
 30. Slow 1200mV 0C Model Recovery: 'altera_reserved_tck'
 31. Slow 1200mV 0C Model Removal: 'altera_reserved_tck'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'altera_reserved_tck'
 44. Fast 1200mV 0C Model Hold: 'altera_reserved_tck'
 45. Fast 1200mV 0C Model Recovery: 'altera_reserved_tck'
 46. Fast 1200mV 0C Model Removal: 'altera_reserved_tck'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Slow Corner Signal Integrity Metrics
 61. Fast Corner Signal Integrity Metrics
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vJTAG_ALU                                                         ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                        ;
+------------+-----------------+---------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ;
+------------+-----------------+---------------------+------+
; 146.63 MHz ; 146.63 MHz      ; altera_reserved_tck ;      ;
+------------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 46.753 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.358 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.484 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Removal Summary       ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.684 ; 0.000         ;
+---------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; altera_reserved_tck ; 49.626 ; 0.000              ;
+---------------------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'altera_reserved_tck'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 46.753 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.116      ; 3.378      ;
; 46.823 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.116      ; 3.308      ;
; 46.978 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.118      ; 3.155      ;
; 47.004 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.116      ; 3.127      ;
; 47.430 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.116      ; 2.701      ;
; 47.730 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.107      ; 2.392      ;
; 47.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.107      ; 2.186      ;
; 48.062 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 2.059      ;
; 48.398 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.108      ; 1.725      ;
; 48.906 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.109      ; 1.218      ;
; 49.021 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 2.067      ; 3.061      ;
; 49.508 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.862      ; 2.369      ;
; 93.180 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_27                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.085     ; 6.750      ;
; 93.469 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_25                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.085     ; 6.461      ;
; 94.458 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_18                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.085     ; 5.472      ;
; 94.476 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_31                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.476      ;
; 94.609 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.343      ;
; 94.640 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_17                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.083     ; 5.292      ;
; 94.703 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_28                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.085     ; 5.227      ;
; 94.725 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.227      ;
; 94.730 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.222      ;
; 94.734 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.218      ;
; 94.775 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.177      ;
; 94.814 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.138      ;
; 94.824 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.128      ;
; 94.841 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.111      ;
; 94.846 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.106      ;
; 94.850 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.102      ;
; 94.854 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.098      ;
; 94.891 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.061      ;
; 94.895 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.057      ;
; 94.906 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_26                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.085     ; 5.024      ;
; 94.930 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.022      ;
; 94.935 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.017      ;
; 94.940 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 5.012      ;
; 94.957 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.995      ;
; 94.962 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.990      ;
; 94.966 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.986      ;
; 94.970 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.982      ;
; 95.007 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.945      ;
; 95.011 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.941      ;
; 95.013 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.939      ;
; 95.028 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.924      ;
; 95.039 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.913      ;
; 95.046 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.906      ;
; 95.051 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.901      ;
; 95.052 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.900      ;
; 95.056 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.896      ;
; 95.056 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.896      ;
; 95.059 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.893      ;
; 95.061 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.891      ;
; 95.061 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]               ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.086     ; 4.868      ;
; 95.073 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[23] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.879      ;
; 95.075 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.877      ;
; 95.078 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.874      ;
; 95.086 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.866      ;
; 95.090 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.862      ;
; 95.116 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.836      ;
; 95.120 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.832      ;
; 95.120 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.832      ;
; 95.124 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[17]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.075     ; 4.816      ;
; 95.127 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.825      ;
; 95.129 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.823      ;
; 95.130 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.822      ;
; 95.135 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[13]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.075     ; 4.805      ;
; 95.140 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.812      ;
; 95.142 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.810      ;
; 95.143 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[18]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.075     ; 4.797      ;
; 95.144 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.808      ;
; 95.153 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.799      ;
; 95.154 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.075     ; 4.786      ;
; 95.155 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.797      ;
; 95.161 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.791      ;
; 95.162 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.790      ;
; 95.167 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.785      ;
; 95.168 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.784      ;
; 95.169 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.783      ;
; 95.172 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.780      ;
; 95.172 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.780      ;
; 95.173 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.779      ;
; 95.175 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.777      ;
; 95.177 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.775      ;
; 95.180 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.772      ;
; 95.189 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[21] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.763      ;
; 95.191 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.761      ;
; 95.194 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[22] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.758      ;
; 95.196 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.756      ;
; 95.202 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.750      ;
; 95.206 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.746      ;
; 95.207 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[11]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.075     ; 4.733      ;
; 95.232 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.720      ;
; 95.236 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.716      ;
; 95.236 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[23] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.716      ;
; 95.243 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.709      ;
; 95.245 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.707      ;
; 95.246 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.706      ;
; 95.255 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.697      ;
; 95.256 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.696      ;
; 95.258 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.694      ;
; 95.260 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 4.692      ;
+--------+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'altera_reserved_tck'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|valid_reg                                     ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|valid_reg                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.580      ;
; 0.370 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.588      ;
; 0.373 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[14]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[13]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.591      ;
; 0.373 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.591      ;
; 0.373 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.591      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|selectRegisters[1]             ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp[1]                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[30]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[29]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[29]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[28]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[28]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[27]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[25]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[24]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[17]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[16]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[9]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[8]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[6]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[3]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|selectRegisters[0]             ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp[0]                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[24]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[23]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[22]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[21]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[20]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[19]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[12]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[11]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[19]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[18]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[18]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[17]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[10]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[9]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.595      ;
; 0.378 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.597      ;
; 0.378 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.596      ;
; 0.378 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.596      ;
; 0.379 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_12                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_13                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[1]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[12]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[14]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[20]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.598      ;
; 0.380 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[27]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.598      ;
; 0.380 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[15]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.598      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_20                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_21                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                    ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[22]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[22]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[21]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[21]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[25]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[25]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[24]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[9]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[17]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[22]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[22]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[25]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[31]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[10]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[10]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[28]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[22]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[8]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[6]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[2]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[7]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[13]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[18]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[14]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[14]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[16]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[4]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[5]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[10]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[19]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[21]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[26]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[29]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.384 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[30]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.602      ;
; 0.385 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.604      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'altera_reserved_tck'                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 48.484 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 1.637      ;
; 96.208 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -2.082     ; 1.725      ;
; 96.743 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.883     ; 1.389      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 97.936 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 2.015      ;
; 98.228 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.725      ;
; 98.269 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.069     ; 1.677      ;
; 98.269 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.069     ; 1.677      ;
; 98.269 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.069     ; 1.677      ;
; 98.269 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.069     ; 1.677      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.070     ; 1.637      ;
; 98.712 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 1.899      ; 3.202      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'altera_reserved_tck'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.684  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 2.080      ; 2.921      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.305  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.052      ; 1.514      ;
; 1.321  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.053      ; 1.531      ;
; 1.321  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.053      ; 1.531      ;
; 1.321  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.053      ; 1.531      ;
; 1.321  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.053      ; 1.531      ;
; 1.334  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 1.551      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 1.607  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.059      ; 1.823      ;
; 2.788  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.694     ; 1.251      ;
; 3.295  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.901     ; 1.551      ;
; 51.125 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; -50.000      ; 0.231      ; 1.513      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'altera_reserved_tck'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; 49.626 ; 49.842       ; 0.216          ; High Pulse Width ; altera_reserved_tck ; Fall       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                  ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[11]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[12]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[13]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[14]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[15]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[16]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[18]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[29]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                 ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[11]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[12]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[13]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[14]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[16]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[17]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[18]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[19]                ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                              ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                 ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                 ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                 ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                 ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                      ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]       ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]       ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]       ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]       ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                        ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]   ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1] ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2] ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                       ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[0]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[10]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[11]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[12]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[13]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[14]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[15]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[1]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[24]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[25]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[26]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[27]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[28]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[29]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[2]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[30]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[31]                              ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[3]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[4]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[5]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[6]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[7]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[8]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[9]                               ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[0]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[11]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[12]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[15]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[1]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[24]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[28]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[3]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[4]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[6]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[8]                                 ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                 ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.666 ; 3.861 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 6.890 ; 7.037 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 1.554 ; 2.008 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.330  ; 1.217  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; -0.519 ; -0.637 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -1.212 ; -1.655 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 12.013 ; 11.961 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 11.703 ; 11.741 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 12.013 ; 11.961 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 11.554 ; 11.474 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 11.527 ; 11.503 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 11.476 ; 11.454 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 11.492 ; 11.456 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 11.508 ; 11.430 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 12.662 ; 12.699 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 12.614 ; 12.699 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 12.646 ; 12.565 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 12.534 ; 12.496 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 12.413 ; 12.328 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 12.348 ; 12.286 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 12.662 ; 12.631 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 12.368 ; 12.318 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 11.258 ; 11.215 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 11.165 ; 11.215 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 11.258 ; 11.160 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 11.178 ; 11.091 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 11.199 ; 11.161 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 11.235 ; 11.175 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 10.681 ; 10.651 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 10.711 ; 10.652 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 12.416 ; 12.508 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 12.416 ; 12.508 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 12.105 ; 12.044 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 12.146 ; 12.060 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 12.109 ; 12.014 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 11.855 ; 11.840 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 12.063 ; 12.065 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 12.110 ; 12.041 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 11.006 ; 12.224 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------+---------------------+-------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 8.164 ; 8.087  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 8.329 ; 8.405  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 8.646 ; 8.616  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 8.202 ; 8.190  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 8.178 ; 8.112  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 8.204 ; 8.087  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 8.180 ; 8.118  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 8.164 ; 8.101  ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 8.750 ; 8.702  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 8.980 ; 9.077  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 9.012 ; 8.942  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 9.019 ; 8.889  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 8.788 ; 8.716  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 8.766 ; 8.702  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 9.082 ; 8.994  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 8.750 ; 8.702  ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 8.114 ; 8.064  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 8.528 ; 8.600  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 8.607 ; 8.595  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 8.564 ; 8.564  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 8.584 ; 8.507  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 8.623 ; 8.541  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 8.122 ; 8.064  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 8.114 ; 8.073  ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 8.509 ; 8.493  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 9.029 ; 9.099  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 8.751 ; 8.704  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 8.765 ; 8.682  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 8.714 ; 8.634  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 8.509 ; 8.493  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 8.720 ; 8.679  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 8.714 ; 8.665  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 8.850 ; 10.068 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+--------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                         ;
+------------+-----------------+---------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ;
+------------+-----------------+---------------------+------+
; 163.83 MHz ; 163.83 MHz      ; altera_reserved_tck ;      ;
+------------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 47.156 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.311 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.714 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Removal Summary        ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.696 ; 0.000         ;
+---------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; altera_reserved_tck ; 49.576 ; 0.000             ;
+---------------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'altera_reserved_tck'                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 47.156 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.175      ; 3.034      ;
; 47.217 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.175      ; 2.973      ;
; 47.367 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.178      ; 2.826      ;
; 47.399 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.175      ; 2.791      ;
; 47.757 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.175      ; 2.433      ;
; 48.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 2.156      ;
; 48.219 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 1.960      ;
; 48.326 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 1.853      ;
; 48.643 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.165      ; 1.537      ;
; 49.092 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.166      ; 1.089      ;
; 49.150 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.888      ; 2.753      ;
; 49.597 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.708      ; 2.126      ;
; 93.896 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_27                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.076     ; 6.043      ;
; 94.139 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_25                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.076     ; 5.800      ;
; 95.037 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_31                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 4.922      ;
; 95.056 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_18                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.076     ; 4.883      ;
; 95.229 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_17                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.075     ; 4.711      ;
; 95.244 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.714      ;
; 95.254 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_28                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.076     ; 4.685      ;
; 95.344 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.614      ;
; 95.347 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.611      ;
; 95.362 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.596      ;
; 95.371 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.587      ;
; 95.407 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.551      ;
; 95.416 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.542      ;
; 95.434 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_26                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.076     ; 4.505      ;
; 95.444 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.514      ;
; 95.447 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.511      ;
; 95.462 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.496      ;
; 95.465 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.493      ;
; 95.471 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.487      ;
; 95.489 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.469      ;
; 95.507 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.451      ;
; 95.516 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.442      ;
; 95.516 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.442      ;
; 95.536 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]               ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.077     ; 4.402      ;
; 95.544 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.414      ;
; 95.547 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.411      ;
; 95.562 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.396      ;
; 95.565 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.393      ;
; 95.571 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.387      ;
; 95.589 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.369      ;
; 95.591 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.367      ;
; 95.596 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.362      ;
; 95.603 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.355      ;
; 95.607 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.351      ;
; 95.616 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.342      ;
; 95.616 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.342      ;
; 95.619 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.339      ;
; 95.620 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.338      ;
; 95.623 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[17]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.071     ; 4.321      ;
; 95.631 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[11]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.071     ; 4.313      ;
; 95.632 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[13]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.071     ; 4.312      ;
; 95.634 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.324      ;
; 95.635 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[18]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.071     ; 4.309      ;
; 95.636 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.322      ;
; 95.639 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.319      ;
; 95.644 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[23]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.314      ;
; 95.649 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.071     ; 4.295      ;
; 95.651 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.307      ;
; 95.662 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.296      ;
; 95.680 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.278      ;
; 95.681 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.277      ;
; 95.684 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.274      ;
; 95.684 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.274      ;
; 95.685 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.273      ;
; 95.690 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.268      ;
; 95.691 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.267      ;
; 95.696 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.262      ;
; 95.700 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.258      ;
; 95.703 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.255      ;
; 95.705 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.253      ;
; 95.707 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.251      ;
; 95.709 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.249      ;
; 95.710 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.248      ;
; 95.716 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.242      ;
; 95.716 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.242      ;
; 95.719 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.239      ;
; 95.720 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.238      ;
; 95.721 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.237      ;
; 95.734 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.224      ;
; 95.736 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.222      ;
; 95.738 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.220      ;
; 95.739 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.219      ;
; 95.740 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.218      ;
; 95.744 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[21]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.214      ;
; 95.747 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 4.212      ;
; 95.751 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.207      ;
; 95.757 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.201      ;
; 95.762 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[22]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.196      ;
; 95.780 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.178      ;
; 95.781 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.177      ;
; 95.784 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.174      ;
; 95.784 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.174      ;
; 95.785 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[23]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.173      ;
; 95.790 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.168      ;
; 95.790 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[19]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.071     ; 4.154      ;
; 95.791 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.167      ;
; 95.793 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.165      ;
; 95.796 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26]                             ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 4.162      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'altera_reserved_tck'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|valid_reg                                     ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|valid_reg                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.519      ;
; 0.328 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.528      ;
; 0.331 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.531      ;
; 0.333 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.533      ;
; 0.334 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.534      ;
; 0.336 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.536      ;
; 0.337 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|selectRegisters[1]             ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp[1]                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[28]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[27]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[14]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[13]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[6]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[3]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[30]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[29]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[29]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[28]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[25]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[24]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[20]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[19]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[17]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[16]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[12]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[11]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[9]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[8]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|selectRegisters[0]             ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp[0]                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[24]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[23]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[22]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[21]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[19]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[18]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[18]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[17]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[10]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[9]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.540      ;
; 0.341 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[15]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.541      ;
; 0.343 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[21]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[21]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.543      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_20                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_21                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[10]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[10]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                    ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[12]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[1]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[9]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[14]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[20]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[27]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_12                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_13                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[22]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[22]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[25]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[25]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.START                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_1                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[24]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[8]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[6]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[7]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[13]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[17]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[22]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[22]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[25]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[31]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[14]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[14]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[28]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[22]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[4]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[2]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[5]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[10]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[18]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[16]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[19]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[21]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[26]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[29]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'altera_reserved_tck'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 48.714 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 1.465      ;
; 96.654 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.831     ; 1.530      ;
; 97.119 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.656     ; 1.240      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.148 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.058     ; 1.809      ;
; 98.428 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.057     ; 1.530      ;
; 98.456 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 1.495      ;
; 98.456 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 1.495      ;
; 98.456 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 1.495      ;
; 98.456 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 1.495      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.487 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.463      ;
; 98.803 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 1.667      ; 2.879      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'altera_reserved_tck'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.696  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 1.829      ; 2.669      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.046      ; 1.368      ;
; 1.201  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.047      ; 1.392      ;
; 1.201  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.047      ; 1.392      ;
; 1.201  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.047      ; 1.392      ;
; 1.201  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.047      ; 1.392      ;
; 1.218  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 1.417      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 1.481  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.679      ;
; 2.476  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.487     ; 1.133      ;
; 2.942  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.669     ; 1.417      ;
; 50.951 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; -50.000      ; 0.277      ; 1.372      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; 49.576 ; 49.792       ; 0.216          ; High Pulse Width ; altera_reserved_tck ; Fall       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                  ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[29]                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[10]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[11]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[24]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[25]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[26]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[27]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[28]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[29]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[30]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[31]                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[4]                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[5]                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[6]                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[7]                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[8]                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[9]                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[24]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[28]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[3]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[4]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[6]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[8]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                              ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                        ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]   ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                  ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[11]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[12]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[13]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[14]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[15]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[16]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[18]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[11]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[12]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[13]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[14]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[16]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[17]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[18]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[19]                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[0]                                     ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[10]                                    ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[15]                                    ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[28]                                    ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[2]                                     ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[3]                                     ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[6]                                     ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[9]                                     ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[0]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[12]                              ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[13]                              ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[14]                              ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[15]                              ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[1]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[2]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[3]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[0]                                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[11]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[12]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[15]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[1]                                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                 ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[10]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[11]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[12]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[13]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[14]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[15]                               ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[2]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[3]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[5]                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[6]                                ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.539 ; 3.731 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 6.852 ; 6.974 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 1.350 ; 1.730 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.054  ; 0.936  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; -0.800 ; -0.931 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -1.049 ; -1.419 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 11.040 ; 10.906 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 10.715 ; 10.811 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 11.040 ; 10.906 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 10.587 ; 10.558 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 10.582 ; 10.527 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 10.565 ; 10.480 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 10.574 ; 10.489 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 10.537 ; 10.512 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 11.596 ; 11.641 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 11.514 ; 11.641 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 11.583 ; 11.486 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 11.485 ; 11.407 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 11.363 ; 11.270 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 11.308 ; 11.248 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 11.596 ; 11.541 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 11.329 ; 11.241 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 10.353 ; 10.313 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 10.215 ; 10.313 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 10.353 ; 10.241 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 10.273 ; 10.163 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 10.297 ; 10.231 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 10.325 ; 10.219 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 9.829  ; 9.781  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 9.841  ; 9.761  ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 11.380 ; 11.453 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 11.380 ; 11.453 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 11.079 ; 11.040 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 11.111 ; 11.073 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 11.070 ; 11.013 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 10.874 ; 10.830 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 11.075 ; 11.000 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 11.076 ; 11.044 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 10.611 ; 11.810 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 7.630 ; 7.554 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 7.784 ; 7.862 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 8.079 ; 7.961 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 7.676 ; 7.614 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 7.651 ; 7.577 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 7.630 ; 7.554 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 7.646 ; 7.581 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 7.633 ; 7.565 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 8.183 ; 8.099 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 8.351 ; 8.486 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 8.419 ; 8.335 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 8.392 ; 8.268 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 8.215 ; 8.129 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 8.191 ; 8.129 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 8.483 ; 8.373 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 8.183 ; 8.099 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 7.601 ; 7.535 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 7.939 ; 8.057 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 8.065 ; 7.988 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 8.019 ; 7.939 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 8.041 ; 7.940 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 8.045 ; 7.947 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 7.612 ; 7.550 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 7.601 ; 7.535 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 7.961 ; 7.909 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 8.404 ; 8.496 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 8.179 ; 8.104 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 8.175 ; 8.105 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 8.132 ; 8.047 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 7.961 ; 7.909 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 8.149 ; 8.084 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 8.143 ; 8.080 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 8.474 ; 9.675 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.333 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.187 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 49.336 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Removal Summary        ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.282 ; 0.000         ;
+---------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; altera_reserved_tck ; 49.479 ; 0.000             ;
+---------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'altera_reserved_tck'                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 48.333 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.277      ; 1.951      ;
; 48.378 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.277      ; 1.906      ;
; 48.469 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.280      ; 1.818      ;
; 48.513 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.277      ; 1.771      ;
; 48.761 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.277      ; 1.523      ;
; 48.969 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.271      ; 1.309      ;
; 49.081 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.271      ; 1.197      ;
; 49.097 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.180      ;
; 49.314 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.272      ; 0.965      ;
; 49.592 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.274      ; 0.689      ;
; 49.626 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.477      ; 1.858      ;
; 50.020 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo    ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.359      ; 1.346      ;
; 95.934 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_27                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.053     ; 4.020      ;
; 96.111 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_25                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.053     ; 3.843      ;
; 96.699 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_31                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.271      ;
; 96.705 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_18                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.053     ; 3.249      ;
; 96.839 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_17                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.050     ; 3.118      ;
; 96.886 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_28                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.053     ; 3.068      ;
; 96.945 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.024      ;
; 96.954 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.015      ;
; 97.000 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_26                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.053     ; 2.954      ;
; 97.013 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.956      ;
; 97.022 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.947      ;
; 97.032 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.937      ;
; 97.032 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.937      ;
; 97.040 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.929      ;
; 97.040 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.929      ;
; 97.074 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.895      ;
; 97.081 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.888      ;
; 97.083 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.886      ;
; 97.090 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.879      ;
; 97.100 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.869      ;
; 97.100 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.869      ;
; 97.108 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.861      ;
; 97.108 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.861      ;
; 97.108 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]               ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 2.844      ;
; 97.142 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.827      ;
; 97.146 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.823      ;
; 97.149 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.820      ;
; 97.151 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.818      ;
; 97.151 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[17]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.048     ; 2.808      ;
; 97.155 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.814      ;
; 97.158 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.811      ;
; 97.159 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[18]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.048     ; 2.800      ;
; 97.168 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.801      ;
; 97.168 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.801      ;
; 97.173 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[13]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.048     ; 2.786      ;
; 97.176 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.793      ;
; 97.176 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.793      ;
; 97.180 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.048     ; 2.779      ;
; 97.196 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.773      ;
; 97.201 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.768      ;
; 97.204 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.765      ;
; 97.204 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.765      ;
; 97.205 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.764      ;
; 97.210 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.759      ;
; 97.212 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.757      ;
; 97.214 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.755      ;
; 97.217 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[23] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.752      ;
; 97.218 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.751      ;
; 97.218 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[11]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.048     ; 2.741      ;
; 97.219 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.750      ;
; 97.223 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.746      ;
; 97.226 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[22] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.743      ;
; 97.227 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.742      ;
; 97.229 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.740      ;
; 97.238 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.731      ;
; 97.240 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.729      ;
; 97.240 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.729      ;
; 97.244 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.725      ;
; 97.244 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.725      ;
; 97.253 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.716      ;
; 97.257 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.712      ;
; 97.264 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.705      ;
; 97.269 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.700      ;
; 97.269 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.700      ;
; 97.270 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.699      ;
; 97.272 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.697      ;
; 97.272 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.697      ;
; 97.273 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.696      ;
; 97.273 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.696      ;
; 97.273 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.696      ;
; 97.277 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.692      ;
; 97.278 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.691      ;
; 97.278 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[25] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.691      ;
; 97.280 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[6]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.689      ;
; 97.282 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[27] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.687      ;
; 97.285 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[21] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.684      ;
; 97.285 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.684      ;
; 97.286 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.683      ;
; 97.287 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[0]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[24] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.682      ;
; 97.291 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[26] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.678      ;
; 97.292 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[19]              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.048     ; 2.667      ;
; 97.293 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[30] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.676      ;
; 97.294 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[20] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.675      ;
; 97.295 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.674      ;
; 97.297 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[29] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.672      ;
; 97.303 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28]                             ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.052     ; 2.652      ;
; 97.303 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_6                              ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[31] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 2.669      ;
; 97.306 ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[3]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|data_reg[28] ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 2.663      ;
+--------+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'altera_reserved_tck'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|valid_reg                                     ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|valid_reg                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[14]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[13]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.312      ;
; 0.194 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|selectRegisters[1]             ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp[1]                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[30]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[29]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[28]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[27]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[7]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[6]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[3]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[29]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[28]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[25]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[24]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[22]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[21]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[20]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[19]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[17]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[16]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[12]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[11]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[9]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[8]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[5]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[4]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[2]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[1]                                   ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[0]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|selectRegisters[0]             ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp[0]                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[24]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[23]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[19]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[18]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[18]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[17]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[10]                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|temp_reg[9]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_20                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_21                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[28]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[24]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[12]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[1]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[9]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[20]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[27]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[31]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[15]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[14]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[14]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_12                                  ; jtag_wrapper:U_jtag_wrapper|tdo_shifter:U_DESIGN_TO_TDO|state.OUT_13                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[21]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[21]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[25]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[25]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[8]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[6]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[2]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[2]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[7]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[14]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[14]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[22]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[22]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[26]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[29]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                    ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[22]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[22]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[22]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[5]                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[13]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[13]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[17]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[25]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[17]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[16]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                    ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[4]                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[10]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[18]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[18]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[19]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[30]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[10]                   ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[10]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[20]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[19]                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[21]                                   ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[21]                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.203 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.323      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'altera_reserved_tck'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 49.336 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 0.941      ;
; 97.721 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.278     ; 1.008      ;
; 98.065 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.162     ; 0.780      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 1.195      ;
; 98.963 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.036     ; 1.008      ;
; 98.999 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.967      ;
; 98.999 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.967      ;
; 98.999 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.967      ;
; 98.999 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.967      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.023 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.041     ; 0.943      ;
; 99.206 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 1.167      ; 1.968      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'altera_reserved_tck'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.282  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 1.276      ; 1.642      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.720  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.833      ;
; 0.730  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.843      ;
; 0.730  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.843      ;
; 0.730  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.843      ;
; 0.730  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.029      ; 0.843      ;
; 0.739  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.858      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 0.900  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.033      ; 1.017      ;
; 1.653  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.049     ; 0.688      ;
; 1.942  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.168     ; 0.858      ;
; 50.405 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; -50.000      ; 0.348      ; 0.837      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; 49.479 ; 49.695       ; 0.216          ; High Pulse Width ; altera_reserved_tck ; Fall       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                  ;
; 49.485 ; 49.669       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                     ;
; 49.485 ; 49.669       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]   ;
; 49.488 ; 49.672       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                  ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[11]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[12]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[13]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[14]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[15]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[16]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[18]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[11]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[12]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[13]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[14]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[15]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[16]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[17]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[18]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[19]                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[10]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[11]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[24]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[25]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[26]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[27]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[28]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[29]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[30]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[31]                              ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[4]                               ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[5]                               ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[6]                               ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[7]                               ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[8]                               ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[9]                               ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[10]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[24]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[25]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[26]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[27]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[28]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[29]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[30]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[31]                                ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[3]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[4]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[5]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[6]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[7]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[8]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|temp[9]                                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                 ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]   ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1] ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2] ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[29]                ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                 ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[16]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[17]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[18]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[19]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[21]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[22]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[23]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:0:REG_i|output[24]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[16]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[17]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[18]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[19]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[21]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[22]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[23]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:1:REG_i|output[24]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[16]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[17]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[18]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[19]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[21]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[22]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[23]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|reg_gen:\REG_GEN:2:REG_i|output[24]                                    ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[0]                               ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[12]                              ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; jtag_wrapper:U_jtag_wrapper|seriel_to_parallel_reg:U_SR_V2|output[13]                              ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.677 ; 2.014 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 2.990 ; 3.347 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 0.867 ; 1.491 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.091  ; 0.776  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 0.333  ; 0.010  ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -0.664 ; -1.282 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 7.006 ; 7.064 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 6.926 ; 6.865 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 7.006 ; 7.064 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 6.775 ; 6.714 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 6.757 ; 6.801 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 6.701 ; 6.765 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 6.737 ; 6.777 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 6.746 ; 6.760 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 7.550 ; 7.562 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 7.550 ; 7.494 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 7.495 ; 7.509 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 7.431 ; 7.474 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 7.359 ; 7.366 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 7.338 ; 7.369 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 7.444 ; 7.562 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 7.350 ; 7.351 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 6.598 ; 6.597 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 6.598 ; 6.537 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 6.576 ; 6.572 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 6.531 ; 6.506 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 6.535 ; 6.597 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 6.568 ; 6.597 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 6.252 ; 6.294 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 6.268 ; 6.277 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 7.343 ; 7.313 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 7.343 ; 7.313 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 7.105 ; 7.123 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 7.117 ; 7.069 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 7.077 ; 7.077 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 6.952 ; 7.000 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 7.077 ; 7.122 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 7.090 ; 7.086 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 6.364 ; 7.258 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 4.784 ; 4.799 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 4.957 ; 4.923 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 5.036 ; 5.166 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 4.811 ; 4.922 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 4.794 ; 4.820 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 4.860 ; 4.799 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 4.797 ; 4.825 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 4.784 ; 4.810 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 5.151 ; 5.176 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 5.347 ; 5.292 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 5.288 ; 5.341 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 5.361 ; 5.292 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 5.159 ; 5.189 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 5.161 ; 5.206 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 5.304 ; 5.359 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 5.151 ; 5.176 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 4.757 ; 4.782 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 5.068 ; 5.012 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 5.029 ; 5.094 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 5.006 ; 5.070 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 5.011 ; 5.057 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 5.034 ; 5.071 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 4.758 ; 4.791 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 4.757 ; 4.782 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 4.979 ; 5.064 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 5.349 ; 5.300 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 5.127 ; 5.153 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 5.177 ; 5.143 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 5.076 ; 5.109 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 4.979 ; 5.064 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 5.107 ; 5.130 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 5.091 ; 5.121 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.227 ; 6.122 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 46.753 ; 0.187 ; 48.484   ; 0.282   ; 49.479              ;
;  altera_reserved_tck ; 46.753 ; 0.187 ; 48.484   ; 0.282   ; 49.479              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.666 ; 3.861 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 6.890 ; 7.037 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 1.554 ; 2.008 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.330  ; 1.217  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 0.333  ; 0.010  ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -0.664 ; -1.282 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 12.013 ; 11.961 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 11.703 ; 11.741 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 12.013 ; 11.961 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 11.554 ; 11.474 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 11.527 ; 11.503 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 11.476 ; 11.454 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 11.492 ; 11.456 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 11.508 ; 11.430 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 12.662 ; 12.699 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 12.614 ; 12.699 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 12.646 ; 12.565 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 12.534 ; 12.496 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 12.413 ; 12.328 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 12.348 ; 12.286 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 12.662 ; 12.631 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 12.368 ; 12.318 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 11.258 ; 11.215 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 11.165 ; 11.215 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 11.258 ; 11.160 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 11.178 ; 11.091 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 11.199 ; 11.161 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 11.235 ; 11.175 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 10.681 ; 10.651 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 10.711 ; 10.652 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 12.416 ; 12.508 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 12.416 ; 12.508 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 12.105 ; 12.044 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 12.146 ; 12.060 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 12.109 ; 12.014 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 11.855 ; 11.840 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 12.063 ; 12.065 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 12.110 ; 12.041 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 11.006 ; 12.224 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 4.784 ; 4.799 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 4.957 ; 4.923 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 5.036 ; 5.166 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 4.811 ; 4.922 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 4.794 ; 4.820 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 4.860 ; 4.799 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 4.797 ; 4.825 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 4.784 ; 4.810 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 5.151 ; 5.176 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 5.347 ; 5.292 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 5.288 ; 5.341 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 5.361 ; 5.292 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 5.159 ; 5.189 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 5.161 ; 5.206 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 5.304 ; 5.359 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 5.151 ; 5.176 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 4.757 ; 4.782 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 5.068 ; 5.012 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 5.029 ; 5.094 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 5.006 ; 5.070 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 5.011 ; 5.057 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 5.034 ; 5.071 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 4.758 ; 4.791 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 4.757 ; 4.782 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 4.979 ; 5.064 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 5.349 ; 5.300 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 5.127 ; 5.153 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 5.177 ; 5.143 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 5.076 ; 5.109 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 4.979 ; 5.064 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 5.107 ; 5.130 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 5.091 ; 5.121 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.227 ; 6.122 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_hi_a[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tms     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tck     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tdi     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.6e-06 V                    ; 2.33 V              ; 5.6e-06 V           ; 0.063 V                              ; 0.127 V                              ; 1.5e-09 s                   ; 4.06e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.6e-06 V                   ; 2.33 V             ; 5.6e-06 V          ; 0.063 V                             ; 0.127 V                             ; 1.5e-09 s                  ; 4.06e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.05e-07 V                   ; 2.65 V              ; 2.05e-07 V          ; 0.264 V                              ; 0.195 V                              ; 9.54e-10 s                  ; 2.65e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.05e-07 V                  ; 2.65 V             ; 2.05e-07 V         ; 0.264 V                             ; 0.195 V                             ; 9.54e-10 s                 ; 2.65e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 14127    ; 0        ; 24       ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 14127    ; 0        ; 24       ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 26       ; 0        ; 1        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 26       ; 0        ; 1        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 368   ; 368  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 841   ; 841  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 07 00:17:01 2016
Info: Command: quartus_sta vJTAG_ALU -c vJTAG_ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vJTAG_ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 46.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    46.753         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 48.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.484         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.684         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.626         0.000 altera_reserved_tck 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 47.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.156         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 48.714
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.714         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.696         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.576         0.000 altera_reserved_tck 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 48.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.333         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 49.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.336         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.282         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.479         0.000 altera_reserved_tck 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 473 megabytes
    Info: Processing ended: Sat May 07 00:17:05 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


