Fitter report for Hack
Fri Dec 06 12:42:36 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Dec 06 12:42:36 2019       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; Hack                                        ;
; Top-level Entity Name           ; sys_top                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 5,756 / 41,910 ( 14 % )                     ;
; Total registers                 ; 7443                                        ;
; Total pins                      ; 145 / 314 ( 46 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 327,043 / 5,662,720 ( 6 % )                 ;
; Total RAM Blocks                ; 47 / 553 ( 8 % )                            ;
; Total DSP Blocks                ; 29 / 112 ( 26 % )                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.8%      ;
;     Processor 3            ;   5.7%      ;
;     Processor 4            ;   5.4%      ;
;     Processor 5            ;   4.9%      ;
;     Processor 6            ;   4.8%      ;
;     Processor 7            ;   4.8%      ;
;     Processor 8            ;   4.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                     ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+
; aspi_sck~CLKENA0                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[1]~CLKENA0             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; FPGA_CLK3_50~inputCLKENA0                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; VSET[0]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[0]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[0]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[1]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[1]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[1]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[2]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[2]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[2]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[3]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[3]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[3]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[4]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[4]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[4]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[5]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[5]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[5]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[6]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[6]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[6]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[7]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[7]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[7]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[8]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[8]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[8]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[9]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[9]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[9]~_Duplicate_1                                                                 ; Q                ;                       ;
; VSET[10]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[10]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[10]~_Duplicate_1                                                                ; Q                ;                       ;
; VSET[11]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                              ; AY               ;                       ;
; VSET[11]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VSET[11]~_Duplicate_1                                                                ; Q                ;                       ;
; ascal:ascal|i_h_bil_t.b[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add31~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add30~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add29~8                                                                  ; RESULTA          ;                       ;
; ascal:ascal|i_hpix.b[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[0]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[0]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[0]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[1]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[1]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[1]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[2]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[2]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[2]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[3]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[3]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[3]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[4]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[4]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[4]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[4]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[5]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[5]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[5]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[5]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[6]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[6]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[6]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[6]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.b[7]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add35~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.b[7]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.b[7]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.b[7]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[0]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[0]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[0]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[1]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[1]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[1]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[2]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[2]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[2]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[3]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[3]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[3]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[4]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[4]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[4]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[4]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[5]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[5]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[5]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[5]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[6]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[6]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[6]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[6]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.g[7]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add34~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.g[7]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.g[7]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.g[7]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[0]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[0]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[0]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[1]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[1]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[1]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[2]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[2]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[2]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[3]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[3]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[3]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[4]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[4]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[4]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[4]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[5]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[5]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[5]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[5]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[6]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[6]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[6]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[6]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|i_hpix.r[7]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add33~8                                                                  ; AY               ;                       ;
; ascal:ascal|i_hpix.r[7]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|i_hpix.r[7]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|i_hpix.r[7]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                      ;                  ;                       ;
; ascal:ascal|o_adrs_pre[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Mult13~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[3]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[4]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[5]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[6]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[7]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[8]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[9]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[10]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[11]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[12]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[13]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[14]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_frac2[0]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                               ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                               ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_12                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_2                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_2                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_2                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_2                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BY               ;                       ;
; ascal:ascal|o_h_poly_t.b0[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add152~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add153~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add150~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add151~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add148~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add149~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_hpixq[0].b[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[1].b[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].b[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].g[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[1].r[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[2].b[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add108~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].b[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add107~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].g[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[0]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[0]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[0]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[1]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[1]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[1]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[2]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[2]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[2]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[3]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[3]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[3]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[4]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[4]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[4]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[5]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[5]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[5]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[6]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[6]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[6]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add106~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[7]                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_hpixq[2].r[7]~_Duplicate_1                                             ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[7]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_hpixq[3].b[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_v_bil_t.b[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_frac[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                 ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_12                                                ; Q                ;                       ;
; ascal:ascal|o_v_poly_dr2[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a0    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a1    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a2    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a3    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a4    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a5    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a6    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a7    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[8]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a8    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[9]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a9    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[10]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a10   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[11]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a11   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[12]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a12   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[13]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a13   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[14]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a14   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[15]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a15   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[16]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a16   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[17]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a17   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[18]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a18   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[19]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a19   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[20]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a20   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[21]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a21   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[22]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a22   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[23]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a23   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[24]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a24   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[25]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a25   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[26]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a26   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[27]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a27   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[28]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a28   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[29]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a29   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[30]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a30   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[31]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a31   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[32]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a32   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[33]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a33   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[34]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a34   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[35]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ram_block1a35   ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_t.b0[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add208~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add209~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add206~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add207~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add204~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add205~8                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; RESULTA          ;                       ;
; ascal:ascal|o_vpixq1[0].b[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[0]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[1]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[2]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[3]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[4]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[5]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[6]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[7]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[0]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[1]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[2]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[3]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[4]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[5]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[6]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[7]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[0]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[1]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[2]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[3]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[4]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[5]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[6]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[7]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[0]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[1]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[2]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[3]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[4]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[5]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[6]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add164~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[7]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[0]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[1]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[2]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[3]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[4]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[5]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[6]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add163~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[7]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[0]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[1]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[2]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[3]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[4]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[5]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[6]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|Add162~8                                                                 ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[7]~_Duplicate_1                                            ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]~_Duplicate_1                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; BX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                         ; AX               ;                       ;
; osd:hdmi_osd|osd_byte[0]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[1]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[2]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[3]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[4]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[5]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[6]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; osd:hdmi_osd|osd_byte[7]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[4]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[5]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[6]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; osd:vga_osd|osd_byte[7]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; HBP[0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HBP[0]~DUPLICATE                                                                     ;                  ;                       ;
; HEIGHT[2]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[2]~DUPLICATE                                                                  ;                  ;                       ;
; HEIGHT[4]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[4]~DUPLICATE                                                                  ;                  ;                       ;
; HEIGHT[5]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HEIGHT[5]~DUPLICATE                                                                  ;                  ;                       ;
; HFP[4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[4]~DUPLICATE                                                                     ;                  ;                       ;
; HFP[5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[5]~DUPLICATE                                                                     ;                  ;                       ;
; HFP[8]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HFP[8]~DUPLICATE                                                                     ;                  ;                       ;
; HS[4]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HS[4]~DUPLICATE                                                                      ;                  ;                       ;
; HS[7]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HS[7]~DUPLICATE                                                                      ;                  ;                       ;
; HS[11]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HS[11]~DUPLICATE                                                                     ;                  ;                       ;
; VFP[2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VFP[2]~DUPLICATE                                                                     ;                  ;                       ;
; VFP[5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VFP[5]~DUPLICATE                                                                     ;                  ;                       ;
; VFP[7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VFP[7]~DUPLICATE                                                                     ;                  ;                       ;
; VFP[9]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VFP[9]~DUPLICATE                                                                     ;                  ;                       ;
; VSET[0]~_Duplicate_1                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VSET[0]~_Duplicate_1DUPLICATE                                                        ;                  ;                       ;
; VSET[1]~_Duplicate_1                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VSET[1]~_Duplicate_1DUPLICATE                                                        ;                  ;                       ;
; VSET[3]~_Duplicate_1                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VSET[3]~_Duplicate_1DUPLICATE                                                        ;                  ;                       ;
; VSET[7]~_Duplicate_1                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VSET[7]~_Duplicate_1DUPLICATE                                                        ;                  ;                       ;
; VS[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[0]~DUPLICATE                                                                      ;                  ;                       ;
; VS[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[1]~DUPLICATE                                                                      ;                  ;                       ;
; VS[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[2]~DUPLICATE                                                                      ;                  ;                       ;
; VS[4]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[4]~DUPLICATE                                                                      ;                  ;                       ;
; VS[6]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[6]~DUPLICATE                                                                      ;                  ;                       ;
; VS[10]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VS[10]~DUPLICATE                                                                     ;                  ;                       ;
; WIDTH[2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; WIDTH[2]~DUPLICATE                                                                   ;                  ;                       ;
; WIDTH[9]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; WIDTH[9]~DUPLICATE                                                                   ;                  ;                       ;
; alsa:alsa|acc[4]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[4]~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|acc[5]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[5]~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|acc[6]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[6]~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|acc[7]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[7]~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|acc[8]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[8]~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|acc[9]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[9]~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|acc[10]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[10]~DUPLICATE                                                          ;                  ;                       ;
; alsa:alsa|acc[11]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[11]~DUPLICATE                                                          ;                  ;                       ;
; alsa:alsa|acc[12]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[12]~DUPLICATE                                                          ;                  ;                       ;
; alsa:alsa|acc[14]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[14]~DUPLICATE                                                          ;                  ;                       ;
; alsa:alsa|acc[15]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|acc[15]~DUPLICATE                                                          ;                  ;                       ;
; alsa:alsa|en_out                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|en_out~DUPLICATE                                                           ;                  ;                       ;
; alsa:alsa|spi_new                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alsa:alsa|spi_new~DUPLICATE                                                          ;                  ;                       ;
; ascal:ascal|avl_read_sr                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|avl_read_sr~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_acpt[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_acpt[1]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_acpt[2]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_acpt[2]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_adrsi[18]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_adrsi[18]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_adrsi[21]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_adrsi[21]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_adrsi[22]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_adrsi[22]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_de_delay[3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_de_delay[3]~DUPLICATE                                                  ;                  ;                       ;
; ascal:ascal|i_divcpt[4]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_divcpt[4]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_h_frac[11]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_h_frac[11]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_hbcpt[1]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hbcpt[1]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|i_hbcpt[2]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hbcpt[2]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|i_hbcpt[3]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hbcpt[3]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|i_hcpt[0]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hcpt[0]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_hnp4                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_hnp4~DUPLICATE                                                         ;                  ;                       ;
; ascal:ascal|i_lwad[2]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_lwad[2]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_shift[16]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[16]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[19]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[19]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[20]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[20]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[21]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[21]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[25]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[25]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[28]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[28]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[29]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[29]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[32]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[32]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[33]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[33]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[38]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[38]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[39]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[39]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[40]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[40]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[42]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[42]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[44]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[44]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[46]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[46]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[50]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[50]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[55]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[55]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[56]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[56]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[58]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[58]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[59]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[59]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[60]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[60]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[61]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[61]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[62]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[62]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[63]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[63]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[65]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[65]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[66]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[66]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[67]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[67]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[68]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[68]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[70]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[70]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[71]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[71]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[72]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[72]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[73]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[73]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[75]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[75]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[89]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[89]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[90]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[90]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[92]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[92]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[95]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[95]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[96]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[96]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[99]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[99]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_shift[102]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[102]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[105]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[105]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[106]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[106]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[110]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[110]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[114]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[114]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[115]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[115]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[117]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[117]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_shift[118]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_shift[118]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|i_vcpt[2]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[2]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_vcpt[3]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[3]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_vcpt[6]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[6]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_vcpt[7]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vcpt[7]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|i_vdivr[24]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vdivr[24]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_vsize[0]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_vsize[0]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|i_wad[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wad[0]~DUPLICATE                                                       ;                  ;                       ;
; ascal:ascal|i_wad[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wad[1]~DUPLICATE                                                       ;                  ;                       ;
; ascal:ascal|i_wdelay[1]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wdelay[1]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_wdelay[2]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_wdelay[2]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|i_write                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|i_write~DUPLICATE                                                        ;                  ;                       ;
; ascal:ascal|o_acpt[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_acpt[1]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_b[7]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_b[7]~DUPLICATE                                                         ;                  ;                       ;
; ascal:ascal|o_dcptv[1][8]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_dcptv[1][8]~DUPLICATE                                                  ;                  ;                       ;
; ascal:ascal|o_dcptv[1][10]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_dcptv[1][10]~DUPLICATE                                                 ;                  ;                       ;
; ascal:ascal|o_divstart                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_divstart~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_fload[0]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_fload[0]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_hacc_next[8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hacc_next[8]~DUPLICATE                                                 ;                  ;                       ;
; ascal:ascal|o_hacc_next[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hacc_next[11]~DUPLICATE                                                ;                  ;                       ;
; ascal:ascal|o_hacc_next[12]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hacc_next[12]~DUPLICATE                                                ;                  ;                       ;
; ascal:ascal|o_hacpt[11]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hacpt[11]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_hcpt[11]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hcpt[11]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_hpix1.b[7]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpix1.b[7]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_hpix2.r[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hpix2.r[1]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_hsize[8]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_hsize[8]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_primv[0]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_primv[0]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_radl[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_radl[1]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_read_pre                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_read_pre~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_readack                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_readack~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_readlev[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_readlev[0]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_readlev[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_readlev[1]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[24]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[24]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[25]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[25]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[33]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[33]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[34]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[34]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[35]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[35]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[37]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[37]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[38]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[38]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[44]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[44]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[50]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[50]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[61]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[61]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[71]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[71]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[72]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[72]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[78]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[78]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[81]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[81]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[84]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[84]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[85]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[85]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[87]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[87]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[88]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[88]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[90]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[90]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[91]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[91]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[96]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[96]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_shift[103]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[103]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[112]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[112]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[113]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[113]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[114]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[114]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[118]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[118]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[123]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[123]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[125]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[125]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[128]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[128]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_shift[129]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_shift[129]~DUPLICATE                                                   ;                  ;                       ;
; ascal:ascal|o_state.sHSYNC                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_state.sHSYNC~DUPLICATE                                                 ;                  ;                       ;
; ascal:ascal|o_vacpt[11]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vacpt[11]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_vcpt[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[1]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[2]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[2]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[3]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[3]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[5]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[5]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[6]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[6]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[7]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[7]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[8]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[8]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[9]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[9]~DUPLICATE                                                      ;                  ;                       ;
; ascal:ascal|o_vcpt[10]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt[10]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_vcpt_pre2[7]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre2[7]~DUPLICATE                                                 ;                  ;                       ;
; ascal:ascal|o_vcpt_pre2[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre2[10]~DUPLICATE                                                ;                  ;                       ;
; ascal:ascal|o_vcpt_pre[3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre[3]~DUPLICATE                                                  ;                  ;                       ;
; ascal:ascal|o_vcpt_pre[10]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vcpt_pre[10]~DUPLICATE                                                 ;                  ;                       ;
; ascal:ascal|o_vdivr[24]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vdivr[24]~DUPLICATE                                                    ;                  ;                       ;
; ascal:ascal|o_vsize[1]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vsize[1]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_vsize[5]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_vsize[5]~DUPLICATE                                                     ;                  ;                       ;
; ascal:ascal|o_wr[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ascal:ascal|o_wr[1]~DUPLICATE                                                        ;                  ;                       ;
; aud_mix_top:audmix_l|a3[14]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aud_mix_top:audmix_l|a3[14]~DUPLICATE                                                ;                  ;                       ;
; aud_mix_top:audmix_r|a3[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aud_mix_top:audmix_r|a3[5]~DUPLICATE                                                 ;                  ;                       ;
; aud_mix_top:audmix_r|a3[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aud_mix_top:audmix_r|a3[11]~DUPLICATE                                                ;                  ;                       ;
; audio_out:audio_out|div[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[1]~DUPLICATE                                                 ;                  ;                       ;
; audio_out:audio_out|div[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[3]~DUPLICATE                                                 ;                  ;                       ;
; audio_out:audio_out|div[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[5]~DUPLICATE                                                 ;                  ;                       ;
; audio_out:audio_out|div[7]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[7]~DUPLICATE                                                 ;                  ;                       ;
; audio_out:audio_out|div[9]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[9]~DUPLICATE                                                 ;                  ;                       ;
; audio_out:audio_out|div[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[11]~DUPLICATE                                                ;                  ;                       ;
; audio_out:audio_out|div[13]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[13]~DUPLICATE                                                ;                  ;                       ;
; audio_out:audio_out|div[15]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|div[15]~DUPLICATE                                                ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[20]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[20]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[25]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[25]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[28]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[28]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[49]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[49]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[69]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[69]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[95]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[95]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[101]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[101]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[108]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[108]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[111]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[111]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[123]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[123]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[144]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[144]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[147]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[147]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[150]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[150]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[153]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[153]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[158]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[158]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[194]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[194]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[215]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[215]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[218]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[218]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[256]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[256]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[271]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[271]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[288]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[288]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[294]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[294]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[302]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[302]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[361]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[361]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[363]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[363]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[365]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[365]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[383]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[383]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[395]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[395]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[396]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[396]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[398]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[398]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[409]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[409]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[445]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[445]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[447]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[447]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[448]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[448]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[449]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[449]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[460]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[460]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[483]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[483]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[487]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[487]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[488]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[488]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|ODATA[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|ODATA[1]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[18]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[18]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[21]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[21]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[26]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[26]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[55]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[55]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[59]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[59]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[68]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[68]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[72]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[72]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[79]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[79]~DUPLICATE                                  ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[103]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[103]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[116]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[116]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[117]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[117]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[160]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[160]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[165]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[165]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[168]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[168]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[169]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[169]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[172]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[172]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[174]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[174]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[175]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[175]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[191]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[191]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[204]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[204]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[207]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[207]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[212]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[212]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[215]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[215]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[239]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[239]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[260]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[260]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[288]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[288]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[298]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[298]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[318]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[318]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[336]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[336]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[347]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[347]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[358]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[358]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[367]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[367]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[383]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[383]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[394]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[394]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[447]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[447]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[453]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[453]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[454]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[454]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[455]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[455]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[479]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[479]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[480]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[480]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[483]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[483]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[484]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[484]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[486]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[486]~DUPLICATE                                 ;                  ;                       ;
; audio_out:audio_out|sigma_delta_dac:sd_l|SigmaLatch[17]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|sigma_delta_dac:sd_l|SigmaLatch[17]~DUPLICATE                    ;                  ;                       ;
; audio_out:audio_out|sigma_delta_dac:sd_r|SigmaLatch[17]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|sigma_delta_dac:sd_r|SigmaLatch[17]~DUPLICATE                    ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[0]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[0]~DUPLICATE                           ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[1]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[1]~DUPLICATE                           ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[2]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[2]~DUPLICATE                           ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[4]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[4]~DUPLICATE                           ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|spdif_out_q                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; audio_out:audio_out|spdif:toslink|spdif_out_q~DUPLICATE                              ;                  ;                       ;
; cfg_custom_p1[0]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p1[0]~DUPLICATE                                                           ;                  ;                       ;
; cfg_custom_p1[2]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p1[2]~DUPLICATE                                                           ;                  ;                       ;
; cfg_custom_p1[3]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p1[3]~DUPLICATE                                                           ;                  ;                       ;
; cfg_custom_p1[5]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p1[5]~DUPLICATE                                                           ;                  ;                       ;
; cfg_custom_p2[3]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[3]~DUPLICATE                                                           ;                  ;                       ;
; cfg_custom_p2[7]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[7]~DUPLICATE                                                           ;                  ;                       ;
; cfg_custom_p2[10]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[10]~DUPLICATE                                                          ;                  ;                       ;
; cfg_custom_p2[13]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[13]~DUPLICATE                                                          ;                  ;                       ;
; cfg_custom_p2[15]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[15]~DUPLICATE                                                          ;                  ;                       ;
; cfg_custom_p2[18]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[18]~DUPLICATE                                                          ;                  ;                       ;
; cfg_custom_p2[31]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_p2[31]~DUPLICATE                                                          ;                  ;                       ;
; cfg_custom_t                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cfg_custom_t~DUPLICATE                                                               ;                  ;                       ;
; cnt[0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[0]~DUPLICATE                                                                     ;                  ;                       ;
; custd2                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; custd2~DUPLICATE                                                                     ;                  ;                       ;
; div[0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[0]~DUPLICATE                                                                     ;                  ;                       ;
; div[1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[1]~DUPLICATE                                                                     ;                  ;                       ;
; div[2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[2]~DUPLICATE                                                                     ;                  ;                       ;
; div[3]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[3]~DUPLICATE                                                                     ;                  ;                       ;
; div[4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[4]~DUPLICATE                                                                     ;                  ;                       ;
; div[5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[5]~DUPLICATE                                                                     ;                  ;                       ;
; div[6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[6]~DUPLICATE                                                                     ;                  ;                       ;
; div[7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[7]~DUPLICATE                                                                     ;                  ;                       ;
; div[8]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[8]~DUPLICATE                                                                     ;                  ;                       ;
; div[9]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[9]~DUPLICATE                                                                     ;                  ;                       ;
; div[10]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[10]~DUPLICATE                                                                    ;                  ;                       ;
; div[11]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[11]~DUPLICATE                                                                    ;                  ;                       ;
; div[13]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[13]~DUPLICATE                                                                    ;                  ;                       ;
; div[15]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[15]~DUPLICATE                                                                    ;                  ;                       ;
; div[17]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[17]~DUPLICATE                                                                    ;                  ;                       ;
; div[31]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div[31]~DUPLICATE                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[2]~DUPLICATE                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[6]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[6]~DUPLICATE                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[7]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[7]~DUPLICATE                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[0]~reg1                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[0]~reg1DUPLICATE                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[4]~reg1                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[4]~reg1DUPLICATE                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[5]~reg1                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[5]~reg1DUPLICATE                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[7]~reg1                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[7]~reg1DUPLICATE                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[8]~reg1                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[8]~reg1DUPLICATE                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[9]~reg1                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[9]~reg1DUPLICATE                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[11]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[11]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[13]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[13]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[15]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[15]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[16]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[16]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[18]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[18]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[19]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[19]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[20]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[20]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[25]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[25]~reg1DUPLICATE                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|vtime[27]~reg1                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emu:emu|hps_io:hps_io|vtime[27]~reg1DUPLICATE                                        ;                  ;                       ;
; has_cmd                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; has_cmd~DUPLICATE                                                                    ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[2]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[2]~DUPLICATE                           ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[3]~DUPLICATE                           ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[5]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[5]~DUPLICATE                           ;                  ;                       ;
; lowlat                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lowlat~DUPLICATE                                                                     ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD[29]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD[29]~DUPLICATE                                           ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[0]~DUPLICATE                                    ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[2]~DUPLICATE                                    ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]~DUPLICATE                                    ;                  ;                       ;
; mcp23009:mcp23009|idx[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|idx[0]~DUPLICATE                                                   ;                  ;                       ;
; mcp23009:mcp23009|idx[2]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|idx[2]~DUPLICATE                                                   ;                  ;                       ;
; mcp23009:mcp23009|idx[3]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|idx[3]~DUPLICATE                                                   ;                  ;                       ;
; mcp23009:mcp23009|timeout[8]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|timeout[8]~DUPLICATE                                               ;                  ;                       ;
; mcp23009:mcp23009|timeout[12]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|timeout[12]~DUPLICATE                                              ;                  ;                       ;
; mcp23009:mcp23009|timeout[13]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mcp23009:mcp23009|timeout[13]~DUPLICATE                                              ;                  ;                       ;
; osd:hdmi_osd|bcnt[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[2]~DUPLICATE                                                       ;                  ;                       ;
; osd:hdmi_osd|bcnt[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[4]~DUPLICATE                                                       ;                  ;                       ;
; osd:hdmi_osd|bcnt[6]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[6]~DUPLICATE                                                       ;                  ;                       ;
; osd:hdmi_osd|bcnt[8]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[8]~DUPLICATE                                                       ;                  ;                       ;
; osd:hdmi_osd|bcnt[10]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|bcnt[10]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|cmd[5]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|cmd[5]~DUPLICATE                                                        ;                  ;                       ;
; osd:hdmi_osd|cmd[6]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|cmd[6]~DUPLICATE                                                        ;                  ;                       ;
; osd:hdmi_osd|cmd[7]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|cmd[7]~DUPLICATE                                                        ;                  ;                       ;
; osd:hdmi_osd|dsp_width[10]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[10]~DUPLICATE                                                 ;                  ;                       ;
; osd:hdmi_osd|dsp_width[15]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[15]~DUPLICATE                                                 ;                  ;                       ;
; osd:hdmi_osd|dsp_width[16]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|dsp_width[16]~DUPLICATE                                                 ;                  ;                       ;
; osd:hdmi_osd|h_cnt[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[1]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|h_cnt[5]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[5]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|h_cnt[8]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[8]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|h_cnt[13]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[13]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|h_cnt[15]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[15]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|h_cnt[19]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[19]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|h_cnt[21]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[21]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|h_cnt[22]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|h_cnt[22]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|hs_out                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|hs_out~DUPLICATE                                                        ;                  ;                       ;
; osd:hdmi_osd|infoy[3]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|infoy[3]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|infoy[5]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|infoy[5]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|osd_mux                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|osd_mux~DUPLICATE                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[0]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[0]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|pixcnt[3]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[3]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|pixcnt[7]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[7]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|pixcnt[16]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[16]~DUPLICATE                                                    ;                  ;                       ;
; osd:hdmi_osd|pixcnt[23]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[23]~DUPLICATE                                                    ;                  ;                       ;
; osd:hdmi_osd|pixcnt[29]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|pixcnt[29]~DUPLICATE                                                    ;                  ;                       ;
; osd:hdmi_osd|v_cnt[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[1]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[3]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[3]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[6]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[6]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[7]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[7]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[8]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[8]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[9]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[9]~DUPLICATE                                                      ;                  ;                       ;
; osd:hdmi_osd|v_cnt[14]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[14]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|v_cnt[17]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|v_cnt[17]~DUPLICATE                                                     ;                  ;                       ;
; osd:hdmi_osd|vs_out                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:hdmi_osd|vs_out~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[0]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[0]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[1]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[2]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[2]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[4]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[4]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[7]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[7]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[8]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[8]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[9]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[9]~DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[10]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[10]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|bcnt[11]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|bcnt[11]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|cmd[5]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|cmd[5]~DUPLICATE                                                         ;                  ;                       ;
; osd:vga_osd|deD~reg1                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|deD~reg1DUPLICATE                                                        ;                  ;                       ;
; osd:vga_osd|dsp_width[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[1]~DUPLICATE                                                   ;                  ;                       ;
; osd:vga_osd|dsp_width[2]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[2]~DUPLICATE                                                   ;                  ;                       ;
; osd:vga_osd|dsp_width[4]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[4]~DUPLICATE                                                   ;                  ;                       ;
; osd:vga_osd|dsp_width[7]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[7]~DUPLICATE                                                   ;                  ;                       ;
; osd:vga_osd|dsp_width[8]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[8]~DUPLICATE                                                   ;                  ;                       ;
; osd:vga_osd|dsp_width[9]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[9]~DUPLICATE                                                   ;                  ;                       ;
; osd:vga_osd|dsp_width[15]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[15]~DUPLICATE                                                  ;                  ;                       ;
; osd:vga_osd|dsp_width[16]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[16]~DUPLICATE                                                  ;                  ;                       ;
; osd:vga_osd|dsp_width[17]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[17]~DUPLICATE                                                  ;                  ;                       ;
; osd:vga_osd|dsp_width[19]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[19]~DUPLICATE                                                  ;                  ;                       ;
; osd:vga_osd|dsp_width[20]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|dsp_width[20]~DUPLICATE                                                  ;                  ;                       ;
; osd:vga_osd|h_cnt[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[0]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|h_cnt[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[2]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|h_cnt[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[4]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|h_cnt[5]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[5]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|h_cnt[13]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[13]~DUPLICATE                                                      ;                  ;                       ;
; osd:vga_osd|h_cnt[14]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[14]~DUPLICATE                                                      ;                  ;                       ;
; osd:vga_osd|h_cnt[15]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|h_cnt[15]~DUPLICATE                                                      ;                  ;                       ;
; osd:vga_osd|infoy[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|infoy[0]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|osd_vcnt[4]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|osd_vcnt[4]~DUPLICATE                                                    ;                  ;                       ;
; osd:vga_osd|pixcnt[17]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[17]~DUPLICATE                                                     ;                  ;                       ;
; osd:vga_osd|pixcnt[19]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|pixcnt[19]~DUPLICATE                                                     ;                  ;                       ;
; osd:vga_osd|rdout[14]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|rdout[14]~DUPLICATE                                                      ;                  ;                       ;
; osd:vga_osd|v_cnt[5]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|v_cnt[5]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|v_cnt[7]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|v_cnt[7]~DUPLICATE                                                       ;                  ;                       ;
; osd:vga_osd|v_cnt[11]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|v_cnt[11]~DUPLICATE                                                      ;                  ;                       ;
; osd:vga_osd|v_cnt[12]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; osd:vga_osd|v_cnt[12]~DUPLICATE                                                      ;                  ;                       ;
; rack                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rack~DUPLICATE                                                                       ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanlines:HDMI_scanlines|scanline[1]~DUPLICATE                                       ;                  ;                       ;
; scanlines:HDMI_scanlines|vs1                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanlines:HDMI_scanlines|vs1~DUPLICATE                                               ;                  ;                       ;
; state[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state[1]~DUPLICATE                                                                   ;                  ;                       ;
; sysmem_lite:sysmem|timeout[15]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|timeout[15]~DUPLICATE                                             ;                  ;                       ;
; sysmem_lite:sysmem|timeout[24]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sysmem_lite:sysmem|timeout[24]~DUPLICATE                                             ;                  ;                       ;
; videow[5]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; videow[5]~DUPLICATE                                                                  ;                  ;                       ;
; videow[9]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; videow[9]~DUPLICATE                                                                  ;                  ;                       ;
; videow[10]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; videow[10]~DUPLICATE                                                                 ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                   ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                 ; Ignored Value   ; Ignored Source                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Fast Output Register                  ; sys_top        ;              ; BTNLED[*]                                  ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_A*                                   ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_BA*                                  ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_DQM*                                 ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_n*                                   ; ON              ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; BTNLED[*]                                  ; ON              ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_0002*|altera_pll:altera_pll_i*|*      ; ON              ; sys/pll/pll_0002.qip           ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_hdmi_0002*|altera_pll:altera_pll_i*|* ; ON              ; sys/pll_hdmi/pll_hdmi_0002.qip ;
; Current Strength                      ; sys_top        ;              ; ARDUINO_IO[*]                              ; MAXIMUM CURRENT ; QSF Assignment                 ;
; Current Strength                      ; sys_top        ;              ; BTNLED[*]                                  ; MAXIMUM CURRENT ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ARDUINO_IO[*]                              ; 3.3-V LVTTL     ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; BTNLED[*]                                  ; 3.3-V LVTTL     ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; ARDUINO_IO[*]                              ; ON              ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; BTNLED[*]                                  ; ON              ; QSF Assignment                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17674 ) ; 0.00 % ( 0 / 17674 )       ; 0.00 % ( 0 / 17674 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17674 ) ; 0.00 % ( 0 / 17674 )       ; 0.00 % ( 0 / 17674 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17639 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 35 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/supra/dev/nand2tetris-verilog/output_files/Hack.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,756 / 41,910        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 5,756                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,842 / 41,910        ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,964                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,384                 ;       ;
;         [c] ALMs used for registers                         ; 1,494                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,120 / 41,910        ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 34 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 33                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 911 / 4,191           ; 22 %  ;
;     -- Logic LABs                                           ; 911                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 9,175                 ;       ;
;     -- 7 input functions                                    ; 183                   ;       ;
;     -- 6 input functions                                    ; 1,661                 ;       ;
;     -- 5 input functions                                    ; 1,296                 ;       ;
;     -- 4 input functions                                    ; 1,031                 ;       ;
;     -- <=3 input functions                                  ; 5,004                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,675                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 7,443                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,916 / 83,820        ; 8 %   ;
;         -- Secondary logic registers                        ; 527 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 7,013                 ;       ;
;         -- Routing optimization registers                   ; 430                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 145 / 314             ; 46 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 47 / 553              ; 8 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 327,043 / 5,662,720   ; 6 %   ;
; Total block memory implementation bits                      ; 481,280 / 5,662,720   ; 8 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 29 / 112              ; 26 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 9                     ;       ;
;     -- Global clocks                                        ; 8 / 16                ; 50 %  ;
;     -- Quadrant clocks                                      ; 1 / 66                ; 2 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.8% / 5.8% / 5.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 29.3% / 29.9% / 29.3% ;       ;
; Maximum fan-out                                             ; 2036                  ;       ;
; Highest non-global fan-out                                  ; 1139                  ;       ;
; Total fan-out                                               ; 62893                 ;       ;
; Average fan-out                                             ; 3.36                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5756 / 41910 ( 14 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5756                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6842 / 41910 ( 16 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1964                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3384                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1494                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1120 / 41910 ( 3 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 34 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 33                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 911 / 4191 ( 22 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 911                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 9175                  ; 0                              ;
;     -- 7 input functions                                    ; 183                   ; 0                              ;
;     -- 6 input functions                                    ; 1661                  ; 0                              ;
;     -- 5 input functions                                    ; 1296                  ; 0                              ;
;     -- 4 input functions                                    ; 1031                  ; 0                              ;
;     -- <=3 input functions                                  ; 5004                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1675                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 6916 / 83820 ( 8 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 527 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 7013                  ; 0                              ;
;         -- Routing optimization registers                   ; 430                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 142                   ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 327043                ; 0                              ;
; Total block memory implementation bits                      ; 481280                ; 0                              ;
; M10K block                                                  ; 47 / 553 ( 8 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 29 / 112 ( 25 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 9 / 116 ( 7 % )                ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HPS peripheral SPI Master interface                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; HPS peripheral UART interface                               ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 7942                  ; 251                            ;
;     -- Registered Input Connections                         ; 7555                  ; 0                              ;
;     -- Output Connections                                   ; 283                   ; 7910                           ;
;     -- Registered Output Connections                        ; 32                    ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 65557                 ; 8259                           ;
;     -- Registered Connections                               ; 33106                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 64                    ; 8161                           ;
;     -- hard_block:auto_generated_inst                       ; 8161                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 254                            ;
;     -- Output Ports                                         ; 97                    ; 248                            ;
;     -- Bidir Ports                                          ; 32                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_OSD      ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_RESET    ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_USER     ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1221                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 181                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 32           ; 81           ; 0            ; 2036                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SD_SPI_MISO  ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; VGA_EN       ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_L       ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_R       ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_SPDIF   ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S      ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IO_SCL        ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]        ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]        ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]        ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]        ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_HDD       ; AA15  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_POWER     ; AG28  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_USER      ; Y15   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIO_CLK      ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]    ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10]   ; AB26  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11]   ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12]   ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]    ; AA26  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]    ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]    ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]    ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]    ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]    ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]    ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]    ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]   ; Y17   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]   ; AB25  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE     ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK     ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH    ; AF13  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS     ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS    ; W14   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CLK    ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CS     ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_MOSI   ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hdmi_config:hdmi_config|i2c:i2c_av|SDO[3] ;
; IO_SDA       ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mcp23009:mcp23009|i2c:i2c|SDO[3]          ;
; SDCD_SPDIF   ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDCD_SPDIF~2 (inverted)                   ;
; SDIO_CMD     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[0]  ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[1]  ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[2]  ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[3]  ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[0]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[10] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[11] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[12] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[13] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[14] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[15] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[1]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[2]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[3]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[4]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[5]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[6]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[7]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[8]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[9]  ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[0]   ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[1]   ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[2]   ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~14 (inverted)                     ;
; USER_IO[3]   ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[4]   ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~15 (inverted)                     ;
; USER_IO[5]   ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~16 (inverted)                     ;
; USER_IO[6]   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; VGA_HS       ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_R~6 (inverted)                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 68 / 68 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; LED_HDD                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; SDIO_DAT[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; SD_SPI_CS                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; USER_IO[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; USER_IO[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF18     ; 166        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; SDIO_DAT[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; SDIO_DAT[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; SDIO_CMD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF28     ; 209        ; 4A             ; SDIO_DAT[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; SD_SPI_CLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG9      ; 139        ; 4A             ; IO_SDA                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG10     ; 142        ; 4A             ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; USER_IO[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; USER_IO[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; BTN_RESET                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG24     ; 195        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; BTN_OSD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG26     ; 198        ; 4A             ; AUDIO_SPDIF                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; LED_POWER                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; SDCD_SPDIF                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH8      ; 137        ; 4A             ; SD_SPI_MISO                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH9      ; 140        ; 4A             ; USER_IO[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; USER_IO[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH12     ; 150        ; 4A             ; USER_IO[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH13     ; 153        ; 4A             ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; VGA_HS                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; BTN_USER                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; SDIO_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; VGA_EN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; SD_SPI_MOSI                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U14      ; 138        ; 4A             ; IO_SCL                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; LED_USER                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; IO_SCL        ; Missing slew rate                    ;
; VGA_R[1]      ; Missing slew rate                    ;
; VGA_R[2]      ; Missing slew rate                    ;
; VGA_R[3]      ; Missing slew rate                    ;
; VGA_R[4]      ; Missing slew rate                    ;
; VGA_R[5]      ; Missing slew rate                    ;
; VGA_VS        ; Missing slew rate                    ;
; AUDIO_L       ; Missing slew rate                    ;
; AUDIO_R       ; Missing slew rate                    ;
; AUDIO_SPDIF   ; Missing slew rate                    ;
; SDIO_CLK      ; Missing slew rate                    ;
; LED_POWER     ; Missing drive strength and slew rate ;
; SD_SPI_CLK    ; Missing slew rate                    ;
; SD_SPI_MOSI   ; Missing slew rate                    ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[4]        ; Missing drive strength and slew rate ;
; LED[5]        ; Missing drive strength and slew rate ;
; LED[6]        ; Missing drive strength and slew rate ;
; LED[7]        ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing slew rate                    ;
; VGA_G[0]      ; Missing slew rate                    ;
; VGA_G[1]      ; Missing slew rate                    ;
; VGA_G[2]      ; Missing slew rate                    ;
; VGA_G[3]      ; Missing slew rate                    ;
; VGA_G[4]      ; Missing slew rate                    ;
; VGA_G[5]      ; Missing slew rate                    ;
; VGA_B[0]      ; Missing slew rate                    ;
; VGA_B[1]      ; Missing slew rate                    ;
; VGA_B[2]      ; Missing slew rate                    ;
; VGA_B[3]      ; Missing slew rate                    ;
; VGA_B[4]      ; Missing slew rate                    ;
; VGA_B[5]      ; Missing slew rate                    ;
; LED_USER      ; Missing drive strength and slew rate ;
; LED_HDD       ; Missing drive strength and slew rate ;
; SD_SPI_CS     ; Missing slew rate                    ;
; LED[0]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; SDRAM_A[0]    ; Missing slew rate                    ;
; SDRAM_A[1]    ; Missing slew rate                    ;
; SDRAM_A[2]    ; Missing slew rate                    ;
; SDRAM_A[3]    ; Missing slew rate                    ;
; SDRAM_A[4]    ; Missing slew rate                    ;
; SDRAM_A[5]    ; Missing slew rate                    ;
; SDRAM_A[6]    ; Missing slew rate                    ;
; SDRAM_A[7]    ; Missing slew rate                    ;
; SDRAM_A[8]    ; Missing slew rate                    ;
; SDRAM_A[9]    ; Missing slew rate                    ;
; SDRAM_A[10]   ; Missing slew rate                    ;
; SDRAM_A[11]   ; Missing slew rate                    ;
; SDRAM_A[12]   ; Missing slew rate                    ;
; SDRAM_DQML    ; Missing slew rate                    ;
; SDRAM_DQMH    ; Missing slew rate                    ;
; SDRAM_nWE     ; Missing slew rate                    ;
; SDRAM_nCAS    ; Missing slew rate                    ;
; SDRAM_nRAS    ; Missing slew rate                    ;
; SDRAM_nCS     ; Missing slew rate                    ;
; SDRAM_BA[0]   ; Missing slew rate                    ;
; SDRAM_BA[1]   ; Missing slew rate                    ;
; SDRAM_CLK     ; Missing slew rate                    ;
; SDRAM_CKE     ; Missing slew rate                    ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; IO_SDA        ; Missing slew rate                    ;
; VGA_HS        ; Missing slew rate                    ;
; SDIO_DAT[3]   ; Missing slew rate                    ;
; SDIO_CMD      ; Missing slew rate                    ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; SDCD_SPDIF    ; Missing slew rate                    ;
; USER_IO[2]    ; Missing slew rate                    ;
; USER_IO[4]    ; Missing slew rate                    ;
; USER_IO[5]    ; Missing slew rate                    ;
; SDIO_DAT[0]   ; Missing slew rate                    ;
; SDRAM_DQ[0]   ; Missing slew rate                    ;
; SDRAM_DQ[1]   ; Missing slew rate                    ;
; SDRAM_DQ[2]   ; Missing slew rate                    ;
; SDRAM_DQ[3]   ; Missing slew rate                    ;
; SDRAM_DQ[4]   ; Missing slew rate                    ;
; SDRAM_DQ[5]   ; Missing slew rate                    ;
; SDRAM_DQ[6]   ; Missing slew rate                    ;
; SDRAM_DQ[7]   ; Missing slew rate                    ;
; SDRAM_DQ[8]   ; Missing slew rate                    ;
; SDRAM_DQ[9]   ; Missing slew rate                    ;
; SDRAM_DQ[10]  ; Missing slew rate                    ;
; SDRAM_DQ[11]  ; Missing slew rate                    ;
; SDRAM_DQ[12]  ; Missing slew rate                    ;
; SDRAM_DQ[13]  ; Missing slew rate                    ;
; SDRAM_DQ[14]  ; Missing slew rate                    ;
; SDRAM_DQ[15]  ; Missing slew rate                    ;
; SDIO_DAT[1]   ; Missing slew rate                    ;
; SDIO_DAT[2]   ; Missing slew rate                    ;
; USER_IO[0]    ; Missing slew rate                    ;
; USER_IO[1]    ; Missing slew rate                    ;
; USER_IO[3]    ; Missing slew rate                    ;
; USER_IO[6]    ; Missing slew rate                    ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll             ;                            ;
;     -- PLL Type                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                            ; 12                         ;
;     -- N Counter                                                                                                                            ; 2                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter             ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 6                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;         -- emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[1].output_counter             ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 12                         ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 445.499998 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 89.786756 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 3908420153 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 148.499999 MHz             ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                       ; Entity Name                ; Library Name ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |sys_top                                                                                       ; 5755.5 (369.6)       ; 6842.0 (491.8)                   ; 1120.0 (126.2)                                    ; 33.5 (4.0)                       ; 0.0 (0.0)            ; 9175 (607)          ; 7443 (672)                ; 0 (0)         ; 327043            ; 47    ; 29         ; 145  ; 0            ; |sys_top                                                                                                                                                                                                                  ; sys_top                    ; work         ;
;    |alsa:alsa|                                                                                 ; 174.6 (174.6)        ; 270.5 (270.5)                    ; 95.9 (95.9)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 206 (206)           ; 529 (529)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|alsa:alsa                                                                                                                                                                                                        ; alsa                       ; work         ;
;    |ascal:ascal|                                                                               ; 1430.6 (1427.1)      ; 1711.1 (1705.6)                  ; 291.2 (289.3)                                     ; 10.8 (10.8)                      ; 0.0 (0.0)            ; 2122 (2114)         ; 2166 (2160)               ; 0 (0)         ; 261336            ; 37    ; 26         ; 0    ; 0            ; |sys_top|ascal:ascal                                                                                                                                                                                                      ; ascal                      ; work         ;
;       |altshift_taps:o_dcptv_rtl_0|                                                            ; 3.6 (0.0)            ; 5.5 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0                                                                                                                                                                          ; altshift_taps              ; work         ;
;          |shift_taps_uuu:auto_generated|                                                       ; 3.6 (2.3)            ; 5.5 (2.5)                        ; 1.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 6 (3)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated                                                                                                                                            ; shift_taps_uuu             ; work         ;
;             |altsyncram_lr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|altsyncram_lr91:altsyncram4                                                                                                                ; altsyncram_lr91            ; work         ;
;             |cntr_uhf:cntr1|                                                                   ; 1.3 (1.3)            ; 3.0 (3.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|cntr_uhf:cntr1                                                                                                                             ; cntr_uhf                   ; work         ;
;       |altsyncram:i_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_g9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated                                                                                                                                              ; altsyncram_g9j1            ; work         ;
;       |altsyncram:i_mem[0].r[7]__1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_89q1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated                                                                                                                                           ; altsyncram_89q1            ; work         ;
;       |altsyncram:o_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_32k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated                                                                                                                                              ; altsyncram_32k1            ; work         ;
;       |altsyncram:o_h_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_ajm1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_ajm1:auto_generated                                                                                                                                             ; altsyncram_ajm1            ; work         ;
;       |altsyncram:o_line0[0].r[7]__2|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line1[0].r[7]__3|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line2[0].r[7]__4|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line3[0].r[7]__5|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_v_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_v9n1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated                                                                                                                                             ; altsyncram_v9n1            ; work         ;
;       |altsyncram:pal_mem_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal_mem_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_s9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal_mem_rtl_0|altsyncram_s9j1:auto_generated                                                                                                                                              ; altsyncram_s9j1            ; work         ;
;    |aud_mix_top:audmix_l|                                                                      ; 25.6 (25.6)          ; 33.0 (33.0)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|aud_mix_top:audmix_l                                                                                                                                                                                             ; aud_mix_top                ; work         ;
;    |aud_mix_top:audmix_r|                                                                      ; 25.9 (25.9)          ; 32.6 (32.6)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|aud_mix_top:audmix_r                                                                                                                                                                                             ; aud_mix_top                ; work         ;
;    |audio_out:audio_out|                                                                       ; 429.3 (51.2)         ; 755.3 (51.2)                     ; 333.5 (0.0)                                       ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 799 (92)            ; 1352 (69)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out                                                                                                                                                                                              ; audio_out                  ; work         ;
;       |i2s:i2s|                                                                                ; 21.5 (21.5)          ; 31.2 (31.2)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|i2s:i2s                                                                                                                                                                                      ; i2s                        ; work         ;
;       |lpf_aud:lpf_l|                                                                          ; 153.5 (153.5)        ; 308.0 (308.0)                    ; 157.5 (157.5)                                     ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 301 (301)           ; 567 (567)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|lpf_aud:lpf_l                                                                                                                                                                                ; lpf_aud                    ; work         ;
;       |lpf_aud:lpf_r|                                                                          ; 154.3 (154.3)        ; 308.5 (308.5)                    ; 158.0 (158.0)                                     ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 301 (301)           ; 572 (572)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|lpf_aud:lpf_r                                                                                                                                                                                ; lpf_aud                    ; work         ;
;       |sigma_delta_dac:sd_l|                                                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_l                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |sigma_delta_dac:sd_r|                                                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_r                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |spdif:toslink|                                                                          ; 29.2 (29.2)          ; 37.0 (37.0)                      ; 8.5 (8.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 36 (36)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|spdif:toslink                                                                                                                                                                                ; spdif                      ; work         ;
;    |csync:csync_hdmi|                                                                          ; 24.8 (24.8)          ; 27.8 (27.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_hdmi                                                                                                                                                                                                 ; csync                      ; work         ;
;    |emu:emu|                                                                                   ; 66.6 (0.0)           ; 89.3 (0.0)                       ; 22.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (0)             ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu                                                                                                                                                                                                          ; emu                        ; work         ;
;       |hps_io:hps_io|                                                                          ; 66.6 (66.6)          ; 89.3 (89.3)                      ; 22.8 (22.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 145 (145)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io                                                                                                                                                                                            ; hps_io                     ; work         ;
;       |pll:pll|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll                                                                                                                                                                                                  ; pll                        ; pll          ;
;          |pll_0002:pll_inst|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst                                                                                                                                                                                ; pll_0002                   ; pll          ;
;             |altera_pll:altera_pll_i|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                        ; altera_pll                 ; work         ;
;                |altera_cyclonev_pll:cyclonev_pll|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                                       ; altera_cyclonev_pll        ; work         ;
;                   |altera_cyclonev_pll_base:fpll_0|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                                       ; altera_cyclonev_pll_base   ; work         ;
;    |fbpal:fbpal|                                                                               ; 55.0 (55.0)          ; 71.3 (71.3)                      ; 16.3 (16.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 125 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|fbpal:fbpal                                                                                                                                                                                                      ; fbpal                      ; work         ;
;    |hdmi_config:hdmi_config|                                                                   ; 140.4 (85.4)         ; 143.7 (87.6)                     ; 3.3 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 206 (119)           ; 73 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config                                                                                                                                                                                          ; hdmi_config                ; work         ;
;       |i2c:i2c_av|                                                                             ; 55.0 (55.0)          ; 56.1 (56.1)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config|i2c:i2c_av                                                                                                                                                                               ; i2c                        ; work         ;
;    |lpm_divide:Div0|                                                                           ; 162.5 (0.0)          ; 163.3 (0.0)                      ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0                                                                                                                                                                                                  ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 162.5 (0.0)          ; 163.3 (0.0)                      ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated                                                                                                                                                                    ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 162.5 (0.0)          ; 163.3 (0.0)                      ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                        ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 162.5 (162.5)        ; 163.3 (163.3)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (325)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                  ; alt_u_div_ove              ; work         ;
;    |lpm_divide:Div1|                                                                           ; 162.2 (0.0)          ; 162.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1                                                                                                                                                                                                  ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 162.2 (0.0)          ; 162.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated                                                                                                                                                                    ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 162.2 (0.0)          ; 162.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                        ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 162.2 (162.2)        ; 162.2 (162.2)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 325 (325)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                  ; alt_u_div_ove              ; work         ;
;    |lpm_divide:Div2|                                                                           ; 161.7 (0.0)          ; 161.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2                                                                                                                                                                                                  ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 161.7 (0.0)          ; 161.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2|lpm_divide_jbm:auto_generated                                                                                                                                                                    ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 161.7 (0.0)          ; 161.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                        ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 161.7 (161.7)        ; 161.7 (161.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 324 (324)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div2|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                  ; alt_u_div_ove              ; work         ;
;    |mcp23009:mcp23009|                                                                         ; 91.0 (27.0)          ; 92.5 (27.7)                      ; 1.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 160 (52)            ; 108 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009                                                                                                                                                                                                ; mcp23009                   ; work         ;
;       |i2c:i2c|                                                                                ; 64.0 (64.0)          ; 64.8 (64.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (108)           ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009|i2c:i2c                                                                                                                                                                                        ; i2c                        ; work         ;
;    |osd:hdmi_osd|                                                                              ; 387.0 (383.5)        ; 412.4 (408.4)                    ; 26.4 (25.9)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 642 (635)           ; 461 (457)                 ; 0 (0)         ; 32843             ; 5     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd                                                                                                                                                                                                     ; osd                        ; work         ;
;       |altshift_taps:rdout2_rtl_0|                                                             ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 4 (0)                     ; 0 (0)         ; 75                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0                                                                                                                                                                          ; altshift_taps              ; work         ;
;          |shift_taps_tuu:auto_generated|                                                       ; 3.5 (1.0)            ; 4.0 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 4 (2)                     ; 0 (0)         ; 75                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_tuu:auto_generated                                                                                                                                            ; shift_taps_tuu             ; work         ;
;             |altsyncram_jr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 75                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4                                                                                                                ; altsyncram_jr91            ; work         ;
;             |cntr_ohf:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_tuu:auto_generated|cntr_ohf:cntr1                                                                                                                             ; cntr_ohf                   ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                         ; altsyncram                 ; work         ;
;          |altsyncram_9sk1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated                                                                                                                                          ; altsyncram_9sk1            ; work         ;
;    |osd:vga_osd|                                                                               ; 376.7 (376.7)        ; 395.2 (395.2)                    ; 19.1 (19.1)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 612 (612)           ; 460 (460)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd                                                                                                                                                                                                      ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_9sk1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated                                                                                                                                           ; altsyncram_9sk1            ; work         ;
;    |pll_cfg:pll_cfg|                                                                           ; 966.3 (0.0)          ; 1082.3 (0.0)                     ; 123.0 (0.0)                                       ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1449 (0)            ; 633 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg                                                                                                                                                                                                  ; pll_cfg                    ; pll_cfg      ;
;       |altera_pll_reconfig_top:pll_cfg_inst|                                                   ; 966.3 (0.0)          ; 1082.3 (0.0)                     ; 123.0 (0.0)                                       ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1449 (0)            ; 633 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst                                                                                                                                                             ; altera_pll_reconfig_top    ; pll_cfg      ;
;          |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0| ; 966.3 (844.9)        ; 1082.3 (946.4)                   ; 123.0 (107.2)                                     ; 7.0 (5.8)                        ; 0.0 (0.0)            ; 1449 (1229)         ; 633 (566)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; altera_pll_reconfig_core   ; pll_cfg      ;
;             |altera_std_synchronizer:altera_std_synchronizer_inst|                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer:altera_std_synchronizer_inst                    ; altera_std_synchronizer    ; pll_cfg      ;
;             |dprio_mux:dprio_mux_inst|                                                         ; 62.1 (62.1)          ; 72.3 (72.3)                      ; 11.2 (11.2)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 111 (111)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                ; dprio_mux                  ; pll_cfg      ;
;             |dyn_phase_shift:dyn_phase_shift_inst|                                             ; 40.5 (36.5)          ; 42.9 (37.9)                      ; 2.8 (1.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 76 (71)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                    ; dyn_phase_shift            ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_0|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_1|                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_2|                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_3|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_4|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4 ; generic_lcell_comb         ; pll_cfg      ;
;             |fpll_dprio_init:fpll_dprio_init_inst|                                             ; 6.2 (6.2)            ; 7.3 (7.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                    ; fpll_dprio_init            ; pll_cfg      ;
;             |generic_lcell_comb:lcell_dprio_read|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                     ; generic_lcell_comb         ; pll_cfg      ;
;             |generic_lcell_comb:lcell_fpll_0_1|                                                ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                       ; generic_lcell_comb         ; pll_cfg      ;
;             |self_reset:self_reset_inst|                                                       ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                              ; self_reset                 ; pll_cfg      ;
;    |pll_hdmi:pll_hdmi|                                                                         ; 3.3 (0.0)            ; 3.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi                                                                                                                                                                                                ; pll_hdmi                   ; pll_hdmi     ;
;       |pll_hdmi_0002:pll_hdmi_inst|                                                            ; 3.3 (0.0)            ; 3.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst                                                                                                                                                                    ; pll_hdmi_0002              ; pll_hdmi     ;
;          |altera_pll:altera_pll_i|                                                             ; 3.3 (0.0)            ; 3.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i                                                                                                                                            ; altera_pll                 ; work         ;
;             |altera_cyclonev_pll:cyclonev_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                           ; altera_cyclonev_pll        ; work         ;
;                |altera_cyclonev_pll_base:fpll_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                           ; altera_cyclonev_pll_base   ; work         ;
;             |dps_extra_kick:dps_extra_inst|                                                    ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                              ; dps_extra_kick             ; work         ;
;    |pll_hdmi_adj:pll_hdmi_adj|                                                                 ; 510.3 (510.3)        ; 540.4 (540.4)                    ; 32.7 (32.7)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 753 (753)           ; 477 (477)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_adj:pll_hdmi_adj                                                                                                                                                                                        ; pll_hdmi_adj               ; work         ;
;    |scanlines:HDMI_scanlines|                                                                  ; 33.7 (30.3)          ; 38.8 (35.3)                      ; 5.1 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (51)             ; 17 (13)                   ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines                                                                                                                                                                                         ; scanlines                  ; work         ;
;       |altshift_taps:dout1_rtl_0|                                                              ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0                                                                                                                                                               ; altshift_taps              ; work         ;
;          |shift_taps_vuu:auto_generated|                                                       ; 3.3 (1.8)            ; 3.5 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 4 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_vuu:auto_generated                                                                                                                                 ; shift_taps_vuu             ; work         ;
;             |altsyncram_kr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_vuu:auto_generated|altsyncram_kr91:altsyncram4                                                                                                     ; altsyncram_kr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_vuu:auto_generated|cntr_phf:cntr1                                                                                                                  ; cntr_phf                   ; work         ;
;    |scanlines:VGA_scanlines|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines                                                                                                                                                                                          ; scanlines                  ; work         ;
;    |sysmem_lite:sysmem|                                                                        ; 22.0 (21.5)          ; 22.0 (21.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (41)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem                                                                                                                                                                                               ; sysmem_lite                ; work         ;
;       |sysmem_HPS_fpga_interfaces:fpga_interfaces|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                    ; sysmem_HPS_fpga_interfaces ; work         ;
;    |vga_out:vga_out|                                                                           ; 135.0 (135.0)        ; 140.2 (140.2)                    ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (250)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out                                                                                                                                                                                                  ; vga_out                    ; work         ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; IO_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_L       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_SPDIF   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_POWER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MOSI   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_USER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_HDD       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CKE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MISO   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IO_SDA        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CMD      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDCD_SPDIF    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_RESET     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_EN        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_OSD       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_USER      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; SD_SPI_MISO                                     ;                   ;         ;
; ADC_SDO                                         ;                   ;         ;
; SW[2]                                           ;                   ;         ;
; IO_SDA                                          ;                   ;         ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[3]~0     ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~0    ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~1    ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~2    ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[0]~1     ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[2]~2     ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[4]~3     ; 1                 ; 0       ;
; VGA_HS                                          ;                   ;         ;
; SDIO_DAT[3]                                     ;                   ;         ;
; SDIO_CMD                                        ;                   ;         ;
; HDMI_I2C_SDA                                    ;                   ;         ;
;      - hdmi_config:hdmi_config|i2c:i2c_av|ACK~1 ; 1                 ; 0       ;
; SDCD_SPDIF                                      ;                   ;         ;
; USER_IO[2]                                      ;                   ;         ;
; USER_IO[4]                                      ;                   ;         ;
; USER_IO[5]                                      ;                   ;         ;
; SDIO_DAT[0]                                     ;                   ;         ;
; SDRAM_DQ[0]                                     ;                   ;         ;
; SDRAM_DQ[1]                                     ;                   ;         ;
; SDRAM_DQ[2]                                     ;                   ;         ;
; SDRAM_DQ[3]                                     ;                   ;         ;
; SDRAM_DQ[4]                                     ;                   ;         ;
; SDRAM_DQ[5]                                     ;                   ;         ;
; SDRAM_DQ[6]                                     ;                   ;         ;
; SDRAM_DQ[7]                                     ;                   ;         ;
; SDRAM_DQ[8]                                     ;                   ;         ;
; SDRAM_DQ[9]                                     ;                   ;         ;
; SDRAM_DQ[10]                                    ;                   ;         ;
; SDRAM_DQ[11]                                    ;                   ;         ;
; SDRAM_DQ[12]                                    ;                   ;         ;
; SDRAM_DQ[13]                                    ;                   ;         ;
; SDRAM_DQ[14]                                    ;                   ;         ;
; SDRAM_DQ[15]                                    ;                   ;         ;
; SDIO_DAT[1]                                     ;                   ;         ;
; SDIO_DAT[2]                                     ;                   ;         ;
; USER_IO[0]                                      ;                   ;         ;
; USER_IO[1]                                      ;                   ;         ;
; USER_IO[3]                                      ;                   ;         ;
; USER_IO[6]                                      ;                   ;         ;
; FPGA_CLK3_50                                    ;                   ;         ;
; BTN_RESET                                       ;                   ;         ;
;      - btn_r                                    ; 0                 ; 0       ;
; SW[3]                                           ;                   ;         ;
;      - AUDIO_L~output                           ; 0                 ; 0       ;
;      - AUDIO_R~output                           ; 0                 ; 0       ;
;      - AUDIO_SPDIF~output                       ; 0                 ; 0       ;
;      - LED_POWER~output                         ; 0                 ; 0       ;
;      - comb~49                                  ; 0                 ; 0       ;
;      - VGA_R~6                                  ; 0                 ; 0       ;
;      - LED_USER~1                               ; 0                 ; 0       ;
;      - LED_HDD~1                                ; 0                 ; 0       ;
;      - SDCD_SPDIF~2                             ; 0                 ; 0       ;
; FPGA_CLK2_50                                    ;                   ;         ;
; VGA_EN                                          ;                   ;         ;
;      - VGA_R~6                                  ; 0                 ; 0       ;
;      - SD_SPI_CS~1                              ; 0                 ; 0       ;
; SW[0]                                           ;                   ;         ;
;      - AUDIO_L~1                                ; 1                 ; 0       ;
;      - AUDIO_R~1                                ; 1                 ; 0       ;
;      - AUDIO_SPDIF~1                            ; 1                 ; 0       ;
; FPGA_CLK1_50                                    ;                   ;         ;
; BTN_OSD                                         ;                   ;         ;
;      - deb_osd~0                                ; 0                 ; 0       ;
; KEY[0]                                          ;                   ;         ;
;      - deb_osd~0                                ; 1                 ; 0       ;
; BTN_USER                                        ;                   ;         ;
;      - deb_user~0                               ; 1                 ; 0       ;
; KEY[1]                                          ;                   ;         ;
;      - deb_user~0                               ; 0                 ; 0       ;
; HDMI_TX_INT                                     ;                   ;         ;
;      - comb~68                                  ; 0                 ; 0       ;
; SW[1]                                           ;                   ;         ;
;      - USER_IO~14                               ; 0                 ; 0       ;
;      - USER_IO~15                               ; 0                 ; 0       ;
;      - USER_IO~16                               ; 0                 ; 0       ;
+-------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                    ; Location                                     ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Decoder1~1                                                                                                                                                                                              ; LABCELL_X24_Y48_N12                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~10                                                                                                                                                                                             ; LABCELL_X24_Y48_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~2                                                                                                                                                                                              ; LABCELL_X24_Y48_N42                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~3                                                                                                                                                                                              ; LABCELL_X24_Y48_N3                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~4                                                                                                                                                                                              ; LABCELL_X24_Y48_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~5                                                                                                                                                                                              ; LABCELL_X24_Y48_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~7                                                                                                                                                                                              ; LABCELL_X24_Y48_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~8                                                                                                                                                                                              ; LABCELL_X24_Y48_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~9                                                                                                                                                                                              ; LABCELL_X24_Y48_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder2~0                                                                                                                                                                                              ; LABCELL_X24_Y53_N3                           ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FB_EN                                                                                                                                                                                                   ; FF_X24_Y58_N59                               ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                            ; PIN_V11                                      ; 1220    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; FPGA_CLK2_50                                                                                                                                                                                            ; PIN_Y13                                      ; 180     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; FPGA_CLK3_50                                                                                                                                                                                            ; PIN_E11                                      ; 2034    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; HBP[0]~1                                                                                                                                                                                                ; LABCELL_X24_Y50_N6                           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; HEIGHT[0]~1                                                                                                                                                                                             ; LABCELL_X24_Y51_N18                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; HFP[11]~1                                                                                                                                                                                               ; LABCELL_X24_Y50_N9                           ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; HS[0]~2                                                                                                                                                                                                 ; LABCELL_X24_Y50_N12                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LessThan0~2                                                                                                                                                                                             ; MLABCELL_X47_Y2_N45                          ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SD_SPI_CS~1                                                                                                                                                                                             ; LABCELL_X36_Y5_N30                           ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SW[3]                                                                                                                                                                                                   ; PIN_W20                                      ; 9       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; VBP[0]~1                                                                                                                                                                                                ; LABCELL_X27_Y50_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VFP[0]~1                                                                                                                                                                                                ; LABCELL_X27_Y49_N24                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_R~6                                                                                                                                                                                                 ; MLABCELL_X72_Y2_N24                          ; 20      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; VSET[0]~0                                                                                                                                                                                               ; LABCELL_X24_Y47_N30                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VS[0]~1                                                                                                                                                                                                 ; LABCELL_X27_Y50_N3                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; WIDTH[0]~1                                                                                                                                                                                              ; LABCELL_X24_Y50_N15                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; WideNor0                                                                                                                                                                                                ; MLABCELL_X47_Y2_N33                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adj_data[30]~0                                                                                                                                                                                          ; LABCELL_X22_Y37_N12                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adj_write                                                                                                                                                                                               ; FF_X22_Y37_N5                                ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~0                                                                                                                                                                                    ; LABCELL_X43_Y69_N9                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~1                                                                                                                                                                                    ; LABCELL_X43_Y69_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~10                                                                                                                                                                                   ; LABCELL_X43_Y69_N51                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~11                                                                                                                                                                                   ; LABCELL_X43_Y69_N54                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~2                                                                                                                                                                                    ; LABCELL_X43_Y69_N21                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~3                                                                                                                                                                                    ; LABCELL_X43_Y69_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~4                                                                                                                                                                                    ; LABCELL_X43_Y69_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~5                                                                                                                                                                                    ; LABCELL_X43_Y69_N36                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~6                                                                                                                                                                                    ; LABCELL_X43_Y69_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~7                                                                                                                                                                                    ; LABCELL_X43_Y69_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~8                                                                                                                                                                                    ; LABCELL_X43_Y69_N3                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|Decoder0~9                                                                                                                                                                                    ; LABCELL_X43_Y69_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|LessThan1~2                                                                                                                                                                                   ; LABCELL_X46_Y65_N39                          ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|always1~0                                                                                                                                                                                     ; MLABCELL_X39_Y67_N24                         ; 89      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|always2~1                                                                                                                                                                                     ; LABCELL_X46_Y57_N33                          ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|always2~2                                                                                                                                                                                     ; MLABCELL_X47_Y57_N54                         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|buf_rptr[12]~0                                                                                                                                                                                ; LABCELL_X45_Y58_N30                          ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|buf_rptr[12]~1                                                                                                                                                                                ; LABCELL_X45_Y58_N36                          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|ce_48k                                                                                                                                                                                        ; FF_X46_Y65_N50                               ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|got_first                                                                                                                                                                                     ; FF_X45_Y58_N8                                ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; alsa:alsa|ram_address[27]~1                                                                                                                                                                             ; LABCELL_X45_Y58_N12                          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always1~0                                                                                                                                                                                               ; LABCELL_X27_Y48_N15                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always4~0                                                                                                                                                                                               ; LABCELL_X16_Y36_N9                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always7~0                                                                                                                                                                                               ; LABCELL_X16_Y36_N3                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always7~1                                                                                                                                                                                               ; LABCELL_X22_Y37_N54                          ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add154~9                                                                                                                                                                                    ; LABCELL_X31_Y45_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add155~9                                                                                                                                                                                    ; MLABCELL_X21_Y47_N51                         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add156~9                                                                                                                                                                                    ; LABCELL_X33_Y47_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add210~9                                                                                                                                                                                    ; MLABCELL_X21_Y43_N51                         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add211~9                                                                                                                                                                                    ; LABCELL_X31_Y39_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add212~9                                                                                                                                                                                    ; LABCELL_X27_Y41_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add21~1                                                                                                                                                                                     ; MLABCELL_X28_Y60_N51                         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Add98~1                                                                                                                                                                                     ; MLABCELL_X25_Y57_N57                         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~0                                                                                                                                                                                  ; LABCELL_X24_Y44_N9                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~1                                                                                                                                                                                  ; LABCELL_X24_Y44_N12                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~2                                                                                                                                                                                  ; LABCELL_X24_Y44_N15                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Decoder1~3                                                                                                                                                                                  ; LABCELL_X24_Y44_N57                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Equal10~0                                                                                                                                                                                   ; LABCELL_X37_Y64_N30                          ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Equal33~4                                                                                                                                                                                   ; LABCELL_X30_Y53_N6                           ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Equal4~2                                                                                                                                                                                    ; MLABCELL_X28_Y59_N45                         ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|InAT~2                                                                                                                                                                                      ; LABCELL_X37_Y65_N24                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|LessThan26~10                                                                                                                                                                               ; MLABCELL_X28_Y51_N54                         ; 74      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|LessThan27~6                                                                                                                                                                                ; LABCELL_X29_Y48_N42                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|LessThan41~8                                                                                                                                                                                ; MLABCELL_X34_Y56_N48                         ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|Mux443~1                                                                                                                                                                                    ; LABCELL_X36_Y57_N15                          ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_address[27]~0                                                                                                                                                                           ; LABCELL_X46_Y59_N0                           ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_fb_ena                                                                                                                                                                                  ; FF_X37_Y51_N14                               ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_o_offset0[4]~0                                                                                                                                                                          ; LABCELL_X43_Y58_N0                           ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_readack~0                                                                                                                                                                               ; LABCELL_X36_Y57_N39                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_readdataack~0                                                                                                                                                                           ; LABCELL_X46_Y59_N51                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_reset_na                                                                                                                                                                                ; FF_X47_Y59_N38                               ; 176     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_state.sREAD                                                                                                                                                                             ; FF_X46_Y59_N26                               ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_wad[3]~1                                                                                                                                                                                ; LABCELL_X43_Y58_N45                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_wadrs[22]~0                                                                                                                                                                             ; LABCELL_X35_Y62_N42                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|avl_wr                                                                                                                                                                                      ; FF_X43_Y58_N17                               ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_acpt[3]~1                                                                                                                                                                                 ; LABCELL_X37_Y65_N36                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_adrs[22]~0                                                                                                                                                                                ; LABCELL_X35_Y62_N33                          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_adrsi[9]~0                                                                                                                                                                                ; LABCELL_X36_Y64_N36                          ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_dw[127]~2                                                                                                                                                                                 ; LABCELL_X37_Y65_N39                          ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hacc[12]~1                                                                                                                                                                                ; LABCELL_X27_Y60_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hbcpt[4]~3                                                                                                                                                                                ; LABCELL_X37_Y64_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_hdown                                                                                                                                                                                     ; FF_X27_Y60_N56                               ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_lrad[10]~0                                                                                                                                                                                ; LABCELL_X35_Y65_N36                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_lwad[10]~0                                                                                                                                                                                ; LABCELL_X27_Y64_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_lwr                                                                                                                                                                                       ; FF_X37_Y65_N44                               ; 18      ; Sync. clear, Write enable             ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pix.b[3]~0                                                                                                                                                                                ; MLABCELL_X25_Y63_N42                         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pix.g[0]~0                                                                                                                                                                                ; MLABCELL_X25_Y62_N51                         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_pix.r[3]~0                                                                                                                                                                                ; LABCELL_X31_Y65_N12                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_reset_na                                                                                                                                                                                  ; FF_X29_Y63_N44                               ; 227     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_shift[0]~0                                                                                                                                                                                ; LABCELL_X37_Y65_N3                           ; 167     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_v_frac[11]~0                                                                                                                                                                              ; LABCELL_X31_Y62_N18                          ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_v_frac[11]~1                                                                                                                                                                              ; MLABCELL_X25_Y62_N12                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vacc[0]~13                                                                                                                                                                                ; MLABCELL_X28_Y59_N57                         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vacc[12]~1                                                                                                                                                                                ; LABCELL_X37_Y64_N57                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vcpt[11]~0                                                                                                                                                                                ; LABCELL_X24_Y59_N57                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_vdown                                                                                                                                                                                     ; FF_X29_Y59_N56                               ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wad[4]~1                                                                                                                                                                                  ; LABCELL_X42_Y66_N15                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wadrs[22]~0                                                                                                                                                                               ; LABCELL_X35_Y62_N21                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wadrs_mem[22]~0                                                                                                                                                                           ; LABCELL_X31_Y61_N9                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wdelay[1]~1                                                                                                                                                                               ; LABCELL_X31_Y61_N6                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|i_wr                                                                                                                                                                                        ; FF_X37_Y65_N1                                ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_acpt[3]~0                                                                                                                                                                                 ; LABCELL_X29_Y56_N39                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_ad[3]~0                                                                                                                                                                                   ; LABCELL_X30_Y57_N15                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_adrs[22]~1                                                                                                                                                                                ; LABCELL_X29_Y54_N36                          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_adrs[22]~7                                                                                                                                                                                ; MLABCELL_X34_Y54_N57                         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_altx[3]~0                                                                                                                                                                                 ; LABCELL_X27_Y52_N39                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_copy                                                                                                                                                                                      ; FF_X30_Y56_N14                               ; 90      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_copylev~0                                                                                                                                                                                 ; LABCELL_X30_Y56_N36                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_first                                                                                                                                                                                     ; FF_X30_Y56_N26                               ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_h_bil_t.b[12]                                                                                                                                                                             ; DSP_X32_Y53_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_h_bil_t.g[12]                                                                                                                                                                             ; DSP_X20_Y51_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_h_bil_t.r[12]                                                                                                                                                                             ; DSP_X32_Y51_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hacc_next[12]~1                                                                                                                                                                           ; LABCELL_X29_Y56_N57                          ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hmode[2]                                                                                                                                                                                  ; FF_X27_Y52_N5                                ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hpix0.r[7]~0                                                                                                                                                                              ; MLABCELL_X28_Y56_N54                         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hpix1.r[7]~0                                                                                                                                                                              ; LABCELL_X30_Y56_N30                          ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_hpixs.b[0]~0                                                                                                                                                                              ; LABCELL_X30_Y56_N33                          ; 190     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_ibuf0[1]~0                                                                                                                                                                                ; MLABCELL_X34_Y57_N54                         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_ihsize[11]~0                                                                                                                                                                              ; LABCELL_X18_Y57_N33                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_last2~0                                                                                                                                                                                   ; MLABCELL_X28_Y56_N27                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_lastv[0]~1                                                                                                                                                                                ; LABCELL_X29_Y56_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_lastv[1]~3                                                                                                                                                                                ; LABCELL_X29_Y56_N21                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_last~1                                                                                                                                                                                    ; LABCELL_X29_Y56_N54                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_pev[5]                                                                                                                                                                                    ; FF_X37_Y45_N23                               ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_primv[2]~2                                                                                                                                                                                ; LABCELL_X30_Y56_N45                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_read_pre~0                                                                                                                                                                                ; MLABCELL_X28_Y56_N42                         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_reset_na                                                                                                                                                                                  ; FF_X22_Y50_N50                               ; 358     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_v_bil_t.b[12]                                                                                                                                                                             ; DSP_X32_Y37_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_v_bil_t.g[12]                                                                                                                                                                             ; DSP_X32_Y35_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_v_bil_t.r[12]                                                                                                                                                                             ; DSP_X20_Y37_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vacc[12]~0                                                                                                                                                                                ; LABCELL_X36_Y55_N18                          ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vacpt[0]~0                                                                                                                                                                                ; LABCELL_X36_Y55_N3                           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vfrac[11]~0                                                                                                                                                                               ; LABCELL_X36_Y55_N39                          ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vfrac[11]~1                                                                                                                                                                               ; LABCELL_X37_Y55_N6                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_vmode[2]                                                                                                                                                                                  ; FF_X27_Y52_N26                               ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[0]                                                                                                                                                                                     ; FF_X30_Y54_N10                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[1]                                                                                                                                                                                     ; FF_X30_Y54_N8                                ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[1]~DUPLICATE                                                                                                                                                                           ; FF_X30_Y54_N7                                ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[2]                                                                                                                                                                                     ; FF_X30_Y54_N4                                ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|o_wr[3]                                                                                                                                                                                     ; FF_X30_Y54_N13                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|poly_h_wr                                                                                                                                                                                   ; FF_X24_Y44_N19                               ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|poly_v_wr                                                                                                                                                                                   ; FF_X24_Y44_N49                               ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ascal:ascal|vcarry_v~0                                                                                                                                                                                  ; LABCELL_X36_Y55_N0                           ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; aspi_sck                                                                                                                                                                                                ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 105     ; Clock                                 ; yes    ; Regional Clock       ; RCLK2            ; --                        ;
; aspi_ss                                                                                                                                                                                                 ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 15      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; aud_mix_top:audmix_r|ShiftRight0~0                                                                                                                                                                      ; LABCELL_X42_Y51_N54                          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|Equal0~6                                                                                                                                                                            ; LABCELL_X43_Y36_N42                          ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|LessThan0~5                                                                                                                                                                         ; LABCELL_X40_Y27_N54                          ; 26      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|i2s:i2s|bit_cnt[5]~0                                                                                                                                                                ; LABCELL_X43_Y48_N27                          ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|i2s:i2s|bit_cnt[5]~1                                                                                                                                                                ; LABCELL_X42_Y44_N30                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|i2s:i2s|right[2]~0                                                                                                                                                                  ; LABCELL_X43_Y48_N6                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|i2s:i2s|sdata~0                                                                                                                                                                     ; LABCELL_X42_Y44_N27                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|lpf_ce                                                                                                                                                                              ; FF_X47_Y38_N41                               ; 1139    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|mclk_ce                                                                                                                                                                             ; FF_X40_Y27_N53                               ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|spdif:toslink|Equal0~1                                                                                                                                                              ; LABCELL_X45_Y35_N42                          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|spdif:toslink|load_subframe_q                                                                                                                                                       ; FF_X45_Y36_N41                               ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|spdif:toslink|sample_buf_q[15]~0                                                                                                                                                    ; LABCELL_X43_Y39_N54                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[0]                                                                                                                                                   ; FF_X45_Y35_N2                                ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cfg[2]~0                                                                                                                                                                                                ; LABCELL_X24_Y47_N15                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cfg_dis~0                                                                                                                                                                                               ; LABCELL_X27_Y48_N48                          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cfg_dis~3                                                                                                                                                                                               ; LABCELL_X24_Y48_N24                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cmd[0]~0                                                                                                                                                                                                ; LABCELL_X27_Y48_N6                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; coef_data[0]~0                                                                                                                                                                                          ; LABCELL_X24_Y47_N57                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                  ; MLABCELL_X15_Y41_N45                         ; 16      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; comb~68                                                                                                                                                                                                 ; LABCELL_X16_Y36_N21                          ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; comb~81                                                                                                                                                                                                 ; LABCELL_X16_Y41_N21                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; csync:csync_hdmi|always0~0                                                                                                                                                                              ; LABCELL_X36_Y5_N0                            ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; csync:csync_hdmi|hs_len[15]~0                                                                                                                                                                           ; LABCELL_X36_Y5_N15                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; csync:csync_hdmi|line_len[1]~0                                                                                                                                                                          ; LABCELL_X36_Y5_N27                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|WideOr0~0                                                                                                                                                                         ; MLABCELL_X25_Y46_N24                         ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|always2~0                                                                                                                                                                         ; LABCELL_X23_Y46_N57                          ; 79      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|byte_cnt[1]~1                                                                                                                                                                     ; MLABCELL_X25_Y46_N42                         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|cmd[0]~1                                                                                                                                                                          ; MLABCELL_X25_Y46_N9                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|cmd[14]~0                                                                                                                                                                         ; MLABCELL_X25_Y46_N48                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|io_dout[0]~6                                                                                                                                                                      ; MLABCELL_X25_Y46_N21                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emu:emu|hps_io:hps_io|io_dout~7                                                                                                                                                                         ; MLABCELL_X25_Y46_N15                         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                                    ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 683     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[1]                                                                                                    ; PLLOUTPUTCOUNTER_X89_Y2_N1                   ; 1211    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; fbpal:fbpal|always1~3                                                                                                                                                                                   ; LABCELL_X46_Y57_N18                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fbpal:fbpal|en_out~1                                                                                                                                                                                    ; LABCELL_X46_Y57_N12                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fbpal:fbpal|odd_d[0]~1                                                                                                                                                                                  ; LABCELL_X46_Y57_N54                          ; 55      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; fbpal:fbpal|pal_wr                                                                                                                                                                                      ; FF_X43_Y53_N2                                ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fbpal:fbpal|pal_wr~1                                                                                                                                                                                    ; LABCELL_X46_Y57_N24                          ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fbpal:fbpal|ram_address[0]~1                                                                                                                                                                            ; LABCELL_X46_Y57_N0                           ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|Equal0~3                                                                                                                                                                        ; LABCELL_X27_Y21_N42                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|LUT_INDEX[7]~0                                                                                                                                                                  ; LABCELL_X19_Y26_N18                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|i2c:i2c_av|LessThan0~6                                                                                                                                                          ; LABCELL_X42_Y34_N18                          ; 26      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi_config|i2c:i2c_av|always1~0                                                                                                                                                            ; LABCELL_X19_Y26_N30                          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hmin[11]~0                                                                                                                                                                                              ; LABCELL_X24_Y53_N45                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_uio                                                                                                                                                                                                  ; MLABCELL_X25_Y46_N54                         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; led_state[0]~0                                                                                                                                                                                          ; LABCELL_X24_Y47_N48                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mcp23009:mcp23009|WideNand0                                                                                                                                                                             ; LABCELL_X56_Y6_N9                            ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mcp23009:mcp23009|btn[2]~1                                                                                                                                                                              ; LABCELL_X55_Y8_N54                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mcp23009:mcp23009|din[0]~1                                                                                                                                                                              ; LABCELL_X56_Y6_N12                           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mcp23009:mcp23009|i2c:i2c|LessThan0~6                                                                                                                                                                   ; LABCELL_X57_Y6_N0                            ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mcp23009:mcp23009|i2c:i2c|always1~0                                                                                                                                                                     ; LABCELL_X56_Y6_N27                           ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|Equal9~10                                                                                                                                                                                  ; MLABCELL_X25_Y39_N15                         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|LessThan0~4                                                                                                                                                                                ; LABCELL_X35_Y37_N54                          ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|WideNand0                                                                                                                                                                                  ; LABCELL_X29_Y43_N48                          ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|WideNand1                                                                                                                                                                                  ; MLABCELL_X25_Y40_N27                         ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always1~0                                                                                                                                                                                  ; LABCELL_X36_Y39_N57                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always1~1                                                                                                                                                                                  ; LABCELL_X36_Y39_N54                          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always3~0                                                                                                                                                                                  ; LABCELL_X36_Y39_N36                          ; 99      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|always3~1                                                                                                                                                                                  ; MLABCELL_X25_Y39_N21                         ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|bcnt[6]~0                                                                                                                                                                                  ; LABCELL_X24_Y43_N45                          ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|bcnt[6]~1                                                                                                                                                                                  ; LABCELL_X24_Y43_N3                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|ce_pix                                                                                                                                                                                     ; FF_X34_Y38_N23                               ; 277     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|cmd[6]~1                                                                                                                                                                                   ; LABCELL_X24_Y43_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|h_osd_start[19]~0                                                                                                                                                                          ; MLABCELL_X28_Y43_N57                         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infoh[3]~2                                                                                                                                                                                 ; MLABCELL_X25_Y41_N15                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infow[3]~0                                                                                                                                                                                 ; MLABCELL_X25_Y41_N42                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infox[0]~0                                                                                                                                                                                 ; MLABCELL_X25_Y41_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|infoy[0]~0                                                                                                                                                                                 ; MLABCELL_X25_Y41_N57                         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|osd_buffer~1                                                                                                                                                                               ; MLABCELL_X25_Y41_N24                         ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|osd_vcnt~11                                                                                                                                                                                ; LABCELL_X31_Y40_N48                          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|osd_vcnt~9                                                                                                                                                                                 ; LABCELL_X27_Y40_N33                          ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|pixcnt[31]~0                                                                                                                                                                               ; LABCELL_X36_Y39_N42                          ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:hdmi_osd|v_cnt[4]~0                                                                                                                                                                                 ; LABCELL_X31_Y43_N54                          ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|Equal9~10                                                                                                                                                                                   ; LABCELL_X13_Y49_N15                          ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|LessThan0~4                                                                                                                                                                                 ; LABCELL_X7_Y44_N42                           ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|WideNand0                                                                                                                                                                                   ; LABCELL_X9_Y49_N42                           ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|WideNand1                                                                                                                                                                                   ; LABCELL_X12_Y49_N24                          ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always1~0                                                                                                                                                                                   ; MLABCELL_X6_Y44_N45                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always1~1                                                                                                                                                                                   ; MLABCELL_X6_Y44_N48                          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always3~0                                                                                                                                                                                   ; MLABCELL_X6_Y47_N57                          ; 95      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|always3~1                                                                                                                                                                                   ; MLABCELL_X6_Y47_N45                          ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|bcnt[1]~1                                                                                                                                                                                   ; LABCELL_X17_Y48_N15                          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|bcnt[1]~2                                                                                                                                                                                   ; LABCELL_X17_Y48_N57                          ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|ce_pix                                                                                                                                                                                      ; FF_X8_Y45_N50                                ; 282     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|cmd[7]~1                                                                                                                                                                                    ; LABCELL_X17_Y48_N42                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|h_osd_start[21]~0                                                                                                                                                                           ; LABCELL_X10_Y49_N57                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|infoh[3]~2                                                                                                                                                                                  ; LABCELL_X16_Y48_N6                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|infow[3]~0                                                                                                                                                                                  ; LABCELL_X16_Y48_N33                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|infox[0]~0                                                                                                                                                                                  ; LABCELL_X16_Y48_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|infoy[0]~0                                                                                                                                                                                  ; LABCELL_X16_Y48_N42                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_buffer~1                                                                                                                                                                                ; LABCELL_X16_Y48_N57                          ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_vcnt~10                                                                                                                                                                                 ; LABCELL_X11_Y48_N3                           ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|osd_vcnt~8                                                                                                                                                                                  ; LABCELL_X11_Y48_N30                          ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|pixcnt[11]~0                                                                                                                                                                                ; MLABCELL_X6_Y44_N42                          ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; osd:vga_osd|v_cnt[15]~0                                                                                                                                                                                 ; LABCELL_X7_Y49_N36                           ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]~1                                              ; LABCELL_X19_Y34_N24                          ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~43                                             ; LABCELL_X13_Y30_N57                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~44                                             ; LABCELL_X13_Y30_N21                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[1]~0                             ; LABCELL_X13_Y30_N54                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[12]~0                            ; LABCELL_X13_Y30_N12                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~0    ; MLABCELL_X25_Y36_N57                         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~1    ; LABCELL_X19_Y35_N39                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~0 ; LABCELL_X16_Y32_N27                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~1 ; LABCELL_X16_Y34_N51                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0     ; LABCELL_X12_Y28_N30                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                  ; FF_X13_Y32_N56                               ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[6]~0                        ; LABCELL_X19_Y30_N24                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[6]~1                        ; LABCELL_X19_Y30_N3                           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                               ; LABCELL_X19_Y30_N9                           ; 507     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][4]~5                                          ; LABCELL_X17_Y31_N30                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[11][6]~7                                         ; LABCELL_X31_Y29_N21                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][6]~9                                         ; LABCELL_X31_Y29_N51                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][3]~8                                         ; LABCELL_X31_Y29_N30                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[15][3]~1                                         ; LABCELL_X31_Y29_N57                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[16][3]~0                                         ; LABCELL_X17_Y31_N21                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[17][6]~10                                        ; LABCELL_X17_Y31_N24                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][1]~4                                          ; LABCELL_X17_Y31_N27                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][4]~3                                          ; LABCELL_X31_Y29_N9                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][3]~6                                          ; LABCELL_X31_Y29_N27                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[8][6]~2                                          ; LABCELL_X31_Y29_N42                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][3]~5                                         ; LABCELL_X31_Y29_N48                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[3][3]~2                                          ; LABCELL_X31_Y29_N24                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][6]~1                                          ; LABCELL_X31_Y29_N6                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][0]~0                                          ; LABCELL_X31_Y29_N36                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][1]~3                                          ; LABCELL_X31_Y29_N18                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[9][7]~4                                          ; LABCELL_X31_Y29_N45                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[10]~0                               ; LABCELL_X31_Y29_N15                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[2]~0                                          ; LABCELL_X18_Y32_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[2]~0                                              ; LABCELL_X18_Y36_N51                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[1]~4                                               ; LABCELL_X18_Y35_N54                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[1]~1                                      ; LABCELL_X18_Y32_N45                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_dprio_writedata_0[3]~0                                     ; LABCELL_X17_Y34_N54                          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[12]~0                                              ; LABCELL_X16_Y33_N6                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[4]~0                                              ; LABCELL_X17_Y34_N6                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[4]~0                                              ; LABCELL_X16_Y33_N21                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[15]~0                                           ; LABCELL_X16_Y35_N48                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1                   ; 1716    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~0                                                                                                                                                                       ; MLABCELL_X15_Y41_N42                         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~10                                                                                                                                                                    ; LABCELL_X9_Y45_N24                           ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~11                                                                                                                                                                    ; LABCELL_X9_Y45_N18                           ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~9                                                                                                                                                                     ; LABCELL_X16_Y43_N54                          ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|Schmurtz~4                                                                                                                                                                    ; LABCELL_X19_Y37_N54                          ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|cpt[1]~1                                                                                                                                                                      ; MLABCELL_X15_Y42_N36                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|expand                                                                                                                                                                        ; FF_X18_Y43_N38                               ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]~3                                                                                                                                                                  ; LABCELL_X16_Y41_N0                           ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|ifsize[23]~0                                                                                                                                                                  ; LABCELL_X16_Y43_N30                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|itog~0                                                                                                                                                                        ; LABCELL_X16_Y43_N15                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|logcpt[4]~1                                                                                                                                                                   ; LABCELL_X13_Y42_N6                           ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[31]~2                                                                                                                                                                   ; LABCELL_X16_Y37_N15                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[40]~18                                                                                                                                                                  ; LABCELL_X19_Y37_N27                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[31]~0                                                                                                                                                               ; LABCELL_X16_Y37_N33                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[40]~1                                                                                                                                                               ; MLABCELL_X21_Y37_N57                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[0]~1                                                                                                                                                                ; LABCELL_X16_Y37_N30                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[32]~0                                                                                                                                                               ; LABCELL_X19_Y37_N36                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|mul[15]~0                                                                                                                                                                     ; LABCELL_X19_Y37_N24                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|offset[23]~0                                                                                                                                                                  ; LABCELL_X16_Y43_N57                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|ofsize[16]~0                                                                                                                                                                  ; LABCELL_X9_Y45_N6                            ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|osize[22]~0                                                                                                                                                                   ; LABCELL_X17_Y43_N57                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|osizep[13]~0                                                                                                                                                                  ; LABCELL_X9_Y45_N21                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|otog~0                                                                                                                                                                        ; LABCELL_X9_Y45_N15                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|pdata[15]~0                                                                                                                                                                   ; MLABCELL_X21_Y36_N57                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW1                                                                                                                                                                     ; FF_X16_Y36_N53                               ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW5                                                                                                                                                                     ; FF_X16_Y36_N35                               ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|sync                                                                                                                                                                          ; FF_X16_Y43_N2                                ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[4]~1                                                                                                                                                                ; LABCELL_X13_Y42_N48                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[5]~0                                                                                                                                                                ; LABCELL_X13_Y42_N12                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|tune_phase[4]~1                                                                                                                                                               ; MLABCELL_X15_Y43_N42                         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_hdmi_adj:pll_hdmi_adj|up_v~0                                                                                                                                                                        ; MLABCELL_X15_Y42_N0                          ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; reset_req                                                                                                                                                                                               ; FF_X37_Y53_N53                               ; 234     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; scaler_flt[0]~0                                                                                                                                                                                         ; LABCELL_X24_Y47_N42                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scanlines:HDMI_scanlines|scanline[0]~1                                                                                                                                                                  ; MLABCELL_X28_Y37_N51                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state[2]                                                                                                                                                                                                ; FF_X24_Y53_N38                               ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sysmem_lite:sysmem|LessThan0~6                                                                                                                                                                          ; MLABCELL_X34_Y61_N54                         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sysmem_lite:sysmem|reset_out                                                                                                                                                                            ; LABCELL_X40_Y44_N36                          ; 103     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                                                                                                          ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 376     ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; videow~3                                                                                                                                                                                                ; MLABCELL_X21_Y54_N18                         ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vol_att[0]~0                                                                                                                                                                                            ; LABCELL_X24_Y47_N39                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vol_att[4]                                                                                                                                                                                              ; FF_X42_Y51_N13                               ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wcalc[0]~0                                                                                                                                                                                              ; LABCELL_X24_Y53_N54                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                             ; Location                                     ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                     ; PIN_V11                                      ; 1220    ; Global Clock         ; GCLK7            ; --                        ;
; FPGA_CLK2_50                                                                                                     ; PIN_Y13                                      ; 180     ; Global Clock         ; GCLK6            ; --                        ;
; FPGA_CLK3_50                                                                                                     ; PIN_E11                                      ; 2034    ; Global Clock         ; GCLK3            ; --                        ;
; aspi_sck                                                                                                         ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 105     ; Regional Clock       ; RCLK2            ; --                        ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]             ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 683     ; Global Clock         ; GCLK5            ; --                        ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[1]             ; PLLOUTPUTCOUNTER_X89_Y2_N1                   ; 1211    ; Global Clock         ; GCLK11           ; --                        ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1                   ; 1716    ; Global Clock         ; GCLK4            ; --                        ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 24      ; Global Clock         ; GCLK10           ; --                        ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 376     ; Global Clock         ; GCLK8            ; --                        ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; audio_out:audio_out|lpf_ce                                                                                                                                                ; 1139    ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset ; 507     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                 ; Location                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_uuu:auto_generated|altsyncram_lr91:altsyncram4|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 11           ; 8            ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 88    ; 8                           ; 11                          ; 8                           ; 11                          ; 88                  ; 1           ; 0     ; None                                ; M10K_X26_Y53_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0     ; None                                ; M10K_X49_Y68_N0, M10K_X49_Y67_N0, M10K_X49_Y66_N0, M10K_X41_Y66_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0     ; None                                ; M10K_X26_Y65_N0, M10K_X38_Y65_N0, M10K_X38_Y63_N0, M10K_X26_Y63_N0, M10K_X26_Y64_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0     ; None                                ; M10K_X38_Y59_N0, M10K_X41_Y60_N0, M10K_X49_Y60_N0, M10K_X41_Y59_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_ajm1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576   ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0     ; db/Hack.ram0_ascal_dd81f3e1.hdl.mif ; M10K_X26_Y45_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0     ; None                                ; M10K_X41_Y48_N0, M10K_X38_Y50_N0, M10K_X38_Y45_N0, M10K_X26_Y46_N0, M10K_X38_Y51_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0     ; None                                ; M10K_X41_Y47_N0, M10K_X41_Y50_N0, M10K_X38_Y46_N0, M10K_X26_Y48_N0, M10K_X26_Y52_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0     ; None                                ; M10K_X38_Y48_N0, M10K_X38_Y49_N0, M10K_X38_Y47_N0, M10K_X26_Y49_N0, M10K_X26_Y51_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0     ; None                                ; M10K_X41_Y49_N0, M10K_X41_Y51_N0, M10K_X41_Y45_N0, M10K_X26_Y47_N0, M10K_X26_Y50_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_v9n1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576   ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0     ; db/Hack.ram1_ascal_dd81f3e1.hdl.mif ; M10K_X26_Y43_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:pal_mem_rtl_0|altsyncram_s9j1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0     ; None                                ; M10K_X38_Y53_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 25           ; 3            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 75    ; 3                           ; 25                          ; 3                           ; 25                          ; 75                  ; 1           ; 0     ; None                                ; M10K_X26_Y1_N0                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                                ; M10K_X26_Y39_N0, M10K_X26_Y41_N0, M10K_X26_Y40_N0, M10K_X26_Y42_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_9sk1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                                ; M10K_X14_Y48_N0, M10K_X14_Y49_N0, M10K_X14_Y47_N0, M10K_X14_Y50_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_vuu:auto_generated|altsyncram_kr91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96    ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0     ; None                                ; M10K_X26_Y37_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 4           ;
; Independent 18x18 plus 36         ; 1           ;
; Sum of two 18x18                  ; 24          ;
; Total number of DSP blocks        ; 29          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 28          ;
; Fixed Point Mixed Sign Multiplier ; 25          ;
+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                   ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ascal:ascal|Add33~8    ; Sum of two 18x18          ; DSP_X32_Y65_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add34~8    ; Sum of two 18x18          ; DSP_X32_Y63_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add35~8    ; Sum of two 18x18          ; DSP_X20_Y63_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add29~8    ; Sum of two 18x18          ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add30~8    ; Sum of two 18x18          ; DSP_X32_Y59_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add31~8    ; Sum of two 18x18          ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add164~8   ; Sum of two 18x18          ; DSP_X32_Y37_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add163~8   ; Sum of two 18x18          ; DSP_X32_Y35_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add162~8   ; Sum of two 18x18          ; DSP_X20_Y37_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult13~8   ; Two Independent 18x18     ; DSP_X32_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add208~8   ; Sum of two 18x18          ; DSP_X32_Y41_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add209~8   ; Sum of two 18x18          ; DSP_X20_Y41_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add207~8   ; Sum of two 18x18          ; DSP_X32_Y39_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add206~8   ; Sum of two 18x18          ; DSP_X32_Y43_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add205~8   ; Sum of two 18x18          ; DSP_X20_Y39_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add204~8   ; Sum of two 18x18          ; DSP_X20_Y43_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult12~mac ; Independent 18x18 plus 36 ; DSP_X20_Y57_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult2~8                ; Two Independent 18x18     ; DSP_X20_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add108~8   ; Sum of two 18x18          ; DSP_X32_Y53_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add107~8   ; Sum of two 18x18          ; DSP_X20_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add106~8   ; Sum of two 18x18          ; DSP_X32_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add152~8   ; Sum of two 18x18          ; DSP_X32_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add153~8   ; Sum of two 18x18          ; DSP_X32_Y47_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add150~8   ; Sum of two 18x18          ; DSP_X20_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add151~8   ; Sum of two 18x18          ; DSP_X20_Y47_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add148~8   ; Sum of two 18x18          ; DSP_X20_Y45_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add149~8   ; Sum of two 18x18          ; DSP_X32_Y45_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~8                ; Two Independent 18x18     ; DSP_X20_Y59_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~8                ; Two Independent 18x18     ; DSP_X20_Y53_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 21,212 / 289,320 ( 7 % )  ;
; C12 interconnects                           ; 290 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 6,854 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 4,164 / 56,300 ( 7 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,470 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 8 / 16 ( 50 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 1 / 7 ( 14 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 2 / 6 ( 33 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 199 / 852 ( 23 % )        ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 196 / 408 ( 48 % )        ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 1 / 64 ( 2 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 24 / 32 ( 75 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 23 / 32 ( 72 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 3 / 14 ( 21 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,680 / 84,580 ( 6 % )    ;
; Quadrant clocks                             ; 1 / 66 ( 2 % )            ;
; R14 interconnects                           ; 377 / 12,676 ( 3 % )      ;
; R14/C12 interconnect drivers                ; 597 / 20,720 ( 3 % )      ;
; R3 interconnects                            ; 9,138 / 130,992 ( 7 % )   ;
; R6 interconnects                            ; 13,382 / 266,960 ( 5 % )  ;
; Spine clocks                                ; 36 / 360 ( 10 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.             ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 145       ; 0            ; 145       ; 0            ; 0            ; 145       ; 145       ; 0            ; 145       ; 145       ; 83           ; 0            ; 0            ; 23           ; 0            ; 83           ; 0            ; 0            ; 23           ; 0            ; 63           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 145          ; 0         ; 145          ; 145          ; 0         ; 0         ; 145          ; 0         ; 0         ; 62           ; 145          ; 145          ; 122          ; 145          ; 62           ; 145          ; 145          ; 122          ; 145          ; 82           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; IO_SCL             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_SPDIF        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_POWER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MOSI        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_HDD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MISO        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IO_SDA             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CMD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDCD_SPDIF         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_RESET          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_OSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 640.7             ;
; spi_sck                                                                           ; FPGA_CLK3_50                                                                      ; 368.1             ;
; emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|divclk       ; emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|divclk       ; 357.1             ;
; emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk       ; emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|divclk       ; 176.6             ;
; FPGA_CLK3_50                                                                      ; FPGA_CLK3_50                                                                      ; 136.0             ;
; emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk       ; emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk       ; 119.9             ;
; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; 111.4             ;
; FPGA_CLK1_50                                                                      ; FPGA_CLK1_50                                                                      ; 48.8              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+----------------------------------+---------------------------------------+-------------------+
; Source Register                  ; Destination Register                  ; Delay Added in ns ;
+----------------------------------+---------------------------------------+-------------------+
; alsa:alsa|spi_data[31]           ; alsa:alsa|data1[31]                   ; 4.603             ;
; alsa:alsa|spi_data[63]           ; alsa:alsa|data1[63]                   ; 4.603             ;
; alsa:alsa|spi_data[47]           ; alsa:alsa|data1[47]                   ; 4.603             ;
; alsa:alsa|spi_data[95]           ; alsa:alsa|data1[95]                   ; 4.603             ;
; alsa:alsa|spi_data[79]           ; alsa:alsa|data1[79]                   ; 4.603             ;
; alsa:alsa|spi_data[73]           ; alsa:alsa|data1[73]                   ; 4.603             ;
; alsa:alsa|spi_data[68]           ; alsa:alsa|data1[68]                   ; 4.603             ;
; alsa:alsa|spi_data[67]           ; alsa:alsa|data1[67]                   ; 4.603             ;
; alsa:alsa|spi_data[71]           ; alsa:alsa|data1[71]                   ; 4.603             ;
; alsa:alsa|spi_data[26]           ; alsa:alsa|data1[26]                   ; 4.590             ;
; alsa:alsa|spi_data[12]           ; alsa:alsa|data1[12]                   ; 4.590             ;
; alsa:alsa|spi_data[46]           ; alsa:alsa|data1[46]                   ; 4.590             ;
; alsa:alsa|spi_data[75]           ; alsa:alsa|data1[75]                   ; 4.590             ;
; alsa:alsa|spi_data[74]           ; alsa:alsa|data1[74]                   ; 4.590             ;
; alsa:alsa|spi_data[70]           ; alsa:alsa|data1[70]                   ; 4.590             ;
; alsa:alsa|spi_data[69]           ; alsa:alsa|data1[69]                   ; 4.590             ;
; alsa:alsa|spi_new                ; alsa:alsa|n1                          ; 4.329             ;
; alsa:alsa|spi_data[42]           ; alsa:alsa|data1[42]                   ; 4.268             ;
; alsa:alsa|spi_data[25]           ; alsa:alsa|data1[25]                   ; 4.256             ;
; alsa:alsa|spi_data[43]           ; alsa:alsa|data1[43]                   ; 4.256             ;
; alsa:alsa|spi_data[6]            ; alsa:alsa|data1[6]                    ; 4.248             ;
; alsa:alsa|spi_data[4]            ; alsa:alsa|data1[4]                    ; 4.248             ;
; alsa:alsa|spi_data[3]            ; alsa:alsa|data1[3]                    ; 4.248             ;
; alsa:alsa|spi_data[27]           ; alsa:alsa|data1[27]                   ; 4.243             ;
; alsa:alsa|spi_data[45]           ; alsa:alsa|data1[45]                   ; 4.243             ;
; alsa:alsa|spi_data[7]            ; alsa:alsa|data1[7]                    ; 4.235             ;
; alsa:alsa|spi_data[5]            ; alsa:alsa|data1[5]                    ; 4.235             ;
; alsa:alsa|spi_data[44]           ; alsa:alsa|data1[44]                   ; 4.224             ;
; alsa:alsa|spi_data[40]           ; alsa:alsa|data1[40]                   ; 4.214             ;
; alsa:alsa|spi_data[28]           ; alsa:alsa|data1[28]                   ; 4.213             ;
; alsa:alsa|spi_data[30]           ; alsa:alsa|data1[30]                   ; 4.200             ;
; alsa:alsa|spi_data[11]           ; alsa:alsa|data1[11]                   ; 4.158             ;
; alsa:alsa|spi_data[10]           ; alsa:alsa|data1[10]                   ; 4.158             ;
; alsa:alsa|spi_data[9]            ; alsa:alsa|data1[9]                    ; 4.158             ;
; alsa:alsa|spi_data[8]            ; alsa:alsa|data1[8]                    ; 4.158             ;
; alsa:alsa|spi_data[88]           ; alsa:alsa|data1[88]                   ; 4.108             ;
; alsa:alsa|spi_data[94]           ; alsa:alsa|data1[94]                   ; 4.082             ;
; alsa:alsa|spi_data[93]           ; alsa:alsa|data1[93]                   ; 4.048             ;
; alsa:alsa|spi_data[89]           ; alsa:alsa|data1[89]                   ; 4.048             ;
; alsa:alsa|spi_data[50]           ; alsa:alsa|data1[50]                   ; 4.045             ;
; alsa:alsa|spi_data[53]           ; alsa:alsa|data1[53]                   ; 4.045             ;
; alsa:alsa|spi_data[29]           ; alsa:alsa|data1[29]                   ; 4.036             ;
; alsa:alsa|spi_data[24]           ; alsa:alsa|data1[24]                   ; 4.036             ;
; alsa:alsa|spi_data[82]           ; alsa:alsa|data1[82]                   ; 4.036             ;
; alsa:alsa|spi_data[83]           ; alsa:alsa|data1[83]                   ; 4.036             ;
; alsa:alsa|spi_data[78]           ; alsa:alsa|data1[78]                   ; 4.036             ;
; alsa:alsa|spi_data[72]           ; alsa:alsa|data1[72]                   ; 4.036             ;
; alsa:alsa|spi_data[41]           ; alsa:alsa|data1[41]                   ; 4.033             ;
; alsa:alsa|spi_data[14]           ; alsa:alsa|data1[14]                   ; 4.030             ;
; alsa:alsa|spi_data[77]           ; alsa:alsa|data1[77]                   ; 4.023             ;
; alsa:alsa|spi_data[81]           ; alsa:alsa|data1[81]                   ; 4.018             ;
; alsa:alsa|spi_data[80]           ; alsa:alsa|data1[80]                   ; 4.018             ;
; alsa:alsa|spi_data[15]           ; alsa:alsa|data1[15]                   ; 4.008             ;
; alsa:alsa|spi_data[36]           ; alsa:alsa|data1[36]                   ; 4.006             ;
; alsa:alsa|spi_data[34]           ; alsa:alsa|data1[34]                   ; 3.993             ;
; alsa:alsa|spi_data[38]           ; alsa:alsa|data1[38]                   ; 3.993             ;
; alsa:alsa|spi_data[37]           ; alsa:alsa|data1[37]                   ; 3.989             ;
; alsa:alsa|spi_data[13]           ; alsa:alsa|data1[13]                   ; 3.983             ;
; alsa:alsa|spi_data[35]           ; alsa:alsa|data1[35]                   ; 3.976             ;
; alsa:alsa|spi_data[22]           ; alsa:alsa|data1[22]                   ; 3.970             ;
; alsa:alsa|spi_data[91]           ; alsa:alsa|data1[91]                   ; 3.902             ;
; alsa:alsa|spi_data[90]           ; alsa:alsa|data1[90]                   ; 3.902             ;
; alsa:alsa|spi_data[92]           ; alsa:alsa|data1[92]                   ; 3.902             ;
; alsa:alsa|spi_data[57]           ; alsa:alsa|data1[57]                   ; 3.895             ;
; alsa:alsa|spi_data[58]           ; alsa:alsa|data1[58]                   ; 3.895             ;
; alsa:alsa|spi_data[61]           ; alsa:alsa|data1[61]                   ; 3.895             ;
; alsa:alsa|spi_data[66]           ; alsa:alsa|data1[66]                   ; 3.892             ;
; alsa:alsa|spi_data[56]           ; alsa:alsa|data1[56]                   ; 3.882             ;
; alsa:alsa|spi_data[59]           ; alsa:alsa|data1[59]                   ; 3.882             ;
; alsa:alsa|spi_data[62]           ; alsa:alsa|data1[62]                   ; 3.882             ;
; alsa:alsa|spi_data[60]           ; alsa:alsa|data1[60]                   ; 3.882             ;
; alsa:alsa|spi_data[39]           ; alsa:alsa|data1[39]                   ; 3.879             ;
; alsa:alsa|spi_data[87]           ; alsa:alsa|data1[87]                   ; 3.863             ;
; alsa:alsa|spi_data[86]           ; alsa:alsa|data1[86]                   ; 3.863             ;
; alsa:alsa|spi_data[85]           ; alsa:alsa|data1[85]                   ; 3.863             ;
; alsa:alsa|spi_data[84]           ; alsa:alsa|data1[84]                   ; 3.863             ;
; alsa:alsa|spi_data[76]           ; alsa:alsa|data1[76]                   ; 3.861             ;
; alsa:alsa|spi_data[21]           ; alsa:alsa|data1[21]                   ; 3.807             ;
; alsa:alsa|spi_data[20]           ; alsa:alsa|data1[20]                   ; 3.794             ;
; alsa:alsa|spi_data[17]           ; alsa:alsa|data1[17]                   ; 3.704             ;
; alsa:alsa|spi_data[16]           ; alsa:alsa|data1[16]                   ; 3.704             ;
; alsa:alsa|spi_data[18]           ; alsa:alsa|data1[18]                   ; 3.702             ;
; alsa:alsa|spi_data[23]           ; alsa:alsa|data1[23]                   ; 3.689             ;
; alsa:alsa|spi_data[19]           ; alsa:alsa|data1[19]                   ; 3.679             ;
; alsa:alsa|spi_data[48]           ; alsa:alsa|data1[48]                   ; 3.668             ;
; alsa:alsa|spi_data[55]           ; alsa:alsa|data1[55]                   ; 3.668             ;
; alsa:alsa|spi_data[49]           ; alsa:alsa|data1[49]                   ; 3.658             ;
; alsa:alsa|spi_data[51]           ; alsa:alsa|data1[51]                   ; 3.658             ;
; alsa:alsa|spi_data[54]           ; alsa:alsa|data1[54]                   ; 3.460             ;
; alsa:alsa|spi_data[52]           ; alsa:alsa|data1[52]                   ; 3.447             ;
; cfg_dis                          ; pll_hdmi_adj:pll_hdmi_adj|i_vss_delay ; 2.697             ;
; ascal:ascal|i_vss                ; pll_hdmi_adj:pll_hdmi_adj|i_delay[0]  ; 2.139             ;
; hdmi_config:hdmi_config|done     ; pll_hdmi_adj:pll_hdmi_adj|i_delay[0]  ; 2.139             ;
; pll_hdmi_adj:pll_hdmi_adj|i_vss2 ; pll_hdmi_adj:pll_hdmi_adj|i_delay[0]  ; 2.139             ;
; dv_data[21]                      ; HDMI_TX_D[21]                         ; 2.020             ;
; VSET[11]~_Duplicate_1            ; videoh[6]                             ; 1.902             ;
; VSET[7]~_Duplicate_1             ; videoh[6]                             ; 1.892             ;
; VSET[3]~_Duplicate_1             ; videoh[9]                             ; 1.761             ;
; VSET[0]~_Duplicate_1             ; videoh[9]                             ; 1.760             ;
; dv_data[7]                       ; HDMI_TX_D[7]                          ; 1.737             ;
+----------------------------------+---------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "Hack"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 6 clocks (5 global, 1 regional)
    Info (11162): aspi_sck~CLKENA0 with 104 fanout uses regional clock CLKCTRL_R2
        Info (11177): Node drives Regional Clock Region 0 from (0, 37) to (51, 81)
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 24 fanout uses global clock CLKCTRL_G10
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0 with 610 fanout uses global clock CLKCTRL_G8
    Info (11162): emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[1]~CLKENA0 with 1284 fanout uses global clock CLKCTRL_G11
    Info (11162): pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 2569 fanout uses global clock CLKCTRL_G4
    Info (11162): emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 694 fanout uses global clock CLKCTRL_G5
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): FPGA_CLK3_50~inputCLKENA0 with 1946 fanout uses global clock CLKCTRL_G3
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 1216 fanout uses global clock CLKCTRL_G7
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 154 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'sys/sys_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|divclk} {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|divclk}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 6 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {emu|pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 512 -multiply_by 4563 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_762
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_2  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_920
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_7
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_6
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_4
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_2
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_0
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):   40.000 emu|pll|pll_inst|altera_pll_i|cyclonev_pll|counter[1].output_counter|divclk
    Info (332111):    3.333 emu|pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    6.732     HDMI_CLK
    Info (332111):    6.732 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    2.244 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   10.000      spi_sck
    Info (332111):   10.000 sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 52 registers into blocks of type Block RAM
    Extra Info (176218): Packed 768 registers into blocks of type DSP block
    Extra Info (176220): Created 228 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:31
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:18
Info (11888): Total time spent on timing analysis during the Fitter is 22.86 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:23
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 25 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SDIO_DAT[3] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_CMD has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 86
    Info (169065): Pin SDIO_DAT[0] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 85
    Info (169065): Pin SDRAM_DQ[0] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[1] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[2] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[3] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[4] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[5] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[6] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[7] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[8] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[9] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[10] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[11] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[12] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[13] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[14] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[15] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 48
    Info (169065): Pin SDIO_DAT[1] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_DAT[2] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 85
    Info (169065): Pin USER_IO[0] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[1] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[3] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[6] has a permanently disabled output enable File: C:/Users/supra/dev/nand2tetris-verilog/sys/sys_top.v Line: 125
Info (144001): Generated suppressed messages file C:/Users/supra/dev/nand2tetris-verilog/output_files/Hack.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 7515 megabytes
    Info: Processing ended: Fri Dec 06 12:42:40 2019
    Info: Elapsed time: 00:02:40
    Info: Total CPU time (on all processors): 00:08:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/supra/dev/nand2tetris-verilog/output_files/Hack.fit.smsg.


