ビット回路は、論理回路構造の低レベルの表現です。

それらは回路の「フラット」な表現であり、本質的にはビット列で、低レベルのコード（例：GPUカーネル）によって処理されることができます。

回路の配線は、ノードと要素の2つの行列によって捉えられます。

  * ノードは、回路の葉または決定（論理和）ノードです。
  * 要素は、回路の論理積ノードです。
  * さらに、各層がノードIDのリストである層のベクトルがあります。層1は葉/入力層です。層の終わりは回路のルートです。
  * そして、決定ノードの要素ID親を指す親のベクトルがあります。

ノードは4xNの行列として表され、次のようになります。

  * nodes[1,:] はこの決定に属する最初の要素IDです。
  * nodes[2,:] はこの決定に属する最後の要素IDです。
  * nodes[3,:] はこの決定に属する最初の親インデックスです。
  * nodes[4,:] はこの決定に属する最後の親インデックスです。

ノード `i` に属する要素は `elements[:, nodes[1,i]:nodes[2,i]]` です。ノード `i` に属する親は `parents[nodes[3,i]:nodes[4,i]]` です。

要素は3xEの行列として表され、次のようになります。

  * elements[1,:] は決定ノードID（要素の親）です。
  * elements[2,:] はプライムノードID（要素の子）です。
  * elements[3,:] はサブノードID（要素の子）です。
