Эта статья едва ли для широкого круга читателей, но будет небезынтересна тем, кто хотел бы знать, сколько максимум пакет может полежать где-нибудь в сети, добираясь от точки А к точке Б, и как выбрать коммутатор так, чтобы через месяц от него не тянуло протухшими пакетами.
Для примера - на некоторых современных коммутаторах буферы по 4 гигабайта - спокойно можно четвёртый сезон Рика и Морти сохранить. Или вообще собрать кластер распределённого хранилища из коммутаторов. 

Не обошлось и без того, чтобы взглянуть по-новому на путь пакета, на архитектуру чипов и процесс производства.

В этой статье будет запредельно много сленга, англицизмов и слов на английском, потому что переводить их на русский неблагодарно, а порой и кощунственно. 

<a href="https://fs.linkmeup.ru/images/articles/buffers/kdpv_buffer.jpg" target="_blank"><img src="https://fs.linkmeup.ru/images/articles/buffers/kdpv_buffer.jpg" width="800"></a>

Но знаете, какая мысль действительно не даёт мне покоя всю дорогу? Как вся эта сложнейшая конструкция: миллиарды транзисторов, размером около десятка нанометров, напечатанных на пластине размером с большую печеньку, которая полдюжиной тысяч ног припаяна к многослойной плате, напичканной мириадами других микрочипов, сопротивлений и конденсаторов и являющейся частью многоюнитовой модульной коробки, управляемой операционной системой, состоящей из сотен прошивок для разных чипов, инструкций по работе с ними, реализаций стандартизированных и проприетарных протоколов и механизмов поддержания жизнедеятельности многочисленных вентиляторов, блоков питания, линейных карт, фабрик коммутации, интерфейсов, процессоров, памяти - вообще хоть как-то работает, а тем более работает настолько стабильно в течение многих лет.

Настоятельно рекомендую ознакомиться с <a href="https://linkmeup.ru/blog/312.html">14-м выпуском СДСМ</a> перед тем, как приступить к чтению.
<hr>

<h1>Содержание</h1>
<ul>
    <li><b><a href="#TERMINOLOGY">Терминология</a></b></li>
    <li><b><a href="#DEVICE_ARCHITECTURE">Архитектура сетевого устройства</a></b></li>
    <li><b><a href="#CHIPSET_TYPES">Типы чипов</a></b>
    <ul>
        <li><a href="#TRADEOFFS">Компромиссы: скорость, функциональность, гибкость, цена</a></li>
        <li><a href="#CPU">CPU</a></li>
        <li><a href="#ASIC">ASIC</a></li>
        <li><a href="#FPGA">FPGA</a></li>
        <li><a href="#NP">NP</a></li>
        <li><a href="#PROGRAMMABLE_ASIC">Programmable ASIC</a></li>
        <li><a href="#DC_CHIPS">Чипы для датацентровых коммутаторов</a></li>
    </ul>
    </li>
    <li><b><a href="#ASIC_ARCHITECTURE">Архитектура ASIC</a></b>
    <ul>
        <li><a href="#PHYSICAL_ARCHITECTURE">Физическое устройство</a></li>
        <ul>
            <li><i><a href="#SERDES">SerDes</a></i></li>
            <li><i><a href="#PHY">PHY, Silicon Photonics</a></i></li>
            <li><i><a href="#PACKAGING">Packaging и Advanced Packaging</a></i></li>
        </ul>
        <li><a href="#LOGICAL_ARCHITECTURE">Логическое устройство</a>
        <ul>
            <li><i><a href="#PREINGRESS_ANGINE">Pre-Ingress processing</a></i></li>
            <li><i><a href="#PARSER">Parser</a></i></li>
            <li><i><a href="#IMOCHACTION">Ingress Match-Action</a></i></li>
            <li><i><a href="#TM">Traffic Manager + MMU</a></i></li>
            <li><i><a href="#EMOCHACTION">Egress Match-Action</a></i></li>
            <li><i><a href="#DEPARSER">Deparser</a></i></li>
        </ul>
        </li>
        <li><a href="#PIPELINE">Pipeline</a></li>
        <li><a href="#PROGRAMMABLE_PIPELINE">Programmable Pipeline</a></li>
    </ul>
    </li>
    <li><b><a href="#BUFERA">Память и буферы</a></b>
    <ul>
        <li><a href="#SFVSCT">Store-n-Forward vs Cut-Through</a></li>
        <li><a href="#CONGESTIONS">Перегрузки: причины и места</a>
        <ul>
            <li><i><a href="#CONGESTION_REASONS">Причины перегрузок</a></i></li>
            <li><i><a href="#CONGESTION_POINTS">Места образования перегрузок</a></i></li>
        </ul>
        </li>
        <li><a href="#BUFFER_ARCHITECTURE">Архитектура памяти</a>
        <ul>
            <li><i><a href="#CROSSBAR">Crossbar</a></i></li>
            <li><i><a href="#SHARED_BUFFER">Shared Buffers</a></i></li>
            <ul>
                <li><i><a href="#DEDICATED">Dedicated + Shared buffers</a></i></li>
                <li><i><a href="#HEADROOM">Headroom buffers</a></i></li>
                <li><i><a href="#ADMISSION_CONTROL">Admission Control</a></i></li>
                <li><i><a href="#ALPHA">Alpha</a></i></li>
            </ul>
            <li><i><a href="#OQ">Output queuing </a></i></li>
            <li><i><a href="#IQ">Input queuing </a></i></li>
            <li><i><a href="#CIOQ">Combined Input and Output queuing </a></i></li>
            <li><i><a href="#VOQ">Virtual Output Queueing</a></i></li>
        </ul>
        </li>
        <li><a href="#SHALLOW_VS_DIPPER">Shallow vs Deep buffers</a>
        <ul>
            <li><i><a href="#HYBRID_BUFFERING">Hybrid Buffering</a></i></li>
            <li><i><a href="#TRUE_EVIL">Большие буферы - это зло?</a></i></li>
        </ul>
        </li>
    </ul>
    </li>
    <li><b><a href="#LLLL">Lossless Low-Latency сети</a></b></li>
    <li><b><a href="#CHIPS_AND_DALES">Существующие чипы</a></b>
    <ul>
        <li><a href="#MERCHANT_SILICON">Commodity/Merchant</a></li>
        <li><a href="#CUSTOM_SILICON">Custom</a></li>
        <li><a href="#MERCHANTS_VS_CUSTOMERS">Merchant vs Custom</a></li>
    </ul>
    </li>
    <li><b><a href="#LINKS">Полезные ссылки</a></b></li>
</ul>

TL;DR
<cut />


<hr>
<a name="TERMINOLOGY"></a>
<h1>Терминология</h1>
Задача этого параграфа не объять все непонятные слова, употребляемые в статье, а лишь внести некую ясность в неразбериху русско-английских терминов.
<ul>
    <li><b>Чип коммутации</b>, <b>сетевой процессор</b>, <b>(Packet) Forwarding Engine</b>, <b>PFE</b> - микросхема, способная коммутировать пакет из входа в нужный выход с нужным набором заголовков.</li>
    <li><b>Pins</b>, <b>пины</b>, <b>ножки</b> - металлические контакты на микросхеме для соединения с основанием.</li>
    <li><b>Data Path</b> - путь внутри устройства (или чипа), по которому передвигается пользовательский трафик.</li>
    <li><b>Lookup</b> или <b>лукап</b> или <b>поиск</b> - поиск адресата в таблицах (FIB, LFIB, ARP Adjacencies, IPv6 ND Table итд.)</li>
    <li><b>Pipeline</b> или <b>конвейер</b> - набор действий, которые происходят с пакетом по мере его продвижения от входа в чип до выхода из него.</li>
    <li><b>Single-chip</b>, <b>одночиповый</b> - устройство, внутри которого только один чип.</li>
    <li><b>Fixed</b>, <b>фиксированный</b>, <b>pizza-box</b> - немодульный коммутатор. Обычно внутри него нет фабрик коммутации. Часто эти термины используются как синоним Single-chip, хотя это не совсем верно - внутри может стоять два (back-to-back) чипа или даже больше.</li>
    <li><b>Сериализация/Десериализация</b> - процесс перевода данных из параллельного низкоскоростного интерфейса (МГц) в
    последовательный высокоскоростной (ГГц) и наоборот. Например, из чипа в интерфейс или из чипа в фабрику.</li>
    <li><b>Память</b> - физическая микросхема для хранения.</li>
    <li><b>Буфер</b> - некий участок памяти, выделенный для хранения пакетов. <i>Здесь и далее в производных словах, таких как "буферов", ударение на "У"</i>.</li>
    <li><b>Очередь</b> - абстракция над буфером, позволяющая <b>виртуально</b> выстраивать пакеты в упорядоченную очередь. Фактически в памяти они, конечно, хранятся "как попало".</li>
    <li><b>OCB</b> - On-Chip Buffer - память, встроенная в чип.</li>
    <li><b>Programmable ASIC</b> - ASIC, логику работы которого можно изменить путём перепрошивки.</li>
    <li><b>Programmable Pipeline</b> - чип с возможностью для сторонних компаний программировать конкретные части ASIC в ограниченных пределах с помощью предоставляемого вендором компилятора.</li>
    <li><b>Packaging</b> - упаковка кремниевого кристалла в корпус для предотвращения механических повреждений и коррозии.</li>
    <li><b>Advanced Packaging</b> - различные технологии, позволяющие внутри одного чипсета компоновать чипы различного вида и назначения. Например, совмещение ASIC и внешней памяти или ASIC и оптического трансивера.</li>
</ul>
<hr>

<a name="DEVICE_ARCHITECTURE"></a>
<h1>Архитектура сетевых устройств</h1>
Итак, что такое сетевое устройство?
Будь то коммутатор, маршрутизатор, файрвол, балансировщик, программный или аппаратный, его задача - доставить пакет со входа на правильный выход, и состоит оно из следующих частей:

<img src="https://fs.linkmeup.ru/images/articles/buffers/device_architecture.svg" width="800">

Электрический или оптический сигнал, попадая на устройство через входной физический порт, восстанавливается до потока битов, из него вычленяются отдельные Ethernet-кадры, далее на основе заголовков (Ethernet, IP, MPLS итд) (или иногда содержимого) принимается решение о том, в какой выходной порт этот пакет должен быть далее отправлен и с каким набором заголовков. На своём пути от входного к выходному порту пакет ещё проходит через модуль Traffic Manager, где с ним могут происходить следующие вещи: буферизация, полисинг, шейпинг, обработка по приоритетам.
Это путь самого пакета.

И отдельно от пути пакета - Control Plane Module, который отвечает за то, чтобы путь вообще появился. Это всяческие протоколы маршрутизации, обмена меток и прочее.

Это компоненты, которые присутствуют всегда и во всех сетевых устройствах.

Реализация же этих функций уже зависит от того, о чём именно мы говорим.
Например, на обычном x86 всю работу, кроме PHY могут взять на себя CPU и оперативка. 
Более типично, что функции канального уровня заберёт на себя NIC - Ethernet, проверка контрольных сумм.
А можно в компьютер доставить SmartNIC'и, которые аппаратно могут делать, например, туннелирование.
Но мы не будем сегодня про программные реализации сетевых функций. Поговорим о старых добрых материальных коробках, которым всё равно никуда никогда не деться.

<hr>
Вообще об этом я уже <a href="https://linkmeup.ru/blog/312.html">писал</a>, поэтому повторяться не буду. Точнее буду, но не сильно. Точнее сильно, но я добавлю здесь ещё смысла.

Обычно на каждый блок задач выделяется специализированный чип.
Так, всем Control Plane'ом занимаются всё те же <b>CPU + память</b>.
Организация взаимодействия со средой передачи и преобразование битов в сигнал и наоборот - специальные чипы <b>PHY</b>. Почти всегда они реализуются на ASIC.
Разбор заголовков и поиск пути - <b>Packet Forwarding Engine</b>. Это может быть ASIC, Network Processor, реже FPGA и даже CPU. К ним в помощь идёт или обычная память RAM или специальная CAM/TCAM для хранения таблиц лукапа.
<b>Traffic Manager</b> - если вынесен отдельно, то опять же - узкоспециализированные ASIC'и и плюс к ним память. Но может быть встроенным в чип коммутации.

Один из вариантов реализации (single-chip устройство):
<img src="https://fs.linkmeup.ru/images/articles/buffers/device_architecture_variant.svg" width="800">

В этой статье сосредоточимся на PFE и TM, которые и могут вносить вариативные задержки в доставку, потому что могут хранить пакеты.

<hr>

<a name="CHIPSET_TYPES"></a>
<h1>Типов-Чипов</h1>
Было очень страшно начинать эту статью, потому что чипов чудовищное многообразие и простого короткого ответа на вопрос, какой выбрать - нет. Речь и про типы, и про изготовителей, и про серии, и про характеристики.
Ниже я попытаюсь разложить все эти штуки на составляющие детали.

А начнём с типов чипов. Дальнейшая часть этой главы в некоторой степени повторит материал упомянутой выше <a href="https://linkmeup.ru/blog/312.html#CHIPS">статьи из цикла СДСМ</a>.

<a name="TRADEOFFS"></a>
<h2>Компромиссы: скорость, функциональность, гибкость, цена</h2>
В IT всё есть компромисс. Всегда приходится чем-то жертвовать во благо другого.

Вот классический цискин треугольник про компромиссы:

<img src="https://fs.linkmeup.ru/images/articles/buffers/tradeoffs.png" width="600">
<i>Здесь не хватает ещё NP и Programmable ASIC. <a href="https://www.ciscolive.com/c/dam/r/ciscolive/us/docs/2016/pdf/BRKARC-3467.pdf" target="_blank">Источник</a>.</i>


Вендоры всегда балансируют в периметре этого треугольника. 

Нельзя сделать CPU, проворачивающий через себя 25 Тб/с.
Нельзя сделать универсальный ASIC - зачастую они могут быть аппаратно ограничены по функциям (например, <b>или</b> VXLAN Lookup <b>или</b> IP).
Нельзя сделать дешёвый FPGA.

Кроме того при таком количестве портов, сегодня вступают в игру энергопотребление, место в стойке, тепловыделение и, конечно, цена. 
<hr>
Итак, на сегодняшний день существуют следующие типы чипов, которые могут быть использованы в качестве пакетных процессоров:

<a name="CPU"></a>
<h2>CPU</h2>

<img src="https://fs.linkmeup.ru/images/articles/buffers/chip_cpu.png" width="500">

<ul>
    <li>Неограниченная гибкость</li>
    <li>Неограниченная функциональность</li>
    <li>Приемлемая цена</li>
    <li>Полный провал по производительности</li>
</ul>

Идея в том, что всё управляется кодом. Инструкции записываются в оперативную память. Для обработки каждого пакета потребуется сходить много раз из CPU в RAM.
С другой стороны для изменения логики работы достаточно переписать программу. Обновления CPU не требуется.

Область применения: домашние и SOHO маршрутизаторы, устройства уровня доступа, файрволы, DPI итд. 
Например, абсолютно все рутеры Mikrotik используют CPU для маршрутизации пакетов.
Иными словами CPU годится там, где не гонимся за ультраскоростями, а важен широкий набор функций и невысокая цена.
<blockquote>
    Впрочем, не без исключений: бывают, что и большие штуки коммутируют в CPU.
</blockquote>

<b>Важное замечание</b>: CPU является необходимой частью любого сетевого устройства, потому что берёт на себя задачи Control Plane. А это автоматически означает, что ему придётся работать с протокольным трафиком: OSPF, BGP, LDP, LLDP итд. Кроме того, есть exception трафик - когда у пакета TTL истёк или когда у него стоит бит Router Alert. Ещё CPU нужно самому генерировать трафик тех же протоколов - Self-generated.
Можно ли считать это участием в коммутации? Скорее да, чем нет.

<h5>Программная маршрутизация на CPU</h5>
Для последнего десятилетия характерна тенденция к маршрутизации в софте. Для всех сетевых функций предлагаются программные альтернативы. Отсюда и DMA, DPDK, VPP, SR-IOV, которые и правда позволяют творить невиданные прежде вещи. 
Более того, современные CPU обладают дополнительными блоками инструкций. У Intel это <b>SSE</b> - <a href="https://ru.wikipedia.org/wiki/SSE" target="_">Streaming SIMD Extensions</a>, позволяющие значительно ускорить обработку трафика.
Тут обычные CPU уже заходят в зону NP (Network Processor) - процессоров, которые можно программировать на языках высокого уровня вроде C, и обладающих большим набором спец. инструкций для работы с сетевым трафиком.
Одним из узких мест современных процессоров ещё является шина доступа - PCIe. В один процессор сейчас более-менее можно загнать 100 с небольшим Гбит/с.

Но как бы производители программных решений ни продвигали идею, что "все можно сделать в софте", однако скорости выше 500 Гбит/с пока что можно достигать только с помощью специализированных асиков.

И давайте ещё прикинем.
Выдержка с сайта про VPP:
<blockquote>
    Recent testing of FD.io release 17.04 shows impressive gains in performance on Intel’s newest platform when switching and routing layer 2⁄3 traffic. With the prior generation Intel® Xeon® Processor E7-8890v3, FD.io testing showed aggregate forwarding rate of 480 Gbps (200 Mpps) for 4-Socket machine (using 4 of E7-8890v3 CPU configuration); however, the same FD.io tests run on two 2-Socket blades (e.g. a modern 2RU server) with the new Intel® Xeon® Platinum 8168 CPUs (using four of 8168 CPUs in two by two-socket configuration), within the same power budget, show increase of forwarding rate to 948 Gbps (400 Mpps) benefiting from the PCIe bandwidth increase of the new CPUs, and the overall decrease in cycles-per-packet due to CPU micro-architecture improvements.
</blockquote>

Xeon E7-8890v3: Рекомендуемая цена $7174.
4 проца по 18 ядер = 72 ядра = 480 Gbps (200 Mpps)
$28696 только за процы

Xeon Platinum 8168. Рекомендуемая цена% $5890.
2 проца по 24 ядра = 48 ядер = 948 Gbps (400 Mpps)
$11780 только за процы

Без обвязки. А ещё кушать электричества он будет как голодный шакал. Не самый дешёвый получится рутер. Зато гибкий.

<a name="ASIC"></a>
<h2>ASIC</h2>
<img src="https://fs.linkmeup.ru/images/articles/buffers/chip_asic.png" width="500">

<ul>
    <li>Околонулевая гибкость</li>
    <li>Ограниченная функциональность</li>
    <li>Низкая цена</li>
    <li>Ультравысокая производительность</li>
</ul>

Идея в том, что инструкции закодированы аппаратно в виде транзисторов. 
Сначала очень долго пишется код, реализующий логику, на специальном языке программирования, вроде Verilog, далее он преобразуется в интегральную схему, отлаживается, проверяется и отправляется в тираж. После этого поменять что-то в логике чипа можно, только произведя новый чип.
Каждый пакет обрабатывается, просто прогоняясь по конвейеру из транзисторов, совершающих заранее определённые действия. Это называется Pipeline.

Область применения: почти любые коммутаторы и многие маршрутизаторы.
<blockquote>
    Впрочем, не без исключений: Juniper в своей линейке маршрутизаторов MX многие годы использует <a href="https://habr.com/post/307696/" target="_blank">ASIC Trio</a>.

    Вообще по книге об MX: PFE это блок ASIC'ов:
    PFEs are made of several ASICs, which may be grouped into four categories:
    <ul>
        <li>Routing ASICs: LU or XL Chips. LU stands for Lookup Unit and XL is a more powerful (X) version.</li>
        <li>Forwarding ASICs: MQ or XM Chips. MQ stands for Memory and Queuing, and XM is a more powerful (X) version.</li>
        <li>Enhanced Class of Service (CoS) ASICs: QX or XQ Chips. Again, XQ is a more powerful version.</li>
        <li>Interface Adaptation ASICs: IX (only on certain low-speed GE MICs) and XF (only on MPC3E)  </li>
    </ul>
</blockquote>

Речь здесь о классических ASIC - <b>Applicaton Specific</b> Integrated Circuit - статических кусках кремния с аппаратной логикой.
Последние лет 10 в области сетевых микросхем произошёл сдвиг в направлении программируемых ASIC'ов, о которых <a href="#PROGRAMMABLE_ASIC">чуть ниже</a>.

<a name="FPGA"></a>
<h2>FPGA</h2>
<img src="https://fs.linkmeup.ru/images/articles/buffers/chips_fpga.png" width="500">

Русский термин - ПЛИС - Программируемая Логическая Интегральная Схема.
<ul>
    <li>Вполне удовлетворительная гибкость</li>
    <li>Вполне удовлетворительная функциональность</li>
    <li>Цена успешного полёта Апполона до Луны и обратно</li>
    <li>Отличная производительность</li>
</ul>

В отличие от ASIC'ов, где на транзисторах реализованы сами функциональные блоки, в FPGA транзисторами реализуются базовые строительные блоки - регистры, память, LUTы. Из которых потом <b>можно</b> создавать нужные функциональные блоки.
Что это даёт?
А то, что FPGA полностью программируемый - логику работы блоков, из которых он состоит, можно поменять. Для этого потребуется обновить прошивку чипа, что менее удобно, чем загрузить программу в CPU, но гораздо удобнее, чем перепаять ASIC.
Так, если поддержка какой-то функции (условный Geneve) не была заложена изначально, её всегда можно добавить потом новой прошивкой.

Однако за такую программируемость приходится дорого платить.

Область применения: POC или низкоскоростные решения для энтерпрайз-сегмента. 

<blockquote>
    Впрочем, не без исключений: собеседовался я как-то раз в контору, в которой модульную коробку для операторов собирали полностью на FPGA, включая фабрику.

    У этого даже есть основания: задолго до появления Programmable ASIC'ов на FPGA можно было делать любую обработку пакетов. И даже через несколько лет после производства плисину легко перепрошить и получить поддержку новой функции.
    
    Автору неизвестны вендоры, которые бы на ПЛИС сделали PFE на скорости более 100 Гбит/с, по всей видимости, потому что частная компания не обладает для этого достаточным капиталом.
    Но для рынка энтерпрайз такие решения могут <a href="https://www.ethernitynet.com/products/socs/network-co-processors/" target="_blank">вполне</a> <a href="https://www.arrivetechnologies.com/ipcorecarrierethernet" target="_blank">подойти</a>.

    Однако, я слышал, что в процессе разработки ASIC возможен такой подход, когда сначала разрабатывается FPGA, программируется нужным образом, тестируется, а потом с неё делают слепок для производства ASIC. Но пруфов нет.
</blockquote>

<a name="NP"></a>
<h2>NP - Network Processor</h2>
<img src="https://fs.linkmeup.ru/images/articles/buffers/chip_np.png" width="500">

<ul>
    <li>Отличная гибкость</li>
    <li>Отличная функциональность</li>
    <li>Цена весьма высокая</li>
    <li>Производительность весьма высокая</li>
</ul>

NP или <b>NPU</b> - Network Processor Unit.

Идея в том, что это почти CPU, который однако заточен под сетевые задачи и изготавливается специально под них.
Он, как и CPU, обычно состоит из нескольких ядер, каждое из которых отвечает за свой сегмент. Для изменения логики так же достаточно переписать код приложения.
NP позволяет делать более сложные штуки - например выполнять циклы (чего лишены ASIC и FPGA), делать NAT, почти любые инкапсуляции, пушить и попать условно произвольное число меток итд.
Долгое время NP позиционировался, как серебряная пуля для всех сетевых приложений.
Но производительность уступает ASIC'ам и FPGA.

Большим преимуществом является то, что писать программы для NP можно на С. Это значительно ускоряет процесс, кроме того, где-то можно переиспользовать код.

Область применения: маршрутизаторы агрегации и ядра. 
<blockquote>
    Впрочем, не без исключений: например Smart-NIC Netronome в начале своего пути <a href="https://www.netronome.com/timeline/" target="_blank">использовал Intel IXP</a>.
</blockquote>

<a name="PROGRAMMABLE_ASIC"></a>
<h2>Programmable ASIC</h2>
<img src="https://fs.linkmeup.ru/images/articles/buffers/chip_programmable_asic.png" width="500">

<ul>
    <li>Приемлемая гибкость</li>
    <li>Ограниченная функциональность</li>
    <li>Низкая цена</li>
    <li>Ультравысокая производительность.</li>
</ul>

А вот это уже настоящая серебряная пуля последнего десятилетия.
"Почему бы нам не взять ASIC и сделать его немножечко программируемым?" - таким вопросом, видимо, задались разработчики и выдали замечательную вещь, которую циска в своём треугольнике поместила в самую середину, хотя это и не совсем так, потому что производительность программируемого ASIC'а такая же, как и у обычного. Им удалось вырваться из 2D.

<img src="https://fs.linkmeup.ru/images/articles/buffers/programmable_asic.png" width="600">

Область применения: коммутаторы, маршрутизаторы. 
Большинство датацентровых коммутаторов и некоторые маршрутизаторы уровня границы ДЦ работают на программируемых асиках.
<hr>

<a name="DC_CHIPS"></a>
<h2>Чипы для датацентровых коммутаторов</h2>
Чтобы упростить себе жизнь, я продолжу далее разговор только об ASIC'ах под датацентровые коммутаторы, не пытаясь обнять Джабба Хатта.

До недавних пор на этой ниве пахал только Broadcom со своей оружейной палатой: Tomahawk и Trident - и израильскими городами: Qumran, Jericho итд.
Выбор - особо не разбежишься - ну или разрабатывать своё (как делают Huawei, Juniper и Cisco)

Сегодня конкуренцию ему пытаются составить Mellanox со своими собственными чипами Spectrum (ныне уже Nvidia), Innovium Teralynx, Barefoot Tophino (ныне Intel). Своим появлением эти компании раскачивают рынок и провоцируют среди вендоров тренд на переход от внутренних разработок к готовым чипам их производства.

Мы в конце <a href="#CHIPS_AND_DALES">статьи</a> взглянем на их модельные ряды, но пока давайте обсудим, чем же чипы характеризуются и могут отличаться друг от друга.

А для этого надо понять, какие они задачи решают.
<hr>

В <a href="https://linkmeup.ru/blog/480.html">датацентровых сетях</a> есть три основных типа устройств:
<b>Spine</b> - сравнительно простая железка, требующая самый минимум функций - её задача просто молотить трафик. Очень много и очень быстро. Зачастую это просто IP-маршрутизация. Но бывают и топологии, в которых Spine играет чуть более важную роль (VXLAN anycast gateway). Но обычная практика - держать конфигурацию спайнов максимально простой. 
<b>Leaf</b> - чуть более требователен к функциям. Может терминировать на себе VXLAN или другие оверлеи. Здесь могут реализовываться политики QoS и ACL. Зато не нужна такая большая пропускная способность, как для спайнов. Кроме того, в некоторых сценариях (VXLAN) leaf знает о сервисах за подключенными машинами (клиентских сетях, контейнерах), соответственно, ему нужно больше ресурсов FIB для хранения этой информации.
<b>Edge-leaf</b> - это устройства границы сети ДЦ и здесь уже фантазия ограничивается только свободой мысли сетевых архитекторов - MPLS, RSVP-TE, Segment Routing, всевозможные VPN'ы. При этом наименее требовательны к производительности.

На каждом устройстве, соответственно, разные требования к возможностям чипов - как по пропускной способности, так и по набору функций и по количеству ресурсов для хранения чего-либо.

И надо сказать, вендоры чипов и железа добились тут поразительных успехов. 
Типичный спайн сегодня - это 64-128 100GE портов на 2-4 юнита с энергопотреблением около 400 Вт. И ценой порядка пары десятков тысяч долларов.



<img src="https://fs.linkmeup.ru/images/articles/buffers/nexus3k.png" width="800">

Производителям чипов приходится нелегко не только из-за попыток найти золотую середину, но и из-за возрастающих скоростей передачи данных и конкуренции.
Средняя скорость аплинков с торов сегодня 200-800 Гб/с. Чтобы собрать минимально рабочую сеть ДЦ, нужны спайны с пропускной способностью 3,2 Тб/с.

Всё более и более производительные чипы нужно выпускать уже примерно каждые полтора-два года.


<img src="https://fs.linkmeup.ru/images/articles/buffers/timeline.png" width="800">
<i>Актуализированная мной картинка из <a href="https://youtu.be/Ti3t9OAZL3g?t=2496">видео PP</a>.</i>


Конкурирующие производители чипов идут ноздря в ноздрю - почти одновременно у всех (Broadcom, Mellanox, Innovium, Barefoot) выходят микросхемы с почти идентичными характеристиками, а вслед за ними и коммутаторы с ними.

Ещё одним компромиссным вопросом является размер буфера, но об этом мы поговорим <a href="#BUFERA">попозже</a>.


Помимо скорости и обязательных функций по маршрутизации и оверлеям, есть ещё много менее заметных вещей, которые ожидают потребители. 
Мы про них говорить сегодня не будем, но не упомянуть было бы ошибкой.

Это, например, <b>телеметрия</b> в реальном времени: наблюдать за утилизацией буферов, видеть бёрсты, дампы отброшенных пакетов, профиль трафика по размерам и типам пакетов.
Кроме того, сегодня набирает популярность <b>INT</b> - <a href="https://www.opencompute.org/files/INT-In-Band-Network-Telemetry-A-Powerful-Analytics-Framework-for-your-Data-Center-OCP-Final3.pdf">Inband Network Telemetry</a>.

Для многих незаметно, но уже почти жизненно важно, начинает работать <b>динамическая балансировка трафика</b>: чип отслеживает потоки (flows) и дробит их на флоулеты (flowlets) - короткие куски трафика одного потока, разделённые между собой паузой в несколько миллисекунд. Эти флоулеты он может динамически распределять по разным путям (ECMP или членам LAG), чтобы обеспечить более равномерную балансировку. Особенно важно это для Elephant Flows, оккупирующих один интерфейс.

Пользователям всё чаще хочется иметь возможность <b>управлять распределением буфера</b>, ну а <b>перераспределение</b> ресурсов FIB - это уже функциональность, отсутствие которой будет вызывать вопросы. 

В условиях датацентров <a href="https://linkmeup.ru/blog/482.html" target="_blank">ECMP и балансировка силами сети</a> - это воздух, вендорам нужно обеспечить нужное количество как <b>ECMP-групп</b>, так и общее <b>количество Next-hop'ов</b>.


Поэтому нет одного чипа или тем более SoC, решающего сразу все задачи. 
Под каждую роль разработаны свои чипы. Одни из них ориентированы на пропускную способность, другие на широкую функциональность, третьи на низкие задержки. 


Посочувствуем же бедным вендорам и будем выбирать долларом.
<hr>

<a name="ASIC_ARCHITECTURE"></a>
<h1>Архитектура сетевых ASIC</h1>
Сначала мы взглянем на физиологию чипа - из каких компонентов он состоит.
А далее разберёмся что с пакетом в этих компонентах происходит.

<a name="PHYSICAL_ARCHITECTURE"></a>
<h2>Физическое устройство</h2>
Итак, для успешной коммутации пакета нужны следующие блоки: 
<ul>
    <li>Парсер заголовков (Parser)</li>
    <li>Лукап (Match): FIB/LFIB, Nexthop-группы, ARP Adjacencies, IPv6 ND Tables, ACL итд</li>
    <li>Блоки преобразований (Action)</li>
    <li>Блок управления памятью (TM/MMU)</li>
    <li>Сборщик пакета (Deparser)</li>
    <li>SerDes</li>
    <li>Память для буферизации пакетов</li>
    <li>Блок, реализующий MAC</li>
    <li>Чип PHY</li>
    <li>Физические порты/трансиверы</li>
</ul>

<img src="https://fs.linkmeup.ru/images/articles/buffers/device_architecture_full.svg" width="800">
Крупными мазками: оптический или электрический сигнал попадает на порт (<b>Rx</b>), тот его передаёт на <b>PHY</b>. Модуль PHY реализует функции физического уровня и передаёт биты на входные пины PFE, где сигнал блоками <b>SerDes</b> преобразуется в удобоваримый для чипа вид. Блок <b>MAC</b> из потока битов восстанавливает Ethernet-кадр и передаёт его <b>парсеру</b>. Парсер отделяет необходимые ему заголовки и передаёт их на анализ следующему блоку <b>Match/Action</b>. Тот их исследует и применяет нужные действия - отправить на правильный порт, на CPU, энкапсулировать, дропнуть итд. Тело пакета всё это время хранилось в <b>буферах</b>, управляемых <b>MMU</b>, и теперь пришло время <b>Traffic Manager'у</b> проводить все обряды QoS. И потом процесс раскручивается в обратную сторону. Снова <b>Match/Action</b>. Потом собрать пакет с новыми заголовками (<b>Deparser</b>), преобразовать кадр в поток битов (<b>MAC</b>), сериализовать (<b>SerDes</b>), осуществить действия физического уровня (<b>PHY</b>) и передать через выходной порт (<b>Tx</b>) в среду.
<hr>

В простейшем случае вообще почти все блоки являются частью одного монолитного кристалла кремния. То есть они - продукт одного процесса печати на вафле.

Отдельные, составляющие чип компоненты, реализующие законченный набор функций, называются <a href="https://ru.wikipedia.org/wiki/IP-cores" target="_blank">IP-core</a> (не тот, что ты мог подумать, сетевой инженер!). То есть SerDes, MAC, TM - это всё отдельные IP-core. Зачастую они производятся сторонними компаниями, специализирующимися конкретно на данных компонентах, а потом встраиваются в микросхему. Особенно это касается SerDes - сложнейшей детали, в которую вендоры сетевых чипов не готовы вкладывать силы R&D. Один из крупных производителей SerDes - <a href="https://www.inphi.com/products/optical-phy/" target="_blank">Inphi</a>.

<img src="https://fs.linkmeup.ru/images/articles/buffers/monolitic_asic.png" width="800">
<i><a href="http://www.trex.fi/2017/Ralf-Korschner-The-March-of-Merchant-Silicon.pdf" target="_blank">Источник</a>.</i>

<img src="https://fs.linkmeup.ru/images/articles/buffers/rosetta.png" width="500">
<i>Монолитный чип Rosetta. <a href="https://fuse.wikichip.org/news/3293/inside-rosetta-the-engine-behind-crays-slingshot-exascale-era-interconnect/" target="_blank">Источник</a>.</i>

Другой распространённый вариант: в одном чипе сочетать несколько разных кристаллов с интерконнектом между ними.
Так, например, <a href="#SHALLOW_VS_DIPPER">off-chip память HBM</a> коммерческого производства выносится за пределы кристалла сетевого ASIC:
<img src="https://fs.linkmeup.ru/images/articles/buffers/monolit_asic.png" width="400">

Под крышкой одного производительного чипа могут быть собраны несколько, так называемых, менее производительных чиплетов (chiplet), которые, объединённые в фабрику, дают бо́льшую пропускную способность:
<img src="https://fs.linkmeup.ru/images/articles/buffers/chiplets.png" width="400">

Для некоторых решений рядовая практика - вообще все ресурсы выносить за пределы сетевого ASIC'а:
<img src="https://fs.linkmeup.ru/images/articles/buffers/off_chip_resources.png" width="800">

В случае Juniper, кстати, их Trio - это не один ASIC - это их набор, каждый из которого реализует свои функции.

Но как бы ни был устроен сам чип, ему нужно общаться с миром. 
И поэтому на животике у него есть несколько тысяч пинов:
<img src="https://fs.linkmeup.ru/images/articles/buffers/pins.png" width="400">

Одни пины нужны для того, чтобы подключить к чипу интерфейсы.
Другие - чтобы подключиться к внешней памяти (CAM/TCAM/RAM), если она есть.
Третьи - к фабрике коммутации, если коробка модульная.

Два пина образуют <a href="https://linkmeup.ru/blog/401.html#DIFFPAIRS">дифференциальную пару</a> для передачи данных в одном направлении. То есть две пары пинов нужны для полнодуплексной передачи.

Вот так оно потом выглядит в программах для проектирования (для случая на порядок более простой микросхемы):
<img src="https://fs.linkmeup.ru/images/articles/buffers/designing_card.png" width="700">
<i><a href="https://linkmeup.ru/blog/401.html">Источник</a>.</i>

Теперь пришло время разобраться с тем, что же такое загадочный SerDes. Нет, это не ножки на микросхеме.
<hr>
<a name="SERDES"></a>
<h3>SerDes</h3>
Если коротко - то это блоки (<a href="https://ru.wikipedia.org/wiki/IP-cores" target="_blank">IP-core</a>) сетевого ASIC'а, которые позволяют получить сигнал с пинов и, наоборот, передать его туда.

Теперь с этимологией. Аналогично "модему" и "кодеку", ставшим уже такими родными в кириллическом написании, SerDes составлен из двух слов: <b>Serializer-Deserializer</b>. Так чего же он сериализует и десериализует?

Всё дело в скорости работы сетевых чипов. Независимо от их типа (ASIC, NP, CPU) - их частота находится в пределах сотен Мгц - единиц Ггц. А частота передачи данных с порта 10Гб/с - 10 Ггц (100 Гбит/с = 4х25ГГц). Соответственно, каким-то образом нужно понизить частоту внутри чипа. И как раз это достигается тем, что сигнал из пары вводных пинов распараллеливается на множество внутренних линий - десериализуется.
В обратную сторону - сигнал с нескольких линий нужно сериализовать в пару пинов.

Блоки SerDes всегда являются составными частями кристалла сетевого чипа.

<img src="https://fs.linkmeup.ru/images/articles/buffers/serdeses.jpg" width="400">
<i><a href="https://www.design-reuse.com/news/44362/esilicon-7nm-ip-networking-platform.html" target="_blank">Источник</a>.</i>

<img src="https://fs.linkmeup.ru/images/articles/buffers/serdes_inside.png" width="500">
<i><a href="http://www.trex.fi/2017/Ralf-Korschner-The-March-of-Merchant-Silicon.pdf" target="_blank">Источник</a>.</i>

Один SerDes - это 4 пина на пузике асика - два для Tx, два для Rx.
Скорость одного SerDes'а - величина скачкообразно растущая с годами . Наиболее распространённые сегодня - это 10Гб/с и 28Гб/с. Но в скором будущем датацентровый масс-маркет начнут заполонять устройства с 56Гб/с SerDes и даже со 112Гб/с.

Выглядит довольно сложным. Для чего же вообще устраивать эту сериальную вакханалию, а не сделать просто пинов по числу реальных линий в чипе?

<h4>Зачем?</h4>
Ну, давайте прикинем, спайн-коммутатор с 64х100Гб/с портами несёт под кожухом ASIC ёмкостью 6,4 Тб/с.
Если каждые 4 пина чипа могут обеспечить 28Гб/с в полном дуплексе, значит, на нём должно быть 64*4*4=1024 пинов.
Это уже как минимум 32х32 пинов на 40 см^2, не считая питания и земли. И они там сидят довольно плотненько. Легко ли будет кратно нарастить их количество?

Однако проблема не только и не столько с количеством пинов.
Тенденция к серийным интерфейсам намечается <a href="https://www.design-reuse.com/articles/10541/multi-gigabit-serdes-the-cornerstone-of-high-speed-serial-interconnects.html" target="_blank">уже давно</a>.
На смену периферийным параллельным портам пришли серийные (USB на смену параллельному)
На смену IDE - SATA (Serial ATA)
На смену SCSI - SAS (Serial SCSI)
На смену PCI - PCI Express

Это жжж неспроста. Ведь казалось бы, чем больше проводов, тем больше данных можно передать за единицу времени?
На самом деле нет - при параллельной передаче с повышением скорости всё острее и острее встают вопросы синхронизации между этими самым проводами. Схемотехники даже связанные дорожки на платах <a href="https://linkmeup.ru/blog/401.html#DIFFPAIRS" target="_blank">проектируют так</a>, чтобы они были максимально одинаковой длины.
В какой-то момент задача усложнилась настолько, что дальнейшее развитие пошло по увеличению полосы пропускания обычной дифф-пары вместо параллелизма. В частности для 100Гб/с другого варианта просто не существует. 

<h4>Модуляция</h4>
То, каким образом множество параллельных сигналов укладывается в один, зависит от метода модуляции.
Для SerDes с пропускной сопособностью 10Гб/с и 28Гб/с используется <b>NRZ</b> - <a href="https://en.wikipedia.org/wiki/Non-return-to-zero" target="_blank">Non-Return-to-Zero</a>. 
С ним же <a href="https://www.nextplatform.com/micro-site-content/taking-closer-look-rambus-56-gbps-multi-protocol-serdes-phy/" target="_blank">добились</a> и 56Гб/с. Но всё же стандартом <i>de facto</i> для 56Гб/с и <i>de iure</i> для 112Гб/с является <b>PAM4</b> - <a href="https://blogs.cisco.com/sp/pam4-for-400g-optical-interfaces-and-beyond-part-1" target="_blank">4 -level Pulse Amplitude Modulation</a>.
Есть и <a href="http://www.ieee802.org/3/ad_hoc/ngrates/public/17_05/sun_nea_01a_0517.pdf" target="_blank">ленивые пессимистичные взгляды</a> в сторону PAM8.

Итого, учитывая современные реалии (NRZ), для того, чтобы запитать данными интерфейс 100Гб/с нужно подвести к нему 4 SerDes'а по 28Гб/с (или 16 дорожек). Отсюда и берётся "лейновость" 100Ж-портов: 4 лейна - это 4 канала по 28Гб/с.

И это то, что позволяет 1х100Ж порт разбить на 4х25Ж с помощью гидры.
<img src="https://fs.linkmeup.ru/images/articles/buffers/breakout.png" width="500">

В случае PAM4 для 100Ж нужно только 2 SerDes'а по 56Гб/с, то есть два лейна.

<h4>GearBox'ы</h4>
Сложности с переходом на новые методы модуляции заключаются в том, что устройства на разных сторонах должны использовать одинаковые, либо нужно ставить дополнительные конвертеры. То есть просто подключить сотками коммутатор с PAM4 к NRZ не получится.

Но когда индустрия бросала своих участников, не предлагая им решений? Для того, чтобы устройства с разными модуляциями могли взаимодействовать друг с другом, изобрели коробки передач, которые из малого количество высокоскоростных линий делают много помедленнее и наоборот.
Так, в новейшие коммутаторы, выпускаемые сегодня, <a href="https://www.marketwatch.com/press-release/broadcoms-industry-leading-pam-4-phy-shipments-surpass-1-million-ports-2018-09-20" target="_blank">ставят дополнительные чипы</a>, чтобы их можно было использовать в сети с более старым оборудованием.

Использование гирбоксов также упростит вендорам и переход на 400G - не придётся менять ASIC - достаточно заменить/убрать гирбокс.
<hr>

<a name="PHY"></a>
<h3>PHY</h3>
Этот зверь тоже по-своему интересен.
Его задачи незамысловаты:
<ul>
    <li>Конвертация сигнала между средами (оптика-медь), если это нужно</li>
    <li>Восстановление битов из сигналов и наоборот</li>
    <li>Коррекция ошибок</li>
    <li>Синхронизация</li>
    <li>И другие задачи физического уровня.</li>
</ul>

<i>Если хочется знать больше, и не пугают забористые тексты со страшными картинками: <a href="https://www.intel.com/content/dam/www/public/us/en/documents/white-papers/phy-interface-pci-express-sata-usb30-architectures-3-1.pdf" target="_blank">PHY Interface for PCI Express, SATA, USB 3.1, DisplayPort, and Converged IO Architectures</a>.</i>

Что действительно любопытно и достойно обсуждения - так это его расположение.
Если порт медный - RJ45, то чип PHY - это ASIC, установленный на плате.
<img src="https://fs.linkmeup.ru/images/articles/buffers/phy.png" width="400">

Если порт оптический, то в подавляющем большинстве случаев эти функции возьмёт на себя DSP PHY, встроенный в трансивер (та самая штука, называемая нами модулем и вставляемая в дырку в коммутаторе).
<img src="https://fs.linkmeup.ru/images/articles/buffers/dsp_phy.png" width="500"> 
<i><a href="https://www.inphi.com/products/optical-phy/" target="_blank">Источник</a>.</i>
<a name="SILICON_PHOTONICS"></a>
Однако тенденции последних лет - это <b>Silicon Photonics</b>. 

Самый производительный коммерческий чип сегодня выдаёт 25,6 Тб/с. Это серьёзнейший инженерный вызов разработчикам. И нет никаких оснований полагать, что гиперскейлеры и экзаскейлеры умерят свои аппетиты и решат остановиться на этом. Скорость будет расти.
Чип PHY находится на трансиверах, а SerDes - на кристалле сетевой микросхемы. Сигнал между ними идёт по электропроводящей среде - по металлической дорожке. С увеличением скоростей растёт и конструктивная сложность и потребляемое электричество. Рано или поздно (скорее, рано) мы во что-нибудь упрёмся.

В случае silicon photonics микросхема PHY переносится внутрь самого чипа коммутации. В кристалл "встраиваются" фотонные порты, позволяющие осуществлять коммуникации между чипами на скорости света через оптическую среду. 
<img src="https://fs.linkmeup.ru/images/articles/buffers/sip.jpg" width="600">
<i><a href="https://seekingalpha.com/article/4276568-important-development-of-this-century" target="_blank">Источник</a>.</i>

Идея не новая, и только ожидавшая своего времени, а именно, когда технологии достигнут нужного уровня зрелости.
Проблема была в том, что материалы и процессы, используемые для производства фотонных чипов, были фундаментально несовместимы с процессом производства кремниевых чипов - <a href="https://ru.wikipedia.org/wiki/%D0%9A%D0%9C%D0%9E%D0%9F" target="_blank">CMOS</a>.

Из возможных альтернативных решений: установка на плату отдельного чипа, преобразующего электрический сигнал в оптический, или его установка внутрь сетевого чипа, но не на сам кристалл (всё ещё требует конвертации среды).

<img src="https://fs.linkmeup.ru/images/articles/buffers/sip_options.jpg" width="500">

Но эта технологическая плотина смыта упорными разработками в этом направлении, и в скором будущем микроэлектронику ждут большие изменения. 

Весьма <a href="https://seekingalpha.com/article/4276568-important-development-of-this-century" target="_blank">занимательная статья</a> с историей вопроса и сегодняшними реалиями.

<blockquote>
    Кстати, был у нас в <a href="https://linkmeup.ru/blog/164.html">гостях Compass EOS</a>, которые разработали co-packaged optics ещё до того, как это стало модным. Но, увы, они настолько опередили своё время, что оказались в тот момент никому не нужны. И постигла их ужасающе печальная судьба быть купленным не то Ростелекомом, не то Роснано. Впрочем, возможно, история звучала совсем иначе :).
</blockquote>

<blockquote>
    И прямо во время написания этой статьи 5-го марта 2х20 Intel <a href="https://newsroom.intel.com/news/intel-demonstrates-industry-first-co-packaged-optics-ethernet-switch/" target="_blank">опубликовал в своём блоге новость</a> о том, что они продемонстрировали первый свитч, в котором им удалось интегрировать свой интеловский silicon photonics в барефутовский Tofino2.

    <img src="https://fs.linkmeup.ru/images/articles/buffers/intel_sp.jpg" width="600">
    <i><a href="https://newsroom.intel.com/news/intel-demonstrates-industry-first-co-packaged-optics-ethernet-switch/" target="_blank">Источник</a>.</i>
</blockquote>
<hr>
Напоследок хочется немного времени посвятить прям совсем кишочкам, скрытым под металлической крышкой.

<a name="PACKAGING"></a>
<h3>Packaging и Advanced Packaging</h3>
<b>Packaging</b> (корпусирование) - это процесс упаковки кристалла в корпус, который защитит его от физических повреждений и коррозии.

<img src="https://fs.linkmeup.ru/images/articles/buffers/packaging_fanout.png" width="800">
<i>Корпусированный набор чипов. <a href="http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf" target="_blank">Источник</a>.</i>

Я честно предпринял попытку разобраться в этом вопросе, но уже на втором часе чтения стало понятно, что, если хоть немного глубже общих понятий погружаться, то это будет требовать ещё одной статьи такого же размера, чтобы не прослыть дилетантом.

Когда-то давно, внутри одной микросхемы на плате был один кристалл. 
Даже не так - когда-то давно в микросхеме было несколько полупроводниковых элементов.
<img src="https://fs.linkmeup.ru/images/articles/buffers/first_ic.jpg" width="600">
<i>Прототип первой интегральной схемы. Джэк Килби. <a href="https://jessalapulapu.wordpress.com/2015/07/29/history-of-transistors-2/amp/" target="_blank">Источник</a>.</i>

Нужно две микросхемы - ставим их рядом, соединяем дорожками.
<img src="https://fs.linkmeup.ru/images/articles/buffers/ics.jpg" width="600">
<i><a href="https://ru.wikipedia.org/wiki/Печатная_плата" target="_blank">Источник</a>.</i>

Нужно много-много микросхем - делаем большие платы или собираем платы в несколько слоёв.
<img src="https://fs.linkmeup.ru/images/articles/buffers/2_layers.jpg" width="800">

Со временем транзисторы становились меньше, а микросхемы сложнее - внутри одного кристалла могли совмещаться несколько логических блоков - это были первые SoC - System On Chip - ЦПУ+Память+какие-нибудь специфические задачи. Но сильно много туда всё равно не засунешь.

<img src="https://fs.linkmeup.ru/images/articles/buffers/soc.jpg" width="600">
<i>SoC Apple A6. <a href="https://arstechnica.com/gadgets/2013/04/the-pc-inside-your-phone-a-guide-to-the-system-on-a-chip/2/" target="_blank">Источник</a>.</i>

Потом научились, нарезав вафли на отдельные кристаллы, каждый из них запаковывать в отдельный пластиковый пакет, ставить один на другой и корпусировать вместе.
Толщина таких бутербродов получалась большой - заметно больше, чем толщина ядра. 

Что сделало возможными семимиллиметровые телефоны - так это <b><a href="https://en.wikipedia.org/wiki/Wafer-level_packaging" target="_blank">Wafer-Level Packaging</a></b> (<b>WLP</b>) или ещё это называют <b>Advanced Packaging</b> - технологии, позволяющие на одной вафле делать несколько микросхем и связывать их друг с другом.
Сюда относятся: 2D, <a href="https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/2-5d-ic/" target="_blank">2.5D</a>, <a href="https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/3d-ics/" target="_blank">3D</a>, <a href="https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/fan-outs/" target="_blank">Fan-Out</a>, 2.1D итд.

<img src="https://fs.linkmeup.ru/images/articles/buffers/chip_diversity.png" width="800">
<i>Неполное многообразие способов компоновки. <a href="http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf" target="_blank">Источник</a>.</i>

Каждый отдельный чип называется <b>чиплетом</b> (<b>chiplet</b>). 
Отличаются технологии Advanced Packaging'а друг от друга расположением чиплетов (рядом или один на другом), наличием и отсутствием <a href="https://en.wikipedia.org/wiki/Interposer" target="_blank">интерпозера</a>, материалом интерпозера (кремний, стекло, органика), видом электрических связей между кристаллами (металлические дорожки или <a href="https://en.wikipedia.org/wiki/Through-silicon_via" target="_blank">TSV</a>) и массой других.
Суть их всех в том, что такая более плотная компоновка позволяет уменьшить размер, увеличить количество шин передачи данных, а соответственно и пропускную способность, значительно сократить энергопотребление и тепловыделение, отказавшись от длинных металлических дорожек.

Зачем я вообще в это решил копнуть? Во-первых, теперь немного понятнее становится что такое co-packged optics из предыдущего параграфа - это чиплет, реализующий оптический интерфейс, упакованный по одной из этих схем внутрь чипсета с ASIC'ом.
А, во-вторых, дальше я буду рассказывать о памяти и буферах. Также я скажу о том, что каждый коммутационный ASIC обладает небольшим объёмом встроенной памяти - On-Chip Buffer. 
Она является составной частью асика коммутации.

<img src="https://fs.linkmeup.ru/images/articles/buffers/buffer_memory.png" width="600">

Однако в некоторых случаях в помощь к ней добавляют объёмную внешнюю память, в которой пакеты будут храниться, если они не помещаются во встроенную. И пока это была какая-нибудь GDDR5, вынесенная отдельно на печатной плате в виде самостоятельного чипа, всё было понятно.
<img src="https://fs.linkmeup.ru/images/articles/buffers/gddr5.jpg" width="540">
<i>Своего родного сетевого не нашлось, но вот тут карточка от Энвидии с вынесенными GDDR5.</i>

Но сегодня, с появлением WLP, когда под одной крышкой собраны и логика и память, границы начинают размываться. Некоторые вендоры спекулируют тем, что внешняя память co-packaged с коммутационным ASIC'ом, и утверждают, что она On-Chip.

Так, например, выглядит 2.5D корпусирование, где один чиплет соединён с другим через кремниевый интерпозер:

<img src="https://fs.linkmeup.ru/images/articles/buffers/25d.png" width="800">
<i><a href="http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf" target="_blank">Источник</a>.</i>

2.5D - это развитие классического подхода 2D. Оно всё ещё требует дорогостоящего выхода за пределы чиплета и прохода по длинным металлическим дорожкам. И кроме того обладает сравнительно невысокой пропускной способностью, ограничивающей максимальную скорость, на которой может работать чип в условиях, близких к перегрузкам.

Другой вариант - это уже 3D WLP:

<img src="https://fs.linkmeup.ru/images/articles/buffers/3d_3d.jpg" width="600">
<i>Ну красивая же картинка? Я просто не удержался от того, чтобы вставить её. <a href="https://habr.com/ru/post/379709/" target="_blank">Источник</a>.</i>

Вот "более настоящая" схема устройства чипа Broadcom Jericho2. Здесь несколько чиплетов памяти HBM стекированы один на другой по технологии 3D, а сам чип коммутации с этим блоком внешней памяти взаимодействует через интерпозер.

<img src="https://fs.linkmeup.ru/images/articles/buffers/chipset_die.png" width="800">

А вот совсем уж настоящее фото чипсета Juniper ZX EXPRESS, совмещающего память и ASIC под одной крышкой:
<img src="https://fs.linkmeup.ru/images/articles/buffers/zx_asic.png" width="500">
<i><a href="https://senetsy.ru/upload/juniper-summit-2019/New_in_Routing_and_%20Switching_Andrey_Pinaev_Juniper.pdf" target="_blank">Источник</a>.</i>

<b>HBM - High Bandwidth Memory</b> - как раз и является High Bandwidth благодаря очень широким шинам взаимодействия между плотно скомпонованными чиплетами.

Расположенные друг над другом они соединены через <b>TSV</b> - <b>Through-Silicon Via</b> - это микроскопические проходные отверстия в кристаллах, залитые металлом (например, вольфрамом), которые позволяют чипам общаться друг с другом. Они значительно короче линий в интерпозере, что позволяет их сделать гораздо более эффективными.

<img src="https://fs.linkmeup.ru/images/articles/buffers/tsvs.png" width="600">
<i>TSV. <a href="http://chipworksrealchips.blogspot.com/2014/10/?m=1" target="_blank">Источник</a>.</i>

HBM весьма уверенно пробивает себе дорогу сегодня в мир <a href="#SHALLOW_VS_DIPPER">Deep-Buffer</a> коробок.

Кстати по такой же 3D-технологии корпусирования была создана память <b>HMC</b> - <b>Hybrid Memory Cube</b>. Это бутерброд из склеенных друг с другом плашек DRAM, пронизанных TSV.

<img src="https://fs.linkmeup.ru/images/articles/buffers/hmc.png" width="800">
<i><a href="https://habr.com/ru/post/333556/?fl=ru" target="_blank">Источник</a>.</i>

HMC - это коммерческая память производства Micron, от которой ныне отказались в пользу HBM и GDDR6.

Считать ли такую компоновку действительно On-Chip или нет - вопрос открытый, но складывается мнение, что в будущем необходимая от ASIC'а скорость коммутации будет расти всё равно быстрее, чем пропускная способность интерфейса до пусть даже лежащего плотно на ней чиплета HBM.

В чуть более узком, коммутационном смысле, под чиплетами могут иметься в виду составные части сетевых чипсетов, в которых высокая пропускная способность достигается не более производительным кристаллом, а набором нескольких менее производительных чиплетов, соединённых друг с другом через внутреннюю фабрику. 
Бродком, кажется, считает это малодушием, продолжая изготавливать свои ультра-производительные чипы на монолитном кристалле. 

<img src="https://fs.linkmeup.ru/images/articles/buffers/bcm_vs_chiplets.jpg" width="600">
<i><a href="https://www.nextplatform.com/2019/12/12/broadcom-launches-another-tomahawk-into-the-datacenter/" target="_blank">Источник</a>.</i>


<b>Дальнейшее чтиво:</b>
<ul>
    <li><a href="https://www.mccoycomponents.com/blog/view/understanding-chiplet-in-one-article" target="_blank">Understanding chiplet in one article</a></li>
    <li><a href="https://beta.electronicproducts.com/Packaging_and_Hardware/Device_Packaging/Advanced_packaging_five_trends_to_watch_in_2017.aspx#" target="_blank">Advanced packaging: five trends to watch in 2017</a></li>
    <li><a href="http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf" target="_blank">Fan Out – Simple to Complex</a></li>
</ul>
<hr>

Теперь от вещей мирских к тому, сколько кругов пакет проходит в чипе.

<a name="LOGICAL_ARCHITECTURE"></a>
<h2>Логическое устройство</h2>
Типичный сетевой ASIC представляет из себя конвейер, по которому пакет передаётся от входного интерфейса к выходному, а по пути с ним случаются приключения. Английский термин для этого - Pipeline.

Хотя с виду и не скажешь:
<img src="https://fs.linkmeup.ru/images/articles/buffers/broadcom_chipset.png" width="600">

В самом общем виде Pipeline выглядит так:
<img src="https://fs.linkmeup.ru/images/articles/buffers/pipeline.png" width="800">
<i><a href="https://platformlab.stanford.edu/Seminar%20Talks/programming_line_rate_switches.pdf" target="_blank">Источник</a></i>.

Пакет проходит через все стадии как минимум один раз, но для реализации сложных действий, вроде дополнительной инкапсуляции (VXLAN), может отправиться повторно.

<a name="PARSER"></a>
<h3>Parser</h3>
Сначала на вход попадает пакет с неизвестным набором заголовков.
Парсер разбирает все заголовки, отделяя их от собственно данных. 
Если это L2-коммутатор, то его заинтересует только заголовки Ethernet и VLAN.
Если это MPLS-коммутатор, он заглянет в MPLS заголовки.
Для L3 соответственно IPv4 и IPv6.
Если это VXLAN-терминатор, ему понадобится UDP и собственно заголовок VXLAN.
Для целей ECMP и ACL, парсер заглянет в UDP/TCP.

Строго говоря, на какие заголовки и какие поля в них надо смотреть, определяет фантазия разработчика.
Сколько заголовков забрать? Как правило парсер вынимает фиксированное для чипа значение байтов от пакета и разделывает уже их. И это значение является одним из <a href="https://fs.linkmeup.ru/images/articles/buffers/crazyencap.jpg" target="_blank">ограничений чипа</a>.

Почему парсинг заголовков задача нетривиальная рассказывается в совместном исследовании Стэнфорда и Майкрософта: <a href="http://klamath.stanford.edu/~nickm/papers/ancs48-gibb.pdf" target="_blank">Design Principles for Packet Parsers</a>.

<a name="PREINGRESS_ANGINE"></a>
<h3>Pre-Ingress processing</h3>
Иногда логически выделяют этот блок, который совершает действия, не являющиеся ни парсингом, ни как таковым лукапом - он кладет пакет в нужный VRF, ставит внутренний Traffic Class итд.

<a name="IMOCHACTION"></a>
<h3>Ingress Match-Action</h3>
Когда парсер, разобрался с чем он имеет дело, он передаёт заголовки дальше - в модули Match-Action.
Здесь происходит lookup. Для L2 поищем MAC'и, для L3 - прошерстим FIB, для MPLS - просмотрим в LFIB.
И здесь же принимается решение, что с пакетом делать дальше: доложить CPU, пропустить/дропнуть, побалансировать, в какой порт отправить, какие заголовки навесить, с каким приоритетом внутри чипа обработать, полисить ли/шейпить ли его итд.

Собственно действие записано в той же таблице, в которой происходит lookup.

Это если коротко. 
А если чуть подлиннее, то:

<h4>L2 short pipeline</h4>
Приходящий L2-пакет всегда ассоциируется с VLAN. Тег VLAN проверяется через <b>VLAN Lookup Table</b>.
Если VLAN lookup успешен, просматриваются таблицы: <b>VLAN STP</b>, <b>VLAN Port Bitmap</b>, <b>Port Filtering Mode</b> (PFM).
Если же тег неверный, то пакет сбрасывается (или нет).
После пакет проходит стандартную обработку: запомнить SRC MAC, посмотреть в таблице DST MAC, - но при этом могут быть применены дополнительные флаги, например, отправить на CPU unknown sender.    

<h4>L3 short pipeline</h4>
Если DST MAC является MAC'ом самого устройства, то процессинг передается в L3 модуль.
Следующий шаг - Destination Lookup. Сначала используется <b>L3 Table Lookup</b>, в этой таблице как правило directly attached хосты. 
Если адрес найден, то выдается index в <b>L3 Interface Table</b>, в котором выходной порт, MAC, VLAN.
Если же в L3 table не найден адрес, то делается LPM поиск (Longest Prefix Match). Результат такого поиска - index в L3 Table Lookup таблице, который должен использоваться для форвардинга. После удачного поиска, чип поменяет SA/DA/VID пакета (L2), посчитает FCS, поменяет TTL и IP checksum.     


<a name="TM"></a>
<h3>Traffic Manager + MMU</h3>
Может также называться Buffer Manager.
В этом блоке происходят следующие операции:
<ul>
    <li>Постановка пакетов в очередь</li>
    <li>Их хранение (буферизация)</li>
    <li>Контроль перегрузок</li>
    <li>Диспетчеризация </li>
    <li>Репликация</li>
</ul>

Он состоит из двух частей - MMU и TM. Первый отвечает за управление памятью и буферами, второй - за QoS и мультикаст.

<b>MMU</b> - Memory Management Unit - компонент чипа, который управляет физической памятью. 
Одна из его функций аналогична MMU (блоку управления памятью) обычного компьютера - доступ приложений к физической памяти и её защита.
Но список его обязанностей гораздо шире, поскольку заточен он на работу именно с пакетами. Он отслеживает как память распределяется между интерфейсами и насколько она занята в каждый момент времени, можно ли поместить пакет в буфер, если да, то в какой, как разбить его на более мелкие ячейки, ну и, конечно, как его оттуда забрать.


<b>TM</b> - Traffic Manager - решает более высокоуровневые задачи - выделение очередей, помещение в них трафика, диспетчеризация, шейпинг, полисинг, управление перегрузками. В общем, всё, что относится к QoS, а так же к мультикасту.
<blockquote>
    С мультикастом история, право, интересная (как всегда). Репликацией мультикастовых пакетов занимается блок TM. В модульных устройствах это происходит в два этапа: сначала на входном чипе создаётся столько копий, сколько выходных чипов должны получить этот пакет, а затем на выходных чипах ещё столько копий, сколько портов на этой плате должны его получить. Делается это для того, чтобы лишними копиями не загружать фабрику.
    Любопытный момент с буферизацией и контролем перегрузок: входной чип должен учитывать занятость выходного порта, прежде, чем отправлять пакет, потому что именно входная плата управляет <a href="#VOQ">VOQ</a>. Поскольку Traffic Manager оперирует не самими пакетами, а по сути информацией о них, то ему необязательно делать сразу копий по числу выходных портов, а достаточно записать об этом информацию в VOQ.
</blockquote>


MMU - это не совсем часть TM - это, скорее, два взаимодействующих друг с другом блока.

Память и буферизация на сетевых устройствах - это настолько масштабная тема, что ей я посвятил отдельную статью, которая выйдет на nag.ru прямо следом за этой. В ней мы разберёмся с устройством и архитектурой памяти, видами и расположением буферов, арбитражем и поднимем самый горячий вопрос современности - что лучше: большие и маленькие буферы.

В разговорах о буферах связка TM+MMU - одни из важнейших блоков ASIC'а (или внешний чип), поэтому к ним мы ещё вернёмся <a href="#BUFERA">ниже</a>.

<a name="EMOCHACTION"></a>
<h3>Egress Match-Action</h3>
Далее над заголовками пакетов могут быть совершены дополнительные акты - например, выходной ACL, туннельные инкапсуляции, сбор статистики итд.

<a name="DEPARSER"></a>
<h3>Deparser</h3>
К этому моменту на основе результатов обработки в блоках Match-Action сформирован список новых заголовков, и он может воссоединиться с телом  пакета. 
Сам пакет теперь готов в последний путь внутри этого чипа, чтобы выйти через выходной интерфейс.

Кроме того, здесь может собираться дополнительная статистика о длине пакетов и сообщаться блоку TM и зеркалироваться исходящий трафик.

Вышеуказанные стадии могут быть выполнены в пределах одного чипа, а могут быть и разнесены на разные.
Так, в случае single-chip-коробки - все они скомпонованы в один кусочек силикона, площадью с фотку на документы.
На модульных коробках Parser и Ingress Match-Action - это входной чип коммутации, Egress Match-Action и Deparser - выходной, TM стоит отдельно между чипом коммутации и фабрикой, и может быть разделён на Ingress и Egress. Кроме того в модульных устройствах могут существовать ещё и отдельные чипы Fabric Interface, которые разбивают пакеты на ячейки одного размера и отправляют в фабрику.

<hr>

<a name="PIPELINE"></a>
<h2>Pipeline</h2>
Пайплайном называется весь процесс доставки пакета от парсера до депарсера. 
Что хорошо - можно делать несколько Match-Action подряд, например, отлукапив сначала Ethernet, потом IP, потом ещё и TCP для <a href="https://linkmeup.ru/blog/482.html">ECMP</a>.

Что плохо - число этих действий строго ограничено - ASIC вещь достаточно детерминированная. 
Это ведёт к тому, что некоторые вещи становятся аппаратно невозможны. К примеру, на старых Trident'ах нельзя было сделать и VXLAN и IP lookup последовательно для одного пакета. Или в другой ситуации коробка у меня не могла снять метку, сделать рекурсивный IP-lookup и навесить две новые метки.

Однако у таких трудностей есть как минимум три решения:
    1) Второй чип. Тогда можно и разнести невозможные прежде операции на два этапа. И история знает такие решения.
    2) Рециркуляция. Многие чипы позволяют закольцевать выход чипа на вход и прогнать пакет дважды. Тогда на второй итерации ему можно задать уже другой набор Match-Action. Но за это придётся заплатить - удвоенной задержкой и уменьшенной полосой пропускания чипа. А ещё можно упереться и в пропускную способность самого рециркулятора.
    3) Купить другой чип... Другой коммутатор... Поменять работу...

<a name="PROGRAMMABLE_PIPELINE"></a>
<h2>Programmable Pipeline</h2>
В большинстве современных коммутаторов конвейер обработки пакетов запечён производителем в софт (если не в кремний) - он фиксирован и может быть изменён только вендором чипсета.
<blockquote>
    Не путать с Programmable ASIC. Программируемые микросхемы - уже давно реальность. Многие сетевые чипы - это ASIC с возможность программирования. Но эта возможность есть только у производителя микросхемы.
    Программируемый конвейер же - это возможность изменять логику работы чипа в определённых пределах, которую предоставляет производитель микросхемы покупателям.
</blockquote>

Не так давно появился Barefoot Tofino, у которого полностью программируемый Pipeline - с ним можно задавать совершенно любые условия для парсера, поля для Match и действия для Action - хоть калькулятор пишите, или распределённое хранилище на кластере коммутаторов.

На сегодняшний день выпускать сетевую микросхему на рынок без возможности программирования Pipeline'а, становиться плохим тоном.
Так, последние чипы Broadcom тоже уже <a href="https://www.broadcom.com/blog/trident4-and-jericho2-offer-programmability-at-scale" target="_blank">программируемы</a>.

Не то чтобы теперь каждый домовой оператор кинется переписывать себе пайплайны, нанимая студентов для разработки под <a href="https://www.hotchips.org/wp-content/uploads/hc_archives/hc29/HC29.20-Tutorials-Pub/HC29.20.1-P4-Soft-Net-Pub/HC29.21.100-P4-Tutorial.pdf">P4</a> или <a href="https://nplang.org/" target="_blank">NPL</a>, но это возможность, которая позволяет вендорам железа и крупным потребителям вроде гугла быть гораздо более гибкими. 
Так, например, если в вашей сети все линки p2p, то зачем вам  Ethernet? тратить на него такты ASIC'а ещё - просто выкидываем его.

Правда "можно всё запрограммировать" превращается в наших реалиях "придётся всё запрограммировать". На сегодняшний день готовых конструктивных блоков, вроде парсинга Ethernet, IP, подсчёта статистики итд - не существует - всё с нуля.
Если не использовать вендорские бинари, то весь Pipeline <b>придётся</b> написать самому. А если использовать, то ничего за пределами SDK не запрограммируешь.

Но на большинстве современных коммутаторов всё ещё фиксированный конвейер, который выглядит примерно так:
<img src="https://fs.linkmeup.ru/images/articles/buffers/single_pipeline_block.png" width="800">

<b>Дальнейшее чтиво:</b>
Cisco всё ещё делает классную документацию, а презентации с Cisco Live - кладезь технических сокровищ. Например, они рассказывают о бродкомовских чипах больше, чем сам Бродком (если, конечно, вы не подписали NDA кровью): <a href=" https://people.ucsc.edu/~warner/Bufs/BRKDCN-3734.pdf ">Cisco Nexus 3000 Switch Architecture</a>

Вот у P4 есть неплохое описание конвейера и его программируемости: <a href="https://www.hotchips.org/wp-content/uploads/hc_archives/hc29/HC29.20-Tutorials-Pub/HC29.20.1-P4-Soft-Net-Pub/HC29.21.100-P4-Tutorial.pdf">P4 Tutorial, Hot Chips 2017</a>.

Более фундаментальное и низкоуровневое описание <b>RMT</b> - Reconfigurable Match Tables, необходимых для возможности программирования: Forwarding Metamorphosis: <a href="https://www2.cs.duke.edu/courses/fall19/compsci514/papers/rmt-sigcomm2013.pdf" target="_blank">Fast Programmable Match-Action Processing in Hardware for SDN</a>.
<hr>


<a name="BUFERA"></a>
<h1>Память и буферы</h1>
Ну вот мы и добрались до ниточки, с которой клубок начал распутываться.

Всё, что было выше, касалось заголовков пакетов - они отделялись и подвергались алгоритмическим экзекуциям в пайплайне.
А где же прохлаждались их тела всё это время?

В сетевых чипсетах есть встроенная память (<b>OCB - On Chip Buffer</b>) как раз для хранения тел. Её размер в силу физических ограничений очень мал (до 100Мб), но для большинства задач - это разумный компромисс.

<img src="https://fs.linkmeup.ru/images/articles/buffers/buffer_memory.png" width="700">

<blockquote>
    Бывают <a href="https://www.nextplatform.com/2017/09/14/rare-peek-inside-400g-cisco-network-chip/" target="_blank">редкие исключения</a>, где встроенная память имеет больший размер.
    Но всегда были и будут сценарии, в которых нужна память гораздо большего объёма, в этом случае прибегают к использованию внешней относительно чипа коммутации памяти. Такие устройства называются Deep Buffer.
    И о них и вообще о компромиссах мало-много памяти поговорим <a href="#SHALLOW_VS_DIPPER">отдельно</a>.
</blockquote>

Таким образом на входе в чип парсер отделяет заголовки от тел, первые отдаёт на анализ в блок Match-Action, вторые - складывает в буфер.
На выходе новые заголовки пришивают к извлечённым обратно телам и отправляют на выход.
Будучи неоднократно обвинённым при рецензировании этой статьи, чувствую необходимость ещё раз повторить это: внутри чипа коммутации заголовки отделяются от тела пакета. В то время, как изначальные заголовки анализируются, помогают сделать лукап, уничтожаются, формируются новые, тело находится в одном месте физической памяти, не перемещаясь. Даже в тот момент, когда Traffic Manager выстраивает пакеты в очередь согласно их приоритетам, производит их диспетчеризацию и Congestion Avoidance, фактически он работает со внутренними временными заголовками, не двигая пакеты по памяти. 


Управляет доступом к физической памяти <b>MMU - Memory Management Unit</b>. Он довольно похож на MMU в компьютерах (по сути является <a href="https://en.wikipedia.org/wiki/Memory_management_unit">им</a>). Программа обращается к указателю, чтобы извлечь данные из памяти, MMU транслирует это в реальный адрес ячейки и возвращает данные. 

MMU занимается размещением пакетов в буферах, их извлечением или отбрасыванием. Он же контролирует разделение памяти на области (dedicated, shared, headroom, voq) и их загрузку.

За более верхнеуровневое управление очередями и перегрузками отвечает блок <b>TM - Traffic Manager</b>.


Есть два подхода к размещению тел в буферах: <b>Store-and-Forward</b> и <b>Cut-Through</b>.
<hr>

<a name="SFVSCT"></a>
<h2>Store-and-Forward vs Cut-Through</h2>
<b>SF - Store and Forward</b> предполагает, что чип сначала получает полностью пакет, сохраняет в буфере, а уже потом занимается вивисекцией.
После анализа заголовков пакет помещается в правильную выходную очередь.
Исторически это первый метод коммутации. Его преимущество в том, что он может, получив пакет целиком, проверить контрольную сумму и выбросить побитые.

<b>CT - Cut-Through</b>, напротив, сразу после получения первых нескольких десятков байтов пакета, позволяющих принять решение о его судьбе, отправляет его в выходную очередь, не дожидаясь его полной доставки.
Это позволяет сэкономить до нескольких микросекунд на обработке пакета внутри коробки, ценою, однако, отсутствия проверки целостности - ведь FCS-то в конце. Эта задача перекладывается на протоколы более высокого уровня (или на следующий хоп).

Такой режим используется для приложений, требующих ультра-коротких задержек.

<blockquote>
    К слову на сегодняшний день для коммутаторов 2-го уровня время обработки в пределах устройства порядка 200нс, 3-го - 250нс.

    Для коммутаторов 1-го уровня (фактически патч-панель) это время - около 5 нс.
</blockquote>

Многие производители сегодня по умолчанию устанавливают режим Cut-Through, поскольку ошибки на Ethernet сегодня явление сравнительно нечастое, а приложение обычно само может обнаружить проблему и запросить переотправку (или не запрашивать, кстати).

<b>Дальнейшее чтение</b>:
Весьма глубокий подкоп под режимы коммутации от циски: <a href="https://www.cisco.com/c/en/us/products/collateral/switches/nexus-5020-switch/white_paper_c11-465436.html">Cisco Nexus 5000 Series Switches</a>
<hr>

<a name="CONGESTIONS"></a>
<h2>Перегрузки: причины и места</h2>
Буфер нужен на сетевом устройстве не только для того, чтобы похранить тело пакета, пока его заголовки перевариваются в кишках чипа.
Как минимум нужно сгладить поток пакетов до скорости выходного интерфейса. Грубо говоря, пока один пакет сериализуется для передачи в интерфейс, второму нужно где-то подождать.
Для этой задачи обычно хватит совсем небольшой FIFO очереди. 
Другая важнейшая сетевая задача - перегрузки (congestion). Если в один интерфейс одновременно сваливается много пакетов, их тоже нужно сохранить.

Причём перегрузки - это наша повседневная легитимная реальность, а не что-то крайне редкое, что нужно перетерпеть и станет попроще.
Во времена коммутации каналов такой проблемы не стояло - для любой общающейся пары всегда было зарезервировано строго необходимое количество ресурсов.
Сегодня совершенно законно на порт может прийти больше трафика, чем тот готов сиюминутно пропустить.
<hr>

<a name="CONGESTION_REASONS"></a>
<h3>Причины перегрузок</h3>
Самая простая - из высокоскоростного интерфейса трафик должен слиться в более низкоскоростной - из <b>10G в 1</b>, например.
Другая причина, очень распространённая в сетях крупных ДЦ, особенно в тех, где развёрнуты кластеры Map-Reduce - это <b>Incast</b>. Это ситуация, в которой одна машина отправляет запрос на десятки/сотни/тысячи, а те все разом начинают отвечать, и пакеты стопорятся на узком интерфейсе в сторону машины-инициатора.
Более общий случай - трафик с нескольких входящих портов должен влиться в один исходящий - <b>Backpressure</b>.
Прочие типы всплесков трафика, которые ещё называют бёрстовыми или просто бёрстами (<b>Bursts</b>).


Поэтому однозначно нужно побольше памяти для буферизации. Но фактически это место, где пакеты обрастают задержкой.
Так на заре 1G буферизация вызывала массу головной боли у трейдеров, чьи приложения получали свой бесценный трафик с задержкой и джиттером.

И поэтому тут уже недостаточно везде FIFO. Это задача, во благо которой трудится <a href="https://linkmeup.ru/blog/365.html">QoS</a>.

Если случилась конгестия, то нужно иметь возможность требовательный к задержкам трафик, пропустить первым, чувствительный к потерям - не дропнуть, а наименее ценным пожертвовать. 
Ещё нужно уметь пополисить и пошейпить. 

Но в каком месте располагать эту память и где реализовывать QoS?
<hr>

<a name="CONGESTION_POINTS"></a>
<h3>Места возникновения перегрузок</h3>
Их по большому счёту 4: 
<ol>
    <li><b>на входном чипе</b> - если со стороны интерфейсов на него поступает больше, чем он способен обработать.</li>
    <li><b>на фабрике коммутации</b> (если коробка модульная) - если линейные карты пытаются отправить на фабрику больше, чем она способна обработать.</li>
    <li><b>на выходной линейной карте</b>, если фабрика пытается передать на линейную карту больше, чем её чип способен обработать</li>
    <li><b>на выходном интерфейсе</b> - если чип шлёт в интерфейс больше, чем тот способен сериализовать.</li>
</ol>

<img src="https://fs.linkmeup.ru/images/articles/buffers/congestion_points.svg" width="600">

Но никто не хочет бороться с перегрузками в четырёх местах.
Поэтому обычно
А) Чип делают такой производительности, чтобы он смог обработать весь трафик, даже если тот начал одновременно поступать со всех портов на этой линейной карте. Поэтому для устройства со 128 портами 100Гб/с используется чип с производительностью 12,8Тб/с.
Очевидно бывают и исключения. Тогда или имеем непредсказуемые потери, или (чаще) невозможность использовать часть портов.
Б) Фабрику так же делают без переподписки, чтобы она могла провернуть весь трафик, который пытаются в неё передать все линейные карты, даже если они делают это одновременно на полной скорости. Таким образом не нужно буферизировать трафик и перед отправкой на фабрику. Более того, её приходится делать не просто равной сумме пропускных способностей входных/выходных интерфейсов, а больше - там ведь помимо самих пакетов передаются ещё метаданные.
В) Управление перегрузками на выходном чипе и выходном интерфейсе сводят в одно место.

<blockquote>
    На самом деле фабрика без передподиски (или неблокируемая) - это та ещё спекуляция, к которой нередко прибегают маркетологи. 
    Для некоторых сценариев, например, <a href="#CIOQ">CIOQ</a> даже со speedup фабрики в пару раз от необходимого есть строгие результаты, показывающие, при каких условиях она будет неблокируемой.
    Можно почитать у достопочтенных выпускников MIT и Стэнфорда: <a href="http://yuba.stanford.edu/~nickm/papers/CSL-TR-97-738.pdf" target="_blank">On the speedup required for combined input and output queued switching</a>.
</blockquote>

<hr>

<a name="BUFFER_ARCHITECTURE"></a>
<h2>Архитектура буферов</h2>
И вот тут на сцену выходит TM - Traffic Manager, который реализует функции QoS (и некоторые другие).
Он может быть частью чипа коммутации, а может быть отдельной микросхемой - для нас сейчас важно то, что он заправляет буферами.

Буфер - это с некоторыми оговорками обычная память, используемая в компьютерах. В ней в определённой ячейке хранится пакет, который чип может извлечь, обратившись по адресу. 

Любой сетевой ASIC или NP обладает некоторым объёмом встроенной (on-chip) памяти (порядка десятков МБ).
Так называемые Deep-Buffer свитчи имеют ещё внешнюю (off-chip) память, исчисляемую уже гигабайтами.
И той и другой управляет модуль чипа - MMU.

В целом для нас пока местонахождение не имеет значения - взглянем на это <a href="#SHALLOW_VS_DIPPER">попозже</a>. Важно то, как имеющейся памятью чип распоряжается, а именно, где и какие очереди он создаёт и какие <a href="https://en.wikipedia.org/wiki/Active_queue_management" target="_blank">AQM</a> использует. 

И тут практикуют:

<ul>
    <li><a href="#CROSSBAR">Crossbar</a></li>
    <li><a href="#SHARED_BUFFER">Shared Buffer</a></li>
    <li><a href="#OQ">Output Queuing</a></li>
    <li><a href="#IQ">Input Queueing</a></li>
    <li><a href="#CIOQ">Combined Input and Output Queueing</a></li>
    <li><a href="#VOQ">Virtual Output Queueing</a></li>
</ul>
<hr>

<a name="CROSSBAR"></a>
<h3>Crossbar</h3>
Идея в том, чтобы для каждой пары (входной интерфейс - выходной интерфейс) выделить аппаратный буфер.
<img src="https://fs.linkmeup.ru/images/articles/buffers/crossbar.png" width="500">

Это, скорее, умозрительный эксперимент, потому что в плане сложности, стоимости реализации и эффективности это проигрышный вариант.
<hr>

<a name="SHARED_BUFFER"></a>
<h3>Shared Buffer</h3>
По числу существующих в мире коробок этот вариант, однозначно, на первом месте. 

<img src="https://fs.linkmeup.ru/images/articles/buffers/shared_buffer.png" width="500">

Используется Shared Buffer на немодульных устройствах без фабрики коммутации, в которых установлен один чип (обычно, но может быть больше).

Аппаратно - это память (обычно SRAM), встроенная прямо в чип - она так и называется <b>on-chip</b> (OCB). Много туда не засунешь, поэтому объём до 100 МБ.
Зачастую это единственная память, которая в одночиповых устройствах используется для буферизации.
Пусть, однако, эта кажущаяся простота не вводит вас в заблуждение - для того, чтобы в десятки мегабайтов поместить трафик сотни портов 100Гб/с, да ещё и обеспечить отсутствие потерь, за ними должны скрываться годы разработок и нетривиальная архитектура.
А так оно и есть - я чуть ниже неглубоко вас окуну.

Итак, есть соблазн эту память взять и просто равномерно разделить между всеми портами. Такой статический дизайн имеет право на жизнь, но сводит на нет возможность динамически абсорбировать всплески трафика.

Гораздо более привлекательным выглядит следующий вариант:

<a name="DEDICATED"></a>
<h4>Dedicated + Shared</h4>
Из доступной памяти каждому порту выделяется определённая небольшая часть - это <b>Dedicated Buffer</b>. За каждым портом кусочек памяти законодательно закреплён и не может быть использован другими портами. То есть при любых обстоятельствах у порта будет свой защищённый кусочек. Минимальный размер Dedicated Buffer где-то настраивается, где-то нет. Но лучше без основательного понимания в дефолты не лезть.
Доля каждого порта в абсолютных цифрах очень маленькая - порядка единиц кБ.
Гарантируемый минимум выделяется для хранения как входящих пакетов, так и выходящих.

Остальная часть памяти как раз общая - <b>Shared Buffer</b> - может быть использована любым портом по мере необходимости. Из неё динамически выделяются куски для тех интерфейсов, которые испытывают перегрузку. 
Например, если чип пытается на один из интерфейсов передать больше трафика, чем тот способен отправлять в единицу времени, то эти пакеты сначала заполняют выделенный для этого порта буфер, а когда он заканчивается, автоматически начинают складываться в динамически выделенный буфер из общей памяти. Как только все пакеты обработаны, память освобождается.
Под общий буфер может быть отдано 100% той памяти, что осталась после вычитания из неё выделенных для портов кусочков (Dedicated). Но она так же может быть перераспределена - за счёт общего буфера можно увеличить выделенные. Так, если выделить 80% под Shared, то оставшиеся 20% равномерно распределятся по Dedicated.

Наличие Shared Buffer'а решает огромную проблему, позволяя сглаживать всплески трафика, когда перегрузку испытывает один или несколько интерфейсов.

Однако вместе с тем за общую память начинаются соревноваться разные порты одновременно. И серьёзная перегрузка на одном порту может вызвать потери на другом, которому нужно было всего лишь несколько килобайтов общей памяти, чтобы не дропнуть пакет.
Одним из способов облегчить эту ситуацию является увеличение выделенных буферов за счёт уменьшения общего.
Но это всегда зона компромиссных решений - сокращая размер общей памяти, мы уменьшаем и объёмы всплесков, которые чип может сгладить.
Кроме того <a href="#LLLL">Lossless трафик</a> требует к себе ещё более щепетильного отношения.

Поэтому зачастую, помимо Dedicated и Shared буферов, резервируют ещё <b>Headroom buffers</b>.

<a name="HEADROOM"></a>
<h4>Headroom buffers</h4>
Это последний способ сохранить пакеты, когда даже общий буфер уже забит. Естественно, он тоже отрезается от общей памяти, поэтому на первый взгляд выглядит не очень логичным откусить от общей памяти кусок, назвать его по-другому и сказать, мол, мы всё оптимизировали.
На самом деле Headroom буферы решают довольно специфическую задачу - помочь lossless приложениям с <b>PFC</b> - <a href="https://www.juniper.net/documentation/en_US/junos/topics/concept/cos-qfx-series-congestion-notification-understanding.html#jd0e554" target="_blank">Priority-based Flow Control</a>.

PFC - это механизм Ethernet Pause, который умеет притормаживать не всю отправку, а только по конкретным приоритетам Ethernet CoS.
Например, два приложения на отправителе: RoCE и репликация БД. Первое - чувствительная к задержкам и потерям вещь, второе - массивные данные.
Коммутатор, заметив заполнение общего буфера, отправляет Pause для более низкого приоритета, тем самым притормаживая репликацию, но не RoCE.
Задача буфера Headroom здесь в том, чтобы сохранить in-flight пакеты приоритетной очереди (те, что сейчас в кабеле), пока Pause летит к отправителю с просьбой притормозить.
То есть пакеты репликации начнут дропаться, когда заполнится общий буфер, а пакеты RoCE будут складываться в Headroom. 
<blockquote>
    Помимо lossless headroom бывает и headroom для обычного трафика, чтобы помочь сохранить более приоритетный. Но это на домашнее задание.
</blockquote>

<img src="https://fs.linkmeup.ru/images/articles/buffers/buffer_types.svg" width="800">

При наступлении перегрузки буферы будут задействованы в следующем порядке.
Для входящего best-effort трафика:
<ol>
    <li>Dedicated buffers</li>
    <li>Shared buffers</li>
</ol>

Для входящего lossless трафика:
<ol>
    <li>Dedicated buffers</li>
    <li>Shared buffers</li>
    <li>Lossless headroom buffers</li>
</ol>

Для всего исходящего трафика:
<ol>
    <li>Dedicated buffers</li>
    <li>Shared buffers</li>
</ol>

Разумеется, описанное выше лишь частный пример, и от вендора к вендору ситуация может различаться (разительно).

Например бродкомовские чипы (как минимум Trident и Tomahawk) имеют внутреннее разделение памяти по группам портов. Общая память делится на порт-группы по 4-8 портов, которые имеют свой собственный кусочек общего буфера. Порты из одной группы, соответственно буферизируют пакеты только в своём кусочке памяти и не могут занимать другие. Это тоже один из способов снизить влияние перегруженных портов друг на друга. Такой подход иногда называют <b>Segregated Buffer</b>.

<a name="ADMISSION_CONTROL"></a>
<h4>Admission Control</h4>
Admission Control - входной контроль - механизм, который следит за тем, можно ли пакет записывать в буфер. Он не является специфичным для Shared-буферов, просто в рамках статьи - это лучшее место, чтобы о нём рассказать.

Формально Admission Control делится на Ingress и Egress.
Задача <b>Ingress Admission Control</b> - во-первых, вообще убедиться, что в буфере есть место, а, во-вторых, обеспечить справедливое использование памяти.
Это означает, что у каждого порта и очереди всегда должен быть гарантированный минимальный буфер. А ещё несколько входных портов не оккупируют целиком весь буфер, записывая в него всё новые и новые пакеты.

Задача <b>Egress Admission Control</b> - помочь чипу абсорбировать всплески, не допустив того, чтобы один или несколько выходных портов забили целиком весь буфер, получая всё новые и новые пакеты с кучи входных портов.

В случае Shared Buffer оба механизма срабатывают в момент первичного помещения пакета в буфер. То есть никакой двойной буферизации и проверки не происходит. 

Как именно понять, сколько буфера занято конкретным портом/очередью и главное, сколько ещё можно ему выдать?
Это может быть статический порог, одинаковый для всех портов, а может быть и динамически меняющийся, регулируемый параметром <b>Alpha</b>.

<a name="ALPHA"></a>
<h4>Alpha</h4>
Итак, почти во всех современных чипах память распределяется динамически на основе информации о том, сколько общей памяти вообще свободно и сколько ещё можно выделить для данного порта/очереди.

На самом деле минимальной единицей аккаунтинга является не порт/очередь, а регион (в терминологии Мелланокс). Регион - это кортеж: <i>(входной порт, Priority Group на входном порту, выходной порт, Traffic Class на выходном порту)</i>.

Каждому региону назначается динамический порог, сколько памяти он может под себя подмять. При его превышении, очевидно, пакеты начинают дропаться, чтобы не влиять на другие регионы.
Этот порог вычисляется по формуле, множителями которой являются объём свободной на данный момент памяти и параметр <b>alpha</b>, специфичный для региона и настраиваемый:
<code>Threshold [Bytes] = alpha * free_buffer [Bytes]</code>

Его значение варьируется от 1/128 до примерно 8 с шагом х2. Чем больше эта цифра, тем больший объём свободной памяти доступен региону.
Например, если на коммутаторе 32 региона, то: 
при alpha=1/64 каждому региону будет доступна 1/64 часть свободной памяти, и даже при максимальной утилизации они все смогут использовать только половину буфера.
при alpha=1/32 вся память равномерно распределится между регионами, ни один из них не сможет влиять на другие, а при полной утилизации 100% памяти будет занято.
при alpha=1/16 каждый регион может претендовать на больший объём памяти. И если все регионы разом начнут потреблять место, то им всем не хватит, потому что памяти потребовалось бы 200%. То есть это своего рода переподписка, позволяющая сглаживать всплески.
<i>Предполагаем тут, что значение alpha одинаково для всех регионов, хотя оно может быть настроено отдельно для каждого.</i>

При получении каждого пакета, механизм Admission Control вычисляет актуальный порог для региона, которому принадлежит пакет. Если порог меньше размера пакета, тот отбрасывается.
Если же больше, то он помещается в буфер и уже не будет отброшен никогда, даже если регион исчерпал все лимиты. Объём свободной памяти уменьшается на размер пакета.
Это происходит для каждого приходящего на чип пакета.
<hr>

Написанное выше об Admission Control и Alpha может быть справедливо не только для Shared Buffers, но и для других архитектур, например, VoQ.

<b>Дальнейшее чтиво:</b>
<ul>
    <li>Если в жизни не хватает страданий: <a href="https://montazeri.iut.ac.ir/sites/montazeri.iut.ac.ir/files/file_pubwdet/32083_0.pdf" target="_blank">Design and Implementation of a Shared Memory Switch Fabric</a></li>
    <li><a href="https://community.mellanox.com/s/article/understanding-the-alpha-parameter-in-the-buffer-configuration-of-mellanox-spectrum-switches" target="_blank">Understanding the Alpha Parameter in the Buffer Configuration of Mellanox Spectrum Switches</a></li>
    <li>Programming Guide'ы коммерческих микросхем (NDA кровью, помним, да?).</li>
</ul>
<hr>

Crossbar и Shared Buffer - это архитектуры, которые могут использоваться для устройств фиксированной конфигурации (возможно, даже multi-chip), но не подходят для модульных.
Взглянем же теперь на них.

Дело в том, что они состоят из нескольких линейных карт, каждая из которых несёт как минимум один самостоятельный чип коммутации.
И этот чип, будь то ASIC, NP или даже CPU не может в своей внутренней памяти динамически выделять буферы для тысяч очередей выходных интерфейсов - кишка тонка. 

<img src="https://fs.linkmeup.ru/images/articles/buffers/modular_chassis.svg" width="800">

Далее поговорим про архитектуры памяти для модульных шасси:
<ul>
    <li><a href="#OQ">Output Queueing</a></li>
    <li><a href="#IQ">Input Queueing</a></li>
    <li><a href="#CIOQ">Combined Input and Output Queueing</a></li>
    <li><a href="#VOQ">Virtual Output Queueing</a></li>
</ul>

<a name="OQ"></a>
<h3>Output Queueing</h3>
Наиболее логичным кажется буферизировать пакеты как можно ближе к месту возможного затора - около выходных интерфейсов.
Кому как не выходному чипу знать о здоровье своих подопечных интерфейсов, обслуживать по несколько QoS очередей для каждого и бороться с перегрузками?

<img src="https://fs.linkmeup.ru/images/articles/buffers/oq.png" width="500">

И это правда так.
Но есть одна фундаментальная проблема - в случае перегрузок пакеты будут приходить на Egress PFE, чтобы умирать. Они проделают весь огромный путь от входного интерфейса через фабрику коммутации до выходного буфера через фабрику для того, чтобы узнать, что мест нет и быть печально дропнутыми.
Это бессмысленная и бесполезная утилизация полосы пропускания фабрики.

<img src="https://fs.linkmeup.ru/images/articles/buffers/drop.svg" width="800">

И вот уже вырисовывается следующая логичная мысль - выбросить пакет нужно как можно раньше.
Как было бы здорово, если бы мы могли это сделать на входной плате.
<hr>

<a name="IQ"></a>
<h3>Input Queuing</h3>
Более удачным вариантом оказывается буферизировать пакеты на входной плате после лукапа, когда уже становится понятно, куда пакет слать. Если выходной интерфейс заведомо занят, то и смысла гнать камикадзе на фабрику нет.

<img src="https://fs.linkmeup.ru/images/articles/buffers/iq.png" width="500">

Постойте! Как же входной чип узнает, что выходной интерфейс не занят? 

С точки зрения Data Plane никакой обратной связи, от выходного чипа входному, очевидно, нет. Распространение между ними информации, необходимой для лукапа (некстхопы, интерфейсы, заголовки) производится средствами медленного Control Plane - тоже не подойдёт. 
Так вот для сигнализации такой информации между линейными платами появляется арбитр. У разных вендоров он может быть реализован по-разному, но суть его в следующем - входной чип регулярно запрашивает у выходного разрешение на отправку нового блока данных. И пока он его не получит - держит пакеты в своём буфере, не отправляя их в фабрику.
Соответственно выходной чип, получив такой запрос, смотрит на утилизацию выходного интерфейса и решает, готов ли он принять пакет. Если да - отправляет разрешение (<b>Grant</b>).
Это на первый взгляд контринтуитивное поведение - каковы же накладные расходы на такой арбитраж, насколько это увеличивает задержки, если на отправку пакета данных нужно дождаться RTT в пределах коробки - пока запрос улетит на выходной чип, пока тот обработает, пока ответ вернётся назад.
Тут некоторые платформы оптимизируют: request/grant’ы присобачиваются к data-пакетам piggyback’ом.
Итога вместо data1 → request2 → data2 → request3 получается data1+request2 → data2+request3.
В любом случае тут для меня начинается область магического искусства, но вендоры эту революцию успели совершить и есть масса платформ, на которых арбитр прекрасно со своей задачей справляется. 
Хотя обычно он применяется не для Input Queueing в описанном виде.
Дело в том, что эффективность Input Queueing не очень высокая - очень часто придётся ждать, пока интерфейс освободится. Эх, прям вспоминается старый добрый Ethernet CSMA/CD.
<hr>

<a name="CIOQ"></a>
<h3>Combined Input and Output Queueing</h3>
Гораздо выгоднее в этом плане разрешить буферизацию и на выходе.
Тогда арбитр будет проверять не занятость интерфейса, а степень заполненности выходного буфера - вероятность, что в нём есть место, гораздо выше.

<img src="https://fs.linkmeup.ru/images/articles/buffers/cioq.png" width="700">

Но такие вещи не даются даром. Очевидно, это и увеличенная цена из-за необходимости реализовывать дважды буферизацию, и увеличенные задержки - даже в отсутствие заторов этот процесс не бесплатный по времени.

Кроме того, для обеспечения QoS придётся хоть какой-то минимум его функций реализовывать в двух местах, что опять же скажется на цене продукта

Но у CIOQ (как и у IQ) есть фундаментальный недостаток, заставивший в своё время немало поломать голову лучшим умам - <b>Head of Line Blocking</b>. 

Представьте себе ситуацию: однополосная дорога, перекрёсток, машине нужно повернуть налево, сквозь встречный поток. Она останавливается, и ждёт, когда появится окно для поворота. А за ней стоит 17 машин, которым нужно проехать прямо. Им не мешает встречный поток, но им мешает машина, которая хочет повернуть налево.

<img src="https://fs.linkmeup.ru/images/articles/buffers/hlob.png" width="500">
<i><a href="https://www.cisco.com/c/dam/global/hr_hr/assets/ciscoconnect/2013/pdfs/Anatomy_of_Core_Network_Elements_Josef_Ungerman.pdf" target="_blank">Источник</a>.</i>

Этот избитый пример иллюстрирует ситуацию HoLB. Входной буфер - один на всех. И если всего лишь один выходной интерфейс начинает испытывать затор, он блокирует полностью очередь отправки на выходном чипе, поскольку один пакет в начале этой очереди не получает разрешение на отправку на фабрику. 

Трагическая история, как в реальной жизни, так и на сетевом оборудовании.
<hr>

<a name="VOQ"></a>
<h3>Virtual Output Queueing</h3>
Как можно исправить эту дорожную ситуацию? Например, сделав три полосы - одна налево, другая прямо, третья направо.

Ровно то же самое сделали разработчики сетевого оборудования.
Они взяли входной буфер побольше и подробили его на множество очередей.
Для каждого выходного интерфейса они создали по 8 очередей на каждом чипе коммутации. То есть перенесли все задачи по обеспечению QoS на входной чип. На выходном же при этом остаётся самая базовая FIFO очередь, в которой никогда не будет заторов, потому что их контроль взял себя входной чип.

<img src="https://fs.linkmeup.ru/images/articles/buffers/voq.png" width="500">

Если взять грубо коробку со 100 интерфейсами, то на каждой плате в буферах нужно будет выделить 800 очередей. 
Если в коробке всего 10 линейных карт, то общее число очередей на ней будет 100*8*10 = 8000.

Однако V в VOQ означает виртуальный, не потому, что они как бы выходные, но на самом деле находятся на входных платах, а потому что Output Queue для каждого выходного интерфейса распределён между всеми линейными картами. То есть сумма 10и физических очередей для одного интерфейса на 10 чипах составляет 1 виртуальную. 
Собственно из-за распределённого характера этой виртуальной очереди от арбитра и здесь избавиться не получится - разным входным чипам всё же нужно знать, состояние выходной очереди. Поэтому даже несмотря на то, что выходная очередь - это FIFO, выходной чип всё ещё должен давать добро на отправку трафика. 

Кстати, что касается трафика, который должен вернуться в интерфейс той же карты, на которую он пришёл изначально, то здесь никаких исключений - он томится в VOQ, пока чип не даст добро переложить его в выходную очередь. С тем только отличием, что пакет не будет отправляться на фабрику. Поэтому перед лицом перегрузок все равны.

На сегодняшний день подавляющее большинство модульных сетевых устройств используют архитектуру VOQ.

<b>Дальнейшее чтиво: </b>
<ul>
    <li>
        <a href="https://people.ucsc.edu/~warner/Bufs/Buffering-WP_August_2017.pdf" target="_blank">An Update on Router Buffering</a>
    </li>
    <li>
        <a href="https://forums.juniper.net/t5/forums/recentpostspage/post-type/message/category-id/Blogs/user-id/101479" target="_blank">What is VOQ and why you should care?</a>
    </li>
    <li>
        <a href="https://archive.nanog.org/sites/default/files/wednesday_tutorial_szarecki_packet-buffering.pdf" target="_blank">Strategies of packet buffering inside Routers</a>
    </li>
    <li>
        <a href="https://www.juniper.net/documentation/en_US/junos/topics/concept/cos-qfx-series-voq-understanding.html" target="_blank">Understanding CoS Virtual Output Queues (VOQs) on QFX10000 Switches</a>
    </li>
    <li>
        <a href="https://books.google.ru/books?id=kzstoFdvZ2sC&pg=PR8&lpg=PR8&dq=shared+memory+vs+voq&source=bl&ots=mTy-1ifsRK&sig=ACfU3U0DHx37_i_oDKvDJTEh72g6pSW-Ng&hl=ru&sa=X&ved=2ahUKEwjnx9el0LPnAhWHAhAIHUF6CeIQ6AEwCHoECAgQAQ#v=onepage&q=shared%20memory%20vs%20voq&f=false" target="_blank">High Performance Switches and Routers</a> - если у вас есть лишних 14 к₽.
    </li>
</ul>


<hr>

<a name="SHALLOW_VS_DIPPER"></a>
<h2>Shallow vs Deep Buffers</h2>
Буферы - это то место, где пакеты можно похранить, вкачав в них смертельную порцию задержки.
Как сказали в <a href="https://www.youtube.com/watch?v=Ti3t9OAZL3g">видео Packet Pushers</a> - буферы - это религия. Хотя, скорее всего, неортодоксальная, а возможно даже секта.

Чуть позже мы поговорим о том, что такое хорошо, а что такое плохо. А пока посмотрим на реализации. 

<b>Shallow</b> - неглубокие - это буферы размером до 100МБ. Обычно это встроенная в кристалл <b>on-chip</b> память - <b>OCB</b> - On-Chip Buffer.
<b>Deep</b> - счёт уже идёт на гигабайты. Обычно <b>off-chip</b> и подключается к чипу по отдельной шине.
И нет ничего посередине.

За последние лет десять производительность чипов выросла на порядки, трафика они теперь перемалывают терабиты в секунду вместо единиц гигабит. А размер памяти не то что не поспевает за этим ростом, он фактически почти стоит на месте. 
Давайте грубо прикинем: если для гигабитного порта буфер размером 16 мегабайт мог абсорбировать всплеск трафика длительностью примерно 100 мс, то для 100Гб/с - всего лишь 1мс. И это только один порт, фактически же плотность портов тоже растёт и максимальная комплектация для одночипового устройства сегодня - 64 порта 400Гб/с - или 25,6 Тб/с полосы пропускания. 
Используя только 64 МБ буфер, такой чип сможет хранить трафик 0.000005 c или 5 мкс.

Такие буферы порой даже называют <a href="https://conferences.sigcomm.org/events/apnet2017/papers/bcc-bai.pdf">Extremely shallow buffers</a>. 

Их воистину миниатюрный объём обусловлен в первую очередь тем, что они в прямом смысле встроены в чип. Такая память является составной частью микросхемы, и каждый дополнительный мегабайт, разумеется, будет обходиться в лишнюю тысячу долларов, больший размер и тепловыделение. Для справки Broadcom Trident 4 содержит 21 миллиард транзисторов, изготовленных по 7нм техпроцессу (это меньше размера капсида любого существующего вируса) на нескольких квадратных сантиметрах.
Логично вытекающим следствием является скорость работы с этой памятью - она должна соответствовать производительности чипа.


<img src="https://fs.linkmeup.ru/images/articles/buffers/trident4_memory.png" width="400">


Очевидно, что не для всех задач такие маленькие буферы подходят. В частности модульные коробки с VOQ явно не могут позволить себе дробить 64 Мб на несколько тысяч очередей (<i>на самом деле <a href="#HYBRID_BUFFERING">могут</a></i>).

Поэтому рынок предлагает решения с большой внешней памятью (Deep Buffers), размер которой начинается от 1ГБ (обычно от 4ГБ).
Согласно <a href="https://people.ucsc.edu/~warner/buffer.html" target="_blank">этой таблице</a> существуют коммутаторы (Arista 7280QR-C48) с фантастическими 32-хгигабайтовыми буферами - это уже все сезоны Рика и Морти в неплохом качестве. Но это уже история про VOQ - всё-таки это память не одного чипа. На моём первом ПК такого объёма был жёсткий диск. 

Как такая память реализована зависит уже от чипа и коробки.
Например, Broadcom <b>Jericho+</b> сгружает пакеты во внешнюю память в размере 4ГБ. Это обычная широко известная <b>GDDR5</b>, использующаяся в видеокартах.



<img src="https://fs.linkmeup.ru/images/articles/buffers/jericho_deep_beffers.png" width="500">
<i><a href="https://xrdocs.io/ncs5500/blogs/2018-05-07-ncs-5500-buffering-architecture/" target="_blank">Источник</a></i>.


<b>Jericho2</b> несёт на борту новейшую память <b>HBM2</b> - High Bandwidth Memory - размером 8ГБ.


<img src="https://fs.linkmeup.ru/images/articles/buffers/jericho2_deep_beffers.png" width="400">
<i><a href="https://www.broadcom.com/products/ethernet-connectivity/switching/stratadnx/bcm88690" target="_blank">Источник</a></i>.


<img src="https://fs.linkmeup.ru/images/articles/buffers/chipset_die.png" width="800">

А вот и фото Jericho2:
<img src="https://fs.linkmeup.ru/images/articles/buffers/hbm_photo.png" width="400">
<i><a href="https://people.ucsc.edu/~warner/Bufs/CSG-DNX-Switching-J2%20Feb%2016%202018.pdf">Источник</a>.</i>


Juniper PTX и QFX10000 используют чип <b>Q5</b> собственного производства с внешней памятью - <b>HMC</b> - Hybrid Memory Cube - в размере 4ГБ.

<img src="https://fs.linkmeup.ru/images/articles/buffers/juniper_hmc.png" width="500">
<i><a href="https://forums.juniper.net/t5/Enterprise-Cloud-and/Not-all-deep-buffer-switches-are-created-equal/ba-p/318393" target="_blank">Источник</a></i>.

А вот так выглядит сетевой процессор Cisco с внешней памятью:

<img src="https://fs.linkmeup.ru/images/articles/buffers/cisco_npu.jpg" width="400">
<i><a href="https://servernews.ru/958639" target="_blank">Источник</a></i>.

Перечислять можно и дальше.
Что здесь важно отметить, что внешняя память тоже не даётся бесплатно. Во-первых, цена таких решений значительно выше. Во-вторых, пропускная способность обычно ниже. И основное ограничение - канал между чипом коммутации и чипом памяти. Для производимых массово чипов, вроде GDDR5 полоса не превышает 900ГБ в режиме half-duplex. Но это чип, явно не заточенный под задачи сетевых сервисов.

Кастомный джуниперовский HMC <a href="https://forums.juniper.net/t5/Enterprise-Cloud-and/Not-all-deep-buffer-switches-are-created-equal/ba-p/318393">обещает</a> 1,25 Тб/с в обоих направлениях.

Если верить <a href="https://en.wikipedia.org/wiki/High_Bandwidth_Memory#HBM2">вики</a>, то HBM 2-го поколения, используемый в последнем чипе Broadcom Jericho2, выдаёт порядка 2Тб/с.

Но это всё ещё далеко от реальной производительности сетевого ASIC. Фактически шины до этой внешней памяти является узким местом, которое и определяет производительность чипа.

<blockquote>
    Когда-то мир был лучше и было строгое разделение - Shallow Buffer - это встроенная On Chip память, Deep Buffer - внешняя.
    С развитием WLP ситуация начинает меняться. Память HBM становится co-packaged в один чип вместе с коммутационным асиком. TSV и 3D Advanced Packaging значительно увеличивают пропускную способность. И нередко в перезентациях вендоров можно увидеть "Deep Buffer" и "On Chip" в одной фразе.
    Тут нужно быть осторожным, поскольку шина между асиком и памятью, пусть даже они расположены рядышком на одном интерпозере под общей крышкой, всё ещё является узким местом и ограничивает максимальную пропускную способность.
</blockquote>

<hr>

<a name="HYBRID_BUFFERING"></a>
<h3>Hybrid Buffering</h3>
Поэтому почти все вендоры сегодня практикуют <b>гибридную буферизацию</b>, или, если хотите - динамическую. В нормальных условиях используется только on-chip память, предоставляющая line-rate производительность. А в случае перегрузки пакеты автоматически начинают буферизироваться во внешней памяти.
Это позволяет уменьшить стандартные задержки, энергопотребление и в большинстве случаев вписаться в ограниченную полосу пропускания до памяти.



<img src="https://fs.linkmeup.ru/images/articles/buffers/hybrid_buffering.png" width="800">
<i><a href="https://people.ucsc.edu/~warner/Bufs/CSG-DNX-Switching-J2%20Feb%2016%202018.pdf" target="_blank">Источник</a></i>.

<blockquote>
    Данный параграф отменяет сказанное выше о том, что on-chip памяти не хватит для VOQ. Фактически в случае гибридной буферизации она всё же дробится на тысячи очередей очень маленькой длины, чтобы обеспечить VOQ. Просто в нормальных условиях этой длины хватает, чтобы пропускать трафик мимо внешней памяти. 
    При этом в первую очередь начнёт офлоадиться на внешнюю память массивный трафик, идущий в низкоприоритетных очередях, а требовательный к задержками будет по-прежнему пролетать фаст-пасом.
</blockquote>

<hr>

<a name="TRUE_EVIL"></a>
<h3>Большие буферы - добро или зло?</h3>
В целом это довольно старая дилемма. Подольше похранить или пораньше дропнуть?

Конечно, всем приложениям хочется lossless low-latency сеть. Даже жирному некрасивому торренту. Но так не бывает и кем-то нужно жертвовать.
И мы долгое время живём с инертной мыслью , что часть приложений могут потерпеть задержки, а вот терять трафик совсем не хочется. Не в малой степени этому способствовало и то, что потери - это измеримая характеристика с более или менее понятными границами - потерь быть не должно. А что задержка? Вроде можно чётко сказать, что единицы миллисекунд - это хорошо, а секунды - это плохо. А между ними - зона спекуляций. Как оценить влияние вариаций задержки для рядового TCP-трафика?
Поэтому и спрос на устройства с большими буферами есть - никто не хочет терять трафик.

А теперь я выскажу не самое популярное мнение - потери - это хорошо. 
Так уж вышло, что один из транспортных протоколов, фиксирует перегрузки, опираясь на потери. 
Дроп в очереди на сетевом устройстве означает, что на нём случился затор - это он не по своему капризу. И будет совсем не лишним, если отправители немного приуменьшат свои congestion window.
Именно так и работают все классические (и не очень) реализации TCP Congestion Control. 
Соответственно на устройствах с глубокими буферами во время заторов пакеты будут долго копиться, не отбрасываясь. Когда они всё-таки дойдут до получателя и тот их ACKнет, отправитель не только не снизит скорость, но может даже её увеличить, если у него сейчас режим Slow Start или Congestion Avoidance. 
Можно взглянуть и дальше: растущая очередь взвинчивает RTT, что соответственно влечёт за собой увеличение RTO таймеров на отправителях, тем самым замедляя обнаружение потерь. 
То есть сеть лишается своего практически единственного инструмента управления перегрузками.
И таким образом архитекторы, пытающиеся решить вопрос заторов на сети путём увеличения буферов, усугубляют ситуацию ещё больше.

Ситуация, описанная выше, называется <b>bufferbloat</b> - распухание буфера.
Википедия иронично замечает:
<blockquote>
    Проект www.bufferbloat.net иронично определил этот термин, как «ухудшение производительности Интернета, вызванное предыдущими попытками её улучшения»
</blockquote>

Отбросы - санитары сети. Ко всеобщему удивлению, уменьшение очереди до одного пакета зачастую может кардинально улучшить ситуацию, особенно в условиях датацентра (только не сочтите это за дельный совет).

<blockquote>
    Справедливости ради следует заметить, что современные реализации TCP - BBR2, TIMELY ориентируются не только и не столько на потери, сколько на RTT и <a href="https://en.wikipedia.org/wiki/Bandwidth-delay_product" target="_blank">BDP</a>.
    Гугловый QUIC - надстройку над UDP - следует отнести сюда же. 
</blockquote>

Внутри фабрики датацентра RTT ультракороткий - зачастую меньше 1 мс. Это позволяет среагировать на потерю очень быстро и купировать перегрузку в её зачатке.
Собственно поэтому практически все ASIC'и для датацентровых коммутаторов имеют только крохотную on-chip память.
Хотя и появилась в последние годы тенденция к глубоких буферам и тут.
И этому даже находится <a href="https://forums.juniper.net/t5/Enterprise-Cloud-and/Not-all-deep-buffer-switches-are-created-equal/ba-p/318393" target="_blank">объяснение</a>.
<hr>

Особая история на границе датацентра (или на устройствах доступа в сети провайдера или на магистральных сетях).
<b>Во-первых</b>, это места, которые обычно заведомо строятся с переподпиской, поскольку WAN-линки дорогие, что автоматически означает, что ситуации, в которых трафика приходит больше, чем способен переварить интерфейс, ожидаемы. А значит нужна возможность пакеты хранить и обрабатывать их в соответствии с приоритетами. Большие буферы позволяют сгладить всплески.
<b>Во-вторых</b>, обычно приложения настолько чувствительные к задержкам, никто не будет пытаться растягивать на этот сегмент. Например, RoCE или распределённое хранилище. Для чуть менее чувствительных, таких как телефония, в больших буферах выделяется приоритетная очередь. 
<b>В-третьих</b>, тут задержки на устройстве всё ещё делают основной вклад в общее время доставки, но уже не настолько драматический.

Итак, устройства с большим объёмом памяти годятся в места где заложена переподписка или могут появиться заторы.

Что стоит отметить, так это то, что в датацентрах тоже есть ситуации, в которых 16-64 МБ буферов может не хватить, даже несмотря на отсутствие переподписки.
Два типичных примера - это обработка Big Data и Storage. 

<b>Анализ Big Data</b>. Кластера Map-Reduce - это сотни и тысячи машин, которые перемалывают параллельно огромные массивы данных по заданию Master-узла, заканчивают примерно одинаково и все разом начинают возвращать ответы на Master-узел. Ситуация называется <a href="http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.447.1375&rep=rep1&type=pdf">Incast</a>. Длится она порядка нескольких десятков миллисекунд и потом исчезает. 
On-chip память неспособна вместить эти данные - значит будет много дропов, значит ретрансмиты, значит общее снижение производительности.

<b>Storage</b>. Это штука крайне чувствительная к потерям и тоже гоняющая массивные объёмы данных. В случае хранилки тоже лучше не терять ничего. Но обычно она при этом и к задержкам предъявляет строгие требования, поэтому такие приложения обсудим <a href="#LLLL">пониже</a>.

Однако при этом крайне редко они единственные потребители сети в датацентрах, другим приложениям нужна низкая задержка.

Впрочем, это легко решается выделением очередей QoS с ограничением максимальной доступной глубины. И весь вопрос заключается тогда только в том, готова ли компания заплатить за глубокие буферы, возможно, не использовать их  и поддерживать конфигурацию QoS. 

Но в любой ситуации лучше следовать правилу: <a href="https://www.nextplatform.com/2019/07/23/the-switch-router-war-is-over-and-hyperscalers-won/">use shallow ASIC buffers when you can and use deep buffers when you must</a>.

<b>Критика глубоких буферов</b>: 

<ul>
    <li>
        <a href="https://packetpushers.net/aristas-big-buffer-b-s/" target="_blank">Arista’s Big Buffer B.S.</a>
    </li>
    <li>
        <a href="https://people.ucsc.edu/~warner/Bufs/incast.html" target="_blank">Incast</a>
    </li>
    <li>
        <a href="http://miercom.com/pdf/reports/20160210.pdf" target="_blank">Speeding Applications in Data Center Networks. The Interaction of Buffer Size and TCP Protocol Handling and its Impact on Data-Mining and Large Enterprise IT Traffic Flows</a>
    </li>
</ul>
<hr>
Кстати, показательная таблица типичных задержек:

<img src="https://fs.linkmeup.ru/images/articles/buffers/latencies.png" width="630">
<i><a href="https://people.ucsc.edu/~warner/Bufs/Buffering-WP_August_2017.pdf" target="_blank">Источник</a></i>.


<hr>

<a name="LLLL"></a>
<h1>Low-latency lossless сети</h1>
С развитием RoCE, RDMA, nVME over Fabric к сети стали появляться другие, неслыханные доселе требования: и каждый пакет ценен и времени терять нельзя. Одновременно. И хуже того, мы хотим по максимуму утилизировать имеющиеся линки, чтобы они не простаивали.
И все требования оправданы - осуждать их мы здесь не будем.

Так что же можно сделать? На самом деле, как я уже говорил выше, условия сети датацентра хороши тем, что информация о перегрузке очень быстро доносится до отправителей. Поэтому и реакция на потерянный пакет не заставит себя долго ждать.

Но что если нам не отбрасывать пакет, а каким-то другим способом сообщить отправителю, что нужно замедлиться? 
Здесь есть несколько конкурирующих подходов.

ECN-Based
Bandwidth-Delay Product Based
RTT-BASED


<h2>ECN-Based</h2>
Транзитное устройство, готовящееся испытать перегрузку, явным образом сообщает отправителям о том, что нужно охладить свою страсть.

Прозорливые инженеры заложили в IP целых 8 бит под QoS, и только 6 мы задействовали под DSCP, а 2 бита были зарезервированы для целей <b>ECN - Explicit Congestion Notification</b>.

Надолго забытый механизм сегодня извлекают из ящика стола, сдувают с него пыль, и вставляют в шкатулку, на которой нацарапано или <a href="https://tools.ietf.org/html/rfc8257" target="_blank">DCTCP</a>

Транзитное устройство при заполнении буфера больше, чем до определённого порога, выставляет в заголовках IP обрабатываемых пакетов бит CE (Congestion Encountered) и отправляет пакет дальше.
Получатель, увидев в пришедшем пакете этот флаг, сообщает отправителю о перегрузке и о том, что нужно снизить скорость.

Классический TCP может обнаружить только уже существующую перегрузку, а DCTCP, используя ECN, узнаёт о том, что она только приближается, и пробует её избежать. 

Есть и другие реализации TCP, поддерживающие ECN, например, HTCP.

Нюанс с ECN-based Congestion Control механизмами в том, что до поры до времени они ничего не знают о надвигающейся перегрузке, а потом должен пройти ещё целый RTT, чтобы отправитель узнал, что какое-то транзитное устройство к ней близко. К тому времени, как отправители начнут снижать скорость, перегрузка уже может или рассосаться или наоборот дойти до уровня, когда начнутся дропы. 


<h2>Bandwidth-Delay Product Based</h2>
Другие реализации замеряют эффективную полосу сети совместно с RTT, то есть сколько можно ещё напихать в трубу до того, как это создаст затор и увеличит задержку.

Примерами таких протоколов являются <a href="https://habr.com/ru/post/322430/" target="_blank">BBR</a> и <a href="https://www.hamilton.ie/net/draft-leith-tcp-htcp-00.txt" target="_blank">H-TCP</a>.

<h2>RTT-BASED</h2>
В конце концов есть элегантные механизмы, которые замеряют время прохода трафика туда-обратно.
Идея провальная для MAN/WAN-сегментов, и, честно говоря, при попытке программной вычисления RTT тоже.
TIMELY от Google с аппаратным offload'ом вычисления RTT один из наиболее удачных примеров.

На самом деле, если бы не видео с прекрасной девушкой, рассказывающей про технические детали TIMELY, не знаю даже стал ли бы я упоминать про него. Наслаждайтесь, но берегите уши: <a href="https://dl.acm.org/action/downloadSupplement?doi=10.1145%2F2829988.2787510&file=p537-mittal.webm&download=true" target="_blank">TIMELY: RTT-based Congestion Control for the Datacenter</a>.<hr>


<a name="CHIPS_AND_DALES"></a>
<h1>Существующие чипы</h1>
До начала этого разговора следует сказать о разделении: 

<ul>
    <li><b>Custom/In house Silicon</b>. Это то, с чего всё начиналось - чипы, разработанные внутри R&D вендоров сетевых устройств: Cisco, Juniper итд. Используются они только внутри своего же оборудования и не продаются наружу.</li>

    <li><b>Commodity/Merchant Silicon</b>. Чипы широкого производства. Можно их назвать рыночными или коммерческими. Это чипы, производимые сторонними компаниями: Broadcom, Innovium, Barefoot, Marvell итд.</li>
</ul>
<hr>

<a name="MERCHANT_SILICON"></a>
<h2>Commodity/Merchant Silicon</h2>
Многие утверждают, что за рыночными чипами будущее (если уже не настоящее). Поэтому давайте с ними и познакомимся сначала.


<a name="BROADCOM"></a>
<h3>Broadcom</h3>
Broadcom делает уйму разных чипов уже тыщу лет.
Исторически он был одним из первых вендоров, кто начал производство высокоскоростных ASIC для сетевых устройств.
В 2010-м году они выпустили свой чип Trident 64х10G, а в 2020 они начнут поставлять 64х400G.

<img src="https://fs.linkmeup.ru/images/articles/buffers/broadcom_series.png" width="800">

<img src="https://fs.linkmeup.ru/images/articles/buffers/broadcom_chipsets.png" width="800">

Все сетевые ASIC Broadcom принадлежат двум семействам: StrataXGS и Strata DNX.

<b>StrataXGS</b> - shallow-buffer чипы преимущественно для датацентровых коммутаторов. Названы в честь ракет.
Это семейство делится на:
Многофункциональные: Trident, Trident2, Trident2+, Trident3, Trident4, Maverick.
Высокоскоростные: Tomahawk, Tomahawk+, Tomahawk2, Tomahawk3, Tomahawk4. 

<b>Strata DNX</b> -  чипы с глубокими буферами, рассчитанные на маршрутизаторы, модульные коммутаторы. Скорости при этом из всех семейств наиболее низкие. Названы в честь израильских городов: Arad, Qumran, Jericho, Jericho+, Jericho2.

По назначению, грубо говоря, делятся они примерно так:
Trident'ы на роль ToR'ов, где нужно немного интеллекта: EVPN, VXLAN, пожирнее FIB, побольше ACL.
Tomahawk'и на роль Spine'ов - быстро перекладывать много пакетиков из одного интерфейса в другой.
Jericho - граница датацентра, где выход во внешний мир и DCI. Обычно тут не требуются сверхвысокие скорости, потому что основной трафик - это East-West в пределах ДЦ. Зато что здесь требуется, так это весь стек сетевых технологий, большие таблицы и глубокие буферы. VXLAN, MPLS, SR, L3VPN, различные Option'ы и всё прочее, что уже основательно забылось после <a href="https://linkmeup.ru/sdsm">СДСМ</a>.


<img src="https://fs.linkmeup.ru/images/articles/buffers/jericho2.png" width="500">

Но если уйти за пределы ДЦ в любую сторону - в энтерпрайз, в провайдинг, в операторов, то Broadcom свои Трезубцы позиционирует уже как универсальные чипы, которые везде и на любом уровне сети сгодятся.


Почти два часа видео весьма технического склада:
<ul>
    <li>
        <a href="https://www.youtube.com/watch?v=t_fwyKs1wJ0&" target="_blank">Introduction to Broadcom's Switch Portfolio</a>
    </li>
    <li>
        <a href="https://www.youtube.com/watch?v=2HvxxK39BXM" target="_blank">Broadcom Trident4: Disrupting the Enterprise Data Center & Campus</a>
    </li>
    <li>
        <a href="https://www.youtube.com/watch?v=B-COGMbaUg4" target="_blank">Broadcom Tomahawk4: Industry's Highest Bandwidth Chip</a>
    </li>
    <li>
        <a href="https://www.youtube.com/watch?v=JUgyaSoErlQ" target="_blank">Jericho2: Driving Merchant Silicon Revolution</a>
    </li>
    <li>
        <i>Хотел бы я, пожалуй, быть таким седовласым дедком, бегущим по лезвию современных технологий.</i>
    </li>
</ul>

Кстати, будут у нас в гостях!

<a name="MELLANOX"></a>
<h3>Mellanox</h3>
Долгое время Broadcom был единоличным властелином всех сердец датацентровых коммутаторов, что позволяло ему диктовать правила игры.
Пока в 2013-м году известный производитель Inifinband-коммутаторов Mellanox не выпустил свой чип <b>Spectrum</b> и Ethernet-коммутаторы на его основе. Чип обладал производительностью 3.2 Тб/с и мог обслуживать 32 100Гб порта или 64 порта меньшей скорости.
Это было внезапно.

На сегодняшний день у них продаются свитчи на чипе <b>Spectrum 2</b> с мощностью 6,4 Тб/с.

Оба чипа shallow-buffer, расcчитаны на коммутаторы уровней Leaf и Spine - высокая скорость, низкая задержка, не самая богатая функциональность.

Ходят слухи о разработке <b>Spectrum 3</b>, от которого ожидается 12,8 Тб/с, что позволит Mellanox'у <i>почти</i> догнать Broadcom.

Относить ли Mellanox к числу производителей рыночных ASIC'ов - вопрос в целом дискуссионный, но все делают именно так.
Увы (а может и нет), они делает чипы только для своих коммутаторов, и не продают их наружу.

В их пользу говорит то, что Mellanox - это whitebox-коммутаторы, на которое можно устанавливать сторонние операционные системы. И тем самым он участвует в конкурентной борьбе и способствует снижению цен, гонке скоростей и открытости технологий. Мимими.
И кроме того, это так называемая Fabless компания, которая не имеет заводов, а заказывает изготовление чипов на стороне.

К слову, в 2019-м Мелланокс был куплен Nvidia.
Кстати, <a href="https://linkmeup.ru/blog/405.html">были у нас в гостях</a>.

<a name="BAREFOOT"></a>
<h3>Barefoot</h3>
Совсем молодой игрок на рынке коммерческих ASIC'ов. В 2013-м появился, в 2016-м вышел из тени с чипом Tofino  с пропускной способностью 6,5 Тб/с.
Сегодня они готовы продавать уже Tofino 2 - 12,8Тб/с

Чип трудится на коммутаторах Cisco Nexus 3464C, Nexus 34180YC и Arista 7170.
Чипы так же shallow-buffer и рассчитаны на спайны и лифы.

Однако сегодня нельзя просто выйти на рынок и сказать "я лучше Бродкома, купите меня". Нужно что-то предложить.
Barefoot предлагает <a href="#PROGRAMMABLE_PIPELINE">программируемый Pipeline</a>. Это позволяет, используя специальный язык программирования P4, полностью определять, что будет происходить с пакетом в коммутаторе. Можно написать свою логику без оглядки на существующие стандарты - выбросить Ethernet вообще, заглядывать на любую глубину заголовков, выискивать какие угодно флаги итд. Грубо говоря: если 4 бита со сдвигом от начала пакета в 16 бит равны 0110, то нужно поменять 8 бит со сдвигом 32 бита на 01001001 и отправить в интерфейс 100GE1/0.

Эта гибкость позволяет как вендорам, так и (теоретически) конечным клиентам встраивать в ASIC свою логику, а не довольствоваться встроенными правилами. 
Впрочем programmable pipeline - это уже совсем <a href="https://www.hotchips.org/wp-content/uploads/hc_archives/hc29/HC29.20-Tutorials-Pub/HC29.20.1-P4-Soft-Net-Pub/HC29.21.100-P4-Tutorial.pdf">другая история</a>. 

Но сегодня программируемым конвейером хвастаются со сцен своих маркетинговых конференций уже почти все.

К слову, в 2019-м Барефут был куплен Intel'ом.
Кстати, <a href="https://linkmeup.ru/blog/452.html">были у нас в гостях</a>.

<a name="MARVELL"></a>
<h3>Marvell</h3>
Если загуглите в Яндексе "Marvell switch ASICs", то не так уж много ссылок вас проведут туда, где вам будут рады. Marvell определённо делает интегральные микросхемы, и даже вполне определённо делает <a href="https://www.marvell.com/products/switching/prestera-px.html" target="_blank">сетевые интегральные микросхемы</a>, но назвать его фаворитом этой гонки язык не поворачивается. 

У них есть три сетевых ASIC'а, вполне конкурентоспособных по заявленным функциям и мощностям:
<ul>
    <li>Prestera CX - 12.8 Тб/с, обещают программируемый Pipeline.</li>
    <li>Prestera PX - по всей видимости, что-то около 1 Тб/с на роль тора.</li>
    <li>Falcon - 12.8 Тб/с - видел несколько упоминаний о нём, но даже на самом сайте Marvell'а информации о нём нет.</li>
</ul>

Пожалуй, из последних предложений вы можете сделать закономерный вывод, что больше про Marvell я ничего не знаю.

<a name="INNOVIUM"></a>
<h3>Innovium</h3>
У Innovium, основанного выходцами из Intel и Broadcom, есть два сетевых чипа: Teralynx 5 и Teralynx 7, обещающих знакомые скорости: 6.4 и 12.8 Тб/с.
Они установлены в паре цискиных коробок: <a href="https://www.cisco.com/c/en/us/td/docs/switches/datacenter/nexus3400s/sw/922/programmability/guide/b-cisco-nexus-3400-s-nx-os-programmability-guide-922/b-cisco-nexus-3400-s-nx-os-programmability-guide-92z_chapter_0100011.html" target="_blank">Nexus 3408 и 3432D</a>.

<a name="OTHER_VENDORS"></a>
<h3>Другие</h3>
Есть и другие игроки, не снискавшие успеха среди гиперскейлеров.

Один из примеров - это  <b>Cavium</b>. Приходилось слышать? Это вендор, купленный не так давно Marvell'ом и производящий NP для энтерпрайз-маршрутизаторов и (!!) базовых станций.

Буквально в феврале, кстати, появилась крайне любопытная новость: <a href="https://www.servethehome.com/ubiquiti-unifi-usw-leaf-overview-not-review-48x-25gbe-6x-100gbe-switch/">Ubiquiti UniFi USW-Leaf Overview 48x 25GbE and 6x 100GbE Switch</a>.
Современный Leaf-коммутатор с 30ГБ SSD за $2000.
Немного пораскрутив публикацию, я обнаружил, что внутри сокрыт некий Taurus, разработанный <b>Nephos</b> - дочерней компанией MediaTek. И у них даже вполне любопытное <a href="http://www.nephosinc.com/nps/products/">портфолио</a>.
С такой ценой, возможно, появляется новый игрок на рынке.

Для полноты картины приведу так же парочку малоизвестных компаний, которые производят низкоскоростные чипы коммутации на FPGA:
<ul>
    <li><a href="https://www.ethernitynet.com/products/socs/network-co-processors/" target="_blank">Ethernity Networks</a></li>
    <li><a href="https://www.arrivetechnologies.com/ipcorecarrierethernet" target="_blank">Arrive Technologies</a></li>
</ul>

Нашлось, кстати, тут место и для отечественных разработок.
Например, вот такого малыша вместе с отладочным комплектом можно приобрести себе для доморощенного L2-коммутатора:
<ul>
    <li><a href="https://ic.milandr.ru/products/interfeysnye_mikroskhemy/ethernet/1923kkh028" target="_blank">Миландр 1923КХ028</a>.</li>
</ul>

<hr>

<a name="CUSTOM_SILICON"></a>
<h2>Custom silicon</h2>
Настало время поговорить про вендоров сетевого оборудования, которые всё ещё в состоянии содержать свой гигантский штат R&D.
Но именно с них когда-то всё и начиналось, рыночных чипов не было, а каждый производитель разрабатывал и изготавливал свои сетевые процессоры и ASIC'и.
И это сложно сегодня, потому что когда другие могут сосредоточиться только на аппаратной обвязке вокруг чипа и софте, другим приходится выделять ресурсы на фундаментальные разработки. Стоит отдать дань уважения вендорам за это.
<blockquote>
    Занимательный факт. Во время санкционной войны лета 2019 у Huawei был невоображаемый сценарий вылететь с рынка - американская компания Broadcom заморозила поставку ASIC'ов для их линейки CloudEngine.
    Всё, конечно, завершилось хорошо.
    Но почти одновременно с этим вышел модульный коммутатор CE16800 на чипах собственного производства, и обещали пицца-боксы. 
    Ясное дело, что занимались они этой разработкой уже довольно давно, наверно, лет 5.
    Однако сей факт намекает на то, что, возможно, не так уж и плоха идея вкладываться в разработку своих чипов.
</blockquote>

Очевидно, что и у них не по одному типу ASIC'ов, развивающихся планомерно и интегрирующихся во все новые устройства - они делятся по сериям железок, по их ролям. Не забываем и о том, насколько большие компании любят поглощения.

Я не собираюсь здесь погружаться в детали, перечисляя все их виды и возможности. Пройдёмся только поверхностно по наиболее известным из них.

<a name="ZHDUNIPER"></a>
<h3>Juniper</h3>
В первую очередь это, конечно, легендарный <b><a href="https://www.juniper.net/us/en/local/pdf/whitepapers/2000331-en.pdf" target="_blank">ASIC Trio</a></b>, который бьётся внутри всех маршрутизаторов MX.
Марат Бабаян в своё время написал <a href="https://habr.com/ru/post/307696/" target="_blank">прекрасную статью</a> о его работе.

Внутри их магистральных коробок - <b>ASIC Express</b> (ZX, TRITON).
А датацентровые коммутаторы, вроде QFX 10000, заряжены чипом <b>Q5</b>. <b>Q5</b> - это маркетинговое название, <a href="https://ru.scribd.com/presentation/369686635/04-Elit-Paradise-ATAC-TOI">внутреннее</a> - <b>Paradise</b>. При этом часть PFE, стоящая на линейной плате называется - ELIT, а фабричная - ULTIMAT.


<a name="AHUWEI"></a>
<h3>Huawei</h3>
У этих ребят тоже давняя история разработки своих чипов.
Когда-то начиналось с интеловских асиков, потом были эксперименты с чипом Marvell, а потом масть пошла. И новые поколения сетевых процессоров стали появляться один за другим.
Они отличаются от поколения к поколению, от класса к классу, от серии к серии.
Но для внешней людей их объединили в две линейки: 
<ul>
    <li><b>Ascend</b> для датацентров</li>
    <li><b>Solar</b> для провайдеров и операторов</li>
</ul>

На самом деле это весьма распространённая практика. Тот же Broadcom: 
Tomahawk3 - известное всем название чипа.
StrataXGS - семейство чипов (не то чтобы на слуху у каждого)
BCM56980 - внутреннее название чипа (не понадобится вам, если не собираетесь препарировать SDK).

<a name="SISCO"></a>
<h3>Cisco</h3>
Можно сказать, что новейшие линейки программируемых чипов это:
<ul>
    <li><b>Cisco Silicon One</b>, установленный в линейку <a href="https://www.cisco.com/c/en/us/products/routers/8000-series-routers/index.html#~services" target="_blank">Cisco 8000</a>.</li>
    <li><b>UADP</b> - Unified Access Data Plane - программируемый ASIC для каталист и некоторых нексусов</li>
    <li><b>QFP</b> - Quantum Flow Processor - для ASR и ESP</li>
</ul>

А в глубине веков начинается такой, зоопарк, что я просто кину несколько, даже не пытаясь докопаться до глубин:
<ul>
    <li>Sasquatch, Strider - каталисты 29хх и 3ххх</li>
    <li>K1, K2, K5, K10 - каталисты 4000 и 4500</li>
    <li>EARL1>EARL8 - ещё разнообразные каталисты и Nexus 7000</li>
    <li>Monticello - Nexus 3548</li>
    <li>Big Sur - Nexus 6000</li>
    <li>F3 - Nexus 7000/7700</li>
    <li>nPower X1 - сетевой процессор для NCS.</li>
</ul>

<a href="https://www.ciscolive.com/c/dam/r/ciscolive/us/docs/2016/pdf/BRKARC-3467.pdf" target="_blank">Замечательные слайды</a>, кстати, о производстве цискиных чипов и их устройстве.

И <a href="https://people.ucsc.edu/~warner/Bufs/BRKDCN-3734.pdf" target="_blank">слайды</a> про использование рыночных чипов в нексусах и их (чипов) архитектуру.

<a name="OURS"></a>
<h3>Отечественная микроэлектроника</h3>
Похвастаться терабитами, увы не можем, но вот есть 88Гб/с L3-коммутатор от "Цифровых решений" с поддержкой 1Гб/с, 10 Гб/с портов на собственном FPGA: <a href="https://dsol.ru/telecommunication/switches/" target="_blank">Феникс-1/10G</a>.
Обещали на базе этого FPGA потом выпустить ASIC, но чем история закончилась неизвестно.


<hr>
<a name="MERCHANTS_VS_CUSTOMERS"></a>
<h2>Merchant vs Custom</h2>
Несмотря на всё вышеперечисленное, вендоры, конечно же, используют рыночные чипы. Те же Nexus (3xxx) или NCS5500 используют бродкомовские, инновиумские и барефутовские чипы.
Juniper QFX5xxx и Huawei Cloud Engine - бродкомовские.

<h3>За</h3>
Что заставляет их использовать рыночные вместо собственных?
Ну тупо проще взять готовенькое, впаять в плату и продать. Пресловутый Time To Market - хотя и с оговорками.
Экономия ресурсов на разработке такой сложной штуки, как микросхема по технологии 7нм с производительностью 25,6 Тб/с.
Компания, которая сосредоточена на разработке только чипов, развивает их гораздо быстрее как в плане производительности, так и функциональности.
Кто-то уже постарался и собрал информацию о том, какие функции нужны клиентам и все их реализовал

<h3>Против</h3>
В таком случае, что вендоров заставляет делать свои чипы, раз всё так хорошо?

А вот и оговорки с TTM - внести изменения в свой ASIC и выпустить следующую исправленную версию - проще и быстрее, чем запускать бюрократический маховик большой сторонней компании. 

Кроме того до недавних пор не существовало программируемых рыночных чипов - вендору нужно было полагаться на фиксированный пайплайн или весьма урезанный SDK, предоставляемый поставщиком.
И производители сетевого оборудования сами начали учиться это делать, чтобы новые функции внедрять не перепаиванием асиков, а релизом новой версии софта.

Кроме того, едва ли бродком возьмётся за реализацию проприетарных протоколов или других функций, которые нужны одному покупателю - это же массовый рынок.

Никуда не спрятать вопрос безопасности. Тут своё родное - знаешь каждую закладочку.

Не всегда может устроить реализация QoS на рыночных чипах. На своих можно замутить любые мутки.

Свой SDK - свои разработчики, которые его поправят. Чужой SDK - чужие баги, давайте сдавать, решать, тестировать - времени требуется значительно больше.

В общем, хорошо, что мы находимся сейчас в ситуации высококонкурентного рынка, и мы каждые полтора-два года можем получать ещё более мощные коммутаторы по ещё более низким ценам. 

<hr>
Ну а если вдруг вам надоели все эти наши Клозы и масс-маркет-силиконы, и душа просит чего-то совсем экзотического, то вот почитайте, как строятся <a href="https://fuse.wikichip.org/news/3293/inside-rosetta-the-engine-behind-crays-slingshot-exascale-era-interconnect/" target="_blank">суперкомпьютеры для High Performance Computing'а</a>.

<hr>

<a name="LINKS"></a>
<h1>Полезные ссылки</h1>
В этот раз хоть под кат убирай. Но, поверьте, я оставил тут только самые хорошие источники, прочитанные лично моими глазами и отобранные лично моими руками.

<ul>
    <li>
    <b>Архитектура сетевых устройств</b>
    <ul>
        <li>
            <a href="https://www.cisco.com/c/dam/global/hr_hr/assets/ciscoconnect/2013/pdfs/Anatomy_of_Core_Network_Elements_Josef_Ungerman.pdf" target="_blank">Anatomy of Internet Routers</a>
        </li>
        <li>
            <a href="https://people.ucsc.edu/~warner/Bufs/BRKDCN-3734.pdf" target="_blank">Cisco Nexus 3000 Switch Architecture</a>
        </li>
        <li>
            <a href="https://habr.com/ru/post/307696/" target="_blank">Juniper Hardware Architecture</a>
        </li>
        <li>
            <a href="https://www.amazon.com/Hardware-Defined-Networking-Brian-Petersen/dp/B075LY9CNM" target="_blank">Hardware Defined Networking</a>
        </li>
        <li>
            <a href="https://linkmeup.ru/blog/401.html" target="_blank">Как сделать коммутатор?</a>
        </li>
        <li>
            <a href="https://linkmeup.ru/blog/312.html" target="_blank">Сети для самых маленьких. Часть четырнадцатая. Путь пакета</a>
        </li>

    </ul>
    </li>
    <li>
    <b>Архитектура ASIC</b>
    <ul>
        <li>
            <a href="https://www.youtube.com/watch?v=Ti3t9OAZL3g" target="_blank">Packet Pushers. Understanding ASICs For Network Engineers (Pete Lumbis)</a>
        </li>
        <li>
            <a href="https://www.ciscolive.com/c/dam/r/ciscolive/us/docs/2016/pdf/BRKARC-3467.pdf" target="_blank">Cisco Enterprise ASICs</a>
        </li>
        <li>
            <a href="https://people.ucsc.edu/~warner/Bufs/CSG-DNX-Switching-J2%20Feb%2016%202018.pdf" target="_blank">Broadcom Ships Jericho2</a>
        </li>
        <li>
            <a href="https://www.nextplatform.com/2019/12/12/broadcom-launches-another-tomahawk-into-the-datacenter/" target="_blank">Broadcom Launches Another Tomahawk Into The Datacenter</a>
        </li>
        <li>
            <a href="https://platformlab.stanford.edu/Seminar%20Talks/programming_line_rate_switches.pdf" target="_blank">Programmable Pipeline</a>
        </li>
        <li>
            <a href="https://seekingalpha.com/article/4276568-important-development-of-this-century" target="_blank">The Most Important Development Of This Century</a>
        </li>
        <li>
            <a href="https://www.mccoycomponents.com/blog/view/understanding-chiplet-in-one-article" target="_blank">Understanding chiplet in one article</a>
        </li>
        <li>
            <a href="https://beta.electronicproducts.com/Packaging_and_Hardware/Device_Packaging/Advanced_packaging_five_trends_to_watch_in_2017.aspx#" target="_blank">Advanced packaging: five trends to watch in 2017</a>
        </li>
        <li>
            <a href="http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf" target="_blank">Fan Out – Simple to Complex</a>
        </li>
        </ul>
    </li>
    <li>
    <b>Программируемость</b>
    <ul>
        <li>
            <a href="http://klamath.stanford.edu/~nickm/papers/ancs48-gibb.pdf" target="_blank">Design Principles for Packet Parsers</a>.
        </li>
        <li>
            <a href="https://www2.cs.duke.edu/courses/fall19/compsci514/papers/rmt-sigcomm2013.pdf" target="_blank">Fast Programmable Match-Action Processing in Hardware for SDN</a>
        </li>
        <li>
            <a href="https://www.hotchips.org/wp-content/uploads/hc_archives/hc29/HC29.20-Tutorials-Pub/HC29.20.1-P4-Soft-Net-Pub/HC29.21.100-P4-Tutorial.pdf">P4 Tutorial, Hot Chips 2017</a>
        </li>
    </ul>
    </li>
    <li>
    <b>Архитектура памяти</b>
    <ul>
        <li>
            <a href="https://people.ucsc.edu/~warner/buffer.html" target="_blank">Packet Buffers</a>. Отсюда по ссылкам разворачиваются разнообразные материалы очень глубоко
        </li>
        <li>
            <a href="https://people.ucsc.edu/~warner/Bufs/Buffering-WP_August_2017.pdf" target="_blank">An Update on Router Buffering</a>
        </li>
        <li>
            <a href="https://xrdocs.io/ncs5500/blogs/2018-05-07-ncs-5500-buffering-architecture/" target="_blank">NCS 5500 Buffering Architecture</a>
        </li>
        <li>
            <a href="https://www.cisco.com/c/en/us/products/collateral/switches/nexus-5020-switch/white_paper_c11-465436.html" target="_blank">Cisco Nexus 5000 Series Switches</a>. Cut-through and Store-and-Forward
        </li>
        <li>
            <a href="https://www.juniper.net/documentation/en_US/junos/topics/concept/cos-qfx-series-congestion-notification-understanding.html#jd0e554" target="_blank">Understanding CoS Flow Control (Ethernet PAUSE and PFC)</a>
        </li>
        <li>
            <a href="https://github.com/Mellanox/mlxsw/wiki/Quality-of-Service" target="_blank">Quality of Service</a>. Headroom buffers
        </li>
    </ul>
    </li>
    <li>
    <b>Реализации очередей</b>
    <ul>
        <li>
            <a href="https://archive.nanog.org/sites/default/files/wednesday_tutorial_szarecki_packet-buffering.pdf" target="_blank">Strategies of packet buffering inside Routers</a>
        </li>
        <li>
            <a href="https://www.juniper.net/documentation/en_US/junos/topics/concept/cos-qfx-series-voq-understanding.html" target="_blank">Understanding CoS Virtual Output Queues (VOQs) on QFX10000 Switches</a>
        </li>

        <li>
            <a href="https://forums.juniper.net/t5/forums/recentpostspage/post-type/message/category-id/Blogs/user-id/101479" target="_blank">What is VOQ and why you should care?</a>
        </li>
    </ul>
    </li>
    <li>
    <b>Deep Buffers</b>
    <ul>    
        <li>
            <a href="https://forums.juniper.net/t5/Enterprise-Cloud-and/Not-all-deep-buffer-switches-are-created-equal/ba-p/318393" target="_blank">Not all deep buffer switches are created equal</a>
        </li>
        <li>
            <a href="https://packetpushers.net/aristas-big-buffer-b-s/" target="_blank">Arista’s Big Buffer B.S.</a>
        </li>
        <li>
            <a href="http://miercom.com/pdf/reports/20160210.pdf" target="_blank">Speeding Applications in Data Center Networks. The Interaction of Buffer Size and TCP Protocol Handling and its Impact on Data-Mining and Large Enterprise IT Traffic Flows</a>
        </li>
    </ul>
    </li>
    <li>
        <a href="https://tools.ietf.org/html/rfc8257" target="_blank">Data Center TCP (DCTCP): TCP Congestion Control for Data Centers</a>
    </li>
    <li>
        <a href="https://support.huawei.com/enterprise/en/doc/EDOC1100086962" target="_blank">Understanding Microburst</a>
    </li>
    <li>
    Ну и немного мотивационных видео от Broadcom
    <ul>
        <li>
            <a href="https://www.youtube.com/watch?v=t_fwyKs1wJ0&" target="_blank">Introduction to Broadcom's Switch Portfolio</a>
        </li>
        <li>
            <a href="https://www.youtube.com/watch?v=2HvxxK39BXM" target="_blank">Broadcom Trident4: Disrupting the Enterprise Data Center & Campus</a>
        </li>
        <li>
            <a href="https://www.youtube.com/watch?v=B-COGMbaUg4" target="_blank">Broadcom Tomahawk4: Industry's Highest Bandwidth Chip</a>
        </li>
        <li>
            <a href="https://www.youtube.com/watch?v=JUgyaSoErlQ" target="_blank">Jericho2: Driving Merchant Silicon Revolution</a>
        </li>
    </ul>
    </li>
</ul>
<hr>

<h1>Заключение</h1>
Что ещё сказать после ста двадцати трёх тысяч символов? Только то, что многое из того, что вы прочитали в этот раз - частные случаи, которые могут быть (и будут) несправедливы в других ситуациях.
Как только сетевой инженер смещает свой фокус со стандартизированных протоколов в область обработки пакетов, он падает в пропасть бесконечных компромиссов, где нет универсальных ответов, нет RFC, нет исчерпывающих мануалов. И чем <a href="https://pikabu.ru/story/naskolko_gluboka_yeta_peshchera_7041398" target="_blank">глубже</a> он падает, тем страшнее становится разнообразие деталей и нюансов.

Эта статья планировалась небольшой заметкой о буферах - хотелось копнуть неглубокую ямку и выяснить, чем отличаются Shallow Buffer от Deep. Всё началось с небольшой <a href="https://people.ucsc.edu/~warner/buffer.html" target="_blank">странички</a>, подбивающей информацию о размерах буферов. А потом ссылочка за ссылочкой и размотался клубок. Стало понятно, что без разбора типов чипов не обойтись, дальше пришлось углубиться в архитектуру. Здесь бы и тормознуть, но верёвка уже оборвалась. 

<hr>

<h1>Спасибы</h1>
<ul>
    <li>Андрею Глазкову (glazgoo) за рецензию и дельные замечания о Shared Buffers и коммерческих чипах</li>
    <li>Михаилу Соколову (insektazz) за разъяснения об устройстве чипов, SerDes и Silicon Photonics</li>
    <li>Александру Клименко (v0lk) за обнаружение точек роста в вопросах Admission Control, Alpha, Pipeline'ов и минусов DCTCP</li>
    <li>Александру Азимову (mitradir) за комментарии о Lossless Ethernet</li>
    <li>Дмитрию Афанасьеву (fl0w) за дополнения ко всем частям статьи</li>
    <li>Виталию Венгловскому (AllTheThingsUndone) за наставление на путь в вопросах On-Chip Buffer, Packaging и других</li>
    <li>Артёму Чернобаю за КДПВ</li>
</ul>

<blockquote>
    Особо благодарных просим задержаться и пройти на <a href="https://www.patreon.com/linkmeup?ty=h" target="_blank">Патреон</a>.
    <a href="https://www.patreon.com/linkmeup?ty=h" target="_blank"><img src="https://fs.linkmeup.ru/images/patreon.jpg" width="400"></a>
</blockquote>