TimeQuest Timing Analyzer report for experiment2a
Tue Oct 15 19:09:32 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'CLOCK_50_I'
 32. Fast Model Hold: 'CLOCK_50_I'
 33. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; experiment2a                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.61 MHz ; 134.61 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.718  ; 0.000         ;
; CLOCK_50_I                                               ; 12.571 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.052 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.718 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.307      ; 2.625      ;
; 2.718 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.307      ; 2.625      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.571 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.474      ;
; 12.747 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 7.294      ;
; 12.747 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 7.294      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.749 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.296      ;
; 12.925 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 7.116      ;
; 12.925 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 7.116      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.934 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.111      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 12.992 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.053      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.006 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 7.039      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
; 13.077 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.009      ; 6.968      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:VGA_unit|counter_enable         ; VGA_Controller:VGA_unit|counter_enable         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[1]                           ; rect_height_count[1]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[2]                           ; rect_height_count[2]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[3]                           ; rect_height_count[3]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[4]                           ; rect_height_count[4]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[0]                           ; rect_height_count[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_width_count[3]                            ; rect_width_count[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_width_count[4]                            ; rect_width_count[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_width_count[5]                            ; rect_width_count[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_col_count[0]                              ; rect_col_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_col_count[1]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_col_count[2]                              ; rect_col_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_row_count[0]                              ; rect_row_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_row_count[1]                              ; rect_row_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_row_count[2]                              ; rect_row_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][0]                            ; VGA_sram_data[1][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][8]                            ; VGA_sram_data[2][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][9]                            ; VGA_sram_data[2][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][1]                            ; VGA_sram_data[1][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][2]                            ; VGA_sram_data[1][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][10]                           ; VGA_sram_data[2][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][3]                            ; VGA_sram_data[1][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][11]                           ; VGA_sram_data[2][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][4]                            ; VGA_sram_data[1][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][12]                           ; VGA_sram_data[2][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][13]                           ; VGA_sram_data[2][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][5]                            ; VGA_sram_data[1][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][6]                            ; VGA_sram_data[1][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][14]                           ; VGA_sram_data[2][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][7]                            ; VGA_sram_data[1][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][15]                           ; VGA_sram_data[2][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][8]                            ; VGA_sram_data[0][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][0]                            ; VGA_sram_data[2][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][9]                            ; VGA_sram_data[0][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][1]                            ; VGA_sram_data[2][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][10]                           ; VGA_sram_data[0][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][2]                            ; VGA_sram_data[2][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][3]                            ; VGA_sram_data[2][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][11]                           ; VGA_sram_data[0][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][12]                           ; VGA_sram_data[0][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][4]                            ; VGA_sram_data[2][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][13]                           ; VGA_sram_data[0][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][5]                            ; VGA_sram_data[2][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][14]                           ; VGA_sram_data[0][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][6]                            ; VGA_sram_data[2][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][15]                           ; VGA_sram_data[0][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][7]                            ; VGA_sram_data[2][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][0]                            ; VGA_sram_data[0][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][8]                            ; VGA_sram_data[1][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][1]                            ; VGA_sram_data[0][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][9]                            ; VGA_sram_data[1][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][2]                            ; VGA_sram_data[0][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][10]                           ; VGA_sram_data[1][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][3]                            ; VGA_sram_data[0][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][11]                           ; VGA_sram_data[1][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][12]                           ; VGA_sram_data[1][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][4]                            ; VGA_sram_data[0][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][13]                           ; VGA_sram_data[1][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][5]                            ; VGA_sram_data[0][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][6]                            ; VGA_sram_data[0][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][14]                           ; VGA_sram_data[1][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][15]                           ; VGA_sram_data[1][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][7]                            ; VGA_sram_data[0][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.514 ; VGA_blue[6]                                    ; VGA_Controller:VGA_unit|oVGA_B[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.780      ;
; 0.516 ; VGA_blue[2]                                    ; VGA_Controller:VGA_unit|oVGA_B[2]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; VGA_blue[8]                                    ; VGA_Controller:VGA_unit|oVGA_B[8]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; VGA_green[5]                                   ; VGA_Controller:VGA_unit|oVGA_G[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; VGA_red[8]                                     ; VGA_Controller:VGA_unit|oVGA_R[8]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; VGA_green[7]                                   ; VGA_Controller:VGA_unit|oVGA_G[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; VGA_red[5]                                     ; VGA_Controller:VGA_unit|oVGA_R[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_red[4]                                     ; VGA_Controller:VGA_unit|oVGA_R[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_green[3]                                   ; VGA_Controller:VGA_unit|oVGA_G[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_green[8]                                   ; VGA_Controller:VGA_unit|oVGA_G[8]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|push_button_status[0]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SRAM_we_n                                      ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_blue[3]                                    ; VGA_Controller:VGA_unit|oVGA_B[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; VGA_Controller:VGA_unit|V_Cont[9]              ; VGA_Controller:VGA_unit|V_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; SRAM_address[17]                               ; SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; PB_Controller:PB_unit|debounce_shift_reg[0][8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.540 ; rect_col_count[1]                              ; rect_col_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.548 ; VGA_Controller:VGA_unit|H_Cont[7]              ; VGA_Controller:VGA_unit|oVGA_H_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.814      ;
; 0.549 ; VGA_Controller:VGA_unit|H_Cont[9]              ; VGA_Controller:VGA_unit|H_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.815      ;
; 0.555 ; rect_col_count[0]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.821      ;
; 0.651 ; VGA_red[7]                                     ; VGA_Controller:VGA_unit|oVGA_R[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.917      ;
; 0.652 ; VGA_green[2]                                   ; VGA_Controller:VGA_unit|oVGA_G[2]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; VGA_red[6]                                     ; VGA_Controller:VGA_unit|oVGA_R[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.655 ; VGA_red[3]                                     ; VGA_Controller:VGA_unit|oVGA_R[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.921      ;
; 0.658 ; VGA_blue[7]                                    ; VGA_Controller:VGA_unit|oVGA_B[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; VGA_green[4]                                   ; VGA_Controller:VGA_unit|oVGA_G[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.925      ;
; 0.659 ; VGA_green[6]                                   ; VGA_Controller:VGA_unit|oVGA_G[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.925      ;
; 0.664 ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; PB_Controller:PB_unit|debounce_shift_reg[0][4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.930      ;
; 0.675 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz_buf           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.941      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.052 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.307      ; 2.625      ;
; 7.052 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.307      ; 2.625      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.112 ; 4.112 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.009 ; 4.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.711 ; 3.711 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.797 ; 3.797 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.779 ; 3.779 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.982 ; 3.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.966 ; 3.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.021 ; 4.021 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.912 ; 3.912 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.321 ; 3.321 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.328 ; 3.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.673 ; 3.673 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.040 ; 4.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.112 ; 4.112 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.890 ; 3.890 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.282 ; 2.282 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.296 ; -4.296 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.296 ; -4.296 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.091 ; -3.091 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.779 ; -3.779 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.481 ; -3.481 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.567 ; -3.567 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.549 ; -3.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.752 ; -3.752 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.736 ; -3.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.791 ; -3.791 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.356 ; -3.356 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.682 ; -3.682 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.440 ; -3.440 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.091 ; -3.091 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.098 ; -3.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.443 ; -3.443 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.810 ; -3.810 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.882 ; -3.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.660 ; -3.660 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -6.174 ; -6.174 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -6.174 ; -6.174 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.052 ; -2.052 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 7.972 ; 7.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 7.972 ; 7.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 7.952 ; 7.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 7.736 ; 7.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 7.683 ; 7.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 7.699 ; 7.699 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.417 ; 7.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 7.422 ; 7.422 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.219 ; 7.219 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.234 ; 7.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 7.170 ; 7.170 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 7.194 ; 7.194 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.513 ; 7.513 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 7.010 ; 7.010 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.477 ; 7.477 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 6.988 ; 6.988 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 7.001 ; 7.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 6.997 ; 6.997 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 6.987 ; 6.987 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.199 ; 7.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.204 ; 7.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 7.214 ; 7.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 7.477 ; 7.477 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.047 ; 7.047 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 7.023 ; 7.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.022 ; 7.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.024 ; 7.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.024 ; 7.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.007 ; 7.007 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.218 ; 7.218 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.239 ; 7.239 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 8.412 ; 8.412 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 9.330 ; 9.330 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 9.784 ; 9.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 8.691 ; 8.691 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 8.677 ; 8.677 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 8.961 ; 8.961 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 8.936 ; 8.936 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.456 ; 8.456 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 8.451 ; 8.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 9.784 ; 9.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 8.870 ; 8.870 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 8.678 ; 8.678 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 8.418 ; 8.418 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 8.441 ; 8.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 8.452 ; 8.452 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 8.447 ; 8.447 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 8.634 ; 8.634 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 8.649 ; 8.649 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 8.678 ; 8.678 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 8.643 ; 8.643 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.543 ; 8.543 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 8.793 ; 8.793 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 7.998 ; 7.998 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 8.696 ; 8.696 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 8.554 ; 8.554 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 8.793 ; 8.793 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 8.439 ; 8.439 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 8.395 ; 8.395 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 8.199 ; 8.199 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.471 ; 8.471 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.608 ; 5.608 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 5.610 ; 5.610 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 7.010 ; 7.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 7.972 ; 7.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 7.952 ; 7.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 7.736 ; 7.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 7.683 ; 7.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 7.699 ; 7.699 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.417 ; 7.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 7.422 ; 7.422 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.219 ; 7.219 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.234 ; 7.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 7.170 ; 7.170 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 7.194 ; 7.194 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.513 ; 7.513 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 7.010 ; 7.010 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 6.987 ; 6.987 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 6.988 ; 6.988 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 7.001 ; 7.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 6.997 ; 6.997 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 6.987 ; 6.987 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.199 ; 7.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.204 ; 7.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 7.214 ; 7.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 7.477 ; 7.477 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.047 ; 7.047 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 7.023 ; 7.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.022 ; 7.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.024 ; 7.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.024 ; 7.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.007 ; 7.007 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.218 ; 7.218 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.239 ; 7.239 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 8.412 ; 8.412 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 8.897 ; 8.897 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 8.451 ; 8.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 8.691 ; 8.691 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 8.677 ; 8.677 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 8.961 ; 8.961 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 8.936 ; 8.936 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.456 ; 8.456 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 8.451 ; 8.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 9.784 ; 9.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 8.870 ; 8.870 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 8.418 ; 8.418 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 8.418 ; 8.418 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 8.441 ; 8.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 8.452 ; 8.452 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 8.447 ; 8.447 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 8.634 ; 8.634 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 8.649 ; 8.649 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 8.678 ; 8.678 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 8.643 ; 8.643 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.543 ; 8.543 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 7.998 ; 7.998 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 7.998 ; 7.998 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 8.696 ; 8.696 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 8.554 ; 8.554 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 8.793 ; 8.793 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 8.439 ; 8.439 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 8.395 ; 8.395 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 8.199 ; 8.199 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.471 ; 8.471 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.608 ; 5.608 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 5.610 ; 5.610 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.422 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.187 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.195 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.976 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.956 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.924 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.921 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.921 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.422 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.472 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.472 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.913 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.913 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.902 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.127 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.422 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.187 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.195 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.976 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.956 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.924 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.921 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.921 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.422 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.472 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.472 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.913 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.913 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.902 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.127 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.422     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.187     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.195     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.976     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.956     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.924     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.921     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.921     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.422     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.472     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.472     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.913     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.913     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.902     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.127     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.422     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.187     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.195     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.976     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.956     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.924     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.921     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.921     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.422     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.472     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.472     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.913     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.913     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.902     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.127     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.701  ; 0.000         ;
; CLOCK_50_I                                               ; 16.572 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.179 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.701 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.061      ; 1.392      ;
; 3.701 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.061      ; 1.392      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.572 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.468      ;
; 16.640 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 3.396      ;
; 16.640 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 3.396      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.645 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.395      ;
; 16.713 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 3.323      ;
; 16.713 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 3.323      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.756 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.284      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.791 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.249      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.795 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.245      ;
; 16.824 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 3.212      ;
; 16.824 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 3.212      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
; 16.826 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.008      ; 3.214      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:VGA_unit|counter_enable         ; VGA_Controller:VGA_unit|counter_enable         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[1]                           ; rect_height_count[1]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[2]                           ; rect_height_count[2]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[3]                           ; rect_height_count[3]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[4]                           ; rect_height_count[4]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[0]                           ; rect_height_count[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_width_count[3]                            ; rect_width_count[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_width_count[4]                            ; rect_width_count[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_width_count[5]                            ; rect_width_count[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_col_count[0]                              ; rect_col_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_col_count[1]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_col_count[2]                              ; rect_col_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_row_count[0]                              ; rect_row_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_row_count[1]                              ; rect_row_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_row_count[2]                              ; rect_row_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][0]                            ; VGA_sram_data[1][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][8]                            ; VGA_sram_data[2][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][9]                            ; VGA_sram_data[2][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][1]                            ; VGA_sram_data[1][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][2]                            ; VGA_sram_data[1][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][10]                           ; VGA_sram_data[2][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][3]                            ; VGA_sram_data[1][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][11]                           ; VGA_sram_data[2][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][4]                            ; VGA_sram_data[1][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][12]                           ; VGA_sram_data[2][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][13]                           ; VGA_sram_data[2][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][5]                            ; VGA_sram_data[1][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][6]                            ; VGA_sram_data[1][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][14]                           ; VGA_sram_data[2][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][7]                            ; VGA_sram_data[1][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][15]                           ; VGA_sram_data[2][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][8]                            ; VGA_sram_data[0][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][0]                            ; VGA_sram_data[2][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][9]                            ; VGA_sram_data[0][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][1]                            ; VGA_sram_data[2][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][10]                           ; VGA_sram_data[0][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][2]                            ; VGA_sram_data[2][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][3]                            ; VGA_sram_data[2][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][11]                           ; VGA_sram_data[0][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][12]                           ; VGA_sram_data[0][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][4]                            ; VGA_sram_data[2][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][13]                           ; VGA_sram_data[0][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][5]                            ; VGA_sram_data[2][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][14]                           ; VGA_sram_data[0][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][6]                            ; VGA_sram_data[2][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][15]                           ; VGA_sram_data[0][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][7]                            ; VGA_sram_data[2][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][0]                            ; VGA_sram_data[0][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][8]                            ; VGA_sram_data[1][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][1]                            ; VGA_sram_data[0][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][9]                            ; VGA_sram_data[1][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][2]                            ; VGA_sram_data[0][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][10]                           ; VGA_sram_data[1][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][3]                            ; VGA_sram_data[0][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][11]                           ; VGA_sram_data[1][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][12]                           ; VGA_sram_data[1][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][4]                            ; VGA_sram_data[0][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][13]                           ; VGA_sram_data[1][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][5]                            ; VGA_sram_data[0][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][6]                            ; VGA_sram_data[0][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][14]                           ; VGA_sram_data[1][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][15]                           ; VGA_sram_data[1][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][7]                            ; VGA_sram_data[0][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; VGA_blue[6]                                    ; VGA_Controller:VGA_unit|oVGA_B[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; VGA_blue[8]                                    ; VGA_Controller:VGA_unit|oVGA_B[8]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; VGA_green[5]                                   ; VGA_Controller:VGA_unit|oVGA_G[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_blue[2]                                    ; VGA_Controller:VGA_unit|oVGA_B[2]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SRAM_we_n                                      ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_red[8]                                     ; VGA_Controller:VGA_unit|oVGA_R[8]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_green[7]                                   ; VGA_Controller:VGA_unit|oVGA_G[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; VGA_Controller:VGA_unit|V_Cont[9]              ; VGA_Controller:VGA_unit|V_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_red[4]                                     ; VGA_Controller:VGA_unit|oVGA_R[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_red[5]                                     ; VGA_Controller:VGA_unit|oVGA_R[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_green[3]                                   ; VGA_Controller:VGA_unit|oVGA_G[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_green[8]                                   ; VGA_Controller:VGA_unit|oVGA_G[8]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|push_button_status[0]    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_blue[3]                                    ; VGA_Controller:VGA_unit|oVGA_B[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SRAM_address[17]                               ; SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; PB_Controller:PB_unit|debounce_shift_reg[0][8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; VGA_Controller:VGA_unit|H_Cont[9]              ; VGA_Controller:VGA_unit|H_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; rect_col_count[1]                              ; rect_col_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; VGA_Controller:VGA_unit|H_Cont[7]              ; VGA_Controller:VGA_unit|oVGA_H_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; rect_col_count[0]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.315 ; VGA_red[6]                                     ; VGA_Controller:VGA_unit|oVGA_R[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; VGA_red[7]                                     ; VGA_Controller:VGA_unit|oVGA_R[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.317 ; VGA_red[3]                                     ; VGA_Controller:VGA_unit|oVGA_R[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; VGA_green[2]                                   ; VGA_Controller:VGA_unit|oVGA_G[2]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; VGA_green[4]                                   ; VGA_Controller:VGA_unit|oVGA_G[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; VGA_green[6]                                   ; VGA_Controller:VGA_unit|oVGA_G[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; VGA_blue[7]                                    ; VGA_Controller:VGA_unit|oVGA_B[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; VGA_sram_data[1][0]                            ; VGA_red[2]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.472      ;
; 0.326 ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; PB_Controller:PB_unit|debounce_shift_reg[0][4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.179 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.061      ; 1.392      ;
; 6.179 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.061      ; 1.392      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.521 ; 2.521 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.521 ; 2.521 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.235 ; 2.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.192 ; 2.192 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 1.988 ; 1.988 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.043 ; 2.043 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.023 ; 2.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.149 ; 2.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.136 ; 2.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.179 ; 2.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.937 ; 1.937 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.173 ; 2.173 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.013 ; 2.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.822 ; 1.822 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 1.827 ; 1.827 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.008 ; 2.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.182 ; 2.182 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.235 ; 2.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.106 ; 2.106 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.603 ; 3.603 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.603 ; 3.603 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.299 ; 1.299 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.401 ; -2.401 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.401 ; -2.401 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.702 ; -1.702 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.072 ; -2.072 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.868 ; -1.868 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.923 ; -1.923 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.903 ; -1.903 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.029 ; -2.029 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.016 ; -2.016 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.059 ; -2.059 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.817 ; -1.817 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.053 ; -2.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.893 ; -1.893 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.702 ; -1.702 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.707 ; -1.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.888 ; -1.888 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.062 ; -2.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.115 ; -2.115 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.986 ; -1.986 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -3.252 ; -3.252 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -3.252 ; -3.252 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.179 ; -1.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.587 ; 4.587 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 4.558 ; 4.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.439 ; 4.439 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.360 ; 4.360 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.382 ; 4.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.319 ; 4.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.332 ; 4.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.348 ; 4.348 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.274 ; 4.274 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.261 ; 4.261 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.348 ; 5.348 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 5.739 ; 5.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 5.037 ; 5.037 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 5.176 ; 5.176 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 4.975 ; 4.975 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 5.739 ; 5.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 5.128 ; 5.128 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.922 ; 4.922 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.936 ; 4.936 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 5.006 ; 5.006 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 5.022 ; 5.022 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 5.025 ; 5.025 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 4.996 ; 4.996 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.981 ; 4.981 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.935 ; 4.935 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.897 ; 4.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 4.812 ; 4.812 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 4.950 ; 4.950 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 3.110 ; 3.110 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 3.112 ; 3.112 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.587 ; 4.587 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 4.558 ; 4.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.439 ; 4.439 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.360 ; 4.360 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.382 ; 4.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.319 ; 4.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.332 ; 4.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.348 ; 4.348 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.274 ; 4.274 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.261 ; 4.261 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.141 ; 5.141 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 5.037 ; 5.037 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 5.176 ; 5.176 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 4.975 ; 4.975 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 5.739 ; 5.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 5.128 ; 5.128 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.922 ; 4.922 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.922 ; 4.922 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.936 ; 4.936 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 5.006 ; 5.006 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 5.022 ; 5.022 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 5.025 ; 5.025 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 4.996 ; 4.996 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.981 ; 4.981 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.935 ; 4.935 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.897 ; 4.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 4.812 ; 4.812 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 4.950 ; 4.950 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 3.110 ; 3.110 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 3.112 ; 3.112 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.452 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.827 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.835 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.735 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.715 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.683 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.452 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.502 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.502 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.695 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.695 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.693 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.693 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.683 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.781 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.452 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.827 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.835 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.735 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.715 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.683 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.452 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.502 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.502 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.695 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.695 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.693 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.693 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.683 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.781 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.452     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.827     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.835     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.735     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.715     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.683     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.452     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.502     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.502     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.695     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.695     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.693     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.693     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.683     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.781     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.452     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.827     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.835     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.735     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.715     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.683     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.452     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.502     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.502     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.695     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.695     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.693     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.693     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.683     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.781     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.718  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 12.571 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.718  ; 6.179 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.112 ; 4.112 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.009 ; 4.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.711 ; 3.711 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.797 ; 3.797 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.779 ; 3.779 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.982 ; 3.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.966 ; 3.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.021 ; 4.021 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.912 ; 3.912 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.321 ; 3.321 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.328 ; 3.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.673 ; 3.673 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.040 ; 4.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.112 ; 4.112 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.890 ; 3.890 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.282 ; 2.282 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.401 ; -2.401 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.401 ; -2.401 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.702 ; -1.702 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.072 ; -2.072 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.868 ; -1.868 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.923 ; -1.923 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.903 ; -1.903 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.029 ; -2.029 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.016 ; -2.016 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.059 ; -2.059 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.817 ; -1.817 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.053 ; -2.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.893 ; -1.893 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.702 ; -1.702 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.707 ; -1.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.888 ; -1.888 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.062 ; -2.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.115 ; -2.115 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.986 ; -1.986 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -3.252 ; -3.252 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -3.252 ; -3.252 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.179 ; -1.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 7.972 ; 7.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 7.972 ; 7.972 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 7.952 ; 7.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 7.736 ; 7.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 7.683 ; 7.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 7.699 ; 7.699 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 7.678 ; 7.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.445 ; 7.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.417 ; 7.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 7.422 ; 7.422 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.219 ; 7.219 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.231 ; 7.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.234 ; 7.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 7.170 ; 7.170 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 7.194 ; 7.194 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.513 ; 7.513 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 7.010 ; 7.010 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.477 ; 7.477 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 6.988 ; 6.988 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 7.001 ; 7.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 6.997 ; 6.997 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 6.987 ; 6.987 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.199 ; 7.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.204 ; 7.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 7.214 ; 7.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 7.477 ; 7.477 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.047 ; 7.047 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 7.023 ; 7.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.022 ; 7.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.024 ; 7.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.024 ; 7.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.007 ; 7.007 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.218 ; 7.218 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.239 ; 7.239 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.446 ; 7.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 8.412 ; 8.412 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 9.330 ; 9.330 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 9.784 ; 9.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 8.691 ; 8.691 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 8.677 ; 8.677 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 8.961 ; 8.961 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 8.936 ; 8.936 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.456 ; 8.456 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 8.451 ; 8.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 9.784 ; 9.784 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 8.870 ; 8.870 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 8.678 ; 8.678 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 8.418 ; 8.418 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 8.441 ; 8.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 8.452 ; 8.452 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 8.447 ; 8.447 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 8.634 ; 8.634 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 8.649 ; 8.649 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 8.678 ; 8.678 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 8.643 ; 8.643 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.543 ; 8.543 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 8.793 ; 8.793 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 7.998 ; 7.998 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 8.696 ; 8.696 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 8.554 ; 8.554 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 8.793 ; 8.793 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 8.439 ; 8.439 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 8.395 ; 8.395 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 8.199 ; 8.199 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.471 ; 8.471 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.608 ; 5.608 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 5.610 ; 5.610 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.587 ; 4.587 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 4.558 ; 4.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.439 ; 4.439 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.360 ; 4.360 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.382 ; 4.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.319 ; 4.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.332 ; 4.332 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.348 ; 4.348 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.274 ; 4.274 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.261 ; 4.261 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.141 ; 5.141 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 5.037 ; 5.037 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 5.176 ; 5.176 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 4.975 ; 4.975 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 5.739 ; 5.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 5.128 ; 5.128 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.922 ; 4.922 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.922 ; 4.922 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.936 ; 4.936 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 5.006 ; 5.006 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 5.022 ; 5.022 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 5.025 ; 5.025 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 4.996 ; 4.996 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.981 ; 4.981 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.935 ; 4.935 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.897 ; 4.897 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 4.812 ; 4.812 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 4.950 ; 4.950 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 3.110 ; 3.110 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 3.112 ; 3.112 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 6928     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 6928     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 262   ; 262  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 84    ; 84   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info (125069): Default assignment values were changed in the current version of the Quartus II software -- changes to default assignments values are contained in file /tools/altera/12.0/quartus/linux/assignment_defaults.qdf
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Oct 15 19:09:31 2013
Info: Command: quartus_sta experiment2a -c experiment2a
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'experiment2a.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.718         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    12.571         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.052         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.701         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    16.572         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.179         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Tue Oct 15 19:09:32 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


