# Projetos em SystemVerilog para a cadeira de Circuitos Digitais, Semestre 1 de Ciência da Computação
 
