
 조합논리회로(2)



 # 여러가지 조합논리회로.

코드 변환기.
디지털 시스템에서 시스템들이 교환할 정보에 대해 서로 다른 코드를 사용한다면 코드 변환이 필요.
	● 하나의 2진 코드를 다른 2진 코드로 바꾸어 주는 조합논리회로.
	● 다양한 코드 변환기가  존재.
	● 예) BCD-3 초과 코드변환기, BCD-9의 보수변환기.

BCD-3초과 코드변환기.
BCD 코드를 3-초과 코드로 바꾸는 변환기.
BCD 코드와 3-초과 코드는 4비트를 이용하여 10진수 표현.
따라서 변환회로는 4개의 입력과 4개의 출력이 필요.

BCD-3초과 코드변환기 설계.
1. 진리표 작성( 10진수 10~15는 발생하지 않으므로 무관조건 처리 )
2. 카르노 도표를 이용한 간소화
3. 출력 부울함수 유도.
4. 논리회로도 작성.

BCD-9의 보수변환기.
BCD 코드가 입력되면 9의 보수값으로 변환.

BCD-9의 보수변환기 설계.
1. 진리표 작성. ( 10진수 10~15는 발생하지 않으므로 무관조건 처리 )
	● 9의보수 : 9-X
2. 카르노 노표를 이용하여 간소화.
3. 출력 부울함수 유도.
4. 논리 회로도 작성.



 # 패리티 발생기/검사기.

패리티 발생기/검사기 parity bit.
디지털 시스템에서 2진 정보를 주고 받을 때 잡음이나 회로상의 문제로 에러 발생.
이러한 에러 검출을 위해 전송되는 정보에 에러 검출용 비트를 추가해 전송.
이때 사용되는 에러 검출용 비트를 패리티 비트라고 한다.

패리티 비트를 이용하는 방식.
● 짝수 패리티검출 even parity check 방식.
	○ 2진 정보 속에 '1'의 개수가 패리티 비트를 포함하여 짝수가 되도록 패리티 비트를 부가하는 방식.
● 홀수 패리티 검출 odd parity check 방식. 
	○ 2진 정보 속에 '1'의 개수가 패리티 비트를 포함하여 홀수가 되도록 패리티 비트를 부가하는 방식.
	○ 주로 많이 사용.

이중 패리티 검출방식.
일반 패리티 검출방식은 1개의 에러가 있을 때 검출 가능.
그러나 동시에 2개의 에러가 있으면 검출 불가능. ( 이중 패리티 검출방식을 통해 해결 )
이러한 경우에 사용되는 방법이 이중 패리티 검출방식.
코드를 한 묶음으로 하여, 그 묶음의 수직방향과 수평방향으로 패리티 비트를 부가한다.

패리티 발생기 parity generator.
에러 검출이나 정정을 위해 송신측에서 전송정보에 패리티 비트를 부가하는데, 패리티 비트를 생성하는 회로.
패리티 발생기 설계 예.
	1. 진리표 작성. ( P : 패리티 비트 추가 )
	2. 카르노 도표를 이용하여 출력 부울함수 유도.
	3. 논리회로도 작성.

패리티 검사기 parity checker.
수신측에서 송신된 정보의 에러를 검출하기 위해 패리티를 검사하는 회로.
패리티 검사기 설계 예.
	● 패리티 발생기에 의해 만들어진 4비트 전송정보에 대한 홀수 패리티 검사기.
	1. 진리표 작성.
	2. 카르노 도표를 이용하여 출력 부울함수 유도.
	3. 논리회로도 작성.



 # BCD-세븐 세그먼트 표시기.

BCD-세븐 세그먼트 표시기.
세븐 세그먼트를 이용하여 BCD코드의 10진 표시를 나타내는 장치.
표시장치의 숫자는 a,b,c,d,e,f,g의 7개의 세그먼트로 구성.
BCD-세븐 세그먼트 표시기 설계 예.
	● BCD코드의 네 개 입력과 세그먼트를 선택하는 7개의 출력을 갖는 표시기 설계.
	1. 진리표 작성. ( A,B,C,D와 a,b,c,d,e,f,g )
	2. 카르노 도표를 이용하여 출력 부울함수 유도. ( a,b,c,d,e,f,g에 대한 A,B,C,D를 구함 )
	3. 논리회로도 작성.



 # MSI를 이용한 조합논리회로 - 인코더.

MSI를 이용한 조합논리회로.
효과적인 조합논리회로를 설계하기 위해서는 주어진 함수를 실현하는데 필요한 게이트의 수를 최소화할 필요.
이를 위해 집적회로 IC를 사용.
왜냐하면 패키지화된 IC의 내부 게이트를 이용하면 경제적인 설계 가능.

인코더 encoder.
부호화되지 않은 입력을 받아서 부호화된 출력을 내보내는 부호화기.
사람이 이해할 수 있는 표현에서 기계가 이해할 수 있는 표현으로 바꾸는 과정.
2**n개의 입력과 n개의 출력을 갖고 있으며, 출력은 입력값에 대응하는 2진 코드를 생성한다.
인코더 설계 예.
	● 8진을 2진으로 바꾸는 인코더 내부회로 설계.
	1. 진리표 작성. ( 8진 비트는 하나만 1의 값을 가질 수 있고 그 값에 대응하는 2진 비트를 만듬 )
	2. 출력 함수 유도.
	3. 논리회로도 작성.
문제점.
	● 임의의 순간에 동시에 1이 되면 문제가 발생한다.
	● 우선순위를 부여하여 문제점을 해결.

우선순위 인코더.
우선순위를 부여하는 인코더.
	● 첨자가 높을 수록 우선순위를 준다.
	● D3, D6가 동시에 1이 되면 D6가 우선순위가 높아서 출력은 6이 된다.



 # 정리.

주요용어.
코드 변환기 : 하나의 2진 코드를 다른 2진 코드로 바꿔주는 조합논리회로.
패리티 비트 : 에러 검출을 위해 부가되는 에러검출용 비트.
세븐 세그먼트 표시기 : 세븐 세그먼트를 이용하여 10진 표시를 나타내는 장치.
인코더 : 부호화되지 않은 입력을 받아서 부호화된 출력을 내보내는 부호화기. ( 자연어 -> 기계어 )

표준논리회로 정리.
● 기본 연산회로.
	○ 가산기.
		1. 반가산기.
		2. 전가산기.
	○ 감산기.
		1. 반감산기.
		2. 전감산기.
● 여러가지 조합논리회로.
	○ 코드변환기.
		1. BCD-3초과 변환기.
		2. BCD-9의 보수 변환기.
	○ 세그먼트 표시기.
		1. BCD-세그먼트 표시기.
	○ 패리티 발생기/검사기.
	○ MSI 기법.
		1. 인코더.

﻿



