<!doctype html public "-//w3c//dtd html 4.0 transitional//en">
<html>
<head>
   <meta http-equiv="Content-Type" content="text/html; charset=x-user-defined">
   <meta name="Author" content="Tippawan Aranwattananon">
   <meta name="GENERATOR" content="Mozilla/4.5 [en] (WinNT; I) [Netscape]">
   <title>Serial communication component design using vhdl</title>
</head>
<body>
&nbsp;
<br><b>การออกแบบวงจรสื่อสารอนุกรมด้วยภาษา VHDL</b>
<p>&nbsp;&nbsp;&nbsp; นางสาว ทิพวรรณ อรัญวัฒนานนท์ 38014180
<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; นางสาว สมพิศ อภิวัฒน์อุดมคุณ&nbsp;&nbsp;&nbsp;&nbsp;
38014533
<br>&nbsp;อาจารย์ อภิเนตร อูนากูล อาจารย์ที่ปรึกษา
<br>ปีการศึกษา 2541
<br>&nbsp;
<p>บทคัดย่อ
<br>&nbsp;ในปัจจุบันระบบดิจิตอลมีความซับซ้อนมากขึ้น ระบบต่างๆจำเป็นต้องมีการสื่อสารระหว่างอุปกรณ์หลายชนิด
และการเชื่อมต่ออุปกรณ์เหล่านี้มักจะใช้การสื่อสารแบบอนุกรม เพราะใช้สายในการสื่อสารน้อยกว่าแบบขนานทำให้ไม่เปลืองสายสื่อสารและเนื้อที่ในการออกแบบ&nbsp;
ดังนั้นในการทำโครงงานนี้คณะผู้จัดทำจึงเลือกที่จะออกแบบวงจรดิจิตอลที่ใช้ในการสื่อสารแบบอนุกรม
โดยเลือกทำการออกแบบการสื่อสารแบบ UART (Universal Asynchronous Receiver/Transmitter)
ซึ่งอุปกรณ์ UART เป็นชิพที่ใช้ในการสื่อสารอนุกรมแบบอะซิงโครนัสในระบบคอมพิวเตอร์ทั่วไป
ที่สามารถทำการโปรแกรมได้และมีโปรโตคอลในการสื่อสารแบบอนุกรมที่ง่ายไม่ซับซ้อนมาก
แต่มีประสิทธิภาพสูง และเป็นรูปแบบการสื่อสารที่ได้รับความนิยมในปัจจุบัน&nbsp;
ปริญญานิพนธ์ฉบับนี้เรียบเรียงขึ้นจากวิธีการสร้างระบบดิจิตอลให้มีการทำงานเหมือนกับชิพ&nbsp;
UART โดยแสดงขั้นตอนการออกแบบระบบ การทดสอบระบบที่ได้ออกแบบไว้ทั้งในระดับซอฟต์แวร์โดยการจำลองการทำงานและในระดับฮาร์ดแวร์โดยใช้
FPGA
<br>&nbsp;
<br>&nbsp;
<p>&nbsp;
<br><b>SERIAL COMMUNICATION COMPONENT DESIGN USING VHDL</b>
<p>Tippawan Aranwattananon
<br>Sompit Aphiwatudomkun
<br>&nbsp;Apinetr Unakul&nbsp; (Advisor)
<br>&nbsp;
<p>ABSTRACT
<br>&nbsp; Today, Complexity of digital system has increased in a way that
the system is composed of a number of peripheral devices. These devices
are usually connected via serial communication because it requires less
number of wires which results in an optimized design in terms of space
required. In this project, we designed and implemented the firm core of
serial communication called Universal Asynchronous Receiver/Transmitter
(UART). The firm core is reusable component containing more structure,
commonly a gate-level netlist that is ready for placement and routing.
This thesis illustrates steps in digital system design and test at software
level (by simulation) and hardware level (by FPGA).
<p>&nbsp;
<br>&nbsp;
<br>&nbsp;
</body>
</html>
