# 游 Unidad 0 - Introducci칩n y Presentaci칩n del Curso

## 游꿢 Objetivos del Curso

- Capacitar en t칠cnicas avanzadas de dise침o digital orientado a **FPGA y ASIC**.
- Desarrollar competencias en el uso de **lenguajes HDL** (Verilog) para implementar sistemas de **procesamiento de se침ales digitales**.
- Evaluar los dise침os en t칠rminos de **velocidad, 치rea, potencia y verificabilidad**.

---

## 游빍 Modalidad del Curso

- Cursada semanal (lunes), con:
  - Clases te칩ricas
  - Pr치cticas
  - Laboratorios en FPGA Arty A7-35T
- Herramientas utilizadas:
  - **Python 3**
  - **Vivado 2020.2**
  - **Vitis 2020.2**
  - **Verilog**

---

## 游닄 Contenido General del Curso

1. **Unidad 1**: Introducci칩n a Verilog  
2. **Unidad 2**: Implementaci칩n de sistemas digitales  
3. **Unidad 3**: Mapeo de arquitecturas dedicadas  
4. **Unidad 4**: Bloques b치sicos en FPGA/ASIC  
5. **Unidad 5**: Transformaciones para rendimiento, consumo y 치rea  
6. **Unidad 6**: M치quinas de estado y dise침o secuencial  

---

## 游눠 Conceptos Fundamentales

- **Dise침o digital**: utilizaci칩n de componentes l칩gicos para tareas espec칤ficas.
- **Dise침o VLSI**: busca optimizar:
  - 츼rea
  - Retardo
  - Potencia
  - Capacidad de prueba
- El objetivo es equilibrar estas variables bajo restricciones tecnol칩gicas.

---

## 游빌 Estrategias de Dise침o

| Tecnolog칤a | Flexibilidad | Eficiencia |
|------------|--------------|------------|
| GPP        | Alta         | Baja       |
| DSP        | Media        | Media      |
| FPGA       | Media        | Alta       |
| ASIC       | Nula         | Muy Alta   |

---

## 游대 Flujo de Dise침o Digital

1. Desarrollo de algoritmos  
2. Especificaci칩n del sistema  
3. Modelado en punto flotante  
4. Partici칩n HW/SW  
5. Conversi칩n a punto fijo  
6. Codificaci칩n en RTL (Verilog)  
7. Verificaci칩n funcional  
8. S칤ntesis  
9. Implementaci칩n (FPGA o ASIC)  

---

## 游뱄 Co-verificaci칩n HW/SW

- Simulaci칩n temprana del hardware junto con el software
- Ahorra tiempo, mejora calidad, reduce costos
