## 时钟分频
[1.数字分频器设计](https://cloud.tencent.com/developer/article/2284221?areaSource=105001.4&traceId=eDqk-4gHqPqiy_4P-2v8S&from_column=20421&from=20421)
[5.3 Verilog 时钟分频 | 菜鸟教程](https://www.runoob.com/w3cnote/verilog2-clock-division.html)
[https://zhuanlan.zhihu.com/p/584288908](https://zhuanlan.zhihu.com/p/584288908)
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/202409221727988.png)

### 小数分频
module frac_divisor  
  #(  
   parameter            SOURCE_NUM = 76 , //cycles in source clock  
   parameter            DEST_NUM   = 10  //cycles in destination clock  
   )  
   (  
    input               rstn ,  
    input               clk,  
    output              clk_frac  
    );  
   
   //7分频参数、8分频参数、次数差值  
   parameter    SOURCE_DIV = SOURCE_NUM/DEST_NUM ;    //7
   parameter    DEST_DIV   = SOURCE_DIV + 1;      //8
   parameter    DIFF_ACC   = SOURCE_NUM - SOURCE_DIV\*DEST_NUM ;    //6
  
  
   reg [3:0]            cnt_end_r ;  //可变分频周期  
   reg [3:0]            main_cnt ;   //主计数器  
   reg                  clk_frac_r ; //时钟输出，高电平周期数为1  
   always @(posedge clk or negedge rstn) begin  
      if (!rstn) begin  
         main_cnt    <= 'b0 ;  
         clk_frac_r  <= 1'b0 ;  
      end  
      else if (main_cnt == cnt_end_r) begin  
         main_cnt    <= 'b0 ;  
         clk_frac_r  <= 1'b1 ;  
      end  
      else begin  
         main_cnt    <= main_cnt + 1'b1 ;  
         clk_frac_r  <= 1'b0 ;  
      end  
   end  
   //输出时钟  
   assign       clk_frac        = clk_frac_r ;  
   //差值累加器使能控制  
   wire         diff_cnt_en     = main_cnt == cnt_end_r ;  
  
   //差值累加器逻辑  
   reg [4:0]            diff_cnt_r ;  
   wire [4:0]           diff_cnt = diff_cnt_r >= DEST_NUM ?  
                                   diff_cnt_r -10 + DIFF_ACC :  
                                   diff_cnt_r + DIFF_ACC ;                                  
   always @(posedge clk or negedge rstn) begin  
      if (!rstn) begin  
         diff_cnt_r <= 0 ;  
      end  
      else if (diff_cnt_en) begin  
         diff_cnt_r <= diff_cnt ;  
      end  
   end  
  
   //分频周期变量的控制逻辑  
   always @(posedge clk or negedge rstn) begin  
      if (!rstn) begin  
         cnt_end_r      <= SOURCE_DIV-1 ;  
      end  
      //差值累加器溢出时，修改分频周期  
      else if (diff_cnt >= 10) begin  
         cnt_end_r      <= DEST_DIV-1 ;  
      end  
      else begin  
         cnt_end_r      <= SOURCE_DIV-1 ;  
      end  
   end  
  
endmodule

## 时钟切换
[5.4 Verilog 时钟切换 | 菜鸟教程](https://www.runoob.com/w3cnote/verilog2-clock-switch.html)

在两个电平相反的时候切换时钟，肯定有毛刺；电平相同的时候，即使不产生毛刺，时钟切换后的第一个时钟的周期或占空比也不是理想的。所以，为避免毛刺的产生，需要在两个时钟都为低电平的时候进行时钟切换。
module clk_switch(
    input               rstn ,
    input               clk1,
    input               clk2,
    input               sel_clk1 , // 1 clk1, 0 clk2
    output              clk_out
    );

   reg [2:0]            sel_clk1_r ;
   reg [1:0]            sel_clk1_neg_r ;
   reg [2:0]            sel_clk2_r ;
   reg [1:0]            sel_clk2_neg_r ;

   //使用 3 拍缓存，同步另一个时钟控制信号与本时钟控制信号的"与"逻辑操作
   always @(posedge clk1 or negedge rstn) begin
      if (!rstn) begin
         sel_clk1_r     <= 3'b111 ; //注意默认值
      end
      else begin
         //sel clk1, and not sel clk2
         sel_clk1_r     <= {sel_clk1_r[1:0], sel_clk1 & (!sel_clk2_neg_r[1])} ;
      end
   end

   //在下降沿，使用 2 拍缓存时钟选择信号
   always @(negedge clk1 or negedge rstn) begin
      if (!rstn) begin
         sel_clk1_neg_r <= 2'b11 ; //注意默认值
      end
      else begin
         sel_clk1_neg_r <= {sel_clk1_neg_r[0], sel_clk1_r[2]} ;
      end
   end

   //使用 3 拍缓存，同步另一个时钟控制信号与本时钟控制信号的"与"逻辑操作
   always @(posedge clk2 or negedge rstn) begin
      if (!rstn) begin
         sel_clk2_r     <= 3'b0 ; //注意默认值
      end
      else begin
         //sel clk2, and not sel clk1
         sel_clk2_r     <= {sel_clk2_r[1:0], !sel_clk1 & (!sel_clk1_neg_r[1])} ;
      end
   end

   //在下降沿，使用 2 拍缓存时钟选择信号
   always @(negedge clk2 or negedge rstn) begin
      if (!rstn) begin
         sel_clk2_neg_r <= 2'b0 ; //注意默认值
      end
      else begin
         sel_clk2_neg_r <= {sel_clk2_neg_r[0], sel_clk2_r[2]} ;
      end
   end

   //时钟逻辑运算时，一般使用特定的工艺单元库。
   //这里用 Verilog 自带的逻辑门单元代替
   wire clk1_gate, clk2_gate ;
   and (clk1_gate, clk1, sel_clk1_neg_r[1]) ;
   and (clk2_gate, clk2, sel_clk2_neg_r[1]) ;
   or  (clk_out, clk1_gate, clk2_gate) ;

endmodule

## 伪随机数发生器

```
//使用XOR—Shift算法设计伪随机序列发生器 
module sequence_generator05( 
input clk, 
input rst_n, 
output reg [7:0] seq_out ); 
//定义一个中间寄存器“种子” reg [7:0] seed; 
//使用XOR—Shift算法形成“新种子” 
always@(posedge clk or posedge rst_n) begin 
	if(!rst_n) begin 
		seed <= 8'b1; // 初始化种子 
	end 
	else begin 
		seed <= seed ^ (seed >> 2) ^ (seed << 3) ; 
	// 生成新种子 
	end 
end 
always@(posedge clk or posedge rst_n) begin 
	if(!rst_n) begin 
		seq_out <= 8'b0; 
	// 初始化随机数 
	end 
	else begin 
		seq_out <= seed; // 生成新随机数 
	end 
end 
endmodule
```