{"patent_id": "10-2022-0177321", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0094766", "출원번호": "10-2022-0177321", "발명의 명칭": "시냅스 소자 및 그 구동 방법", "출원인": "포항공과대학교 산학협력단", "발명자": "정윤영"}}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 산화물 반도체 트랜지스터로 구성된 시냅스 소자에 있어서, 상기 쓰기 트랜지스터는 산화물 반도체 박막 하부에 위치된 하부 게이트; 및 상기 산화물 반도체 박막 상부에 위치된 상부 게이트를 포함하는 듀얼 게이트로 구성된 산화물 반도체 트랜지스터인 것을 특징으로 하는 시냅스 소자."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 산화물 반도체 트랜지스터의 상기 상부 게이트 및 상기 하부 게이트는 각각 문턱 전압 조절이 가능한 것을특징으로 하는 시냅스 소자."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서, 상기 산화물 반도체 트랜지스터는 반도체 기판;상기 반도체 기판 상부에 형성된 하부 게이트;상기 하부 게이트 상부에 형성된 게이트 절연체;상기 게이트 절연체 상부에 형성된 산화물 반도체 박막;상기 산화물 반도체 박막 상부에 형성된 소스/드레인 전극;상기 소스/드레인 전극 상부에 형성된 패시배이션막; 및상기 패시배이션막 상부에 형성된 상부 게이트를 포함하는 것을 특징으로 하는 시냅스 소자."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서, 상기 산화물 반도체 박막 상부에 초박막 절연체층을 더 포함하며, 상기 초박막 절연체층은 SiO2, Al2O3, HfO2,자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나로 형성된 것을 특징으로 하는 시냅스 소자."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서, 상기 쓰기 트랜지스터의 상기 상부 게이트 및 상기 하부 게이트가 동시에 활성화되는 경우에만 프로그래밍 되는것을 특징으로 하는 시냅스 소자.공개특허 10-2024-0094766-3-청구항 6 쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 산화물 반도체 트랜지스터로 구성된 시냅스 소자를 이용한 시냅스 어레이의 구동 방법에 있어서,상기 쓰기 트랜지스터는 산화물 반도체 박막 하부에 위치된 하부 게이트; 및상기 산화물 반도체 박막 상부에 위치된 상부 게이트를 포함하는 듀얼 게이트 구조로 형성되며, 상기 하부 게이트 및 상기 상부 게이트 각각의 문턱 전압을 개별적으로 조절하여 선택된 셀을 프로그래밍하는 것을 특징으로하는 시냅스 소자의 구동 방법."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 상부 게이트에는 프로그래밍 펄스를 인가하고, 상기 하부 게이트에는 프로그래밍 여부를 선택하는 직류 신호를 인가하는 것을 특징으로 하는 시냅스 소자의 구동 방법."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6 항에 있어서,상기 쓰기 트랜지스터의 상기 상부 게이트 및 하부 게이트에 동시에 온(ON) 전압이 인가되는 경우에만 프로그래밍이 가능한 것을 특징으로 하는 시냅스 소자의 구동 방법."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제6 항에 있어서,상기 선택된 셀 이외의 다른 셀의 쓰기 트랜지스터의 문턱 전압을 증가시켜 해당 셀의 쓰기 트랜지스터를 비활성화하는 것을 특징으로 하는 시냅스 소자의 구동 방법."}
{"patent_id": "10-2022-0177321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제6 항에 있어서, 상기 상부 게이트 및 상기 하부 게이트에 온(ON) 전압이 인가된 경우에만 프로그래밍이 되도록 하여 행과 열의듀티 비(Duty Raio)의 곱만큼 전체 시간에서 업데이트 되는 시간이 결정되는 것을 특징으로 하는 시냅스 소자의구동 방법."}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 시냅스 소자는 쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 산화물 반도체 트랜 지스터로 구성된 시냅스 소자에 있어서, 상기 쓰기 트랜지스터는 산화물 반도체 박막 하부에 위치된 하부 게이트 와, 상기 산화물 반도체 박막 상부에 위치된 상부 게이트를 포함하는 듀얼 게이트로 구성된 산화물 반도체 트랜 지스터인 것을 특징으로 한다."}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 시냅스 소자 및 그 구동 방법에 관한 것으로, 듀얼 게이트 구조를 적용하여 전력 소모가 적은 신경망 연산 기법을 수행할 수 있는 시냅스 소자 및 그 구동 방법에 관한 기술이다."}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 인공지능 분야의 기계 학습 기법으로는 인공 신경망이 가장 널리 사용되고 있다. 인공 신경망 방식에서는 한 신경망 층 입력 값들에 가중치 값들이 곱해지고, 이것들을 더한 출력 값이 다음 신경망 층으로 입력되는 순 전파 (forward propagation)와 추론 값과 참 값의 오차를 역으로 추적해 적절한 가중치의 수정을 유도하는 역전 파 (backward propagation)가 반복적으로 수행 되어야한다. 현재 널리 사용되는 컴퓨터 아키텍쳐인 폰 노이만 구조에서는 입력 값 및 가중치 등이 저장되는 메모리와 산술 연산을 수행해줄 프로세서가 분리되어 있어 이러한 인공 신경망 연산을 반복적으로 수행할 때 메모리-프로세서 간 데이터 잦은 이동으로 병목 현상 문제가 심화되고 있다. 따라서 해당 동작의 효율적인 처리를 위해, 적절한 신경망 가중치를 학습하여 저장하는 메모리 기능을 갖추면서 동시에 이를 입력 값과 곱셈해 줄 수 있는 프로세 서 기능도 수행하는 시냅스 소자의 중요성이 대두되고 있다. 인공 신경망의 효율적이고 정확한 학습을 위해서는 시냅스 소자의 가중치 값이 프로그래밍을 위한 전기 신호(전 압, 전류 또는 펄스의 인가)에 대하여 넓은 범위에서 선형 및 대칭적으로 조정되어야 한다. 또한 기기 간, 동작 사이클 간 편차가 발생하지 않고 균일한 반응을 보여야 가중치 값이 의도한 알맞은 값으로 프로그래밍 될 수 있 다. 추론 과정을 위해서는 학습 과정에서 결정된 가중치 값들을 잃지 않고 유지할 수 있는 비휘발성과 빠른 동 작 속도 및 낮은 동작 전력을 통해 다량의 데이터를 처리해낼 수 있는 능력이 요구된다. 현재까지 RRAM, PCM, MRAM, FeFET 등 다양한 타입의 시냅스 소자들이 제시되어 왔지만, 앞서 언급한 요구 조건들을 모두 만족하지는 못하고 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 미국등록특허 US 10,141,069"}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 실시예는 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 가중치 값을 펄스 입력을 통해 점진 적으로 학습시키고, 듀얼 게이트 전극으로 구성된 산화물 반도체 트랜지스터를 이용한 시냅스 소자를 사용함으 로써 시냅스 소자를 어레이화 하였을 때에도 원하는 셀의 가중치만 선택적으로 조정이 가능하도록 하는 시냅스 소자 및 그 동작 방법을 제공할 수 있다."}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 시냅스 소자는 쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 산화물 반도체 트 랜지스터로 구성된 시냅스 소자에 있어서, 상기 쓰기 트랜지스터는 산화물 반도체 박막 하부에 위치된 하부 게 이트와, 상기 산화물 반도체 박막 상부에 위치된 상부 게이트를 포함하는 듀얼 게이트로 구성된 산화물 반도체 트랜지스터인 것을 특징으로 한다. 상기 산화물 반도체 트랜지스터의 상기 상부 게이트 및 상기 하부 게이트는 각각 문턱 전압 조절이 가능한 것을 특징으로 한다. 상기 산화물 반도체 트랜지스터는 반도체 기판과, 상기 반도체 기판 상부에 형성된 하부 게이트와, 상기 하부 게이트 상부에 형성된 게이트 절연체와, 상기 게이트 절연체 상부에 형성된 산화물 반도체 박막과, 상기 산화물 반도체 박막 상부에 형성된 소스/드레인 전극과, 상기 소스/드레인 전극 상부에 형성된 패시배이션막과, 상기 패시배이션막 상부에 형성된 상부 게이트를 포함하는 것을 특징으로 한다. 상기 산화물 반도체 박막 상부에 초박막 절연체층을 더 포함하며, 상기 초박막 절연체층은 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나로 형성된 것을 특징으로 한다. 상기 쓰기 트랜지스터의 상기 상부 게이트 및 상기 하부 게이트가 동시에 활성화되는 경우에만 프로그래밍 되는 것을 특징으로 한다. 본 발명의 일 실시예에 따른 시냅스 소자의 구동 방법은 쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 산화 물 반도체 트랜지스터로 구성된 시냅스 소자를 이용한 시냅스 어레이의 구동 방법에 있어서, 상기 쓰기 트랜지 스터는 산화물 반도체 박막 하부에 위치된 하부 게이트와, 상기 산화물 반도체 박막 상부에 위치된 상부 게이트 를 포함하는 듀얼 게이트 구조로 형성되며, 상기 하부 게이트 및 상기 상부 게이트 각각의 문턱 전압을 개별적 으로 조절하여 선택된 셀을 프로그래밍하는 것을 특징으로 한다. 상기 상부 게이트에는 프로그래밍 펄스를 인가하고, 상기 하부 게이트에는 프로그래밍 여부를 선택하는 직류 신 호를 인가하는 것을 특징으로 한다. 상기 쓰기 트랜지스터의 상기 상부 게이트 및 하부 게이트에 동시에 온(ON) 전압이 인가되는 경우에만 프로그래 밍이 가능한 것을 특징으로 한다. 상기 선택된 셀 이외의 다른 셀의 쓰기 트랜지스터의 문턱 전압을 증가시켜 해당 셀의 쓰기 트랜지스터를 비활 성화하는 것을 특징으로 한다. 상기 상부 게이트 및 상기 하부 게이트에 온(ON) 전압이 인가된 경우에만 프로그래밍이 되도록 하여 행과 열의 듀티 비(Duty Raio)의 곱만큼 전체 시간에서 업데이트 되는 시간이 결정되는 것을 특징으로 한다."}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다 음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이 해되어서는 아니 될 것이다. 본 발명의 일 실시예에 따른 시냅스 소자 및 그 구동 방법은 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 가중치 값을 펄스 입력을 통해 점진적으로 학습시키고, 시냅스 소자를 어레이화 하였을 때에도 해당 학습 방법 을 사용해 원하는 셀의 가중치만 선택적으로 조정이 가능하도록 하는 효과를 제공한다."}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설 명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가 지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해 되어서는 아니 될 것이다. 한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. \"제1\", \"제2\" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수 도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 \"~사이에\"와 \"바로 ~사이에\" 또는 \"~에 이웃 하는\"과 \"~에 직접 이웃하는\" 등도 마찬가지로 해석되어야 한다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, \"포함 하다\"또는 \"가지다\" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이 들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단 계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순 서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수 행될 수도 있으며 반대의 순서대로 수행될 수도 있다. 본 발명은 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현될 수 있고, 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함 한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관 련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이 상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다. 이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상 의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한 다. 최근 이상적인 특성을 갖는 시냅스 소자의 구현을 위해 우수한 특성을 지닌 금속 산화물 반도체를 활용해 도 1 과 같은 구조로 쓰기 트랜지스터(쓰기 TR)을 통해 읽기 트랜지스터(읽기 TR)의 게이트 전압을 조절하여 가중치 를 표현하는 시냅스 소자 연구들이 진행되어 왔다. 금속 산화물 반도체 트랜지스터를 이용해 시냅스 소자를 구 현할 경우 on/off 전류비와 transconductance(gm)가 높아 적은 양의 전하 충/방전으로도 넓은 범위의 멀티레벨 가중치를 갖는데 유리하며, 매우 낮은 off 전류 값 구현이 가능하기 때문에 학습된 가중치 값을 추론 과정 동안 잘 유지할 수 있다. 또한, 비정질 산화물 반도체 소재는 대면적 균일도가 좋아 대규모 신경망 구성 시에도 소자 간 오차가 매우 낮 다는 장점도 기대할 수 있다. 하지만, 기존에는 산화물 반도체 기반의 시냅스 소자와 어레이 구성 등에만 집중 하고 있으므로, 신경망 학습을 효율적으로 실행하기 위한 동작 기법, 가중치 유지 시간 개선을 위한 방법, 어레 이 동작에 필요한 선택 소자 등 중요한 내용들에 대해 연구가 더욱 필요한 상황이다. 현재 신경망 학습 모델은 점진적으로 가중치 값을 이전 값으로부터 수정해 나아가는 경사-하강법 (gradient- descent method)를 기반으로 하고 있는데, 기존 연구들은 직류 전압을 통해 가중치를 조절하기 때문에 경사-하 강법을 적용하기 어려워 저장하고 있던 가중치를 읽고, 원하는 가중치를 계산한 후 직류 전압 크기를 조절해 가 중치를 새로 입력해야 한다. 이런 복잡한 과정을 수행해야 하기 때문에 동작을 위한 회로는 복잡할 수밖에 없고 전력 효율이 떨어지게 되므로, 경사-하강법에 적합한 새로운 동작 방식이 필요하다. 또한, 일반적으로 산화물 반도체의 높은 전하 이동도는 전자 회로의 빠른 동작속도 등에 유리함이 있지만, 시냅 스 소자를 어레이로 구동하게 될 경우 추론 과정에서 한 행에 각 열에 위치한 소자의 출력 전류가 합쳐져 어레 이 크기가 커질수록 높은 전류가 흐르게 된다. 이는 높은 전력 소모 자체뿐만 아니라 행 라인의 IR drop (행 라 인 전류와 저항의 곱만큼 전압 오차 발생)이나 ADC 등 주변 회로부의 복잡도 상승 등 추가적인 문제를 일으킬 수 있어 어레이 사이즈가 제한되는 한계로 이어질 수 있다. 따라서, 산화물 반도체 트랜지스터의 출력 전류를 적절한 범위 내로 제한할 수 있는 방법이 요구된다. 산화물 반도체 트랜지스터의 전류량의 정밀 조정을 위해서 스퍼터링 시 사용되는 타겟을 목표 전류치에 맞게 교 체하거나 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 통해 산화물 반도체 트랜지스터의 조성비를 바꾸는 방법들이 이용되고 있다. 여러 원소의 화합물로 이루어진 IGZO와 같은 산화물 반도체 물질 내 In, Ga 등 금속 함유량이나 산소(O) 포화도 등을 조절해 전하 이동도를 조절할 수 있다. 하지만, 이러한 방법들은 전하 이동도 뿐만 아니라 장시간 소자 동작 시 신뢰성, 소자 간 균일성, 그리고 공정 비용 및 시간 등에도 악영향을 미칠 수 있다는 단점이 있다. 또한 현재까지의 대부분 연구는 전하 이동도의 감소 보다는 증가에 더욱 초점이 맞춰져 진 행되어 왔기 때문에 전류량 감소를 위한 방법론으로는 제한적이다. 도 1은 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 구조를 설명하기 위한 도면이다. 도 1을 참조하면, 2개의 산화물 반도체 트랜지스터로 구성되며, 각각 쓰기 트랜지스터(쓰기 TR) 및 읽기 트랜지 스터(읽기 TR)로 사용된다. 쓰기 TR을 통해 읽기 TR의 게이트 전압을 조절하여 가중치를 표현하고, 읽기 TR의 전도도를 프로그래밍할 수 있는 구조이다. 도 2는 도 1의 시냅스 소자의 구동 방식을 설명하기 위한 도면이다. 도 2를 참조하면, 본 발명에 따른 산화물 반도체 트랜지스터로 구성된 시냅스 소자의 구동 방식은 도 2와 같이 쓰기 TR의 드레인 전극에는 가중치 상승을 위한 전압(Vhigh)과 하강을 위한 전압(Vlow)으로 두가지 고정된 전압만 이 인가된다. 그리고, 가중치 값을 변경하기 위해서는 상승 또는 하강 목적에 맞춰 쓰기 TR의 드레인 전극에 해 당 전압 중 하나를 인가한 채로 게이트 전극에 펄스를 가한다. 프로그래밍 완료 후에는 쓰기 TR을 꺼주어 해당 가중치 값이 유지되도록 설정한다. IGZO 등 통상적인 산화물 반 도체 트랜지스터의 경우 n-type 동작을 하므로 펄스 온(pulse on) 시의 전압은 쓰기 TR의 문턱 전압보다 충분히 높아 충방전이 원활히 일어나야 하고, 펄스 오프(pulse off) 시의 전압과 Vlow의 차는 쓰기 TR의 문턱 전압보다 충분히 낮아 쓰기 TR을 오프(off) 상태로 만들어 프로그래밍 동작이 아닌 시점에는 전하의 이동이 없도록 설정 할 수 있다. 또한, 펄스 폭(pulse width)은 충분히 짧게 하여 동작 범위 내에서 다수의 멀티레벨 가중치 값으로 세분화될 수 있도록 설정할 수 있다. 이러한 프로그래밍 방식을 사용하면 이전 사이클에서 저장된 가중치 값을 파괴하지 않고, 업데이트 해줄 양에 따라 쓰기 TR 게이트 전극에 인가하는 펄스 수만 조절해 주면 되기 때문에 높은 레벨 수의 복잡한 ADC 없이도 펄스 입력으로 점진적 가중치 프로그래밍이 가능하여 경사-강하법 친화적으로 멀티레벨 가중치를 저장 및 조정 할 수 있다. 도 3은 도 1의 시냅스 소자들이 어레이로 배열된 형태의 시냅스 어레이를 도시한 것이다. 도 3을 참조하면, 시냅스 어레이는 각각의 단일 시냅스 소자가 X축 방향과 Y축 방향을 따라 어레이 형태로 배열 된다. 실제로 신경망 연산을 수행하기 위해서는 시냅스 소자들을 도 3과 같이 어레이로 배열된 뒤, 원하는 위치 의 소자만 선택적으로 가중치 프로그래밍이 가능해야 한다. 그러나, 쓰기 TR의 드레인 전극으로는 충/방전 여부만을 결정하고 게이트에 인가되는 펄스의 개수로 프로그래밍 양을 결정하기 때문에, 도 2와 같이 같은 라인에 연결된 쓰기 TR의 게이트들이 선택될 때 프로그래밍 간섭 현상 이 발생하여 프로그래밍을 원하는 선택된 셀 이외의 다른 셀들도 동시에 프로그래밍이 되고, 이로 인해 가중치 변화 오류가 발생하는 문제가 야기된다. 즉, 어레이 동작 시 각각 소자의 가중치를 원하는 만큼 조정하기 위해 서는 추가적인 스위칭이 필요하게 된다. 본 발명에서는 이러한 문제점을 해결하기 위해 쓰기 TR에 듀얼 게이트 구조를 적용하는 방법을 제안하고자 한다. 도 4는 본 발명의 일 실시예에 따른 산화물 반도체 트랜지스터를 도시한 것이다. 도 4를 참조하면, 본 발명의 산화물 반도체 트랜지스터는 산화물 반도체 채널 영역의 하부 및 상부에 게이트가 형성된 듀얼 게이트 구조로 구성될 수 있다. 먼저, 반도체 기판(Glass Substrate, 400) 상부에 하부 게이트(Bottom Gate, 410)가 형성되고, 하부 게이트 를 포함하는 반도체 기판 전체 상부에 게이트 절연체(Gate insulator, 420)가 형성된다. 게이트 절연체 상부에 산화물 반도체 박막(IGZO, 430)이 형성되고, 산화물 반도체 박막 양단에 소스 전극(Source, 440) 및 드레인 전극(Drain, 450)이 형성된다. 이때, 소스 전극 및 드레인 전극은 동 일 레이어 상에서 일정 간격 이격되어 배치되며, 소스 전극 및 드레인 전극 사이에 산화물 반도체 박 막이 노출된다. 도시하지는 않았으나, 산화물 반도체 박막의 산화물 반도체 채널 영역과 소스 전극 및 드 레인 전극 계면에 초박막 절연체층을 더 포함할 수 있다. 초박막 절연체층은 3nm 이하, 바람직하게는 1 ~ 2nm 의 두께로 형성할 수 있다. 또한, 초박막 절연체로는 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나를 사용할 수 있다. 그리고, 소스 전극 및 드레인 전극을 포함하는 전체 상부에 패시배이션막(Passivation, 460)이 증착 되고, 패시배이션막 상부에 상부 게이트(Top gate, 470)가 형성된다. 이와 같이, 하부 게이트 및 상부 게이트로 구성된 듀얼 게이트 구조의 산화물 반도체 트랜지스터의 경우 산화물 반도체 채널 영역의 상부 및 하부에 게이트를 형성하여 각각의 문턱 전압을 조절할 수 있다. 도 5 를 참조하면, 상부 게이트 전극에 전압 인가를 통해 산화막 반도체 박막 트랜지스터의 문턱 전압이 조절됨을 알 수 있다. 도 6은 도 4의 산화물 반도체 트랜지스터를 적용한 시냅스 소자 어레이의 구동 방법을 도시한 것이고, 도 7은 시냅스 소자의 산화물 반도체 트랜지스터의 활성화를 설명하기 위한 도면이다. 먼저, 도 6을 참조하면, 시냅스 어레이는 듀얼 게이트 구조로 구성된 산화물 반도체 트랜지스터가 적용된 시냅 스 소자(G11, G12, G21, G22쪋)로 구성되며, 쓰기 TR에 듀얼 게이트를 적용할 수 있다. 쓰기 TR의 듀얼 게이트 중 하나의 게이트에는 게이트 라인을 활성화하는 프로그래밍 펄스를 인가하고, 다른 하나의 게이트에는 프로그래밍 여부를 선택하는 직류 신호를 인가하도록 시냅스 소자 어레이를 구성할 수 있다. 도 7을 참조하여 더욱 구체적 으로 설명하면, 게이트 라인의 활성화 상태에서 선택된 셀의 트랜지스터는 활성화시켜 프로그래밍이 되도록 할 수 있다(도 7(i) 참조). 반대로, 게이트 라인의 활성화 상태에서 선택되지 않는 쓰기 TR의 문턱 접압을 증가시 킴으로써 해당 셀의 트랜지스터를 비활성화시킬 수 있다(도 7(ii) 참조). 이와 같이, 쓰기 TR에 듀얼 게이트를 적용하면 트랜지스터의 추가 또는 면적의 큰 증가 없이 쓰기 TR의 문턱 전 압(VTH)을 능동적으로 조절하여 원하는 셀만 프로그래밍 될 수 있으며, 어레이 동작에서 가중치 프로그래밍 간섭 으로 인한 오류를 제거할 수 있다. 상술한 바와 같이, 도 1에 도시된 산화물 반도체 트랜지스터를 이용한 시냅스 소자에 도 4와 같은 듀얼 게이트 구조를 포함한 산화물 반도체 트랜지스터를 적용하고, 도 6 및 도 7에 도시된 구동 방식을 적용하면 매우 많은 수의 파라미터를 갖는 신경망의 연산 능력을 획기적으로 개선할 수 있다. 최근 인공지능 기술이 점점 고도화됨에 따라 신경망에 사용되는 파라미터 수는 기하급수적으로 증가하고 있다. 수백 수천만이 넘는 파라미터 업데이트할 때 하나하나 계산해 어떤 값이 저장되어 있었는지, 업데이트는 얼마나 해야할지를 계산하고, 업데이트를 하는 것은 너무 많은 시간과 전력 소모이 필요하므로, 대규모 신경망 어레이 는 행 별 (row-by-row), 열 (column-by-column) 별 프로그래밍 방식으로 하나하나 가중치를 업데이트하는 것은 거의 불가능하다. 따라서, 한 어레이 전체를 동시에 확률적으로 프로그래밍 하는 stochastic parallel update 방식으로 동작이 가능해야만 가중치 프로그래밍시 소모되는 시간과 연산량을 획기적으로 줄일 수 있다. 이에 따 라, stochastic parallel update 호환 여부가 매우 중요한데, 본 발명에 따르면 상부 게이트 및 하부 게이트가 동시에 활성화될 때에만 프로그래밍이 일어나기 때문에 확률적으로 어레이 내의 많은 소자들을 한 번에 병렬적 으로 프로그래밍하는 stochastic parallel update 방식의 도입이 가능해 대규모 신경망의 효율적인 연산이 가능하다. 도 8은 Stochastic parallel update를 설명하기 위한 도면이다. 도 8을 참조하여 Stochastic parallel update를 설명하면 다음과 같다. Stochastic parallel update는 행과 열 에 정해진 듀티 비(duty ratio)를 갖는 랜덤 펄스를 입력하고, 듀티 비에 따라 두 신호가 특정한 상태일 때에만 업데이트가 일어나도록 함으로써 펄스 신호가 입력되고 있는 모든 소자들이 병렬적으로 한꺼번에 업데이트되도 록 하는 방식이다. 도 8에 도시된 예시처럼 열에는 가, 행에는 가 각각 듀얼 게이트의 한 쪽에 연결된 상태에서 와"}
{"patent_id": "10-2022-0177321", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "에 필요한 가중치 업데이트 양에 따라 계산된 duty ratio를 갖는 랜덤 펄스를 인가하면, 확률적으로 전체 프로 그래밍 시간에서 와 신호의 duty ratio 곱에 해당하는 비율만큼만 실제 프로그래밍이 일어나 가중치가 조절될 수 있다. 한 열 또는 한 행씩 정확한 편미분 값을 계산한 뒤 직접 펄스를 인가해주는 방식에 비해 정확 도 자체는 떨어질 수 있으나, 한 층의 모든 가중치를 한 번에 조정함으로써 시간과 전력 소모를 크게 절약할 수 있고 프로그래밍에 사용하는 사이클 수를 크게 하면 확률론적으로 프로그래밍된 가중치가 수학적으로 계산한 업 데이트 필요량에 수렴하게 된다. 이때, 본 발명의 듀얼 게이트 구조를 이용하면 상부 게이트와 하부 게이트 모 두에 온(on) 전압이 걸렸을 때에만 쓰기 TR이 켜지도록 문턱 전압을 설정해 두 게이트에 가해진 신호의 듀티 비 에 따라 확률적인 프로그래밍이 가능해 stochastic parallel update 방식 적용이 가능하다. 상술한 바와 같이, 본 발명은 시냅스 소자의 가중치 값을 펄스 입력을 통해 점진적으로 학습시킬 수 있으며, 산 화물 반도체 트랜지스터의 높은 출력 전류를 제안하여 전력 효율 증대 및 큰 어레이로의 확장 활용이 가능한 장 점을 가지고 있다. 또한, 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 가중치 값을 펄스 입력을 통해 점 진적으로 학습시키고, 듀얼 게이트 전극으로 구성된 산화물 반도체 트랜지스터를 이용한 시냅스 소자를 사용함 으로써 시냅스 소자를 어레이화 하였을 때에도 원하는 셀의 가중치만 선택적으로 조정이 가능하도록 하는 효과 가 있다."}
{"patent_id": "10-2022-0177321", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 구조를 설명하기 위한 도면이다. 도 2는 도 1의 시냅스 소자의 구동 방식을 설명하기 위한 도면이다. 도 3은 도 1의 시냅스 소자들이 어레이로 배열된 형태의 시냅스 어레이를 도시한 것이다. 도 4 및 도 5는 본 발명의 일 실시예에 따른 산화물 반도체 트랜지스터를 도시한 것이다. 도 6은 도 4의 산화물 반도체 트랜지스터를 적용한 시냅스 소자 어레이의 구동을 도시한 도면이다. 도 7은 시냅스 소자의 산화물 반도체 트랜지스터의 활성화를 설명하기 위한 도면이다. 도 8은 Stochastic parallel update를 설명하기 위한 도면이다."}
