Neste capítulo serão apresentados os resultados das pesquisas e implementações concebidas durante o período de realização deste trabalho. Como já dito no decorrer do texto, foram implementados um processador \py{}, em \hw{}, capaz de executar algoritmos escritos em \py{}, e um conversor, capaz de dar origem aos arquivos utilizados para inicialização das memórias.

Assim, aqui, poderão ser encontradas informações básicas que descrevem o desempenho de uma arquitetura física, tais como suas características gerais (seção \ref{result_carac_gerais} e os resultados dos testes realizados (seção \ref{result_testes}.

Além disso, foi escolhido um algoritmo levemente mais complexo, o qual será abordado na seção \ref{result_algo_final}, para ser executado na arquitetura. 

O principal objetivo desse trabalho, como já foi dito anteriormente, é abrir portas para o desenvolvimento da máquina virtual \py{} completamente em \hw{}. Portanto, esperava-se que fosse possível realizar a implementação básica que servisse de ponto de partida e, assim sendo, pode-se considerar que o objetivo foi atingido. 

Com essa arquitetura, trabalhos futuros poderão se preocupar simplesmente em adicionar módulos responsáveis por suportar funcionalidades ainda não suportadas aqui até então. 

\section{Características Gerais}
\label{result_carac_gerais}

Para iniciar a análise dos resultados deste projeto, precisa-se introduzir as ferramentas utilizadas para a realização dos testes. Dados como frequência de operação e energia dissipada dependem diretamente do dispositivo utilizado como alvo de prototipação.

Dito isto, apresenta-se como ferramenta principal do desenvolvimento deste projeto o programa, desenvolvido pela empresa \textit{Altera}, chamado \textit{Quartus II}. A mesma empresa desenvolvedora do \sw{} também desenvolve sistemas FPGA e, como dispositivo alvo da prototipação, então, utilizou-se o FPGA \textit{Cyclone III} número EP3C25F324C6. 

Todo o projeto do \hw{} foi desenvolvido utilizando-se a linguagem de descrição de \hw{} chamada VHDL, que possibilitou a criação de cada componente individualmente e, posteriormente, a integração dos mesmos. Contudo, antes de iniciar-se o desenvolvimento com a linguagem, foi utilizada a ferramenta \textit{Logisim} para montar o \textit{register-transfer level}, comumente conhecido como RTL, o qual permitiu melhor visibilidade sobre os objetivos da arquitetura e, posteriormente, da implementação. 

Com essas definições, pode-se iniciar a análise dos resultados. Primeiramente, com análise da frequência máxima de operação encontrada (subseção \ref{result_freq}), após área ocupada (subseção \ref{result_carac_area}) e análises de energia e potência (subseção \ref{result_energia}).

\subsection{Frequência Máxima de Operação}
\label{result_freq}

Utilizando-se a mesma ferramenta utilizada para o desenvolvimento e posterior prototipação em FPGA, foi possível obter dados referentes à frequência e, por conseguinte, periodo de \clock{}, da arquitetura criada. 

Primeiramente, realizar-se-á uma comparação entre os resultados obtidos em uma implementação parcial desta mesma arquitetura, a qual não dispunha de, basicamente, nenhuma possibilidade simples modificar suas configurações básicas, tampouco de algumas instruções suportadas atualmente(mais informações sobre as diferenças entre a versão atual e a anterior podem ser encontradas no capítulo \ref{modificacoes}). Essa versão parcial possuia uma frequência máxima de operação de 89,29 MHz. 

Já a versão atual, organizada e com maior leque de instruções suportadas, teve leve queda dessa frequência, possuindo, atualmente, 78,44 MHz. Com esse valor, é possível definir, através da equação \ref{eq_periodo}, um período de \clock{} de 12,74 ns.

\begin{equation}
\label{eq_periodo}
T = 1/f
\end{equation}

Nos trabalhos correlatos analisados na seção \ref{trab_correlatos}, foi possível observar que, na maioria deles, as frequências de operação máximas definidas pelos projetistas giraram em torno dos 100 MHz. É possível que suas frequências máximas reais tenham sido levemente superior a isso, mas foram, provavelmente, arredondadas para um valor abaixo. 

A Figura \ref{img_freq} o resultado da análise de frequência realizada pela ferramenta \textit{Quartus} no decorrer da compilação. Nela pode ser objservada a frequência máxima sugerida pela ferramenta para que seja aplicada ao pino de entrada \textit{clk}, referente à entrada de \clock{} do sistema.

\subsection{Área Ocupada em um FPGA}
\label{result_carac_area}

Ainda analisando dados obtidos através da ferramenta \textit{Quartus}, pode-se analisar, na Figura \ref{img_area}, as informações referentes à área ocupada em um FPGA. 

%% adicionar dados da área falando sobre cada um dos elementos

\subsection{Análises de Energia e Potência}
\label{result_energia}


\section{Testes Realizados}
\label{result_testes}