.v 확장자로 합성되지 않으면 
확장자를 .sv로 바꾼 다음 합성해 보세요.
SystemVerilog를 배우던 경험으로
만든 파일들입니다. 오류가 있을 수도 있습니다.
IC_SDR_QSRAM.v 완성 이후에 iverilog로
검사해서 오류를 수정하겠습니다.

IC_Example.v 파일은 
표준 문서를 읽지 않은 채로
SDRAM을 만들려고 시도하다가
만든 파일입니다. 아직 미완성입니다.

IC_SDR_QSRAM.v 파일은
DifferentialQBit 모듈을
저장 공간으로 사용하는
SDR_QSRAM 모듈을
상용화하려고 만든 파일입니다.
아직 미완성입니다.
2025-12-22에 ChatGPT에 질문해서
일단 완성했습니다.
오류가 있을 수도 있습니다.

IC_LinkEoverP.v 파일은 
IC_SDR_QSRAM 모듈의 전원부인
LinkPowerNoPLC 모듈을 
약간 변경해서 전원부와
NIC를 연결해서 전원 위에 
1포트 이더넷을 제공해서 
같은 AC 전원을 공유하는 다른
양전압 신호 IC_LinkEoverP 모듈들과
통신할 수 있는 IC를 만든
파일입니다. ECL로 합성하면
오류가 있을 수도 있습니다.
2025.12.3에 일단 완성되었습니다.
IC_SDR_QSRAM 모듈 완성 이후
있을지도 모르는 오류를
정정하겠습니다. 관련 모듈을
정정해서 ECL로도 합성할 수 있습니다. 

IC_LinkEoverLEOS.v 파일은
IC_LinkEoverP의 12To36 신호를 더
정정해서 Starlink 같은 LEOS
통신 신호를 전원 신호를 통해 
잡아서 NIC나 공유기의 UpLink
포트에 직결해서 통신할 수 있는
파일입니다. LEOS 업체들이
라이선스하면 제 경제 사정도 
나아지기를 바라면서 만듭니다.
관련 모듈을 정정해서 
스위칭 허브에 연결할 수 있습니다. 

나머지 파일은 
IC를 만들 수 있을 때가 오면
사용할 수 있게 미리 만들어둔
파일입니다. 
파일명이 _로 시작하는 파일들은
2025.11.12에 완성되었습니다.
