clk 1 bit bool
en 1 bit sc_logic
arst_n 1 bit sc_logic
input_a_rsc_z 40 bit_vector sc_lv
input_b_rsc_z 40 bit_vector sc_lv
output_rsc_z 40 bit_vector sc_lv
