m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/simulation/modelsim
valu
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1711663791
!i10b 1
!s100 ?X=9LM[7mL]>HKaP30f5>3
I`C4A=GE:HP2f:=I`;lHUb1
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 alu_sv_unit
S1
R0
w1710486606
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/alu.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/alu.sv
L0 1
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1711663791.000000
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/alu.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/alu.sv|
!i113 1
Z6 o-sv -work work
Z7 !s92 -sv -work work +incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1
Z8 tCvgOpt 0
vAluDecoder
R1
Z9 !s110 1711663790
!i10b 1
!s100 3d4oz1;OnAhnHBc<=?@AE1
IAK^VHOTZH[D?0z^=]8S_A3
R3
!s105 AluDecoder_sv_unit
S1
R0
w1710486644
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv
L0 2
R4
r1
!s85 0
31
Z10 !s108 1711663790.000000
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv|
!i113 1
R6
R7
R8
n@alu@decoder
vand_gate
R1
R2
!i10b 1
!s100 HMal[KYQC17Yc0loB:dZ32
InHWf<J?;SdO@iTGJ<G1M91
R3
Z11 !s105 logic_alu_sv_unit
S1
R0
Z12 w1697789687
Z13 8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv
Z14 FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv
L0 12
R4
r1
!s85 0
31
R5
Z15 !s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv|
Z16 !s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv|
!i113 1
R6
R7
R8
varith_alu
R1
R2
!i10b 1
!s100 M_?Y63HeJK6TE34B6CQ=m2
IPbkL3PJY4e>HT0IjB]CfQ0
R3
Z17 !s105 arith_alu_sv_unit
S1
R0
Z18 w1697789686
Z19 8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv
Z20 FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv
L0 6
R4
r1
!s85 0
31
R5
Z21 !s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv|
Z22 !s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv|
!i113 1
R6
R7
R8
vbit_compare
R1
R2
!i10b 1
!s100 gm2]V]oWXE]1XO64I`6732
Ii7a1bjj;gPADO6^g`4l_:0
R3
R17
S1
R0
R18
R19
R20
L0 190
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vConditionCheck
R1
R9
!i10b 1
!s100 S<j3:jA^akMh`L9L2WIDG0
IJ6AQ?[z`TaHl1<@=E9YhH1
R3
!s105 ConditionCheck_sv_unit
S1
R0
R18
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv
L0 2
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv|
!i113 1
R6
R7
R8
n@condition@check
vConditionLogic
R1
R9
!i10b 1
!s100 :lOg]92ML7oEfZ`aihCcJ1
Ib<2QC:98[QlShU70maaaM2
R3
!s105 ConditionLogic_sv_unit
S1
R0
R18
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv
L0 2
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv|
!i113 1
R6
R7
R8
n@condition@logic
vcpu
R1
R2
!i10b 1
!s100 zAf>:>ZO>TZD^5mOSQaI11
I7PhP:Z6K4S3=5emSbZJ=:2
R3
!s105 cpu_sv_unit
S1
R0
w1711656014
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/cpu.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/cpu.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/cpu.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/cpu.sv|
!i113 1
R6
R7
R8
vDecoder
R1
R9
!i10b 1
!s100 jV?IXSb]I62dX??miF3Lg1
Ic7P^N6K`BM60ZihdT;caj0
R3
!s105 Decoder_sv_unit
S1
R0
w1710486908
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Decoder.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Decoder.sv
L0 2
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Decoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Decoder.sv|
!i113 1
R6
R7
R8
n@decoder
vdivUnit
R1
Z23 !s110 1711663792
!i10b 1
!s100 A:2WH25T[?a?9=jc4;Q;<3
I[?<;8cPGoEjPf?M:<[l<A2
R3
!s105 divUnit_sv_unit
S1
R0
w1710486329
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/divUnit.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/divUnit.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/divUnit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/divUnit.sv|
!i113 1
R6
R7
R8
ndiv@unit
vExtend
R1
R2
!i10b 1
!s100 Z:lO?71foJ<h`51C9oJ9B1
I?1Eb3T5Jc;7AzRcBWMNm80
R3
!s105 Extend_sv_unit
S1
R0
R18
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Extend.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Extend.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Extend.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Extend.sv|
!i113 1
R6
R7
R8
n@extend
vfull_adder
R1
R2
!i10b 1
!s100 Zb3:Y>1T16L:6?TPjiUQT3
IKd04OKV09>:VecbOcJ;5b0
R3
R17
S1
R0
R18
R19
R20
L0 164
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vInstructionMemory
R1
R23
!i10b 1
!s100 gaC6BO0UhDkTW?Em_W;AU0
ILNdAFSFBg5mH9:WcmnCT>3
R3
!s105 InstructionMemory_sv_unit
S1
R0
R18
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv
L0 1
R4
r1
!s85 0
31
Z24 !s108 1711663792.000000
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv|
!i113 1
R6
R7
R8
n@instruction@memory
vlogic_alu
R1
R2
!i10b 1
!s100 ncjiCgHU7ReGQP0SK9[b]1
IC`:Ba4F:lTjJ<eY?NLG:k1
R3
R11
S1
R0
R12
R13
R14
L0 1
R4
r1
!s85 0
31
R5
R15
R16
!i113 1
R6
R7
R8
vMainDecoder
R1
R9
!i10b 1
!s100 2_jOPk7j4OaZGaL]d7kED3
IC>@<GbQLE`CYLi[RBE>O31
R3
!s105 MainDecoder_sv_unit
S1
R0
R18
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv
L0 2
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv|
!i113 1
R6
R7
R8
n@main@decoder
vmem_control
R1
R23
!i10b 1
!s100 cMhCPIc8EKkaQASjb?V<f3
INU1CKcfU^ne=2gW;joBH73
R3
!s105 mem_control_sv_unit
S1
R0
w1710642571
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mem_control.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mem_control.sv
L0 1
R4
r1
!s85 0
31
R24
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mem_control.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mem_control.sv|
!i113 1
R6
R7
R8
vmodUnit
R1
R23
!i10b 1
!s100 S1aQd;i4UhC>PKgdDKCLb0
IYzFKG[Q^c[Nz;MJDoJX4V2
R3
!s105 modUnit_sv_unit
S1
R0
w1710486529
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/modUnit.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/modUnit.sv
L0 2
R4
r1
!s85 0
31
R24
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/modUnit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/modUnit.sv|
!i113 1
R6
R7
R8
nmod@unit
vmultiplyUnit
R1
R2
!i10b 1
!s100 <S3faZ:[aAI;5Kf:VJNAR0
I8K2;_b<M1Jl2zUUMfSZa01
R3
!s105 multiplyUnit_sv_unit
S1
R0
R12
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv
L0 3
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv|
!i113 1
R6
R7
R8
nmultiply@unit
vmux_2_to_1_32
R1
R2
!i10b 1
!s100 Aa_3_FJ=6ZHEY6di?Lk_U1
Io[dTVI0We;<bE6CXQQQe83
R3
!s105 mux_2_to_1_32_sv_unit
S1
R0
R12
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv|
!i113 1
R6
R7
R8
vmux_2_to_1_32_vec
R1
R23
!i10b 1
!s100 b]gBSXGM5SUC0L0C_jo;Z2
I]Kdh=BoGd_c:8PbGBMF:81
R3
!s105 mux_2_to_1_32_vec_sv_unit
S1
R0
w1710361957
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv
L0 1
R4
r1
!s85 0
31
R24
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv|
!i113 1
R6
R7
R8
vmux_2_to_1_4
R1
R2
!i10b 1
!s100 cIC9TQ=i>48o9GBRV1g]40
I;cgVIMUYl?UagSWPKbR6C1
R3
!s105 mux_2_to_1_4_sv_unit
S1
R0
R12
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv|
!i113 1
R6
R7
R8
vn_bit_adder
R1
R2
!i10b 1
!s100 gVRa5T9zUOgi<B=A?f_L>3
ICYhSSIcHIlE_XhcSkBZ<L2
R3
R17
S1
R0
R18
R19
R20
L0 127
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vn_bit_adder_sub
R1
R2
!i10b 1
!s100 c:YC=NZj]Sj_]4a1`hf<o2
Il=dEdbV@96IEF6E5fWFY70
R3
R17
S1
R0
R18
R19
R20
L0 138
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vn_bit_compare
R1
R2
!i10b 1
!s100 >;EIlYhc8XmJNEPnc>KJF1
IHD3D8oe^5Y_bAWc]<A=3P1
R3
R17
S1
R0
R18
R19
R20
L0 173
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vn_bit_substractor
R1
R2
!i10b 1
!s100 1:FUCOWZNUBA20_;PdlTL3
IgS7R=@R:3ZZ]L<@HCaTNh1
R3
R17
S1
R0
R18
R19
R20
L0 91
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vnot_gate
R1
R2
!i10b 1
!s100 fJYo]E]h<THVQE>KNY0U]2
I:9b0R]AJD[j2NRQbMMnYW2
R3
R11
S1
R0
R12
R13
R14
L0 42
R4
r1
!s85 0
31
R5
R15
R16
!i113 1
R6
R7
R8
vor_gate
R1
R2
!i10b 1
!s100 G@eM9JALIJOZ6gJK73Yz11
I]g3NcPO9CcN=dL06ioAn91
R3
R11
S1
R0
R12
R13
R14
L0 24
R4
r1
!s85 0
31
R5
R15
R16
!i113 1
R6
R7
R8
vPCLogic
R1
R9
!i10b 1
!s100 N3zWgn<oeK_<HT4SNGLo11
IRKBjKFmXjUbR3@Mj=C7OX3
R3
!s105 PCLogic_sv_unit
S1
R0
R18
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv
L0 2
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv|
!i113 1
R6
R7
R8
n@p@c@logic
vpcRegister
R1
R2
!i10b 1
!s100 m57KoZ8AXadPl`8Dcehfi1
I8;]^;;[3Ei`agFEl5_[DX1
R3
!s105 pcRegister_sv_unit
S1
R0
w1711655684
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv|
!i113 1
R6
R7
R8
npc@register
vperfRegister
R1
R23
!i10b 1
!s100 RDC7VKOJT7Ua?9GzEd?L;0
IF>f?CSFW8?DhH]E8=aTYl0
R3
!s105 perfRegister_sv_unit
S1
R0
w1711662574
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/perfRegister.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/perfRegister.sv
L0 2
R4
r1
!s85 0
31
R24
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/perfRegister.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/perfRegister.sv|
!i113 1
R6
R7
R8
nperf@register
vPipeRegDE
R1
R9
!i10b 1
!s100 :EU`^a:DI^9OOMKP7H1[d0
IlGDf^IJbUOZEEQSIiENQ;0
R3
!s105 PipeRegDE_sv_unit
S1
R0
w1710743612
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv|
!i113 1
R6
R7
R8
n@pipe@reg@d@e
vPipeRegEM
R1
R9
!i10b 1
!s100 UPQH1Qama>ZkXKo?I=U>g3
IaX_Aco2WClESB3hT0a_>T1
R3
!s105 PipeRegEM_sv_unit
S1
R0
w1710488152
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv|
!i113 1
R6
R7
R8
n@pipe@reg@e@m
vPipeRegFD
R1
R9
!i10b 1
!s100 45E=`X=Mi7;gH1:e_ia2G1
IdedWN:idh4ZX@]j?dRB8N3
R3
!s105 PipeRegFD_sv_unit
S1
R0
w1711660466
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv|
!i113 1
R6
R7
R8
n@pipe@reg@f@d
vPipeRegMW
R1
R9
!i10b 1
!s100 OM>]]e4V8h>4nSG52gY2Q1
Iz8Y4?eTb@O8428PJQ@fJ13
R3
!s105 PipeRegMW_sv_unit
S1
R0
w1710644181
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv|
!i113 1
R6
R7
R8
n@pipe@reg@m@w
vplus_n
R1
R2
!i10b 1
!s100 oz=<1]FXjFz3O9V6BY<Ug2
I=P_74L1kHFekH`NWnzR6Z3
R3
!s105 plus_n_sv_unit
S1
R0
R12
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/plus_n.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/plus_n.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/plus_n.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/plus_n.sv|
!i113 1
R6
R7
R8
vprocesador
R1
R2
!i10b 1
!s100 fdkgb9XmOLEUdFNPVni^Z0
I[oBSH4[18[?cVSaa4Bc9_2
R3
!s105 procesador_sv_unit
S1
R0
w1711663109
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesador.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesador.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesador.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesador.sv|
!i113 1
R6
R7
R8
vprocesadorArm
R1
R2
!i10b 1
!s100 BzoOIKPh:kN4JYkM`@o4W1
IBF=IoHeLDUmEcOkXG:K:n1
R3
!s105 procesadorArm_sv_unit
S1
R0
w1711663624
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv|
!i113 1
R6
R7
R8
nprocesador@arm
vprogram_final_tb
R1
R23
!i10b 1
!s100 I`>7nXL>aKm2COhHaXPbQ2
IkUJ3Z`GbC;XUHoIe]cBo51
R3
!s105 program_final_tb_sv_unit
S1
R0
w1711663744
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv
L0 2
R4
r1
!s85 0
31
R24
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv|
!i113 1
R6
R7
R8
vram
R9
!i10b 1
!s100 hFd01=:=[T@]^jb`cdkez2
I1Hm^o<P]lVUP:DT<[>1bm1
R3
R0
w1710634402
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram.v
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram.v
L0 40
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram.v|
!i113 1
o-vlog01compat -work work
!s92 -vlog01compat -work work +incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1
R8
vRegisterFile
R1
R9
!i10b 1
!s100 >XA]9SRH1hnjJ]OUNFNbC0
ImQIhQo4H3?2BCKVQQDdAe3
R3
!s105 RegisterFile_sv_unit
S1
R0
w1711656037
8C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv
FC:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv
L0 2
R4
r1
!s85 0
31
R10
!s107 C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1|C:/Users/INTEL/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv|
!i113 1
R6
R7
R8
n@register@file
vresultado
R1
R2
!i10b 1
!s100 lXNV`LN:eiBcTSIkGSSHo1
IRM6hlbcg7D^dLISNVaBYl0
R3
R17
S1
R0
R18
R19
R20
L0 59
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vshift_a
R1
R2
!i10b 1
!s100 oJN`U]KP45^k3IfeRU3]h1
Ij9[7RA;TYDLLCS2fXkoF70
R3
R17
S1
R0
R18
R19
R20
L0 214
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
vshiftL_gate
R1
R2
!i10b 1
!s100 Ig94oA7iLkh]1m;Nc=@NI2
I_DI0fW]4c6:9k]a7;QaaR0
R3
R11
S1
R0
R12
R13
R14
L0 61
R4
r1
!s85 0
31
R5
R15
R16
!i113 1
R6
R7
R8
nshift@l_gate
vshiftR_arith
R1
R2
!i10b 1
!s100 bR`iZ7303m?B<WQ4H^nAZ0
IlLbdRgU5;`lnATmlZ^dEJ0
R3
R17
S1
R0
R18
R19
R20
L0 201
R4
r1
!s85 0
31
R5
R21
R22
!i113 1
R6
R7
R8
nshift@r_arith
vshiftR_gate
R1
R2
!i10b 1
!s100 <nOmbQI;Ji5bAE=CLK1oh1
IZ0=HdkT6XLMBR28RPJ_Y50
R3
R11
S1
R0
R12
R13
R14
L0 51
R4
r1
!s85 0
31
R5
R15
R16
!i113 1
R6
R7
R8
nshift@r_gate
vxor_gate
R1
R2
!i10b 1
!s100 Ae<lETXW78i?CzJ38DVaH1
I[JUWJPJ]9[3S5Sj`gUoek1
R3
R11
S1
R0
R12
R13
R14
L0 33
R4
r1
!s85 0
31
R5
R15
R16
!i113 1
R6
R7
R8
