t:Timing_Default
1,D1,D0,D0,EX//VRR internal load NO write OTP_BIST_CONTROL(0xA6): 0x200
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D1,D1,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX//write OTP_CONTROL(0xA0): 0x2
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D1,D1,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX//write TMR_ANA_OTP(0x15): 0x4
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D1,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D0,D0,EX
1,D1,D1,D0,EX
1,D1,D1,D0,EX
1,D1,D0,D0,EX
