# Syntes samt simulering i VHDL
Syntes (konstruktion) samt simulering av en 3-ingångars XOR-grind i VHDL. Även demonstration av software interrupts implementerat i hårdvara.

#### Material
* [`Installation och konfiguration av Quartus Lite 18.1 och ModelSim.pdf`](./Installation%20och%20konfiguration%20av%20Quartus%20Lite%2018.1%20och%20ModelSim.pdf) innehåller instruktioner gällande installation av Quartus Lite 18.1 samt simuleringsverktyget ModelSim.
* [`Terasic DE0 User Manual.pdf`](./Terasic%20DE0%20User%20Manual.pdf) utgör databladet för FPGA-kortet Terasic DE0.
* Se video tutorial [här](https://youtu.be/9ibUE7czpc4).