Fitter report for ensamblado_placa
Wed Jun 17 13:31:02 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 17 13:31:02 2020       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; ensamblado_placa                            ;
; Top-level Entity Name              ; ensamblado_placa                            ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 7,445 / 114,480 ( 7 % )                     ;
;     Total combinational functions  ; 5,790 / 114,480 ( 5 % )                     ;
;     Dedicated logic registers      ; 4,153 / 114,480 ( 4 % )                     ;
; Total registers                    ; 4357                                        ;
; Total pins                         ; 135 / 529 ( 26 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 23,296 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                     ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a0                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a1                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a2                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a3                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a4                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a5                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a6                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a7                                         ; PORTBDATAOUT     ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                   ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                   ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                   ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                  ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]~_Duplicate_1                                                                                 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                         ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                     ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_24                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_24                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_24                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_24                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_26                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_26                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_26                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_26                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_29                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_29                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_30                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_29                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_29                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_30                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31                                                                                        ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_30                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_30                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                    ; OE               ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[16]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[17]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[18]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[19]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[20]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[21]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[22]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[23]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[24]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[25]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[26]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[27]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[28]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[29]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[30]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[31]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION~_Duplicate_1 ; Q                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; PS2_KBCLK~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[0]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[0]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[1]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[1]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[2]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[2]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[3]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[3]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[4]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[4]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[5]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[5]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[6]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[6]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[7]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[7]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[8]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[8]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[9]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[9]~output                                                                                                                                                                   ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[10]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[10]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[11]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[11]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[12]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[12]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[13]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[13]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[14]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[14]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[15]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[15]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[16]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[16]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[17]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[17]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[18]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[18]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_ADDR[19]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[19]~output                                                                                                                                                                  ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_CE_N                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_CE_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_LB_N                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_LB_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_OE_N                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_OE_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_UB_N                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_UB_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|SRAM_WE_N                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_WE_N~output                                                                                                                                                                      ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[0]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[0]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[1]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[1]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[2]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[2]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[3]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[3]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[4]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[4]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[5]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[5]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[6]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[6]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[7]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[7]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[8]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[8]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[9]                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[9]~input                                                                                                                                                                      ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[10]                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[10]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[11]                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[11]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[12]                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[12]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[13]                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[13]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[14]                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[14]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|readdata[15]                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[15]~input                                                                                                                                                                     ; O                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[0]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[0]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[0]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[1]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[1]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[1]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[2]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[2]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[2]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[3]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[3]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[3]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[4]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[4]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[4]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[5]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[5]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[5]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[6]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[6]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[6]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[7]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[7]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[7]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[8]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[8]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[8]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[9]                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[9]~output                                                                                                                                                                     ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[9]~SLOAD_MUX                                                                                                 ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[10]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[10]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[10]~SLOAD_MUX                                                                                                ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[11]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[11]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[11]~SLOAD_MUX                                                                                                ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[12]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[12]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[12]~SLOAD_MUX                                                                                                ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[13]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[13]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[13]~SLOAD_MUX                                                                                                ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[14]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[14]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[14]~SLOAD_MUX                                                                                                ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[15]                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[15]~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|writedata_reg[15]~SLOAD_MUX                                                                                                ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                       ;                  ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_BLANK                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_BLANK_N~output                                                                                                                                                                    ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[0]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[1]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[2]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[3]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[4]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[4]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[5]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[5]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[6]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[6]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_B[7]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_B[7]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[0]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[1]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[2]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[3]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[4]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[4]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[5]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[5]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[6]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[6]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_G[7]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_G[7]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_HS                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_HS~output                                                                                                                                                                         ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[0]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[1]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[2]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[3]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[4]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[4]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[5]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[5]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[6]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[6]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_R[7]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_R[7]~output                                                                                                                                                                       ; I                ;                       ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|VGA_VS                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_VS~output                                                                                                                                                                         ; I                ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                              ;
+-----------------------------+-------------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                                     ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[0]          ; PIN_G18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[1]          ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[2]          ; PIN_E17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[3]          ; PIN_L26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[4]          ; PIN_L25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[5]          ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX0[6]          ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[0]          ; PIN_M24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[1]          ; PIN_Y22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[2]          ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[3]          ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[4]          ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[5]          ; PIN_U23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX1[6]          ; PIN_U24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location                    ;                                     ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; KEY[2]           ; PIN_N21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; KEY[3]           ; PIN_R24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[0]          ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[1]          ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[2]          ; PIN_E25       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[3]          ; PIN_E24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[4]          ; PIN_H21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[5]          ; PIN_G20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[6]          ; PIN_G22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[7]          ; PIN_G21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[10]         ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[11]         ; PIN_H16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[12]         ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[13]         ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[14]         ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[15]         ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[16]         ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[17]         ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[3]          ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[4]          ; PIN_F18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[5]          ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[6]          ; PIN_J19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[7]          ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[8]          ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[9]          ; PIN_G17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; NETCLK_25        ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_OE_N         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[0]            ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[10]           ; PIN_AC24      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[11]           ; PIN_AB24      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[12]           ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[13]           ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[14]           ; PIN_AA23      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[15]           ; PIN_AA22      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[16]           ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[17]           ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[1]            ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[2]            ; PIN_AC27      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[3]            ; PIN_AD27      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[4]            ; PIN_AB27      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[5]            ; PIN_AC26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[6]            ; PIN_AD26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[7]            ; PIN_AB26      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[8]            ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SW[9]            ; PIN_AB25      ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; disenyo_qsys_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; disenyo_qsys_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; I/O Maximum Toggle Rate     ; ensamblado_placa                    ;              ; HEX0             ; 0 MHz         ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; ensamblado_placa                    ;              ; HEX1             ; 0 MHz         ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; ensamblado_placa                    ;              ; HEX2             ; 0 MHz         ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; ensamblado_placa                    ;              ; HEX3             ; 0 MHz         ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; ensamblado_placa                    ;              ; SW               ; 0 MHz         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; AUD_ADCDAT       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; AUD_ADCLRCK      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; AUD_BCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; AUD_DACDAT       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; AUD_DACLRCK      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; AUD_XCK          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; CLOCK2_50        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; CLOCK3_50        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RESET_N    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RESET_N    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; EXT_IO[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[10]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[11]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[12]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[13]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[14]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[15]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[16]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[17]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[18]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[19]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[20]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[21]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[22]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[23]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[24]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[25]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[26]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[27]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[28]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[29]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[30]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[31]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[32]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[33]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[34]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[35]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[8]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; GPIO[9]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX0[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX1[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX2[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX3[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX4[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX5[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX6[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HEX7[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKIN0      ; 3.0-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKIN_P1    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKIN_P2    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKOUT0     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKOUT_P1   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_CLKOUT_P2   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_D[0]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_D[1]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_D[2]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_D[3]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_RX_D_P[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; HSMC_TX_D_P[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; I2C_SCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; I2C_SDAT         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; KEY[2]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; KEY[3]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_BLON         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_EN           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_ON           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_RS           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LCD_RW           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[7]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDG[8]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[10]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[11]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[12]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[13]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[14]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[15]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[16]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[17]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[7]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[8]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; LEDR[9]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; NETCLK_25        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_ADDR[0]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_ADDR[1]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_CS_N         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DACK_N[0]    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DACK_N[1]    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[10]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[11]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[12]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[13]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[14]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[15]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[8]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DATA[9]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DREQ[0]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_DREQ[1]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_FSPEED       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_INT[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_INT[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_LSPEED       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_OE_N         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_RST_N        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; OTG_WE_N         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; PS2_MSCLK        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; PS2_MSDAT        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_CLK           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_CMD           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_DAT[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_DAT[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_DAT[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_DAT[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[0]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[10]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[11]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[12]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[13]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[14]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[15]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[16]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[17]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[1]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[2]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[3]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[4]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[5]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[6]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[7]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[8]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; SW[9]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_CLK27         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[2]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[3]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[4]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[5]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[6]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_DATA[7]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; UART_RXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; ensamblado_placa                    ;              ; UART_TXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
+-----------------------------+-------------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10634 ) ; 0.00 % ( 0 / 10634 )       ; 0.00 % ( 0 / 10634 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10634 ) ; 0.00 % ( 0 / 10634 )       ; 0.00 % ( 0 / 10634 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8204 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 278 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2137 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/output_files/ensamblado_placa.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 7,445 / 114,480 ( 7 % )      ;
;     -- Combinational with no register       ; 3292                         ;
;     -- Register only                        ; 1655                         ;
;     -- Combinational with a register        ; 2498                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 2945                         ;
;     -- 3 input functions                    ; 1975                         ;
;     -- <=2 input functions                  ; 870                          ;
;     -- Register only                        ; 1655                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 5164                         ;
;     -- arithmetic mode                      ; 626                          ;
;                                             ;                              ;
; Total registers*                            ; 4,357 / 117,053 ( 4 % )      ;
;     -- Dedicated logic registers            ; 4,153 / 114,480 ( 4 % )      ;
;     -- I/O registers                        ; 204 / 2,573 ( 8 % )          ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 587 / 7,155 ( 8 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 135 / 529 ( 26 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 9 / 432 ( 2 % )              ;
; Total block memory bits                     ; 23,296 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 82,944 / 3,981,312 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )              ;
; PLLs                                        ; 2 / 4 ( 50 % )               ;
; Global signals                              ; 9                            ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 3.7% / 3.7% / 3.8%           ;
; Peak interconnect usage (total/H/V)         ; 39.0% / 37.3% / 41.5%        ;
; Maximum fan-out                             ; 2491                         ;
; Highest non-global fan-out                  ; 404                          ;
; Total fan-out                               ; 35575                        ;
; Average fan-out                             ; 2.97                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                     ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ; Low                            ;
;                                              ;                       ;                        ;                                ;                                ;
; Total logic elements                         ; 5635 / 114480 ( 5 % ) ; 186 / 114480 ( < 1 % ) ; 1624 / 114480 ( 1 % )          ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 3016                  ; 78                     ; 198                            ; 0                              ;
;     -- Register only                         ; 631                   ; 16                     ; 1008                           ; 0                              ;
;     -- Combinational with a register         ; 1988                  ; 92                     ; 418                            ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;                                ;
;     -- 4 input functions                     ; 2536                  ; 73                     ; 336                            ; 0                              ;
;     -- 3 input functions                     ; 1738                  ; 59                     ; 178                            ; 0                              ;
;     -- <=2 input functions                   ; 730                   ; 38                     ; 102                            ; 0                              ;
;     -- Register only                         ; 631                   ; 16                     ; 1008                           ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;                                ;
;     -- normal mode                           ; 4454                  ; 162                    ; 548                            ; 0                              ;
;     -- arithmetic mode                       ; 550                   ; 8                      ; 68                             ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Total registers                              ; 2823                  ; 108                    ; 1426                           ; 0                              ;
;     -- Dedicated logic registers             ; 2619 / 114480 ( 2 % ) ; 108 / 114480 ( < 1 % ) ; 1426 / 114480 ( 1 % )          ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 408                   ; 0                      ; 0                              ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Total LABs:  partially or completely used    ; 442 / 7155 ( 6 % )    ; 18 / 7155 ( < 1 % )    ; 136 / 7155 ( 2 % )             ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ; 0                              ;
; I/O pins                                     ; 135                   ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 11008                 ; 0                      ; 12288                          ; 0                              ;
; Total RAM block bits                         ; 55296                 ; 0                      ; 27648                          ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 6 / 432 ( 1 % )       ; 0 / 432 ( 0 % )        ; 3 / 432 ( < 1 % )              ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )         ; 1 / 24 ( 4 % )                 ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 124 / 516 ( 24 % )    ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;                                ;
; Connections                                  ;                       ;                        ;                                ;                                ;
;     -- Input Connections                     ; 3014                  ; 156                    ; 1797                           ; 1                              ;
;     -- Registered Input Connections          ; 2834                  ; 117                    ; 1464                           ; 0                              ;
;     -- Output Connections                    ; 2049                  ; 263                    ; 34                             ; 2622                           ;
;     -- Registered Output Connections         ; 64                    ; 263                    ; 0                              ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;                                ;
;     -- Total Connections                     ; 29383                 ; 1182                   ; 7088                           ; 2634                           ;
;     -- Registered Connections                ; 11542                 ; 850                    ; 3766                           ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; External Connections                         ;                       ;                        ;                                ;                                ;
;     -- Top                                   ; 548                   ; 262                    ; 1630                           ; 2623                           ;
;     -- sld_hub:auto_hub                      ; 262                   ; 20                     ; 137                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 1630                  ; 137                    ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2623                  ; 0                      ; 0                              ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;                                ;
;     -- Input Ports                           ; 31                    ; 78                     ; 357                            ; 1                              ;
;     -- Output Ports                          ; 183                   ; 95                     ; 207                            ; 5                              ;
;     -- Bidir Ports                           ; 50                    ; 0                      ; 0                              ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 20                             ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 50                     ; 193                            ; 0                              ;
;                                              ;                       ;                        ;                                ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 4                      ; 18                             ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 35                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 53                     ; 100                            ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 58                     ; 114                            ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 52                     ; 195                            ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 872                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F11   ; 8        ; 31           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                    ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                      ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                      ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                      ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                      ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                      ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                      ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16                                                                                      ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17                                                                                      ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18                                                                                      ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19                                                                                      ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                       ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20                                                                                      ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21                                                                                      ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22                                                                                      ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23                                                                                      ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_24                                                                                      ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25                                                                                      ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_26                                                                                      ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27                                                                                      ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28                                                                                      ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_29                                                                                      ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                       ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_30                                                                                      ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31                                                                                      ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                       ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                       ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                       ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                       ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                       ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                       ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                       ;
; PS2_KBCLK   ; G6    ; 1        ; 0            ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; yes           ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION (inverted) ;
; PS2_KBDAT   ; H5    ; 1        ; 0            ; 59           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3 (inverted)                                            ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write (inverted)                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_KBCLK               ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 56 ( 30 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 26 / 73 ( 36 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 58 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 3 / 72 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 29 / 71 ( 41 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; PS2_KBCLK                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; PS2_KBDAT                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1 ; disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1         ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; ensam|sys_sdram_pll_0|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                               ; ensam|video_pll_0|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                                   ;
; PLL mode                      ; Normal                                                                                                                                                   ; Normal                                                                                                                                                     ;
; Compensate clock              ; clock0                                                                                                                                                   ; clock1                                                                                                                                                     ;
; Compensated input/output pins ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; Switchover type               ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                                                                                                 ; 50.0 MHz                                                                                                                                                   ;
; Input frequency 1             ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                 ; 50.0 MHz                                                                                                                                                   ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                                                ; 600.0 MHz                                                                                                                                                  ;
; VCO post scale K counter      ; 2                                                                                                                                                        ; 2                                                                                                                                                          ;
; VCO frequency control         ; Auto                                                                                                                                                     ; Auto                                                                                                                                                       ;
; VCO phase shift step          ; 250 ps                                                                                                                                                   ; 208 ps                                                                                                                                                     ;
; VCO multiply                  ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; VCO divide                    ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; Freq min lock                 ; 30.0 MHz                                                                                                                                                 ; 25.0 MHz                                                                                                                                                   ;
; Freq max lock                 ; 65.02 MHz                                                                                                                                                ; 54.18 MHz                                                                                                                                                  ;
; M VCO Tap                     ; 4                                                                                                                                                        ; 0                                                                                                                                                          ;
; M Initial                     ; 2                                                                                                                                                        ; 1                                                                                                                                                          ;
; M value                       ; 10                                                                                                                                                       ; 12                                                                                                                                                         ;
; N value                       ; 1                                                                                                                                                        ; 1                                                                                                                                                          ;
; Charge pump current           ; setting 1                                                                                                                                                ; setting 1                                                                                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                                                                               ; setting 27                                                                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                                                                                ; setting 0                                                                                                                                                  ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                                                     ; 680 kHz to 980 kHz                                                                                                                                         ;
; Bandwidth type                ; Medium                                                                                                                                                   ; Medium                                                                                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                                                                      ; Off                                                                                                                                                        ;
; Scan chain MIF file           ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                                                                      ; Off                                                                                                                                                        ;
; PLL location                  ; PLL_1                                                                                                                                                    ; PLL_3                                                                                                                                                      ;
; Inclk0 signal                 ; CLOCK_50                                                                                                                                                 ; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ;
; Inclk1 signal                 ; --                                                                                                                                                       ; --                                                                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                            ; Global Clock                                                                                                                                               ;
; Inclk1 signal type            ; --                                                                                                                                                       ; --                                                                                                                                                         ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------+
; Name                                                                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------+
; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; ensam|sys_sdram_pll_0|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ;
; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; ensam|sys_sdram_pll_0|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] ;
; disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]       ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; ensam|video_pll_0|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; PS2_KBCLK     ; Missing drive strength               ;
; PS2_KBDAT     ; Missing drive strength               ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                          ; Entity Name                                            ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
; |ensamblado_placa                                                                                                                       ; 7445 (3)    ; 4153 (0)                  ; 204 (204)     ; 23296       ; 9    ; 0            ; 0       ; 0         ; 135  ; 0            ; 3292 (3)     ; 1655 (0)          ; 2498 (0)         ; |ensamblado_placa                                                                                                                                                                                                                                                                                                                                            ; ensamblado_placa                                       ; work         ;
;    |disenyo_qsys:ensam|                                                                                                                 ; 5632 (0)    ; 2619 (0)                  ; 0 (0)         ; 11008       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3013 (0)     ; 631 (0)           ; 1988 (0)         ; |ensamblado_placa|disenyo_qsys:ensam                                                                                                                                                                                                                                                                                                                         ; disenyo_qsys                                           ; disenyo_qsys ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                              ; altera_reset_controller                                ; disenyo_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                   ; altera_reset_synchronizer                              ; disenyo_qsys ;
;       |altera_reset_controller:rst_controller_003|                                                                                      ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 1 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                              ; altera_reset_controller                                ; disenyo_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                   ; altera_reset_synchronizer                              ; disenyo_qsys ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                ; disenyo_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                       ; altera_reset_synchronizer                              ; disenyo_qsys ;
;       |disenyo_qsys_master_0:master_0|                                                                                                  ; 885 (0)     ; 457 (0)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 428 (0)      ; 134 (0)           ; 323 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0                                                                                                                                                                                                                                                                                          ; disenyo_qsys_master_0                                  ; disenyo_qsys ;
;          |altera_avalon_packets_to_master:transacto|                                                                                    ; 336 (0)     ; 148 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (0)      ; 17 (0)            ; 137 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                ; altera_avalon_packets_to_master                        ; disenyo_qsys ;
;             |packets_to_master:p2m|                                                                                                     ; 336 (336)   ; 148 (148)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (182)    ; 17 (17)           ; 137 (137)        ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                          ; packets_to_master                                      ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                   ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 16 (16)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                          ; altsyncram                                             ; work         ;
;                |altsyncram_0qg1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated                                                                                                                                                                                                           ; altsyncram_0qg1                                        ; work         ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                        ; 22 (22)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 9 (9)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                    ; altera_avalon_st_bytes_to_packets                      ; disenyo_qsys ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                             ; 469 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 112 (0)           ; 151 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                         ; altera_avalon_st_jtag_interface                        ; disenyo_qsys ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                         ; 467 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 112 (0)           ; 151 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                       ; altera_jtag_dc_streaming                               ; disenyo_qsys ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                            ; 50 (20)     ; 47 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 34 (17)           ; 13 (2)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                           ; altera_avalon_st_clock_crosser                         ; disenyo_qsys ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                         ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 10 (10)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                               ; altera_avalon_st_pipeline_base                         ; disenyo_qsys ;
;                   |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                      ; altera_std_synchronizer_nocut                          ; disenyo_qsys ;
;                   |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                      ; altera_std_synchronizer_nocut                          ; disenyo_qsys ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                 ; 27 (18)     ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (17)           ; 2 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                ; altera_jtag_src_crosser                                ; disenyo_qsys ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                          ; 9 (1)       ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (1)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                     ; altera_jtag_control_signal_crosser                     ; disenyo_qsys ;
;                      |altera_std_synchronizer:synchronizer|                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                ; altera_std_synchronizer                                ; work         ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                   ; 388 (358)   ; 186 (167)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (191)    ; 51 (35)           ; 136 (130)        ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                  ; altera_jtag_streaming                                  ; disenyo_qsys ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                        ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                     ; altera_avalon_st_idle_inserter                         ; disenyo_qsys ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                          ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                       ; altera_avalon_st_idle_remover                          ; disenyo_qsys ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                         ; altera_std_synchronizer                                ; work         ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                ; altera_std_synchronizer                                ; work         ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                        ; altera_std_synchronizer                                ; work         ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                             ; altera_std_synchronizer                                ; work         ;
;                |altera_std_synchronizer:synchronizer|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                  ; altera_std_synchronizer                                ; work         ;
;             |altera_jtag_sld_node:node|                                                                                                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                                               ; altera_jtag_sld_node                                   ; disenyo_qsys ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                             ; sld_virtual_jtag_basic                                 ; work         ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                        ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                    ; altera_avalon_st_packets_to_bytes                      ; disenyo_qsys ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                   ; altera_reset_controller                                ; disenyo_qsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                        ; altera_reset_synchronizer                              ; disenyo_qsys ;
;       |disenyo_qsys_mm_interconnect_0:mm_interconnect_0|                                                                                ; 1119 (0)    ; 542 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 453 (0)      ; 170 (0)           ; 496 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                        ; disenyo_qsys_mm_interconnect_0                         ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:mm_reloj_0_avalon_slave_0_agent_rsp_fifo|                                                               ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_reloj_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                               ; 35 (35)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 23 (23)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:ps2_0_avalon_ps2_slave_agent_rsp_fifo|                                                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ps2_0_avalon_ps2_slave_agent_rsp_fifo                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|                                                              ; 56 (56)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 16 (16)           ; 35 (35)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|                                                                ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 18 (18)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;          |altera_avalon_sc_fifo:video_dma_controller_0_avalon_dma_control_slave_agent_rsp_fifo|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:video_dma_controller_0_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                                   ; altera_avalon_sc_fifo                                  ; disenyo_qsys ;
;          |altera_avalon_st_pipeline_stage:pipeline_stage_001|                                                                           ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 29 (0)            ; 43 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_001                                                                                                                                                                                                                     ; altera_avalon_st_pipeline_stage                        ; disenyo_qsys ;
;             |altera_avalon_st_pipeline_base:core|                                                                                       ; 74 (74)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 29 (29)           ; 43 (43)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_001|altera_avalon_st_pipeline_base:core                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                         ; disenyo_qsys ;
;          |altera_avalon_st_pipeline_stage:pipeline_stage_002|                                                                           ; 50 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 22 (0)            ; 26 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_002                                                                                                                                                                                                                     ; altera_avalon_st_pipeline_stage                        ; disenyo_qsys ;
;             |altera_avalon_st_pipeline_base:core|                                                                                       ; 50 (50)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (22)           ; 26 (26)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_002|altera_avalon_st_pipeline_base:core                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                         ; disenyo_qsys ;
;          |altera_avalon_st_pipeline_stage:pipeline_stage_003|                                                                           ; 73 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 30 (0)            ; 42 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_003                                                                                                                                                                                                                     ; altera_avalon_st_pipeline_stage                        ; disenyo_qsys ;
;             |altera_avalon_st_pipeline_base:core|                                                                                       ; 73 (73)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 42 (42)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_003|altera_avalon_st_pipeline_base:core                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                         ; disenyo_qsys ;
;          |altera_avalon_st_pipeline_stage:pipeline_stage_004|                                                                           ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 34 (0)            ; 38 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_004                                                                                                                                                                                                                     ; altera_avalon_st_pipeline_stage                        ; disenyo_qsys ;
;             |altera_avalon_st_pipeline_base:core|                                                                                       ; 74 (74)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (34)           ; 38 (38)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_004|altera_avalon_st_pipeline_base:core                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                         ; disenyo_qsys ;
;          |altera_avalon_st_pipeline_stage:pipeline_stage|                                                                               ; 48 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 20 (0)            ; 26 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage                                                                                                                                                                                                                         ; altera_avalon_st_pipeline_stage                        ; disenyo_qsys ;
;             |altera_avalon_st_pipeline_base:core|                                                                                       ; 48 (48)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 20 (20)           ; 26 (26)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage|altera_avalon_st_pipeline_base:core                                                                                                                                                                                     ; altera_avalon_st_pipeline_base                         ; disenyo_qsys ;
;          |altera_merlin_master_agent:ensamblado_procesador_0_avalon_master_agent|                                                       ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:ensamblado_procesador_0_avalon_master_agent                                                                                                                                                                                                 ; altera_merlin_master_agent                             ; disenyo_qsys ;
;          |altera_merlin_master_agent:master_0_master_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent                                                                                                                                                                                                                       ; altera_merlin_master_agent                             ; disenyo_qsys ;
;          |altera_merlin_slave_agent:mm_reloj_0_avalon_slave_0_agent|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_reloj_0_avalon_slave_0_agent                                                                                                                                                                                                              ; altera_merlin_slave_agent                              ; disenyo_qsys ;
;          |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                                                              ; altera_merlin_slave_agent                              ; disenyo_qsys ;
;          |altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent|                                                                     ; 15 (9)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (9)       ; 0 (0)             ; 3 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent                                                                                                                                                                                                               ; altera_merlin_slave_agent                              ; disenyo_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                 ; altera_merlin_burst_uncompressor                       ; disenyo_qsys ;
;          |altera_merlin_slave_agent:video_dma_controller_0_avalon_dma_control_slave_agent|                                              ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:video_dma_controller_0_avalon_dma_control_slave_agent                                                                                                                                                                                        ; altera_merlin_slave_agent                              ; disenyo_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:video_dma_controller_0_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                          ; altera_merlin_burst_uncompressor                       ; disenyo_qsys ;
;          |altera_merlin_slave_translator:ps2_0_avalon_ps2_slave_translator|                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ps2_0_avalon_ps2_slave_translator                                                                                                                                                                                                       ; altera_merlin_slave_translator                         ; disenyo_qsys ;
;          |altera_merlin_slave_translator:video_dma_controller_0_avalon_dma_control_slave_translator|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:video_dma_controller_0_avalon_dma_control_slave_translator                                                                                                                                                                              ; altera_merlin_slave_translator                         ; disenyo_qsys ;
;          |altera_merlin_traffic_limiter:ensamblado_procesador_0_avalon_master_limiter|                                                  ; 27 (27)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 12 (12)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:ensamblado_procesador_0_avalon_master_limiter                                                                                                                                                                                            ; altera_merlin_traffic_limiter                          ; disenyo_qsys ;
;          |altera_merlin_traffic_limiter:master_0_master_limiter|                                                                        ; 23 (23)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 8 (8)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:master_0_master_limiter                                                                                                                                                                                                                  ; altera_merlin_traffic_limiter                          ; disenyo_qsys ;
;          |altera_merlin_width_adapter:sram_0_avalon_sram_slave_cmd_width_adapter|                                                       ; 68 (68)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 40 (40)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_0_avalon_sram_slave_cmd_width_adapter                                                                                                                                                                                                 ; altera_merlin_width_adapter                            ; disenyo_qsys ;
;          |altera_merlin_width_adapter:sram_0_avalon_sram_slave_rsp_width_adapter|                                                       ; 43 (43)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 17 (17)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_0_avalon_sram_slave_rsp_width_adapter                                                                                                                                                                                                 ; altera_merlin_width_adapter                            ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                             ; disenyo_qsys_mm_interconnect_0_cmd_demux_001           ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_002|                                                                   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_002                                                                                                                                                                                                             ; disenyo_qsys_mm_interconnect_0_cmd_demux_001           ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_mux:cmd_mux|                                                                               ; 94 (84)     ; 8 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (42)      ; 0 (0)             ; 45 (41)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                         ; disenyo_qsys_mm_interconnect_0_cmd_mux                 ; disenyo_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 11 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; altera_merlin_arbitrator                               ; disenyo_qsys ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                              ; altera_merlin_arb_adder                                ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                       ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                 ; disenyo_qsys_mm_interconnect_0_cmd_mux_001             ; disenyo_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                    ; altera_merlin_arbitrator                               ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                       ; 23 (20)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 0 (0)             ; 10 (7)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                 ; disenyo_qsys_mm_interconnect_0_cmd_mux_001             ; disenyo_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                    ; altera_merlin_arbitrator                               ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                       ; 48 (45)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (32)      ; 1 (1)             ; 14 (11)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                 ; disenyo_qsys_mm_interconnect_0_cmd_mux_001             ; disenyo_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                    ; altera_merlin_arbitrator                               ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                       ; 71 (69)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 65 (61)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                 ; disenyo_qsys_mm_interconnect_0_cmd_mux_001             ; disenyo_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                    ; altera_merlin_arbitrator                               ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_router_001:router_001|                                                                         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                   ; disenyo_qsys_mm_interconnect_0_router_001              ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_router_001:router_002|                                                                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_router_001:router_002                                                                                                                                                                                                                   ; disenyo_qsys_mm_interconnect_0_router_001              ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_router_003:router_003|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                                   ; disenyo_qsys_mm_interconnect_0_router_003              ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_demux:rsp_demux|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                     ; disenyo_qsys_mm_interconnect_0_rsp_demux               ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                             ; disenyo_qsys_mm_interconnect_0_rsp_demux_001           ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                             ; disenyo_qsys_mm_interconnect_0_rsp_demux_001           ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                             ; disenyo_qsys_mm_interconnect_0_rsp_demux_001           ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                             ; disenyo_qsys_mm_interconnect_0_rsp_demux_001           ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                       ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 24 (24)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                 ; disenyo_qsys_mm_interconnect_0_rsp_mux_001             ; disenyo_qsys ;
;          |disenyo_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_002|                                                                       ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 28 (28)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_002                                                                                                                                                                                                                 ; disenyo_qsys_mm_interconnect_0_rsp_mux_001             ; disenyo_qsys ;
;       |disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|                                                                      ; 440 (274)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (153)    ; 56 (2)            ; 227 (98)         ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                              ; disenyo_qsys_new_sdram_controller_0                    ; disenyo_qsys ;
;          |disenyo_qsys_new_sdram_controller_0_input_efifo_module:the_disenyo_qsys_new_sdram_controller_0_input_efifo_module|            ; 191 (191)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 54 (54)           ; 133 (133)        ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|disenyo_qsys_new_sdram_controller_0_input_efifo_module:the_disenyo_qsys_new_sdram_controller_0_input_efifo_module                                                                                                                                            ; disenyo_qsys_new_sdram_controller_0_input_efifo_module ; disenyo_qsys ;
;       |disenyo_qsys_ps2_0:ps2_0|                                                                                                        ; 322 (34)    ; 179 (23)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (11)     ; 7 (0)             ; 172 (23)         ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0                                                                                                                                                                                                                                                                                                ; disenyo_qsys_ps2_0                                     ; disenyo_qsys ;
;          |altera_up_ps2:PS2_Serial_Port|                                                                                                ; 221 (36)    ; 117 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (18)     ; 7 (0)             ; 110 (18)         ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port                                                                                                                                                                                                                                                                  ; altera_up_ps2                                          ; disenyo_qsys ;
;             |altera_up_ps2_command_out:PS2_Command_Out|                                                                                 ; 147 (147)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 73 (73)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out                                                                                                                                                                                                                        ; altera_up_ps2_command_out                              ; disenyo_qsys ;
;             |altera_up_ps2_data_in:PS2_Data_In|                                                                                         ; 38 (38)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 7 (7)             ; 19 (19)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In                                                                                                                                                                                                                                ; altera_up_ps2_data_in                                  ; disenyo_qsys ;
;          |scfifo:Incoming_Data_FIFO|                                                                                                    ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO                                                                                                                                                                                                                                                                      ; scfifo                                                 ; work         ;
;             |scfifo_f041:auto_generated|                                                                                                ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated                                                                                                                                                                                                                                           ; scfifo_f041                                            ; work         ;
;                |a_dpfifo_2o31:dpfifo|                                                                                                   ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (25)      ; 0 (0)             ; 39 (16)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo                                                                                                                                                                                                                      ; a_dpfifo_2o31                                          ; work         ;
;                   |altsyncram_7bh1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_7bh1:FIFOram                                                                                                                                                                                              ; altsyncram_7bh1                                        ; work         ;
;                   |cntr_0ab:rd_ptr_msb|                                                                                                 ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb                                                                                                                                                                                                  ; cntr_0ab                                               ; work         ;
;                   |cntr_1ab:wr_ptr|                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr                                                                                                                                                                                                      ; cntr_1ab                                               ; work         ;
;                   |cntr_da7:usedw_counter|                                                                                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter                                                                                                                                                                                               ; cntr_da7                                               ; work         ;
;       |disenyo_qsys_sram_0:sram_0|                                                                                                      ; 22 (22)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0                                                                                                                                                                                                                                                                                              ; disenyo_qsys_sram_0                                    ; disenyo_qsys ;
;       |disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0                                                                                                                                                                                                                                                                            ; disenyo_qsys_sys_sdram_pll_0                           ; disenyo_qsys ;
;          |altera_up_altpll:sys_pll|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll                                                                                                                                                                                                                                                   ; altera_up_altpll                                       ; disenyo_qsys ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                   ; altpll                                                 ; work         ;
;                |altpll_3lb2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated                                                                                                                                                                                        ; altpll_3lb2                                            ; work         ;
;       |disenyo_qsys_video_dma_controller_0:video_dma_controller_0|                                                                      ; 327 (65)    ; 161 (19)                  ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (44)     ; 2 (0)             ; 161 (21)         ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0                                                                                                                                                                                                                                                              ; disenyo_qsys_video_dma_controller_0                    ; disenyo_qsys ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                                          ; 172 (172)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 2 (2)             ; 96 (96)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                          ; altera_up_video_dma_control_slave                      ; disenyo_qsys ;
;          |altera_up_video_dma_to_stream:From_Memory_to_Stream|                                                                          ; 90 (31)     ; 44 (9)                    ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (22)      ; 0 (0)             ; 44 (9)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream                                                                                                                                                                                                          ; altera_up_video_dma_to_stream                          ; disenyo_qsys ;
;             |scfifo:Image_Buffer|                                                                                                       ; 59 (0)      ; 35 (0)                    ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 35 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer                                                                                                                                                                                      ; scfifo                                                 ; work         ;
;                |scfifo_l4a1:auto_generated|                                                                                             ; 59 (8)      ; 35 (2)                    ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (6)       ; 0 (0)             ; 35 (2)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated                                                                                                                                                           ; scfifo_l4a1                                            ; work         ;
;                   |a_dpfifo_as31:dpfifo|                                                                                                ; 51 (28)     ; 33 (13)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 33 (13)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                      ; a_dpfifo_as31                                          ; work         ;
;                      |altsyncram_7tb1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram                                                                                                              ; altsyncram_7tb1                                        ; work         ;
;                      |cntr_0ab:wr_ptr|                                                                                                  ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                      ; cntr_0ab                                               ; work         ;
;                      |cntr_ca7:usedw_counter|                                                                                           ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                               ; cntr_ca7                                               ; work         ;
;                      |cntr_v9b:rd_ptr_msb|                                                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                  ; cntr_v9b                                               ; work         ;
;       |disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|                                                                ; 120 (1)     ; 102 (0)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (1)       ; 51 (0)            ; 51 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0                                                                                                                                                                                                                                                        ; disenyo_qsys_video_dual_clock_buffer_0                 ; disenyo_qsys ;
;          |dcfifo:Data_FIFO|                                                                                                             ; 119 (0)     ; 102 (0)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 51 (0)            ; 51 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO                                                                                                                                                                                                                                       ; dcfifo                                                 ; work         ;
;             |dcfifo_nsj1:auto_generated|                                                                                                ; 119 (41)    ; 102 (34)                  ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (6)       ; 51 (27)           ; 51 (4)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated                                                                                                                                                                                                            ; dcfifo_nsj1                                            ; work         ;
;                |a_gray2bin_tgb:wrptr_g_gray2bin|                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                                                                                                                                                                            ; a_gray2bin_tgb                                         ; work         ;
;                |a_gray2bin_tgb:ws_dgrp_gray2bin|                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                                                                                                                                                                            ; a_gray2bin_tgb                                         ; work         ;
;                |a_graycounter_m5c:wrptr_g1p|                                                                                            ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_m5c:wrptr_g1p                                                                                                                                                                                ; a_graycounter_m5c                                      ; work         ;
;                |a_graycounter_qn6:rdptr_g1p|                                                                                            ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_qn6:rdptr_g1p                                                                                                                                                                                ; a_graycounter_qn6                                      ; work         ;
;                |alt_synch_pipe_g9l:rs_dgwp|                                                                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 8 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_g9l:rs_dgwp                                                                                                                                                                                 ; alt_synch_pipe_g9l                                     ; work         ;
;                   |dffpipe_1v8:dffpipe12|                                                                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_g9l:rs_dgwp|dffpipe_1v8:dffpipe12                                                                                                                                                           ; dffpipe_1v8                                            ; work         ;
;                |alt_synch_pipe_h9l:ws_dgrp|                                                                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_h9l:ws_dgrp                                                                                                                                                                                 ; alt_synch_pipe_h9l                                     ; work         ;
;                   |dffpipe_2v8:dffpipe16|                                                                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_h9l:ws_dgrp|dffpipe_2v8:dffpipe16                                                                                                                                                           ; dffpipe_2v8                                            ; work         ;
;                |altsyncram_j421:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram                                                                                                                                                                                   ; altsyncram_j421                                        ; work         ;
;                |dffpipe_0v8:ws_brp|                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                         ; dffpipe_0v8                                            ; work         ;
;                |dffpipe_0v8:ws_bwp|                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                         ; dffpipe_0v8                                            ; work         ;
;                |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                              ; mux_j28                                                ; work         ;
;                |mux_j28:rdemp_eq_comp_msb_mux|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                              ; mux_j28                                                ; work         ;
;       |disenyo_qsys_video_pll_0:video_pll_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0                                                                                                                                                                                                                                                                                    ; disenyo_qsys_video_pll_0                               ; disenyo_qsys ;
;          |altera_up_altpll:video_pll|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll                                                                                                                                                                                                                                                         ; altera_up_altpll                                       ; disenyo_qsys ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                         ; altpll                                                 ; work         ;
;                |altpll_8fb2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated                                                                                                                                                                                              ; altpll_8fb2                                            ; work         ;
;       |disenyo_qsys_video_vga_controller_0:video_vga_controller_0|                                                                      ; 73 (1)      ; 56 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 56 (1)           ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0                                                                                                                                                                                                                                                              ; disenyo_qsys_video_vga_controller_0                    ; disenyo_qsys ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                                 ; 72 (72)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 55 (55)          ; |ensamblado_placa|disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                 ; altera_up_avalon_video_vga_timing                      ; disenyo_qsys ;
;       |ensamblado_procesador:ensamblado_procesador_0|                                                                                   ; 2075 (1)    ; 666 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1409 (1)     ; 179 (0)           ; 487 (1)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0                                                                                                                                                                                                                                                                           ; ensamblado_procesador                                  ; disenyo_qsys ;
;          |ensambladoUC:UC|                                                                                                              ; 155 (0)     ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 35 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC                                                                                                                                                                                                                                                           ; ensambladoUC                                           ; disenyo_qsys ;
;             |automata_estado:ae|                                                                                                        ; 45 (45)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 24 (24)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae                                                                                                                                                                                                                                        ; automata_estado                                        ; disenyo_qsys ;
;             |decoder:dec|                                                                                                               ; 112 (4)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (4)       ; 0 (0)             ; 13 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec                                                                                                                                                                                                                                               ; decoder                                                ; disenyo_qsys ;
;                |decoExcep:EXCEPT|                                                                                                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decoExcep:EXCEPT                                                                                                                                                                                                                              ; decoExcep                                              ; disenyo_qsys ;
;                |decoFMT:FMT|                                                                                                            ; 10 (8)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decoFMT:FMT                                                                                                                                                                                                                                   ; decoFMT                                                ; disenyo_qsys ;
;                   |reg32pe:regaddr|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decoFMT:FMT|reg32pe:regaddr                                                                                                                                                                                                                   ; reg32pe                                                ; disenyo_qsys ;
;                |decoMem:MEMORIA|                                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decoMem:MEMORIA                                                                                                                                                                                                                               ; decoMem                                                ; disenyo_qsys ;
;                |decoSec:SECUEN|                                                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decoSec:SECUEN                                                                                                                                                                                                                                ; decoSec                                                ; disenyo_qsys ;
;                |decocamino:camino|                                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decocamino:camino                                                                                                                                                                                                                             ; decocamino                                             ; disenyo_qsys ;
;                |decoopALU:ALU|                                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|decoopALU:ALU                                                                                                                                                                                                                                 ; decoopALU                                              ; disenyo_qsys ;
;          |ensambladoUP:UP|                                                                                                              ; 1414 (0)    ; 376 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1035 (0)     ; 147 (0)           ; 232 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP                                                                                                                                                                                                                                                           ; ensambladoUP                                           ; disenyo_qsys ;
;             |ALU:al|                                                                                                                    ; 716 (716)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (680)    ; 0 (0)             ; 36 (36)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|ALU:al                                                                                                                                                                                                                                                    ; ALU                                                    ; disenyo_qsys ;
;             |BR:bancoR|                                                                                                                 ; 157 (157)   ; 152 (152)                 ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 107 (107)         ; 47 (47)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR                                                                                                                                                                                                                                                 ; BR                                                     ; disenyo_qsys ;
;                |altsyncram:registros_rtl_0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|altsyncram:registros_rtl_0                                                                                                                                                                                                                      ; altsyncram                                             ; work         ;
;                   |altsyncram_trd1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|altsyncram:registros_rtl_0|altsyncram_trd1:auto_generated                                                                                                                                                                                       ; altsyncram_trd1                                        ; work         ;
;                |altsyncram:registros_rtl_1|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|altsyncram:registros_rtl_1                                                                                                                                                                                                                      ; altsyncram                                             ; work         ;
;                   |altsyncram_trd1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|altsyncram:registros_rtl_1|altsyncram_trd1:auto_generated                                                                                                                                                                                       ; altsyncram_trd1                                        ; work         ;
;             |FMTE:fmtentrada|                                                                                                           ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|FMTE:fmtentrada                                                                                                                                                                                                                                           ; FMTE                                                   ; disenyo_qsys ;
;             |FMTI:fmtimm|                                                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|FMTI:fmtimm                                                                                                                                                                                                                                               ; FMTI                                                   ; disenyo_qsys ;
;             |FMTL:fmtload|                                                                                                              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|FMTL:fmtload                                                                                                                                                                                                                                              ; FMTL                                                   ; disenyo_qsys ;
;             |fuerza_bit_0:fb0|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|fuerza_bit_0:fb0                                                                                                                                                                                                                                          ; fuerza_bit_0                                           ; disenyo_qsys ;
;             |mux2_32:mESCSR|                                                                                                            ; 95 (95)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 33 (33)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|mux2_32:mESCSR                                                                                                                                                                                                                                            ; mux2_32                                                ; disenyo_qsys ;
;             |mux2_32:mdirI|                                                                                                             ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|mux2_32:mdirI                                                                                                                                                                                                                                             ; mux2_32                                                ; disenyo_qsys ;
;             |mux2_32:mdir|                                                                                                              ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|mux2_32:mdir                                                                                                                                                                                                                                              ; mux2_32                                                ; disenyo_qsys ;
;             |mux2_32:msec|                                                                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|mux2_32:msec                                                                                                                                                                                                                                              ; mux2_32                                                ; disenyo_qsys ;
;             |mux3_32:mLa|                                                                                                               ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 24 (24)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|mux3_32:mLa                                                                                                                                                                                                                                               ; mux3_32                                                ; disenyo_qsys ;
;             |mux3_32:mLb|                                                                                                               ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 15 (15)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|mux3_32:mLb                                                                                                                                                                                                                                               ; mux3_32                                                ; disenyo_qsys ;
;             |reg32:L1R|                                                                                                                 ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32:L1R                                                                                                                                                                                                                                                 ; reg32                                                  ; disenyo_qsys ;
;             |reg32:L2R|                                                                                                                 ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 21 (21)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32:L2R                                                                                                                                                                                                                                                 ; reg32                                                  ; disenyo_qsys ;
;             |reg32:RLDM|                                                                                                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32:RLDM                                                                                                                                                                                                                                                ; reg32                                                  ; disenyo_qsys ;
;             |reg32pe:CPinst|                                                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CPinst                                                                                                                                                                                                                                            ; reg32pe                                                ; disenyo_qsys ;
;             |reg32pe:CP|                                                                                                                ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 17 (17)           ; 15 (15)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP                                                                                                                                                                                                                                                ; reg32pe                                                ; disenyo_qsys ;
;             |reg32pe:RI|                                                                                                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:RI                                                                                                                                                                                                                                                ; reg32pe                                                ; disenyo_qsys ;
;             |reg32pe:Rsec|                                                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec                                                                                                                                                                                                                                              ; reg32pe                                                ; disenyo_qsys ;
;          |ensambladoUSYS:USYS|                                                                                                          ; 525 (0)     ; 267 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (0)      ; 32 (0)            ; 240 (0)          ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS                                                                                                                                                                                                                                                       ; ensambladoUSYS                                         ; disenyo_qsys ;
;             |BR_CSR:csr|                                                                                                                ; 409 (409)   ; 258 (258)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 32 (32)           ; 226 (226)        ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr                                                                                                                                                                                                                                            ; BR_CSR                                                 ; disenyo_qsys ;
;             |camino_SYS:caminoSYS|                                                                                                      ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 1 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|camino_SYS:caminoSYS                                                                                                                                                                                                                                  ; camino_SYS                                             ; disenyo_qsys ;
;                |ALU_CSR:alucsr|                                                                                                         ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|camino_SYS:caminoSYS|ALU_CSR:alucsr                                                                                                                                                                                                                   ; ALU_CSR                                                ; disenyo_qsys ;
;                |mux2_32:mALU_CSR|                                                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|camino_SYS:caminoSYS|mux2_32:mALU_CSR                                                                                                                                                                                                                 ; mux2_32                                                ; disenyo_qsys ;
;             |control_SYS:contSYS|                                                                                                       ; 37 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 13 (0)           ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|control_SYS:contSYS                                                                                                                                                                                                                                   ; control_SYS                                            ; disenyo_qsys ;
;                |automata_estado_SYS:aeSYS|                                                                                              ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|control_SYS:contSYS|automata_estado_SYS:aeSYS                                                                                                                                                                                                         ; automata_estado_SYS                                    ; disenyo_qsys ;
;                |decoSYS:decSYS|                                                                                                         ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 4 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|control_SYS:contSYS|decoSYS:decSYS                                                                                                                                                                                                                    ; decoSYS                                                ; disenyo_qsys ;
;                   |decoCamino_SYS:decoCam_sys|                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|control_SYS:contSYS|decoSYS:decSYS|decoCamino_SYS:decoCam_sys                                                                                                                                                                                         ; decoCamino_SYS                                         ; disenyo_qsys ;
;                   |decoExcep_SYS:decoExc_sys|                                                                                           ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|control_SYS:contSYS|decoSYS:decSYS|decoExcep_SYS:decoExc_sys                                                                                                                                                                                          ; decoExcep_SYS                                          ; disenyo_qsys ;
;             |recolectorEventos:recoEv|                                                                                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|recolectorEventos:recoEv                                                                                                                                                                                                                              ; recolectorEventos                                      ; disenyo_qsys ;
;       |mm_reloj:mm_reloj_0|                                                                                                             ; 367 (367)   ; 161 (161)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (206)    ; 25 (25)           ; 136 (136)        ; |ensamblado_placa|disenyo_qsys:ensam|mm_reloj:mm_reloj_0                                                                                                                                                                                                                                                                                                     ; mm_reloj                                               ; disenyo_qsys ;
;    |sld_hub:auto_hub|                                                                                                                   ; 186 (1)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 16 (0)            ; 92 (0)           ; |ensamblado_placa|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 185 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 16 (0)            ; 92 (0)           ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                            ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 185 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 16 (0)            ; 92 (0)           ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                            ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 185 (7)     ; 108 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (1)       ; 16 (4)            ; 92 (0)           ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                                ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 180 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 12 (0)            ; 92 (0)           ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                      ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 180 (134)   ; 102 (74)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (58)      ; 12 (10)           ; 92 (67)          ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                             ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; |ensamblado_placa|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                                         ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1624 (194)  ; 1426 (192)                ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (2)      ; 1008 (192)        ; 418 (0)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                          ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1430 (0)    ; 1234 (0)                  ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (0)      ; 816 (0)           ; 418 (0)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                                     ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1430 (491)  ; 1234 (458)                ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (33)     ; 816 (399)         ; 418 (56)         ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb                                    ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 17 (0)           ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                                               ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                                             ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                                             ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                                                ; work         ;
;                   |mux_ssc:auto_generated|                                                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_ssc:auto_generated                                                                                                                              ; mux_ssc                                                ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                                             ; work         ;
;                |altsyncram_k524:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k524:auto_generated                                                                                                                                                 ; altsyncram_k524                                        ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                                           ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                                          ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 68 (68)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 7 (7)             ; 39 (39)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                                     ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 599 (1)     ; 496 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 371 (0)           ; 125 (1)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                                        ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                                           ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 576 (0)     ; 480 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 358 (0)           ; 122 (0)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger                      ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 288 (288)   ; 288 (288)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 287 (287)         ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                                           ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 289 (0)     ; 192 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 71 (0)            ; 122 (0)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                                              ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 44 (34)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 9 (0)             ; 28 (27)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr                               ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                                           ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 161 (9)     ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 1 (0)             ; 145 (0)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr                                 ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                                            ; work         ;
;                   |cntr_qgi:auto_generated|                                                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_qgi:auto_generated                                                             ; cntr_qgi                                               ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                                            ; work         ;
;                   |cntr_i6j:auto_generated|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                      ; cntr_i6j                                               ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                                            ; work         ;
;                   |cntr_egi:auto_generated|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                            ; cntr_egi                                               ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                                            ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                                               ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                                           ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 97 (97)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 96 (96)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                                           ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                                           ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |ensamblado_placa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                                             ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; SRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --       ;
; PS2_KBCLK     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; --       ;
; PS2_KBDAT     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                                        ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                         ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                        ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                        ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                        ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                        ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                        ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                        ;                   ;         ;
; PS2_KBCLK                                                                                                                                                                          ;                   ;         ;
;      - disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg~0                                                                                     ; 1                 ; 6       ;
; PS2_KBDAT                                                                                                                                                                          ;                   ;         ;
;      - disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|ps2_data_reg~0                                                                                    ; 1                 ; 6       ;
; KEY[0]                                                                                                                                                                             ;                   ;         ;
;      - disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                ; 1                 ; 6       ;
;      - disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 6       ;
;      - disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                 ; 1                 ; 6       ;
;      - disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 6       ;
;      - disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                 ; 1                 ; 6       ;
;      - disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 6       ;
;      - LEDR[0]~output                                                                                                                                                              ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                             ;                   ;         ;
;      - disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\prx_esta:v_prx_estado.INI~0                                            ; 1                 ; 6       ;
;      - disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\prx_esta:v_prx_estado.ESPERA~2                                         ; 1                 ; 6       ;
;      - LEDR[1]~output                                                                                                                                                              ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                           ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 871     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                      ; PIN_M23               ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 887     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                            ; FF_X19_Y22_N1         ; 313     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                            ; FF_X19_Y22_N1         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                            ; FF_X32_Y45_N21        ; 39      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; FF_X39_Y30_N25        ; 405     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; FF_X39_Y30_N25        ; 462     ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]~6                                                                                                                                                                                                                             ; LCCOMB_X38_Y26_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[18]~7                                                                                                                                                                                                                             ; LCCOMB_X39_Y26_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[28]~8                                                                                                                                                                                                                             ; LCCOMB_X35_Y26_N14    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[2]~5                                                                                                                                                                                                                              ; LCCOMB_X39_Y26_N8     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                 ; LCCOMB_X34_Y26_N10    ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[14]~20                                                                                                                                                                                                                            ; LCCOMB_X33_Y26_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]~18                                                                                                                                                                                                                             ; LCCOMB_X33_Y26_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~2                                                                                                                                                                                                                         ; LCCOMB_X32_Y26_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~0                                                                                                                                                                                                                                  ; LCCOMB_X34_Y30_N22    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[5]~10                                                                                                                                                                                                                            ; LCCOMB_X33_Y29_N10    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~2                                                                                                                                                                                                                                ; LCCOMB_X32_Y28_N30    ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                      ; FF_X32_Y27_N1         ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                          ; FF_X32_Y27_N31        ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[0]~0                                                                                                                                                                                                                 ; LCCOMB_X31_Y24_N10    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[15]~3                                                                                                                                                                                                                           ; LCCOMB_X30_Y19_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~2                                                                                                                                                                                                                           ; LCCOMB_X33_Y20_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[2]~4                                                                                                                                                                                                                            ; LCCOMB_X30_Y19_N12    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[31]~1                                                                                                                                                                                                                           ; LCCOMB_X30_Y19_N14    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y30_N6     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y30_N22    ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y26_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                          ; FF_X32_Y35_N15        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~0                                                                                        ; LCCOMB_X32_Y35_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                               ; LCCOMB_X32_Y33_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                ; LCCOMB_X30_Y34_N10    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                         ; LCCOMB_X35_Y40_N20    ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~2                                                                                                                                         ; LCCOMB_X34_Y39_N6     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                              ; LCCOMB_X30_Y34_N24    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                                  ; FF_X38_Y40_N31        ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~13                                                                                                                          ; LCCOMB_X33_Y41_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~12                                                                                                                             ; LCCOMB_X34_Y40_N18    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                               ; FF_X34_Y39_N25        ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~2                                                                                                                                   ; LCCOMB_X35_Y40_N22    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                                   ; LCCOMB_X31_Y37_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~39                                                                                                                                 ; LCCOMB_X35_Y40_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                     ; LCCOMB_X35_Y40_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~11                                                                                                                                     ; LCCOMB_X34_Y39_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                                   ; LCCOMB_X34_Y41_N14    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~5                                                                                                                        ; LCCOMB_X34_Y41_N8     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                       ; LCCOMB_X32_Y39_N28    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                       ; LCCOMB_X31_Y37_N4     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                                       ; LCCOMB_X34_Y39_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                           ; LCCOMB_X32_Y36_N20    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                                        ; LCCOMB_X33_Y39_N24    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~1                                                                                                                             ; LCCOMB_X33_Y41_N4     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state~10                                                                                                                                     ; LCCOMB_X33_Y39_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~11                                                                                                                    ; LCCOMB_X29_Y41_N30    ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                                         ; LCCOMB_X31_Y37_N2     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                       ; LCCOMB_X31_Y37_N16    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                                                                            ; LCCOMB_X29_Y41_N28    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~19                                                                                                                                    ; LCCOMB_X33_Y40_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                           ; FF_X32_Y35_N21        ; 41      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                                                                          ; LCCOMB_X34_Y40_N16    ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~1                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y33_N30    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                 ; FF_X53_Y44_N5         ; 230     ; Async. clear                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_reloj_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                            ; LCCOMB_X45_Y28_N30    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                ; LCCOMB_X28_Y29_N10    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                ; LCCOMB_X28_Y29_N2     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                ; LCCOMB_X28_Y29_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                ; LCCOMB_X27_Y27_N20    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                ; LCCOMB_X27_Y27_N18    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                ; LCCOMB_X27_Y27_N0     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                ; LCCOMB_X27_Y27_N26    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                            ; LCCOMB_X27_Y27_N30    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ps2_0_avalon_ps2_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                   ; LCCOMB_X45_Y29_N4     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                               ; LCCOMB_X23_Y25_N4     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|always1~0                                                                                                                                                                                                               ; LCCOMB_X23_Y25_N30    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|mem_used[0]~1                                                                                                                                                                                                           ; LCCOMB_X23_Y25_N26    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                 ; LCCOMB_X32_Y25_N8     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|always1~0                                                                                                                                                                                                                 ; LCCOMB_X32_Y25_N30    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                ; FF_X32_Y25_N27        ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|mem_used[0]~5                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|read~0                                                                                                                                                                                                                    ; LCCOMB_X33_Y25_N14    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:video_dma_controller_0_avalon_dma_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                      ; LCCOMB_X43_Y26_N22    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_001|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                        ; LCCOMB_X36_Y32_N22    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_001|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                            ; FF_X36_Y32_N25        ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_002|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                        ; LCCOMB_X41_Y28_N4     ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_002|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                            ; FF_X39_Y32_N29        ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_003|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                        ; LCCOMB_X41_Y30_N14    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_003|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                            ; FF_X40_Y28_N29        ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_004|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                        ; LCCOMB_X30_Y30_N30    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage_004|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                            ; FF_X30_Y30_N1         ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage|altera_avalon_st_pipeline_base:core|always0~0                                                                                                                                                                                            ; LCCOMB_X32_Y30_N28    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_pipeline_stage:pipeline_stage|altera_avalon_st_pipeline_base:core|full0                                                                                                                                                                                                ; FF_X33_Y25_N1         ; 51      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:ensamblado_procesador_0_avalon_master_limiter|pending_response_count[3]~3                                                                                                                                                                                 ; LCCOMB_X45_Y26_N8     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:ensamblado_procesador_0_avalon_master_limiter|save_dest_id~1                                                                                                                                                                                              ; LCCOMB_X46_Y25_N0     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:master_0_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                       ; LCCOMB_X47_Y26_N8     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:master_0_master_limiter|save_dest_id~2                                                                                                                                                                                                                    ; LCCOMB_X42_Y25_N22    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_0_avalon_sram_slave_cmd_width_adapter|address_reg~1                                                                                                                                                                                                    ; LCCOMB_X29_Y20_N6     ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_0_avalon_sram_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                          ; FF_X42_Y25_N13        ; 66      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_0_avalon_sram_slave_rsp_width_adapter|always9~0                                                                                                                                                                                                        ; LCCOMB_X33_Y25_N30    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X43_Y25_N6     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                           ; LCCOMB_X43_Y25_N24    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                               ; LCCOMB_X45_Y25_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X45_Y25_N8     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                               ; LCCOMB_X46_Y27_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X46_Y27_N6     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                               ; LCCOMB_X45_Y26_N18    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X45_Y27_N30    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                               ; LCCOMB_X46_Y22_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_mm_interconnect_0:mm_interconnect_0|disenyo_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~0                                                                                                                                                                                                                   ; LCCOMB_X46_Y22_N20    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|Selector27~6                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y24_N22    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|Selector34~2                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y24_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y25_N6     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw~4                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y25_N14    ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|disenyo_qsys_new_sdram_controller_0_input_efifo_module:the_disenyo_qsys_new_sdram_controller_0_input_efifo_module|entry_0[61]~0                                                                                                                                               ; LCCOMB_X38_Y25_N8     ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|disenyo_qsys_new_sdram_controller_0_input_efifo_module:the_disenyo_qsys_new_sdram_controller_0_input_efifo_module|entry_1[61]~0                                                                                                                                               ; LCCOMB_X38_Y25_N14    ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y24_N6     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                             ; FF_X14_Y24_N19        ; 75      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                             ; FF_X17_Y24_N21        ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_24                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_26                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_29                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_30                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3                                                                                                                                                                                                                               ; LCCOMB_X43_Y30_N0     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[3]~2                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[4]~1                                                                                                                                                                                                                        ; LCCOMB_X43_Y30_N28    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[15]~51                                                                                                                                                                                                                 ; LCCOMB_X43_Y30_N24    ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[15]~52                                                                                                                                                                                                                 ; LCCOMB_X45_Y31_N22    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[1]~2                                                                                                                                                                                                                                 ; LCCOMB_X45_Y34_N8     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[7]~1                                                                                                                                                                                                                             ; LCCOMB_X48_Y30_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[7]~1                                                                                                                                                                                                                              ; LCCOMB_X48_Y30_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|comb~2                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y29_N26    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|readdata[19]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y28_N0     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb|_~0                                                                                                                                                                                                               ; LCCOMB_X49_Y29_N18    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|_~0                                                                                                                                                                                                                   ; LCCOMB_X45_Y29_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|_~2                                                                                                                                                                                                            ; LCCOMB_X47_Y29_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                    ; LCCOMB_X48_Y29_N16    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                          ; LCCOMB_X48_Y29_N18    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_sram_0:sram_0|is_write                                                                                                                                                                                                                                                                                                      ; FF_X42_Y23_N29        ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                                                                  ; PLL_1                 ; 2489    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|locked                                                                                                                                                                                                  ; PLL_1                 ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|Add0~79                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y27_N2     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|always0~2                                                                                                                                                                                                                 ; LCCOMB_X41_Y25_N18    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[0]~75                                                                                                                                                                                              ; LCCOMB_X41_Y25_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[11]~76                                                                                                                                                                                             ; LCCOMB_X40_Y23_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[20]~77                                                                                                                                                                                             ; LCCOMB_X40_Y22_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[24]~78                                                                                                                                                                                             ; LCCOMB_X41_Y22_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[28]~1                                                                                                                                                                                                ; LCCOMB_X41_Y25_N4     ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[8]~13                                                                                                                                                                                                            ; LCCOMB_X40_Y25_N26    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|fifo_read~0                                                                                                                                                                                                               ; LCCOMB_X34_Y36_N2     ; 38      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|fifo_write                                                                                                                                                                                                                ; LCCOMB_X38_Y33_N18    ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[0]~16                                                                                                                                                                                                       ; LCCOMB_X38_Y27_N14    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X38_Y33_N28    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                            ; LCCOMB_X39_Y30_N10    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                                                                               ; LCCOMB_X39_Y30_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|full_dff~4                                                                                                                                            ; LCCOMB_X39_Y30_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|comb~0                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y30_N14    ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|comb~0                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y35_N24    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]                                                                                                                                                                                                        ; PLL_3                 ; 125     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|locked                                                                                                                                                                                                        ; PLL_3                 ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[3]~12                                                                                                                                                                                                               ; LCCOMB_X33_Y42_N4     ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[8]~22                                                                                                                                                                                                              ; LCCOMB_X35_Y42_N24    ; 20      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|PBR~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y24_N12    ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|Pcero~1                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y27_N24    ; 247     ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|Pcero~1                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y27_N24    ; 53      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.DECODE                                                                                                                                                                                                                                    ; FF_X53_Y21_N11        ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.FETCH                                                                                                                                                                                                                                     ; FF_X48_Y21_N13        ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.LOAD_DIR                                                                                                                                                                                                                                  ; FF_X47_Y21_N15        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|decoder:dec|peCPinst~0                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y25_N20    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|Equal0~1                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y19_N24    ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|Equal1~0                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y24_N4     ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|registros~107                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y25_N8     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|registros~111                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y24_N22    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|registros~112                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y24_N10    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[10]~62                                                                                                                                                                                                                                               ; LCCOMB_X59_Y26_N2     ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause~61                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y23_N18    ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[14]~31                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y28_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc~30                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y27_N30    ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mie[23]~1                                                                                                                                                                                                                                                   ; LCCOMB_X62_Y28_N0     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mip[18]~2                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y27_N2     ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|modo_csr[1]~1                                                                                                                                                                                                                                               ; LCCOMB_X58_Y28_N4     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mscratch[4]~0                                                                                                                                                                                                                                               ; LCCOMB_X59_Y28_N4     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mstatus[12]~6                                                                                                                                                                                                                                               ; LCCOMB_X58_Y28_N2     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mstatus[27]~4                                                                                                                                                                                                                                               ; LCCOMB_X58_Y27_N10    ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mstatus~0                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y25_N0     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtval[15]~38                                                                                                                                                                                                                                                ; LCCOMB_X53_Y27_N30    ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtval[15]~39                                                                                                                                                                                                                                                ; LCCOMB_X54_Y26_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtval~37                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y27_N22    ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtvec[2]~1                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y28_N28    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|peCP                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y23_N30    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[14]~40                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y23_N28    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[16]~39                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y20_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[2]~41                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y27_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[30]~38                                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y24_N12    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[32]~29                                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y27_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[40]~20                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y23_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[52]~11                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y20_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; disenyo_qsys:ensam|mm_reloj:mm_reloj_0|mtimecmp[62]~2                                                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y27_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X39_Y36_N23        ; 44      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X36_Y36_N2     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X36_Y36_N12    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X35_Y34_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                            ; LCCOMB_X38_Y38_N16    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                            ; LCCOMB_X38_Y38_N28    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                              ; FF_X42_Y37_N17        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                              ; FF_X42_Y37_N31        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                              ; LCCOMB_X43_Y36_N0     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~14              ; LCCOMB_X38_Y41_N4     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~19              ; LCCOMB_X39_Y36_N24    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X39_Y38_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X38_Y38_N4     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~8                     ; LCCOMB_X39_Y38_N24    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~18      ; LCCOMB_X38_Y41_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X36_Y41_N6     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X38_Y41_N12    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X39_Y36_N13        ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X35_Y36_N17        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X39_Y38_N11        ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X39_Y36_N27        ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X43_Y36_N24    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X35_Y36_N24    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X32_Y40_N9         ; 62      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X35_Y34_N4     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X49_Y38_N16    ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X49_Y38_N20    ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X52_Y38_N25        ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X49_Y38_N0     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X47_Y37_N16    ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X47_Y37_N30    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X45_Y38_N5         ; 475     ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                                                                               ; LCCOMB_X47_Y37_N24    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X49_Y38_N26    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X49_Y38_N8     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                       ; LCCOMB_X49_Y37_N8     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X54_Y37_N30    ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_qgi:auto_generated|counter_reg_bit[6]~0                                                         ; LCCOMB_X54_Y37_N4     ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0                                                                        ; LCCOMB_X49_Y37_N2     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X54_Y36_N16    ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X54_Y37_N24    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X48_Y34_N4     ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X48_Y34_N18    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                         ; LCCOMB_X48_Y34_N24    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X42_Y36_N8     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~34                                                                                                                                                                                                                           ; LCCOMB_X47_Y37_N6     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X45_Y37_N28    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X47_Y37_N12    ; 309     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                    ; PIN_Y2             ; 871     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                ; JTAG_X1_Y37_N0     ; 887     ; 9                                    ; Global Clock         ; GCLK2            ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ; FF_X19_Y22_N1      ; 313     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                ; FF_X39_Y30_N25     ; 462     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X53_Y44_N5      ; 230     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                  ; PLL_1              ; 2489    ; 331                                  ; Global Clock         ; GCLK4            ; --                        ;
; disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]                        ; PLL_3              ; 125     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|Pcero~1                                                                 ; LCCOMB_X49_Y27_N24 ; 247     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                       ; FF_X45_Y38_N5      ; 475     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y30_N0                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_7bh1:FIFOram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X51_Y29_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; disenyo_qsys:ensam|disenyo_qsys_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_l4a1:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; None ; M9K_X37_Y33_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; disenyo_qsys:ensam|disenyo_qsys_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; None ; M9K_X37_Y37_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|altsyncram:registros_rtl_0|altsyncram_trd1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y23_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|BR:bancoR|altsyncram:registros_rtl_1|altsyncram_trd1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y21_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k524:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 96           ; 128          ; 96           ; yes                    ; no                      ; yes                    ; no                      ; 12288 ; 128                         ; 96                          ; 128                         ; 96                          ; 12288               ; 3    ; None ; M9K_X64_Y33_N0, M9K_X51_Y37_N0, M9K_X64_Y34_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 11,060 / 342,891 ( 3 % )  ;
; C16 interconnects     ; 404 / 10,120 ( 4 % )      ;
; C4 interconnects      ; 7,279 / 209,544 ( 3 % )   ;
; Direct links          ; 1,503 / 342,891 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 3,949 / 119,088 ( 3 % )   ;
; R24 interconnects     ; 579 / 9,963 ( 6 % )       ;
; R4 interconnects      ; 9,095 / 289,782 ( 3 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.68) ; Number of LABs  (Total = 587) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 39                            ;
; 2                                           ; 19                            ;
; 3                                           ; 17                            ;
; 4                                           ; 7                             ;
; 5                                           ; 7                             ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 5                             ;
; 9                                           ; 18                            ;
; 10                                          ; 13                            ;
; 11                                          ; 15                            ;
; 12                                          ; 21                            ;
; 13                                          ; 23                            ;
; 14                                          ; 45                            ;
; 15                                          ; 48                            ;
; 16                                          ; 299                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.18) ; Number of LABs  (Total = 587) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 289                           ;
; 1 Clock                            ; 459                           ;
; 1 Clock enable                     ; 224                           ;
; 1 Sync. clear                      ; 56                            ;
; 1 Sync. load                       ; 76                            ;
; 2 Async. clears                    ; 18                            ;
; 2 Clock enables                    ; 92                            ;
; 2 Clocks                           ; 68                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.22) ; Number of LABs  (Total = 587) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 6                             ;
; 1                                            ; 20                            ;
; 2                                            ; 26                            ;
; 3                                            ; 6                             ;
; 4                                            ; 15                            ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 10                            ;
; 11                                           ; 3                             ;
; 12                                           ; 8                             ;
; 13                                           ; 11                            ;
; 14                                           ; 8                             ;
; 15                                           ; 10                            ;
; 16                                           ; 38                            ;
; 17                                           ; 20                            ;
; 18                                           ; 30                            ;
; 19                                           ; 31                            ;
; 20                                           ; 31                            ;
; 21                                           ; 26                            ;
; 22                                           ; 38                            ;
; 23                                           ; 28                            ;
; 24                                           ; 23                            ;
; 25                                           ; 27                            ;
; 26                                           ; 20                            ;
; 27                                           ; 21                            ;
; 28                                           ; 32                            ;
; 29                                           ; 11                            ;
; 30                                           ; 21                            ;
; 31                                           ; 19                            ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.80) ; Number of LABs  (Total = 587) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 6                             ;
; 1                                               ; 67                            ;
; 2                                               ; 38                            ;
; 3                                               ; 32                            ;
; 4                                               ; 44                            ;
; 5                                               ; 35                            ;
; 6                                               ; 32                            ;
; 7                                               ; 39                            ;
; 8                                               ; 56                            ;
; 9                                               ; 36                            ;
; 10                                              ; 23                            ;
; 11                                              ; 42                            ;
; 12                                              ; 23                            ;
; 13                                              ; 29                            ;
; 14                                              ; 14                            ;
; 15                                              ; 20                            ;
; 16                                              ; 31                            ;
; 17                                              ; 2                             ;
; 18                                              ; 5                             ;
; 19                                              ; 2                             ;
; 20                                              ; 2                             ;
; 21                                              ; 3                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.00) ; Number of LABs  (Total = 587) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 20                            ;
; 3                                            ; 21                            ;
; 4                                            ; 25                            ;
; 5                                            ; 22                            ;
; 6                                            ; 11                            ;
; 7                                            ; 35                            ;
; 8                                            ; 19                            ;
; 9                                            ; 31                            ;
; 10                                           ; 18                            ;
; 11                                           ; 20                            ;
; 12                                           ; 18                            ;
; 13                                           ; 21                            ;
; 14                                           ; 19                            ;
; 15                                           ; 15                            ;
; 16                                           ; 15                            ;
; 17                                           ; 14                            ;
; 18                                           ; 16                            ;
; 19                                           ; 18                            ;
; 20                                           ; 17                            ;
; 21                                           ; 12                            ;
; 22                                           ; 18                            ;
; 23                                           ; 7                             ;
; 24                                           ; 13                            ;
; 25                                           ; 13                            ;
; 26                                           ; 12                            ;
; 27                                           ; 11                            ;
; 28                                           ; 8                             ;
; 29                                           ; 11                            ;
; 30                                           ; 10                            ;
; 31                                           ; 11                            ;
; 32                                           ; 10                            ;
; 33                                           ; 16                            ;
; 34                                           ; 13                            ;
; 35                                           ; 13                            ;
; 36                                           ; 10                            ;
; 37                                           ; 11                            ;
; 38                                           ; 8                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                      ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                      ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                      ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                      ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                      ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                      ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                      ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                      ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                      ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                      ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                      ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                      ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                      ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 2 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 2 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 124          ; 135          ; 135          ; 0            ; 0            ; 139       ; 135          ; 0            ; 0            ; 0            ; 0            ; 1            ; 3            ; 0            ; 0            ; 0            ; 0            ; 53           ; 3            ; 0            ; 53           ; 0            ; 0            ; 3            ; 0            ; 139       ; 139       ; 139       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 15           ; 4            ; 4            ; 139          ; 139          ; 0         ; 4            ; 139          ; 139          ; 139          ; 139          ; 138          ; 136          ; 139          ; 139          ; 139          ; 139          ; 86           ; 136          ; 139          ; 86           ; 139          ; 139          ; 136          ; 139          ; 0         ; 0         ; 0         ; 139          ; 139          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; LEDR[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBCLK           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBDAT           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 992.1             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                                                                                                                          ; Destination Register                                  ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-------------------+
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[19]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[74]    ; 4.897             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[17]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[72]    ; 4.897             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[20]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44] ; 4.637             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[26]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[82]    ; 4.602             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[23]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[79]    ; 4.602             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[5]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[91]    ; 4.587             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[16]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[39]    ; 4.368             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[15]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[38]    ; 4.351             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[9]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[95] ; 4.348             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[12]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[67] ; 4.332             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[18]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[73]    ; 4.331             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[13]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[68] ; 4.329             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[24]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[80] ; 4.326             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[27]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[83] ; 4.324             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[21]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[77]    ; 4.323             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[10]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[65]    ; 4.322             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[0]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[64]    ; 4.319             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[7]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[93] ; 4.317             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[8]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[94] ; 4.317             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[11]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[66] ; 4.310             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[30]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[87] ; 4.291             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[6]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[92] ; 4.280             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[16]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[71]    ; 4.225             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[30]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]    ; 4.206             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[1]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[75]    ; 4.177             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[14]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[37] ; 4.109             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[22]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[78] ; 4.100             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[11]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[34] ; 4.097             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[10]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[33] ; 4.089             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[20]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[76] ; 4.084             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[6]                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[60]    ; 4.071             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[29]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[85]    ; 4.069             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtvec[30]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]    ; 4.063             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[23]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[47]    ; 4.058             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[4]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[90]    ; 4.050             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[15]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[70]    ; 4.049             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[25]                                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[81] ; 4.042             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[18]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[41]    ; 4.037             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[28]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[84]    ; 4.029             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[17]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[40] ; 4.020             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[14]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[69]    ; 4.016             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[5]                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[59] ; 3.995             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[16]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[39]    ; 3.988             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[2]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[86]    ; 3.985             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[8]                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[62] ; 3.971             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[13]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[36]    ; 3.955             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[3]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[89]    ; 3.800             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mcause[31]                                               ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[88]    ; 3.796             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[1]                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[43]    ; 3.765             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[10]                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[33] ; 3.758             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[3]                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[57]    ; 3.745             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[9]                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[63]    ; 3.743             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[30]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[55]    ; 3.716             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[24]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[48]    ; 3.708             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[2]                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[54]    ; 3.704             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[6]                                                       ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[60]    ; 3.689             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[28]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]    ; 3.688             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[12]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[35] ; 3.685             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[21]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[45]    ; 3.665             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[18]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[41]    ; 3.654             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[5]                                                       ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[59] ; 3.625             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[17]                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[40] ; 3.602             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[13]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[36]    ; 3.593             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[15]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[38]    ; 3.593             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtvec[31]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[24]    ; 3.553             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.BRANCH_EVAL                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44] ; 3.541             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[23]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[47]    ; 3.522             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[25]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[49]    ; 3.521             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|control_SYS:contSYS|automata_estado_SYS:aeSYS|\rlj:v_estadoSYS.MRET ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14] ; 3.510             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[2]                                                       ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[54]    ; 3.493             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[0]                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32] ; 3.488             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[20]                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44] ; 3.467             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[9]                                                       ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[63]    ; 3.408             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[22]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[46]    ; 3.357             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[31]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[24]    ; 3.350             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[26]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[50]    ; 3.303             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtvec[29]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]    ; 3.289             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[27]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[51]    ; 3.277             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[12]                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[35] ; 3.267             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[7]                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[61]    ; 3.258             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtvec[28]                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[20]    ; 3.241             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.LOAD_LD                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44] ; 3.154             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[28]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[20]    ; 3.146             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.LOAD_DIR                               ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44] ; 3.137             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.JALR_CP                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32] ; 3.121             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[1]                                                       ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[43]    ; 3.117             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[14]                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[37] ; 3.062             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[8]                                                       ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[62] ; 3.061             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[29]                                                        ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[53] ; 3.033             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[24]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[48]    ; 2.980             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[29]                                                 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]    ; 2.963             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[4]                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[58] ; 2.900             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:RI|s[16]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[39]    ; 2.896             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[7]                                                       ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[61]    ; 2.877             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:Rsec|s[25]                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[49]    ; 2.828             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:CP|s[31]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[56]    ; 2.827             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUP:UP|reg32pe:RI|s[15]                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[38]    ; 2.789             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|\rlj:v_estado.LUI_FMT                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[39]    ; 2.788             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[22]                                                 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14] ; 2.767             ;
; disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mtvec[22]                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14] ; 2.767             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "ensamblado_placa"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 28
Warning (15564): Compensate clock of PLL "disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" has been set to clock1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
Info (15535): Implemented PLL "disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" as Cyclone IV E PLL type File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] port File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (15535): Implemented PLL "disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 28
Info (15535): Implemented PLL "disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" as Cyclone IV E PLL type File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] port File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_nsj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ensamblado_placa.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332104): Reading SDC File: '/home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: '/home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/altera_reset_controller.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: ensam|sys_sdram_pll_0|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: ensam|sys_sdram_pll_0|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: ensam|video_pll_0|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From CLOCK_50 (Rise) to CLOCK_50 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] (placed in counter C1 of PLL_1) File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] (placed in counter C0 of PLL_1) File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_3lb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] (placed in counter C0 of PLL_3) File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: /home/gerard/intelFPGA_lite/19.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: /home/gerard/intelFPGA_lite/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: /home/gerard/intelFPGA_lite/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: /home/gerard/intelFPGA_lite/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node disenyo_qsys:ensam|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[7] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[6] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[5] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[4] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[3] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[2] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[1] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[0] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_1ab.tdf Line: 74
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|counter_reg_bit[7] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_da7.tdf Line: 75
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|counter_reg_bit[6] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/cntr_da7.tdf Line: 75
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node disenyo_qsys:ensam|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw~4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 215
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n~0 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 212
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n~1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 212
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 356
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 356
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 356
Info (176353): Automatically promoted node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUC:UC|automata_estado:ae|Pcero~1  File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/automata_estado.vhd Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[0] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mstatus[3] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mip[7] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mip[11] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[10] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[11] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[12] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[13] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[14] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176357): Destination node disenyo_qsys:ensam|ensamblado_procesador:ensamblado_procesador_0|ensambladoUSYS:USYS|BR_CSR:csr|mepc[15] File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/BR_CSR.vhd Line: 62
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node disenyo_qsys:ensam|disenyo_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|din_s1 File: /home/gerard/intelFPGA_lite/19.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176233): Starting register packing
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176225): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]~_Duplicate_1 to I/O pin File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
    Warning (176267): Can't pack node disenyo_qsys:ensam|disenyo_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]~_Duplicate_1 -- no packable connection between output pin and register File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/ip/disenyo_qsys/submodules/disenyo_qsys_new_sdram_controller_0.v Line: 442
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 156 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 67 register duplicates
Warning (15055): PLL "disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
    Info (15024): Input port INCLK[0] of node "disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" is driven by disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]~clkctrl which is OUTCLK output port of Clock control block type node disenyo_qsys:ensam|disenyo_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]~clkctrl File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
Warning (15064): PLL "disenyo_qsys:ensam|disenyo_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" output port clk[1] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/db/altpll_8fb2.tdf Line: 28
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "NETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:27
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:57
Info (11888): Total time spent on timing analysis during the Fitter is 9.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 51 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 15
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 21
    Info (169178): Pin PS2_KBCLK uses I/O standard 3.3-V LVTTL at G6 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 28
    Info (169178): Pin PS2_KBDAT uses I/O standard 3.3-V LVTTL at H5 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 29
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/ensamblado_placa/ensamblado_placa.vhd Line: 12
Info (144001): Generated suppressed messages file /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/output_files/ensamblado_placa.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 474 warnings
    Info: Peak virtual memory: 1581 megabytes
    Info: Processing ended: Wed Jun 17 13:31:04 2020
    Info: Elapsed time: 00:02:00
    Info: Total CPU time (on all processors): 00:02:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/gerard/Desktop/clase/TFG/proyecto_multiciclo/sistema/QUARTUS/output_files/ensamblado_placa.fit.smsg.


