Conversor de binario a decimal en FPGA con Quartus y Verilog

 Descripci贸n

Este proyecto implementa  un conversor de binario a deciman en un FPGA utilizando Quartus y Verilog. Se usa el display de 7 segmentos para mostrar la conversi贸n de la entrada que se le asigne por medio de los pines.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/BinarioDecimal

 BCD.v # M贸dulo principal 

 BCD_tb.v # Testbench para simulaci贸n

 Binario.qpf # Archivo del proyecto en Quartus

 BinarioDecimal.qsf # Archivo de configuraci贸n del FPGA

 Display.v # M贸dulo Display 7 segmentos

 README.md # Este archivo