# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../proyecto.srcs/sources_1/telecom_codes.vhd" \

vhdl2008 xil_defaultlib  \
"../../../../proyecto.srcs/sources_1/edge_detector.vhd" \
"../../../../proyecto.srcs/sources_1/fluart.vhd" \
"../../../../proyecto.srcs/sources_1/telecom_entity.vhd" \
"../../../../proyecto.srcs/tb_telecom_entity/imports/proyecto.sim/tb_telecom_entity.vhd" \

# Do not sort compile order
nosort
