Fitter report for PR2
Fri Apr 05 14:45:38 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |datapath|iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|ALTSYNCRAM
 26. |datapath|dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+-----------------------------------+--------------------------------------------+
; Fitter Status                     ; Successful - Fri Apr 05 14:45:38 2024      ;
; Quartus II 64-Bit Version         ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                     ; PR2                                        ;
; Top-level Entity Name             ; datapath                                   ;
; Family                            ; Arria II GX                                ;
; Device                            ; EP2AGX45CU17I3                             ;
; Timing Models                     ; Final                                      ;
; Logic utilization                 ; < 1 %                                      ;
;     Combinational ALUTs           ; 220 / 36,100 ( < 1 % )                     ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                         ;
;     Dedicated logic registers     ; 80 / 36,100 ( < 1 % )                      ;
; Total registers                   ; 80                                         ;
; Total pins                        ; 76 / 176 ( 43 % )                          ;
; Total virtual pins                ; 0                                          ;
; Total block memory bits           ; 6,144 / 2,939,904 ( < 1 % )                ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                            ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                              ;
; Total PLLs                        ; 0 / 4 ( 0 % )                              ;
; Total DLLs                        ; 0 / 2 ( 0 % )                              ;
+-----------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.85        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  18.2%      ;
;     Processors 5-6         ;  15.2%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; jump            ; Incomplete set of assignments ;
; instruction[15] ; Incomplete set of assignments ;
; instruction[14] ; Incomplete set of assignments ;
; instruction[13] ; Incomplete set of assignments ;
; instruction[12] ; Incomplete set of assignments ;
; instruction[11] ; Incomplete set of assignments ;
; instruction[10] ; Incomplete set of assignments ;
; instruction[9]  ; Incomplete set of assignments ;
; instruction[8]  ; Incomplete set of assignments ;
; instruction[7]  ; Incomplete set of assignments ;
; instruction[6]  ; Incomplete set of assignments ;
; instruction[5]  ; Incomplete set of assignments ;
; instruction[4]  ; Incomplete set of assignments ;
; instruction[3]  ; Incomplete set of assignments ;
; instruction[2]  ; Incomplete set of assignments ;
; instruction[1]  ; Incomplete set of assignments ;
; instruction[0]  ; Incomplete set of assignments ;
; jr              ; Incomplete set of assignments ;
; writeData[7]    ; Incomplete set of assignments ;
; writeData[6]    ; Incomplete set of assignments ;
; writeData[5]    ; Incomplete set of assignments ;
; writeData[4]    ; Incomplete set of assignments ;
; writeData[3]    ; Incomplete set of assignments ;
; writeData[2]    ; Incomplete set of assignments ;
; writeData[1]    ; Incomplete set of assignments ;
; writeData[0]    ; Incomplete set of assignments ;
; ALUresult[7]    ; Incomplete set of assignments ;
; ALUresult[6]    ; Incomplete set of assignments ;
; ALUresult[5]    ; Incomplete set of assignments ;
; ALUresult[4]    ; Incomplete set of assignments ;
; ALUresult[3]    ; Incomplete set of assignments ;
; ALUresult[2]    ; Incomplete set of assignments ;
; ALUresult[1]    ; Incomplete set of assignments ;
; ALUresult[0]    ; Incomplete set of assignments ;
; currPc[7]       ; Incomplete set of assignments ;
; currPc[6]       ; Incomplete set of assignments ;
; currPc[5]       ; Incomplete set of assignments ;
; currPc[4]       ; Incomplete set of assignments ;
; currPc[3]       ; Incomplete set of assignments ;
; currPc[2]       ; Incomplete set of assignments ;
; currPc[1]       ; Incomplete set of assignments ;
; currPc[0]       ; Incomplete set of assignments ;
; pc_2[7]         ; Incomplete set of assignments ;
; pc_2[6]         ; Incomplete set of assignments ;
; pc_2[5]         ; Incomplete set of assignments ;
; pc_2[4]         ; Incomplete set of assignments ;
; pc_2[3]         ; Incomplete set of assignments ;
; pc_2[2]         ; Incomplete set of assignments ;
; pc_2[1]         ; Incomplete set of assignments ;
; pc_2[0]         ; Incomplete set of assignments ;
; finalOut[7]     ; Incomplete set of assignments ;
; finalOut[6]     ; Incomplete set of assignments ;
; finalOut[5]     ; Incomplete set of assignments ;
; finalOut[4]     ; Incomplete set of assignments ;
; finalOut[3]     ; Incomplete set of assignments ;
; finalOut[2]     ; Incomplete set of assignments ;
; finalOut[1]     ; Incomplete set of assignments ;
; finalOut[0]     ; Incomplete set of assignments ;
; pcIn[7]         ; Incomplete set of assignments ;
; pcIn[6]         ; Incomplete set of assignments ;
; pcIn[5]         ; Incomplete set of assignments ;
; pcIn[4]         ; Incomplete set of assignments ;
; pcIn[3]         ; Incomplete set of assignments ;
; pcIn[2]         ; Incomplete set of assignments ;
; pcIn[1]         ; Incomplete set of assignments ;
; pcIn[0]         ; Incomplete set of assignments ;
; pcOut[7]        ; Incomplete set of assignments ;
; pcOut[6]        ; Incomplete set of assignments ;
; pcOut[5]        ; Incomplete set of assignments ;
; pcOut[4]        ; Incomplete set of assignments ;
; pcOut[3]        ; Incomplete set of assignments ;
; pcOut[2]        ; Incomplete set of assignments ;
; pcOut[1]        ; Incomplete set of assignments ;
; pcOut[0]        ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; i_clock         ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                       ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                    ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst|25~2                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst|25~2DUPLICATE                            ;                  ;                       ;
; ALU:inst9|nEqual8bit:inst7|inst8~1                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ALU:inst9|nEqual8bit:inst7|inst8~1DUPLICATE                                                                         ;                  ;                       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4|inst4~0                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4|inst4~0DUPLICATE                                                 ;                  ;                       ;
; ALUControl:inst26|inst36~0                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ALUControl:inst26|inst36~0DUPLICATE                                                                                 ;                  ;                       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~1DUPLICATE ;                  ;                       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w0_n0_mux_dataout~0                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w0_n0_mux_dataout~0DUPLICATE                      ;                  ;                       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w1_n0_mux_dataout~0                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w1_n0_mux_dataout~0DUPLICATE                      ;                  ;                       ;
; adder:inst15|FA4:inst2|FA:inst5|inst4~0                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; adder:inst15|FA4:inst2|FA:inst5|inst4~0DUPLICATE                                                                    ;                  ;                       ;
; dCache:inst28|triBufferbit8:inst2|inst8~0                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dCache:inst28|triBufferbit8:inst2|inst8~0DUPLICATE                                                                  ;                  ;                       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst2|25~0                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst2|25~0DUPLICATE                                                      ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 472 ) ; 0.00 % ( 0 / 472 )         ; 0.00 % ( 0 / 472 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 472 ) ; 0.00 % ( 0 / 472 )         ; 0.00 % ( 0 / 472 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 470 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ASUS/Desktop/6/output_files/PR2.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+-----------------------------------------------------------------------------------+------------------------------+
; Resource                                                                          ; Usage                        ;
+-----------------------------------------------------------------------------------+------------------------------+
; ALUTs Used                                                                        ; 220 / 36,100 ( < 1 % )       ;
;     -- Combinational ALUTs                                                        ; 220 / 36,100 ( < 1 % )       ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )           ;
; Dedicated logic registers                                                         ; 80 / 36,100 ( < 1 % )        ;
;                                                                                   ;                              ;
; Combinational ALUT usage by number of inputs                                      ;                              ;
;     -- 7 input functions                                                          ; 8                            ;
;     -- 6 input functions                                                          ; 91                           ;
;     -- 5 input functions                                                          ; 29                           ;
;     -- 4 input functions                                                          ; 42                           ;
;     -- <=3 input functions                                                        ; 50                           ;
;                                                                                   ;                              ;
; Combinational ALUTs by mode                                                       ;                              ;
;     -- normal mode                                                                ; 212                          ;
;     -- extended LUT mode                                                          ; 8                            ;
;     -- arithmetic mode                                                            ; 0                            ;
;     -- shared arithmetic mode                                                     ; 0                            ;
;                                                                                   ;                              ;
; Logic utilization                                                                 ; 280 / 36,100 ( < 1 % )       ;
;     -- Difficulty Clustering Design                                               ; Low                          ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 282                          ;
;         -- Combinational with no register                                         ; 202                          ;
;         -- Register only                                                          ; 62                           ;
;         -- Combinational with a register                                          ; 18                           ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -71                          ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 69                           ;
;         -- Unavailable due to Memory LAB use                                      ; 0                            ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 8                            ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 57                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                            ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 2                            ;
;         -- Unavailable due to LAB input limits                                    ; 1                            ;
;                                                                                   ;                              ;
; Total registers*                                                                  ; 80                           ;
;     -- Dedicated logic registers                                                  ; 80 / 36,100 ( < 1 % )        ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0                            ;
;                                                                                   ;                              ;
; ALMs:  partially or completely used                                               ; 161 / 18,050 ( < 1 % )       ;
;                                                                                   ;                              ;
; Total LABs:  partially or completely used                                         ; 19 / 1,805 ( 1 % )           ;
;     -- Logic LABs                                                                 ; 19 / 19 ( 100 % )            ;
;     -- Memory LABs                                                                ; 0 / 19 ( 0 % )               ;
;                                                                                   ;                              ;
; Virtual pins                                                                      ; 0                            ;
; I/O pins                                                                          ; 76 / 176 ( 43 % )            ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )               ;
;                                                                                   ;                              ;
; Global signals                                                                    ; 3                            ;
; M9K blocks                                                                        ; 3 / 319 ( < 1 % )            ;
; Total MLAB memory bits                                                            ; 0                            ;
; Total block memory bits                                                           ; 6,144 / 2,939,904 ( < 1 % )  ;
; Total block memory implementation bits                                            ; 27,648 / 2,939,904 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )              ;
; PLLs                                                                              ; 0 / 4 ( 0 % )                ;
; Global clocks                                                                     ; 3 / 16 ( 19 % )              ;
; Quadrant clocks                                                                   ; 0 / 48 ( 0 % )               ;
; Periphery clocks                                                                  ; 0 / 50 ( 0 % )               ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )                ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )                ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )                ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)                                               ; 4% / 4% / 3%                 ;
; Maximum fan-out                                                                   ; 192                          ;
; Highest non-global fan-out                                                        ; 28                           ;
; Total fan-out                                                                     ; 1370                         ;
; Average fan-out                                                                   ; 2.96                         ;
+-----------------------------------------------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 280 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 282                   ; 0                              ;
;         -- Combinational with no register                                         ; 202                   ; 0                              ;
;         -- Register only                                                          ; 62                    ; 0                              ;
;         -- Combinational with a register                                          ; 18                    ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -71                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 69                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 8                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 57                    ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 2                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 1                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 220 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 220 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )     ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 80 / 36100 ( < 1 % )  ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 8                     ; 0                              ;
;     -- 6 input functions                                                          ; 91                    ; 0                              ;
;     -- 5 input functions                                                          ; 29                    ; 0                              ;
;     -- 4 input functions                                                          ; 42                    ; 0                              ;
;     -- <=3 input functions                                                        ; 50                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 212                   ; 0                              ;
;     -- extended LUT mode                                                          ; 8                     ; 0                              ;
;     -- arithmetic mode                                                            ; 0                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 80                    ; 0                              ;
;     -- Dedicated logic registers                                                  ; 80 / 36100 ( < 1 % )  ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 161 / 18050 ( < 1 % ) ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 19 / 1805 ( 1 % )     ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 19                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 76                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )       ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 6144                  ; 0                              ;
; Total block memory implementation bits                                            ; 27648                 ; 0                              ;
; M9K block                                                                         ; 3 / 319 ( < 1 % )     ; 0 / 319 ( 0 % )                ;
; Clock enable block                                                                ; 3 / 126 ( 2 % )       ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 1467                  ; 1                              ;
;     -- Registered Connections                                                     ; 514                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 2                     ; 0                              ;
;     -- Output Ports                                                               ; 74                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk     ; T10   ; 3A       ; 26           ; 0            ; 31           ; 70                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_clock ; U10   ; 3A       ; 26           ; 0            ; 93           ; 8                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALUresult[0]    ; Y7    ; 4A       ; 29           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[1]    ; V1    ; 4A       ; 45           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[2]    ; A2    ; 7A       ; 42           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[3]    ; C6    ; 7A       ; 33           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[4]    ; G4    ; 6A       ; 59           ; 46           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[5]    ; A1    ; 7A       ; 42           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[6]    ; W4    ; 4A       ; 43           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALUresult[7]    ; V10   ; 4A       ; 29           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[0]       ; C4    ; 7A       ; 44           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[1]       ; M3    ; 5A       ; 59           ; 7            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[2]       ; D3    ; 7A       ; 46           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[3]       ; A6    ; 7A       ; 31           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[4]       ; P3    ; 4A       ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[5]       ; B7    ; 7A       ; 28           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[6]       ; Y1    ; 4A       ; 33           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; currPc[7]       ; A5    ; 7A       ; 31           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[0]     ; U2    ; 4A       ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[1]     ; R4    ; 4A       ; 56           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[2]     ; A7    ; 7A       ; 30           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[3]     ; C3    ; 7A       ; 46           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[4]     ; T4    ; 4A       ; 56           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[5]     ; U1    ; 4A       ; 47           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[6]     ; V3    ; 4A       ; 47           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; finalOut[7]     ; D2    ; 7A       ; 48           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[0]  ; V5    ; 4A       ; 43           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[10] ; V7    ; 4A       ; 30           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[11] ; A10   ; 7A       ; 30           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[12] ; W6    ; 4A       ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[13] ; Y5    ; 4A       ; 32           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[14] ; Y3    ; 4A       ; 32           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[15] ; Y4    ; 4A       ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[1]  ; U7    ; 4A       ; 30           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[2]  ; V6    ; 4A       ; 43           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[3]  ; C7    ; 7A       ; 33           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[4]  ; V4    ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[5]  ; V8    ; 4A       ; 33           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[6]  ; W1    ; 4A       ; 33           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[7]  ; Y2    ; 4A       ; 32           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[8]  ; Y6    ; 4A       ; 30           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; instruction[9]  ; L4    ; 5A       ; 59           ; 9            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; jr              ; V2    ; 4A       ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; jump            ; N4    ; 5A       ; 59           ; 9            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[0]         ; U6    ; 4A       ; 48           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[1]         ; L5    ; 5A       ; 59           ; 7            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[2]         ; U11   ; 3A       ; 11           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[3]         ; V9    ; 4A       ; 29           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[4]         ; T7    ; 4A       ; 48           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[5]         ; C1    ; 7A       ; 46           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[6]         ; M4    ; 5A       ; 59           ; 7            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcIn[7]         ; C5    ; 7A       ; 44           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[0]        ; E7    ; 7A       ; 44           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[1]        ; R2    ; 5A       ; 59           ; 6            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[2]        ; C2    ; 7A       ; 46           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[3]        ; C8    ; 7A       ; 31           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[4]        ; R3    ; 4A       ; 48           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[5]        ; B9    ; 7A       ; 28           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[6]        ; U9    ; 4A       ; 33           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcOut[7]        ; C9    ; 7A       ; 31           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[0]         ; B4    ; 7A       ; 33           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[1]         ; N3    ; 5A       ; 59           ; 7            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[2]         ; A8    ; 7A       ; 28           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[3]         ; R6    ; 4A       ; 45           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[4]         ; U3    ; 4A       ; 47           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[5]         ; D7    ; 7A       ; 44           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[6]         ; A3    ; 7A       ; 42           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc_2[7]         ; P6    ; 4A       ; 45           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[0]    ; A4    ; 7A       ; 33           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[1]    ; B10   ; 7A       ; 30           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[2]    ; W7    ; 4A       ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[3]    ; M5    ; 5A       ; 59           ; 9            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[4]    ; L3    ; 5A       ; 59           ; 9            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[5]    ; B1    ; 7A       ; 42           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[6]    ; B6    ; 7A       ; 30           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writeData[7]    ; A9    ; 7A       ; 28           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                             ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                                  ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                                ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                                    ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                                    ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                                    ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                                    ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                                  ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                               ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                                      ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO         ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; G4       ; DIFFIO_TX_R29p, DIFFIN_R29p, DQ2R, DATA5 ; Use as regular IO      ; ALUresult[4]     ; Dual Purpose Pin          ;
; C16      ; ASDO                                     ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                                     ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                                    ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                                     ; -                      ; -                ; Dedicated Programming Pin ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 4 / 22 ( 18 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 34 / 38 ( 89 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 9 / 18 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 29 / 38 ( 76 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; ALUresult[5]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 340        ; 7A       ; ALUresult[2]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 338        ; 7A       ; pc_2[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 359        ; 7A       ; writeData[0]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 363        ; 7A       ; currPc[7]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 361        ; 7A       ; currPc[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 367        ; 7A       ; finalOut[2]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 371        ; 7A       ; pc_2[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 372        ; 7A       ; writeData[7]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 368        ; 7A       ; instruction[11]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; writeData[5]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; pc_2[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; writeData[6]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 369        ; 7A       ; currPc[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; pcOut[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 366        ; 7A       ; writeData[1]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; pcIn[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C2       ; 329        ; 7A       ; pcOut[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 332        ; 7A       ; finalOut[3]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 335        ; 7A       ; currPc[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 333        ; 7A       ; pcIn[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 360        ; 7A       ; ALUresult[3]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 358        ; 7A       ; instruction[3]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 364        ; 7A       ; pcOut[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 362        ; 7A       ; pcOut[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 325        ; 7A       ; finalOut[7]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D3       ; 330        ; 7A       ; currPc[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; pc_2[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; pcOut[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 291        ; 6A       ; ALUresult[4]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; writeData[4]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 188        ; 5A       ; instruction[9]                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 183        ; 5A       ; pcIn[1]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 184        ; 5A       ; currPc[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 181        ; 5A       ; pcIn[6]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 187        ; 5A       ; writeData[3]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; pc_2[1]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 185        ; 5A       ; jump                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 152        ; 4A       ; currPc[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; pc_2[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 179        ; 5A       ; pcOut[1]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 150        ; 4A       ; pcOut[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 170        ; 4A       ; finalOut[1]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; pc_2[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; finalOut[4]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; pcIn[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; clk                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; finalOut[5]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U2       ; 148        ; 4A       ; finalOut[0]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 147        ; 4A       ; pc_2[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; pcIn[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 111        ; 4A       ; instruction[1]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; pcOut[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 101        ; 3A       ; i_clock                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 67         ; 3A       ; pcIn[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; ALUresult[1]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V2       ; 144        ; 4A       ; jr                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 145        ; 4A       ; finalOut[6]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 140        ; 4A       ; instruction[4]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 139        ; 4A       ; instruction[0]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 137        ; 4A       ; instruction[2]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 109        ; 4A       ; instruction[10]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 117        ; 4A       ; instruction[5]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 107        ; 4A       ; pcIn[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 105        ; 4A       ; ALUresult[7]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; instruction[6]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; ALUresult[6]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; instruction[12]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 108        ; 4A       ; writeData[2]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; currPc[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y2       ; 115        ; 4A       ; instruction[7]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 113        ; 4A       ; instruction[14]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 116        ; 4A       ; instruction[15]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ; 114        ; 4A       ; instruction[13]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 110        ; 4A       ; instruction[8]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 106        ; 4A       ; ALUresult[0]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                     ; Library Name ;
;                                                 ;                     ;              ;          ;         ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                         ;              ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |datapath                                       ; 220 (3)             ; 0 (0)        ; 0 (0)    ; 161 (2) ; 80 (0)                    ; 0 (0)         ; 6144              ; 3    ; 0            ; 0       ; 0         ; 0         ; 0         ; 76   ; 0            ; 202 (3)                        ; 62 (0)             ; 18 (0)                        ; |datapath                                                                                               ; work         ;
;    |ALU:inst9|                                  ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 56 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 66 (0)                         ; 0 (0)              ; 3 (0)                         ; |datapath|ALU:inst9                                                                                     ; work         ;
;       |adder:inst2|                             ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2                                                                         ; work         ;
;          |FA4:inst2|                            ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst2                                                               ; work         ;
;             |FA:inst2|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst2|FA:inst2                                                      ; work         ;
;             |FA:inst3|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst2|FA:inst3                                                      ; work         ;
;             |FA:inst4|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst2|FA:inst4                                                      ; work         ;
;             |FA:inst5|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst2|FA:inst5                                                      ; work         ;
;          |FA4:inst3|                            ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst3                                                               ; work         ;
;             |FA:inst3|                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst3|FA:inst3                                                      ; work         ;
;             |FA:inst5|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst3|FA:inst5                                                      ; work         ;
;          |FA4:inst4|                            ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst4                                                               ; work         ;
;             |FA:inst2|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst4|FA:inst2                                                      ; work         ;
;             |FA:inst3|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst4|FA:inst3                                                      ; work         ;
;             |FA:inst4|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|adder:inst2|FA4:inst4|FA:inst4                                                      ; work         ;
;       |mux16to1bit8:inst|                       ; 32 (0)              ; 0 (0)        ; 0 (0)    ; 31 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 31 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst                                                                   ; work         ;
;          |mux4to1bit8:inst2|                    ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2                                                 ; work         ;
;             |mux2to1bit4:inst2|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst2                               ; work         ;
;                |74157m:inst|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst2|74157m:inst                   ; work         ;
;             |mux2to1bit4:inst5|                 ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5                               ; work         ;
;                |74157m:inst2|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5|74157m:inst2                  ; work         ;
;                |74157m:inst3|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5|74157m:inst3                  ; work         ;
;                |74157m:inst4|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5|74157m:inst4                  ; work         ;
;          |mux4to1bit8:inst5|                    ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5                                                 ; work         ;
;             |mux2to1bit4:inst3|                 ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3                               ; work         ;
;                |74157m:inst2|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst2                  ; work         ;
;                |74157m:inst3|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst3                  ; work         ;
;                |74157m:inst4|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst4                  ; work         ;
;                |74157m:inst|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst                   ; work         ;
;             |mux2to1bit4:inst|                  ; 19 (0)              ; 0 (0)        ; 0 (0)    ; 18 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst                                ; work         ;
;                |74157m:inst2|                   ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2                   ; work         ;
;                |74157m:inst3|                   ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst3                   ; work         ;
;                |74157m:inst4|                   ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4                   ; work         ;
;                |74157m:inst|                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst                    ; work         ;
;          |mux4to1bit8:inst|                     ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst                                                  ; work         ;
;             |mux2to1bit4:inst3|                 ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3                                ; work         ;
;                |74157m:inst2|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst2                   ; work         ;
;                |74157m:inst3|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst3                   ; work         ;
;                |74157m:inst4|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst4                   ; work         ;
;                |74157m:inst|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst                    ; work         ;
;             |mux2to1bit4:inst|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst                                 ; work         ;
;                |74157m:inst|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst|74157m:inst                     ; work         ;
;       |nEqual8bit:inst7|                        ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|nEqual8bit:inst7                                                                    ; work         ;
;       |sub:inst5|                               ; 17 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|ALU:inst9|sub:inst5                                                                           ; work         ;
;          |adder:inst1|                          ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1                                                               ; work         ;
;             |FA4:inst2|                         ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1|FA4:inst2                                                     ; work         ;
;                |FA:inst4|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1|FA4:inst2|FA:inst4                                            ; work         ;
;                |FA:inst5|                       ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1|FA4:inst2|FA:inst5                                            ; work         ;
;             |busmux:inst1|                      ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1|busmux:inst1                                                  ; work         ;
;                |lpm_mux:$00000|                 ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1|busmux:inst1|lpm_mux:$00000                                   ; work         ;
;                   |mux_pnc:auto_generated|      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst1|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated            ; work         ;
;          |adder:inst2|                          ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2                                                               ; work         ;
;             |FA4:inst2|                         ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst2                                                     ; work         ;
;                |FA:inst3|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst3                                            ; work         ;
;                |FA:inst4|                       ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4                                            ; work         ;
;                |FA:inst5|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst5                                            ; work         ;
;             |FA4:inst3|                         ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst3                                                     ; work         ;
;                |FA:inst3|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst3|FA:inst3                                            ; work         ;
;                |FA:inst4|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst3|FA:inst4                                            ; work         ;
;             |FA4:inst4|                         ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst4                                                     ; work         ;
;                |FA:inst3|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst4|FA:inst3                                            ; work         ;
;                |FA:inst4|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst4|FA:inst4                                            ; work         ;
;                |FA:inst5|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ALU:inst9|sub:inst5|adder:inst2|FA4:inst4|FA:inst5                                            ; work         ;
;       |xor8bit:inst4|                           ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |datapath|ALU:inst9|xor8bit:inst4                                                                       ; work         ;
;    |ALUControl:inst26|                          ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 5 (5)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |datapath|ALUControl:inst26                                                                             ; work         ;
;    |ControlUnit:inst24|                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 0 (0)                         ; |datapath|ControlUnit:inst24                                                                            ; work         ;
;    |RegisterFile:inst4|                         ; 53 (0)              ; 0 (0)        ; 0 (0)    ; 79 (0)  ; 64 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 48 (0)                         ; 54 (0)             ; 11 (0)                        ; |datapath|RegisterFile:inst4                                                                            ; work         ;
;       |74138:inst9|                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 3 (3)                         ; |datapath|RegisterFile:inst4|74138:inst9                                                                ; work         ;
;       |lpm_mux4:inst11|                         ; 17 (0)              ; 0 (0)        ; 0 (0)    ; 16 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|RegisterFile:inst4|lpm_mux4:inst11                                                            ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 17 (0)              ; 0 (0)        ; 0 (0)    ; 16 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component                                  ; work         ;
;             |mux_5oc:auto_generated|            ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 16 (16) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 1 (1)                         ; |datapath|RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated           ; work         ;
;       |lpm_mux4:inst12|                         ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 25 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|RegisterFile:inst4|lpm_mux4:inst12                                                            ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 25 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component                                  ; work         ;
;             |mux_5oc:auto_generated|            ; 26 (26)             ; 0 (0)        ; 0 (0)    ; 25 (25) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 0 (0)              ; 1 (1)                         ; |datapath|RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated           ; work         ;
;       |register:inst2|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |datapath|RegisterFile:inst4|register:inst2                                                             ; work         ;
;       |register:inst3|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |datapath|RegisterFile:inst4|register:inst3                                                             ; work         ;
;       |register:inst4|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |datapath|RegisterFile:inst4|register:inst4                                                             ; work         ;
;       |register:inst5|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |datapath|RegisterFile:inst4|register:inst5                                                             ; work         ;
;       |register:inst6|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |datapath|RegisterFile:inst4|register:inst6                                                             ; work         ;
;       |register:inst7|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |datapath|RegisterFile:inst4|register:inst7                                                             ; work         ;
;       |register:inst8|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |datapath|RegisterFile:inst4|register:inst8                                                             ; work         ;
;       |register:inst|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |datapath|RegisterFile:inst4|register:inst                                                              ; work         ;
;    |adder:inst15|                               ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|adder:inst15                                                                                  ; work         ;
;       |FA4:inst2|                               ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|adder:inst15|FA4:inst2                                                                        ; work         ;
;          |FA:inst4|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|adder:inst15|FA4:inst2|FA:inst4                                                               ; work         ;
;          |FA:inst5|                             ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst15|FA4:inst2|FA:inst5                                                               ; work         ;
;       |FA4:inst3|                               ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst15|FA4:inst3                                                                        ; work         ;
;          |FA:inst3|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst15|FA4:inst3|FA:inst3                                                               ; work         ;
;       |FA4:inst4|                               ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst15|FA4:inst4                                                                        ; work         ;
;          |FA:inst3|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst15|FA4:inst4|FA:inst3                                                               ; work         ;
;    |adder:inst25|                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|adder:inst25                                                                                  ; work         ;
;       |FA4:inst4|                               ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|adder:inst25|FA4:inst4                                                                        ; work         ;
;          |FA:inst4|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|adder:inst25|FA4:inst4|FA:inst4                                                               ; work         ;
;       |busmux:inst1|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst25|busmux:inst1                                                                     ; work         ;
;          |lpm_mux:$00000|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst25|busmux:inst1|lpm_mux:$00000                                                      ; work         ;
;             |mux_pnc:auto_generated|            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst25|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated                               ; work         ;
;    |adder:inst8|                                ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 2 (0)                         ; |datapath|adder:inst8                                                                                   ; work         ;
;       |FA4:inst2|                               ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst8|FA4:inst2                                                                         ; work         ;
;          |FA:inst4|                             ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst8|FA4:inst2|FA:inst4                                                                ; work         ;
;          |FA:inst5|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|adder:inst8|FA4:inst2|FA:inst5                                                                ; work         ;
;       |busmux:inst1|                            ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 2 (0)                         ; |datapath|adder:inst8|busmux:inst1                                                                      ; work         ;
;          |lpm_mux:$00000|                       ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 2 (0)                         ; |datapath|adder:inst8|busmux:inst1|lpm_mux:$00000                                                       ; work         ;
;             |mux_pnc:auto_generated|            ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 2 (2)                         ; |datapath|adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated                                ; work         ;
;    |dCache:inst28|                              ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28                                                                                 ; work         ;
;       |lpm_ram_io:inst|                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28|lpm_ram_io:inst                                                                 ; work         ;
;          |altram:sram|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28|lpm_ram_io:inst|altram:sram                                                     ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block                                ; work         ;
;                |altsyncram_hfg1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated ; work         ;
;       |triBufferbit8:inst1|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28|triBufferbit8:inst1                                                             ; work         ;
;       |triBufferbit8:inst2|                     ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |datapath|dCache:inst28|triBufferbit8:inst2                                                             ; work         ;
;    |iCache:inst1|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|iCache:inst1                                                                                  ; work         ;
;       |lpm_rom:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|iCache:inst1|lpm_rom:inst1                                                                    ; work         ;
;          |altrom:srom|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|iCache:inst1|lpm_rom:inst1|altrom:srom                                                        ; work         ;
;             |altsyncram:rom_block|              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block                                   ; work         ;
;                |altsyncram_cv61:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated    ; work         ;
;    |mux2to1bit3:inst30|                         ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit3:inst30                                                                            ; work         ;
;       |74157m:inst2|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit3:inst30|74157m:inst2                                                               ; work         ;
;       |74157m:inst3|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit3:inst30|74157m:inst3                                                               ; work         ;
;    |mux2to1bit8:inst20|                         ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 11 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|mux2to1bit8:inst20                                                                            ; work         ;
;       |mux2to1bit4:inst3|                       ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst3                                                          ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst2                                             ; work         ;
;          |74157m:inst3|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst3                                             ; work         ;
;          |74157m:inst4|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst4                                             ; work         ;
;          |74157m:inst|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst                                              ; work         ;
;       |mux2to1bit4:inst|                        ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst                                                           ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst2                                              ; work         ;
;          |74157m:inst3|                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst3                                              ; work         ;
;          |74157m:inst4|                         ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst4                                              ; work         ;
;          |74157m:inst|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst                                               ; work         ;
;    |mux2to1bit8:inst21|                         ; 13 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 0 (0)              ; 1 (0)                         ; |datapath|mux2to1bit8:inst21                                                                            ; work         ;
;       |mux2to1bit4:inst3|                       ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst3                                                          ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst2                                             ; work         ;
;          |74157m:inst3|                         ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst3                                             ; work         ;
;          |74157m:inst4|                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst4                                             ; work         ;
;          |74157m:inst|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst                                              ; work         ;
;       |mux2to1bit4:inst|                        ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst                                                           ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst2                                              ; work         ;
;          |74157m:inst3|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst3                                              ; work         ;
;          |74157m:inst4|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst4                                              ; work         ;
;          |74157m:inst|                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst                                               ; work         ;
;    |mux2to1bit8:inst27|                         ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 3 (0)                         ; |datapath|mux2to1bit8:inst27                                                                            ; work         ;
;       |mux2to1bit4:inst3|                       ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst3                                                          ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst2                                             ; work         ;
;          |74157m:inst3|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst3                                             ; work         ;
;          |74157m:inst4|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst4                                             ; work         ;
;          |74157m:inst|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst                                              ; work         ;
;       |mux2to1bit4:inst|                        ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 1 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst                                                           ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst2                                              ; work         ;
;          |74157m:inst3|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst3                                              ; work         ;
;          |74157m:inst4|                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst4                                              ; work         ;
;          |74157m:inst|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst                                               ; work         ;
;    |mux2to1bit8:inst3|                          ; 18 (0)              ; 0 (0)        ; 0 (0)    ; 17 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3                                                                             ; work         ;
;       |mux2to1bit4:inst3|                       ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst3                                                           ; work         ;
;          |74157m:inst2|                         ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst2                                              ; work         ;
;          |74157m:inst3|                         ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst3                                              ; work         ;
;          |74157m:inst4|                         ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst4                                              ; work         ;
;          |74157m:inst|                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst                                               ; work         ;
;       |mux2to1bit4:inst|                        ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst                                                            ; work         ;
;          |74157m:inst2|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst2                                               ; work         ;
;          |74157m:inst3|                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst3                                               ; work         ;
;          |74157m:inst4|                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst4                                               ; work         ;
;          |74157m:inst|                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |datapath|mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst                                                ; work         ;
;    |pc:inst|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (0)              ; 3 (0)                         ; |datapath|pc:inst                                                                                       ; work         ;
;       |register:inst1|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |datapath|pc:inst|register:inst1                                                                        ; work         ;
;    |register:inst40|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 5 (5)                         ; |datapath|register:inst40                                                                               ; work         ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                         ;
+-----------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-----------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; jump            ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[15] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[14] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[13] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[12] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[11] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[10] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[9]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[8]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[7]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[6]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[5]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[4]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[3]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[2]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[1]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; instruction[0]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; jr              ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[7]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[6]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[5]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[4]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[3]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[2]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[1]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writeData[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[7]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[6]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[5]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[4]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[3]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[2]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[1]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALUresult[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[7]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[6]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[5]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[4]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[3]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[2]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[1]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; currPc[0]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[7]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[6]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[5]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[4]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[3]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[2]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[1]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pc_2[0]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[7]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; finalOut[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[7]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[6]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[5]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[4]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[3]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[2]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[1]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcIn[0]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[7]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[6]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[5]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[4]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[3]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[2]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[1]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; pcOut[0]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; clk             ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; i_clock         ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+-----------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; i_clock             ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+-----------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ControlUnit:inst24|inst29         ; LABCELL_X35_Y14_N10 ; 10      ; Write enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst24|inst47         ; MLABCELL_X34_Y15_N6 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; RegisterFile:inst4|74138:inst9|15 ; LABCELL_X38_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|16 ; LABCELL_X32_Y15_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|17 ; LABCELL_X32_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|18 ; LABCELL_X32_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|19 ; LABCELL_X32_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|20 ; LABCELL_X32_Y15_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|21 ; LABCELL_X32_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst4|74138:inst9|22 ; LABCELL_X32_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                               ; PIN_T10             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                               ; PIN_T10             ; 67      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; i_clock                           ; PIN_U10             ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+---------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                      ; Location            ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ControlUnit:inst24|inst47 ; MLABCELL_X34_Y15_N6 ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; clk                       ; PIN_T10             ; 67      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; i_clock                   ; PIN_U10             ; 8       ; 2                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[8]                   ; 28      ;
; pc:inst|register:inst1|inst26                                                                                       ; 24      ;
; pc:inst|register:inst1|inst31                                                                                       ; 21      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[6]                   ; 21      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[14]                  ; 20      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[13]                  ; 20      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[7]                   ; 19      ;
; ControlUnit:inst24|inst8                                                                                            ; 18      ;
; inst18~0                                                                                                            ; 17      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[9]                   ; 17      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[10]                  ; 17      ;
; pc:inst|register:inst1|inst32                                                                                       ; 16      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[0]                   ; 16      ;
; ALUControl:inst26|inst25~1                                                                                          ; 15      ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst|25~0                                                                ; 14      ;
; ControlUnit:inst24|inst2                                                                                            ; 14      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[1]                   ; 14      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[11]                  ; 14      ;
; ALUControl:inst26|inst36~0DUPLICATE                                                                                 ; 13      ;
; ControlUnit:inst24|inst47                                                                                           ; 13      ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w4_n0_mux_dataout~2          ; 13      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[15]                  ; 13      ;
; pc:inst|register:inst1|inst33                                                                                       ; 12      ;
; ALUControl:inst26|inst36~0                                                                                          ; 12      ;
; ControlUnit:inst24|inst23                                                                                           ; 12      ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst3|25~0                                                               ; 11      ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w5_n0_mux_dataout~2          ; 11      ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst|25~0                                                                 ; 11      ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~2          ; 11      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[3]                   ; 11      ;
; inst18                                                                                                              ; 10      ;
; pc:inst|register:inst1|inst34                                                                                       ; 10      ;
; ControlUnit:inst24|inst29                                                                                           ; 10      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[2]                   ; 10      ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[12]                  ; 10      ;
; pc:inst|register:inst1|inst35                                                                                       ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst|25~0                                                               ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst2|25~0                                                              ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst3|25~0                                                              ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst|25~0                                                                ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst4|25~1                                                               ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst3|25~0                                                               ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst2|25~0                                                               ; 9       ;
; mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst4|25~0                                                              ; 9       ;
; RegisterFile:inst4|74138:inst9|16                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|18                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|15                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|17                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|22                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|21                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|20                                                                                   ; 8       ;
; RegisterFile:inst4|74138:inst9|19                                                                                   ; 8       ;
; mux2to1bit3:inst30|74157m:inst3|25                                                                                  ; 8       ;
; mux2to1bit3:inst30|74157m:inst2|25                                                                                  ; 8       ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst2|25~0                                                                ; 8       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst2|25~0                                                               ; 8       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w1_n0_mux_dataout~2          ; 8       ;
; ALUControl:inst26|inst13~1                                                                                          ; 8       ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[4]                   ; 8       ;
; pc:inst|register:inst1|inst0                                                                                        ; 7       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w6_n0_mux_dataout~0          ; 7       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w3_n0_mux_dataout~0          ; 7       ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[5]                   ; 7       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w0_n0_mux_dataout~0                               ; 6       ;
; pc:inst|register:inst1|inst37                                                                                       ; 6       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst4|25~0                                                               ; 6       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w7_n0_mux_dataout~2          ; 6       ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst4|21~0                                                                ; 6       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w2_n0_mux_dataout~0          ; 6       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst2|25~0DUPLICATE                                                      ; 5       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst|25~1                                     ; 5       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst|25~0                                     ; 5       ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst3|25~0                                                                ; 5       ;
; register:inst40|inst26                                                                                              ; 5       ;
; ControlUnit:inst24|inst23~0                                                                                         ; 5       ;
; RegisterFile:inst4|74138:inst9|22~0                                                                                 ; 4       ;
; RegisterFile:inst4|74138:inst9|21~0                                                                                 ; 4       ;
; inst18~1                                                                                                            ; 4       ;
; ALU:inst9|nEqual8bit:inst7|inst8~2                                                                                  ; 4       ;
; ALU:inst9|nEqual8bit:inst7|inst8~0                                                                                  ; 4       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w1_n0_mux_dataout~0                               ; 4       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst5|inst4~0                                                          ; 4       ;
; ALU:inst9|sub:inst5|adder:inst1|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w0_n0_mux_dataout~0           ; 4       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w1_n0_mux_dataout~1          ; 4       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w1_n0_mux_dataout~0          ; 4       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~0          ; 4       ;
; register:inst40|inst31                                                                                              ; 4       ;
; register:inst40|inst33                                                                                              ; 4       ;
; adder:inst15|FA4:inst2|FA:inst5|inst4~0DUPLICATE                                                                    ; 3       ;
; ALU:inst9|nEqual8bit:inst7|inst8~1                                                                                  ; 3       ;
; adder:inst8|FA4:inst2|FA:inst4|inst1                                                                                ; 3       ;
; adder:inst8|FA4:inst2|FA:inst5|inst1                                                                                ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst|25~0                                    ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst2|25~0                                   ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst3|25~0                                   ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst3|74157m:inst4|25~0                                   ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2|25~2                                    ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4|25~4                                    ; 3       ;
; ALU:inst9|sub:inst5|adder:inst1|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w1_n0_mux_dataout~0           ; 3       ;
; ALU:inst9|sub:inst5|adder:inst1|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w2_n0_mux_dataout~0           ; 3       ;
; ALU:inst9|xor8bit:inst4|inst~0                                                                                      ; 3       ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst4|25~0                                                                ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w5_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w5_n0_mux_dataout~0          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w4_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w4_n0_mux_dataout~0          ; 3       ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst3|20                                                                  ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w6_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w6_n0_mux_dataout~0          ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4|25~0                                    ; 3       ;
; ALU:inst9|adder:inst2|FA4:inst2|FA:inst5|inst4~0                                                                    ; 3       ;
; ALU:inst9|adder:inst2|FA4:inst2|FA:inst4|inst4~0                                                                    ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|register:inst8|inst0                                                                             ; 3       ;
; RegisterFile:inst4|register:inst|inst0                                                                              ; 3       ;
; RegisterFile:inst4|register:inst3|inst0                                                                             ; 3       ;
; RegisterFile:inst4|register:inst2|inst0                                                                             ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l2_w2_n0_mux_dataout~0          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l2_w2_n1_mux_dataout~0          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w2_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w2_n0_mux_dataout~0          ; 3       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst4|20                                                                 ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w3_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w3_n0_mux_dataout~0          ; 3       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst4|21                                                                 ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w7_n0_mux_dataout~1          ; 3       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w7_n0_mux_dataout~0          ; 3       ;
; mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst4|25~0                                                               ; 3       ;
; register:inst40|inst32                                                                                              ; 3       ;
; register:inst40|inst34                                                                                              ; 3       ;
; ControlUnit:inst24|inst23~1                                                                                         ; 3       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst3|25~1                                    ; 3       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst3|25~1                                                              ; 2       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4|inst4~2                                                          ; 2       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4|inst4~1                                                          ; 2       ;
; ControlUnit:inst24|inst15~0                                                                                         ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst|25~0                                                               ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst2|25~0                                                              ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst3|25~0                                                              ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst4|25~0                                                              ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst|25~0                                                                ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst2|25~0                                                               ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst3|25~0                                                               ; 2       ;
; mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst4|25~0                                                               ; 2       ;
; mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst|20                                                                 ; 2       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst2|25~0                                                               ; 2       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst3|25~1                                                               ; 2       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst4|25~0                                                               ; 2       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst3|25~0                                                               ; 2       ;
; adder:inst15|FA4:inst2|FA:inst4|inst4~0                                                                             ; 2       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w2_n0_mux_dataout~2                               ; 2       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w3_n0_mux_dataout~0                               ; 2       ;
; ALU:inst9|xor8bit:inst4|inst15~0                                                                                    ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst7~0                                                                           ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst6~0                                                                           ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst5~0                                                                           ; 2       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst|25~2                                     ; 2       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst2|74157m:inst|25                                      ; 2       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst|74157m:inst|25~0                                      ; 2       ;
; ALU:inst9|adder:inst2|FA4:inst4|FA:inst2|inst~0                                                                     ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst4~0                                                                           ; 2       ;
; ALU:inst9|xor8bit:inst4|inst11~0                                                                                    ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst3~0                                                                           ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst2~0                                                                           ; 2       ;
; ALU:inst9|adder:inst2|FA4:inst4|FA:inst3|inst4~0                                                                    ; 2       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst4|FA:inst3|inst4~0                                                          ; 2       ;
; ALU:inst9|sub:inst5|adder:inst1|FA4:inst2|FA:inst5|inst1                                                            ; 2       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst3|FA:inst3|inst4~0                                                          ; 2       ;
; ALU:inst9|sub:inst5|adder:inst1|FA4:inst2|FA:inst5|inst2                                                            ; 2       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w6_n0_mux_dataout~2          ; 2       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w6_n0_mux_dataout~1          ; 2       ;
; ALU:inst9|adder:inst2|FA4:inst3|FA:inst3|inst4~0                                                                    ; 2       ;
; RegisterFile:inst4|register:inst|inst34                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst8|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst34                                                                            ; 2       ;
; RegisterFile:inst4|register:inst8|inst33                                                                            ; 2       ;
; RegisterFile:inst4|register:inst|inst33                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst33                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst33                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst33                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst33                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst33                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst33                                                                            ; 2       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l2_w6_n0_mux_dataout~0          ; 2       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l2_w6_n1_mux_dataout~0          ; 2       ;
; RegisterFile:inst4|register:inst|inst35                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst35                                                                            ; 2       ;
; RegisterFile:inst4|register:inst8|inst35                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst35                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst35                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst35                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst35                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst35                                                                            ; 2       ;
; ALU:inst9|adder:inst2|FA4:inst2|FA:inst3|inst4~0                                                                    ; 2       ;
; RegisterFile:inst4|register:inst8|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst|inst26                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst26                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst0                                                                             ; 2       ;
; RegisterFile:inst4|register:inst6|inst0                                                                             ; 2       ;
; RegisterFile:inst4|register:inst5|inst0                                                                             ; 2       ;
; RegisterFile:inst4|register:inst4|inst0                                                                             ; 2       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst3|20                                                                 ; 2       ;
; RegisterFile:inst4|register:inst8|inst31                                                                            ; 2       ;
; RegisterFile:inst4|register:inst|inst31                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst31                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst31                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst31                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst31                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst31                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst31                                                                            ; 2       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst3|21                                                                 ; 2       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l2_w3_n0_mux_dataout~0          ; 2       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l2_w3_n1_mux_dataout~0          ; 2       ;
; RegisterFile:inst4|register:inst8|inst32                                                                            ; 2       ;
; RegisterFile:inst4|register:inst|inst32                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst32                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst32                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst32                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst32                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst32                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst32                                                                            ; 2       ;
; dCache:inst28|triBufferbit8:inst2|inst~0                                                                            ; 2       ;
; RegisterFile:inst4|register:inst|inst37                                                                             ; 2       ;
; RegisterFile:inst4|register:inst3|inst37                                                                            ; 2       ;
; RegisterFile:inst4|register:inst8|inst37                                                                            ; 2       ;
; RegisterFile:inst4|register:inst2|inst37                                                                            ; 2       ;
; RegisterFile:inst4|register:inst7|inst37                                                                            ; 2       ;
; RegisterFile:inst4|register:inst6|inst37                                                                            ; 2       ;
; RegisterFile:inst4|register:inst5|inst37                                                                            ; 2       ;
; RegisterFile:inst4|register:inst4|inst37                                                                            ; 2       ;
; register:inst40|inst35                                                                                              ; 2       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[0]                ; 2       ;
; ALU:inst9|nEqual8bit:inst7|inst8~1DUPLICATE                                                                         ; 1       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w0_n0_mux_dataout~0DUPLICATE                      ; 1       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w1_n0_mux_dataout~0DUPLICATE                      ; 1       ;
; dCache:inst28|triBufferbit8:inst2|inst8~0DUPLICATE                                                                  ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst|25~2DUPLICATE                            ; 1       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4|inst4~0DUPLICATE                                                 ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst11|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~1DUPLICATE ; 1       ;
; clk~input                                                                                                           ; 1       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst3|25~3                                                              ; 1       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst3|25~2                                                              ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2|25~5                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2|25~4                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2|25~3                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4|25~5                                    ; 1       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst4|25~2                                                               ; 1       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst4|25~1                                                               ; 1       ;
; mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst2|25~0                                                              ; 1       ;
; mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst3|25~0                                                              ; 1       ;
; mux2to1bit8:inst20|mux2to1bit4:inst3|74157m:inst4|25~0                                                              ; 1       ;
; mux2to1bit8:inst20|mux2to1bit4:inst|74157m:inst|25~0                                                                ; 1       ;
; adder:inst15|FA4:inst2|FA:inst5|inst4~0                                                                             ; 1       ;
; adder:inst15|FA4:inst4|FA:inst3|inst4~0                                                                             ; 1       ;
; adder:inst15|FA4:inst3|FA:inst3|inst4~0                                                                             ; 1       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w2_n0_mux_dataout~1                               ; 1       ;
; adder:inst8|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w2_n0_mux_dataout~0                               ; 1       ;
; adder:inst8|FA4:inst2|FA:inst4|inst2                                                                                ; 1       ;
; dCache:inst28|triBufferbit8:inst2|inst8~0                                                                           ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst|25~0                                     ; 1       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst|20                                                                  ; 1       ;
; register:inst40|inst0                                                                                               ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5|74157m:inst2|25                                     ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst2|25~0                                    ; 1       ;
; mux2to1bit8:inst3|mux2to1bit4:inst3|74157m:inst2|20~0                                                               ; 1       ;
; ALU:inst9|adder:inst2|FA4:inst2|FA:inst2|inst3                                                                      ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5|74157m:inst3|25                                     ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst3|25~0                                    ; 1       ;
; ALU:inst9|xor8bit:inst4|inst14~0                                                                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst2|mux2to1bit4:inst5|74157m:inst4|25                                     ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst|mux2to1bit4:inst3|74157m:inst4|25~0                                    ; 1       ;
; ALU:inst9|xor8bit:inst4|inst13~0                                                                                    ; 1       ;
; mux2to1bit8:inst3|mux2to1bit4:inst|74157m:inst|20                                                                   ; 1       ;
; adder:inst25|busmux:inst1|lpm_mux:$00000|mux_pnc:auto_generated|l1_w0_n0_mux_dataout~0                              ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2|25~1                                    ; 1       ;
; ALU:inst9|adder:inst2|FA4:inst3|FA:inst3|inst1                                                                      ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst2|25~0                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst3|25~0                                    ; 1       ;
; ALU:inst9|xor8bit:inst4|inst10~0                                                                                    ; 1       ;
; dCache:inst28|triBufferbit8:inst1|inst2~0                                                                           ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4|25~3                                    ; 1       ;
; ALU:inst9|adder:inst2|FA4:inst4|FA:inst4|inst4~0                                                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4|25~2                                    ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst4|25~1                                    ; 1       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst4|FA:inst4|inst4~0                                                          ; 1       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst4|inst4~0                                                          ; 1       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst2|FA:inst3|inst4~0                                                          ; 1       ;
; ALU:inst9|sub:inst5|adder:inst1|FA4:inst2|FA:inst4|inst1                                                            ; 1       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst4|FA:inst5|inst1~0                                                          ; 1       ;
; ALU:inst9|sub:inst5|adder:inst2|FA4:inst3|FA:inst4|inst4~0                                                          ; 1       ;
; ALU:inst9|adder:inst2|FA4:inst3|FA:inst5|inst1                                                                      ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w7_n0_mux_dataout~1          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w7_n0_mux_dataout~0          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w5_n0_mux_dataout~1          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w5_n0_mux_dataout~0          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w4_n0_mux_dataout~1          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w4_n0_mux_dataout~0          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w1_n0_mux_dataout~1          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w1_n0_mux_dataout~0          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~1          ; 1       ;
; RegisterFile:inst4|lpm_mux4:inst12|lpm_mux:LPM_MUX_component|mux_5oc:auto_generated|l3_w0_n0_mux_dataout~0          ; 1       ;
; ALUControl:inst26|inst25~0                                                                                          ; 1       ;
; ALUControl:inst26|inst13~0                                                                                          ; 1       ;
; register:inst40|inst37                                                                                              ; 1       ;
; adder:inst25|FA4:inst4|FA:inst4|inst2                                                                               ; 1       ;
; ALU:inst9|mux16to1bit8:inst|mux4to1bit8:inst5|mux2to1bit4:inst|74157m:inst3|25~5                                    ; 1       ;
; mux2to1bit8:inst21|mux2to1bit4:inst|74157m:inst|25~1                                                                ; 1       ;
; mux2to1bit8:inst21|mux2to1bit4:inst3|74157m:inst4|25~1                                                              ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[1]                ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[2]                ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[3]                ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[4]                ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[5]                ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[6]                ; 1       ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[7]                ; 1       ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+----------------+--------------------------------+----------------------+-----------------+-----------------+-----------------------------------------------------+
; Name                                                                                                     ; Type ; Mode        ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLAB cells ; MIF            ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                       ;
+----------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+----------------+--------------------------------+----------------------+-----------------+-----------------+-----------------------------------------------------+
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Dual Clocks ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1          ; 0          ; dataMemory.mif ; M9K_X36_Y14_N0                 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Clock 1 ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|ALTSYNCRAM    ; AUTO ; ROM         ; Dual Clocks ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 2          ; 0          ; instMemory.mif ; M9K_X33_Y14_N0, M9K_X36_Y15_N0 ; Don't care           ; New data        ; New data        ; Yes                                                 ;
+----------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+----------------+--------------------------------+----------------------+-----------------+-----------------+-----------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |datapath|iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0010000010000101) (20205) (8325) (2085)   ;(0000000000000000) (0) (0) (00)   ;(1111000000000100) (170004) (61444) (F004)   ;(0000000000000000) (0) (0) (00)   ;(1110000000011100) (160034) (57372) (E01C)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0011001001000010) (31102) (12866) (3242)    ;(0000000000000000) (0) (0) (00)   ;(0110001111000001) (61701) (25537) (63C1)   ;(0000000000000000) (0) (0) (00)   ;(0110001010000000) (61200) (25216) (6280)   ;(0000000000000000) (0) (0) (00)   ;(0010000011000001) (20301) (8385) (20C1)   ;(0000000000000000) (0) (0) (00)   ;
;16;(1000011010010000) (103220) (34448) (8690)    ;(0000000000000000) (0) (0) (00)   ;(0010000011000000) (20300) (8384) (20C0)   ;(0000000000000000) (0) (0) (00)   ;(1000011010001110) (103216) (34446) (868E)   ;(0000000000000000) (0) (0) (00)   ;(0011010010000001) (32201) (13441) (3481)   ;(0000000000000000) (0) (0) (00)   ;
;24;(1111000000000100) (170004) (61444) (F004)    ;(0000000000000000) (0) (0) (00)   ;(0000100000101000) (4050) (2088) (828)   ;(0000000000000000) (0) (0) (00)   ;(0111001010000000) (71200) (29312) (7280)   ;(0000000000000000) (0) (0) (00)   ;(0111001010000000) (71200) (29312) (7280)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0011010010000010) (32202) (13442) (3482)    ;(0000000000000000) (0) (0) (00)   ;(1111000000000100) (170004) (61444) (F004)   ;(0000000000000000) (0) (0) (00)   ;(0000101100100000) (5440) (2848) (B20)   ;(0000000000000000) (0) (0) (00)   ;(0111001111000001) (71701) (29633) (73C1)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0111001111000001) (71701) (29633) (73C1)    ;(0000000000000000) (0) (0) (00)   ;(0111001010000000) (71200) (29312) (7280)   ;(0000000000000000) (0) (0) (00)   ;(0111001010000000) (71200) (29312) (7280)   ;(0000000000000000) (0) (0) (00)   ;(0010001001000010) (21102) (8770) (2242)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000111000000111) (7007) (3591) (E07)    ;(0000000000000000) (0) (0) (00)   ;(0000010000100000) (2040) (1056) (420)   ;(0000000000000000) (0) (0) (00)   ;(0010001001000010) (21102) (8770) (2242)   ;(0000000000000000) (0) (0) (00)   ;(0000111000000111) (7007) (3591) (E07)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |datapath|dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ALTSYNCRAM                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00011001) (31) (25) (19)    ;(00010100) (24) (20) (14)   ;(00011110) (36) (30) (1E)   ;(00101000) (50) (40) (28)   ;(00110010) (62) (50) (32)   ;(00111100) (74) (60) (3C)   ;(01000110) (106) (70) (46)   ;(01010000) (120) (80) (50)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 774 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 53 / 7,906 ( < 1 % )    ;
; C4 interconnects                  ; 557 / 139,240 ( < 1 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )           ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )          ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )           ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )           ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )          ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )           ;
; Direct links                      ; 39 / 213,100 ( < 1 % )  ;
; Global clocks                     ; 3 / 16 ( 19 % )         ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )       ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )          ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )           ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )          ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )          ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )           ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )           ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )          ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )           ;
; Local interconnects               ; 148 / 50,600 ( < 1 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )          ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )           ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )           ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )          ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )           ;
; Periphery clocks                  ; 0 / 50 ( 0 % )          ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )          ;
; R20 interconnects                 ; 14 / 8,690 ( < 1 % )    ;
; R20/C12 interconnect drivers      ; 63 / 12,980 ( < 1 % )   ;
; R4 interconnects                  ; 926 / 235,620 ( < 1 % ) ;
; Spine clocks                      ; 4 / 104 ( 4 % )         ;
+-----------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.47) ; Number of LABs  (Total = 19) ;
+----------------------------------+------------------------------+
; 1                                ; 2                            ;
; 2                                ; 1                            ;
; 3                                ; 0                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 0                            ;
; 7                                ; 1                            ;
; 8                                ; 0                            ;
; 9                                ; 0                            ;
; 10                               ; 15                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.68) ; Number of LABs  (Total = 19) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 3                            ;
; 3 Clock enables                    ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.95) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 4                            ;
; 19                                           ; 5                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.63) ; Number of LABs  (Total = 19) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 1                            ;
; 9                                                ; 0                            ;
; 10                                               ; 0                            ;
; 11                                               ; 1                            ;
; 12                                               ; 2                            ;
; 13                                               ; 1                            ;
; 14                                               ; 2                            ;
; 15                                               ; 4                            ;
; 16                                               ; 1                            ;
; 17                                               ; 2                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 1                            ;
; 21                                               ; 0                            ;
; 22                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 29.00) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 1                            ;
; 36                                           ; 0                            ;
; 37                                           ; 3                            ;
; 38                                           ; 0                            ;
; 39                                           ; 3                            ;
; 40                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 76        ; 0            ; 0            ; 76        ; 76        ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 76           ; 76           ; 76           ; 76           ; 76           ; 0         ; 76           ; 76           ; 0         ; 0         ; 76           ; 2            ; 76           ; 76           ; 76           ; 76           ; 2            ; 76           ; 76           ; 76           ; 76           ; 2            ; 76           ; 76           ; 76           ; 76           ; 76           ; 76           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; jump               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; jr                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALUresult[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; currPc[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_2[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; finalOut[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcIn[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcOut[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_clock            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                        ; Destination Clock(s)                                                                               ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; clk                                                                                                    ; clk,I/O                                                                                            ; 60.9              ;
; clk                                                                                                    ; clk                                                                                                ; 29.3              ;
; clk                                                                                                    ; i_clock,I/O                                                                                        ; 11.2              ;
; i_clock                                                                                                ; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[12] ; 8.2               ;
; clk,iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[12] ; clk                                                                                                ; 2.6               ;
+--------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                      ; Destination Register                                                                                                          ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-------------------+
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[13]   ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 1.895             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[14]   ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 1.895             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[12]   ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 1.895             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[15]   ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 1.895             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[2]    ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 1.594             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[1]    ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 1.594             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[0]    ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 1.594             ;
; pc:inst|register:inst1|inst37                                                                        ; register:inst40|inst37                                                                                                        ; 1.373             ;
; pc:inst|register:inst1|inst32                                                                        ; register:inst40|inst32                                                                                                        ; 1.313             ;
; pc:inst|register:inst1|inst26                                                                        ; register:inst40|inst26                                                                                                        ; 1.059             ;
; pc:inst|register:inst1|inst35                                                                        ; register:inst40|inst35                                                                                                        ; 1.051             ;
; pc:inst|register:inst1|inst33                                                                        ; register:inst40|inst33                                                                                                        ; 0.997             ;
; pc:inst|register:inst1|inst31                                                                        ; register:inst40|inst31                                                                                                        ; 0.973             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[6]    ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.947             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[3]    ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.947             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[11]   ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst4|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst5|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst6|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst7|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst2|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst3|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst|inst0                                                               ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[8]    ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[9]    ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[10]   ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[7]    ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; RegisterFile:inst4|register:inst8|inst0                                                              ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.880             ;
; pc:inst|register:inst1|inst34                                                                        ; register:inst40|inst34                                                                                                        ; 0.878             ;
; RegisterFile:inst4|register:inst2|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst8|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst3|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst4|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst5|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst6|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst7|inst35                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[6] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst|inst35                                                              ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.862             ;
; RegisterFile:inst4|register:inst2|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst8|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst4|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst5|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst6|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst7|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst3|inst34                                                             ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; RegisterFile:inst4|register:inst|inst34                                                              ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[5]    ; RegisterFile:inst4|register:inst2|inst34                                                                                      ; 0.846             ;
; iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|q_a[4]    ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.840             ;
; RegisterFile:inst4|register:inst|inst32                                                              ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst2|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst4|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst5|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst6|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst7|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst3|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; RegisterFile:inst4|register:inst8|inst32                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_address_reg0 ; 0.761             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[1] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst4|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst5|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst6|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst7|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst2|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst3|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst|inst26                                                              ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; RegisterFile:inst4|register:inst8|inst26                                                             ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.742             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[3] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.723             ;
; RegisterFile:inst4|register:inst4|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst5|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst6|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst2|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst3|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst|inst31                                                              ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst8|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; RegisterFile:inst4|register:inst7|inst31                                                             ; pc:inst|register:inst1|inst31                                                                                                 ; 0.722             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[5] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.706             ;
; RegisterFile:inst4|register:inst4|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst5|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst6|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst7|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst2|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst8|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst3|inst37                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst|inst37                                                              ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst2|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst3|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst|inst33                                                              ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst4|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst5|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst6|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst7|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; RegisterFile:inst4|register:inst8|inst33                                                             ; pc:inst|register:inst1|inst26                                                                                                 ; 0.703             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[4] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.670             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[7] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.656             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[2] ; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.599             ;
; dCache:inst28|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_hfg1:auto_generated|q_a[0] ; RegisterFile:inst4|register:inst2|inst0                                                                                       ; 0.583             ;
; pc:inst|register:inst1|inst0                                                                         ; register:inst40|inst0                                                                                                         ; 0.507             ;
; register:inst40|inst31                                                                               ; RegisterFile:inst4|register:inst4|inst37                                                                                      ; 0.214             ;
; register:inst40|inst26                                                                               ; RegisterFile:inst4|register:inst4|inst37                                                                                      ; 0.214             ;
; register:inst40|inst32                                                                               ; RegisterFile:inst4|register:inst4|inst37                                                                                      ; 0.214             ;
; register:inst40|inst34                                                                               ; RegisterFile:inst4|register:inst8|inst35                                                                                      ; 0.151             ;
+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119004): Automatically selected device EP2AGX45CU17I3 for design PR2
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 76 pins of 76 total pins
    Info (169086): Pin jump not assigned to an exact location on the device
    Info (169086): Pin instruction[15] not assigned to an exact location on the device
    Info (169086): Pin instruction[14] not assigned to an exact location on the device
    Info (169086): Pin instruction[13] not assigned to an exact location on the device
    Info (169086): Pin instruction[12] not assigned to an exact location on the device
    Info (169086): Pin instruction[11] not assigned to an exact location on the device
    Info (169086): Pin instruction[10] not assigned to an exact location on the device
    Info (169086): Pin instruction[9] not assigned to an exact location on the device
    Info (169086): Pin instruction[8] not assigned to an exact location on the device
    Info (169086): Pin instruction[7] not assigned to an exact location on the device
    Info (169086): Pin instruction[6] not assigned to an exact location on the device
    Info (169086): Pin instruction[5] not assigned to an exact location on the device
    Info (169086): Pin instruction[4] not assigned to an exact location on the device
    Info (169086): Pin instruction[3] not assigned to an exact location on the device
    Info (169086): Pin instruction[2] not assigned to an exact location on the device
    Info (169086): Pin instruction[1] not assigned to an exact location on the device
    Info (169086): Pin instruction[0] not assigned to an exact location on the device
    Info (169086): Pin jr not assigned to an exact location on the device
    Info (169086): Pin writeData[7] not assigned to an exact location on the device
    Info (169086): Pin writeData[6] not assigned to an exact location on the device
    Info (169086): Pin writeData[5] not assigned to an exact location on the device
    Info (169086): Pin writeData[4] not assigned to an exact location on the device
    Info (169086): Pin writeData[3] not assigned to an exact location on the device
    Info (169086): Pin writeData[2] not assigned to an exact location on the device
    Info (169086): Pin writeData[1] not assigned to an exact location on the device
    Info (169086): Pin writeData[0] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[7] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[6] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[5] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[4] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[3] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[2] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[1] not assigned to an exact location on the device
    Info (169086): Pin ALUresult[0] not assigned to an exact location on the device
    Info (169086): Pin currPc[7] not assigned to an exact location on the device
    Info (169086): Pin currPc[6] not assigned to an exact location on the device
    Info (169086): Pin currPc[5] not assigned to an exact location on the device
    Info (169086): Pin currPc[4] not assigned to an exact location on the device
    Info (169086): Pin currPc[3] not assigned to an exact location on the device
    Info (169086): Pin currPc[2] not assigned to an exact location on the device
    Info (169086): Pin currPc[1] not assigned to an exact location on the device
    Info (169086): Pin currPc[0] not assigned to an exact location on the device
    Info (169086): Pin pc_2[7] not assigned to an exact location on the device
    Info (169086): Pin pc_2[6] not assigned to an exact location on the device
    Info (169086): Pin pc_2[5] not assigned to an exact location on the device
    Info (169086): Pin pc_2[4] not assigned to an exact location on the device
    Info (169086): Pin pc_2[3] not assigned to an exact location on the device
    Info (169086): Pin pc_2[2] not assigned to an exact location on the device
    Info (169086): Pin pc_2[1] not assigned to an exact location on the device
    Info (169086): Pin pc_2[0] not assigned to an exact location on the device
    Info (169086): Pin finalOut[7] not assigned to an exact location on the device
    Info (169086): Pin finalOut[6] not assigned to an exact location on the device
    Info (169086): Pin finalOut[5] not assigned to an exact location on the device
    Info (169086): Pin finalOut[4] not assigned to an exact location on the device
    Info (169086): Pin finalOut[3] not assigned to an exact location on the device
    Info (169086): Pin finalOut[2] not assigned to an exact location on the device
    Info (169086): Pin finalOut[1] not assigned to an exact location on the device
    Info (169086): Pin finalOut[0] not assigned to an exact location on the device
    Info (169086): Pin pcIn[7] not assigned to an exact location on the device
    Info (169086): Pin pcIn[6] not assigned to an exact location on the device
    Info (169086): Pin pcIn[5] not assigned to an exact location on the device
    Info (169086): Pin pcIn[4] not assigned to an exact location on the device
    Info (169086): Pin pcIn[3] not assigned to an exact location on the device
    Info (169086): Pin pcIn[2] not assigned to an exact location on the device
    Info (169086): Pin pcIn[1] not assigned to an exact location on the device
    Info (169086): Pin pcIn[0] not assigned to an exact location on the device
    Info (169086): Pin pcOut[7] not assigned to an exact location on the device
    Info (169086): Pin pcOut[6] not assigned to an exact location on the device
    Info (169086): Pin pcOut[5] not assigned to an exact location on the device
    Info (169086): Pin pcOut[4] not assigned to an exact location on the device
    Info (169086): Pin pcOut[3] not assigned to an exact location on the device
    Info (169086): Pin pcOut[2] not assigned to an exact location on the device
    Info (169086): Pin pcOut[1] not assigned to an exact location on the device
    Info (169086): Pin pcOut[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin i_clock not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PR2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN T10 (CLK6, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|ram_block1a13
        Info (176357): Destination node iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|ram_block1a14
        Info (176357): Destination node iCache:inst1|lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_cv61:auto_generated|ram_block1a15
Info (176353): Automatically promoted node i_clock~input (placed in PIN U10 (CLK4, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node ControlUnit:inst24|inst47 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst4|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst3|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst2|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst3|74157m:inst4|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst2|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst3|25~0
        Info (176357): Destination node mux2to1bit8:inst27|mux2to1bit4:inst|74157m:inst4|25~1
        Info (176357): Destination node RegisterFile:inst4|74138:inst9|21~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 74 (unused VREF, 2.5V VCCIO, 0 input, 74 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X36_Y11 to location X47_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/ASUS/Desktop/6/output_files/PR2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5743 megabytes
    Info: Processing ended: Fri Apr 05 14:45:38 2024
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ASUS/Desktop/6/output_files/PR2.fit.smsg.


