# ProcessadorV1 - SimulaÃ§Ã£o em Verilog

Este projeto contÃ©m a implementaÃ§Ã£o de um processador simples em Verilog, com testes automatizados e visualizaÃ§Ã£o das simulaÃ§Ãµes.

## Estrutura do Projeto

```
ProcessadorV1/
â”œâ”€â”€ fonte/              # MÃ³dulos Verilog (alu.v, registrador.v, etc.)
â”œâ”€â”€ testbench.v         # Arquivo de teste que inclui os mÃ³dulos
â”œâ”€â”€ Makefile            # Script para compilar, executar e abrir GTKWave
â”œâ”€â”€ build/              # Arquivos gerados (output, .vcd)
â””â”€â”€ README.md           # Este arquivo
```

## PrÃ©-requisitos

- [Icarus Verilog](http://iverilog.icarus.com/)
- [GTKWave](http://gtkwave.sourceforge.net/)

## Como usar

### Compilar e executar a simulaÃ§Ã£o

```bash
make
```

### Visualizar a simulaÃ§Ã£o no GTKWave

```bash
make wave
```

### Limpar arquivos gerados

```bash
make clean
```

## Detalhes

- O `Makefile` compila apenas o `testbench.v`, que inclui os mÃ³dulos da pasta `fonte/`.
- Os arquivos gerados (`output` e `.vcd`) sÃ£o salvos dentro da pasta `build/`.

---

Feito por Renan ðŸ˜¸
