set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {paridade_herarquico.vo paridade_herarquico_v.sdo}}
	{{"Fast Model"} {paridade_herarquico_fast.vo paridade_herarquico_v_fast.sdo}}
}
