具快速動態響應之非線性數位控制 DC-DC 轉換器 
矽智財研究與設計(I) 
 
計畫編號：NSC 98-2221-E-006-185 
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日 
主持人：蔡建泓 成功大學電機工程系教授 
 
一、 中文摘要 
在先進 CMOS 製程技術快速進步下，SoC
已成為新世代可攜式 3C 電子產品最重要核心
零組件。間接也促成電池、直流電源轉換、與
SoC 的技術整合需求潮流。 
數位直流-直流電源轉換矽智財於 SoC 晶
片內具有許多優點:可降低 SoC 晶片之 power
與 ground 接腳數，可以直接提供較晶片外部
獨立且乾淨之電源給晶片內部使用，不過數位
補償器在傳統設計方法中，皆為使用針對類比
Power-stage 做補償，得到類比補償器(s-domain)
後，再經由 s 轉 z 的方式得到數位補償器
(z-domain)，然而並無深入探討在轉換過程中
可能產生的失真效果。然而近年來已有研究團
隊開始針對數位補償器做更深入的探討
[5-6]，其中更能夠掌握其數位補償器對於整體
數位電源管理 IC 的影響。 
因此，本計畫擬以直接數位設計法，研究
並設計製作數位控制器。功率級採用降壓型轉
換器架構。控制器則採用內含 A/D 轉換器、電
壓迴路數位 PID 補償器、及數位脈波位置調
變。結合兩者，將可大幅減少 SoC 系統應用所
需外接零件個數與晶片接腳數，且開發全數位
電源控管矽智材提供 SoC 內建整合。執行成果
將可與萌芽成長中的數位智慧型電源控管潮
流順利接軌。 
英文摘要 
This project presents a direct digital 
algorithm for digital PID-controlled 
switched-mode power supplies (SMPS). The 
crossover frequency and phase margin of the 
closed-loop system can be set using the proposed 
approach. The algorithm determines the PID 
controller parameters, and in the proposed 
procedure is clearly. The algorithm also takes 
into account the integral gain to prevent 
limit-cycle oscillation (LCO). Experimental 
results demonstrate that the proposed algorithm 
is suitable for voltage-mode CCM buck 
converter. 
 
二、 計畫的緣由與目的 
近年來，數位控制的 switching-mode 
power supplies (SMPS) 在學術界被廣泛研
究。相較於傳統 SMPS 採類比控制而言，數位
控制的優勢包括(1)使用數位補償器，不需外接
類比補償電路元件；(2)數位設計之抗雜訊能力
佳，且無類比設計特性變異問題；(3)在數位
EDA 環境下，移植或改變控制器實現簡單快
速；(4)易於實現複雜的控制機制，並適合與其
他數位設計共同整合於系統晶片(SoC)。為了
到達需求的閉迴路動態響應特性，SMPS 的數
位補償器設計是最重要的探討問題。目前數位
補償器設計方法上包括 (1)數位再設計法 
(Digital redesign)與(2)直接數位設計法。 
在數位再設計法中，類似的文獻已在[4-7]
中被提及。圖 1 為在 s-domain 下數位控制
SMPS 之系統架構圖，Gvd(s) 為連續時間之
SMPS 功率級開迴路 control-to-output 轉換函
數，Gcd(s)為類比補償器之轉換函數，Gcd(z)為
Vref
Q1
Q2
L
C
VoRloadVg
Digital PID 
Compensator
RESR
RL
dc[n] Ve[n]
A/D
D1(t)
DPWM
D2(t)
-4~+48  
圖三、數位控制降壓型 DC - DC 轉換器 
三、 研究方法及成果 
圖三顯示了數位控制降壓型 DC - DC 轉
換器。數位補償器根據其 A/D converter 的輸
出數位誤差訊號 Ve[n]來計算導通週期訊號。
由於 A/D converter 其輸出 bit 數量小，故可使
用查找法 look-up-table（LUT）數位補償器來
簡化其硬體實現。 
因此，根據圖二，其數位控制 SMPS 之閉
迴路轉換函數可以表示為 
( ) ( ) ( )vd cdT z G z G z                 (1) 
其中 Gvd(z) 為功率級 Power-stage 之
control-to-output 轉換函數 [9]。Phase Margin
與 crossover frequency (範例: 閉迴路頻率響應)
呈現於圖四中。 
Crossover Frequency
( )
cvd f
G z
( )T z
( )vdG z
( ) ( )
c cvd f cd f
G z G z
 
圖四、開迴路 Gvd(z)與閉迴路 T(z)頻率響應圖 
從圖四中，可以寫出下列兩個相關式 
( ) 1 ( ) ( )
c c cf vd f cd f
T z G z G z               (2) 
( ) 180 ( ) ( )
c c cf vd f cd f
T z PM G z G z       (3) 
其 中 fc 為 表 示 閉 迴 路 crossover 
frequency。數位補償器可以被表示為直接數位
演算法。普遍的二階數位補償器 Gcd(z)為 
1
( )
1
cd p i d
z z
G z K K K
z z

  

     (4) 
其中 Ki、Kp 以及 Kd 為積分常數、比例常
數以及微分常數。式 (4)為所謂的 parallel 
form，其中可以改寫為 direct form 如式(5) 
2
2
( )
( )cd
k z az b
G z
z z
 


              (5) 
其中常數 k、a 與 b 為未知數。從式(5)中，
其數位補償器不只可以產生實數零點，也可以
產生共軛零點。從式(4)與式(5)中，其參數 Ki、
Kp 以及 Kd 可以被表示為 
2
p
i
d
K k b
K k k a k b
K k a k b
 
    
     
                 (6) 
然而，在量化的過程中，數位控制系統可
能會產生 LCO 情況，此情況於文獻 [6, 15]中
被提及。為了避免 LCO 情況，其控制常數 Ki
必頇介於 0 與 1 之間，其滿足情況為 
DPWM
i
ADC
m q
K
Vq

                     (7) 
其中 qDPWM 為 DPWM 之解析度，VqADC
為 A/D converter 之解析度。常數 m 為 qDPWM
在一個 A/D converter 之 zero error bin 的數量，
其表示為 
/floor
(0)
A D
DPWM vd
q
m
q G
 
  
 
            (8) 
floor[.]為取其整數之最大值，Gvd(0)為功
率級之直流增益。此外，參數 Ki、Kp 以及 Kd
必頇為正數。常數 k、a 與 b 的穩定條件如下
式 
(a) Ki = 0.005 (b) Ki = 0.02
(c) Ki = 0.05 (d) Ki = 0.09
Ch 2
Ch 4
Ch 2
Ch 4
Ch 2
Ch 4
Ch 2
Ch 4
 
圖七、量測結果 
本計畫使用 FPGA 開發板建立量測環境，
其量測情況為輸出電流由 300 mA 改變至 500 
mA。 
圖七為量測結果。由圖七(a)中，其 Dch 值
過小，所以其在輸出電流改變後，導通週期改
變過慢，而使得其電感產生之電流能量無法快
速的滿足輸出電流，而使得其 Recover time 必
頇耗費更多的時間。而圖七(d)中，其 Dch 值過
大，所以其在輸出電流改變後，導通週期改變
過外，而使得其電感產生之電流能量超過輸出
電流，而使得其 Recover time 必頇耗費更多的
時間在降低電感產生之電流能量。其不同 Dch
下之 Recover time 如表三所示。 
 
圖八、人機介面 GUI 
本計畫在驗證其直接數位設計法之正確
性後，亦建構一個方便使用之人機介面GUI(圖
八)。其功能有 
1. 可依照設計規格輸入參數(ex. Vin) 
2. 依照其輸入規格參數產生數位補償器
(直接數位設計法) 
3. 繪出開迴路頻率響應圖、閉迴路頻率響
應圖 
4. 產生 FPGA 開發板所需之數位補償器 
Verilog Code 
由此人機介面 GUI，將可縮減其數位控制
SMPS 之數位補償器所需設計時間。 
 
四、 結論與討論 
本研究計畫擬藉由數位化電源轉換器之
數位補償器設計方法以及人機介面 GUI 之建
構，完成數位補償器設計方法之完整性以及方
便性，並且利用 FPGA 平台驗證實現，未來將
提供整合於系統晶片之電源轉換器矽智財。在
本計畫中，著重在系統化的設計方式與數位化
電源轉換器所需之數位控制器實現，因此為了
加速系統整合，搭配使用 Matlab/Simulink 提
供的工具盒 (Link for Modelsim)，以及人機介
面 GUI，提升晶片系統模擬驗證流程及環境建
立之完整性，對於數位化電源也能提供相當的
幫助。 
表三、不同 Ki 之 Recover time 
 
五、參考文獻 
[1] B. J. Patella, et al., "High-frequency digital PWM 
controller IC for DC-DC converters," IEEE Trans. 
Power Electronics, vol. 18, pp. 438-446, 2003. 
[2] T.-H. Hsia, et al., "Digital compensation of a 
high-frequency voltage - mode DC-DC converter," in 
Ki Dch Unit 
Recover 
time 
0.005 0.0002 μs 212 
0.02 0.0008 μs 49 
0.05 0.002 μs 40 
0.09 0.0036 μs 70 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                    日期：99年 7 月 21 日 
                                 
一、參加會議經過 
本次所要參加的會議是 6/21~6/23 在中國上海舉辦的 International Conference on Green 
Circuits and Systems (ICGCS 2010)。本研討會強調，近年來地球暖化和氣候的變遷已經
對人類的生活造成很大的影響，在電路及系統方面所要面臨的挑戰為如何設計出消耗
更少能源的電路系統，減少二氧化碳的排出，減緩地球的溫室效應。很榮幸學生的論
文能被接受和口頭發表。 
6/21 當日早上先到高雄小港國際機場搭乘港龍航空 KA433 班機到香港，接著轉機到
上海，到飯店後與同實驗室學妹葉純綺會合，隔日 6/22 早上到達 ICGCS 2010 的會場
Regal Shanghai East Asia Hotel 報到，並聽了來自各國學者及研究人員的演講，其中有
許多不錯的創意，都令人激賞。晚上則回飯店為隔天早上的報告做準備。 
6/23 早上 8:30 我到達我所發表的 Session: Low Power Analog Circuits，學生是第三位上
台報告的學生，雖然感覺緊張，但學生依然全力以赴，報告完後 Session chair 及聽講者
計畫編號 
NSC 98-2221-E-006-185 
計畫名稱 具快速動態響應之非線性數位控制 DC-DC 轉換器矽智財研究與設計
(I) 
出國人員
姓名 
王家輝 
服務機構
及職稱 
成功大學電機工程所兼任助理 
會議時間 
 2010年 6月 21 
日至 2010年 6月
23 日 
會議地點 
中國/上海 
會議名稱 
(中文)綠色能源電路與系統之國際研討會 
(英文) International Conference on Green Circuits and Systems 
發表論文
題目 
(中文) 低電壓與低靜態電流之快速暫態響應低壓降線性穩壓器 
(英文) A Low Voltage and Low Ground Current Low-Dropout Regulator 
with Transient Enhanced Circuit for SoC 
2. 會議光碟一片(包含所有錄取之論文電子檔)。 
六、其他 
會場照片一張 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：蔡建泓 計畫編號：98-2221-E-006-185- 
計畫名稱：具快速動態響應之非線性數位控制 DC-DC 轉換器矽智財研究與設計(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 1 100%  
研究報告/技術報告 1 1 100%  
研討會論文 2 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 2 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
