{"patent_id": "10-2024-0094839", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0023270", "출원번호": "10-2024-0094839", "발명의 명칭": "인-스토리지 머신 러닝 연산들", "출원인": "삼성전자주식회사", "발명자": "김재윤"}}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 영구 메모리; 및 제어 및 추론 회로를 포함하고, 상기 제1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 제어 및 추론 회로는 산술 연산들을 수행하도록 구성된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 시스템은, 인터페이스 회로;제2 영구 메모리; 및제2 영구 메모리 컨트롤러를 더 포함하고, 상기 제2 영구 메모리는 상기 제2 영구 메모리 컨트롤러에 연결되고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리 컨트롤러는 상기 인터페이스 회로에 연결된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서, 인터페이스 회로를 더 포함하고, 상기 인터페이스 회로는 직렬 인터페이스를 포함하고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서, 인터페이스 회로; 제2 영구 메모리; 및 제2 영구 메모리 컨트롤러를 더 포함하고, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 인터페이스 회로는 직렬 인터페이스를 포함하고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리는 상기 인터페이스 회로에 연결된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서, 공개특허 10-2025-0023270-3-제2 영구 메모리; 및 제2 영구 메모리 컨트롤러를 더 포함하고, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 제1 영구 메모리는 플래시 메모리를 포함하고, 상기 제2 영구 메모리는 플래시 메모리를 포함하고, 상기 제1 영구 메모리 컨트롤러는 제1 플래시 메모리 컨트롤러를 포함하고, 상기 제2 영구 메모리 컨트롤러는 제2 플래시 메모리 컨트롤러를 포함하는 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서, 상기 광대역 데이터 연결은 직렬 연결을 포함하는 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서, 제1 인터페이스 회로; 및 AI(artificial intelligence) 가속기를 더 포함하고, 상기 AI 가속기는 AI 프로세싱 회로 및 제2 인터페이스 회로를 포함하고, 상기 제1 인터페이스 회로는 상기 제2 인터페이스 회로에 연결되고, 상기 AI 가속기는 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로의 도움을 받아, 신경망의 추론 연산들을수행하도록 구성된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서, 제1 인터페이스 회로; 및 상기 제1 인터페이스 회로에 연결된 AI 가속기를 더 포함하고, 상기 AI 가속기는 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로의 도움을 받아, 신경망의 추론 연산들을수행하도록 구성되고, 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로는 프루닝, 희소화, 압축, 양자화 및 근사화로 구성된 그룹으로부터 선택된 연산을 수행하도록 구성된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부인 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 항에 있어서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 제1 반도체 다이 및 상기 제2 반도체 다이는 다이들의 스택의 일부인 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "공개특허 10-2025-0023270-4-제1 항에 있어서,RAM(random access memory)를 포함하고, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 RAM은 제3 반도체 다이의 일부이고, 상기 제1 반도체 다이, 상기 제2 반도체 다이 및 상기 제3 반도체 다이는 다이들의 스택의 일부인 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1 항에 있어서, RAM을 포함하고, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 RAM은 제3 반도체 다이의 일부이고, 상기 제1 반도체 다이는 상기 제2 반도체 다이 및 상기 제3 반도체 다이 상에 적층된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1 항에 있어서, RAM을 포함하고, 상기 제어 및 추론 회로는 영구 메모리 컨트롤러 및 곱셈-누적 회로를 포함하고, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 영구 메모리 컨트롤러는 제2 반도체 다이의 일부이고, 상기 곱셈-누적 회로는 제3 반도체 다이의 일부이고, 상기 RAM은 제4 반도체 다이의 일부이고, 상기 제1 반도체 다이는 상기 제2 반도체 다이, 상기 제3 반도체 다이 및 상기 제4 반도체 다이 상에 적층된 시스템."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "신경망의 추론 연산을 수행하는 단계를 포함하고, 상기 수행은,영구 메모리로부터 RAM으로 가중치를 독출하는 단계; 제1 곱을 형성하기 위해 상기 가중치를 입력 특징 맵의 요소에 곱하는 단계; 및상기 제1 곱에 기초하여 활성화(activation)를 계산하는 단계를 포함하고, 상기 영구 메모리로부터 상기 RAM으로 상기 가중치를 독출하는 단계는, 상기 영구 메모리로부터 상기 RAM으로광대역 데이터 연결을 통해 상기 가중치를 독출하는 단계를 포함하는 방법."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14 항에 있어서, 상기 RAM에 상기 활성화를 저장하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "공개특허 10-2025-0023270-5-제14 항에 있어서, 상기 추론 연산의 상기 수행은, 시스템에서 상기 추론 연산을 수행하는 단계를 포함하고, 상기 시스템은 상기 영구 메모리 및 제어 및 추론 회로를 포함하고, 상기 제어 및 추론 회로는 상기 광대역 데이터 연결에 의해 상기 영구 메모리에 연결되고, 상기 제어 및 추론 회로는 영구 메모리 컨트롤러 및 곱셈-누적 회로를 포함하는 방법."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "장치로서,커넥터;제1 영구 메모리; 및 제어 및 추론 회로를 포함하고, 상기 제1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 커넥터는 상기 장치를 모바일 컴퓨팅 장치에 연결하기에 적합한 장치."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17 항에 있어서, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 장치는, 인터페이스 회로;제2 영구 메모리; 및 제2 영구 메모리 컨트롤러를 포함하고, 상기 제2 영구 메모리는 상기 제2 영구 메모리 컨트롤러에 연결되고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리 컨트롤러는 상기 인터페이스 회로에 연결된 장치."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17 항에 있어서, 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로는 프루닝(pruning), 희소화(sparsity), 압축(compression),양자화(quantization) 및 근사화(approximation)로 구성된 그룹으로부터 선택된 연산을 수행하도록 구성된장치."}
{"patent_id": "10-2024-0094839", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17 항에 있어서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부인 장치."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인-스토리지 머신 러닝 연산들을 위한 시스템 및 방법이 개시된다. 시스템은 제1 영구 메모리, 및 제어 및 추론 회로를 포함한다. 상기 제1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 제어 및 추론 회로는 산술 연산들을 수행하도록 구성된다."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시에 따른 실시예들의 하나 이상의 양상들은 머신 러닝에 관한 것으로서, 보다 구체적으로는 인-스토리지 추론을 위한 시스템 및 방법에 관한 것이다."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "머신 러닝(machine learning)은 다양한 분류 및 생성 동작들에 유용할 수 있다. 대규모 머신 러닝 모델들에서의 추론 연산들(inference operations)은 상당한 양의 데이터와 상당한 프로세싱 리소스들을 사용할 수 있다. 본 개시의 양상들은 이러한 일반적인 기술 환경과 관련있다."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "일부 예시적인 실시예들은 머신 러닝 모델들에서 추론 능력을 향상시키는 장치, 시스템 및 방법을 제공할 수 있 다."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 실시예들에 따르면, 제1 영구 메모리, 및 제어 및 추론 회로를 포함하는 시스템이 제공된다. 상기 제 1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 제어 및 추론 회로는 산 술 연산들을 수행하도록 구성된다. 일부 실시예들에서, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 시스템은 인터페이 스 회로, 제2 영구 메모리 및 제2 영구 메모리 컨트롤러를 더 포함한다. 상기 제2 영구 메모리는 상기 제2 영구 메모리 컨트롤러에 연결되고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모 리 컨트롤러는 상기 인터페이스 회로에 연결된다. 일부 실시예들에서, 상기 시스템은 인터페이스 회로를 더 포함하고, 상기 인터페이스 회로는 직렬 인터페이스를 포함하고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결된다. 일부 실시예들에서, 상기 시스템은 인터페이스 회로, 제2 영구 메모리 및 제2 영구 메모리 컨트롤러를 포함한다. 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 인터페이스 회로는 직렬 인터 페이스를 포함하고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리는 상기 인터페이스 회로에 연결된다. 일부 실시예들에서, 상기 시스템은 제2 영구 메모리 및 제2 영구 메모리 컨트롤러를 더 포함한다. 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 제1 영구 메모리는 플래시 메모리를 포함하고, 상기 제2 영구 메모리는 플래시 메모리를 포함하고, 상기 제1 영구 메모리 컨트롤러는 제1 플래시 메모리 컨트롤러를 포함하고, 상기 제2 영구 메모리 컨트롤러는 제2 플래시 메모리 컨트롤러를 포함한다. 일부 실시예들에서, 상기 광대역 데이터 연결은 직렬 연결을 포함한다. 일부 실시예들에서, 상기 시스템은 제1 인터페이스 회로 및 AI(artificial intelligence) 가속기를 더 포함한다. 상기 AI 가속기는 AI 프로세싱 회로 및 제2 인터페이스 회로를 포함한다. 상기 제1 인터페이스 회로 는 상기 제2 인터페이스 회로에 연결된다. 상기 AI 가속기는 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로 의 도움을 받아, 신경망의 추론 연산들을 수행하도록 구성된다. 일부 실시예들에서, 상기 시스템은 제1 인터페이스 회로 및 상기 제1 인터페이스 회로에 연결된 AI 가속기를 더 포함한다. 상기 AI 가속기는 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로의 도움을 받아, 신경망의 추론 연산들을 수행하도록 구성된다. 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로는 프루닝(pruning), 희소화 (sparsity), 압축(compression), 양자화(quantization) 및 근사화(approximation)로 구성된 그룹으로부터 선택 된 연산을 수행하도록 구성된다. 일부 실시예들에서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도 체 다이의 일부이다. 일부 실시예들에서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도 체 다이의 일부이고, 상기 제1 반도체 다이 및 상기 제2 반도체 다이는 다이들의 스택의 일부이다. 일부 실시예들에서, 상기 시스템은 RAM(random access memory)을 포함한다. 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 RAM은 제3 반도체 다이의 일부이고, 상기 제1 반도체 다이, 상기 제2 반도체 다이 및 상기 제3 반도체 다이는 다이들의 스택의 일부이다. 일부 실시예들에서, 상기 시스템은 RAM을 포함한다. 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 RAM은 제3 반도체 다이의 일부이고, 상기 제1 반도체 다이는 상기 제2 반도체 다이 및 상기 제3 반도체 다이 상에 적층된다. 일부 실시예들에서, 상기 시스템은 RAM을 포함한다. 상기 제어 및 추론 회로는 영구 메모리 컨트롤러 및 곱셈- 누적 회로를 포함한다. 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 영구 메모리 컨트롤러는 제2 반도체 다이의 일부이고, 상기 곱셈-누적 회로는 제3 반도체 다이의 일부이고, 상기 RAM은 제4 반도체 다이의 일부이고, 상기 제1 반도체 다이는 상기 제2 반도체 다이, 상기 제3 반도체 다이 및 상기 제4 반도체 다이 상에 적층된다. 본 개시의 일 실시예에 따르면, 신경망의 추론 연산을 수행하는 단계를 포함하는 방법이 제공된다. 상기 수행은 영구 메모리로부터 RAM으로 가중치를 독출하는 단계, 제1 곱을 형성하기 위해 상기 가중치를 입력 특징 맵의 요 소에 곱하는 단계, 상기 제1 곱에 기초하여 활성화(activation)를 계산하는 단계를 포함한다. 상기 영구 메모리 로부터 상기 RAM으로 상기 가중치를 독출하는 단계는, 상기 영구 메모리로부터 상기 RAM으로 광대역 데이터 연 결을 통해 상기 가중치를 독출하는 단계를 포함한다. 일부 실시예들에서, 상기 방법은 상기 활성화를 상기 RAM에 저장하는 단계를 더 포함한다. 일부 실시예들에서, 상기 추론 연산을 수행하는 단계는, 상기 영구 메모리, 및 제어 및 추론 회로를 포함하는 시스템에서 상기 추론 연산을 수행하는 단계를 포함한다. 상기 제어 및 추론 회로는 상기 광대역 데이터 연결에 의해 상기 영구 메모리에 연결된다. 상기 제어 및 추론 회로는 영구 메모리 컨트롤러 및 곱셈-누적 회로를 포함 한다. 본 개시의 일 실시예에 따르면, 커넥터, 제1 영구 메모리, 및 제어 및 추론 회로를 포함하는 장치가 제공된다. 상기 제1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 커넥터는 상기 장치를 모바일 컴퓨팅 장치에 연결하기에 적합하다. 일부 실시예들에서, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함한다. 상기 장치는 인터페이스 회로, 제2 영구 메모리 및 제2 영구 메모리 컨트롤러를 더 포함한다. 상기 제2 영구 메모리는 상기 제2 영구 메 모리 컨트롤러에 연결되고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리 컨트롤러는 상기 인터페이스 회로에 연결된다. 일부 실시예들에서, 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로는 프루닝, 희소화, 압축, 양자화 및 근 사화로 구성된 그룹으로부터 선택된 연산을 수행하도록 구성된다. 일부 실시예들에서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도 체 다이의 일부이다."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시예들에 따른 장치, 시스템 및 방법은 머신 러닝 연산들(예를 들어, 신경망 추론 연산들)을 수행 하는 영구 스토리지 장치를 포함하거나 이용할 수 있다. 상기 영구 스토리지 장치에 기초하여 머신 러닝 모델들 에서 추론 능력을 향상시킬 수 있다."}
{"patent_id": "10-2024-0094839", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "첨부된 도면들과 관련하여 아래에 개시된 상세한 설명은 본 개시에 따라 제공되는 인-스토리지 추론(in-storage inference)을 위한 시스템 및 방법의 예시적인 실시예들의 설명으로서 의도된 것이고, 본 개시가 구성되거나 활 용될 수 있는 유일한 형태들을 나타내는 것으로 의도된 것이 아니다. 설명은 예시된 실시예들과 관련하여 본 개 시의 특징들을 개시한다. 그러나 본 개시의 범위 내에 포함되도록 의도된 다른 실시예들에 의해서도 동일하거나 동등한 기능들 및 구조들이 달성될 수 있다는 것이 이해되어야 한다. 본 개시의 다른 곳에서 표시된 바와 같이, 유사한 요소 번호들은 유사한 요소들 또는 특징들을 나타내도록 의도된다. 신경망 추론 연산들과 같은 머신 러닝 연산들은 입력 특징 맵의 가중치들 및 요소들의 곱들을 계산하는 것을 포 함할 수 있다. 대규모 신경망에서, 다수의 그러한 곱들이 각 추론 연산에 대해 또는 신경망의 각 레이어에 대해 계산될 수 있다. 가중치들은 영구 스토리지 장치에 저장될 수 있다(더 상세하게 후술된다.). 영구 스토리지 장 치는 호스트에 연결될 수 있다. 호스트는 프로세싱 회로(예를 들어, CPU(central processing unit) 및 메인 메 모리 또는 시스템 메모리)를 포함할 수 있다. 연산에서, 호스트는 입력으로서 입력 특징 맵의 요소들을 수신하 거나 호스트(예를 들어, 호스트의 프로세싱 회로)는 하나의 레이어에 대한 출력 특징 맵을 계산할 수 있고, 다 음 레이어에 대한 입력 특징 맵의 요소들은 계산된 출력 특징 맵의 요소들일 수 있다. 호스트는 영구 스토리지로부터 시스템 메모리로 가중치들을 독출할 수 있고, 호스트의 프로세싱 회로는 가중치 들 및 입력 특징 맵의 요소들의 곱들의 계산들을 수행할 수 있다. 이 프로세스는 신경망의 잠재적으로 많은 레 이어들 각각에 대해 반복될 수 있다. 영구 스토리지로부터 가중치들을 독출하는 프로세스는 상당한 양의 전력을 소비할 수 있고, 또한 호스트와 영구 스토리지 장치 사이의 연결의 유한한 지연 시간 및 대역폭으로 인해 상당한 양의 지연을 초래할 수 있다. 또한 호스트에서 가중치들을 계산하는 것은 프로세싱 회로 내 및 시스템 메모리 내의 전력을 소비할 수 있고, 호스트 에서 가중치들을 계산하는 것은 다른 프로세싱 작업들에 사용될 수 있는 프로세싱 회로와 메모리의 사이클들을 소모할 수 있다. 따라서 호스트의 프로세싱 회로와 호스트의 시스템 메모리의 이러한 사용은 시스템 성능의 저 하를 초래할 수 있다. 따라서 일부 실시예들에서, 머신 러닝 연산들(예를 들어, 신경망 추론 연산들) 은 영구 스토리지 장치에서 수행 될 수 있다. 신경망의 추론 연산은 (i) 가중치들 및 (ii) 입력 특징 맵의 요소들의 곱들을 계산하는 것, 그러한 곱들을 합산하는 것 및 그러한 합들에 기초하여 활성화 함수(activation function)를 계산하는 것을 포함할 수 있다. 일부 실시예들에서, 신경망의 레이어에 대한 가중치들 또는 전체 신경망에 대한 모든 가중치들은 영구 스 토리지 장치의 영구 메모리에 저장될 수 있다. 영구 스토리지 장치는 또한 신경망 추론 연산들을 수행하기 위한 전용 회로를 가질 수 있다. 예를 들어, 영구 스토리지 장치는 (가중치들을 저장할 수 있는) 영구 메모리, RAM(random-access memory)(예를 들어, SRAM) 및 곱셈-누적(multiply-accumulate) 회로를 포함할 수 있다. 연산에서, 영구 스토리지 장치는 (예 를 들어, 영구 스토리지 장치에 연결된 호스트로부터 또는 영구 스토리지 장치에 연결된 AI 가속기로부터) 입력 특징 맵의 요소들을 수신할 수 있고, 영구 스토리지 장치는 RAM에 입력 특징 맵의 이러한 요소들을 저장할 수 있다. 그 다음에, 영구 스토리지 장치는 (영구 메모리에 저장된 가중치들 및 곱셈-누적 회로의 프로세싱 능력들 을 사용하여) 출력 값(예를 들어, 가중치들과 입력 특징 맵의 요소들의 곱들의 합들 또는 그러한 곱들의 합에 대해 활성화 함수를 평가한 결과들인 활성화 값)을 계산할 수 있고, 출력 값을 (예를 들어, 호스트 또는 AI 가 속기로) 반환할 수 있다. 일부 실시예들에서, 영구 스토리지 장치는 동글(dongle)의 폼 팩터를 가질 수 있고, 휴대용 컴퓨팅 장치의 신경망 추론 능력들을 향상시키기 위해 휴대용 컴퓨팅 장치에 연결되도록 구성될 수 있다. 도 1a는 본 개시의 일부 실시예들에 따라, 서버로서 지칭될 수 있는 시스템을 나타내는 블록도이다. 도 1a 를 참조하면, 서버는 호스트 장치(또는 간단히 “호스트”) 및 스토리지 장치(영구 스토리지 장 치일 수 있음.)를 포함할 수 있다. 일부 실시예들에서, 호스트 장치는 영구 스토리지 장치와 함 께 수용될 수 있고(may be housed), 다른 실시예들에서, 호스트 장치는 영구 스토리지 장치와 분리될 수 있다. 호스트 장치는 예를 들어, PC(personal computer), 휴대용 전자 장치, 랩톱 컴퓨터 등과 같은 영 구 스토리지 장치에 연결된 임의의 적합한 컴퓨팅 장치를 포함할 수 있다. 호스트 장치는 호스트 인터페이스를 통해 영구 스토리지 장치에 연결될 수 있다. 호스트 장치 는 호스트 인터페이스를 통해 영구 스토리지 장치로 데이터 요청 명령들 또는 입출력(IO) 명령 들(예를 들어, 독출 또는 기입 명령들)을 발행할 수 있고, 호스트 인터페이스를 통해 영구 스토리지 장치 로부터 응답들을 수신할 수 있다. 호스트 장치는 호스트 프로세서 및 호스트 메모리를 포함할 수 있다. 호스트 프로세서는 예를 들어, 호스트 장치의 범용 프로세서 또는 CPU 코어와 같은 프로세싱 회로일 수 있다(더 상세하게 후 술된다.). 호스트 프로세서는 어드레스 버스, 제어 버스, 데이터 버스 등을 통해 다른 구성요소들에 연결될 수 있다. 호스트 메모리는 호스트 장치의 고성능 메인 메모리(예를 들어, 주 메모리)로 간주될 수 있다. 예를 들어 일부 실시예들에서, 호스트 메모리는 예를 들어 DRAM과 같은 휘발성 메모리를 포함할 수 있다(또는 휘발성 메모리일 수 있다.). 그러나 본 개시가 이에 제한되는 것은 아니며, 호스트 메모리는 통상의 기술 자에게 공지된 바와 같이 호스트 장치를 대체하는 임의의 적합한 고성능 메인 메모리(예를 들어, 주 메모 리)를 포함할 수 있다(또는 메인 메모리일 수 있다.). 예를 들어 다른 실시예들에서, 호스트 메모리는 NAND 플래시 메모리, PCM(phase change memory), 저항성 RAM, 스핀-전달 토크 RAM(STTRAM), PCM 기술 또는 멤 리스터 기반의 임의의 적합한 메모리, 또는 저항성 RAM(ReRAM)과 같은 상대적으로 고성능의 비휘발성 메모리일 수 있고 예를 들어, 칼코겐화합물(chalcogenides) 등을 포함할 수 있다. 영구 스토리지 장치는 호스트 장치에 의해 액세스가능한 데이터를 영구적으로 저장할 수 있는 보조 메모리로서 동작할 수 있다. 이러한 맥락에서, 영구 스토리지 장치는 호스트 메모리의 고성능 메모리 와 비교하여 상대적으로 느린 메모리를 포함할 수 있다. 예를 들어 일부 실시예들에서, 영구 스토리지 장치는 예를 들어 SSD(solid-state drive)와 같은, 호스트 장치의 보조 메모리일 수 있다. 그러나 본 개시가 이에 제한되는 것은 아니며, 다른 실시예들에서 스토리 지 장치는 예를 들어 자기 스토리지 장치(예를 들어 하드 디스크 드라이브(HDD) 등), 광학 스토리지 장치 (예를 들어, 블루레이 디스크 드라이브, 콤팩트 디스크(CD) 드라이브, DVD 드라이브 등), 다른 유형의 플래시 메모리 장치들(예를 들어 USB(Universal Serial Bus) 플래시 드라이브 등) 등과 같은 임의의 적합한 스토리지 장치를 포함할 수 있다(또는 임의의 적합한 스토리지 장치일 수 있다.) 다양한 실시예들에서, 영구 스토리지 장치는 대형 폼 팩터 표준(예를 들어 3.5인치 하드 드라이브 폼 팩터), 소형 폼 팩터 표준(예를 들어 2.5인치 하드 드라이브 폼 팩터), M.2 폼 팩터, E1.S 폼 팩터 등을 준수할 수 있다. 다른 실시예들에서, 영구 스토리지 장치는 이러한 폼 팩터들의 임의의 적합하거나 바람직한 파생 형을 준수할 수 있다. 편의상, 영구 스토리지 장치는 SSD의 맥락에서 설명될 수 있지만, 본 개시가 이에 제한되는 것은 아니다. 영구 스토리지 장치는 호스트 인터페이스를 통해 호스트 장치에 통신가능하게 연결될 수 있다. 호스트 인터페이스는 호스트 장치와 영구 스토리지 장치 사이의 통신들을 (예를 들어, 커넥터 및 프로토콜을 사용하여) 용이하게 할 수 있다. 일부 실시예들에서, 호스트 인터페이스는 호스트 장치 와 영구 스토리지 장치 사이에서 예를 들어, 스토리지 요청들(또는 “명령들”) 및 응답들(예를 들어, 명령 응답들)의 교환을 용이하게 할 수 있다. 일부 실시예들에서 호스트 인터페이스는 영구 스토리 지 장치에 의해 호스트 장치의 호스트 메모리로 또는 호스트 메모리로부터 데이터 전송들 을 용이하게 할 수 있다. 예를 들어 다양한 실시예들에서, 호스트 인터페이스(예를 들어, 커넥터 및 그것의 프로토콜)는 SCSI(Small Computer System Interface), NVMe(Non Volatile Memory Express), PCIe(Peripheral Component Interconnect Express), RDMA(remote direct memory access) over Ethernet, SATA(Serial Advanced Technology Attachment), 파이버 채널, SAS(Serial Attached SCSI), NVMe-oF(NVMe over Fabric) 등을 포함할 수 있다(또는 부합할 수 있다.). 다른 실시예들에서 호스트 인터페이스(예를 들어, 커넥터 및 그것의 프로토콜)는 예를들어, 이더넷, USB 등과 같은 다양한 범용 인터페이스들을 포함할 수 있다(또는 부합할 수 있다.). 일부 실시예들에서, 영구 스토리지 장치는 영구 메모리 컨트롤러(또는 스토리지 컨트롤러), 스토리지 메모리(버퍼로 지칭될 수 있다.), 비휘발성 메모리(NVM) 및 스토리지 인터페이스를 포함할 수 있다. 스토리지 메모리는 영구 스토리지 장치의 고성능 메모리일 수 있고, 예를 들어, DRAM과 같은 휘발성 메모리를 포함할 수 있지만(또는 휘발성 메모리일 수 있지만), 본 개시가 이에 제한되는 것은 아니고, 스토리지 메모리는 예를 들어, 임의의 적절한 종류의 고성능의 휘발성 또는 비휘발성 메모리일 수 있다. 비휘발성 메모리는 예를 들어, 호스트 장치로부터 수신된 데이터를 영구적으로 저장할 수 있다. 비휘 발성 메모리는 예를 들어, NAND 플래시 메모리를 포함할 수 있으나, 본 개시가 이에 제한되지는 않으며, 비휘발성 메모리는 영구 스토리지 장치(예를 들어, 자기 디스크, 테이프, 광 디스크 등)의 구현에 따 라 데이터를 영구적으로 저장하기 위한 임의의 적절한 종류의 메모리를 포함할 수 있다. 영구 메모리 컨트롤러는 스토리지 인터페이스를 통해 비휘발성 메모리에 연결될 수 있다. SSD의 맥락에서, 스토리지 인터페이스는 플래시 채널로 지칭될 수 있고, 비휘발성 메모리(예를 들어 NAND 플래시 메모리)가 프로세싱 구성요소(예를 들어, 영구 메모리 컨트롤러) 또는 다른 장치와 통신할 수 있는 인터페이스일 수 있다. 리셋, 기입 인에이블, 제어 신호들, 클럭 신호들 등과 같은 명령들은 스토리지 인터페이 스를 통해 전송될 수 있다. 일부 실시예들에서, 소프트웨어 인터페이스는 스토리지 인터페이스의 동작들을 테스트하거나 검증하는데 사용될 수 있는 하드웨어 요소와 조합하여 사용될 수 있다. 소프트웨어는 스토리지 인터페이스를 통해 비 휘발성 메모리로부터 데이터를 독출하거나 비휘발성 메모리에 데이터를 기입하는데 사용될 수 있다. 일부 실시예들에서, 소프트웨어는 (예를 들어, 기입, 소거 및 독출 동작들을 제어하기 위한) 하드웨어 요소들로 다운로드될 수 있는 펌웨어를 포함할 수 있다. 영구 메모리 컨트롤러(프로세싱 회로일 수 있다(더 상세하게 후술된다).)는 호스트 인터페이스에 연 결될 수 있고, 예를 들어 호스트 인터페이스를 통해 시그널링을 관리할 수 있다. 일부 실시예들에서 영구 메모리 컨트롤러는 호스트 인터페이스의 물리적 커넥터를 관리하기 위한 관련 소프트웨어 레이어(예 를 들어, 호스트 인터페이스 레이어)를 포함할 수 있다. 영구 메모리 컨트롤러는 예를 들어, 호스트 인터 페이스를 통해 호스트 장치로부터 수신된 입력 또는 출력 요청들에 응답할 수 있다. 또한 영구 메모 리 컨트롤러는 예를 들어 비휘발성 메모리로 및 비휘발성 메모리로부터의 액세스를 제어 및 제 공하기 위해 스토리지 인터페이스를 관리할 수 있다. 예를 들어, 영구 메모리 컨트롤러는 호스트 장치 및 비휘발성 메모리와의 인터페이싱을 위해 임 베딩된 적어도 하나의 프로세싱 구성요소를 포함할 수 있다. 프로세싱 구성요소는 데이터 액세스 명령어들에 따 라 비휘발성 메모리에 저장된 데이터에 대한 액세스를 제공하기 위한 데이터 액세스 명령어들을 (예를 들 어, 펌웨어 또는 소프트웨어를 통해) 실행할 수 있는 예를 들어 범용 디지털 회로(예를 들어 마이크로컨트롤러, 마이크로프로세서, 디지털 신호 프로세서 또는 로직 장치(예를 들어 FPGA(field programmable gate array), ASIC(application-specific integrated circuit) 등))를 포함할 수 있다. 예를 들어, 데이터 액세스 명령어들 은 데이터 요청 명령들에 상응할 수 있고, 임의의 적절한 데이터 스토리지 및 검색 알고리즘(예를 들어, 독출, 기입 또는 소거) 명령어들 등을 포함할 수 있다. 도 1b는 본 개시의 일부 실시예들에 따른, 영구 스토리지 장치(예를 들어, SSD)를 나타내는 블록도이다. 호스트 인터페이스는 영구 스토리지 장치와 통신하기 위해 호스트에 의해 사용된다. 데이터 기입 및 독출 입출력 명령들뿐만 아니라, NVMe Identify 명령 및 NVMe Get Log 명령과 같은 다양한 미디 어 관리 명령들이 호스트 인터페이스를 통해 영구 스토리지 장치에 의해 수신될 수 있다. 호스트 인 터페이스는 또한 호스트 시스템 메모리와의 데이터 전송들을 수행하기 위해 영구 스토리지 장치에 의 해 사용될 수 있다. 영구 스토리지 장치는 비휘발성 메모리(예를 들어, NAND 플래시 메모리) 예를 들 어 메모리 셀들을 포함하는 메모리 다이들에 데이터를 저장할 수 있고, 각 메모리 셀은 (상술한 바와 같이) 예를 들어, SLC(single-level cell), MLC(multi-level cell) 또는 TLC(triple level cell)일 수 있다. (예를 들어 펌웨어에 기초하여(예를 들어 비휘발성 메모리에 저장된 펌웨어에 기초하여)) 영구 메모리 컨 트롤러에 구현될 수 있는 FTL(flash transition layer)은 호스트에 의해 사용되는 논리 어드레스들과 비휘 발성 메모리의 데이터의 물리 어드레스들 사이의 맵핑을 제공할 수 있다. 영구 스토리지 장치는 또한 (i) 버퍼(예를 들어 스토리지 메모리)(예를 들어, DRAM을 포함 예를 들어, DRAM으로 구성될 수 있음.) 및 (ii) 비휘발성 메모리의 메모리 다이들로 적절한 신호들을 제공 하기 위한 플래시 인터페이스(또는 플래시 컨트롤러)를 포함할 수 있다. 호스트 인터페이스, (상술한 바와 같은) FTL, 스토리지 메모리(예를 들어 버퍼) 및 플래시 인터페이스의 일부 또는 전부는 영구 스토리지 장치 컨트롤러(또는 단순히 영구 메모리 컨트롤러)라고 지칭될 수도 있는 프로세싱 회로에 구현될 수 있다. NAND 플래시 메모리는 8kB와 16kB 사이의 크기일 수 있는, 플래시 페이지의 세분성을 갖고 독출 또는 기입될 수 있다. 플래시 메모리 페이지가 새로운 데이터로 재프로그래밍되기 전에, 플래시 메모리 페이지가 먼저 소거될 수 있다. 소거 동작의 세분성은 예를 들어 128 및 256 페이지들 사이를 포함할 수 있는 하나의 NAND 블록 또는 “물리 블록”일 수 있다. 소거 및 프로그램 동작들의 세분성이 다르기 때문에, 가비지 컬렉션(GC)이 새로운 데이터를 위한 공간을 확보하 기 위해 부분적으로 무효인 물리 블록들을 해제하는데 사용될 수 있다. 가비지 컬렉션 동작은 (i) 페이지의 상 당 부분(예를 들어 대부분)이 무효인, 조각화된(fragmented) 플래시 블록들을 식별하고 (ii) 이러한 각 물리 블 록을 소거할 수 있다. 가비지 컬렉션이 완료되는 경우, 소거된 물리 블록에서 페이지들이 재활용되고 FTL의 프 리 리스트(free list)에 추가될 수 있다. 비휘발성 메모리(예를 들어 비휘발성 메모리가 플래시 메모리를 포함하거나 플래시 메모리인 경우)는 제한된 횟수만큼만 프로그램되고 소거될 수 있다. 이는 비휘발성 메모리가 지속할 수 있는, 최대 프로그램 /소거 사이클들(P/E 사이클들)로 지칭될 수 있다. 영구 스토리지 장치의 수명을 최대화하기 위해, 영구 스 토리지 장치 컨트롤러는 비휘발성 메모리의 모든 물리 블록들에 걸쳐 기입 동작들을 분산시키도록 노 력할 수 있고, 이러한 프로세스는 웨어-레벨링이라고 지칭될 수 있다. “독출 디스터브”라고 지칭될 수 있는 메커니즘은 영구 스토리지 장치의 신뢰성을 감소시킬 수 있다. NAND 플 래시 메모리 셀에 대한 독출 동작은 예를 들어 동일한 물리 블록에 있는 근처의 독출되지 않은 플래시 셀들의 문턱 전압이 변화하도록 초래할 수 있다. 그러한 디스터브들은 독출되지 않은 셀들의 논리 상태들을 변화시키고, 정정불가한 오류 정정 코드(ECC) 독출 오류들로 이어져 플래시 내구성을 저하시킬 수 있다. 이러한 결과를 피하기 위해, FTL은 마지막 소거 동작 이후 물리 블록에 대한 총 독출 횟수의 카운터를 가질 수 있다. 물리 블록의 컨텐츠들은 새로운 물리 블록으로 복사될 수 있고, 복구불가능한 리드 디스터브 오류들을 피 하기 위해, 카운터가 임계치(예를 들어, MLC에 대해 50,000회 독출)를 초과하는 경우 물리 블록이 재활용될 수 있다. 대안으로서, 일부 실시예들에서, 테스트 독출이 오류 정정 코드의 오류율을 확인하기 위해 물리 블록 내 에서 주기적으로 수행될 수 있다. 오류율이 오류 정정 코드 능력에 근접하는 경우, 데이터는 새로운 물리 블록 으로 복사될 수 있다. 영구 스토리지 장치에서 다양한 동작들(예를 들어, 가비지 컬렉션)에 의해 수행되는 데이터의 재배치로 인 해, 소거되고 재기입되는 데이터의 양은 호스트에 의해 영구 스토리지 장치에 기입되는 데이터보다 클 수 있다. 호스트 시스템에 의해 변경되지 않고 데이터가 재배치될 때마다 기입 증폭(write amplification)이라고 지칭되는 양이 증가하여 비휘발성 메모리의 수명이 단축될 수 있다. 기입 증폭은 (i) 플래시 메모리로 보 내어진(committed) 기입들(writes)의 수와 (ii) 호스트 시스템으로부터 발행된 기입들의 수의 비율로서 측정될 수 있다. 도 1c는 본 개시의 일부 실시예들에 따른, 인-스토리지 머신 러닝 연산들을 수행할 수 있는 시스템의 시스템 레 벨 도면이다. 각 서버 내에서, 호스트는 영구 스토리지 장치(예를 들어, SSD일 수 있다.)에 연 결된다. 영구 스토리지 장치는 (도 1a 및 도 1b의 실시예들에서와 같이) 2.5” 폼 팩터, a 1.8” 폼 팩터, a MO-297 폼 팩터, a MO-300 폼 팩터, a M.2 폼 팩터 및 EDSFF(Enterprise and Data Center SSD Form Facto r)를 포함하나 이에 제한되지 않는, 영구 스토리지 장치들에 적합한 복수의 폼 팩터들 중 어느 하나인 폼 팩터 를 가질 수 있다. 영구 스토리지 장치는 (“호스트 인터페이스”로서 지칭될 수도 있는) 전기적 인터페이스를 가질 수 있고, 이를 통해 영구 스토리지 장치는 호스트에 연결될 수 있고, (도 1a 및 도 1b의 실시예들에서와 같이) PCI(Peripheral Component Interconnect), PCIe(PCI express), 이더넷, SCSI(Small Computer System Interface), SATA(Serial AT Attachment) 및 SAS(Serial Attached SCSI) 또는 UFS(Universal Flash Storage) 를 포함하는, 영구 스토리지 장치들에 적합한 복수의 인터페이스들 중 어느 하나일 수 있다. UFS는 각각이 전이 중(full duplex) 고속 직렬 레인을 포함할 수 있는 복수의 직렬 인터페이스들을 포함할 수 있다. 영구 스토리지장치는 호스트 인터페이스와 영구 스토리지 장치의 하나 이상의 내부 인터페이스들 사이에서 인 터페이스 어댑터로서 동작하는 인터페이스 회로를 포함할 수 있다. 본 개시에서 사용된 바와 같이, “영구 메모리”는 비휘발성 메모리를 의미하며, 예를 들어 영구 메모리는 전원 이 영구 메모리에 공급되지 않을 때에도 데이터를 계속 저장할 수 있는 비휘발성 메모리이다. 영구 스토리지 장 치는 호스트 인터페이스와 영구 스토리지 장치의 하나 이상의 내부 인터페이스들 사이에서 인터페이 스 어댑터로서 동작하는 인터페이스 회로(도 1d)를 포함할 수 있다. 호스트 인터페이스는 호스트에 의해, 예를 들어 호스트 인터페이스를 통해 영구 스토리지 장치 에 의해 수신될 수 있는 기입 및 독출 명령어들을 전송함으로써 영구 스토리지 장치와 통신하기 위해 사용 될 수 있다. 일부 실시예들에서, 호스트는 호스트 인터페이스를 통해 입력 특징 맵의 요소들을 영구 스토리지 장치로 전송할 수 있고, 영구 스토리지 장치는 입력 특징 맵의 요소들 및 가중치들의 곱들 을 계산할 수 있다. 호스트 인터페이스는 또한 영구 스토리지 장치에 의해 호스트의 시스템 메모리와 의 데이터 전송들을 수행하기 위해 사용될 수 있다. 그러한 데이터 전송들은 DMA(direct memory access)를 사용 하여 수행될 수 있다. 예를 들어 호스트가 기입 명령을 영구 스토리지 장치로 전송하는 경우, 영구 스토리지 장치는 DMA를 사용하여 호스트 장치의 호스트 메모리로부터 비휘발성 메모리에 기 입될 데이터를 페치할 수 있고, 그 다음에 영구 스토리지 장치는 페치된 데이터를 비휘발성 메모리에 저장할 수 있다. 유사하게, 호스트가 영구 스토리지 장치로 독출 명령을 전송하는 경우, 영구 스토리지 장치는 요청된 데이터(즉 독출 명령에서 지정된 데이터)를 비휘발성 메모리로부터 독출하고, DMA를 사용하여 호스 트 장치의 호스트 메모리에 요청된 데이터를 저장할 수 있다. 영구 스토리지 장치는 (도 1a 및 도 1b의 실시예들에서와 같이) 영구 메모리(예를 들어, NAND 플래시 메모 리) 예를 들어 메모리 셀들을 포함하는 메모리 다이들에 데이터를 저장할 수 있고, 각 메모리 셀은 예를 들어, SLC(single-level cell), MLC(multi-level cell) 또는 TLC(triple level cell) 등일 수 있다 영구 스토리지 장치의 FTL은 호스트에 의해 사용되는 논리 어드레스들과 영구 메모리에서 데이터의 물리 어드레스들 사이의 맵핑을 제공할 수 있다. 영구 스토리지 장치는 또한 (i) 버퍼(DRAM을 포함 예를 들어 구성될 수 있다.) 및 (ii) 영구 메모리에 적절한 신호들을 제공하기 위한 영구 메모리 컨트롤러(예를 들어 플래시 컨트롤러)를 포함할 수 있다. 호스트 인터페이스, FTL, 버퍼 및 영구 메모리 컨트롤러의 일부 또는 전부 는 영구 스토리지 장치 컨트롤러로 지칭될 수 있는 프로세싱 회로에 구현될 수 있다. 도 1c의 시스템은 신경망의 추론 계산들을 포함하는 다양한 계산들을 다양한 방식들로 수행하기 위해 사용될 수 있다. 예를 들어, 신경망의 추론 계산을 수행하기 위해, 서버들 중 하나의 호스트는 영구 스토리지 장치로부터 신경망의 레이어에 대한 가중치들을 독출할 수 있고, 호스트는 각 가중치에 입력 특징 맵 의 각 요소를 곱하여 각 곱을 형성하고, 호스트는 그 곱들을 합산할 수 있다. 그 다음에 호스트는 합 에 기초하여 활성화를 계산할 수 있다. 서버들은 네트워크 회로를 통해 서로 통신할 수 있다. 일부 실시예들에서, 호스트에 의해 수행되는 계산들의 일부 또는 전부는 적어도 부분적으로는 영구 스토리 지 장치에 의해 수행될 수 있다. 예를 들어, 영구 스토리지 장치는 도 1d에 도시된 바와 같이, 비휘 발성 메모리(116, 119), 및 제어 및 추론 회로로 지칭될 수 있는 제어 및 프로세싱 회로를 포함할 수 있다. 제어 및 추론 회로는 예를 들어, 하나의 집적 회로(또는 예를 들어 도 1d에 도시된 바와 같이 별도 의 집적 회로들)에서, (예를 들어 도 1e에 도시된 바와 같이) 영구 메모리 컨트롤러 및 추론 프로세싱 회 로를 더 포함할 수 있다. 제어 및 추론 회로는 프로세싱 회로일 수 있고, 제어 및 추론 회로는 하나 이상의 프로세싱 회로들을 포함할 수 있다(더 상세하게 후술된다.). 일부 실시예들에서, 제어 및 추론 회로의 영구 메모리 컨트롤러와 제어 및 추론 회로의 추론 프로세 싱 회로는 예를 들어 별도의 반도체 다이들 상에 별도의 집적 회로들로 제조될 수 있다. 이들 다이들은 예를 들 어, 재분배 층의 와이어 본드들 또는 트레이스들을 도체로 사용하는 적절한 상호연결들에 의해 함께 연결될 수 있다. 연결들은 복수의 직렬 연결들일 수 있고, 복수의 직렬 트랜시버들(각각은 XSR(extra short reach) 또는 USR(ultra short reach)와 같은 적절한 직렬 인터페이스 표준을 준수할 수 있다.)을 포함할 수 있다. 비휘발성 메모리, 및 제어 및 추론 회로는 광대역 데이터 연결에 의해 연결될 수 있다. 본 개시 에서 사용되는 바와 같이, “광대역 데이터 연결”은 미리 결정된 임계치(예를 들어, 적어도 초당 5 기가비트) 의 대역폭을 갖는 데이터 연결을 포함할 수 있다. 일부 실시예들에서, 광대역 데이터 연결은 초당 5 기가비트 및 초당 100 기가바이트 사이의 대역폭을 갖는다. 광대역 데이터 연결은 (원하는 대역폭을 달성하기 에 충분한 수의 레인들(각 레인은 직렬 연결일 수 있거나 직렬 연결을 포함할 수 있다.)을 갖는) PCIe(peripheral component interconnect express)를 사용하거나 또는 (MR(medium reach) 또는 VSR(very short reach)과 같은) 다른 직렬 연결 표준을 준수하는 직렬 연결들(예를 들어, 다수의 직렬 연결들의 레인들) 과 함께 구현될 수 있다. 일부 실시예들에서, 비휘발성 메모리는 대규모 신경망(예를 들어, GPT(generative pre-trained transformer))에 대한 전체 모델을 저장하기에 충분히 크고, 예를 들어 비휘발성 메모리는 그러한 모델에 대한 모든 가중치들을 저장할 수 있다. 일부 실시예들에서, 비휘발성 메모리(11 6)는 미리 결정된 임계치(예를 들어, 적어도 1 기가바이트)의 용량을 갖는다. 제어 및 추론 회로의 추론 프로세싱 회로는 산술 연산들을 수행하도록 구성된 회로 예를 들어, 가중치들과 입력 특징 맵의 요소들의 곱셈을 효율적으로 수행하여 곱들을 형성하고, 곱들을 축적(accumulate)(예를 들어, 합산)하도록 구성된 곱셈-축적 회로를 포함할 수 있다. 제어 및 추론 회로는 RAM(도 1d)을 포함할 수 있고, 이는 제어 및 추론 회로의 추론 프로세싱 회로의 일부이거나 제어 및 추론 회로의 별도의 요소 일 수도 있다. RAM은 예를 들어, SRAM 또는 DRAM일 수 있다. 연산에서, 호스트에 의해 추론 연산 또는 추론 연산의 일부를 실행하도록 지시되는 경우, 제어 및 추론 회 로는 가중치들(예를 들어, 신경망의 레이어에 상응하는 가중치들의 일부, 또는 신경망의 레이어에 상응하 는 가중치들의 전부)을 비휘발성 메모리로부터 RAM으로 독출할 수 있고, 곱셈-누적 회로는 예를 들어 추론 연산을 위한 곱셈 및 누적 연산들, 예를 들어 곱셈 및 합산(예를 들어, 누적) 연산들을 수행할 수 있다. 비휘발성 메모리로부터 가중치들의 독출을 위한 광대역 데이터 연결의 사용은 호스트에 의해 영 구 스토리지 장치로부터 가중치들을 독출한 후 호스트에서 추론 연산이 수행되는 경우보다 훨씬 더 빠르게 영구 스토리지 장치가 이러한 추론 연산을 수행하도록 할 수 있다. 일부 실시예들에서, 제어 및 추 론 회로가 수행할 수 있는 연산들은 자동 음성 인식, 자연어 처리 및 텍스트 음성 변환과 같은 연산들을 지원하는 추론 연산들을 포함할 수 있다. 영구 스토리지 장치는 상술한 바와 같이 호스트에 호스트 인터페이스를 제공하기 위해 동작할 수 있 는 인터페이스 회로를 포함할 수 있다. 인터페이스 회로는 호스트와 제어 및 추론 회로 사 이의 인터페이스 어댑터로서 동작할 수 있고, 인터페이스 회로는 PCIe(peripheral component interconnect express) 또는 (MR(medium reach) 또는 VSR(very short reach)과 같은) 다른 직렬 연결 표준과 같은, 영구 스토리지 장치 내의 내부 연결들에 적합한 임의의 표준에 부합하는 데이터 연결에 의해 연결될 수 있다. 도 1d(본 개시의 일부 예시적인 실시예들에 따라 추론 능력들을 갖는 영구 스토리지 장치의 블록도를 나타낸 다.)에 도시된 바와 같이, 영구 스토리지 장치는 또한 추가 또는 “보조” 영구 메모리 및 보조 영구 메모리 컨트롤러를 포함할 수 있고, 인터페이스 회로와 함께 영구 스토리지 장치가 (예를 들어, 장치 내(in-device) 프로세싱 없이) 영구 스토리지를 호스트에 제공할 수 있게 할 수 있다. 이러한 기능은 예를 들어 사용자 데이터(예를 들어, 이미지들 또는 음성 파일들) 또는 애플리케이션들 또는 호스트를 위 한 운영 체제를 저장하는데 사용될 수 있다. 도 1e(본 개시의 일부 예시적인 실시예들에 따른 다이들의 적층된 패키징의 개략적인 사시도를 나타낸다.)를 참 조하면, 비휘발성 메모리, 영구 메모리 컨트롤러, 추론 프로세싱 회로 및 RAM은 별도의 반 도체 다이들 상에 제조될 수 있고, 이들은 예를 들어 (i) 영구 메모리 컨트롤러, (ii) 추론 프로세싱 회로 및 (iii) RAM 상에 적층된 비휘발성 메모리와 함께 적층된 (3차원) 패키지로 패키징될 수 있다. 이러한 적층된 패키징은 다수의 전도성 연결들을 제공할 수 있고(설명의 편의를 위해 적은 수만 도 시된다.), 이들 중 일부는 광대역 데이터 연결을 구현하는데 사용될 수 있다. 다이들의 스택은 SiP(system in package) 또는 MCP(multichip package)로 패키징될 수 있다. 도 2는 본 개시의 일부 예시적인 실시예들에 따라, 영구 스토리지 장치가 AI 가속기에 연결되는 일 실시예를 나타낸다. AI 가속기는 AI 엔진(또는 “AI 프로세싱 회로”) 및 가속기 인터페이스 회로 를 포함할 수 있다. 연산에서, AI 가속기는 추론 연산의 수행을 감독 및 관리할 수 있고, 이로써 더 빠른(또는 더 낮은 전력) 연산들을 초래하는 경우 영구 스토리지 장치에 연산들을 위임할 수 있다. 예를 들어, 영구 스토리지 장치의 제어 및 추론 회로는 상술한 바와 같이 곱셈들 및 누적들을 효율적 으로 수행하도록 구성될 수 있지만, 제어 및 추론 회로는 보다 일반적인 부동 소수점(floating-point) 프로세서(예를 들어, 부동 소수점 가속기를 갖는 CPU)에 의해 사용되는 것과 비교가능한, 시간의 양 또는 소비되 는 에너지의 양으로 활성화 함수들(예를 들어, 지수 함수의 계산이 필요할 수 있다.)을 평가할 수 있는 하드웨 어를 포함하지 않을 수 있다. 일부 실시예들에서, AI 가속기(예를 들어, AI 가속기의 AI 엔진) 는 (i) 범용 계산 하드웨어(예를 들어, 부동 소수점 프로세서) 또는 (ii) 그러한 계산들(예를 들어, 활성화 함 수의 계산)을 위한 (ASIC, FPGA 또는 코-프로세서(coprocessor)와 같은) 전용 하드웨어를 포함할 수 있다. 이러한 이유로, 일 실시예에서, AI 가속기는 영구 스토리지 장치가 신경망의 각 레이어에 대해, 가중 치들과 입력 특징 맵의 요소들의 곱들의 합을 계산하고, 그 합을 AI 가속기에 반환하도록 지시할 수 있고, 그 다음에 AI 가속기는 레이어의 인공 뉴런에 대해 활성화를 계산할 수 있다. 이 활성화들의 집합(set)은 신경망의 다음 레이어에 대한 입력 특징 맵의 요소들이 될 수 있다. 일부 실시예들에서, 도 1e에 도시된 것과 같은 미리 결정된 임계치까지 다수의 스택들(예를 들어 16 스택들)이 하나의 패키지에 포함될 수 있고, 그 결과 순차 독출(sequential read) 동작들을 위한 미리 결정된 임계치(예를 들어 초당 300 기가바이트)까지의 대역폭을 갖는 광대역 데이터 연결로 될 수 있다. 일부 실시예들에서, 영구 스토리지 장치는 제어 및 추론 회로에서 (i) 프루닝(pruning)(하나 또는 두 개의 인자들이 임계 치보다 작은 곱(product)들의 생략), 희소화(sparsity)(하나 또는 두 개의 인자들이 영인 곱들의 생략), 압 축(차지하는 저장 공간을 감소시키는 코딩 방법(예를 들어, 엔트로피 코드)을 사용한 인코딩), 양자화(값들을 보다 코어스한 간격의(coarsely spaced) 이산 값들(discrete values)의 집합에 맵핑) 또는 근사화(보다 빠르게 또는 더 적은 에너지를 사용하여 할 수 있는 경우의 근사 곱(approximate product)을 계산) 또는 (ii) 신경망 레이어들 또는 연산들의 오프로드(예를 들어 멀티 헤드 어텐션, 어텐션 메커니즘을 통한 다중 병렬 패스들을 포 함하는 프로세싱 방법)를 수행할 수 있다. 일부 실시예들에서, 영구 스토리지 장치는 전체 추론 연산 또는 부분 추론 연산(예를 들어, 신경망의 한번의 하나의 레이어에 대한 추론 연산)을 수행할 수 있다. 일부 실시예들에서, 도 3(휴대용 컴퓨팅 장치 및 본 개시의 일부 예시적인 실시예들에 따른 추론 능력들을 갖는 영구 스토리지 장치의 시스템 레벨 도면을 나타낸다.)에 도시된 바와 같이, 영구 스토리지 장치는 휴대용 컴퓨팅 장치(예를 들어, 랩톱 컴퓨터, 태블릿 컴퓨터 또는 휴대폰)에 연결되도록 구성될 수 있다. 예를 들 어, 영구 스토리지 장치는 동글(예를 들어, USB) 커넥터의 폼 팩터를 가질 수 있다. 이러한 실시예는 허용 가능한 시간 내에 대규모 신경망의 추론 연산을 수행하기에 충분한 프로세싱 능력이 없을 수 있는 랩톱 컴퓨터, 태블릿 컴퓨터 또는 휴대폰이, 추론 연산의 일부(예를 들어 한번에 하나의 레이어) 또는 전부를 영구 스토리지 장치로 오프로딩(offloading)하여, 랩톱 컴퓨터, 태블릿 컴퓨터 또는 휴대폰이 그러한 추론 연산들을 크게 가속화할 수 있게 할 수 있다. 일부 실시예들은 일반적으로 빌트-인 칩 또는 동글(또는 적절한 커넥터를 갖는 카드와 같은 다른 플러그-인 폼 팩터)로서 (존재하는 또는 미래의) 임의의 하드웨어 장치에 적용될 수 있다. 영구 스토리지 장치의 광대역 데이터 연결은 비휘발성 메모리로부터 제어 및 추론 회로로 AI 모델을 독출하는데 사용될 수 있 다. 동글 폼 팩터가 채용되는 실시예들에서, (말한(spoken) 단어들을 포함하는 음성 파일일 수 있는) 사용자 언 어 쿼리 또는 입력 이미지와 같은 입력 정보는 USB(또는 다른 적절한 연결)을 통해 동글로 전송될 수 있고, 출 력 결과(예를 들어 GPT로부터의 출력 또는 다른 출론 출력)만이 호스트(예를 들어 휴대용 컴퓨팅 장치)로 다시 전송될 수 있다. 일부 실시예들에서, 워크플로우는 (i) 외부로부터(예를 들어 호스트 또는 AI 가속기로부터) RAM(12 3)으로 공급되는 입력(예를 들어 입력 특징 맵의 요소들), (ii) 비휘발성 메모리로부터 RAM으로, 광 대역 데이터 연결을 통해 독출되는 부분 가중치들(partial weights), (iii) 제어 및 추론 회로에 의 해 수행되는 추론 연산들(예를 들어 곱셈들 및 누적들), (iv) 마지막 추론 연산이 수행될 때까지 반복되는 단계 (ii) 및 단계 (iii), 그리고 (v) RAM에 결과(들)(예를 들어 활성화들)의 저장을 포함할 수 있다. 도 4는 본 개시의 일부 예시적인 실시예들에 따른 방법의 순서도를 나타낸다. 상기 방법은 405에서 신경망의 추 론 연산을 수행하는 것을 포함한다. 상기 수행은, 영구 메모리로부터 RAM으로 가중치를 독출하는 것, 제1 곱을 형성하기 위해 가중치를 입력 특징 맵의 요소에 곱하는 것, 및 제1 곱에 기초하여 활성화를 계산하는 것을 포함 할 수 있다. 영구 메모리로부터 RAM으로 가중치를 독출하는 것은 광대역 데이터 연결을 통해 영구 메모리로부터 RAM으로 가중치를 독출하는 것을 포함할 수 있다. 상기 방법은 410에서 활성화를 RAM에 저장하는 것을 포함한다. 추론 연산의 수행은 영구 메모리, 및 제어 및 추론 회로를 포함하는 시스템에서 추론 연산을 수행하 는 것을 포함할 수 있다. 제어 및 추론 회로는 광대역 데이터 연결에 의해 영구 메모리에 연결될 수 있다. 제어 및 추론 회로는 영구 메모리 컨트롤러 및 곱셈-누적 회로를 포함할 수 있다. 본 개시에서 사용된 바와 같이, 사물의 “일부” 또는 “부분”은 사물의 “적어도 일부”를 의미하고, 그런 이 유로 사물의 전부보다 작거나 전부를 의미할 수 있다. 따라서 사물의 “일부” 또는 사물의 “전부”는 특별한 경우 사물 전체 즉, 사물 전체가 사물의 일부 또는 사물의 부분의 예이다. 본 개시에서 사용된 바와 같이, 제1 수량이 제1 수량 X의 “Y 이내”에 있는 경우, 이는 제1 수량이 최소 X-Y이고 최대 X+Y라는 것을 의미한다. 본 개시에서 사용된 바와 같이, 제2 수가 제1 수의 “Y% 이내”인 경우, 제2 수는 최소 제1 수의 (1-Y/100) 배이고 최대 제1 수의 (1+Y/100) 배라는 것을 의미한다. 본 개시에서 사용된 바와 같이, “또는”이라는 용어는 “및/ 또는”으로 해석되어야 하고, 예를 들어 “A 또는 B”는 “A”, “B” 또는 “A 및 B” 중 어느 하나를 의미한 다. 본 개시의 발명의 배경이 되는 기술에 제공된 배경은 맥락을 설정하기 위해서만 포함되고, 이러한 배경의 내용 은 선행기술로 인정되지 않는다. (예를 들어 본 개시에 포함된 임의의 시스템 도면들에서) 설명된 구성요소들 또는 구성요소들의 임의의 조합은 본 개시에 포함된 임의의 순서도의 동작들 중 하나 이상을 수행하는데 사용될 수 있다. 또한 (i) 동작들을 예시적인 동작들이고, 명시적으로 다루지 않은 다양한 추가 단계들을 포함할 수 있 고, (ii) 동작들의 시간적 순서는 변화할 수 있다. “프로세싱 회로” 및 “프로세싱을 위한 수단”이라는 각 용어는 데이터 또는 디지털 신호들을 처리하는데 사 용되는 하드웨어, 펌웨어 및 소프트웨어의 임의의 조합을 의미하기 위해 사용된다. 프로세싱 회로는 예를 들어 ASIC들(application specific integrated circuits), 범용 또는 특수 목적의 CPU들(central processing units), DSP들(digital signal processors), GPU들(graphics processing units) 및 FPGA들(field programmable gate arrays)과 같은 프로그래머블 논리 장치들을 포함할 수 있다. 본 개시에서 사용된 바와 같이, 프로세싱 회로에서, 각 기능은 해당 기능을 수행하도록 구성된(즉 하드-와이어링된) 하드웨어 또는 비일 시적 스토리지 매체에 저장된 명령들을 실행하도록 구성된 CPU와 같은 보다 범용적인 하드웨어에 의해 수행된다. 프로세싱 회로는 단일 PCB(printed circuit board)에 제작되거나 여러 개의 상호연결된 PCB들에 배치 될 수 있다. 프로세싱 회로는 다른 프로세싱 회로들을 포함할 수 있다. 예를 들어, 프로세싱 회로는 PCB에 상호 연결된 두 개의 프로세싱 회로들 즉 FPGA 및 CPU를 포함할 수 있다. 본 개시에서 사용된 바와 같이, 방법(예를 들어 조정(adjustment)) 또는 제1 수량(예를 들어 제1 변수)이 제2 수량(예를 들어 제2 변수)에 “기초”하는 것으로 지칭되는 경우, 이는 제2 수량이 상기 방법에 대한 입력이거 나 상기 제1 수량에 영향을 미치는 것을 의미한다. 예를 들어 제2 수량이 제1 수량을 계산하는 함수에 대한 입 력(예를 들어 단일 입력 또는 여러 입력들 중 하나)일 수 있거나 제1 수량이 제2 수량과 같거나, 또는 제1 수량 은 제2 수량과 동일(예를 들어 메모리 내의 동일한 위치(들)에 저장)할 수 있다. “제1”, “제2”, “제3” 등의 용어들이 본 개시에서 사용되어 다양한 요소들, 구성요소들, 영역들, 레이어들 및/또는 섹션들을 설명할 수 있지만, 이러한 요소들, 구성요소들, 영역들, 레이어들 및/또는 섹션들은 이러한 용어들에 의해 제한되어서는 안된다는 것이 이해될 것이다. 이러한 용어들은 하나의 요소, 구성요소, 영역, 레 이어 또는 섹션을 다른 요소, 구성요소, 영역, 레이어 또는 섹션과 구별하기 위해서만 사용된다. 따라서 본 개 시에서 논의되는 제1 요소, 구성요소, 영역, 레이어 또는 섹션은 발명적 개념의 사상과 범위를 벗어나지 않고 제2 요소, 구성요소, 영역, 레이어 또는 섹션으로 지칭될 수 있다. “아래”, “하에”, “하부에”, “위에”, “상에”, “상부” 등과 같은 공간적으로 상대적인 용어들은 설명 의 편의를 위해 도면들에 도시된 바와 같이 하나의 요소 또는 특징과 다른 요소(들) 또는 특징(들)과의 관계를 설명하기 위해 사용될 수 있다. 이러한 공간적 상대적인 용어들은 도면들에 도시된 방향 이외에 사용 중 또는 동작 중인 장치의 다른 방향들을 포함하도록 의도된 것으로 이해될 것이다. 예를 들어 도면들의 장치를 뒤집으 면, 다른 요소들 또는 특징들의 “아래”, “하에” 또는 “하부에”로 설명되는 요소들은 다른 요소들 또는 특 징들의 “위”로 향하게 될 것이다. 따라서 예시적으로 “아래” 및 “하에”라는 용어들은 위와 아래의 방향 모두를 포함할 수 있다. 장치는 다른 방향(예를 들어 90도 회전된 또는 다른 방향들)을 향할 수 있고, 본 개시 에서 사용된 공간적 상대적 설명들은 그에 따라 해석되어야 한다. 또한 어떤 레이어가 두 개의 레이어들 “사이 ”에 있는 것으로 지칭되는 경우, 그 레이어는 두 개의 레이어들 사이의 유일한 레이어일 수 있고, 하나 이상의 개입된 레이어들이 또한 존재할 수도 있다는 것이 이해될 것이다. 본 개시에서 사용되는 용어는 특정 실시예들을 설명하기 위한 목적이고, 발명적 개념을 제한하기 위해 의도된 것이 아니다. 본 개시에서 사용된 바와 같이, “실질적으로”, “약” 및 이와 유사한 용어들은 정도의 용어들 이 아니라 근사의 용어들로 사용되고, 통상의 기술자가 인식할 수 있는 측정된 또는 계산된 값들의 내재적 편차 들을 설명하도록 의도된다. 본 개시에서 사용된 바와 같이, 단수형들은 문맥에서 달리 명시되지 않는 한, 복수형들도 포함하도록 의도된다. 본 개시에서 사용되는 경우, “포함한다” 및/또는 “포함하는”이라는 용어들은 명시된 특징들, 정수들, 단계 들, 동작들, 요소들 및/또는 구성요소들의 존재를 명시하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작 들, 요소들, 구성요소들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 더 이해될 것이다. 본 개시에서 사용된 바와 같이, “및/또는”이라는 용어는 하나 이상의 관련되고 나열된 항목들의 모든 조합들 을 포함한다. 요소들의 목록 앞에 “적어도 하나”와 같은 표현들은 요소들의 전체 목록을 수정하고 목록의 개 별 요소들은 수정하지 않는다. 또한 발명적 개념의 실시예들을 설명하는 경우 “할 수 있다”의 사용은 “본 개 시의 하나 이상의 실시예들”을 지칭한다. 또한 “예시적”이라는 용어는 예시 또는 설명을 지칭하도록 의도된 다. 본 개시에 사용된 바와 같이, “사용”, “사용하는” 및 “사용된”이라는 용어들은 “활용”, “활용하는 ” 및 “활용된”이라는 용어들과 동의어로 간주될 수 있다. 요소 또는 레이어가 다른 요소 또는 레이어 “위에”, “연결” 또는 “인접”되어 있다고 언급되는 경우, 다른 요소 또는 레이어에 바로 위에, 연결 또는 인접될 수도 있고, 하나의 이상의 개입된 요소들 또는 레이어들이 존 재할 수도 있다는 것이 이해될 것이다. 반대로, 요소 또는 레이어가 다른 요소 또는 레이어에 “바로 위에”, “바로 연결된” 또는 “바로 인접”되어 있다고 언급되는 경우, 개입된 요소들 또는 레이어들이 존재하지 않는 다. 본 개시에서 인용된 임의의 수치 범위는 인용된 범위 내에 포함되는 동일한 수치 정밀도의 모든 하위 범위들을 포함하도록 의도된다. 예를 들어 “1.0부터 10.0” 또는 “1.0 및 10.0 사이”의 범위는 인용된 최소값 1.0과 인용된 최대값 10.0 사이(및 포함하는) 모든 하위 범위들 즉 1.0보다 크거나 같은 최소값과 10.0보다 작거나 같 은 최대값을 갖는, 예를 들어 2.4 내지 7.6과 같은 범위를 포함하도록 의도된다. 마찬가지로, “10의 35% 이내 ”로 설명되는 범위는 인용된 최소값 6.5(즉 (1-35/100) x 10)와 인용된 최대값 13.5(즉 (1+35/100) x 10) 사 이(및 포함하는) 모든 하위 범위들 즉 6.5보다 크거나 같은 최소값과 13.5보다 작거나 같은 최대값을 갖는, 예 를 들어 7.5 내지 10.6과 같은 범위를 포함하도록 의도된다. 본 개시에서 언급된 임의의 최대 수치 제한은 그 안에 포함된 모든 하위 수치 제한들을 포함하고, 본 개시에서 언급된 임의의 최소 수치 제한은 그 안에 포함된 모든 상위 수치 제한들을 포함하도록 의도된다. 요소가 다른 요소에 “직접 연결된” 또는 “직접 결합된” 것으로 언급되는 경우, 개입 요소들은 존재하지 않 는 것으로 이해될 것이다. 본 개시에서 사용된 바와 같이, “일반적으로 연결된”이라는 것은 임의의 개입 요소 들을 포함할 수 있는 전기적 경로에 의해 연결되고, 그 존재가 회로의 동작을 질적으로 변화시키는 개입 요소들 을 포함하는 것을 의미한다. 본 개시에서 사용된 바와 같이, “연결된”이라는 것은 (i) “직접 연결된” 또는 (ii) 개입 요소들과 연결되고, 개입 요소들은 회로의 동작에 질적으로 영향을 미치지 않는 것들(예를 들어 낮은 값의 저항들 또는 인덕터들, 또는 전송 라인의 짧은 부분들)을 의미한다. 일부 실시예들은 다음 번호가 매겨진 진술들의 특징들을 포함할 수 있다. 진술 1. 시스템으로서, 제1 영구 메모리; 및 제어 및 추론 회로를 포함하고, 상기 제1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 제어 및 추론 회로는 산술 연산들을 수행하도록 구성된 시스템. 진술 2. 진술 1의 시스템으로서, 상기 광대역 데이터 연결은 적어도 초당 10 기가바이트의 대역폭을 갖는 시스 템. 진술 3. 상술한 진술들의 임의의 하나의 시스템으로서, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 시스템은, 인터페이스 회로, 제2 영구 메모리, 및 제2 영구 메모리 컨트롤러를 포함하고, 상기 제2 영구 메모리는 상기 제2 영구 메모리 컨트롤러에 연결되고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리 컨트롤러는 상기 인터페이스 회로에 연결되는 시스템. 진술 4. 상술한 진술들의 임의의 하나의 시스템으로서, UFS(universal flash storage) 인터페이스 회로를 더 포함하고, 상기 제어 및 추론 회로는 상기 UFS 인터페이스 회로에 연결되는 시스템. 진술 5. 진술 1의 시스템으로서, UFS 인터페이스 회로, 제2 영구 메모리, 및 제2 영구 메모리 컨트롤러를 더 포함하고, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 제어 및 추론 회로는 상기 UFS 인터페이스 회로에 연결되고, 상기 제2 영구 메모리는 상기 UFS 인터페이스 회로에 연결되는 시스템. 진술 6. 상술한 진술들의 임의의 하나의 시스템으로서, 제2 영구 메모리, 및 제2 영구 메모리 컨트롤러를 더 포함하고, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 제1 영구 메모리는 플래시 메모리를 포함하고, 상기 제2 영구 메모리는 플래시 메모리를 포함하고, 상기 제1 영구 메모리 컨트롤러는 제1 플래시 메모리 컨트롤러를 포함하고, 상기 제2 영구 메모리 컨트롤러는 제2 플래시 메모리 컨트롤러를 포함하는 시스템. 진술 7. 상술한 진술들의 임의의 하나의 시스템으로서, 상기 광대역 데이터 연결은 PCIe(peripheral component interconnect express) 연결을 포함하는 시스템. 진술 8. 상술한 진술들의 임의의 하나의 시스템으로서, 제1 인터페이스 회로, 및 AI(artificial intelligence) 가속기를 더 포함하고, 상기 AI 가속기는 AI 프로세싱 회로 및 제2 인터페이스 회로를 포함하고, 상기 제1 인터페이스 회로는 상기 제2 인터페이스 회로에 연결되고, 상기 AI 가속기는 상기 제1 영구 메모리 및 상기 제어 및 추론 회로의 도움을 받아, 신경망의 추론 연산들을 수 행하도록 구성되는 시스템. 진술 9. 상술한 진술들의 임의의 하나의 시스템으로서, 제1 인터페이스 회로, 및 상기 제1 인터페이스 회로에 연결된 AI 가속기를 더 포함하고, 상기 AI 가속기는 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로의 도움을 받아, 신경망의 추론 연산들을 수행하도록 구성되고, 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로는 프루닝, 희소화, 압축, 양자화 및 근사화로 구성된 그룹으 로부터 선택된 연산을 수행하도록 구성된 시스템.진술 10. 상술한 진술들의 임의의 하나의 시스템으로서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부인 시스템. 진술 11. 상술한 진술들의 임의의 하나의 시스템으로서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 제1 반도체 다이 및 상기 제2 반도체 다이는 다이들의 스택의 일부인 시스템. 진술 12. 상술한 진술들의 임의의 하나의 시스템으로서, RAM(random access memory)을 포함하고, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 RAM은 제3 반도체 다이의 일부이고, 상기 제1 반도체 다이, 상기 제2 반도체 다이 및 상기 제3 반도체 다이는 다이들의 스택의 일부인 시스템. 진술 13. 상술한 진술들의 임의의 하나의 시스템으로서, RAM을 포함하고, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부이고, 상기 RAM은 제3 반도체 다이의 일부이고, 상기 제1 반도체 다이는 상기 제2 반도체 다이 및 상기 제3 반도체 다이 상에 적층된 시스템. 진술 14. 상술한 진술들의 임의의 하나의 시스템으로서, RAM을 포함하고, 상기 제어 및 추론 회로는 영구 메모리 컨트롤러 및 곱셈-누적 회로를 포함하고, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 영구 메모리 컨트롤러는 제2 반도체 다이의 일부이고, 상기 곱셈-누적 회로는 제3 반도체 다이의 일부이고, 상기 RAM은 제4 반도체 다이의 일부이고, 상기 제1 반도체 다이는 상기 제2 반도체 다이, 상기 제3 반도체 다이 및 상기 제4 반도체 다이 상에 적층된 시 스템. 진술 15. 신경망의 추론 연산을 수행하는 단계를 포함하고, 상기 수행은, 영구 메모리로부터 RAM으로 가중치를 독출하는 단계, 제1 곱을 형성하기 위해 상기 가중치를 입력 특징 맵의 요소에 곱하는 단계, 및 상기 제1 곱에 기초하여 활성화를 계산하는 단계를 포함하고, 상기 영구 메모리로부터 상기 RAM으로 상기 가중치를 독출하는 단계는, 상기 영구 메모리로부터 상기 RAM으로 광대역 데이터 연결을 통해 상기 가중치를 독출하는 단계를 포함하는 방법.진술 16. 진술 15의 방법으로서, 상기 활성화를 상기 RAM에 저장하는 단계를 더 포함하는 방법. 진술 17. 진술 15 또는 진술 16의 방법으로서, 상기 추론 연산을 수행하는 단계는, 시스템에서 상기 추론 연산을 수행하는 단계를 포함하고, 상기 시스템은 상기 영구 메모리 및 제어 및 추론 회로를 포함하고, 상기 제어 및 추론 회로는 상기 광대역 데이터 연결에 의해 상기 영구 메모리에 연결되고, 상기 제어 및 추론 회로는, 영구 메모리 컨트롤러, 및 곱셈-누적 회로를 포함하는 방법. 진술 18. 장치로서, 커넥터, 제1 영구 메모리, 및 제어 및 추론 회로를 포함하고, 상기 제1 영구 메모리는 광대역 데이터 연결에 의해 상기 제어 및 추론 회로에 연결되고, 상기 커넥터는 상기 장치를 모바일 컴퓨팅 장치에 연결하기에 적합한 장치. 진술 19. 진술 18의 장치로서, 상기 제어 및 추론 회로는 제1 영구 메모리 컨트롤러를 포함하고, 상기 장치는, 인터페이스 회로, 제2 영구 메모리, 및 제2 영구 메모리 컨트롤러를 더 포함하고, 상기 제2 영구 메모리는 상기 제2 영구 메모리 컨트롤러에 연결되고, 상기 제어 및 추론 회로는 상기 인터페이스 회로에 연결되고, 상기 제2 영구 메모리 컨트롤러는 상기 인터페이스 회로에 연결되는 장치. 진술 20. 진술 18 또는 진술 19의 장치로서, 상기 제1 영구 메모리, 및 상기 제어 및 추론 회로는 프루닝, 희소화, 압축, 양자화 및 근사화로 구성된 그룹으 로부터 선택된 연산을 수행하도록 구성된 장치. 진술 21. 진술 18의 장치로서, 상기 제1 영구 메모리는 제1 반도체 다이의 일부이고, 상기 제어 및 추론 회로는 제2 반도체 다이의 일부인 장치. 인-스토리지 추론을 위한 시스템 및 방법의 예시적인 실시예들이 본 개시에서 구체적으로 설명되고 예시되었지 만, 많은 수정들 및 변형들이 통상의 기술자에게 명백할 것이다. 따라서 본 개시의 원칙들에 따라 구성된 인-스 토리지 추론을 위한 시스템 및 방법은 본 개시에서 구체적으로 설명된 것과 다르게 구현될 수 있음을 이해해야 한다. 본 개시의 발명의 개념은 또한 다음의 청구범위 및 이의 균등물들에 정의된다."}
{"patent_id": "10-2024-0094839", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시의 이들 및 다른 특징들 및 이점들은 상세한 설명, 청구범위 및 첨부된 도면들을 참조하여 평가되고 이 해될 것이다. 도 1a는 본 개시의 일 실시예에 따른, 호스트 및 스토리지 장치의 블록도이다. 도 1b는 본 개시의 일 실시예에 따른, 스토리지 장치의 블록도이다. 도 1c는 본 개시의 일 실시예에 따른, 시스템 레벨 도면이다. 도 1d는 본 개시의 일 실시예에 따른, 호스트 및 추론 능력들을 갖는 영구 스토리지 장치의 시스템 레벨 도면이 다. 도 1e는 본 개시의 일 실시예에 따른, 다이들의 적층된 패키징의 개략적인 사시도이다. 도 2는 본 개시의 일 실시예에 따른, 인공지능(AI) 가속기 및 추론 능력들을 갖는 영구 스토리지 장치의 블록도 이다. 도 3은 본 개시의 일 실시예에 따른, 휴대용 컴퓨팅 장치 및 추론 능력들을 갖는 영구 스토리지 장치의 시스템 레벨 도면이다. 도 4는 본 개시의 일 실시예에 따른, 방법의 순서도이다."}
