\documentclass[11pt,a4paper]{beamer}
\mode<presentation>

\include{./config/base}
\include{./config/tema}
\include{./config/adicional}
\include{./config/autor}

\begin{document}
%TODO tengo 18 filminas que no deben ser consideradas
	\titlepage
	\begin{frame}[c]{Una comunicación USB para aplicaciones científicas basadas en FPGA}
		\framesubtitle{Preámbulo}
		\centering
		\includegraphics[width=0.9\paperwidth]{01motivacion}
	\end{frame}
	\begin{frame}{Agenda}
		\tableofcontents[hideallsubsections]
	\end{frame}
	\begin{frame}{Agenda}
		\tableofcontents[sections={1,2}]
	\end{frame}
	\begin{frame}{Agenda}
		\tableofcontents[sections={3,4}]
	\end{frame}
	\section{Introducción}{
		\subsection{Motivación}
			\include{seccion/1intro/motivacion}
		\subsection{Objetivos}
			\include{seccion/1intro/objetivo}
		\subsection{Bus Serial Universal}
			\include{seccion/1intro/usb}}
	\section{Implementación}
		\subsection{Arquitectura del sistema}
			\include{seccion/2implemento/arq}
		\subsection{Configuración del puente}
			\include{seccion/2implemento/fx2lp}
		\subsection{Circuito sintetizado}
			\include{seccion/2implemento/sintesis}
		\subsection{Circuito de interconexión}
			\include{seccion/2implemento/fisico}
	\section{Evaluación y validación}
		\subsection{Test benchs de VHDL}
			\include{seccion/3prueba/vhdl}
		\subsection{Elementos de VHDL utilizados para depuración}
			\include{seccion/3prueba/vhdldeb}
		\subsection{Depuración de firmware del puente}
			\include{seccion/3prueba/cydeb}
		\subsection{Biblioteca de PC}
			\include{seccion/3prueba/libusb}
		\subsection{Programas de prueba}
			\include{seccion/3prueba/soft}
	\section{Resultados y conclusiones}
		\subsection{Pruebas de robustez y resultados}
			\include{seccion/4fin/robusto}
		\subsection{Conclusiones}
			\include{seccion/4fin/conclusion}
		\subsection{Trabajo futuro}
			\include{seccion/4fin/futuro}			
			\begin{frame}{Material Adicional}
			\end{frame}
			\tiny{
			\lstinputlisting[language=VHDL]{codes/fx2lp_interface.vhd}
			\lstinputlisting[language=VHDL]{codes/fx2lp_interface_top.vhd}
			\lstinputlisting[language=VHDL]{codes/fx2lp_interface_top.ucf}
			\lstinputlisting[language=VHDL]{codes/interface_test_bench.vhd}	
			\includegraphics[width=\textwidth]{tb_top_sys_init}\\
			\includegraphics[width=\textwidth]{tb_top_rd_init}\\
			\includegraphics[width=\textwidth]{tb_top_rd_end}\\
			\includegraphics[width=\textwidth]{tb_top_rd_end_det}\\
			\includegraphics[width=\textwidth]{tb_top_wr_init}\\
			\includegraphics[width=\textwidth]{tb_top_wr_end}\\
			\lstinputlisting[language=C]{./codes/bridge.c}
			\lstinputlisting[language=C++]{./codes/tfUSBCheck.cpp}
			\lstinputlisting[language=C++]{./codes/tfUSBCheck.h}
			}
\end{document}