Fitter report for wishbone
Fri Apr 29 17:25:23 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |openmips_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_mab1:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 29 17:25:23 2022           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; wishbone                                        ;
; Top-level Entity Name              ; openmips_min_sopc                               ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 9,978 / 10,320 ( 97 % )                         ;
;     Total combinational functions  ; 9,421 / 10,320 ( 91 % )                         ;
;     Dedicated logic registers      ; 4,070 / 10,320 ( 39 % )                         ;
; Total registers                    ; 4070                                            ;
; Total pins                         ; 52 / 180 ( 29 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 768 / 423,936 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 8 / 46 ( 17 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C8        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
;     Processor 3            ;   0.7%      ;
;     Processor 4            ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13658 ) ; 0.00 % ( 0 / 13658 )       ; 0.00 % ( 0 / 13658 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13658 ) ; 0.00 % ( 0 / 13658 )       ; 0.00 % ( 0 / 13658 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13658 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/output_files/wishbone.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 9,978 / 10,320 ( 97 % )  ;
;     -- Combinational with no register       ; 5908                     ;
;     -- Register only                        ; 557                      ;
;     -- Combinational with a register        ; 3513                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6559                     ;
;     -- 3 input functions                    ; 1962                     ;
;     -- <=2 input functions                  ; 900                      ;
;     -- Register only                        ; 557                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 8450                     ;
;     -- arithmetic mode                      ; 971                      ;
;                                             ;                          ;
; Total registers*                            ; 4,070 / 11,172 ( 36 % )  ;
;     -- Dedicated logic registers            ; 4,070 / 10,320 ( 39 % )  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 644 / 645 ( 100 % )      ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 52 / 180 ( 29 % )        ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 3 / 46 ( 7 % )           ;
; Total block memory bits                     ; 768 / 423,936 ( < 1 % )  ;
; Total block memory implementation bits      ; 27,648 / 423,936 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 46 ( 17 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global signals                              ; 10                       ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 75.9% / 76.4% / 75.1%    ;
; Peak interconnect usage (total/H/V)         ; 83.9% / 87.4% / 79.7%    ;
; Maximum fan-out                             ; 3729                     ;
; Highest non-global fan-out                  ; 2146                     ;
; Total fan-out                               ; 47643                    ;
; Average fan-out                             ; 3.37                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 9978 / 10320 ( 97 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 5908                  ; 0                              ;
;     -- Register only                        ; 557                   ; 0                              ;
;     -- Combinational with a register        ; 3513                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 6559                  ; 0                              ;
;     -- 3 input functions                    ; 1962                  ; 0                              ;
;     -- <=2 input functions                  ; 900                   ; 0                              ;
;     -- Register only                        ; 557                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 8450                  ; 0                              ;
;     -- arithmetic mode                      ; 971                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4070                  ; 0                              ;
;     -- Dedicated logic registers            ; 4070 / 10320 ( 39 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 644 / 645 ( 100 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 52                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 46 ( 17 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 768                   ; 0                              ;
; Total RAM block bits                        ; 27648                 ; 0                              ;
; M9K                                         ; 3 / 46 ( 6 % )        ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 10 / 12 ( 83 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 47783                 ; 0                              ;
;     -- Registered Connections               ; 15304                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 19                    ; 0                              ;
;     -- Output Ports                         ; 33                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk        ; E1    ; 1        ; 0            ; 11           ; 7            ; 4073                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[0]  ; D2    ; 1        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[10] ; B12   ; 7        ; 25           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[11] ; B11   ; 7        ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[12] ; B4    ; 8        ; 5            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[13] ; B13   ; 7        ; 30           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[14] ; B14   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[15] ; B5    ; 8        ; 5            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[1]  ; C3    ; 8        ; 1            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[2]  ; B1    ; 1        ; 0            ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[3]  ; C2    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[4]  ; B16   ; 6        ; 34           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[5]  ; C8    ; 8        ; 13           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[6]  ; C1    ; 1        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[7]  ; B8    ; 8        ; 16           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[8]  ; C6    ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[9]  ; B7    ; 8        ; 11           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst        ; N13   ; 5        ; 34           ; 2            ; 21           ; 2146                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; uart_in    ; B6    ; 8        ; 9            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio_o[0]  ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[10] ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[11] ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[12] ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[13] ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[14] ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[15] ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[16] ; E6    ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[17] ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[18] ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[19] ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[1]  ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[20] ; D1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[21] ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[22] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[23] ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[24] ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[25] ; D6    ; 8        ; 3            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[26] ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[27] ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[28] ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[29] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[2]  ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[30] ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[31] ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[3]  ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[4]  ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[5]  ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[6]  ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[7]  ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[8]  ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[9]  ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_out   ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+-----------------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+-----------------------------+-------------------+------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; Use as regular IO ; gpio_i[6]        ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; Use as regular IO ; gpio_i[0]        ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                 ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG                     ; -                 ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                 ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                 ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                 ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                 ; -                ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO ; gpio_o[4]        ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO ; gpio_o[7]        ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO ; gpio_o[14]       ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO ; gpio_i[9]        ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO ; gpio_o[28]       ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO ; gpio_o[16]       ; Dual Purpose Pin          ;
+----------+-----------------------------+-------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 17 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 6        ; 7 / 14 ( 50 % )  ; 3.3V          ; --           ;
; 7        ; 15 / 26 ( 58 % ) ; 3.3V          ; --           ;
; 8        ; 19 / 26 ( 73 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; gpio_o[0]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; gpio_o[3]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; gpio_o[2]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; gpio_o[17]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; gpio_i[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; gpio_o[1]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; gpio_i[12]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; gpio_i[15]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; uart_in        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; gpio_i[9]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; gpio_i[7]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; gpio_o[29]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; gpio_i[11]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; gpio_i[10]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; gpio_i[13]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; gpio_i[14]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; gpio_i[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; gpio_i[6]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 4          ; 1        ; gpio_i[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; gpio_i[1]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; gpio_i[8]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; gpio_i[5]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; gpio_o[22]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; gpio_o[18]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; gpio_o[31]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; gpio_o[19]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; gpio_o[20]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; gpio_i[0]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 203        ; 8        ; gpio_o[30]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; uart_out       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; gpio_o[27]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; gpio_o[25]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; gpio_o[21]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; gpio_o[26]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; gpio_o[13]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; gpio_o[24]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; gpio_o[23]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; gpio_o[15]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; gpio_o[16]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; gpio_o[28]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; gpio_o[14]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; gpio_o[11]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; gpio_o[10]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; gpio_o[5]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; gpio_o[8]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; gpio_o[7]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; gpio_o[12]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; gpio_o[6]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; gpio_o[9]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; gpio_o[4]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; rst            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------+
; I/O Assignment Warnings             ;
+------------+------------------------+
; Pin Name   ; Reason                 ;
+------------+------------------------+
; uart_out   ; Missing drive strength ;
; gpio_o[0]  ; Missing drive strength ;
; gpio_o[1]  ; Missing drive strength ;
; gpio_o[2]  ; Missing drive strength ;
; gpio_o[3]  ; Missing drive strength ;
; gpio_o[4]  ; Missing drive strength ;
; gpio_o[5]  ; Missing drive strength ;
; gpio_o[6]  ; Missing drive strength ;
; gpio_o[7]  ; Missing drive strength ;
; gpio_o[8]  ; Missing drive strength ;
; gpio_o[9]  ; Missing drive strength ;
; gpio_o[10] ; Missing drive strength ;
; gpio_o[11] ; Missing drive strength ;
; gpio_o[12] ; Missing drive strength ;
; gpio_o[13] ; Missing drive strength ;
; gpio_o[14] ; Missing drive strength ;
; gpio_o[15] ; Missing drive strength ;
; gpio_o[16] ; Missing drive strength ;
; gpio_o[17] ; Missing drive strength ;
; gpio_o[18] ; Missing drive strength ;
; gpio_o[19] ; Missing drive strength ;
; gpio_o[20] ; Missing drive strength ;
; gpio_o[21] ; Missing drive strength ;
; gpio_o[22] ; Missing drive strength ;
; gpio_o[23] ; Missing drive strength ;
; gpio_o[24] ; Missing drive strength ;
; gpio_o[25] ; Missing drive strength ;
; gpio_o[26] ; Missing drive strength ;
; gpio_o[27] ; Missing drive strength ;
; gpio_o[28] ; Missing drive strength ;
; gpio_o[29] ; Missing drive strength ;
; gpio_o[30] ; Missing drive strength ;
; gpio_o[31] ; Missing drive strength ;
+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                    ; Entity Name         ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |openmips_min_sopc                                    ; 9978 (1)    ; 4070 (0)                  ; 0 (0)         ; 768         ; 3    ; 8            ; 0       ; 4         ; 52   ; 0            ; 5908 (1)     ; 557 (0)           ; 3513 (0)         ; |openmips_min_sopc                                                                                                                                                     ; openmips_min_sopc   ; work         ;
;    |clint:clint0|                                     ; 156 (156)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 20 (20)           ; 79 (79)          ; |openmips_min_sopc|clint:clint0                                                                                                                                        ; clint               ; work         ;
;    |gpio_top:gpio_top0|                               ; 327 (327)   ; 277 (277)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 82 (82)           ; 197 (197)        ; |openmips_min_sopc|gpio_top:gpio_top0                                                                                                                                  ; gpio_top            ; work         ;
;    |inst_rom_:inst_rom_0|                             ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; |openmips_min_sopc|inst_rom_:inst_rom_0                                                                                                                                ; inst_rom_           ; work         ;
;       |rom_ip:rom_ip_0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0                                                                                                                ; rom_ip              ; work         ;
;          |altsyncram:altsyncram_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component                                                                                ; altsyncram          ; work         ;
;             |altsyncram_mab1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_mab1:auto_generated                                                 ; altsyncram_mab1     ; work         ;
;    |openmips:openmips0|                               ; 7438 (0)    ; 2582 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4846 (0)     ; 229 (0)           ; 2363 (0)         ; |openmips_min_sopc|openmips:openmips0                                                                                                                                  ; openmips            ; work         ;
;       |csr:csr0|                                      ; 916 (916)   ; 672 (672)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (244)    ; 127 (127)         ; 545 (545)        ; |openmips_min_sopc|openmips:openmips0|csr:csr0                                                                                                                         ; csr                 ; work         ;
;       |ctrl:ctrl0|                                    ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 0 (0)             ; 10 (10)          ; |openmips_min_sopc|openmips:openmips0|ctrl:ctrl0                                                                                                                       ; ctrl                ; work         ;
;       |div:div0|                                      ; 437 (437)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (260)    ; 0 (0)             ; 177 (177)        ; |openmips_min_sopc|openmips:openmips0|div:div0                                                                                                                         ; div                 ; work         ;
;       |ex:ex0|                                        ; 1635 (1491) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1585 (1444)  ; 0 (0)             ; 50 (47)          ; |openmips_min_sopc|openmips:openmips0|ex:ex0                                                                                                                           ; ex                  ; work         ;
;          |lpm_add_sub:Add4|                           ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_add_sub:Add4                                                                                                          ; lpm_add_sub         ; work         ;
;             |add_sub_pvi:auto_generated|              ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 3 (3)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_add_sub:Add4|add_sub_pvi:auto_generated                                                                               ; add_sub_pvi         ; work         ;
;          |lpm_mult:Mult0|                             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0                                                                                                            ; lpm_mult            ; work         ;
;             |mult_7dt:auto_generated|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                    ; mult_7dt            ; work         ;
;       |ex_mem:ex_mem0|                                ; 210 (210)   ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 189 (189)        ; |openmips_min_sopc|openmips:openmips0|ex_mem:ex_mem0                                                                                                                   ; ex_mem              ; work         ;
;       |id:id0|                                        ; 783 (783)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 740 (740)    ; 0 (0)             ; 43 (43)          ; |openmips_min_sopc|openmips:openmips0|id:id0                                                                                                                           ; id                  ; work         ;
;       |id_ex:id_ex0|                                  ; 251 (251)   ; 171 (171)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 171 (171)        ; |openmips_min_sopc|openmips:openmips0|id_ex:id_ex0                                                                                                                     ; id_ex               ; work         ;
;       |if_id:if_id0|                                  ; 66 (66)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 64 (64)          ; |openmips_min_sopc|openmips:openmips0|if_id:if_id0                                                                                                                     ; if_id               ; work         ;
;       |mem:mem0|                                      ; 264 (264)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (246)    ; 0 (0)             ; 18 (18)          ; |openmips_min_sopc|openmips:openmips0|mem:mem0                                                                                                                         ; mem                 ; work         ;
;       |mem_wb:mem_wb0|                                ; 85 (85)     ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 83 (83)          ; |openmips_min_sopc|openmips:openmips0|mem_wb:mem_wb0                                                                                                                   ; mem_wb              ; work         ;
;       |pc_reg:pc_reg0|                                ; 134 (134)   ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 36 (36)          ; |openmips_min_sopc|openmips:openmips0|pc_reg:pc_reg0                                                                                                                   ; pc_reg              ; work         ;
;       |regfile:regfile1|                              ; 2277 (2277) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1253 (1253)  ; 97 (97)           ; 927 (927)        ; |openmips_min_sopc|openmips:openmips0|regfile:regfile1                                                                                                                 ; regfile             ; work         ;
;       |wishbone_bus_if:dwishbone_bus_if|              ; 201 (201)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 2 (2)             ; 103 (103)        ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if                                                                                                 ; wishbone_bus_if     ; work         ;
;       |wishbone_bus_if:iwishbone_bus_if|              ; 150 (150)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 3 (3)             ; 65 (65)          ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if                                                                                                 ; wishbone_bus_if     ; work         ;
;    |plic:plic0|                                       ; 384 (384)   ; 322 (322)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 83 (83)           ; 239 (239)        ; |openmips_min_sopc|plic:plic0                                                                                                                                          ; plic                ; work         ;
;    |uart_top:uart_top0|                               ; 782 (0)     ; 395 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 386 (0)      ; 30 (0)            ; 366 (0)          ; |openmips_min_sopc|uart_top:uart_top0                                                                                                                                  ; uart_top            ; work         ;
;       |uart_debug_if:dbg|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_debug_if:dbg                                                                                                                ; uart_debug_if       ; work         ;
;       |uart_regs:regs|                                ; 639 (216)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 321 (103)    ; 29 (6)            ; 289 (136)        ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs                                                                                                                   ; uart_regs           ; work         ;
;          |uart_receiver:receiver|                     ; 316 (126)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (69)     ; 19 (1)            ; 129 (56)         ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver                                                                                            ; uart_receiver       ; work         ;
;             |uart_rfifo:fifo_rx|                      ; 190 (165)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (97)      ; 18 (14)           ; 73 (54)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ; uart_rfifo          ; work         ;
;                |raminfr:rfifo|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 22 (22)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ; raminfr             ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                      ; altsyncram          ; work         ;
;                      |altsyncram_u9c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated       ; altsyncram_u9c1     ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ; uart_sync_flops     ; work         ;
;          |uart_transmitter:transmitter|               ; 112 (54)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (32)      ; 4 (0)             ; 58 (22)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter                                                                                      ; uart_transmitter    ; work         ;
;             |uart_tfifo:fifo_tx|                      ; 58 (31)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 4 (1)             ; 36 (14)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ; uart_tfifo          ; work         ;
;                |raminfr:tfifo|                        ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 24 (24)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ; raminfr             ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ; altsyncram          ; work         ;
;                      |altsyncram_u9c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated ; altsyncram_u9c1     ; work         ;
;       |uart_wb:wb_interface|                          ; 152 (152)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 88 (88)          ; |openmips_min_sopc|uart_top:uart_top0|uart_wb:wb_interface                                                                                                             ; uart_wb             ; work         ;
;    |wb_conmax_top:wb_conmax_top0|                     ; 952 (0)     ; 364 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 505 (0)      ; 113 (0)           ; 334 (0)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0                                                                                                                        ; wb_conmax_top       ; work         ;
;       |wb_conmax_master_if:m0|                        ; 134 (134)   ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 2 (2)             ; 5 (5)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                                                                                 ; wb_conmax_master_if ; work         ;
;       |wb_conmax_master_if:m1|                        ; 134 (134)   ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 3 (3)             ; 3 (3)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1                                                                                                 ; wb_conmax_master_if ; work         ;
;       |wb_conmax_rf:rf|                               ; 328 (328)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 106 (106)         ; 170 (170)        ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                                                                        ; wb_conmax_rf        ; work         ;
;       |wb_conmax_slave_if:s0|                         ; 36 (11)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (8)       ; 0 (0)             ; 14 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (10)      ; 0 (0)             ; 12 (1)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 3 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s15|                        ; 50 (25)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (10)      ; 2 (2)             ; 23 (12)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                                                                                 ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 11 (1)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                                                                             ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                   ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                             ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                             ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s1|                         ; 72 (45)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 56 (46)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 27 (12)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 11 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s2|                         ; 73 (47)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (21)      ; 0 (0)             ; 39 (26)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (12)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 13 (4)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s3|                         ; 99 (73)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (55)      ; 0 (0)             ; 28 (18)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (11)      ; 0 (0)             ; 10 (0)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s4|                         ; 43 (18)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (15)      ; 0 (0)             ; 13 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 11 (1)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_out   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; uart_in    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[14] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                        ;                   ;         ;
; rst                                                                                                                        ;                   ;         ;
;      - gpio_top:gpio_top0|ext_pad_o[0]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[1]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[2]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[3]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[4]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[5]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[6]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[7]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[8]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[9]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[10]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[11]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[12]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[13]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[14]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[15]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[16]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[17]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[18]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[19]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[20]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[21]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[22]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[23]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[24]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[25]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[26]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[27]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[28]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[29]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[30]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[31]                                                                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[4]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[12]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[20]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[28]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[6]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[3]                                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1]                                   ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0]                                   ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1]                                   ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0]                                  ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1]                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|ready_o                                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rf_pop                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[7]                                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[4]                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                                       ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[0]                                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|get_branch_target_address                                                         ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[1]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[2]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[3]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[14]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[13]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[12]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[6]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[5]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[25]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[26]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[27]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[28]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[29]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[30]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[31]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[4]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[19]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[18]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[17]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[16]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[15]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[24]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[23]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[22]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[21]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[20]                                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                                            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[3]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcause[3]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[7]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[11]                                                                               ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[11]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[10]                                                                                           ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[9]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[8]                                                                                            ; 0                 ; 0       ;
;      - clint:clint0|wb_dat_o[7]                                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[0]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[1]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[31]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcause[31]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[30]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[0]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcause[0]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[29]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[28]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[27]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[26]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[25]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[24]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[23]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[22]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[21]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[20]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[19]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[18]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[17]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[16]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[15]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[14]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[13]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[12]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[10]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[9]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[8]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[6]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[5]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[4]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[2]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcause[2]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[1]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcause[1]                                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.01                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[7]                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[3]                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[11]                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[0]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[1]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.01                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[28]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[29]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[30]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[31]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.11                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[4]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[3]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[2]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[6]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[7]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[5]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[27]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[26]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[24]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[25]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype[12]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype[8]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[0]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[1]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[2]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[3]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[4]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.11                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[8]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[9]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[10]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[11]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[12]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[13]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[14]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[15]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[16]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[17]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[18]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[19]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[20]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[21]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[22]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[23]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[28]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[29]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[30]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[31]                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[4]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[2]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[6]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[0]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[1]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[5]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[27]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[26]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[24]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[25]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[0]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[1]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[8]                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[9]                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[10]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[12]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[13]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[14]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[15]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[16]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[17]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[18]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[19]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[20]                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[21]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[22]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data[23]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_inta_o                                                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[0]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[1]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[2]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[5]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[6]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[7]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[1]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[2]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[3]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[4]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[5]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[6]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[7]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[8]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[9]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[10]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[11]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[12]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[13]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[14]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[15]                                                                           ; 0                 ; 0       ;
;      - clint:clint0|mtime[31]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[30]                                                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[1]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[4]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[5]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[6]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[7]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[8]                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[9]                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[28]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[29]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[30]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[31]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[4]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[3]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[2]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[6]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[7]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[5]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[27]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[26]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[24]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[25]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[7]                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[29]                                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[3]                                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[0]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[1]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[2]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[3]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[4]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[5]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[6]                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[7]                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[11]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[11]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[23]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[6]                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[28]                                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[2]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[8]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[9]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[10]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[12]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[13]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[14]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[15]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[16]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[17]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[18]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[19]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[20]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[21]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mepc[22]                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[10]                                                                             ; 0                 ; 0       ;
;      - clint:clint0|mtime[0]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[1]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[3]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[6]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[12]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[13]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[14]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[5]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[25]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[26]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[27]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[4]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[2]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[15]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[16]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[17]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[18]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[19]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[20]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[21]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[22]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[23]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[24]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[8]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[9]                                                                                               ; 0                 ; 0       ;
;      - clint:clint0|mtime[10]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[11]                                                                                              ; 0                 ; 0       ;
;      - clint:clint0|mtime[7]                                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[5]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[1]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[9]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[28]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[0]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~0                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~2                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~4                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~6                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[4]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~8                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~10                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~12                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~14                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[8]                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~16                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~18                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~20                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~22                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[12]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~24                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[13]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~26                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[14]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~28                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[15]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[16]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~30                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[17]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~32                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[18]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~34                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[19]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~36                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[20]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~38                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[21]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~40                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[22]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~42                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[23]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~44                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~46                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[24]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~48                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[25]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~50                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[26]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~52                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[27]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~54                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~56                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[29]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[30]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~58                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[31]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~60                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~62                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~0                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~2                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~4                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~6                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~8                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~10                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~12                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~14                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~16                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~18                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~20                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~22                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~24                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~26                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~28                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~30                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~32                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~34                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~36                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~38                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~40                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~42                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~44                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~46                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~48                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~50                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~52                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~54                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~56                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~58                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~60                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~62                                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[0]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[1]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[2]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[3]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[4]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[5]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_we_is                                                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wre                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[30]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[22]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[14]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[6]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_out                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|enable                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[0]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[1]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[2]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[3]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[4]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[5]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[6]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[7]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[8]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[9]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[10]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[11]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[12]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[13]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[14]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[15]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[16]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[17]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[18]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[19]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[20]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[21]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[22]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[23]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[24]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[25]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[26]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[27]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[28]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[29]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[30]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[31]                                                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.00                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[5]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[4]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[4] ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[2] ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[8] ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[6] ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[3]                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[2]                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[1]                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[15]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[14]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[13]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[12]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[11]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[10]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[9]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[8]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[7]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[6]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[5]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[4]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[3]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[2]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[1]                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[0]                                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~0                                               ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|always1~1                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|always1~2                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|always1~3                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|always1~4                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|csr_mstatus_o[3]~1                                                                      ; 0                 ; 0       ;
;      - clint:clint0|always1~1                                                                                              ; 0                 ; 0       ;
;      - plic:plic0|Interrupt~1                                                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|int_o                                                                             ; 1                 ; 6       ;
;      - plic:plic0|complete                                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|Exception_code[3]~2                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|mem_we_o~0                                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                                       ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_ack_o                                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_ack_o                                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]~3                                            ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[25]~0                                           ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|ce                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[25]~1                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf[6]~0                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]~4                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~1                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~2                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~3                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~3                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~4                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~5                                               ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~6                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~7                                               ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~8                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.10                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~9                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~4                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~5                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~6                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~7                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[21]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[29]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[13]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[5]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[19]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[27]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[11]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[3]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[24]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[16]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[8]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[0]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|tf_push                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|tx_reset                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[3]                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[23]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[31]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[15]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[7]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[26]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[18]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[10]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[2]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[17]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[25]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[9]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[1]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|start_dlc                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~8                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~10                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~11                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~12                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~13                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~9                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~10                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~11                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~12                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~13                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~14                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~15                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~16                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~17                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~18                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~19                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~20                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~21                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~22                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~23                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~24                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~25                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~26                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~27                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~28                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~29                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~30                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~31                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector72~0                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector75~1                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_we~0                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_data~0                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~0                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~1                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~2                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~3                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~4                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~5                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~8                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~9                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~10                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~11                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr~12                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|stallreq~0                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~2                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~4                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~6                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~8                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~10                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~12                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~14                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~16                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~18                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~20                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~22                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data~1                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~24                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mie~0                                                                                   ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s4_cyc_o                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s4_cyc_o                                                        ; 0                 ; 0       ;
;      - clint:clint0|wb_ack_o~0                                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mie~1                                                                                   ; 1                 ; 6       ;
;      - plic:plic0|enable~0                                                                                                 ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                                        ; 0                 ; 0       ;
;      - plic:plic0|enable[3]~1                                                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_pnd                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_pnd                                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_pnd                                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr_mask_d                                                                        ; 0                 ; 0       ;
;      - plic:plic0|threshold[31]~2                                                                                          ; 0                 ; 0       ;
;      - plic:plic0|Decoder0~1                                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall[4]~1                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_read_o~0                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[1]~0                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[0]~1                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[3]~2                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[2]~3                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[4]~4                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|stallreq~7                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|flush~0                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~11                                               ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                                   ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~14                                              ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~15                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~16                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~17                                              ; 1                 ; 6       ;
;      - gpio_top:gpio_top0|wb_err_o                                                                                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                                        ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_ack_o~2                                                                                     ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 0       ;
;      - plic:plic0|wb_ack_o~1                                                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~11                                               ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[18]~0                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[18]~2                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~8                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~12                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~15                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~18                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~19                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~20                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~21                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~22                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~23                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~24                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~25                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~26                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~27                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~28                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~29                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~30                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~31                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~32                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~33                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~34                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[1]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_d                                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[1]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[3]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[2]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[3]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_d                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_d                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_d                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[1]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[2]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_d                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[18]~0                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~5                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd~0                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|rdata1[24]~41                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|rdata1[26]~44                                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|always1~3                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1119                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1122                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1131                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~1134                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|comb~0                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|Selector101~5                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~13                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|divisor[31]~2                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~14                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~16                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Equal0~10                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~17                                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msi_reset                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|delayed_modem_signals[0]                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rx_reset                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[0]                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[0]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[1]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[1]                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[3]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[3]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[5]                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[5]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[2]                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[2]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[4]                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[4]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[6]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[6]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[14]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[14]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[13]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[13]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[12]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[12]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[28]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[28]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[29]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[29]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[26]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[26]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[27]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[27]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[31]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[31]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[25]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[25]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[30]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[30]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[16]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[16]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[15]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[15]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[18]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[18]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[17]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[17]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[19]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[19]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[20]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[20]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[21]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[21]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[22]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[22]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[23]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[23]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[24]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[24]                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~0                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~1                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3008                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux30~0                                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux0~0                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux0~1                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[9]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[9]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[8]                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[8]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[11]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[11]                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[10]                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[10]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[7]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[7]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~2                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~3                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~4                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~5                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~6                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~7                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~8                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~9                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~10                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~11                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt~11                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~21                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mscratch[13]~0                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|fflags[3]~2                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtval[30]~0                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|msip[8]~0                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mhartid[13]~4                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|marchid[12]~0                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mie[1]~2                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|minstreth[26]~0                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mip[30]~1                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|minstret[29]~0                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|frm[3]~1                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcause[21]~7                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus~9                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[11]~10                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|msip~1                                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|sync_dat_o[0]                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[1]                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[2]                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[0]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[0]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[0]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[0]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[0]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[0]                                                              ; 1                 ; 6       ;
;      - clint:clint0|wb_dat_o[2]~2                                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~0                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[2]       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[4]       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[6]       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[8]       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[0]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[0]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[0]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[0]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[0]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[0]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[0]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~0                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o[22]~1                                                                                 ; 0                 ; 0       ;
;      - plic:plic0|wb_dat_o[8]~41                                                                                           ; 0                 ; 0       ;
;      - plic:plic0|wb_dat_o[8]~42                                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~1                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[1]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[1]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[1]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[1]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[1]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[1]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[1]                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[1]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[1]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[1]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[1]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[1]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[1]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[1]                                                                        ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~2                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~2                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[3]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[3]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[3]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[3]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[3]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[3]                                                              ; 1                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[3]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[3]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[3]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[3]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[3]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[3]                                                                        ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~3                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~3                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[5]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[5]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[5]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[5]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[5]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[5]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[5]                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[5]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[5]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[5]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[5]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[5]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[5]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[5]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~4                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~4                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[2]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[2]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[2]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[2]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[2]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[2]                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[2]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[2]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[2]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[2]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[2]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[2]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~5                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~5                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[4]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[4]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[4]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[4]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[4]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[4]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[4]                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[4]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[4]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[4]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[4]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[4]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[4]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[4]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~6                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~6                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[6]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[6]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[6]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[6]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[6]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[6]                                                              ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[6]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[6]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[6]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[6]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[6]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[6]                                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6r                                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[6]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[6]                                                                        ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~7                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~7                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[14]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[14]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[14]                                                             ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[14]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[14]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[14]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[14]                                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[14]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[14]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[14]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[14]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[14]                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~8                                                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~8                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[13]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[13]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[13]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[13]                                                             ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[13]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[13]                                                             ; 1                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[13]                                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[13]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[13]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[13]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[13]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[13]                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~9                                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~9                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[12]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[12]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[12]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[12]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[12]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[12]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[12]                                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[12]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[12]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[12]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[12]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[12]                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~10                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~10                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[28]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[28]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[28]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[28]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~11                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~11                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[29]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[29]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[29]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[29]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~12                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~12                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[26]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[26]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[26]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[26]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~13                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~13                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[27]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[27]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[27]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[27]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~14                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~14                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[31]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[31]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[31]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[31]                                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[7]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[7]                                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7r                                                                             ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~15                                                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~15                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[25]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[25]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[25]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[25]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~16                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~16                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[30]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[30]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[30]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[30]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~17                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~17                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[16]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[16]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[16]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[16]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~18                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~18                                                       ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[15]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[15]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[15]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[15]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[15]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[15]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[15]                                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[15]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[15]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[15]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[15]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[15]                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~19                                                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~19                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[1]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[18]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[18]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[18]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[18]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~20                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~20                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[17]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[17]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[17]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[17]                                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dtr_pad_o                                                                         ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~21                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~21                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[19]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[19]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[19]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[19]                                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[2]                                                                            ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~22                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~22                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[3]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[20]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[20]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[20]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[20]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~23                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~23                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[21]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[21]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[21]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[21]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~24                                                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~24                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[22]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[22]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[22]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[22]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~25                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~25                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[23]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[23]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[23]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[23]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~26                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~26                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[24]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[24]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[24]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[24]                                                                                   ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~27                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~27                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~12                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~13                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~14                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~15                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~0                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o[35]~1                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~2                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~0                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[9]~1                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[9]~2                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~3                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[9]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[9]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[9]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[9]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[9]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[9]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[9]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[9]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[9]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[9]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[9]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[9]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~28                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~4                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~5                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[0]                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~3                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~4                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~6                                                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[8]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[8]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[8]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[8]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[8]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[8]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[8]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[8]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[8]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[8]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[8]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[8]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~29                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~7                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~8                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~9                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~5                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~6                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address~5                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~10                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~11                                                       ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[11]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[11]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[11]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[11]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[11]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[11]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[11]                                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[11]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[11]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[11]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[11]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[11]                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~30                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~12                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~13                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~7                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~8                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~14                                                       ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[10]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[10]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[10]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[10]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[10]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[10]                                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[10]                                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[10]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[10]                                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[10]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[10]                                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[10]                                                                                     ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~31                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~15                                                       ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~16                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~17                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~9                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~10                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~18                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~19                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~20                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~21                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~11                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~12                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~22                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~23                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~24                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~25                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~13                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~14                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~26                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~27                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~28                                                       ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[7]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[7]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[7]                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[7]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[7]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[7]                                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[7]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[7]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[7]                                                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[7]                                                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[7]                                                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[7]                                                                                      ; 0                 ; 0       ;
;      - inst_rom_:inst_rom_0|wb_dat_o~32                                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~29                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~15                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~16                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~30                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~31                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~32                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~33                                                       ; 1                 ; 6       ;
;      - openmips:openmips0|div:div0|result_o~17                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~18                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~19                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~20                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~21                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~22                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~23                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~24                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~25                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~26                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~27                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~28                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~29                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~30                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~31                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~32                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~33                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~34                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~35                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~36                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~37                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~38                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~39                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~40                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~41                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~42                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~43                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~44                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~45                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~46                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~47                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~48                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~49                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~50                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~51                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~52                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~53                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~54                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~55                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~56                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~57                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~58                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~59                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~60                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~61                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~62                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~63                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~64                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~16                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~17                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~18                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~19                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~20                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~21                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~22                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~23                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~24                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~25                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~26                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~27                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~28                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~29                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~30                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mtvec~31                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~28                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~29                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~30                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~31                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~32                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_error                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[0]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~2                                                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[1]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[3]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                              ; 0                 ; 0       ;
;      - plic:plic0|enable~3                                                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[5]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~4                                                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[2]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~5                                                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[4]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~6                                                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[6]                                                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                              ; 0                 ; 0       ;
;      - plic:plic0|enable~7                                                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[14]                                                                                    ; 0                 ; 0       ;
;      - plic:plic0|enable~8                                                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[13]                                                                                    ; 0                 ; 0       ;
;      - plic:plic0|enable~9                                                                                                 ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[12]                                                                                    ; 0                 ; 0       ;
;      - plic:plic0|enable~10                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~11                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~12                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~13                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~14                                                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7_d                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                             ; 0                 ; 0       ;
;      - plic:plic0|enable~15                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~16                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~17                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~18                                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[15]                                                                                    ; 0                 ; 0       ;
;      - plic:plic0|enable~19                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~20                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~21                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~22                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~23                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~24                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~25                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~26                                                                                                ; 0                 ; 0       ;
;      - plic:plic0|enable~27                                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[23]~1                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[0]~0                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[64]~2                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[32]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[9]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~28                                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[8]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~29                                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[2]~1                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[11]                                                                                    ; 0                 ; 0       ;
;      - plic:plic0|enable~30                                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[1]~2                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[10]                                                                                    ; 0                 ; 0       ;
;      - plic:plic0|enable~31                                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[4]~3                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[3]~4                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[6]~5                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[7]                                                                                     ; 0                 ; 0       ;
;      - plic:plic0|enable~32                                                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[5]~6                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[8]~7                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[7]~8                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[10]~9                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[9]~10                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[12]~11                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[11]~12                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[14]~13                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[13]~14                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[16]~15                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[15]~16                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[18]~17                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[17]~18                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[20]~19                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[19]~20                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[22]~21                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[21]~22                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[24]~23                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[23]~24                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[26]~25                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[25]~26                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[28]~27                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[27]~28                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[30]~29                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[29]~30                                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[6]                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity                                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_xor                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[0]                                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[1]                                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[1]                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[3]                                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[3]                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[5]                                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[2]                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[2]                                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[4]                                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[6]                                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[14]                                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[13]                                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[12]                                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[7]                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[15]                                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus[11]~11                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[9]                                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[8]                                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[11]                                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[10]                                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[7]                                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mstatus~12                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|Interrupt~2                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]~38                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~2                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|Exception_code[2]~11                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_write_addr~26                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~34                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address~65                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_inst~26                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3025                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3026                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3027                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3028                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3029                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3030                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3031                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3032                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3033                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3034                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3035                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3036                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3037                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3038                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3039                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~3040                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux17~14                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux21~16                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux20~16                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux31~16                                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt[0]~22                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycleh[22]~99                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|fflags[3]~3                                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|mcycle[4]~100                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|csr:csr0|fcsr[3]~9                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|divisor[31]~3                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[28]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[20]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[12]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[4]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[30]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[22]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[14]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[6]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[0]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[1]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[2]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[3]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[5]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[7]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[8]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[9]                                                                           ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[10]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[11]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[13]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[15]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[16]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[17]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[18]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[19]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[21]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[23]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[24]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[25]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[26]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[27]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[29]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[31]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[3]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[7]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[11]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[4]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[4]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[1]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[0]                                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_o[0]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[1]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[3]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[2]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[2]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[3]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[5]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[4]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[4]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[5]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[7]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[6]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[6]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[7]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[9]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[8]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[8]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[9]                                                                                 ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[11]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[10]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[10]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[11]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[13]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[12]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[12]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[13]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[15]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[14]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[14]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[15]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[17]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[16]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[16]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[17]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[19]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[18]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[18]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[19]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[21]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[20]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[20]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[21]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[23]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[22]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[22]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[23]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[25]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[24]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[24]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[25]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[27]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[26]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[26]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[27]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[29]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[28]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[28]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[29]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[31]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[30]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[30]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[31]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[3]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[3]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[28]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[28]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[30]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[30]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[31]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[31]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[29]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[29]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[2]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[2]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[0]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[0]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[1]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[1]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[6]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[6]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[7]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[7]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[3]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[7]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[11]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[0]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[1]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[3]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[5]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[2]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[4]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[6]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[14]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[13]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[12]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[28]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[29]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[26]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[27]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[31]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[25]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[30]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[16]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[15]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[18]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[17]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[19]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[20]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[21]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[22]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[23]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[24]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[24]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[24]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[25]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[25]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[26]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[26]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[27]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[27]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[23]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[23]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[22]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[22]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[21]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[21]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[20]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[20]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[19]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[19]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[18]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[18]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[17]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[17]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[16]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[16]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[15]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[15]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[14]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[14]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[13]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[13]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[12]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[12]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[11]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[11]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[10]                                                                            ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[10]                                                    ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[9]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[9]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[8]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[8]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[5]                                                                             ; 1                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|hold_branch_target_address[5]                                                     ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[7]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[8]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[9]                                                   ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[10]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[11]                                                  ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[2]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[3]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[5]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[4]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[10]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[8]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[9]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[6]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[7]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[11]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[0]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_read_addr_o[1]                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[4]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[1]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[1]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[1]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[0]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[0]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[0]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[3]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[3]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[3]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[2]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[2]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[2]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[5]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[5]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[5]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[4]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[4]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[4]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[7]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[7]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[7]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[6]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[6]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[6]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[9]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[9]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[9]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[8]                                                                          ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[8]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[8]                                                                                ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[11]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[11]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[11]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[10]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[10]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[10]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[13]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[13]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[13]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[12]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[12]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[12]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[15]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[15]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[15]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[14]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[14]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[14]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|moveres[17]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[17]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[17]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[16]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[16]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[16]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[19]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[19]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[19]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[18]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[18]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[18]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[21]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[21]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[21]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[20]                                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|logicout[20]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[20]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[23]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[23]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[23]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[22]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[22]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[22]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[25]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[25]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[25]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[24]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[24]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[24]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[27]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[27]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[27]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[26]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[26]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[26]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[29]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[29]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[29]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[28]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[28]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[28]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[31]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[31]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[31]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|moveres[30]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|logicout[30]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|arithmeticres[30]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[28]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[30]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[31]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[29]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[2]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[0]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[1]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[6]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[24]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[25]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[26]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[27]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[4]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[1]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[0]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[2]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[5]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[6]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[9]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[8]                                                                               ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[10]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[13]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[12]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[15]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[14]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[17]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[16]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[19]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[18]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[21]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[20]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[23]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[22]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[25]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[24]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[27]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[26]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[29]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[28]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[31]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|csr:csr0|data_o[30]                                                                              ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[23]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[22]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[21]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[20]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[19]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[18]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[17]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[16]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[15]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[14]                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[13]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[12]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[10]                                                                        ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[9]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[8]                                                                         ; 1                 ; 6       ;
;      - openmips:openmips0|ex:ex0|csr_reg_data_o[5]                                                                         ; 1                 ; 6       ;
; uart_in                                                                                                                    ;                   ;         ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                                     ; 0                 ; 6       ;
; gpio_i[0]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[0]                                                                                          ; 0                 ; 6       ;
; gpio_i[1]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[1]                                                                                          ; 1                 ; 6       ;
; gpio_i[3]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[3]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[5]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[5]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[2]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[2]                                                                                          ; 1                 ; 6       ;
; gpio_i[4]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[4]                                                                                          ; 0                 ; 6       ;
; gpio_i[6]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[6]~feeder                                                                                   ; 1                 ; 6       ;
; gpio_i[14]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[14]~feeder                                                                                  ; 1                 ; 6       ;
; gpio_i[13]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[13]~feeder                                                                                  ; 1                 ; 6       ;
; gpio_i[12]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[12]                                                                                         ; 1                 ; 6       ;
; gpio_i[15]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[15]                                                                                         ; 1                 ; 6       ;
; gpio_i[9]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[9]                                                                                          ; 0                 ; 6       ;
; gpio_i[8]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[8]                                                                                          ; 0                 ; 6       ;
; gpio_i[11]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[11]                                                                                         ; 0                 ; 6       ;
; gpio_i[10]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[10]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[7]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[7]                                                                                          ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                   ; Location           ; Fan-Out ; Usage                                                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; clint:clint0|mtimecmp[31]~1                                                                            ; LCCOMB_X26_Y13_N10 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; clint:clint0|wb_dat_o[2]~2                                                                             ; LCCOMB_X26_Y13_N26 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                    ; PIN_E1             ; 345     ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                    ; PIN_E1             ; 3729    ; Clock                                                             ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; gpio_top:gpio_top0|always11~3                                                                          ; LCCOMB_X32_Y8_N0   ; 35      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                       ; FF_X31_Y10_N9      ; 20      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[0]~0                                                                     ; LCCOMB_X32_Y9_N26  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[14]~1                                                                    ; LCCOMB_X32_Y9_N22  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[19]~3                                                                    ; LCCOMB_X32_Y9_N8   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[25]~2                                                                    ; LCCOMB_X32_Y8_N24  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[0]~0                                                                       ; LCCOMB_X32_Y10_N30 ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[14]~1                                                                      ; LCCOMB_X32_Y9_N16  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[19]~3                                                                      ; LCCOMB_X32_Y9_N20  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[25]~2                                                                      ; LCCOMB_X32_Y9_N14  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                      ; LCCOMB_X32_Y9_N24  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                     ; LCCOMB_X32_Y9_N12  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                     ; LCCOMB_X32_Y9_N10  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                      ; LCCOMB_X32_Y9_N18  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[0]~0                                                                    ; LCCOMB_X32_Y9_N0   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[14]~1                                                                   ; LCCOMB_X32_Y9_N6   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[19]~3                                                                   ; LCCOMB_X32_Y9_N2   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[25]~2                                                                   ; LCCOMB_X32_Y9_N4   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; inst_rom_:inst_rom_0|wb_dat_o[22]~1                                                                    ; LCCOMB_X24_Y7_N12  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|WideNor2                                                                   ; LCCOMB_X3_Y19_N26  ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|csr:csr0|fcsr[3]~9                                                                  ; LCCOMB_X10_Y21_N8  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|fflags[3]~3                                                                ; LCCOMB_X2_Y17_N16  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|frm[3]~1                                                                   ; LCCOMB_X10_Y21_N2  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|marchid[12]~0                                                              ; LCCOMB_X1_Y17_N0   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcause[21]~42                                                              ; LCCOMB_X10_Y21_N30 ; 29      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycle[4]~100                                                              ; LCCOMB_X2_Y19_N2   ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycleh[22]~99                                                             ; LCCOMB_X2_Y19_N28  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycleh~42                                                                 ; LCCOMB_X1_Y17_N30  ; 33      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycle~43                                                                  ; LCCOMB_X1_Y17_N20  ; 33      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mepc[7]~41                                                                 ; LCCOMB_X12_Y20_N20 ; 30      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mhartid[13]~4                                                              ; LCCOMB_X2_Y17_N8   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mie[1]~2                                                                   ; LCCOMB_X11_Y13_N8  ; 30      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mimpid[3]~0                                                                ; LCCOMB_X1_Y17_N24  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|minstret[29]~0                                                             ; LCCOMB_X2_Y17_N0   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|minstreth[26]~0                                                            ; LCCOMB_X2_Y17_N6   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mip[30]~1                                                                  ; LCCOMB_X3_Y17_N16  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|misa[3]~5                                                                  ; LCCOMB_X7_Y17_N22  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mscratch[13]~0                                                             ; LCCOMB_X7_Y17_N0   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|msip[8]~0                                                                  ; LCCOMB_X2_Y17_N24  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mstatus[11]~10                                                             ; LCCOMB_X13_Y20_N28 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mstatus[11]~11                                                             ; LCCOMB_X7_Y17_N16  ; 28      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mtval[30]~0                                                                ; LCCOMB_X10_Y21_N12 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mtvec~1                                                                    ; LCCOMB_X11_Y16_N4  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mvendorid[3]~0                                                             ; LCCOMB_X1_Y17_N10  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~8                                                             ; LCCOMB_X19_Y11_N0  ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|ctrl:ctrl0|stall[3]~0                                                               ; LCCOMB_X14_Y16_N2  ; 136     ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~10                                                                  ; LCCOMB_X29_Y14_N2  ; 6       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~22                                                                  ; LCCOMB_X30_Y18_N2  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[31]~4                                                             ; LCCOMB_X30_Y18_N0  ; 31      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[64]~6                                                             ; LCCOMB_X30_Y18_N18 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|divisor[31]~3                                                              ; LCCOMB_X30_Y19_N2  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|result_o[35]~1                                                             ; LCCOMB_X29_Y19_N22 ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.01                                                                   ; FF_X29_Y19_N21     ; 36      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.10                                                                   ; FF_X29_Y19_N17     ; 76      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Mux32~7                                                                      ; LCCOMB_X21_Y21_N14 ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr13~1                                                                   ; LCCOMB_X11_Y15_N30 ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr1~1                                                                    ; LCCOMB_X19_Y14_N14 ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr9~2                                                                    ; LCCOMB_X21_Y17_N20 ; 64      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data~1                                                   ; LCCOMB_X12_Y16_N26 ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|Selector101~4                                                                ; LCCOMB_X13_Y11_N20 ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|id:id0|always1~3                                                                    ; LCCOMB_X17_Y9_N30  ; 33      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|always2~0                                                                    ; LCCOMB_X16_Y9_N30  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|if_id:if_id0|id_pc[18]~1                                                            ; LCCOMB_X13_Y12_N2  ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|WideOr2~1                                                                  ; LCCOMB_X21_Y14_N24 ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[0]~5                                                              ; LCCOMB_X10_Y19_N2  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[18]~3                                                             ; LCCOMB_X13_Y11_N26 ; 30      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3009                                                          ; LCCOMB_X8_Y6_N8    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3010                                                          ; LCCOMB_X14_Y4_N0   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3011                                                          ; LCCOMB_X11_Y5_N8   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3012                                                          ; LCCOMB_X10_Y3_N24  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3013                                                          ; LCCOMB_X8_Y6_N18   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3014                                                          ; LCCOMB_X5_Y3_N8    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3015                                                          ; LCCOMB_X10_Y3_N20  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3016                                                          ; LCCOMB_X9_Y5_N22   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3017                                                          ; LCCOMB_X12_Y8_N10  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3018                                                          ; LCCOMB_X13_Y6_N0   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3019                                                          ; LCCOMB_X8_Y9_N16   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3020                                                          ; LCCOMB_X12_Y2_N10  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3021                                                          ; LCCOMB_X8_Y6_N4    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3022                                                          ; LCCOMB_X8_Y6_N30   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3023                                                          ; LCCOMB_X8_Y9_N12   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3024                                                          ; LCCOMB_X9_Y5_N8    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3025                                                          ; LCCOMB_X21_Y5_N8   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3026                                                          ; LCCOMB_X8_Y6_N6    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3027                                                          ; LCCOMB_X8_Y6_N28   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3028                                                          ; LCCOMB_X8_Y6_N14   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3029                                                          ; LCCOMB_X12_Y13_N6  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3030                                                          ; LCCOMB_X8_Y6_N0    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3031                                                          ; LCCOMB_X8_Y6_N10   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3032                                                          ; LCCOMB_X8_Y6_N16   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3033                                                          ; LCCOMB_X12_Y6_N26  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3034                                                          ; LCCOMB_X8_Y9_N18   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3035                                                          ; LCCOMB_X8_Y9_N28   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3036                                                          ; LCCOMB_X8_Y9_N22   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3037                                                          ; LCCOMB_X9_Y5_N30   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3038                                                          ; LCCOMB_X9_Y5_N24   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3039                                                          ; LCCOMB_X8_Y6_N26   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3040                                                          ; LCCOMB_X9_Y5_N14   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector107~0                                      ; LCCOMB_X23_Y11_N24 ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[9]~2                                        ; LCCOMB_X21_Y12_N26 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]~38                              ; LCCOMB_X21_Y12_N18 ; 69      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector107~0                                      ; LCCOMB_X21_Y13_N30 ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf[6]~0                                        ; LCCOMB_X13_Y12_N22 ; 33      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[25]~2                              ; LCCOMB_X13_Y12_N0  ; 33      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~3                                                                                  ; LCCOMB_X25_Y12_N0  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~4                                                                                  ; LCCOMB_X29_Y15_N0  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~5                                                                                  ; LCCOMB_X29_Y15_N18 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~6                                                                                  ; LCCOMB_X29_Y15_N4  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~7                                                                                  ; LCCOMB_X29_Y15_N10 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~8                                                                                  ; LCCOMB_X29_Y15_N24 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~9                                                                                  ; LCCOMB_X29_Y15_N6  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|always0~6                                                                                   ; LCCOMB_X25_Y12_N8  ; 36      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; plic:plic0|enable[3]~1                                                                                 ; LCCOMB_X26_Y12_N24 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|threshold[31]~2                                                                             ; LCCOMB_X26_Y12_N18 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; plic:plic0|wb_dat_o[8]~41                                                                              ; LCCOMB_X29_Y14_N20 ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; plic:plic0|wb_dat_o[8]~42                                                                              ; LCCOMB_X26_Y12_N20 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                    ; PIN_N13            ; 2146    ; Async. clear, Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                           ; LCCOMB_X23_Y1_N2   ; 9       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                            ; LCCOMB_X26_Y3_N10  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always6~0                                                            ; LCCOMB_X26_Y2_N8   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                            ; LCCOMB_X25_Y6_N30  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                            ; LCCOMB_X25_Y6_N6   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[5]~10                                                      ; LCCOMB_X23_Y1_N8   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[15]~2                                                             ; LCCOMB_X26_Y5_N20  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[2]~3                                                              ; LCCOMB_X24_Y3_N2   ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|enable                                                               ; FF_X28_Y3_N21      ; 25      ; Clock enable, Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|ier[3]~0                                                             ; LCCOMB_X24_Y3_N12  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                               ; FF_X24_Y5_N17      ; 27      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                             ; FF_X24_Y3_N7       ; 36      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                          ; LCCOMB_X23_Y3_N8   ; 22      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                              ; FF_X24_Y1_N9       ; 13      ; Write enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; LCCOMB_X21_Y2_N2   ; 11      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]~10                               ; LCCOMB_X31_Y1_N20  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[1]~12                               ; LCCOMB_X24_Y2_N28  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                             ; LCCOMB_X32_Y1_N18  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                               ; LCCOMB_X30_Y1_N0   ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~1                               ; LCCOMB_X29_Y1_N26  ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; LCCOMB_X22_Y1_N24  ; 27      ; Write enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                   ; LCCOMB_X29_Y1_N30  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; FF_X30_Y1_N25      ; 25      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; FF_X33_Y1_N29      ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]~9                 ; LCCOMB_X21_Y2_N0   ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]~33              ; LCCOMB_X22_Y4_N18  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~15             ; LCCOMB_X22_Y5_N16  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]~24             ; LCCOMB_X21_Y4_N18  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~45             ; LCCOMB_X23_Y4_N4   ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~39             ; LCCOMB_X19_Y2_N18  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]~42             ; LCCOMB_X19_Y2_N28  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~48             ; LCCOMB_X22_Y4_N2   ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]~30              ; LCCOMB_X21_Y4_N8   ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~27              ; LCCOMB_X22_Y5_N24  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]~36              ; LCCOMB_X21_Y4_N14  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]~9               ; LCCOMB_X22_Y4_N16  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]~3               ; LCCOMB_X19_Y2_N20  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]~6               ; LCCOMB_X19_Y2_N8   ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~12              ; LCCOMB_X22_Y4_N4   ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]~21              ; LCCOMB_X22_Y5_N10  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~18              ; LCCOMB_X22_Y4_N24  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10       ; LCCOMB_X22_Y3_N28  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]~1                   ; LCCOMB_X19_Y4_N22  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~2                        ; LCCOMB_X29_Y2_N6   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                            ; LCCOMB_X26_Y1_N16  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                            ; LCCOMB_X26_Y1_N0   ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; FF_X26_Y1_N7       ; 25      ; Sync. clear, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]~5           ; LCCOMB_X18_Y1_N12  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~23 ; LCCOMB_X26_Y2_N10  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]~1             ; LCCOMB_X24_Y1_N12  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                           ; LCCOMB_X24_Y6_N20  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                  ; LCCOMB_X31_Y5_N6   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                 ; LCCOMB_X33_Y5_N20  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                 ; LCCOMB_X30_Y5_N12  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                 ; LCCOMB_X30_Y5_N10  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                 ; LCCOMB_X31_Y3_N14  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                 ; LCCOMB_X30_Y5_N8   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                 ; LCCOMB_X31_Y5_N4   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                 ; LCCOMB_X31_Y5_N20  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                 ; LCCOMB_X31_Y5_N18  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                 ; LCCOMB_X30_Y6_N10  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                 ; LCCOMB_X30_Y5_N18  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                 ; LCCOMB_X32_Y5_N30  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                  ; LCCOMB_X30_Y5_N16  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                  ; LCCOMB_X32_Y5_N22  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                  ; LCCOMB_X32_Y3_N16  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                  ; LCCOMB_X31_Y5_N0   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X24_Y8_N6   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                      ; LCCOMB_X30_Y7_N4   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X24_Y6_N6   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X32_Y6_N16  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X30_Y11_N14 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X23_Y10_N8  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                   ;
+-------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                               ; PIN_E1             ; 3729    ; 1769                                 ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|csr:csr0|WideNor2                              ; LCCOMB_X3_Y19_N26  ; 32      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~8                        ; LCCOMB_X19_Y11_N0  ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|ex:ex0|Mux32~7                                 ; LCCOMB_X21_Y21_N14 ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr13~1                              ; LCCOMB_X11_Y15_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr1~1                               ; LCCOMB_X19_Y14_N14 ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr9~2                               ; LCCOMB_X21_Y17_N20 ; 64      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|id:id0|Selector101~4                           ; LCCOMB_X13_Y11_N20 ; 32      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|mem:mem0|WideOr2~1                             ; LCCOMB_X21_Y14_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector107~0 ; LCCOMB_X23_Y11_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; rst~input ; 2146                ;
+-----------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_mab1:auto_generated|ALTSYNCRAM                                                 ; M9K  ; ROM              ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 16                          ; 32                          ; --                          ; --                          ; 512                 ; 1    ; rom_init.mif ; M9K_X27_Y8_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None         ; M9K_X27_Y3_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None         ; M9K_X27_Y2_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |openmips_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_mab1:auto_generated|ALTSYNCRAM                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)    ;(10010011111000001000000000000000) (1034750944) (-1814003712) (-6-12-1-15-8000)   ;(00110111111100011111111111111111) (-1815556815) (938606591) (37F1FFFF)   ;(00010011011000011111000100001111) (-1964596879) (325185807) (1361F10F)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(10010011111000000000000000000000) (1032450944) (-1814036480) (-6-12-200000)   ;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)   ;(10010011111000001100000000000000) (1034810944) (-1813987328) (-6-12-1-15-4000)   ;
;8;(00110111000000010000000000000000) (-1889734592) (922812416) (37010000)    ;(00010011011000010000000100000000) (-1964766896) (325124352) (13610100)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)   ;(10010011111000000100000000000000) (1034710944) (-1814020096) (-6-12-1-15-12000)   ;(00110111000000010000000000000000) (-1889734592) (922812416) (37010000)   ;(00010011011000010101000100000000) (-1964716896) (325144832) (13615100)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 19,225 / 32,401 ( 59 % ) ;
; C16 interconnects     ; 474 / 1,326 ( 36 % )     ;
; C4 interconnects      ; 15,890 / 21,816 ( 73 % ) ;
; Direct links          ; 1,993 / 32,401 ( 6 % )   ;
; Global clocks         ; 10 / 10 ( 100 % )        ;
; Local interconnects   ; 4,322 / 10,320 ( 42 % )  ;
; R24 interconnects     ; 565 / 1,289 ( 44 % )     ;
; R4 interconnects      ; 21,026 / 28,186 ( 75 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.49) ; Number of LABs  (Total = 644) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 0                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 8                             ;
; 11                                          ; 1                             ;
; 12                                          ; 4                             ;
; 13                                          ; 2                             ;
; 14                                          ; 27                            ;
; 15                                          ; 65                            ;
; 16                                          ; 524                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 644) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 107                           ;
; 1 Clock                            ; 504                           ;
; 1 Clock enable                     ; 179                           ;
; 1 Sync. clear                      ; 58                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 257                           ;
; 2 Clocks                           ; 43                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.45) ; Number of LABs  (Total = 644) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 4                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 8                             ;
; 15                                           ; 18                            ;
; 16                                           ; 88                            ;
; 17                                           ; 53                            ;
; 18                                           ; 52                            ;
; 19                                           ; 30                            ;
; 20                                           ; 42                            ;
; 21                                           ; 29                            ;
; 22                                           ; 44                            ;
; 23                                           ; 29                            ;
; 24                                           ; 37                            ;
; 25                                           ; 20                            ;
; 26                                           ; 20                            ;
; 27                                           ; 19                            ;
; 28                                           ; 21                            ;
; 29                                           ; 24                            ;
; 30                                           ; 22                            ;
; 31                                           ; 21                            ;
; 32                                           ; 43                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.62) ; Number of LABs  (Total = 644) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 5                             ;
; 2                                                ; 6                             ;
; 3                                                ; 15                            ;
; 4                                                ; 25                            ;
; 5                                                ; 35                            ;
; 6                                                ; 37                            ;
; 7                                                ; 36                            ;
; 8                                                ; 50                            ;
; 9                                                ; 44                            ;
; 10                                               ; 40                            ;
; 11                                               ; 42                            ;
; 12                                               ; 41                            ;
; 13                                               ; 34                            ;
; 14                                               ; 28                            ;
; 15                                               ; 39                            ;
; 16                                               ; 76                            ;
; 17                                               ; 16                            ;
; 18                                               ; 9                             ;
; 19                                               ; 11                            ;
; 20                                               ; 7                             ;
; 21                                               ; 9                             ;
; 22                                               ; 6                             ;
; 23                                               ; 5                             ;
; 24                                               ; 8                             ;
; 25                                               ; 7                             ;
; 26                                               ; 4                             ;
; 27                                               ; 3                             ;
; 28                                               ; 1                             ;
; 29                                               ; 1                             ;
; 30                                               ; 1                             ;
; 31                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 26.31) ; Number of LABs  (Total = 644) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 8                             ;
; 15                                           ; 12                            ;
; 16                                           ; 20                            ;
; 17                                           ; 24                            ;
; 18                                           ; 19                            ;
; 19                                           ; 13                            ;
; 20                                           ; 22                            ;
; 21                                           ; 24                            ;
; 22                                           ; 14                            ;
; 23                                           ; 19                            ;
; 24                                           ; 30                            ;
; 25                                           ; 29                            ;
; 26                                           ; 27                            ;
; 27                                           ; 37                            ;
; 28                                           ; 28                            ;
; 29                                           ; 28                            ;
; 30                                           ; 34                            ;
; 31                                           ; 37                            ;
; 32                                           ; 53                            ;
; 33                                           ; 36                            ;
; 34                                           ; 31                            ;
; 35                                           ; 26                            ;
; 36                                           ; 30                            ;
; 37                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 52        ; 0            ; 52        ; 0            ; 0            ; 52        ; 52        ; 0            ; 52        ; 52        ; 0            ; 0            ; 0            ; 2            ; 17           ; 0            ; 0            ; 17           ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 52           ; 0         ; 52           ; 52           ; 0         ; 0         ; 52           ; 0         ; 0         ; 52           ; 52           ; 52           ; 50           ; 35           ; 52           ; 52           ; 35           ; 50           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_out           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_in            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                          ;
+-----------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                                             ; Delay Added in ns ;
+-----------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; clk             ; clk,clint:clint0|mtime[0]                                                                                        ; 1894.3            ;
; clk             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                                                      ; 1790.9            ;
; clk             ; openmips:openmips0|id:id0|reg1_o[0]                                                                              ; 1386.8            ;
; clk             ; clint:clint0|mtime[0]                                                                                            ; 1379.8            ;
; clk,I/O         ; openmips:openmips0|id:id0|reg1_o[0]                                                                              ; 1307.8            ;
; clk             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[1],clint:clint0|mtime[0],openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0] ; 1093.8            ;
; I/O             ; clk                                                                                                              ; 1031.5            ;
; I/O             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                                                      ; 935.4             ;
; I/O             ; clint:clint0|mtime[0]                                                                                            ; 796.6             ;
; clk,rst         ; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[0]                                                                 ; 661.7             ;
; rst             ; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[0]                                                                 ; 438.1             ;
; I/O             ; openmips:openmips0|id_ex:id_ex0|ex_aluop[1],clint:clint0|mtime[0],openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0] ; 432.6             ;
; I/O             ; openmips:openmips0|id:id0|reg1_o[0]                                                                              ; 390.4             ;
; clk,I/O         ; clk                                                                                                              ; 272.0             ;
; I/O             ; openmips:openmips0|ex:ex0|csr_reg_read_addr_o[0]                                                                 ; 263.1             ;
; clk,I/O         ; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                                                      ; 244.4             ;
; clk             ; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0]                                                                   ; 169.2             ;
+-----------------+------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                       ;
+------------------------------------------------------+------------------------------------------+-------------------+
; Source Register                                      ; Destination Register                     ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------+-------------------+
; rst                                                  ; openmips:openmips0|ctrl:ctrl0|new_pc[5]  ; 13.729            ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[12] ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.666            ;
; clint:clint0|mtimecmp[29]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[28]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[3]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[1]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[2]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[18]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[21]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[4]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[20]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[6]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[14]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[7]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[13]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[5]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[9]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[17]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[12]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[8]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[25]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[19]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[16]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|enable[1]                                 ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; uart_top:uart_top0|uart_regs:regs|int_o              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[31]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][31]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[30]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][30]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[29]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][29]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[28]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][28]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[27]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][27]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[26]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][26]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[25]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][25]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[24]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][24]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[23]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][23]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[22]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][22]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[21]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][21]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[20]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][20]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[19]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][19]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[18]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[17]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][17]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[16]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][16]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[14]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][14]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[13]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][13]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[12]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][12]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[11]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][11]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[10]                             ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][10]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[9]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][9]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[8]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][8]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[7]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][7]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[6]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][6]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[5]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][5]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[4]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][4]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[3]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][3]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[2]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][2]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[1]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][1]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|threshold[0]                              ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; plic:plic0|priority[1][0]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; openmips:openmips0|csr:csr0|mie[11]                  ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; openmips:openmips0|csr:csr0|mie[7]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[10]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[24]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[22]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[26]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[30]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[11]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[27]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[23]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[15]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtimecmp[31]                            ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtime[30]                               ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
; clint:clint0|mtime[29]                               ; openmips:openmips0|ctrl:ctrl0|new_pc[30] ; 12.020            ;
+------------------------------------------------------+------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "wishbone"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 429 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wishbone.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: openmips0|ex0|Mux32~4  from: datab  to: combout
    Info (332098): Cell: openmips0|ex0|Mux32~5  from: datac  to: combout
    Info (332098): Cell: openmips0|id0|Equal11~0  from: datab  to: combout
    Info (332098): Cell: openmips0|id0|Selector101~0  from: datab  to: combout
    Info (332098): Cell: openmips0|id0|Selector101~2  from: dataa  to: combout
    Info (332098): Cell: openmips0|id0|reg2_o_mux[31]~62  from: cin  to: combout
    Info (332098): Cell: openmips0|mem0|Exception_code[3]~10  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|csr:csr0|mstatus[3] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/csr.v Line: 72
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wb_conmax_msel.v Line: 143
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr9~2  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 267
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|csr:csr0|WideNor2  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/csr.v Line: 218
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ctrl:ctrl0|new_pc[31]~8  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ctrl.v Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|Mux32~7  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr13~1  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 319
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux17~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux16~0 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux19~0 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux18~0 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux21~4 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux20~4 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux23~3 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux22~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux29~23 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux28~12 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 317
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr1~1  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/ex.v Line: 131
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|id:id0|Selector101~4  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/id.v Line: 136
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|id:id0|Selector101~5 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/id.v Line: 136
Info (176353): Automatically promoted node openmips:openmips0|mem:mem0|WideOr2~1  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/mem.v Line: 116
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[9]~1 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wishbone_bus_if.v Line: 37
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wishbone_bus_if.v Line: 25
Info (176353): Automatically promoted node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector107~0  File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/wishbone_bus_if.v Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170089): 2e+04 ns of routing delay (approximately 51.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 69% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 84% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
    Info (170138): Failed to route the following 23 signal(s)
        Info (170139): Signal "openmips:openmips0|if_id:if_id0|id_pc[14]"
        Info (170139): Signal "openmips:openmips0|if_id:if_id0|id_pc[22]"
        Info (170139): Signal "openmips:openmips0|id:id0|Add4~71"
        Info (170139): Signal "openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|op_1~82"
        Info (170139): Signal "openmips:openmips0|ex:ex0|Selector161~0"
        Info (170139): Signal "openmips:openmips0|mem_wb:mem_wb0|wb_csr_reg_write_addr[1]"
        Info (170139): Signal "openmips:openmips0|id:id0|reg1_addr_o[1]~0"
        Info (170139): Signal "openmips:openmips0|id:id0|reg1_addr_o[2]~8"
        Info (170139): Signal "openmips:openmips0|id:id0|Mux24~3"
        Info (170139): Signal "openmips:openmips0|id:id0|reg1_addr_o[2]~3"
        Info (170139): Signal "wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|Mux31~3"
        Info (170139): Signal "openmips:openmips0|mem_wb:mem_wb0|wb_wdata[18]"
        Info (170139): Signal "openmips:openmips0|mem:mem0|wdata_o[16]~63"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~582"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~3033"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~2999"
        Info (170139): Signal "openmips:openmips0|mem_wb:mem_wb0|wb_wdata[8]"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~739"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~3009"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~167"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~874"
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~2158"
        Info (170139): Signal "openmips:openmips0|ex:ex0|Mux24~6"
    Info (170140): Cannot fit design in device -- following 22 routing resource(s) needed by more than one signal during the last fitting attempt
        Info (170141): Routing resource R4 interconnect (X8_Y4, I0)
        Info (170141): Routing resource R4 interconnect (X2_Y8, I29)
        Info (170141): Routing resource R4 interconnect (X11_Y20, I29)
        Info (170141): Routing resource R4 interconnect (X12_Y16, I31)
        Info (170141): Routing resource R24 interconnect (X12_Y20, I0)
        Info (170141): Routing resource C4 interconnect (X5_Y4, I0)
        Info (170141): Routing resource C4 interconnect (X16_Y6, I0)
        Info (170141): Routing resource C4 interconnect (X7_Y6, I6)
        Info (170141): Routing resource C4 interconnect (X7_Y9, I7)
        Info (170141): Routing resource C4 interconnect (X6_Y8, I9)
        Info (170141): Routing resource C4 interconnect (X0_Y4, I16)
        Info (170141): Routing resource C4 interconnect (X3_Y2, I23)
        Info (170141): Routing resource LAB Block interconnect (X28_Y18, I1)
        Info (170141): Routing resource LAB Block interconnect (X7_Y8, I4)
        Info (170141): Routing resource LAB Block interconnect (X12_Y4, I6)
        Info (170141): Routing resource LAB Block interconnect (X7_Y4, I8)
        Info (170141): Routing resource LAB Block interconnect (X12_Y9, I10)
        Info (170141): Routing resource LAB Block interconnect (X12_Y4, I17)
        Info (170141): Routing resource LAB Block interconnect (X2_Y8, I23)
        Info (170141): Routing resource LAB Block interconnect (X5_Y19, I37)
        Info (170141): Routing resource LAB Input (X7_Y4, I67)
        Info (170141): Routing resource LAB Input (X11_Y4, I53)
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:09:38
Info (170197): The Fitter will not skip routability optimizations in all subsequent fit attempts
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:09
Info (170193): Fitter routing operations beginning
Info (170089): 2e+04 ns of routing delay (approximately 53.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 69% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 99% of the available device resources in the region that extends from location X0_Y12 to location X10_Y24
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
    Info (170138): Failed to route the following 1 signal(s)
        Info (170139): Signal "openmips:openmips0|regfile:regfile1|regs~2218"
    Info (170140): Cannot fit design in device -- following 1 routing resource(s) needed by more than one signal during the last fitting attempt
        Info (170141): Routing resource LAB Block interconnect (X16_Y13, I32)
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:05:44
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170089): 2e+04 ns of routing delay (approximately 51.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 70% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 99% of the available device resources in the region that extends from location X0_Y12 to location X10_Y24
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:06:28
Info (11888): Total time spent on timing analysis during the Fitter is 78.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (169180): Following 2 pins must use external clamping diodes.
    Info (169178): Pin gpio_i[0] uses I/O standard 3.3-V LVTTL at D2 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[6] uses I/O standard 3.3-V LVTTL at C1 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
Warning (169177): 17 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 5
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at N13 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 6
    Info (169178): Pin uart_in uses I/O standard 3.3-V LVTTL at B6 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 9
    Info (169178): Pin gpio_i[1] uses I/O standard 3.3-V LVTTL at C3 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[3] uses I/O standard 3.3-V LVTTL at C2 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[5] uses I/O standard 3.3-V LVTTL at C8 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[2] uses I/O standard 3.3-V LVTTL at B1 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[4] uses I/O standard 3.3-V LVTTL at B16 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[14] uses I/O standard 3.3-V LVTTL at B14 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[13] uses I/O standard 3.3-V LVTTL at B13 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[12] uses I/O standard 3.3-V LVTTL at B4 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[15] uses I/O standard 3.3-V LVTTL at B5 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[9] uses I/O standard 3.3-V LVTTL at B7 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[8] uses I/O standard 3.3-V LVTTL at C6 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[11] uses I/O standard 3.3-V LVTTL at B11 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[10] uses I/O standard 3.3-V LVTTL at B12 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[7] uses I/O standard 3.3-V LVTTL at B8 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
Warning (169203): PCI-clamp diode is not supported in this mode. The following 2 pins must meet the Intel FPGA requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Intel recommends termination method as specified in the Application Note 447.
    Info (169178): Pin gpio_i[0] uses I/O standard 3.3-V LVTTL at D2 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[6] uses I/O standard 3.3-V LVTTL at C1 File: D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/openmips_min_sopc.v Line: 13
Info (144001): Generated suppressed messages file D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/output_files/wishbone.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5731 megabytes
    Info: Processing ended: Fri Apr 29 17:25:25 2022
    Info: Elapsed time: 00:24:10
    Info: Total CPU time (on all processors): 00:27:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Github/OpenRSIC-V/rsic/wishbone_uart_gpio_y_rom-is-on-wishbone_except _PLIC_CLINT_j_rom-ip/output_files/wishbone.fit.smsg.


