|banco_de_pruebas_simplificado
led_sw <= coordinador_mod_tes:inst8.trigger_wait_led
clk_50 => coordinador_mod_tes:inst8.clk
clk_50 => divisor:inst13.clk_in
clk_50 => algo_3_final:inst.clk
clk_50 => ram:inst5.clk
clk_50 => ram:inst3.clk
clk_50 => ram:inst2.clk
clk_50 => uart_tx:inst12.clk
clk_50 => Controlador_sram_CIC_UART:inst16.clk
clk_50 => prueba_1:inst15.clk_50
clk_50 => sram_CIC:inst17.clk
clk_50 => sram:inst18.CLOCK
clk_50 => decod_control:inst4.clk
clk_50 => UART_RX:inst11.i_Clk
clk_50 => ram:inst6.clk
clk_50 => testigo_error:inst14.clk
clk_50 => captura_pixeles:inst9.clk_interno
reset_btn => coordinador_mod_tes:inst8.reset
reset_btn => Programador_controlador_block:inst1.reset
reset_btn => algo_3_final:inst.reset
reset_btn => uart_tx:inst12.resetn
reset_btn => Controlador_sram_CIC_UART:inst16.reset
reset_btn => sram_CIC:inst17.reset
reset_btn => testigo_error:inst14.reset
reset_btn => captura_pixeles:inst9.reset
sda_cam <> Programador_controlador_block:inst1.sda
pix_clk_i => captura_pixeles_2:inst10.pix_clk
pix_clk_i => captura_pixeles:inst9.pix_clk
line_valid_i => captura_pixeles_2:inst10.line_valid
line_valid_i => captura_pixeles:inst9.line_valid
frame_valid_i => captura_pixeles_2:inst10.frame_valid
frame_valid_i => captura_pixeles:inst9.frame_valid
pix_data[0] => captura_pixeles_2:inst10.pix_data_i[0]
pix_data[0] => captura_pixeles:inst9.pix_data_i[0]
pix_data[1] => captura_pixeles_2:inst10.pix_data_i[1]
pix_data[1] => captura_pixeles:inst9.pix_data_i[1]
pix_data[2] => captura_pixeles_2:inst10.pix_data_i[2]
pix_data[2] => captura_pixeles:inst9.pix_data_i[2]
pix_data[3] => captura_pixeles_2:inst10.pix_data_i[3]
pix_data[3] => captura_pixeles:inst9.pix_data_i[3]
pix_data[4] => captura_pixeles_2:inst10.pix_data_i[4]
pix_data[4] => captura_pixeles:inst9.pix_data_i[4]
pix_data[5] => captura_pixeles_2:inst10.pix_data_i[5]
pix_data[5] => captura_pixeles:inst9.pix_data_i[5]
pix_data[6] => captura_pixeles_2:inst10.pix_data_i[6]
pix_data[6] => captura_pixeles:inst9.pix_data_i[6]
pix_data[7] => captura_pixeles_2:inst10.pix_data_i[7]
pix_data[7] => captura_pixeles:inst9.pix_data_i[7]
trigger_btn => prueba_1:inst15.trigger_i
sram_dq[0] <> sram:inst18.SRAM_DQ[0]
sram_dq[1] <> sram:inst18.SRAM_DQ[1]
sram_dq[2] <> sram:inst18.SRAM_DQ[2]
sram_dq[3] <> sram:inst18.SRAM_DQ[3]
sram_dq[4] <> sram:inst18.SRAM_DQ[4]
sram_dq[5] <> sram:inst18.SRAM_DQ[5]
sram_dq[6] <> sram:inst18.SRAM_DQ[6]
sram_dq[7] <> sram:inst18.SRAM_DQ[7]
sram_dq[8] <> sram:inst18.SRAM_DQ[8]
sram_dq[9] <> sram:inst18.SRAM_DQ[9]
sram_dq[10] <> sram:inst18.SRAM_DQ[10]
sram_dq[11] <> sram:inst18.SRAM_DQ[11]
sram_dq[12] <> sram:inst18.SRAM_DQ[12]
sram_dq[13] <> sram:inst18.SRAM_DQ[13]
sram_dq[14] <> sram:inst18.SRAM_DQ[14]
sram_dq[15] <> sram:inst18.SRAM_DQ[15]
UART_RX_I => UART_RX:inst11.i_RX_Serial
uart_tx_o <= uart_tx:inst12.uart_txd
Trigger_camara <= coordinador_mod_tes:inst8.trigger_cam_o
CLK_CAM <= divisor:inst13.clk_out
sca_cam <= Programador_controlador_block:inst1.sca
led_programador <= programador_end.DB_MAX_OUTPUT_PORT_TYPE
error_led <= testigo_error:inst14.error_led
sram_ce_n <= sram:inst18.SRAM_CE_N
sram_oe_n <= sram:inst18.SRAM_OE_N
sram_we_n <= sram:inst18.SRAM_WE_N
sram_ub_n <= sram:inst18.SRAM_UB_N
sram_lb_n <= sram:inst18.SRAM_LB_N
led_pix[0] <= pix_dat_2[0].DB_MAX_OUTPUT_PORT_TYPE
led_pix[1] <= pix_dat_2[1].DB_MAX_OUTPUT_PORT_TYPE
led_pix[2] <= pix_dat_2[2].DB_MAX_OUTPUT_PORT_TYPE
led_pix[3] <= pix_dat_2[3].DB_MAX_OUTPUT_PORT_TYPE
led_pix[4] <= pix_dat_2[4].DB_MAX_OUTPUT_PORT_TYPE
led_pix[5] <= pix_dat_2[5].DB_MAX_OUTPUT_PORT_TYPE
led_pix[6] <= pix_dat_2[6].DB_MAX_OUTPUT_PORT_TYPE
led_pix[7] <= pix_dat_2[7].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[0] <= sram:inst18.SRAM_ADDR[0]
sram_addr[1] <= sram:inst18.SRAM_ADDR[1]
sram_addr[2] <= sram:inst18.SRAM_ADDR[2]
sram_addr[3] <= sram:inst18.SRAM_ADDR[3]
sram_addr[4] <= sram:inst18.SRAM_ADDR[4]
sram_addr[5] <= sram:inst18.SRAM_ADDR[5]
sram_addr[6] <= sram:inst18.SRAM_ADDR[6]
sram_addr[7] <= sram:inst18.SRAM_ADDR[7]
sram_addr[8] <= sram:inst18.SRAM_ADDR[8]
sram_addr[9] <= sram:inst18.SRAM_ADDR[9]
sram_addr[10] <= sram:inst18.SRAM_ADDR[10]
sram_addr[11] <= sram:inst18.SRAM_ADDR[11]
sram_addr[12] <= sram:inst18.SRAM_ADDR[12]
sram_addr[13] <= sram:inst18.SRAM_ADDR[13]
sram_addr[14] <= sram:inst18.SRAM_ADDR[14]
sram_addr[15] <= sram:inst18.SRAM_ADDR[15]
sram_addr[16] <= sram:inst18.SRAM_ADDR[16]
sram_addr[17] <= sram:inst18.SRAM_ADDR[17]
sram_addr[18] <= sram:inst18.SRAM_ADDR[18]
sram_addr[19] <= sram:inst18.SRAM_ADDR[19]


|banco_de_pruebas_simplificado|coordinador_mod_tes:inst8
clk => reg_histograma[0].CLK
clk => reg_histograma[1].CLK
clk => reg_histograma[2].CLK
clk => reg_histograma[3].CLK
clk => reg_histograma[4].CLK
clk => reg_histograma[5].CLK
clk => reg_histograma[6].CLK
clk => reg_histograma[7].CLK
clk => reg_histograma[8].CLK
clk => reg_histograma[9].CLK
clk => reg_histograma[10].CLK
clk => reg_histograma[11].CLK
clk => reg_histograma[12].CLK
clk => reg_histograma[13].CLK
clk => dir_mem_hist_int[0].CLK
clk => dir_mem_hist_int[1].CLK
clk => dir_mem_hist_int[2].CLK
clk => dir_mem_hist_int[3].CLK
clk => dir_mem_hist_int[4].CLK
clk => dir_mem_hist_int[5].CLK
clk => dir_mem_hist_int[6].CLK
clk => dir_mem_hist_int[7].CLK
clk => dir_mem_hist_int[8].CLK
clk => dir_mem_hist_int[9].CLK
clk => img[0].CLK
clk => img[1].CLK
clk => img[2].CLK
clk => img[3].CLK
clk => img[4].CLK
clk => img[5].CLK
clk => addr_histograma_int[0].CLK
clk => addr_histograma_int[1].CLK
clk => addr_histograma_int[2].CLK
clk => addr_histograma_int[3].CLK
clk => addr_histograma_int[4].CLK
clk => addr_histograma_int[5].CLK
clk => addr_histograma_int[6].CLK
clk => addr_histograma_int[7].CLK
clk => addr_histograma_int[8].CLK
clk => addr_histograma_int[9].CLK
clk => flag_trigger_wait.CLK
clk => flag_esp_fin_histograma.CLK
clk => flag_borrado_2.CLK
clk => cuenta[0].CLK
clk => cuenta[1].CLK
clk => cuenta[2].CLK
clk => cuenta[3].CLK
clk => cuenta[4].CLK
clk => cuenta[5].CLK
clk => cuenta[6].CLK
clk => cuenta[7].CLK
clk => cuenta[8].CLK
clk => cuenta[9].CLK
clk => cuenta[10].CLK
clk => cuenta[11].CLK
clk => state~21.DATAIN
reset => dir_mem_hist_int[0].ACLR
reset => dir_mem_hist_int[1].ACLR
reset => dir_mem_hist_int[2].ACLR
reset => dir_mem_hist_int[3].ACLR
reset => dir_mem_hist_int[4].ACLR
reset => dir_mem_hist_int[5].ACLR
reset => dir_mem_hist_int[6].ACLR
reset => dir_mem_hist_int[7].ACLR
reset => dir_mem_hist_int[8].ACLR
reset => dir_mem_hist_int[9].ACLR
reset => img[0].PRESET
reset => img[1].ACLR
reset => img[2].ACLR
reset => img[3].ACLR
reset => img[4].ACLR
reset => img[5].ACLR
reset => addr_histograma_int[0].ACLR
reset => addr_histograma_int[1].ACLR
reset => addr_histograma_int[2].ACLR
reset => addr_histograma_int[3].ACLR
reset => addr_histograma_int[4].ACLR
reset => addr_histograma_int[5].ACLR
reset => addr_histograma_int[6].ACLR
reset => addr_histograma_int[7].ACLR
reset => addr_histograma_int[8].ACLR
reset => addr_histograma_int[9].ACLR
reset => flag_trigger_wait.ACLR
reset => flag_esp_fin_histograma.ACLR
reset => flag_borrado_2.ACLR
reset => cuenta[0].ACLR
reset => cuenta[1].ACLR
reset => cuenta[2].ACLR
reset => cuenta[3].ACLR
reset => cuenta[4].ACLR
reset => cuenta[5].ACLR
reset => cuenta[6].ACLR
reset => cuenta[7].ACLR
reset => cuenta[8].ACLR
reset => cuenta[9].ACLR
reset => cuenta[10].ACLR
reset => cuenta[11].ACLR
reset => reg_histograma[0].ACLR
reset => reg_histograma[1].ACLR
reset => reg_histograma[2].ACLR
reset => reg_histograma[3].ACLR
reset => reg_histograma[4].ACLR
reset => reg_histograma[5].ACLR
reset => reg_histograma[6].ACLR
reset => reg_histograma[7].ACLR
reset => reg_histograma[8].ACLR
reset => reg_histograma[9].ACLR
reset => reg_histograma[10].ACLR
reset => reg_histograma[11].ACLR
reset => reg_histograma[12].ACLR
reset => reg_histograma[13].ACLR
reset => state~23.DATAIN
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => state.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_programador => cuenta.OUTPUTSELECT
fin_histograma => img.OUTPUTSELECT
fin_histograma => img.OUTPUTSELECT
fin_histograma => img.OUTPUTSELECT
fin_histograma => img.OUTPUTSELECT
fin_histograma => img.OUTPUTSELECT
fin_histograma => img.OUTPUTSELECT
fin_histograma => state.OUTPUTSELECT
fin_histograma => state.OUTPUTSELECT
fin_histograma => state.DATAB
fin_escritura_histograma => Selector9.IN3
fin_escritura_histograma => Selector8.IN3
fin_borrado_algo => state.DATAB
fin_borrado_algo => Selector2.IN3
fin_borrado_algo => Selector1.IN2
fin_borrado_algo => state.DATAB
datos_histograma[0] => reg_histograma[0].DATAIN
datos_histograma[1] => reg_histograma[1].DATAIN
datos_histograma[2] => reg_histograma[2].DATAIN
datos_histograma[3] => reg_histograma[3].DATAIN
datos_histograma[4] => reg_histograma[4].DATAIN
datos_histograma[5] => reg_histograma[5].DATAIN
datos_histograma[6] => reg_histograma[6].DATAIN
datos_histograma[7] => reg_histograma[7].DATAIN
datos_histograma[8] => reg_histograma[8].DATAIN
datos_histograma[9] => reg_histograma[9].DATAIN
datos_histograma[10] => reg_histograma[10].DATAIN
datos_histograma[11] => reg_histograma[11].DATAIN
datos_histograma[12] => reg_histograma[12].DATAIN
datos_histograma[13] => reg_histograma[13].DATAIN
uart_tx_busy_i => Selector13.IN4
uart_tx_busy_i => Selector15.IN4
uart_tx_busy_i => Selector14.IN2
uart_tx_busy_i => Selector16.IN2
cntrl_envio => Selector11.IN6
cntrl_envio => img.OUTPUTSELECT
cntrl_envio => img.OUTPUTSELECT
cntrl_envio => img.OUTPUTSELECT
cntrl_envio => img.OUTPUTSELECT
cntrl_envio => img.OUTPUTSELECT
cntrl_envio => img.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => flag_esp_fin_histograma.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => flag_borrado_2.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => state.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => addr_histograma_int.OUTPUTSELECT
cntrl_envio => flag_trigger_wait.OUTPUTSELECT
trigger_externo => state.DATAB
trigger_externo => state.DATAB
selector_ram_histograma <= WideOr31.DB_MAX_OUTPUT_PORT_TYPE
trigger_intern <= trigger_intern.DB_MAX_OUTPUT_PORT_TYPE
trigger_cam_o <= trigger_cam_o.DB_MAX_OUTPUT_PORT_TYPE
start_program <= start_program.DB_MAX_OUTPUT_PORT_TYPE
escritura_hist <= escritura_hist.DB_MAX_OUTPUT_PORT_TYPE
errase_histograma <= errase_histograma.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[0] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[1] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[2] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[3] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[4] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[5] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[6] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[7] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[8] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
dir_mem_hist[9] <= dir_mem_hist.DB_MAX_OUTPUT_PORT_TYPE
reset_decod <= reset_decod.DB_MAX_OUTPUT_PORT_TYPE
uart_tx_en_o <= uart_tx_en_o.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[0] <= Selector66.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[1] <= Selector65.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[2] <= Selector64.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[3] <= Selector63.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[4] <= Selector62.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[5] <= Selector61.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[6] <= uart_byte_o.DB_MAX_OUTPUT_PORT_TYPE
uart_byte_o[7] <= uart_byte_o.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[0] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[1] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[2] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[3] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[4] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[5] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[6] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[7] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[8] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
addr_histograma[9] <= addr_histograma.DB_MAX_OUTPUT_PORT_TYPE
we_histograma <= WideOr28.DB_MAX_OUTPUT_PORT_TYPE
selector_uart <= WideOr32.DB_MAX_OUTPUT_PORT_TYPE
trigger_wait_led <= trigger_wait_led.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|Programador_controlador_block:inst1
DONE <= controlador:inst.done_s
clk => controlador:inst.clk
start => controlador:inst.start
reset => controlador:inst.reset
sda <> programador:inst1.sda_o
sca <= programador:inst1.sca_o


|banco_de_pruebas_simplificado|Programador_controlador_block:inst1|controlador:inst
clk => clk_int_2.CLK
clk => clk_int.CLK
clk => cuenta_int_2[0].CLK
clk => cuenta_int_2[1].CLK
clk => cuenta_int_2[2].CLK
clk => cuenta_int_2[3].CLK
clk => cuenta_int_2[4].CLK
clk => cuenta_int[0].CLK
clk => cuenta_int[1].CLK
clk => cuenta_int[2].CLK
clk => cuenta_int[3].CLK
clk => cuenta_int[4].CLK
start => state.DATAB
start => Selector0.IN1
reset => count[0].OUTPUTSELECT
reset => count[1].OUTPUTSELECT
reset => state.idle.IN0
buisy => Selector0.IN3
buisy => Selector2.IN3
buisy => Selector4.IN3
buisy => Selector6.IN3
buisy => Selector7.IN3
buisy => Selector8.IN3
buisy => Selector10.IN3
buisy => Selector12.IN3
buisy => Selector14.IN3
buisy => Selector15.IN3
buisy => count.OUTPUTSELECT
buisy => count.OUTPUTSELECT
buisy => Selector1.IN1
buisy => Selector3.IN1
buisy => Selector5.IN1
buisy => Selector7.IN1
buisy => Selector8.IN1
buisy => Selector9.IN1
buisy => Selector11.IN1
buisy => Selector13.IN1
buisy => Selector15.IN1
buisy => Selector16.IN2
err => state.idle.IN1
err => count[1].ENA
err => count[0].ENA
done_s <= done_s.DB_MAX_OUTPUT_PORT_TYPE
clk_o <= clk_int.DB_MAX_OUTPUT_PORT_TYPE
r_s <= r_s.DB_MAX_OUTPUT_PORT_TYPE
s_t <= s_t.DB_MAX_OUTPUT_PORT_TYPE
w <= WideOr18.DB_MAX_OUTPUT_PORT_TYPE
stop <= stop.DB_MAX_OUTPUT_PORT_TYPE
data[0] <= WideOr24.DB_MAX_OUTPUT_PORT_TYPE
data[1] <= WideOr23.DB_MAX_OUTPUT_PORT_TYPE
data[2] <= WideOr22.DB_MAX_OUTPUT_PORT_TYPE
data[3] <= WideOr21.DB_MAX_OUTPUT_PORT_TYPE
data[4] <= WideOr20.DB_MAX_OUTPUT_PORT_TYPE
data[5] <= data.DB_MAX_OUTPUT_PORT_TYPE
data[6] <= <GND>
data[7] <= WideOr19.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|Programador_controlador_block:inst1|programador:inst1
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
clk => data[0].CLK
clk => data[1].CLK
clk => data[2].CLK
clk => data[3].CLK
clk => data[4].CLK
clk => data[5].CLK
clk => data[6].CLK
clk => data[7].CLK
clk => state~1.DATAIN
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => data.OUTPUTSELECT
s_t => state.DATAB
s_t => Selector0.IN2
r_w => state.OUTPUTSELECT
r_w => state.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => data.OUTPUTSELECT
r_w => Selector1.IN4
stop => state.DATAA
stop => state.DATAA
reset => state~3.DATAIN
reset => data[7].ENA
reset => data[6].ENA
reset => data[5].ENA
reset => data[4].ENA
reset => data[3].ENA
reset => data[2].ENA
reset => data[1].ENA
reset => data[0].ENA
reset => count[2].ENA
reset => count[1].ENA
reset => count[0].ENA
data_in[0] => data.DATAB
data_in[0] => data.DATAB
data_in[1] => data.DATAB
data_in[1] => data.DATAB
data_in[2] => data.DATAB
data_in[2] => data.DATAB
data_in[3] => data.DATAB
data_in[3] => data.DATAB
data_in[4] => data.DATAB
data_in[4] => data.DATAB
data_in[5] => data.DATAB
data_in[5] => data.DATAB
data_in[6] => data.DATAB
data_in[6] => data.DATAB
data_in[7] => data.DATAB
data_in[7] => data.DATAB
sda_o <> sda_o
sca_o <= sca_o.DB_MAX_OUTPUT_PORT_TYPE
err <= err.DB_MAX_OUTPUT_PORT_TYPE
buisy <= buisy.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|divisor:inst13
clk_in => clk_int.CLK
clk_in => enable.CLK
clk_in => cuenta[0].CLK
clk_in => cuenta[1].CLK
clk_in => cuenta[2].CLK
clk_in => cuenta[3].CLK
clk_out <= clk_int.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|algo_3_final:inst
clk => cantidad_temp[0].CLK
clk => cantidad_temp[1].CLK
clk => cantidad_temp[2].CLK
clk => cantidad_temp[3].CLK
clk => cantidad_temp[4].CLK
clk => cantidad_temp[5].CLK
clk => energia_temp[0].CLK
clk => energia_temp[1].CLK
clk => energia_temp[2].CLK
clk => energia_temp[3].CLK
clk => energia_temp[4].CLK
clk => energia_temp[5].CLK
clk => energia_temp[6].CLK
clk => energia_temp[7].CLK
clk => energia_temp[8].CLK
clk => energia_temp[9].CLK
clk => energia_temp[10].CLK
clk => energia_temp[11].CLK
clk => energia_temp[12].CLK
clk => energia_temp[13].CLK
clk => pix_data_reg[0].CLK
clk => pix_data_reg[1].CLK
clk => pix_data_reg[2].CLK
clk => pix_data_reg[3].CLK
clk => pix_data_reg[4].CLK
clk => pix_data_reg[5].CLK
clk => pix_data_reg[6].CLK
clk => pix_data_reg[7].CLK
clk => pix_data_reg[8].CLK
clk => pix_data_reg[9].CLK
clk => pix_data_reg[10].CLK
clk => reg_anterior[0].CLK
clk => reg_anterior[1].CLK
clk => reg_anterior[2].CLK
clk => reg_anterior[3].CLK
clk => reg_anterior[4].CLK
clk => reg_anterior[5].CLK
clk => reg_anterior[6].CLK
clk => reg_anterior[7].CLK
clk => reg_anterior[8].CLK
clk => reg_anterior[9].CLK
clk => reg_anterior[10].CLK
clk => reg_ancho_3[0].CLK
clk => reg_ancho_3[1].CLK
clk => reg_ancho_3[2].CLK
clk => reg_ancho_3[3].CLK
clk => reg_ancho_3[4].CLK
clk => reg_ancho_3[5].CLK
clk => reg_ancho_3[6].CLK
clk => reg_ancho_3[7].CLK
clk => reg_ancho_3[8].CLK
clk => reg_ancho_3[9].CLK
clk => reg_ancho_3[10].CLK
clk => reg_ancho_2[0].CLK
clk => reg_ancho_2[1].CLK
clk => reg_ancho_2[2].CLK
clk => reg_ancho_2[3].CLK
clk => reg_ancho_2[4].CLK
clk => reg_ancho_2[5].CLK
clk => reg_ancho_2[6].CLK
clk => reg_ancho_2[7].CLK
clk => reg_ancho_2[8].CLK
clk => reg_ancho_2[9].CLK
clk => reg_ancho_2[10].CLK
clk => reg_ancho_1[0].CLK
clk => reg_ancho_1[1].CLK
clk => reg_ancho_1[2].CLK
clk => reg_ancho_1[3].CLK
clk => reg_ancho_1[4].CLK
clk => reg_ancho_1[5].CLK
clk => reg_ancho_1[6].CLK
clk => reg_ancho_1[7].CLK
clk => reg_ancho_1[8].CLK
clk => reg_ancho_1[9].CLK
clk => reg_ancho_1[10].CLK
clk => dir_mem_3[0].CLK
clk => dir_mem_3[1].CLK
clk => dir_mem_3[2].CLK
clk => dir_mem_3[3].CLK
clk => dir_mem_3[4].CLK
clk => dir_mem_3[5].CLK
clk => dir_mem_3[6].CLK
clk => dir_mem_3[7].CLK
clk => dir_mem_3[8].CLK
clk => dir_mem_3[9].CLK
clk => dir_mem_3[10].CLK
clk => dir_mem_1[0].CLK
clk => dir_mem_1[1].CLK
clk => dir_mem_1[2].CLK
clk => dir_mem_1[3].CLK
clk => dir_mem_1[4].CLK
clk => dir_mem_1[5].CLK
clk => dir_mem_1[6].CLK
clk => dir_mem_1[7].CLK
clk => dir_mem_1[8].CLK
clk => dir_mem_1[9].CLK
clk => dir_mem_1[10].CLK
clk => dir_mem_2[0].CLK
clk => dir_mem_2[1].CLK
clk => dir_mem_2[2].CLK
clk => dir_mem_2[3].CLK
clk => dir_mem_2[4].CLK
clk => dir_mem_2[5].CLK
clk => dir_mem_2[6].CLK
clk => dir_mem_2[7].CLK
clk => dir_mem_2[8].CLK
clk => dir_mem_2[9].CLK
clk => dir_mem_2[10].CLK
clk => data_a_escribir[0].CLK
clk => data_a_escribir[1].CLK
clk => data_a_escribir[2].CLK
clk => data_a_escribir[3].CLK
clk => data_a_escribir[4].CLK
clk => data_a_escribir[5].CLK
clk => data_a_escribir[6].CLK
clk => data_a_escribir[7].CLK
clk => data_a_escribir[8].CLK
clk => data_a_escribir[9].CLK
clk => data_a_escribir[10].CLK
clk => indice_histograma[0].CLK
clk => indice_histograma[1].CLK
clk => indice_histograma[2].CLK
clk => indice_histograma[3].CLK
clk => indice_histograma[4].CLK
clk => indice_histograma[5].CLK
clk => histogram[32][0].CLK
clk => histogram[32][1].CLK
clk => histogram[32][2].CLK
clk => histogram[32][3].CLK
clk => histogram[32][4].CLK
clk => histogram[32][5].CLK
clk => histogram[32][6].CLK
clk => histogram[32][7].CLK
clk => histogram[32][8].CLK
clk => histogram[32][9].CLK
clk => histogram[32][10].CLK
clk => histogram[32][11].CLK
clk => histogram[32][12].CLK
clk => histogram[32][13].CLK
clk => histogram[31][0].CLK
clk => histogram[31][1].CLK
clk => histogram[31][2].CLK
clk => histogram[31][3].CLK
clk => histogram[31][4].CLK
clk => histogram[31][5].CLK
clk => histogram[31][6].CLK
clk => histogram[31][7].CLK
clk => histogram[31][8].CLK
clk => histogram[31][9].CLK
clk => histogram[31][10].CLK
clk => histogram[31][11].CLK
clk => histogram[31][12].CLK
clk => histogram[31][13].CLK
clk => histogram[30][0].CLK
clk => histogram[30][1].CLK
clk => histogram[30][2].CLK
clk => histogram[30][3].CLK
clk => histogram[30][4].CLK
clk => histogram[30][5].CLK
clk => histogram[30][6].CLK
clk => histogram[30][7].CLK
clk => histogram[30][8].CLK
clk => histogram[30][9].CLK
clk => histogram[30][10].CLK
clk => histogram[30][11].CLK
clk => histogram[30][12].CLK
clk => histogram[30][13].CLK
clk => histogram[29][0].CLK
clk => histogram[29][1].CLK
clk => histogram[29][2].CLK
clk => histogram[29][3].CLK
clk => histogram[29][4].CLK
clk => histogram[29][5].CLK
clk => histogram[29][6].CLK
clk => histogram[29][7].CLK
clk => histogram[29][8].CLK
clk => histogram[29][9].CLK
clk => histogram[29][10].CLK
clk => histogram[29][11].CLK
clk => histogram[29][12].CLK
clk => histogram[29][13].CLK
clk => histogram[28][0].CLK
clk => histogram[28][1].CLK
clk => histogram[28][2].CLK
clk => histogram[28][3].CLK
clk => histogram[28][4].CLK
clk => histogram[28][5].CLK
clk => histogram[28][6].CLK
clk => histogram[28][7].CLK
clk => histogram[28][8].CLK
clk => histogram[28][9].CLK
clk => histogram[28][10].CLK
clk => histogram[28][11].CLK
clk => histogram[28][12].CLK
clk => histogram[28][13].CLK
clk => histogram[27][0].CLK
clk => histogram[27][1].CLK
clk => histogram[27][2].CLK
clk => histogram[27][3].CLK
clk => histogram[27][4].CLK
clk => histogram[27][5].CLK
clk => histogram[27][6].CLK
clk => histogram[27][7].CLK
clk => histogram[27][8].CLK
clk => histogram[27][9].CLK
clk => histogram[27][10].CLK
clk => histogram[27][11].CLK
clk => histogram[27][12].CLK
clk => histogram[27][13].CLK
clk => histogram[26][0].CLK
clk => histogram[26][1].CLK
clk => histogram[26][2].CLK
clk => histogram[26][3].CLK
clk => histogram[26][4].CLK
clk => histogram[26][5].CLK
clk => histogram[26][6].CLK
clk => histogram[26][7].CLK
clk => histogram[26][8].CLK
clk => histogram[26][9].CLK
clk => histogram[26][10].CLK
clk => histogram[26][11].CLK
clk => histogram[26][12].CLK
clk => histogram[26][13].CLK
clk => histogram[25][0].CLK
clk => histogram[25][1].CLK
clk => histogram[25][2].CLK
clk => histogram[25][3].CLK
clk => histogram[25][4].CLK
clk => histogram[25][5].CLK
clk => histogram[25][6].CLK
clk => histogram[25][7].CLK
clk => histogram[25][8].CLK
clk => histogram[25][9].CLK
clk => histogram[25][10].CLK
clk => histogram[25][11].CLK
clk => histogram[25][12].CLK
clk => histogram[25][13].CLK
clk => histogram[24][0].CLK
clk => histogram[24][1].CLK
clk => histogram[24][2].CLK
clk => histogram[24][3].CLK
clk => histogram[24][4].CLK
clk => histogram[24][5].CLK
clk => histogram[24][6].CLK
clk => histogram[24][7].CLK
clk => histogram[24][8].CLK
clk => histogram[24][9].CLK
clk => histogram[24][10].CLK
clk => histogram[24][11].CLK
clk => histogram[24][12].CLK
clk => histogram[24][13].CLK
clk => histogram[23][0].CLK
clk => histogram[23][1].CLK
clk => histogram[23][2].CLK
clk => histogram[23][3].CLK
clk => histogram[23][4].CLK
clk => histogram[23][5].CLK
clk => histogram[23][6].CLK
clk => histogram[23][7].CLK
clk => histogram[23][8].CLK
clk => histogram[23][9].CLK
clk => histogram[23][10].CLK
clk => histogram[23][11].CLK
clk => histogram[23][12].CLK
clk => histogram[23][13].CLK
clk => histogram[22][0].CLK
clk => histogram[22][1].CLK
clk => histogram[22][2].CLK
clk => histogram[22][3].CLK
clk => histogram[22][4].CLK
clk => histogram[22][5].CLK
clk => histogram[22][6].CLK
clk => histogram[22][7].CLK
clk => histogram[22][8].CLK
clk => histogram[22][9].CLK
clk => histogram[22][10].CLK
clk => histogram[22][11].CLK
clk => histogram[22][12].CLK
clk => histogram[22][13].CLK
clk => histogram[21][0].CLK
clk => histogram[21][1].CLK
clk => histogram[21][2].CLK
clk => histogram[21][3].CLK
clk => histogram[21][4].CLK
clk => histogram[21][5].CLK
clk => histogram[21][6].CLK
clk => histogram[21][7].CLK
clk => histogram[21][8].CLK
clk => histogram[21][9].CLK
clk => histogram[21][10].CLK
clk => histogram[21][11].CLK
clk => histogram[21][12].CLK
clk => histogram[21][13].CLK
clk => histogram[20][0].CLK
clk => histogram[20][1].CLK
clk => histogram[20][2].CLK
clk => histogram[20][3].CLK
clk => histogram[20][4].CLK
clk => histogram[20][5].CLK
clk => histogram[20][6].CLK
clk => histogram[20][7].CLK
clk => histogram[20][8].CLK
clk => histogram[20][9].CLK
clk => histogram[20][10].CLK
clk => histogram[20][11].CLK
clk => histogram[20][12].CLK
clk => histogram[20][13].CLK
clk => histogram[19][0].CLK
clk => histogram[19][1].CLK
clk => histogram[19][2].CLK
clk => histogram[19][3].CLK
clk => histogram[19][4].CLK
clk => histogram[19][5].CLK
clk => histogram[19][6].CLK
clk => histogram[19][7].CLK
clk => histogram[19][8].CLK
clk => histogram[19][9].CLK
clk => histogram[19][10].CLK
clk => histogram[19][11].CLK
clk => histogram[19][12].CLK
clk => histogram[19][13].CLK
clk => histogram[18][0].CLK
clk => histogram[18][1].CLK
clk => histogram[18][2].CLK
clk => histogram[18][3].CLK
clk => histogram[18][4].CLK
clk => histogram[18][5].CLK
clk => histogram[18][6].CLK
clk => histogram[18][7].CLK
clk => histogram[18][8].CLK
clk => histogram[18][9].CLK
clk => histogram[18][10].CLK
clk => histogram[18][11].CLK
clk => histogram[18][12].CLK
clk => histogram[18][13].CLK
clk => histogram[17][0].CLK
clk => histogram[17][1].CLK
clk => histogram[17][2].CLK
clk => histogram[17][3].CLK
clk => histogram[17][4].CLK
clk => histogram[17][5].CLK
clk => histogram[17][6].CLK
clk => histogram[17][7].CLK
clk => histogram[17][8].CLK
clk => histogram[17][9].CLK
clk => histogram[17][10].CLK
clk => histogram[17][11].CLK
clk => histogram[17][12].CLK
clk => histogram[17][13].CLK
clk => histogram[16][0].CLK
clk => histogram[16][1].CLK
clk => histogram[16][2].CLK
clk => histogram[16][3].CLK
clk => histogram[16][4].CLK
clk => histogram[16][5].CLK
clk => histogram[16][6].CLK
clk => histogram[16][7].CLK
clk => histogram[16][8].CLK
clk => histogram[16][9].CLK
clk => histogram[16][10].CLK
clk => histogram[16][11].CLK
clk => histogram[16][12].CLK
clk => histogram[16][13].CLK
clk => histogram[15][0].CLK
clk => histogram[15][1].CLK
clk => histogram[15][2].CLK
clk => histogram[15][3].CLK
clk => histogram[15][4].CLK
clk => histogram[15][5].CLK
clk => histogram[15][6].CLK
clk => histogram[15][7].CLK
clk => histogram[15][8].CLK
clk => histogram[15][9].CLK
clk => histogram[15][10].CLK
clk => histogram[15][11].CLK
clk => histogram[15][12].CLK
clk => histogram[15][13].CLK
clk => histogram[14][0].CLK
clk => histogram[14][1].CLK
clk => histogram[14][2].CLK
clk => histogram[14][3].CLK
clk => histogram[14][4].CLK
clk => histogram[14][5].CLK
clk => histogram[14][6].CLK
clk => histogram[14][7].CLK
clk => histogram[14][8].CLK
clk => histogram[14][9].CLK
clk => histogram[14][10].CLK
clk => histogram[14][11].CLK
clk => histogram[14][12].CLK
clk => histogram[14][13].CLK
clk => histogram[13][0].CLK
clk => histogram[13][1].CLK
clk => histogram[13][2].CLK
clk => histogram[13][3].CLK
clk => histogram[13][4].CLK
clk => histogram[13][5].CLK
clk => histogram[13][6].CLK
clk => histogram[13][7].CLK
clk => histogram[13][8].CLK
clk => histogram[13][9].CLK
clk => histogram[13][10].CLK
clk => histogram[13][11].CLK
clk => histogram[13][12].CLK
clk => histogram[13][13].CLK
clk => histogram[12][0].CLK
clk => histogram[12][1].CLK
clk => histogram[12][2].CLK
clk => histogram[12][3].CLK
clk => histogram[12][4].CLK
clk => histogram[12][5].CLK
clk => histogram[12][6].CLK
clk => histogram[12][7].CLK
clk => histogram[12][8].CLK
clk => histogram[12][9].CLK
clk => histogram[12][10].CLK
clk => histogram[12][11].CLK
clk => histogram[12][12].CLK
clk => histogram[12][13].CLK
clk => histogram[11][0].CLK
clk => histogram[11][1].CLK
clk => histogram[11][2].CLK
clk => histogram[11][3].CLK
clk => histogram[11][4].CLK
clk => histogram[11][5].CLK
clk => histogram[11][6].CLK
clk => histogram[11][7].CLK
clk => histogram[11][8].CLK
clk => histogram[11][9].CLK
clk => histogram[11][10].CLK
clk => histogram[11][11].CLK
clk => histogram[11][12].CLK
clk => histogram[11][13].CLK
clk => histogram[10][0].CLK
clk => histogram[10][1].CLK
clk => histogram[10][2].CLK
clk => histogram[10][3].CLK
clk => histogram[10][4].CLK
clk => histogram[10][5].CLK
clk => histogram[10][6].CLK
clk => histogram[10][7].CLK
clk => histogram[10][8].CLK
clk => histogram[10][9].CLK
clk => histogram[10][10].CLK
clk => histogram[10][11].CLK
clk => histogram[10][12].CLK
clk => histogram[10][13].CLK
clk => histogram[9][0].CLK
clk => histogram[9][1].CLK
clk => histogram[9][2].CLK
clk => histogram[9][3].CLK
clk => histogram[9][4].CLK
clk => histogram[9][5].CLK
clk => histogram[9][6].CLK
clk => histogram[9][7].CLK
clk => histogram[9][8].CLK
clk => histogram[9][9].CLK
clk => histogram[9][10].CLK
clk => histogram[9][11].CLK
clk => histogram[9][12].CLK
clk => histogram[9][13].CLK
clk => histogram[8][0].CLK
clk => histogram[8][1].CLK
clk => histogram[8][2].CLK
clk => histogram[8][3].CLK
clk => histogram[8][4].CLK
clk => histogram[8][5].CLK
clk => histogram[8][6].CLK
clk => histogram[8][7].CLK
clk => histogram[8][8].CLK
clk => histogram[8][9].CLK
clk => histogram[8][10].CLK
clk => histogram[8][11].CLK
clk => histogram[8][12].CLK
clk => histogram[8][13].CLK
clk => histogram[7][0].CLK
clk => histogram[7][1].CLK
clk => histogram[7][2].CLK
clk => histogram[7][3].CLK
clk => histogram[7][4].CLK
clk => histogram[7][5].CLK
clk => histogram[7][6].CLK
clk => histogram[7][7].CLK
clk => histogram[7][8].CLK
clk => histogram[7][9].CLK
clk => histogram[7][10].CLK
clk => histogram[7][11].CLK
clk => histogram[7][12].CLK
clk => histogram[7][13].CLK
clk => histogram[6][0].CLK
clk => histogram[6][1].CLK
clk => histogram[6][2].CLK
clk => histogram[6][3].CLK
clk => histogram[6][4].CLK
clk => histogram[6][5].CLK
clk => histogram[6][6].CLK
clk => histogram[6][7].CLK
clk => histogram[6][8].CLK
clk => histogram[6][9].CLK
clk => histogram[6][10].CLK
clk => histogram[6][11].CLK
clk => histogram[6][12].CLK
clk => histogram[6][13].CLK
clk => histogram[5][0].CLK
clk => histogram[5][1].CLK
clk => histogram[5][2].CLK
clk => histogram[5][3].CLK
clk => histogram[5][4].CLK
clk => histogram[5][5].CLK
clk => histogram[5][6].CLK
clk => histogram[5][7].CLK
clk => histogram[5][8].CLK
clk => histogram[5][9].CLK
clk => histogram[5][10].CLK
clk => histogram[5][11].CLK
clk => histogram[5][12].CLK
clk => histogram[5][13].CLK
clk => histogram[4][0].CLK
clk => histogram[4][1].CLK
clk => histogram[4][2].CLK
clk => histogram[4][3].CLK
clk => histogram[4][4].CLK
clk => histogram[4][5].CLK
clk => histogram[4][6].CLK
clk => histogram[4][7].CLK
clk => histogram[4][8].CLK
clk => histogram[4][9].CLK
clk => histogram[4][10].CLK
clk => histogram[4][11].CLK
clk => histogram[4][12].CLK
clk => histogram[4][13].CLK
clk => histogram[3][0].CLK
clk => histogram[3][1].CLK
clk => histogram[3][2].CLK
clk => histogram[3][3].CLK
clk => histogram[3][4].CLK
clk => histogram[3][5].CLK
clk => histogram[3][6].CLK
clk => histogram[3][7].CLK
clk => histogram[3][8].CLK
clk => histogram[3][9].CLK
clk => histogram[3][10].CLK
clk => histogram[3][11].CLK
clk => histogram[3][12].CLK
clk => histogram[3][13].CLK
clk => histogram[2][0].CLK
clk => histogram[2][1].CLK
clk => histogram[2][2].CLK
clk => histogram[2][3].CLK
clk => histogram[2][4].CLK
clk => histogram[2][5].CLK
clk => histogram[2][6].CLK
clk => histogram[2][7].CLK
clk => histogram[2][8].CLK
clk => histogram[2][9].CLK
clk => histogram[2][10].CLK
clk => histogram[2][11].CLK
clk => histogram[2][12].CLK
clk => histogram[2][13].CLK
clk => histogram[1][0].CLK
clk => histogram[1][1].CLK
clk => histogram[1][2].CLK
clk => histogram[1][3].CLK
clk => histogram[1][4].CLK
clk => histogram[1][5].CLK
clk => histogram[1][6].CLK
clk => histogram[1][7].CLK
clk => histogram[1][8].CLK
clk => histogram[1][9].CLK
clk => histogram[1][10].CLK
clk => histogram[1][11].CLK
clk => histogram[1][12].CLK
clk => histogram[1][13].CLK
clk => dir_histograma_int[0].CLK
clk => dir_histograma_int[1].CLK
clk => dir_histograma_int[2].CLK
clk => dir_histograma_int[3].CLK
clk => dir_histograma_int[4].CLK
clk => dir_histograma_int[5].CLK
clk => dir_histograma_int[6].CLK
clk => dir_histograma_int[7].CLK
clk => dir_histograma_int[8].CLK
clk => dir_histograma_int[9].CLK
clk => pix_count_int[0].CLK
clk => pix_count_int[1].CLK
clk => pix_count_int[2].CLK
clk => pix_count_int[3].CLK
clk => pix_count_int[4].CLK
clk => pix_count_int[5].CLK
clk => pix_count_int[6].CLK
clk => pix_count_int[7].CLK
clk => pix_count_int[8].CLK
clk => pix_count_int[9].CLK
clk => pix_count_int[10].CLK
clk => pix_count_int[11].CLK
clk => pix_count_int[12].CLK
clk => pix_count_int[13].CLK
clk => pix_count_int[14].CLK
clk => pix_count_int[15].CLK
clk => pix_count_int[16].CLK
clk => pix_count_int[17].CLK
clk => pix_count_int[18].CLK
clk => pix_count_int[19].CLK
clk => pix_count_int[20].CLK
clk => dir_energia[0].CLK
clk => dir_energia[1].CLK
clk => dir_energia[2].CLK
clk => dir_energia[3].CLK
clk => dir_energia[4].CLK
clk => dir_energia[5].CLK
clk => dir_energia[6].CLK
clk => dir_energia[7].CLK
clk => dir_energia[8].CLK
clk => dir_energia[9].CLK
clk => dir_energia[10].CLK
clk => dir_mem[0].CLK
clk => dir_mem[1].CLK
clk => dir_mem[2].CLK
clk => dir_mem[3].CLK
clk => dir_mem[4].CLK
clk => dir_mem[5].CLK
clk => dir_mem[6].CLK
clk => dir_mem[7].CLK
clk => dir_mem[8].CLK
clk => dir_mem[9].CLK
clk => dir_mem[10].CLK
clk => ignorar_anterior.CLK
clk => ignorar_ancho_1.CLK
clk => indice[0].CLK
clk => indice[1].CLK
clk => indice[2].CLK
clk => indice[3].CLK
clk => indice[4].CLK
clk => indice[5].CLK
clk => indice[6].CLK
clk => indice[7].CLK
clk => indice[8].CLK
clk => indice[9].CLK
clk => indice[10].CLK
clk => eventos[0].CLK
clk => eventos[1].CLK
clk => eventos[2].CLK
clk => eventos[3].CLK
clk => eventos[4].CLK
clk => eventos[5].CLK
clk => eventos[6].CLK
clk => eventos[7].CLK
clk => eventos[8].CLK
clk => eventos[9].CLK
clk => eventos[10].CLK
clk => cuenta_pixel[0].CLK
clk => cuenta_pixel[1].CLK
clk => cuenta_pixel[2].CLK
clk => cuenta_pixel[3].CLK
clk => cuenta_pixel[4].CLK
clk => cuenta_pixel[5].CLK
clk => cuenta_pixel[6].CLK
clk => cuenta_pixel[7].CLK
clk => cuenta_pixel[8].CLK
clk => cuenta_pixel[9].CLK
clk => cuenta_pixel[10].CLK
clk => cuenta[0].CLK
clk => cuenta[1].CLK
clk => cuenta[2].CLK
clk => cuenta[3].CLK
clk => cuenta[4].CLK
clk => cuenta[5].CLK
clk => cuenta[6].CLK
clk => cuenta[7].CLK
clk => cuenta[8].CLK
clk => cuenta[9].CLK
clk => cuenta[10].CLK
clk => state~1.DATAIN
trigger => cantidad_temp[0].ACLR
trigger => cantidad_temp[1].ACLR
trigger => cantidad_temp[2].ACLR
trigger => cantidad_temp[3].ACLR
trigger => cantidad_temp[4].ACLR
trigger => cantidad_temp[5].ACLR
trigger => energia_temp[0].ACLR
trigger => energia_temp[1].ACLR
trigger => energia_temp[2].ACLR
trigger => energia_temp[3].ACLR
trigger => energia_temp[4].ACLR
trigger => energia_temp[5].ACLR
trigger => energia_temp[6].ACLR
trigger => energia_temp[7].ACLR
trigger => energia_temp[8].ACLR
trigger => energia_temp[9].ACLR
trigger => energia_temp[10].ACLR
trigger => energia_temp[11].ACLR
trigger => energia_temp[12].ACLR
trigger => energia_temp[13].ACLR
trigger => pix_data_reg[0].ACLR
trigger => pix_data_reg[1].ACLR
trigger => pix_data_reg[2].ACLR
trigger => pix_data_reg[3].ACLR
trigger => pix_data_reg[4].ACLR
trigger => pix_data_reg[5].ACLR
trigger => pix_data_reg[6].ACLR
trigger => pix_data_reg[7].ACLR
trigger => pix_data_reg[8].ACLR
trigger => pix_data_reg[9].ACLR
trigger => pix_data_reg[10].ACLR
trigger => reg_anterior[0].ACLR
trigger => reg_anterior[1].ACLR
trigger => reg_anterior[2].ACLR
trigger => reg_anterior[3].ACLR
trigger => reg_anterior[4].ACLR
trigger => reg_anterior[5].ACLR
trigger => reg_anterior[6].ACLR
trigger => reg_anterior[7].ACLR
trigger => reg_anterior[8].ACLR
trigger => reg_anterior[9].ACLR
trigger => reg_anterior[10].ACLR
trigger => reg_ancho_3[0].ACLR
trigger => reg_ancho_3[1].ACLR
trigger => reg_ancho_3[2].ACLR
trigger => reg_ancho_3[3].ACLR
trigger => reg_ancho_3[4].ACLR
trigger => reg_ancho_3[5].ACLR
trigger => reg_ancho_3[6].ACLR
trigger => reg_ancho_3[7].ACLR
trigger => reg_ancho_3[8].ACLR
trigger => reg_ancho_3[9].ACLR
trigger => reg_ancho_3[10].ACLR
trigger => reg_ancho_2[0].ACLR
trigger => reg_ancho_2[1].ACLR
trigger => reg_ancho_2[2].ACLR
trigger => reg_ancho_2[3].ACLR
trigger => reg_ancho_2[4].ACLR
trigger => reg_ancho_2[5].ACLR
trigger => reg_ancho_2[6].ACLR
trigger => reg_ancho_2[7].ACLR
trigger => reg_ancho_2[8].ACLR
trigger => reg_ancho_2[9].ACLR
trigger => reg_ancho_2[10].ACLR
trigger => reg_ancho_1[0].ACLR
trigger => reg_ancho_1[1].ACLR
trigger => reg_ancho_1[2].ACLR
trigger => reg_ancho_1[3].ACLR
trigger => reg_ancho_1[4].ACLR
trigger => reg_ancho_1[5].ACLR
trigger => reg_ancho_1[6].ACLR
trigger => reg_ancho_1[7].ACLR
trigger => reg_ancho_1[8].ACLR
trigger => reg_ancho_1[9].ACLR
trigger => reg_ancho_1[10].ACLR
trigger => dir_mem_3[0].OUTPUTSELECT
trigger => dir_mem_3[1].OUTPUTSELECT
trigger => dir_mem_3[2].OUTPUTSELECT
trigger => dir_mem_3[3].OUTPUTSELECT
trigger => dir_mem_3[4].OUTPUTSELECT
trigger => dir_mem_3[5].OUTPUTSELECT
trigger => dir_mem_3[6].OUTPUTSELECT
trigger => dir_mem_3[7].OUTPUTSELECT
trigger => dir_mem_3[8].OUTPUTSELECT
trigger => dir_mem_3[9].OUTPUTSELECT
trigger => dir_mem_3[10].OUTPUTSELECT
trigger => dir_mem_1[0].OUTPUTSELECT
trigger => dir_mem_1[1].OUTPUTSELECT
trigger => dir_mem_1[2].OUTPUTSELECT
trigger => dir_mem_1[3].OUTPUTSELECT
trigger => dir_mem_1[4].OUTPUTSELECT
trigger => dir_mem_1[5].OUTPUTSELECT
trigger => dir_mem_1[6].OUTPUTSELECT
trigger => dir_mem_1[7].OUTPUTSELECT
trigger => dir_mem_1[8].OUTPUTSELECT
trigger => dir_mem_1[9].OUTPUTSELECT
trigger => dir_mem_1[10].OUTPUTSELECT
trigger => dir_mem_2[0].OUTPUTSELECT
trigger => dir_mem_2[1].OUTPUTSELECT
trigger => dir_mem_2[2].OUTPUTSELECT
trigger => dir_mem_2[3].OUTPUTSELECT
trigger => dir_mem_2[4].OUTPUTSELECT
trigger => dir_mem_2[5].OUTPUTSELECT
trigger => dir_mem_2[6].OUTPUTSELECT
trigger => dir_mem_2[7].OUTPUTSELECT
trigger => dir_mem_2[8].OUTPUTSELECT
trigger => dir_mem_2[9].OUTPUTSELECT
trigger => dir_mem_2[10].OUTPUTSELECT
trigger => data_a_escribir[0].OUTPUTSELECT
trigger => data_a_escribir[1].OUTPUTSELECT
trigger => data_a_escribir[2].OUTPUTSELECT
trigger => data_a_escribir[3].OUTPUTSELECT
trigger => data_a_escribir[4].OUTPUTSELECT
trigger => data_a_escribir[5].OUTPUTSELECT
trigger => data_a_escribir[6].OUTPUTSELECT
trigger => data_a_escribir[7].OUTPUTSELECT
trigger => data_a_escribir[8].OUTPUTSELECT
trigger => data_a_escribir[9].OUTPUTSELECT
trigger => data_a_escribir[10].OUTPUTSELECT
trigger => eventos[0].IN0
trigger => histogram[1][13].IN0
trigger => histogram[1][13].ENA
trigger => histogram[1][12].ENA
trigger => histogram[1][11].ENA
trigger => histogram[1][10].ENA
trigger => histogram[1][9].ENA
trigger => histogram[1][8].ENA
trigger => histogram[1][7].ENA
trigger => histogram[1][6].ENA
trigger => histogram[1][5].ENA
trigger => histogram[1][4].ENA
trigger => histogram[1][3].ENA
trigger => histogram[1][2].ENA
trigger => histogram[1][1].ENA
trigger => histogram[1][0].ENA
trigger => histogram[2][13].ENA
trigger => histogram[2][12].ENA
trigger => histogram[2][11].ENA
trigger => histogram[2][10].ENA
trigger => histogram[2][9].ENA
trigger => histogram[2][8].ENA
trigger => histogram[2][7].ENA
trigger => histogram[2][6].ENA
trigger => histogram[2][5].ENA
trigger => histogram[2][4].ENA
trigger => histogram[2][3].ENA
trigger => histogram[2][2].ENA
trigger => histogram[2][1].ENA
trigger => histogram[2][0].ENA
trigger => histogram[3][13].ENA
trigger => histogram[3][12].ENA
trigger => histogram[3][11].ENA
trigger => histogram[3][10].ENA
trigger => histogram[3][9].ENA
trigger => histogram[3][8].ENA
trigger => histogram[3][7].ENA
trigger => histogram[3][6].ENA
trigger => histogram[3][5].ENA
trigger => histogram[3][4].ENA
trigger => histogram[3][3].ENA
trigger => histogram[3][2].ENA
trigger => histogram[3][1].ENA
trigger => histogram[3][0].ENA
trigger => histogram[4][13].ENA
trigger => histogram[4][12].ENA
trigger => histogram[4][11].ENA
trigger => histogram[4][10].ENA
trigger => histogram[4][9].ENA
trigger => histogram[4][8].ENA
trigger => histogram[4][7].ENA
trigger => histogram[4][6].ENA
trigger => histogram[4][5].ENA
trigger => histogram[4][4].ENA
trigger => histogram[4][3].ENA
trigger => histogram[4][2].ENA
trigger => histogram[4][1].ENA
trigger => histogram[4][0].ENA
trigger => histogram[5][13].ENA
trigger => histogram[5][12].ENA
trigger => histogram[5][11].ENA
trigger => histogram[5][10].ENA
trigger => histogram[5][9].ENA
trigger => histogram[5][8].ENA
trigger => histogram[5][7].ENA
trigger => histogram[5][6].ENA
trigger => histogram[5][5].ENA
trigger => histogram[5][4].ENA
trigger => histogram[5][3].ENA
trigger => histogram[5][2].ENA
trigger => histogram[5][1].ENA
trigger => histogram[5][0].ENA
trigger => histogram[6][13].ENA
trigger => histogram[6][12].ENA
trigger => histogram[6][11].ENA
trigger => histogram[6][10].ENA
trigger => histogram[6][9].ENA
trigger => histogram[6][8].ENA
trigger => histogram[6][7].ENA
trigger => histogram[6][6].ENA
trigger => histogram[6][5].ENA
trigger => histogram[6][4].ENA
trigger => histogram[6][3].ENA
trigger => histogram[6][2].ENA
trigger => histogram[6][1].ENA
trigger => histogram[6][0].ENA
trigger => histogram[7][13].ENA
trigger => histogram[7][12].ENA
trigger => histogram[7][11].ENA
trigger => histogram[7][10].ENA
trigger => histogram[7][9].ENA
trigger => histogram[7][8].ENA
trigger => histogram[7][7].ENA
trigger => histogram[7][6].ENA
trigger => histogram[7][5].ENA
trigger => histogram[7][4].ENA
trigger => histogram[7][3].ENA
trigger => histogram[7][2].ENA
trigger => histogram[7][1].ENA
trigger => histogram[7][0].ENA
trigger => histogram[8][13].ENA
trigger => histogram[8][12].ENA
trigger => histogram[8][11].ENA
trigger => histogram[8][10].ENA
trigger => histogram[8][9].ENA
trigger => histogram[8][8].ENA
trigger => histogram[8][7].ENA
trigger => histogram[8][6].ENA
trigger => histogram[8][5].ENA
trigger => histogram[8][4].ENA
trigger => histogram[8][3].ENA
trigger => histogram[8][2].ENA
trigger => histogram[8][1].ENA
trigger => histogram[8][0].ENA
trigger => histogram[9][13].ENA
trigger => histogram[9][12].ENA
trigger => histogram[9][11].ENA
trigger => histogram[9][10].ENA
trigger => histogram[9][9].ENA
trigger => histogram[9][8].ENA
trigger => histogram[9][7].ENA
trigger => histogram[9][6].ENA
trigger => histogram[9][5].ENA
trigger => histogram[9][4].ENA
trigger => histogram[9][3].ENA
trigger => histogram[9][2].ENA
trigger => histogram[9][1].ENA
trigger => histogram[9][0].ENA
trigger => histogram[10][13].ENA
trigger => histogram[10][12].ENA
trigger => histogram[10][11].ENA
trigger => histogram[10][10].ENA
trigger => histogram[10][9].ENA
trigger => histogram[10][8].ENA
trigger => histogram[10][7].ENA
trigger => histogram[10][6].ENA
trigger => histogram[10][5].ENA
trigger => histogram[10][4].ENA
trigger => histogram[10][3].ENA
trigger => histogram[10][2].ENA
trigger => histogram[10][1].ENA
trigger => histogram[10][0].ENA
trigger => histogram[11][13].ENA
trigger => histogram[11][12].ENA
trigger => histogram[11][11].ENA
trigger => histogram[11][10].ENA
trigger => histogram[11][9].ENA
trigger => histogram[11][8].ENA
trigger => histogram[11][7].ENA
trigger => histogram[11][6].ENA
trigger => histogram[11][5].ENA
trigger => histogram[11][4].ENA
trigger => histogram[11][3].ENA
trigger => histogram[11][2].ENA
trigger => histogram[11][1].ENA
trigger => histogram[11][0].ENA
trigger => histogram[12][13].ENA
trigger => histogram[12][12].ENA
trigger => histogram[12][11].ENA
trigger => histogram[12][10].ENA
trigger => histogram[12][9].ENA
trigger => histogram[12][8].ENA
trigger => histogram[12][7].ENA
trigger => histogram[12][6].ENA
trigger => histogram[12][5].ENA
trigger => histogram[12][4].ENA
trigger => histogram[12][3].ENA
trigger => histogram[12][2].ENA
trigger => histogram[12][1].ENA
trigger => histogram[12][0].ENA
trigger => histogram[13][13].ENA
trigger => histogram[13][12].ENA
trigger => histogram[13][11].ENA
trigger => histogram[13][10].ENA
trigger => histogram[13][9].ENA
trigger => histogram[13][8].ENA
trigger => histogram[13][7].ENA
trigger => histogram[13][6].ENA
trigger => histogram[13][5].ENA
trigger => histogram[13][4].ENA
trigger => histogram[13][3].ENA
trigger => histogram[13][2].ENA
trigger => histogram[13][1].ENA
trigger => histogram[13][0].ENA
trigger => histogram[14][13].ENA
trigger => histogram[14][12].ENA
trigger => histogram[14][11].ENA
trigger => histogram[14][10].ENA
trigger => histogram[14][9].ENA
trigger => histogram[14][8].ENA
trigger => histogram[14][7].ENA
trigger => histogram[14][6].ENA
trigger => histogram[14][5].ENA
trigger => histogram[14][4].ENA
trigger => histogram[14][3].ENA
trigger => histogram[14][2].ENA
trigger => histogram[14][1].ENA
trigger => histogram[14][0].ENA
trigger => histogram[15][13].ENA
trigger => histogram[15][12].ENA
trigger => histogram[15][11].ENA
trigger => histogram[15][10].ENA
trigger => histogram[15][9].ENA
trigger => histogram[15][8].ENA
trigger => histogram[15][7].ENA
trigger => histogram[15][6].ENA
trigger => histogram[15][5].ENA
trigger => histogram[15][4].ENA
trigger => histogram[15][3].ENA
trigger => histogram[15][2].ENA
trigger => histogram[15][1].ENA
trigger => histogram[15][0].ENA
trigger => histogram[16][13].ENA
trigger => histogram[16][12].ENA
trigger => histogram[16][11].ENA
trigger => histogram[16][10].ENA
trigger => histogram[16][9].ENA
trigger => histogram[16][8].ENA
trigger => histogram[16][7].ENA
trigger => histogram[16][6].ENA
trigger => histogram[16][5].ENA
trigger => histogram[16][4].ENA
trigger => histogram[16][3].ENA
trigger => histogram[16][2].ENA
trigger => histogram[16][1].ENA
trigger => histogram[16][0].ENA
trigger => histogram[17][13].ENA
trigger => histogram[17][12].ENA
trigger => histogram[17][11].ENA
trigger => histogram[17][10].ENA
trigger => histogram[17][9].ENA
trigger => histogram[17][8].ENA
trigger => histogram[17][7].ENA
trigger => histogram[17][6].ENA
trigger => histogram[17][5].ENA
trigger => histogram[17][4].ENA
trigger => histogram[17][3].ENA
trigger => histogram[17][2].ENA
trigger => histogram[17][1].ENA
trigger => histogram[17][0].ENA
trigger => histogram[18][13].ENA
trigger => histogram[18][12].ENA
trigger => histogram[18][11].ENA
trigger => histogram[18][10].ENA
trigger => histogram[18][9].ENA
trigger => histogram[18][8].ENA
trigger => histogram[18][7].ENA
trigger => histogram[18][6].ENA
trigger => histogram[18][5].ENA
trigger => histogram[18][4].ENA
trigger => histogram[18][3].ENA
trigger => histogram[18][2].ENA
trigger => histogram[18][1].ENA
trigger => histogram[18][0].ENA
trigger => histogram[19][13].ENA
trigger => histogram[19][12].ENA
trigger => histogram[19][11].ENA
trigger => histogram[19][10].ENA
trigger => histogram[19][9].ENA
trigger => histogram[19][8].ENA
trigger => histogram[19][7].ENA
trigger => histogram[19][6].ENA
trigger => histogram[19][5].ENA
trigger => histogram[19][4].ENA
trigger => histogram[19][3].ENA
trigger => histogram[19][2].ENA
trigger => histogram[19][1].ENA
trigger => histogram[19][0].ENA
trigger => histogram[20][13].ENA
trigger => histogram[20][12].ENA
trigger => histogram[20][11].ENA
trigger => histogram[20][10].ENA
trigger => histogram[20][9].ENA
trigger => histogram[20][8].ENA
trigger => histogram[20][7].ENA
trigger => histogram[20][6].ENA
trigger => histogram[20][5].ENA
trigger => histogram[20][4].ENA
trigger => histogram[20][3].ENA
trigger => histogram[20][2].ENA
trigger => histogram[20][1].ENA
trigger => histogram[20][0].ENA
trigger => histogram[21][13].ENA
trigger => histogram[21][12].ENA
trigger => histogram[21][11].ENA
trigger => histogram[21][10].ENA
trigger => histogram[21][9].ENA
trigger => histogram[21][8].ENA
trigger => histogram[21][7].ENA
trigger => histogram[21][6].ENA
trigger => histogram[21][5].ENA
trigger => histogram[21][4].ENA
trigger => histogram[21][3].ENA
trigger => histogram[21][2].ENA
trigger => histogram[21][1].ENA
trigger => histogram[21][0].ENA
trigger => histogram[22][13].ENA
trigger => histogram[22][12].ENA
trigger => histogram[22][11].ENA
trigger => histogram[22][10].ENA
trigger => histogram[22][9].ENA
trigger => histogram[22][8].ENA
trigger => histogram[22][7].ENA
trigger => histogram[22][6].ENA
trigger => histogram[22][5].ENA
trigger => histogram[22][4].ENA
trigger => histogram[22][3].ENA
trigger => histogram[22][2].ENA
trigger => histogram[22][1].ENA
trigger => histogram[22][0].ENA
trigger => histogram[23][13].ENA
trigger => histogram[23][12].ENA
trigger => histogram[23][11].ENA
trigger => histogram[23][10].ENA
trigger => histogram[23][9].ENA
trigger => histogram[23][8].ENA
trigger => histogram[23][7].ENA
trigger => histogram[23][6].ENA
trigger => histogram[23][5].ENA
trigger => histogram[23][4].ENA
trigger => histogram[23][3].ENA
trigger => histogram[23][2].ENA
trigger => histogram[23][1].ENA
trigger => histogram[23][0].ENA
trigger => histogram[24][13].ENA
trigger => histogram[24][12].ENA
trigger => histogram[24][11].ENA
trigger => histogram[24][10].ENA
trigger => histogram[24][9].ENA
trigger => histogram[24][8].ENA
trigger => histogram[24][7].ENA
trigger => histogram[24][6].ENA
trigger => histogram[24][5].ENA
trigger => histogram[24][4].ENA
trigger => histogram[24][3].ENA
trigger => histogram[24][2].ENA
trigger => histogram[24][1].ENA
trigger => histogram[24][0].ENA
trigger => histogram[25][13].ENA
trigger => histogram[25][12].ENA
trigger => histogram[25][11].ENA
trigger => histogram[25][10].ENA
trigger => histogram[25][9].ENA
trigger => histogram[25][8].ENA
trigger => histogram[25][7].ENA
trigger => histogram[25][6].ENA
trigger => histogram[25][5].ENA
trigger => histogram[25][4].ENA
trigger => histogram[25][3].ENA
trigger => histogram[25][2].ENA
trigger => histogram[25][1].ENA
trigger => histogram[25][0].ENA
trigger => histogram[26][13].ENA
trigger => histogram[26][12].ENA
trigger => histogram[26][11].ENA
trigger => histogram[26][10].ENA
trigger => histogram[26][9].ENA
trigger => histogram[26][8].ENA
trigger => histogram[26][7].ENA
trigger => histogram[26][6].ENA
trigger => histogram[26][5].ENA
trigger => histogram[26][4].ENA
trigger => histogram[26][3].ENA
trigger => histogram[26][2].ENA
trigger => histogram[26][1].ENA
trigger => histogram[26][0].ENA
trigger => histogram[27][13].ENA
trigger => histogram[27][12].ENA
trigger => histogram[27][11].ENA
trigger => histogram[27][10].ENA
trigger => histogram[27][9].ENA
trigger => histogram[27][8].ENA
trigger => histogram[27][7].ENA
trigger => histogram[27][6].ENA
trigger => histogram[27][5].ENA
trigger => histogram[27][4].ENA
trigger => histogram[27][3].ENA
trigger => histogram[27][2].ENA
trigger => histogram[27][1].ENA
trigger => histogram[27][0].ENA
trigger => histogram[28][13].ENA
trigger => histogram[28][12].ENA
trigger => histogram[28][11].ENA
trigger => histogram[28][10].ENA
trigger => histogram[28][9].ENA
trigger => histogram[28][8].ENA
trigger => histogram[28][7].ENA
trigger => histogram[28][6].ENA
trigger => histogram[28][5].ENA
trigger => histogram[28][4].ENA
trigger => histogram[28][3].ENA
trigger => histogram[28][2].ENA
trigger => histogram[28][1].ENA
trigger => histogram[28][0].ENA
trigger => histogram[29][13].ENA
trigger => histogram[29][12].ENA
trigger => histogram[29][11].ENA
trigger => histogram[29][10].ENA
trigger => histogram[29][9].ENA
trigger => histogram[29][8].ENA
trigger => histogram[29][7].ENA
trigger => histogram[29][6].ENA
trigger => histogram[29][5].ENA
trigger => histogram[29][4].ENA
trigger => histogram[29][3].ENA
trigger => histogram[29][2].ENA
trigger => histogram[29][1].ENA
trigger => histogram[29][0].ENA
trigger => histogram[30][13].ENA
trigger => histogram[30][12].ENA
trigger => histogram[30][11].ENA
trigger => histogram[30][10].ENA
trigger => histogram[30][9].ENA
trigger => histogram[30][8].ENA
trigger => histogram[30][7].ENA
trigger => histogram[30][6].ENA
trigger => histogram[30][5].ENA
trigger => histogram[30][4].ENA
trigger => histogram[30][3].ENA
trigger => histogram[30][2].ENA
trigger => histogram[30][1].ENA
trigger => histogram[30][0].ENA
trigger => histogram[31][13].ENA
trigger => histogram[31][12].ENA
trigger => histogram[31][11].ENA
trigger => histogram[31][10].ENA
trigger => histogram[31][9].ENA
trigger => histogram[31][8].ENA
trigger => histogram[31][7].ENA
trigger => histogram[31][6].ENA
trigger => histogram[31][5].ENA
trigger => histogram[31][4].ENA
trigger => histogram[31][3].ENA
trigger => histogram[31][2].ENA
trigger => histogram[31][1].ENA
trigger => histogram[31][0].ENA
trigger => histogram[32][13].ENA
trigger => histogram[32][12].ENA
trigger => histogram[32][11].ENA
trigger => histogram[32][10].ENA
trigger => histogram[32][9].ENA
trigger => histogram[32][8].ENA
trigger => histogram[32][7].ENA
trigger => histogram[32][6].ENA
trigger => histogram[32][5].ENA
trigger => histogram[32][4].ENA
trigger => histogram[32][3].ENA
trigger => histogram[32][2].ENA
trigger => histogram[32][1].ENA
trigger => histogram[32][0].ENA
reset => histogram[1][13].IN1
reset => eventos[0].IN1
reset => data_a_escribir[10].ENA
reset => data_a_escribir[9].ENA
reset => data_a_escribir[8].ENA
reset => data_a_escribir[7].ENA
reset => data_a_escribir[6].ENA
reset => data_a_escribir[5].ENA
reset => data_a_escribir[4].ENA
reset => data_a_escribir[3].ENA
reset => data_a_escribir[2].ENA
reset => data_a_escribir[1].ENA
reset => data_a_escribir[0].ENA
reset => dir_mem_2[10].ENA
reset => dir_mem_2[9].ENA
reset => dir_mem_2[8].ENA
reset => dir_mem_2[7].ENA
reset => dir_mem_2[6].ENA
reset => dir_mem_2[5].ENA
reset => dir_mem_2[4].ENA
reset => dir_mem_2[3].ENA
reset => dir_mem_2[2].ENA
reset => dir_mem_2[1].ENA
reset => dir_mem_2[0].ENA
reset => dir_mem_1[10].ENA
reset => dir_mem_1[9].ENA
reset => dir_mem_1[8].ENA
reset => dir_mem_1[7].ENA
reset => dir_mem_1[6].ENA
reset => dir_mem_1[5].ENA
reset => dir_mem_1[4].ENA
reset => dir_mem_1[3].ENA
reset => dir_mem_1[2].ENA
reset => dir_mem_1[1].ENA
reset => dir_mem_1[0].ENA
reset => dir_mem_3[10].ENA
reset => dir_mem_3[9].ENA
reset => dir_mem_3[8].ENA
reset => dir_mem_3[7].ENA
reset => dir_mem_3[6].ENA
reset => dir_mem_3[5].ENA
reset => dir_mem_3[4].ENA
reset => dir_mem_3[3].ENA
reset => dir_mem_3[2].ENA
reset => dir_mem_3[1].ENA
reset => dir_mem_3[0].ENA
pix_data[0] => LessThan2.IN16
pix_data[0] => pix_data_reg[0].DATAIN
pix_data[1] => LessThan2.IN15
pix_data[1] => pix_data_reg[1].DATAIN
pix_data[2] => LessThan2.IN14
pix_data[2] => pix_data_reg[2].DATAIN
pix_data[3] => LessThan2.IN13
pix_data[3] => pix_data_reg[3].DATAIN
pix_data[4] => LessThan2.IN12
pix_data[4] => pix_data_reg[4].DATAIN
pix_data[5] => LessThan2.IN11
pix_data[5] => pix_data_reg[5].DATAIN
pix_data[6] => LessThan2.IN10
pix_data[6] => pix_data_reg[6].DATAIN
pix_data[7] => LessThan2.IN9
pix_data[7] => pix_data_reg[7].DATAIN
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => pix_count_int.OUTPUTSELECT
pix_valid => state.OUTPUTSELECT
pix_valid => state.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => data_a_escribir.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => cuenta_pixel.OUTPUTSELECT
pix_valid => ignorar_ancho_1.OUTPUTSELECT
pix_valid => ignorar_anterior.OUTPUTSELECT
pix_valid => state.DATAB
data_ram_i[0] => reg_ancho_1.DATAA
data_ram_i[0] => reg_ancho_3.DATAA
data_ram_i[0] => reg_ancho_2[0].DATAIN
data_ram_i[1] => reg_ancho_1.DATAA
data_ram_i[1] => reg_ancho_3.DATAA
data_ram_i[1] => reg_ancho_2[1].DATAIN
data_ram_i[2] => reg_ancho_1.DATAA
data_ram_i[2] => reg_ancho_3.DATAA
data_ram_i[2] => reg_ancho_2[2].DATAIN
data_ram_i[3] => reg_ancho_1.DATAA
data_ram_i[3] => reg_ancho_3.DATAA
data_ram_i[3] => reg_ancho_2[3].DATAIN
data_ram_i[4] => reg_ancho_1.DATAA
data_ram_i[4] => reg_ancho_3.DATAA
data_ram_i[4] => reg_ancho_2[4].DATAIN
data_ram_i[5] => reg_ancho_1.DATAA
data_ram_i[5] => reg_ancho_3.DATAA
data_ram_i[5] => reg_ancho_2[5].DATAIN
data_ram_i[6] => reg_ancho_1.DATAA
data_ram_i[6] => reg_ancho_3.DATAA
data_ram_i[6] => reg_ancho_2[6].DATAIN
data_ram_i[7] => reg_ancho_1.DATAA
data_ram_i[7] => reg_ancho_3.DATAA
data_ram_i[7] => reg_ancho_2[7].DATAIN
data_ram_i[8] => reg_ancho_1.DATAA
data_ram_i[8] => reg_ancho_3.DATAA
data_ram_i[8] => reg_ancho_2[8].DATAIN
data_ram_i[9] => reg_ancho_1.DATAA
data_ram_i[9] => reg_ancho_3.DATAA
data_ram_i[9] => reg_ancho_2[9].DATAIN
data_ram_i[10] => reg_ancho_1.DATAA
data_ram_i[10] => reg_ancho_3.DATAA
data_ram_i[10] => reg_ancho_2[10].DATAIN
data_ram_o[0] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[1] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[2] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[3] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[4] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[5] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[6] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[7] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[8] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[9] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
data_ram_o[10] <= data_ram_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[0] <= Selector78.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[1] <= Selector77.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[2] <= Selector76.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[3] <= Selector75.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[4] <= Selector74.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[5] <= Selector73.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[6] <= Selector72.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[7] <= Selector71.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[8] <= Selector70.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[9] <= Selector69.DB_MAX_OUTPUT_PORT_TYPE
addr_ram[10] <= Selector68.DB_MAX_OUTPUT_PORT_TYPE
we <= WideOr18.DB_MAX_OUTPUT_PORT_TYPE
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_mem.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => dir_histograma_int.OUTPUTSELECT
escritura_hist_signal => Selector20.IN3
escritura_hist_signal => Selector21.IN2
errase_histograma => dir_mem_3[0].OUTPUTSELECT
errase_histograma => dir_mem_3[1].OUTPUTSELECT
errase_histograma => dir_mem_3[2].OUTPUTSELECT
errase_histograma => dir_mem_3[3].OUTPUTSELECT
errase_histograma => dir_mem_3[4].OUTPUTSELECT
errase_histograma => dir_mem_3[5].OUTPUTSELECT
errase_histograma => dir_mem_3[6].OUTPUTSELECT
errase_histograma => dir_mem_3[7].OUTPUTSELECT
errase_histograma => dir_mem_3[8].OUTPUTSELECT
errase_histograma => dir_mem_3[9].OUTPUTSELECT
errase_histograma => dir_mem_3[10].OUTPUTSELECT
errase_histograma => dir_mem_1[0].OUTPUTSELECT
errase_histograma => dir_mem_1[1].OUTPUTSELECT
errase_histograma => dir_mem_1[2].OUTPUTSELECT
errase_histograma => dir_mem_1[3].OUTPUTSELECT
errase_histograma => dir_mem_1[4].OUTPUTSELECT
errase_histograma => dir_mem_1[5].OUTPUTSELECT
errase_histograma => dir_mem_1[6].OUTPUTSELECT
errase_histograma => dir_mem_1[7].OUTPUTSELECT
errase_histograma => dir_mem_1[8].OUTPUTSELECT
errase_histograma => dir_mem_1[9].OUTPUTSELECT
errase_histograma => dir_mem_1[10].OUTPUTSELECT
errase_histograma => dir_mem_2[0].OUTPUTSELECT
errase_histograma => dir_mem_2[1].OUTPUTSELECT
errase_histograma => dir_mem_2[2].OUTPUTSELECT
errase_histograma => dir_mem_2[3].OUTPUTSELECT
errase_histograma => dir_mem_2[4].OUTPUTSELECT
errase_histograma => dir_mem_2[5].OUTPUTSELECT
errase_histograma => dir_mem_2[6].OUTPUTSELECT
errase_histograma => dir_mem_2[7].OUTPUTSELECT
errase_histograma => dir_mem_2[8].OUTPUTSELECT
errase_histograma => dir_mem_2[9].OUTPUTSELECT
errase_histograma => dir_mem_2[10].OUTPUTSELECT
errase_histograma => data_a_escribir[0].OUTPUTSELECT
errase_histograma => data_a_escribir[1].OUTPUTSELECT
errase_histograma => data_a_escribir[2].OUTPUTSELECT
errase_histograma => data_a_escribir[3].OUTPUTSELECT
errase_histograma => data_a_escribir[4].OUTPUTSELECT
errase_histograma => data_a_escribir[5].OUTPUTSELECT
errase_histograma => data_a_escribir[6].OUTPUTSELECT
errase_histograma => data_a_escribir[7].OUTPUTSELECT
errase_histograma => data_a_escribir[8].OUTPUTSELECT
errase_histograma => data_a_escribir[9].OUTPUTSELECT
errase_histograma => data_a_escribir[10].OUTPUTSELECT
errase_histograma => histogram[1][13].IN1
errase_histograma => state.fin_escritura_histograma.OUTPUTSELECT
errase_histograma => state.end_histograma.OUTPUTSELECT
errase_histograma => state.histograma_gen.OUTPUTSELECT
errase_histograma => state.filtro.OUTPUTSELECT
errase_histograma => state.incremento_dir_histograma.OUTPUTSELECT
errase_histograma => state.escritura_histograma_2.OUTPUTSELECT
errase_histograma => state.escritura_histograma_1.OUTPUTSELECT
errase_histograma => state.lectura_memorias_histograma.OUTPUTSELECT
errase_histograma => state.dir_memorias_energia_histograma.OUTPUTSELECT
errase_histograma => state.incremento_indice.OUTPUTSELECT
errase_histograma => state.escritura_2.OUTPUTSELECT
errase_histograma => state.escritura_1.OUTPUTSELECT
errase_histograma => state.lectura_cantidad_energia.OUTPUTSELECT
errase_histograma => state.dir_cantidad_energia.OUTPUTSELECT
errase_histograma => state.casos.OUTPUTSELECT
errase_histograma => state.lectura_ancho_3.OUTPUTSELECT
errase_histograma => state.dir_ancho_3.OUTPUTSELECT
errase_histograma => state.lectura_ancho_2.OUTPUTSELECT
errase_histograma => state.dir_ancho_2.OUTPUTSELECT
errase_histograma => state.lectura_ancho_1.OUTPUTSELECT
errase_histograma => state.dir_ancho_1.OUTPUTSELECT
errase_histograma => state.lectura_anterior.OUTPUTSELECT
errase_histograma => state.dir_anterior.OUTPUTSELECT
errase_histograma => state.nuevo_pix.OUTPUTSELECT
errase_histograma => state.escritura_erase_2.OUTPUTSELECT
errase_histograma => state.escritura_erase_1.OUTPUTSELECT
errase_histograma => state.erase.OUTPUTSELECT
errase_histograma => eventos[0].ENA
errase_histograma => cuenta[10].ENA
errase_histograma => cuenta[9].ENA
errase_histograma => cuenta[8].ENA
errase_histograma => cuenta[7].ENA
errase_histograma => cuenta[6].ENA
errase_histograma => cuenta[5].ENA
errase_histograma => cuenta[4].ENA
errase_histograma => cuenta[3].ENA
errase_histograma => cuenta[2].ENA
errase_histograma => cuenta[1].ENA
errase_histograma => cuenta[0].ENA
errase_histograma => cuenta_pixel[10].ENA
errase_histograma => cuenta_pixel[9].ENA
errase_histograma => cuenta_pixel[8].ENA
errase_histograma => cuenta_pixel[7].ENA
errase_histograma => cuenta_pixel[6].ENA
errase_histograma => cuenta_pixel[5].ENA
errase_histograma => cuenta_pixel[4].ENA
errase_histograma => cuenta_pixel[3].ENA
errase_histograma => cuenta_pixel[2].ENA
errase_histograma => cuenta_pixel[1].ENA
errase_histograma => cuenta_pixel[0].ENA
errase_histograma => eventos[10].ENA
errase_histograma => eventos[9].ENA
errase_histograma => eventos[8].ENA
errase_histograma => eventos[7].ENA
errase_histograma => eventos[6].ENA
errase_histograma => eventos[5].ENA
errase_histograma => eventos[4].ENA
errase_histograma => eventos[3].ENA
errase_histograma => eventos[2].ENA
errase_histograma => eventos[1].ENA
errase_histograma => indice[10].ENA
errase_histograma => indice[9].ENA
errase_histograma => indice[8].ENA
errase_histograma => indice[7].ENA
errase_histograma => indice[6].ENA
errase_histograma => indice[5].ENA
errase_histograma => indice[4].ENA
errase_histograma => indice[3].ENA
errase_histograma => indice[2].ENA
errase_histograma => indice[1].ENA
errase_histograma => indice[0].ENA
errase_histograma => ignorar_ancho_1.ENA
errase_histograma => ignorar_anterior.ENA
errase_histograma => dir_mem[10].ENA
errase_histograma => dir_mem[9].ENA
errase_histograma => dir_mem[8].ENA
errase_histograma => dir_mem[7].ENA
errase_histograma => dir_mem[6].ENA
errase_histograma => dir_mem[5].ENA
errase_histograma => dir_mem[4].ENA
errase_histograma => dir_mem[3].ENA
errase_histograma => dir_mem[2].ENA
errase_histograma => dir_mem[1].ENA
errase_histograma => dir_mem[0].ENA
errase_histograma => dir_energia[10].ENA
errase_histograma => dir_energia[9].ENA
errase_histograma => dir_energia[8].ENA
errase_histograma => dir_energia[7].ENA
errase_histograma => dir_energia[6].ENA
errase_histograma => dir_energia[5].ENA
errase_histograma => dir_energia[4].ENA
errase_histograma => dir_energia[3].ENA
errase_histograma => dir_energia[2].ENA
errase_histograma => dir_energia[1].ENA
errase_histograma => dir_energia[0].ENA
errase_histograma => pix_count_int[20].ENA
errase_histograma => pix_count_int[19].ENA
errase_histograma => pix_count_int[18].ENA
errase_histograma => pix_count_int[17].ENA
errase_histograma => pix_count_int[16].ENA
errase_histograma => pix_count_int[15].ENA
errase_histograma => pix_count_int[14].ENA
errase_histograma => pix_count_int[13].ENA
errase_histograma => pix_count_int[12].ENA
errase_histograma => pix_count_int[11].ENA
errase_histograma => pix_count_int[10].ENA
errase_histograma => pix_count_int[9].ENA
errase_histograma => pix_count_int[8].ENA
errase_histograma => pix_count_int[7].ENA
errase_histograma => pix_count_int[6].ENA
errase_histograma => pix_count_int[5].ENA
errase_histograma => pix_count_int[4].ENA
errase_histograma => pix_count_int[3].ENA
errase_histograma => pix_count_int[2].ENA
errase_histograma => pix_count_int[1].ENA
errase_histograma => pix_count_int[0].ENA
errase_histograma => dir_histograma_int[9].ENA
errase_histograma => dir_histograma_int[8].ENA
errase_histograma => dir_histograma_int[7].ENA
errase_histograma => dir_histograma_int[6].ENA
errase_histograma => dir_histograma_int[5].ENA
errase_histograma => dir_histograma_int[4].ENA
errase_histograma => dir_histograma_int[3].ENA
errase_histograma => dir_histograma_int[2].ENA
errase_histograma => dir_histograma_int[1].ENA
errase_histograma => dir_histograma_int[0].ENA
errase_histograma => indice_histograma[5].ENA
errase_histograma => indice_histograma[4].ENA
errase_histograma => indice_histograma[3].ENA
errase_histograma => indice_histograma[2].ENA
errase_histograma => indice_histograma[1].ENA
errase_histograma => indice_histograma[0].ENA
dir_escritura_hist[0] => dir_histograma_int.DATAB
dir_escritura_hist[0] => LessThan77.IN12
dir_escritura_hist[1] => dir_histograma_int.DATAB
dir_escritura_hist[1] => LessThan77.IN11
dir_escritura_hist[2] => dir_histograma_int.DATAB
dir_escritura_hist[2] => LessThan77.IN10
dir_escritura_hist[3] => dir_histograma_int.DATAB
dir_escritura_hist[3] => LessThan77.IN9
dir_escritura_hist[4] => dir_histograma_int.DATAB
dir_escritura_hist[4] => LessThan77.IN8
dir_escritura_hist[5] => dir_histograma_int.DATAB
dir_escritura_hist[5] => Add44.IN10
dir_escritura_hist[6] => dir_histograma_int.DATAB
dir_escritura_hist[6] => Add44.IN9
dir_escritura_hist[7] => dir_histograma_int.DATAB
dir_escritura_hist[7] => Add44.IN8
dir_escritura_hist[8] => dir_histograma_int.DATAB
dir_escritura_hist[8] => Add44.IN7
dir_escritura_hist[9] => dir_histograma_int.DATAB
dir_escritura_hist[9] => Add44.IN6
data_ram_energia_i[0] => energia_temp[0].DATAIN
data_ram_energia_i[1] => energia_temp[1].DATAIN
data_ram_energia_i[2] => energia_temp[2].DATAIN
data_ram_energia_i[3] => energia_temp[3].DATAIN
data_ram_energia_i[4] => energia_temp[4].DATAIN
data_ram_energia_i[5] => energia_temp[5].DATAIN
data_ram_energia_i[6] => energia_temp[6].DATAIN
data_ram_energia_i[7] => energia_temp[7].DATAIN
data_ram_energia_i[8] => energia_temp[8].DATAIN
data_ram_energia_i[9] => energia_temp[9].DATAIN
data_ram_energia_i[10] => energia_temp[10].DATAIN
data_ram_energia_i[11] => energia_temp[11].DATAIN
data_ram_energia_i[12] => energia_temp[12].DATAIN
data_ram_energia_i[13] => energia_temp[13].DATAIN
data_ram_energia_o[0] <= Selector92.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[1] <= Selector91.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[2] <= Selector90.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[3] <= Selector89.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[4] <= Selector88.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[5] <= Selector87.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[6] <= Selector86.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[7] <= Selector85.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[8] <= Selector84.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[9] <= Selector83.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[10] <= Selector82.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[11] <= Selector81.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[12] <= Selector80.DB_MAX_OUTPUT_PORT_TYPE
data_ram_energia_o[13] <= Selector79.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[0] <= Selector103.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[1] <= Selector102.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[2] <= Selector101.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[3] <= Selector100.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[4] <= Selector99.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[5] <= Selector98.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[6] <= Selector97.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[7] <= Selector96.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[8] <= Selector95.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[9] <= Selector94.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_energia[10] <= Selector93.DB_MAX_OUTPUT_PORT_TYPE
data_ram_cantidad_i[0] => cantidad_temp[0].DATAIN
data_ram_cantidad_i[1] => cantidad_temp[1].DATAIN
data_ram_cantidad_i[2] => cantidad_temp[2].DATAIN
data_ram_cantidad_i[3] => cantidad_temp[3].DATAIN
data_ram_cantidad_i[4] => cantidad_temp[4].DATAIN
data_ram_cantidad_i[5] => cantidad_temp[5].DATAIN
data_ram_cantidad_o[0] <= Selector109.DB_MAX_OUTPUT_PORT_TYPE
data_ram_cantidad_o[1] <= Selector108.DB_MAX_OUTPUT_PORT_TYPE
data_ram_cantidad_o[2] <= Selector107.DB_MAX_OUTPUT_PORT_TYPE
data_ram_cantidad_o[3] <= Selector106.DB_MAX_OUTPUT_PORT_TYPE
data_ram_cantidad_o[4] <= Selector105.DB_MAX_OUTPUT_PORT_TYPE
data_ram_cantidad_o[5] <= Selector104.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[0] <= Selector123.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[1] <= Selector122.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[2] <= Selector121.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[3] <= Selector120.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[4] <= Selector119.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[5] <= Selector118.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[6] <= Selector117.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[7] <= Selector116.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[8] <= Selector115.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[9] <= Selector114.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[10] <= Selector113.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[11] <= Selector112.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[12] <= Selector111.DB_MAX_OUTPUT_PORT_TYPE
data_ram_histograma_o[13] <= Selector110.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[0] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[1] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[2] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[3] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[4] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[5] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[6] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[7] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[8] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
addr_ram_histograma_o[9] <= addr_ram_histograma_o.DB_MAX_OUTPUT_PORT_TYPE
selector_ram_histograma <= selector_ram_histograma.DB_MAX_OUTPUT_PORT_TYPE
we_histograma <= we_histograma.DB_MAX_OUTPUT_PORT_TYPE
fin_borrado <= fin_borrado.DB_MAX_OUTPUT_PORT_TYPE
fin_histograma <= fin_histograma.DB_MAX_OUTPUT_PORT_TYPE
fin_escritura <= fin_escritura.DB_MAX_OUTPUT_PORT_TYPE
ack <= ack.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|captura_pixeles_2:inst10
trigger => pix_valid_int.IN0
trigger => error~reg0.ACLR
trigger => register_0[0].ACLR
trigger => register_0[1].ACLR
trigger => register_0[2].ACLR
trigger => register_0[3].ACLR
trigger => register_0[4].ACLR
trigger => register_0[5].ACLR
trigger => register_0[6].ACLR
trigger => register_0[7].ACLR
pix_clk => pix_valid_int.CLK
pix_clk => register_0[0].CLK
pix_clk => register_0[1].CLK
pix_clk => register_0[2].CLK
pix_clk => register_0[3].CLK
pix_clk => register_0[4].CLK
pix_clk => register_0[5].CLK
pix_clk => register_0[6].CLK
pix_clk => register_0[7].CLK
pix_clk => error~reg0.CLK
pix_data_i[0] => register_0.DATAB
pix_data_i[1] => register_0.DATAB
pix_data_i[2] => register_0.DATAB
pix_data_i[3] => register_0.DATAB
pix_data_i[4] => register_0.DATAB
pix_data_i[5] => register_0.DATAB
pix_data_i[6] => register_0.DATAB
pix_data_i[7] => register_0.DATAB
line_valid => leer.IN0
frame_valid => leer.IN1
ack => pix_valid_int.IN1
ack => register_0[0].ENA
ack => register_0[7].ENA
ack => register_0[6].ENA
ack => register_0[5].ENA
ack => register_0[4].ENA
ack => register_0[3].ENA
ack => register_0[2].ENA
ack => register_0[1].ENA
ack => error~reg0.ENA
pix_data_o[0] <= register_0[0].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[1] <= register_0[1].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[2] <= register_0[2].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[3] <= register_0[3].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[4] <= register_0[4].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[5] <= register_0[5].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[6] <= register_0[6].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[7] <= register_0[7].DB_MAX_OUTPUT_PORT_TYPE
pix_valid <= pix_valid_int.DB_MAX_OUTPUT_PORT_TYPE
error <= error~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|ram:inst5
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
addr[8] => mem.waddr_a[8].DATAIN
addr[8] => mem.WADDR8
addr[8] => mem.RADDR8
addr[9] => mem.waddr_a[9].DATAIN
addr[9] => mem.WADDR9
addr[9] => mem.RADDR9
addr[10] => mem.waddr_a[10].DATAIN
addr[10] => mem.WADDR10
addr[10] => mem.RADDR10
write_en => mem.we_a.DATAIN
write_en => mem.WE
clk => mem.we_a.CLK
clk => mem.waddr_a[10].CLK
clk => mem.waddr_a[9].CLK
clk => mem.waddr_a[8].CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => mem.CLK0
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|ram:inst3
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
din[6] => mem.data_a[6].DATAIN
din[6] => mem.DATAIN6
din[7] => mem.data_a[7].DATAIN
din[7] => mem.DATAIN7
din[8] => mem.data_a[8].DATAIN
din[8] => mem.DATAIN8
din[9] => mem.data_a[9].DATAIN
din[9] => mem.DATAIN9
din[10] => mem.data_a[10].DATAIN
din[10] => mem.DATAIN10
din[11] => mem.data_a[11].DATAIN
din[11] => mem.DATAIN11
din[12] => mem.data_a[12].DATAIN
din[12] => mem.DATAIN12
din[13] => mem.data_a[13].DATAIN
din[13] => mem.DATAIN13
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
addr[8] => mem.waddr_a[8].DATAIN
addr[8] => mem.WADDR8
addr[8] => mem.RADDR8
addr[9] => mem.waddr_a[9].DATAIN
addr[9] => mem.WADDR9
addr[9] => mem.RADDR9
addr[10] => mem.waddr_a[10].DATAIN
addr[10] => mem.WADDR10
addr[10] => mem.RADDR10
write_en => mem.we_a.DATAIN
write_en => mem.WE
clk => mem.we_a.CLK
clk => mem.waddr_a[10].CLK
clk => mem.waddr_a[9].CLK
clk => mem.waddr_a[8].CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[13].CLK
clk => mem.data_a[12].CLK
clk => mem.data_a[11].CLK
clk => mem.data_a[10].CLK
clk => mem.data_a[9].CLK
clk => mem.data_a[8].CLK
clk => mem.data_a[7].CLK
clk => mem.data_a[6].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => dout[13]~reg0.CLK
clk => mem.CLK0
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|ram:inst2
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
din[6] => mem.data_a[6].DATAIN
din[6] => mem.DATAIN6
din[7] => mem.data_a[7].DATAIN
din[7] => mem.DATAIN7
din[8] => mem.data_a[8].DATAIN
din[8] => mem.DATAIN8
din[9] => mem.data_a[9].DATAIN
din[9] => mem.DATAIN9
din[10] => mem.data_a[10].DATAIN
din[10] => mem.DATAIN10
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
addr[8] => mem.waddr_a[8].DATAIN
addr[8] => mem.WADDR8
addr[8] => mem.RADDR8
addr[9] => mem.waddr_a[9].DATAIN
addr[9] => mem.WADDR9
addr[9] => mem.RADDR9
addr[10] => mem.waddr_a[10].DATAIN
addr[10] => mem.WADDR10
addr[10] => mem.RADDR10
write_en => mem.we_a.DATAIN
write_en => mem.WE
clk => mem.we_a.CLK
clk => mem.waddr_a[10].CLK
clk => mem.waddr_a[9].CLK
clk => mem.waddr_a[8].CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[10].CLK
clk => mem.data_a[9].CLK
clk => mem.data_a[8].CLK
clk => mem.data_a[7].CLK
clk => mem.data_a[6].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => mem.CLK0
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|uart_tx:inst12
clk => txd_reg.CLK
clk => cycle_counter[0].CLK
clk => cycle_counter[1].CLK
clk => cycle_counter[2].CLK
clk => cycle_counter[3].CLK
clk => cycle_counter[4].CLK
clk => cycle_counter[5].CLK
clk => cycle_counter[6].CLK
clk => cycle_counter[7].CLK
clk => cycle_counter[8].CLK
clk => cycle_counter[9].CLK
clk => bit_counter[0].CLK
clk => bit_counter[1].CLK
clk => bit_counter[2].CLK
clk => bit_counter[3].CLK
clk => data_to_send[0].CLK
clk => data_to_send[1].CLK
clk => data_to_send[2].CLK
clk => data_to_send[3].CLK
clk => data_to_send[4].CLK
clk => data_to_send[5].CLK
clk => data_to_send[6].CLK
clk => data_to_send[7].CLK
clk => fsm_state~1.DATAIN
resetn => txd_reg.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => data_to_send.OUTPUTSELECT
resetn => bit_counter.OUTPUTSELECT
resetn => bit_counter.OUTPUTSELECT
resetn => bit_counter.OUTPUTSELECT
resetn => bit_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => cycle_counter.OUTPUTSELECT
resetn => fsm_state.OUTPUTSELECT
resetn => fsm_state.OUTPUTSELECT
resetn => fsm_state.OUTPUTSELECT
resetn => fsm_state.OUTPUTSELECT
uart_txd <= txd_reg.DB_MAX_OUTPUT_PORT_TYPE
uart_tx_busy <= uart_tx_busy.DB_MAX_OUTPUT_PORT_TYPE
uart_tx_en => always1.IN0
uart_tx_en => Selector1.IN3
uart_tx_en => Selector0.IN1
uart_tx_data[0] => data_to_send.DATAB
uart_tx_data[1] => data_to_send.DATAB
uart_tx_data[2] => data_to_send.DATAB
uart_tx_data[3] => data_to_send.DATAB
uart_tx_data[4] => data_to_send.DATAB
uart_tx_data[5] => data_to_send.DATAB
uart_tx_data[6] => data_to_send.DATAB
uart_tx_data[7] => data_to_send.DATAB


|banco_de_pruebas_simplificado|access_UART:inst20
selector => tx_en_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
tx_en_1 => tx_en_o.DATAA
data_1[0] => data_o.DATAA
data_1[1] => data_o.DATAA
data_1[2] => data_o.DATAA
data_1[3] => data_o.DATAA
data_1[4] => data_o.DATAA
data_1[5] => data_o.DATAA
data_1[6] => data_o.DATAA
data_1[7] => data_o.DATAA
tx_en_2 => tx_en_o.DATAB
data_2[0] => data_o.DATAB
data_2[1] => data_o.DATAB
data_2[2] => data_o.DATAB
data_2[3] => data_o.DATAB
data_2[4] => data_o.DATAB
data_2[5] => data_o.DATAB
data_2[6] => data_o.DATAB
data_2[7] => data_o.DATAB
tx_en_o <= tx_en_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[0] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[1] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[2] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[3] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[4] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[5] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[6] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[7] <= data_o.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|Controlador_sram_CIC_UART:inst16
data_sram_i[0] => UART_data.DATAB
data_sram_i[1] => UART_data.DATAB
data_sram_i[2] => UART_data.DATAB
data_sram_i[3] => UART_data.DATAB
data_sram_i[4] => UART_data.DATAB
data_sram_i[5] => UART_data.DATAB
data_sram_i[6] => UART_data.DATAB
data_sram_i[7] => UART_data.DATAB
data_sram_i[8] => UART_data.DATAA
data_sram_i[9] => UART_data.DATAA
data_sram_i[10] => UART_data.DATAA
data_sram_i[11] => UART_data.DATAA
data_sram_i[12] => UART_data.DATAA
data_sram_i[13] => UART_data.DATAA
data_sram_i[14] => UART_data.DATAA
data_sram_i[15] => UART_data.DATAA
clk => cuenta_vueltas[0].CLK
clk => cuenta_vueltas[1].CLK
clk => count_mem[0].CLK
clk => count_mem[1].CLK
clk => count_mem[2].CLK
clk => count_mem[3].CLK
clk => count_mem[4].CLK
clk => count_mem[5].CLK
clk => count_mem[6].CLK
clk => count_mem[7].CLK
clk => count_mem[8].CLK
clk => count_mem[9].CLK
clk => count_mem[10].CLK
clk => count_mem[11].CLK
clk => count_mem[12].CLK
clk => count_mem[13].CLK
clk => count_mem[14].CLK
clk => count_mem[15].CLK
clk => count_mem[16].CLK
clk => count_mem[17].CLK
clk => count_mem[18].CLK
clk => count_mem[19].CLK
clk => state~1.DATAIN
reset => count_mem[0].ACLR
reset => count_mem[1].ACLR
reset => count_mem[2].ACLR
reset => count_mem[3].ACLR
reset => count_mem[4].ACLR
reset => count_mem[5].ACLR
reset => count_mem[6].ACLR
reset => count_mem[7].ACLR
reset => count_mem[8].ACLR
reset => count_mem[9].ACLR
reset => count_mem[10].ACLR
reset => count_mem[11].ACLR
reset => count_mem[12].ACLR
reset => count_mem[13].ACLR
reset => count_mem[14].ACLR
reset => count_mem[15].ACLR
reset => count_mem[16].ACLR
reset => count_mem[17].ACLR
reset => count_mem[18].ACLR
reset => count_mem[19].ACLR
reset => state~3.DATAIN
reset => cuenta_vueltas[1].ENA
reset => cuenta_vueltas[0].ENA
trigger => Selector12.IN3
trigger => Selector9.IN1
enable_done => Selector9.IN3
enable_done => Selector11.IN2
UART_enviando => state.DATAB
UART_enviando => state.DATAB
data_Sram_CIC[0] => Selector60.IN1
data_Sram_CIC[1] => Selector59.IN1
data_Sram_CIC[2] => Selector36.IN1
data_Sram_CIC[3] => Selector35.IN1
data_Sram_CIC[4] => Selector7.IN1
data_Sram_CIC[5] => Selector6.IN1
data_Sram_CIC[6] => Selector5.IN1
data_Sram_CIC[7] => Selector4.IN1
data_Sram_CIC[8] => Selector3.IN1
data_Sram_CIC[9] => Selector2.IN1
data_Sram_CIC[10] => Selector1.IN1
data_Sram_CIC[11] => Selector0.IN1
data_Sram_CIC[12] => Selector69.IN1
data_Sram_CIC[13] => Selector70.IN1
data_Sram_CIC[14] => Selector71.IN1
data_Sram_CIC[15] => Selector72.IN1
add_Sram_CIC[0] => Selector57.IN3
add_Sram_CIC[1] => Selector56.IN3
add_Sram_CIC[2] => Selector55.IN3
add_Sram_CIC[3] => Selector54.IN3
add_Sram_CIC[4] => Selector53.IN3
add_Sram_CIC[5] => Selector52.IN3
add_Sram_CIC[6] => Selector51.IN3
add_Sram_CIC[7] => Selector50.IN3
add_Sram_CIC[8] => Selector49.IN3
add_Sram_CIC[9] => Selector48.IN3
add_Sram_CIC[10] => Selector47.IN3
add_Sram_CIC[11] => Selector46.IN3
add_Sram_CIC[12] => Selector45.IN3
add_Sram_CIC[13] => Selector44.IN3
add_Sram_CIC[14] => Selector43.IN3
add_Sram_CIC[15] => Selector42.IN3
add_Sram_CIC[16] => Selector41.IN3
add_Sram_CIC[17] => Selector40.IN3
add_Sram_CIC[18] => Selector39.IN3
add_Sram_CIC[19] => Selector38.IN3
reset_Sram => Selector37.IN3
r_w_Sram => Selector58.IN3
fin_Sram => Selector13.IN3
fin_Sram => Selector12.IN1
UART_send <= UART_send.DB_MAX_OUTPUT_PORT_TYPE
UART_data[0] <= Selector68.DB_MAX_OUTPUT_PORT_TYPE
UART_data[1] <= Selector67.DB_MAX_OUTPUT_PORT_TYPE
UART_data[2] <= Selector66.DB_MAX_OUTPUT_PORT_TYPE
UART_data[3] <= Selector65.DB_MAX_OUTPUT_PORT_TYPE
UART_data[4] <= Selector64.DB_MAX_OUTPUT_PORT_TYPE
UART_data[5] <= Selector63.DB_MAX_OUTPUT_PORT_TYPE
UART_data[6] <= Selector62.DB_MAX_OUTPUT_PORT_TYPE
UART_data[7] <= Selector61.DB_MAX_OUTPUT_PORT_TYPE
reset_n <= Selector37.DB_MAX_OUTPUT_PORT_TYPE
data[0] <= data[0].DB_MAX_OUTPUT_PORT_TYPE
data[1] <= data[1].DB_MAX_OUTPUT_PORT_TYPE
data[2] <= data[2].DB_MAX_OUTPUT_PORT_TYPE
data[3] <= data[3].DB_MAX_OUTPUT_PORT_TYPE
data[4] <= data[4].DB_MAX_OUTPUT_PORT_TYPE
data[5] <= data[5].DB_MAX_OUTPUT_PORT_TYPE
data[6] <= data[6].DB_MAX_OUTPUT_PORT_TYPE
data[7] <= data[7].DB_MAX_OUTPUT_PORT_TYPE
data[8] <= data[8].DB_MAX_OUTPUT_PORT_TYPE
data[9] <= data[9].DB_MAX_OUTPUT_PORT_TYPE
data[10] <= data[10].DB_MAX_OUTPUT_PORT_TYPE
data[11] <= data[11].DB_MAX_OUTPUT_PORT_TYPE
data[12] <= data[12].DB_MAX_OUTPUT_PORT_TYPE
data[13] <= data[13].DB_MAX_OUTPUT_PORT_TYPE
data[14] <= data[14].DB_MAX_OUTPUT_PORT_TYPE
data[15] <= data[15].DB_MAX_OUTPUT_PORT_TYPE
addrs[0] <= Selector57.DB_MAX_OUTPUT_PORT_TYPE
addrs[1] <= Selector56.DB_MAX_OUTPUT_PORT_TYPE
addrs[2] <= Selector55.DB_MAX_OUTPUT_PORT_TYPE
addrs[3] <= Selector54.DB_MAX_OUTPUT_PORT_TYPE
addrs[4] <= Selector53.DB_MAX_OUTPUT_PORT_TYPE
addrs[5] <= Selector52.DB_MAX_OUTPUT_PORT_TYPE
addrs[6] <= Selector51.DB_MAX_OUTPUT_PORT_TYPE
addrs[7] <= Selector50.DB_MAX_OUTPUT_PORT_TYPE
addrs[8] <= Selector49.DB_MAX_OUTPUT_PORT_TYPE
addrs[9] <= Selector48.DB_MAX_OUTPUT_PORT_TYPE
addrs[10] <= Selector47.DB_MAX_OUTPUT_PORT_TYPE
addrs[11] <= Selector46.DB_MAX_OUTPUT_PORT_TYPE
addrs[12] <= Selector45.DB_MAX_OUTPUT_PORT_TYPE
addrs[13] <= Selector44.DB_MAX_OUTPUT_PORT_TYPE
addrs[14] <= Selector43.DB_MAX_OUTPUT_PORT_TYPE
addrs[15] <= Selector42.DB_MAX_OUTPUT_PORT_TYPE
addrs[16] <= Selector41.DB_MAX_OUTPUT_PORT_TYPE
addrs[17] <= Selector40.DB_MAX_OUTPUT_PORT_TYPE
addrs[18] <= Selector39.DB_MAX_OUTPUT_PORT_TYPE
addrs[19] <= Selector38.DB_MAX_OUTPUT_PORT_TYPE
action <= Selector58.DB_MAX_OUTPUT_PORT_TYPE
led_errase <= led_errase.DB_MAX_OUTPUT_PORT_TYPE
led_lectura <= WideOr9.DB_MAX_OUTPUT_PORT_TYPE
estado[0] <= WideOr13.DB_MAX_OUTPUT_PORT_TYPE
estado[1] <= WideOr12.DB_MAX_OUTPUT_PORT_TYPE
estado[2] <= estado.DB_MAX_OUTPUT_PORT_TYPE
estado[3] <= estado.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|prueba_1:inst15
clk_50 => trigger_o~reg0.CLK
clk_50 => trigger_camara~reg0.CLK
clk_50 => contador[0].CLK
clk_50 => contador[1].CLK
clk_50 => contador[2].CLK
clk_50 => contador[3].CLK
clk_50 => contador[4].CLK
clk_50 => inicio.CLK
clk_50 => trigger_prev.CLK
trigger_i => process_0.IN1
trigger_i => inicio.OUTPUTSELECT
trigger_i => trigger_prev.DATAIN
trigger_o <= trigger_o~reg0.DB_MAX_OUTPUT_PORT_TYPE
trigger_camara <= trigger_camara~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|sram_CIC:inst17
clk => pix_cnt_int[0].CLK
clk => pix_cnt_int[1].CLK
clk => pix_cnt_int[2].CLK
clk => pix_cnt_int[3].CLK
clk => pix_cnt_int[4].CLK
clk => pix_cnt_int[5].CLK
clk => pix_cnt_int[6].CLK
clk => pix_cnt_int[7].CLK
clk => pix_cnt_int[8].CLK
clk => pix_cnt_int[9].CLK
clk => pix_cnt_int[10].CLK
clk => pix_cnt_int[11].CLK
clk => pix_cnt_int[12].CLK
clk => pix_cnt_int[13].CLK
clk => pix_cnt_int[14].CLK
clk => pix_cnt_int[15].CLK
clk => pix_cnt_int[16].CLK
clk => pix_cnt_int[17].CLK
clk => pix_cnt_int[18].CLK
clk => pix_cnt_int[19].CLK
clk => pix_cnt_int[20].CLK
clk => lsb.CLK
clk => add_count[0].CLK
clk => add_count[1].CLK
clk => add_count[2].CLK
clk => add_count[3].CLK
clk => add_count[4].CLK
clk => add_count[5].CLK
clk => add_count[6].CLK
clk => add_count[7].CLK
clk => add_count[8].CLK
clk => add_count[9].CLK
clk => add_count[10].CLK
clk => add_count[11].CLK
clk => add_count[12].CLK
clk => add_count[13].CLK
clk => add_count[14].CLK
clk => add_count[15].CLK
clk => add_count[16].CLK
clk => add_count[17].CLK
clk => add_count[18].CLK
clk => add_count[19].CLK
clk => vec_salida_lsb[0].CLK
clk => vec_salida_lsb[1].CLK
clk => vec_salida_lsb[2].CLK
clk => vec_salida_lsb[3].CLK
clk => vec_salida_lsb[4].CLK
clk => vec_salida_lsb[5].CLK
clk => vec_salida_lsb[6].CLK
clk => vec_salida_lsb[7].CLK
clk => data_reg[0].CLK
clk => data_reg[1].CLK
clk => data_reg[2].CLK
clk => data_reg[3].CLK
clk => data_reg[4].CLK
clk => data_reg[5].CLK
clk => data_reg[6].CLK
clk => data_reg[7].CLK
clk => state~2.DATAIN
Start => ~NO_FANOUT~
reset => process_0.IN0
leer => ~NO_FANOUT~
trigger => process_0.IN1
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => add_count.OUTPUTSELECT
trigger => Selector9.IN4
trigger => Selector11.IN4
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => pix_cnt_int.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => data_reg.OUTPUTSELECT
pix_valid => state.OUTPUTSELECT
pix_valid => state.OUTPUTSELECT
pix_valid => state.DATAB
data[0] => data_reg.DATAB
data[1] => data_reg.DATAB
data[2] => data_reg.DATAB
data[3] => data_reg.DATAB
data[4] => data_reg.DATAB
data[5] => data_reg.DATAB
data[6] => data_reg.DATAB
data[7] => data_reg.DATAB
data_o[0] <= data_o[0].DB_MAX_OUTPUT_PORT_TYPE
data_o[1] <= data_o[1].DB_MAX_OUTPUT_PORT_TYPE
data_o[2] <= data_o[2].DB_MAX_OUTPUT_PORT_TYPE
data_o[3] <= data_o[3].DB_MAX_OUTPUT_PORT_TYPE
data_o[4] <= data_o[4].DB_MAX_OUTPUT_PORT_TYPE
data_o[5] <= data_o[5].DB_MAX_OUTPUT_PORT_TYPE
data_o[6] <= data_o[6].DB_MAX_OUTPUT_PORT_TYPE
data_o[7] <= data_o[7].DB_MAX_OUTPUT_PORT_TYPE
data_o[8] <= data_o[8].DB_MAX_OUTPUT_PORT_TYPE
data_o[9] <= data_o[9].DB_MAX_OUTPUT_PORT_TYPE
data_o[10] <= data_o[10].DB_MAX_OUTPUT_PORT_TYPE
data_o[11] <= data_o[11].DB_MAX_OUTPUT_PORT_TYPE
data_o[12] <= data_o[12].DB_MAX_OUTPUT_PORT_TYPE
data_o[13] <= data_o[13].DB_MAX_OUTPUT_PORT_TYPE
data_o[14] <= data_o[14].DB_MAX_OUTPUT_PORT_TYPE
data_o[15] <= data_o[15].DB_MAX_OUTPUT_PORT_TYPE
add[0] <= add[0].DB_MAX_OUTPUT_PORT_TYPE
add[1] <= add[1].DB_MAX_OUTPUT_PORT_TYPE
add[2] <= add[2].DB_MAX_OUTPUT_PORT_TYPE
add[3] <= add[3].DB_MAX_OUTPUT_PORT_TYPE
add[4] <= add[4].DB_MAX_OUTPUT_PORT_TYPE
add[5] <= add[5].DB_MAX_OUTPUT_PORT_TYPE
add[6] <= add[6].DB_MAX_OUTPUT_PORT_TYPE
add[7] <= add[7].DB_MAX_OUTPUT_PORT_TYPE
add[8] <= add[8].DB_MAX_OUTPUT_PORT_TYPE
add[9] <= add[9].DB_MAX_OUTPUT_PORT_TYPE
add[10] <= add[10].DB_MAX_OUTPUT_PORT_TYPE
add[11] <= add[11].DB_MAX_OUTPUT_PORT_TYPE
add[12] <= add[12].DB_MAX_OUTPUT_PORT_TYPE
add[13] <= add[13].DB_MAX_OUTPUT_PORT_TYPE
add[14] <= add[14].DB_MAX_OUTPUT_PORT_TYPE
add[15] <= add[15].DB_MAX_OUTPUT_PORT_TYPE
add[16] <= add[16].DB_MAX_OUTPUT_PORT_TYPE
add[17] <= add[17].DB_MAX_OUTPUT_PORT_TYPE
add[18] <= add[18].DB_MAX_OUTPUT_PORT_TYPE
add[19] <= add[19].DB_MAX_OUTPUT_PORT_TYPE
reset_o <= reset_o.DB_MAX_OUTPUT_PORT_TYPE
r_w_O <= r_w_O.DB_MAX_OUTPUT_PORT_TYPE
fin_signal <= fin_signal.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|sram:inst18
CLOCK => DATA_OUT[0]~reg0.CLK
CLOCK => DATA_OUT[1]~reg0.CLK
CLOCK => DATA_OUT[2]~reg0.CLK
CLOCK => DATA_OUT[3]~reg0.CLK
CLOCK => DATA_OUT[4]~reg0.CLK
CLOCK => DATA_OUT[5]~reg0.CLK
CLOCK => DATA_OUT[6]~reg0.CLK
CLOCK => DATA_OUT[7]~reg0.CLK
CLOCK => DATA_OUT[8]~reg0.CLK
CLOCK => DATA_OUT[9]~reg0.CLK
CLOCK => DATA_OUT[10]~reg0.CLK
CLOCK => DATA_OUT[11]~reg0.CLK
CLOCK => DATA_OUT[12]~reg0.CLK
CLOCK => DATA_OUT[13]~reg0.CLK
CLOCK => DATA_OUT[14]~reg0.CLK
CLOCK => DATA_OUT[15]~reg0.CLK
CLOCK => S_ACTION.CLK
CLOCK => SRAM_DQ[0]~reg0.CLK
CLOCK => SRAM_DQ[0]~en.CLK
CLOCK => SRAM_DQ[1]~reg0.CLK
CLOCK => SRAM_DQ[1]~en.CLK
CLOCK => SRAM_DQ[2]~reg0.CLK
CLOCK => SRAM_DQ[2]~en.CLK
CLOCK => SRAM_DQ[3]~reg0.CLK
CLOCK => SRAM_DQ[3]~en.CLK
CLOCK => SRAM_DQ[4]~reg0.CLK
CLOCK => SRAM_DQ[4]~en.CLK
CLOCK => SRAM_DQ[5]~reg0.CLK
CLOCK => SRAM_DQ[5]~en.CLK
CLOCK => SRAM_DQ[6]~reg0.CLK
CLOCK => SRAM_DQ[6]~en.CLK
CLOCK => SRAM_DQ[7]~reg0.CLK
CLOCK => SRAM_DQ[7]~en.CLK
CLOCK => SRAM_DQ[8]~reg0.CLK
CLOCK => SRAM_DQ[8]~en.CLK
CLOCK => SRAM_DQ[9]~reg0.CLK
CLOCK => SRAM_DQ[9]~en.CLK
CLOCK => SRAM_DQ[10]~reg0.CLK
CLOCK => SRAM_DQ[10]~en.CLK
CLOCK => SRAM_DQ[11]~reg0.CLK
CLOCK => SRAM_DQ[11]~en.CLK
CLOCK => SRAM_DQ[12]~reg0.CLK
CLOCK => SRAM_DQ[12]~en.CLK
CLOCK => SRAM_DQ[13]~reg0.CLK
CLOCK => SRAM_DQ[13]~en.CLK
CLOCK => SRAM_DQ[14]~reg0.CLK
CLOCK => SRAM_DQ[14]~en.CLK
CLOCK => SRAM_DQ[15]~reg0.CLK
CLOCK => SRAM_DQ[15]~en.CLK
CLOCK => SRAM_ADDR[0]~reg0.CLK
CLOCK => SRAM_ADDR[1]~reg0.CLK
CLOCK => SRAM_ADDR[2]~reg0.CLK
CLOCK => SRAM_ADDR[3]~reg0.CLK
CLOCK => SRAM_ADDR[4]~reg0.CLK
CLOCK => SRAM_ADDR[5]~reg0.CLK
CLOCK => SRAM_ADDR[6]~reg0.CLK
CLOCK => SRAM_ADDR[7]~reg0.CLK
CLOCK => SRAM_ADDR[8]~reg0.CLK
CLOCK => SRAM_ADDR[9]~reg0.CLK
CLOCK => SRAM_ADDR[10]~reg0.CLK
CLOCK => SRAM_ADDR[11]~reg0.CLK
CLOCK => SRAM_ADDR[12]~reg0.CLK
CLOCK => SRAM_ADDR[13]~reg0.CLK
CLOCK => SRAM_ADDR[14]~reg0.CLK
CLOCK => SRAM_ADDR[15]~reg0.CLK
CLOCK => SRAM_ADDR[16]~reg0.CLK
CLOCK => SRAM_ADDR[17]~reg0.CLK
CLOCK => SRAM_ADDR[18]~reg0.CLK
CLOCK => SRAM_ADDR[19]~reg0.CLK
CLOCK => SRAM_UB_N~reg0.CLK
CLOCK => SRAM_LB_N~reg0.CLK
RESET_N => SRAM_DQ[0]~en.ACLR
RESET_N => SRAM_DQ[1]~en.ACLR
RESET_N => SRAM_DQ[2]~en.ACLR
RESET_N => SRAM_DQ[3]~en.ACLR
RESET_N => SRAM_DQ[4]~en.ACLR
RESET_N => SRAM_DQ[5]~en.ACLR
RESET_N => SRAM_DQ[6]~en.ACLR
RESET_N => SRAM_DQ[7]~en.ACLR
RESET_N => SRAM_DQ[8]~en.ACLR
RESET_N => SRAM_DQ[9]~en.ACLR
RESET_N => SRAM_DQ[10]~en.ACLR
RESET_N => SRAM_DQ[11]~en.ACLR
RESET_N => SRAM_DQ[12]~en.ACLR
RESET_N => SRAM_DQ[13]~en.ACLR
RESET_N => SRAM_DQ[14]~en.ACLR
RESET_N => SRAM_DQ[15]~en.ACLR
RESET_N => SRAM_UB_N~reg0.PRESET
RESET_N => SRAM_LB_N~reg0.PRESET
RESET_N => DATA_OUT[0]~reg0.ENA
RESET_N => S_ACTION.ENA
RESET_N => DATA_OUT[15]~reg0.ENA
RESET_N => DATA_OUT[14]~reg0.ENA
RESET_N => DATA_OUT[13]~reg0.ENA
RESET_N => DATA_OUT[12]~reg0.ENA
RESET_N => DATA_OUT[11]~reg0.ENA
RESET_N => DATA_OUT[10]~reg0.ENA
RESET_N => DATA_OUT[9]~reg0.ENA
RESET_N => DATA_OUT[8]~reg0.ENA
RESET_N => DATA_OUT[7]~reg0.ENA
RESET_N => DATA_OUT[6]~reg0.ENA
RESET_N => DATA_OUT[5]~reg0.ENA
RESET_N => DATA_OUT[4]~reg0.ENA
RESET_N => DATA_OUT[3]~reg0.ENA
RESET_N => DATA_OUT[2]~reg0.ENA
RESET_N => DATA_OUT[1]~reg0.ENA
DATA_IN[0] => SRAM_DQ[0]~reg0.DATAIN
DATA_IN[1] => SRAM_DQ[1]~reg0.DATAIN
DATA_IN[2] => SRAM_DQ[2]~reg0.DATAIN
DATA_IN[3] => SRAM_DQ[3]~reg0.DATAIN
DATA_IN[4] => SRAM_DQ[4]~reg0.DATAIN
DATA_IN[5] => SRAM_DQ[5]~reg0.DATAIN
DATA_IN[6] => SRAM_DQ[6]~reg0.DATAIN
DATA_IN[7] => SRAM_DQ[7]~reg0.DATAIN
DATA_IN[8] => SRAM_DQ[8]~reg0.DATAIN
DATA_IN[9] => SRAM_DQ[9]~reg0.DATAIN
DATA_IN[10] => SRAM_DQ[10]~reg0.DATAIN
DATA_IN[11] => SRAM_DQ[11]~reg0.DATAIN
DATA_IN[12] => SRAM_DQ[12]~reg0.DATAIN
DATA_IN[13] => SRAM_DQ[13]~reg0.DATAIN
DATA_IN[14] => SRAM_DQ[14]~reg0.DATAIN
DATA_IN[15] => SRAM_DQ[15]~reg0.DATAIN
DATA_OUT[0] <= DATA_OUT[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[1] <= DATA_OUT[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[2] <= DATA_OUT[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[3] <= DATA_OUT[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[4] <= DATA_OUT[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[5] <= DATA_OUT[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[6] <= DATA_OUT[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[7] <= DATA_OUT[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[8] <= DATA_OUT[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[9] <= DATA_OUT[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[10] <= DATA_OUT[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[11] <= DATA_OUT[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[12] <= DATA_OUT[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[13] <= DATA_OUT[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[14] <= DATA_OUT[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATA_OUT[15] <= DATA_OUT[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ADDR[0] => SRAM_ADDR[0]~reg0.DATAIN
ADDR[1] => SRAM_ADDR[1]~reg0.DATAIN
ADDR[2] => SRAM_ADDR[2]~reg0.DATAIN
ADDR[3] => SRAM_ADDR[3]~reg0.DATAIN
ADDR[4] => SRAM_ADDR[4]~reg0.DATAIN
ADDR[5] => SRAM_ADDR[5]~reg0.DATAIN
ADDR[6] => SRAM_ADDR[6]~reg0.DATAIN
ADDR[7] => SRAM_ADDR[7]~reg0.DATAIN
ADDR[8] => SRAM_ADDR[8]~reg0.DATAIN
ADDR[9] => SRAM_ADDR[9]~reg0.DATAIN
ADDR[10] => SRAM_ADDR[10]~reg0.DATAIN
ADDR[11] => SRAM_ADDR[11]~reg0.DATAIN
ADDR[12] => SRAM_ADDR[12]~reg0.DATAIN
ADDR[13] => SRAM_ADDR[13]~reg0.DATAIN
ADDR[14] => SRAM_ADDR[14]~reg0.DATAIN
ADDR[15] => SRAM_ADDR[15]~reg0.DATAIN
ADDR[16] => SRAM_ADDR[16]~reg0.DATAIN
ADDR[17] => SRAM_ADDR[17]~reg0.DATAIN
ADDR[18] => SRAM_ADDR[18]~reg0.DATAIN
ADDR[19] => SRAM_ADDR[19]~reg0.DATAIN
ACTION => S_ACTION.OUTPUTSELECT
ACTION => SRAM_LB_N.OUTPUTSELECT
ACTION => SRAM_UB_N.OUTPUTSELECT
ACTION => SRAM_DQ[0]~en.DATAIN
ACTION => SRAM_DQ[1]~en.DATAIN
ACTION => SRAM_DQ[2]~en.DATAIN
ACTION => SRAM_DQ[3]~en.DATAIN
ACTION => SRAM_DQ[4]~en.DATAIN
ACTION => SRAM_DQ[5]~en.DATAIN
ACTION => SRAM_DQ[6]~en.DATAIN
ACTION => SRAM_DQ[7]~en.DATAIN
ACTION => SRAM_DQ[8]~en.DATAIN
ACTION => SRAM_DQ[9]~en.DATAIN
ACTION => SRAM_DQ[10]~en.DATAIN
ACTION => SRAM_DQ[11]~en.DATAIN
ACTION => SRAM_DQ[12]~en.DATAIN
ACTION => SRAM_DQ[13]~en.DATAIN
ACTION => SRAM_DQ[14]~en.DATAIN
ACTION => SRAM_DQ[15]~en.DATAIN
ACTION => S_ACTION.OUTPUTSELECT
ACTION => SRAM_LB_N.OUTPUTSELECT
ACTION => SRAM_UB_N.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
ACTION => DATA_OUT.OUTPUTSELECT
SRAM_ADDR[0] <= SRAM_ADDR[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[1] <= SRAM_ADDR[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[2] <= SRAM_ADDR[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[3] <= SRAM_ADDR[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[4] <= SRAM_ADDR[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[5] <= SRAM_ADDR[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[6] <= SRAM_ADDR[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[7] <= SRAM_ADDR[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[8] <= SRAM_ADDR[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[9] <= SRAM_ADDR[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[10] <= SRAM_ADDR[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[11] <= SRAM_ADDR[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[12] <= SRAM_ADDR[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[13] <= SRAM_ADDR[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[14] <= SRAM_ADDR[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[15] <= SRAM_ADDR[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[16] <= SRAM_ADDR[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[17] <= SRAM_ADDR[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[18] <= SRAM_ADDR[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_ADDR[19] <= SRAM_ADDR[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_DQ[0] <> SRAM_DQ[0]
SRAM_DQ[1] <> SRAM_DQ[1]
SRAM_DQ[2] <> SRAM_DQ[2]
SRAM_DQ[3] <> SRAM_DQ[3]
SRAM_DQ[4] <> SRAM_DQ[4]
SRAM_DQ[5] <> SRAM_DQ[5]
SRAM_DQ[6] <> SRAM_DQ[6]
SRAM_DQ[7] <> SRAM_DQ[7]
SRAM_DQ[8] <> SRAM_DQ[8]
SRAM_DQ[9] <> SRAM_DQ[9]
SRAM_DQ[10] <> SRAM_DQ[10]
SRAM_DQ[11] <> SRAM_DQ[11]
SRAM_DQ[12] <> SRAM_DQ[12]
SRAM_DQ[13] <> SRAM_DQ[13]
SRAM_DQ[14] <> SRAM_DQ[14]
SRAM_DQ[15] <> SRAM_DQ[15]
SRAM_CE_N <= <GND>
SRAM_OE_N <= S_ACTION.DB_MAX_OUTPUT_PORT_TYPE
SRAM_WE_N <= S_ACTION.DB_MAX_OUTPUT_PORT_TYPE
SRAM_UB_N <= SRAM_UB_N~reg0.DB_MAX_OUTPUT_PORT_TYPE
SRAM_LB_N <= SRAM_LB_N~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|decod_control:inst4
clk => \mantenimiento:cntrl_reset_int_2.CLK
clk => \mantenimiento:cuenta_reset[0].CLK
clk => \mantenimiento:cuenta_reset[1].CLK
clk => \mantenimiento:cntrl_envio_int_2.CLK
clk => \mantenimiento:cuenta_envio[0].CLK
clk => \mantenimiento:cuenta_envio[1].CLK
clk => \mantenimiento:cuenta_envio[2].CLK
clk => \mantenimiento:cuenta_envio[3].CLK
clk => \mantenimiento:cuenta_envio[4].CLK
clk => \mantenimiento:cuenta_envio[5].CLK
clk => \mantenimiento:cuenta_envio[6].CLK
clk => \mantenimiento:cuenta_envio[7].CLK
clk => \mantenimiento:cuenta_envio[8].CLK
clk => \mantenimiento:cuenta_envio[9].CLK
clk => \mantenimiento:cuenta_envio[10].CLK
clk => \mantenimiento:cuenta_envio[11].CLK
clk => \mantenimiento:cuenta_envio[12].CLK
clk => \mantenimiento:cuenta_envio[13].CLK
clk => \mantenimiento:cuenta_envio[14].CLK
clk => \mantenimiento:cuenta_envio[15].CLK
clk => \mantenimiento:cuenta_envio[16].CLK
clk => \mantenimiento:cuenta_envio[17].CLK
clk => \mantenimiento:cuenta_envio[18].CLK
clk => \mantenimiento:cuenta_envio[19].CLK
clk => \mantenimiento:cuenta_envio[20].CLK
clk => \mantenimiento:cuenta_envio[21].CLK
clk => \mantenimiento:cuenta_envio[22].CLK
clk => \mantenimiento:cuenta_envio[23].CLK
clk => \mantenimiento:cuenta_envio[24].CLK
clk => \mantenimiento:cuenta_envio[25].CLK
clk => \mantenimiento:cuenta_envio[26].CLK
clk => cntrl_reset_int.CLK
clk => cntrl_envio_int.CLK
reset => \mantenimiento:cntrl_reset_int_2.ACLR
reset => \mantenimiento:cuenta_reset[0].ACLR
reset => \mantenimiento:cuenta_reset[1].ACLR
reset => \mantenimiento:cntrl_envio_int_2.ACLR
reset => \mantenimiento:cuenta_envio[0].ACLR
reset => \mantenimiento:cuenta_envio[1].ACLR
reset => \mantenimiento:cuenta_envio[2].ACLR
reset => \mantenimiento:cuenta_envio[3].ACLR
reset => \mantenimiento:cuenta_envio[4].ACLR
reset => \mantenimiento:cuenta_envio[5].ACLR
reset => \mantenimiento:cuenta_envio[6].ACLR
reset => \mantenimiento:cuenta_envio[7].ACLR
reset => \mantenimiento:cuenta_envio[8].ACLR
reset => \mantenimiento:cuenta_envio[9].ACLR
reset => \mantenimiento:cuenta_envio[10].ACLR
reset => \mantenimiento:cuenta_envio[11].ACLR
reset => \mantenimiento:cuenta_envio[12].ACLR
reset => \mantenimiento:cuenta_envio[13].ACLR
reset => \mantenimiento:cuenta_envio[14].ACLR
reset => \mantenimiento:cuenta_envio[15].ACLR
reset => \mantenimiento:cuenta_envio[16].ACLR
reset => \mantenimiento:cuenta_envio[17].ACLR
reset => \mantenimiento:cuenta_envio[18].ACLR
reset => \mantenimiento:cuenta_envio[19].ACLR
reset => \mantenimiento:cuenta_envio[20].ACLR
reset => \mantenimiento:cuenta_envio[21].ACLR
reset => \mantenimiento:cuenta_envio[22].ACLR
reset => \mantenimiento:cuenta_envio[23].ACLR
reset => \mantenimiento:cuenta_envio[24].ACLR
reset => \mantenimiento:cuenta_envio[25].ACLR
reset => \mantenimiento:cuenta_envio[26].ACLR
reset => cntrl_reset_int.ACLR
reset => cntrl_envio_int.ACLR
rx_dv_i => cntrl_reset_int.OUTPUTSELECT
rx_dv_i => cntrl_envio_int.OUTPUTSELECT
rx_byte[0] => Equal0.IN7
rx_byte[0] => Equal1.IN7
rx_byte[1] => Equal0.IN6
rx_byte[1] => Equal1.IN6
rx_byte[2] => Equal0.IN5
rx_byte[2] => Equal1.IN5
rx_byte[3] => Equal0.IN4
rx_byte[3] => Equal1.IN4
rx_byte[4] => Equal0.IN3
rx_byte[4] => Equal1.IN3
rx_byte[5] => Equal0.IN2
rx_byte[5] => Equal1.IN2
rx_byte[6] => Equal0.IN1
rx_byte[6] => Equal1.IN1
rx_byte[7] => Equal0.IN0
rx_byte[7] => Equal1.IN0
cntrl_reset <= \mantenimiento:cntrl_reset_int_2.DB_MAX_OUTPUT_PORT_TYPE
cntrl_envio <= \mantenimiento:cntrl_envio_int_2.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|UART_RX:inst11
i_Clk => r_RX_Byte[0].CLK
i_Clk => r_RX_Byte[1].CLK
i_Clk => r_RX_Byte[2].CLK
i_Clk => r_RX_Byte[3].CLK
i_Clk => r_RX_Byte[4].CLK
i_Clk => r_RX_Byte[5].CLK
i_Clk => r_RX_Byte[6].CLK
i_Clk => r_RX_Byte[7].CLK
i_Clk => r_Bit_Index[0].CLK
i_Clk => r_Bit_Index[1].CLK
i_Clk => r_Bit_Index[2].CLK
i_Clk => r_Clk_Count[0].CLK
i_Clk => r_Clk_Count[1].CLK
i_Clk => r_Clk_Count[2].CLK
i_Clk => r_Clk_Count[3].CLK
i_Clk => r_Clk_Count[4].CLK
i_Clk => r_Clk_Count[5].CLK
i_Clk => r_Clk_Count[6].CLK
i_Clk => r_Clk_Count[7].CLK
i_Clk => r_Clk_Count[8].CLK
i_Clk => r_RX_DV.CLK
i_Clk => r_RX_Data.CLK
i_Clk => r_RX_Data_R.CLK
i_Clk => r_SM_Main~1.DATAIN
i_RX_Serial => r_RX_Data_R.DATAIN
o_RX_DV <= r_RX_DV.DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[0] <= r_RX_Byte[0].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[1] <= r_RX_Byte[1].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[2] <= r_RX_Byte[2].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[3] <= r_RX_Byte[3].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[4] <= r_RX_Byte[4].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[5] <= r_RX_Byte[5].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[6] <= r_RX_Byte[6].DB_MAX_OUTPUT_PORT_TYPE
o_RX_Byte[7] <= r_RX_Byte[7].DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|ram:inst6
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
din[6] => mem.data_a[6].DATAIN
din[6] => mem.DATAIN6
din[7] => mem.data_a[7].DATAIN
din[7] => mem.DATAIN7
din[8] => mem.data_a[8].DATAIN
din[8] => mem.DATAIN8
din[9] => mem.data_a[9].DATAIN
din[9] => mem.DATAIN9
din[10] => mem.data_a[10].DATAIN
din[10] => mem.DATAIN10
din[11] => mem.data_a[11].DATAIN
din[11] => mem.DATAIN11
din[12] => mem.data_a[12].DATAIN
din[12] => mem.DATAIN12
din[13] => mem.data_a[13].DATAIN
din[13] => mem.DATAIN13
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
addr[8] => mem.waddr_a[8].DATAIN
addr[8] => mem.WADDR8
addr[8] => mem.RADDR8
addr[9] => mem.waddr_a[9].DATAIN
addr[9] => mem.WADDR9
addr[9] => mem.RADDR9
write_en => mem.we_a.DATAIN
write_en => mem.WE
clk => mem.we_a.CLK
clk => mem.waddr_a[9].CLK
clk => mem.waddr_a[8].CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[13].CLK
clk => mem.data_a[12].CLK
clk => mem.data_a[11].CLK
clk => mem.data_a[10].CLK
clk => mem.data_a[9].CLK
clk => mem.data_a[8].CLK
clk => mem.data_a[7].CLK
clk => mem.data_a[6].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => dout[13]~reg0.CLK
clk => mem.CLK0
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|access_ram:inst7
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => addr_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => data_o.OUTPUTSELECT
selector => r_w_o.OUTPUTSELECT
data_1[0] => data_o.DATAA
data_1[1] => data_o.DATAA
data_1[2] => data_o.DATAA
data_1[3] => data_o.DATAA
data_1[4] => data_o.DATAA
data_1[5] => data_o.DATAA
data_1[6] => data_o.DATAA
data_1[7] => data_o.DATAA
data_1[8] => data_o.DATAA
data_1[9] => data_o.DATAA
data_1[10] => data_o.DATAA
data_1[11] => data_o.DATAA
data_1[12] => data_o.DATAA
data_1[13] => data_o.DATAA
addr_1[0] => addr_o.DATAA
addr_1[1] => addr_o.DATAA
addr_1[2] => addr_o.DATAA
addr_1[3] => addr_o.DATAA
addr_1[4] => addr_o.DATAA
addr_1[5] => addr_o.DATAA
addr_1[6] => addr_o.DATAA
addr_1[7] => addr_o.DATAA
addr_1[8] => addr_o.DATAA
addr_1[9] => addr_o.DATAA
r_w_1 => r_w_o.DATAA
addr_2[0] => addr_o.DATAB
addr_2[1] => addr_o.DATAB
addr_2[2] => addr_o.DATAB
addr_2[3] => addr_o.DATAB
addr_2[4] => addr_o.DATAB
addr_2[5] => addr_o.DATAB
addr_2[6] => addr_o.DATAB
addr_2[7] => addr_o.DATAB
addr_2[8] => addr_o.DATAB
addr_2[9] => addr_o.DATAB
r_w_2 => r_w_o.DATAB
data_o[0] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[1] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[2] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[3] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[4] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[5] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[6] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[7] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[8] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[9] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[10] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[11] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[12] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
data_o[13] <= data_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[0] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[1] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[2] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[3] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[4] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[5] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[6] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[7] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[8] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
addr_o[9] <= addr_o.DB_MAX_OUTPUT_PORT_TYPE
r_w_o <= r_w_o.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|testigo_error:inst14
clk => error_led~reg0.CLK
error_signal => error_led~reg0.ENA
reset => error_led~reg0.ACLR
error_led <= error_led~reg0.DB_MAX_OUTPUT_PORT_TYPE


|banco_de_pruebas_simplificado|captura_pixeles:inst9
clk_interno => register_out[0].CLK
clk_interno => register_out[1].CLK
clk_interno => register_out[2].CLK
clk_interno => register_out[3].CLK
clk_interno => register_out[4].CLK
clk_interno => register_out[5].CLK
clk_interno => register_out[6].CLK
clk_interno => register_out[7].CLK
clk_interno => register_1[0].CLK
clk_interno => register_1[1].CLK
clk_interno => register_1[2].CLK
clk_interno => register_1[3].CLK
clk_interno => register_1[4].CLK
clk_interno => register_1[5].CLK
clk_interno => register_1[6].CLK
clk_interno => register_1[7].CLK
clk_interno => pix_count_interno_out[0].CLK
clk_interno => pix_count_interno_out[1].CLK
clk_interno => pix_count_interno_out[2].CLK
clk_interno => pix_count_interno_out[3].CLK
clk_interno => pix_count_interno_out[4].CLK
clk_interno => pix_count_interno_out[5].CLK
clk_interno => pix_count_interno_out[6].CLK
clk_interno => pix_count_interno_out[7].CLK
clk_interno => pix_count_interno_out[8].CLK
clk_interno => pix_count_interno_out[9].CLK
clk_interno => pix_count_interno_out[10].CLK
clk_interno => pix_count_interno_out[11].CLK
clk_interno => pix_count_interno_out[12].CLK
clk_interno => pix_count_interno_out[13].CLK
clk_interno => pix_count_interno_out[14].CLK
clk_interno => pix_count_interno_out[15].CLK
clk_interno => pix_count_interno_out[16].CLK
clk_interno => pix_count_interno_out[17].CLK
clk_interno => pix_count_interno_out[18].CLK
clk_interno => pix_count_interno_out[19].CLK
clk_interno => pix_count_interno_out[20].CLK
clk_interno => pix_count_interno_1[0].CLK
clk_interno => pix_count_interno_1[1].CLK
clk_interno => pix_count_interno_1[2].CLK
clk_interno => pix_count_interno_1[3].CLK
clk_interno => pix_count_interno_1[4].CLK
clk_interno => pix_count_interno_1[5].CLK
clk_interno => pix_count_interno_1[6].CLK
clk_interno => pix_count_interno_1[7].CLK
clk_interno => pix_count_interno_1[8].CLK
clk_interno => pix_count_interno_1[9].CLK
clk_interno => pix_count_interno_1[10].CLK
clk_interno => pix_count_interno_1[11].CLK
clk_interno => pix_count_interno_1[12].CLK
clk_interno => pix_count_interno_1[13].CLK
clk_interno => pix_count_interno_1[14].CLK
clk_interno => pix_count_interno_1[15].CLK
clk_interno => pix_count_interno_1[16].CLK
clk_interno => pix_count_interno_1[17].CLK
clk_interno => pix_count_interno_1[18].CLK
clk_interno => pix_count_interno_1[19].CLK
clk_interno => pix_count_interno_1[20].CLK
reset => clk_rapido.IN0
trigger => clk_rapido.IN1
pix_clk => register_0[0].CLK
pix_clk => register_0[1].CLK
pix_clk => register_0[2].CLK
pix_clk => register_0[3].CLK
pix_clk => register_0[4].CLK
pix_clk => register_0[5].CLK
pix_clk => register_0[6].CLK
pix_clk => register_0[7].CLK
pix_clk => pix_count_interno_0[0].CLK
pix_clk => pix_count_interno_0[1].CLK
pix_clk => pix_count_interno_0[2].CLK
pix_clk => pix_count_interno_0[3].CLK
pix_clk => pix_count_interno_0[4].CLK
pix_clk => pix_count_interno_0[5].CLK
pix_clk => pix_count_interno_0[6].CLK
pix_clk => pix_count_interno_0[7].CLK
pix_clk => pix_count_interno_0[8].CLK
pix_clk => pix_count_interno_0[9].CLK
pix_clk => pix_count_interno_0[10].CLK
pix_clk => pix_count_interno_0[11].CLK
pix_clk => pix_count_interno_0[12].CLK
pix_clk => pix_count_interno_0[13].CLK
pix_clk => pix_count_interno_0[14].CLK
pix_clk => pix_count_interno_0[15].CLK
pix_clk => pix_count_interno_0[16].CLK
pix_clk => pix_count_interno_0[17].CLK
pix_clk => pix_count_interno_0[18].CLK
pix_clk => pix_count_interno_0[19].CLK
pix_clk => pix_count_interno_0[20].CLK
pix_data_i[0] => register_0[0].DATAIN
pix_data_i[1] => register_0[1].DATAIN
pix_data_i[2] => register_0[2].DATAIN
pix_data_i[3] => register_0[3].DATAIN
pix_data_i[4] => register_0[4].DATAIN
pix_data_i[5] => register_0[5].DATAIN
pix_data_i[6] => register_0[6].DATAIN
pix_data_i[7] => register_0[7].DATAIN
line_valid => leer.IN0
frame_valid => leer.IN1
pix_count[0] <= pix_count_interno_out[0].DB_MAX_OUTPUT_PORT_TYPE
pix_count[1] <= pix_count_interno_out[1].DB_MAX_OUTPUT_PORT_TYPE
pix_count[2] <= pix_count_interno_out[2].DB_MAX_OUTPUT_PORT_TYPE
pix_count[3] <= pix_count_interno_out[3].DB_MAX_OUTPUT_PORT_TYPE
pix_count[4] <= pix_count_interno_out[4].DB_MAX_OUTPUT_PORT_TYPE
pix_count[5] <= pix_count_interno_out[5].DB_MAX_OUTPUT_PORT_TYPE
pix_count[6] <= pix_count_interno_out[6].DB_MAX_OUTPUT_PORT_TYPE
pix_count[7] <= pix_count_interno_out[7].DB_MAX_OUTPUT_PORT_TYPE
pix_count[8] <= pix_count_interno_out[8].DB_MAX_OUTPUT_PORT_TYPE
pix_count[9] <= pix_count_interno_out[9].DB_MAX_OUTPUT_PORT_TYPE
pix_count[10] <= pix_count_interno_out[10].DB_MAX_OUTPUT_PORT_TYPE
pix_count[11] <= pix_count_interno_out[11].DB_MAX_OUTPUT_PORT_TYPE
pix_count[12] <= pix_count_interno_out[12].DB_MAX_OUTPUT_PORT_TYPE
pix_count[13] <= pix_count_interno_out[13].DB_MAX_OUTPUT_PORT_TYPE
pix_count[14] <= pix_count_interno_out[14].DB_MAX_OUTPUT_PORT_TYPE
pix_count[15] <= pix_count_interno_out[15].DB_MAX_OUTPUT_PORT_TYPE
pix_count[16] <= pix_count_interno_out[16].DB_MAX_OUTPUT_PORT_TYPE
pix_count[17] <= pix_count_interno_out[17].DB_MAX_OUTPUT_PORT_TYPE
pix_count[18] <= pix_count_interno_out[18].DB_MAX_OUTPUT_PORT_TYPE
pix_count[19] <= pix_count_interno_out[19].DB_MAX_OUTPUT_PORT_TYPE
pix_count[20] <= pix_count_interno_out[20].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[0] <= register_out[0].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[1] <= register_out[1].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[2] <= register_out[2].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[3] <= register_out[3].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[4] <= register_out[4].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[5] <= register_out[5].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[6] <= register_out[6].DB_MAX_OUTPUT_PORT_TYPE
pix_data_o[7] <= register_out[7].DB_MAX_OUTPUT_PORT_TYPE


