<!DOCTYPE html>
<html lang="en">

<head>
    <meta charset="UTF-8">
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>
        Document
    </title>
    <link rel='stylesheet' href=../../../css/index.css />
    
    <link rel="icon" href="https://raw.githubusercontent.com/learner-lu/picbed/master/logo.png">
</head>

<body class="light">
    <a href="https://github.com/IcarusSong/cxl-introduction.git" target="_blank" class="github-corner" aria-label="View source on GitHub"><svg width="80" height="80" viewBox="0 0 250 250" style="fill:#151513; color:#fff; position: absolute; top: 0; border: 0; right: 0;" aria-hidden="true"><path d="M0,0 L115,115 L130,115 L142,142 L250,250 L250,0 Z"></path><path d="M128.3,109.0 C113.8,99.7 119.0,89.6 119.0,89.6 C122.0,82.7 120.5,78.6 120.5,78.6 C119.2,72.0 123.4,76.3 123.4,76.3 C127.3,80.9 125.5,87.3 125.5,87.3 C122.9,97.6 130.6,101.9 134.4,103.2" fill="currentColor" style="transform-origin: 130px 106px;" class="octo-arm"></path><path d="M115.0,115.0 C114.9,115.1 118.7,116.5 119.8,115.4 L133.7,101.6 C136.9,99.2 139.9,98.4 142.2,98.6 C133.8,88.0 127.5,74.4 143.8,58.0 C148.5,53.4 154.0,51.2 159.7,51.0 C160.3,49.4 163.2,43.6 171.4,40.1 C171.4,40.1 176.1,42.5 178.8,56.2 C183.1,58.6 187.2,61.8 190.9,65.4 C194.5,69.0 197.7,73.2 200.1,77.6 C213.8,80.2 216.3,84.9 216.3,84.9 C212.7,93.1 206.9,96.0 205.4,96.6 C205.1,102.4 203.0,107.8 198.3,112.5 C181.9,128.9 168.3,122.5 157.7,114.1 C157.9,116.9 156.7,120.9 152.7,124.9 L141.0,136.5 C139.8,137.7 141.6,141.9 141.8,141.8 Z" fill="currentColor" class="octo-body"></path></svg></a><style>.github-corner:hover .octo-arm{animation:octocat-wave 560ms ease-in-out}@keyframes octocat-wave{0%,100%{transform:rotate(0)}20%,60%{transform:rotate(-25deg)}40%,80%{transform:rotate(10deg)}}@media (max-width:500px){.github-corner:hover .octo-arm{animation:none}.github-corner .octo-arm{animation:octocat-wave 560ms ease-in-out}}</style>
    <div class="header-navigator"><ul><li><a href="#h1-0">CXL初认识</a><ul><li><a href="#h2-1">CXL诞生的背景</a><ul><li><a href="#h3-2">当前计算和存储架构的三大挑战</a></li></ul><ul><li><a href="#h3-3">CXL的应对策略</a></li></ul><ul><li><a href="#h3-4">CXL发展历程</a></li></ul></li></ul><ul><li><a href="#h2-5">CXL三种设备</a></li></ul><ul><li><a href="#h2-6">CXL子协议</a></li></ul></li></ul></div><div class='markdown-body'><h1 id="h1-0">CXL初认识</h1><h2 id="h2-1">CXL诞生的背景</h2><p>随着人工智能大模型（如670B参数的deepseek）、高性能计算、云原生应用的快速发展，传统计算架构面临根本性瓶颈。CPU与GPU、FPGA等异构加速器之间的协作效率低下，内存带宽增速远落后于算力需求，数据中心资源利用率不足等问题日益突出。在此背景下，CXL(Compute Express Link)于2019年由英特尔牵头推出，旨在通过统一缓存一致性协议和硬件解耦技术，重构计算、内存、存储的协作方式。随着云计算、人工智能、大数据分析、高性能计算需求的出现，计算需求和数据处理器的复杂性在不断增长，随之而来的是巨大的算力和存储需求。</p><h3 id="h3-2">当前计算和存储架构的三大挑战</h3><ol start="1"><li>内存墙问题<ul><li>算力与存储资源的不平衡：CPU算力提升远超DRAM带宽提升，导致CPU大量算力浪费在数据等待。</li></ul><ul><li>扩展天花板：</li></ul><ul><li>DDR5单通道50GB/s需200引脚，PCIe 5.0同等引脚实现256GB/s</li></ul><ul><li>3D堆叠DRAM成本达传统方案3倍，2DPC方案带宽提升不足20%</li></ul><ul><li>容量瓶颈：DRAM密度提升受限于散热能力，单芯片容量增速降至年10%。</li></ul></li></ol><ol start="2"><li>数据中心资源搁浅<ul><li>数据中心为了处理峰值的工作负载需求，每台服务器都配置了过量的内存和加速器，这导致数据中心的总体拥有成本(TCO)中内存占比逐年上升。由于资源的紧密耦合(其中计算、内存和 I/O 设备仅属于一台服务器)，导致在空闲时段，大量资源被闲置。</li></ul><ul><li>阿里云实测显示，AI推理集群在非高峰时段内存闲置率高达45%，而突发任务又因局部资源不足排队。</li></ul><ul><li>Microsoft Azura数据中心的实测数据显示有超过25%的内存出现搁浅。</li></ul></li></ol><ol start="3"><li>异构设备间的一致性通信问题<ul><li>协议碎片化：NVIDIA NVLink、AMD Infinity Fabric等私有协议互不兼容，跨厂商设备协作需依赖低效的软件模拟一致性。</li></ul><ul><li>缓存同步开销：传统PCIe缺乏硬件级缓存一致性，GPU与CPU通信需手动刷新缓存，增加20%-40%的软件复杂度（如PyTorch框架中的显式同步操作）。</li></ul></li></ol><h3 id="h3-3">CXL的应对策略</h3><p>针对上述挑战，CXL通过三大核心技术实现突破：</p><ul><li>缓存一致性协议（CXL.cache）：允许CPU与加速器共享缓存，消除冗余数据拷贝（如AI训练中梯度数据可直接同步）。</li></ul><ul><li>内存池化（CXL.mem）：将DRAM/NVM组成共享资源池，支持TB级内存动态分配（如云计算中按需调配内存资源）。</li></ul><ul><li>协议兼容性（CXL.io）：基于PCIe物理层实现跨厂商设备互连，打破生态壁垒（如英特尔CPU与AMD GPU直接通信）。</li></ul><h3 id="h3-4">CXL发展历程</h3><p>CXL（Compute Express Link）协议自其诞生以来，经历了快速的发展和演进，旨在解决现代计算系统中内存和计算资源的紧耦合问题，实现更灵活的内存扩展和高效的异构计算支持。英特尔利用二十多年来开发 PCI-Express 的经验，在2019年3月里程碑式地开源了CXL 1.0规范，主要支持三种协议——CXL.io、CXL.mem和CXL.cache，分别用于传统I/O操作、内存访问扩展和缓存一致性，已经具备了主机和CXL设备点对点一致性连接的完整协议链路。</p><ul><li>在2019年9月英特尔与阿里巴巴、思科、戴尔、谷歌、华为、Meta、Microsoft 和 HPE 成立了 CXL 联盟，并推出了CXL1.1，主要增加了合规性测试机制。</li></ul><ul><li>2020年11月，CXL 2.0规范发布，引入单级交换机和多逻辑设备概念，支持内存池化 (Memory Pooling) ，新增链路级完整性和数据加密(IDE，link-level integrity and Data Encryption)；</li></ul><ul><li>2022年8月，CXL 3.0规范发布，扩展到多层交换结构、物理链路升级到PCIe 6.0、支持内存共享（Memory Sharing）。</li></ul><ul><li>2023年11月 CXL 3.1规范发布，进一步扩展了交换结构、增强内存功能，新增基于安全执行环境的安全协议。</li></ul><ul><li>2024年12月 CXL 3.2规范发布，聚焦于内存效率、安全性和互操作性。</li></ul><p><a data-lightbox="example-1" href="https://github.com/IcarusSong/cxl-introduction/blob/main/images/cxl_timeline.png"><img loading="lazy" src="https://github.com/IcarusSong/cxl-introduction/blob/main/images/cxl_timeline.png" alt=""></a> <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_feature.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_feature.png" alt=""></a></p><h2 id="h2-5">CXL三种设备</h2><p>CXL一共拥有三类设备： <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_type.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_type.png" alt=""></a></p><ul><li>Type1 device：依赖host的memory<ul><li>需要一个完全一致的缓存来访问宿主的内存。</li></ul><ul><li>支持使用CXL缓存链路层的设备：设备可以缓存宿主的内存。</li></ul><ul><li>可以在其上实现任何内存一致性模型。</li></ul><ul><li>特殊功能：支持无限数量的原子操作。</li></ul></li></ul><ul><li>Type2 device：local memory + host memory<ul><li>支持所有三种协议：CXL.io、CXL.cache和CXL.mem</li></ul><ul><li>设备额外拥有内存（如DDR、HBM等）</li></ul><ul><li>设备具备缓存 + 内存（设备管理的一致性）</li></ul><ul><li>设备内存可以是私有的，也可以与宿主共享</li></ul></li></ul><ul><li>Type3 device:<ul><li>支持CXL.io和CXL.mem协议</li></ul><ul><li>不操作宿主内存</li></ul><ul><li>作为内存扩展器使用</li></ul><ul><li>没有计算单元</li></ul><ul><li>它不参与缓存一致性，而是处理来自宿主发送的请求</li></ul></li></ul><h2 id="h2-6">CXL子协议</h2><p>CXL协议由三个协议组成，分别是CXL.io、CXL.cache和CXL.mem协议。其中CXL.io功能等同于PCIe，在电气层和物理层上复用PCIe接口。CXL.cache协议允许device缓存host的内存，实现host和device之间的缓存一致性。CXL.mem允许host以load/store语义去访问device的内存，就像访问host的本地内存。</p><p>CXL是一种非对称的一致性协议，在Host中集成一个home agent，由host统一管理所有device的缓存一致性，而非device与device之间直接协调，device中仅仅需要实现一个简单的MESI协议。</p><p>PCIe使用分层协议，分别是物理层、数据链路层和事务层。CXL在PCIe物理层上多路复用其三种协议。每个协议的传输单元为 Flit（流控制单元）。</p><p>其中CXL.io复用了数据链路层和事务层。而CXL.cache和CXL.mem分别实现了自己的数据链路层和事务层。</p><p>CXL1.0、1.1、2.0定义了68Byte-Flit，CXL3.0定义了256Byte-Filt。 <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_flit64.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_flit64.png" alt=""></a></p></div>
    <div class="dir-tree"><ul><li><a href="../../md-docs/README" >README</a></li></ul><ul><li><a href="../../CXL简介/CXL初认识" >CXL简介</a><ul><li><a href="../../CXL简介/CXL初认识" >CXL初认识</a></li></ul><ul><li><a href="../../CXL简介/CXL子协议" >CXL子协议</a></li></ul><ul><li><a href="../../CXL简介/CXL2.0介绍" >CXL2.0介绍</a></li></ul><ul><li><a href="../../CXL简介/CXL3.0介绍" >CXL3.0介绍</a></li></ul><ul><li><a href="../../CXL简介/CXL3.1和CXL3.2" >CXL3.1和CXL3.2</a></li></ul></li></ul></div>
    <div class="zood"><a class="" href="https://github.com/luzhixing12345/zood" target="_blank">zood</a></div>
    <script type="text/javascript" src="../../../js/next_front.js"></script><script>addLink("../../md-docs/README","../../CXL简介/CXL子协议","ab");</script><script type="text/javascript" src="../../../js/change_mode.js"></script><script>addChangeModeButton("../../../img/sun.png","../../../img/moon.png");</script><script type="text/javascript" src="../../../js/copy_code.js"></script><script>addCodeCopy("../../../img/clipboard.svg","../../../img/clipboard-check.svg");</script><script type="text/javascript" src="../../../js/navigator.js"></script><script type="text/javascript" src="../../../js/picture_preview.js"></script><script type="text/javascript" src="../../../js/global_js_configuration.js"></script>
</body>

</html>