{"patent_id": "10-2017-0153493", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2018-0127153", "출원번호": "10-2017-0153493", "발명의 명칭": "뉴런 회로와 시냅스 소자 어레이가 결합된 신경계 모방 집적회로 및 그 제조방법", "출원인": "서울대학교산학협력단", "발명자": "박병국"}}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "소정의 기판;상기 기판상에 층간 절연막을 사이에 두고 하나 이상 적층되어 형성된 시냅스 소자 어레이 층; 및상기 시냅스 소자 어레이 층 상에 절연막을 사이에 두고 형성된 뉴런 회로 층을 포함하여 구성된 것을 특징으로하는 신경계 모방 집적회로."}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 시냅스 소자 어레이 층과 상기 뉴런 회로 층은 상기 기판에 폴리실리콘층이 적층되어 형성된 것을 특징으로 하는 신경계 모방 집적회로."}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 폴리실리콘층의 두께는 3 ㎛ 이하인 것을 특징으로 하는 신경계 모방 집적회로."}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 시냅스 소자 어레이 층은 복수 개의 시냅스 모방 소자가 형성되고,상기 뉴런 회로 층은 상기 복수 개의 시냅스 모방 소자 중 하나 이상과 전기적으로 연결된 감각 뉴런과 운동 뉴런 모방 회로가 형성된 것을 특징으로 하는 신경계 모방 집적회로."}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 감각 뉴런과 운동 뉴런 모방 회로의 상기 복수 개의 시냅스 모방 소자와의 전기적 연결 및 상기 뉴런 회로층과 상기 시냅스 소자 어레이 층에서의 배선은 금속 또는 고농도로 도핑된 폴리실리콘으로 형성된 것을 특징으로 하는 신경계 모방 집적회로."}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "소정의 기판상에 층간 절연막을 사이에 두고 제 N번째 폴리실리콘층을 형성하여 제 N번째 시냅스 소자 어레이는형성하는 제 1 단계; 및상기 제 N번째 폴리실리콘층 상에 절연막을 사이에 두고 제 N+1번째 폴리실리콘층을 형성하여 뉴런 회로를 형성하는 제 2 단계를 포함하는 것을 특징으로 하는 신경계 모방 집적회로의 제조방법.공개특허 10-2018-0127153-3-청구항 7 제 6 항에 있어서,상기 제 N번째 폴리실리콘층 및 상기 제 N+1번째 폴리실리콘층의 두께는 3 ㎛ 이하인 것을 특징으로 하는 신경계 모방 집적회로의 제조방법."}
{"patent_id": "10-2017-0153493", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 6 항 또는 제 7 항에 있어서,상기 제 N번째 시냅스 소자 어레이는 복수 개의 시냅스 모방 소자로 형성되고,상기 뉴런 회로는 감각 뉴런과 운동 뉴런 모방 회로가 형성되고,상기 제 2 단계의 전, 후에는 상기 복수 개의 시냅스 모방 소자 중 하나 이상과 상기 감각 뉴런과 운동 뉴런 모방 회로가 전기적으로 연결되도록 하는 연결공정이 더 진행되는 것을 특징으로 하는 신경계 모방 집적회로의 제조방법."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 동일 기판에 고집적이 요구되는 뇌 신경계(중추 신경계)를 모방하는 시냅스 소자 어레이를 하부에 하 나 이상 적층 하여 형성하고 상부에는 상기 뇌 신경계에 연결되는 감각 뉴런과 운동 뉴런으로 구성된 말초 신경 계의 뉴런 회로를 형성하는 신경계 모방 집적회로 및 그 제조방법을 제공한다."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 신경계 모방 집적회로에 관한 것으로, 더욱 상세하게는 뉴런 회로와 시냅스 소자 어레이가 상하층으 로 결합된 신경계 모방 집적회로 및 그 제조방법에 관한 것이다."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "근래 4차 혁명이라 불리는 기술 대변화의 조류 속에서 핵심이 되는 기술은 단연 인공지능이다. 기존에 소프트웨 어 및 알고리즘을 중심으로 이루어지던 인공지능 기술에서 탈피하여 인간의 신경계 기능을 반도체 소자 및 회로 를 통해 하드웨어적으로 정확히 구현하고자 하는 시도가 최근 많이 이루어지고 있다. 인간의 신경계는 크게 중추 신경계와 말초 신경계로 구성되고, 중추 신경계로 인간의 뇌에는 약 1,000억 개의 뉴런(neuron)이 있고, 각 뉴런은 약 1,000 개의 뉴런들과 시냅스(synapse)로 연결되어, 약 100조 개의 시냅스가 존재한다. 말초 신경계는 중추 신경계(연합 뉴런)에 연결된 감각 뉴런과 운동 뉴런으로 구성된다. 뉴런 모방회로, 즉 반도체 소자로 시냅스를 모방하기 위해, 커패시터를 기반으로 하는 액손-힐락 회로(Axon- hillock circuit; Giacomo Indiveri et al., Neuromorphic silicon neuron circuits, Frontiers in Neuroscience, Vol. 5, Article 73, May 2011)뿐만 아니라, 본 발명자 중 1인에 의하여 플로팅 바디 소자를 이 용하는 것으로 한국 등록특허 제10-1528802호가 개시되어 있다. 약 100조 개의 시냅스로 구성된 인간의 뇌 신경계(중추 신경계)와 이에 연결된 말초 신경계를 반도체 소자 및 회로로 구현하고자 할 경우, 엄청난 개수(적어도 100조 개)의 반도체 소자와 이들을 연결하는 회로가 하나의 시 스템, 즉 집적회로 형태로 구현되어야 한다. 지금까지 개발된 반도체의 집적시스템 기술로는 인간의 신경계를 구현하기 어려운 문제점이 있다. 그동안 반도 체의 집적시스템 기술은 SoC(System on Chip), SiP(System in Pakage)과 함께, 도 1과 도 3과 같이 패키징 기 술개발에 따라 3차원으로 칩을 적층하는 기술(도 1(a) 참조)에서 웨이퍼를 적층하는 기술(도 1(c) 및 도 3(a) 참조)로 발전하였다. 이밖에, 마이크로시스템을 위한 이형 집적 기술(Heterogenous integration for Microsystems, 도 1(c) 및 도 3(a) 참조), 웨이퍼 상 칩 제조기술(Chip-to-Wafer, 도 3(b) 참조), 이형 반도체 기판 결합기술(도 3(c) 참조) 등이 알려져 있고, 본딩 기술의 장단점은 도 2와 같이 알려져 있다. 그러나, 상기 종래 반도체의 집적시스템 기술로 인간의 뇌 신경계(중추 신경계)와 말초 신경계의 특성을 반영하 여 구현하기 어렵다."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 동일 기판에 고집적이 요구되는 뇌 신경계(중추 신경계)를 모방하는 시냅스 소자 어레이를 하부에 하 나 이상 적층 하여 형성하고 상부에는 상기 뇌 신경계에 연결되는 감각 뉴런과 운동 뉴런으로 구성된 말초 신경 계의 뉴런 회로를 형성하는 신경계 모방 집적회로 및 그 제조방법을 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위하여, 본 발명에 의한 신경계 모방 집적회로는 소정의 기판; 상기 기판상에 층간 절연 막을 사이에 두고 하나 이상 적층되어 형성된 시냅스 소자 어레이 층; 및 상기 시냅스 소자 어레이 층 상에 절 연막을 사이에 두고 형성된 뉴런 회로 층을 포함하여 구성된 것을 특징으로 한다. 상기 시냅스 소자 어레이 층과 상기 뉴런 회로 층은 상기 기판에 폴리실리콘층이 적층되어 형성된 것을 본 발명 에 의한 신경계 모방 집적회로의 다른 특징으로 한다. 상기 폴리실리콘층의 두께는 3 ㎛ 이하인 것을 본 발명에 의한 신경계 모방 집적회로의 다른 특징으로 한다. 상기 시냅스 소자 어레이 층은 복수 개의 시냅스 모방 소자가 형성되고, 상기 뉴런 회로 층은 상기 복수 개의 시냅스 모방 소자 중 하나 이상과 전기적으로 연결된 감각 뉴런과 운동 뉴런 모방 회로가 형성된 것을 본 발명 에 의한 신경계 모방 집적회로의 다른 특징으로 한다. 상기 감각 뉴런과 운동 뉴런 모방 회로의 상기 복수 개의 시냅스 모방 소자와의 전기적 연결 및 상기 뉴런 회로 층과 상기 시냅스 소자 어레이 층에서의 배선은 금속 또는 고농도로 도핑된 폴리실리콘으로 형성된 것을 본 발 명에 의한 신경계 모방 집적회로의 다른 특징으로 한다. 본 발명에 의한 신경계 모방 집적회로의 제조방법은 소정의 기판상에 층간 절연막을 사이에 두고 제 N번째 폴리 실리콘층을 형성하여 제 N번째 시냅스 소자 어레이는 형성하는 제 1 단계; 및 상기 제 N번째 폴리실리콘층 상에 절연막을 사이에 두고 제 N+1번째 폴리실리콘층을 형성하여 뉴런 회로를 형성하는 제 2 단계를 포함하는 것을 특징으로 한다. 상기 제 N번째 폴리실리콘층 및 상기 제 N+1번째 폴리실리콘층의 두께는 3 ㎛ 이하인 것을 본 발명에 의한 신경 계 모방 집적회로 제조방법의 다른 특징으로 한다. 상기 제 N번째 시냅스 소자 어레이는 복수 개의 시냅스 모방 소자로 형성되고, 상기 뉴런 회로는 감각 뉴런과 운동 뉴런 모방 회로가 형성되고, 상기 제 2 단계의 전, 후에는 상기 복수 개의 시냅스 모방 소자 중 하나 이상 과 상기 감각 뉴런과 운동 뉴런 모방 회로가 전기적으로 연결되도록 하는 연결공정이 더 진행되는 것을 본 발명 에 의한 신경계 모방 집적회로 제조방법의 다른 특징으로 한다."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 상대적으로 공정 수가 많은 고밀도의 시냅스 소자 어레이 층을 하부에 위치하고, 회로 단위 면적이 크고 상대적으로 공정 수가 적어 하부 소자에 영향을 줄 소지가 적은 뉴런 회로를 상부에 배치함으로써, 공정상 열 예산을 높일 수 있고, 순차적 공정을 통해 안정적 제작 및 신뢰성을 확보할 수 있으며, 층간 연결공정으로 종래 층간 물리적 결합을 위한 고온, 고압 공정 및 접착물질이 필요하지 않게 되고, 하나의 기판에 3차원 적층 을 통한 신경계 모방 회로의 집적도를 향상시킬 수 있는 효과가 있다."}
{"patent_id": "10-2017-0153493", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시 예에 대하여 설명한다. 본 발명에 따른 신경계 모방 집적회로, 도 7 내지 도 9에 공통적으로 도시된 바와 같이, 소정의 기판(10; 12, 14); 상기 기판상에 층간 절연막을 사이에 두고 하나 이상 적층되어 형성된 시냅스 소자 어레이 층(20; 22, 24, 26, 28); 및 상기 시냅스 소자 어레이 층 상에 절연막을 사이에 두고 형성된 뉴런 회로 층을 포함 하여 구성된다. 여기서, 상기 기판은 임의 절연성 소재로 만들어질 수 있고, 도 9와 같이 실리콘 등 반도체 기판에 산 화막이 증착된 기판일 수 있다. 상기 시냅스 소자 어레이 층은 복수 개의 시냅스 모방 소자가 형성된 층으로, 도 7의 실시 예에서와 같이, 상기 기판에 하나의 층으로 형성될 수 있으나, 도 8의 실시 예와 같이, 층간 절연막을 사이에 두고 둘 이상의 복수 층(22, 24, 26, 28)으로 형성될 수도 있다. 상기 복수 개의 시냅스 모방 소자는 뇌 세포의 장기 기억과 단기 기억을 모방하는 일체의 소자로 형성될 수 있 다. 일 예로 본 발명자 중 1인에 의하여 개발된 플로팅 바디 소자를 이용하는 것일 수 있다(한국 등록특허 제 10-1528802호 참조). 이렇게 뇌 세포의 장, 단기 기억을 모방한 복수 개의 시냅스 모방 소자로 시냅스 소자 어 레이 층을 형성함으로써, 딥 러닝(deep learning)이 가능한 신경계 모방 집적회로를 구현할 수 있다. 상기 뉴런 회로 층은 상기 복수 개의 시냅스 모방 소자 중 하나 이상과 전기적으로 연결된 감각 뉴런과 운동 뉴 런 모방 회로가 형성된 것으로, 도 7 및 도 8과 같이, 상기 시냅스 소자 어레이 층(20; 22, 24, 26, 28) 상에 복수 개의 뉴런 회로 블럭으로 형성될 수 있다. 상기 복수 개의 뉴런 회로 블록 중 감각 뉴런 모방 회로는 외부 자극을 받아들이는 수신부(감각 수용기), 상기 수신부에서 받은 외부 자극을 전기적 신호로 바꾸어주는 감각 뉴런 모방 소자 및 상기 감각 뉴런 모방 소 자에서 받은 전기신호를 모아 상기 복수 개의 시냅스 모방 소자 중 하나 이상에 전달하는 신호 전달부를 포함하 여 구성될 수 있다. 상기 복수 개의 뉴런 회로 블록 중 운동 뉴런 모방 회로는 상기 복수 개의 시냅스 모방 소자 중 하나 이상 에서 수신된 전기신호를 출력신호(근육자극 등)로 바꾸어주는 운동 뉴런 모방 소자 및 상기 출력신호를 받아 외 부에 보여주는 출력부를 포함하여 구성될 수 있다. 상기 뉴런 회로 층과 상기 시냅스 소자 어레이 층(20; 22, 24, 26, 28)과의 전기적 연결은 일부 상부층을 식각하여 메사 구조로 하여 연결할 수도 있으나, 층간 절연막 및/또는 하부 시냅스 소자 어레이 층(22, 24, 26)을 관통하는 수직 연결공(비아홀)을 형성하여 금속 또는 고농도로 도핑된 폴리실리콘으로 연결함이 바람직하 다. 구체적으로, 도 9의 실시 예와 같이, 뉴런 회로 블록인 감각 뉴런과 운동 뉴런 모방 회로에서 시냅스 소자 어레이 층의 복수 개의 시냅스 모방 소자와의 전기적 연결을 위한 수직 연결 플러그와 뉴런 회로 층과 시냅스 소자 어레이 층에서의 배선은 금속 또는 고농도로 도핑된 폴리실리콘으로 형성될 수 있다. 상기 시냅스 소자 어레이 층(20; 22, 24, 26, 28)과 상기 뉴런 회로 층은 각각 복수 개의 시냅스 모방 소자 나 감각 뉴런과 운동 뉴런 모방 회로를 구현할 수 있는 물질이면 어느 것도 가능하나, 도 6 및 도 8과 같이, 상 기 기판상에 층간 절연막을 사이에 두고 얼마든지 반복 적층할 수 있는 폴리실리콘층으로 형성함이 바람직하다. 이때, 상기 폴리실리콘층의 두께(t)는 3 ㎛ 이하로 하여 투명성을 확보함이, 공정상 하부 회로와 광학적 얼 라인먼트(정렬)가 가능하게 되어 바람직하다. 나아가, 각 층에 형성되는 시냅스 모방 소자, 감각 뉴런 모방 소 자 또는 운동 뉴런 모방 소자의 게이트 장악력을 향상시키기 위해 상기 폴리실리콘층의 두께(t)는 100 nm 이하로 함이 더욱 바람직하다. 한편, 본 발명의 일 실시 예에 따른 신경계 모방 집적회로의 제조방법은, 도 8과 같이, 소정의 기판상에 층 간 절연막을 사이에 두고 제 N번째 폴리실리콘층을 형성하여 제 N번째 시냅스 소자 어레이(22, 24, 26, 2 8)는 형성하는 제 1 단계; 및 상기 제 N번째 폴리실리콘층 상에 절연막을 사이에 두고 제 N+1번째 폴리실리 콘층을 형성하여 뉴런 회로를 형성하는 제 2 단계를 포함하여 구성된다. 여기서, N은 1 이상의 자연수이고, 도 4 내지 도 7은 N = 1 일 때의 공정도를 보인 것이고, 도 8은 N = 4 일 때 의 실시 예를 보인 것이다.상기 기판은 상술한 바와 같이 임의 절연성 소재로 만들어질 수 있고, 실리콘 등 반도체 기판에 산화막이 증착된 기판일 수 있다. 도 4 내지 도 7의 실시 예에 의하면, 먼저, 도 4와 같이 산화막이 증착된 실리콘 기판 상에 바로 첫 번째 폴리실리콘층을 형성하여 시냅스 소자 어레이를 형성하고, 이어, 도 5와 같이 층간 절연막을 형성하고, 도 6과 같이, 두 번째 폴리실리콘층을 형성한다. 이때, 상기 두 번째 폴리실리콘층은 상기 첫 번째 폴리실리콘층과 마찬가지로 3 ㎛ 이하의 두께(t)로 형성 함이 바람직하다. 이는 상술한 바와 같이, 폴리실리콘층이 아래 하부 회로가 보일 정도의 두께를 갖는 것으 로, 이렇게 함으로써 사진 공정 시 하부 회로(예컨대, 하부 시냅스 소자 어레이와 전기적 컨택을 하기 위해 층 간 절연막에 형성한 연결공 등)와 광학적 얼라인먼트(정렬)가 가능하게 된다. 나아가, 상술한 동일한 이유로, 상기 첫 번째, 두 번째 폴리실리콘층의 두께(t)는 모두 100 nm 이하로 함이 더욱 바람직하다. 다음, 도 7과 같이, 상기 두 번째 폴리실리콘층에 뉴런 회로로 감각 뉴런과 운동 뉴런 모방 회로가 복수 개 의 뉴런 회로 블록으로 형성된다. 도 8은 N = 4 일 때의 실시 예이나, 층간 절연막을 사이에 두고 얼마든지 폴리실리콘층을 반복하여 형성하 여 시냅스 소자 어레이 형성하고, 최상층에는 뉴런 회로를 형성함으로써, 인간의 신경계를 모방하는 신경계 모 방 집적회로를 구현할 수 있게 된다. 즉, 하부의 폴리실리콘층으로 시냅스 소자 어레이를 반복 적층하여 인간의 뇌 신경계(중추 신경계)에 상응하는 고집적도(약 100조 개의 시냅스 모방 소자)를 구현하고, 상부의 폴리실리콘층으로 인간의 말초 신경계에 해당하 는 감각 뉴런과 운동 뉴런을 모방하는 뉴런 회로를 구현함으로써, 인간의 신경계를 모방하는 신경계 모방 집적 회로를 구현할 수 있게 된다. 상술한 본 발명에 의한 신경계 모방 집적회로는 상대적으로 공정 수가 많은 고밀도의 시냅스 소자 어레이 층을 하부에 위치하고, 회로 단위 면적이 크고 상대적으로 공정 수가 적어 하부 소자에 영향을 줄 소지가 적은 뉴런 회로를 상부에 배치함으로써, 공정상 열 예산을 높일 수 있고, 순차적 공정을 통해 안정적 제작 및 신뢰성을 확 보할 수 있으며, 층간 연결공정으로 종래 층간 물리적 결합을 위한 고온, 고압 공정 및 접착물질이 필요하지 않 게 되고, 하나의 기판에 3차원 적층을 통한 신경계 모방 회로의 집적도를 향상시킬 수 있게 된다. 그리고, 상술한 바와 같이, 인간 뇌 세포의 장, 단기 기억을 모방한 복수 개의 시냅스 모방 소자로 시냅스 소자 어레이 층을 형성함으로써, 딥 러닝이 가능한 신경계 모방 집적회로를 구현할 수 있게 된다. 상기 복수 개의 시냅스 모방 소자 중 하나 이상과 상기 감각 뉴런과 운동 뉴런 모방 회로가 전기적으로 연결되 도록 하는 연결공정은 상기 제 N번째 폴리실리콘층 상에 층간 절연막을 형성할 때마다 또는 뉴런 회로용의 제 N+1번째 폴리실리콘층을 형성한 이후에 한 번의 연결공(비아홀) 형성 공정으로 진행하고, 각 층의 배선 및 상기 연결공에는 금속 또는 고농도로 도핑된 폴리실리콘으로 채울 수 있다. 물론, 매 층간 절연막을 형성한 후 평탄화 공정을 진행한 후 폴리실리콘층을 증착할 수도 있다."}
{"patent_id": "10-2017-0153493", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 및 도 3은 종래 반도체의 집적시스템 기술을 개념적으로 보여주는 것으로, 도 1(a)는 칩을 적층하는 기술 을, 도 1(b)과 도 3(a)는 웨이퍼를 적층하는 기술(Wafer-to-Wafer)을, 도 1(c)는 마이크로시스템을 위한 이형 집적 기술을, 도 3(b)는 웨이퍼 상 칩 제조기술(Chip-to-Wafer)을, 도 3(c)는 이형 반도체 기판 결합기술을 각 각 보여준다. 도 2는 종래 본딩 기술의 장단점을 보여주는 테이블이다. 도 4 내지 도 8은 본 발명의 일 실시 예에 따른 공정도이다. 도 9는 본 발명의 일 실시 예에 따른 신경계 모방 집적회로의 단면도이다."}
