TimeQuest Timing Analyzer report for top
Sun Dec 01 14:09:11 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Hold: 'KEY[0]'
 13. Slow Model Recovery: 'KEY[0]'
 14. Slow Model Removal: 'KEY[0]'
 15. Slow Model Minimum Pulse Width: 'KEY[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'KEY[0]'
 24. Fast Model Hold: 'KEY[0]'
 25. Fast Model Recovery: 'KEY[0]'
 26. Fast Model Removal: 'KEY[0]'
 27. Fast Model Minimum Pulse Width: 'KEY[0]'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Setup Transfers
 34. Hold Transfers
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 81.53 MHz ; 81.53 MHz       ; KEY[0]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; KEY[0] ; -11.265 ; -3634.126     ;
+--------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.513 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -1.952 ; -380.640      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 2.435 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -1.880 ; -2077.808            ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                                                    ;
+---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                   ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.265 ; riscv_core:rv32i|register:MEM_WB|out[145]                                                                                   ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 12.328     ;
; -11.264 ; riscv_core:rv32i|register:MEM_WB|out[145]                                                                                   ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.113      ; 12.342     ;
; -11.231 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 12.175     ;
; -11.231 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 12.175     ;
; -11.231 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 12.175     ;
; -11.231 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 12.175     ;
; -11.231 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 12.175     ;
; -11.230 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 12.189     ;
; -11.230 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 12.189     ;
; -11.230 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 12.189     ;
; -11.230 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 12.189     ;
; -11.230 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 12.189     ;
; -11.204 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 12.157     ;
; -11.204 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 12.157     ;
; -11.204 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 12.157     ;
; -11.204 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 12.157     ;
; -11.204 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 12.157     ;
; -11.203 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 12.171     ;
; -11.203 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 12.171     ;
; -11.203 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 12.171     ;
; -11.203 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 12.171     ;
; -11.203 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 12.171     ;
; -11.184 ; riscv_core:rv32i|register:ID_EX|out[40]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.083      ; 12.232     ;
; -11.183 ; riscv_core:rv32i|register:ID_EX|out[40]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 12.246     ;
; -11.168 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.018      ; 12.222     ;
; -11.157 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.085      ; 12.207     ;
; -11.156 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.100      ; 12.221     ;
; -11.128 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 12.177     ;
; -11.122 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.019      ; 12.177     ;
; -11.084 ; riscv_core:rv32i|register:EX_MEM|out[38]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.083      ; 12.132     ;
; -11.083 ; riscv_core:rv32i|register:EX_MEM|out[38]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 12.146     ;
; -11.081 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 12.024     ;
; -11.081 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 12.024     ;
; -11.081 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 12.024     ;
; -11.081 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 12.024     ;
; -11.081 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 12.024     ;
; -11.057 ; riscv_core:rv32i|register:MEM_WB|out[98]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.085      ; 12.107     ;
; -11.056 ; riscv_core:rv32i|register:MEM_WB|out[98]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.100      ; 12.121     ;
; -11.050 ; riscv_core:rv32i|register:EX_MEM|out[38]                                                                                    ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 12.097     ;
; -11.043 ; riscv_core:rv32i|register:ID_EX|out[44]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 12.094     ;
; -11.033 ; riscv_core:rv32i|register:MEM_WB|out[136]                                                                                   ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 12.096     ;
; -11.032 ; riscv_core:rv32i|register:MEM_WB|out[136]                                                                                   ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.113      ; 12.110     ;
; -11.032 ; riscv_core:rv32i|register:ID_EX|out[44]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.082      ; 12.079     ;
; -11.031 ; riscv_core:rv32i|register:ID_EX|out[44]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 12.093     ;
; -11.026 ; riscv_core:rv32i|register:EX_MEM|out[37]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.086      ; 12.077     ;
; -11.025 ; riscv_core:rv32i|register:EX_MEM|out[37]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.101      ; 12.091     ;
; -11.023 ; riscv_core:rv32i|register:EX_MEM|out[36]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.085      ; 12.073     ;
; -11.022 ; riscv_core:rv32i|register:EX_MEM|out[36]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.100      ; 12.087     ;
; -11.019 ; riscv_core:rv32i|register:MEM_WB|out[70]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.077      ; 12.061     ;
; -11.015 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[90]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 12.043     ;
; -11.009 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 11.953     ;
; -11.009 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 11.953     ;
; -11.009 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 11.953     ;
; -11.009 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 11.953     ;
; -11.009 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 11.953     ;
; -11.008 ; riscv_core:rv32i|register:EX_MEM|out[38]                                                                                    ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.016      ; 12.060     ;
; -11.003 ; riscv_core:rv32i|register:ID_EX|out[44]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 12.049     ;
; -10.997 ; riscv_core:rv32i|register:ID_EX|out[44]                                                                                     ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.016      ; 12.049     ;
; -10.992 ; riscv_core:rv32i|register:EX_MEM|out[37]                                                                                    ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 12.042     ;
; -10.991 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 11.940     ;
; -10.991 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 11.940     ;
; -10.991 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 11.940     ;
; -10.991 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 11.940     ;
; -10.991 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 11.940     ;
; -10.990 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 11.954     ;
; -10.990 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 11.954     ;
; -10.990 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 11.954     ;
; -10.990 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 11.954     ;
; -10.990 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 11.954     ;
; -10.988 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.087     ; 11.937     ;
; -10.988 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.087     ; 11.937     ;
; -10.988 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.087     ; 11.937     ;
; -10.988 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.087     ; 11.937     ;
; -10.988 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.087     ; 11.937     ;
; -10.962 ; riscv_core:rv32i|register:EX_MEM|out[38]                                                                                    ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.017      ; 12.015     ;
; -10.952 ; riscv_core:rv32i|register:EX_MEM|out[40]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.083      ; 12.000     ;
; -10.952 ; riscv_core:rv32i|register:EX_MEM|out[38]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.083      ; 12.000     ;
; -10.951 ; riscv_core:rv32i|register:EX_MEM|out[40]                                                                                    ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 12.014     ;
; -10.950 ; riscv_core:rv32i|register:EX_MEM|out[37]                                                                                    ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.019      ; 12.005     ;
; -10.947 ; riscv_core:rv32i|register:ID_EX|out[39]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.083      ; 11.995     ;
; -10.946 ; riscv_core:rv32i|register:ID_EX|out[39]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 12.009     ;
; -10.946 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 11.904     ;
; -10.946 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 11.904     ;
; -10.946 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 11.904     ;
; -10.946 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 11.904     ;
; -10.946 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 11.904     ;
; -10.941 ; riscv_core:rv32i|register:ID_EX|out[43]                                                                                     ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.085      ; 11.991     ;
; -10.936 ; riscv_core:rv32i|register:MEM_WB|out[97]                                                                                    ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.018      ; 11.990     ;
; -10.936 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 11.888     ;
; -10.936 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 11.888     ;
; -10.936 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 11.888     ;
; -10.936 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 11.888     ;
; -10.936 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 11.888     ;
; -10.933 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 11.890     ;
; -10.933 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 11.898     ;
; -10.933 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 11.890     ;
; -10.933 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 11.890     ;
; -10.933 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 11.890     ;
; -10.933 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 11.890     ;
; -10.933 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 11.898     ;
+---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                                                       ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.513 ; riscv_core:rv32i|register:IF_ID|out[73]         ; riscv_core:rv32i|register:ID_EX|out[92]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.779      ;
; 0.513 ; riscv_core:rv32i|register:ID_EX|out[25]         ; riscv_core:rv32i|register:EX_MEM|out[25]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.779      ;
; 0.515 ; riscv_core:rv32i|register:ID_EX|out[118]        ; riscv_core:rv32i|register:EX_MEM|out[141]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; riscv_core:rv32i|register:IF_ID|out[69]         ; riscv_core:rv32i|register:ID_EX|out[88]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; riscv_core:rv32i|register:IF_ID|out[79]         ; riscv_core:rv32i|register:ID_EX|out[98]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; riscv_core:rv32i|register:IF_ID|out[87]         ; riscv_core:rv32i|register:ID_EX|out[106]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; riscv_core:rv32i|register:IF_ID|out[78]         ; riscv_core:rv32i|register:ID_EX|out[97]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; riscv_core:rv32i|register:EX_MEM|out[23]        ; riscv_core:rv32i|register:MEM_WB|out[23]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; riscv_core:rv32i|register:ID_EX|out[14]         ; riscv_core:rv32i|register:EX_MEM|out[14]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; riscv_core:rv32i|register:IF_ID|out[90]         ; riscv_core:rv32i|register:ID_EX|out[109]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; riscv_core:rv32i|register:IF_ID|out[72]         ; riscv_core:rv32i|register:ID_EX|out[91]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; riscv_core:rv32i|register:ID_EX|out[30]         ; riscv_core:rv32i|register:EX_MEM|out[30]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; riscv_core:rv32i|register:IF_ID|out[88]         ; riscv_core:rv32i|register:ID_EX|out[107]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; riscv_core:rv32i|register:IF_ID|out[66]         ; riscv_core:rv32i|register:ID_EX|out[85]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; riscv_core:rv32i|register:IF_ID|out[70]         ; riscv_core:rv32i|register:ID_EX|out[89]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; riscv_core:rv32i|register:ID_EX|out[26]         ; riscv_core:rv32i|register:EX_MEM|out[26]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; riscv_core:rv32i|register:ID_EX|out[121]        ; riscv_core:rv32i|register:EX_MEM|out[144]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; riscv_core:rv32i|register:IF_ID|out[67]         ; riscv_core:rv32i|register:ID_EX|out[86]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; riscv_core:rv32i|register:EX_MEM|out[19]        ; riscv_core:rv32i|register:MEM_WB|out[19]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; riscv_core:rv32i|register:IF_ID|out[86]         ; riscv_core:rv32i|register:ID_EX|out[105]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; riscv_core:rv32i|register:ID_EX|out[6]          ; riscv_core:rv32i|register:EX_MEM|out[6]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; riscv_core:rv32i|register:pc|out[17]            ; riscv_core:rv32i|register:IF_ID|out[81]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:pc|out[21]            ; riscv_core:rv32i|register:IF_ID|out[85]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:pc|out[24]            ; riscv_core:rv32i|register:IF_ID|out[88]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:pc|out[26]            ; riscv_core:rv32i|register:IF_ID|out[90]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:pc|out[27]            ; riscv_core:rv32i|register:IF_ID|out[91]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:ID_EX|out[29]         ; riscv_core:rv32i|register:EX_MEM|out[29]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:pc|out[30]            ; riscv_core:rv32i|register:IF_ID|out[94]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; riscv_core:rv32i|register:ID_EX|out[31]         ; riscv_core:rv32i|register:EX_MEM|out[31]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.528 ; riscv_core:rv32i|register:pc|out[0]             ; riscv_core:rv32i|register:IF_ID|out[64]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.794      ;
; 0.533 ; riscv_core:rv32i|register:EX_MEM|out[21]        ; riscv_core:rv32i|register:MEM_WB|out[21]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.576 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[69]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.842      ;
; 0.576 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[65]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.842      ;
; 0.619 ; riscv_core:rv32i|register:ID_EX|out[128]        ; riscv_core:rv32i|register:EX_MEM|out[151]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.885      ;
; 0.619 ; riscv_core:rv32i|register:IF_ID|out[89]         ; riscv_core:rv32i|register:ID_EX|out[108]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.885      ;
; 0.621 ; riscv_core:rv32i|register:IF_ID|out[64]         ; riscv_core:rv32i|register:ID_EX|out[83]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.887      ;
; 0.626 ; riscv_core:rv32i|register:pc|out[10]            ; riscv_core:rv32i|register:IF_ID|out[74]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.892      ;
; 0.626 ; riscv_core:rv32i|register:pc|out[15]            ; riscv_core:rv32i|register:IF_ID|out[79]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.892      ;
; 0.627 ; riscv_core:rv32i|register:pc|out[11]            ; riscv_core:rv32i|register:IF_ID|out[75]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.893      ;
; 0.627 ; riscv_core:rv32i|register:pc|out[31]            ; riscv_core:rv32i|register:IF_ID|out[95]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.893      ;
; 0.629 ; riscv_core:rv32i|register:pc|out[29]            ; riscv_core:rv32i|register:IF_ID|out[93]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.895      ;
; 0.630 ; riscv_core:rv32i|register:pc|out[28]            ; riscv_core:rv32i|register:IF_ID|out[92]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.896      ;
; 0.633 ; riscv_core:rv32i|register:pc|out[16]            ; riscv_core:rv32i|register:IF_ID|out[80]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.899      ;
; 0.656 ; riscv_core:rv32i|register:IF_ID|out[65]         ; riscv_core:rv32i|register:ID_EX|out[84]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; riscv_core:rv32i|register:IF_ID|out[68]         ; riscv_core:rv32i|register:ID_EX|out[87]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; riscv_core:rv32i|register:EX_MEM|out[20]        ; riscv_core:rv32i|register:MEM_WB|out[20]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; riscv_core:rv32i|register:EX_MEM|out[3]         ; riscv_core:rv32i|register:MEM_WB|out[3]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; riscv_core:rv32i|register:ID_EX|out[5]          ; riscv_core:rv32i|register:EX_MEM|out[5]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; riscv_core:rv32i|register:ID_EX|out[12]         ; riscv_core:rv32i|register:EX_MEM|out[12]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; riscv_core:rv32i|register:IF_ID|out[77]         ; riscv_core:rv32i|register:ID_EX|out[96]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; riscv_core:rv32i|register:EX_MEM|out[7]         ; riscv_core:rv32i|register:MEM_WB|out[7]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; riscv_core:rv32i|register:EX_MEM|out[8]         ; riscv_core:rv32i|register:MEM_WB|out[8]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; riscv_core:rv32i|register:EX_MEM|out[9]         ; riscv_core:rv32i|register:MEM_WB|out[9]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[29] ; riscv_core:rv32i|register:MEM_WB|out[70]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; riscv_core:rv32i|register:ID_EX|out[18]         ; riscv_core:rv32i|register:EX_MEM|out[18]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; riscv_core:rv32i|register:ID_EX|out[28]         ; riscv_core:rv32i|register:EX_MEM|out[28]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; riscv_core:rv32i|register:EX_MEM|out[16]        ; riscv_core:rv32i|register:MEM_WB|out[16]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; riscv_core:rv32i|register:EX_MEM|out[26]        ; riscv_core:rv32i|register:MEM_WB|out[26]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; riscv_core:rv32i|register:EX_MEM|out[28]        ; riscv_core:rv32i|register:MEM_WB|out[28]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; riscv_core:rv32i|register:EX_MEM|out[18]        ; riscv_core:rv32i|register:MEM_WB|out[18]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; riscv_core:rv32i|register:pc|out[31]            ; riscv_core:rv32i|register:IF_ID|out[31]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; riscv_core:rv32i|register:EX_MEM|out[27]        ; riscv_core:rv32i|register:MEM_WB|out[27]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; riscv_core:rv32i|register:ID_EX|out[4]          ; riscv_core:rv32i|register:EX_MEM|out[4]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.702 ; riscv_core:rv32i|register:ID_EX|out[11]         ; riscv_core:rv32i|register:EX_MEM|out[11]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.968      ;
; 0.704 ; riscv_core:rv32i|register:ID_EX|out[127]        ; riscv_core:rv32i|register:EX_MEM|out[150]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.970      ;
; 0.705 ; riscv_core:rv32i|register:EX_MEM|out[14]        ; riscv_core:rv32i|register:MEM_WB|out[14]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.973      ;
; 0.713 ; riscv_core:rv32i|register:IF_ID|out[21]         ; riscv_core:rv32i|register:ID_EX|out[21]         ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 0.975      ;
; 0.723 ; riscv_core:rv32i|register:ID_EX|out[2]          ; riscv_core:rv32i|register:EX_MEM|out[2]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.991      ;
; 0.730 ; riscv_core:rv32i|register:IF_ID|out[80]         ; riscv_core:rv32i|register:ID_EX|out[99]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.998      ;
; 0.730 ; riscv_core:rv32i|register:IF_ID|out[91]         ; riscv_core:rv32i|register:ID_EX|out[110]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.998      ;
; 0.731 ; riscv_core:rv32i|register:IF_ID|out[8]          ; riscv_core:rv32i|register:ID_EX|out[8]          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.999      ;
; 0.757 ; riscv_core:rv32i|register:pc|out[1]             ; riscv_core:rv32i|register:IF_ID|out[65]         ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.020      ;
; 0.760 ; riscv_core:rv32i|register:EX_MEM|out[132]       ; riscv_core:rv32i|register:pc|out[26]            ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.024      ;
; 0.797 ; riscv_core:rv32i|DRAM:dmem|MEM~1                ; riscv_core:rv32i|register:MEM_WB|out[64]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.063      ;
; 0.810 ; riscv_core:rv32i|register:EX_MEM|out[32]        ; riscv_core:rv32i|register:MEM_WB|out[74]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.818 ; riscv_core:rv32i|register:EX_MEM|out[11]        ; riscv_core:rv32i|register:MEM_WB|out[11]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 1.085      ;
; 0.819 ; riscv_core:rv32i|register:EX_MEM|out[32]        ; riscv_core:rv32i|register:MEM_WB|out[77]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.085      ;
; 0.822 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[71]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[68]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.089      ;
; 0.823 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[64]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.089      ;
; 0.825 ; riscv_core:rv32i|DRAM:dmem|MEM~7                ; riscv_core:rv32i|register:MEM_WB|out[70]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.091      ;
; 0.827 ; riscv_core:rv32i|register:IF_ID|out[81]         ; riscv_core:rv32i|register:ID_EX|out[100]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.095      ;
; 0.827 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[66]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.827 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[70]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.836 ; riscv_core:rv32i|register:IF_ID|out[92]         ; riscv_core:rv32i|register:ID_EX|out[111]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.104      ;
; 0.844 ; riscv_core:rv32i|register:ID_EX|out[24]         ; riscv_core:rv32i|register:EX_MEM|out[24]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; riscv_core:rv32i|register:EX_MEM|out[10]        ; riscv_core:rv32i|register:MEM_WB|out[10]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.111      ;
; 0.847 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[67]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; riscv_core:rv32i|register:EX_MEM|out[25]        ; riscv_core:rv32i|register:MEM_WB|out[25]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.118      ;
; 0.851 ; riscv_core:rv32i|register:ID_EX|out[1]          ; riscv_core:rv32i|register:EX_MEM|out[1]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.117      ;
; 0.856 ; riscv_core:rv32i|register:ID_EX|out[27]         ; riscv_core:rv32i|register:EX_MEM|out[27]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.124      ;
; 0.861 ; riscv_core:rv32i|register:pc|out[20]            ; riscv_core:rv32i|register:IF_ID|out[84]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 1.142      ;
; 0.864 ; riscv_core:rv32i|register:pc|out[18]            ; riscv_core:rv32i|register:IF_ID|out[82]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 1.145      ;
; 0.867 ; riscv_core:rv32i|register:EX_MEM|out[36]        ; riscv_core:rv32i|register:MEM_WB|out[96]        ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 1.132      ;
; 0.867 ; riscv_core:rv32i|register:EX_MEM|out[86]        ; riscv_core:rv32i|register:MEM_WB|out[114]       ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 1.128      ;
; 0.867 ; riscv_core:rv32i|register:IF_ID|out[75]         ; riscv_core:rv32i|register:ID_EX|out[94]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.135      ;
; 0.870 ; riscv_core:rv32i|register:IF_ID|out[5]          ; riscv_core:rv32i|register:ID_EX|out[5]          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.136      ;
; 0.871 ; riscv_core:rv32i|register:EX_MEM|out[78]        ; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[11] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.137      ;
; 0.874 ; riscv_core:rv32i|register:IF_ID|out[6]          ; riscv_core:rv32i|register:ID_EX|out[6]          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.140      ;
; 0.876 ; riscv_core:rv32i|register:pc|out[2]             ; riscv_core:rv32i|register:IF_ID|out[66]         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.155      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'KEY[0]'                                                                                                                                       ;
+--------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[128] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[122] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[130] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 3.001      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[119] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[32]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[33]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[36]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[35]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[34]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[42]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[43]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[46]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 2.992      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[44]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[45]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 2.992      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[38]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[37]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[41]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[39]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 2.992      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[40]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 2.992      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[132] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 3.001      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[127] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[68]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[117] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[118] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[131] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[49]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[48]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[79]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[78]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[125] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 3.002      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[50]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[55]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[69]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[53]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[64]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[83]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[54]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[65]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[84]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[66]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[85]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[71]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[56]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.021      ; 3.009      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[67]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[86]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[57]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[68]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[87]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[58]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.021      ; 3.009      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[69]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.969      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[88]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.969      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[5]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[5]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[62]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[59]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[70]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[89]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[60]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 2.976      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[71]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[90]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[72]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[91]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[61]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[8]   ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 2.967      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[8]   ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.969      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[0]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[0]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[51]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[123] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[124] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 3.001      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[63]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[73]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[92]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[74]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 2.967      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[93]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[64]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[66]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[77]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[96]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.980      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[67]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[79]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.005     ; 2.983      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[98]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.005     ; 2.983      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[80]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 2.987      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[99]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[16]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 2.987      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[16]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[76]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[70]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.011      ; 2.999      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[81]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 2.987      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[100] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.989      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[82]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 3.002      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[101] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 2.990      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[72]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[73]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[84]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 3.002      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[103] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 2.998      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[74]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 2.993      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[85]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.001     ; 2.987      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[104] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.005     ; 2.983      ;
; -1.952 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[21]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.008      ; 2.996      ;
+--------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'KEY[0]'                                                                                                                                       ;
+-------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[128] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[122] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[130] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 2.714      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[119] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[32]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[33]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[36]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[35]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[34]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[42]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[43]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[46]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 2.705      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[44]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[45]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 2.705      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[38]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[37]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[41]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[39]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 2.705      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[40]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 2.705      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[132] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 2.714      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[127] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[68]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[117] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[118] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[131] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[49]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[48]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[79]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[78]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[125] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 2.715      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[50]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[55]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[69]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[53]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[64]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[83]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[54]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[65]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[84]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[66]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[85]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[71]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[56]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 2.722      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[67]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[86]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[57]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[68]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[87]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[58]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 2.722      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[69]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.682      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[88]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.682      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[5]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[5]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[62]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[59]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[70]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[89]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[60]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 2.689      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[71]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[90]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[72]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[91]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[61]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[8]   ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.021     ; 2.680      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[8]   ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.682      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[0]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[0]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[51]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[123] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[124] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 2.714      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[63]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[73]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[92]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[74]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.021     ; 2.680      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[93]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[64]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[66]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[77]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[96]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.693      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[67]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[79]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.696      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[98]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.696      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[80]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 2.700      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[99]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[16]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 2.700      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[16]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[76]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[70]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 2.712      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[81]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 2.700      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[100] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.702      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[82]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 2.715      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[101] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 2.703      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[72]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[73]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[84]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 2.715      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[103] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 2.711      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[74]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 2.706      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[85]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 2.700      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[104] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.696      ;
; 2.435 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[21]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 2.709      ;
+-------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 9.840  ; 9.840  ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 9.402  ; 9.402  ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 9.671  ; 9.671  ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 9.615  ; 9.615  ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 9.840  ; 9.840  ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 9.417  ; 9.417  ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 9.434  ; 9.434  ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 9.678  ; 9.678  ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 10.557 ; 10.557 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 10.513 ; 10.513 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 10.244 ; 10.244 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 10.436 ; 10.436 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 10.248 ; 10.248 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 10.557 ; 10.557 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 10.532 ; 10.532 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 10.197 ; 10.197 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 10.397 ; 10.397 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 9.881  ; 9.881  ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 10.379 ; 10.379 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 9.648  ; 9.648  ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 10.397 ; 10.397 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 9.651  ; 9.651  ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 9.881  ; 9.881  ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 10.143 ; 10.143 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 10.198 ; 10.198 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 9.957  ; 9.957  ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 9.722  ; 9.722  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 10.198 ; 10.198 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 9.821  ; 9.821  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 9.987  ; 9.987  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 9.999  ; 9.999  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 9.735  ; 9.735  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 7.375 ; 7.375 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 7.382 ; 7.382 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 7.629 ; 7.629 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 7.627 ; 7.627 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 7.801 ; 7.801 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 7.375 ; 7.375 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 7.393 ; 7.393 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.635 ; 7.635 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 6.575 ; 6.575 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 6.894 ; 6.894 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 6.622 ; 6.622 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 6.854 ; 6.854 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 6.628 ; 6.628 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 6.931 ; 6.931 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 6.913 ; 6.913 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 6.575 ; 6.575 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 7.305 ; 7.305 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 7.532 ; 7.532 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 8.031 ; 8.031 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 7.305 ; 7.305 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 8.047 ; 8.047 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 7.307 ; 7.307 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 7.532 ; 7.532 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 7.795 ; 7.795 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 7.947 ; 7.947 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 8.182 ; 8.182 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 7.947 ; 7.947 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 8.423 ; 8.423 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 8.046 ; 8.046 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 8.212 ; 8.212 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 8.224 ; 8.224 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.960 ; 7.960 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -5.149 ; -1586.184     ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.236 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -0.637 ; -124.215      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 1.393 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -1.880 ; -2077.808            ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.149 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 6.128      ;
; -5.149 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 6.128      ;
; -5.149 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 6.128      ;
; -5.149 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 6.128      ;
; -5.149 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 6.128      ;
; -5.144 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 6.137      ;
; -5.144 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 6.137      ;
; -5.144 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 6.137      ;
; -5.144 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 6.137      ;
; -5.144 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 6.137      ;
; -5.134 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 6.121      ;
; -5.134 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 6.121      ;
; -5.134 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 6.121      ;
; -5.134 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 6.121      ;
; -5.134 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 6.121      ;
; -5.129 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 6.130      ;
; -5.129 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 6.130      ;
; -5.129 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 6.130      ;
; -5.129 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 6.130      ;
; -5.129 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 6.130      ;
; -4.977 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 5.956      ;
; -4.977 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 5.956      ;
; -4.977 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 5.956      ;
; -4.977 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 5.956      ;
; -4.977 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 5.956      ;
; -4.959 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.065     ; 5.926      ;
; -4.959 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.065     ; 5.926      ;
; -4.959 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.065     ; 5.926      ;
; -4.959 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.065     ; 5.926      ;
; -4.959 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.065     ; 5.926      ;
; -4.923 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 5.906      ;
; -4.923 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 5.906      ;
; -4.923 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 5.906      ;
; -4.923 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 5.906      ;
; -4.923 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 5.906      ;
; -4.918 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 5.915      ;
; -4.918 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 5.915      ;
; -4.918 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 5.915      ;
; -4.918 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 5.915      ;
; -4.918 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 5.915      ;
; -4.901 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 5.901      ;
; -4.901 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 5.901      ;
; -4.901 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 5.901      ;
; -4.901 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 5.901      ;
; -4.901 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg0  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 5.901      ;
; -4.896 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 5.910      ;
; -4.896 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 5.910      ;
; -4.896 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 5.910      ;
; -4.896 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 5.910      ;
; -4.896 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a16~portb_address_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 5.910      ;
; -4.895 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 5.882      ;
; -4.895 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 5.882      ;
; -4.895 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 5.882      ;
; -4.895 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 5.882      ;
; -4.895 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~portb_address_reg6  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 5.882      ;
; -4.893 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[103]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.869      ;
; -4.893 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[103]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.869      ;
; -4.893 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[103]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.869      ;
; -4.893 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[103]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.869      ;
; -4.893 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[103]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.869      ;
; -4.877 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.057     ; 5.852      ;
; -4.877 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.057     ; 5.852      ;
; -4.877 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.057     ; 5.852      ;
; -4.877 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.057     ; 5.852      ;
; -4.877 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.057     ; 5.852      ;
; -4.873 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 5.861      ;
; -4.873 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 5.861      ;
; -4.873 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 5.861      ;
; -4.873 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 5.861      ;
; -4.873 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 5.861      ;
; -4.857 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.835      ;
; -4.857 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.835      ;
; -4.857 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.835      ;
; -4.857 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.835      ;
; -4.857 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.835      ;
; -4.851 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.061     ; 5.822      ;
; -4.851 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.061     ; 5.822      ;
; -4.851 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.061     ; 5.822      ;
; -4.851 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.061     ; 5.822      ;
; -4.851 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.061     ; 5.822      ;
; -4.850 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.820      ;
; -4.850 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.820      ;
; -4.850 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.820      ;
; -4.850 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.820      ;
; -4.850 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|register:EX_MEM|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.820      ;
; -4.848 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.818      ;
; -4.848 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.826      ;
; -4.848 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.818      ;
; -4.848 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.818      ;
; -4.848 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.818      ;
; -4.848 ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 5.818      ;
; -4.848 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.826      ;
; -4.848 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.826      ;
; -4.848 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.826      ;
; -4.848 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_1|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 5.826      ;
; -4.843 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0       ; riscv_core:rv32i|register:EX_MEM|out[104]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.819      ;
; -4.843 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1       ; riscv_core:rv32i|register:EX_MEM|out[104]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.819      ;
; -4.843 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2       ; riscv_core:rv32i|register:EX_MEM|out[104]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.819      ;
; -4.843 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3       ; riscv_core:rv32i|register:EX_MEM|out[104]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.819      ;
; -4.843 ; riscv_core:rv32i|regFile:rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4       ; riscv_core:rv32i|register:EX_MEM|out[104]                                                                       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 5.819      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; riscv_core:rv32i|register:ID_EX|out[118]        ; riscv_core:rv32i|register:EX_MEM|out[141]                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; riscv_core:rv32i|register:IF_ID|out[69]         ; riscv_core:rv32i|register:ID_EX|out[88]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; riscv_core:rv32i|register:IF_ID|out[73]         ; riscv_core:rv32i|register:ID_EX|out[92]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; riscv_core:rv32i|register:ID_EX|out[25]         ; riscv_core:rv32i|register:EX_MEM|out[25]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; riscv_core:rv32i|register:IF_ID|out[79]         ; riscv_core:rv32i|register:ID_EX|out[98]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; riscv_core:rv32i|register:IF_ID|out[72]         ; riscv_core:rv32i|register:ID_EX|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; riscv_core:rv32i|register:IF_ID|out[87]         ; riscv_core:rv32i|register:ID_EX|out[106]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; riscv_core:rv32i|register:IF_ID|out[78]         ; riscv_core:rv32i|register:ID_EX|out[97]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; riscv_core:rv32i|register:EX_MEM|out[23]        ; riscv_core:rv32i|register:MEM_WB|out[23]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; riscv_core:rv32i|register:pc|out[17]            ; riscv_core:rv32i|register:IF_ID|out[81]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:pc|out[21]            ; riscv_core:rv32i|register:IF_ID|out[85]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:pc|out[24]            ; riscv_core:rv32i|register:IF_ID|out[88]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:ID_EX|out[14]         ; riscv_core:rv32i|register:EX_MEM|out[14]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:IF_ID|out[90]         ; riscv_core:rv32i|register:ID_EX|out[109]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:pc|out[27]            ; riscv_core:rv32i|register:IF_ID|out[91]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:pc|out[30]            ; riscv_core:rv32i|register:IF_ID|out[94]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; riscv_core:rv32i|register:ID_EX|out[30]         ; riscv_core:rv32i|register:EX_MEM|out[30]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; riscv_core:rv32i|register:IF_ID|out[66]         ; riscv_core:rv32i|register:ID_EX|out[85]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; riscv_core:rv32i|register:IF_ID|out[70]         ; riscv_core:rv32i|register:ID_EX|out[89]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; riscv_core:rv32i|register:IF_ID|out[88]         ; riscv_core:rv32i|register:ID_EX|out[107]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; riscv_core:rv32i|register:pc|out[26]            ; riscv_core:rv32i|register:IF_ID|out[90]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; riscv_core:rv32i|register:ID_EX|out[26]         ; riscv_core:rv32i|register:EX_MEM|out[26]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; riscv_core:rv32i|register:ID_EX|out[121]        ; riscv_core:rv32i|register:EX_MEM|out[144]                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; riscv_core:rv32i|register:IF_ID|out[67]         ; riscv_core:rv32i|register:ID_EX|out[86]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; riscv_core:rv32i|register:EX_MEM|out[19]        ; riscv_core:rv32i|register:MEM_WB|out[19]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; riscv_core:rv32i|register:IF_ID|out[86]         ; riscv_core:rv32i|register:ID_EX|out[105]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; riscv_core:rv32i|register:ID_EX|out[29]         ; riscv_core:rv32i|register:EX_MEM|out[29]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; riscv_core:rv32i|register:ID_EX|out[31]         ; riscv_core:rv32i|register:EX_MEM|out[31]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; riscv_core:rv32i|register:ID_EX|out[6]          ; riscv_core:rv32i|register:EX_MEM|out[6]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; riscv_core:rv32i|register:pc|out[0]             ; riscv_core:rv32i|register:IF_ID|out[64]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.396      ;
; 0.249 ; riscv_core:rv32i|register:EX_MEM|out[21]        ; riscv_core:rv32i|register:MEM_WB|out[21]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.401      ;
; 0.267 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[69]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.419      ;
; 0.268 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[65]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.420      ;
; 0.308 ; riscv_core:rv32i|register:pc|out[31]            ; riscv_core:rv32i|register:IF_ID|out[31]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.461      ;
; 0.313 ; riscv_core:rv32i|register:ID_EX|out[128]        ; riscv_core:rv32i|register:EX_MEM|out[151]                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; riscv_core:rv32i|register:IF_ID|out[89]         ; riscv_core:rv32i|register:ID_EX|out[108]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; riscv_core:rv32i|register:IF_ID|out[64]         ; riscv_core:rv32i|register:ID_EX|out[83]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; riscv_core:rv32i|register:pc|out[10]            ; riscv_core:rv32i|register:IF_ID|out[74]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; riscv_core:rv32i|register:pc|out[15]            ; riscv_core:rv32i|register:IF_ID|out[79]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; riscv_core:rv32i|register:pc|out[11]            ; riscv_core:rv32i|register:IF_ID|out[75]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; riscv_core:rv32i|register:pc|out[28]            ; riscv_core:rv32i|register:IF_ID|out[92]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; riscv_core:rv32i|register:pc|out[31]            ; riscv_core:rv32i|register:IF_ID|out[95]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.319 ; riscv_core:rv32i|register:pc|out[29]            ; riscv_core:rv32i|register:IF_ID|out[93]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; riscv_core:rv32i|register:pc|out[16]            ; riscv_core:rv32i|register:IF_ID|out[80]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; riscv_core:rv32i|register:ID_EX|out[11]         ; riscv_core:rv32i|register:EX_MEM|out[11]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; riscv_core:rv32i|register:ID_EX|out[127]        ; riscv_core:rv32i|register:EX_MEM|out[150]                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.475      ;
; 0.322 ; riscv_core:rv32i|register:IF_ID|out[65]         ; riscv_core:rv32i|register:ID_EX|out[84]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; riscv_core:rv32i|register:EX_MEM|out[20]        ; riscv_core:rv32i|register:MEM_WB|out[20]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; riscv_core:rv32i|register:IF_ID|out[68]         ; riscv_core:rv32i|register:ID_EX|out[87]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; riscv_core:rv32i|register:ID_EX|out[5]          ; riscv_core:rv32i|register:EX_MEM|out[5]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; riscv_core:rv32i|register:EX_MEM|out[14]        ; riscv_core:rv32i|register:MEM_WB|out[14]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; riscv_core:rv32i|register:ID_EX|out[12]         ; riscv_core:rv32i|register:EX_MEM|out[12]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; riscv_core:rv32i|register:EX_MEM|out[3]         ; riscv_core:rv32i|register:MEM_WB|out[3]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; riscv_core:rv32i|register:EX_MEM|out[8]         ; riscv_core:rv32i|register:MEM_WB|out[8]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; riscv_core:rv32i|register:IF_ID|out[77]         ; riscv_core:rv32i|register:ID_EX|out[96]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; riscv_core:rv32i|register:EX_MEM|out[9]         ; riscv_core:rv32i|register:MEM_WB|out[9]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; riscv_core:rv32i|register:ID_EX|out[18]         ; riscv_core:rv32i|register:EX_MEM|out[18]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; riscv_core:rv32i|register:EX_MEM|out[7]         ; riscv_core:rv32i|register:MEM_WB|out[7]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; riscv_core:rv32i|DRAM:dmem|MEM_rtl_0_bypass[29] ; riscv_core:rv32i|register:MEM_WB|out[70]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; riscv_core:rv32i|register:EX_MEM|out[26]        ; riscv_core:rv32i|register:MEM_WB|out[26]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; riscv_core:rv32i|register:ID_EX|out[28]         ; riscv_core:rv32i|register:EX_MEM|out[28]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; riscv_core:rv32i|register:EX_MEM|out[16]        ; riscv_core:rv32i|register:MEM_WB|out[16]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; riscv_core:rv32i|register:EX_MEM|out[28]        ; riscv_core:rv32i|register:MEM_WB|out[28]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; riscv_core:rv32i|register:EX_MEM|out[18]        ; riscv_core:rv32i|register:MEM_WB|out[18]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; riscv_core:rv32i|register:IF_ID|out[21]         ; riscv_core:rv32i|register:ID_EX|out[21]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 0.476      ;
; 0.328 ; riscv_core:rv32i|register:EX_MEM|out[27]        ; riscv_core:rv32i|register:MEM_WB|out[27]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; riscv_core:rv32i|register:ID_EX|out[4]          ; riscv_core:rv32i|register:EX_MEM|out[4]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.334 ; riscv_core:rv32i|register:ID_EX|out[2]          ; riscv_core:rv32i|register:EX_MEM|out[2]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.488      ;
; 0.337 ; riscv_core:rv32i|register:IF_ID|out[80]         ; riscv_core:rv32i|register:ID_EX|out[99]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.491      ;
; 0.337 ; riscv_core:rv32i|register:IF_ID|out[91]         ; riscv_core:rv32i|register:ID_EX|out[110]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.491      ;
; 0.338 ; riscv_core:rv32i|register:IF_ID|out[8]          ; riscv_core:rv32i|register:ID_EX|out[8]                                                                         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.492      ;
; 0.352 ; riscv_core:rv32i|register:EX_MEM|out[132]       ; riscv_core:rv32i|register:pc|out[26]                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 0.502      ;
; 0.357 ; riscv_core:rv32i|register:pc|out[1]             ; riscv_core:rv32i|register:IF_ID|out[65]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 0.505      ;
; 0.365 ; riscv_core:rv32i|DRAM:dmem|MEM~7                ; riscv_core:rv32i|register:MEM_WB|out[70]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; riscv_core:rv32i|register:EX_MEM|out[32]        ; riscv_core:rv32i|register:MEM_WB|out[74]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; riscv_core:rv32i|DRAM:dmem|MEM~1                ; riscv_core:rv32i|register:MEM_WB|out[64]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; riscv_core:rv32i|register:EX_MEM|out[32]        ; riscv_core:rv32i|register:MEM_WB|out[77]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.384 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[67]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[64]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[71]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[68]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[66]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; riscv_core:rv32i|DRAM:dmem|MEM~0                ; riscv_core:rv32i|register:MEM_WB|out[70]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.543      ;
; 0.407 ; riscv_core:rv32i|register:EX_MEM|out[11]        ; riscv_core:rv32i|register:MEM_WB|out[11]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.560      ;
; 0.409 ; riscv_core:rv32i|register:IF_ID|out[81]         ; riscv_core:rv32i|register:ID_EX|out[100]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.563      ;
; 0.410 ; riscv_core:rv32i|register:ID_EX|out[24]         ; riscv_core:rv32i|register:EX_MEM|out[24]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; riscv_core:rv32i|register:EX_MEM|out[10]        ; riscv_core:rv32i|register:MEM_WB|out[10]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; riscv_core:rv32i|register:ID_EX|out[1]          ; riscv_core:rv32i|register:EX_MEM|out[1]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.564      ;
; 0.413 ; riscv_core:rv32i|register:ID_EX|out[27]         ; riscv_core:rv32i|register:EX_MEM|out[27]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.566      ;
; 0.414 ; riscv_core:rv32i|register:EX_MEM|out[25]        ; riscv_core:rv32i|register:MEM_WB|out[25]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 0.567      ;
; 0.415 ; riscv_core:rv32i|register:pc|out[18]            ; riscv_core:rv32i|register:IF_ID|out[82]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 0.580      ;
; 0.415 ; riscv_core:rv32i|register:pc|out[20]            ; riscv_core:rv32i|register:IF_ID|out[84]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 0.580      ;
; 0.415 ; riscv_core:rv32i|register:IF_ID|out[92]         ; riscv_core:rv32i|register:ID_EX|out[111]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.569      ;
; 0.418 ; riscv_core:rv32i|register:EX_MEM|out[74]        ; riscv_core:rv32i|DRAM:dmem|altsyncram:MEM_rtl_0|altsyncram_82g1:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.619      ;
; 0.421 ; riscv_core:rv32i|register:EX_MEM|out[36]        ; riscv_core:rv32i|register:MEM_WB|out[96]                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 0.572      ;
; 0.421 ; riscv_core:rv32i|register:EX_MEM|out[2]         ; riscv_core:rv32i|register:MEM_WB|out[2]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 0.578      ;
; 0.422 ; riscv_core:rv32i|register:IF_ID|out[75]         ; riscv_core:rv32i|register:ID_EX|out[94]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 0.576      ;
; 0.423 ; riscv_core:rv32i|register:pc|out[2]             ; riscv_core:rv32i|register:IF_ID|out[66]                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 0.588      ;
; 0.423 ; riscv_core:rv32i|register:EX_MEM|out[86]        ; riscv_core:rv32i|register:MEM_WB|out[114]                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 0.571      ;
; 0.424 ; riscv_core:rv32i|register:IF_ID|out[5]          ; riscv_core:rv32i|register:ID_EX|out[5]                                                                         ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.576      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'KEY[0]'                                                                                                                                       ;
+--------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[128] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 1.679      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[122] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 1.679      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[130] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 1.684      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[119] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[32]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[33]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[36]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[35]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[34]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[42]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 1.674      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[43]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 1.674      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[46]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[44]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[45]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[38]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 1.674      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[37]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[41]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.005      ; 1.674      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[39]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[40]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[132] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 1.684      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[127] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 1.679      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[68]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[117] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[118] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[131] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[49]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[48]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[79]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[78]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[125] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.016      ; 1.685      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[50]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[55]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[69]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[53]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[64]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.012      ; 1.681      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[83]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.012      ; 1.681      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[54]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[65]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[84]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[66]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[85]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[71]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[56]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.021      ; 1.690      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[67]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[86]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[57]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[68]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[87]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[58]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.021      ; 1.690      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[69]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 1.654      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[88]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 1.654      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[5]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[5]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[62]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[59]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[70]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[89]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[60]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 1.659      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[71]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[90]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[72]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[91]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[61]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.010      ; 1.679      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[8]   ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.652      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[8]   ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 1.654      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[0]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[0]   ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[51]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[123] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[124] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.015      ; 1.684      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[63]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[73]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[92]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[74]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.652      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[93]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[64]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[66]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[77]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[96]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.665      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[67]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[79]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[98]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[80]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[99]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[16]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[16]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.012      ; 1.681      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[76]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[70]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.014      ; 1.683      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[81]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[100] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[82]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.017      ; 1.686      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[101] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.675      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[72]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[73]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[84]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.017      ; 1.686      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[103] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.013      ; 1.682      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[74]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.007      ; 1.676      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[85]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.004      ; 1.673      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:ID_EX|out[104] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; riscv_core:rv32i|register:EX_MEM|out[145] ; riscv_core:rv32i|register:IF_ID|out[21]  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.012      ; 1.681      ;
+--------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'KEY[0]'                                                                                                                                       ;
+-------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[128] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 1.555      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[122] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 1.555      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[130] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 1.560      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[119] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[32]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[33]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[36]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[35]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[34]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[42]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 1.550      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[43]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 1.550      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[46]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[44]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[45]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[38]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 1.550      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[37]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[41]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 1.550      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[39]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[40]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[132] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 1.560      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[127] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 1.555      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[68]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[117] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[118] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[131] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[49]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[48]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[79]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[78]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[125] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.016      ; 1.561      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[50]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[55]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[69]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[53]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[64]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 1.557      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[83]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 1.557      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[54]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[65]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[84]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[66]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[85]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[71]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.547      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[56]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 1.566      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[67]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[86]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[57]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[68]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[87]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[58]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 1.566      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[69]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 1.530      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[88]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 1.530      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[5]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[5]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[62]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[59]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[70]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[89]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[60]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 1.535      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[71]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[90]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[72]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[91]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[61]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.010      ; 1.555      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[8]   ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 1.528      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[8]   ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 1.530      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[0]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[0]   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[51]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[123] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[124] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 1.560      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[63]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[73]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[92]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[74]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 1.528      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[93]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[64]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[66]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[77]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[96]  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.541      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[67]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[79]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.545      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[98]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.545      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[80]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[99]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[16]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[16]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 1.557      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[76]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[70]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.559      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[81]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[100] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[82]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.017      ; 1.562      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[101] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.551      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[72]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[73]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[84]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.017      ; 1.562      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[103] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.558      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[74]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 1.552      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[85]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 1.549      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:ID_EX|out[104] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.545      ;
; 1.393 ; riscv_core:rv32i|register:EX_MEM|out[152] ; riscv_core:rv32i|register:IF_ID|out[21]  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 1.557      ;
+-------+-------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Rise       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; KEY[0] ; Fall       ; riscv_core:rv32i|regFile:float_rf|altsyncram:registers_rtl_0|altsyncram_93h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 5.131 ; 5.131 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 4.874 ; 4.874 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 4.999 ; 4.999 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 4.983 ; 4.983 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 5.131 ; 5.131 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 4.884 ; 4.884 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 4.899 ; 4.899 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 5.004 ; 5.004 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 5.428 ; 5.428 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 5.402 ; 5.402 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 5.260 ; 5.260 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 5.358 ; 5.358 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 5.265 ; 5.265 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 5.428 ; 5.428 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 5.416 ; 5.416 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 5.237 ; 5.237 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 5.372 ; 5.372 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 5.128 ; 5.128 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 5.364 ; 5.364 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 5.028 ; 5.028 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 5.372 ; 5.372 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 5.029 ; 5.029 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 5.130 ; 5.130 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 5.253 ; 5.253 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 5.302 ; 5.302 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 5.183 ; 5.183 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 5.076 ; 5.076 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 5.302 ; 5.302 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 5.071 ; 5.071 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 5.207 ; 5.207 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 5.213 ; 5.213 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 5.089 ; 5.089 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 3.993 ; 3.993 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 3.997 ; 3.997 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 4.106 ; 4.106 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 4.107 ; 4.107 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 4.244 ; 4.244 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 3.993 ; 3.993 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 4.004 ; 4.004 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 4.114 ; 4.114 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 3.617 ; 3.617 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 3.776 ; 3.776 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 3.740 ; 3.740 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 3.645 ; 3.645 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 3.796 ; 3.796 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 3.792 ; 3.792 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 3.617 ; 3.617 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 4.019 ; 4.019 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 4.119 ; 4.119 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 4.355 ; 4.355 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 4.019 ; 4.019 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 4.363 ; 4.363 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 4.021 ; 4.021 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 4.117 ; 4.117 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 4.245 ; 4.245 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 4.307 ; 4.307 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.419 ; 4.419 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 4.312 ; 4.312 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.538 ; 4.538 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.307 ; 4.307 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.443 ; 4.443 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 4.449 ; 4.449 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 4.325 ; 4.325 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.265   ; 0.236 ; -1.952   ; 1.393   ; -1.880              ;
;  KEY[0]          ; -11.265   ; 0.236 ; -1.952   ; 1.393   ; -1.880              ;
; Design-wide TNS  ; -3634.126 ; 0.0   ; -380.64  ; 0.0     ; -2077.808           ;
;  KEY[0]          ; -3634.126 ; 0.000 ; -380.640 ; 0.000   ; -2077.808           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 9.840  ; 9.840  ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 9.402  ; 9.402  ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 9.671  ; 9.671  ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 9.615  ; 9.615  ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 9.840  ; 9.840  ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 9.417  ; 9.417  ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 9.434  ; 9.434  ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 9.678  ; 9.678  ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 10.557 ; 10.557 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 10.513 ; 10.513 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 10.244 ; 10.244 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 10.436 ; 10.436 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 10.248 ; 10.248 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 10.557 ; 10.557 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 10.532 ; 10.532 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 10.197 ; 10.197 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 10.397 ; 10.397 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 9.881  ; 9.881  ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 10.379 ; 10.379 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 9.648  ; 9.648  ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 10.397 ; 10.397 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 9.651  ; 9.651  ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 9.881  ; 9.881  ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 10.143 ; 10.143 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 10.198 ; 10.198 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 9.957  ; 9.957  ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 9.722  ; 9.722  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 10.198 ; 10.198 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 9.821  ; 9.821  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 9.987  ; 9.987  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 9.999  ; 9.999  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 9.735  ; 9.735  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 3.993 ; 3.993 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 3.997 ; 3.997 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 4.106 ; 4.106 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 4.107 ; 4.107 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 4.244 ; 4.244 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 3.993 ; 3.993 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 4.004 ; 4.004 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 4.114 ; 4.114 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 3.617 ; 3.617 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 3.776 ; 3.776 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 3.740 ; 3.740 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 3.645 ; 3.645 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 3.796 ; 3.796 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 3.792 ; 3.792 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 3.617 ; 3.617 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 4.019 ; 4.019 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 4.119 ; 4.119 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 4.355 ; 4.355 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 4.019 ; 4.019 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 4.363 ; 4.363 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 4.021 ; 4.021 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 4.117 ; 4.117 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 4.245 ; 4.245 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 4.307 ; 4.307 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.419 ; 4.419 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 4.312 ; 4.312 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.538 ; 4.538 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.307 ; 4.307 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.443 ; 4.443 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 4.449 ; 4.449 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 4.325 ; 4.325 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 1234395  ; 0        ; 1852     ; 128      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 1234395  ; 0        ; 1852     ; 128      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 585      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 585      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 510   ; 510  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 504   ; 504  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 01 14:09:09 2019
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.265     -3634.126 KEY[0] 
Info (332146): Worst-case hold slack is 0.513
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.513         0.000 KEY[0] 
Info (332146): Worst-case recovery slack is -1.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.952      -380.640 KEY[0] 
Info (332146): Worst-case removal slack is 2.435
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.435         0.000 KEY[0] 
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -2077.808 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.149     -1586.184 KEY[0] 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 KEY[0] 
Info (332146): Worst-case recovery slack is -0.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.637      -124.215 KEY[0] 
Info (332146): Worst-case removal slack is 1.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.393         0.000 KEY[0] 
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -2077.808 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Sun Dec 01 14:09:11 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


