digraph "CFG for '_Z11OutputLayerPfS_iS_' function" {
	label="CFG for '_Z11OutputLayerPfS_iS_' function";

	Node0x4f18630 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !5, !invariant.load !6\l  %10 = zext i16 %9 to i32\l  %11 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %12 = mul i32 %11, %10\l  %13 = add i32 %12, %5\l  %14 = icmp sgt i32 %2, 0\l  br i1 %14, label %15, label %42\l|{<s0>T|<s1>F}}"];
	Node0x4f18630:s0 -> Node0x4f1a500;
	Node0x4f18630:s1 -> Node0x4f1a590;
	Node0x4f1a500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%15:\l15:                                               \l  %16 = mul nsw i32 %13, %2\l  %17 = and i32 %2, 7\l  %18 = icmp ult i32 %2, 8\l  br i1 %18, label %21, label %19\l|{<s0>T|<s1>F}}"];
	Node0x4f1a500:s0 -> Node0x4f1a990;
	Node0x4f1a500:s1 -> Node0x4f1a9e0;
	Node0x4f1a9e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%19:\l19:                                               \l  %20 = and i32 %2, -8\l  br label %46\l}"];
	Node0x4f1a9e0 -> Node0x4f1abb0;
	Node0x4f1a990 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%21:\l21:                                               \l  %22 = phi float [ undef, %15 ], [ %128, %46 ]\l  %23 = phi i32 [ 0, %15 ], [ %129, %46 ]\l  %24 = phi float [ 0.000000e+00, %15 ], [ %128, %46 ]\l  %25 = icmp eq i32 %17, 0\l  br i1 %25, label %42, label %26\l|{<s0>T|<s1>F}}"];
	Node0x4f1a990:s0 -> Node0x4f1a590;
	Node0x4f1a990:s1 -> Node0x4f1be20;
	Node0x4f1be20 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%26:\l26:                                               \l  %27 = phi i32 [ %39, %26 ], [ %23, %21 ]\l  %28 = phi float [ %38, %26 ], [ %24, %21 ]\l  %29 = phi i32 [ %40, %26 ], [ 0, %21 ]\l  %30 = zext i32 %27 to i64\l  %31 = getelementptr inbounds float, float addrspace(1)* %0, i64 %30\l  %32 = load float, float addrspace(1)* %31, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %33 = add nsw i32 %27, %16\l  %34 = sext i32 %33 to i64\l  %35 = getelementptr inbounds float, float addrspace(1)* %1, i64 %34\l  %36 = load float, float addrspace(1)* %35, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %37 = fmul contract float %32, %36\l  %38 = fadd contract float %28, %37\l  %39 = add nuw nsw i32 %27, 1\l  %40 = add i32 %29, 1\l  %41 = icmp eq i32 %40, %17\l  br i1 %41, label %42, label %26, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4f1be20:s0 -> Node0x4f1a590;
	Node0x4f1be20:s1 -> Node0x4f1be20;
	Node0x4f1a590 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%42:\l42:                                               \l  %43 = phi float [ 0.000000e+00, %4 ], [ %22, %21 ], [ %38, %26 ]\l  %44 = sext i32 %13 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %3, i64 %44\l  store float %43, float addrspace(1)* %45, align 4, !tbaa !7\l  ret void\l}"];
	Node0x4f1abb0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c5333470",label="{%46:\l46:                                               \l  %47 = phi i32 [ 0, %19 ], [ %129, %46 ]\l  %48 = phi float [ 0.000000e+00, %19 ], [ %128, %46 ]\l  %49 = phi i32 [ 0, %19 ], [ %130, %46 ]\l  %50 = zext i32 %47 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %0, i64 %50\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %53 = add nsw i32 %47, %16\l  %54 = sext i32 %53 to i64\l  %55 = getelementptr inbounds float, float addrspace(1)* %1, i64 %54\l  %56 = load float, float addrspace(1)* %55, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %57 = fmul contract float %52, %56\l  %58 = fadd contract float %48, %57\l  %59 = or i32 %47, 1\l  %60 = zext i32 %59 to i64\l  %61 = getelementptr inbounds float, float addrspace(1)* %0, i64 %60\l  %62 = load float, float addrspace(1)* %61, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %63 = add nsw i32 %59, %16\l  %64 = sext i32 %63 to i64\l  %65 = getelementptr inbounds float, float addrspace(1)* %1, i64 %64\l  %66 = load float, float addrspace(1)* %65, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %67 = fmul contract float %62, %66\l  %68 = fadd contract float %58, %67\l  %69 = or i32 %47, 2\l  %70 = zext i32 %69 to i64\l  %71 = getelementptr inbounds float, float addrspace(1)* %0, i64 %70\l  %72 = load float, float addrspace(1)* %71, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %73 = add nsw i32 %69, %16\l  %74 = sext i32 %73 to i64\l  %75 = getelementptr inbounds float, float addrspace(1)* %1, i64 %74\l  %76 = load float, float addrspace(1)* %75, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %77 = fmul contract float %72, %76\l  %78 = fadd contract float %68, %77\l  %79 = or i32 %47, 3\l  %80 = zext i32 %79 to i64\l  %81 = getelementptr inbounds float, float addrspace(1)* %0, i64 %80\l  %82 = load float, float addrspace(1)* %81, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %83 = add nsw i32 %79, %16\l  %84 = sext i32 %83 to i64\l  %85 = getelementptr inbounds float, float addrspace(1)* %1, i64 %84\l  %86 = load float, float addrspace(1)* %85, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %87 = fmul contract float %82, %86\l  %88 = fadd contract float %78, %87\l  %89 = or i32 %47, 4\l  %90 = zext i32 %89 to i64\l  %91 = getelementptr inbounds float, float addrspace(1)* %0, i64 %90\l  %92 = load float, float addrspace(1)* %91, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %93 = add nsw i32 %89, %16\l  %94 = sext i32 %93 to i64\l  %95 = getelementptr inbounds float, float addrspace(1)* %1, i64 %94\l  %96 = load float, float addrspace(1)* %95, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %97 = fmul contract float %92, %96\l  %98 = fadd contract float %88, %97\l  %99 = or i32 %47, 5\l  %100 = zext i32 %99 to i64\l  %101 = getelementptr inbounds float, float addrspace(1)* %0, i64 %100\l  %102 = load float, float addrspace(1)* %101, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %103 = add nsw i32 %99, %16\l  %104 = sext i32 %103 to i64\l  %105 = getelementptr inbounds float, float addrspace(1)* %1, i64 %104\l  %106 = load float, float addrspace(1)* %105, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %107 = fmul contract float %102, %106\l  %108 = fadd contract float %98, %107\l  %109 = or i32 %47, 6\l  %110 = zext i32 %109 to i64\l  %111 = getelementptr inbounds float, float addrspace(1)* %0, i64 %110\l  %112 = load float, float addrspace(1)* %111, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %113 = add nsw i32 %109, %16\l  %114 = sext i32 %113 to i64\l  %115 = getelementptr inbounds float, float addrspace(1)* %1, i64 %114\l  %116 = load float, float addrspace(1)* %115, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %117 = fmul contract float %112, %116\l  %118 = fadd contract float %108, %117\l  %119 = or i32 %47, 7\l  %120 = zext i32 %119 to i64\l  %121 = getelementptr inbounds float, float addrspace(1)* %0, i64 %120\l  %122 = load float, float addrspace(1)* %121, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %123 = add nsw i32 %119, %16\l  %124 = sext i32 %123 to i64\l  %125 = getelementptr inbounds float, float addrspace(1)* %1, i64 %124\l  %126 = load float, float addrspace(1)* %125, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %127 = fmul contract float %122, %126\l  %128 = fadd contract float %118, %127\l  %129 = add nuw nsw i32 %47, 8\l  %130 = add i32 %49, 8\l  %131 = icmp eq i32 %130, %20\l  br i1 %131, label %21, label %46, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x4f1abb0:s0 -> Node0x4f1a990;
	Node0x4f1abb0:s1 -> Node0x4f1abb0;
}
