// Generated by CIRCT firtool-1.74.0
module indexedLSNumOfUopTable(
  input  [6:0] src,
  output [6:0] out
);

  wire [6:0] out_invInputs = ~src;
  wire [4:0] _out_andMatrixOutputs_T_2 =
    {out_invInputs[0], src[1], out_invInputs[3], out_invInputs[4], out_invInputs[6]};
  wire [4:0] _out_andMatrixOutputs_T_4 =
    {out_invInputs[0], src[2], out_invInputs[3], out_invInputs[4], out_invInputs[5]};
  wire [4:0] _out_andMatrixOutputs_T_6 =
    {out_invInputs[0], src[2], out_invInputs[3], out_invInputs[4], out_invInputs[6]};
  assign out =
    {3'h0,
     |{&{src[0], src[1], src[2], out_invInputs[3], out_invInputs[4]},
       &{src[0], src[1], out_invInputs[2], src[3], out_invInputs[4]},
       &{src[0], out_invInputs[1], out_invInputs[2], out_invInputs[3], src[4]},
       &{out_invInputs[0], out_invInputs[1], out_invInputs[2], src[3], src[4]},
       &{out_invInputs[1], out_invInputs[2], out_invInputs[3], src[5], src[6]},
       &{out_invInputs[2], out_invInputs[4], src[5], src[6]},
       &{out_invInputs[3], out_invInputs[4], src[5], src[6]}},
     |{&{src[0],
         src[1],
         out_invInputs[2],
         out_invInputs[3],
         out_invInputs[4],
         out_invInputs[6]},
       &_out_andMatrixOutputs_T_4,
       &{out_invInputs[1], src[2], out_invInputs[3], out_invInputs[4], out_invInputs[5]},
       &_out_andMatrixOutputs_T_6,
       &{out_invInputs[1], src[2], out_invInputs[3], out_invInputs[4], out_invInputs[6]},
       &{src[0],
         out_invInputs[1],
         out_invInputs[2],
         src[3],
         out_invInputs[4],
         out_invInputs[6]},
       &{out_invInputs[0],
         src[1],
         out_invInputs[2],
         src[3],
         out_invInputs[4],
         out_invInputs[6]},
       &{out_invInputs[0],
         out_invInputs[1],
         out_invInputs[2],
         out_invInputs[3],
         src[4],
         out_invInputs[5]},
       &{out_invInputs[0],
         out_invInputs[1],
         out_invInputs[2],
         out_invInputs[3],
         src[4],
         out_invInputs[6]},
       &{out_invInputs[0], out_invInputs[2], out_invInputs[4], out_invInputs[5], src[6]},
       &{out_invInputs[1], out_invInputs[2], out_invInputs[4], out_invInputs[5], src[6]},
       &{out_invInputs[2], out_invInputs[3], out_invInputs[4], out_invInputs[5], src[6]}},
     |{&{src[0], out_invInputs[1], out_invInputs[3], out_invInputs[4], out_invInputs[6]},
       &_out_andMatrixOutputs_T_2,
       &{src[0],
         out_invInputs[1],
         src[2],
         out_invInputs[3],
         out_invInputs[4],
         out_invInputs[5]},
       &{out_invInputs[0],
         src[1],
         src[2],
         out_invInputs[3],
         out_invInputs[4],
         out_invInputs[5]},
       &{out_invInputs[0], out_invInputs[2], src[3], out_invInputs[4], out_invInputs[6]},
       &{out_invInputs[0],
         src[1],
         out_invInputs[2],
         src[3],
         out_invInputs[4],
         out_invInputs[5]},
       &{out_invInputs[0], out_invInputs[2], out_invInputs[4], src[5], out_invInputs[6]}},
     |{&{out_invInputs[0],
         out_invInputs[3],
         out_invInputs[4],
         out_invInputs[5],
         out_invInputs[6]},
       &_out_andMatrixOutputs_T_2,
       &_out_andMatrixOutputs_T_4,
       &_out_andMatrixOutputs_T_6}};
endmodule

