1 
一、 中文摘要 
隨著類比積體電路佈局的複雜度提高，設計者必須花費更多時間在處理繞線（routing）
問題，其中一項重要的課題即是導線電流密度的限制。因為設計者疏失或是電路平面上障
礙物之間的通道寬度限制而導致電路導線過細，使得導線上的電流密度過高，而造成電子
遷移（electromigration）現象，進而產生開路或短路的情況，使電路產生永久性的損毀。但
是如果恣意地放大導線寬度以降低電流密度，又會導致導線面積過大、佔用過多的繞線資
源。 
本計畫提出一個考量電子遷移現象以及障礙物之間通道寬度限制的類比積體電路繞線
自動化技術。首先，根據起始節點、目標節點以及障礙物建立一個修正的生成圖（modified 
spanning graph）。接著，利用此生成圖快速找到每對起始節點與目標節點的最短路徑。再來，
找出每對起始節點與目標節點的備用路徑，此路徑會用來避免繞線經過最壅擠的通道寬度
限制區域。最後，利用線性規劃（linear programming）分配每對起始節點與目標節點的繞
線路徑及決定其導線寬度以找出符合通道寬度限制且導線面積最小的繞線結果。 
關鍵詞：類比積體電路、佈局、繞線、電子遷移效應、障礙物 
二、 英文摘要 
As the complexity of the layout of analog ICs increases, designers must spend more effort in 
dealing with the routing problem. A main issue is the constraint of wire current density. Because 
the negligence of circuit designers or the channel width constraints between obstacles lead to the 
width of a wire too small, making the current density of the wire is too high. This condition 
causes electromigration phenomenon and a permanent failure (e.g., open- or short-circuit defect). 
However, widening wire widths arbitrarily to reduce the current density leads to larger wire area 
and routing resource. 
This project proposes a routing automation technology for analog integrated circuits with 
considering obstacles and the channel width constraints between obstacles. First, a modified 
spanning graph is constructed according to sources, targets, and obstacles.  The modified 
spanning graph is used to find a shortest path for each pair of a source and a target. Then, a 
reserved path is found for each pair of a source and a target. The reserved path is a shortest path 
with avoiding pass the most congested region. Finally, linear programming is used to distribute 
the flow for each path to find the routing result. The routing result is satisfied the channel width 
constraints between obstacles with minimum wire area. 
Keywords: analog ICs、layout、routing、electromigration、obstacle 
三、 背景和目的 
電子遷移現象是現在類比電路設計中急需被考慮的議題，當大電流流經金屬導線時，
若導線過細，將使得電流密度變高、電場提高，導致金屬原子隨著電子流動的方向而遷移，
因此導線原子往陽極移動形成突起物(hillocks)，而在陰極留下孔洞(voids)，如圖 1所示，突
起物和孔洞都可能會造成電路開路或短路而產生永久的損毀。 
3 
最小的節點，直到把每一個節點都尋找過之後，會形成一個完整的繞線樹。第二步，要簡
化此繞線樹的導線面積，若導線寬度小於製程上所能容忍的最小寬度，則必須用製程上所
容忍的最小寬度，這樣會造成許多多餘的導線面積，所以盡可能的合併導線以利減少導線
面積的增加，若線段是兩個節點連結到同一個節點，或是同一節點連結到兩個不同節點，
會讓此兩個節點進行合併的動作，利用新增一個節點，使原先繞線結構是 Λ-型態轉變為 Y-
型態，。第三步，把此繞線樹建成史坦納繞線樹(Steiner routing tree)，繞線樹上的斜線線段，
都轉變成水平線段和垂直線段表示，因為類比電路佈局無法使用斜線繞線，再來導線寬度
是根據流經此導線的電流所決定，根據最大電流密度算出。Yan 及 Chen在 [7] 中，以上
述方法為基礎，加入電源電壓降的考量。 
Jiang et al. 在 [5] 中證明，若強迫繞線結果只能從起始節點連接到目標節點(the 
greedy-choice property)將會是最佳解，也降低了問題的複雜度，基於這個前提，在算出每個
起始節點連接到每個目標節點的路徑距離之後，利用暴力法找出每個起始節點到每個目標
節點的最短路徑上的流量分配，之後利用網路流量(network flow)最佳化方法找出最佳解，，
再加入移除負循環(negative-cycle)的步驟加以簡化。其中網路流量的線段，成本為兩點之間
的路徑距離，容量上限為兩點之間較小的電流流量，容量下限為零；而所有的起始節點和
目標節點也會對其做限制，限制其容量上限和下限等於本身的流量。除此之外，此篇研究
提出考慮障礙物的繞線，在算出每個起始節點連接到目標節點的最短路徑中，不用直接計
算兩節點的距離，而是計算兩節點之間的累積距離，再依照其方法，計算出有考慮障礙物
的導線面積。 
然而，對於訊號線繞線時，電路平面上存在障礙物是稀鬆平常的狀況，而障礙物之間
的通道會造成通道寬度限制。如果繞線時未將通道寬度限制納入考量，可能產生過大的電
流通過通道寬度狹窄的區域，導致電流密度上升以至於電路故障前平均時間縮短，使得電
路提早故障。例如使用 [5] 考慮電子遷移現象及障礙物所產生的繞線結果如圖 2所示，這
個繞線結果的導線面積為 178單位面積。然而，在圖 2被標示的區域中，發現最多只能通
過四單位流量的通道，卻流過七單位的流量，導致被標示的區域電流密度過高，提高至1.75，
大於容忍的最大電流密度 1，此舉會產生大量電子遷移現象，造成電路故障前平均時間縮
短、電路可能提早故障，因此，這個繞線結果是個考慮不夠周詳的結果。 
 
圖 2考慮障礙物的繞線結果 
 
5 
個頂點、起始節點(source)和目標節點(target)。建立此修正生成圖是參考[1]的方法建立，並
加入一些修正。 
4.2.1.1 生成圖建立方法 
若兩個節點(V1，V2)的邊框(bounding box)沒有任何的節點在裡面，則利用一條線段連
結此兩個節點，如圖 4(a)所示。若有節點在邊框裡面的話，就不連結此兩節點，如圖 4(b)
所示。 
 
(a)                              (b) 
圖 4 (a)兩節點連接示意圖 (b)兩節點無法連接示意圖[1] 
接著把每一個節點切割成左下、左上、右上以及右下(R1，R2，R3，R4)四個區塊，如圖 5
所示。其中黑色的節點代表起始節點或目標節點，空心的節點代表障礙物的頂點，灰色區
塊代表的是障礙物。 
 
(a)                      (b)   
圖 5 (a)節點切割成四個區塊 (b)障礙物頂點切割成四個區塊[1] 
接著，使用平面掃描演算法(Plane Sweep Algorithm)，利用掃描線(sweeping line)把四個
區塊垂直(水平)各掃描一次，並且記錄障礙物的資訊(blocking information)，找出候選組 
(candidate set)，找出候選組之後再對水平(垂直)方向做排序，若水平(垂直)方向相同，則留
下垂直(水平)方向距離它最近的點。 
如圖 6所示，想要找出 C4,2在生成圖上有與它有相連結的點。首先使用垂直掃描並利
用圖 6(c)的障礙物資訊可以找出，圖 6(b)列出可能與 C4,2相連的節點，其中 C1,4 和 C1,1 的
水平方向座標相等，因此僅保留垂直方向座標距離 C4,2比較近的 C1,4，同理 C3,1 和 S2也是
一樣的，最後保留了三點與 C4,2相連的節點。 
 
(a) (b) (c) 
圖 6 (a)找出 C4,2在 R2方向的生成圖 (b)候選組 (c)障礙物資訊[1] 
7 
邊界就停止，其中若碰觸或跨越障礙物，則此線段移出，頂點水平和垂直延伸到邊界
的線段稱為障礙物對邊界限制。水平方向稱為水平障礙物對邊界限制，垂直方向的稱
為垂直障礙物對邊界限制。 
4.2.4 找出最短路徑 
為了找出每一對起始節點和目標節點的最短路徑，我們利用代克思托演算法(Dijkstra`s 
algorithm)[3]。代克思托演算法是以某節點(起始節點)為出發點，計算從該節點出發到所有
其他節點(目標節點)的最短路徑。首先以某一節點當作出發點，找與它相連且尚未被選過的
節點，選擇與出發節點距離最近的節點，再以新增加的節點尋找下一個到達的節點，如此
重覆地做，直到所有的節點都被加入或走完每一個目標節點為止。 
4.2.5 路徑分析 
4.2.2節對線段編碼，將在這節被加以應用。依據路徑上線段的編碼，就可以快速地得
知此路徑有沒有遭遇通道寬度限制以及遭遇通道寬度限制位置。此分析分成兩個步驟檢查，
一個為障礙物對障礙物限制的檢查，另一個為障礙物對邊界限制的檢查。。 
4.2.5.1 障礙物對障礙物限制檢查 
要找尋是否通過障礙物對障礙物限制分兩個部分檢查。 
第一部分：直接利用路徑上的線段編碼找尋是不是有通過 X類別線段和 Y類別線段的
通道寬度限制。 
 X類別：若線段編碼在X類別的左右兩側的類別相同，表示此路徑有通過X類別線段，
需要記錄下此路徑有通過此通道寬度限制，若左右兩側的類別不同，表示此路徑沒有
通過 X類別線段，不需紀錄。 
 Y類別：與 X類別判斷方式相反，若線段編碼在 Y類別的左右兩側的類別不同，表示
此路徑有通過 Y類別線段，需要記錄下此路徑有通過此通道寬度限制，若左右兩側的
類別相同，表示此路徑沒有通過 Y類別線段，不需紀錄。 
第二部分：間接利用路徑上的線段編碼找尋是不是有通過障礙物對障礙物的通道寬度
限制，而這些通道寬度限制並沒有被記載在路徑上。 
4.2.5.2 障礙物對邊界限制檢查 
障礙物對邊界限制檢查，只需要檢查路徑上的線段編碼，根據它的類別，做以下的判
斷。 
 H類別：檢查在 H類別線段上的兩個頂點，它們連接的垂直障礙物對邊界限制並記錄。 
 V類別：檢查在 V類別線段上的兩個頂點，它們連接的水平障礙物對邊界限制並記錄。 
 X或 Y類別：檢查在此類別線段跨越多少障礙物對邊界限制並記錄。 
4.2.6 備用路徑 
在找到每一對起始節點與目標節點得最短路徑後，再找出其路徑上最擁擠的通道寬度
限制，為每一個對起始節點與每一個目標節點尋找一條備用路徑，避開最擁擠的通道寬度
限制。多尋找一條路徑的動作，可以使繞線的結果更好。 
4.2.6.1 避開障礙物對邊界限制的路徑 
最擁擠的通道寬度限制，為障礙物對邊界限制，只需要把此障礙物對邊界限制所連接
9 
如表 2所示，Area為導線面積，Runtime為執行時間，VR指有多少通道寬度限制通過
的流量大於它本身所能容納的最大寬度，而使電流密度大過於它的限制，會造成電子遷移
現象，最大電流密度(MCD, max current density)代表違反區域中最大的電流密度，會影響電
路故障前平均時間的長短，paths代表有流經流量的路徑數，reserved paths代表有流經流量
的備用路徑數，PR代表有流經流量的備用路徑數佔所有流經流量的路經數之比例。 
表 2所示，其中不考慮空間限制的繞線結果，雖然程式執行時間比較短，導線面積也
比較小，但是有違反區域存在，反觀本計畫解決了這些問題，僅付出了導線面積小幅增加
的代價；但以測試檔 IND2-obs、IND3-obs為例，這些例子不會有障礙物之間可行空間不足
的問題，導線面積為最佳化，其它測試檔的導線面積小幅增加是為了要解決違反區域存在
的問題，所必須付出的代價。 
表 2 實驗結果 
Circuit IND1 IND2 IND3 IND4 IND5 TEST RC5 RC6 RC7 RC8 RC9 
Our work 
w/o the space 
restriction 
consideration 
Area 5545 77720 16120 16016 18652 47 5320990 4131010 7002240 6766890 5609360 
Runtime (s) <1 <1 <1 <1 <1 <1 <1 <1 <1 <1 <1 
VR 2 0 0 5 11 6 2 24 24 55 56 
MCD 2 1 1 4 4 2 2 7 9 37 25 
Our work w/ 
the space 
restriction 
consideration 
 
Area 5563 77200 16120 16996 24598 49 5325470 4179080 7073740 6381280 5736700 
Runtime (s) <1 <1 <1 <1 <1 <1 <1 2.32 14.57 22.59 29.45 
VR 0 0 0 0 0 0 0 0 0 0 0 
MCD 1 1 1 1 1 1 1 1 1 1 1 
paths 9 9 21 27 40 6 99 97 212 228 239 
reserved paths 1 0 5 6 10 1 22 26 68 76 63 
PR(%) 11.1 0 23.8 22.2 25 16.7 22.2 33.6 32 33.3 26.4 
五、 成果 
1. C.-J. Chang, P.-J. Huang, T.-C. Chen, and C.-N. Jimmy Liu, ``ILP-Based Inter-Die Routing 
for 3D ICs," in Proceedings of ACM/IEEE Asia and South Pacific Design Automation 
Conference, pp. 330--335, Jan. 2011. 
2. T.-C. Chen, T.-H. Li, B.-T. Lai, and Y.-C. Tsai, ``Recent Research Development in Physical 
Design for Manufacturability," in Proceedings of IEEE International Midwest Symposium on 
Circuits and Systems, pp. Tp2E-3, Aug. 2011. 
3. T.-Y. Kuan, Y.-C. Chang, and T.-C. Chen, ``Micro-Bump Assignment for 3D ICs using Order 
Relation," to be published in ACM/IEEE Asia and South Pacific Design Automation 
Conference, Jan. 2012. 
4. T.-H. Li, W.-C. Chen, X.-T. Cai, and T.-C. Chen, ``Escape Routing of Differential Pairs 
Considering Length Matching," to be published in ACM/IEEE Asia and South Pacific Design 
 1 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                    日期： 100 年 2 月 1 日 
                                 
一、參加會議經過 
第十六屆亞洲及南太平洋設計自動化研討會於 2011 年 1 月 25 日至 1 月 28
日舉行，地點在日本橫濱的 Pacifico Yokohama (如圖一)。這次會議由 IEEE 
Circuits and Systems Society [2], ACM/SIGDA [3], , IEICE ESS (Institute of 
Electronics, Information and Communication Engineers, Engineering Sciences 
Society) [4], 及 IPSJ SIGSLDM (Information Processing Society of Japan, SIG 
System LSI Design Methodology) [5] 主辦。 
今年共有來自全球各大研究單位及業界的投稿 335篇，經過評審後只錄取 104
篇，錄取率僅有 31%。我們團隊的論文「ILP-Based Inter-Die Routing for 3D ICs」
計畫編號 NSC99－2221－E－008－106－ 
計畫名稱 結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統
--子計畫四：考量製程變異之類比積體電路佈局自動化技術(I) 
出國人員
姓名 
陳泰蓁 
服務機構
及職稱 
國立中央大學電機工程學系 
助理教授 
會議時間 
2011 年 1 月 25 日至 
2011 年 1 月 28 日 
會議地點 日本橫濱 
會議名稱 
(中文) 第十六屆亞洲及南太平洋設計自動研討會 
(英文) 16th Asia and South Pacific Design Automation Conference 
發表論文
題目 
(中文) 基於整數線性規劃之三維積體電路晶粒間繞線 
(英文) ILP-Based Inter-Die Routing for 3D ICs 
 3 
四、建議 
學術交流對於研究人員是很重要的一件事情，平時我們可以藉由期刊或研討
會論文集瞭解世界各地頂尖研究人員的研究成果。但是，藉由參加研討會及展覽，
可以面對面地與各國頂尖研究人員以及業界先進直接討論，在討論的過程中，往
往可以引起許多的啟發。國際的學術研討會更是如此，平常不易會面的各國相關
研究人員，因為參與研討會的關係而共聚一堂，相互切磋。因此，建議研究人員
應該多多參與國際性的學術研討會並發表論文，以提升我國之國際學術地位，亦
應多鼓勵學生參與，以培養國際觀。 
 
五、攜回資料名稱及內容 
1. CD-ROM for the 2011 ACM/IEEE Asia and South Pacific Design Automation 
Conference. 
2. Call-for-papers for the 2012 ACM/IEEE Asia and South Pacific Design 
Automation Conference. 
3. Call-for-designs for the 2012 ACM/IEEE Asia and South Pacific Design 
Automation Conference. 
 
六、參考資料 
1. ASPDAC-2011 大會網頁，http://www.aspdac.com/aspdac2011/index.html。 
2. IEEE Circuits and Systems Society 網頁，http://www.ieee-cas.org/。 
3. ACM/SIGDA 網頁，http://www.sigda.org/。 
4. IEICE ESS 網頁，http://www.ieice.org/ess/ESS/。 
5. IPSJ SIG-SLDM 網頁，http://www.ipsj.or.jp/sig/sldm/english/。 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳泰蓁 計畫編號：99-2221-E-008-106- 
計畫名稱：結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統--子計畫四：考量製
程變異之類比積體電路佈局自動化技術(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 7 7 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 4 4 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
