TimeQuest Timing Analyzer report for pratica1
Fri Apr 06 17:50:58 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[6]'
 12. Slow Model Hold: 'SW[6]'
 13. Slow Model Minimum Pulse Width: 'SW[6]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[6]'
 26. Fast Model Hold: 'SW[6]'
 27. Fast Model Minimum Pulse Width: 'SW[6]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; pratica1                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; SW[6]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[6] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.69 MHz ; 74.69 MHz       ; SW[6]      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; SW[6] ; -12.389 ; -1141.031     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -195.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[6]'                                                                                                                     ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -12.389 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.420     ;
; -12.358 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.389     ;
; -12.337 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.368     ;
; -12.335 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.373     ;
; -12.335 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.373     ;
; -12.335 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.373     ;
; -12.304 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.342     ;
; -12.304 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.342     ;
; -12.304 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.342     ;
; -12.283 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.321     ;
; -12.283 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.321     ;
; -12.283 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.321     ;
; -12.272 ; memory:memory|currentAddress[1] ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.306     ;
; -12.272 ; memory:memory|currentAddress[1] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.306     ;
; -12.262 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.290     ;
; -12.261 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.289     ;
; -12.260 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.288     ;
; -12.258 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.303     ;
; -12.258 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.303     ;
; -12.258 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.289     ;
; -12.254 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.299     ;
; -12.241 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 13.270     ;
; -12.241 ; memory:memory|currentAddress[0] ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.275     ;
; -12.241 ; memory:memory|currentAddress[0] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.275     ;
; -12.231 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.259     ;
; -12.230 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.258     ;
; -12.229 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.257     ;
; -12.227 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.272     ;
; -12.227 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.272     ;
; -12.227 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.258     ;
; -12.224 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.255     ;
; -12.223 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.268     ;
; -12.222 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.253     ;
; -12.220 ; memory:memory|currentAddress[3] ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.254     ;
; -12.220 ; memory:memory|currentAddress[3] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.254     ;
; -12.213 ; memory:memory|currentWren       ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.244     ;
; -12.210 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.238     ;
; -12.210 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 13.239     ;
; -12.209 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.237     ;
; -12.208 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 13.236     ;
; -12.206 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.251     ;
; -12.206 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.251     ;
; -12.206 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.237     ;
; -12.202 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 13.247     ;
; -12.200 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 13.229     ;
; -12.200 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.231     ;
; -12.193 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.224     ;
; -12.191 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.222     ;
; -12.189 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 13.218     ;
; -12.188 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.226     ;
; -12.184 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 13.216     ;
; -12.176 ; memory:memory|outputValid       ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 13.208     ;
; -12.172 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.203     ;
; -12.170 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.201     ;
; -12.169 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 13.198     ;
; -12.160 ; memory:memory|currentAddress[1] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 13.171     ;
; -12.159 ; memory:memory|currentWren       ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.197     ;
; -12.159 ; memory:memory|currentWren       ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.197     ;
; -12.159 ; memory:memory|currentWren       ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.197     ;
; -12.157 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.195     ;
; -12.155 ; memory:memory|currentAddress[1] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 13.166     ;
; -12.153 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 13.185     ;
; -12.148 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 13.177     ;
; -12.147 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.162     ;
; -12.147 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.162     ;
; -12.147 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.162     ;
; -12.147 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.162     ;
; -12.147 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.162     ;
; -12.146 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.184     ;
; -12.146 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.184     ;
; -12.146 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.184     ;
; -12.136 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 13.174     ;
; -12.132 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 13.164     ;
; -12.129 ; memory:memory|currentAddress[0] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 13.140     ;
; -12.124 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 13.156     ;
; -12.124 ; memory:memory|currentAddress[0] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 13.135     ;
; -12.122 ; memory:memory|outputValid       ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 13.161     ;
; -12.122 ; memory:memory|outputValid       ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 13.161     ;
; -12.122 ; memory:memory|outputValid       ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 13.161     ;
; -12.116 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.131     ;
; -12.116 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.131     ;
; -12.116 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.131     ;
; -12.116 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.131     ;
; -12.116 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.131     ;
; -12.110 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.141     ;
; -12.108 ; memory:memory|currentAddress[3] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 13.119     ;
; -12.103 ; memory:memory|currentAddress[3] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 13.114     ;
; -12.099 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 13.130     ;
; -12.098 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 13.131     ;
; -12.096 ; memory:memory|currentWren       ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.130     ;
; -12.096 ; memory:memory|currentWren       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 13.130     ;
; -12.095 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 13.131     ;
; -12.095 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 13.131     ;
; -12.095 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 13.131     ;
; -12.095 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.110     ;
; -12.095 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.110     ;
; -12.095 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.110     ;
; -12.095 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.110     ;
; -12.095 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.021     ; 13.110     ;
; -12.093 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 13.125     ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[6]'                                                                                                                                                                                                                ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; memory:memory|currentAddress[1] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|writeAddress[0]   ; memory:memory|writeAddress[0]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|memCount[0]       ; memory:memory|memCount[0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|memCount[1]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[2][16]      ; memory:memory|cache[2][16]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|writeAddress[1]   ; memory:memory|writeAddress[1]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[3][8]       ; memory:memory|cache[3][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[1][9]       ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[7]    ; memory:memory|currentData[7]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[6]    ; memory:memory|currentData[6]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[5]    ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[4]    ; memory:memory|currentData[4]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[3]    ; memory:memory|currentData[3]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[2]    ; memory:memory|currentData[2]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[1]    ; memory:memory|currentData[1]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[0]    ; memory:memory|currentData[0]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[1][0]       ; memory:memory|cache[1][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.893 ; memory:memory|memData[1]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 1.187      ;
; 1.039 ; memory:memory|memCount[0]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.305      ;
; 1.064 ; memory:memory|cache[1][15]      ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.330      ;
; 1.080 ; memory:memory|currentData[1]    ; memory:memory|cache[2][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.346      ;
; 1.101 ; memory:memory|currentData[6]    ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.367      ;
; 1.115 ; memory:memory|memData[7]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.407      ;
; 1.116 ; memory:memory|memData[4]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.408      ;
; 1.116 ; memory:memory|currentData[2]    ; memory:memory|cache[0][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.015      ; 1.397      ;
; 1.123 ; memory:memory|memData[5]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.415      ;
; 1.123 ; memory:memory|memData[3]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.415      ;
; 1.124 ; memory:memory|memData[0]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.416      ;
; 1.150 ; memory:memory|memAddress[0]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; 0.057      ; 1.441      ;
; 1.154 ; memory:memory|memAddress[4]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ; SW[6]        ; SW[6]       ; 0.000        ; 0.057      ; 1.445      ;
; 1.154 ; memory:memory|memAddress[1]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[6]        ; SW[6]       ; 0.000        ; 0.057      ; 1.445      ;
; 1.174 ; memory:memory|memAddress[2]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[6]        ; SW[6]       ; 0.000        ; 0.057      ; 1.465      ;
; 1.178 ; memory:memory|cache[2][15]      ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; memory:memory|memData[2]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.476      ;
; 1.193 ; memory:memory|cache[0][15]      ; memory:memory|cache[0][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.459      ;
; 1.200 ; memory:memory|cache[1][7]       ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.466      ;
; 1.207 ; memory:memory|cache[3][7]       ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.473      ;
; 1.209 ; memory:memory|cache[0][4]       ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.475      ;
; 1.226 ; memory:memory|currentData[4]    ; memory:memory|outputData[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 1.495      ;
; 1.235 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][11]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.501      ;
; 1.249 ; memory:memory|memAddress[3]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[6]        ; SW[6]       ; 0.000        ; 0.057      ; 1.540      ;
; 1.291 ; memory:memory|currentData[5]    ; memory:memory|outputData[5]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.554      ;
; 1.298 ; memory:memory|currentData[7]    ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.564      ;
; 1.331 ; memory:memory|writeAddress[1]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.597      ;
; 1.335 ; memory:memory|cache[0][2]       ; memory:memory|cache[0][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.601      ;
; 1.349 ; memory:memory|cache[3][8]       ; memory:memory|memAddress[0]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 1.614      ;
; 1.364 ; memory:memory|cache[0][0]       ; memory:memory|cache[0][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.630      ;
; 1.371 ; memory:memory|cache[2][4]       ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.637      ;
; 1.376 ; memory:memory|cache[2][7]       ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.642      ;
; 1.381 ; memory:memory|writeAddress[1]   ; memory:memory|cache[0][13]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.644      ;
; 1.384 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.650      ;
; 1.391 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.657      ;
; 1.398 ; memory:memory|memData[6]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 1.692      ;
; 1.416 ; memory:memory|cache[3][15]      ; memory:memory|cache[3][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.682      ;
; 1.423 ; memory:memory|writeAddress[1]   ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.687      ;
; 1.481 ; memory:memory|cache[3][4]       ; memory:memory|cache[3][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.747      ;
; 1.483 ; memory:memory|currentData[4]    ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 1.748      ;
; 1.485 ; memory:memory|cache[2][2]       ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.751      ;
; 1.486 ; memory:memory|outputValid       ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 1.753      ;
; 1.493 ; memory:memory|currentData[3]    ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 1.765      ;
; 1.495 ; memory:memory|currentData[5]    ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 1.754      ;
; 1.495 ; memory:memory|currentData[3]    ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.763      ;
; 1.495 ; memory:memory|currentData[1]    ; memory:memory|cache[0][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.015      ; 1.776      ;
; 1.498 ; memory:memory|writeAddress[0]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.764      ;
; 1.502 ; memory:memory|cache[3][5]       ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.768      ;
; 1.505 ; memory:memory|cache[2][6]       ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.771      ;
; 1.510 ; memory:memory|currentAddress[4] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.776      ;
; 1.512 ; memory:memory|currentData[7]    ; memory:memory|cache[0][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.016      ; 1.794      ;
; 1.517 ; memory:memory|cache[0][5]       ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.783      ;
; 1.518 ; memory:memory|cache[0][6]       ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.784      ;
; 1.522 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.790      ;
; 1.523 ; memory:memory|currentWren       ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.789      ;
; 1.525 ; memory:memory|cache[1][5]       ; memory:memory|cache[1][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.791      ;
; 1.527 ; memory:memory|currentData[1]    ; memory:memory|outputData[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.795      ;
; 1.533 ; memory:memory|currentData[6]    ; memory:memory|cache[1][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 1.800      ;
; 1.555 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.020     ; 1.801      ;
; 1.557 ; memory:memory|writeAddress[0]   ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.821      ;
; 1.560 ; memory:memory|cache[3][10]      ; memory:memory|memAddress[2]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 1.825      ;
; 1.564 ; memory:memory|writeAddress[0]   ; memory:memory|cache[0][13]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.827      ;
; 1.565 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.021     ; 1.810      ;
; 1.568 ; memory:memory|currentData[5]    ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.831      ;
; 1.647 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.913      ;
; 1.650 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.913      ;
; 1.651 ; memory:memory|currentAddress[2] ; memory:memory|cache[1][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.914      ;
; 1.657 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.923      ;
; 1.657 ; memory:memory|currentWren       ; memory:memory|outputData[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.921      ;
; 1.660 ; memory:memory|currentWren       ; memory:memory|outputData[6]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.924      ;
; 1.668 ; memory:memory|currentAddress[0] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.934      ;
; 1.684 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.004      ; 1.954      ;
; 1.704 ; memory:memory|cache[2][5]       ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.970      ;
; 1.735 ; memory:memory|currentData[7]    ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 2.004      ;
; 1.743 ; memory:memory|cache[3][9]       ; memory:memory|memAddress[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 2.008      ;
; 1.767 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 2.035      ;
; 1.771 ; memory:memory|cache[2][7]       ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 2.038      ;
; 1.779 ; memory:memory|currentData[0]    ; memory:memory|cache[0][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.016      ; 2.061      ;
; 1.781 ; memory:memory|cache[3][11]      ; memory:memory|memAddress[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 2.046      ;
; 1.784 ; memory:memory|cache[3][12]      ; memory:memory|memAddress[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 2.049      ;
; 1.785 ; memory:memory|currentData[4]    ; memory:memory|cache[1][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 2.053      ;
; 1.793 ; memory:memory|currentData[4]    ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.016      ; 2.075      ;
; 1.794 ; memory:memory|currentData[6]    ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.017      ; 2.077      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][5]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 13.308 ; 13.308 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 13.213 ; 13.213 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 12.691 ; 12.691 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 12.951 ; 12.951 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 13.106 ; 13.106 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 13.308 ; 13.308 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 13.217 ; 13.217 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 2.262  ; 2.262  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 1.594  ; 1.594  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 2.024  ; 2.024  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 6.433  ; 6.433  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 6.539  ; 6.539  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 7.026  ; 7.026  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 6.470  ; 6.470  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 6.251  ; 6.251  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.673  ; 0.673  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -1.523 ; -1.523 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -0.147 ; -0.147 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -1.081 ; -1.081 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.996 ; -0.996 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -1.600 ; -1.600 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.852 ; -0.852 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.614  ; 0.614  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.393  ; 0.393  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.673  ; 0.673  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -3.945 ; -3.945 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -4.230 ; -4.230 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -4.289 ; -4.289 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -4.345 ; -4.345 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -4.103 ; -4.103 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 9.527  ; 9.527  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 8.968  ; 8.968  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 9.252  ; 9.252  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 9.182  ; 9.182  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 8.559  ; 8.559  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 9.019  ; 9.019  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 9.527  ; 9.527  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 9.525  ; 9.525  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 10.855 ; 10.855 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 10.855 ; 10.855 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 10.853 ; 10.853 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 10.460 ; 10.460 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.416 ; 10.416 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 10.468 ; 10.468 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 10.705 ; 10.705 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 10.664 ; 10.664 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 8.729  ; 8.729  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 8.729  ; 8.729  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 8.306 ; 8.306 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 8.737 ; 8.737 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 8.992 ; 8.992 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 8.912 ; 8.912 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 8.306 ; 8.306 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 8.754 ; 8.754 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 9.274 ; 9.274 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 9.272 ; 9.272 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 9.107 ; 9.107 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 9.548 ; 9.548 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 9.548 ; 9.548 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 9.152 ; 9.152 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 9.107 ; 9.107 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 9.168 ; 9.168 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 9.399 ; 9.399 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 9.357 ; 9.357 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 8.729 ; 8.729 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 8.729 ; 8.729 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[0]      ; HEX6[1]     ; 7.039 ; 7.039 ; 7.039 ; 7.039 ;
; SW[0]      ; HEX6[2]     ;       ; 6.998 ; 6.998 ;       ;
; SW[0]      ; HEX6[3]     ; 7.584 ; 7.584 ; 7.584 ; 7.584 ;
; SW[0]      ; HEX6[4]     ; 7.574 ;       ;       ; 7.574 ;
; SW[0]      ; HEX6[5]     ; 7.555 ;       ;       ; 7.555 ;
; SW[0]      ; HEX6[6]     ; 7.570 ; 7.570 ; 7.570 ; 7.570 ;
; SW[1]      ; HEX6[0]     ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; SW[1]      ; HEX6[1]     ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; SW[1]      ; HEX6[2]     ; 6.975 ;       ;       ; 6.975 ;
; SW[1]      ; HEX6[3]     ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; SW[1]      ; HEX6[4]     ;       ; 7.518 ; 7.518 ;       ;
; SW[1]      ; HEX6[5]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[1]      ; HEX6[6]     ; 7.512 ; 7.512 ; 7.512 ; 7.512 ;
; SW[2]      ; HEX6[0]     ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; SW[2]      ; HEX6[1]     ; 6.738 ;       ;       ; 6.738 ;
; SW[2]      ; HEX6[2]     ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; SW[2]      ; HEX6[3]     ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; SW[2]      ; HEX6[4]     ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; SW[2]      ; HEX6[5]     ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; SW[2]      ; HEX6[6]     ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; SW[3]      ; HEX6[0]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; SW[3]      ; HEX6[1]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; SW[3]      ; HEX6[2]     ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; SW[3]      ; HEX6[3]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[3]      ; HEX6[4]     ;       ; 7.151 ; 7.151 ;       ;
; SW[3]      ; HEX6[5]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX6[6]     ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.091 ;       ;       ; 6.091 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.088 ; 5.088 ; 5.088 ; 5.088 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.110 ;       ;       ; 5.110 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.960 ; 4.960 ; 4.960 ; 4.960 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.978 ; 4.978 ; 4.978 ; 4.978 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.266 ; 5.266 ; 5.266 ; 5.266 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.215 ; 9.215 ; 9.215 ; 9.215 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.264 ; 9.264 ; 9.264 ; 9.264 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; SW[14]     ; HEX5[1]     ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; SW[14]     ; HEX5[2]     ;       ; 8.888 ; 8.888 ;       ;
; SW[14]     ; HEX5[3]     ; 8.967 ; 8.967 ; 8.967 ; 8.967 ;
; SW[14]     ; HEX5[4]     ; 8.937 ;       ;       ; 8.937 ;
; SW[14]     ; HEX5[5]     ; 8.948 ;       ;       ; 8.948 ;
; SW[14]     ; HEX5[6]     ; 9.106 ; 9.106 ; 9.106 ; 9.106 ;
; SW[15]     ; HEX5[0]     ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; SW[15]     ; HEX5[1]     ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SW[15]     ; HEX5[2]     ; 9.143 ;       ;       ; 9.143 ;
; SW[15]     ; HEX5[3]     ; 9.261 ; 9.261 ; 9.261 ; 9.261 ;
; SW[15]     ; HEX5[4]     ;       ; 9.208 ; 9.208 ;       ;
; SW[15]     ; HEX5[5]     ; 9.244 ; 9.244 ; 9.244 ; 9.244 ;
; SW[15]     ; HEX5[6]     ; 9.407 ; 9.407 ; 9.407 ; 9.407 ;
; SW[16]     ; HEX5[0]     ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SW[16]     ; HEX5[1]     ; 9.044 ;       ;       ; 9.044 ;
; SW[16]     ; HEX5[2]     ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; SW[16]     ; HEX5[3]     ; 9.091 ; 9.091 ; 9.091 ; 9.091 ;
; SW[16]     ; HEX5[4]     ; 9.057 ; 9.057 ; 9.057 ; 9.057 ;
; SW[16]     ; HEX5[5]     ; 9.069 ; 9.069 ; 9.069 ; 9.069 ;
; SW[16]     ; HEX5[6]     ; 9.237 ; 9.237 ; 9.237 ; 9.237 ;
; SW[17]     ; HEX5[0]     ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; SW[17]     ; HEX5[1]     ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; SW[17]     ; HEX5[2]     ; 9.199 ; 9.199 ; 9.199 ; 9.199 ;
; SW[17]     ; HEX5[3]     ; 9.233 ; 9.233 ; 9.233 ; 9.233 ;
; SW[17]     ; HEX5[4]     ;       ; 9.165 ; 9.165 ;       ;
; SW[17]     ; HEX5[5]     ; 9.181 ; 9.181 ; 9.181 ; 9.181 ;
; SW[17]     ; HEX5[6]     ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[0]      ; HEX6[1]     ; 7.039 ; 7.039 ; 7.039 ; 7.039 ;
; SW[0]      ; HEX6[2]     ;       ; 6.998 ; 6.998 ;       ;
; SW[0]      ; HEX6[3]     ; 7.584 ; 7.584 ; 7.584 ; 7.584 ;
; SW[0]      ; HEX6[4]     ; 7.574 ;       ;       ; 7.574 ;
; SW[0]      ; HEX6[5]     ; 7.555 ;       ;       ; 7.555 ;
; SW[0]      ; HEX6[6]     ; 7.570 ; 7.570 ; 7.570 ; 7.570 ;
; SW[1]      ; HEX6[0]     ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; SW[1]      ; HEX6[1]     ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; SW[1]      ; HEX6[2]     ; 6.975 ;       ;       ; 6.975 ;
; SW[1]      ; HEX6[3]     ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; SW[1]      ; HEX6[4]     ;       ; 7.518 ; 7.518 ;       ;
; SW[1]      ; HEX6[5]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[1]      ; HEX6[6]     ; 7.512 ; 7.512 ; 7.512 ; 7.512 ;
; SW[2]      ; HEX6[0]     ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; SW[2]      ; HEX6[1]     ; 6.738 ;       ;       ; 6.738 ;
; SW[2]      ; HEX6[2]     ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; SW[2]      ; HEX6[3]     ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; SW[2]      ; HEX6[4]     ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; SW[2]      ; HEX6[5]     ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; SW[2]      ; HEX6[6]     ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; SW[3]      ; HEX6[0]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; SW[3]      ; HEX6[1]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; SW[3]      ; HEX6[2]     ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; SW[3]      ; HEX6[3]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[3]      ; HEX6[4]     ;       ; 7.151 ; 7.151 ;       ;
; SW[3]      ; HEX6[5]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX6[6]     ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.091 ;       ;       ; 6.091 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.088 ; 5.088 ; 5.088 ; 5.088 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.110 ;       ;       ; 5.110 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.960 ; 4.960 ; 4.960 ; 4.960 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.978 ; 4.978 ; 4.978 ; 4.978 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.266 ; 5.266 ; 5.266 ; 5.266 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.215 ; 9.215 ; 9.215 ; 9.215 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.264 ; 9.264 ; 9.264 ; 9.264 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; SW[14]     ; HEX5[1]     ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; SW[14]     ; HEX5[2]     ;       ; 8.888 ; 8.888 ;       ;
; SW[14]     ; HEX5[3]     ; 8.967 ; 8.967 ; 8.967 ; 8.967 ;
; SW[14]     ; HEX5[4]     ; 8.937 ;       ;       ; 8.937 ;
; SW[14]     ; HEX5[5]     ; 8.948 ;       ;       ; 8.948 ;
; SW[14]     ; HEX5[6]     ; 9.106 ; 9.106 ; 9.106 ; 9.106 ;
; SW[15]     ; HEX5[0]     ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; SW[15]     ; HEX5[1]     ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SW[15]     ; HEX5[2]     ; 9.143 ;       ;       ; 9.143 ;
; SW[15]     ; HEX5[3]     ; 9.261 ; 9.261 ; 9.261 ; 9.261 ;
; SW[15]     ; HEX5[4]     ;       ; 9.208 ; 9.208 ;       ;
; SW[15]     ; HEX5[5]     ; 9.244 ; 9.244 ; 9.244 ; 9.244 ;
; SW[15]     ; HEX5[6]     ; 9.407 ; 9.407 ; 9.407 ; 9.407 ;
; SW[16]     ; HEX5[0]     ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SW[16]     ; HEX5[1]     ; 9.044 ;       ;       ; 9.044 ;
; SW[16]     ; HEX5[2]     ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; SW[16]     ; HEX5[3]     ; 9.091 ; 9.091 ; 9.091 ; 9.091 ;
; SW[16]     ; HEX5[4]     ; 9.057 ; 9.057 ; 9.057 ; 9.057 ;
; SW[16]     ; HEX5[5]     ; 9.069 ; 9.069 ; 9.069 ; 9.069 ;
; SW[16]     ; HEX5[6]     ; 9.237 ; 9.237 ; 9.237 ; 9.237 ;
; SW[17]     ; HEX5[0]     ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; SW[17]     ; HEX5[1]     ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; SW[17]     ; HEX5[2]     ; 9.199 ; 9.199 ; 9.199 ; 9.199 ;
; SW[17]     ; HEX5[3]     ; 9.233 ; 9.233 ; 9.233 ; 9.233 ;
; SW[17]     ; HEX5[4]     ;       ; 9.165 ; 9.165 ;       ;
; SW[17]     ; HEX5[5]     ; 9.181 ; 9.181 ; 9.181 ; 9.181 ;
; SW[17]     ; HEX5[6]     ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[6] ; -4.870 ; -439.404      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -195.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[6]'                                                                                                                    ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.870 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.897      ;
; -4.863 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.890      ;
; -4.837 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.870      ;
; -4.837 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.870      ;
; -4.837 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.870      ;
; -4.836 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.863      ;
; -4.830 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.863      ;
; -4.830 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.863      ;
; -4.830 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.863      ;
; -4.829 ; memory:memory|currentWren       ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.856      ;
; -4.803 ; memory:memory|currentAddress[1] ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.833      ;
; -4.803 ; memory:memory|currentAddress[1] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.833      ;
; -4.803 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.836      ;
; -4.803 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.836      ;
; -4.803 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.836      ;
; -4.796 ; memory:memory|currentWren       ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.829      ;
; -4.796 ; memory:memory|currentWren       ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.829      ;
; -4.796 ; memory:memory|currentWren       ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.829      ;
; -4.796 ; memory:memory|currentAddress[0] ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.826      ;
; -4.796 ; memory:memory|currentAddress[0] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.826      ;
; -4.792 ; memory:memory|outputValid       ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 5.821      ;
; -4.783 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.810      ;
; -4.778 ; memory:memory|currentAddress[1] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.786      ;
; -4.775 ; memory:memory|currentAddress[1] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.783      ;
; -4.772 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.799      ;
; -4.772 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.799      ;
; -4.771 ; memory:memory|currentAddress[0] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.779      ;
; -4.769 ; memory:memory|currentAddress[3] ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.799      ;
; -4.769 ; memory:memory|currentAddress[3] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.799      ;
; -4.768 ; memory:memory|currentAddress[0] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.776      ;
; -4.767 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.779      ;
; -4.767 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.779      ;
; -4.767 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.779      ;
; -4.767 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.779      ;
; -4.767 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.779      ;
; -4.765 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.792      ;
; -4.765 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.792      ;
; -4.762 ; memory:memory|currentWren       ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.792      ;
; -4.762 ; memory:memory|currentWren       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 5.792      ;
; -4.760 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.772      ;
; -4.760 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.772      ;
; -4.760 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.772      ;
; -4.760 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.772      ;
; -4.760 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.772      ;
; -4.759 ; memory:memory|outputValid       ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 5.794      ;
; -4.759 ; memory:memory|outputValid       ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 5.794      ;
; -4.759 ; memory:memory|outputValid       ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 5.794      ;
; -4.750 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.783      ;
; -4.750 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.783      ;
; -4.750 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 5.783      ;
; -4.744 ; memory:memory|currentAddress[3] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.752      ;
; -4.741 ; memory:memory|currentAddress[3] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.749      ;
; -4.739 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 5.764      ;
; -4.739 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 5.764      ;
; -4.738 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.765      ;
; -4.738 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.765      ;
; -4.738 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.765      ;
; -4.737 ; memory:memory|currentWren       ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.745      ;
; -4.736 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 5.776      ;
; -4.736 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 5.776      ;
; -4.736 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 5.776      ;
; -4.734 ; memory:memory|currentWren       ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.024     ; 5.742      ;
; -4.733 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.745      ;
; -4.733 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.745      ;
; -4.733 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.745      ;
; -4.733 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.745      ;
; -4.733 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.745      ;
; -4.732 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 5.761      ;
; -4.732 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 5.757      ;
; -4.732 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 5.757      ;
; -4.731 ; memory:memory|currentWren       ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.758      ;
; -4.731 ; memory:memory|currentWren       ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 5.758      ;
; -4.730 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.762      ;
; -4.730 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.762      ;
; -4.730 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.762      ;
; -4.730 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 5.753      ;
; -4.729 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 5.752      ;
; -4.729 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 5.752      ;
; -4.729 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 5.769      ;
; -4.729 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 5.769      ;
; -4.729 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 5.769      ;
; -4.726 ; memory:memory|currentWren       ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.738      ;
; -4.726 ; memory:memory|currentWren       ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.738      ;
; -4.726 ; memory:memory|currentWren       ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.738      ;
; -4.726 ; memory:memory|currentWren       ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.738      ;
; -4.726 ; memory:memory|currentWren       ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 5.738      ;
; -4.725 ; memory:memory|outputValid       ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.757      ;
; -4.725 ; memory:memory|outputValid       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.757      ;
; -4.725 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 5.754      ;
; -4.723 ; memory:memory|currentAddress[1] ; memory:memory|outputData[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 5.751      ;
; -4.723 ; memory:memory|currentAddress[1] ; memory:memory|outputData[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 5.751      ;
; -4.723 ; memory:memory|currentAddress[1] ; memory:memory|outputData[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 5.751      ;
; -4.723 ; memory:memory|currentAddress[1] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 5.751      ;
; -4.723 ; memory:memory|currentAddress[1] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 5.751      ;
; -4.723 ; memory:memory|currentAddress[1] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 5.751      ;
; -4.723 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.755      ;
; -4.723 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.755      ;
; -4.723 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 5.755      ;
; -4.723 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 5.746      ;
; -4.722 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 5.745      ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[6]'                                                                                                                                                                                                                ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; memory:memory|currentAddress[1] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|writeAddress[0]   ; memory:memory|writeAddress[0]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|memCount[0]       ; memory:memory|memCount[0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|memCount[1]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[2][16]      ; memory:memory|cache[2][16]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|writeAddress[1]   ; memory:memory|writeAddress[1]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[3][8]       ; memory:memory|cache[3][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[1][9]       ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[7]    ; memory:memory|currentData[7]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[6]    ; memory:memory|currentData[6]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[5]    ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[4]    ; memory:memory|currentData[4]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[3]    ; memory:memory|currentData[3]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[2]    ; memory:memory|currentData[2]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[1]    ; memory:memory|currentData[1]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[0]    ; memory:memory|currentData[0]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[1][0]       ; memory:memory|cache[1][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.371 ; memory:memory|memData[1]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[6]        ; SW[6]       ; 0.000        ; 0.070      ; 0.579      ;
; 0.463 ; memory:memory|cache[1][15]      ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; memory:memory|memCount[0]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.617      ;
; 0.468 ; memory:memory|memData[7]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[6]        ; SW[6]       ; 0.000        ; 0.068      ; 0.674      ;
; 0.469 ; memory:memory|memData[4]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[6]        ; SW[6]       ; 0.000        ; 0.068      ; 0.675      ;
; 0.471 ; memory:memory|memData[0]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[6]        ; SW[6]       ; 0.000        ; 0.068      ; 0.677      ;
; 0.472 ; memory:memory|memData[5]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[6]        ; SW[6]       ; 0.000        ; 0.068      ; 0.678      ;
; 0.472 ; memory:memory|memData[3]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[6]        ; SW[6]       ; 0.000        ; 0.068      ; 0.678      ;
; 0.497 ; memory:memory|memAddress[0]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 0.702      ;
; 0.501 ; memory:memory|memAddress[1]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 0.706      ;
; 0.502 ; memory:memory|memAddress[4]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 0.707      ;
; 0.509 ; memory:memory|currentData[1]    ; memory:memory|cache[2][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; memory:memory|currentData[2]    ; memory:memory|cache[0][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.016      ; 0.678      ;
; 0.511 ; memory:memory|memData[2]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[6]        ; SW[6]       ; 0.000        ; 0.068      ; 0.717      ;
; 0.511 ; memory:memory|memAddress[2]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 0.716      ;
; 0.511 ; memory:memory|currentData[6]    ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.663      ;
; 0.519 ; memory:memory|cache[0][4]       ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.671      ;
; 0.525 ; memory:memory|cache[1][7]       ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; memory:memory|cache[0][15]      ; memory:memory|cache[0][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; memory:memory|cache[3][7]       ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.680      ;
; 0.548 ; memory:memory|cache[2][15]      ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.700      ;
; 0.562 ; memory:memory|memAddress[3]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 0.767      ;
; 0.565 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][11]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.717      ;
; 0.577 ; memory:memory|currentData[4]    ; memory:memory|outputData[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.732      ;
; 0.578 ; memory:memory|cache[0][2]       ; memory:memory|cache[0][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.730      ;
; 0.588 ; memory:memory|cache[2][4]       ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; memory:memory|cache[0][0]       ; memory:memory|cache[0][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; memory:memory|cache[2][7]       ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; memory:memory|memData[6]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[6]        ; SW[6]       ; 0.000        ; 0.070      ; 0.802      ;
; 0.601 ; memory:memory|currentData[7]    ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; memory:memory|currentData[5]    ; memory:memory|outputData[5]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.756      ;
; 0.612 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; memory:memory|writeAddress[1]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; memory:memory|cache[3][8]       ; memory:memory|memAddress[0]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.770      ;
; 0.626 ; memory:memory|cache[3][15]      ; memory:memory|cache[3][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.778      ;
; 0.641 ; memory:memory|writeAddress[1]   ; memory:memory|cache[0][13]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 0.790      ;
; 0.646 ; memory:memory|cache[3][4]       ; memory:memory|cache[3][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.798      ;
; 0.649 ; memory:memory|cache[2][6]       ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.801      ;
; 0.652 ; memory:memory|writeAddress[1]   ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.803      ;
; 0.652 ; memory:memory|cache[3][5]       ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; memory:memory|cache[2][2]       ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.805      ;
; 0.657 ; memory:memory|currentAddress[4] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; memory:memory|cache[0][6]       ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.813      ;
; 0.661 ; memory:memory|cache[0][5]       ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; memory:memory|cache[1][5]       ; memory:memory|cache[1][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.814      ;
; 0.666 ; memory:memory|outputValid       ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.820      ;
; 0.672 ; memory:memory|writeAddress[0]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.824      ;
; 0.677 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.829      ;
; 0.679 ; memory:memory|currentData[1]    ; memory:memory|cache[0][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.016      ; 0.847      ;
; 0.685 ; memory:memory|currentData[4]    ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.835      ;
; 0.689 ; memory:memory|currentData[3]    ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.843      ;
; 0.691 ; memory:memory|currentData[3]    ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.005      ; 0.848      ;
; 0.695 ; memory:memory|currentData[7]    ; memory:memory|cache[0][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.015      ; 0.862      ;
; 0.699 ; memory:memory|currentData[5]    ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 0.844      ;
; 0.701 ; memory:memory|currentData[6]    ; memory:memory|cache[1][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.855      ;
; 0.703 ; memory:memory|currentWren       ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.855      ;
; 0.707 ; memory:memory|cache[3][10]      ; memory:memory|memAddress[2]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.858      ;
; 0.707 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.860      ;
; 0.708 ; memory:memory|writeAddress[0]   ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.859      ;
; 0.710 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.862      ;
; 0.712 ; memory:memory|currentData[1]    ; memory:memory|outputData[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.867      ;
; 0.727 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 0.876      ;
; 0.727 ; memory:memory|currentData[5]    ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.877      ;
; 0.728 ; memory:memory|currentAddress[2] ; memory:memory|cache[1][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 0.877      ;
; 0.737 ; memory:memory|currentAddress[0] ; memory:memory|currentAddress[1]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; memory:memory|currentWren       ; memory:memory|outputData[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.888      ;
; 0.740 ; memory:memory|writeAddress[0]   ; memory:memory|cache[0][13]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 0.889      ;
; 0.741 ; memory:memory|currentAddress[1] ; memory:memory|cache[3][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.019     ; 0.874      ;
; 0.742 ; memory:memory|currentWren       ; memory:memory|outputData[6]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.892      ;
; 0.742 ; memory:memory|cache[2][5]       ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.894      ;
; 0.749 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.020     ; 0.881      ;
; 0.753 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.905      ;
; 0.791 ; memory:memory|cache[3][6]       ; memory:memory|cache[3][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.943      ;
; 0.794 ; memory:memory|cache[3][9]       ; memory:memory|memAddress[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.945      ;
; 0.800 ; memory:memory|currentData[7]    ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.955      ;
; 0.801 ; memory:memory|currentAddress[2] ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.951      ;
; 0.803 ; memory:memory|cache[2][7]       ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.956      ;
; 0.807 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.960      ;
; 0.807 ; memory:memory|cache[3][11]      ; memory:memory|memAddress[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.958      ;
; 0.808 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.963      ;
; 0.809 ; memory:memory|cache[3][12]      ; memory:memory|memAddress[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.960      ;
; 0.814 ; memory:memory|currentData[0]    ; memory:memory|cache[0][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.016      ; 0.982      ;
; 0.822 ; memory:memory|currentData[4]    ; memory:memory|cache[1][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.976      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][5]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[6]      ; 5.597 ; 5.597 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 5.508 ; 5.508 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 5.282 ; 5.282 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 5.394 ; 5.394 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 5.476 ; 5.476 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 5.597 ; 5.597 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 5.507 ; 5.507 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.660 ; 0.660 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.399 ; 0.399 ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.555 ; 0.555 ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 3.241 ; 3.241 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 3.311 ; 3.311 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 3.533 ; 3.533 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 3.279 ; 3.279 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 3.150 ; 3.150 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.626  ; 0.626  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.382 ; -0.382 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.203  ; 0.203  ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.197 ; -0.197 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.201 ; -0.201 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.471 ; -0.471 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.076 ; -0.076 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.596  ; 0.596  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.503  ; 0.503  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.626  ; 0.626  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -2.152 ; -2.152 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -2.272 ; -2.272 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -2.251 ; -2.251 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -2.276 ; -2.276 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -2.189 ; -2.189 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 5.103 ; 5.103 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.852 ; 4.852 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.959 ; 4.959 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.923 ; 4.923 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.679 ; 4.679 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.873 ; 4.873 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 5.103 ; 5.103 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 5.097 ; 5.097 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 5.864 ; 5.864 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.864 ; 5.864 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.863 ; 5.863 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.643 ; 5.643 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.615 ; 5.615 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 5.649 ; 5.649 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.751 ; 5.751 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 5.746 ; 5.746 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 4.848 ; 4.848 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 4.848 ; 4.848 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.567 ; 4.567 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.738 ; 4.738 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.841 ; 4.841 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.813 ; 4.813 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.567 ; 4.567 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.755 ; 4.755 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.995 ; 4.995 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.990 ; 4.990 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 4.918 ; 4.918 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.169 ; 5.169 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.168 ; 5.168 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 4.943 ; 4.943 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 4.918 ; 4.918 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 4.958 ; 4.958 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.056 ; 5.056 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 5.048 ; 5.048 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 4.848 ; 4.848 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 4.848 ; 4.848 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[0]      ; HEX6[1]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[0]      ; HEX6[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[0]      ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[0]      ; HEX6[4]     ; 3.897 ;       ;       ; 3.897 ;
; SW[0]      ; HEX6[5]     ; 3.884 ;       ;       ; 3.884 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; SW[1]      ; HEX6[1]     ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; SW[1]      ; HEX6[2]     ; 3.590 ;       ;       ; 3.590 ;
; SW[1]      ; HEX6[3]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[1]      ; HEX6[4]     ;       ; 3.867 ; 3.867 ;       ;
; SW[1]      ; HEX6[5]     ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; SW[1]      ; HEX6[6]     ; 3.849 ; 3.849 ; 3.849 ; 3.849 ;
; SW[2]      ; HEX6[0]     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; SW[2]      ; HEX6[1]     ; 3.495 ;       ;       ; 3.495 ;
; SW[2]      ; HEX6[2]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[2]      ; HEX6[3]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[2]      ; HEX6[4]     ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; SW[2]      ; HEX6[5]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[2]      ; HEX6[6]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[3]      ; HEX6[0]     ; 3.444 ; 3.444 ; 3.444 ; 3.444 ;
; SW[3]      ; HEX6[1]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; SW[3]      ; HEX6[2]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[3]      ; HEX6[3]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[3]      ; HEX6[4]     ;       ; 3.722 ; 3.722 ;       ;
; SW[3]      ; HEX6[5]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[3]      ; HEX6[6]     ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[4]      ; HEX7[0]     ; 3.299 ;       ;       ; 3.299 ;
; SW[4]      ; HEX7[3]     ; 3.269 ;       ;       ; 3.269 ;
; SW[4]      ; HEX7[4]     ; 3.269 ;       ;       ; 3.269 ;
; SW[4]      ; HEX7[5]     ; 3.303 ;       ;       ; 3.303 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.644 ; 2.644 ; 2.644 ; 2.644 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.666 ;       ;       ; 2.666 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.593 ; 2.593 ; 2.593 ; 2.593 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.611 ; 2.611 ; 2.611 ; 2.611 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.719 ; 2.719 ; 2.719 ; 2.719 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.734 ; 2.734 ; 2.734 ; 2.734 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.040 ; 5.040 ; 5.040 ; 5.040 ;
; SW[14]     ; HEX5[1]     ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; SW[14]     ; HEX5[2]     ;       ; 5.011 ; 5.011 ;       ;
; SW[14]     ; HEX5[3]     ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; SW[14]     ; HEX5[4]     ; 5.048 ;       ;       ; 5.048 ;
; SW[14]     ; HEX5[5]     ; 5.052 ;       ;       ; 5.052 ;
; SW[14]     ; HEX5[6]     ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; SW[15]     ; HEX5[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[15]     ; HEX5[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[15]     ; HEX5[2]     ; 5.119 ;       ;       ; 5.119 ;
; SW[15]     ; HEX5[3]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; SW[15]     ; HEX5[4]     ;       ; 5.163 ; 5.163 ;       ;
; SW[15]     ; HEX5[5]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[15]     ; HEX5[6]     ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; SW[16]     ; HEX5[0]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[16]     ; HEX5[1]     ; 5.081 ;       ;       ; 5.081 ;
; SW[16]     ; HEX5[2]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[16]     ; HEX5[3]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[16]     ; HEX5[4]     ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; SW[16]     ; HEX5[5]     ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; SW[16]     ; HEX5[6]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[0]     ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; SW[17]     ; HEX5[1]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[17]     ; HEX5[2]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[17]     ; HEX5[3]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[4]     ;       ; 5.160 ; 5.160 ;       ;
; SW[17]     ; HEX5[5]     ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW[17]     ; HEX5[6]     ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[0]      ; HEX6[1]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[0]      ; HEX6[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[0]      ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[0]      ; HEX6[4]     ; 3.897 ;       ;       ; 3.897 ;
; SW[0]      ; HEX6[5]     ; 3.884 ;       ;       ; 3.884 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; SW[1]      ; HEX6[1]     ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; SW[1]      ; HEX6[2]     ; 3.590 ;       ;       ; 3.590 ;
; SW[1]      ; HEX6[3]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[1]      ; HEX6[4]     ;       ; 3.867 ; 3.867 ;       ;
; SW[1]      ; HEX6[5]     ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; SW[1]      ; HEX6[6]     ; 3.849 ; 3.849 ; 3.849 ; 3.849 ;
; SW[2]      ; HEX6[0]     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; SW[2]      ; HEX6[1]     ; 3.495 ;       ;       ; 3.495 ;
; SW[2]      ; HEX6[2]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[2]      ; HEX6[3]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[2]      ; HEX6[4]     ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; SW[2]      ; HEX6[5]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[2]      ; HEX6[6]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[3]      ; HEX6[0]     ; 3.444 ; 3.444 ; 3.444 ; 3.444 ;
; SW[3]      ; HEX6[1]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; SW[3]      ; HEX6[2]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[3]      ; HEX6[3]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[3]      ; HEX6[4]     ;       ; 3.722 ; 3.722 ;       ;
; SW[3]      ; HEX6[5]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[3]      ; HEX6[6]     ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[4]      ; HEX7[0]     ; 3.299 ;       ;       ; 3.299 ;
; SW[4]      ; HEX7[3]     ; 3.269 ;       ;       ; 3.269 ;
; SW[4]      ; HEX7[4]     ; 3.269 ;       ;       ; 3.269 ;
; SW[4]      ; HEX7[5]     ; 3.303 ;       ;       ; 3.303 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.644 ; 2.644 ; 2.644 ; 2.644 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.666 ;       ;       ; 2.666 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.593 ; 2.593 ; 2.593 ; 2.593 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.611 ; 2.611 ; 2.611 ; 2.611 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.719 ; 2.719 ; 2.719 ; 2.719 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.734 ; 2.734 ; 2.734 ; 2.734 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.040 ; 5.040 ; 5.040 ; 5.040 ;
; SW[14]     ; HEX5[1]     ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; SW[14]     ; HEX5[2]     ;       ; 5.011 ; 5.011 ;       ;
; SW[14]     ; HEX5[3]     ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; SW[14]     ; HEX5[4]     ; 5.048 ;       ;       ; 5.048 ;
; SW[14]     ; HEX5[5]     ; 5.052 ;       ;       ; 5.052 ;
; SW[14]     ; HEX5[6]     ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; SW[15]     ; HEX5[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[15]     ; HEX5[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[15]     ; HEX5[2]     ; 5.119 ;       ;       ; 5.119 ;
; SW[15]     ; HEX5[3]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; SW[15]     ; HEX5[4]     ;       ; 5.163 ; 5.163 ;       ;
; SW[15]     ; HEX5[5]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[15]     ; HEX5[6]     ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; SW[16]     ; HEX5[0]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[16]     ; HEX5[1]     ; 5.081 ;       ;       ; 5.081 ;
; SW[16]     ; HEX5[2]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[16]     ; HEX5[3]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[16]     ; HEX5[4]     ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; SW[16]     ; HEX5[5]     ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; SW[16]     ; HEX5[6]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[0]     ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; SW[17]     ; HEX5[1]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[17]     ; HEX5[2]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[17]     ; HEX5[3]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[4]     ;       ; 5.160 ; 5.160 ;       ;
; SW[17]     ; HEX5[5]     ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW[17]     ; HEX5[6]     ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.389   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  SW[6]           ; -12.389   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1141.031 ; 0.0   ; 0.0      ; 0.0     ; -195.38             ;
;  SW[6]           ; -1141.031 ; 0.000 ; N/A      ; N/A     ; -195.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 13.308 ; 13.308 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 13.213 ; 13.213 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 12.691 ; 12.691 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 12.951 ; 12.951 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 13.106 ; 13.106 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 13.308 ; 13.308 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 13.217 ; 13.217 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 2.262  ; 2.262  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 1.594  ; 1.594  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 2.024  ; 2.024  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 6.433  ; 6.433  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 6.539  ; 6.539  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 7.026  ; 7.026  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 6.470  ; 6.470  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 6.251  ; 6.251  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.673  ; 0.673  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.382 ; -0.382 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.203  ; 0.203  ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.197 ; -0.197 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.201 ; -0.201 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.471 ; -0.471 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.076 ; -0.076 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.614  ; 0.614  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.503  ; 0.503  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.673  ; 0.673  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -2.152 ; -2.152 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -2.272 ; -2.272 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -2.251 ; -2.251 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -2.276 ; -2.276 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -2.189 ; -2.189 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 9.527  ; 9.527  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 8.968  ; 8.968  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 9.252  ; 9.252  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 9.182  ; 9.182  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 8.559  ; 8.559  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 9.019  ; 9.019  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 9.527  ; 9.527  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 9.525  ; 9.525  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 10.855 ; 10.855 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 10.855 ; 10.855 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 10.853 ; 10.853 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 10.460 ; 10.460 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.416 ; 10.416 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 10.468 ; 10.468 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 10.705 ; 10.705 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 10.664 ; 10.664 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 8.729  ; 8.729  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 8.729  ; 8.729  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.567 ; 4.567 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.738 ; 4.738 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.841 ; 4.841 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.813 ; 4.813 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.567 ; 4.567 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.755 ; 4.755 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.995 ; 4.995 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.990 ; 4.990 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 4.918 ; 4.918 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.169 ; 5.169 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.168 ; 5.168 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 4.943 ; 4.943 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 4.918 ; 4.918 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 4.958 ; 4.958 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.056 ; 5.056 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 5.048 ; 5.048 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 4.848 ; 4.848 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 4.848 ; 4.848 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[0]      ; HEX6[1]     ; 7.039 ; 7.039 ; 7.039 ; 7.039 ;
; SW[0]      ; HEX6[2]     ;       ; 6.998 ; 6.998 ;       ;
; SW[0]      ; HEX6[3]     ; 7.584 ; 7.584 ; 7.584 ; 7.584 ;
; SW[0]      ; HEX6[4]     ; 7.574 ;       ;       ; 7.574 ;
; SW[0]      ; HEX6[5]     ; 7.555 ;       ;       ; 7.555 ;
; SW[0]      ; HEX6[6]     ; 7.570 ; 7.570 ; 7.570 ; 7.570 ;
; SW[1]      ; HEX6[0]     ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; SW[1]      ; HEX6[1]     ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; SW[1]      ; HEX6[2]     ; 6.975 ;       ;       ; 6.975 ;
; SW[1]      ; HEX6[3]     ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; SW[1]      ; HEX6[4]     ;       ; 7.518 ; 7.518 ;       ;
; SW[1]      ; HEX6[5]     ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; SW[1]      ; HEX6[6]     ; 7.512 ; 7.512 ; 7.512 ; 7.512 ;
; SW[2]      ; HEX6[0]     ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; SW[2]      ; HEX6[1]     ; 6.738 ;       ;       ; 6.738 ;
; SW[2]      ; HEX6[2]     ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; SW[2]      ; HEX6[3]     ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; SW[2]      ; HEX6[4]     ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; SW[2]      ; HEX6[5]     ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; SW[2]      ; HEX6[6]     ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; SW[3]      ; HEX6[0]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; SW[3]      ; HEX6[1]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; SW[3]      ; HEX6[2]     ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; SW[3]      ; HEX6[3]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[3]      ; HEX6[4]     ;       ; 7.151 ; 7.151 ;       ;
; SW[3]      ; HEX6[5]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX6[6]     ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.091 ;       ;       ; 6.091 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.088 ; 5.088 ; 5.088 ; 5.088 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.110 ;       ;       ; 5.110 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.960 ; 4.960 ; 4.960 ; 4.960 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.978 ; 4.978 ; 4.978 ; 4.978 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.266 ; 5.266 ; 5.266 ; 5.266 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.215 ; 9.215 ; 9.215 ; 9.215 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.264 ; 9.264 ; 9.264 ; 9.264 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; SW[14]     ; HEX5[1]     ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; SW[14]     ; HEX5[2]     ;       ; 8.888 ; 8.888 ;       ;
; SW[14]     ; HEX5[3]     ; 8.967 ; 8.967 ; 8.967 ; 8.967 ;
; SW[14]     ; HEX5[4]     ; 8.937 ;       ;       ; 8.937 ;
; SW[14]     ; HEX5[5]     ; 8.948 ;       ;       ; 8.948 ;
; SW[14]     ; HEX5[6]     ; 9.106 ; 9.106 ; 9.106 ; 9.106 ;
; SW[15]     ; HEX5[0]     ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; SW[15]     ; HEX5[1]     ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SW[15]     ; HEX5[2]     ; 9.143 ;       ;       ; 9.143 ;
; SW[15]     ; HEX5[3]     ; 9.261 ; 9.261 ; 9.261 ; 9.261 ;
; SW[15]     ; HEX5[4]     ;       ; 9.208 ; 9.208 ;       ;
; SW[15]     ; HEX5[5]     ; 9.244 ; 9.244 ; 9.244 ; 9.244 ;
; SW[15]     ; HEX5[6]     ; 9.407 ; 9.407 ; 9.407 ; 9.407 ;
; SW[16]     ; HEX5[0]     ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SW[16]     ; HEX5[1]     ; 9.044 ;       ;       ; 9.044 ;
; SW[16]     ; HEX5[2]     ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; SW[16]     ; HEX5[3]     ; 9.091 ; 9.091 ; 9.091 ; 9.091 ;
; SW[16]     ; HEX5[4]     ; 9.057 ; 9.057 ; 9.057 ; 9.057 ;
; SW[16]     ; HEX5[5]     ; 9.069 ; 9.069 ; 9.069 ; 9.069 ;
; SW[16]     ; HEX5[6]     ; 9.237 ; 9.237 ; 9.237 ; 9.237 ;
; SW[17]     ; HEX5[0]     ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; SW[17]     ; HEX5[1]     ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; SW[17]     ; HEX5[2]     ; 9.199 ; 9.199 ; 9.199 ; 9.199 ;
; SW[17]     ; HEX5[3]     ; 9.233 ; 9.233 ; 9.233 ; 9.233 ;
; SW[17]     ; HEX5[4]     ;       ; 9.165 ; 9.165 ;       ;
; SW[17]     ; HEX5[5]     ; 9.181 ; 9.181 ; 9.181 ; 9.181 ;
; SW[17]     ; HEX5[6]     ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[0]      ; HEX6[1]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[0]      ; HEX6[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[0]      ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[0]      ; HEX6[4]     ; 3.897 ;       ;       ; 3.897 ;
; SW[0]      ; HEX6[5]     ; 3.884 ;       ;       ; 3.884 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; SW[1]      ; HEX6[1]     ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; SW[1]      ; HEX6[2]     ; 3.590 ;       ;       ; 3.590 ;
; SW[1]      ; HEX6[3]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[1]      ; HEX6[4]     ;       ; 3.867 ; 3.867 ;       ;
; SW[1]      ; HEX6[5]     ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; SW[1]      ; HEX6[6]     ; 3.849 ; 3.849 ; 3.849 ; 3.849 ;
; SW[2]      ; HEX6[0]     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; SW[2]      ; HEX6[1]     ; 3.495 ;       ;       ; 3.495 ;
; SW[2]      ; HEX6[2]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[2]      ; HEX6[3]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[2]      ; HEX6[4]     ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; SW[2]      ; HEX6[5]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[2]      ; HEX6[6]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[3]      ; HEX6[0]     ; 3.444 ; 3.444 ; 3.444 ; 3.444 ;
; SW[3]      ; HEX6[1]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; SW[3]      ; HEX6[2]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[3]      ; HEX6[3]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[3]      ; HEX6[4]     ;       ; 3.722 ; 3.722 ;       ;
; SW[3]      ; HEX6[5]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[3]      ; HEX6[6]     ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[4]      ; HEX7[0]     ; 3.299 ;       ;       ; 3.299 ;
; SW[4]      ; HEX7[3]     ; 3.269 ;       ;       ; 3.269 ;
; SW[4]      ; HEX7[4]     ; 3.269 ;       ;       ; 3.269 ;
; SW[4]      ; HEX7[5]     ; 3.303 ;       ;       ; 3.303 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.644 ; 2.644 ; 2.644 ; 2.644 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.666 ;       ;       ; 2.666 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.593 ; 2.593 ; 2.593 ; 2.593 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.611 ; 2.611 ; 2.611 ; 2.611 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.719 ; 2.719 ; 2.719 ; 2.719 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.734 ; 2.734 ; 2.734 ; 2.734 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.040 ; 5.040 ; 5.040 ; 5.040 ;
; SW[14]     ; HEX5[1]     ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; SW[14]     ; HEX5[2]     ;       ; 5.011 ; 5.011 ;       ;
; SW[14]     ; HEX5[3]     ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; SW[14]     ; HEX5[4]     ; 5.048 ;       ;       ; 5.048 ;
; SW[14]     ; HEX5[5]     ; 5.052 ;       ;       ; 5.052 ;
; SW[14]     ; HEX5[6]     ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; SW[15]     ; HEX5[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[15]     ; HEX5[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[15]     ; HEX5[2]     ; 5.119 ;       ;       ; 5.119 ;
; SW[15]     ; HEX5[3]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; SW[15]     ; HEX5[4]     ;       ; 5.163 ; 5.163 ;       ;
; SW[15]     ; HEX5[5]     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[15]     ; HEX5[6]     ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; SW[16]     ; HEX5[0]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[16]     ; HEX5[1]     ; 5.081 ;       ;       ; 5.081 ;
; SW[16]     ; HEX5[2]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[16]     ; HEX5[3]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[16]     ; HEX5[4]     ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; SW[16]     ; HEX5[5]     ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; SW[16]     ; HEX5[6]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[0]     ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; SW[17]     ; HEX5[1]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[17]     ; HEX5[2]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[17]     ; HEX5[3]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[4]     ;       ; 5.160 ; 5.160 ;       ;
; SW[17]     ; HEX5[5]     ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW[17]     ; HEX5[6]     ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 157737165 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 157737165 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 777   ; 777  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 147   ; 147  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Apr 06 17:50:57 2018
Info: Command: quartus_sta pratica1 -c pratica1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[6] SW[6]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.389     -1141.031 SW[6] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -195.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.870
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.870      -439.404 SW[6] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -195.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Fri Apr 06 17:50:58 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


