 I
摘要 
近年來由於行動通訊與無線網路之需求劇增，未來網路與通訊服務也將由無
線網路取代傳統式的有線網路，原先之網路架構已無法滿足其市場需求，因此市
場推展出了許多新的解決方法，目前最為推崇的既是 WiMAX (Worldwide 
Interoperability for Microwave Access)系統。 
 
WiMAX 為一種新的無線寬頻技術，具備高達 75 Mbps 的傳輸速率，與長達
50 公里的傳輸範圍。可以提供高頻寬、高品質之無線服務。本論文既針對此無
線網路技術來設計射頻前端發射機中的功率放大器為探討重點。功率放大器為發
射機中扮演著發射訊號至接收機之角色，為了因應其 WiMAX 系統長達 50 公里
的傳輸距離，高線性度與高功率之功率放大器為其設計重點。 
 
本計劃所提出的低雜訊放大器與混頻器皆由台灣積體電路的 RF CMOS 0.18 
μm 製程所實現，從設計流程、電路模擬、電路佈局以及晶片量測皆有完整描述。
在第低雜訊放大器電路上，設計一個全積體化 3.3 – 3.8 GHz 低雜訊放大器，利
用電阻式並聯回授電路與 LC 串聯諧振去達到輸入阻抗匹配特性。另外在增益放
大器則採用疊接架構去實現放大器電路。在 3.3 – 3.8 GHz 頻率範圍所量測出的
輸入反射損耗皆小於-10 dB，最大的功率増益為 19.4 dB，最小雜訊指數為 3.17 
dB。在 3.5 GHz 頻率下，1 dB 壓縮點為 -24 dBm，偏壓電流在 1.2 V 電壓供應
下為 7.6 mA，總消耗功率為 9.12 mW。 
 
在混頻器電路上，提出之混頻器電路分別由共閘級轉導級與混頻級及中頻輸
出緩衝級所組成。為了去達到高線性與低功率之特性，利用元件的特性與共閘級
技術去達成雜訊與增益的匹配，因此在電源電壓為 1.8 V，RF 頻率為 3.5 GHz，
LO 頻率為 3.12 GHz 時，其轉換增益為 -1.45 dB，輸入 P1dB及功率消耗分別為-2 
dBm 及 18.6 mW。 
 
在壓控振盪器電路架構中，利用了 LC 諧振電路來組成共振腔，其振盪所產
生之信號可以比環形振盪器等其他電路之純度要來的高，另外在相位雜訊表現方
面，也表現的比其他諧振電路理想。另外在驅動級部份，本電路一改傳統偏壓驅
動電路方式，取而代之使用電流鏡來驅動電路，雖然會造成消耗功率增加，但對
於振盪核心而言，卻可以有效地降低相位雜訊。且就設計上而言也可以快速的調
整所需的偏壓電流，達到調整上的方便性。 
 
    功率放大器(power amplifier, PA)主要用兩個方法實現，一個是全機體化的
CMOS 電路設計，包含匹配、電壓源與輸出入埠，都是利用 CMOS 的全機體化
包含在裡面，另外一個考慮到電路的電流源大小，因此將電壓源利用鎊線到外
部，對於 PA 而言，匹配的準確性直接引響到 PAE 的好壞，因此同時使用兩個
以求最佳的選擇。 
 
 
 
 
關鍵詞：天線、低雜訊放大器、四相位壓控振盪器、混頻器、功率放大器 
 III
前言 ..........................................................................................................................1 
一、研究目的....................................................................................................2 
二、研究方法....................................................................................................4 
2.1 應用於 WiMAX 之多頻帶天線設計與製作...............................4 
2.1.1 LOOP 多頻帶天線 ........................................................................4 
2.1.2 LOOP 多頻帶天線模擬與量測 ....................................................5 
2.2 應用於 WiMAX 之低雜訊放大器設計與製作 ..........................6 
2.2.1 低雜訊放大器設計與製作............................................................6 
2.2.2 低雜訊放大器之模擬與量測........................................................6 
2.3 應用於 WiMAX 之混頻器設計與製作 ........................................9 
2.3.1 運用共閘極技術之高線性度混頻器設計與製作........................9 
2.3.1 高線性度混頻器之量測..............................................................10 
2.4 應用於 WiMAX 之壓控振盪器設計與製作.............................13 
2.4.1 運用互補式交越耦合差動 LC 壓控振盪器設計與製作 ..........13 
2.4.2 差動 LC 壓控振盪器之量測 ......................................................14 
2.5 CMOS 線性功率放大器設計與製作 ..........................................16 
2.5.1 全積體化線性功率放大器設計與製做......................................16 
2.5.3 積體化線性功率放大器設計與製作..........................................20 
2.5.4 積體化線性功率放大器模擬與量測..........................................20 
三、結果與討論............................................................................................24 
四、參考文獻..................................................................................................25 
五、計畫成果自評 .....................................................................................27 
 
 
 2
一、研究目的 
    近年來，網路的發展隨著時間的增長而到了無遠弗屆的地步，人們對網路的
要求無非是速度快、頻寬大。陸續有人提出了以無線寬頻取代之前的有線寬頻上
網，而這個解決的機制在現階段裡以晶片製造商 Intel 所提出的 WiMAX (World 
Interoperability for Microwave Access;微波存取全球互通)最受矚目。  
    WiMAX 是一個很有競爭潛力的技術，在缺乏銅軸線資源的地區最具有優
勢，在這些地區可利用 WiMAX 接取網際網路，而這正是一個在全球內擁有數十
億用戶的潛在市場。當然，最終還要實現行動性：從透過可攜式設備的漫遊到高
速行動數據設備，因此必須增加更多的頻段選擇範圍。已發佈的 IEEE 802.16 標
準的第一個版本使用於 10 GHz 到 66 GHz 頻率範圍內，此相當高的頻段足以滿
足視距(line-of-sight)環境。而最新的版本 IEEE 802.16e 在 2005 年年底已底定完
成，頻率為 2 到 6 GHz，可以支援非視距(NLOS)環境，它增加了三個全新的實
體層，並對 MAC 作了大量修改，具有數位處理所需要的撞擊效應(knock-on 
effect)[1]。圖 1-1 為 WiMAX 在未來的發展藍圖，包含了高安全性、高行動性、
高速度、高容量、低成本…等。圖 1-2 為 WiMAX 在點對點的傳輸機制，現階段
是以固定式為市場的主流。 
 
 
  
 
 
 
 
 
 
 
 
圖 1-1  WiMAX 未來客觀的發展     圖 1-2 WiMAX之點對點傳輸機制 
                                     Source ( Navini pre-Mobile WiMAX Solutions ) 
 
    IEEE802.16標準系列(WiMAX)可以分為固定式(Fixed)無線傳輸(802.16-2004)
與移動式無線傳輸(802.16e)兩種模式，其中固定式傳輸標準 802.16a 在 2003 年初
制訂完成後，發現仍有許多缺點的存在，因此 WiMAX 論壇便針對這些疏失進行
改進，並於 2004 年推出修正版本 802.16-2004，解決了固定式無線傳輸的問題。 
    802.16e 標準確立後，能夠讓產商大量生產降低成本，使 WiMAX 的普及率
更快。2007 將是 WiMAX 晶片發展的關鍵點，WiMAX 論壇已在 2005 年七月展
開產品的檢驗，而且相關產品也已相繼問世。未來更將進ㄧ步的把 WiMAX 推向
行動寬頻網路的舞臺。下表 1-1 表格是我國的工研院對 WiMAX 固定式與移動式
的簡單參數比較表。 
 
 
 
 
 
WiMAX
QoS
High Capacity
Low Cost
Mobility
High Security
Wide Coverage
SLA
Quick Deployment
Flexible Architecture
Portable
 4
二、研究方法 
2.1 應用於 WiMAX 之多頻帶天線設計與製作 
2.1.1 LOOP 多頻帶天線 
    天線是一種將電路中的電氣訊號與空間中的電磁能量相互轉換的耦合元件
或導電系統。傳送信號時，天線將無線電頻率電能轉變成電磁能量輻射到週遭的
環境。天線接收信號時，電磁能量輻射轉變成無線電線電頻率之電能提供給接收
器處理。一般最常用天線向四面八方輻射能量的輻射場型(Radiation Pattern)來描
述天線性能，這是以圖形將天線輻射特性描述成空間函數的一種方式。 
    另外，當饋入傳輸線上射頻訊號的頻率改變時，天線之阻抗值亦跟著改變。
因此，適當的訊號饋入方式與阻抗匹配的考量，可以使得天線在共振頻率時 所
有入射能量都能夠輻射出去。在天線設計中，環形天線本質上能屬於線形天線的
一種，外型則可視為將導線環繞而成的天線。在天線電流的解析上，為了解析上
的方便，一般都設為一個定數，也就是沒有相位差。在圖 2-1 所示，說明一個四
方形一波長環形天線的結構及天線上的電流分佈情形[2]，由於為四方形天線，
四邊的電流有對應性，I1、I2 為偶對稱，I3、I4 為奇對稱。 
 
圖 2-1 環形天線結構圖 
 
    在這次天線設計過程中，下列圖形中都有其主要共振頻段，設計方法大同小
異，主要還是先設計出環路天線為主頻段天線架構，在利用倒 F 型天線架構匹配
產生其他共振點，就以圖 2-2 做為探討目標。 
 
圖 2-2 多頻段手機天線架構圖 
 
 6
2.2 應用於 WiMAX 之低雜訊放大器設計與製作 
2.2.1 低雜訊放大器設計與製作 
如圖 2-6 所示，此次電路在低雜訊放大器設計中，將採用 Cascade 之架構，
可以保證其增益特性的良好。另外由於使用 LC branch filter 之方法，所以可以避
免傳統柴比雪夫帶通濾波器元件過多之問題，在此僅使用串聯諧振當輸入匹配即
可[3]。且使用了 RC Feedback 來達到較好的增益平坦度[4]-[6]，此回授中電阻
Rf 的設計也是影響整體增益表現的重要參數之ㄧ，回授電阻的阻值越大，其增益
越大，同時抑制雜訊能力也相對提升。但在考量增益同時，也必須注意的輸入、
輸出的匹配問題，因此必須在兩者之間做取捨。 
 
     
圖 2-6 高增益低雜訊之差動 LNA 電路架構 
 
2.2.2 低雜訊放大器之模擬與量測 
在圖 2-7 電路量測方面，操作電壓為 1.2 V 下，總電流為 7.6 mA，消耗功率
為 9.12 mW。操作頻率為 3.3 ~ 3.8 GHz，由圖 2-8 到圖 2-9 可看出，在操作頻率
內輸入返回損耗 S11 與輸出返回損耗 S22 皆小於-10 dB。圖 2-10 所示，3 dB 頻寬
為 1.7 GHz，操作頻率範圍為 3.3 ~ 3.8 GHz 的順向增益 S21 皆在 19.4 dB 以下，增
益平坦度 (Gain Flatness) 在 3.3 ~3.8 GHz 維持在 1.2 dB 以內；圖 2-11 為 port 與
port 之隔離度，在操作頻帶下 S12 皆小於-39 dB；圖 2-12 為寬頻帶雜訊指數 NF
最高 3.51 dB，最小 3.17 dB。此外從圖 2-13 可以此電路線性度 P1dB為-24 dBm。
最後從表 2-1 可以看出低雜訊放大器模擬與量測數值比較表。 
 8
表 2-1 低雜訊放大器模擬與量測數值比較表 
Performance items Simulated EM_Simulated Measured 
Operation Voltage 1.2 1.2 1.2 
Input Return Loss S11 < - 15.3 dB <- 11.7 dB <- 10.9 dB 
Output Return Loss 
S22 
< - 14 dB <- 12.2 dB <- 7 dB 
Gain (Max) S21 22 dB 21.7 dB 19.4 dB 
Gain Flatness 0.5 dB 0.5 dB 0.8 dB 
reverse isolation 
S12 
< - 37.3 dB < - 37.8 dB < - 39.3 dB 
Input IP3 - 13 dBm - 13 dBm - 13.5 dBm 
Input P1dB - 24 dBm - 24 dBm - 24 dBm 
NF (Min/Max) 2.52/2.55 dB 3.06/3.15 dB 3.17/3.51 dB 
Total Current 7.88 mA 7.88 mA 7.6 mA 
Power consumption 9.45 mW 9.45 mW 9.12 mW 
Chip Size (mm2)  1.175 × 0.98 1.175 × 0.98 1.175 × 0.98 
 
 
 
 
 
 
 
 
 
 10
Lbond
M5 M6 M7 M8
LO+
IF+ IF 
-
RF+ RF -
M9 M12
M3
M1
M4
M2
Vgs1
Vgs2
LO -
Lbond Lbond
Lbond Lbond
Lbond
LO+
R4
Lbond
R3
Lbond
R2
Lbond
R1
Lbond
M10 M11
     
圖 2-14 低功率消耗混頻器之電路架構圖  圖 2-15 共閘極放大器小訊號架構圖 
 
圖 2-16 中頻輸出緩衝放大器示意圖 
2.3.1 高線性度混頻器之量測 
此電路之量測將藉助 CIC 的鎊線機將晶片打線至 PCB FR4 板上，並連接
SMA 接頭作儀器的量測，如圖 2-17 所示。在操作電壓為 1.8 V，操作頻率為 3.5 
GHz，其量測結果如圖 2-18 至圖 2-24 所示。首先必須選擇 LO Power 大小以取
得最佳的轉換增益效果，決定好 LO Power 大小後便利用小訊號、大訊號的匹配
方式完成各埠的阻抗匹配，如圖 2-18 至 2-19 所示。由圖 2-18 中可得到 RF 訊號
中心頻率為為 3.5 GHz 時，其輸入返回損耗為-12.3 dB，如圖 2-19 所示；輸出中
頻訊號 380 MHz 其輸出返回損耗有-10.6 dB。圖 2-20 到圖 2-22 為各埠隔離度的
量測結果。圖 2-20 所示為 LO 對 IF 的隔離度，約為 55.7 dB，圖 2-21 所示為 RF
對 IF 的隔離度，約為 34.87 dB，圖 2-22 所示為 LO 對 RF 的隔離度，約為 37.64 
dB。由圖 2-23 可以看出在 RF power=-30 dBm 時，轉換增益= -1.65 dBm。而由
圖 2-24 可看出在操作電壓 1.8 V，輸入 RF 端操作頻率為 3.5 GHz，輸入 Power
由-20 dBm~5 dBm、LO 操作頻率為 3.12 GHz，輸入 Power=-5 dBm 的條件下，混
頻器的 P1dB = -2 dBm、Pout 1dB = -4.49 dBm。最後由表 2-2 可以看出混頻器模擬與
量測數值比較表。 
 
 
 
 
 
 
 12
表 2-2  混頻器模擬與量測數值比較表 
Performance items Simulated Measured 
RF Frequency 3.5 GHz 3.5 GHz 
LO Frequency 3.12 GHz 3.12 GHz 
IF Frequency 380 MHz 380 MHz 
LO Power 2 dBm -5 dBm 
Conversion Gain 2.38 dB -1.45 dB 
Input P1dB -2.5 dBm -2 dBm 
RF Port Return Loss -16.002 dB -12.3 dB 
LO Port Return Loss -12.822 dB -12.1 dB 
IF Port Return Loss -11.665 dB -10.6 dB 
LO-RF Isolation 60.942 dB 55.47 dB 
LO-IF Isolation 73.7 dB 34.89 dB 
RF-IF Isolation 70.6 dB 37.64 dB 
Power Consumption 9.42 mW 18.6 mW 
 
 
 
 
 
 
 
 
 
 
 14
2.4.2 差動 LC 壓控振盪器之量測 
    如圖 2-27 所示，此電路之量測將藉助 CIC 的鎊線機將晶片打線至 PCB FR4
板上，並連接 SMA 接頭量測相位雜訊,輸出功率，四相位輸出級與電路功率消
耗。且電路在 FCU 中部區域量測中心測量。利用 ESA-E 系列頻譜分析儀(Agilent 
E4407B) 量測到 CMOS LC VCO 的參數。量測結果如圖 2-28 至圖 2-32。在電壓
供應 2.5 V 下，量測此 QVCO 消耗電流為 15 mA，因此功率消耗為 34.5 mW。如
圖 2-28 所示從起始頻率在 Vt = 0 時為 3.77625 GHz，輸出功率為-17.19 dB 最後
由表 2-3 可以看出壓控振盪器模擬與量測比較表。 
 
              
    
圖 2-27  QVCO 晶片棒線量測圖          圖 2-28  QVCO(Vt=0V)的測量 
 
            
圖 2-29 QVCO 的相位雜訊            圖 2-30 QVCO 調整電壓(Vt=0V~1.8 V)  
 
            
圖 2-31  0 度的顯示波形圖             圖 2-32  90 度的顯示波形圖 
 16
2.5 CMOS線性功率放大器設計與製作 
2.5.1 全積體化線性功率放大器設計與製做 
    全球互通微波存取系統 (WiMAX) 為一個高線性度需求的系統，其系統規
格支援到高達 64 QAM的調變，因此想要將經過調變後的複雜訊號無失真的放
大，所需要的既是高線性度的功率放大器，因此學生在設計與製作功率放大器電
路中，皆朝著此一方向為研究目標。 
    在此次研究計畫中，學生分別設計與製作兩個應用於WiMAX系統 3.5 GHz
頻段之功率放大器，第一個電路以全積體化(Fully Integrated)的方式做設計，將其
輸出/輸入匹配皆製作於 0.18 um CMOS晶片之中，第二個電路為增加匹配的靈活
性，因此將輸出入匹配與RF Choke皆製作於CMOS晶片之外，可降低整體晶片面
積與調整匹配電路以達功率最佳化的目的。 
    功率放大器會因偏壓點選擇不同而區別為不同的類別，如下圖 2-33 所示，
因此學生在電路設計與製作中皆使用高線性度的偏壓方式來製作功率放大器，A
類與AB類放大器可提供訊號有較大的擺幅訊號不易不被壓縮造成失真與較高的
小訊號增益，但其消耗功率較大，因此在功率附加效率(Power Added Efficiency)
表現不如B類放大器或切換式(Switch Modes)放大器[16]-[17]。 
 
Vknee Vbreakdown VDS
ID
Imax
Current Swing 
Range
Voltage
 Swing Range
Idc
Vdc
Class A
Class AB
Class B
 
圖 2-33 電晶體電壓電流曲線圖與偏壓點之選擇 
 
    在此次全積體化功率放大器，學生使用線性度高的偏壓方式做設計，在電路
增益(Gain Stage)與驅動級(Driver Stage)架構方面使用了三疊接(Triple Cascode)的
架構來製作電路[19]，其架構如下圖 2-34 所示，此增益與驅動級可提供足夠的增
益與訊號強度供功率級(Power Stage)使用，而在設計功率級方面學生使用電晶體
並聯的技術來達到較高的輸出功率，在並聯電晶體的選擇上，學生並聯了 10 顆
長度為 0.18 um與寬度為 80 um的NMOS電晶體，其並聯電路架構示意圖如圖 2-35
所示。 
 18
2.5.2 全積體化線性功率放大器模擬與量測 
下圖 2-37 ~圖 2-42 為電路小訊號 S 參數模擬與量測數值圖，紅線為一般模
擬曲線，綠色為帶入電路實際走線效應之電磁模擬曲線，藍色線為 On Waver 量
測數值曲線，輸入出返回損耗在 3.5 GHz 量測為-11.8 dB 與-5.7 dB，小訊號增益
在 3.5 GHz 為 19.3 dB，圖 2-42 為輸出功率量測圖，其最大輸出功率量測數值約
為 16.7 dBm。最後由表 2-4 為功率放大器模擬與量測比較表。 
 
0 1 2 3 4 5 6 7
Frequency [GHz]
-30
-25
-20
-15
-10
-5
0
S 1
1 
[d
B]
Typical Simulated
EM Simulated
Measured
0 1 2 3 4 5 6 7
Frequency [GHz]
-25
-20
-15
-10
-5
0
S 2
2 
[d
B
]
Typical Simulated
EM Simulated
Measured
 
   圖 2-37 輸入返回損耗模擬與量測圖     圖 2-38輸出返回損耗模擬與量測圖 
 
0 1 2 3 4 5 6 7
Frequency [GHz]
-60
-40
-20
0
20
40
S 2
1 
[d
B
]
Typical Simulated
EM Simulated
Measured
0 1 2 3 4 5 6 7
Frequency [GHz]
-200
-160
-120
-80
-40
0
S 1
2 
[d
B
]
Typical Simulated
EM Simulated
Measured
 
        圖 2-39 增益模擬與量測圖           圖 2-40 隔離度模擬與量測圖 
 
-40 -30 -20 -10 0 10 20
Pin [dBm]
0
10
20
30
40
Po
w
er
_G
ai
n 
[d
B
]
Typical Simulated
EM Simulated
Measured
 
-40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15
Pin [dBm]
-25
-15
-5
5
15
25
P o
ut
 [d
B
m
]
Typical Simulated
EM Simulated
Measured
 
      圖 2-41 功率增益模擬與量測圖        圖 2-42 輸出功率模擬與量測圖 
 
 
 
 
 
 20
2.5.3 積體化線性功率放大器設計與製作 
    學生於第二個線性功率放大器設計與製做中，將匹配電路與 RF Choke 做外
部匹配，可增加匹配之靈活度與減少整體 CMOS 電路面積，在增益級(Gain Stage)
使用疊接(Cascode)組態，可有效抑制米勒效應與增加電路頻寬，在驅動級(Driver 
Stage)使用 8 顆 NMOS 電晶體做並聯，為求得較大功率之輸出，在功率級(Power 
Stage)並聯 16 顆 NMOS 電晶體來達到 20 dBm 以上的模擬輸出功率，在級與級間
使用中間級電容做匹配並調整容值做特性最佳化，下圖 2-44 所示為積體化線性
功率放大器電路設計圖。操作電壓 VDD=3.3 V、整體晶片面積為 1.39 mm*0.84 
mm。 
 
RFin
M1
M2 M3*8
C1 C2
C4
C5
L1
R2
VDD1
L2Cbypass
VDD2
L3
Cbypass
VGG1
R1
Cbypass
R5
VGG2
M4*16
L4
Cbypass
CbypassCbypass
R4
C3
C8
L5
RFout
C6 C7
R3
圖 2-44 積體化功率放大器電路設計圖 
 
 
2.5.4 積體化線性功率放大器模擬與量測 
下圖 2-45 ~圖 2-50 為電路小訊號 S 參數模擬與量測數值圖，綠色為帶入電
路實際走線效應之模擬曲線，藍色線為將晶片打線至 PCB 板量測數值曲線，其
模擬數值為將鎊線之寄生電感與電阻寄生效應帶入模擬，功率增益在 3.5 GHz 為
20.5 dB，圖 2-50 為輸出功率量測圖，其最大輸出功率量測數值為 18 dBm。最後
由表 2-5 可以看出功率放大器模擬與量測比較表。 
 
 22
數值，在 3.5 GHz 頻率下量測之最高 PAE 為 8 %。 
 
-10 -8 -6 -4 -2 0 2 4 6 8 10
Pin [dBm] 
0
6
12
18
24
PA
E 
[%
]
EM Simulated
Measured
VDD = 2.5 V
 
圖 2-51 功率附加效益模擬與量測圖 
 
表 2-5 積體化功率放大器規格表 
The integrated power amplifier 
Performance items EM Simulated Measured 
Operation Frequency (GHz) 3.5 GHz 
Operation Vlotage (GHz) 2.5 V 
Power consumption (mW) 685 ~780 
RF Input Power Range (dBm) -30 ~ 10 
Input P1dB (dBm) -12 -8 
Output P1dB (dBm) 20.1 11.4 
Maximum Power Gain (dB) 30.8 20.5 
Maximum Output Power 
(dBm) 20.6 18 
Chip Size (mm2) 1.39 × 0.84 
 
    圖 2-52 為晶片佈局電路圖，圖 2-53 為將晶片做打線板材厚度為 0.8 mm、
介電係數為 4.6 之 FR4 版，並使用 HP 2-Port 網路分析儀作量測。 
 
 
 
 
 24
三、結果與討論 
收發機一般皆分為發射模組與接收模組，而本報告以研發的精神、創新的思
維去實現射頻收發單一電路模組之電路的設計與製作，包含研製的天線、低雜訊
放大器電路、混頻器電路、壓控震盪器與功率放大器所構成之電路，適用於
WiMAX 頻帶的接收模組。 
 
在天線部分，主要應用於WiMAX固定式頻段3.5 GHz，此計劃利用LOOP的
天線，達到主要的頻段，而此WiMAX主要的設計概念為手持式的無線通訊系統，
在天線的面積與輻射場形皆考慮到天線的發射場形。在低雜訊放大器電路方面，
製作全積體化CMOS 3.3 GHz ~ 3.8 GHz低雜訊放大器，其設計之全積體化CMOS 
3.3 GHz ~ 3.8 GHz低雜訊放大器其主要架構是利用串聯諧振方式來達到阻抗匹
配，再結合負回授電路來達到想要的設計頻帶，其中增益級放大器是採用具有中
間級電感的疊接架構作為放大級，其優點為具有相當不錯的雜訊指數及高隔離
度，並且可以減少米勒電容效應所造成的對頻率響應的影響。在回授網路中加入
Cf的目的在於隔絕直流，其優點為可適當的控制輸出對輸入的耦合量，進而控制
輸入輸出的阻抗寬頻匹配。 在電路模擬方面，操作電壓為1.2 V，頻帶為3.3 GHz 
~ 3.8 GHz的順向增益(S21)方面最大為19.4 dB、雜訊指數最小為3.17 dB，輸入反
射損耗S11皆小於-10 dB以下。 
 
在混頻器方面，提出之混頻器電路分別由共閘級轉導級與混頻級及中頻輸出
緩衝級所組成。為了去達到高線性與低功率之特性，利用元件的特性與共閘級技
術去達成雜訊與增益的匹配，因此在電源電壓為 1.8 V，RF 頻率為 3.5 GHz，LO
頻率為 3.12 GHz 時，其輸入 P1dB及功率消耗分別為-2 dBm 及 18.6 mW。在壓
控振盪器設計方面，提出 CMOS LC SQVCO 之壓控振盪器架構，而此架構有兩
個優點。第ㄧ個優點為改善 SQVCO 架構之相位穩定性與 PQVCO 在相位雜訊
之改良。第二個優點是輸出緩衝器為 class-B 輸出架構。這種架構有較佳之低功
率消耗，且相位雜訊有較好的效能。 
 
功率放大器設計方面，學生選擇使用 CMOS 製程來設計與製作，因 CMOS
製程有成本較其他製程低廉的優勢，但隨著製程之進步，操作電壓 VDD 越趨下
降，造成在設計功率放大器的先天不良因素，因此增加設計困難度，也限制了其
單顆電晶體可輸出的最大功率，為了朝符合 WiMAX 系統的遠距離傳輸，在手持
系統要求上輸出功率至少須達 17 dBm，在基地台(Base Station)要求上輸出功率
更須達到 30 dBm 以上，因此學生在設計上就必須考慮使用電晶體並聯的方式來
設計與製作，又因增加電晶體並聯數量會造成輸出入相位的誤差，因此在電路晶
片佈局的考量上需更加謹慎，學生對於此次計劃共設計兩顆 CMOS 0.18 um 製程
的線性功率放大器，第一顆功率放大器晶片最大輸出功率(Maximum Output 
Power)為 16.7 dBm、小訊號增益為 19.3 dB，第二顆晶片最大輸出功率為 18 dBm、
小訊號增益為 20.5 dB、其最大功率附加效率(PAE)為 8 %，因第二顆設計晶片做
外部匹配，因此學生可真對最大輸出功率部份做最佳化的調整，來求得更大的輸
出功率匹配點與更好的效率。 
 
 
 
 26
[14] Seong-Mo, Moon; Moon-Que, Lee; Byung-Sung, Kim; “Design of quadrature 
CMOS VCO using source degeneration resistor” Radio Frequency integrated 
Circuits (RFIC) Symposium, 2005. Digest of Papers. 2005 IEEE. 12-14 June 
2005 Page(s):535-538. 
 
[15] Shih-Hao Tarng; Christina F, Jou; “A 10 GHz low power CMOS quadrature 
voltage-controlled oscillator” Digital Object Identifier/APMC Volume 2,  4-7 
Dec. 2005 Page(s):4 pp. 
 
[16] STEVE C. CRIPPS, “RF Power Amplifiers for Wireless Communications,” 
Artech House Publishers, ISBN: 0-89006-989-1 
 
[17] T. H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits,” 
Cambridge University Press, New York, NY, 2st Edition, 2004. 
 
[18] Hyoung-Seok Oh, Cheon-Soo Kim, Hyum-Kyu Yu, and Choong-Ki   Kim, “A 
Fully-Integrated +23-dBm CMOS Triple Cascode   Limeat Power Amplifier 
with Inner-Parallel Power Control Scheme,” IEEE Radio Frequency Integrated 
Circuits (RFIC) Symposium, Page(s):4 pp, 11-13 June 2006. 
 
[19] T. Sowlati and D. Leenaerts, “A 2.4 GHz 0.18 um CMOS self-biased cascade 
power amplifier with 23 dBm output power,” in Proc. IEEE Int. Solid-State 
Circuits Conf., 2002, pp. 294-467. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
